JP2013102161A - 磁気抵抗素子構造の製造方法 - Google Patents
磁気抵抗素子構造の製造方法 Download PDFInfo
- Publication number
- JP2013102161A JP2013102161A JP2012244695A JP2012244695A JP2013102161A JP 2013102161 A JP2013102161 A JP 2013102161A JP 2012244695 A JP2012244695 A JP 2012244695A JP 2012244695 A JP2012244695 A JP 2012244695A JP 2013102161 A JP2013102161 A JP 2013102161A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- magnetoresistive
- manufacturing
- dielectric layer
- magnetoresistive element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Hall/Mr Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】基板を提供する工程と、上記基板の上に金属ダマシン構造を形成する工程と、該金属ダマシン構造に電気的に接続するように該金属ダマシン構造の上にパターン化磁気抵抗ユニットを形成する工程とを含む、磁気抵抗素子構造の製造方法である。
【選択図】図1B
Description
また、溝構造を磁気抵抗ユニットの配列領域内(未図示)に設け、溝構造により特殊設計の磁気抵抗素子を定義することもできる。
10 集積回路構造
100 金属配線パッド
11 誘電体層構造
110 酸化ケイ素
111 窒化ケイ素
112 酸化ケイ素
113 金属ダマシン構造
114a、114b 溝
115 磁気抵抗材料層
115' 磁気抵抗ユニット
115" 磁気抵抗材料スペーサ
116 保護層
1160 窒化ケイ素
1161 酸化ケイ素
1162 窒化ケイ素
117 ワイヤーボンディング開口
101 平坦化誘電体層
Claims (13)
- 基板を提供する工程と、
該基板の上に金属ダマシン構造を形成する工程と、
該金属ダマシン構造に電気的に接続するように、該金属ダマシン構造の上にパターン化磁気抵抗ユニットを形成する工程と、を含むことを特徴とする磁気抵抗素子構造の製造方法。 - 該金属ダマシン構造を形成する工程は、
該基板の上に集積回路構造を形成する工程と、
該集積回路構造の上に少なくとも1つの平坦化誘電体層を形成する工程と、
該平坦化誘電体層の上に該金属ダマシン構造を形成する工程と、を含むことを特徴とする請求項1に記載の磁気抵抗素子構造の製造方法。 - 該平坦化誘電体層の上に誘電体層構造を形成する工程と、
該誘電体層構造に少なくとも1つの溝を形成する工程と、
該溝を覆うように該誘電体層構造の表面に磁気抵抗材料層を形成する工程と、
該磁気抵抗材料層を定義し、磁気抵抗ユニットを形成する工程と、をさらに含むことを特徴とする請求項2に記載の磁気抵抗素子構造の製造方法。 - 該溝を位置合せマークとして利用し、該磁気抵抗材料層に対しパターンを定義することを特徴とする請求項3に記載の磁気抵抗素子構造の製造方法。
- 該誘電体層構造を形成する工程は、
酸化ケイ素層を形成する工程と、
該酸化ケイ素層の表面に窒化ケイ素層を形成する工程と、
該窒化ケイ素層の表面にさらにもう1つの酸化ケイ素層を形成する工程と、を含むことを特徴とする請求項3に記載の磁気抵抗素子構造の製造方法。 - 該溝を該基板内の1つの切断線の領域に形成することを含むことを特徴とする請求項3に記載の磁気抵抗素子構造の製造方法。
- 該溝を該金属配線パッドの上に形成することを含むことを特徴とする請求項3に記載の磁気抵抗素子構造の製造方法。
- 該溝を該基板の1つの磁気抵抗素子の配列領域内に形成することを含むことを特徴とする請求項3に記載の磁気抵抗素子構造の製造方法。
- 該磁気抵抗ユニットの一部を該誘電体層構造の上面に形成することを含むことを特徴とする請求項3に記載の磁気抵抗素子構造の製造方法。
- 該磁気抵抗ユニットの全部を該誘電体層構造の上面に形成することを含むことを特徴とする請求項3に記載の磁気抵抗素子構造の製造方法。
- 該磁気抵抗材料層を該溝の側壁に残すことをさらに含むことを特徴とする請求項3に記載の磁気抵抗素子構造の製造方法。
- 少なくとも1つの金属相互接続構造を該集積回路構造内に形成することを含み、
さらに少なくとも1つの金属配線パッドを該金属相互接続構造内に形成することを含むことを特徴とする請求項2に記載の磁気抵抗素子構造の製造方法。 - 該磁気抵抗ユニットの表面に保護層を形成する工程と、
該保護層の一部を除去することにより、該金属配線パッドを露出させるように、ワイヤーボンディング開口を形成する工程と、をさらに含むことを特徴とする請求項12に記載の磁気抵抗素子構造の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100140601A TWI445225B (zh) | 2011-11-07 | 2011-11-07 | 磁阻元件結構形成方法 |
TW100140601 | 2011-11-07 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013102161A true JP2013102161A (ja) | 2013-05-23 |
Family
ID=48206812
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012244695A Pending JP2013102161A (ja) | 2011-11-07 | 2012-11-06 | 磁気抵抗素子構造の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US8871529B2 (ja) |
JP (1) | JP2013102161A (ja) |
CN (1) | CN103094470B (ja) |
TW (1) | TWI445225B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104037163B (zh) * | 2014-06-05 | 2017-02-15 | 中国电子科技集团公司第十三研究所 | 利用复合介质导电膜实现SiC基片投影光刻标记的方法 |
CN105140217B (zh) * | 2015-07-27 | 2018-03-02 | 武汉新芯集成电路制造有限公司 | 一种三维集成器件的制备方法 |
US10516101B2 (en) | 2015-07-30 | 2019-12-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Physical cleaning with in-situ dielectric encapsulation layer for spintronic device application |
CN112133822A (zh) * | 2019-06-25 | 2020-12-25 | 中电海康集团有限公司 | 自对准的mram底电极制备方法 |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61248427A (ja) * | 1985-04-25 | 1986-11-05 | Nec Corp | 多層配線の形成方法 |
JPS6331115A (ja) * | 1986-07-24 | 1988-02-09 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2002246565A (ja) * | 2001-02-13 | 2002-08-30 | Nec Corp | 不揮発性磁気記憶装置およびその製造方法 |
US20030224260A1 (en) * | 2002-06-03 | 2003-12-04 | Infineon Technologies North America Corp. | Lithography alignment and overlay measurement marks formed by resist mask blocking for MRAMs |
US20040043579A1 (en) * | 2002-09-04 | 2004-03-04 | Joachim Nuetzel | MRAM MTJ stack to conductive line alignment method |
JP2004527914A (ja) * | 2001-04-27 | 2004-09-09 | マイクロン テクノロジー インコーポレイテッド | 最小間隔のmram構造を作成する改善された方法 |
JP2005142252A (ja) * | 2003-11-05 | 2005-06-02 | Sony Corp | アライメントマークの形成方法および半導体装置の製造方法および半導体装置 |
JP2007049066A (ja) * | 2005-08-12 | 2007-02-22 | Seiko Epson Corp | 半導体ウェハ、並びに、半導体チップおよびその製造方法 |
JP2007158301A (ja) * | 2005-11-14 | 2007-06-21 | Renesas Technology Corp | 半導体装置及びその製造方法 |
JP2007258309A (ja) * | 2006-03-22 | 2007-10-04 | Seiko Epson Corp | 半導体装置の製造方法及び合わせマークの形成方法、半導体装置 |
JP2008211011A (ja) * | 2007-02-27 | 2008-09-11 | Renesas Technology Corp | 磁気記憶装置の製造方法および磁気記憶装置 |
JP2009135518A (ja) * | 1999-08-30 | 2009-06-18 | Alcatel-Lucent Usa Inc | 相互接続の製造方法 |
JP2011216622A (ja) * | 2010-03-31 | 2011-10-27 | Renesas Electronics Corp | 半導体装置および半導体装置アセンブリ |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6403461B1 (en) * | 2001-07-25 | 2002-06-11 | Chartered Semiconductor Manufacturing Ltd. | Method to reduce capacitance between metal lines |
WO2003096423A1 (fr) * | 2002-05-13 | 2003-11-20 | Nec Corporation | Dispositif de stockage a semi-conducteurs et procede de production de celui-ci |
US6635546B1 (en) * | 2002-05-16 | 2003-10-21 | Infineon Technologies Ag | Method and manufacturing MRAM offset cells in a damascene structure |
KR100923298B1 (ko) * | 2003-01-18 | 2009-10-23 | 삼성전자주식회사 | 단위 셀이 한 개의 트랜지스터와 두 개의 mtj로 구성된mram 및 그 제조방법 |
US7223612B2 (en) * | 2004-07-26 | 2007-05-29 | Infineon Technologies Ag | Alignment of MTJ stack to conductive lines in the absence of topography |
US20060276034A1 (en) | 2005-06-06 | 2006-12-07 | Philippe Blanchard | Forming via contacts in MRAM cells |
CN102054757B (zh) * | 2009-11-10 | 2013-09-11 | 中芯国际集成电路制造(上海)有限公司 | 集成电路铜互连结构的制作方法 |
-
2011
- 2011-11-07 TW TW100140601A patent/TWI445225B/zh active
-
2012
- 2012-03-22 US US13/427,875 patent/US8871529B2/en active Active
- 2012-11-01 CN CN201210431518.1A patent/CN103094470B/zh active Active
- 2012-11-06 JP JP2012244695A patent/JP2013102161A/ja active Pending
-
2014
- 2014-07-07 US US14/324,617 patent/US20140322828A1/en not_active Abandoned
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61248427A (ja) * | 1985-04-25 | 1986-11-05 | Nec Corp | 多層配線の形成方法 |
JPS6331115A (ja) * | 1986-07-24 | 1988-02-09 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2009135518A (ja) * | 1999-08-30 | 2009-06-18 | Alcatel-Lucent Usa Inc | 相互接続の製造方法 |
JP2002246565A (ja) * | 2001-02-13 | 2002-08-30 | Nec Corp | 不揮発性磁気記憶装置およびその製造方法 |
JP2004527914A (ja) * | 2001-04-27 | 2004-09-09 | マイクロン テクノロジー インコーポレイテッド | 最小間隔のmram構造を作成する改善された方法 |
US20030224260A1 (en) * | 2002-06-03 | 2003-12-04 | Infineon Technologies North America Corp. | Lithography alignment and overlay measurement marks formed by resist mask blocking for MRAMs |
US20040043579A1 (en) * | 2002-09-04 | 2004-03-04 | Joachim Nuetzel | MRAM MTJ stack to conductive line alignment method |
JP2005142252A (ja) * | 2003-11-05 | 2005-06-02 | Sony Corp | アライメントマークの形成方法および半導体装置の製造方法および半導体装置 |
JP2007049066A (ja) * | 2005-08-12 | 2007-02-22 | Seiko Epson Corp | 半導体ウェハ、並びに、半導体チップおよびその製造方法 |
JP2007158301A (ja) * | 2005-11-14 | 2007-06-21 | Renesas Technology Corp | 半導体装置及びその製造方法 |
JP2007258309A (ja) * | 2006-03-22 | 2007-10-04 | Seiko Epson Corp | 半導体装置の製造方法及び合わせマークの形成方法、半導体装置 |
JP2008211011A (ja) * | 2007-02-27 | 2008-09-11 | Renesas Technology Corp | 磁気記憶装置の製造方法および磁気記憶装置 |
JP2011216622A (ja) * | 2010-03-31 | 2011-10-27 | Renesas Electronics Corp | 半導体装置および半導体装置アセンブリ |
Also Published As
Publication number | Publication date |
---|---|
TW201320422A (zh) | 2013-05-16 |
US20140322828A1 (en) | 2014-10-30 |
US8871529B2 (en) | 2014-10-28 |
US20130115719A1 (en) | 2013-05-09 |
TWI445225B (zh) | 2014-07-11 |
CN103094470B (zh) | 2015-04-01 |
CN103094470A (zh) | 2013-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104737317B (zh) | 制造基于磁电阻的器件的方法 | |
JP5601181B2 (ja) | 磁気抵抗効果素子及びその製造方法 | |
JP5710647B2 (ja) | 平坦化された電極上の磁気トンネル接合(mtj) | |
US9722174B1 (en) | Low dielectric constant interlayer dielectrics in spin torque magnetoresistive devices | |
TWI448714B (zh) | 磁阻感測元件及其形成方法 | |
CN110707122B (zh) | 半导体元件及其制作方法 | |
US10658575B2 (en) | Method for magnetic device alignment on an integrated circuit | |
US9812497B2 (en) | Method for manufacturing magnetic storage device, and magnetic storage device | |
JP5175750B2 (ja) | 磁性記憶素子を用いた半導体集積回路装置の製造方法 | |
CN110050355A (zh) | 磁阻设备及其方法 | |
CN111564468B (zh) | 半导体元件及其制作方法 | |
JP2002538614A5 (ja) | ||
JP2013102161A (ja) | 磁気抵抗素子構造の製造方法 | |
CN112466901A (zh) | 半导体元件及其制作方法 | |
TWI821466B (zh) | 半導體元件及其製作方法 | |
JP5476185B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
KR20150004889A (ko) | 자기 저항 장치 제작 방법 | |
CN110875421B (zh) | 磁阻式存储单元及其制造方法 | |
CN111009606B (zh) | 半导体元件及其制作方法 | |
KR20030078136A (ko) | 마그네틱 램의 제조방법 | |
CN112420918B (zh) | 半导体元件及其制作方法 | |
JP2003347519A (ja) | マグネティックramの製造方法 | |
KR101202687B1 (ko) | 반도체 장치의 제조방법 | |
TWI814856B (zh) | 半導體元件及其製作方法 | |
TWI834909B (zh) | 磁阻裝置及其製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151016 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20151111 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20151106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160812 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161004 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20161228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170324 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170822 |