JP2013102161A - 磁気抵抗素子構造の製造方法 - Google Patents

磁気抵抗素子構造の製造方法 Download PDF

Info

Publication number
JP2013102161A
JP2013102161A JP2012244695A JP2012244695A JP2013102161A JP 2013102161 A JP2013102161 A JP 2013102161A JP 2012244695 A JP2012244695 A JP 2012244695A JP 2012244695 A JP2012244695 A JP 2012244695A JP 2013102161 A JP2013102161 A JP 2013102161A
Authority
JP
Japan
Prior art keywords
forming
magnetoresistive
manufacturing
dielectric layer
magnetoresistive element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012244695A
Other languages
English (en)
Inventor
Fu Tai Liu
劉富臺
Chien-Ming Li
李乾銘
Zhijian Liang
梁志堅
Naai-Jung Fu
傅乃中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Voltafield Technology Corp
Original Assignee
Voltafield Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Voltafield Technology Corp filed Critical Voltafield Technology Corp
Publication of JP2013102161A publication Critical patent/JP2013102161A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】本発明は、磁気抵抗材料と集積回路とを巧みに統合することのできる、磁気抵抗素子構造の製造方法を提供する。
【解決手段】基板を提供する工程と、上記基板の上に金属ダマシン構造を形成する工程と、該金属ダマシン構造に電気的に接続するように該金属ダマシン構造の上にパターン化磁気抵抗ユニットを形成する工程とを含む、磁気抵抗素子構造の製造方法である。
【選択図】図1B

Description

本発明は、磁気抵抗素子構造の製造方法に関し、特に集積回路の製造工程に応用できる磁気抵抗素子構造の製造方法に関する。
磁気抵抗素子において、主な機能は空間の磁場の変化によって電気抵抗値が変化するため、多くの電子製品、例えば、磁気抵抗ランダムアクセスメモリ(MRAM)や磁力計に広く応用することができる。しかし、磁気抵抗素子は、機能が完全に発揮するように周辺回路と組み合わせる必要がある。このため、磁気抵抗素子を如何に集積回路の製造工程に統合し、これによって周辺回路と一緒に基板上に形成するかが、製造業者が達成しようとする目標となっている。しかし、現在の技術手段ではまだ多くの問題が存在している。このため、従来の手段における欠点を如何に改善するかが、本発明の主な目的である。
本発明は、パターン化磁気抵抗ユニットと集積回路とを巧みに統合することのできる、磁気抵抗素子構造の製造方法を提供する。
本発明の磁気抵抗素子構造の製造方法は、基板を提供する工程と、上記基板の上に金属ダマシン構造を形成する工程と、上記金属ダマシン構造に電気的に接続するように、上記金属ダマシン構造の上に磁気抵抗素子を形成する工程と、を含む。
好ましくは、上記基板の上に集積回路構造層を形成する。上記集積回路構造層は、金属配線、論理回路素子、記憶素子、静電気保護素子(ESD)又は他の従来の素子構造を含むことができる。また、好ましくは、上記回路構造層の上に平坦化誘電体層及び誘電体層構造を形成する工程と、上記誘電体層構造に少なくとも1つの溝を形成する工程と、上記溝を利用して金属ダマシン構造を形成する、又は上記溝を位置合せマークとして利用する工程と、上記溝を有する上記誘電体層構造の上に磁気抵抗材料層を形成する工程と、上記位置合せマークを利用して上記磁気抵抗材料層に対しパターンを定義することにより磁気抵抗ユニットを形成する工程と、をさらに含む。
上記手段により、本発明に係る磁気抵抗素子構造の製造方法は、集積回路と磁気抵抗ユニットとを統合することで体積を最小化することができるのみならず、位置合せマークを製造工程に巧みに統合することができるため、フォトマスクの層数を削減することができる。
図1Aは、本発明に係る磁気抵抗素子の製造方法の流れを示す概略図である。 図1Bは、本発明に係る磁気抵抗素子の製造方法の流れを示す概略図である。 図1Cは、本発明に係る磁気抵抗素子の製造方法の流れを示す概略図である。 図1Dは、本発明に係る磁気抵抗素子の製造方法の流れを示す概略図である。
図1A〜図1Dは、本発明に係る磁気抵抗素子の製造方法の流れを示す概略図である。先ず、基板1を提供し、その上に集積回路構造10を形成する。上記集積回路構造10は、少なくとも1つの金属相互接続構造、論理回路素子、記憶素子、静電気保護素子(ESD)又は他の従来の素子構造(未図示)を含むことができる。そのうち、上記金属相互接続構造は、セット/リセット(set/reset)及びオフセット(offset)などの回路装置(未図示)を含むことが可能である。もちろん、上記金属相互接続構造は、金属配線パッド100を含むことも可能である。上記集積回路構造10の最上方は平坦化誘電体層である。具体的には、上記集積回路構造10上に、もう1つの誘電体層構造11を形成する。上記誘電体層構造11は、例えば、酸化ケイ素110と、窒化ケイ素111と、酸化ケイ素112とからなる三層構造である。また、誘電体層構造11内に、金属ダマシン構造113を形成することができる。言及に値することは、図に示される誘電体層構造11の構造は、1つの実施例に過ぎないため、当業者は、実際のニーズに沿って単層又は多層の誘電体層構造に設計することができる。金属ダマシン構造113は、主に後で完成される磁気抵抗材料構造の間に電気的な接続を与える。その製造方法は、以下のとおりである。すなわち、先ず、誘電体層構造11の表面に金属ダマシンパターンの溝を形成する。次に、金属層で誘電体層構造11の表面を覆い、上記溝を埋め込む。最後は、化学機械研磨工程により、誘電体層構造11の表面にある金属層を除去し、パターンの溝内にある金属層のみを残す。上記金属層の材料として、タングステン又は銅が好ましい。通常、金属ダマシン構造113を形成した後には平坦化工程を行う。このため、平坦化工程の後では誘電体層構造11と金属ダマシン構造113との上面は、結構平坦である。しかし、後で磁気抵抗材料層をパターニングする工程では、過度に平坦すぎる表面が問題となる。本発明は、この問題を改善するため、下記工程を行う。
図1Bに示すように、先ず、誘電体層構造11内の特定の位置に、フォトマスクリソグラフィ工程により、溝114a、114bを定義する。溝構造の主な目的の1つは、後続のリソグラフィ工程で必要となる位置合せパターンを定義するのに用いることである。このため、溝構造を、素子の特性を影響しないような領域に設けることができる。例えば、溝114aを切断線の領域に設けることができる。また、溝114bを金属配線パッド100の上に設けることもできる。溝114bの深さは、以下のように設定することができる。すなわち、一部の誘電体層構造のみをエッチングして除去するか、又は金属配線パッドより上にある誘電体層を全部エッチングして除去する。さらに、金属配線パッドより上にある誘電体層を全部除去してから、さらに下へエッチングすることにより、上記溝の深さを上記誘電体層構造11の厚さより大きくすることもできる。
また、溝構造を磁気抵抗ユニットの配列領域内(未図示)に設け、溝構造により特殊設計の磁気抵抗素子を定義することもできる。
再び図1Bを参照すれば、次に、溝114a、114bが完成された誘電体層構造11の表面に、もう1つの磁気抵抗材料層115を形成することができる。上記磁気抵抗材料層は、単層又は多層構造であってよい。但し、通常磁気抵抗材料層が光不透過であるため、パターニングにより定義された位置合せマークが磁気抵抗材料層によって覆われると、機能を効果的に発揮することができない。しかし、本発明の溝114aは、以下の理由により、上記問題を改善することができる。すなわち、溝114aが磁気抵抗材料層により埋め込まれた後、磁気抵抗材料層の表面にはまだでこぼこが残っているため、光の反射角が変化する。従って、露光装置は、でこぼこによる光と影の線を利用してフォトマスクの位置合せを行うことが可能である。これにより、磁気抵抗ユニット115'の形状を定義することができる。
図1Cに示すように、磁気抵抗素子の形状を定義する時、溝114の側壁には、製造工程のパラメータ調整のため完全に除去されていない磁気抵抗材料スペーサ115"が残される場合がある。なお、上記磁気抵抗ユニット115'は、金属ダマシン構造113に電気的に接続されている。また、上記磁気抵抗ユニット115'の形状及び位置は、従来のフォトレジスト露光現像工程により定義することができる。或いは、金属層又は誘電体層をハードマスク(hard mask)として利用すると共に、従来のエッチング技術を使うことにより、フォトレジスト又はハードマスクにより覆われていない領域を除去することにより、パターンされた磁気抵抗ユニット115'を形成することもできる。上記磁気抵抗ユニット115'は、その機能設計により、その一部又は全部が誘電体層構造11の上面を覆うことができる。
続いて、上記磁気抵抗ユニット115'の表面にさらに保護層116を形成する。上記保護層116は、磁気抵抗ユニット115'が外部からの汚染又は損傷を受けることを防止する。なお、上記保護層116は、低熱予算(low thermal budget)工程により形成された多層構造又は単層の窒化ケイ素であってよい。例えば、図1Dに示すように、窒化ケイ素1160と、酸化ケイ素1161と、窒化ケイ素1162とで構成させる三層構造を例として挙げることができる。この時、金属配線パッド100の上にある溝114bは、もう1つの機能を発揮することができる。即ち、後続の製造工程では金属配線パッド100を完全に窓開けする時、金属配線パッド100の上にある、厚さが減少した誘電体層構造11及び保護層116のみを除去すれば、ワイヤーボンディング開口117を完成し金属配線パッド100を露出させることができる。これにより、エッチング工程の時間を短縮できるため、素子に与える悪影響を減らすことができる。同じように、ここで示した保護層116の構造は1つの実施例に過ぎないため、当業者は、実際のニーズに沿って単層又は多層の保護層構造に設計することができる。
なお、上記実施例で言及した基板1は、シリコン基板、又は誘電材料又はシリコンゲルマニウム、ガリウムヒ素、炭化ケイ素などの材料によって覆われているシリコン基板であってよい。また、上記基板1の上には、特定用途向け集積回路(ASIC)、アナログ集積回路、論理集積回路、又は混成集積回路等が形成されていてもよい。また、磁気抵抗ユニット115は、異方性磁気抵抗(Anisotropic Magnetoresistance、AMR)、巨大磁気抵抗(Giant Magnetoresistance、GMR)、トンネル磁気抵抗(Tunneling Magnetoresistance、TMR)、又は超巨大磁気抵抗(CMR、Colossal Magnetoresistance)などの磁気抵抗メカニズムによる磁気抵抗ランダムアクセスメモリ(MRAM)又は磁力計などであってよい。
以上のように、本発明は、技術の改良を行った後、従来技術での問題を効果的に改善することができた。本発明を好適な実施例に沿って以上のように開示したが、本発明は上記内容に制限されない。当業者は、本発明の精神及び範囲から逸脱することなく様々な変更及び置換を行うことが可能である。したがって、本発明の保護範囲は、添付されている以下の特許請求の範囲により定義される。
1 基板
10 集積回路構造
100 金属配線パッド
11 誘電体層構造
110 酸化ケイ素
111 窒化ケイ素
112 酸化ケイ素
113 金属ダマシン構造
114a、114b 溝
115 磁気抵抗材料層
115' 磁気抵抗ユニット
115" 磁気抵抗材料スペーサ
116 保護層
1160 窒化ケイ素
1161 酸化ケイ素
1162 窒化ケイ素
117 ワイヤーボンディング開口
101 平坦化誘電体層

Claims (13)

  1. 基板を提供する工程と、
    該基板の上に金属ダマシン構造を形成する工程と、
    該金属ダマシン構造に電気的に接続するように、該金属ダマシン構造の上にパターン化磁気抵抗ユニットを形成する工程と、を含むことを特徴とする磁気抵抗素子構造の製造方法。
  2. 該金属ダマシン構造を形成する工程は、
    該基板の上に集積回路構造を形成する工程と、
    該集積回路構造の上に少なくとも1つの平坦化誘電体層を形成する工程と、
    該平坦化誘電体層の上に該金属ダマシン構造を形成する工程と、を含むことを特徴とする請求項1に記載の磁気抵抗素子構造の製造方法。
  3. 該平坦化誘電体層の上に誘電体層構造を形成する工程と、
    該誘電体層構造に少なくとも1つの溝を形成する工程と、
    該溝を覆うように該誘電体層構造の表面に磁気抵抗材料層を形成する工程と、
    該磁気抵抗材料層を定義し、磁気抵抗ユニットを形成する工程と、をさらに含むことを特徴とする請求項2に記載の磁気抵抗素子構造の製造方法。
  4. 該溝を位置合せマークとして利用し、該磁気抵抗材料層に対しパターンを定義することを特徴とする請求項3に記載の磁気抵抗素子構造の製造方法。
  5. 該誘電体層構造を形成する工程は、
    酸化ケイ素層を形成する工程と、
    該酸化ケイ素層の表面に窒化ケイ素層を形成する工程と、
    該窒化ケイ素層の表面にさらにもう1つの酸化ケイ素層を形成する工程と、を含むことを特徴とする請求項3に記載の磁気抵抗素子構造の製造方法。
  6. 該溝を該基板内の1つの切断線の領域に形成することを含むことを特徴とする請求項3に記載の磁気抵抗素子構造の製造方法。
  7. 該溝を該金属配線パッドの上に形成することを含むことを特徴とする請求項3に記載の磁気抵抗素子構造の製造方法。
  8. 該溝を該基板の1つの磁気抵抗素子の配列領域内に形成することを含むことを特徴とする請求項3に記載の磁気抵抗素子構造の製造方法。
  9. 該磁気抵抗ユニットの一部を該誘電体層構造の上面に形成することを含むことを特徴とする請求項3に記載の磁気抵抗素子構造の製造方法。
  10. 該磁気抵抗ユニットの全部を該誘電体層構造の上面に形成することを含むことを特徴とする請求項3に記載の磁気抵抗素子構造の製造方法。
  11. 該磁気抵抗材料層を該溝の側壁に残すことをさらに含むことを特徴とする請求項3に記載の磁気抵抗素子構造の製造方法。
  12. 少なくとも1つの金属相互接続構造を該集積回路構造内に形成することを含み、
    さらに少なくとも1つの金属配線パッドを該金属相互接続構造内に形成することを含むことを特徴とする請求項2に記載の磁気抵抗素子構造の製造方法。
  13. 該磁気抵抗ユニットの表面に保護層を形成する工程と、
    該保護層の一部を除去することにより、該金属配線パッドを露出させるように、ワイヤーボンディング開口を形成する工程と、をさらに含むことを特徴とする請求項12に記載の磁気抵抗素子構造の製造方法。
JP2012244695A 2011-11-07 2012-11-06 磁気抵抗素子構造の製造方法 Pending JP2013102161A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100140601A TWI445225B (zh) 2011-11-07 2011-11-07 磁阻元件結構形成方法
TW100140601 2011-11-07

Publications (1)

Publication Number Publication Date
JP2013102161A true JP2013102161A (ja) 2013-05-23

Family

ID=48206812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012244695A Pending JP2013102161A (ja) 2011-11-07 2012-11-06 磁気抵抗素子構造の製造方法

Country Status (4)

Country Link
US (2) US8871529B2 (ja)
JP (1) JP2013102161A (ja)
CN (1) CN103094470B (ja)
TW (1) TWI445225B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104037163B (zh) * 2014-06-05 2017-02-15 中国电子科技集团公司第十三研究所 利用复合介质导电膜实现SiC基片投影光刻标记的方法
CN105140217B (zh) * 2015-07-27 2018-03-02 武汉新芯集成电路制造有限公司 一种三维集成器件的制备方法
US10516101B2 (en) 2015-07-30 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Physical cleaning with in-situ dielectric encapsulation layer for spintronic device application
CN112133822A (zh) * 2019-06-25 2020-12-25 中电海康集团有限公司 自对准的mram底电极制备方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61248427A (ja) * 1985-04-25 1986-11-05 Nec Corp 多層配線の形成方法
JPS6331115A (ja) * 1986-07-24 1988-02-09 Fujitsu Ltd 半導体装置の製造方法
JP2002246565A (ja) * 2001-02-13 2002-08-30 Nec Corp 不揮発性磁気記憶装置およびその製造方法
US20030224260A1 (en) * 2002-06-03 2003-12-04 Infineon Technologies North America Corp. Lithography alignment and overlay measurement marks formed by resist mask blocking for MRAMs
US20040043579A1 (en) * 2002-09-04 2004-03-04 Joachim Nuetzel MRAM MTJ stack to conductive line alignment method
JP2004527914A (ja) * 2001-04-27 2004-09-09 マイクロン テクノロジー インコーポレイテッド 最小間隔のmram構造を作成する改善された方法
JP2005142252A (ja) * 2003-11-05 2005-06-02 Sony Corp アライメントマークの形成方法および半導体装置の製造方法および半導体装置
JP2007049066A (ja) * 2005-08-12 2007-02-22 Seiko Epson Corp 半導体ウェハ、並びに、半導体チップおよびその製造方法
JP2007158301A (ja) * 2005-11-14 2007-06-21 Renesas Technology Corp 半導体装置及びその製造方法
JP2007258309A (ja) * 2006-03-22 2007-10-04 Seiko Epson Corp 半導体装置の製造方法及び合わせマークの形成方法、半導体装置
JP2008211011A (ja) * 2007-02-27 2008-09-11 Renesas Technology Corp 磁気記憶装置の製造方法および磁気記憶装置
JP2009135518A (ja) * 1999-08-30 2009-06-18 Alcatel-Lucent Usa Inc 相互接続の製造方法
JP2011216622A (ja) * 2010-03-31 2011-10-27 Renesas Electronics Corp 半導体装置および半導体装置アセンブリ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6403461B1 (en) * 2001-07-25 2002-06-11 Chartered Semiconductor Manufacturing Ltd. Method to reduce capacitance between metal lines
WO2003096423A1 (fr) * 2002-05-13 2003-11-20 Nec Corporation Dispositif de stockage a semi-conducteurs et procede de production de celui-ci
US6635546B1 (en) * 2002-05-16 2003-10-21 Infineon Technologies Ag Method and manufacturing MRAM offset cells in a damascene structure
KR100923298B1 (ko) * 2003-01-18 2009-10-23 삼성전자주식회사 단위 셀이 한 개의 트랜지스터와 두 개의 mtj로 구성된mram 및 그 제조방법
US7223612B2 (en) * 2004-07-26 2007-05-29 Infineon Technologies Ag Alignment of MTJ stack to conductive lines in the absence of topography
US20060276034A1 (en) 2005-06-06 2006-12-07 Philippe Blanchard Forming via contacts in MRAM cells
CN102054757B (zh) * 2009-11-10 2013-09-11 中芯国际集成电路制造(上海)有限公司 集成电路铜互连结构的制作方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61248427A (ja) * 1985-04-25 1986-11-05 Nec Corp 多層配線の形成方法
JPS6331115A (ja) * 1986-07-24 1988-02-09 Fujitsu Ltd 半導体装置の製造方法
JP2009135518A (ja) * 1999-08-30 2009-06-18 Alcatel-Lucent Usa Inc 相互接続の製造方法
JP2002246565A (ja) * 2001-02-13 2002-08-30 Nec Corp 不揮発性磁気記憶装置およびその製造方法
JP2004527914A (ja) * 2001-04-27 2004-09-09 マイクロン テクノロジー インコーポレイテッド 最小間隔のmram構造を作成する改善された方法
US20030224260A1 (en) * 2002-06-03 2003-12-04 Infineon Technologies North America Corp. Lithography alignment and overlay measurement marks formed by resist mask blocking for MRAMs
US20040043579A1 (en) * 2002-09-04 2004-03-04 Joachim Nuetzel MRAM MTJ stack to conductive line alignment method
JP2005142252A (ja) * 2003-11-05 2005-06-02 Sony Corp アライメントマークの形成方法および半導体装置の製造方法および半導体装置
JP2007049066A (ja) * 2005-08-12 2007-02-22 Seiko Epson Corp 半導体ウェハ、並びに、半導体チップおよびその製造方法
JP2007158301A (ja) * 2005-11-14 2007-06-21 Renesas Technology Corp 半導体装置及びその製造方法
JP2007258309A (ja) * 2006-03-22 2007-10-04 Seiko Epson Corp 半導体装置の製造方法及び合わせマークの形成方法、半導体装置
JP2008211011A (ja) * 2007-02-27 2008-09-11 Renesas Technology Corp 磁気記憶装置の製造方法および磁気記憶装置
JP2011216622A (ja) * 2010-03-31 2011-10-27 Renesas Electronics Corp 半導体装置および半導体装置アセンブリ

Also Published As

Publication number Publication date
TW201320422A (zh) 2013-05-16
US20140322828A1 (en) 2014-10-30
US8871529B2 (en) 2014-10-28
US20130115719A1 (en) 2013-05-09
TWI445225B (zh) 2014-07-11
CN103094470B (zh) 2015-04-01
CN103094470A (zh) 2013-05-08

Similar Documents

Publication Publication Date Title
CN104737317B (zh) 制造基于磁电阻的器件的方法
JP5601181B2 (ja) 磁気抵抗効果素子及びその製造方法
JP5710647B2 (ja) 平坦化された電極上の磁気トンネル接合(mtj)
US9722174B1 (en) Low dielectric constant interlayer dielectrics in spin torque magnetoresistive devices
TWI448714B (zh) 磁阻感測元件及其形成方法
CN110707122B (zh) 半导体元件及其制作方法
US10658575B2 (en) Method for magnetic device alignment on an integrated circuit
US9812497B2 (en) Method for manufacturing magnetic storage device, and magnetic storage device
JP5175750B2 (ja) 磁性記憶素子を用いた半導体集積回路装置の製造方法
CN110050355A (zh) 磁阻设备及其方法
CN111564468B (zh) 半导体元件及其制作方法
JP2002538614A5 (ja)
JP2013102161A (ja) 磁気抵抗素子構造の製造方法
CN112466901A (zh) 半导体元件及其制作方法
TWI821466B (zh) 半導體元件及其製作方法
JP5476185B2 (ja) 半導体装置及び半導体装置の製造方法
KR20150004889A (ko) 자기 저항 장치 제작 방법
CN110875421B (zh) 磁阻式存储单元及其制造方法
CN111009606B (zh) 半导体元件及其制作方法
KR20030078136A (ko) 마그네틱 램의 제조방법
CN112420918B (zh) 半导体元件及其制作方法
JP2003347519A (ja) マグネティックramの製造方法
KR101202687B1 (ko) 반도체 장치의 제조방법
TWI814856B (zh) 半導體元件及其製作方法
TWI834909B (zh) 磁阻裝置及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151016

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20151111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20151106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161004

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20161228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170324

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170822