JP2004527914A - 最小間隔のmram構造を作成する改善された方法 - Google Patents
最小間隔のmram構造を作成する改善された方法 Download PDFInfo
- Publication number
- JP2004527914A JP2004527914A JP2002586388A JP2002586388A JP2004527914A JP 2004527914 A JP2004527914 A JP 2004527914A JP 2002586388 A JP2002586388 A JP 2002586388A JP 2002586388 A JP2002586388 A JP 2002586388A JP 2004527914 A JP2004527914 A JP 2004527914A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- magnetic
- iron
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
Description
【0001】
本発明は、MRAM半導体構造、詳細には、拘束層および下地ディジット線などを最小間隔としたMRAM構造を作成することが可能な方法に関する。
【背景技術】
【0002】
磁気ランダムアクセスメモリー(MRAM)は記憶素子として磁性多層フィルムを使用する。使用時には、MRAMセルは、各メモリーセルを形成する薄い磁性多層フィルムの二者択一の磁化状態によって決まるデジタルビットとして情報を記憶する。そのように、MRAMセルは、論理状態0を表す高抵抗、および論理状態1を表す低抵抗の2つの安定した磁気状態を有する。
【0003】
一般の多層フィルムMRAMは多数のワード線と交差する多数のビットまたはディジット線を含む。各交差点には、対応するビット線およびディジット線の間に磁気的に保磁力のある材料のフィルムが挿入される。こうして、この磁性材料およびディジット線からの多層フィルムが、1ビットの情報を記憶する磁気メモリーセルを形成する。
【0004】
MRAMの基本的なメモリー素子は多層材料のパターン形成した構造であり、一般に異なる材料、中でも銅(Cu)、タンタル(Ta)、パーマロイ(NiFe)、または酸化アルミニウム(Al2O3)などの積み重ねからなる。積み重ねは10層ほどの異なる重畳材料層を含むことができ、層の配列は10回まで繰り返すことができる。その積み重ねの製造には予め定めた順序に従って層毎に薄い材料層を堆積することが必要である。
【0005】
図1は、それぞれ付随する3つのビットまたはディジット線18を有するMRAM積み重ね22を含む従来のMRAM構造の例を示す。
一般に、銅(Cu)から形成されるディジット線18は、集積回路(IC)基板10の下地層14上に形成された絶縁層16の中に最初に形成される。下地層14は例えばCMOS回路などの集積回路の部分を含むことができる。一般に強磁性材料から形成された拘束層20は各ディジット線18上に提供される。拘束層は、印加した磁界の存在下でもその磁化方向が回転しないので、「拘束された(pinned)」と呼ばれる。
【発明の開示】
【発明が解決しようとする課題】
【0006】
図1のディジット線18および拘束層20などの従来のディジット線および拘束層は、一般にダマシンプロセスによって形成される。ダマシンプロセスは銅の相互接続には好ましいが、MRAMセルに関しては、ダマシンプロセスはディジット線18に対して主としてフォトレジストの位置ズレの結果生じる拘束層20の被覆層があるという欠点が生じる。
しかし、図1において、この被覆層はディジット線18の各側部の被覆層距離Dで示される。技術的および加工上の限界から、従来のダマシン加工は連続したディジット線およびその付随する拘束層を製造することは不可能である。
【0007】
また、従来のダマシンプロセスを用いてMRAMのディジット線18を形成する他の欠点としては、プロセスに、隣接する2つのディジット線の間、従って隣接する2つのメモリーセル間の最小間隔または最小クリティカルディメンションCD(図1参照)を達成する能力がないことである。現在の最小間隔またはクリティカルディメンションの値は0.20μmの範囲である。
しかし、MRAMセルの実装密度の増加に伴って最小間隔は0.1μm、または0.05μmの値まで減少しなければならず、現在の248nmリソグラフィによる現在のダマシン加工ではこれらの値は得られない。
【0008】
そこで、本発明の目的は、拘束層およびディジット線などを、互いに最小の間隔をもって構成することが可能なMRAM構造を作成する改善された方法、並びに、集積回路基板上に形成された2つの隣接するMRAM構造間のクリティカルディメンションを減少する方法を提供することにある。
【課題を解決するための手段】
【0009】
本発明は、集積回路基板の種々の下地層上に形成された、拘束層および下地ディジット線などを、最小間隔(最小の等間隔な幅)として構成することが可能なMRAM構造を作製する方法を提供する。
本発明では、フォトリソグラフィ技術を用いてマスキングパターンを画定し、続いて最小間隔のディジット線領域をIC基板上に画定するために、マスキングパターンの側壁にスペーサーを形成し、ディジット線領域上にはMRAM構造を引き続き形成する。
マスキングパターン間の間隔は、マスキングパターンとスペーサーに対して選択エッチング性を有する充填材料によって充填される。
次いで、マスキングパターン、横方向のスペーサー、ならびにマスキングパターン下の絶縁材料は、充填材料をハードマスクとして用いてエッチングし、最小間隔のエッチングされたディジット線領域を画定し、引き続き、その上にMRAM構造が形成する。
これら本発明の特徴および利点は、以下に述べる本発明の例示的な実施形態を示す付属の図面と共に提供される以下の詳細な説明からより明らかとなる。
【発明の効果】
【0010】
本発明によれば、フォトリソグラフィ技術を用いてマスキングパターンを画定し、次に、マスキングパターンの側壁に、任意の2つの隣接するマスキングパターン間の距離を減少させるためのスペーサーを形成し、次に、充填材料を使用して、マスキングパターンの周囲の間隔を充填して充填栓を形成し、次に、この充填栓をハードマスクとして使用してマスキングパターンおよびスペーサーを除去し、次に、MRAM構造のディジットおよびワード線を形成するようにしたので、集積回路基板の種々の下地層上に形成された、拘束層および下地ディジット線などを互いに最小間隔(最小の等間隔な幅)として構成することが可能なMRAM構造を作成することができる。
【発明を実施するための最良の形態】
【0011】
以下の詳細な説明では、本発明を実施することが可能な様々な特定の実施形態を説明する。これら実施形態は、当分野の技術者が発明を実施することができるように十分詳細に説明されており、また、本発明の精神および範囲から逸脱することなく、他の実施形態を用いることができ、構造的および電気的な変更を加えることができる。
【0012】
以下の説明に使用される用語「基板(substrate)」は、露出した半導体表面を有する任意の半導体ベースの構造を含むことができる。構造は、シリコン、絶縁体上のシリコン(SOI)、サファイア上のシリコン(SOS)、ドープおよび非ドープ半導体、ベースの半導体基盤で支持されたシリコンのエピタキシャル成長層、および他の半導体構造を含むことを理解すべきである。半導体がシリコンベースである必要はない。半導体はシリコン−ゲルマニウム、ゲルマニウム、またはガリウムヒ素とすることができる。
以下の説明で基板を参照するとき、ベース半導体または基盤の中または上の領域または接合を形成するために、前のプロセスステップが用いられていてもよい。
【0013】
用語「金属(metal)」には元素金属だけではなく、他の痕跡金属を含有する金属または半導体技術分野で知られている他の金属との種々の合金化混合物の形の金属を含むことが意図されている。用語「金属」はまた、ドープした半導体およびその金属の導電性酸化物を含むことも意図されている。
【0014】
本発明は、CMOSなどの集積回路部分を含む基板上に、拘束層および下地ディジット線などを最小間隔として構成することが可能な、MRAM構造を製造する方法を提供する。
ここで、本発明に係る製造方法の概要について説明する。
本方法では、まず、集積回路上の絶縁層およびフォトリソグラフィ技術を用いて絶縁層上にマスキングパターンを画定する。
次に、任意の2つの隣接するマスキングパターン間の距離をさらに減少させるためにマスキングパターンの側壁にスペーサーを形成する。
次に、充填材料を用いて隣接するマスキングパターン間の間隔である隙間を充填する。
次に、マスキングパターン、その周囲に形成されたスペーサー、下地絶縁材料を、充填材料をマスクとして使用してエッチング除去する。
次に、そのエッチングされた絶縁材料の中に、ディジット線領域を形成する。
次に、そのディジット線領域を含む上部に、MRAM構造を作製する。
【0015】
以下、図面を参照して、本方法を具体的に説明する。図面中では、同じ要素は同じ参照数字を付している。
図2〜図20は、本発明に係る製造方法の各工程を順次説明した例示的な実施形態を示すものであり、この例では、任意の2つの隣接するMRAM構造の間に、最小間隔で作製されたMRAM構造を作製する。
図2は、半導体基板50の一部を示す。その基板上には、従来技術のよく知られた方法によって下地層52が形成される。下地層52は、例えば従来のCMOSデバイスおよび回路を形成する材料層を含むことができる。
【0016】
図3では、第1の絶縁層54が、基板50および下地層52を被覆して形成されている。
本例では、第1の絶縁層54はスピンコーティングによって約500オングストロームから約10,000オングストロームの厚さに被覆堆積される。
しかし、化学的気相成長(CVD)によるスパッタ、プラズマ強化CVD(PECVD)、または物理的蒸着(PVD)などの他の知られた堆積方法を、既に形成されたICデバイスの特性に応じて使用することもできる。
第1の絶縁層54は、例えば低圧CVD酸化物、Si3N4などの窒化物、低圧または高圧TEOS、またはBPSGなどの従来の絶縁体から形成することができる。別法として、ポリイミドなどの高温ポリマー、または低誘電率の無機材料もまた使用することができる。
【0017】
図4では、第1の絶縁層54の形成に続いて、第2の絶縁層55を第1の絶縁層54の上に形成する。
本例では、第2の絶縁層55は、スピンコーティングによって約1,000オングストロームから約5,000オングストロームの厚さに被覆堆積される。
しかし、化学的気相成長(CVD)によるスパッタ、プラズマ強化CVD(PECVD)、または物理的蒸着(PVD)などの他の知られた堆積方法も使用することができる。
第2の絶縁層55は、例えば低圧CVD酸化物、BPSG、TEOS、または炭化シリコンなどの従来の絶縁体から形成することができる。いずれの場合も、第2の絶縁層55は、第1の絶縁層54を形成する材料とは異なるエッチング選択性を有する材料から形成しなければならない。
【0018】
図5では、フォトレジスト材料層56を第2の絶縁層55の上に形成する。フォトレジスト材料層56は、従来のフォトリソグラフィステップを用いて堆積し、パターニングする。
図6では、パターニングの後、後続の下地絶縁層エッチングのために、最初の開口57をフォトレジスト材料層56の中に形成する。
【0019】
図7では、フォトレジスト材料層56の除去の後、第2の絶縁層55から柱(pillar)58が形成されるように、第2の絶縁層55を第1の絶縁層54に関して選択的にエッチングする。
柱58を形成するには、第2の絶縁層55は、第1の絶縁層54に関して選択的なエッチング速度を有するエッチングプロセスでエッチングしなければならない。例えば、第2の絶縁層55がTEOSを含む場合、例えば30:1の酢酸/フッ化水素酸溶液などの湿式エッチングを用い、第1の絶縁層54に対して選択的に第2の絶縁層55をエッチングすることができる。
【0020】
図8では、柱58を形成した後の次のステップとして、スペーサーの堆積を行う。
本例では、スペーサーとして、窒化物スペーサーが使用される。すなわち、窒化シリコン(Si3N4)層59を、柱58および第1の絶縁層54の上に堆積する。
図9では、窒化シリコン層59で保護された柱58は、さらにスペーサーのエッチングを受けて、第1の絶縁層54の表面および酸化物柱58の頂部から窒化シリコンが除去され、スペーサー60が残る。
【0021】
図10では、スペーサー60を形成した後、柱58の間の間隔は、充填材料、例えばTEOSで充填し、これを化学的機械的研磨(CMP)またはよく知られたRIEドライエッチングプロセスによってエッチバックして、充填栓(filler plug)62を得る。
【0022】
図11では、柱58ならびに窒化物スペーサー60を、例えば充填栓62の充填材料に対して選択的な湿式エッチングでエッチングする。
柱58のエッチングは、柱58の下部に位置する第1の絶縁層54の部分がエッチングされて、深さ約500オングストロームから約2,000オングストローム、好ましくは約1,000オングストロームの溝63を形成するまでエッチングする。
柱58のスペーサー60を使用することによって、溝63は、第1の絶縁層54中で、0.25μm未満、好ましくは0.1μm未満、さらに好ましくは0.05μm未満の値の、やはりクリティカルディメンションCDと呼ばれる最小を下回る距離に間隔をおいて離れる。
【0023】
図12では、溝63の形成、および、熱アセトンまたはメチルエチルケトンなどの化学薬品による充填栓62を除去した後、薄いバリア層64を溝63の中に形成する。
バリア層64は、中でもタンタル(Ta)、チタン(Ti)、チタン−タングステン(TiW)、窒化チタン(TiN)、またはクロム(Cr)などの接合材料を含むことができる。
バリア層64は、後で形成される導電性材料と下地基板の間に強い機械的および化学的結合を形成し、形成した導電性層の絶縁層54からの剥離防止を助ける。発明の好ましい実施形態では、バリア層64はスパッタしたタンタル(Ta)から形成される。本例では、タンタルは、約5nmから約10nmの厚さに堆積される。
【0024】
図13では、導電性材料層65をバリア層64および絶縁層54の上に形成し、溝63を充填する。本例では、導電性材料は銅(Cu)を含む。
しかし、中でもドープしたポリシリコン、アルミニウム、タングステンまたは金などの他の導電性材料もまた使用することができる。
さらに、ICデバイスの所望の特性に応じて、金属合金および導電性酸化金属もまた使用することができる。例えば、銅の導電性材料65をバリア層64の上に例えば堆積によって形成することができる。
【0025】
図14では、導電性材料65をエッチングして、金属線66を形成する。
本例では、導電性材料65は、化学的機械的研磨(CMP)またはよく知られたRIEドライエッチングプロセスによってエッチングする。
いずれの方法でも、バリア層64および金属線66の頂部面は、図14に示したように、基板50の全表面にわたって均一である。
金属線66は、クリティカルディメンションCDによって互いに最小の間隔をおく。各金属線66は、従来でいうMRAM構造のビットまたはティジット線を形成するものに相当する。
【0026】
以下、図15〜図20までの工程では、CMP研磨プロセスの後、従来技術の知られた方法に従って、MRAM構造100(図20参照)を完成する加工ステップを遂行する。
すなわち、図15では、第1の磁性部材79を構成する複数の磁性多層フィルムを、金属線66上に最初に形成する。
その後、第1の磁性部材は、拘束層91(図19〜図20参照)にパターニングされる。
第1の磁性部材79は、以下に詳細に説明する種々の材料層から形成されており、金属線66および絶縁層54の上に被覆堆積される。
【0027】
本例では、図15に示したように、第1のタンタル(Ta)層71(約20〜400オングストロームの厚さ、さらに好ましくは約50オングストロームの厚さ)と、第1のニッケル−鉄(NiFe)層73(約10〜100オングストロームの厚さ、さらに好ましくは約60オングストロームの厚さ)と、マンガン−鉄(MnFe)層75(約10〜100オングストロームの厚さ、さらに好ましくは約100オングストロームの厚さ)と、第2のニッケル−鉄(NiFe)層77(約10〜100オングストロームの厚さ、さらに好ましくは約60オングストロームの厚さ)とを、絶縁層54および金属線66の上に被覆堆積して、第1の磁性部材79を形成する。
これら層71,73,75,77の堆積は、例えばマグネトロンスパッタによって完成することができる。しかし、所望するならば、他の従来の堆積方法も使用することができる。
【0028】
図16では、それら層71,73,75,77を堆積した後、例えば酸化アルミニウム(Al2O3)(約5〜25オングストロームの厚さ、さらに好ましくは約15オングストロームの厚さ)から形成された非磁性の非導電性層80を、第1の磁性部材79を被覆して形成する。
酸化アルミニウムは好ましい材料であるが、本発明ではこれを使用することには限定せず、酸化チタン(TiO2)、酸化マグネシウム(MgO)、または酸化シリコン(SiO2)、または窒化アルミニウム(AIN)など、他の非磁性材料もまた使用できる。
【0029】
図17では、第2の磁性部材89を構成する複数の磁性多層フィルムを、非磁性層80の上に形成する。
すなわち、第3のニッケル−鉄(NiFe)層81(約10〜100オングストロームの厚さ、さらに好ましくは約40オングストロームの厚さ)と、第2のタンタル(Ta)層83(約20〜400オングストロームの厚さ、さらに好ましくは約50オングストロームの厚さ)とを、非磁性層80の上に被覆して堆積し、これにより第2の磁性部材89を形成する。
これら層81,83の堆積は、例えばマグネトロンスパッタによって完成することができるが、前に作製されたICデバイスの特性に応じて、他の従来の堆積方法もまたMRAM構造100(図20参照)の形成に使用することができる。
【0030】
図18および図19では、層71,73,75,77,80,81,83(図15〜図18参照)を、拘束層91の行および間隔をおいた読み込み(sense)層92の列と行を含む複数の積み重ね層(図19参照)にパターニングする。
これにより、図20に示す各MRAM構造100は、非磁性層80によって読み込み層92(第2の磁性部材89の部分として)から分離された拘束層91(第1の磁性部材79の部分として)を含む。
単純化のため、拘束層91を形成する多層積み重ねは、図19〜図20では単層として示す。同様に、読み込み層92を形成する多層積み重ねもまた、図19〜図20では単層として示す。しかし、拘束層91が金属線66の部分および層71,73,75,77の部分を含み、一方、読み込み層92が層81,83の部分を含んでいる。
【0031】
図20のMRAM構造100において、拘束層および読み込み層を形成する複数の層のパターン形成、すなわち層71,73,75,77,80,81,83のパターン形成は、一般にアルゴンイオンビームによる各層の物理的スパッタを含むイオン研削によって完成することができる。
また、パターン形成は、例えば電子サイクロトロン共鳴(ECR)で実施される反応性プラズマエッチング、または誘導結合プラズマシステムなど他の高密度プラズマ、または供給ガスとして塩素を含むヘリコンプラズマシステムを用いて完成することができる。
また、中でもアルゴン、ネオン、またはヘリウムなど他のガスと塩素の混合物も使用することができる。
【0032】
拘束層および読み込み層91,92は、拘束層91が、拘束層91の底部電極を形成する金属線66と一致するように、パターン形成し、エッチングする。
このようにして、図2〜図11を参照して上述した、フォトリソグラフィ技術に従ってスペーサーエッチングプロセスを用いて得られたMRAM構造100の拘束層91は、0.25μm未満、好ましくは0.1μm未満、さらに好ましくは0.05μm未満の最小距離またはクリティカルディメンションCDによって互いに間隔をおいて離れている。
さらに、従来技術のMRAM構造を特徴付ける、拘束層またはディジット線91の各側部の被覆層の距離D(図1参照)が削除される。
さらに、本発明は、金属線66(図14〜図20)など、長いディジット線に必要であり、従来のダマシンプロセスによっては一般に達成されない、2,000オングストロームよりも長い連続金属線の形成を可能にする。
【0033】
機能的なMRAMセルを作製する追加のステップを実施することができる。すなわち、書き込み信号の存在下で双方向の電流の流れを可能にする、追加の絶縁層および書き込み導体を、そのMRAM構造の製造プロセスを完成させるために形成することができる。
例えば、図20は、3つの拘束層91および付随する読み込み層92と交差するワード線93から形成された、3つのMRAMセル構造100を示す。
当分野の技術で知られているように、ワード線93は、例えば銅から形成することができ、ワード線93と隣接する拘束層91および読み込み層92の間の間隔は、例えば酸化アルミニウムなど、絶縁する非導電性酸化物で充填することができる。
【0034】
図21は、メモリー回路448、例えば本発明によるMRAMセル100(図20参照)を備えるMRAMを含む、一般的なプロセッサをベースにしたシステム400の構成例を示す。
コンピュータシステムなどのプロセッサシステムは、一般にマイクロプロセッサなどの中央処理装置(CPU)444、デジタル信号プロセッサ、または他のプログラム可能なデジタル論理デバイスを含み、CPUはバス452を経由して入力/出力(I/O)デバイス446と連絡する。メモリー448は、バス452を経由してCPU444と連絡する。
【0035】
コンピュータシステムの場合、プロセッサはフロッピー(登録商標)ディスクドライブ454、およびやはりバス452を経由してCPU444と連絡する、コンパクトディスク(CD)ROMドライブ456などの周辺装置を含むことができる。メモリー448は単一の集積回路中で、プロセッサ、すなわちCPU444と連結することができる。
【0036】
上述した例では、3つのMRAM構造またはセル100(図20参照)の形成について説明したが、本発明は、メモリーセルアレー中に列および行に配置された複数のMRAMセル100を形成することも意図している。
さらに、上述の例では、そのような構造が特定の強磁性材料によって形成されている、MRAM構造の特定の起伏を参照しているが、発明は上述の強磁性材料に制限されるものではなく、中でもニッケル−鉄(パーマロイ)または鉄などの他の強磁性材料もまた使用することができることを理解すべきである。
さらに、上述した例では、反応性プラズマエッチングによるMRAM構造のパターン形成を参照しているが、本発明は、他のパターン形成およびエッチング方法の使用も意図していることを理解すべきである。
【0037】
したがって、本発明は、上記例の詳細な説明には制限されるものではなく、上述の説明および図面は、本発明の特徴と利点を達成する例示的な実施形態の例証にすぎない。本発明の精神と範囲から逸脱することなく、特定のプロセス条件および構造に修正および代替を加えることができ、また、本発明は上記の説明および図面によって制限されるものではない。
【図面の簡単な説明】
【0038】
【図1】従来のMRAM構造部分の三次元概略図である。
【図2】本発明によってMRAM構造を作製する加工の中間段階における半導体起伏の部分断面図である。
【図3】図2に示した加工に続く加工段階での本発明のMRAM構造の部分断面図である。
【図4】図3に示した加工に続く加工段階での本発明のMRAM構造の部分断面図である。
【図5】図4に示した加工に続く加工段階での本発明のMRAM構造の部分断面図である。
【図6】図5に示した加工に続く加工段階での本発明のMRAM構造の部分断面図である。
【図7】図6に示した加工に続く加工段階での本発明のMRAM構造の部分断面図である。
【図8】図7に示した加工に続く加工段階での本発明のMRAM構造の部分断面図である。
【図9】図8に示した加工に続く加工段階での本発明のMRAM構造の部分断面図である。
【図10】図9に示した加工に続く加工段階での本発明のMRAM構造の部分断面図である。
【図11】図10に示した加工に続く加工段階での本発明のMRAM構造の部分断面図である。
【図12】図11に示した加工に続く加工段階での本発明のMRAM構造の部分断面図である。
【図13】図12に示した加工に続く加工段階での本発明のMRAM構造の部分断面図である。
【図14】図13に示した加工に続く加工段階での本発明のMRAM構造の部分断面図である。
【図15】図14に示した加工に続く加工段階での本発明のMRAM構造の部分断面図である。
【図16】図15に示した加工に続く加工段階での本発明のMRAM構造の部分三次元図である。
【図17】図16に示した加工に続く加工段階での本発明のMRAM構造の部分三次元図である。
【図18】図17に示した加工に続く加工段階での本発明のMRAM構造の部分三次元図である。
【図19】図17に示した加工に続く加工段階での本発明のMRAM構造の部分三次元図である。
【図20】図19に示した加工に続く加工段階での本発明のMRAM構造の部分三次元図である。
【図21】本発明のMRAM構造を組み込んだ処理装置の概略図である。
Claims (54)
- 少なくとも1つの磁性ランダムアクセスメモリーセルを形成する方法であって、
基板上に絶縁層を形成する工程と、
前記絶縁層上に、マスク層を形成する工程であって、該マスク層は、マスク材料を含む複数の第1領域と、マスク材料を含まない複数の第2領域とから形成されたパターンを有し、該第2領域は、前記隣接する第1領域の間に配置され、前記第1領域の間に予め定めた幅を有し、
前記第2領域の前記予め定めた幅を、前記第1領域の各側壁に複数のスペーサーを形成することによって減少させる工程と、
前記減少させた幅の第2領域を充填材料で充填して、充填栓を形成する工程と、
前記充填栓をマスクとして使用して、前記第1領域および前記スペーサーを除去する工程と、
前記充填栓をマスクとして使用して、前記絶縁層中に複数の溝を形成する工程と、
前記溝中にそれぞれ導電性層を形成する工程と、
前記導電性層上に少なくとも1つの第1磁性層をそれぞれ形成する工程と
を具えたことを特徴とする方法。 - 各前記第1磁性層上に、少なくとも1つの第2磁性層をそれぞれ形成する工程
をさらに具えたことを特徴とする請求項1記載の方法。 - 前記第2磁性層上にワード線を形成する工程
をさらに具えたことを特徴とする請求項2記載の方法。 - 前記溝を形成する工程は、前記絶縁層のエッチングを行う工程
をさらに具えたことを特徴とする請求項1記載の方法。 - 前記エッチングは、反応性イオンエッチングであることを特徴とする請求項4記載の方法。
- 前記スペーサーを形成する工程は、前記第1領域および絶縁層上に材料層を形成し、前記絶縁層上の前記材料層をエッチングして、前記第1領域の前記側壁に前記スペーサーを作成する工程を含むことを特徴とする請求項1記載の方法。
- 前記材料層は、窒化物から形成されていることを特徴とする請求項6記載の方法。
- 前記材料層は、窒化シリコンから形成されていることを特徴とする請求項7記載の方法。
- 前記減少した幅の第2領域を充填する工程は、前記充填材料を前記第2領域の中および前記絶縁層の上に配置することを含むことを特徴とする請求項1記載の方法。
- 前記充填材料を前記第2領域に被覆堆積し、次いで前記第1領域および前記スペーサーの上に位置する前記充填材料を除去する工程
をさらに具えたことを特徴とする請求項9記載の方法。 - 前記第1領域および前記スペーサーを除去する工程は、前記第1領域およびスペーサーをエッチングする工程を含むことを特徴とする請求項1記載の方法。
- 前記導電性層を形成する工程は、前記溝の内部に導電性材料を堆積する工程をさらに具えたことを特徴とする請求項1記載の方法。
- 前記導電性材料を堆積する前に、バリア層を形成する工程
をさらに具えたことを特徴とする請求項12記載の方法。 - 前記導電性材料が銅であることを特徴とする請求項13記載の方法。
- 前記少なくとも1つの第1磁性層をそれぞれ形成する工程は、前記それぞれの第1磁性層のそれぞれを第1の積み重ね層として形成する工程をさらに具え、
前記各第1の積み重ね層が少なくとも1つの磁性材料の層を含むことを特徴とする請求項1記載の方法。 - 前記磁性材料は、ニッケル−鉄、ニッケル、ニッケル−鉄、鉄、およびコバルト−鉄からなる群から選択されることを特徴とする請求項15記載の方法。
- 前記第1の積み重ね層は、タンタル、ニッケル−鉄、およびマンガン−鉄の層を含むことを特徴とする請求項16記載の方法。
- 前記第2磁性層をそれぞれ形成する工程は、前記それぞれの第2磁性層のそれぞれを第2の積み重ね層として形成する工程をさらに具え、
各前記第2の積み重ね層が少なくとも1つの磁性材料の層を含むことを特徴とする請求項2記載の方法。 - 前記磁性材料は、ニッケル−鉄、ニッケル、ニッケル−鉄、鉄、およびコバルト−鉄からなる群から選択されることを特徴とする請求項18記載の方法。
- 前記各第2の積み重ね層は、タンタルおよびニッケル−鉄の層を含むことを特徴とする請求項19記載の方法。
- 前記第1磁性層と前記第2磁性層との間に、非磁性層を形成する工程をさらに具えたことを特徴とする請求項2に記載の方法。
- 前記非磁性材料は、酸化アルミニウム、酸化チタン、酸化マグネシウム、酸化シリコン、および窒化アルミニウムからなる群から選択される材料から形成されていることを特徴とする請求項21記載の方法。
- 前記非磁性材料は、酸化アルミニウムおよび銅からなる群から選択されることを特徴とする請求項22記載の方法。
- 前記第1磁性層の少なくとも1つは、拘束された磁気方向を有することを特徴とする請求項1記載の方法。
- 前記第2磁性層の少なくとも1つは、自由な磁気方向を有することを特徴とする請求項2記載の方法。
- 磁気ランダムアクセスメモリー構造を形成する方法であって、
複数の柱を絶縁層の上に形成し、前記柱が、隣接する柱の間に複数の間隔を画定し、前記間隔が、予め定めた幅を有する工程と、
前記各柱の側壁に複数のスペーサーを形成することによって、前記間隔の前記予め定めた幅を減少する工程と、
前記減少した幅の間隔を充填材料で充填して、充填栓を形成する工程と、
前記充填栓をマスクとして使用し、前記柱および前記スペーサーを除去する工程と、
前記充填栓をマスクとして使用し、前記絶縁層中に複数の溝を形成する工程と、
前記溝の中にそれぞれの導電層を形成する工程と
を具えたことを特徴とする方法。 - 前記それぞれの導電層上に拘束層を形成する工程をさらに具え、
前記拘束層は、互いに0.20μm未満の間隔をおいて離れていることを特徴とする請求項26記載の方法。 - 前記拘束層は、互いに0.1μm未満の間隔をおいて離れていることを特徴とする請求項27記載の方法。
- 前記拘束層は、互いに0.05μm未満の間隔をおいて離れていることを特徴とする請求項27記載の方法。
- 前記それぞれの拘束層上に読込層を形成する工程をさらに具えたことを特徴とする請求項27記載の方法。
- 前記拘束層と前記それぞれの読込層との間に、非磁性層を形成する工程をさらに具えたことを特徴とする請求項27記載の方法。
- 前記読込層上に、ワード線を形成する工程をさらに具えたことを特徴とする請求項27記載の方法。
- 前記溝を形成する工程は、前記絶縁層をエッチングする工程をさらに具えたことを特徴とする請求項26記載の方法。
- 前記エッチングは、反応性イオンエッチングであることを特徴とする請求項33記載の方法。
- 前記柱の周囲に前記スペーサーを形成する工程は、前記柱および前記絶縁層の上に材料層を形成し、前記材料層をエッチングして、前記柱の前記側壁に前記スペーサーを作成する工程を含むことを特徴とする請求項26記載の方法。
- 前記材料層は、窒化物層であることを特徴とする請求項35記載の方法。
- 前記材料層は、窒化シリコンを含むことを特徴とする請求項36記載の方法。
- 前記減少した幅の間隔を充填する工程は、前記充填材料を前記間隔の中および前記絶縁層の上に配置する工程を含むことを特徴とする請求項26記載の方法。
- 前記充填材料を前記減少した幅の間隔に被覆充填し、次いで前記柱およびスペーサーの上に位置する前記充填材料を除去する工程をさらに具えたことを特徴とする請求項38記載の方法。
- 前記柱およびスペーサーを除去する工程は、前記柱およびスペーサーをエッチングする工程を含むことを特徴とする請求項26記載の方法。
- 前記導電層を形成する工程は、前記溝の内部に導電性材料を堆積する工程をさらに具えたことを特徴とする請求項26記載の方法。
- 前記導電性材料を堆積する前に、バリア層を形成する工程をさらに具えたことを特徴とする請求項41記載の方法。
- 前記導電性材料は、銅であることを特徴とする請求項41記載の方法。
- 前記拘束層を形成する工程は、各前記拘束層を第1の積み重ね層として形成する工程をさらに具え、前記各第1の積み重ね層は、少なくとも1つの磁性材料を含むことを特徴とする請求項26記載の方法。
- 前記磁性材料は、タンタル、ニッケル−鉄、タングステン−窒素、ニッケル、コバルト−ニッケル−鉄、鉄、およびマンガン−鉄からなる群から選択されることを特徴とする請求項44記載の方法。
- 前記読み込み層を形成する工程は、前記読み込み層を第2の積み上げ層として形成する工程をさらに具え、各前記第2積み上げ層が少なくとも1つの磁性材料を含むことを特徴とする請求項30記載の方法。
- 前記磁性材料は、タンタル、ニッケル−鉄、タングステン−窒素、ニッケル、コバルト−ニッケル−鉄、鉄、およびマンガン−鉄からなる群から選択されることを特徴とする請求項46記載の方法。
- 前記複数の柱を形成する前記行為が、前記絶縁層の上に第2絶縁材料を形成することをさらに含むことを特徴とする請求項26に記載の方法。
- 前記絶縁層に関する前記第2絶縁材料をエッチングして、前記複数の柱を形成する工程をさらに具えたことを特徴とする請求項48記載の方法。
- 前記絶縁層は、低圧CVD酸化物、TEOS、およびBPSGからなる群から選択される材料から形成されていることを特徴とする請求項48記載の方法。
- 前記絶縁層は、窒化物から形成されていることを特徴とする請求項48記載の方法。
- 前記絶縁層は、高温ポリマーから形成されていることを特徴とする請求項48記載の方法。
- 前記絶縁層は、低誘電率材料から形成されていることを特徴とする請求項48記載の方法。
- 前記第2絶縁材料は、低圧CVD酸化物、TEOS、BPSG、および炭化シリコンからなる群から選択される材料から形成されていることを特徴とする請求項48記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/842,783 US6682943B2 (en) | 2001-04-27 | 2001-04-27 | Method for forming minimally spaced MRAM structures |
PCT/US2002/013203 WO2002089187A2 (en) | 2001-04-27 | 2002-04-26 | An improved method for forming minimally spaced mram structures |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004527914A true JP2004527914A (ja) | 2004-09-09 |
JP4515031B2 JP4515031B2 (ja) | 2010-07-28 |
Family
ID=25288227
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002586388A Expired - Lifetime JP4515031B2 (ja) | 2001-04-27 | 2002-04-26 | 最小間隔のmram構造を作成する改善された方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6682943B2 (ja) |
EP (1) | EP1382067A2 (ja) |
JP (1) | JP4515031B2 (ja) |
KR (1) | KR100523455B1 (ja) |
CN (1) | CN100334714C (ja) |
AU (1) | AU2002309607A1 (ja) |
WO (1) | WO2002089187A2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011159963A (ja) * | 2010-01-29 | 2011-08-18 | Samsung Electronics Co Ltd | 半導体素子の製造方法 |
JP2013102161A (ja) * | 2011-11-07 | 2013-05-23 | Voltafield Technology Corp | 磁気抵抗素子構造の製造方法 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6724027B2 (en) * | 2002-04-18 | 2004-04-20 | Hewlett-Packard Development Company, L.P. | Magnetic shielding for MRAM devices |
US6846683B2 (en) * | 2002-05-10 | 2005-01-25 | Infineon Technologies Ag | Method of forming surface-smoothing layer for semiconductor devices with magnetic material layers |
US6780653B2 (en) * | 2002-06-06 | 2004-08-24 | Micron Technology, Inc. | Methods of forming magnetoresistive memory device assemblies |
JP2004296859A (ja) * | 2003-03-27 | 2004-10-21 | Renesas Technology Corp | 磁気記録素子及び磁気記録素子の製造方法 |
US6921953B2 (en) * | 2003-04-09 | 2005-07-26 | Micron Technology, Inc. | Self-aligned, low-resistance, efficient MRAM read/write conductors |
JP2004363527A (ja) * | 2003-04-11 | 2004-12-24 | Toshiba Corp | 磁気記憶装置、データ複写装置、データ複写システム、データ複写プログラム、及びデータ複写方法 |
US20060091379A1 (en) * | 2003-11-18 | 2006-05-04 | Hutchens Chriswell G | High-temperature devices on insulator substrates |
US7071009B2 (en) * | 2004-04-01 | 2006-07-04 | Headway Technologies, Inc. | MRAM arrays with reduced bit line resistance and method to make the same |
US7169623B2 (en) * | 2004-09-09 | 2007-01-30 | Tegal Corporation | System and method for processing a wafer including stop-on-aluminum processing |
US7645618B2 (en) * | 2004-09-09 | 2010-01-12 | Tegal Corporation | Dry etch stop process for eliminating electrical shorting in MRAM device structures |
US7704614B2 (en) * | 2006-10-20 | 2010-04-27 | Seagate Technology Llc | Process for fabricating patterned magnetic recording media |
US8435830B2 (en) * | 2009-03-18 | 2013-05-07 | Samsung Electronics Co., Ltd. | Methods of fabricating semiconductor devices |
CN102347439A (zh) * | 2010-07-30 | 2012-02-08 | 中芯国际集成电路制造(上海)有限公司 | 磁阻存储器的形成方法 |
US20130248803A1 (en) * | 2012-03-22 | 2013-09-26 | Kabushiki Kaisha Toshiba | Molecular memory and method of manufacturing the same |
US9373775B2 (en) * | 2012-09-13 | 2016-06-21 | Micron Technology, Inc. | Methods of forming magnetic memory cells |
KR102113802B1 (ko) | 2013-03-14 | 2020-05-21 | 삼성전자주식회사 | 패턴 형성 방법 및 이를 이용한 반도체 장치의 제조 방법 |
US9911914B1 (en) | 2017-03-28 | 2018-03-06 | International Business Machines Corporation | Sub-lithographic magnetic tunnel junctions for magnetic random access memory devices |
CN110416147A (zh) * | 2019-07-05 | 2019-11-05 | 深超光电(深圳)有限公司 | 吸附装置、吸附装置制作方法及转移系统 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10150045A (ja) * | 1996-11-20 | 1998-06-02 | Nec Corp | 半導体装置の製造方法 |
JPH10509285A (ja) * | 1995-09-14 | 1998-09-08 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 縮小したフィーチャーサイズのためのダマスクプロセス |
JPH11224483A (ja) * | 1997-11-20 | 1999-08-17 | Hewlett Packard Co <Hp> | 固体メモリおよびメモリ形成方法 |
WO2000038191A1 (en) * | 1998-12-21 | 2000-06-29 | Motorola Inc. | Method of fabricating a magnetic random access memory |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5714039A (en) | 1995-10-04 | 1998-02-03 | International Business Machines Corporation | Method for making sub-lithographic images by etching the intersection of two spacers |
US5650958A (en) * | 1996-03-18 | 1997-07-22 | International Business Machines Corporation | Magnetic tunnel junctions with controlled magnetic response |
US5734605A (en) * | 1996-09-10 | 1998-03-31 | Motorola, Inc. | Multi-layer magnetic tunneling junction memory cells |
US5804458A (en) | 1996-12-16 | 1998-09-08 | Motorola, Inc. | Method of fabricating spaced apart submicron magnetic memory cells |
US5838608A (en) * | 1997-06-16 | 1998-11-17 | Motorola, Inc. | Multi-layer magnetic random access memory and method for fabricating thereof |
US5940319A (en) | 1998-08-31 | 1999-08-17 | Motorola, Inc. | Magnetic random access memory and fabricating method thereof |
DE19853447A1 (de) * | 1998-11-19 | 2000-05-25 | Siemens Ag | Magnetischer Speicher |
US6166948A (en) * | 1999-09-03 | 2000-12-26 | International Business Machines Corporation | Magnetic memory array with magnetic tunnel junction memory cells having flux-closed free layers |
US6555858B1 (en) * | 2000-11-15 | 2003-04-29 | Motorola, Inc. | Self-aligned magnetic clad write line and its method of formation |
-
2001
- 2001-04-27 US US09/842,783 patent/US6682943B2/en not_active Expired - Lifetime
-
2002
- 2002-04-26 AU AU2002309607A patent/AU2002309607A1/en not_active Abandoned
- 2002-04-26 JP JP2002586388A patent/JP4515031B2/ja not_active Expired - Lifetime
- 2002-04-26 KR KR10-2003-7014046A patent/KR100523455B1/ko active IP Right Grant
- 2002-04-26 WO PCT/US2002/013203 patent/WO2002089187A2/en active Application Filing
- 2002-04-26 EP EP02736615A patent/EP1382067A2/en not_active Withdrawn
- 2002-04-26 CN CNB028131541A patent/CN100334714C/zh not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10509285A (ja) * | 1995-09-14 | 1998-09-08 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 縮小したフィーチャーサイズのためのダマスクプロセス |
JPH10150045A (ja) * | 1996-11-20 | 1998-06-02 | Nec Corp | 半導体装置の製造方法 |
JPH11224483A (ja) * | 1997-11-20 | 1999-08-17 | Hewlett Packard Co <Hp> | 固体メモリおよびメモリ形成方法 |
WO2000038191A1 (en) * | 1998-12-21 | 2000-06-29 | Motorola Inc. | Method of fabricating a magnetic random access memory |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011159963A (ja) * | 2010-01-29 | 2011-08-18 | Samsung Electronics Co Ltd | 半導体素子の製造方法 |
KR101566925B1 (ko) | 2010-01-29 | 2015-11-16 | 삼성전자주식회사 | 반도체소자의 제조방법 |
JP2013102161A (ja) * | 2011-11-07 | 2013-05-23 | Voltafield Technology Corp | 磁気抵抗素子構造の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2002089187A2 (en) | 2002-11-07 |
JP4515031B2 (ja) | 2010-07-28 |
US20020160541A1 (en) | 2002-10-31 |
AU2002309607A1 (en) | 2002-11-11 |
CN1522466A (zh) | 2004-08-18 |
CN100334714C (zh) | 2007-08-29 |
KR100523455B1 (ko) | 2005-10-25 |
WO2002089187A3 (en) | 2003-07-24 |
EP1382067A2 (en) | 2004-01-21 |
US6682943B2 (en) | 2004-01-27 |
KR20040015175A (ko) | 2004-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7402879B2 (en) | Layered magnetic structures having improved surface planarity for bit material deposition | |
US7285811B2 (en) | MRAM device for preventing electrical shorts during fabrication | |
JP4515031B2 (ja) | 最小間隔のmram構造を作成する改善された方法 | |
US7547559B2 (en) | Method for forming MRAM bit having a bottom sense layer utilizing electroless plating | |
US6780652B2 (en) | Self-aligned MRAM contact and method of fabrication | |
US6551852B2 (en) | Method of forming a recessed magnetic storage element | |
US6689661B2 (en) | Method for forming minimally spaced MRAM structures | |
US6806127B2 (en) | Method and structure for contacting an overlying electrode for a magnetoelectronics element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040806 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100406 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100427 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100512 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4515031 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |