JP2002246565A - 不揮発性磁気記憶装置およびその製造方法 - Google Patents
不揮発性磁気記憶装置およびその製造方法Info
- Publication number
- JP2002246565A JP2002246565A JP2001035860A JP2001035860A JP2002246565A JP 2002246565 A JP2002246565 A JP 2002246565A JP 2001035860 A JP2001035860 A JP 2001035860A JP 2001035860 A JP2001035860 A JP 2001035860A JP 2002246565 A JP2002246565 A JP 2002246565A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- storage
- wiring layer
- wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 149
- 238000003860 storage Methods 0.000 title claims abstract description 98
- 238000004519 manufacturing process Methods 0.000 title claims description 33
- 210000000352 storage cell Anatomy 0.000 claims abstract description 84
- 230000005294 ferromagnetic effect Effects 0.000 claims abstract description 56
- 239000004020 conductor Substances 0.000 claims abstract description 42
- 210000004027 cell Anatomy 0.000 claims abstract description 37
- 230000007774 longterm Effects 0.000 claims abstract description 19
- 230000005415 magnetization Effects 0.000 claims description 54
- 238000000034 method Methods 0.000 claims description 48
- 239000010949 copper Substances 0.000 claims description 38
- 229910052802 copper Inorganic materials 0.000 claims description 33
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 31
- 229910052782 aluminium Inorganic materials 0.000 claims description 30
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 14
- 230000000694 effects Effects 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 11
- 238000005498 polishing Methods 0.000 claims description 7
- 239000002131 composite material Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 238000001459 lithography Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 232
- 239000011229 interlayer Substances 0.000 description 29
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 239000000463 material Substances 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 8
- 239000011159 matrix material Substances 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000005641 tunneling Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910018565 CuAl Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000003302 ferromagnetic material Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Thin Magnetic Films (AREA)
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】
【課題】 不揮発性磁気記憶装置において、長期信頼性
やレイアウトの問題なしに、記憶セルを挟む二つの配線
に流れる電流によってその記憶セルの記憶層に生成され
る誘起磁界強度をほぼ等しくする。 【解決手段】 記憶セル１０を、下位配線（ワード線）
１１と上位配線（ビット線）１５の間に配置し、強磁性
固定層１２と絶縁層１３と強磁性記憶層１４とで形成す
る。固定層１２は下位配線１１と接触し、記億層１４は
上位配線１５と接触する。固定層１２と記憶層１４は絶
縁層１３で電気的に絶縁される。下位配線１１は、上位
配線１５の導電性材料（Ａｌ）より比抵抗が低く且つ長
期信頼性が高い導電性材料（Ｃｕ）から作られる。下位
配線１１の電流値を上位配線１５の電流値より大きくし
て記憶層１４に生成する誘起磁界強度を等しくする。
やレイアウトの問題なしに、記憶セルを挟む二つの配線
に流れる電流によってその記憶セルの記憶層に生成され
る誘起磁界強度をほぼ等しくする。 【解決手段】 記憶セル１０を、下位配線（ワード線）
１１と上位配線（ビット線）１５の間に配置し、強磁性
固定層１２と絶縁層１３と強磁性記憶層１４とで形成す
る。固定層１２は下位配線１１と接触し、記億層１４は
上位配線１５と接触する。固定層１２と記憶層１４は絶
縁層１３で電気的に絶縁される。下位配線１１は、上位
配線１５の導電性材料（Ａｌ）より比抵抗が低く且つ長
期信頼性が高い導電性材料（Ｃｕ）から作られる。下位
配線１１の電流値を上位配線１５の電流値より大きくし
て記憶層１４に生成する誘起磁界強度を等しくする。
Description
【０００１】
【発明の属する技術分野】本発明は、電気的に書き換え
可能な不揮発性記憶装置に関し、さらに言えば、磁化の
向きを変えることにより情報を記憶セルに記憶し、その
記憶した情報をいわゆる「トンネル磁気抵抗効果（Tunn
eling Magnetoresistance Effect）」を利用して再生す
る不揮発性磁気記憶装置と、その不揮発性磁気記憶装置
の製造方法に関する。
可能な不揮発性記憶装置に関し、さらに言えば、磁化の
向きを変えることにより情報を記憶セルに記憶し、その
記憶した情報をいわゆる「トンネル磁気抵抗効果（Tunn
eling Magnetoresistance Effect）」を利用して再生す
る不揮発性磁気記憶装置と、その不揮発性磁気記憶装置
の製造方法に関する。
【０００２】
【従来の技術】この種の不揮発性磁気記憶装置では、各
記憶セルが、薄い絶縁層をその両側から強磁性層で挟ん
で形成される「磁気トンネル接合（Magnetic Tunneling
Junction、ＭＴＪ）」を備えている。二つの強磁性層
間に電圧を印加すると、量子力学的なトンネル現象によ
って、一方の強磁性層内にある電子が絶縁層を貫通して
他方の強磁性層内に進入する。このようにして、磁気ト
ンネル接合を貫通して「トンネル電流」が流れる。
記憶セルが、薄い絶縁層をその両側から強磁性層で挟ん
で形成される「磁気トンネル接合（Magnetic Tunneling
Junction、ＭＴＪ）」を備えている。二つの強磁性層
間に電圧を印加すると、量子力学的なトンネル現象によ
って、一方の強磁性層内にある電子が絶縁層を貫通して
他方の強磁性層内に進入する。このようにして、磁気ト
ンネル接合を貫通して「トンネル電流」が流れる。
【０００３】磁気トンネル接合の電気抵抗値は、二つの
強磁性層の磁化の向きに応じて変化する。すなわち、二
つの強磁性層の磁化の向きが平行のときに、磁気トンネ
ル接合の電気抵抗値は最小となり、それら強磁性層の磁
化の向きが反平行のときに最大となる。したがって、一
方の強磁性層の磁化を固定し、他方の強磁性層の磁化の
向きを印加磁界（外部磁界）によって変化するように構
成すると、印加磁界の向きによって磁気トンネル接合の
電気抵抗値が変化する、すなわちトンネル電流の電流値
が変化する。こうして、トンネル電流の電流値を感知す
ることによって、記憶セルに記憶した情報の読み出し
（再生）が可能となる。
強磁性層の磁化の向きに応じて変化する。すなわち、二
つの強磁性層の磁化の向きが平行のときに、磁気トンネ
ル接合の電気抵抗値は最小となり、それら強磁性層の磁
化の向きが反平行のときに最大となる。したがって、一
方の強磁性層の磁化を固定し、他方の強磁性層の磁化の
向きを印加磁界（外部磁界）によって変化するように構
成すると、印加磁界の向きによって磁気トンネル接合の
電気抵抗値が変化する、すなわちトンネル電流の電流値
が変化する。こうして、トンネル電流の電流値を感知す
ることによって、記憶セルに記憶した情報の読み出し
（再生）が可能となる。
【０００４】二つの強磁性層の厚さは任意であるが、量
子力学的なトンネル現象を利用するので、絶縁層の厚さ
は数ｎｍ程度と極めて小さくしなければならない。
子力学的なトンネル現象を利用するので、絶縁層の厚さ
は数ｎｍ程度と極めて小さくしなければならない。
【０００５】この種の不揮発性磁気記憶装置の動作原理
については、例えば特開２０００−８２７９１号公報に
開示されている。
については、例えば特開２０００−８２７９１号公報に
開示されている。
【０００６】一般に、この種の不揮発性磁気記憶装置で
は、上述した磁気トンネル接合を用いた多数の記憶セル
がマトリックス状に配置され、それら記憶セルの上下に
は、所定間隔をあけて上位配線層と下位配線層がほぼ平
行に配置される。低電気抵抗の導電性材料からなる上位
配線層は、所定形状にパターン化されて複数のビット線
を形成する。同様に、低電気抵抗の導電性材料からなる
下位配線層も、所定形状にパターン化されて複数のワー
ド線を形成する。それらワード線は、前記ビット線と直
交する。このような構成を持つ不揮発性磁気記憶装置
は、磁気ランダム・アクセス・メモリ（Magnetic Rando
m-Access Memory、ＭＲＡＭ）と呼ばれている。
は、上述した磁気トンネル接合を用いた多数の記憶セル
がマトリックス状に配置され、それら記憶セルの上下に
は、所定間隔をあけて上位配線層と下位配線層がほぼ平
行に配置される。低電気抵抗の導電性材料からなる上位
配線層は、所定形状にパターン化されて複数のビット線
を形成する。同様に、低電気抵抗の導電性材料からなる
下位配線層も、所定形状にパターン化されて複数のワー
ド線を形成する。それらワード線は、前記ビット線と直
交する。このような構成を持つ不揮発性磁気記憶装置
は、磁気ランダム・アクセス・メモリ（Magnetic Rando
m-Access Memory、ＭＲＡＭ）と呼ばれている。
【０００７】ＭＲＡＭの各記憶セルの上位にある強磁性
層は、外部磁界の向きによって磁化の向きが変化する
「記憶層」であり、対応するビット線に電気的に接続さ
れている。各記憶セルの下位にある強磁性層は、磁化の
向きが固定された「固定層」であり、対応するワード線
に電気的に接続されている。そして、所望の記憶セルに
対して情報を記録する（書き込む）際には、その記憶セ
ルに電気的に接続されたワード線とビット線を選択し、
それら選択したワード線とビット線にそれぞれ所定の書
き込み電流を流す。すると、それら書き込み電流によ
り、それらワード線とビット線の周囲に書き込み電流の
電流値に応じた磁界が誘起されるので、それら二つの誘
起磁界の合成磁界によって上位の強磁性層すなわち「記
憶層」の磁化の向きがその合成磁界に応じて変化する。
層は、外部磁界の向きによって磁化の向きが変化する
「記憶層」であり、対応するビット線に電気的に接続さ
れている。各記憶セルの下位にある強磁性層は、磁化の
向きが固定された「固定層」であり、対応するワード線
に電気的に接続されている。そして、所望の記憶セルに
対して情報を記録する（書き込む）際には、その記憶セ
ルに電気的に接続されたワード線とビット線を選択し、
それら選択したワード線とビット線にそれぞれ所定の書
き込み電流を流す。すると、それら書き込み電流によ
り、それらワード線とビット線の周囲に書き込み電流の
電流値に応じた磁界が誘起されるので、それら二つの誘
起磁界の合成磁界によって上位の強磁性層すなわち「記
憶層」の磁化の向きがその合成磁界に応じて変化する。
【０００８】こうして変化した記憶層の磁化の向きが、
同じ記憶セルの下位の強磁性層すなわち「固定層」の磁
化の向きと同じであれば、固定層と記憶層の磁化の向き
が「平行」となり、固定層の磁化の向きとは逆であれ
ば、固定層と記憶層の磁化の向きが「反平行」となる。
こうして、記憶層の磁化の向きを変えることにより、所
望の記憶セルに２値情報の「０」または「１」が書き込
まれる。
同じ記憶セルの下位の強磁性層すなわち「固定層」の磁
化の向きと同じであれば、固定層と記憶層の磁化の向き
が「平行」となり、固定層の磁化の向きとは逆であれ
ば、固定層と記憶層の磁化の向きが「反平行」となる。
こうして、記憶層の磁化の向きを変えることにより、所
望の記憶セルに２値情報の「０」または「１」が書き込
まれる。
【０００９】所望の記憶セルに書き込む値を変える場合
には、その記憶セルに電気的に接続されたワード線とビ
ット線に流す書き込み電流のいずれか一方の向きを逆に
する（つまり反転する）。こうすると、それら二つの書
き込み電流により、ワード線とビット線の周囲に誘起さ
れる磁界の合成磁界の向きが変化し、その結果、記憶層
の磁化の向きを逆にする、つまり逆の値を書き込むこと
ができる。
には、その記憶セルに電気的に接続されたワード線とビ
ット線に流す書き込み電流のいずれか一方の向きを逆に
する（つまり反転する）。こうすると、それら二つの書
き込み電流により、ワード線とビット線の周囲に誘起さ
れる磁界の合成磁界の向きが変化し、その結果、記憶層
の磁化の向きを逆にする、つまり逆の値を書き込むこと
ができる。
【００１０】
【発明が解決しようとする課題】従来のＭＲＡＭでは、
ビット線を形成する上位配線層とワード線を形成する下
位配線層は、同じ材料で作られるのが通常である。例え
ば、アルミニウム（Ａｌ）や銅（Ｃｕ）、あるいはそれ
らＡｌまたはＣｕを主成分とする合金で作られる。これ
は、製造プロセスを簡単にする、コスト上昇を抑える等
のためである。しかし、本発明者は、従来のＭＲＡＭに
は以下に述べるような問題があることを見出した。
ビット線を形成する上位配線層とワード線を形成する下
位配線層は、同じ材料で作られるのが通常である。例え
ば、アルミニウム（Ａｌ）や銅（Ｃｕ）、あるいはそれ
らＡｌまたはＣｕを主成分とする合金で作られる。これ
は、製造プロセスを簡単にする、コスト上昇を抑える等
のためである。しかし、本発明者は、従来のＭＲＡＭに
は以下に述べるような問題があることを見出した。
【００１１】すなわち、記憶セルと、上位配線（ビット
線）および下位配線（ワード線）は、上述したような構
成・配置を持つので、各記憶セルの上位の強磁性層（記
憶層）は上位配線（ビット線）に近い位置にあり、下位
配線（ワード線）とは少し離れた位置にある。
線）および下位配線（ワード線）は、上述したような構
成・配置を持つので、各記憶セルの上位の強磁性層（記
憶層）は上位配線（ビット線）に近い位置にあり、下位
配線（ワード線）とは少し離れた位置にある。
【００１２】一般に、ある直線に沿って空間を流れる電
流が距離ｄだけ離れた地点に誘起する磁界の強度Ｈは、
その電流の大きさＩに比例し、距離ｄに反比例する。つ
まり、Ｈ＝ｋＩ／ｄである（ｋは定数）。このため、あ
るビット線に流れる電流が対応する記憶セルの上位の強
磁性層（記憶層）に生成する誘起磁界の強度は、その記
憶セルに対応するワード線に流れる電流が生成する誘起
磁界の強度よりも大きい。そこで、それら二つの誘起磁
界強度を互いに等しくするには、そのワード線を流れる
電流の値を対応するビット線を流れる電流の値よりも大
きくする必要がある。
流が距離ｄだけ離れた地点に誘起する磁界の強度Ｈは、
その電流の大きさＩに比例し、距離ｄに反比例する。つ
まり、Ｈ＝ｋＩ／ｄである（ｋは定数）。このため、あ
るビット線に流れる電流が対応する記憶セルの上位の強
磁性層（記憶層）に生成する誘起磁界の強度は、その記
憶セルに対応するワード線に流れる電流が生成する誘起
磁界の強度よりも大きい。そこで、それら二つの誘起磁
界強度を互いに等しくするには、そのワード線を流れる
電流の値を対応するビット線を流れる電流の値よりも大
きくする必要がある。
【００１３】しかし、こうすると、ビット線とワード線
とは同じ材料で形成されているので、ビット線より大き
な電流が流されるワード線の長期信頼性は、ビット線の
それよりも低下する。これを避けるには、ワード線の電
流密度がビット線のそれとほぼ同じになるように、ワー
ド線の断面積を拡大しなければならない。具体的には、
ワード線の幅あるいは厚さまたはそれらの両方をビット
線のそれよりも大きくしなければならない。
とは同じ材料で形成されているので、ビット線より大き
な電流が流されるワード線の長期信頼性は、ビット線の
それよりも低下する。これを避けるには、ワード線の電
流密度がビット線のそれとほぼ同じになるように、ワー
ド線の断面積を拡大しなければならない。具体的には、
ワード線の幅あるいは厚さまたはそれらの両方をビット
線のそれよりも大きくしなければならない。
【００１４】しかし、ワード線の厚さをビット線のそれ
よりも大きくすると、上位配線層に生じる段差（凹凸、
うねり）が大きくなる、下位配線層の加工精度が低下す
る、といった別の問題が生じてしまう。ワード線の幅を
ビット線のそれよりも大きくした場合には、上位配線層
におけるビット線のピッチよりも下位配線層におけるワ
ード線のピッチが大きくなり、その結果、配線のレイア
ウトにアンバランスが生じる、記憶セルや配線のレイア
ウト設計が困難となる、といった問題が生じる。
よりも大きくすると、上位配線層に生じる段差（凹凸、
うねり）が大きくなる、下位配線層の加工精度が低下す
る、といった別の問題が生じてしまう。ワード線の幅を
ビット線のそれよりも大きくした場合には、上位配線層
におけるビット線のピッチよりも下位配線層におけるワ
ード線のピッチが大きくなり、その結果、配線のレイア
ウトにアンバランスが生じる、記憶セルや配線のレイア
ウト設計が困難となる、といった問題が生じる。
【００１５】本発明は、このような問題を解消するため
になされたもので、その目的とするところは、長期信頼
性やレイアウトに関する問題を生じることなく、記憶セ
ルを挟む二つの配線に流れる電流によってその記憶セル
の記憶層に生成される誘起磁界強度をほぼ等しくするこ
とができる不揮発性磁気記憶装置とその製造方法を提供
することにある。
になされたもので、その目的とするところは、長期信頼
性やレイアウトに関する問題を生じることなく、記憶セ
ルを挟む二つの配線に流れる電流によってその記憶セル
の記憶層に生成される誘起磁界強度をほぼ等しくするこ
とができる不揮発性磁気記憶装置とその製造方法を提供
することにある。
【００１６】本発明の他の目的は、記憶セルを挟む二つ
の配線の断面積をほぼ等しく保ちながら、それら二つの
配線に流れる電流によってその記憶セルの記憶層に生成
される誘起磁界強度をほぼ等しくすることができる不揮
発性磁気記憶装置とその製造方法を提供することにあ
る。
の配線の断面積をほぼ等しく保ちながら、それら二つの
配線に流れる電流によってその記憶セルの記憶層に生成
される誘起磁界強度をほぼ等しくすることができる不揮
発性磁気記憶装置とその製造方法を提供することにあ
る。
【００１７】本発明のさらに他の目的は、最適な記憶セ
ル・アレイを設計できる不揮発性磁気記憶装置とその製
造方法を提供することにある。
ル・アレイを設計できる不揮発性磁気記憶装置とその製
造方法を提供することにある。
【００１８】本発明の他の目的は、以下の説明から明ら
かになる。
かになる。
【００１９】
【課題を解決するための手段】（１） 本発明の第１の
不揮発性磁気記憶装置は、第１方向に延在する複数の第
１配線を形成する第１配線層と、前記第１配線層とは所
定間隔を隔てて配置された、前記第１方向とは異なる第
２方向に延在する複数の第２配線を形成する第２配線層
と、複数の前記第１配線と複数の前記第２配線の交点に
配置された複数の記憶セルとを備え、前記第１配線層
は、前記第２配線層よりも比抵抗が低く且つ長期信頼性
が高い導電性材料から作られており、複数の前記記憶セ
ルの各々は、前記第１配線層の側に配置され且つ磁化の
向きが固定された強磁性の固定層と、前記第２配線層の
側に配置され且つ磁化の向きが可変の強磁性の記憶層
と、前記固定層および前記記憶層の間に配置されると共
にそれら固定層および記憶層を電気的に絶縁する絶縁層
とを有しており、しかも、前記第１配線に流れる第１電
流が誘起する第１誘起磁界と前記第２配線に流れる第２
電流とが誘起する第２誘起磁界の合成磁界を利用して、
前記記憶層の磁化の向きを変えることによって情報を磁
気的に記憶する。
不揮発性磁気記憶装置は、第１方向に延在する複数の第
１配線を形成する第１配線層と、前記第１配線層とは所
定間隔を隔てて配置された、前記第１方向とは異なる第
２方向に延在する複数の第２配線を形成する第２配線層
と、複数の前記第１配線と複数の前記第２配線の交点に
配置された複数の記憶セルとを備え、前記第１配線層
は、前記第２配線層よりも比抵抗が低く且つ長期信頼性
が高い導電性材料から作られており、複数の前記記憶セ
ルの各々は、前記第１配線層の側に配置され且つ磁化の
向きが固定された強磁性の固定層と、前記第２配線層の
側に配置され且つ磁化の向きが可変の強磁性の記憶層
と、前記固定層および前記記憶層の間に配置されると共
にそれら固定層および記憶層を電気的に絶縁する絶縁層
とを有しており、しかも、前記第１配線に流れる第１電
流が誘起する第１誘起磁界と前記第２配線に流れる第２
電流とが誘起する第２誘起磁界の合成磁界を利用して、
前記記憶層の磁化の向きを変えることによって情報を磁
気的に記憶する。
【００２０】（２） 本発明の第１の不揮発性磁気記憶
装置では、複数の記憶セルの各々が、第１配線層の側に
配置され且つ磁化の向きが固定された強磁性の固定層
と、第２配線層の側に配置され且つ磁化の向きが可変の
強磁性の記憶層と、固定層および記憶層の間に配置され
ると共にそれら固定層と記憶層とを電気的に絶縁する絶
縁層とを有している。このため、各記憶セルの記憶層は
第２配線層に近い位置にあり、第１配線層からは少し離
れている。したがって、第２配線層内の各第２配線を流
れる電流による誘起磁界強度を第１配線層内の各第１配
線を流れる電流による誘起磁界強度と等しくするために
は、各第１配線を流れる電流の値を各第２配線を流れる
電流の値よりも大きくする必要がある。
装置では、複数の記憶セルの各々が、第１配線層の側に
配置され且つ磁化の向きが固定された強磁性の固定層
と、第２配線層の側に配置され且つ磁化の向きが可変の
強磁性の記憶層と、固定層および記憶層の間に配置され
ると共にそれら固定層と記憶層とを電気的に絶縁する絶
縁層とを有している。このため、各記憶セルの記憶層は
第２配線層に近い位置にあり、第１配線層からは少し離
れている。したがって、第２配線層内の各第２配線を流
れる電流による誘起磁界強度を第１配線層内の各第１配
線を流れる電流による誘起磁界強度と等しくするために
は、各第１配線を流れる電流の値を各第２配線を流れる
電流の値よりも大きくする必要がある。
【００２１】この要請に対応するために、本発明の第１
の不揮発性磁気記憶装置では、第１配線層が第２配線層
の導電性材料よりも比抵抗が低く且つ長期信頼性が高い
導電性材料から作られている。よって、各第１配線の断
面積を拡大（つまり、各第１配線の幅あるいは厚さまた
は幅と厚さの両方を拡大）せずに、また長期信頼性の問
題を生じずに、各第１配線を流れる電流の値を各第２配
線を流れる電流の値よりも大きくし、もって各第１配線
と第２配線を流れる電流が記憶セルの記憶層に生成する
誘起磁界強度を等しくできる。
の不揮発性磁気記憶装置では、第１配線層が第２配線層
の導電性材料よりも比抵抗が低く且つ長期信頼性が高い
導電性材料から作られている。よって、各第１配線の断
面積を拡大（つまり、各第１配線の幅あるいは厚さまた
は幅と厚さの両方を拡大）せずに、また長期信頼性の問
題を生じずに、各第１配線を流れる電流の値を各第２配
線を流れる電流の値よりも大きくし、もって各第１配線
と第２配線を流れる電流が記憶セルの記憶層に生成する
誘起磁界強度を等しくできる。
【００２２】また、各第１配線の断面積の拡大が不要な
ので、第１配線と第２配線や記憶セルのレイアウトがア
ンバランスとならない。よって、レイアウトに関する問
題も生じない。つまり、記憶セル・アレイの最適設計が
可能となる。
ので、第１配線と第２配線や記憶セルのレイアウトがア
ンバランスとならない。よって、レイアウトに関する問
題も生じない。つまり、記憶セル・アレイの最適設計が
可能となる。
【００２３】（３） 本発明の第１の不揮発性磁気記憶
装置の好ましい例では、前記記憶セルの各々が、前記第
１配線と前記第２配線の間に前記絶縁層を貫通して流れ
るトンネル電流の値が、磁気抵抗効果によって変化する
ことを利用して情報を再生する。
装置の好ましい例では、前記記憶セルの各々が、前記第
１配線と前記第２配線の間に前記絶縁層を貫通して流れ
るトンネル電流の値が、磁気抵抗効果によって変化する
ことを利用して情報を再生する。
【００２４】本発明の第１の不揮発性磁気記憶装置の他
の好ましい例では、前記第１配線層が銅を主成分とする
導電性材料で作られ、前記第２配線層がアルミニウムを
主成分とする導電性材料で作られる。
の好ましい例では、前記第１配線層が銅を主成分とする
導電性材料で作られ、前記第２配線層がアルミニウムを
主成分とする導電性材料で作られる。
【００２５】本発明の第１の不揮発性磁気記憶装置のさ
らに他の好ましい例では、前記記憶セルの各々が、前記
固定層と前記記憶層の磁化の向きが互いに平行であるか
反平行であるかによって変化する電気抵抗値を利用して
２値情報を再生する。
らに他の好ましい例では、前記記憶セルの各々が、前記
固定層と前記記憶層の磁化の向きが互いに平行であるか
反平行であるかによって変化する電気抵抗値を利用して
２値情報を再生する。
【００２６】（４） 本発明の第２の不揮発性磁気記憶
装置は、第１方向に延在する複数の第１配線を形成す
る、銅を主成分とする導電性材料からなる第１配線層
と、前記第１配線層とは所定間隔を隔てて配置され且つ
前記第１方向とは異なる第２方向に延在する複数の第２
配線を形成する、アルミニウムを主成分とする導電性材
料からなる第２配線層と、複数の前記第１配線と複数の
前記第２配線の交点に配置された複数の記憶セルとを備
え、前記記憶セルの各々は、対応する前記第１配線に接
触せしめられ且つ磁化の向きが固定された強磁性の固定
層と、対応する前記第２配線に接触せしめられ且つ磁化
の向きが可変の強磁性の記憶層と、前記固定層および前
記記憶層の間に配置されると共にそれら固定層と記憶層
を電気的に絶縁する絶縁層とを有しており、しかも、前
記第１配線に流れる第１電流が誘起する第１誘起磁界と
前記第２配線に流れる第２電流とが誘起する第２誘起磁
界の合成磁界を利用して、前記記憶層の磁化の向きを変
えることによって情報を磁気的に記憶する。
装置は、第１方向に延在する複数の第１配線を形成す
る、銅を主成分とする導電性材料からなる第１配線層
と、前記第１配線層とは所定間隔を隔てて配置され且つ
前記第１方向とは異なる第２方向に延在する複数の第２
配線を形成する、アルミニウムを主成分とする導電性材
料からなる第２配線層と、複数の前記第１配線と複数の
前記第２配線の交点に配置された複数の記憶セルとを備
え、前記記憶セルの各々は、対応する前記第１配線に接
触せしめられ且つ磁化の向きが固定された強磁性の固定
層と、対応する前記第２配線に接触せしめられ且つ磁化
の向きが可変の強磁性の記憶層と、前記固定層および前
記記憶層の間に配置されると共にそれら固定層と記憶層
を電気的に絶縁する絶縁層とを有しており、しかも、前
記第１配線に流れる第１電流が誘起する第１誘起磁界と
前記第２配線に流れる第２電流とが誘起する第２誘起磁
界の合成磁界を利用して、前記記憶層の磁化の向きを変
えることによって情報を磁気的に記憶する。
【００２７】（５） 本発明の第２の不揮発性磁気記憶
装置は、本発明の第１の不揮発性磁気記憶装置におい
て、第１配線層を銅を主成分とする導電性材料により作
り、第２配線層をアルミニウムを主成分とする導電性材
料により作ったものに相当する。したがって、本発明の
第２の不揮発性磁気記憶装置では、本発明の第１の不揮
発性磁気記憶装置で述べたのと同じ理由により同じ効果
が得られる。
装置は、本発明の第１の不揮発性磁気記憶装置におい
て、第１配線層を銅を主成分とする導電性材料により作
り、第２配線層をアルミニウムを主成分とする導電性材
料により作ったものに相当する。したがって、本発明の
第２の不揮発性磁気記憶装置では、本発明の第１の不揮
発性磁気記憶装置で述べたのと同じ理由により同じ効果
が得られる。
【００２８】（６） 本発明の第２の不揮発性磁気記憶
装置の好ましい例では、前記記憶セルの各々が、前記第
１配線と前記第２配線の間に前記絶縁層を貫通して流れ
るトンネル電流の値が、磁気抵抗効果によって変化する
ことを利用して情報を再生する。
装置の好ましい例では、前記記憶セルの各々が、前記第
１配線と前記第２配線の間に前記絶縁層を貫通して流れ
るトンネル電流の値が、磁気抵抗効果によって変化する
ことを利用して情報を再生する。
【００２９】本発明の第２の不揮発性磁気記憶装置の他
の好ましい例では、複数の前記記憶セルのうちの一つに
情報を記憶する際に、その所望の記憶セルに接続された
前記第１配線と前記第２配線とがそれぞれ選択され、そ
れら選択された第１配線と第２配線に所定の値の前記第
１電流と前記第２電流をそれぞれ流して前記第１誘起磁
界と前記第２誘起磁界を誘起させる。
の好ましい例では、複数の前記記憶セルのうちの一つに
情報を記憶する際に、その所望の記憶セルに接続された
前記第１配線と前記第２配線とがそれぞれ選択され、そ
れら選択された第１配線と第２配線に所定の値の前記第
１電流と前記第２電流をそれぞれ流して前記第１誘起磁
界と前記第２誘起磁界を誘起させる。
【００３０】本発明の第２の不揮発性磁気記憶装置のさ
らに他の好ましい例では、前記記憶セルの各々が、前記
固定層と前記記憶層の磁化の向きが互いに平行であるか
反平行であるかによって変化する電気抵抗値を利用して
２値情報を再生する。
らに他の好ましい例では、前記記憶セルの各々が、前記
固定層と前記記憶層の磁化の向きが互いに平行であるか
反平行であるかによって変化する電気抵抗値を利用して
２値情報を再生する。
【００３１】（７） 本発明の第１の不揮発性磁気記憶
装置の製造方法は、上記（１）で述べた本発明の第１の
不揮発性磁気記憶装置を製造する方法であって、基板上
に第１配線層を形成する工程と、前記第１配線層をパタ
ーン化して第１方向に延在する複数の第１配線を形成す
る工程と、前記第１配線層の上に複数の記憶セルを形成
する工程と、複数の前記記憶セルの上に、前記第１配線
層と所定間隔を隔てて第２配線層を形成する工程と、前
記第２配線層をパターン化して前記第１方向とは異なる
第２方向に延在する複数の第２配線を形成する工程とを
備え、前記第１配線層は、前記第２配線層よりも比抵抗
が低く且つ長期信頼性が高い導電性材料から形成されて
おり、複数の前記記憶セルは、複数の前記第１配線と複
数の前記第２配線の交点に配置されており、前記記憶セ
ルの各々は、前記第１配線層の側に配置され且つ磁化の
向きが固定された強磁性の固定層と、前記第２配線層の
側に配置され且つ磁化の向きが可変の強磁性の記憶層
と、前記固定層および前記記憶層の間に配置されると共
にそれら固定層および記憶層を電気的に絶縁する絶縁層
とを有しており、しかも、前記第１配線に流れる第１電
流が誘起する第１誘起磁界と前記第２配線に流れる第２
電流とが誘起する第２誘起磁界の合成磁界を利用して、
前記記憶層の磁化の向きを変えることによって情報を磁
気的に記憶する。
装置の製造方法は、上記（１）で述べた本発明の第１の
不揮発性磁気記憶装置を製造する方法であって、基板上
に第１配線層を形成する工程と、前記第１配線層をパタ
ーン化して第１方向に延在する複数の第１配線を形成す
る工程と、前記第１配線層の上に複数の記憶セルを形成
する工程と、複数の前記記憶セルの上に、前記第１配線
層と所定間隔を隔てて第２配線層を形成する工程と、前
記第２配線層をパターン化して前記第１方向とは異なる
第２方向に延在する複数の第２配線を形成する工程とを
備え、前記第１配線層は、前記第２配線層よりも比抵抗
が低く且つ長期信頼性が高い導電性材料から形成されて
おり、複数の前記記憶セルは、複数の前記第１配線と複
数の前記第２配線の交点に配置されており、前記記憶セ
ルの各々は、前記第１配線層の側に配置され且つ磁化の
向きが固定された強磁性の固定層と、前記第２配線層の
側に配置され且つ磁化の向きが可変の強磁性の記憶層
と、前記固定層および前記記憶層の間に配置されると共
にそれら固定層および記憶層を電気的に絶縁する絶縁層
とを有しており、しかも、前記第１配線に流れる第１電
流が誘起する第１誘起磁界と前記第２配線に流れる第２
電流とが誘起する第２誘起磁界の合成磁界を利用して、
前記記憶層の磁化の向きを変えることによって情報を磁
気的に記憶する。
【００３２】（８） 本発明の第１の不揮発性磁気記憶
装置の製造方法では、第１配線層を、第２配線層よりも
比抵抗が低く且つ長期信頼性が高い材料から形成するの
で、上記（１）で述べた本発明の第１の不揮発性磁気記
憶装置を製造できることが明らかである。
装置の製造方法では、第１配線層を、第２配線層よりも
比抵抗が低く且つ長期信頼性が高い材料から形成するの
で、上記（１）で述べた本発明の第１の不揮発性磁気記
憶装置を製造できることが明らかである。
【００３３】（９） 本発明の第１の不揮発性磁気記憶
装置の製造方法の好ましい例では、前記第１配線層が銅
を主成分とする導電性材料で作られ、前記第２配線層が
アルミニウムを主成分とする導電性材料で作られる。
装置の製造方法の好ましい例では、前記第１配線層が銅
を主成分とする導電性材料で作られ、前記第２配線層が
アルミニウムを主成分とする導電性材料で作られる。
【００３４】本発明の第１の不揮発性磁気記憶装置の製
造方法の他の好ましい例では、前記第１配線層のパター
ン化が、複数の前記第１配線に対応する箇所に溝を有す
る絶縁膜を前記基板上に形成する工程と、前記絶縁膜の
上に前記第１配線層を形成して前記溝をその第１配線層
で充填する工程と、前記第１配線層を研磨により選択的
に除去し、もって前記絶縁膜の前記溝の内部に前記第１
配線層を選択的に残す工程とを含む。
造方法の他の好ましい例では、前記第１配線層のパター
ン化が、複数の前記第１配線に対応する箇所に溝を有す
る絶縁膜を前記基板上に形成する工程と、前記絶縁膜の
上に前記第１配線層を形成して前記溝をその第１配線層
で充填する工程と、前記第１配線層を研磨により選択的
に除去し、もって前記絶縁膜の前記溝の内部に前記第１
配線層を選択的に残す工程とを含む。
【００３５】本発明の第１の不揮発性磁気記憶装置の製
造方法のさらに他の好ましい例では、前記第２配線層の
パターン化が、リソグラフィーおよびエッチングによっ
て行われる。
造方法のさらに他の好ましい例では、前記第２配線層の
パターン化が、リソグラフィーおよびエッチングによっ
て行われる。
【００３６】（１０） 本発明の第２の不揮発性磁気記
憶装置の製造方法は、上記（７）で述べた本発明の第２
の不揮発性磁気記憶装置を製造する方法であって、基板
上に銅を主成分とする導電性材料からなる第１配線層を
形成する工程と、前記第１配線層をパターン化して第１
方向に延在する複数の第１配線を形成する工程と、前記
第１配線層の上に複数の記憶セルを形成する工程と、複
数の前記記憶セルの上に、前記第１配線層と所定間隔を
隔ててアルミニウムを主成分とする導電性材料からなる
第２配線層を形成する工程と、前記第２配線層をパター
ン化して前記第１方向とは異なる第２方向に延在する複
数の第２配線を形成する工程とを備え、複数の前記記憶
セルは、複数の前記第１配線と複数の前記第２配線の交
点に配置されており、前記記憶セルの各々は、対応する
前記第１配線に接触せしめられ且つ磁化の向きが固定さ
れた強磁性の固定層と、対応する前記第２配線に接触せ
しめられ且つ磁化の向きが可変の強磁性の記憶層と、前
記固定層および前記記憶層の間に配置されると共にそれ
ら固定層と記憶層を電気的に絶縁する絶縁層とを有して
おり、しかも、前記第１配線に流れる第１電流が誘起す
る第１誘起磁界と前記第２配線に流れる第２電流とが誘
起する第２誘起磁界の合成磁界を利用して、前記記憶層
の磁化の向きを変えることによって情報を磁気的に記憶
する。
憶装置の製造方法は、上記（７）で述べた本発明の第２
の不揮発性磁気記憶装置を製造する方法であって、基板
上に銅を主成分とする導電性材料からなる第１配線層を
形成する工程と、前記第１配線層をパターン化して第１
方向に延在する複数の第１配線を形成する工程と、前記
第１配線層の上に複数の記憶セルを形成する工程と、複
数の前記記憶セルの上に、前記第１配線層と所定間隔を
隔ててアルミニウムを主成分とする導電性材料からなる
第２配線層を形成する工程と、前記第２配線層をパター
ン化して前記第１方向とは異なる第２方向に延在する複
数の第２配線を形成する工程とを備え、複数の前記記憶
セルは、複数の前記第１配線と複数の前記第２配線の交
点に配置されており、前記記憶セルの各々は、対応する
前記第１配線に接触せしめられ且つ磁化の向きが固定さ
れた強磁性の固定層と、対応する前記第２配線に接触せ
しめられ且つ磁化の向きが可変の強磁性の記憶層と、前
記固定層および前記記憶層の間に配置されると共にそれ
ら固定層と記憶層を電気的に絶縁する絶縁層とを有して
おり、しかも、前記第１配線に流れる第１電流が誘起す
る第１誘起磁界と前記第２配線に流れる第２電流とが誘
起する第２誘起磁界の合成磁界を利用して、前記記憶層
の磁化の向きを変えることによって情報を磁気的に記憶
する。
【００３７】（１１） 本発明の第２の不揮発性磁気記
憶装置の製造方法は、本発明の第１の不揮発性磁気記憶
装置の製造方法において、第１配線層を銅を主成分とす
る導電性材料により作り、第２配線層をアルミニウムを
主成分とする導電性材料により作ったものに相当する。
したがって、本発明の第２の不揮発性磁気記憶装置の製
造方法では、本発明の第１の不揮発性磁気記憶装置を製
造できることが明らかである。
憶装置の製造方法は、本発明の第１の不揮発性磁気記憶
装置の製造方法において、第１配線層を銅を主成分とす
る導電性材料により作り、第２配線層をアルミニウムを
主成分とする導電性材料により作ったものに相当する。
したがって、本発明の第２の不揮発性磁気記憶装置の製
造方法では、本発明の第１の不揮発性磁気記憶装置を製
造できることが明らかである。
【００３８】（１２） 本発明の第２の不揮発性磁気記
憶装置の製造方法の好ましい例では、前記第１配線層の
パターン化が、複数の前記第１配線に対応する箇所に溝
を有する絶縁膜を前記基板上に形成する工程と、前記絶
縁膜の上に前記第１配線層を形成して前記溝をその第１
配線層で充填する工程と、前記第１配線層を研磨により
選択的に除去し、もって前記絶縁膜の前記溝の内部に前
記第１配線層を選択的に残す工程とを含む。
憶装置の製造方法の好ましい例では、前記第１配線層の
パターン化が、複数の前記第１配線に対応する箇所に溝
を有する絶縁膜を前記基板上に形成する工程と、前記絶
縁膜の上に前記第１配線層を形成して前記溝をその第１
配線層で充填する工程と、前記第１配線層を研磨により
選択的に除去し、もって前記絶縁膜の前記溝の内部に前
記第１配線層を選択的に残す工程とを含む。
【００３９】本発明の第２の不揮発性磁気記憶装置の製
造方法の他の好ましい例では、前記第２配線層のパター
ン化が、リソグラフィーおよびエッチングによって行わ
れる。
造方法の他の好ましい例では、前記第２配線層のパター
ン化が、リソグラフィーおよびエッチングによって行わ
れる。
【００４０】（１３） 特開２０００−１９５２５０号
公報には、本発明の不揮発性磁気記憶装置と同種の不揮
発性磁気記憶装置が開示されている。しかし、同公報の
不揮発性磁気記憶装置では、ビット線とワード線がいず
れもＣｕＡｕにより形成されており、またビット線はＣ
ｕやＡｌ等の低抵抗配線材料で代替できると記載されて
いるだけである。したがって、第１配線層を第２配線層
の導電性材料よりも比抵抗が低く且つ長期信頼性が高い
導電性材料から作るという本発明の第１の不揮発性磁気
記憶装置とは明らかに異なる。また、第１配線層を銅を
主成分とする導電性材料から作り、第２配線層をアルミ
ニウムを主成分とする導電性材料から作るという本発明
の第２の不揮発性磁気記憶装置とも異なる。同公報に
は、ビット線に流れる電流とワード線に流れる電流が生
成する二つの誘起磁界強度を互いに等しくするために、
ワード線を流れる電流の値をビット線を流れる電流の値
よりも大きくする必要がある、という本発明者の知見に
ついては、まったく開示・示唆がされていない。
公報には、本発明の不揮発性磁気記憶装置と同種の不揮
発性磁気記憶装置が開示されている。しかし、同公報の
不揮発性磁気記憶装置では、ビット線とワード線がいず
れもＣｕＡｕにより形成されており、またビット線はＣ
ｕやＡｌ等の低抵抗配線材料で代替できると記載されて
いるだけである。したがって、第１配線層を第２配線層
の導電性材料よりも比抵抗が低く且つ長期信頼性が高い
導電性材料から作るという本発明の第１の不揮発性磁気
記憶装置とは明らかに異なる。また、第１配線層を銅を
主成分とする導電性材料から作り、第２配線層をアルミ
ニウムを主成分とする導電性材料から作るという本発明
の第２の不揮発性磁気記憶装置とも異なる。同公報に
は、ビット線に流れる電流とワード線に流れる電流が生
成する二つの誘起磁界強度を互いに等しくするために、
ワード線を流れる電流の値をビット線を流れる電流の値
よりも大きくする必要がある、という本発明者の知見に
ついては、まったく開示・示唆がされていない。
【００４１】
【発明の実施の形態】以下、本発明の好適な実施の形態
について添付図面を参照しながら説明する。
について添付図面を参照しながら説明する。
【００４２】図１は、本発明の一実施形態の不揮発性磁
気記憶装置（以下、ＭＲＡＭという）の記憶セル１０の
概略構成を示す。この記憶セル１０は、下位配線（ワー
ド線として機能する）１１と上位配線（ビット線として
機能する）１５の間に配置されており、強磁性の固定層
１２（厚さ：約２０ｎｍ）と絶縁層１３（厚さ：約１．
５ｎｍ）と強磁性の記憶層１４（厚さ：約２０ｎｍ）と
をこの順に積層した構造を持っている。固定層１２の下
面は、下位配線１１の上面と接触しており、その接触に
よって固定層１２は下位配線１１と電気的に接続されて
いる。記億層１４の上面は、上位配線１５の下面と接触
しており、その接触によって記憶層１４は上位配線１５
と電気的に接続されている。固定層１２と記憶層１４
は、絶縁層１３によって電気的に絶縁されている。
気記憶装置（以下、ＭＲＡＭという）の記憶セル１０の
概略構成を示す。この記憶セル１０は、下位配線（ワー
ド線として機能する）１１と上位配線（ビット線として
機能する）１５の間に配置されており、強磁性の固定層
１２（厚さ：約２０ｎｍ）と絶縁層１３（厚さ：約１．
５ｎｍ）と強磁性の記憶層１４（厚さ：約２０ｎｍ）と
をこの順に積層した構造を持っている。固定層１２の下
面は、下位配線１１の上面と接触しており、その接触に
よって固定層１２は下位配線１１と電気的に接続されて
いる。記億層１４の上面は、上位配線１５の下面と接触
しており、その接触によって記憶層１４は上位配線１５
と電気的に接続されている。固定層１２と記憶層１４
は、絶縁層１３によって電気的に絶縁されている。
【００４３】強磁性の固定層１２と強磁性の記憶層１４
用の材料は、特に限定されず、任意の強磁性材料で製作
できる。例えば、Ｃｏ、Ｃｏ50Ｆｅ50、ＣｒＯ2、Ｆｅ3
Ｏ4などで製作できる。絶縁層１３の材料も、特に限定
されず、任意の絶縁性材料で製作できる。例えば、Ａｌ
2Ｏ3である。
用の材料は、特に限定されず、任意の強磁性材料で製作
できる。例えば、Ｃｏ、Ｃｏ50Ｆｅ50、ＣｒＯ2、Ｆｅ3
Ｏ4などで製作できる。絶縁層１３の材料も、特に限定
されず、任意の絶縁性材料で製作できる。例えば、Ａｌ
2Ｏ3である。
【００４４】この実施形態では、下位配線１１は銅（Ｃ
ｕ）から作られており、上位配線１５はアルミニウム
（Ａｌ）から作られている。銅の電気的シート抵抗は約
４０ｍΩ／□であり、アルミニウムの電気的シート抵抗
は約１００ｍΩ／□であるから、下位配線１１の幅ＷDN
と厚さＴDNをそれぞれ、上位配線１５の幅ＷUPと厚さＴ
UPに等しく設計した（つまり、ＷDN＝ＷUP、ＴDN＝
ＴUP）場合、下位配線１１には上位配線１５の約２．５
倍の大きさの電流を流すことが可能である。このため、
下位配線１１に流れる電流が生成する誘起磁場は、最大
で、上位配線１５に流れる電流が生成する誘起磁場の約
２．５倍の強度を持つ。換言すれば、上位配線１５に流
れる電流がその上位配線１５からある距離を持つ箇所に
生成する誘起磁場は、最大で、下位配線１１に流れる電
流がその下位配線１１からの距離が上位配線１５からの
距離の約２．５倍である箇所に生成する誘起磁場とほぼ
等しくなるのである。
ｕ）から作られており、上位配線１５はアルミニウム
（Ａｌ）から作られている。銅の電気的シート抵抗は約
４０ｍΩ／□であり、アルミニウムの電気的シート抵抗
は約１００ｍΩ／□であるから、下位配線１１の幅ＷDN
と厚さＴDNをそれぞれ、上位配線１５の幅ＷUPと厚さＴ
UPに等しく設計した（つまり、ＷDN＝ＷUP、ＴDN＝
ＴUP）場合、下位配線１１には上位配線１５の約２．５
倍の大きさの電流を流すことが可能である。このため、
下位配線１１に流れる電流が生成する誘起磁場は、最大
で、上位配線１５に流れる電流が生成する誘起磁場の約
２．５倍の強度を持つ。換言すれば、上位配線１５に流
れる電流がその上位配線１５からある距離を持つ箇所に
生成する誘起磁場は、最大で、下位配線１１に流れる電
流がその下位配線１１からの距離が上位配線１５からの
距離の約２．５倍である箇所に生成する誘起磁場とほぼ
等しくなるのである。
【００４５】また、銅からなる導電性材料からなる下位
配線１１は、電流を流している間に生じる長期信頼性、
すなわちいわゆる「エレクトロマイグレーション」に対
する耐性が、アルミニウムからなる上位配線１５のそれ
よりも約１桁高い。このため、下位配線１１に上位配線
１５の約２．５倍の大きさの電流を流しても、長期信頼
性の問題は生じにくい。他方、銅からなる下位配線１１
を形成する実際の製造工程は、アルミニウムからなる上
位配線１５の場合よりも困難である。これは、前者の生
成および加工が後者ほど容易にできないからである。
配線１１は、電流を流している間に生じる長期信頼性、
すなわちいわゆる「エレクトロマイグレーション」に対
する耐性が、アルミニウムからなる上位配線１５のそれ
よりも約１桁高い。このため、下位配線１１に上位配線
１５の約２．５倍の大きさの電流を流しても、長期信頼
性の問題は生じにくい。他方、銅からなる下位配線１１
を形成する実際の製造工程は、アルミニウムからなる上
位配線１５の場合よりも困難である。これは、前者の生
成および加工が後者ほど容易にできないからである。
【００４６】上記構成を持つ図１の記憶セル１０は、次
のように動作する。
のように動作する。
【００４７】図１の記憶セル１０では、薄い絶縁層１３
をその両側から強磁性の固定層１２と強磁性の記憶層１
４で挟んで形成される「磁気トンネル接合（ＭＴＪ）」
を備えている。その記憶セル１０に「０」または「１」
の２値情報を書き込む（記録する）際には、次のように
して行う。
をその両側から強磁性の固定層１２と強磁性の記憶層１
４で挟んで形成される「磁気トンネル接合（ＭＴＪ）」
を備えている。その記憶セル１０に「０」または「１」
の２値情報を書き込む（記録する）際には、次のように
して行う。
【００４８】すなわち、記憶セル１０に「０」という値
を記憶する場合には、図２に示すように、下位配線１１
に図２に示す向きで書き込み電流Ｃ１を流し、それと同
時に上位配線１５に図２に示す向きで書き込み電流Ｃ２
を流す。この時、下位配線１１と上位配線１５とは、絶
縁層１３で電気的に絶縁されているので、問題は生じな
い。
を記憶する場合には、図２に示すように、下位配線１１
に図２に示す向きで書き込み電流Ｃ１を流し、それと同
時に上位配線１５に図２に示す向きで書き込み電流Ｃ２
を流す。この時、下位配線１１と上位配線１５とは、絶
縁層１３で電気的に絶縁されているので、問題は生じな
い。
【００４９】すると、書き込み電流Ｃ１により下位配線
１１の周りに磁界Ｍ１が誘起されると同時に、書き込み
電流Ｃ２により上位配線１５の周りに磁界Ｍ２が誘起さ
れる。両磁界Ｍ１とＭ２の合成磁界Ｍ１２の向きは、下
位配線１１と上位配線１５に平行な平面内で図２に示す
向きを向く。その結果、記憶セル１０の記憶層１４の磁
化の向きは、図２中に示したように、固定層１２の磁化
の向きと同じ、すなわち「平行」になる。なお、固定層
１２の磁化の向きは、他の強磁性層（図示せず）との磁
気的交換結合などの任意の方法によって、図２に示した
向きに固定されている。
１１の周りに磁界Ｍ１が誘起されると同時に、書き込み
電流Ｃ２により上位配線１５の周りに磁界Ｍ２が誘起さ
れる。両磁界Ｍ１とＭ２の合成磁界Ｍ１２の向きは、下
位配線１１と上位配線１５に平行な平面内で図２に示す
向きを向く。その結果、記憶セル１０の記憶層１４の磁
化の向きは、図２中に示したように、固定層１２の磁化
の向きと同じ、すなわち「平行」になる。なお、固定層
１２の磁化の向きは、他の強磁性層（図示せず）との磁
気的交換結合などの任意の方法によって、図２に示した
向きに固定されている。
【００５０】記憶セル１０に「１」という値を記憶する
場合には、図３に示すように、下位配線１１に書き込み
電流Ｃ１を流すと同時に、上位配線１５に図３に示す向
きで書き込み電流Ｃ２’を流す。書き込み電流Ｃ２’の
向きは、図２に示された書き込み電流Ｃ２の向きとは反
対である。すると、書き込み電流Ｃ１により下位配線１
１の周りに磁界Ｍ１が誘起されると同時に、書き込み電
流Ｃ２’により上位配線１５の周りに磁界Ｍ２とは逆向
きの磁界Ｍ２’が誘起される。両磁界Ｍ１とＭ２’の合
成磁界Ｍ１２’の向きは、下位配線１１と上位配線１５
に平行な平面内で図３に示す向きを向く。図３の合成磁
界Ｍ１２’の向きは、下位配線１１と上位配線１５に平
行な平面内で図２の合成磁界Ｍ１２を９０゜回転させた
ものに相当する。その結果、記憶セル１０の記憶層１４
の磁化の向きは、図３中に示したように、固定層１２の
磁化とは逆向き、すなわち「反平行」になる。
場合には、図３に示すように、下位配線１１に書き込み
電流Ｃ１を流すと同時に、上位配線１５に図３に示す向
きで書き込み電流Ｃ２’を流す。書き込み電流Ｃ２’の
向きは、図２に示された書き込み電流Ｃ２の向きとは反
対である。すると、書き込み電流Ｃ１により下位配線１
１の周りに磁界Ｍ１が誘起されると同時に、書き込み電
流Ｃ２’により上位配線１５の周りに磁界Ｍ２とは逆向
きの磁界Ｍ２’が誘起される。両磁界Ｍ１とＭ２’の合
成磁界Ｍ１２’の向きは、下位配線１１と上位配線１５
に平行な平面内で図３に示す向きを向く。図３の合成磁
界Ｍ１２’の向きは、下位配線１１と上位配線１５に平
行な平面内で図２の合成磁界Ｍ１２を９０゜回転させた
ものに相当する。その結果、記憶セル１０の記憶層１４
の磁化の向きは、図３中に示したように、固定層１２の
磁化とは逆向き、すなわち「反平行」になる。
【００５１】このようにして、記憶セル１０に「０」ま
たは「１」の値を記憶させることができる。
たは「１」の値を記憶させることができる。
【００５２】ここでは、書き込み電流Ｃ１の向きを変え
ずに書き込み電流Ｃ２の向きを逆にしているが、書き込
み電流Ｃ２の向きを変えずに書き込み電流Ｃ１の向きを
逆にしても同じ効果が得られることは、言うまでもな
い。
ずに書き込み電流Ｃ２の向きを逆にしているが、書き込
み電流Ｃ２の向きを変えずに書き込み電流Ｃ１の向きを
逆にしても同じ効果が得られることは、言うまでもな
い。
【００５３】次に、記憶セル１０に書き込まれた「０」
または「１」の値を持つ情報を読み出す（再生する）際
には、図４に示すように、下位配線１１と上位配線１５
の間に所定の電圧を印加し、記憶セル１０を貫通して下
位配線１１から上位配線１５に向かうように、読み出し
電流Ｃ３を流す。読み出し電流Ｃ３の経路１６は、図４
に示すようになる。読み出し電流Ｃ３の向きは、図４に
示した向きとは逆であってもよい。
または「１」の値を持つ情報を読み出す（再生する）際
には、図４に示すように、下位配線１１と上位配線１５
の間に所定の電圧を印加し、記憶セル１０を貫通して下
位配線１１から上位配線１５に向かうように、読み出し
電流Ｃ３を流す。読み出し電流Ｃ３の経路１６は、図４
に示すようになる。読み出し電流Ｃ３の向きは、図４に
示した向きとは逆であってもよい。
【００５４】この場合、下位配線１１と上位配線１５の
間に印加された電圧は、固定層１２と記録層１４を介し
て絶縁層１３に作用する。その結果、絶縁層１３内で量
子力学的なトンネル現象が生じて、記録層１４内にある
電子が絶縁層１３を貫通して固定層１２内に進入する。
こうして、絶縁層１３を貫通して「トンネル電流」が流
れる。記録セル１０の電気抵抗は、トンネル電流の関数
である。また、記録セル１０の電気抵抗値は、記録層１
４と固定層１２の磁化の向きによって変化する。すなわ
ち、記録層１４と固定層１２の磁化の向きが平行（値が
「０」）のときに、記録セル１０の電気抵抗値は最小と
なり、反平行（値が「１」）のときに最大となる。
間に印加された電圧は、固定層１２と記録層１４を介し
て絶縁層１３に作用する。その結果、絶縁層１３内で量
子力学的なトンネル現象が生じて、記録層１４内にある
電子が絶縁層１３を貫通して固定層１２内に進入する。
こうして、絶縁層１３を貫通して「トンネル電流」が流
れる。記録セル１０の電気抵抗は、トンネル電流の関数
である。また、記録セル１０の電気抵抗値は、記録層１
４と固定層１２の磁化の向きによって変化する。すなわ
ち、記録層１４と固定層１２の磁化の向きが平行（値が
「０」）のときに、記録セル１０の電気抵抗値は最小と
なり、反平行（値が「１」）のときに最大となる。
【００５５】こうして、記憶セル１０のトンネル電流、
すなわち読み出し電流Ｃ３の電流値を感知することによ
って、記憶セル１０に記憶した情報の読み出し（再生）
が行われる。記録層１４に記録されている情報の値が
「０」の時と「１」の時とで、絶縁層１３の電気抵抗値
が１０％〜４０％変化する、と言われている。
すなわち読み出し電流Ｃ３の電流値を感知することによ
って、記憶セル１０に記憶した情報の読み出し（再生）
が行われる。記録層１４に記録されている情報の値が
「０」の時と「１」の時とで、絶縁層１３の電気抵抗値
が１０％〜４０％変化する、と言われている。
【００５６】この記憶セル１０では、上記のようにし
て、誘起磁界を利用して情報を記録し、「トンネルＭＲ
効果」を利用して情報を再生するので、記憶された情報
の書き込みと読み出しの双方を下位配線１１と上位配線
１５を介して行うことができる。したがって、巨大磁気
抵抗効果（Giant Magnetoresistance、ＧＭＲ）の場合
のような、記憶された情報を読み出すための電極が不要
となり、ＧＭＲを利用する場合に比べて電極構成が簡単
になる利点がある。
て、誘起磁界を利用して情報を記録し、「トンネルＭＲ
効果」を利用して情報を再生するので、記憶された情報
の書き込みと読み出しの双方を下位配線１１と上位配線
１５を介して行うことができる。したがって、巨大磁気
抵抗効果（Giant Magnetoresistance、ＧＭＲ）の場合
のような、記憶された情報を読み出すための電極が不要
となり、ＧＭＲを利用する場合に比べて電極構成が簡単
になる利点がある。
【００５７】次に、図１に示す構成を持つ記憶セル１０
を用いて構成した本発明の一実施形態のＭＲＡＭについ
て、図５を参照しながら説明する。
を用いて構成した本発明の一実施形態のＭＲＡＭについ
て、図５を参照しながら説明する。
【００５８】図５に示すように、このＭＲＡＭは、複数
の下位配線１１を一つの層（下位配線層）の中に所定間
隔で互いに平行に配置し、また、複数の上位配線１５を
一つの層（上位配線層）の中に所定間隔で互いに平行に
配置している。下位配線層と上位配線層は、所定間隔で
上下方向に離れて配置されている。複数の下位配線１１
の延在する方向は、複数の上位配線１５が延在する方向
に対して直交しており、したがって、それらの下位配線
１１と上位配線１５はマトリックスを形成している。複
数の下位配線１１は、それぞれワード線Ｗ１、Ｗ２、Ｗ
３、・・・・・として使用される。複数の上位配線１５
は、それぞれビット線Ｂ１、Ｂ２、・・・・・として使
用される。
の下位配線１１を一つの層（下位配線層）の中に所定間
隔で互いに平行に配置し、また、複数の上位配線１５を
一つの層（上位配線層）の中に所定間隔で互いに平行に
配置している。下位配線層と上位配線層は、所定間隔で
上下方向に離れて配置されている。複数の下位配線１１
の延在する方向は、複数の上位配線１５が延在する方向
に対して直交しており、したがって、それらの下位配線
１１と上位配線１５はマトリックスを形成している。複
数の下位配線１１は、それぞれワード線Ｗ１、Ｗ２、Ｗ
３、・・・・・として使用される。複数の上位配線１５
は、それぞれビット線Ｂ１、Ｂ２、・・・・・として使
用される。
【００５９】複数の記憶セル１０は、下位配線層と上位
配線層の間において、下位配線１１（ワード線）と上位
配線１５（ビット線）の各交点に配置されている。した
がって、記憶セル１０もマトリックス状に配置されてい
る。
配線層の間において、下位配線１１（ワード線）と上位
配線１５（ビット線）の各交点に配置されている。した
がって、記憶セル１０もマトリックス状に配置されてい
る。
【００６０】情報の書き込みあるいは読み出しのために
所望の記憶セル１０を指定する場合には、複数の下位配
線１１（つまりワード線Ｗ１、Ｗ２、Ｗ３、・・・・
・）のいずれか一つを選択し、それと同時に複数の上位
配線１５（つまりビット線Ｂ１、Ｂ２、・・・・・）の
いずれか一つを選択することにより、所望の記憶セル１
０を容易に指定することができる。こうして記憶セル１
０を指定した後、その記憶セル１０に値が「０」の情報
を書き込む際には、図６に示すように、選択した下位配
線１１（ワード線Ｗ２）に書き込み電流Ｃ１を供給する
と同時に、選択した上位配線１５（ビット線Ｂ２）に書
き込み電流Ｃ２を供給すればよい。値が「１」の情報を
書き込む際には、選択した下位配線１１（ワード線Ｗ
２）に書き込み電流Ｃ１を供給すると同時に、選択した
上位配線１５（ビット線Ｂ２）に書き込み電流Ｃ２とは
逆向きの書き込み電流Ｃ２’を供給すればよい。また、
指定したその記憶セル１０から情報を読み出す際には、
図４を用いて説明したように、選択した下位配線１１
（ワード線）と選択した上位配線１５（ビット線）に記
憶セル１０を介して読み出し電流Ｃ３を流せばよい。
所望の記憶セル１０を指定する場合には、複数の下位配
線１１（つまりワード線Ｗ１、Ｗ２、Ｗ３、・・・・
・）のいずれか一つを選択し、それと同時に複数の上位
配線１５（つまりビット線Ｂ１、Ｂ２、・・・・・）の
いずれか一つを選択することにより、所望の記憶セル１
０を容易に指定することができる。こうして記憶セル１
０を指定した後、その記憶セル１０に値が「０」の情報
を書き込む際には、図６に示すように、選択した下位配
線１１（ワード線Ｗ２）に書き込み電流Ｃ１を供給する
と同時に、選択した上位配線１５（ビット線Ｂ２）に書
き込み電流Ｃ２を供給すればよい。値が「１」の情報を
書き込む際には、選択した下位配線１１（ワード線Ｗ
２）に書き込み電流Ｃ１を供給すると同時に、選択した
上位配線１５（ビット線Ｂ２）に書き込み電流Ｃ２とは
逆向きの書き込み電流Ｃ２’を供給すればよい。また、
指定したその記憶セル１０から情報を読み出す際には、
図４を用いて説明したように、選択した下位配線１１
（ワード線）と選択した上位配線１５（ビット線）に記
憶セル１０を介して読み出し電流Ｃ３を流せばよい。
【００６１】次に、上述した構成を持つ記憶セル１０を
用いた第１実施形態のＭＲＡＭの製造方法について、図
７〜図１１を参照しながら説明する。実際には多数の記
憶セルが製作されるが、ここでは説明を簡単にするため
に、二つの記憶セル１０についてのみ説明する。
用いた第１実施形態のＭＲＡＭの製造方法について、図
７〜図１１を参照しながら説明する。実際には多数の記
憶セルが製作されるが、ここでは説明を簡単にするため
に、二つの記憶セル１０についてのみ説明する。
【００６２】まず最初に、図７（ａ）に示すように、ｐ
型（あるいはｎ型）の半導体基板１の主表面の内部に、
公知の方法により、ｎ型（あるいはｐ型）のソース領域
２ａとドレイン領域２ｂを形成する。また、ソース領域
２ａとドレイン領域２ｂの間において、公知の方法によ
り、半導体基板１の主表面にゲート絶縁膜３を形成し、
さらにゲート絶縁膜３の上にゲート電極４を形成する。
その後、半導体基板１の主表面に、公知の方法により、
ゲート絶縁膜３とゲート電極４を覆うように第１層間絶
縁膜６を形成する。第１層間絶縁膜６は、半導体基板１
の全面を覆っている。
型（あるいはｎ型）の半導体基板１の主表面の内部に、
公知の方法により、ｎ型（あるいはｐ型）のソース領域
２ａとドレイン領域２ｂを形成する。また、ソース領域
２ａとドレイン領域２ｂの間において、公知の方法によ
り、半導体基板１の主表面にゲート絶縁膜３を形成し、
さらにゲート絶縁膜３の上にゲート電極４を形成する。
その後、半導体基板１の主表面に、公知の方法により、
ゲート絶縁膜３とゲート電極４を覆うように第１層間絶
縁膜６を形成する。第１層間絶縁膜６は、半導体基板１
の全面を覆っている。
【００６３】次に、公知の方法により、第１層間絶縁膜
６にそれを貫通するコンタクト・ホール２１を形成して
から、そのコンタクトホール２１の内部に導電性材料を
埋め込むことにより、コンタクトプラグ５を形成する。
コンタクトプラグ５の下端は、ドレイン領域２ｂに接触
している。コンタクトプラグ５は、後の工程で形成され
る記憶セル１０にドレイン領域２ｂを電気的に接続する
のに使用される。
６にそれを貫通するコンタクト・ホール２１を形成して
から、そのコンタクトホール２１の内部に導電性材料を
埋め込むことにより、コンタクトプラグ５を形成する。
コンタクトプラグ５の下端は、ドレイン領域２ｂに接触
している。コンタクトプラグ５は、後の工程で形成され
る記憶セル１０にドレイン領域２ｂを電気的に接続する
のに使用される。
【００６４】その後、第１層間絶縁膜６上に、公知の方
法により、第２層間絶縁膜７が形成される。第２層間絶
縁膜７は、半導体基板１の全面を覆っている。この時の
状態は、図７（ａ）に示す通りである。
法により、第２層間絶縁膜７が形成される。第２層間絶
縁膜７は、半導体基板１の全面を覆っている。この時の
状態は、図７（ａ）に示す通りである。
【００６５】続いて、第２層間絶縁膜７上に、以下のよ
うにして下位配線１１を形成する。下位配線１１は、こ
こでは銅（Ｃｕ）で形成される。
うにして下位配線１１を形成する。下位配線１１は、こ
こでは銅（Ｃｕ）で形成される。
【００６６】図７（ｂ）に示すように、通常のフォトリ
ソグラフィ法とドライ・エッチング法を用いて、第２層
間絶縁膜７を選択的に除去し、下位配線１１を形成する
ための開口部８を複数個形成する。一つの開口部８は、
コンタクトプラグ５と重なっており、その開口部８の内
部では第２層間絶縁膜７の表面とコンタクトプラグ５の
上端が露出している。第２層間絶縁膜７は、例えば、Ｓ
ｉＯ2により形成される。
ソグラフィ法とドライ・エッチング法を用いて、第２層
間絶縁膜７を選択的に除去し、下位配線１１を形成する
ための開口部８を複数個形成する。一つの開口部８は、
コンタクトプラグ５と重なっており、その開口部８の内
部では第２層間絶縁膜７の表面とコンタクトプラグ５の
上端が露出している。第２層間絶縁膜７は、例えば、Ｓ
ｉＯ2により形成される。
【００６７】次に、例えばスパッタ法やＣＶＤ（Chemic
al Vapor Deposition）法により、図８（ａ）に示すよ
うに、第２層間絶縁膜７の上に銅膜２１を形成する。銅
膜２１の厚さは、各開口部８の全体を埋め込むに十分な
大きさに設定する。銅膜２１は、半導体基板１の全面を
覆っている。
al Vapor Deposition）法により、図８（ａ）に示すよ
うに、第２層間絶縁膜７の上に銅膜２１を形成する。銅
膜２１の厚さは、各開口部８の全体を埋め込むに十分な
大きさに設定する。銅膜２１は、半導体基板１の全面を
覆っている。
【００６８】次に、化学機械研磨（Chemical Mechanica
l Polishing、ＣＭＰ）法を用いて、銅膜２１を研磨
し、各開口部８より上方にある銅膜２１の部分を選択的
に除去する。こうして、銅膜２１を開口部８の内部のみ
に残す。開口部８の内部に残った銅膜２１が、それぞれ
下位配線１１となる。開口部８の内部に残った銅膜２１
の上端は、第２層間絶縁膜７の表面とほぼ同じ平面内に
ある。この方法は、「ダマシン（damascene）法」と呼
ばれており、リソグラフィー法とエッチング法の組み合
わせでは所望のパターン化ができない銅膜２１の性質を
回避して、所望パターンの配線が得られる利点がある。
この時の状態は、図８（ｂ）に示す通りである。
l Polishing、ＣＭＰ）法を用いて、銅膜２１を研磨
し、各開口部８より上方にある銅膜２１の部分を選択的
に除去する。こうして、銅膜２１を開口部８の内部のみ
に残す。開口部８の内部に残った銅膜２１が、それぞれ
下位配線１１となる。開口部８の内部に残った銅膜２１
の上端は、第２層間絶縁膜７の表面とほぼ同じ平面内に
ある。この方法は、「ダマシン（damascene）法」と呼
ばれており、リソグラフィー法とエッチング法の組み合
わせでは所望のパターン化ができない銅膜２１の性質を
回避して、所望パターンの配線が得られる利点がある。
この時の状態は、図８（ｂ）に示す通りである。
【００６９】なお、ＣＭＰ法を使用して配線を形成する
方法の例は、例えば、米国特許第４，７８９，６４８号
や米国特許第４，９４４，８３６号にも開示されてい
る。
方法の例は、例えば、米国特許第４，７８９，６４８号
や米国特許第４，９４４，８３６号にも開示されてい
る。
【００７０】続いて、図９（ａ）に示すように、Ｃｕ製
の下位配線１１が内部に埋め込まれた第２層間絶縁膜７
の上に、例えばスパッタ法やＣＶＤ法により、厚さ約２
０ｎｍの強磁性金属層２２と、厚さ約１．５ｎｍの絶縁
層２３と、厚さ約２０ｎｍの強磁性金属層２４とを順に
形成する。そして、これら強磁性金属層２２と絶縁層２
３と強磁性金属層２４の積層体を、図９（ｂ）に示すよ
うに、公知のフォトリソグラフィ法とドライ・エッチン
グ法によって選択的に除去する。残った積層体は、下位
配線１１の上にそれぞれ位置している。つまり、下位に
ある強磁性金属層２２が、下位配線１１（ワード線）に
接触している。
の下位配線１１が内部に埋め込まれた第２層間絶縁膜７
の上に、例えばスパッタ法やＣＶＤ法により、厚さ約２
０ｎｍの強磁性金属層２２と、厚さ約１．５ｎｍの絶縁
層２３と、厚さ約２０ｎｍの強磁性金属層２４とを順に
形成する。そして、これら強磁性金属層２２と絶縁層２
３と強磁性金属層２４の積層体を、図９（ｂ）に示すよ
うに、公知のフォトリソグラフィ法とドライ・エッチン
グ法によって選択的に除去する。残った積層体は、下位
配線１１の上にそれぞれ位置している。つまり、下位に
ある強磁性金属層２２が、下位配線１１（ワード線）に
接触している。
【００７１】続いて、図１０（ａ）に示すように、第２
層間絶縁膜７上に第３層間絶縁膜１９を形成する。第３
層間絶縁膜１９は、例えばＳｉＯ2により形成される。
第３層間絶縁膜１９は、強磁性金属層２２と絶縁層２３
と強磁性金属層２４の積層体の間において、第２層間絶
縁膜７上に形成する。この積層体の上端は、第３層間絶
縁膜１９の表面とほぼ同じ平面内にある。このような構
造は、上述したダマシン法を用いて実現できる。すなわ
ち、第２層間絶縁膜７上に、強磁性金属層２２と絶縁層
２３と強磁性金属層２４の積層体を覆うように第３層間
絶縁膜１９を形成し、その後、その第３層間絶縁膜１９
をＣＭＰ法により選択的に研磨・除去すればよい。これ
により、積層体より突出している第３層間絶縁膜１９の
部分が研磨・除去される。この時の状態は、図１０
（ａ）に示す通りである。
層間絶縁膜７上に第３層間絶縁膜１９を形成する。第３
層間絶縁膜１９は、例えばＳｉＯ2により形成される。
第３層間絶縁膜１９は、強磁性金属層２２と絶縁層２３
と強磁性金属層２４の積層体の間において、第２層間絶
縁膜７上に形成する。この積層体の上端は、第３層間絶
縁膜１９の表面とほぼ同じ平面内にある。このような構
造は、上述したダマシン法を用いて実現できる。すなわ
ち、第２層間絶縁膜７上に、強磁性金属層２２と絶縁層
２３と強磁性金属層２４の積層体を覆うように第３層間
絶縁膜１９を形成し、その後、その第３層間絶縁膜１９
をＣＭＰ法により選択的に研磨・除去すればよい。これ
により、積層体より突出している第３層間絶縁膜１９の
部分が研磨・除去される。この時の状態は、図１０
（ａ）に示す通りである。
【００７２】さらに、例えばスパッタ法やＣＶＤ法によ
り、図１０（ｂ）に示すように、内部に強磁性金属層２
２と絶縁層２３と強磁性金属層２４の積層体を埋設した
第３層間絶縁膜１９の上に、アルミニウム膜２５を形成
する。この時、アルミニウム膜２５は、第３層間絶縁膜
１９より露出している強磁性金属層２４に接触する。そ
の後、アルミニウム膜２５上にフォトレジスト膜２０を
形成し、通常のフォトリソグラフィ法を用いてパターン
化する。そして、パターン化されたフォトレジスト膜２
０をマスクとしたドライ・エッチング法により、アルミ
ニウム膜２５を選択的に除去する。こうして、第３層間
絶縁膜１９の上に残ったアルミニウム膜２５により、各
上位配線１５が形成される。この時の状態は図１１に示
すようになる。
り、図１０（ｂ）に示すように、内部に強磁性金属層２
２と絶縁層２３と強磁性金属層２４の積層体を埋設した
第３層間絶縁膜１９の上に、アルミニウム膜２５を形成
する。この時、アルミニウム膜２５は、第３層間絶縁膜
１９より露出している強磁性金属層２４に接触する。そ
の後、アルミニウム膜２５上にフォトレジスト膜２０を
形成し、通常のフォトリソグラフィ法を用いてパターン
化する。そして、パターン化されたフォトレジスト膜２
０をマスクとしたドライ・エッチング法により、アルミ
ニウム膜２５を選択的に除去する。こうして、第３層間
絶縁膜１９の上に残ったアルミニウム膜２５により、各
上位配線１５が形成される。この時の状態は図１１に示
すようになる。
【００７３】以上の工程を経ることにより、図１に示し
た記憶セル１０を備え且つ図５に示した構成を持つＭＲ
ＡＭが製造される。
た記憶セル１０を備え且つ図５に示した構成を持つＭＲ
ＡＭが製造される。
【００７４】以上説明したところから明らかなように、
本発明の一実施形態のＭＲＡＭでは、複数の下位配線１
１を銅（Ｃｕ）により形成し、複数の上位配線１５をア
ルミニウム（Ａｌ）により形成している。つまり、下位
配線１１が上位配線１５の導電性材料Ａｌよりも比抵抗
が低く且つ長期信頼性が高い導電性材料Ｃｕから作られ
ている。よって、下位配線１１の断面積を拡大（つま
り、下位配線１１の幅あるいは厚さまたは幅と厚さの両
方を拡大）せずに、また長期信頼性の問題を生じずに、
下位配線１１を流れる電流の値を上位配線１５を流れる
電流の値よりも大きくし、もって両配線１１と１５を流
れる電流が記憶セル１０の記憶層１４に生成する誘起磁
界強度を等しくできる。
本発明の一実施形態のＭＲＡＭでは、複数の下位配線１
１を銅（Ｃｕ）により形成し、複数の上位配線１５をア
ルミニウム（Ａｌ）により形成している。つまり、下位
配線１１が上位配線１５の導電性材料Ａｌよりも比抵抗
が低く且つ長期信頼性が高い導電性材料Ｃｕから作られ
ている。よって、下位配線１１の断面積を拡大（つま
り、下位配線１１の幅あるいは厚さまたは幅と厚さの両
方を拡大）せずに、また長期信頼性の問題を生じずに、
下位配線１１を流れる電流の値を上位配線１５を流れる
電流の値よりも大きくし、もって両配線１１と１５を流
れる電流が記憶セル１０の記憶層１４に生成する誘起磁
界強度を等しくできる。
【００７５】また、各下位配線１１の断面積の拡大が不
要なので、両配線１１と１５や記憶セル１０のレイアウ
トがアンバランスとならない。よって、レイアウトに関
する問題も生じない。つまり、記憶セル・アレイの最適
設計が可能となる。
要なので、両配線１１と１５や記憶セル１０のレイアウ
トがアンバランスとならない。よって、レイアウトに関
する問題も生じない。つまり、記憶セル・アレイの最適
設計が可能となる。
【００７６】Ｃｕよりなる複数の下位配線１１と、Ａｌ
よりなる複数の上位配線１５は、記憶セル１０のマトリ
ックス・アレイについてのみ使用すれば、本発明の効果
が得られる。つまり、記憶セル１０のマトリックス・ア
レイを駆動するための周辺回路については、従来と同様
に、例えば、下位配線と上位配線の双方を同じ導電性材
料（例えばアルミニウム）により形成してもよい。しか
し、本発明はこれには限定されない。
よりなる複数の上位配線１５は、記憶セル１０のマトリ
ックス・アレイについてのみ使用すれば、本発明の効果
が得られる。つまり、記憶セル１０のマトリックス・ア
レイを駆動するための周辺回路については、従来と同様
に、例えば、下位配線と上位配線の双方を同じ導電性材
料（例えばアルミニウム）により形成してもよい。しか
し、本発明はこれには限定されない。
【００７７】例えば、記憶セル１０のマトリックス・ア
レイを駆動するための周辺回路についても、上述した記
憶セル１０のマトリックス・アレイの構成を使用しても
よい。こうすると、上記実施形態により得られる効果に
加えて、（ｉ）配線のレイアウトの自由度が増加する、
（ｉｉ）ＭＲＡＭ全体の動作性能が改善される、という
利点が得られる。
レイを駆動するための周辺回路についても、上述した記
憶セル１０のマトリックス・アレイの構成を使用しても
よい。こうすると、上記実施形態により得られる効果に
加えて、（ｉ）配線のレイアウトの自由度が増加する、
（ｉｉ）ＭＲＡＭ全体の動作性能が改善される、という
利点が得られる。
【００７８】なお、上述した実施形態では、下位配線層
１１と上位配線層１５を銅とアルミニウムでそれぞれ形
成しているが、本発明はこれらに限定されないことは言
うまでもない。下位配線層１１の材料が、第２配線層１
５の材料よりも比抵抗が低く且つ長期信頼性が高いもの
であれば、これら以外の任意の材料を使用できる。例え
ば、下位配線層１１を銅を主成分とする（つまり銅が５
０％以上）導電性材料（例えば、ＣｕＡｌ）で作り、上
位配線層１５をアルミニウムを主成分とする（つまりア
ルミニウムが５０％以上）導電性材料で作ってもよい。
１１と上位配線層１５を銅とアルミニウムでそれぞれ形
成しているが、本発明はこれらに限定されないことは言
うまでもない。下位配線層１１の材料が、第２配線層１
５の材料よりも比抵抗が低く且つ長期信頼性が高いもの
であれば、これら以外の任意の材料を使用できる。例え
ば、下位配線層１１を銅を主成分とする（つまり銅が５
０％以上）導電性材料（例えば、ＣｕＡｌ）で作り、上
位配線層１５をアルミニウムを主成分とする（つまりア
ルミニウムが５０％以上）導電性材料で作ってもよい。
【００７９】さらに、本発明の主旨に従えば、記憶セル
の構造を上下で対称にして記録層と固定層の位置を逆に
した場合、すなわち、記録層を下位配線に接続すると共
に固定層を上位配線に接続した場合には、上位配線の材
料として下位配線の材料よりも比抵抗が高く且つ長期信
頼性が高い導電性材料を使用すればよい。こうすれば、
上記実施形態の場合と同じ効果が得られる。
の構造を上下で対称にして記録層と固定層の位置を逆に
した場合、すなわち、記録層を下位配線に接続すると共
に固定層を上位配線に接続した場合には、上位配線の材
料として下位配線の材料よりも比抵抗が高く且つ長期信
頼性が高い導電性材料を使用すればよい。こうすれば、
上記実施形態の場合と同じ効果が得られる。
【００８０】
【発明の効果】以上説明したように、本発明の不揮発性
磁気記憶装置とその製造方法によれば、長期信頼性やレ
イアウトに関する問題を生じることなく、記憶セルを挟
む二つの配線に流れる電流によってその記憶セルの記憶
層に生成される誘起磁界強度をほぼ等しくすることがで
きる。また、記憶セルを挟む二つの配線の断面積をほぼ
等しく保ちながら、それら二つの配線に流れる電流によ
ってその記憶セルの記憶層に生成される誘起磁界強度を
ほぼ等しくすることができる。さらに、最適な記憶セル
・アレイを設計できる。
磁気記憶装置とその製造方法によれば、長期信頼性やレ
イアウトに関する問題を生じることなく、記憶セルを挟
む二つの配線に流れる電流によってその記憶セルの記憶
層に生成される誘起磁界強度をほぼ等しくすることがで
きる。また、記憶セルを挟む二つの配線の断面積をほぼ
等しく保ちながら、それら二つの配線に流れる電流によ
ってその記憶セルの記憶層に生成される誘起磁界強度を
ほぼ等しくすることができる。さらに、最適な記憶セル
・アレイを設計できる。
【図１】本発明の一実施形態のＭＲＡＭに使用される記
憶セルの構成を示す概略斜視図である。
憶セルの構成を示す概略斜視図である。
【図２】図１の記憶セルに値「０」の情報を書き込む方
法を示す概略斜視図である。
法を示す概略斜視図である。
【図３】図１の記憶セルに値「１」の情報を書き込む方
法を示す概略斜視図である。
法を示す概略斜視図である。
【図４】図１の記憶セルに書き込まれた情報を読み出す
方法を示す概略斜視図である。
方法を示す概略斜視図である。
【図５】本発明の一実施形態のＭＲＡＭの構成を示す概
略斜視図である。
略斜視図である。
【図６】本発明の一実施形態のＭＲＡＭの動作を示す概
略斜視図である。
略斜視図である。
【図７】本発明の一実施形態のＭＲＡＭの製造方法の各
工程を示す要部断面図である。
工程を示す要部断面図である。
【図８】本発明の一実施形態のＭＲＡＭの製造方法の各
工程を示す要部断面図で、図７の続きである。
工程を示す要部断面図で、図７の続きである。
【図９】本発明の一実施形態のＭＲＡＭの製造方法の各
工程を示す要部断面図で、図８の続きである。
工程を示す要部断面図で、図８の続きである。
【図１０】本発明の一実施形態のＭＲＡＭの製造方法の
各工程を示す要部断面図で、図９の続きである。
各工程を示す要部断面図で、図９の続きである。
【図１１】本発明の一実施形態のＭＲＡＭの製造方法の
各工程を示す要部断面図で、図１０の続きである。
各工程を示す要部断面図で、図１０の続きである。
１ 半導体基板 ２ａ ソース領域 ２ｂ ドレイン領域 ３ ゲート絶縁膜 ４ ゲート電極 ５ コンタクトプラグ ６ 第１層間絶縁膜 ７ 第２層間絶縁膜 ８ 下位配線用開口部 １０ 記憶セル １１ 下位配線 １２ 記憶セルの固定層 １３ 記憶セルの絶縁層 １４ 記憶セルの記憶層 １５ 上位配線 １６ 読み出し電流経路 １９ 第３層間絶縁膜 ２０ フォトレジスト膜 ２１ 銅膜 ２２ 強磁性金属層 ２３ 絶縁層 ２４ 強磁性金属層 ２５ アルミニウム膜 ２６ コンタクトホール Ｃ１ 下位配線に流される書き込み電流 Ｃ２、Ｃ２’ 上位配線に流される書き込み電流 Ｃ３ 読み出し電流 Ｍ１ 下位配線に流される書き込み電流による誘起磁界 Ｍ２、Ｍ２’ 上位配線に流される書き込み電流による
誘起磁界 Ｍ１２、Ｍ１２’ 下位配線と上位配線に流される二つ
の書き込み電流による誘起磁界の合成磁界 Ｂ１、Ｂ２ ビット線 Ｗ１、Ｗ２、Ｗ３ ワード線
誘起磁界 Ｍ１２、Ｍ１２’ 下位配線と上位配線に流される二つ
の書き込み電流による誘起磁界の合成磁界 Ｂ１、Ｂ２ ビット線 Ｗ１、Ｗ２、Ｗ３ ワード線
Claims (15)
- 【請求項１】 第１方向に延在する複数の第１配線を形
成する第１配線層と、 前記第１配線層とは所定間隔を隔てて配置された、前記
第１方向とは異なる第２方向に延在する複数の第２配線
を形成する第２配線層と、 複数の前記第１配線と複数の前記第２配線の交点に配置
された複数の記憶セルとを備え、 前記第１配線層は、前記第２配線層よりも比抵抗が低く
且つ長期信頼性が高い導電性材料から作られており、 複数の前記記憶セルの各々は、前記第１配線層の側に配
置され且つ磁化の向きが固定された強磁性の固定層と、
前記第２配線層の側に配置され且つ磁化の向きが可変の
強磁性の記憶層と、前記固定層および前記記憶層の間に
配置されると共にそれら固定層および記憶層を電気的に
絶縁する絶縁層とを有しており、しかも、前記第１配線
に流れる第１電流が誘起する第１誘起磁界と前記第２配
線に流れる第２電流とが誘起する第２誘起磁界の合成磁
界を利用して、前記記憶層の磁化の向きを変えることに
よって情報を磁気的に記憶する不揮発性磁気記憶装置。 - 【請求項２】 前記記憶セルの各々が、前記第１配線と
前記第２配線の間に前記絶縁層を貫通して流れるトンネ
ル電流の値が、磁気抵抗効果によって変化することを利
用して情報を再生する請求項１に記載の不揮発性磁気記
憶装置。 - 【請求項３】 前記第１配線層が銅を主成分とする導電
性材料で作られ、前記第２配線層がアルミニウムを主成
分とする導電性材料で作られている請求項１または２に
記載の不揮発性磁気記憶装置。 - 【請求項４】 前記記憶セルの各々が、前記固定層と前
記記憶層の磁化の向きが互いに平行であるか反平行であ
るかによって変化する電気抵抗値を利用して２値情報を
再生する請求項１〜３のいずれかに記載の不揮発性磁気
記憶装置。 - 【請求項５】 第１方向に延在する複数の第１配線を形
成する、銅を主成分とする導電性材料からなる第１配線
層と、 前記第１配線層とは所定間隔を隔てて配置され且つ前記
第１方向とは異なる第２方向に延在する複数の第２配線
を形成する、アルミニウムを主成分とする導電性材料か
らなる第２配線層と、 複数の前記第１配線と複数の前記第２配線の交点に配置
された複数の記憶セルとを備え、 前記記憶セルの各々は、対応する前記第１配線に接触せ
しめられ且つ磁化の向きが固定された強磁性の固定層
と、対応する前記第２配線に接触せしめられ且つ磁化の
向きが可変の強磁性の記憶層と、前記固定層および前記
記憶層の間に配置されると共にそれら固定層と記憶層を
電気的に絶縁する絶縁層とを有しており、しかも、前記
第１配線に流れる第１電流が誘起する第１誘起磁界と前
記第２配線に流れる第２電流とが誘起する第２誘起磁界
の合成磁界を利用して、前記記憶層の磁化の向きを変え
ることによって情報を磁気的に記憶する不揮発性磁気記
憶装置。 - 【請求項６】 前記記憶セルの各々が、前記第１配線と
前記第２配線の間に前記絶縁層を貫通して流れるトンネ
ル電流の値が、磁気抵抗効果によって変化することを利
用して情報を再生する請求項５に記載の不揮発性磁気記
憶装置。 - 【請求項７】 複数の前記記憶セルのうちの一つに情報
を記憶する際に、その所望の記憶セルに接続された前記
第１配線と前記第２配線とがそれぞれ選択され、それら
選択された第１配線と第２配線に所定の値の前記第１電
流と前記第２電流をそれぞれ流して前記第１誘起磁界と
前記第２誘起磁界を誘起させる請求項５または６に記載
の不揮発性磁気記憶装置。 - 【請求項８】 前記記憶セルの各々が、前記固定層と前
記記憶層の磁化の向きが互いに平行であるか反平行であ
るかによって変化する電気抵抗値を利用して２値情報を
再生する請求項５〜７のいずれかに記載の不揮発性磁気
記憶装置。 - 【請求項９】 基板上に第１配線層を形成する工程と、 前記第１配線層をパターン化して第１方向に延在する複
数の第１配線を形成する工程と、 前記第１配線層の上に複数の記憶セルを形成する工程
と、 複数の前記記憶セルの上に、前記第１配線層と所定間隔
を隔てて第２配線層を形成する工程と、 前記第２配線層をパターン化して前記第１方向とは異な
る第２方向に延在する複数の第２配線を形成する工程と
を備え、 前記第１配線層は、前記第２配線層よりも比抵抗が低く
且つ長期信頼性が高い導電性材料から形成されており、 複数の前記記憶セルは、複数の前記第１配線と複数の前
記第２配線の交点に配置されており、 前記記憶セルの各々は、前記第１配線層の側に配置され
且つ磁化の向きが固定された強磁性の固定層と、前記第
２配線層の側に配置され且つ磁化の向きが可変の強磁性
の記憶層と、前記固定層および前記記憶層の間に配置さ
れると共にそれら固定層および記憶層を電気的に絶縁す
る絶縁層とを有しており、しかも、前記第１配線に流れ
る第１電流が誘起する第１誘起磁界と前記第２配線に流
れる第２電流とが誘起する第２誘起磁界の合成磁界を利
用して、前記記憶層の磁化の向きを変えることによって
情報を磁気的に記憶する不揮発性磁気記憶装置の製造方
法。 - 【請求項１０】 前記第１配線層が銅を主成分とする導
電性材料で作られ、前記第２配線層がアルミニウムを主
成分とする導電性材料で作られる請求項９または１０に
記載の不揮発性磁気記憶装置の製造方法。 - 【請求項１１】 前記第１配線層のパターン化が、 複数の前記第１配線に対応する箇所に溝を有する絶縁膜
を前記基板上に形成する工程と、 前記絶縁膜の上に前記第１配線層を形成して前記溝をそ
の第１配線層で充填する工程と、 前記第１配線層を研磨により選択的に除去し、もって前
記絶縁膜の前記溝の内部に前記第１配線層を選択的に残
す工程とを含む請求項９または１０に記載の不揮発性磁
気記憶装置の製造方法。 - 【請求項１２】 前記第２配線層のパターン化が、リソ
グラフィーおよびエッチングによって行われる請求項９
〜１１のいずれかに記載の不揮発性磁気記憶装置の製造
方法。 - 【請求項１３】 基板上に銅を主成分とする導電性材料
からなる第１配線層を形成する工程と、 前記第１配線層をパターン化して第１方向に延在する複
数の第１配線を形成する工程と、 前記第１配線層の上に複数の記憶セルを形成する工程
と、 複数の前記記憶セルの上に、前記第１配線層と所定間隔
を隔ててアルミニウムを主成分とする導電性材料からな
る第２配線層を形成する工程と、 前記第２配線層をパターン化して前記第１方向とは異な
る第２方向に延在する複数の第２配線を形成する工程と
を備え、 複数の前記記憶セルは、複数の前記第１配線と複数の前
記第２配線の交点に配置されており、 前記記憶セルの各々は、対応する前記第１配線に接触せ
しめられ且つ磁化の向きが固定された強磁性の固定層
と、対応する前記第２配線に接触せしめられ且つ磁化の
向きが可変の強磁性の記憶層と、前記固定層および前記
記憶層の間に配置されると共にそれら固定層と記憶層を
電気的に絶縁する絶縁層とを有しており、しかも、前記
第１配線に流れる第１電流が誘起する第１誘起磁界と前
記第２配線に流れる第２電流とが誘起する第２誘起磁界
の合成磁界を利用して、前記記憶層の磁化の向きを変え
ることによって情報を磁気的に記憶する不揮発性磁気記
憶装置の製造方法。 - 【請求項１４】 前記第１配線層のパターン化が、 複数の前記第１配線に対応する箇所に溝を有する絶縁膜
を前記基板上に形成する工程と、 前記絶縁膜の上に前記第１配線層を形成して前記溝をそ
の第１配線層で充填する工程と、 前記第１配線層を研磨により選択的に除去し、もって前
記絶縁膜の前記溝の内部に前記第１配線層を選択的に残
す工程とを含む請求項１３に記載の不揮発性磁気記憶装
置の製造方法。 - 【請求項１５】 前記第２配線層のパターン化が、リソ
グラフィーおよびエッチングによって行われる請求項１
３または１４に記載の不揮発性磁気記憶装置の製造方
法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001035860A JP3677455B2 (ja) | 2001-02-13 | 2001-02-13 | 不揮発性磁気記憶装置およびその製造方法 |
| KR1020020007367A KR20020066987A (ko) | 2001-02-13 | 2002-02-08 | 비휘발성 자기 저장 장치 |
| US10/067,864 US6643168B2 (en) | 2001-02-13 | 2002-02-08 | Nonvolatile magnetic storage device |
| EP02090057A EP1231607A3 (en) | 2001-02-13 | 2002-02-13 | Nonvolatile magnetic storage device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001035860A JP3677455B2 (ja) | 2001-02-13 | 2001-02-13 | 不揮発性磁気記憶装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002246565A true JP2002246565A (ja) | 2002-08-30 |
| JP3677455B2 JP3677455B2 (ja) | 2005-08-03 |
Family
ID=18899237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001035860A Expired - Fee Related JP3677455B2 (ja) | 2001-02-13 | 2001-02-13 | 不揮発性磁気記憶装置およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6643168B2 (ja) |
| EP (1) | EP1231607A3 (ja) |
| JP (1) | JP3677455B2 (ja) |
| KR (1) | KR20020066987A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006120824A (ja) * | 2004-10-21 | 2006-05-11 | Renesas Technology Corp | 磁気記憶装置 |
| JP2008211011A (ja) * | 2007-02-27 | 2008-09-11 | Renesas Technology Corp | 磁気記憶装置の製造方法および磁気記憶装置 |
| KR100885184B1 (ko) | 2007-01-30 | 2009-02-23 | 삼성전자주식회사 | 전기장 및 자기장에 의해 독립적으로 제어될 수 있는 저항특성을 갖는 메모리 장치 및 그 동작 방법 |
| JP2011519165A (ja) * | 2008-04-21 | 2011-06-30 | クゥアルコム・インコーポレイテッド | Ｓｔｔｍｒａｍ磁気トンネル接合アーキテクチャおよび集積化 |
| JP2012235159A (ja) * | 2012-07-31 | 2012-11-29 | Renesas Electronics Corp | 磁気記憶装置の製造方法および磁気記憶装置 |
| JP2013517629A (ja) * | 2010-01-15 | 2013-05-16 | クアルコム，インコーポレイテッド | 平坦化された電極上の磁気トンネル接合（ｍｔｊ） |
| JP2013102161A (ja) * | 2011-11-07 | 2013-05-23 | Voltafield Technology Corp | 磁気抵抗素子構造の製造方法 |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003197875A (ja) * | 2001-12-28 | 2003-07-11 | Toshiba Corp | 磁気記憶装置 |
| JP2003208784A (ja) * | 2002-01-10 | 2003-07-25 | Nec Corp | 不揮発性磁気記憶装置 |
| US6891193B1 (en) * | 2002-06-28 | 2005-05-10 | Silicon Magnetic Systems | MRAM field-inducing layer configuration |
| JP4404182B2 (ja) * | 2002-09-25 | 2010-01-27 | Ｔｄｋ株式会社 | 磁気メモリデバイスおよびその読出方法 |
| US7020015B1 (en) | 2002-10-03 | 2006-03-28 | Idaho Research Foundation, Inc. | Magnetic elements having unique shapes |
| JP2004172218A (ja) * | 2002-11-18 | 2004-06-17 | Sony Corp | 磁気記憶素子及びその記録方法、並びに磁気記憶装置 |
| US6956257B2 (en) * | 2002-11-18 | 2005-10-18 | Carnegie Mellon University | Magnetic memory element and memory device including same |
| JP3766380B2 (ja) * | 2002-12-25 | 2006-04-12 | 株式会社東芝 | 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ読み出し方法 |
| US6785160B1 (en) * | 2003-04-29 | 2004-08-31 | Hewlett-Packard Development Company, L.P. | Method of providing stability of a magnetic memory cell |
| JP4590862B2 (ja) * | 2003-12-15 | 2010-12-01 | ソニー株式会社 | 磁気メモリ装置及びその製造方法 |
| JP2005203389A (ja) * | 2004-01-13 | 2005-07-28 | Sharp Corp | 不揮発性半導体記憶装置の製造方法 |
| ATE506676T1 (de) * | 2004-04-16 | 2011-05-15 | Panasonic Corp | Dünnfilm-speicherbaustein mit variablem widerstand |
| US8659852B2 (en) | 2008-04-21 | 2014-02-25 | Seagate Technology Llc | Write-once magentic junction memory array |
| US7852663B2 (en) | 2008-05-23 | 2010-12-14 | Seagate Technology Llc | Nonvolatile programmable logic gates and adders |
| US7855911B2 (en) | 2008-05-23 | 2010-12-21 | Seagate Technology Llc | Reconfigurable magnetic logic device using spin torque |
| US7881098B2 (en) | 2008-08-26 | 2011-02-01 | Seagate Technology Llc | Memory with separate read and write paths |
| US7985994B2 (en) | 2008-09-29 | 2011-07-26 | Seagate Technology Llc | Flux-closed STRAM with electronically reflective insulative spacer |
| US8169810B2 (en) | 2008-10-08 | 2012-05-01 | Seagate Technology Llc | Magnetic memory with asymmetric energy barrier |
| US8089132B2 (en) * | 2008-10-09 | 2012-01-03 | Seagate Technology Llc | Magnetic memory with phonon glass electron crystal material |
| US8039913B2 (en) | 2008-10-09 | 2011-10-18 | Seagate Technology Llc | Magnetic stack with laminated layer |
| US8045366B2 (en) | 2008-11-05 | 2011-10-25 | Seagate Technology Llc | STRAM with composite free magnetic element |
| US8043732B2 (en) | 2008-11-11 | 2011-10-25 | Seagate Technology Llc | Memory cell with radial barrier |
| US7826181B2 (en) | 2008-11-12 | 2010-11-02 | Seagate Technology Llc | Magnetic memory with porous non-conductive current confinement layer |
| US8289756B2 (en) | 2008-11-25 | 2012-10-16 | Seagate Technology Llc | Non volatile memory including stabilizing structures |
| US7826259B2 (en) * | 2009-01-29 | 2010-11-02 | Seagate Technology Llc | Staggered STRAM cell |
| JP2011009531A (ja) * | 2009-06-26 | 2011-01-13 | Tdk Corp | スピン伝導素子 |
| US7999338B2 (en) | 2009-07-13 | 2011-08-16 | Seagate Technology Llc | Magnetic stack having reference layers with orthogonal magnetization orientation directions |
| JP2012114215A (ja) * | 2010-11-24 | 2012-06-14 | Elpida Memory Inc | 半導体装置及びそのレイアウト方法 |
| US8975891B2 (en) * | 2011-11-04 | 2015-03-10 | Honeywell International Inc. | Apparatus and method for determining in-plane magnetic field components of a magnetic field using a single magnetoresistive sensor |
| US9972775B2 (en) | 2015-03-12 | 2018-05-15 | Globalfoundries Singapore Pte. Ltd. | Integrated magnetic random access memory with logic device having low-k interconnects |
| US10199572B2 (en) * | 2015-05-27 | 2019-02-05 | Globalfoundries Singapore Pte. Ltd. | Integrated magnetic random access memory with logic device |
| US10446607B2 (en) | 2016-12-28 | 2019-10-15 | GLOBALFOUNDARIES Singapore Pte. Ltd. | Integrated two-terminal device with logic device for embedded application |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4944836A (en) | 1985-10-28 | 1990-07-31 | International Business Machines Corporation | Chem-mech polishing method for producing coplanar metal/insulator films on a substrate |
| US4788813A (en) | 1988-01-13 | 1988-12-06 | Ford New Holland, Inc. | Metal detection in the vicinity of ferrous boundaries |
| US5347485A (en) * | 1992-03-03 | 1994-09-13 | Mitsubishi Denki Kabushiki Kaisha | Magnetic thin film memory |
| US5640343A (en) * | 1996-03-18 | 1997-06-17 | International Business Machines Corporation | Magnetic memory array using magnetic tunnel junction devices in the memory cells |
| US6169686B1 (en) * | 1997-11-20 | 2001-01-02 | Hewlett-Packard Company | Solid-state memory with magnetic storage cells |
| US5936293A (en) * | 1998-01-23 | 1999-08-10 | International Business Machines Corporation | Hard/soft magnetic tunnel junction device with stable hard ferromagnetic layer |
| US6097625A (en) * | 1998-07-16 | 2000-08-01 | International Business Machines Corporation | Magnetic random access memory (MRAM) array with magnetic tunnel junction (MTJ) cells and remote diodes |
| US5946227A (en) * | 1998-07-20 | 1999-08-31 | Motorola, Inc. | Magnetoresistive random access memory with shared word and digit lines |
| US6034887A (en) | 1998-08-05 | 2000-03-07 | International Business Machines Corporation | Non-volatile magnetic memory cell and devices |
| JP2000195250A (ja) | 1998-12-24 | 2000-07-14 | Toshiba Corp | 磁気メモリ装置 |
| US6165803A (en) | 1999-05-17 | 2000-12-26 | Motorola, Inc. | Magnetic random access memory and fabricating method thereof |
| US6111783A (en) * | 1999-06-16 | 2000-08-29 | Hewlett-Packard Company | MRAM device including write circuit for supplying word and bit line current having unequal magnitudes |
| US6436526B1 (en) | 1999-06-17 | 2002-08-20 | Matsushita Electric Industrial Co., Ltd. | Magneto-resistance effect element, magneto-resistance effect memory cell, MRAM and method for performing information write to or read from the magneto-resistance effect memory cell |
| US6163477A (en) * | 1999-08-06 | 2000-12-19 | Hewlett Packard Company | MRAM device using magnetic field bias to improve reproducibility of memory cell switching |
| JP4050446B2 (ja) | 2000-06-30 | 2008-02-20 | 株式会社東芝 | 固体磁気メモリ |
| US6236590B1 (en) * | 2000-07-21 | 2001-05-22 | Hewlett-Packard Company | Optimal write conductors layout for improved performance in MRAM |
| JP2002170377A (ja) * | 2000-09-22 | 2002-06-14 | Mitsubishi Electric Corp | 薄膜磁性体記憶装置 |
| US6385082B1 (en) * | 2000-11-08 | 2002-05-07 | International Business Machines Corp. | Thermally-assisted magnetic random access memory (MRAM) |
-
2001
- 2001-02-13 JP JP2001035860A patent/JP3677455B2/ja not_active Expired - Fee Related
-
2002
- 2002-02-08 KR KR1020020007367A patent/KR20020066987A/ko not_active Application Discontinuation
- 2002-02-08 US US10/067,864 patent/US6643168B2/en not_active Expired - Lifetime
- 2002-02-13 EP EP02090057A patent/EP1231607A3/en not_active Withdrawn
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006120824A (ja) * | 2004-10-21 | 2006-05-11 | Renesas Technology Corp | 磁気記憶装置 |
| KR100885184B1 (ko) | 2007-01-30 | 2009-02-23 | 삼성전자주식회사 | 전기장 및 자기장에 의해 독립적으로 제어될 수 있는 저항특성을 갖는 메모리 장치 및 그 동작 방법 |
| US7952914B2 (en) | 2007-01-30 | 2011-05-31 | Samsung Electronics Co., Ltd. | Memory devices including multi-bit memory cells having magnetic and resistive memory elements and related methods |
| US8174875B2 (en) | 2007-01-30 | 2012-05-08 | Samsung Electronics Co., Ltd. | Memory devices including multi-bit memory cells having magnetic and resistive memory elements and related methods |
| JP2008211011A (ja) * | 2007-02-27 | 2008-09-11 | Renesas Technology Corp | 磁気記憶装置の製造方法および磁気記憶装置 |
| US8546151B2 (en) | 2007-02-27 | 2013-10-01 | Renesas Electronics Corporation | Method for manufacturing magnetic storage device and magnetic storage device |
| JP2011519165A (ja) * | 2008-04-21 | 2011-06-30 | クゥアルコム・インコーポレイテッド | Ｓｔｔｍｒａｍ磁気トンネル接合アーキテクチャおよび集積化 |
| US8564079B2 (en) | 2008-04-21 | 2013-10-22 | Qualcomm Incorporated | STT MRAM magnetic tunnel junction architecture and integration |
| JP2013517629A (ja) * | 2010-01-15 | 2013-05-16 | クアルコム，インコーポレイテッド | 平坦化された電極上の磁気トンネル接合（ｍｔｊ） |
| US9082962B2 (en) | 2010-01-15 | 2015-07-14 | Qualcomm Incorporated | Magnetic Tunnel Junction (MTJ) on planarized electrode |
| JP2013102161A (ja) * | 2011-11-07 | 2013-05-23 | Voltafield Technology Corp | 磁気抵抗素子構造の製造方法 |
| JP2012235159A (ja) * | 2012-07-31 | 2012-11-29 | Renesas Electronics Corp | 磁気記憶装置の製造方法および磁気記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1231607A2 (en) | 2002-08-14 |
| KR20020066987A (ko) | 2002-08-21 |
| JP3677455B2 (ja) | 2005-08-03 |
| US6643168B2 (en) | 2003-11-04 |
| EP1231607A3 (en) | 2004-05-19 |
| US20020109172A1 (en) | 2002-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3677455B2 (ja) | 不揮発性磁気記憶装置およびその製造方法 | |
| KR100608248B1 (ko) | 엠램 전극용 키퍼 | |
| EP1248273B1 (en) | Cladded read conductor for a tunnel junction memory cell | |
| JP3875568B2 (ja) | 半導体装置及びその製造方法 | |
| JP4555780B2 (ja) | 高密度及び高プログラミング効率のｍｒａｍ設計 | |
| KR101154468B1 (ko) | 고체 메모리 장치와 고체 메모리 셀의 배열 방법 | |
| JP2002110933A (ja) | 半導体記憶装置及びその製造方法 | |
| US20050270828A1 (en) | Magnetic memory device and manufacturing method thereof | |
| JP2004040006A (ja) | 磁気メモリ装置およびその製造方法 | |
| KR100951068B1 (ko) | 자기 기억 장치 및 그 제조 방법 | |
| JP4539007B2 (ja) | 半導体記憶装置 | |
| JP2002319663A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2006278645A (ja) | 磁気メモリ装置 | |
| KR20040036651A (ko) | 다마신 프로세스를 이용한 자기 기억 장치 및 그 제조 방법 | |
| US7177179B2 (en) | Magnetic memory, and its operating method | |
| US7414882B2 (en) | Magnetic memory devices having rotationally offset magnetic storage elements therein | |
| JP4080795B2 (ja) | 磁気メモリ装置 | |
| JP3850702B2 (ja) | 磁気抵抗メモリ装置及びその製造方法 | |
| JP2003133528A (ja) | 情報記憶装置、その情報書き込み方法およびその製造方法 | |
| JP2007123512A (ja) | 磁気記憶装置 | |
| JP2007081161A (ja) | 磁気抵抗素子メモリとその製造方法 | |
| JP2005101071A (ja) | 磁気メモリ装置及びその製造方法 | |
| JP2003068992A (ja) | 垂直磁化膜を用いた磁気抵抗メモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050412 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050509 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130513 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |