JP2007081161A

JP2007081161A - 磁気抵抗素子メモリとその製造方法

Info

Publication number: JP2007081161A
Application number: JP2005267564A
Authority: JP
Inventors: Hiroshi Iwasa; 拓岩佐
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2005-09-14
Filing date: 2005-09-14
Publication date: 2007-03-29

Abstract

【課題】磁気抵抗素子に近接して磁界を印加する上部電極および下部電極に流す電流が小さくても、大きな磁界が印加できる磁気抵抗素子メモリを実現する。
【解決手段】複数の磁気抵抗素子２を書き込み用電極２０、２１によって書き込みを行う磁気抵抗素子メモリ２００において、該書き込み用電極は、電気的に絶縁された複数本の配線束１０からなり、該配線束１０は、１本の配線がループ状に複数回巡って束ねられたものであるように磁気抵抗素子メモリ２００を構成する。
【選択図】図１

Description

本発明は、磁気抵抗素子メモリに係わり、特に、書き込み電流を低減した配線の構成とその製造方法に関する。

不揮発性メモリは、情報通信機器の小形化に呼応して、従来の可動部分が存在するディスク型のメモリに代替するものとしてますます注目されている。すでに、半導体を用いたフラッシュメモリや強誘電体を用いたＦＲＡＭなどがよく知られている。しかし、書き込み速度や書き換え可能回数、高集積化などの諸特性に一長一短があり、更なる高性能メモリが望まれている。

一方、磁気抵抗素子メモリ（ＭＲＡＭ）は、近年、強磁性体のトンネル磁気抵抗効果（ＴＭＲ）を示す磁気抵抗素子（ＭａｇｎｅｔｉｃＴｏｎｎｅｌｉｎｇＪｕｎｃｔｉｏｎ）が互いに直交する金属電極の交点に挟まれ、トンネル接合層を挟んだ上下２層の磁気抵抗素子の磁化方向の違いによる抵抗値の高低を「０」と「１」に対応させたメモリで、読み出し・書き込みが共に高速な上に書き換え回数が大きく、しかも、構造が簡単で高集積化が容易であるため、不揮発性メモリとして期待されている。

磁気抵抗素子メモリの形式には、大別して二つあり、その一つは、図２５に回路図の一例を示し、図２６にメモリセル３００の立体的な模式図の一例で示した１Ｔ１ＭＴＪ型の形式である。他の一つは、図２７に回路図の一例を示し、図２８にメモリセル３０１の立体的な模式図の一例で示した２Ｔ２ＭＴＪ型の形式である。図中、２は磁気抵抗素子、２１は下部電極、５はビットライン、６はライトワードライン、６２はグランドライン、６３はワードラインである
１Ｔ１ＭＴＪ型の磁気抵抗素子メモリでは、通常２本のリファレンスビットラインに接続された二つのリファレンスメモリセルの抵抗の平均をＨ／Ｌ（Ｈｉｇｈ／Ｌｏｗ）の基準の抵抗（リファレンス抵抗）とする。例えば、磁気抵抗素子の抵抗の狙い値がＨで１６ｋΩ、Ｌで１０ｋΩの場合は、リファレンス抵抗は１３ｋΩとなる。従って、リファレンスが通常のセルの磁気抵抗素子の抵抗をリファレンス抵抗と比較して高ければ「１」、低ければ「０」のように判定する。この場合、Ｈで１３ｋΩ以上、Ｌで１３ｋΩ以下であれば正しく読み出しできる。読み出しにおける抵抗のマージンは３ｋΩとなる。

１Ｔ１ＭＴＪ型の磁気抵抗素子メモリセル３００の構造は、図２６に示した通りで、磁気抵抗素子２が書き込みワードライン６に近接した構成になっており、高集積化が可能で、最も一般的な磁気抵抗素子メモリである。

図２８に構造を示した２Ｔ２ＭＴＪ型は、一つの磁気抵抗素子メモリセル３０１が並列した二つの磁気抵抗素子２からなり、その上側がビットライン５に近接した構成になっている。つまり、一つのセル内の二つの磁気抵抗素子の抵抗を比較する。そのため、例えば、１Ｔ１ＭＴＪ型と同じく抵抗の狙い値がＨで１６ｋΩ、Ｌで１０ｋΩの場合には、読み出しにおける抵抗のマージンが６ｋΩとなる。

つまり、２Ｔ２ＭＴＪ型の磁気抵抗素子メモリの方が、１Ｔ１ＭＴＪ型よりもばらつきやノイズに対して強く、動作マージンが広い。反面、１個のメモリセルが２個の磁気抵抗素子で構成されているので、高集積化には不利である。

ところで、磁気抵抗素子メモリは、磁気抵抗素子の自由磁化層の状態によって生じる高抵抗と低抵抗の二つの抵抗を持つ現象を利用したメモリである。図２９には磁気抵抗素子の積層構造の一例を示す断面図を示す。

図２９に示した磁気抵抗素子２において、図示してない上から見ると互いに直交している下部電極２１と上部（キャップ）電極２０との間に、トンネル接合層２３が挟まれた構造である。下部電極２１の側は、ピンド層（強磁性層）２２１と反強磁性層２２２とからなる固定磁化層２２、上部電極２０の側は、フリー層（強磁性層）とも呼ばれる自由磁化層２４となっている。そして、ピンド層２２１は、１方向の矢印で示したように磁化の方向がかわらないが、上部電極２０に流す電流の方向によって自由磁化層２４は磁化の方向が２方向の矢印で示したように変化する。

つまり、固定磁化層２２の固定した一定の磁化の方向に対して、トンネル接合層２３を介した自由磁化層２４において磁化方向を同一方向／反対方向の二つの異なる磁化の方向の状態を形成し、この二方向のそれぞれをメモリの「０」と「１」に対応させている。

構成要素のそれぞれについて見ると、例えば、上部電極２０と下部電極２１にはＴａ膜が用いられ、トンネル接合層２３には、ＡｌＯｘ（アルミニウムの酸化物）やＭｇＯなどの１ｎｍの超薄膜が用いられる。また、例えば、固定磁化層２２にはＰｔＭｎからなる反強磁性体層の上にＣｏＦｅやＣｏＦｅＢなどの強磁性体層（ピンド層）を積層した複合層が用いられ、自由磁化層２４にはＮｉＦｅやＣｏＦｅＢなどの強磁性層が用いられる。

上部と下部の電極の呼称は逆であってもよく、図２９の場合には、上部電極２０が、例えば、ビットラインと呼ばれて、自由磁化層２４の磁化容易軸に書き込みを行い、読み出しにも用いられる。下部電極２１は、例えば、ライトワードラインと呼ばれる。

固定磁化層と自由磁化層との磁化方向の回転による二つの状態の抵抗の比をＭＲ（磁気抵抗）比と呼ぶ。ＭＲ比は、ＭｇＯをトンネル接合層に用いることによって２３０％程度が得られており、読み出しは比較的容易になりつつある。ところが、書き込みに必要な電流が数〜数十ｍＡと大きく、実用化を阻んでいる。

そこで、書き込み時の電流、消費電力を減らすために、電流当たりの磁気抵抗素子に掛かる磁界を増加させる方法がいろいろ提案されている。

まず、通常のヨーク構造をもつ配線を書き込み用電極として用いる方法の提案の一つは、配線の導体を高透磁率の磁性材料で覆って磁界を効率よく磁気抵抗素子に作用させるものである。図３０は配線の断面図で、図３０（Ａ）は磁気抵抗素子２の上側に近接して配置された上部電極２０の断面図、図３０（Ｂ）は磁気抵抗素子２の下側に近接して配置された下部電極２１の断面図を示す（例えば、非特許文献１参照）。

図３０に示した模式図においては、配線１が磁性材料４によって覆われてヨーク構造になっており、電極から生じた磁界が散逸しないで効率よく磁気抵抗素子２に印加されるようになっている。

また、書き込み用電極と磁気抵抗素子との距離を１００ｎｍ〜３０ｎｍと非常に接近させる提案もなされている（例えば、非特許文献２参照）。

また、非特許文献１の構造として、ヨーク構造の書き込み用電極に高透磁率の磁性材料を用い、磁気抵抗素子の近傍のみに突起を持たせる方法が提案されている（例えば、特許文献１参照）。

また、書き込み用電極の配線を磁気抵抗素子の周囲を半回転あるいはコイル状に多数回転させることによる方法が提案されている（例えば、特許文献２、特許文献３参照）。

これらの提案では、磁気抵抗素子の周囲の書き込み電流配線を工夫することによって、電流当たりの磁界を増加させることができる技術として類似している。しかし、構造上メモリセルの大きさが増大してしまう不具合が生じる。
「1-Mbit MRAM Based on 1T1MTJ Bit Cell Integrated With Copper Interconnects 」Motorola 2003 IEEE Journal of Solid-State Circuits Volume 38,Issue 5,May 2003 p.769-773. 「A 0.18μｍ Logic-Based MRAM Technology for High Performance Nonvolatile Memory Applications 」IBM/Infineon Technologies 2003 Symposium on VLSI Technology Digest of Technical Papers 10-12 June 2003 p.15-16. 特開２００４−２３５５１２号公報（〔００２１〕、図６（２））特開２００４−１３３９５７号公報（〔００１７〕、図２）特開２００４−２３５５１２号公報（〔０００７〕、図１）

このように、電流当たりの磁界を増加させることによって、書き込み時の電流、消費電力を減らすための提案がなされている。しかし、依然として電流が数ｍＡと大きい。しかも、書き込み配線をコイル状にすることは、配線をヨーク状にしたり、高透磁率材料を用いて磁気抵抗素子の近傍のみに突起を持たせたりする技術と組み合わせ難く、メモリセルの面積が大きくなってしまう不具合が生じる。

ところが、磁気抵抗素子においては、メモリセルの大きさを増大させることなく、書き込み時の電流、消費電力を減らすことが求められており、磁気抵抗素子メモリにおいては、書き込みに必要な電流を減らすことが最大の課題となっている。

そこで、本発明では、磁気抵抗素子を磁化するのに用いる上下電極の配線をループ状に複数回巡らしてそれぞれの電極内を複数の導体が通る配線束にし、さらに、磁性材料で覆ってヨーク構造にし、電流当たり発生する磁界を大きくした磁気抵抗素子メモリとその製造方法を提供することを目的としている。

上で述べた課題は、請求項１において、複数の磁気抵抗素子を書き込み用電極によって書き込みを行う磁気抵抗素子メモリにおいて、該書き込み用電極は、電気的に絶縁された複数本の配線束からなり、該配線束は、１本の配線がループ状に複数回巡って束ねられたものであるように構成された磁気抵抗素子メモリによって解決される。

つまり、磁気抵抗素子の書き込みに要する配線をループ状に複数回巡らし、少なくとも書き込み用電極の部位で積み上がる方向に配線束になるようにしている。そして、その配線束の配線のそれぞれを電気的に絶縁させて、書き込み用電極が電磁コイルの構成になるようにしている。

そうすると、配線に小さい電流を流しても電流当たりに生じる磁界が大きくなり、磁気抵抗素子に大きな書き込み用の磁界を印加することができる。

次に、請求項２において、該配線束は、該複数の磁気抵抗素子の両端の外側でコンタクトホールを介して配線間が接続されているように構成された請求項１記載の磁気抵抗素子メモリによって解決される。

つまり、配線束が上下に重なる束になるようにしている。そして、連設された磁気抵抗素子の両端の外側で隣接する上下の配線を交互にコンタクトホールで接続するようにしている。

そうすると、配線束は１本の配線をループ状にした構造となり、配線束からなる書き込み電極の部位に磁気抵抗素子を連設した構成になる。

次に、請求項３において、該配線束は、磁性材料で覆われており、少なくとも該磁気抵抗素子に対向する側面が開口しているように構成された請求項１記載の磁気抵抗素子メモリによって解決される。

つまり、配線束は、生じる磁界が放逸しないように磁性材料で４側面を覆って、いわゆる、ヨーク構造にしている。ただし、少なくとも該磁気抵抗素子に近接する部位では該磁気抵抗素子に対向する側面、いわゆる書き込み電極の部位は開口するようにしている。

そうすると、配線束全体としては生じた磁界を効率よく閉じ込めることができる。しかも、書き込み電極に近接して連設された磁気抵抗素子に対しては、効率よく磁界を印加することができる。

次に、請求項４において、該配線束が、カーボンナノチューブの配線からなるように構成された請求項１記載の磁気抵抗素子メモリによって解決される。

つまり、配線束を構成する配線は複数層に積層するので、単一の導体層はできるだけ細いほうがよい。カーボンナノチュープは、断面が円形であり、流せる電流密度は、ＣｕやＡｌなどの千倍程度といわれている。従って、配線の導体材料として用いれば、超細線で導体を構成することが可能となる。

次に、請求項５において、磁気抵抗素子メモリの製造方法であって、書き込み電極となる配線束が磁気抵抗素子と近接する部位において、絶縁膜を堆積し、電極形成部位以外に第１のレジスト膜を形成してパターニングし、エッチングを行って該絶縁膜に第１の穴を開けたあと、該第１のレジスト膜を除去し、該第１の穴に配線用導体を堆積したあとＣＭＰ（化学的機械的研磨）によって配線を平坦にする第１の配線形成工程と、次いで、該第１の配線形成工程をｎ（ｎ≧２）回繰り返して、該配線を該絶縁膜を介在させて順次積層するｎ層の配線束形成工程と、次いで、第２のレジスト膜を形成してパターニングし、エッチングを行って積層された該配線の外側面が露出する第２の穴を開けたあと、該第２のレジスト膜を除去し、該第２の穴に第１の磁性体を堆積する第１の磁性体形成工程と、次いで、第３のレジスト膜を形成してパターニングし、エッチングを行って該配線が形成された部位以外の該第１の磁性体を除去したあと、該第３のレジスト膜を除去する工程と、次いで、該絶縁膜を堆積し、ＣＭＰによって該絶縁膜の表面を平坦にする仕上げ工程とからなる第一の磁気抵抗素子の製造工程を含むように構成された磁気抵抗素子メモリの製造方法によって解決される。

つまり、磁気抵抗素子の書き込み電極を複数本の配線束になるように製造する工程は、絶縁膜とその上に配線用導体を堆積してＣＭＰで平坦にする。この成膜工程を配線束の所要回数繰り返すようにしている。そして、導体が複数本の配線束となっている書き込み電極から生じる磁界が外部に放散しないように、配線束の回りを磁性体で覆ってヨーク構造になるようにしている。

このように、書き込み電極を配線束にする工程は、半導体装置の製造プロセスにおいて適用される技術、すなわち、ＣＶＤなどの薄膜形成技術やホトリソグラフィによる微細パターニング形成技術、ＣＭＰの研磨技術などを駆使して製造することができる。

その結果、配線束からなる書き込み電極で生じた磁界は効率よく磁気抵抗素子に印加されるようになり、書き込みに要する電流をより小さくすることが可能となる。

本発明になる磁気抵抗素子メモリとその製造方法によれば、書き込み電極となる１本の配線を複数回巡らしてループ状にし、少なくとも書き込み電極となる部位の導体が配線束になるようにする。そうすれば、磁気抵抗素子に対して、小さい書き込み電流でより大きな磁界を印加させることができるようになる。

その結果、本発明は、磁気抵抗素子の書き込み電流が大きいために実用化が阻害されていた従来からの課題を解決する展望が開くものであり、磁気抵抗素子メモリの実用化に向けて大きく前進することができるようになった。

図１は本発明の第一の実施例の上側配線の模式的断面図、図２は本発明の第一の実施例の下側配線の模式的断面図、図３はヨーク構造を用いたときの配線束の模式的断面図、図４はヨーク構造に高抵抗高透磁率材料を用いたときの模式的断面図、図５は本発明の第一の実施例の全ての書き込み用配線の模式的断面図、図６は本発明の第一の実施例の電流の流れる平面の上側配線の模式的断面図、図７は本発明の第一の実施例の電流の流れる平面の下側配線の模式的断面図、図８は本発明の第一の実施例のメモリセルの模式的立体図、図９は本発明の第一の実施例の回路図である。

図１０は本発明の第二の実施例の全ての書き込み用配線の模式的断面図、図１１は本発明の第二の実施例の上側配線の模式図、図１２は本発明の第二の実施例の下側配線の模式図、図１３は本発明の第二の実施例のメモリセルの模式的立体図、図１４は本発明の第二の実施例の回路図、図１５はカーボンナノチューブを用いたときの配線の模式的断面図、図１６は本発明の構造に突起を設けた構造の模式図、図１７は本発明の第一の製造方法（その１）、図１８は本発明の第一の製造方法（その２）、図１９は本発明の第一の製造方法（その３）、図２０は本発明の第一の製造方法（その４）、図２１は本発明の第二の製造方法（その１）、図２２は本発明の第二の製造方法（その２）、図２３は本発明の第二の製造方法（その３）、図２４は本発明の第二の製造方法（その４）である。
〔実施例１〕
実施例１に示す磁気抵抗素子メモリの構成は１Ｔ１ＭＴＪ型で、磁気抵抗素子の上側の配線をビットラインとし、このビットラインは、磁気抵抗素子の磁気容易軸方向への書き込みおよび読み出しを行う。また、磁気抵抗素子の下側の配線をライトワードラインとし、このライトワードラインは、磁気抵抗素子の磁化困難軸方向への書き込みを行う。

ビットラインのそれぞれには、Ｍ個の磁気抵抗素子が接続されている。また、ライトワードラインのそれぞれは、Ｎ個の磁気抵抗素子の近傍を通過する。ビットラインとライトワードラインは書き込みを行う磁気抵抗素子の近傍を３回通過する。ＭとＮの値は、例えば、数百〜１万数千である。本発明になる磁気抵抗素子メモリの実施例１の配線の具体的な経路を以下に説明する。

図１は本発明の第一の実施例の上側配線の模式的断面図で、図１（Ａ）は配線のうちの上側配線が磁気抵抗素子の上側をどのような経路で巡っているかを模式的に示したものであり、図１（Ｂ）は上側配線が磁気抵抗素子の直上の近傍でどのような配線束となって上部電極を構成しているかを模式的断面図に示したものである。

図１（Ａ）においては、上側配線１１は、先ず第１の導体１０１となって磁気抵抗素子２の上側の最近傍を通過し、ループを描いて第２の導体１０２を経由する。次いで、第３の導体１０３となって第１の導体１０１の上側を通過し、ループを描いて第４の導体１０４を経由し、第５の導体１０５となって第３の導体１０３の上側を通過する。

つまり、上側配線１１は、磁気抵抗素子２の上側を三たび通過し、図１（Ｂ）に示したような配線束１０となる。従って、上側配線１１は磁気抵抗素子２の直上に近接して、第１の導体１０１と第３の導体１０３と第５の導体１０５とが層間に絶縁膜３を挟んで上下方向に積み上げるように積層された３本の配線束１０となって、上部電極２０を構成している。

なお、図示してないが、手前の導体から次の導体へ順番にループ状に連なるように巡らしていく全ての部位は、製造工程的にはビアあるいはコンタクトホールによって層状に積層された導体間を立体配線によって形成している。

次いで、図２は本発明の第一の実施例の下側配線の模式図で、図２（Ａ）は配線のうちの下側配線が磁気抵抗素子の下側をどのような経路で巡っているかを模式的に示したものであり、図２（Ｂ）は、下側配線が磁気抵抗素子の直下の近傍でどのような配線束となって下部電極を構成しているかを模式的に示したものである。

図２（Ａ）においては、下側配線１２は、先ず第６の導体１０６となって磁気抵抗素子２の下側の最近傍を通過し、ループを描いて第７の導体１０７を経由する。次いで、第８の導体１０８となって第６の導体１０６の下側を通過し、ループを描いて第９の導体１０９を経由し、第１０の導体１１０となって第８の導体１０８の下側を通過する。

つまり、下側配線１２は、磁気抵抗素子２の下側を三たび通過し、図２（Ｂ）に示したような配線束１０となる。従って、下側配線１２は磁気抵抗素子２の直下に近接して、第６の導体１０６と第８の導体１０８と第１０の導体１１０とが層間に絶縁膜３を挟んで上下方向に積み上げるように積層された３本の配線束１０となって、下部電極２１を構成している。

図１と図２において、上側配線１１と下側配線１２は、例えば、厚さが３００μｍ程度のＡｌやＣｕなどの導電性のよい金属膜が適し、配線束１０の層間を絶縁する絶縁膜３には、例えば、ＳｉＯ₂が適している。

こうして、本発明になる上部電極２０と下部電極２１は、どちらも図１と図２に示したように、配線１がループを描いて複数回巡って上下方向に積み上げるように積層された配線束１０となっている。その結果、配線１に流す書き込み電流によって発生する磁界が電極部位でコイルの効果によって増強されることになり、小さな書き込み電流によって磁気抵抗素子２の磁化容易軸を容易に反転させることができる。

図３はヨーク構造を用いたときの配線束の一例の模式的断面図である。図３（Ａ）は配線束の上部電極部位の３側面を磁性材料で覆ったヨーク構造を示し、図３（Ｂ）は配線束の下部電極部位の３側面を磁性材料で覆ったヨーク構造を示し、図３（Ｃ）は配線束の４側面を磁性材料で覆ったヨーク構造を示す。

図３（Ａ）において、配線束１０のうちの上部電極２０の部位は、図示してない磁気抵抗素子の直上に近接しているので、磁気抵抗素子に対向する下側面が開口するように、３側面を磁性材料４で覆ったヨーク構造になっている。

上部電極２０の断面は、ループ状に３回巡る配線の第１の導体１０１と第３の導体１０３と第５の導体１０５との間が絶縁膜３に覆われた構成になっており、導体相互間の絶縁と、導体と磁性材料４からなるヨーク構造との間の絶縁を保つようにしている。

ただし、層構成で最上となる第５の導体１０５は、他の導体と絶縁されていれば磁性材料４と接触していても不具合は起らず、製造工程的にも有利となる。

図３（Ｂ）において、配線束１０のうちの下部電極２１の部位は、図示してない磁気抵抗素子の直下に近接しているので、磁気抵抗素子に対向する上側面が開口するように、３側面を磁性材料４で覆ったヨーク構造になっている。

下部電極２１の断面は、ループ状に３回巡る配線の第６の導体１０６と第８の導体１０８と第１０の導体１１０との間が絶縁膜３に覆われた構成になっており、導体相互間の絶縁と、導体と磁性材料４からなるヨーク構造との間の絶縁を保つようにしている。

ただし、層構成で最上となる第１０の導体１１０は、他の導体と絶縁されていれば磁性材料４と接触していても不具合は起らず、製造工程的にも有利となる。

図３（Ｃ）において、配線束１０の上部電極以外の上側配線１１の経路は磁界が外部に漏れないように、４側面を磁性材料４で覆った断面構造になっている。つまり、ループ状に巡る第２の導体１０２と第４の導体１０４との間が絶縁膜３に覆われた構成になっており、導体相互間の絶縁と、導体と磁性材料４からなるヨーク構造との間の絶縁を保つようにしている。

ただし、層構成で最上となる第４の導体１０４は、他の導体と絶縁されていれば磁性材料４と接触していても不具合は起らず、製造工程的にも有利となる。

なお、図示してないが、下側配線の下部電極以外の配線束になっている下側配線の経路も、図３（Ｃ）に示した断面構成と全く同様の構成にすれば、導体相互間の絶縁と、導体とヨーク構造との間の絶縁を保つことができる。

絶縁膜３は、絶縁性や成膜の容易さなどから、例えば、ＳｉＯ２が適している。磁性材料４には、いろいろな磁性材料を用いることができる。しかし、生じた磁界を閉じ込める効果や製造工程の容易さから、例えば、Ｎｉ−ＦｅやＣｏ−Ｆｅ、Ｆｅ−Ａｌなどの３００μｍ程度の厚さの高透磁率磁性合金が適している。

図３においては、ヨーク構造を構成する磁性材料４に磁性合金を用いているので、ヨーク構造が導電性を有する。従って、導体間も、導体と磁性材料４を構成するヨーク構造との間も電気的に絶縁する必要がある。そのため、複数本の導体を絶縁膜３で覆う製造工程に難しさが残る。

図４はヨーク構造を用いたときの配線束の他の例の模式的断面図である。図４の断面構造の例は、図３に示した配線束を覆うヨーク構造で用いる磁性材料を高抵抗高透磁率磁性材料に置き換えたものである。

すなわち、図４（Ａ）は配線束の上部電極の部位の３側面を高抵抗高透磁率磁性材料で覆ったヨーク構造を示し、図４（Ｂ）は配線束の下部電極部位の３側面を高抵抗高透磁率磁性材料で覆ったヨーク構造を示し、図４（Ｃ）は配線束の４側面を高抵抗高透磁率磁性材料で包んだヨーク構造を示す。

図４（Ａ）において、上部電極２０は図示してない磁気抵抗素子の直上に近接しているので、磁気抵抗素子に対向する下側面が開口するように、３側面を高抵抗高透磁率磁性材料４１で覆ったヨーク構造になっている。上部電極２０の断面は、ループ状に複数回巡る配線の第１の導体１０１と第３の導体１０３と第５の導体１０５とのそれぞれの導体間が絶縁膜３を介して互いに絶縁された構成になっている。しかし、ヨーク構造の高抵抗高透磁率磁性材料４１に接触している導体１０１、１０３、１０５のそれぞれの側端面を絶縁膜３によって覆って絶縁する必要はない。

図４（Ｂ）において、下部電極２１は図示してない磁気抵抗素子の直下に近接しているので、磁気抵抗素子に対向する下側面が開口するように３側面を、高抵抗高透磁率磁性材料４１で覆ったヨーク構造になっている。下部電極２１の断面は、ループ状に複数回巡る配線の第６の導体１０６と第８の導体１０８と第１０の導体１１０とのそれぞれの導体間が絶縁膜３を介して互いに絶縁された構成になっている。しかし、ヨーク構造の高抵抗高透磁率磁性材料４１に接触している導体１０６、１０８、１１０のそれぞれの側端面を絶縁膜３によって覆って絶縁する必要はない。

図４（Ｃ）において、配線束１０の上部電極以外の部位は磁界が外部に漏れないように４側面を高抵抗高透磁率磁性材料４１で包んだ断面構造になっている。つまり、上側配線１１を例にすれば、ループ状に巡る第２の導体１０２と第４の導体１０４との導体間が絶縁膜３を介して互いに絶縁された構造になっている。しかし、ヨーク構造の高抵抗高透磁率磁性材料４１に接触している導体１０２、１０４のそれぞれの側端面を絶縁膜３によって覆って絶縁する必要はない。

なお、図示してないが、下側配線の下部電極以外の配線束になっている下側配線の経路も、図４（Ｃ）に示した断面構成と全く同様の構成にすれば、導体相互間を絶縁するだけで、側端面を絶縁する必要はない。

高抵抗高透磁率磁性材料４１には、例えば、Ｎｉ−Ｚｎフェライトを用いることができ、抵抗率は１０³Ω・ｍ〜１０⁷Ω・ｍと高い。また、導体間の絶縁膜３には、例えば、ＳｉＯ₂などの絶縁薄膜を用いることができる。

このように、ヨークを構成する材料に高抵抗高透磁率磁性材料４１を用れば、配線間の絶縁のみを行って、ヨークを接触する配線の導体側端面を絶縁処理する必要がない。従って、導体の断面積を大きくすることが可能で、書き込み電流を流すことが容易になるばかりでなく、導体の製造工程も容易にすることができる。

図５は本発明の第一の実施例の全ての書き込み用配線の模式的断面図で、上側配線１１とその経路にある上部電極２０、下側配線１２とその経路にある下部電極２１、および上／下側配線１１、１２間に近接して挟まれた磁気抵抗素子２の全ての配置を模式的に示す一断面図である。

なお、図５においては、上／下側配線１１、１２のそれぞれは、交点に磁気抵抗素子２を挟んで直交して配置されているが、断面構成がよく分かるように上側配線１１は９０°回転して紙面に平行に並べて示している。

図５において、上側配線１１は、磁気抵抗素子２の上側に近接した部位が上部電極２０となっている。その断面構成は、磁気抵抗素子２の上側に最近接の第１の導体１０１がループ状に巡って第２の導体１０２に電気的に連なり、さらにループ状に巡って第１の導体１０１の上に絶縁膜３を介して第３の導体１０３となって積層される。さらに、第３の導体１０３はループ状に巡って第４の導体１０４に電気的に連なり、第２の導体１０２とは絶縁膜３を介して積層される。さらに第４の導体１０４はループ状に巡って第３の導体１０３の上に絶縁膜３を介して第５の導体１０５となって積層される。

こうして、層間に絶縁膜３を介した３本の導体１０１、１０３、１０５は、断面視で配線束となって上部電極２０を形成している。そして、磁気抵抗素子２と対向する下側面以外の３側面を図４で示したように高抵抗高透磁率磁性材料４１で覆ってヨーク構造にし、上部電極２０から発生した磁界磁界が効率よく磁気抵抗素子２に印加されるようにしている。

また、２本の導体１０２、１０４は、断面視で配線束となって上側配線１１の経路を形成している。そして、４側面を図４で示したように高抵抗高透磁磁性材料４１で包んで配線束から発生する磁界の散逸を防いでいる。

下側配線１２は、磁気抵抗素子２の直下に近接した部位が下部電極２１となっている。その断面構成は、磁気抵抗素子２の下側に最近接の第６の導体１０６がループ状に巡って第７の導体１０７に電気的に連なり、さらにループ状に巡って第６の導体１０６の下に絶縁膜３を介して積層される。さらに、第８の導体１０８はループ状に巡って第９の導体１０９に電気的に連なり、第７の導体１０７とは絶縁膜３を介して積層される。さらに第９の導体１０９はループ状に巡って第８の導体１０８の上に絶縁膜３を介して第１０の導体１１０となって積層される。

こうして、層間に絶縁膜３を介した３本の導体１０６、１０８、１１０は、断面視で配線束となって下部電極２１を形成している。そして、磁気抵抗素子２と対向する上側面以外の３側面を高抵抗高透磁率磁性材料４１で覆ってヨーク構造にし、下部電極２１から発生した磁界が効率よく磁気抵抗素子２に印加されるようにしている。

また、２本の導体１０７、１０９は、断面視で配線束となってした配線２１を形成している。そして、４側面を高抵抗高透磁磁性材料４１で包んで配線束から発生する磁界の散逸を防いでいる。

なお、ヨーク構造をなす上部電極２０と上側配線１１の経路との間隙、および下部電極２１と下側配線１２の経路との隙間に絶縁膜３を図示しているのは、それぞれの両者が立体配線を介して上下方向に重なるようにループ状を描いて巡っている構成になっているからである。

上部電極２０となる配線束の導体１０１、１０３、１０５と、ループ状に巡って接続される上側配線１１の導体１０２、１０４とがどのようにループ状に連なって電流が流れるかについては図６によって説明する。また、下部電極２１となる配線束の導体１０６、１０８、１１０と、ループ状に巡って接続される下側配線１２の導体１０７、１０９とがどのようにループ状に連なって電流が流れるかについては図７によって説明する。

図６は本発明の第一の実施例の電流の流れる平面の上側配線の模式的断面図である。図６において、上側配線１１は、例えば、数百〜１万数千個も列設された磁気抵抗素子２の上側に配設されている。

磁気抵抗素子２の直上に最近接して第１の導体１０１が設けられている。図面上では第１の導体１０１の右端部から複数層を介して上方にループを描いて第２の導体１０２の右端部へ斜線で陰影を入れた立体配線１３１によって接続される。矢印は電流の流れる方向を示す。また、立体配線１３１は、例えば、ビアあるいはコンタクトホールによって形成されたものである。

引き続き、第２の導体１０２の左端部から第３の導体１０３の左端部へ立体配線１３２によって接続され、第３の導体１０３の右端部から第４の導体１０４の右端部へ立体配線１３３によって接続され、第４の導体１０４の左端部から第５の導体１０５の左端部へ立体配線１３４によって接続された構成になっている。

なお、上部電極２０となる配線束の最上層の第５の導体１０５の上側面と、上側配線１１となる配線束の第２の導体１０２の上側面と第４の導体１０４の下側面とは、ヨーク構造を構成する磁性材料４で覆っているが、導体間を絶縁する絶縁膜と両側面を覆う磁性材料４とは省略している。

こうして、断面図で見ると、上部電極２０を構成している導体１０１〜１０５がループを描いて接続されており、電流がそのループを通って矢印で示したように流れる様子がよく分かる。

図７は本発明の第一の実施例の電流の流れる平面の下側の模式的断面図である。図７に示した磁気抵抗素子２は、図６に示した磁気抵抗素子２と同一のもので、下側配線１２は、列設された磁気抵抗素子２の下側に配設されている。

磁気抵抗素子２の直下に最近接して第６の導体１０６が設けられている。図面上では第６の導体１０６の右端部から複数層を介して下方にループを描いて第７の導体１０７の右端部へ斜線で陰影を入れた立体配線１３５によって接続される。矢印は電流の流れる方向を示す。また、立体配線１３５は、図６と同様に、例えば、ビアあるいはコンタクトホールによって形成されたものである。

引き続き、第７の導体１０７の左端部から第８の導体１０８の左端部へ立体配線１３６によって接続され、第８の導体１０８の右端部から第９の導体１０９の右端部へ立体配線１３７によって接続され、第９の導体１０９の左端部から第１０の導体１１０の左端部へ立体配線１３８によって接続された構成になっている。

なお、下部電極２１となる配線束の最下層の第１０の導体１１０の下側面と、下側配線１２となる配線束の第７の導体１０７の下側面と第９の導体１０９の上側面とは、ヨーク構造を構成する磁性材料４で覆っているが、導体間を絶縁する絶縁膜と両側面を覆う磁性材料４とは省略している。

こうして、断面図で見ると、下部電極２１を構成している導体１０６〜１１０がループを描いて接続されており、電流がそのループに従って矢印で示したように流れる様子がよく分かる。

図８は本発明の第一の実施例のメモリセルの模式的立体図である。一つのメモリセル３００は、一つのトランジスタ９と一つの磁気抵抗素子２とから構成される。

磁気抵抗素子２にデータを書き込むには、配線のループの中に上部電極２０を含むビットライン５と、配線のループの中に下部電極２１を含むライトワードライン６とに電流を流す。ビットライン５に電流を流すことによって磁気抵抗素子２の容易軸に磁界が印加され、ライトワードライン６に流す電流によって磁気抵抗素子２の困難軸に磁界が印加される。磁気抵抗素子２に「１」を書き込む場合と「０」を書き込む場合とで、ビットライン５に流す電流の方向が逆になる。

ポリシリコンあるいはシリサイド層であるワードライン６３は、選択トランジスタのゲートとなり、読み込み時にはＨレベルとなる。読み込み時には、ＶＳＳが接続されているグランドライン７が選択トランジスタを通じ、多数のビアあるいはコンタクトホールなどの立体配線１３０を経由し、磁気抵抗素子２を通じ、ビットライン５と接続される。

磁気抵抗素子２の大きさは、例えば、０．１μｍ×０．２μｍとする。配線幅は、例えば、０．２μｍ程度とする。グランドライン７の厚さは、例えば、０．４μｍとする。メモリセル３００の大きさは、例えば、０．６μｍ×０．８μｍとする。

図９は本発明の第一の実施例の回路図である。ビットライン５はＭ個のメモリセル３００を通り、Ｍ個の磁気抵抗素子２の近傍を通り、Ｍ個の磁気抵抗素子２が接続される。ビットライン５の端部には、ビットライン５に流す電流を制御するために、一方には第１のビットライン書き込み電流制御回路５１１、他方には第２のビットライン書き込み電流制御回路５１２が接続される。このビットライン書き込み電流制御回路５１１、５１２は、必要に応じてビットライン５の両端部とＶＤＤあるいはＶＳＳを接続することによってビットライン５をどちらの方向にも電流を流すことができる。また、ビットライン５に電流を流さないようにすることもできる。

磁気抵抗素子２の抵抗の違いを検出して増幅するセンスアンプ５２がビットラインセレクタ５３を介して接続される。このビットラインセレクタ５３は、Ｎ本のビットライン５から１本のビットライン５のみを選択し、センスアンプ５２と接続する。センスアンプ５２は、ビットライン５を流れる電流と２本あるリファレンスビットラインを流れる電流の平均を比較した結果を、論理回路で扱うことのできるＶＤＤあるいはＶＳＳと同じ電位の信号として出力する。

ライトワードライン６は、Ｎ個のメモリセル３００を通り、Ｎ個の磁気抵抗素子２の近傍を通る。図中のライトワードライン６の左端にはライトワードライン書き込み電流制御回路６１が、右端にはＶＤＤが接続される。ワードラインドライバ６４は必要に応じてライトワードライン６の左端部とＶＳＳを接続することによって、ライトワードライン６を図中の右端から左端へ電流を流したり、流さなかったりできる。

こうして、配線をループ状に複数回巡らすことによって磁気抵抗素子の書き込み電極を配線束にし、少ない書き込み電流で大きな磁界を発生させることができる。その結果、小さい書き込み電流を流しても安定な記憶動作が可能な１Ｔ１ＭＴＪ方式の磁気抵抗素子メモリを実現できる。
〔実施例２〕
実施例２に示す磁気抵抗素子メモリの構成は２Ｔ２ＭＴＪ型で、一つのセル内の二つの磁気抵抗素子の抵抗を比較する方式である。従って、一つのセルが並列に配置された対をなす磁気抵抗素子から構成されており、二つの磁気抵抗素子のそれぞれの上側に近接する二つの上部電極となるビットラインには逆方向の電流が流れて二つの磁気抵抗素子が互いに逆方向に、つまり相補的に磁化されるようになっている。図１０以降で配線の具体的な経路を説明する。

図１０は本発明の第二の実施例の全ての書き込み用配線の模式的断面図である。図１０において、２Ｔ２ＭＴＪ型の磁気抵抗素子メモリ２００では、一つのセル内の二つの磁気抵抗素子２の抵抗を比較するため、複数の磁気抵抗素子２が並列に２列に列設された構成になっている。そして、第１の磁気抵抗素子群２００１と第２の磁気抵抗素子群２００２とに配設された対をなす１組の磁気抵抗素子２のそれぞれが、相補的に磁化されるようになっている。

磁気抵抗素子２の上側では、第１の磁気抵抗素子群２００１に磁界を印加する第１の上部電極２０１と、第２の磁気抵抗素子群２００２に磁界を印加する第２の上部電極２０２とに分かれている。そして、第１の上部電極２０１と第２の上部電極２０２とを構成している配線の間が複数回のループを描いて接続され、上部電極２０１、２０２が配線束となるようになっている。

磁気抵抗素子２の下側では、下部電極２１が並設された第１の磁気抵抗素子群２００１と第２の磁気抵抗素子群２００２に列設された対をなす磁気抵抗素子２のそれぞれの直下に近接して上部電極２０１、２０２の配線束と直交するように横切って配置された構成になっている。

つまり、上部電極２０１、２０１と下部電極２１とが直交差する二つの交点に対をなす１組の磁気抵抗素子２が挟まれた構成になっている。ただし、図１０においては、下側と直交している上側の断面構成が分かり易いように９０°回転して紙面に平行に並べて示している。

図１０において、第１の磁気抵抗素子群２００１を磁気的に制御する第１の上部電極２０１の断面図は、第１の磁気抵抗素子群２００１に列設された磁気抵抗素子２の上側に直近の第１３の導体１１３と、その上に絶縁膜３を挟んで積層された第１１の導体１１１と、さらに、その上に絶縁膜３を挟んで積層された第１５の導体１１５とから構成される。

また、第２の磁気抵抗素子群２００２を磁気的に制御する第２の上部電極２０２の断面図は、第２の磁気抵抗素子群２００２に列設された磁気抵抗素子２の上側に直近の第１４の導体１１４と、その上に絶縁膜３を挟んで積層された第１２の導体１１２と、さらに、その上に絶縁膜３を挟んで積層された第１６の導体１１６とから構成される。

第１の上部電極２０１と第２の上部電極２０２とを構成している６本の導体１１１〜１１６は、導体１１１→導体１１２→〜→導体１１６の符号順にループ状に連なっている。従って、第１の上部電極２０１と第２の上部電極２０２とでは、導体中を流れる電流の方向が逆になっている。上部電極２０１、２０２のそれぞれによって制御される対をなす二つの磁気抵抗素子２が相補的になっている所以である。

こうして、層間に絶縁膜３を介した３本の導体１１３−１１１−１１５、および３本の導体１１４−１１２−１１６のそれぞれは、断面視で配線束となって上部電極２０１、および２０２を形成している。そして、磁気抵抗素子２と対向する下側面以外の３側面を高抵抗高透磁率磁性材料４１で覆ってヨーク構造にし、上部電極２０１および２０２から発生した磁界が効率よく磁気抵抗素子２に印加されるようにしている。

下部電極２１は、磁気抵抗素子２の直下に近接した部位る配置される。その断面構成は、磁気抵抗素子２の直下に近接した第１７の導体１１７がループ状に巡って第１８の導体１１８に電気的に連なり、さらにループ状に巡って第１７の導体１１７の下側に絶縁膜３を介して積層された第１９の導体１１９に連なる。さらに、第１９の導体１１９はループ状に巡って第１８の導体１１８の上側に絶縁膜３を介して積層された第２０の導体１２０に連なる。さらに、第２０の導体１２０はループ状に巡って第１９の導体１１９の下側に絶縁膜３を介して積層された第２１の導体１２１に連なる。

こうして、５本の導体１１７〜１２１は、導体１１７→１１８→〜→１２１の符号順にループ状に連なり、層間に絶縁膜３を介した導体１１７−１１９−１２１の配線束が下部電極２１を形成し、導体１１８−１２０の配線束が下側の配線経路となっている。そして、磁気抵抗素子２と対向する上側面以外の３側面を高抵抗高透磁率磁性材料４１で覆ってヨーク構造にし、下部電極２１から発生した磁界磁界が効率よく磁気抵抗素子２に印加されるようにしている。

また、断面視で配線束となっている２本の導体１１８−１２０は、下側の配線経路として４側面を高抵抗高透磁磁性材料４１で包み、配線から発生する磁界が散逸しないようにしている。

なお、第１の上部電極２０１となる配線束の導体１１３〜１１１−１１５と、第２の上部電極２０２となる配線束の導体１１４〜１１２−１１６とが、ループ状に巡って接続される配線経路は図１１で説明する。また、下部電極２１となる配線束の導体１１７、１１９、１２１とループ状に巡って接続される下側配線１２の導体１１８、１２０とがどのようにループ状に連なっているかは図１２によって説明する。

図１１は本発明の第二の実施例の上側配線の模式図である。２Ｔ２ＭＴＪ型の磁気抵抗素子メモリ２００は、例えば、Ｍ組２Ｍ個の磁気抵抗素子２が相補的に２分されており、一方が第１の磁気抵抗素子群２００１として、他方が第２の磁気抵抗素子群２００２として配設されている。そして、二つの磁気抵抗素子群２００１、２００２のそれぞれの磁気抵抗素子２の直上に近接した上側配線１１のそれぞれは、第１のビットライン５０１と第２のビットライン５０２とになって配線されている。

つまり、図１１において、第１の磁気抵抗素子群２００１の左端部から導入された第１１の導体１１１は、Ｍ個が列設された第１の磁気抵抗素子群２００１の磁気抵抗素子２の上に近接して右端部に達し、ループを描いて第１２の導体１１２となり、第２の磁気抵抗素子群２００２の右端部からＭ個の第２の磁気抵抗素子群２００２の磁気抵抗素子２の上側に近接して左端部へ達する。次いで、再びループを描いて第１の磁気抵抗素子群２００１の左端部から導入された第１３の導体１１３は、第１１の導体１１１の下側のＭ個が列設された第１の磁気抵抗素子群２００１の磁気抵抗素子２の直上に最近接して右端部に達する。

第１３の導体１１３とループを描いて連なる第１４の導体１１４は同じ階層であるが、ループを描く部位でトランジスタを介するために下の層を通過する。このトランジスタは、第１のビットライン書き込み電流制御回路５１１と呼ばれる。このビットライン書き込み電流制御回路５１１を経由してループを描いて第１４の導体１１４となり、第２の磁気抵抗素子群２００２の右端部から第１２の導体１１２の下側のＭ個の第２の磁気抵抗素子群２００２の磁気抵抗素子２の直上に最近接して左端部へ達する。

さらに、再びループを描いて第１の磁気抵抗素子群２００１の左端部から第１１の導体１１１の上側に導入された第１５の導体１１５としてＭ個が列設された磁気抵抗素子２の上に近接して右端部に達し、ループを描いて第１６の導体１１６となり、第２の磁気抵抗素子群２００２の右端部から第１４の導体１１４の上側のＭ個の磁気抵抗素子２の上に近接して左端部へ達する。図示してないが、第１１の導体１１１と第１６の導体１１６の図面上の左側には電流を制御するためのトランジスタ群が接続される。これらのトランジスタ群は第２のビットライン書き込み電流制御回路と呼ばれる。

つまり、６本の導体１１１〜１１６は、磁気抵抗素子２の上側に近接している側から３本の導体１１３−１１１−１１５が配線束となって第１の磁気抵抗素子群２００１の第１の上部電極２０１になっている。また、第１の上部電極２０１とループを描いて連なっている３本の導体１１４−１１２−１１６が配線束となって第２の磁気抵抗素子群２００２の第２の上部電極２０２を構成している。

第１の上部電極２０１と第２の上部電極２０２とは、図１１から分かるように、ループを描いて連なっている。その結果、第１の磁気抵抗素子群２００１と第２の磁気抵抗素子群２００２とのそれぞれにＭ個ずつ列設されている磁気抵抗素子２に対しては、互いに流れる電流の方向が逆になっており、従って、第１の磁気抵抗素子群２００１と第２の磁気抵抗素子群２００２とは、逆方向に磁化される。

つまり、第１の磁気抵抗素子群２００１に列設されたＭ個の磁気抵抗素子２と第２の磁気抵抗素子群２００２に列設されたＭ個の磁気抵抗素子２とは、互いに相補的に磁化されることになり、２Ｔ２ＭＴＪ型の磁気抵抗素子メモリを構成する所以である。

図１２は本発明の第二の実施例の下側配線の模式図である。下側配線１２は、２Ｔ２ＭＴＪ型の磁気抵抗素子メモリではライトワードラインであり、図１０の図面上では奥行き方向に対になっている第１の上部電極２０１と第２の上部電極２０２とに直交するように下部電極２１が構成されている。

下部電極２１は、下側配線１２と、対をなす二つの上部電極との交点部位に挟まれた対をなす磁気抵抗素子２の下側に近接するように設けられる。先ず第１７の導体１１７が通り、ループを描いて下側配線１２の第１８の導体１１８に連なり、再びループを描いて第１９の導体１１９となって第１７の導体１１７の下側に重なり、さらにループを描いて第２０の導体１２０となり、三たび第２１の導体１２１となって第１９の導体１１９の下側に重なった構成になっている。

つまり、ループを描いて３回巡る下側配線１２のうち、磁気抵抗素子２の下側に近接している３本の導体１１７−１１９−１２１が配線束となって下部電極２１を構成している。そして、下部電極２１の配線束に連なる２本の導体１１８−１２０が配線束となってループを形成している。

図１３は本発明の第二の実施例のメモリセルの模式的立体図である。図において、一つのメモリセル３０１は、二つの磁気抵抗素子２と二つのトランジスタとから構成されている。ただし、磁気抵抗素子２の一つは隠れて見えない。

第１の上部電極２０１と第２の上部電極２０２とからなるビットライン５が対をなす二つの磁気抵抗素子２の上側に近接して２列に並設されており、直交した下部電極２１がライトワードライン６として磁気抵抗素子２の下側に近接して設けられている。

第１の上部電極２０１は、３本の導体１１３−１１１−１１５が配線束になっており、第２の上部電極２０２は、３本の導体１１４−１１２−１１６が配線束になってループ状に連なっている。また、下部電極２１は、３本の導体１１７−１１９−１２１が配線束になっており、２本の導体１１８−１２０がループ状に連なっている。

上部電極２０１、２０２からなるビットライン５と、下部電極２１からなるライトワードライン６とに電流を流すと磁気抵抗素子２にデータが書き込まれる。ビットライン５に流す電流によって磁気抵抗素子２の容易軸方向に磁界が印加され、ライトワードライン６に流す電流によって磁気抵抗素子２の困難軸方向に磁界が印加される。

ビットライン５に電流を流すと第１の上部電極２０１と第２の上部電極２０２とに流れる電流が常に逆方向になる。従って、対をなす二つの磁気抵抗素子２には、常に互いに反対のデータが相補的に書き込まれる。例えば、ビットライン５で第１の上部電極２０１が図中で左から右方向に電流を流すと、第２の上部電極２０２が図中で右から左方向に電流が流れ、状態「０」が書き込まれ、ビットライン５で第１の上部電極２０１が図中で右から左方向に電流を流すと、第２の上部電極２０２が図中で左から右方向に電流が流れ、状態「１」が書き込まれる。

ポリシリコンあるいはポリサイド層であるワードライン６３は、選択トランジスタのゲートとなり、読み出し時にはＨ（ハイレベル）となる。読み出し時には、ＶＳＳが接続されているグランドライン６２が選択トランジスタを通じ、多数のビアあるいはコンタクトホールなどの立体配線１３０を経由して、磁気抵抗素子２を通してビットライン５に接続される。

磁気抵抗素子２の大きさは、例えば、０．１μｍ×０．２μｍとする。配線の幅は、例えば、０．２μｍとする。さらに、グランドライン６２の厚さは、例えば、０．４μｍとする。メモリセル３００の大きさは、例えば、０．６μｍ×０．８μｍとする。

図１４は本発明の第二の実施例の回路図である。図において、ビットライン５は、片道でＭ個のメモリセル３０１を通り、Ｍ個の磁気抵抗素子２の近傍を通り、Ｍ個の磁気抵抗素子２が接続される。結局、往復でＭ個のメモリセル３０１のそれぞれを２回通り、２Ｍ個の磁気抵抗素子２の近傍を通り、２Ｍ個の磁気抵抗素子２が接続される。

ビットライン５の両端部には、ビットライン５に流す電流を制御するために第２のビットライン書き込み電流制御回路５１２が接続される。ビットライン５の両端に接続された第２のビットライン書き込み電流制御回路５１２は、必要に応じてビットライン５の両端部とＶＤＤあるいはＶＳＳと接続することによって、ビットライン５のどちらの方向にも電流を流すことができ、またビットライン５に電流を流さないようにすることもできる。

また、ビットライン５の抵抗の違いを検出して増幅するセンスアンプ５２が、ビットラインセレクタ５３を介して接続される。ビットラインセレクタ５３は、Ｎ組のビットライン５から１組のビットライン５のみを選択し、センスアンプ５２と接続する。センスアンプ５２は、１組２本のビットライン５に流れる電流を比較した結果を、論理回路で扱うことができるＶＤＤあるいはＶＳＳと同じ電位の信号として出力する。センスアンプ５２の近くには、書き込み時のみ電流を流す経路を作るビットライン書き込み電流制御回路５１が置かれる。

ライトワードライン６は、Ｎ個のメモリセル３０１を通り、２Ｎ個の磁気抵抗素子２の近傍を通る。図中のライトワードライン６の左端には、ライトワードライン書き込み電流制御回路６１が、右端にはＶＤＤが接続される。ライトワードライン書き込み電流制御回路６１は、必要に応じてライトワードライン６の左端部とＶＳＳとを接続することによって、ライトワードライン６に図中の右端から左端に電流を流すことができ、また流さないようにすることもできる。
〔実施例３〕
図１５はカーボンナノチューブを用いたときの配線の模式的断面図で、図１５（Ａ）は図３（Ａ）に対応する上部電極の模式的断面図、図１５（Ｂ）は図３（Ｂ）に対応する下部電極の模式的断面図である。

図１５（Ａ）において、３本の第１の導体１０１と第３の導体１０３と第５の導体１０５とがループを描きながら絶縁膜３に囲まれて３回巡って配線束となって上部電極２０を構成している。そして、第１の導体１０１が図示してない磁気抵抗素子と近接して対向する下側面以外の３側面が磁性材料４によってヨーク構造になっている。

図１５（Ｂ）において、３本の第６の導体１０６と第８の導体１０８と第１０の導体１１０とがループを描きながら絶縁膜３に囲まれて３回巡って配線束となって下部電極２１を構成している。そして、第６の導体１０６が図示してない磁気抵抗素子と近接して対向する上側面以外の３側面が磁性材料４によってヨーク構造になっている。

上部電極２０の３本の導体１０１、１０３、１０５および下部電極２１の３本の導体１０６、１０８、１１０がカーボンナノチューブ製となっている。

カーボンナノチューブは、断面円形であり、数ｎｍφになるように製造できる。しかも、ＣｕやＡｌなどの良導電性金属に比べて数桁高い電流密度が得られる。従って、例えば、２０本といった複数本のカーボンナノチューブを縦横に並べることによって小さい断面に大きな電流を流せることと等価になる。このことによって、電流当たりの磁界が飛躍的に向上できる。
〔実施例４〕
図１６は本発明の構造に突起を設けた構造の模式図である。図１６において、図４（Ａ）に示したヨーク構造の上部電極２０の磁性材料４や図４（Ｂ）に示したヨーク構造の下部電極２１の磁性材料４の磁気抵抗素子に近接して開口した磁性材料４の上または下の側端面に突起４２を設けた構成にする。

磁性材料４に設けた突起４２は、磁性材料４からなるヨーク構造に囲まれた配線束１０を流れる電流の方向に沿って磁界分布を作る。もちろん、磁性材料４が、図１６で示したように高抵抗高透磁率磁性材料４１から構成されていてもよい。その結果、電極２０、２１を構成する配線束１０に流す電流当たりの磁界をさらに強めることができる。突起４２の高さは、例えば、２０〜５０ｎｍが適する。
〔実施例５〕
図１７は本発明の第一の製造方法（その１）、図１８は本発明の第一の製造方法（その２）、図１９は本発明の第一の製造方法（その３）、図２０は本発明の第一の製造方法（その４）である。なお、実施例５は、請求項５に記載した第一の磁気抵抗素子の製造方法に関わるもので、ｎ＝３なので、レジスト膜や穴の追番は異なっている。

図１７〜図２０の第一の製造方法は、図４（Ａ）および図５に模式的に示した磁気抵抗素子の直上に近接して配置される上側配線の経路のうち、上部電極の製造工程を示したものである。

図１７〜図２０の第一の製造方法は、本発明になる図４（Ａ）に模式的に示した磁気抵抗素子の直上に近接した上側配線の経路のうちの上部電極の部位の製造工程を示したものである。

図１７（Ａ）において、絶縁膜３は、例えば、ＳｉＯ₂の薄膜で、図示してないが磁気抵抗素子の直上にＣＶＤ法などによって堆積したもので、絶縁膜３の表面は平坦面になっている。

図１７（Ｂ）において、絶縁膜３の上に第１のレジスト膜７１を塗布し、露光、現像してパターニングしたあと、絶縁膜３をエッチングして第１の穴８１を開ける。そして、アッシャによって第１のレジスト膜７１を除去する。

図１７（Ｃ）において、めっきなどによって、研磨加工後に第１の導体１０１となる、例えば、Ｃｕなどの導体金属を堆積させて第１の穴８１を埋める。

図１７（Ｄ）において、第１の導体１０１となる余分に堆積した表面を化学的機械的研磨（ＣＭＰ）によって平坦になるように絶縁膜３の平坦面まで研磨して削り取ると第１の導体１０１が完成する。ＣＭＰで研磨に用いるガスには、例えば、ＣＦ₄とＣＦＨ₃との混合ガスやＣｌ₂ガスなどを用いる。

図１７（Ｅ）〜図１７（Ｌ）は、図１７（Ａ）〜図１７（Ｄ）の第１の導体１０１を製造する工程と同じ製造工程を２回繰り返して３本の配線束を形成するものである。

すなわち、図１７（Ｅ）において、ＣＭＰによって面一になった第１の導体１０１と絶縁膜３の上にＣＶＤによって絶縁膜３を積み増して全面を覆う。

図１７（Ｆ）において、絶縁膜３の上に第２のレジスト膜７２を塗布し、露光、現像してパターニングしたあと、絶縁膜３をエッチングして第２の穴８２を開けたあと、アッシャによって第２のレジスト膜７２を除去する。

図１７（Ｇ）において、めっきなどによって、研磨加工後に第３の導体１０３となる、例えば、Ｃｕなどの導体金属を堆積させて第２の穴８２を埋める。

図１８（Ｈ）において、第３の導体１０３となる余分に堆積した表面をＣＭＰによって絶縁膜３の平坦面まで研磨加工によって削り取ると第３の導体１０３が完成する。

図１８（Ｉ）において、ＣＭＰによって面一になった第３の導体１０３と絶縁膜３の上にＣＶＤによって絶縁膜３を積み増して全面を覆う。

図１８（Ｊ）において、絶縁膜３の上に第３のレジスト膜７３を塗布し、露光、現像してパターニングしたあと、絶縁膜３をエッチングして第３の穴８３を開ける。そして、アッシャによって第３のレジスト膜７３を除去する。

図１８（Ｋ）において、めっきなどによって、研磨加工後に第５の導体１０５となる、例えば、Ｃｕなどの導体金属を堆積させて第３の穴８３を埋める。

図１９（Ｌ）において、第５の導体１０５となる余分に堆積した表面をＣＭＰによって絶縁膜３の平坦面まで研磨加工によって削り取ると第５の導体１０５が完成する。こうして、第１の導体１０１−第３の導体１０３−第５の導体１０５の３本の導体が絶縁膜３を挟んで配線束となる原形ができあがる。

図１９（Ｍ）において、面一に研磨加工した第５の導体１０５と絶縁膜３との全面に第４のレジスト膜７４を塗布し、露光、現像してパターニングしたあと、導体１０５、１０３、１０１の両側端面を断ち切るように絶縁膜３をエッチングして第４の穴８４を開ける。そして、アッシャによって第４のレジスト膜７４を除去する。

図１９（Ｎ）において、第４の穴８４を埋め尽くして第５の導体１０５と絶縁膜３の上にも積もるようにスパッタなどによって磁性材料４を堆積する。磁性材料４の密着性をよくするためには、磁性材料４をスパッタする前に予めＴａなどの下地薄膜を付着させるとよい。また、図１９（Ｍ）における第４の穴８４の内壁に導体１０５−１０３−１０１の側端面が露出している場合には、配線束となる３本の導体間の絶縁を保つために磁性材料４には高抵抗高透磁率磁性材料４１を用いる。

図２０（Ｏ）において、磁性材料４の全面に第５のレジスト膜７５を塗布し、露光、現像してパターニングしたあと、磁性材料４の表面の不要部位をエッチングによって除去する。第５のレジスト膜７５をアッシャによって除去すれば、磁性材料４によって配線束を囲んだヨーク構造ができあがる。

図２０（Ｐ）において、エッチングによって露出した絶縁膜３と磁性材料４との表面に絶縁膜３をＣＶＤによって積み増す。

図２０（Ｑ）において、盛り上がった絶縁膜３の上をＣＭＰによって削り落とし平坦にする。

こうしてできあがった図２０（Ｑ）に示したものは、図５に模式的に示した上側配線の経路のうちの磁気抵抗素子の直上に近接して配置される上部電極２０である。
〔実施例６〕
図２１は本発明の第二の製造方法（その１）、図２２は本発明の第二の製造方法（その２）、図２３は本発明の第二の製造方法（その３）、図２４は本発明の第二の製造方法（その４）である。なお、実施例６は、付記６に記載した第二の磁気抵抗素子の製造方法に関わるもので、ｍ＝３なので、レジスト膜や穴の追番は異なっている。

図２１〜図２４の第二の製造方法は、図４（Ｂ）および図５に模式的に示した磁気抵抗素子の直下に近接して配置される下側配線の経路のうち、下部電極の製造工程を示したものである。

図２１（Ａ）において、絶縁膜３は、例えば、ＳｉＯ₂の薄膜で、図示してないが磁気抵抗素子の直下にＣＶＤ法などによって堆積したもので、絶縁膜３の表面は平坦面になっている。

図２１（Ｂ）において、絶縁膜３の上に第６のレジスト膜７６を塗布し、露光、現像してパターニングしたあと、絶縁膜３をエッチングして第５の穴８５を開ける。そして、アッシャによって第６のレジスト膜７６を除去する。

図２１（Ｃ）において、スパッタなどによって下部電極を囲むヨーク構造の底部位となる磁性材料４を堆積させて第５の穴８５を埋める。

図２１（Ｄ）において、磁性材料４の余分に堆積した表面を化学的機械的研磨（ＣＭＰ）によって平坦になるように絶縁膜３の平坦面まで研磨して削り取るとヨーク構造の底部位となる磁性材料４が完成する。

図２１（Ｅ）において、表面を研磨して平滑にした磁性材料４と絶縁膜３との平滑面上に絶縁膜３を堆積する。

図２１（Ｆ）において、絶縁膜３の上に第７のレジスト膜７７を塗布し、磁性材料４の表面が露出し、両端部が残るよう第６の穴８６を開ける。そして、アッシャによって第７のレジスト膜７７を除去する。

図２１（Ｇ）において、めっきなどによって、研磨加工後に第１０の導体１１０となる、例えば、Ｃｕなどの導体金属を堆積させて第６の穴８６を埋める。

図２２（Ｈ）において、第１０の導体１１０となる余分に堆積した表面をＣＭＰによって平坦になるように絶縁膜３の平坦面まで研磨して削り取ると第１０の導体１１０が完成する。ＣＭＰで研磨に用いるガスには、例えば、ＣＦ₄とＣＦＨ₃との混合ガスやＣｌ₂ガスなどを用いる。

図２２（Ｉ）〜図２３（Ｐ）は、図２１（Ｅ）〜図２２（Ｈ）の第１０の導体１１０を製造する工程と同じ製造工程をさらに２回繰り返して合計３本の配線束を形成するものである。

すなわち、図２２（Ｉ）において、ＣＭＰ加工によって面一になった第１０の導体１１０と絶縁膜３の上にＣＶＤによって絶縁膜３を積み増して全面を覆う。

図２２（Ｊ）において、絶縁膜３の上に第８のレジスト膜７８を塗布し、露光、現像してパターニングしたあと、絶縁膜３をエッチングして第７の穴８７を開けたあと、アッシャによって第８のレジスト膜７８を除去する。

図２２（Ｋ）において、めっきなどによって、研磨加工後に第８の導体１０８となる、例えば、Ｃｕなどの導体金属を堆積させて第７の穴８７を埋める。

図２２（Ｌ）において、第８の導体１０８となる余分に堆積した表面をＣＭＰによって絶縁膜３の平坦面まで研磨加工によって削り取ると第８の導体１０８が完成する。

図２３（Ｍ）において、ＣＭＰによって面一になった第３の導体１０３と絶縁膜３の上にＣＶＤによって絶縁膜３を積み増して全面を覆う。

図２３（Ｎ）において、絶縁膜３の上に第９のレジスト膜７９を塗布し、露光、現像してパターニングしたあと、絶縁膜３をエッチングして第８の穴８８を開ける。そして、アッシャによって第９のレジスト膜７９を除去する。

図２３（Ｏ）において、めっきなどによって、研磨加工後に第６の導体１０６となる、例えば、Ｃｕなどの導体金属を堆積させて第８の穴８８を埋める。

図２３（Ｐ）において、第６の導体１０６の余分に堆積した表面をＣＭＰによって絶縁膜３の平坦面まで研磨加工によって削り取ると第６の導体１０６が完成する。こうして、下部電極を囲むヨーク構造の底部位となる磁性材料４から順次第１０の導体１１０−第８の導体１０８−第６の導体１０６の３本の導体が絶縁膜３を挟んで配線束となる原形ができあがる。

図２４（Ｑ）において、面一に研磨した第６の導体１０６と絶縁膜３との全面に第１０のレジスト膜７１０を塗布し、露光、現像してパターニングしたあと、導体１０６、１０８、１１０の両側端面を断ち切るように絶縁膜３をエッチングし、磁性材料４の両端部が露出するように第９の穴８９を開ける。そして、アッシャによって第１０のレジスト膜７１０を除去する。

図２４（Ｒ）において、第９の穴８９を埋め尽くして第６の導体１０６と絶縁膜３の上にも積もるようにスパッタなどによって磁性材料４を堆積する。磁性材料４の密着性をよくするためには、磁性材料４をスパッタする前に予めＴａなどの下地薄膜を付着させるとよい。また、第９の穴８９の内壁に導体１０６−１０８−１１０の側端面が露出している場合には、配線束となる３本の導体間の絶縁を保つために磁性材料４には高抵抗高透磁率磁性材料４１を用いる。

図２４（Ｓ）において、第６の導体１０６と絶縁膜３の全面に余分に堆積した磁性材料４をＣＭＰによる研磨加工によって削り取り、磁性材料４の研磨面が第６の導体１０６と絶縁膜３と面一になればヨーク構造ができ上がる。

こうしてでき上がった図２４（Ｓ）に示したものは、図５に模式的に示した下側配線の経路のうちの磁気抵抗素子の直下に近接して配置される下部電極２１である。

なお、図５に模式的に示した上、下側配線の配線束を磁性材料によって４側面が覆われたヨーク構造の製造方法は、本発明になる第１の製造方法と第２の製造工方法とを組み合わせることによって製造することができる。

また、本発明になる第一の製造方法で２Ｔ２ＭＴＪ型の磁気抵抗素子メモリの上部電極の製造方法を例示し、第二の製造方法で２Ｔ２ＭＴＪ型の磁気抵抗素子メモリの下部電極の製造方法を例示した。しかし、両製造方法はこれに限定されるものではなく、１Ｔ１ＭＴＪ型の磁気抵抗素子メモリの上・下電極の製造にも適用できる。

さらに、上部電極や下部電極の複数本の導体からなる配線束と、上側配線や下側配線とからなる配線束とは幾重にもループを描いて接続される。このループを描いて巡る部位には、適宜、従来から用いられるビアあるいはコンタクトホールによる立体配線を適用することができ、種々の変形が可能である。

さらに、上部電極や下部電極、上側配線や下側配線の複数層をなす配線束の構成は、垂直方向に層状に束ねても、水平方向に並べて束ねても、磁気的な効果は変わらず、種々の変形が可能である。ただし、できるだけ小形に構成するためには、スペースファクタを考慮して、層状に上下方向に積み上げるようにした方がよい。

さらに、配線や絶縁層、ヨーク構造を構成する磁性材料には、例示した材料に限定するものだけでなく、種々の変形が可能である。

さらに、配線束のループの描き方は、ループの途中で接続される電流制御回路などの外部回路との結線に便利なように階層が入れ代わる結線もあり、層間を上下して立体配線した例示の構成に限定されるものではなく、種々の変形が可能である。

（付記１）複数の磁気抵抗素子を書き込み用電極によって書き込みを行う磁気抵抗素子メモリにおいて、
該書き込み用電極は、電気的に絶縁された複数本の配線束からなり、
該配線束は、１本の配線がループ状に複数回束ねられたものである
ことを特徴とする磁気抵抗素子メモリ。

（付記２）該配線束は、該複数の磁気抵抗素子の両端の外側でコンタクトホールを介して配線間が接続されている
ことを特徴とする付記１記載の磁気抵抗素子メモリ。

（付記３）該配線束は、磁性材料で覆われており、少なくとも該磁気抵抗素子に近接する部位に対向する側面が開口している
ことを特徴とする付記１記載の磁気抵抗素子メモリ。

（付記４）該磁性材料が、少なくとも高透磁率で高抵抗の磁性材料からなる
ことを特徴とする付記３記載の磁気抵抗素子メモリ。

（付記５）該配線束が、カーボンナノチューブの配線からなる
ことを特徴とする請求項１記載の磁気抵抗素子メモリ。

（付記６）磁気抵抗素子メモリの製造方法であって、書き込み用電極となる配線束が磁気抵抗素子の下側に近接する部位において、
絶縁膜を堆積し、電極形成部位以外に第１のレジスト膜を形成してパターニングし、エッチングを行って該絶縁膜に第１の穴を開けたあと、該第１のレジスト膜を除去し、該第１の穴に配線用導体を堆積したあとＣＭＰ（化学的機械的研磨）によって配線を平坦にする第１の配線形成工程と、
次いで、該第１の配線形成工程をｎ（ｎ≧２）回繰り返して、該配線を該絶縁膜を介在させて順次積層するｎ層の配線束形成工程と、
次いで、第２のレジスト膜を形成してパターニングし、エッチングを行って積層された該配線の外側面が露出する第２の穴を開けたあと、該第２のレジスト膜を除去し、該第２の穴に第１の磁性体を堆積する第１の磁性体形成工程と、
次いで、第３のレジスト膜を形成してパターニングし、エッチングを行って該配線が形成された部位以外の該第１の磁性体を除去したあと、該第３のレジスト膜を除去する工程と、
次いで、該絶縁膜を堆積し、ＣＭＰによって該絶縁膜の表面を平坦にする仕上げ工程とからなる第一の磁気抵抗素子の製造工程
を含むことを特徴とする磁気抵抗素子メモリの製造方法。

（付記７）磁気抵抗素子メモリの製造方法であって、書き込み用電極となる配線束が磁気抵抗素子の下側に近接する部位において、
絶縁膜を堆積し、電極形成部位以外に第４のレジスト膜を形成してパターニングし、エッチングを行って該絶縁膜に第３の穴を開けたあと、該第４のレジスト膜を除去し、該第３の穴に第２の磁性体を堆積したあとＣＭＰ（化学的機械的研磨）によって表面を平坦にする第２の磁性体形成工程と、
次いで、絶縁膜を堆積し、電極形成部位以外に第５のレジスト膜を形成してパターニングし、エッチングを行って該絶縁膜に第４の穴を開けたあと、該第５のレジスト膜を除去し、該第４の穴に配線用導体を堆積したあとＣＭＰによって配線を平坦にする第２の配線形成工程と、
次いで、該第２の配線形成工程をｍ（ｍ≧２）回繰り返して、該配線を該絶縁膜を介在させて順次積層するｍ層の配線束形成工程と、
次いで、第６のレジスト膜を形成してパターニングし、エッチングを行って積層された該配線の外側面が露出する第５の穴を開けたあと、該第６のレジスト膜を除去し、該第５の穴に第３の磁性体を堆積したあとＣＭＰによって該第３の磁性体の表面を平坦にする仕上げ工程とからなる第二の磁気抵抗素子の製造工程
を含むことを特徴とする磁気抵抗素子メモリの製造方法。

（付記８）磁気抵抗素子の直上の配線束からなる書き込み電極は、該配線束の下部以外の上部と両側面の３側面が高透磁率磁性材料によって覆われており、
該配線束が折り返えす部位においては、該配線束の下部以外の上側面と両側面の３側面か、あるいは上下側面と両側面との４側面が高透磁率磁性材料によって覆われており、
該磁気抵抗素子の直下の配線束からなる下部電極は、該配線束の上部以外の下部と両側面の３側面が高透磁率磁性材料によって覆われており、
該配線束が折り返えす部位においては、該配線束の下部以外の上部と両側面の３側面か、あるいは上下部と両側面との４側面が高透磁率磁性材料によって覆われている
ことを特徴とする付記３記載の磁気抵抗素子メモリ。

（付記９）連設された複数の磁気抵抗素子の少なくとも対をなす磁気抵抗素子の磁化状態を相補的に記憶する磁気抵抗素子メモリにおいて、
該磁気抵抗素子の自由層の容易軸方向を書き換える側の配線束からなる電極が、一端から第１の磁気抵抗素子群の直上または直下を通り、他端で折り返して該第１の磁気抵抗素子群と反対の磁化状態に書き込まれる第２の磁気抵抗素子群の直上または直下を通る水平方向の複数回のループをなしており、
該配線束は、該第１の磁気抵抗素子群と第２の磁気抵抗素子群のなす該磁気抵抗素子の最両端の外側でビアあるいはコンタクトホールによって上下に隣接する配線間が順次接続されており、
第１の磁気抵抗素子群と第２の磁気抵抗素子群とは、直上または直下の電極を流れる電流が互いに逆方向になっている
ことを特徴とする付記３記載の磁気抵抗素子メモリ。

（付記１０）該配線束を覆う該磁性材料が、少なくとも該磁気抵抗素子に近接する部位で突出している
ことを特徴とする付記３記載の磁気抵抗素子メモリ。

本発明の第一の実施例の上側配線の模式的断面図である。本発明の第一の実施例の下側配線の模式的断面図である。ヨーク構造を用いたときの配線束の一例の模式的断面図である。ヨーク構造を用いたときの配線束の他の例の模式的断面図である。本発明の第一の実施例の全ての書き込み用配線の模式的断面図である。本発明の第一の実施例の電流の流れる平面の上側配線の模式的断面図である。本発明の第一の実施例の電流の流れる平面の下側配線の模式的断面図である。本発明の第一の実施例のメモリセルの模式的立体図である。本発明の第一の実施例の回路図である。本発明の第二の実施例の全ての書き込み用配線の模式的断面図である。本発明の第二の実施例の上側配線の模式図である。本発明の第二の実施例の下側配線の模式図である。本発明の第二の実施例のメモリセルの模式的立体図である。本発明の第二の実施例の回路図である。カーボンナノチューブを用いたときの配線の模式的断面図である。本発明の構造に突起を設けた構造の模式図である。本発明の第一の製造方法（その１）である。本発明の第一の製造方法（その２）である。本発明の第一の製造方法（その３）である。本発明の第一の製造方法（その４）である。本発明の第二の製造方法（その１）である。本発明の第二の製造方法（その２）である。本発明の第二の製造方法（その３）である。本発明の第二の製造方法（その４）である。従来の１Ｔ１ＭＴＪ型ＭＲＡＭの回路図である。従来の１Ｔ１ＭＴＪ型ＭＲＡＭのメモリセルの構造である。従来の２Ｔ２ＭＴＪ型ＭＲＡＭの回路図である。従来の２Ｔ２ＭＴＪ型ＭＲＡＭのメモリセルの構造である。磁気抵抗素子の積層構造の一例を示す断面図である。従来のヨーク構造をもつ配線の断面図である。

符号の説明

１配線
１０配線束１１上側配線１２下側配線
１０１〜１２０第１の導体〜第２０の導体
１３１〜１３８立体配線
２磁気抵抗素子
２０上部電極２１下部電極
２０１第１の上部電極
２０２第２の上部電極
２００１第１の磁気抵抗素子群
２００２第２の磁気抵抗素子群
３絶縁膜
４磁性材料
４１高抵抗高透磁率磁性材料
４２突起
５ビットライン
５０１第１のビットライン
５０２第２のビットライン
５１１第１のビットライン書き込み電流制御回路
５１２第２のビットライン書き込み電流制御回路
５２センスアンプ
５３ビットラインセレクタ
６ライトワードライン
６１書き込み電流制御回路
６２グランドライン
６３ワードライン
６４ワードラインドライバ
７１〜７１０第１のレジスト層〜第１０のレジスト層
８１〜８９第１の穴〜第９の穴
９選択トランジスタ
２００磁気抵抗素子メモリ
３００、３０１メモリセル

Claims

複数の磁気抵抗素子を書き込み用電極によって書き込みを行う磁気抵抗素子メモリにおいて、
該書き込み用電極は、電気的に絶縁された複数本の配線束からなり、
該配線束は、１本の配線がループ状に複数回巡って束ねられたものである
ことを特徴とする磁気抵抗素子メモリ。
該配線束は、該複数の磁気抵抗素子の両端の外側でコンタクトホールを介して配線間が接続されている
ことを特徴とする請求項１記載の磁気抵抗素子メモリ。
該配線束は、磁性材料で覆われており、少なくとも該磁気抵抗素子に近接する部位では該磁気抵抗素子に対向する側面が開口している
ことを特徴とする請求項１記載の磁気抵抗素子メモリ。
該配線束が、カーボンナノチューブの配線からなる
ことを特徴とする請求項１記載の磁気抵抗素子メモリ。
磁気抵抗素子メモリの製造方法であって、書き込み用電極となる配線束が磁気抵抗素子の上側に近接する部位において、
絶縁膜を堆積し、電極形成部位以外に第１のレジスト膜を形成してパターニングし、エッチングを行って該絶縁膜に第１の穴を開けたあと、該第１のレジスト膜を除去し、該第１の穴に配線用導体を堆積したあとＣＭＰ（化学的機械的研磨）によって配線を平坦にする第１の配線形成工程と、
次いで、該第１の配線形成工程をｎ（ｎ≧２）回繰り返して、該配線を該絶縁膜を介在させて順次積層するｎ層の配線束形成工程と、
次いで、第２のレジスト膜を形成してパターニングし、エッチングを行って積層された該配線の外側面が露出する第２の穴を開けたあと、該第２のレジスト膜を除去し、該第２の穴に第１の磁性体を堆積する第１の磁性体形成工程と、
次いで、第３のレジスト膜を形成してパターニングし、エッチングを行って該配線が形成された部位以外の該第１の磁性体を除去したあと、該第３のレジスト膜を除去する工程と、
次いで、該絶縁膜を堆積し、ＣＭＰによって該絶縁膜の表面を平坦にする仕上げ工程とからなる第一の磁気抵抗素子の製造工程
を含むことを特徴とする磁気抵抗素子メモリの製造方法。