JP2004193346A - 磁気メモリ及び磁気メモリ製造方法 - Google Patents

Abstract

【課題】磁気メモリの書き込みの際、書き込み電流を低減でき、磁気メモリの消費電力を低減可能な磁気メモリを提供する。
【解決手段】基板１０、第１絶縁膜５、複数の第１信号線２、複数のメモリセル１、第１層間絶縁膜６、第２絶縁膜４及び複数の第２信号線３を備える磁気メモリを用いる。第１絶縁膜５は、基板１０上に設けられる。第１信号線２は、第１絶縁膜５に埋め込まれ第１方向に延伸する。メモリセル１は、第１信号線２上の第２信号線３と交差する位置に設けられ、記憶されるデータに応じて磁化方向が反転する自発磁化を有する。第１層間絶縁膜６は、第１絶縁膜５及び第１信号線２上に、メモリセル１を囲む。第２絶縁膜４は、第１層間絶縁膜６上に設けられる。第２信号線３は、第２絶縁膜１０に埋め込まれ、第１方向に垂直な第２方向に延伸する。第１絶縁膜５及び第２絶縁膜４は、高透磁率磁性材料を含む。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、磁気メモリに関し、特に、磁界を集中させる構造を有する配線を備えた磁気メモリ及び磁気メモリ製造方法に関する。
【０００２】
【従来の技術】
不揮発性素子として磁気ランダムアクセスメモリ（Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ：以下「ＭＲＡＭ」という）の技術が知られている。ＭＲＡＭは、メモリセルとして磁気トンネル抵抗素子（Ｔｕｎｎｅｌｉｎｇ Ｍａｇｎｅｔｏ Ｒｅｓｉｓｔｉｖｅ ｅｌｅｍｅｎｔ：以下「ＴＭＲ素子」という）を使用する。このＴＭＲ素子について、図１６を参照して説明する。
【０００３】
図１６は、磁気メモリセルに含まれるＴＭＲ素子の原理を示した図である。ＴＭＲ素子１２０は、反転可能な自発磁化を有するフリー層１２１と、固定された自発磁化を有するピン層１２３と、ピン層１２３とフリー層１２１との間に介説されたトンネル絶縁膜１２２とを備える。フリー層１２１は、その自発磁化の向きが、ピン層１２３の自発磁化の向きと平行、又は反平行に向くことが可能なように形成される。ＴＭＲ素子１２０は、２層の配線、すなわち、ワード線とビット線との間に設けられる。
【０００４】
ＴＭＲ素子１２０は、フリー層１２１の自発磁化の向きがピン層１２３の自発磁化の向きと平行か、反平行かにより、その電気抵抗が変化するため、トンネル絶縁膜１２２を流れる電流の量が変化する。ＴＭＲ素子１２０は、自発磁化の向きが互いに平行である“平行”状態と、互いに反平行である“反平行”状態のいずれか一方に「１」を、他方に「０」を対応付ける。例えば、図１６（ａ）では、自発磁化の向きが反平行であり、ＴＭＲ素子１２０の抵抗がＲ＋ΔＲとなり、印加電圧が一定であれば、電流の量は小さくなる。この状態に「１」を対応付けている。一方、図１６（ｂ）では、自発磁化の向きが平行であり、ＴＭＲ素子１２０の抵抗がＲとなり、電流の量は大きくなる。この状態に「０」を対応付けている。
なお、ピン層１２３の磁化の向きは製造時に固定されている。固定は反強磁性体層１２４を用いて行われることが多い。
【０００５】
データをフリー層１２１に記憶させる場合、ビット線及びワード線に電流を流し磁界を発生させて行う。すなわち、記憶させるデータに応じて、電流の向きにより磁界の向きを制御し、フリー層１２１の自発磁化の方向を“平行”状態か、“反平行”状態にする。このとき、フリー層１２１の自発磁化の反転には、所定の磁界が必要なことから、所定の値以上の電流を必要とする。消費電力の観点から、その電流の大きさを減らす技術が望まれている。
【０００６】
関連する技術として、配線の周りに高透磁率磁性材を設けてＴＭＲ素子への印加磁場を集中させる手段が知られている。
【０００７】
そのような例として、特表２００２−５２６９０９号公報（特許文献１）に、電流密度の小さい磁気抵抗型メモリの技術が開示されている。この技術は、配線の周りに高透磁率磁性材の絶縁材料又は導電性材料を設けている。そして、できるだけ小さなチップ面積で、ビット線路ないしワード線路における電流密度ができるだけ低くなるような磁気抵抗型書き込み／読み出しメモリを提供することを目的としている。
【０００８】
図１７は、この技術の磁気抵抗型メモリの断面図を示す。（ａ）は正面からの断面図であり、（ｂ）は側面からの断面図である。この技術の磁気抵抗型メモリは、メモリセルＷＭＬ、ＨＭＬが、ビット線路とワード線路ＬＴＯ１、ＬＴＯ２；ＬＴＵ１、ＬＴＵ２も含めて、当該メモリセルのラテラル領域ＬＢＺでは２つの層Ａ、Ｅの間に配置されている形式である。そして、当該２つの層Ａ、Ｅの材料は高い透磁性数を有し、電気絶縁性であり、２つの層の一方はワード線路ＬＴＵ１、ＬＴＵ２に、他方はビット線路ＬＴＯ１、ＬＴＯ２に接する。また、ビット線路ＬＴＯ１、ＬＴＯ２間にラテラルに、大きな透磁性数を有する電気絶縁材料からなる領域Ｂが付加的に設けられている。更に、メモリセルＷＭＬ、ＨＭＬ間にラテラルに、大きな透磁性数を有する電気絶縁材料からなる領域Ｃが付加的に設けられていても良い。加えて、ワード線路ＬＴＵ１、ＬＴＵ２間にラテラルに、大きな透磁性数を有する電気絶縁材料からなる領域Ｄが付加的に設けられていても良い。
この技術では、ビット線路ＬＴＯ１、ＬＴＯ２とワード線路ＬＴＵ１、ＬＴＵ２との間や、メモリセル間を、すべて大きな透磁性数を有する電気絶縁材料で覆っている。
【０００９】
図１８は、この技術の磁気抵抗型メモリの他の断面図を示す。（ａ）は正面からの断面図であり、（ｂ）は側面からの断面図である。この技術の磁気抵抗型メモリは、メモリセルＷＭＬ、ＨＭＬが、ビット線路とワード線路ＬＴＯ１、ＬＴＯ２；ＬＴＵ１、ＬＴＵ２も含めて、当該メモリセルのラテラル領域ＬＢＺでは２つの層Ｆ、Ｈの間に配置されている形式である。そして、当該２つの層Ｆ、Ｈの材料は高い透磁性数を有し、ワード線路ＬＴＵ１、ＬＴＵ２及びビット線路ＬＴＯ１、ＬＴＯ２を含めたメモリセルの間では、当該メモリセルの領域と２つの層Ｆ、Ｈの少なくとも１つの領域に、透磁性の小さい電気絶縁材料から成る層（Ｇ）が設けられている。
この例では、２つの層Ｆ、Ｈの材料として、導電性又は非絶縁性を用いることが可能なように、ビット線路とワード線路ＬＴＯ１、ＬＴＯ２；ＬＴＵ１、ＬＴＵ２を電気絶縁材料から成る層（Ｇ）で覆っている。
【００１０】
また、他の例としては、特開２００２−１１０９３８号公報（特許文献２）や米国第６２１１０９０号明細書（特許文献３）に、配線の周りに高透磁率磁性材の導電性材料を設けた配線（以下「ヨーク配線」ともいう）の技術が開示されている。以下、特開２００２−１１０９３８号公報（特許文献２）の電磁気記憶装置の技術について説明する。この技術は、書き込み時の消費電力が低減された磁気記憶装置を提供することを目的としている。
【００１１】
図１９は、この技術の磁気記憶装置の斜視図を示す。この技術の磁気記憶装置は、第１の配線１１５と、第２の配線１１４と、磁気抵抗効果膜１２０と、第１の磁性膜１１８とを具備する。
ここで、第１の配線１１５と第２の配線１１４とは相互に交差し、且つ、離間している。磁気抵抗効果膜１２０は、第１の配線１１５と第２の配線１１４とが相互に交差する領域内に位置し、磁化固着層（図１２の１２３に対応）、磁気記録層（図１５の１２１に対応）、及び前記磁気記録層（図１５の１２１に対応）と前記磁化固着層（図１５の１２３に対応）との間に介在する非磁性層（図１５の１２２に対応）を備える。そして、前記磁気記録層（図１５の１２１に対応）は、前記第１の配線１１５及び第２の配線１１４のそれぞれに書込電流を流すことにより生じる磁界の方向を第１の方向と前記第１の方向とは逆方向の第２の方向との間で変化させた場合にその磁化の方向を反転させる。また、前記磁化固着層（図１５の１２３に対応）は、前記磁界の方向を前記第１の方向と前記第２の方向との間で変化させた場合にその磁化の方向を実質的に保持する。第１の磁性膜１１８は、コバルトを含有する高飽和磁化ソフト磁性材料及び金属−非金属ナノグラニュラ膜のいずれか一つを含んでいる。そして、少なくとも前記領域内で前記第１の配線１１５の前記磁気抵抗効果膜１２０との対向面の裏面と対向する底部及び前記第１の配線１１５の両側面とそれぞれ対向する１対の側壁部を形成している。
【００１２】
このとき、ＴＭＲ素子１２０（磁気抵抗効果膜）上に第１の配線１１５が設けられている。ＴＭＲ素子１２０及び第１の配線１１５を埋め込むように酸化膜からなる層間絶縁膜（図示されず）が形成されている。導電体の高透磁率磁性膜１１８（第１の磁性膜）は、ＴＭＲ素子１２０と電気的に接続しないように、電気的に分離する必要があるので、高透磁率磁性膜１１８とＴＭＲ素子１２０との位置合わせを非常に精密に制御することが求められる。この高透磁率磁性膜１１８が第１の配線１１５から発生する磁場をＴＭＲ素子１２０へ集中させる。このような高透磁率磁性膜１１８がその表面に形成された配線を、一般に、ヨーク配線という。
【００１３】
【特許文献１】特表２００２−５２６９０９号公報
【特許文献２】特開２００２−１１０９３８号公報
【特許文献３】米国第６２１１０９０号明細書
【００１４】
【発明が解決しようとする課題】
従って、本発明の目的は、消費電力を低減することが可能な磁気メモリ及び磁気メモリ製造方法を提供することにある。
【００１５】
また、本発明の他の目的は、ＴＭＲ素子の書き込みに用いる電流の大きさを減らすことが可能な磁気メモリ及び磁気メモリ製造方法を提供することにある。
【００１６】
本発明の更に他の目的は、ＴＭＲ素子の書き込みに用いる電流の大きさを減らしながら、配線幅を維持することが可能な磁気メモリ及び磁気メモリ製造方法を提供することにある。
【００１７】
本発明の別の目的は、ＴＭＲ素子の書き込みに用いる電流の大きさを減らしながら、構造、プロセスをより簡単に出来る磁気メモリ及び磁気メモリ製造方法を提供することにある。
【００１８】
【課題を解決するための手段】
以下に、［発明の実施の形態]で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明の実施の形態］との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１９】
従って、上記課題を解決するために、本発明の磁気メモリは、基板（１０）と、第１絶縁膜（５）と、複数の第１信号線（２）と、複数のメモリセル（１）と、第１層間絶縁膜（６）と、第２絶縁膜（４）と、複数の第２信号線（３）とを具備する。
第１絶縁膜（５）は、基板（１０）の上面側に設けられている。複数の第１信号線（２）は、第１絶縁膜（５）に埋め込まれ、第１方向に延伸するように設けられている。複数のメモリセル（１）は、複数の第１信号線（２）の各々の上に設けられ、記憶されるデータに応じて磁化方向が反転する自発磁化を有する磁気抵抗素子をそれぞれに含む。第１層間絶縁膜（６）は、第１絶縁膜（５）及び複数の第１信号線（２）の上に、複数のメモリセル（１）を囲むように設けられている。第２絶縁膜（４）は、第１層間絶縁膜（６）の上に設けられている。複数の第２信号線（３）は、第２絶縁膜（１０）に埋め込まれ、その第１方向に実質的に垂直な第２方向に延伸するように設けられている。
そして、第１絶縁膜（５）及び第２絶縁膜（４）のうちの少なくとも一方は、高透磁率磁性材料を含んでいる。また、複数のメモリセル（１）の各々は、複数の第１信号線（２）と複数の第２信号線（３）とが交差する位置のそれぞれに設けられている。
ここで、高透磁率磁性材料は、透磁率の高い磁性材料であり、透磁率μｓの値は、μｓ＞１が好ましい。より好ましくはμｓ≧１０である。その大きさの高透磁率磁性材を用いれば、第１信号線（２）及び第２信号線（３）に流れる電流によりメモリセル（１）の磁気抵抗素子へ印加される磁場を、磁気抵抗素子へ効率よく集中させることが出来る。
【００２０】
上記課題を解決するために、本発明の磁気メモリは、基板（１０）と、第２層間絶縁膜（６ｂ又は６の一部）と、複数の第１信号線（２）と、複数のメモリセル（１）と、第１層間絶縁膜（６又は６ｃ）と、第３層間絶縁膜（６ａ又は６）と、複数の第２信号線（３）と、第１絶縁膜（５）及び第２絶縁膜（４）のうちの少なくとも一方とを具備する。
第２層間絶縁膜（６ｂ又は６の一部）は、基板（１０）の上面側に設けられている。複数の第１信号線（２）は、第２層間絶縁膜（６ｂ又は６の一部）に埋め込まれ、第１方向に延伸するように設けられている。複数のメモリセル（１）は、複数の第１信号線（２）の各々の上に設けられ、記憶されるデータに応じて磁化方向が反転する自発磁化を有する磁気抵抗素子をそれぞれに含む。第１層間絶縁膜（６又は６ｃ）は、第２層間絶縁膜（６ｂ又は６の一部）及び複数の第１信号線（２）の上に、複数のメモリセル（１）を囲むように設けられている。第３層間絶縁膜（６ａ又は６）は、第１層間絶縁膜（６又は６ｃ）の上に設けられている。複数の第２信号線（３）は、第３層間絶縁膜（１０）に埋め込まれ、その第１方向に実質的に垂直な第２方向に延伸するように設けられている。第１絶縁膜（５）は、第２層間絶縁膜（６ｂ又は６の一部）に含まれ、第２層間絶縁膜（６ｂ又は６の一部）と複数の第１信号線（２）との間に設けられる。第２絶縁膜（４）は、第３層間絶縁膜（６ａ又は６）に含まれ、第３層間絶縁膜（６ａ又は６）と複数の第２信号線（３）との間に設けられる。
そして、第１絶縁膜（５）及び第２絶縁膜（４）は、高透磁率磁性材料を含む。複数のメモリセル（１）の各々は、複数の第１信号線（２）と複数の第２信号線（３）とが交差する位置のそれぞれに設けられている。
ここで、高透磁率磁性材料については、既述の通りである。
【００２１】
上記の磁気メモリにおいて、その高透磁率磁性材料は、磁性体の粉末を含む。
【００２２】
上記の磁気メモリにおいて、第２信号線（３）の上部に接する第２絶縁膜（４）がない。
【００２３】
上記の磁気メモリにおいて、第１絶縁膜（５）の透磁率と第２絶縁膜（４）の透磁率とは異なる。
【００２４】
上記の磁気メモリにおいて、第１絶縁膜（５）及び第２絶縁膜（４）のうちの少なくとも一方は、複数のメモリセル（１）の側面を途中まで囲むように設けられる。
メモリセル（１）の側面の途中は、磁気抵抗素子に含まれるトンネル絶縁膜（２２）に達しない位置までであることが好ましい。
【００２５】
上記の磁気メモリにおいて、メモリセル（１）は、メモリセル（１）の一端と第１信号線（２）とを接続する第１ビア（８）、及び、メモリセル（１）の他端と第２信号線（３）とを接続する第２ビア（３ａ）の少なくとも一つを備える。
【００２６】
上記の磁気メモリにおいて、第１信号線（２）は、第３信号線（２ａ）と第４信号線（２ｂ）とを含み、第４信号線（２ｂ）はメモリセル（１）に電気的に接続していない。
【００２７】
上記課題を解決するための本発明の磁気メモリ製造方法は、（ａ）〜（ｆ）ステップを具備する。
（ａ）ステップは、基板（１０）の上面側に第１絶縁膜（５）を設ける。（ｂ）ステップは、第１絶縁膜（５）に埋め込まれ、第１方向に延伸するように複数の第１信号線（２）を設ける。（ｃ）ステップは、複数の第１信号線（２）の各々の上に、記憶されるデータに応じて磁化方向が反転する自発磁化を有する磁気抵抗素子をそれぞれに含む複数のメモリセル（１）を設ける。（ｄ）ステップは、第１絶縁膜（５）及び複数の第１信号線（２）の上に、複数のメモリセル（１）を囲むように第１層間絶縁膜（６又は６ｃ）を設ける。（ｅ）ステップは、第１層間絶縁膜（６又は６ｃ）の上に第２絶縁膜（４）を設ける。（ｆ）ステップは、第２絶縁膜（４）に埋め込まれ、その第１方向に実質的に垂直な第２方向に延伸するように複数の第２信号線（３）を設ける。
そして、第１絶縁膜（５）及び第２絶縁膜（４）のうちの少なくとも一方は、高透磁率磁性材料を含む。複数のメモリセル（１）の各々は、複数の第１信号線（２）と複数の第２信号線（３）とが交差する位置のそれぞれに設けられる。
ここで、高透磁率磁性材料については、既述の通りである。
【００２８】
上記の磁気メモリの製造方法において、（ａ）ステップは、（ａ１）〜（ａ２）ステップを備える。（ａ１）ステップは、その高透磁率磁性材料の粉末と、第１絶縁膜（５）の原料を溶媒に溶かした溶液とを混合し、基板（１０）の上面に塗布した第１塗布膜を形成する。（ａ２）ステップは、その第１塗布膜を焼成する。
【００２９】
上記の磁気メモリの製造方法において、（ｅ）ステップは、（ｅ１）〜（ｅ２）ステップを備える。（ｅ１）ステップは、その高透磁率磁性材料の粉末と、第２絶縁膜（４）の原料を溶媒に溶かした溶液とを混合し、基板（１０）の第１層間絶縁膜（６又は６ｃ）及び複数のメモリセル（１）の上に塗布した第２塗布膜を形成する。（ｅ２）ステップは、その第２塗布膜を焼成する。
【００３０】
上記課題を解決するための本発明の磁気メモリ製造方法は、（ｇ）〜（ｎ）ステップを具備する。
（ｇ）ステップは、基板（１０）の上面側に、第１方向に延伸するように線状の複数の第１絶縁膜（５）を設ける。（ｈ）ステップは、複数の第１絶縁膜（５）の各々の間に、第２層間絶縁膜（６ｂ又は６の一部）を設ける。（ｉ）ステップは、第１絶縁膜（５）に埋め込まれ、その第１方向に延伸するように複数の第１信号線（２）を設ける。（ｊ）ステップは、複数の第１信号線（２）の各々の上に、記憶されるデータに応じて磁化方向が反転する自発磁化を有する磁気抵抗素子をそれぞれに含む複数のメモリセル（１）を設ける。（ｋ）ステップは、第２層間絶縁膜（６ｂ又は６の一部）、複数の第１絶縁膜（５）及び複数の第１信号線（２）の上に、複数のメモリセル（１）を囲むように第１層間絶縁膜（６又は６ｃ）を設ける。（ｌ）ステップは、第１層間絶縁膜（６又は６ｃ）及び複数のメモリセル（１）の上に、その第１方向に実質的に垂直な第２方向に延伸するように複数の第２信号線（３）を設ける。（ｍ）ステップは、複数の第２信号線（３）の各々を覆うように第２絶縁膜（４）を設ける。（ｎ）ステップは、第１層間絶縁膜（６又は６ｃ）及び第２絶縁膜（４）を覆うように第３層間絶縁膜（６ａ又は６）を設ける。
そして、第１絶縁膜（５）及び第２絶縁膜（４）のうちの少なくとも一方は、高透磁率磁性材料を含む。複数のメモリセル（１）の各々は、複数の第１信号線（２）と複数の第２信号線（３）とが交差する位置のそれぞれに設けられる。
ここで、高透磁率磁性材料については、既述の通りである。
【００３１】
上記の磁気メモリの製造方法において、（ｇ）ステップは、（ｇ１）〜（ｇ２）ステップを備える。（ｇ１）ステップは、その高透磁率磁性材料の粉末と、第１絶縁膜（５）の原料を溶媒に溶かした溶液とを混合し、基板（１０）の上面に塗布した第１塗布膜を形成する。（ｇ２）ステップは、その第１塗布膜を焼成する。
【００３２】
上記の磁気メモリの製造方法において、（ｍ）ステップは、（ｍ１）〜（ｍ２）ステップを備える。（ｍ１）ステップは、その高透磁率磁性材料の粉末と、第２絶縁膜（４）の原料を溶媒に溶かした溶液とを混合し、基板（１０）の第１層間絶縁膜（６又は６ｃ）及び複数の第２信号線（３）の上に塗布した第２塗布膜を形成する。（ｍ２）ステップは、その第２塗布膜を焼成する。
【００３３】
なお、上記各方法における各ステップは、矛盾の発生しない範囲で順番変更が可能である。
【００３４】
【発明の実施の形態】
以下、本発明である磁気メモリ及び磁気メモリ製造方法の実施の形態に関して、添付図面を参照して説明する。
【００３５】
（第１の実施の形態）
まず、本発明である磁気メモリ及び磁気メモリ製造方法の第１の実施の形態における構成について説明する。
図１は、本発明である磁気メモリ製造方法の第１の実施の形態を示す断面図である。そして、図１（ｇ）は、本発明である磁気メモリの第１の実施の形態の構成を示す断面図である。
磁気メモリは、基板１０と、第１絶縁膜５と、複数の第１信号線２と、複数のメモリセル１と、層間絶縁膜６と、第２絶縁膜４（及び４ａ）と、複数の第２信号線３とを具備する。
【００３６】
基板１０は、半導体基板である。半導体基板上に他の半導体装置や絶縁層を設けられた基板でも良い。
第１絶縁膜５は、基板１０の上面側に設けられている。酸化シリコンや窒化シリコンに例示される絶縁膜に、透磁率の高い磁性材料である高透磁率磁性材料を含んだ膜である。第１絶縁膜５の電気抵抗は、１０⁸Ω以上である。
【００３７】
複数の第１信号線２は、第１絶縁膜５に埋め込まれ（ただし、その上側の表面は露出して）、Ｘ方向（第１方向）に延伸するように設けられている。すなわち、第１信号線２は、高透磁率磁性材を含んだ第１絶縁膜５に、その底部及び側面を覆われている。第１信号線２は、ＤＲＡＭにおける配線に用いられる材料を使用され、ワード線に例示される。
【００３８】
複数のメモリセル１は、複数の第１信号線２の各々の上における所定の位置に設けられ、記憶されるデータに応じて磁化方向が反転する自発磁化を有するＴＭＲ素子をそれぞれに含む。
複数のメモリセル１は、複数の第１信号線２と複数の第２信号線３とが交差する位置のそれぞれに設けられている。ＴＭＲ素子は、反転可能な自発磁化を有するフリー層２１と、固定された自発磁化を有するピン層２３と、ピン層２３とフリー層２１との間に介説されたトンネル絶縁層２２とを備える。
【００３９】
層間絶縁膜６は、複数の第１信号線２の上及び、第１信号線２に覆われていない第１絶縁膜５の上に、複数のメモリセル１を囲むように設けられている。層間絶縁膜６は、酸化シリコンや窒化シリコンのような非磁性の絶縁材料を用いた膜に例示される。
【００４０】
第２絶縁膜４は、層間絶縁膜６及び複数のメモリセル１の上に設けられている。酸化シリコンや窒化シリコンに例示される絶縁膜に、高透磁率磁性材料を含んだ膜である。第２絶縁膜４の電気抵抗は、１０⁸Ω以上である。なお、第１絶縁膜５の透磁率と第２絶縁膜４の透磁率とは、用途に応じて互いに異なる場合もある。
【００４１】
複数の第２信号線３は、第２絶縁膜４に埋め込まれ（ただし、その下側の表面は露出して）、Ｘ方向（第１方向）に実質的に垂直なＹ方向（第２方向）に延伸するように設けられている。すなわち、第２信号線４は、高透磁率磁性材を含んだ第２絶縁膜４に、その上部及び側面を覆われている。第２信号線４は、ＤＲＡＭにおける配線に用いられる材料を使用でき、ビット線に例示される。ここで、「実質的に」とは、「製造時の誤差の範囲内」での意味である。
【００４２】
ここで、高透磁率磁性材について、更に説明する。高透磁率磁性材は、透磁率の高い磁性材料であり、その「高い」透磁率μｓの値は、μｓ＞１が好ましい。より好ましくはμｓ≧１０である。その大きさの高透磁率磁性材を用いれば、第１信号線２及び第２信号線３に流れる電流によりＴＭＲ素子へ印加される磁場を、ＴＭＲ素子へ効率よく集中させることが出来る。
高透磁率磁性材は、Ｆｅ_２Ｏ_３を主成分とするフェリ磁性酸化物（ソフトフェライト）に例示される。そのようなソフトフェライトとしては、例えば、ＭｎＺｎフェライト（μｓ＞１０００）、ＣｕＺｎフェライト（μｓ＞１００）、ＮｉＺｎフェライト（μｓ＞１０）がある。
【００４３】
高透磁率磁性材を含む絶縁膜（第１絶縁膜５や第２絶縁膜４）を、高透磁率磁性材料の粉末と絶縁膜の原料を溶媒に溶かした溶液とを混合して塗布し焼成して製造する場合、高透磁率磁性材料の粉末の形状は、微粒子であることが望ましい。また、微粒子の径は、０．００１〜０．５μｍが好ましい。溶媒に容易に混ざること、又、分散性を高くすることが出来るからである。また、第１絶縁膜５や第２絶縁膜４を形成する高透磁率磁性材を除く絶縁膜の原料を溶媒に溶かした溶液としては、例えば、ＳＯＧ（ｓｐｉｎ ｏｎ ｇｌａｓｓ）材を用いる。それらは、スピンコート等の方法により成膜され、焼成される。
【００４４】
塗布及び焼成により成膜する方法では、絶縁膜の原料を溶媒に溶かした溶液に磁性粒子（高透磁率磁性材料の粉末）を混ぜ、それをスピン塗布し、その後それを焼成して形成する。その際、形成される膜の平均透磁率が、磁性粒子がない絶縁膜の平均透磁率以上であって、形成される膜の電気抵抗が１０^８Ω以上になるようにする。この方法は、材料の取り扱いや成膜プロセスが容易である。
なお、高透磁率磁性材は、超微粒子（＜１０ｎｍ）の永久磁石材料（Ｂａ、Ｓｒフェライト等）であっても良い。永久磁石材料が超微粒子になると、あたかも常磁性体のように振る舞う。
【００４５】
高透磁率磁性材を含む絶縁膜（第１絶縁膜５や第２絶縁膜４）を、化学気相成長法（以下「ＣＶＤ法」とも記す）で成膜する場合には、高透磁率磁性材料の原料としては、鉄、マグネシウム、亜鉛などをそれぞれ含んだ有機金属ガスを使用し、第１絶縁膜５や第２絶縁膜４を形成する高透磁率磁性材を除く絶縁膜の原料としては、シラン、ジクロルシランなどを使用する。そして、成膜は、前述の原料ガスを用い、熱反応またはプラズマ反応を行うことにより成膜する。必要に応じて酸素ガスのような反応ガスを混合する。
ＣＶＤ法により成膜する方法は、従来の絶縁膜の製造方法を装置をそのまま転用することが出来る。
他の高透磁率磁性材を含む絶縁膜の成膜方法として、必要な金属イオンを含んだ溶液を用い電界メッキにより成膜する方法、さらに金属イオンを含んだ溶液に酸化剤を用いて成膜する方法などがある。
【００４６】
第１絶縁膜５や第２絶縁膜４の平均透磁率は、第１絶縁膜５や第２絶縁膜４を形成する高透磁率磁性材を除く絶縁膜の平均透磁率よりも大きいことが好ましい。これは、高透磁率磁性材の分量により調整することが可能である。個々の微粒子に対して、形状制御又は配向制御などを施すことにより第１絶縁膜５及び第２絶縁膜４の平均透磁率を上昇させることも可能である。
【００４７】
次に、本発明である磁気メモリの動作について説明する。
メモリセル１へのデータの書き込みは、以下のようにして行う。すなわち、第１信号線２（ワード線）にＸ方向の電流Ｉｘが流れる。同時に、第２信号線３（ビット線）にＹ方向の電流Ｉｙが流れる。このとき書き込むデータに応じて＋Ｙ方向又は−Ｙ方向に流す。これら電流Ｉｘ及び電流Ｉｙにより、第１信号線２（ワード線）と第２信号線３（ビット線）との交点に対応するメモリセル１のＴＭＲ素子に対して、磁界Ｈ_Ｙと磁界Ｈ_Ｘとが発生し、合成磁界Ｈ_０を生成する。ＴＭＲ素子は、合成磁界Ｈ_０を受け、書き込むデータに対応するように自発磁化の方向を反転する。
【００４８】
メモリセル１からのデータの読み出しは、以下のようにして行う。すなわち、第１信号線２（ワード線）から、メモリセル１のＴＭＲ素子を通り、第２信号線３（ビット線）へ定電流Ｉｓを流す。そのとき、第２信号線３（ビット線）の電圧の大きさ（＝ＴＭＲ素子の抵抗）に基づいて、データを読み出す。
【００４９】
次に、本発明である磁気メモリ製造方法の第１の実施の形態について説明する。
図１は、本発明である磁気メモリ製造方法の第１の実施の形態を示す断面図である。図の座標軸を参照して、本図は、Ｙ方向から見た断面図である。一部、Ｘ方向から見た断面図を含む。
（１）ステップＳ０１
図１（ａ）を参照して、基板１０上に、高透磁率磁性材を含む層間膜としての絶縁膜５’を成膜する。
高透磁率磁性材料の粉末と絶縁膜の原料とを溶媒に溶かした溶液を、基板１０上に塗布する。そして、乾燥後に所定の温度で焼成し、絶縁膜５’とする。ＣＶＤ法を用いても良い。絶縁膜５’は、第１絶縁膜５と同一の膜組成を有するが、パターンニングを施されていない。
（２）ステップＳ０２
図１（ｂ）を参照して、絶縁膜５’中に、複数の第１信号線２を形成する。
フォトリソグラフィーを用いたパターンニングにより、絶縁膜５’の上面側に、Ｘ方向に延伸する複数の第１信号線２用の溝を形成する。この配線溝付きの絶縁膜５’を第１絶縁膜５とする。そして、その溝中に金属膜をスパッタ法又はメッキ法等（以下、「スパッタ法等」とも記す）で埋め込み、上部の余分な金属をＣＭＰ法（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ法）又はドライエッチング法等（以下、「ＣＭＰ法等」とも記す）で除去して、下層の複数の第１信号線２（配線）を形成する。
図１（ｂ）の右図は、Ｘ方向から見た断面図を示す。
（３）ステップＳ０３
図１（ｃ）を参照して、複数の第１信号線２上に、複数のメモリセル１を形成する。
メモリセル１のＴＭＲ素子を構成する磁性積層膜１’（ピン層膜２３’、トンネル絶縁層膜２２’及びフリー層膜２１’を含む、以下同じ）を成膜する。その後、フォトリソグラフィーを用いたパターンニングを行い、複数の第１信号線２の各々の上の所定の位置（複数の第２信号線３の各々との交点のそれぞれの位置）に複数のメモリセル１（ＴＭＲ素子：ピン層２３、トンネル絶縁層２２及びフリー層２１を含む、以下同じ）を形成する。
（４）ステップＳ０４
図１（ｄ）を参照して、メモリセル１を囲むように、層間絶縁膜６を形成する。
第１絶縁膜５、複数の第１信号線２及びメモリセル１の上に、スピンコート法やＣＶＤ法等（以下、「スピンコート法等」とも記す）で、絶縁膜６’を成膜する。そして、ＣＭＰ法等により、その表面を平坦化し、且つメモリセル１（ＴＭＲ素子）の上部が表面に出るように頭出しを行う。これを層間絶縁膜６とする。
（５）ステップＳ０５
図１（ｅ）を参照して、層間絶縁膜６及び複数のメモリセル１の上に、高透磁率磁性材を含む層間膜としての絶縁膜４’を成膜する。
層間絶縁膜６及び複数のメモリセル１の上に、高透磁率磁性材料の粉末と絶縁膜の原料とを溶媒に溶かした溶液を塗布する。そして、乾燥後に所定の温度で焼成する。ＣＶＤ法を用いても良い。絶縁膜４’は、第２信号線３（配線）の厚み分と等しい膜厚となるように形成され、第２絶縁膜４と同一の膜組成を有するが、パターンニングを施されていない。
（６）ステップＳ０６
図１（ｆ）を参照して、絶縁膜４’中に、複数の第２信号線３を形成する。
フォトリソグラフィーを用いたパターンニングにより、絶縁膜４’の上面側に、Ｘ方向方向に実質的に垂直なＹ方向に延伸する複数の第２信号線３用の溝を形成する。この配線溝付きの絶縁膜４’を第２絶縁膜４とする。そして、その溝中に金属膜をスパッタ法等で埋め込み、上部の余分な金属をＣＭＰ法等で除去して、上層の複数の第２信号線３（配線）を形成する。
（７）ステップＳ０７
図１（ｇ）を参照して、第２絶縁膜４及び第２信号線３の上に、第２絶縁膜４ａを積層する。
第２絶縁膜４及び第２信号線３の上に、高透磁率磁性材料の粉末と絶縁膜の原料とを溶媒に溶かした溶液を塗布する。そして、乾燥後に所定の温度で焼成し、第２絶縁膜４ａを形成する。ＣＶＤ法を用いても良い。
【００５０】
上記ステップＳ０１〜Ｓ０７のプロセスを具備する磁気メモリ製造方法により、磁気メモリが製造される。
【００５１】
なお、ステップＳ０４の後に、第２信号線３を先に形成し、第２絶縁膜４を後に形成することも可能である。そのプロセスを示したのが図２である。
【００５２】
図２は、本発明である磁気メモリ製造方法の第１の実施の他の形態を示す断面図である。図の座標軸を参照して、本図は、Ｙ方向から見た断面図である。一部、Ｘ方向から見た断面図を含む。
（１）ステップＳ１１（図２（ａ））〜（４）ステップＳ１４（図２（ｄ））
これらは、ステップＳ０１（図１（ａ））〜ステップＳ０４（図１（ｄ））と同様であるので、その説明を省略する。
（５）ステップＳ１５
図２（ｅ）を参照して、層間絶縁膜６及び複数のメモリセル１上に複数の第２信号線３を形成する。
層間絶縁膜６及び複数のメモリセル１上に、金属膜をスパッタ法等で形成する。その後、フォトリソグラフィーを用いたパターンニングを行い、上層の複数の第２信号線３（配線）を形成する。
（６）ステップＳ１６
図２（ｆ）を参照して、層間絶縁膜６及び複数の第２信号線３の上に、第２絶縁膜４を形成する。
層間絶縁膜６及び複数の第２信号線３の上に、高透磁率磁性材料の粉末と絶縁膜の原料とを溶媒に溶かした溶液を塗布する。そして、乾燥後に所定の温度で焼成し、第２絶縁膜４を形成する。ＣＶＤ法を用いても良い。そして、ＣＭＰ法等により、その表面を平坦化する。
【００５３】
上記ステップＳ１１〜Ｓ１６のプロセスを具備する磁気メモリ製造方法により、磁気メモリが製造される。
【００５４】
上記各プロセス（ステップＳ０１〜ステップＳ１７、ステップＳ１１〜ステップＳ１６）において、上層の第２信号線３、及び下層の第１信号線２、及び高透磁率磁性材を含む層間絶縁膜としての第１絶縁膜５及び第２絶縁膜４の作製方法は、目的により適宜組換えられる。
【００５５】
図３は、磁気メモリにおける配線での磁場を示すグラフである。図３は、シミュレーションによる評価結果である。横軸は、メモリセル１のＴＭＲ素子におけるフリー層２１上部表面中央から第２信号線３の下部表面中央までの距離（μｍ）であり、縦軸はフリー層２１上部表面中央における磁場である。曲線Ｃはヨーク構造ではない通常配線であり、曲線Ａは従来のヨーク配線であり、曲線Ｂは本発明の高透磁率磁性材を含む層間膜としての絶縁膜（第１絶縁膜５及び第２絶縁膜４）を有する配線である。
【００５６】
このグラフから明らかなように、本発明の絶縁膜に高透磁率磁性材を分散させたものは、通常配線と比べ約２倍に磁場が向上する。同時に、従来のヨーク配線と何ら遜色のない磁場を得ることができる。それにより、書き込み動作時の電流を小さくすることが可能となる。すなわち、消費電力を小さくすることが出来ることが分かる。
【００５７】
また、本発明によれば、磁束の集中を絶縁膜で行うため、ヨーク配線における磁性膜のようにＴＭＲ素子との絶縁性を考えて設ける必要が無い。また、絶縁膜は、層間絶縁膜を用いることが出来るので、磁性膜の領域を新たに設ける必要がなく、配線幅を小さくする必要がない。又は、磁気メモリの面積を大きくする必要がなくなる。したがって、本発明により、製造方法が容易である。
【００５８】
また、メモリセル１の側面の大部分は、高透磁率磁性材を分散させていない層間絶縁膜６で覆われているので、第１信号線２により発生する磁場と第２信号線３により発生する磁場とがお互いに干渉することなく、メモリセル１に効率的に増大させた磁場を引加することができる。
【００５９】
図４は、本発明による磁気メモリセルを適用したＭＲＡＭの実施の形態を示す構成図である。このＭＲＡＭは、メモリセルにトランジスタが含まれない、所謂、クロスポイントセルアレイを含む構成を有する。
【００６０】
このＭＲＡＭは、メモリセル４２（図１のメモリセル１に対応）が行列に配置されたクロスポイントセルアレイ４１を備えている。クロスポイントセルアレイ４１には、ｘ軸方向に延伸するワード線４３（図１の第１信号線２に対応）と、ｙ軸方向に延伸するビット線４４（図１の第２信号線３に対応）とが配設されている。メモリセル４２は、ワード線４３とビット線４４とが交差する交点にそれぞれ対応して設けられる。
【００６１】
メモリセル４２は、ＴＭＲ素子４５を含む。ＴＭＲ素子４５は、反転可能な自発磁化を有しており、その自発磁化の方向に応じてデータを保持する。ＴＭＲ素子４５のそれぞれは、一のワード線４３とビット線４４の間に介設されている。
【００６２】
ワード線４３は、Ｘセレクタ４６に接続されている。Ｘセレクタ４６は、書き込み動作時、及び読み出し動作時に、ワード線４３のうちから選択ワード線を選択する。Ｘセレクタ４６は、Ｘ側電流源回路４７に接続されている。Ｘ側電流源回路４７は、書き込み動作時、書き込み電流Ｉｘを生成して、選択ワード線に供給する。また、読み出し動作時、選択ワード線をＧＮＤに固定する。
【００６３】
ビット線４４は、Ｙセレクタ４８に接続されている。Ｙセレクタ４８は、書き込み動作時、及び読み出し動作時に、複数のビット線４４のうちから選択ビット線を選択する。Ｙセレクタ４８は、Ｙ側電流源回路４９とセンスアンプ５０とに接続されている。Ｙ側電流源回路４９は、書き込み動作時、書き込み電流Ｉｙを生成し、生成した書き込み電流Ｉｙを選択ビット線に供給する。また、読み出し動作時、読み出し電流Ｉｙ’を生成し、生成した読み出し電流Ｉｙ’を選択ビット線に供給する。センスアンプ５０は、読み出し動作時に選択ビット線に接続され、ＴＭＲ素子４５に読み出し電流Ｉｙ’を流したときの選択ビット線の電圧に基づいてメモリセル４２に記憶されているデータを判別する。
【００６４】
各ワード線４３の回り及び各ビット線４４の回りには、図１（ｇ）又は図２（ｆ）に示すように、高透磁率磁性材を含む層間膜としての第１絶縁膜５及び第２絶縁膜４が設けられている。
【００６５】
図４を参照して、このＭＲＡＭの書き込み動作は、選択セルの選択で開始される。Ｘセレクタ４６により、ワード線４３のうちから選択ワード線が選択され、Ｙセレクタ４８により、ビット線４４のうちから選択ビット線が選択される。メモリセル４２のうち、選択ワード線と選択ビット線との両方が交差するメモリセル４２が、選択セルとして選択される。
【００６６】
選択ワード線と選択ビット線の選択の後、選択ワード線には、Ｘ側電流源回路４７によって書き込み電流Ｉｘが＋ｘ方向に流され、選択ビット線には、Ｙ側電流源回路４９によって書き込み電流Ｉｙが＋ｙ方向、又は−ｙ方向に流される。書き込み電流Ｉｙの向きは、選択セルに書き込まれるデータに応じて定められる。
【００６７】
このＭＲＡＭの読み出し動作は、選択セルの選択で開始される。Ｘセレクタ４６により、ワード線４３のうちから選択ワード線が選択され、Ｙセレクタ４８により、ビット線４４のうちから選択ビット線が選択される。メモリセル４２のうち、選択ワード線と選択ビット線との両方が交差するメモリセル４２が、選択セルとして選択される。
【００６８】
選択ワード線と選択ビット線の選択の後、選択ワード線は、Ｘ側電流源回路４７によってＧＮＤに固定される。選択ビット線には、Ｙ側電流源回路４９によって読み出し電流Ｉｙ’が＋ｙ方向に流される。読み出し電流Ｉｙ’は、選択セル（のＴＭＲ素子４５）を通過し、選択ワード線を経由してＧＮＤへ流れ込む。センスアンプ５０は、読み出し電流Ｉｙ’を流したときの選択ビット線の電圧に基づいてメモリセル４２に記憶されているデータを判別する。
【００６９】
図４に示すＭＲＡＭは、本発明である絶縁膜に高透磁率磁性材を分散させた層間膜を有しており、書き込み動作時の電流を小さくすることができ、消費電力を小さくすることが可能となる。
また、本発明によれば、磁束の集中を絶縁膜で行うため、磁性膜の領域を新たに設ける必要がなく、配線幅を小さくする必要がない、又は、磁気メモリの面積を大きくする必要がなくなる。したがって、本発明により、製造方法が容易となる。
【００７０】
（第２の実施の形態）
次に、本発明である磁気メモリ及び磁気メモリ製造方法の第２の実施の形態における構成について説明する。
図５は、本発明である磁気メモリ製造方法の第２の実施の形態を示す断面図である。そして、図５（ｆ）は、本発明である磁気メモリの第２の実施の形態の構成を示す断面図である。
磁気メモリは、基板１０と、複数の第１信号線２と、複数のメモリセル１と、層間絶縁膜６と、第２絶縁膜４と、複数の第２信号線３とを具備する。
【００７１】
各構成については、第１絶縁膜５の一部（第１絶縁膜５ａ）が、メモリセル１の下部の側面を途中まで（この場合、メモリセル１のピン層２３まで）囲むように設けられている点、及び、第２絶縁膜４の一部が、メモリセル１の上部の側面を途中まで（この場合、メモリセル１のフリー層２１の上部または途中まで）囲むように設けられている点で、第１の実施の形態と異なる。その他の構成については、第１の実施の形態と同様であるのでその説明を省略する。
【００７２】
次に、本発明である磁気メモリの動作については、第１の実施の形態と同様であるので、その説明を省略する。
【００７３】
次に、本発明である磁気メモリ製造方法の第２の実施の形態について説明する。
図５は、本発明である磁気メモリ製造方法の第２の実施の形態を示す断面図である。図の座標軸を参照して、本図は、Ｙ方向から見た断面図である。一部、Ｘ方向から見た断面図を含む。
（１）ステップＳ２１
図５（ａ）を参照して、基板１０上に、高透磁率磁性材を含む層間膜としての絶縁膜５’を成膜する。
高透磁率磁性材料の粉末と絶縁膜の原料とを溶媒に溶かした溶液を、基板１０上に塗布する。そして、乾燥後に所定の温度で焼成する。ＣＶＤ法を用いても良い。絶縁膜５’は、第１絶縁膜５と同一の膜組成を有するが、パターンニングを施されていない。
（２）ステップＳ２２
図５（ｂ）を参照して、絶縁膜５’中に、複数の第１信号線２を形成する。
フォトリソグラフィーを用いたパターンニングにより、絶縁膜５’の上面側に、Ｘ方向に延伸する複数の第１信号線２用の溝を形成する。この配線溝付きの絶縁膜５’を第１絶縁膜５とする。そして、その溝中に金属膜をスパッタ法等で埋め込み、上部の余分な金属をＣＭＰ法等で除去して、下層の複数の第１信号線２（配線）を形成する。
図５（ｂ）の右図は、Ｘ方向から見た断面図を示す。
（３）ステップＳ２３
図５（ｃ）を参照して、第１絶縁膜５及び複数の第１信号線２上に、高透磁率磁性材を含む層間膜としての第１絶縁膜５ａ、及び、層間絶縁膜６を形成する。
高透磁率磁性材料の粉末と絶縁膜の原料とを溶媒に溶かした溶液を、第１絶縁膜５及び複数の第１信号線２上に塗布する。そして、乾燥後に所定の温度で焼成し、絶縁膜５ａ’を成膜する。ＣＶＤ法を用いても良い。絶縁膜５ａ’は、第１絶縁膜５と同一の膜組成を有するが、パターンニングを施されていない。
更に、その上に絶縁膜の原料を溶媒に溶かした溶液を塗布し、乾燥後に所定の温度で焼成し、層間絶縁膜６’を成膜する。ＣＶＤ法を用いても良い。層間絶縁膜６’は、層間絶縁膜６と同一の膜組成を有するが、パターンニングを施されていない。
そして、フォトリソグラフィーを用いたパターンニングを行い、絶縁膜５ａ’及び層間絶縁膜６’の所定の位置（複数の第１信号線２の各々の上の所定の位置（複数の第２信号線の各々との交点のそれぞれの位置））に、メモリセル１を設けるパターンを形成する。このとき、絶縁膜５ａ’及び層間絶縁膜６’は、第１絶縁膜５ａ及び層間絶縁膜６となる。
（４）ステップＳ２４及び（５）ステップＳ２５
図５（ｄ）及び図５（ｅ）を参照して、層間絶縁膜６及び第１信号線２の所定の位置上に磁性積層膜１’を成膜し、複数の第１信号線２上に複数のメモリセル１を形成する。
まず、層間絶縁膜６及び第１信号線２の所定の位置上に、メモリセル１のＴＭＲ素子を構成する磁性積層膜１’のピン層膜２３’を成膜する（図５（ｄ））。そして、フォトリソグラフィーを用いたパターンニングを行い、複数の第１信号線２の各々の上の所定の位置（複数のメモリセル１（ＴＭＲ素子）の位置）に、ピン層２３を形成する。
同様にして、次に、磁性積層膜１’のトンネル絶縁層膜２２’を成膜し（図５（ｄ））、パターンニングによりピン層２３の上にトンネル絶縁層２２を形成する。
同様にして、続いて、磁性積層膜１’のフリー層膜２１’を成膜し（図５（ｄ））、パターンニングによりフリー層２１を成膜する（図５（ｅ））。
以上により、所定の位置に複数のメモリセル１（ＴＭＲ素子）が形成される。
（６）ステップＳ２６
図５（ｆ）を参照して、メモリセル１及び層間絶縁膜６上に、第２信号線３を形成する。
メモリセル１及び層間絶縁膜６上に、第２信号線３用の金属膜を、スパッタ法等で成膜する。そして、フォトリソグラフィーを用いたパターンニングにより、Ｘ方向方向に実質的に垂直なＹ方向に延伸する複数の第２信号線３を形成する。
（７）ステップＳ２７
図５（ｇ）を参照して、層間絶縁膜６及び複数の第２信号線３の上に、高透磁率磁性材を含む層間膜としての第２絶縁膜４を成膜する。
層間絶縁膜６及び複数の第２信号線３の上に、高透磁率磁性材料の粉末と絶縁膜の原料とを溶媒に溶かした溶液を塗布する。そして、乾燥後に所定の温度で焼成する。ＣＶＤ法を用いても良い。
【００７４】
上記ステップＳ２１〜Ｓ２７のプロセスを具備する磁気メモリ製造方法により、磁気メモリが製造される。
【００７５】
上記各プロセス（ステップＳ２１〜ステップＳ２７）において、上層の第２信号線３、及び下層の第１信号線２、及び高透磁率磁性材を含む層間絶縁膜としての第１絶縁膜５及び第２絶縁膜４の作製方法は、目的により適宜組換えられる。
【００７６】
本実施の形態においても、第１の実施の形態と同様の効果を得ることが出来る。
また、高透磁率磁性材を含む層間膜としての第１絶縁膜５及び第２絶縁膜４の各々は、第１信号線２及び第２信号線３の各々を三方から完全に覆っているので、その効果をより増大させることが可能となる。
【００７７】
図４は、本発明の本実施の形態による磁気メモリセルを適用したＭＲＡＭの実施の形態を示す構成図である。このＭＲＡＭは、メモリセルにトランジスタが含まれない、クロスポイントセルアレイを含む構成を有する。図４における構成及び動作については、各ワード線４３の回り及び各ビット線４４の回りに、図５（ｇ）に示すような高透磁率磁性材を含む層間膜としての第１絶縁膜５（及び５ａ）及び第２絶縁膜４が設けられている他は、第１の実施の形態と同様であるので、その説明を省略する。
【００７８】
図４に示す本実施の形態によるＭＲＡＭについても、第１の実施の形態と同様の効果を得ることが出来る。
【００７９】
（第３の実施の形態）
次に、本発明である磁気メモリ及び磁気メモリ製造方法の第３の実施の形態における構成について説明する。
図６及び図７は、本発明である磁気メモリ製造方法の第３の実施の形態を示す断面図である。そして、図７（ｂ）又は図７（ｄ）は、本発明である磁気メモリの第３の実施の形態の構成を示す断面図である。
磁気メモリは、基板１０と、第１絶縁膜５と、複数の第１信号線２と、複数のメモリセル１と、層間絶縁膜６（及び６ａ）と、第２絶縁膜４と、複数の第２信号線３とを具備する。
【００８０】
本実施の形態は、高透磁率磁性材を含む第１絶縁膜５及び第２絶縁膜４が、層間（絶縁）膜として第１信号線２及び第２信号線３の線間のほとんどを満たしているのではなく、第１信号線２及び第２信号線３の回りを所定の厚みで覆っている点で、第１及び第２の実施の形態と異なる。
第１絶縁膜５及び第２絶縁膜４が所定の厚みしか有していないことは、磁場の発散を抑制し、覆っている信号線のみに効率的に磁場を引加するという点で好ましい。
【００８１】
その他の構成については、第１の実施の形態と同様であるのでその説明を省略する。
【００８２】
次に、本発明である磁気メモリの動作については、第１の実施の形態と同様であるので、その説明を省略する。
【００８３】
次に、本発明である磁気メモリ製造方法の第３の実施の形態について説明する。
図６は、本発明である磁気メモリ製造方法の第３の実施の形態を示す断面図である。図の座標軸を参照して、本図は、Ｙ方向から見た断面図である。一部、Ｘ方向から見た断面図を含む。
（１）ステップＳ３１
図６（ａ）を参照して、基板１０上に、高透磁率磁性材を含む層間膜としての絶縁膜５’を成膜する。
高透磁率磁性材料の粉末と絶縁膜の原料とを溶媒に溶かした溶液を、基板１０上に塗布する。そして、乾燥後に所定の温度で焼成する。ＣＶＤ法を用いても良い。絶縁膜５’は、第１絶縁膜５と同一の膜組成を有するが、パターンニングを施されていない。
（２）ステップＳ３２
図６（ｂ）を参照して、絶縁膜５’中に、複数の第１信号線２を形成する。
フォトリソグラフィーを用いたパターンニングにより、絶縁膜５’の上面側に、Ｘ方向に延伸する複数の第１信号線２用の溝を形成する。この配線溝付きの絶縁膜５’を絶縁膜５’’とする。そして、その溝中に金属膜をスパッタ法等で埋め込み、上部の余分な金属をＣＭＰ法等で除去して、下層の複数の第１信号線２（配線）を形成する。
図６（ｂ）の右図は、Ｘ方向から見た断面図を示す。
（３）ステップＳ３３
図６（ｃ）を参照して、複数の第１信号線２上に、複数のメモリセル１を形成する。
メモリセル１のＴＭＲ素子を構成する磁性積層膜１’を成膜する。その後、フォトリソグラフィーを用いたパターンニングを行い、複数の第１信号線２の各々の上の所定の位置（複数の第２信号線の各々との交点のそれぞれの位置）に複数のメモリセル１（ＴＭＲ素子）を形成する。
（４）ステップＳ３４
図６（ｄ）を参照して、メモリセル１及び第１絶縁膜５を囲むように層間絶縁膜６を形成する。
フォトリソグラフィーを用いたパターンニングにより、絶縁膜５’’のうち、第１信号線２を所定の厚みで囲む絶縁膜５’’以外の部分を除去する。第１信号線２を所定の厚みで囲む絶縁膜５’’を第１絶縁膜５とする。
次に、基板１０、第１絶縁膜５、複数の第１信号線２及びメモリセル１の上に、スピンコート法等で、絶縁膜６’を成膜する。そして、ＣＭＰ法等により、その表面を平坦化し、且つメモリセル１の上部が表面に出るように頭出しを行う。これを層間絶縁膜６とする。
図６（ｄ）の右図は、Ｘ方向から見た断面図を示す。
（５）ステップＳ３５
図６（ｅ）を参照して、層間絶縁膜６及び複数のメモリセル１上に複数の第２信号線３を形成する。
層間絶縁膜６及び複数のメモリセル１上に、金属膜をスパッタ法等で形成する。その後、フォトリソグラフィーを用いたパターンニングを行い、上層の複数の第２信号線３（配線）を形成する。
（６）ステップＳ３６
図６（ｆ）を参照して、層間絶縁膜６及び複数の第２信号線３の上に、絶縁膜４’を形成する。
層間絶縁膜６及び複数の第２信号線３の上に、高透磁率磁性材料の粉末と絶縁膜の原料とを溶媒に溶かした溶液を塗布する。そして、乾燥後に所定の温度で焼成し、絶縁膜４’を形成する。ＣＶＤ法を用いても良い。
（７）ステップＳ３７
図７（ａ）を参照して、第２信号線３を囲むように第２絶縁膜４を形成する。
フォトリソグラフィーを用いたパターンニングにより、絶縁膜４’のうち、第２信号線３を所定の厚みで囲む絶縁膜４’以外の部分を除去する。第２信号線３を所定の厚みで囲む絶縁膜４’を第２絶縁膜４とする。
（８）ステップＳ３８
図７（ｂ）を参照して、層間絶縁膜６及び第２絶縁膜４上に、層間絶縁膜６ａを形成する。
層間絶縁膜６及び第２絶縁膜４上に、スピンコート法等で、層間絶縁膜６ａを成膜する。そして、ＣＭＰ法等により、その表面を平坦化する。
図７（ｂ）の右図は、Ｘ方向から見た断面図を示す。
【００８４】
上記ステップＳ３１〜Ｓ３８のプロセスを具備する磁気メモリ製造方法により、磁気メモリが製造される。
【００８５】
なお、上記のステップＳ３７において、第２信号線３の上部の第２絶縁層４を含まないようにすることも可能である。その場合のプロセスは以下のようになる。
（７’）ステップＳ３７’
図７（ｃ）を参照して、第２信号線３を囲むように第２絶縁膜４を形成する。
ＣＭＰ法等により、絶縁膜４’の表面を平坦化し、第２信号線３の頭出しを行う。次に、フォトリソグラフィーを用いたパターンニングにより、絶縁膜４’のうち、第２信号線３を所定の厚みで囲む絶縁膜４’以外の部分を除去する。第２信号線３を所定の厚みで囲む絶縁膜４’を第２絶縁膜４とする。
（８’）ステップＳ３８’
図７（ｄ）を参照して、層間絶縁膜６、第２信号線３及び第２絶縁膜４上に、層間絶縁膜６ａを形成する。
層間絶縁膜６、第２信号線３及び第２絶縁膜４上に、スピンコート法等で、層間絶縁膜６ａを成膜する。そして、ＣＭＰ法等により、その表面を平坦化する。
【００８６】
上記ステップＳ３１〜Ｓ３６、Ｓ３７’、Ｓ３８’のプロセスを具備する磁気メモリ製造方法により、磁気メモリが製造される。
【００８７】
上記各プロセス（ステップＳ３１〜ステップＳ３８、及び、ステップＳ３１〜Ｓ３６、Ｓ３７’、Ｓ３８’）において、上層の第２信号線３、及び下層の第１信号線２、及び高透磁率磁性材を含む層間絶縁膜としての第１絶縁膜５及び第２絶縁膜４の作製方法は、目的により適宜組換えられる。
【００８８】
本実施の形態においても、第１の実施の形態と同様の効果を得ることが出来る。
また、高透磁率磁性材を含む第１絶縁膜５及び第２絶縁膜４が、第１信号線２及び第２信号線３の回りを所定の厚みで覆っているので、磁場の発散を抑制し、覆っている信号線のみに効率的に磁場を引加することが出来る。
【００８９】
図４は、本発明の本実施の形態による磁気メモリセルを適用したＭＲＡＭの実施の形態を示す構成図である。このＭＲＡＭは、メモリセルにトランジスタが含まれない、クロスポイントセルアレイを含む構成を有する。図４における構成及び動作については、各ワード線４３の回り及び各ビット線４４の回りに、図７（ｂ）又は図７（ｄ）に示すような層間絶縁膜６（及び６ａ）、高透磁率磁性材を含む層間膜としての第１絶縁膜５及び第２絶縁膜４が設けられている他は、第１の実施の形態と同様であるので、その説明を省略する。
【００９０】
図４に示す本実施の形態によるＭＲＡＭについても、第１の実施の形態と同様の効果を得ることが出来る。また、図６及び図７で示した磁気メモリセルの効果を得ることが出来る。
【００９１】
（第４の実施の形態）
次に、本発明である磁気メモリ及び磁気メモリ製造方法の第４の実施の形態における構成について説明する。
図８及び図９は、本発明である磁気メモリ製造方法の第４の実施の形態を示す断面図である。そして、図９（ｃ）図９（ｅ）は、本発明である磁気メモリの第４の実施の形態の構成を示す断面図である。
磁気メモリは、基板１０と、第１絶縁膜５（及び５ａ）と、複数の第１信号線２と、複数のメモリセル１と、層間絶縁膜６（及び６ａ）と、第２絶縁膜４と、複数の第２信号線３とを具備する。
【００９２】
各構成については、第１絶縁膜５の一部（第１絶縁膜５ａ）が、メモリセル１の下部の側面を途中まで（この場合、メモリセル１のピン層２３まで）囲むように設けられている点、及び、第２絶縁膜４の一部が、メモリセル１の上部の側面を途中まで（この場合、メモリセル１のフリー層２１まで）囲むように設けられている点で、第３の実施の形態と異なる。その他の構成については、第３の実施の形態と同様であるのでその説明を省略する。
【００９３】
次に、本発明である磁気メモリの動作については、第３の実施の形態と同様であるので、その説明を省略する。
【００９４】
次に、本発明である磁気メモリ製造方法の第４の実施の形態について説明する。
図８及び図９は、本発明である磁気メモリ製造方法の第４の実施の形態を示す断面図である。図の座標軸を参照して、本図は、Ｙ方向から見た断面図である。一部、Ｘ方向から見た断面図を含む。
（１）ステップＳ４１
図８（ａ）を参照して、基板１０上に、高透磁率磁性材を含む層間膜としての絶縁膜５’を成膜する。
高透磁率磁性材料の粉末と絶縁膜の原料とを溶媒に溶かした溶液を、基板１０上に塗布する。そして、乾燥後に所定の温度で焼成する。ＣＶＤ法を用いても良い。絶縁膜５’は、第１絶縁膜５と同一の膜組成を有するが、パターンニングを施されていない。
（２）ステップＳ４２
図８（ｂ）を参照して、絶縁膜５’中に、複数の第１信号線２を形成する。
フォトリソグラフィーを用いたパターンニングにより、絶縁膜５’の上面側に、Ｘ方向に延伸する複数の第１信号線２用の溝を形成する。この配線溝付きの絶縁膜５’を絶縁膜５’’とする。そして、その溝中に金属膜をスパッタ法等で埋め込み、上部の余分な金属をＣＭＰ法等で除去して、下層の複数の第１信号線２（配線）を形成する。
図８（ｂ）の右図は、Ｘ方向から見た断面図を示す。
（３）ステップＳ４３
図８（ｃ）を参照して、第１絶縁膜５を囲むように層間絶縁膜６ｂを形成する。
フォトリソグラフィーを用いたパターンニングにより、絶縁膜５’’のうち、第１信号線２を所定の厚みで囲む絶縁膜５’’以外の部分を除去する。第１信号線２を所定の厚みで囲む絶縁膜５’’を第１絶縁膜５とする。
次に、基板１０、第１絶縁膜５及び複数の第１信号線２メモリセル１の上に、スピンコート法等で、絶縁膜６’を成膜する。そして、ＣＭＰ法等により、その表面を平坦化し、且つ、第１絶縁膜５及び複数の第１信号線２の上部が表面に出るように頭出しを行う。これを層間絶縁膜６ｂとする。
図８（ｃ）の右図は、Ｘ方向から見た断面図を示す。
（４）ステップＳ４４
図８（ｄ）を参照して、第１層間絶縁膜、第１絶縁膜５及び複数の第１信号線２上に、高透磁率磁性材を含む層間膜としての第１絶縁膜５ａ、及び、層間絶縁膜６を形成する。
高透磁率磁性材料の粉末と絶縁膜の原料とを溶媒に溶かした溶液を、第１層間絶縁膜、第１絶縁膜５及び複数の第１信号線２上に塗布する。そして、乾燥後に所定の温度で焼成し、絶縁膜５ａ’を成膜する。ＣＶＤ法を用いても良い。絶縁膜５ａ’は、第１絶縁膜５と同一の膜組成を有するが、パターンニングを施されていない。
更に、その上に絶縁膜の原料を溶媒に溶かした溶液を塗布し、乾燥後に所定の温度で焼成し、層間絶縁膜６’を成膜する。ＣＶＤ法を用いても良い。層間絶縁膜６’は、層間絶縁膜６と同一の膜組成を有するが、パターンニングを施されていない。
そして、フォトリソグラフィーを用いたパターンニングを行い、絶縁膜５ａ’及び層間絶縁膜６’の所定の位置（複数の第１信号線２の各々の上の所定の位置（複数の第２信号線の各々との交点のそれぞれの位置））に、メモリセル１を設けるパターンを形成する。このとき、絶縁膜５ａ’及び層間絶縁膜６’は、第１絶縁膜５ａ及び層間絶縁膜６となる。
（５）ステップＳ４５及び（６）ステップＳ４６
図８（ｅ）及び図８（ｆ）を参照して、層間絶縁膜６及び第１信号線２の所定の位置に磁性積層膜１’を成膜し、複数の第１信号線２上に複数のメモリセル１を形成する。
まず、層間絶縁膜６及び第１信号線２の所定の位置上に、メモリセル１のＴＭＲ素子を構成する磁性積層膜１’のピン層膜２３’を成膜する（図８（ｅ））。そして、フォトリソグラフィーを用いたパターンニングを行い、複数の第１信号線２の各々の上の所定の位置（複数のメモリセル１（ＴＭＲ素子）の位置）に、ピン層２３を形成する。
同様にして、次に、磁性積層膜１’のトンネル絶縁層膜２２’を成膜し（図８（ｅ））、パターンニングによりピン層２３の上にトンネル絶縁層２２を形成する。
同様にして、続いて、磁性積層膜１’のフリー層膜２１’を成膜し（図８（ｅ））、パターンニングによりフリー層２１を成膜する（図８（ｆ））。
以上により、所定の位置に複数のメモリセル１（ＴＭＲ素子）が形成される。
（７）ステップＳ４７
図８（ｇ）を参照して、メモリセル１及び層間絶縁膜６上に、第２信号線３を形成する。
メモリセル１及び層間絶縁膜６上に、第２信号線３用の金属膜を、スパッタ法等で成膜する。そして、フォトリソグラフィーを用いたパターンニングにより、Ｘ方向方向に実質的に垂直なＹ方向に延伸する複数の第２信号線３を形成する。
（８）ステップＳ４８
図９（ａ）を参照して、層間絶縁膜６及び複数の第２信号線３の上に、第２絶縁膜４’を成膜する。
層間絶縁膜６及び複数の第２信号線３の上に、高透磁率磁性材料の粉末と絶縁膜の原料とを溶媒に溶かした溶液を塗布する。そして、乾燥後に所定の温度で焼成し、絶縁膜４’を形成する。ＣＶＤ法を用いても良い。
（９）ステップＳ４９
図９（ｂ）を参照して、第２信号線３を囲むように第２絶縁膜４を形成する。
フォトリソグラフィーを用いたパターンニングにより、絶縁膜４’のうち、第２信号線３を所定の厚みで囲む絶縁膜４’以外の部分を除去する。第２信号線３を所定の厚みで囲む絶縁膜４’を第２絶縁膜４とする。
（１０）ステップＳ５０
図９（ｃ）を参照して、層間絶縁膜６及び第２絶縁膜４上に、層間絶縁膜６ａを形成する。
層間絶縁膜６及び第２絶縁膜４上に、スピンコート法等で、層間絶縁膜６ａを成膜する。そして、ＣＭＰ法等により、その表面を平坦化する。
【００９５】
上記ステップＳ４１〜Ｓ５０のプロセスを具備する磁気メモリ製造方法により、磁気メモリが製造される。
【００９６】
なお、上記のステップＳ４９において、第２信号線３の上部の第２絶縁層４を含まないようにすることも可能である。その場合のプロセスは以下のようになる。
（９’）ステップＳ４９’
図９（ｄ）を参照して、第２信号線３を囲むように第２絶縁膜４を形成する。
ＣＭＰ法等により、絶縁膜４’の表面を平坦化し、第２信号線３の頭出しを行う。次に、フォトリソグラフィーを用いたパターンニングにより、絶縁膜４’のうち、第２信号線３を所定の厚みで囲む絶縁膜４’以外の部分を除去する。第２信号線３を所定の厚みで囲む絶縁膜４’を第２絶縁膜４とする。
（１０’）ステップＳ５０’
図９（ｅ）を参照して、層間絶縁膜６、第２信号線３及び第２絶縁膜４上に、層間絶縁膜６ａを形成する。
層間絶縁膜６、第２信号線３及び第２絶縁膜４上に、スピンコート法等で、層間絶縁膜６ａを成膜する。そして、ＣＭＰ法等により、その表面を平坦化する。
【００９７】
上記ステップＳ４１〜Ｓ４８、Ｓ４９’、Ｓ５０’のプロセスを具備する磁気メモリ製造方法により、磁気メモリが製造される。
【００９８】
上記各プロセス（ステップＳ４１〜ステップＳ５０、及び、ステップＳ４１〜Ｓ４８、Ｓ４９’、Ｓ５０’）において、上層の第２信号線３、及び下層の第１信号線２、及び高透磁率磁性材を含む層間絶縁膜としての第１絶縁膜５及び第２絶縁膜４の作製方法は、目的により適宜組換えられる。
【００９９】
本実施の形態においても、第１の実施の形態及び第３の実施の形態と同様の効果を得ることが出来る。
また、高透磁率磁性材を含む層間膜としての第１絶縁膜５及び第２絶縁膜４の各々は、第１信号線２及び第２信号線３の各々を三方（図９（ｃ））又は二方（図９（ｅ））から覆っているので、その効果がより確実になる。
【０１００】
図４は、本発明の本実施の形態による磁気メモリセルを適用したＭＲＡＭの実施の形態を示す構成図である。このＭＲＡＭは、メモリセルにトランジスタが含まれない、クロスポイントセルアレイを含む構成を有する。図４における構成及び動作については、各ワード線４３の回り及び各ビット線４４の回りに、図９（ｃ）又は図９（ｅ）に示すような層間絶縁膜６（及び６ａ）、高透磁率磁性材を含む層間膜としての第１絶縁膜５及び第２絶縁膜４が設けられている他は、第１の実施の形態と同様であるので、その説明を省略する。
【０１０１】
図４に示す本実施の形態によるＭＲＡＭについても、第１の実施の形態と同様の効果を得ることが出来る。また、図８及び図９で示した磁気メモリセルの効果を得ることが出来る。
【０１０２】
（第５の実施の形態）
次に、本発明である磁気メモリ及び磁気メモリ製造方法の第５の実施の形態における構成について説明する。
図１０及び図１１は、本発明である磁気メモリ製造方法の第５の実施の形態を示す断面図である。そして、図１１（ｃ）は、本発明である磁気メモリの第５の実施の形態の構成を示す断面図である。
磁気メモリは、基板１０と、第１絶縁膜５（及び５ａ）と、複数の第１信号線２と、複数のメモリセル１と、層間絶縁膜６（及び６ａ）と、第２絶縁膜４（及び４ａ）と、複数の第２信号線３と、ビア３ａと、ビア８と、絶縁膜９とを具備する。
【０１０３】
本実施の形態は、高透磁率磁性材を含む第２絶縁膜４（及び４ａ）が、層間（絶縁）膜として第１信号線２及び第２信号線３の線間のほとんどを満たしているのではなく、第２信号線３の回りを所定の厚みで覆っている点、第１信号線２とメモリセル１とがビア８で接続されている点、第２信号線３とメモリセル１とがビア３ａで接続されている点で、第１の実施の形態と異なる。
【０１０４】
第１絶縁膜５及び第２絶縁膜４が所定の厚みしか有していないことは、発生した磁場が発散することなく、高透磁率磁性材で覆われた配線のみに効率的に磁場を増大させることができる点で好ましい。
第１信号線２とメモリセル１とがビア８で接続され、第２信号線３とメモリセル１とがビア３ａで接続されていることは、従来の半導体プロセスをそのまま利用できる利点がある。
【０１０５】
その他の構成については、第１の実施の形態と同様であるのでその説明を省略する。
【０１０６】
次に、本発明である磁気メモリの動作については、第１の実施の形態と同様であるので、その説明を省略する。
【０１０７】
次に、本発明である磁気メモリ製造方法の第５の実施の形態について説明する。
図１０及び図１１は、本発明である磁気メモリ製造方法の第５の実施の形態を示す断面図である。図の座標軸を参照して、本図は、Ｙ方向から見た断面図である。一部、Ｘ方向から見た断面図を含む。
（１）ステップＳ５１
図１０（ａ）を参照して、基板１０上に、高透磁率磁性材を含む層間膜としての第１絶縁膜５（及び５ａ）及び第１信号線２を成膜する。
高透磁率磁性材料の粉末と絶縁膜の原料とを溶媒に溶かした溶液を、基板１０上に塗布する。そして、乾燥後に所定の温度で焼成し、第１絶縁膜５を形成する。ＣＶＤ法を用いても良い。
続いて、第１絶縁膜５上に金属膜２’をスパッタ法等で形成する。
図１０（ａ）の右図は、Ｘ方向から見た断面図を示す。
（２）ステップＳ５２
図１０（ｂ）を参照して、第１絶縁膜５の上面側に、複数の第１信号線２を形成する。
フォトリソグラフィーを用いたパターンニングにより、第１絶縁膜５の上面側に、金属膜２’を用いて、Ｘ方向に延伸する複数の第１信号線２を形成する。
図１０（ｂ）の右図は、Ｘ方向から見た断面図を示す。
（３）ステップＳ５３
図１０（ｃ）を参照して、第１絶縁膜５の上面側に、第１絶縁膜５ａを形成する。
第１絶縁膜５及び第１信号線２の上に、絶縁膜５’を形成する。そして、ＣＭＰ法等により、その表面を平坦化し、且つ第１信号線２の上部が表面に出るように頭出しを行う。このときの絶縁膜５’を第１絶縁膜５ａとする。
図１０（ｃ）の右図は、Ｘ方向から見た断面図を示す。
（４）ステップＳ５４
図１０（ｄ）を参照して、複数の第１信号線２上に、ビア８を形成する。
第１絶縁膜５ａ及び複数の第１信号線２上に、絶縁膜９’（非磁性）を形成する。しかる後、フォトリソグラフィーを用いたパターンニングを行い、絶縁膜９’における複数の第１信号線２の各々の上の所定の位置（複数の第２信号線の各々との交点のそれぞれの位置）に、複数のビアホールを形成する。これら複数のビアホールを有する絶縁膜９’を絶縁膜９とする。続いて、絶縁膜９及び複数のビアホール上に金属膜８’を形成する。そして、フォトリソグラフィーを用いたパターンニングを行い、金属膜８’における複数のビアホールの位置に複数のビア８を形成する。
（５）ステップＳ５５
図１０（ｅ）を参照して、複数の第１信号線２上の複数のビア８上に、複数のメモリセル１を形成する。
絶縁膜９及びビア８上に、メモリセル１のＴＭＲ素子を構成する磁性積層膜１’を成膜する。その後、フォトリソグラフィーを用いたパターンニングを行い、複数のビア８の位置に複数のメモリセル１（ＴＭＲ素子）を形成する。
（６）ステップＳ５６
図１０（ｆ）を参照して、メモリセル１及び絶縁膜９上に、層間絶縁膜６を形成する。
メモリセル１及び絶縁膜９上に、絶縁膜６’を形成する。次に、フォトリソグラフィーを用いたパターンニングにより、絶縁膜６’のうち、複数のメモリセル１の上部にあたる部分を除去し、複数のビアホールを形成する。この複数のビアホールを有する絶縁膜６’を層間絶縁膜６とする。
（７）ステップＳ５７
図１１（ａ）を参照して、層間絶縁膜６及び複数のメモリセル１上に複数の第２信号線３を形成する。
層間絶縁膜６及び複数のメモリセル１上に、金属膜３’をスパッタ法等で形成する。その後、金属膜３’上に、高透磁率磁性材料の粉末と絶縁膜の原料とを溶媒に溶かした溶液を塗布する。そして、乾燥後に所定の温度で焼成し、絶縁膜４’を形成する。ＣＶＤ法を用いても良い。
続いて、フォトリソグラフィーを用いたパターンニングを行い、上層の複数の第２信号線３（配線）を形成する。このとき、第２信号線３は、メモリセル１とビア３ａで接続される。また、第２信号線３の上部は、絶縁膜４’がパターンニングされた第２絶縁膜４で覆われている。
（８）ステップＳ５８
図１１（ｂ）を参照して、層間絶縁膜６及び第２絶縁膜４の上及び第２信号線３の側面を覆うように、絶縁膜４ａ’を形成する。
層間絶縁膜６及び複数の第２信号線３の上に、高透磁率磁性材料の粉末と絶縁膜の原料とを溶媒に溶かした溶液を塗布する。そして、乾燥後に所定の温度で焼成し、絶縁膜４ａ’を形成する。ＣＶＤ法を用いても良い。
（９）ステップＳ５９
図１１（ｃ）を参照して、第２信号線３を囲むように第２絶縁膜４ａを形成し、その上に層間絶縁膜６ａを形成する。
フォトリソグラフィーを用いたパターンニングにより、絶縁膜４ａ’のうち、第２信号線３を所定の厚みで囲む絶縁膜４ａ’以外の部分を除去する。第２信号線３を所定の厚みで囲む絶縁膜４ａ’を第２絶縁膜４ａとする。
そして、層間絶縁膜６及び第２絶縁膜４上に、スピンコート法等で、層間絶縁膜６ａを成膜する。そして、ＣＭＰ法等により、その表面を平坦化する。
図１１（ｃ）の右図は、Ｘ方向から見た断面図を示す。
【０１０８】
上記ステップＳ５１〜Ｓ５９のプロセスを具備する磁気メモリ製造方法により、磁気メモリが製造される。
【０１０９】
上記各プロセス（ステップＳ５１〜Ｓ５９）において、上層の第２信号線３、及び下層の第１信号線２、及び高透磁率磁性材を含む層間絶縁膜としての第１絶縁膜５及び第２絶縁膜４の作製方法は、目的により適宜組換えられる。
【０１１０】
本実施の形態においても、第１の実施の形態と同様の効果を得ることが出来る。
また、高透磁率磁性材を含む第１絶縁膜５及び第２絶縁膜４が、第１信号線２及び第２信号線３の回りを所定の厚みで覆っているので、発生した磁場が発散することなく、高透磁率磁性材で覆われた配線のみに効率的に磁場を増大させることができる点で好ましい。
第１信号線２とメモリセル１とがビア８で接続され、第２信号線３とメモリセル１とがビア３ａで接続されているので、従来の半導体プロセスをそのまま利用できる利点がある。
【０１１１】
図４は、本発明の本実施の形態による磁気メモリセルを適用したＭＲＡＭの実施の形態を示す構成図である。このＭＲＡＭは、メモリセルにトランジスタが含まれない、クロスポイントセルアレイを含む構成を有する。図４における構成及び動作については、各ワード線４３の回り及び各ビット線４４の回りに、図１１（ｃ）に示すような層間絶縁膜６（及び６ａ）、高透磁率磁性材を含む層間膜としての第１絶縁膜５（及び５ａ）及び第２絶縁膜４（及び４ａ）、ビア８、ビア３ａが設けられている他は、第１の実施の形態と同様であるので、その説明を省略する。
【０１１２】
図４に示す本実施の形態によるＭＲＡＭについても、第１の実施の形態と同様の効果を得ることが出来る。また、図１０及び図１１で示した磁気メモリセルの効果を得ることが出来る。
【０１１３】
（第６の実施の形態）
次に、本発明である磁気メモリ及び磁気メモリ製造方法の第６の実施の形態における構成について説明する。
図１２及び図１３は、本発明である磁気メモリ製造方法の第６の実施の形態を示す断面図である。そして、図１３（ｃ）は、本発明である磁気メモリの第６の実施の形態の構成を示す断面図である。
磁気メモリは、基板１０と、第１絶縁膜５と、複数の第１信号線２と、複数のメモリセル１と、層間絶縁膜６と、第２絶縁膜４と、複数の第２信号線３と、ビア８と、絶縁膜９とを具備する。
【０１１４】
本実施の形態は、高透磁率磁性材を含む第２絶縁膜４が、第２信号線３の回りを所定の厚みで覆い、かつ、メモリセル１の側面を覆っている点、第２信号線３とメモリセル１とが直接接続しビア３ａを用いない点で、第５の実施の形態と異なる。
【０１１５】
第２信号線３の回りを所定の厚みで覆い、かつ、メモリセル１の側面を覆っていることは、発生した磁場が発散することなく、高透磁率磁性材で覆われた配線のみに効率的に磁場を増大させることができる点で好ましい。
ビア８で接続されているのが第１信号線２とメモリセル１との接続であり、通常の半導体プロセスを用いたクロスポイント型メモリの構成となっている。
【０１１６】
その他の構成については、第５の実施の形態と同様であるのでその説明を省略する。
【０１１７】
次に、本発明である磁気メモリの動作については、第５の実施の形態と同様であるので、その説明を省略する。
【０１１８】
次に、本発明である磁気メモリ製造方法の第６の実施の形態について説明する。
図１２及び図１３は、本発明である磁気メモリ製造方法の第６の実施の形態を示す断面図である。図の座標軸を参照して、本図は、Ｙ方向から見た断面図である。一部、Ｘ方向から見た断面図を含む。
（１）ステップＳ６１
図１２（ａ）を参照して、基板１０上に、複数の第１信号線２を形成する。
第１絶縁膜５上に金属膜２’をスパッタ法等で形成する。次に、フォトリソグラフィーを用いたパターンニングにより、第１絶縁膜５の上面側に、Ｘ方向に延伸する複数の第１信号線２を形成する。
図１２（ａ）の右図は、Ｘ方向から見た断面図を示す。
（２）ステップＳ６２
図１２（ｂ）を参照して、基板１０の上面側に、第１絶縁膜５を形成する。
基板１０及び第１信号線２の上に、絶縁膜５’を形成する。そして、ＣＭＰ法等により、その表面を平坦化し、且つ第１信号線２の上部が表面に出るように頭出しを行う。平坦化された絶縁膜５’を第１絶縁膜５とする。
図１２（ｂ）の右図は、Ｘ方向から見た断面図を示す。
（３）ステップＳ６３
図１２（ｃ）を参照して、複数の第１信号線２上にビア８を形成する。
第１絶縁膜５及び複数の第１信号線２上に、絶縁膜９’（非磁性）を形成する。しかる後、フォトリソグラフィーを用いたパターンニングを行い、絶縁膜９’における複数の第１信号線２の各々の上の所定の位置（複数の第２信号線の各々との交点のそれぞれの位置）に、複数のビアホールを形成する。これら複数のビアホールを有する絶縁膜９’を絶縁膜９とする。続いて、絶縁膜９及び複数のビアホール上に金属膜８’を形成する。そして、フォトリソグラフィーを用いたパターンニングを行い、金属膜８’における複数のビアホールの位置に複数のビア８を形成する。
（４）ステップＳ６４
図１２（ｄ）を参照して、複数の第１信号線２上の複数のビア８上に複数のメモリセル１を形成する。
絶縁膜９及びビア８上に、メモリセル１のＴＭＲ素子を構成する磁性積層膜１’を成膜する。その後、フォトリソグラフィーを用いたパターンニングを行い、複数のビア８の位置に複数のメモリセル１（ＴＭＲ素子）を形成する。
（５）ステップＳ６５
図１３（ａ）を参照して、絶縁膜９及び複数のメモリセル１側面を覆うように層間絶縁膜６’’を形成する。
絶縁膜９及び複数のメモリセル１上に、層間絶縁膜６’’を成膜し、複数のメモリセル１の上部をＣＭＰ法などで露出させる。
（６）ステップＳ６６
図１３（ｂ）を参照して、層間絶縁膜６’’及び複数のメモリセル１場に複数の第２信号線３を形成する。
層間絶縁膜６及び複数のメモリセル１場に、金属膜３’をスパッタ法などで形成する。続いて、フォトリソグラフィーを用いたパターンニングを行い、上層の複数の第２信号線３(配線)を形成する。このとき、第２信号線３はメモリセル１と接続される。またこのとき、層間絶縁膜６’’はトンネル絶縁層まで切り込まれた層間絶縁膜６ｃとなる。
（７）ステップＳ６７
図１３（ｃ）を参照して、層間絶縁膜６ｃ及び第２信号線３の上部及び側面を覆うように第２絶縁膜４を形成する。
層間絶縁膜６ｃ及び第２信号線３の上部及び側面を覆うように、高透磁率磁性材料の粉末と絶縁膜の原料とを溶媒に溶かした溶液とを塗布する。そして、乾燥後に所定の温度で焼成し、絶縁膜４’を形成する。ＣＶＤ法を用いても良い。
その後、フォトリソグラフィーを用いたパターンニングにより、絶縁膜４’のうち、第２信号線３の上部及び側面と複数のメモリセル１の上部側壁を所定の厚みで囲む絶縁膜４’以外の部分を除去する。第２信号線３を所定の厚みで囲む絶縁膜４’を第２絶縁膜４とする。
（８）ステップＳ６８
図１３(ｄ）を参照して、層間絶縁膜６ｃ及び第２絶縁膜４の上に層間絶縁膜６を形成する。
層間絶縁膜６ｃ及び第２絶縁膜４の上に、スピンコート法等で、層間絶縁膜６ａを成膜する。そして、ＣＭＰ法等により、その表面を平坦化し、層間絶縁膜６を形成する。
【０１１９】
上記ステップＳ６１〜Ｓ６８のプロセスを具備する磁気メモリ製造方法により、磁気メモリが製造される。
【０１２０】
上記各プロセス（ステップＳ６１〜Ｓ６８）において、上層の第２信号線３、及び下層の第１信号線２、及び高透磁率磁性材を含む層間絶縁膜としての第１絶縁膜５及び第２絶縁膜４の作製方法は、目的により適宜組換えられる。
【０１２１】
本実施の形態においても、第５の実施の形態と同様の効果を得ることが出来る。
また、第２信号線３の回りを所定の厚みで覆い、かつ、メモリセル１の側面を覆っているので、磁場が発散することが無く効率的にメモリセル１に増大した磁場を引加する事ができる。
ビア８で接続されているのが第１信号線２とメモリセル１との接続であり、通常の半導体プロセスを用いたクロスポイント型メモリの構成となっている。
【０１２２】
図４は、本発明の本実施の形態による磁気メモリセルを適用したＭＲＡＭの実施の形態を示す構成図である。このＭＲＡＭは、メモリセルにトランジスタが含まれない、クロスポイントセルアレイを含む構成を有する。図４における構成及び動作については、各ワード線４３の回り及び各ビット線４４の回りに、図１３（ｃ）に示すような層間絶縁膜６、高透磁率磁性材を含む層間膜としての第１絶縁膜５（及び５ａ）及び第２絶縁膜４、ビア８が設けられている他は、第１の実施の形態と同様であるので、その説明を省略する。
【０１２３】
図４に示す本実施の形態によるＭＲＡＭについても、第１の実施の形態と同様の効果を得ることが出来る。また、図１２及び図１３で示した磁気メモリセルの効果を得ることが出来る。
【０１２４】
（第７の実施の形態）
まず、本発明である磁気メモリ及び磁気メモリ製造方法の第７の実施の形態における構成について説明する。
図１４は、本発明である磁気メモリの第７の実施の形態の構成を示す断面図である。
磁気メモリは、基板１０と、第１絶縁膜５と、複数の読み出し第１信号線２ａと、複数の書き込み第１信号線２ｂと、引き出し配線層７、ビア８、複数のメモリセル１と、層間絶縁膜６と、第２絶縁膜４と、複数の第２信号線３とを具備する。
【０１２５】
複数の読み出し第１信号線２ａは、第１絶縁膜５に埋め込まれ（ただし、その上側の表面は露出して）、Ｘ方向（第１方向）に延伸するように設けられている。すなわち、読み出し第１信号線２は、高透磁率磁性材を含んだ第１絶縁膜５に、その底部及び側面を覆われている。第１信号線２は、読み出しワード線に例示される。
【０１２６】
複数の書き込み第１信号線２ｂは、その各々が読み出し第１信号線２ａと対を成し、第１絶縁膜５に埋め込まれ（ただし、その上側の表面は露出して）、Ｘ方向（第１方向）に延伸するように設けられている。すなわち、書き込み第１信号線２ｂは、高透磁率磁性材を含んだ第１絶縁膜５に、その底部及び側面を覆われている。書き込み第１信号線２ｂは、書き込みワード線に例示される。
【０１２７】
ビア８は、一端を読み出し第１信号線２ａに接続され、読み出し第１信号線２ａから上方（Ｚ方向）に延びている。また、他端を引き出し配線層７の一端に接続されている。
引き出し配線層７は、一端（の下部）をビア８に接続され、Ｙ方向に延びている。また、他端（の上部）をメモリセル１に接続されている。
【０１２８】
第１絶縁膜５は、基板１０の上面側に、読み出し第１信号線２ａと書き込み第１信号線２ｂとの間に設けられている。酸化シリコンや窒化シリコンに例示される絶縁膜に、透磁率の高い磁性材料である高透磁率磁性材料を含んだ膜である。第１絶縁膜５の電気抵抗は、１０⁸Ω以上である。
【０１２９】
基板１０、複数のメモリセル１、層間絶縁膜６、第２絶縁膜４、複数の第２信号線３、高透磁率磁性材及びそれを含む絶縁膜については、第１の実施の形態と同様であるので、その説明を省略する。
【０１３０】
次に、本発明である磁気メモリの動作について説明する。
メモリセル１へのデータの書き込みは、以下のようにして行う。すなわち、書き込み第１信号線２ｂ（書き込みワード線）にＸ方向の電流Ｉｘが流れる。同時に、第２信号線３（ビット線）にＹ方向の電流Ｉｙが流れる。このとき書き込むデータに応じて＋Ｙ方向又は−Ｙ方向に流す。これら電流Ｉｘ及び電流Ｉｙにより、書き込み第１信号線２ｂ（ワード線）と第２信号線３（ビット線）との交点に対応するメモリセル１のＴＭＲ素子に対して、磁界Ｈ_Ｙと磁界Ｈ_Ｘとが発生し、合成磁界Ｈ_０を生成する。ＴＭＲ素子は、合成磁界Ｈ_０を受け、書き込むデータに対応するように自発磁化の方向を反転する。
【０１３１】
メモリセル１からのデータの読み出しは、以下のようにして行う。すなわち、読み出し第１信号線２ａ（ワード線）から、メモリセル１のＴＭＲ素子を通り、第２信号線３（ビット線）へ定電流Ｉｓを流す。そのとき、第２信号線３（ビット線）の電圧の大きさ（＝ＴＭＲ素子の抵抗）に基づいて、データを読み出す。
【０１３２】
次に、本発明である磁気メモリ製造方法の第１の実施の形態については、第１信号線２が、読み出し第１信号線２ａと書き込み第１信号線２ｂとの２種類あること、引き出し配線層７（引き出し配線層７に対しては高透磁率磁性材を含む層間膜は必要ない）及びビア８がある事を除けば、第１の実施の形態から第６の実施の形態を適宜用いて製造することが出来るので、その説明を省略する。
【０１３３】
図１４の構造を有する磁気メモリにおいても、第１の実施の形態から第６の実施の形態と同様の効果を得ることが出来る。
【０１３４】
図１５は、本発明による磁気メモリセルを適用したＭＲＡＭの実施の形態を示す構成図である。このＭＲＡＭは、メモリセルにトランジスタが含まれない、クロスポイントセルアレイを含む構成を有する。図４における構成及び動作については、書き込み動作の際、書き込みワード線４３ｂ（＝図１４の書き込み第１信号線２ｂに対応）を用い、読み出し動作の際、読み出しワード線４３ａ（＝図１４の読み出し第１信号線２ａに対応）を用いている以外は、他の実施の形態と同様であるので、その説明を省略する。
【０１３５】
本実施の形態においても、他の実施の形態と同様の効果を得ることが出来る。
また、ワード線４３を書き込みワード線４３ｂと読み出しワード線４３ａとに分けているので、書き込み動作及び読み出し動作を安定的に行うことが出来る。
【０１３６】
上記各実施例では、クロスポイントセルアレイについて説明している。しかし、配線及び信号線（例示：ワード線やビット線）によりデータの書き込みを行う他のタイプの磁気メモリ（磁気メモリセル）に対しても適用可能である。
【０１３７】
また、この発明は上記実施例に限定されるものではなく要旨を変更しない範囲において種々変更して実施することができる。
【０１３８】
以上説明したように、本発明では、ヨーク材が絶縁膜であるため、ＴＭＲ素子とヨーク材の間に絶縁材を挟む必要が無いので、構造、プロセスを簡単にできる。また、従来においては、配線が導電性であるヨークで覆われていたため配線を配線ピッチよりも小さくする必要があったが、本発明は、配線を配線ピッチまで広くすることができる。
【０１３９】
【発明の効果】
本発明により、磁気メモリの書き込みの際、その電流を低減することが出来、磁気メモリの消費電力を低減することができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｇ）本発明である磁気メモリ製造方法の第１の実施の形態を示す断面図である。
【図２】（ａ）〜（ｆ）本発明である磁気メモリ製造方法の第１の実施の他の形態を示す断面図である。
【図３】磁気メモリにおける配線での磁場を示すグラフである。
【図４】本発明による磁気メモリセルを適用したＭＲＡＭの実施の形態を示す構成図である。
【図５】（ａ）〜（ｇ）本発明である磁気メモリ製造方法の第２の実施の形態を示す断面図である。
【図６】（ａ）〜（ｆ）本発明である磁気メモリ製造方法の第３の実施の形態を示す断面図である。
【図７】（ａ）〜（ｄ）本発明である磁気メモリ製造方法の第３の実施の形態を示す断面図である。
【図８】（ａ）〜（ｇ）本発明である磁気メモリ製造方法の第４の実施の形態を示す断面図である。
【図９】（ａ）〜（ｅ）本発明である磁気メモリ製造方法の第４の実施の形態を示す断面図である。
【図１０】（ａ）〜（ｆ）本発明である磁気メモリ製造方法の第５の実施の形態を示す断面図である。
【図１１】（ａ）〜（ｃ）本発明である磁気メモリ製造方法の第５の実施の形態を示す断面図である。
【図１２】（ａ）〜（ｄ）本発明である磁気メモリ製造方法の第６の実施の形態を示す断面図である。
【図１３】（ａ）〜（ｄ）本発明である磁気メモリ製造方法の第６の実施の形態を示す断面図である。
【図１４】本発明である磁気メモリの第７の実施の形態の構成を示す断面図である。
【図１５】本発明による磁気メモリセルを適用したＭＲＡＭの実施の形態を示す構成図である。
【図１６】（ａ）（ｂ）磁気メモリセルに含まれるＴＭＲ素子の原理を示した図である。
【図１７】（ａ）（ｂ）従来技術の磁気抵抗型メモリの断面図を示す。
【図１８】（ａ）（ｂ）従来技術の磁気抵抗型メモリの断面図を示す。
【図１９】従来の技術の磁気記憶装置の斜視図を示す。
【符号の説明】
１ メモリセル
１’ 磁性積層膜
２ 第１信号線
２’、３’、８’ 金属膜
２ａ 読み出し第１信号線
２ｂ 書き込み第１信号線
３ 第２信号線
３ａ、８ ビア
４、４ａ 第２絶縁膜
４’、５’、５’’、９ 絶縁膜
５、５ａ 第１絶縁膜
６、６’、６’’、６ａ、６ｂ、６ｃ 層間絶縁膜
７ 引き出し配線層
１０ 基板
２１、１２１ フリー層
２１’ フリー層膜
２２ トンネル絶縁層
２２’、１２２ トンネル絶縁層膜
２３、１２３ ピン層
４１ クロスポイントセルアレイ
４２ メモリセル
４３ ワード線
４３ａ 読み出しワード線
４３ｂ 書き込みワード線
４４ ビット線
４５ ＴＭＲ素子
４６ Ｘセレクタ
４７ Ｘ側電流源回路
４８ Ｙセレクタ
４９ Ｙ側電流源回路
５０ センスアンプ
１１４ 第２の配線
１１５ 第１の配線
１１８ 第１の磁性膜
１２０ 磁気抵抗効果膜
１２４ 反強磁性体層

Claims (14)

1. 基板と、
   前記基板の上面側に設けられた第１絶縁膜と、
   前記第１絶縁膜に埋め込まれ、第１方向に延伸するように設けられた複数の第１信号線と、
   前記複数の第１信号線の各々の上に設けられ、記憶されるデータに応じて磁化方向が反転する自発磁化を有する磁気抵抗素子をそれぞれに含む複数のメモリセルと、
   前記第１絶縁膜及び前記複数の第１信号線の上に、前記複数のメモリセルを囲むように設けられた第１層間絶縁膜と、
   前記第１層間絶縁膜の上に設けられた第２絶縁膜と、
   前記第２絶縁膜に埋め込まれ、前記第１方向に実質的に垂直な第２方向に延伸するように設けられた複数の第２信号線と、
   を具備し、
   前記第１絶縁膜及び前記第２絶縁膜のうちの少なくとも一方は、高透磁率磁性材料を含み、
   前記複数のメモリセルの各々は、前記複数の第１信号線と前記複数の第２信号線とが交差する位置のそれぞれに設けられている
   磁気メモリ。
2. 基板と、
   前記基板の上面側に設けられた第２層間絶縁膜と、
   前記第２層間絶縁膜に埋め込まれ、第１方向に延伸するように設けられた複数の第１信号線と、
   前記複数の第１信号線の各々の上に設けられ、記憶されるデータに応じて磁化方向が反転する自発磁化を有する磁気抵抗素子をそれぞれに含む複数のメモリセルと、
   前記第２層間絶縁膜及び前記複数の第１信号線の上に、前記複数のメモリセルを囲むように設けられた第１層間絶縁膜と、
   前記第１層間絶縁膜の上に設けられた第３層間絶縁膜と、
   前記第３層間絶縁膜に埋め込まれ、前記第１方向に実質的に垂直な第２方向に延伸するように設けられた複数の第２信号線と、
   前記第２層間絶縁膜に含まれ、前記第２層間絶縁膜と前記複数の第１信号線との間に設けられた第１絶縁膜、及び、前記第３層間絶縁膜に含まれ、前記第３層間絶縁膜と前記複数の第２信号線との間に設けられた第２絶縁膜のうちの少なくとも一方と、
   を具備し、
   前記第１絶縁膜及び前記第２絶縁膜は、高透磁率磁性材料を含み、
   前記複数のメモリセルの各々は、前記複数の第１信号線と前記複数の第２信号線とが交差する位置のそれぞれに設けられている
   磁気メモリ。
3. 請求項１又は２に記載の磁気メモリにおいて、
   前記高透磁率磁性材料は、磁性体の粉末を含む
   磁気メモリ。
4. 請求項１乃至３のいずれか一項に記載の磁気メモリにおいて、
   前記第２信号線の上部に接する前記第２絶縁膜がない
   磁気メモリ。
5. 請求項１乃至４のいずれか一項に記載の磁気メモリにおいて、
   前記第１絶縁膜の透磁率と前記第２絶縁膜の透磁率とは異なる
   磁気メモリ。
6. 請求項１乃至４のいずれか一項に記載の磁気メモリにおいて、
   前記第１絶縁膜及び前記第２絶縁膜のうちの少なくとも一方は、前記複数のメモリセルの側面を途中まで囲むように設けられる
   磁気メモリ。
7. 請求項１乃至６のいずれか一項に記載の磁気メモリにおいて、
   前記メモリセルは、
   前記メモリセルの一端と前記第１信号線とを接続する第１ビア、及び、前記メモリセルの他端と前記第２信号線とを接続する第２ビアの少なくとも一つを備える
   磁気メモリ。
8. 請求項１乃至６のいずれか一項に記載の磁気メモリにおいて、
   前記第１信号線は、第３信号線と第４信号線とを含み、前記第４信号線は前記メモリセルに電気的に接続していない
   磁気メモリ。
9. （ａ）基板の上面側に第１絶縁膜を設けるステップと、
   （ｂ）前記第１絶縁膜に埋め込まれ、第１方向に延伸するように複数の第１信号線を設けるステップと、
   （ｃ）前記複数の第１信号線の各々の上に、記憶されるデータに応じて磁化方向が反転する自発磁化を有する磁気抵抗素子をそれぞれに含む複数のメモリセルを設けるステップと、
   （ｄ）前記第１絶縁膜及び前記複数の第１信号線の上に、前記複数のメモリセルを囲むように第１層間絶縁膜を設けるステップと、
   （ｅ）前記第１層間絶縁膜の上に第２絶縁膜を設けるステップと、
   （ｆ）前記第２絶縁膜に埋め込まれ、前記第１方向に実質的に垂直な第２方向に延伸するように複数の第２信号線を設けるステップと、
   を具備し、
   前記第１絶縁膜及び前記第２絶縁膜のうちの少なくとも一方は、高透磁率磁性材料を含み、
   前記複数のメモリセルの各々は、前記複数の第１信号線と前記複数の第２信号線とが交差する位置のそれぞれに設けられる
   磁気メモリ製造方法。
10. 請求項９に記載の磁気メモリの製造方法において、
    前記（ａ）ステップは、
    （ａ１）前記高透磁率磁性材料の粉末と、前記第１絶縁膜の原料を溶媒に溶かした溶液とを混合して、前記基板の上面に塗布した第１塗布膜を形成するステップと、
    （ａ２）前記第１塗布膜を焼成するステップと、
    を備える、
    磁気メモリ製造方法。
11. 請求項９又は１０に記載の磁気メモリの製造方法において、
    前記（ｅ）ステップは、
    （ｅ１）前記高透磁率磁性材料の粉末と、前記第２絶縁膜の原料を溶媒に溶かした溶液とを混合して、前記基板の前記第１層間絶縁膜及び前記複数のメモリセルの上に塗布した第２塗布膜を形成するステップと、
    （ｅ２）前記第２塗布膜を焼成するステップと、
    を備える、
    磁気メモリ製造方法。
12. （ｇ）基板の上面側に、第１方向に延伸するように線状の複数の第１絶縁膜を設けるステップと、
    （ｈ）前記複数の第１絶縁膜の各々の間に、第２層間絶縁膜を設けるステップと、
    （ｉ）前記第１絶縁膜に埋め込まれ、前記第１方向に延伸するように複数の第１信号線を設けるステップと、
    （ｊ）前記複数の第１信号線の各々の上に、記憶されるデータに応じて磁化方向が反転する自発磁化を有する磁気抵抗素子をそれぞれに含む複数のメモリセルを設けるステップと、
    （ｋ）前記第２層間絶縁膜、前記複数の第１絶縁膜及び前記複数の第１信号線の上に、前記複数のメモリセルを囲むように第１層間絶縁膜を設けるステップと、
    （ｌ）前記第１層間絶縁膜及び前記複数のメモリセルの上に、前記第１方向に実質的に垂直な第２方向に延伸するように複数の第２信号線を設けるステップと、
    （ｍ）前記複数の第２信号線の各々を覆うように第２絶縁膜を設けるステップと、
    （ｎ）前記第１層間絶縁膜及び前記第２絶縁膜を覆うように前記第３層間絶縁膜を設けるステップと、
    を具備し、
    前記第１絶縁膜及び前記第２絶縁膜のうちの少なくとも一方は、高透磁率磁性材料を含み、
    前記複数のメモリセルの各々は、前記複数の第１信号線と前記複数の第２信号線とが交差する位置のそれぞれに設けられる
    磁気メモリ製造方法。
13. 請求項１２に記載の磁気メモリの製造方法において、
    前記（ｇ）ステップは、
    （ｇ１）前記高透磁率磁性材料の粉末と、前記第１絶縁膜の原料を溶媒に溶かした溶液とを混合して、前記基板の上面に塗布した第１塗布膜を形成するステップと、
    （ｇ２）前記第１塗布膜を焼成するステップと、
    を備える、
    磁気メモリ製造方法。
14. 請求項１２又は１３に記載の磁気メモリの製造方法において、
    前記（ｍ）ステップは、
    （ｍ１）前記高透磁率磁性材料の粉末と、前記第２絶縁膜の原料を溶媒に溶かした溶液とを混合して、前記基板の前記第１層間絶縁膜及び前記複数の第２信号線の上に塗布した第２塗布膜を形成するステップと、
    （ｍ２）前記第２塗布膜を焼成するステップと、
    を備える、
    磁気メモリ製造方法。

Images