JP2006054229A - 磁気抵抗効果装置およびその製造方法 - Google Patents
磁気抵抗効果装置およびその製造方法 Download PDFInfo
- Publication number
- JP2006054229A JP2006054229A JP2004232917A JP2004232917A JP2006054229A JP 2006054229 A JP2006054229 A JP 2006054229A JP 2004232917 A JP2004232917 A JP 2004232917A JP 2004232917 A JP2004232917 A JP 2004232917A JP 2006054229 A JP2006054229 A JP 2006054229A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- magnetic layer
- wirings
- magnetic
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Mram Or Spin Memory Techniques (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
Abstract
【解決手段】互いに平行に配置される複数の第1配線11と、第1配線11の上方に離間して配置されるとともに、互いに平行に配置される複数の第2配線12と、第1配線11と第2配線12との間の一領域に、磁気抵抗型のTMR素子13とを備えた磁気抵抗効果装置であって、各第2配線12上を覆うとともに、隣接する第2配線12間に連続して設けられた絶縁性の高透磁率材料からなる第2磁性体層22bを備えたことを特徴とする磁気抵抗効果装置およびその製造方法である。
【選択図】図1
Description
本実施形態の磁気記憶装置は、背景技術で図12(a)を用いて説明した構成と同様に、互いに平行に配置される複数の第1配線(書き込みワード線)11と、第1配線11の上方に離間して配置された状態で第1配線11と交差するとともに、互いに平行に配置される複数の第2配線(ビット線)12とを備えている。そして、複数の第1配線11と複数の第2配線12との間の各交差領域には、第1配線11とは絶縁され、第2配線12とは電気的に接続されたTMR素子13がマトリクス状に配置されたメモリセルアレイ構造となっている。また、図12(b)を用いて説明したように、第1配線11のTMR素子13側を除く面側、すなわち、第1配線11の両側面および下面側は、高透磁率性材料からなる磁性体層21で覆われていることとする。
なお、ここでは、絶縁膜33に設けられた配線溝34の側壁に第1磁性体層22aを形成する例について説明したが、図4に示すように、絶縁膜33を第1磁性体層22aで形成してもよい。ただし、この場合の第1磁性体層22aは、第2配線12間のショートを防止するため、絶縁性の高透磁率材料で形成される。この場合には、TMR素子13上を含む絶縁膜32上に第1磁性体層22aを形成した後、第1磁性体層22aに配線溝34を形成し、その内部に第2配線12を形成することで、第2配線12の両側面が第1磁性体層22aに覆われた状態となる。
また、図4を用いて説明した変形例1の構成において、図5に示すように、第2配線12間の絶縁膜32上に、隣接する第2配線12間の間隔以下の幅に設けられた絶縁膜35が設けられていてもよい。ここでは、例えば第2配線12に沿う状態で、第2配線よりも薄い膜厚で設けられ、その側壁が下層となる絶縁膜32側に向けて徐々に幅広くなるようテーパー形状の絶縁膜35が設けられることとする。そして、この絶縁膜35上には、この絶縁膜35を覆う状態で、絶縁性の高透磁率材料からなる第1磁性体層22aが設けられることとする。これにより、第2配線12の下部の側面を覆う第1磁性体層22aの幅が、第2配線12の下面側に向けて狭くなる。
本実施形態の磁気記憶装置の構成を図7の断面図を用いて説明する。なお、第1実施形態で説明した磁気記憶装置と同様の構成には、同一の番号を付して説明することとする。
(変形例3)
上述したような第1実施形態および第2実施形態では、第1配線11と第2配線12とが直交する状態で設けられ、第1配線11と第2配線12の交差領域にTMR素子13が設けられた状態のメモリセルアレイ構造の磁気記憶装置を例にとり説明したが、図9に示すような構成の磁気抵抗効果装置であっても、本発明は適用可能である。
さらに、本発明の具体的な実施例について説明する。図10(a)に示すように、第1配線11上に絶縁膜31および電流駆動層16を介して、ピッチt1が0.78μm、0.98μmとなるように、複数のTMR素子13を形成した。一方、第1実施形態の第1磁性体層22aおよび第2磁性体層22bと同じ形状および膜厚の磁極Mを形成した(実施例1)。具体的には、磁極Mは、第1磁性体層22aに対応する磁極M1と第2磁性体層22bに対応する磁極M2とで構成されており、TMR素子13の両側面上に設けられる磁極M1の間隔W1を520nm、M1の幅W2を20nm、M1の長さL2を400nmで形成した。また、磁極M1上に連続して設けられる磁極M2の膜厚L1を50nmで形成した。
また、実施例2として、図4の構成の第1磁性体層22aおよび第2磁性体層22bと同じ形状および同じ膜厚の磁極を形成し、20mAの電流を流したときの隣接するTMR素子13にかかる磁界(漏洩磁界)をシミュレーションするとともに、ピッチ0.78μmおよび0.98μmの場合の磁界の大きさを測定した。その結果、実施例1の場合と比較して、漏洩磁界は大きい傾向があるが、図11のグラフに示すように、磁性体層の端部とTMR素子13上部との距離t2が150nm以上あれば、ディスターブ等の問題にならないことが確認された。
Claims (10)
- 互いに平行に配置される複数の第1配線と、前記第1配線の上方に離間して配置されるとともに、互いに平行に配置される複数の第2配線と、前記第1配線と前記第2配線との間の一領域に、磁気抵抗型の記憶素子とを備えた磁気抵抗効果装置であって、
前記第2配線上を覆うとともに、隣接する前記第2配線間に連続して設けられた絶縁性の高透磁率材料からなる磁性体層を備えた
ことを特徴とする磁気抵抗効果装置。 - 前記請求項1記載の磁気抵抗効果装置において、
前記第2配線の両側面を覆う状態で、高透磁率材料からなる磁性体層が設けられている
ことを特徴とする磁気抵抗効果装置。 - 請求項1記載の磁気抵抗効果装置において、
隣接する前記第2配線間の全域に前記磁性体層が設けられている
ことを特徴とする磁気抵抗効果装置。 - 請求項3記載の磁気抵抗効果装置において、
隣接する前記第2配線間には、当該第2配線間の間隔以下の幅に設けられた絶縁膜と、
当該絶縁膜を覆う状態で設けられる前記磁性体層とが設けられている
ことを特徴とする磁気抵抗効果装置。 - 請求項1記載の磁気抵抗効果装置において、
前記第1配線と前記第2配線とが交差しており、前記第1配線と前記第2配線との間の交差領域に、前記記憶素子が設けられている
ことを特徴とする磁気抵抗効果装置。 - 請求項1記載の磁気抵抗効果装置において、
前記第1配線と前記第2配線とが平行に配置されている
ことを特徴とする磁気抵抗効果装置。 - 互いに平行に配置される複数の第1配線と、前記第1配線の上方に離間して配置されるとともに、互いに平行に配置される複数の第2配線と、前記第1配線と前記第2配線との間の一領域に、磁気抵抗型の記憶素子とを備えた磁気抵抗効果装置の製造方法であって、
前記第2配線が形成される絶縁膜に、前記記憶素子に達する配線溝を形成し、当該配線溝の側壁に高透磁率材料からなる第1磁性体層を形成する工程と、
前記配線溝の内部に前記第2配線を形成する工程と、
前記第2配線上を含む前記絶縁膜上に、絶縁性の高透磁率材料からなる第2磁性体層を形成する工程とを有する
ことを特徴とする磁気抵抗効果装置の製造方法。 - 請求項7記載の磁気抵抗効果装置の製造方法において、
前記第1磁性体層を形成する工程では、前記絶縁膜を絶縁性の高透磁率材料からなる第1磁性体層で形成し、当該第1磁性体層に前記記憶素子に達する前記配線溝を形成することで、前記配線溝の側壁に第1磁性体層を形成する
ことを特徴とする磁気抵抗効果装置の製造方法。 - 請求項8記載の磁気抵抗効果装置の製造方法において、
前記第1磁性体層を形成する工程の前に、
記憶素子が形成された絶縁膜上の隣接する前記第2配線間となる領域に、当該第2配線間の間隔以下の幅の絶縁膜を形成する工程を有し、
前記第1磁性体層を形成する工程では、前記第2配線の間隔以下の幅の絶縁膜を覆う状態で前記第1磁性体層を形成し、当該第1磁性体層に前記記憶素子に達する前記配線溝を形成する
ことを特徴とする磁気抵抗効果装置の製造方法。 - 互いに平行に配置される複数の第1配線と、前記第1配線の上方に離間して配置されるとともに、互いに平行に配置される複数の第2配線と、前記第1配線と前記第2配線との間の一領域に、磁気抵抗型の記憶素子とを備えた磁気抵抗効果装置の製造方法であって、
前記記憶素子が設けられた絶縁膜上の前記記憶素子上を含む領域に、前記第2配線を形成する工程と、
前記第2配線を覆う状態で、前記絶縁膜上に絶縁性の高透磁率材料からなる磁性体層を形成する工程とを有する
ことを特徴とする磁気抵抗効果装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004232917A JP2006054229A (ja) | 2004-08-10 | 2004-08-10 | 磁気抵抗効果装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004232917A JP2006054229A (ja) | 2004-08-10 | 2004-08-10 | 磁気抵抗効果装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006054229A true JP2006054229A (ja) | 2006-02-23 |
Family
ID=36031526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004232917A Pending JP2006054229A (ja) | 2004-08-10 | 2004-08-10 | 磁気抵抗効果装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006054229A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009295954A (ja) * | 2008-05-07 | 2009-12-17 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2011216622A (ja) * | 2010-03-31 | 2011-10-27 | Renesas Electronics Corp | 半導体装置および半導体装置アセンブリ |
JP2012119684A (ja) * | 2010-11-29 | 2012-06-21 | Samsung Electronics Co Ltd | 磁気トンネル接合構造体の製造方法及びこれを利用する磁気メモリ素子の製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002289807A (ja) * | 2001-03-27 | 2002-10-04 | Toshiba Corp | 磁気メモリ装置および磁気抵抗効果素子 |
JP2003249630A (ja) * | 2001-12-18 | 2003-09-05 | Toshiba Corp | 磁気記憶装置及びその製造方法 |
JP2004193346A (ja) * | 2002-12-11 | 2004-07-08 | Nec Corp | 磁気メモリ及び磁気メモリ製造方法 |
-
2004
- 2004-08-10 JP JP2004232917A patent/JP2006054229A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002289807A (ja) * | 2001-03-27 | 2002-10-04 | Toshiba Corp | 磁気メモリ装置および磁気抵抗効果素子 |
JP2003249630A (ja) * | 2001-12-18 | 2003-09-05 | Toshiba Corp | 磁気記憶装置及びその製造方法 |
JP2004193346A (ja) * | 2002-12-11 | 2004-07-08 | Nec Corp | 磁気メモリ及び磁気メモリ製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009295954A (ja) * | 2008-05-07 | 2009-12-17 | Nec Electronics Corp | 半導体装置およびその製造方法 |
US8835190B2 (en) | 2008-05-07 | 2014-09-16 | Renesas Electronics Corporation | Semiconductor apparatus |
JP2011216622A (ja) * | 2010-03-31 | 2011-10-27 | Renesas Electronics Corp | 半導体装置および半導体装置アセンブリ |
JP2012119684A (ja) * | 2010-11-29 | 2012-06-21 | Samsung Electronics Co Ltd | 磁気トンネル接合構造体の製造方法及びこれを利用する磁気メモリ素子の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5305584B2 (ja) | Mtjmram素子およびその製造方法、並びにmtjmramアレイ | |
JP6271350B2 (ja) | 磁気メモリ、シフトレジスタメモリ、および磁気メモリの製造方法 | |
JP6316474B1 (ja) | 磁気メモリ | |
US7247506B2 (en) | Method for producing magnetic memory device | |
JP5450460B2 (ja) | 磁気トンネル接合ストラクチャを形成する方法 | |
US8169816B2 (en) | Fabrication methods of partial cladded write line to enhance write margin for magnetic random access memory | |
JP4215609B2 (ja) | 磁気セル及び磁気メモリ | |
JP2013058521A (ja) | 記憶装置及びその製造方法 | |
TW201312560A (zh) | 記憶裝置及其製造方法 | |
JP2007073971A (ja) | 磁気メモリセルおよびその製造方法 | |
JP6545493B2 (ja) | 磁気メモリ素子および磁気メモリ | |
JP2011166015A (ja) | 半導体装置および半導体装置の製造方法 | |
CN102349110B (zh) | 在磁存储器中的被包敷的导线的结构及制造方法 | |
JP2012209358A (ja) | 磁気記憶素子および磁気記憶装置 | |
JP2012069630A (ja) | 半導体装置およびその製造方法 | |
JP2011066190A (ja) | 半導体装置およびその製造方法 | |
US10103198B2 (en) | Magnetoresistive element and magnetic memory | |
US9997697B2 (en) | Magnetic sidewalls for write lines in field-induced MRAM and methods of manufacturing them | |
US20060278908A1 (en) | Write line design in MRAM | |
JP5007932B2 (ja) | 半導体装置、及びその製造方法 | |
JP2006054229A (ja) | 磁気抵抗効果装置およびその製造方法 | |
KR100527592B1 (ko) | 반도체소자의 제조방법 | |
US7564109B2 (en) | MRAM and method of manufacturing the same | |
JP2006279047A (ja) | 磁気メモリ装置及びその製造方法 | |
JP2007149778A (ja) | 磁気記憶装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070410 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091007 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091015 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100618 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110208 |