CN102349110B - 在磁存储器中的被包敷的导线的结构及制造方法 - Google Patents

Abstract

一种形成磁电子器件的方法，包括：形成围绕磁位的电介质材料；以不暴露所述磁位的方式，蚀刻所述电介质材料以在所述磁位上限定开口，所述开口具有侧壁；在所述电介质材料上方、包括在所述侧壁上方沉积包敷材料的覆盖层；通过溅射工艺去除所述开口底部的所述覆盖层和在所述磁位上方的所述电介质材料；以及在所述开口内形成导电材料以形成位线。这样的工艺降低了由于工艺不规则性导致的错误，该工艺不规则性例如是位的边缘的突出从而引起的形成于其上方的包敷层中的缺陷。这样形成的位线或数字线可以是可选地在其端部逐渐变细，以防止在位线或数字线的端部没有逐渐变细情况下，由于外部磁场导致的可能会发生的该位线的磁矩的反向磁化。

Description

在磁存储器中的被包敷的导线的结构及制造方法

技术领域

本发明一般地涉及磁存储器，以及更具体地涉及一种具有降低的软错误的磁存储器位的阵列。 

背景技术

磁电子器件经常使用载流导线来产生影响该器件的磁场。这样的器件可以包括磁场传感器、磁阻随机存取存储器(以下简称为“MRAM”)器件或类似物，并且通常将磁化矢量的取向用于器件操作。在MRAM器件中，例如，存储数据是通过施加磁场并使得MRAM器件中的磁性材料被磁化到两个可能的存储器状态之任一而实现的。用于写入的磁场是通过使电流流过磁性结构外部的导线或者流过磁性结构本身而产生的。 

为降低产生给定磁场所需的电流，导线经常在三个侧面上被具有高磁导率的磁层包围。这样的层被称为包敷层，并且它通常将给定磁场所需的电流降低1/2或更多。因此，对于低功率的MRAM以及高密度的MRAM来讲，非常需要包敷层，因为较低的电流能使晶体管更小并且使得用于编程的导线更长。 

一般地，包敷材料具有沿材料的轴的一个方向的磁矩，并且位只受到编程过程中位线和数字线中的电流所产生的场的感应。然而，先前已知的包敷结构和形成包敷材料的工艺可能会引入磁位的写入和读出中的错误(有时被称为软错误)。采用蚀刻以提供到位的电接触的工艺步骤，例如，可能会导致该位的顶部电极延伸高于周围的电介质材料，使得在随后设置在其上的包敷材料中产生凸起。这样的凸起能在该包敷中产生非均匀磁化状态，从而改变它产生的场。此外，包敷材料结构可能会在一个或多个位置经历由于特别强的外部场所导致的 磁场反向。外部磁场可能会导致围绕导线的包敷材料多个部分中的磁矩反向，产生畴壁。该畴壁，当临近位时，也可能改变由该被包敷的线产生的场。 

在该包敷的均匀磁性状态下的这些变化可以在MRAM单元的编程过程中引入错误。例如，该包敷所产生的场可能会减少，使得属于该MRAM器件的总的场可能低于写入的要求，这能够导致编程错误。此外，即使在导体中没有电流的情况下，也可能由该包敷产生场，这也能够导致编程错误。典型的MRAM架构，在当一个MRAM器件被编程时，具有多个暴露在磁场中的位。这些中一半被选中的MRAM器件对来自由于包敷导致的剩余磁场的计划外的编程特别敏感。此外，如果来自该包敷的磁场足够大，甚至在没有编程电流的情况下MRAM器件，也可能被该包敷的场无意地开关。 

因此，希望提供一种不太可能产生编程错误的被包敷的导线的结构及制造方法。此外，从接下来本发明的详细说明和所附的权利要求书，结合附图和本发明的背景技术，本发明的其他有利的特征和特性将变得显而易见。 

发明内容

一种形成磁电子器件的方法包括：形成围绕磁位的电介质材料；以不暴露该磁位的方式，蚀刻该电介质材料以在该磁位上方限定开口，该开口具有侧壁；在该电介质材料上方、包括在该侧壁上方沉积包敷材料的覆盖层；通过溅射工艺去除该开口底部中的该覆盖层和该磁位上方的电介质；以及在该开口内形成导电材料以形成位线。这样的工艺降低了由于工艺不规则性导致的错误，该工艺不规则性例如是位的边缘突出并从而引起的形成于其上方的包敷层中的缺陷。这样形成的位线或数字线可选地可以是在端部逐渐变细，以防止位线的磁矩在位线或数字线的端部没有逐渐变细情况下，由于外部磁场导致的可能会发生的位线的磁矩的反向磁化。 

附图说明

以下将结合下述附图对本发明进行说明，其中相同的标记表示相同的要素，以及 

图1-6是根据一个示例性的实施例的工艺所制造的位和它的相关的位线和数字线的剖面图； 

图7是用在磁存储器中被包敷的数字线和位线编程的位的表示图； 

图8是用在磁存储器中被包敷的数字线和位线编程的位的表示图，其中该位线的包敷有部分反向磁矩； 

图9是已知的位线的底视图； 

图10是根据一个示例性的实施例的位线的底视图； 

图11是图10的位线的侧视图； 

图12是示出了图9中的已知的位线以及图10和图11中的位线的包敷的反向场的曲线图；以及 

图13示出了管芯故障大于2％的百分比与施加到图9的位线以及图10和图11的位线的管芯的外部磁场的对应关系曲线图。 

具体实施方式

下面的本发明的详细说明在本质上仅是示例性的，并非意在限制本发明或本发明的应用和使用。并且，前述的本发明的背景技术或以下的本发明的详细说明中所给出的任何理论，都不具有约束的目的。 

在此所说明的示例性实施例可采用如下已知的光刻工艺来制造。集成电路、微电子器件、微电机器件、微流体器件和光子器件的制造包括产生以某些方式相互作用的几个材料层。这些层中的一个或多个可被图案化以使该层的不同区域有不同的电气或其他特性，它们可以在层内互连或者与其他层互连以产生电气元件和电路。这些区域可以通过选择性地引入或去除各种材料来产生。限定这些区域的图案通常由光刻工艺来产生。例如，将光致抗蚀剂材料层施加到覆在晶片衬底上的层上。光掩模(包含透明区和不透明区)用于以诸如紫外光、电 子或X射线的形式的辐射来选择性地曝光该光致抗蚀剂材料。在辐射中曝光的光致抗蚀剂材料，或者没有在辐射中曝光的光致抗蚀剂材料，通过施加显影剂而被去除。然后，对不被剩余的抗蚀剂保护的层进行蚀刻，并且当抗蚀剂被去除时，覆在该衬底上的层被图案化。另外，也可以用附加的工艺，例如，用光致抗蚀剂作为模板来建造结构。 

在此说明的磁性随机存取存储器(MRAM)阵列，以及用于制造该MRAM位和周边结构的工艺，减少了由以下原因1)或原因2)所导致的错误：原因1)是例如位的边缘突出从而导致的在形成于其上方的包敷层中的缺陷的工艺不规则性，原因2)是由于外部磁场导致的位线或数字线磁矩的部分反向。该工艺包括蚀刻穿透电介质和蚀刻停止层从而在每个位上方产生一个开口，并且其中该电介质的平坦表面保留在每个位上方。例如镍铁(NiFe)这样的包敷材料的覆盖层被沉积在电介质的侧面上和侧面上方，并且沉积在蚀刻停止层的侧面上。溅射该开口以去除包敷材料和剩余的电介质以形成到该位的接触。然后导电材料(位线)形成在该开口内并通过CMP工艺平坦化。然后在该导电材料上方形成一个包敷“盖”。这一工艺也可以用来形成直接通到在该位下方的数字线的通道。该位线的端部是逐渐变细的，以防止在位线的端部没有逐渐变细的情况下由于外部磁场导致的可能会发生的位线的磁矩的反向磁化。注意的是，对于在该位下方的被包敷的数字线，也可以做成被包敷的线的端部逐渐变细。为了简便起见，在下文只针对位线进行逐渐变细的说明。 

虽然示例性实施例是参照MRAM进行说明的，但它也可用在磁传感器中或与磁传感器一起使用。 

参照图1，例如，在衬底(未示出)上方形成多个数字线102。电介质层104沉积在数字线上方，以使数字线102和导电层108彼此电气隔离。在电介质层104内形成通道106以使得导电层108可以将数字线102与形成在导电层108上方的磁位112耦合。电介质层114沉积在磁位112、导电层108和电介质层104上方。蚀刻停止层116沉积在电介质层114上方，而另一电介质层118沉积在蚀刻停止层116上方从而形成结构100。

在该示例性实施例中，电介质层104、114、118可以是氧化硅、氮化硅(SiN)、氮氧化硅(SiON)、聚酰亚胺或它们的组合物。数字线102优选为铜而导电层108优选为钽，但不言自明的是，它们可以是其他材料，如银、金、铝、铂或其他合适的导电材料。通常，数字线是通过物理气相沉积或镀敷或本领域技术人员公知的其他合适的技术而沉积的。蚀刻停止层优选为氮化硅，但也可以是蚀刻得比电介质层118慢的任何材料。如本领域技术人员所公知的，磁位112通常是由被间隔层(未显示)分隔的两个磁性区域(未显示)形成的。例如钽这样的导电材料的薄层(未显示)可以沉积在顶部磁性区域的上方。磁位112可能包括额外的磁性和非磁性层。在美国专利7129098号中公开了磁位的例子。 

参照图2，在电介质层118中执行蚀刻并且在蚀刻停止层116停止，留下磁位112上方的电介质层114和116的一部分124，从而产生开口122。该蚀刻还产生贯通电介质层118和蚀刻停止层116的通道126。该通道126延伸穿过电介质层114、104向下至数字线102。更具体地，双镶嵌(dual damascene)工艺蚀刻穿透蚀刻停止层116。当通道126被进一步蚀刻时，在开口122中放置光致抗蚀剂，结果形成结构200。在通道蚀刻之后可以采用包括DI水或中性氧化物蚀刻(NOE)的化学组成的清洁工艺，以去除任何蚀刻残留物或聚合物。 

然后如图3所示覆盖层132沉积在结构200上方。该覆盖层132是包敷材料，优选为典型组分为Ni₈₁Fe₁₉的镍铁合金，但也可用其他高磁导率的磁性材料，如合金NiFeCo、CoFeB或类似物。执行溅射以去除覆盖层132的一部分134(以及被沉积在整个晶片的层118上的部分135的大部分)和覆在磁位112上的开口122中的电介质层114的一部分124，并且去除覆在数字线102上的通道126中的覆盖层132的一部分136(参见图4)。 

溅射工艺以比去除位112更快的速率去除电介质材料104，所以该位112略微从开口122的底部突出。通过在蚀刻停止层116的平坦 的表面上沉积包敷材料并且在该位暴露之前去除部分134，消除了由该位112的突出引起包敷侧壁的底部中的凸起的可能性。 

在通道126中，溅射工艺蚀刻进入数字线的互连金属102中。这种过度蚀刻(over-etch)把通道126固定在数字线102中，导致了高于平均水平的电磁性能。通道126中的溅射是当壁达到45度时就停止的自限性工艺。 

钽覆盖层142和铜籽晶材料的覆盖层144沉积在覆盖层132、开口122内的磁位112和通道126内的数字线102上方(图5)。钽构成与该位的电接触并且将铜籽晶材料与包敷材料(覆盖层132)的镍铁隔离。然后大量铜146形成在开口122和通道126内并且被抛光到水平表面148。CMP工艺去除118以上的所有层。该表面148暴露(图6)在乙二醇和氟化铵及柠檬酸溶液的NOE中，以去除电介质层118的一部分，故电介质层118具有低于表面148的顶部表面150。在覆盖铜材料146和表面150的整个晶片上沉积包敷材料152。采用照相和蚀刻工艺去除除了位线154顶部上外的所有地方的层152。铜材料146就是位线154。包敷材料152与包敷材料的覆盖层132配合，以在位线154周围形成“U”型的遮罩，以保护位线154免受外部磁场影响。 

可选地，表面148(位线154)和150(电介质层)的水平差异可以通过CMP来完成，而不是进行中性氧化物蚀刻。在铜大量填充层146之后的CMP工艺是在三个不同平台上运行的三个步骤的工艺。步骤1是把整个晶片上的铜剩下大约 的批量去除快速工艺。步骤2去除余下的铜并且终止点在Ta层142上。步骤3去除Ta层142，在电介质层118停止。优化该工艺(步骤3)以产生使顶部表面150低于表面148的步骤。要实现这个步骤，浆料的过氧化氢含量要控制在0.3和1.2％之间。可选地，可以在平台3上使用软垫以达到同样的效果。 

虽然在图中只示出了一个数字线102和一个位线154以及一个位112，但不言自明的是，在多个数字线102和多个位线154之间唯一地放置多个位112。 

图7示出了被覆盖层132和包敷材料的盖层152部分地围绕的位线154。数字线102也可以被包敷材料156部分地围绕。为清楚起见，位线154和数字线102与位112分开。可以看出，当电流155如所指向的在数字线102中流动时，产生磁场162，并且当电流158在位线154中流动时，产生磁场164。这些磁场162和164对磁位112进行感应。 

当可由外部磁场产生的磁矩反向如图8中的反向磁矩172所示，发生在位线154的包敷材料132和152中时，相反的磁场174和176对磁位112造成不合需要的感应。注意到，为了简化起见，选择了图示的头对头的畴壁，并且该畴壁是在部分反向磁化后的针对该包敷的几种可能的磁化配置之一，所有这些配置都将在没有电流的情况下在该位产生磁场。图7中对磁位112进行感应的位场只是由电流158以及包敷层132和152的响应而产生的，而图8中对磁位112进行感应的场是由电流158、包敷层132和152的响应、以及包敷132和152中的畴壁159(在磁场174、176之间)而产生的。此外，畴壁附近的包敷将不会以与均匀磁化的包敷所作出响应的相同的方式来对源自电流的该场作出响应。大体上可以看出，为了MRAM编程无错误，应避免该包敷的反向磁化。 

当位线112的端部是形如图9(底视图)所示的盒状时，在相对小的外部磁场中可能有磁矩反向。然而，当采用光刻工艺使位线154的端部182、184(图10的底视图和图11的侧视图)逐渐变细时，在该包敷被暴露在大得多的外部磁场中之前，不会发生磁矩反向。该逐渐变细的部分优选具有的长宽比至少为2。 

图12图示了用具有大约100Oe(奥斯特)大小的有逐渐变细端部222的位线与具有大约45Oe大小的有非逐渐变细端部224的位线对比出的以奥斯特为单位的包敷的反向场的差别。图13图示了在标准存储器测试中的与在反转该位线包敷的方向上对管芯施加的磁场的具有多于两个故障的管芯的百分比的关系曲线。在晶片测试之前，施加并去除该磁场。可以看出，在40Oe处，具有非逐渐变细端部226的 位线具有大约60％的故障，而具有逐渐变细的端部228的位线只有大约16％的故障。 

因为由于对称，反向磁化在线的端部开始，所以端部形状的改变会影响包敷的反向磁化场。此外，对于屏蔽的管芯，外部磁场最初在管芯的边缘是最大的，所以反向磁化最有可能发生在被包敷的线的端部。使线逐渐变细的效果是产生平行于线的长度的更加均匀的磁化状态。一个平坦(非逐渐变细)的线的端部更可能具有在空间上非均匀磁化的磁通闭合磁畴。通常，对于均匀磁化结构产生最大的反向场，因为这些结构更有可能产生防止反向磁化的最大限度的形状各向异性，并且它们更可能一致地反向，这也需要更大的外部反向场。 

虽然在前面本发明的详细说明中已经提出了至少一个示例性实施例，但是应当认识到，存在大量的变化的方案。还应当认识到，此处说明的一个示例性实施例或多个示例性实施例仅是示例，并非意图以任何形式限制本发明的范围、应用或配置。相反地，前面的详细说明将向本领域技术人员提供用于实现本发明的示例性实施例的便利的路线图。应当理解，在不偏离如所附权利要求中所阐释的本发明的范围的前提下，可以对示例性实施例中说明的功能和元件配置进行多种改变。 

Claims (20)

1.一种形成磁电子器件的方法，包括：

形成围绕磁位的电介质材料；

以不暴露所述磁位的方式，蚀刻所述电介质材料以在所述磁位上方限定开口，所述开口限定伸长的沟道，所述开口具有侧壁、接近所述磁位的底部、以及第一和第二端部，包括步骤：

使所述开口的侧壁在所述第一和第二端部逐渐变细；

在所述电介质材料上方，包括在所述侧壁上方，沉积包敷材料的覆盖层；

通过溅射工艺去除所述开口的底部中的所述覆盖层和在所述磁位上方的所述电介质以暴露出所述磁位；

在所述开口内形成导电材料以形成位线，所述位线具有在所述开口的第一端部内的逐渐变细的第一端部和在所述开口的第二端部内的逐渐变细的第二端部。

2.根据权利要求1所述的方法，还包括：

在所述导电材料上方形成所述包敷材料的盖层，所述盖层与在所述导电材料的侧壁上的所述包敷材料配合。

3.根据权利要求2所述的方法，还包括：使所述盖层在所述位线的第一和第二端部逐渐变细。

4.根据权利要求3所述的方法，其中所述逐渐变细的步骤包括：产生具有长宽比至少为2的逐渐变细的部分。

5.根据权利要求1所述的方法，其中所述逐渐变细的步骤包括：产生具有长宽比至少为2的逐渐变细的部分。

6.根据权利要求1所述的方法，还包括，在形成导电材料之前：在所述侧壁上和所述磁位上方形成钽层；以及在所述钽层上方形成籽晶材料层。

7.根据权利要求1所述的方法，其中所述沉积步骤包括：沉积镍铁的覆盖层。

8.根据权利要求1所述的方法，其中所述去除步骤包括：应用中性氧化物蚀刻。

9.根据权利要求1所述的方法，还包括：形成导电材料后，接着执行化学机械抛光。

10.根据权利要求1所述的方法，其中蚀刻所述电介质材料的步骤还限定通到其下方的导电层的第二开口，所述第二开口具有第二侧壁，所述沉积步骤还包括：在所述导电层和所述第二侧壁上方沉积所述覆盖层，所述去除步骤还包括通过溅射工艺去除所述覆盖层以暴露出所述导电层，以及形成导电材料步骤还包括在所述第二开口内形成所述导电材料以与所述导电层接触。

11.一种形成磁位阵列的方法，包括：

在衬底上方形成多个数字线；

形成多行磁位，每行磁位唯一地配置在所述数字线之一上方，并与所述数字线之一电接触；

在所述数字线和所述磁位上方形成电介质材料；

蚀刻所述电介质材料以在每个磁位的上方并相对于所述数字线成角度地产生开口，其限定多个列，所述开口具有每一列的第一和第二端部、接近所述磁位的底部、以及直径大于所述磁位的侧壁，其中所述电介质材料的一部分保留在所述磁位的上方，包括：

使所述第一和第二端部中的至少一个的侧壁逐渐变细；

在所述电介质材料包括所述侧壁和所述第一和第二端部上沉积包敷材料的覆盖层；

溅射以去除在所述磁位上方的所述包敷材料和所述电介质材料；

在每个所述开口内并且与所述数字线成一定角度地沉积导电材料作为位线，其中每个磁位都唯一地耦合在位线和数字线之间，所述位线中的至少一个具有在所述第一和第二端部中的每一个内的逐渐变细的端部；以及

在所述位线上方形成所述包敷材料的盖层。

12.根据权利要求11所述的方法，其中所述位线具有第一和第二端部，所述方法还包括：

使所述位线的第一和第二端部中至少一个的所述盖层逐渐变细。

13.根据权利要求12所述的方法，其中所述逐渐变细的步骤包括：

产生具有长宽比至少为2的逐渐变细的部分。

14.根据权利要求11所述的方法，其中所述逐渐变细的步骤包括：

产生具有长宽比至少为2的逐渐变细的部分。

15.根据权利要求11所述的方法，在形成导电材料之前，还包括：

在所述侧壁上和所述磁位上方形成钽层；以及

在所述钽层上方形成籽晶材料层。

16.根据权利要求11所述的方法，其中所述溅射步骤包括：应用中性氧化物蚀刻。

17.根据权利要求11所述的方法，还包括：沉积导电材料后，接着执行化学机械抛光。

18.根据权利要求11所述的方法，其中形成电介质材料还限定通到其下方的导电层的第二开口，所述第二开口具有第二侧壁，

沉积步骤还包括：

在所述导电层包括第二侧壁上方沉积所述覆盖层；溅射步骤还包括：

通过溅射工艺去除所述覆盖层以暴露出所述导电层；以及沉积导电材料步骤还包括：

在所述第二开口内形成所述导电材料以与所述导电层接触。

19.一种形成磁位阵列的方法，包括：

形成多个具有第一和第二端部的位线；

形成多个具有第一和第二端部的数字线；

形成多个磁位，每个所述磁位都唯一地耦合在一个所述位线的第一和第二端部以及一个所述数字线的第一和第二端部之间；

形成部分地围绕至少所述位线或所述数字线的包敷材料；以及

使得至少所述位线或所述数字线的第一和第二端部中的至少一个以及其上的包敷材料逐渐变细。

20.根据权利要求19所述的方法，其中所述逐渐变细的步骤包括：

在所述位线或所述数字线的第一和第二端部中的所述至少一个处产生具有长宽比至少为2的逐渐变细的部分。