JP2006279047A - 磁気メモリ装置及びその製造方法 - Google Patents

磁気メモリ装置及びその製造方法 Download PDF

Info

Publication number
JP2006279047A
JP2006279047A JP2006086233A JP2006086233A JP2006279047A JP 2006279047 A JP2006279047 A JP 2006279047A JP 2006086233 A JP2006086233 A JP 2006086233A JP 2006086233 A JP2006086233 A JP 2006086233A JP 2006279047 A JP2006279047 A JP 2006279047A
Authority
JP
Japan
Prior art keywords
film
magnetic storage
magnetic
storage element
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006086233A
Other languages
English (en)
Other versions
JP4970821B2 (ja
JP2006279047A5 (ja
Inventor
Won-Cheol Jeong
元哲 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006279047A publication Critical patent/JP2006279047A/ja
Publication of JP2006279047A5 publication Critical patent/JP2006279047A5/ja
Application granted granted Critical
Publication of JP4970821B2 publication Critical patent/JP4970821B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】磁気メモリ装置及びその製造方法を提供する。
【解決手段】メモリ装置は、複数の磁気貯蔵セルをさらに含む。磁気貯蔵セルのそれぞれは、磁気貯蔵要素と磁気貯蔵要素上の磁束集束膜及びビットラインと磁束集束膜との間で延在する電気的な絶縁膜を含む。電気的な絶縁膜は、磁束集束膜の上部面とビットラインの下部面で接触できる。磁気貯蔵セルは、磁束集束膜と磁気貯蔵要素との間に伸ばして非強磁性体からなる電気的な導電膜をさらに含む。
【選択図】図5

Description

本発明は、集積回路メモリ装置とその製造方法に係り、より詳しくは、不揮発性メモリ装置とその製造方法に関するものである。
各種データを貯蔵するため使用される半導体メモリ装置は、一般に揮発性と不揮発性メモリ装置に区分される。代表的な揮発性メモリ装置としては、DRAMとSRAMがある。DRAMは、コンデンサーに貯蔵された電荷を用いてデータを貯蔵する。DRAMにおいて、コンデンサーから電荷の漏洩を防止するためリフレッシュ動作が必要である。しかしながら、電源供給が中断されれば、貯蔵されたデータも消滅する。これに比べて、不揮発性メモリ装置は、電源供給が中断されても貯蔵されたデータを維持する。従って、携帯電話やその他音楽や映像を貯蔵するメモリカードのような多様な応用装置などで、電源を継続的に使用できないようになる状況下で不揮発性メモリ装置が幅広く使用される。不揮発性メモリ装置としては、データの‘0’と‘1’を示すが、トンネリング電荷の貯蔵有無を用いるフラッシュメモリ、誘電体の分極方向を用いる強誘電体メモリ(FRAM)、磁性体の磁化方向を用いる磁気メモリ(MRAM)などがある。フラッシュメモリは、データの消去/記録速度が遅く、強誘電体メモリは、再使用可能な回数が制限されるなどの短所がある。
これに比べて、前述したような短所を有さずに最近注目を浴びているのが磁気メモリである。磁気メモリは、不揮発性メモリとして再使用回数に制限がなく、高集積化が容易であり、高速動作が可能な長所がある。磁気メモリ装置でデータが貯蔵される貯蔵要素は、単純で薄い強磁性フィルムであるか、或いはトンネリング磁気抵抗(Tunneling Magneto−Resistance;TMR)又は巨大磁気抵抗(Giant Magneto−Resistance;GMR)のようにより複雑に層が形成された磁性の薄膜構造でありうる。
従来のトンネリング磁気抵抗を用いる磁気メモリ装置の概略的な構成は、特許文献1に開示されている。
図1は、前述した従来技術による磁気メモリ装置を示す平面図であり、図2Aと図2Bは、それぞれ図1の2A−2A’線と2B−2B’線に沿って切断された断面図である。
図1を参照すれば、半導体基板上に平行な複数の導線が相互垂直に形成されるが、これらはそれぞれビットライン30とディジットライン28とを構成する。ビットライン30とディジットライン28が交差する領域には、データを貯蔵する磁気貯蔵要素40が形成される。
図2A及び図2Bを参照すれば、半導体基板10の所定領域には、素子分離膜12が配置されて活性領域を画定する。各活性領域には、一対のゲート電極20が形成されるが、これは磁気貯蔵要素40のデータを判読することに使用されるトランジスタのゲートを構成する。一対のゲート電極20の間には、共通ソース領域16sが形成され、一対のゲート電極20と素子分離膜12との間にはドレイン領域16dが形成される。共通ソース領域16sには、共通ソース電極18が連結され、ドレイン領域16dには、垂直配線24が連結される。ディジットライン28を含む半導体基板10の全面には、下部層間絶縁膜22が形成されるが、垂直配線24は、ドレイン領域16dと下部層間絶縁膜22の上部に離隔されて形成される下部電極26を電気的に接続する。下部電極26は、磁気貯蔵要素40と連結され、磁気貯蔵要素40の上部には、ビットライン30が形成される。この時、下部電極26や磁気貯蔵要素40は、下部層間絶縁膜22上に形成された上部層間絶縁膜32によって絶縁される。
磁気貯蔵要素40は、磁気トンネル接合(Magnetic Tunnel Junction;MTJ)構造として、ピニング膜(pinning layer)41と、固定膜42と、絶縁膜43及び自由膜44と、から構成される。磁気貯蔵要素40の抵抗は、自由膜44と固定膜42の間の磁化方向が同一であるか、そうではないかによって大きく変化する。磁化方向に依存的な磁気貯蔵要素40の抵抗特性は、磁気メモリ装置の情報貯蔵原理として用いられる。固定膜42の磁化方向は、通常的な判読/記録動作の間では変化せず、ピニング膜41は、固定膜42の磁化方向を固定する役割を遂行する。これに比べて、自由膜44の磁化方向は変わることができ、固定膜42の磁化方向と同一方向又は逆方向に磁化できる。
特定な磁気貯蔵要素40に貯蔵された情報を読み取る場合、ビットライン30とワードライン20とを用いる。ワードライン20は、半導体基板10上に形成されたゲート電極20に相当し、ビットライン30と垂直に形成される。ワードライン20とビットライン30とを選択して磁気貯蔵要素40に電流を流せるとき、データの貯蔵状態によって電流の大きさが変わる。すなわち、固定膜42と自由膜44の間の磁化方向が同一である否かによって、抵抗値が変わって電流の大きさの差があるので貯蔵された情報を判読できる。一方、データを記録する過程は、ビットライン30とディジットライン28に電流を流せて特定磁気貯蔵要素40を選択し、電流によって形成された磁気場のベクトル和によって当該磁気貯蔵要素40を磁化させることになる。
前述したような従来の磁気メモリ装置の問題点を調べる。
電流がビットライン30やディジット28を通じて流れれば、ライン28、30の周囲には、磁気場が形成され、このような磁気場は原則的に磁化を変化させる必要がある特定磁気貯蔵要素40にのみ影響を及ぼさなければならない。ところで、高集積化によってメモリセルが互いに近接するようになり、またデータの書き取りに必要な磁気場も増加するようになる。従って、選択された磁気貯蔵要素40以外の隣接した磁気貯蔵要素40に関してもビットライン28やディジットライン30による磁気場が作用するようになる問題がある。このような問題点を勘案してビットライン28を使用しない新しい構造の磁気メモリ装置が提案された。すなわち、ワードライン20がディジットライン28を代替するようにして、ワードライン20とビットライン30に電流を流せ、この時形成された磁気場に磁気貯蔵要素40の磁化方向を変更する。一方、ワードライン20とビットライン30とを用いてデータを判読する方式と同一に磁気貯蔵要素40に電流を流せ、データを読み取る場合に比べて電流の大きさを増加させて磁気貯蔵要素40の磁化方向を変更してもよい。このような方式の磁気メモリ装置は、特許文献2に開示されている。
前述したように、ディジットライン28を使用しない方式は、たとえディジットライン28による撹乱に特定磁気貯蔵要素40外に他の磁気貯蔵要素40が磁気場の影響を受けることは予防できる。しかしながら、ビットライン30による撹乱に関する問題点は、やはり残るようになる。特に、データの記録のため磁気貯蔵要素40に電流を通じる方式では、データの記録時非常に大きい電流を流せるため強磁気場が発生し、隣接した領域に影響を及ぼすようになる可能性はさらに増大される。また、ディジットライン28を使用せずビットライン30のみにデータを記録する方式では、磁気貯蔵要素40の磁化方向を変更させるための強磁気場が必須的であるが、電力消耗を減らすことができる改善方案が必要である。
韓国特許出願公開第2004−41335号明細書 米国特許第5、695、864号明細書
本発明の技術的課題は、データの記録時強磁気場を発生して磁気貯蔵要素の磁化方向を変更させ、電力消耗を減らすことができる磁気メモリ装置及びその製造方法を提供するところにある。
前述した技術的課題を達成するために本発明の実施形態による集積回路メモリ装置は、半導体基板と半導体基板上のビットラインとを含む。メモリ装置は、複数の磁気貯蔵セルをさらに含む。磁気貯蔵セルのそれぞれは、磁気貯蔵要素と磁気貯蔵要素上の磁束集束膜及びビットラインと磁束集束膜との間で延在する電気的な絶縁膜を含む。電気的な絶縁膜は、磁束集束膜の上部面とビットラインの下部面で接触できる。磁気貯蔵セルは、磁束集束膜と磁気貯蔵要素との間に伸ばして非強磁性体で形成される電気的な導電膜をさらに含む。
このような実施形態の好適な一特徴によれば、電気的な絶縁膜は、セルの記録動作のうち磁気貯蔵要素から非強磁性体からなる電気的な導電膜で第1の方向(例えば、垂直方向)に流れる電流が第1の方向に垂直な第2の方向(例えば、側面方向)に磁束集束膜(そして、非強磁性体からなる電気的な導電膜)から側面に広がるように配置される。磁束集束膜は、NiFeのような強磁性材質からなることができる。
前述した技術的課題を達成するために本発明の他の実施形態による磁気メモリ装置は、半導体基板上に配列された複数の磁気貯蔵要素と、磁気貯蔵要素の上部に配置されて磁気貯蔵要素を一方向に連結する複数のビットラインと、磁気貯蔵要素の下でビットラインを横切る方向に配置される複数のワードラインと、ビットラインと磁気貯蔵要素との間に形成される撹乱防止膜(anti-disturbance layer)と、を含む。
撹乱防止膜は、絶縁体と導電体からなった遮断膜と遮断膜の下部に形成され、強磁性体からなった磁束集束膜と磁束集束膜の下部に形成され、導電体からなった導電膜を含み、遮断膜/磁束集束膜/導電膜は、各自独自的な役割を担い、単独又は一部のみ組み合わせて使用できる。磁束集束膜は、その下部の磁気貯蔵要素に作用する磁気場を集中する役割を果たし、その上部のビットラインで発生する磁気場に関しては選択された磁気貯蔵要素以外の他のセルに磁気場が作用することを防止する役割を果たす。遮断膜の絶縁体は、磁気貯蔵要素の上部に形成されるため、磁気貯蔵要素を通過した電流が垂直にビットラインに移動することを遮断する。すなわち、電流が絶縁体によって導電膜に沿って水平に移動した後、遮断膜の導電体が形成された地点で垂直に移動するようになる。これにより、導電膜に流れる水平方向の電流が磁気貯蔵要素の磁化方向を変更させることができる磁気場を発生するようになる。また、遮断膜の厚さほどビットラインと磁気貯蔵要素との間隔が広まるため、遮断膜は、やはりビットラインによる撹乱を防止することに寄与する。撹乱防止膜の厚さは、ビットラインより薄く形成されることが好ましい。また、遮断膜の導電体は、製造工程上ビットラインと同一な物質から構成することが好ましい。磁気貯蔵要素の下部には、半導体基板上のトランジスタと連結された下部電極が形成されるが、下部電極は、ビットラインと垂直に形成することが好ましい。これは、下部電極に流れる電流によって磁気貯蔵要素の磁化方向方向を変化させることに有用な磁気場を発生できるためである。磁気貯蔵要素の細部構造は、順次に積層されたピニング膜、固定膜、絶縁膜及び自由膜を含み、自由膜の磁化方向によりデータの貯蔵状態が決定される。
前述した技術的課題を達成するために本発明の他の特徴によれば、データを記録することに必要な磁気場の大きさを減らすことができる技術を提示する。前述した発明は、半導体基板上に配列された複数の磁気貯蔵要素と、磁気貯蔵要素の上部に配置されて磁気貯蔵要素を一方向に連結する複数のビットラインと、磁気貯蔵要素の下でビットラインを横切る方向に配置される複数のワードラインと、ワードラインの両側面にそれぞれ形成されるソース/ドレイン領域と、ドレイン領域に接続する垂直配線と、を含み、垂直配線は、磁気貯蔵要素の下部に直接接続し、ビットラインが磁気貯蔵要素を連結する方向と磁気貯蔵要素の磁化方向になる角は、垂直ではなく、好ましくは、45度(135度)であることがよい。
本発明の他の実施形態は、以下で説明されるように、前述した磁気メモリ装置を形成する方法を含む。
本発明による磁気メモリ装置は、ビットラインの下部に撹乱防止膜を含んで、ビットラインに流れる電流で発生する磁気場が選択されない他の磁気貯蔵要素に影響を及ぼすことを防止できる。
また、本発明によれば、ビットラインが磁気貯蔵要素を連結する方向と磁気貯蔵要素の磁化方向が相互に垂直ではない、好ましくは45度(135度)で形成してデータを読み取るか、或いは記録することに必要な磁気場の大きさを減らすことができる。
以下、添付した図面を参照して本発明の好適な実施形態を詳細に説明する。
図3は、本発明の一実施形態による磁気メモリ装置の平面図であり、図4Aと図4Bは、それぞれ図3の4A−4A’ラインと4B−4B’ラインに沿って切断された断面図である。
図3を参照すれば、半導体基板上に一方向に平行な複数のビットライン80が形成される。また、データが貯蔵される複数の磁気貯蔵要素90が形成されるが、ビットライン80は、磁気貯蔵要素90を一方向、例えば図3で縦方向に連結している。図3に示された磁気メモリ装置は、ディジットラインを使用しない。ここで、別途のディジットラインを追加してもよいが、ワードラインにデータの読み取りの他に書き取りまで処理できる。
図4A及び図4Bを参照すれば、半導体基板60の所定領域に活性領域を画定する素子分離膜62が形成される。各活性領域には、ワードライン70に相当する一対のゲート電極70が形成される。ワードライン70は、ビットライン80と垂直な方向に形成されるが、ビットライン80とワードライン70が交差する領域の近傍にデータを貯蔵する磁気貯蔵要素90が設けられる。ワードライン70に相当する一対のゲート電極70の間には、共通ソース領域66sが、一対のゲート電極70と素子分離膜62との間には、ドレイン領域66dが形成される。共通ソース領域66sには、共通ソース電極68が連結され、ドレイン領域66dには垂直配線74が連結される。垂直配線74の上側には、下部電極76が連結されており、下部電極76は、磁気貯蔵要素90と連結される。磁気貯蔵要素90の上側には、撹乱防止膜100が形成され、撹乱防止膜100の上部にビットライン80が形成される。また、磁気貯蔵要素90などは、層間絶縁膜72,82で絶縁されるが、説明の便宜上垂直配線74が貫通する領域を下部層間絶縁膜72と称し、その上部を上部層間絶縁膜82と称する。撹乱防止膜100は、ビットライン80に沿って形成されてビットライン80に流れる電流による磁気場が選択されない他の磁気貯蔵要素90に影響を及ぼすことを防止する。具体的な役割と作動原理に関しては図5を参照して調べるようにする。
図5は、本発明の撹乱防止に関する作動原理を説明する図面である。
図5を参照すれば、撹乱防止膜100は、導電膜101/磁束集束膜102/遮断膜103の3層構造からなる。導電膜101と磁束集束膜102は、単一な膜質からなることに反して、遮断膜103は絶縁体103aと導電体103bの異なる膜質から構成される。絶縁体103aは、磁気貯蔵要素90の上部に設けられるが、磁気貯蔵要素90が所定位置に離隔されて配置されるため遮断膜103の絶縁体103aも所定間隔に分離されて設けられる。絶縁体103aの間の空間には、導電体103bが形成されるが、導電体103bは、ビットライン80で充填されるようにすることが製造工程上効率的である。
撹乱防止膜100は、各自独自の効果を発揮し、これらを独自に使用するか、又は一部のみ結合して使用してもよい。ところで、撹乱防止膜100の効果が増大されることは、特に磁気貯蔵要素90を通じて電流が流れる場合である。通常の磁気メモリ装置は、データの読み取りモードから磁気貯蔵要素90に電流が流れるため、本発明の技術が適用できる。但し、データの読み取りモードでは弱電流のみ流れるので、本発明はデータの書き取りモードで強電流が流れる磁気メモリ装置でさらに有用である。従って、以下では磁気貯蔵要素90に電流が通過しながらデータの書き取りがなされる方式を主として本発明の作用効果を説明する。
図5で矢印方向は、データの書き取りモードで電流が流れる方向を示したものである。図5に示されているように、電流はトランジスタのソース/ドレイン領域(図示せず)で垂直配線74を経由した後、垂直配線74に連結された下部電極76と磁気貯蔵要素90及び撹乱防止膜100とビットライン80に移動する。電流が前述したように流れる場合、撹乱防止膜100の具体的な作動原理は、次の通りである。
撹乱防止膜100の導電膜101/磁束集束膜102/遮断膜103のうち、磁束集束膜102は、透磁率が高い物質で形成する。一般に、高透磁率の物質は、磁束を集中させるが、このような性質を用いれば、ビットライン80による撹乱を防止できる。すなわち、データの書き取り動作時磁気貯蔵要素90を通過した電流がビットライン80に流れれば、電流によってビットライン80の周辺には磁気場(図5の点線表示参照)が形成されるが、ビットライン80と磁気貯蔵要素90の間の磁束集束膜102によってビットライン80による磁気場は、磁束集束膜102の上部のビットライン80にのみ集中するようになる。結果的に、磁束集束膜102は、その下部の磁気貯蔵要素90と関連して磁気場に関する一種の遮蔽膜として作用する。次に、導電膜101と遮断膜103の作動原理を調べる。もし遮断膜103がなければ、磁気貯蔵要素90を通過した電流が直ちにビットライン80に移動するようになる。しかしながら、遮断膜103は、絶縁体103aの成分を含み、このような絶縁体103aの成分は、磁気貯蔵要素90の上部に設置されるため、磁気貯蔵要素90を通過した電流が直ちにビットライン80に移動できない。遮断膜103は、導電体103bを含むため、絶縁体103aによって進路が遮断された電流は、水平方向に進路を変更した後、導電体103bが配置された領域で再び垂直方向に進路を変更してビットライン80に移動するようになる。ここで、磁気貯蔵要素90の上部に形成された導電膜101を考慮すれば、電流の経路は、『下部電極76の水平方向(1)→磁気貯蔵要素90の垂直方向(2)→導電膜101の水平方向(3)→遮断膜103の導電体103bの垂直方向(4)→ビットライン80の水平方向(5)』の通りである。電流の進路が前述したような場合、導電膜101に流れる水平方向の電流が磁気場(図5の点線表示参照)を形成して磁気貯蔵要素90の磁化方向を変更させることに使用できる。一方、遮断膜103と導電膜101の厚さほどビットライン80と磁気貯蔵要素90との間隔が広まる。ところで、磁気場の大きさは、電流源から距離に反比例するため、遮断膜103と導電膜101の厚さほど磁気貯蔵要素90に作用するビットライン80の磁気場は減少する。従って、遮断膜103またはビットライン80による撹乱を防止する場合に作用する。
図5のように導電膜101/遮断膜103の構造と磁束集束膜102の構造を結合した場合、前述したことの他に追加の効果が発生する。すなわち、導電膜101と遮断膜103との間に磁気集束膜102を形成すれば、導電膜101に沿って水平方向電流が流れるとき発生する磁気場が磁束集束膜102によって集中された状態で磁気貯蔵要素90に作用できる。磁束集束膜102は、その下部に流れる電流に関しては、磁気貯蔵要素90に磁気場を集中させる役割を遂行し、その上部に流れる電流に関しては、選択された磁気貯蔵要素90以外の他の磁気貯蔵要素90に磁気場が作用することを防止する役割を遂行する。磁束集束膜102は、導電膜101の上部面外に両側面にも形成されるようにしてその機能を強化できる。
撹乱防止膜100の材質について調べる。導電膜101は、導電体であり、磁束集束膜102は強磁性体であり、遮断膜103は、絶縁体103aと導電体103bとからなる。次に、導電膜101は、ビットラインより高い抵抗を有することが好ましい。もし導電膜101がビットライン80より抵抗が低ければ、磁気貯蔵要素90と導電膜101を経由した電流がビットライン80に移動するよりもむしろ導電膜101に沿って水平方向に流れるようになる。同様の理由で、導電膜101は、磁束集束膜102より低い抵抗を有する物質でなければならない。しかしながら、導電膜101の抵抗が磁束集束膜102より大きければ、磁気貯蔵要素90を垂直に通過した導電膜101ではない磁束集束膜102上で水平に移動するようになる。この場合、電流による磁気場は主に磁束集束膜102の内部にのみ限定される。従って、磁束集束膜102は、強磁性体でありながら導電膜101より高い抵抗を有することが好ましい。但し、磁束集束膜102が導電膜101より抵抗が大きい場合、磁束集束膜102は、磁気貯蔵要素90と導電膜101とを経由した電流がビットライン80に流れることを遮断できる。また、撹乱防止膜100の厚さをビットライン80の厚さ以下として電流がビットライン80側に流れるように調節できる。遮断膜103の材質を調べれば、先ず導電体103bはビットライン80側に電流が流れることができるように、導電膜101や磁束集束膜102より抵抗が低い物質として製造工程上ビットライン80と同一な成分であることが好ましい。次に絶縁体103aは、特別な制限はなく、層間絶縁膜成分と同一な酸化物で形成できる。前述したような条件によって、導電膜101は、Ti/TiN/Taなどを使用でき、磁気集束膜102は、NiFeなどを使用でき、遮断膜103は、通常の酸化物とビットライン80と同一な導電性に優れたAl/Wなどを使用できる。一方、図5の構造で、下部電極76とビットライン80が垂直に形成されている。下部電極76に沿って水平方向に流れる電流また磁気貯蔵要素90の磁化方向を変更する場合に使用される。ところで図5のように、下部電極76とビットライン80の方向が垂直な場合、水平な場合に比べて磁気貯蔵要素90の磁化方向を変更することに必要な電流の強度が減少される。水平な場合、下部電極76での電流と導電膜101に沿って流れる電流が同一な方向になって、磁気貯蔵要素90の上下部で反対方向の磁気場を形成するようになるため、垂直な場合に比べて不利である。また、下部電極76とビットライン80が垂直場合には、本発明の他の特徴による効果が適用できる。すなわち、以下で後述するようにビットライン80と磁気貯蔵要素90とを相互オフセットされるように形成すればデータの書き取りに必要な磁気場の強度が減少するが、この時の作動原理が下部電極76とビットライン80が垂直な場合にも一部適用される。
図5で、垂直配線74は、磁気貯蔵要素90の下部に直接形成されず下部電極76を媒介に一定間隔離隔されて形成される。これは、下部電極76に沿って流れる電流を用いてデータの書き取りに用いるためのものであるが、この場合垂直配線74と磁気貯蔵要素90が同一な垂直軸上に形成できないためセル空間が広がる。従って、データの書き取りに必要な磁気場を低めることができれば、垂直配線74と磁気貯蔵要素90とを同一な軸上に形成してセル空間を縮め、高集積化に寄与することができる。
図6A〜図6Cは、本発明に従って少ない磁気場で動作する原理を説明する図面であり、磁気記憶装置の主要部平面図とデータの書き取りに必要な磁気場を示すグラフが示されている。図6A〜図6Cと関連して、以下説明の便宜のため横方向/縦方向などの方向を特定したが、横方向/縦方向は互いに置換されても差し支えない。
図6を参照すれば、データが貯蔵される磁気貯蔵要素90と磁気貯蔵要素90を一方向に連結するビットライン80が形成されている。磁気貯蔵要素90の下部には、垂直配線74が直接連結されており、これによりセルの面積を6F(Fは、最小加工大きさを意味)まで縮小させた。一方、図6Aに示されているグラフは、通常の磁気記憶装置でディジットラインとビットライン80に電流を流してデータを記録することにおいて、必要な磁気場を示す。すなわち、グラフに示された曲線(通常アステロイド曲線という。)は、磁気貯蔵要素90の磁化方向を反転させることに必要な臨界値を示す。従って、磁気貯蔵要素90の磁化方向を反転させれば、アステロイド曲線の臨界値以上の磁気場が必要である。
図6Aの平面図で縦方向に電流が流れれば、この時形成される磁気場は、ビットライン80の下部の磁気貯蔵要素90に関して横方向に作用する。すなわち、図6Aのグラフで横軸は、ビットライン80による磁気場を示す。グラフの縦軸は、ディジットラインによる磁気場を示すが、もしディジットラインを使用しなければ、ビットライン80のみに磁気貯蔵要素90の磁化方向を変更しなければならず、この時はアステロイド曲線と横軸(Hx)の交点に相当する磁気場(H)が必要である。
図6Bを参照すれば、磁気貯蔵要素90が所定角度で回転的にオフセットされるように形成され、ビットライン80は、縦方向に平行なように磁気貯蔵要素90を連結している。磁気貯蔵要素90が回転的にオフセットされるように形成されれば、磁気貯蔵要素90によって決められるアステロイド曲線も磁気貯蔵要素90のオフセット角度ほど回転するようになる。
通常の磁気貯蔵要素90は、磁気的異方性を保障するために長方形の形態を有し、データの貯蔵時には、長方形の長辺に平行な方向に磁化される。従って、磁気貯蔵要素90で長辺のオフセット角度又は磁化方向が横軸と成すオフセット角度に応じてアステロイド曲線も回転する。この場合、ビットライン80のみに磁気貯蔵要素90の磁化方向を変更するとき必要な磁気場の大きさは、アステロイド曲線と横軸(Hx)との交点になる。図6Bのグラフに示されたように、ビットライン80のみに磁気貯蔵要素90のデータを変更する場合、必要な磁気場(H)の大きさは、図6Aの磁気場(H)に比べて減少する。図6Bのグラフで、磁気場が最小になるオフセット角度は、45度(135度)である。
図6Cを参照すれば、磁気貯蔵要素90は、図6Aと同一に形成されていることに比べて、ビットライン80が縦方向に対して一定にオフセットされた方向に磁気貯蔵要素90を連結している。ビットライン80がオフセットされるように形成されるため、磁気貯蔵要素90と関連されたアステロイド曲線はそのままであるが、磁気場を示す軸がオフセット角度ほど回転するようになる。この場合にもビットライン80のみに磁気貯蔵要素の90のデータを変更するとき、必要な磁気場の大きさは、アステロイド曲線とHx軸との交点になる。図6Cに示されたように、磁気場(H)は、図6Aの磁気場(H)に比べて減少し、磁気場が最小になるオフセット角度は45度(135度)である。
図6B又は図6Cに示されたメモリ装置のビットライン80について図5のような撹乱防止膜構造が追加できる。撹乱防止膜構造が追加された磁気メモリ装置の長所は次の通りである。垂直配線74を磁気貯蔵要素90の下部に直接形成し、ディジットラインを使用しないためセルの面積を縮めることができる。次にビットライン80又は磁気貯蔵要素90を互いについて回転されるように形成してデータ記録に必要な磁気場を減少させることができる。これに加えて、導電膜/磁束集束膜/遮断膜からなる撹乱防止膜は、選択磁気貯蔵要素90以外の他の隣接磁気貯蔵要素90についてビットラインによる磁気場が作用することを防止する。
以下、本発明の磁気メモリ装置の製造方法を調べる。図7A〜図11Aは、図3の4A−4A’線に沿って切断された工程断面図であり、図7B〜図11Bは、4B−4B’線に沿って切断された工程断面図である。工程断面図は、図3の実施形態を対象としたことであるが、図6B又は図6Cのビットラインや磁気貯蔵要素をオフセットされるように形成するメモリ装置に関しても容易に適用できる。
図7A及び図7Bを参照すれば、半導体基板60の所定領域に活性領域を画定する素子分離膜62を形成する。素子分離膜62は、通常の浅いトレンチ(Shallow Trench Isolation;STI)方法によって形成できる。活性領域を有する半導体基板60の全面にゲート絶縁膜及びゲート導電膜を順次に形成する。ゲート導電膜及びゲート絶縁膜を連続的にパターニングして活性領域及び素子分離膜62の上部を横切る複数のゲートパターンを形成する。ここで、ゲート導電膜をパターニングしたことがゲート電極70にワードライン70に相当する。
次いで、ゲート電極70をマスクとして不純物イオンを注入して、共通ソース領域66sとドレイン領域66dとを形成する。共通ソース領域66s/ドレイン領域66d及びゲート電極70は、単一のトランジスタを構成する。この後ゲート電極70の側壁にスペーサを形成する。
図8A及び図8Bを参照すれば、半導体基板60の全面に下部層間絶縁膜72を形成する。下部層間絶縁膜72をパターニングして、共通ソース領域66s/ドレイン領域66dを露出させる。次いで、通常の方法に露出された部分を埋め込んで共通ソース電極68及び垂直配線74を形成する。垂直配線74は、ドレイン領域66dと追って形成される下部電極76を連結する。
下部層間絶縁膜72上に下部電極76及び磁気貯蔵要素90を形成する。下部電極76は、ワードライン70と同一な方向に形成される。ワードライン70は、追って形成されるビットライン80と垂直であり、結果的に下部電極76とビットライン80も相互垂直に形成される。磁気貯蔵要素90は、通常順次に積層されたピニング膜91、固定膜92、絶縁膜93及び自由膜94を含む。ピニング膜91は、半強磁性膜からなり、IrMn、PtMn、MnO、FeO、CoCl、NiCl、NiO、Crなどを使用して形成する。固定膜92及び自由膜94は、強磁性膜からなり、Fe、Co、Ni、MnSb、CrOなどを使用して形成する。絶縁膜93としては、通常アルミニウム酸化膜を使用する。前述したように磁気貯蔵要素90を形成すれば、上部層間絶縁膜82を形成した後、平坦化過程を経て自由膜94の上部面を露出させる。
図9A及び図9Bを参照すれば、上部層間絶縁膜82が形成された半導体基板60の上部面に撹乱防止膜形成のため、導電膜と磁束集束膜物質層101’、102’を形成する。次に遮断膜物質を積層するが、遮断膜を構成する導電体と絶縁体のうち絶縁体層103a’を形成する。もし絶縁体として酸化物を使用すれば酸化又は蒸着工程を使用できる。
図10A及び図10Bを参照すれば、絶縁体層103a’に関してフォトエッチング工程を適用して、磁気貯蔵要素90が形成された領域の上部にのみ絶縁体を残し、残り絶縁体を除去する。エッチングされて残存する部位は、遮断膜の絶縁体103aを構成する。もし遮断膜を構成する導電体としてビットラインと異なる成分の物質を使用すれば、絶縁体がエッチングされた領域のうち所定領域に関して別途の導電物質を挿入して遮断膜を完成できる。
図11A及び図11Bを参照すれば、前述した結果物上にビットライン用金属層80’を形成する。この時、金属層80’は、その下部の絶縁体103aの間を充填するようになる。以後金属層80’と導電膜/磁束集束膜物質層101’、102’をエッチングして除去する。結果的に、図4A及び図4Bのような、導電膜/磁束集束膜/ビットラインが形成され、また導電体と絶縁体からなった遮断膜まで形成される。
前述したような撹乱防止膜形成過程において、導電膜/磁束集束膜は、ビットラインと同一なパターンに同時に形成されるため別途のマスクが不要である。但し、遮断膜の絶縁体形成領域のためのマスクとフォトエッチング工程が追加されるだけであるため、全体的に簡単な手続きのみで製造が可能である。
従来技術による磁気メモリ装置の平面図である。 図1の2A−2A’線に沿って切断された断面図である。 図1の2B−2B’線に沿って切断された断面図である。 本発明の一実施形態による磁気メモリ装置の平面図である。 図3の4A−4A’線に沿って切断された断面図である。 それぞれ図3の4B−4B’線に沿って切断された断面図である。 本発明の撹乱防止に関する作動原理を説明する図面である。 本発明に従って弱磁気場で動作する原理を説明する図面である。 本発明に従って弱磁気場で動作する原理を説明する図面である。 本発明に従って弱磁気場で動作する原理を説明する図面である。 図3の4A−4A’線に沿って切断された工程断面図である。 図3の4B−4B’線に沿って切断された工程断面図である。 図3の4A−4A’線に沿って切断された工程断面図である。 図3の4B−4B’線に沿って切断された工程断面図である。 図3の4A−4A’線に沿って切断された工程断面図である。 図3の4B−4B’線に沿って切断された工程断面図である。 図3の4A−4A’線に沿って切断された工程断面図である。 図3の4B−4B’線に沿って切断された工程断面図である。 図3の4A−4A’線に沿って切断された工程断面図である。 図3の4B−4B’線に沿って切断された工程断面図である。
符号の説明
74:垂直配線
76:下部電極
80:ビットライン
90:磁気貯蔵要素
100:撹乱防止膜
101:導電膜
102:磁束集束膜
103:遮断膜
103a:絶縁体
103b:導電体

Claims (29)

  1. 基板と、
    前記基板上のビットラインと、
    磁気貯蔵要素と前記磁気貯蔵要素上の磁束集束膜及び前記ビットラインと前記磁束集束膜との間で延在する電気的な絶縁膜を含む磁気貯蔵セルと、
    を含むことを特徴とする集積回路メモリ装置。
  2. 前記電気的な絶縁膜は、前記磁束集束膜の上部面と前記ビットラインの下部面とで接触されること
    を特徴とする請求項1に記載の集積回路メモリ装置。
  3. 前記磁気貯蔵セルは、前記磁束集束膜と前記磁気貯蔵要素との間で伸ばし、非強磁性体で形成される電気的な導電膜をさらに含むこと
    を特徴とする請求項2に記載の集積回路メモリ装置。
  4. 前記電気的な絶縁膜は、セルの記録動作のうち前記磁気貯蔵要素から前記非強磁性体で形成される電気的な導電膜で第1の方向に流れる電流が前記第1の方向に垂直な第2の方向に前記非強磁性体で形成される電気的な導電膜で側面に広がるように配置されること
    を特徴とする請求項3に記載の集積回路メモリ装置。
  5. 前記磁束集束膜は、強磁性の材質で形成されること
    を特徴とする請求項4に記載の集積回路メモリ装置。
  6. 前記強磁性の材質は、NiFeであること
    を特徴とする請求項5に記載の集積回路メモリ装置。
  7. 前記非強磁性体で形成される電気的な導電膜は、チタン膜とチタンナイトライド膜及びタンタルナイトライド膜のうち少なくともいずれか一つを含むこと
    を特徴とする請求項5に記載の集積回路メモリ装置。
  8. 前記非強磁性体で形成される電気的な導電膜は、前記磁束集束膜より低い抵抗を有すること
    を特徴とする請求項5に記載の集積回路メモリ装置。
  9. 基板と、
    前記基板上のビットラインと、
    磁気貯蔵要素と前記磁気貯蔵要素上の磁束集束膜及び前記ビットラインと前記磁束集束膜との間で延在する電気的な絶縁膜を含む磁気貯蔵セルと、
    を含み、
    前記電気的な絶縁膜はセルの記録動作のうち前記磁気貯蔵要素から前記非強磁性体で形成される電気的な導電膜で第1の方向に流れる電流が前記第1の方向に垂直な第2の方向に前記非強磁性体で形成される電気的な導電膜で側面に広がるように配置されること
    を特徴とする集積回路メモリ装置。
  10. 前記磁束集束膜は、強磁性の材質で形成されること
    を特徴とする請求項9に記載の集積回路メモリ装置。
  11. 半導体基板上に配列された複数の磁気貯蔵要素と、
    前記磁気貯蔵要素の上部に配置されて前記磁気貯蔵要素を一方向に連結する複数のビットラインと、
    前記磁気貯蔵要素の下で前記ビットラインを横切る方向に配置される複数のワードラインと、
    前記ビットラインと磁気貯蔵要素との間に形成される撹乱防止膜と、
    を含むことを特徴とする磁気メモリ装置。
  12. 前記撹乱防止膜は、強磁性体で形成される磁束集束膜を含むこと
    を特徴とする請求項11に記載の磁気メモリ装置。
  13. 前記撹乱防止膜は、絶縁体と導電体とで形成される遮断膜と前記遮断膜の下部に形成される導電膜を含み、前記遮断膜の絶縁体は前記磁気貯蔵要素が形成された領域の上部に位置したこと
    を特徴とする請求項11に記載の磁気メモリ装置。
  14. 前記撹乱防止膜は、前記遮断膜と導電膜との間に強磁性体で形成された磁束集束膜をさらに含むこと
    を特徴とする請求項13に記載の磁気メモリ装置。
  15. 前記遮断膜の導電体は、前記ビットラインと同一な物質であること
    を特徴とする請求項13に記載の磁気メモリ装置。
  16. 前記導電膜は、前記ビットラインより低い抵抗の物質からなり、前記磁束集束膜は前記導電膜より低い抵抗の物質からなること
    を特徴とする請求項14に記載の磁気メモリ装置。
  17. 前記ワードラインは、前記磁気貯蔵要素に貯蔵された情報を変更させる記録動作に使用されること
    を特徴とする請求項11に記載の磁気メモリ装置。
  18. 前記磁気貯蔵要素は、順次に積層されたピニング膜、固定膜、絶縁膜及び自由膜からなったこと
    を特徴とする請求項11に記載の磁気メモリ装置。
  19. 前記撹乱防止膜の厚さは、ビットラインの厚さより薄いこと
    を特徴とする請求項11に記載の磁気メモリ装置。
  20. 前記磁気貯蔵要素の下部には、前記ビットラインが磁気貯蔵要素を連結する方向と垂直な方向に下部電極が形成されたこと
    を特徴とする請求項11に記載の磁気メモリ装置。
  21. 半導体基板上に配列された複数の磁気貯蔵要素と、
    前記磁気貯蔵要素の上部に配置されて前記磁気貯蔵要素を一方向に連結する複数のビットラインと、
    前記磁気貯蔵要素の下で前記ビットラインを横切る方向に配置される複数のワードラインと、
    前記ワードラインの両側面にそれぞれ形成されるソース領域とドレイン領域と、
    前記ドレイン領域に接続する垂直配線とを含み、
    前記垂直配線は、前記磁気貯蔵要素の下部に直接接続し、前記ビットラインが前記磁気貯蔵要素を連結する方向と前記磁気貯蔵要素の磁化方向になる角は、垂直ではないこと
    を特徴とする磁気メモリ装置。
  22. 前記ビットラインは、前記磁気貯蔵要素を縦方向に平行に連結し、前記磁気貯蔵要素は、その磁化方向が横方向について所定角度傾斜するように形成されるように配置されたこと
    を特徴とする請求項21に記載の磁気メモリ装置。
  23. 前記ビットラインは、縦方向について所定角度傾斜した状態で前記磁気貯蔵要素を平行に連結し、前記磁気貯蔵要素は、その磁化方向が横方向について平行に形成されるように配置されたこと
    を特徴とする請求項21に記載の磁気メモリ装置。
  24. 前記ビットラインが前記磁気貯蔵要素を連結する方向と前記磁気貯蔵要素の磁化方向になる角度は、45度又は135度であること
    を特徴とする請求項21に記載の磁気メモリ装置。
  25. 前記ワードラインは、前記磁気貯蔵要素に貯蔵された情報を変更させる記録動作に使用されること
    を特徴とする請求項21に記載の磁気メモリ装置。
  26. 前記ビットラインと前記磁気貯蔵要素との間に遮断膜と磁束集束膜と導電膜から構成された撹乱防止膜をさらに含むこと
    を特徴とする請求項21に記載の磁気メモリ装置。
  27. 前記遮断膜は、絶縁体と導電体とからなり、前記絶縁体は前記磁気貯蔵要素が形成された領域の上部に設けられること
    を特徴とする請求項26に記載の磁気メモリ装置。
  28. 半導体基板の所定領域にワードラインを形成し、
    前記ワードラインの両側面にそれぞれソース領域とドレイン領域とを形成し、
    前記ソース領域とドレイン領域が形成された半導体基板の全面に層間絶縁膜を形成し、
    前記層間絶縁膜を貫通して、前記ドレイン領域に接続する垂直配線を形成し、
    前記層間絶縁膜上に前記垂直配線に接続する磁気貯蔵要素を形成し、
    前記磁気貯蔵要素の上部に前記磁気貯蔵要素を一方向に連結する撹乱防止膜及びビットラインを形成することを含み、
    前記撹乱防止膜は、導電膜と磁束集束膜及び遮断膜とで形成されたこと
    を特徴とする磁気メモリ装置の製造方法。
  29. 前記撹乱防止膜及びビットラインを形成することは、
    前記磁気貯蔵要素が形成された結果物上に導電膜物質層と磁束集束膜物質層とを形成し、
    前記の結果物上に絶縁体層を形成した後所定領域をエッチングし、
    前記の結果物上にビットライン用金属層を積層し、そして
    前記金属層と導電膜物質層及び磁束集束膜物質層を同一なパターンにエッチングすること
    を含むことを特徴とする請求項28に記載の磁気メモリ装置の製造方法。
JP2006086233A 2005-03-28 2006-03-27 磁気メモリ装置 Active JP4970821B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2005-0025562 2005-03-28
KR1020050025562A KR100684893B1 (ko) 2005-03-28 2005-03-28 자기 메모리 장치 및 그 제조방법

Publications (3)

Publication Number Publication Date
JP2006279047A true JP2006279047A (ja) 2006-10-12
JP2006279047A5 JP2006279047A5 (ja) 2009-01-22
JP4970821B2 JP4970821B2 (ja) 2012-07-11

Family

ID=37082990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006086233A Active JP4970821B2 (ja) 2005-03-28 2006-03-27 磁気メモリ装置

Country Status (3)

Country Link
US (2) US7262989B2 (ja)
JP (1) JP4970821B2 (ja)
KR (1) KR100684893B1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7608538B2 (en) * 2007-01-05 2009-10-27 International Business Machines Corporation Formation of vertical devices by electroplating
US8085581B2 (en) * 2008-08-28 2011-12-27 Qualcomm Incorporated STT-MRAM bit cell having a rectangular bottom electrode plate and improved bottom electrode plate width and interconnect metal widths
US8374048B2 (en) * 2010-08-11 2013-02-12 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having a biaxial anisotropy

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004153182A (ja) * 2002-10-31 2004-05-27 Toshiba Corp 磁気メモリ
JP2004179183A (ja) * 2002-11-22 2004-06-24 Toshiba Corp 磁気抵抗効果素子および磁気メモリ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5695864A (en) 1995-09-28 1997-12-09 International Business Machines Corporation Electronic device using magnetic components
US6178131B1 (en) 1999-01-11 2001-01-23 Ball Semiconductor, Inc. Magnetic random access memory
US6538920B2 (en) * 2001-04-02 2003-03-25 Manish Sharma Cladded read conductor for a pinned-on-the-fly soft reference layer
JP2002359355A (ja) 2001-05-28 2002-12-13 Internatl Business Mach Corp <Ibm> 多層構造の不揮発性磁気メモリ・セル及びそれを用いた記憶回路ブロック
US6576969B2 (en) * 2001-09-25 2003-06-10 Hewlett-Packard Development Company, L.P. Magneto-resistive device having soft reference layer
US6661688B2 (en) * 2001-12-05 2003-12-09 Hewlett-Packard Development Company, L.P. Method and article for concentrating fields at sense layers
US6750491B2 (en) * 2001-12-20 2004-06-15 Hewlett-Packard Development Company, L.P. Magnetic memory device having soft reference layer
US6606263B1 (en) 2002-04-19 2003-08-12 Taiwan Semiconductor Manufacturing Company Non-disturbing programming scheme for magnetic RAM
US6724652B2 (en) * 2002-05-02 2004-04-20 Micron Technology, Inc. Low remanence flux concentrator for MRAM devices
US6740947B1 (en) * 2002-11-13 2004-05-25 Hewlett-Packard Development Company, L.P. MRAM with asymmetric cladded conductor
US6818549B2 (en) 2003-03-05 2004-11-16 Hewlett-Packard Development Company, L.P. Buried magnetic tunnel-junction memory cell and methods
JP2004273969A (ja) * 2003-03-12 2004-09-30 Sony Corp 磁気記憶装置の製造方法
US6937506B2 (en) * 2004-01-08 2005-08-30 Hewlett-Packard Development Company, L.P. Magnetic memory device
US7075807B2 (en) * 2004-08-18 2006-07-11 Infineon Technologies Ag Magnetic memory with static magnetic offset field
US7088611B2 (en) * 2004-11-30 2006-08-08 Infineon Technologies Ag MRAM with switchable ferromagnetic offset layer
US7180113B2 (en) * 2005-02-10 2007-02-20 Infineon Technologies Ag Double-decker MRAM cell with rotated reference layer magnetizations

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004153182A (ja) * 2002-10-31 2004-05-27 Toshiba Corp 磁気メモリ
JP2004179183A (ja) * 2002-11-22 2004-06-24 Toshiba Corp 磁気抵抗効果素子および磁気メモリ

Also Published As

Publication number Publication date
US7414882B2 (en) 2008-08-19
US20070263431A1 (en) 2007-11-15
JP4970821B2 (ja) 2012-07-11
KR20060103706A (ko) 2006-10-04
KR100684893B1 (ko) 2007-02-20
US7262989B2 (en) 2007-08-28
US20060227599A1 (en) 2006-10-12

Similar Documents

Publication Publication Date Title
US8362581B2 (en) Magnetic memory element and magnetic memory device
JP5150531B2 (ja) 磁気抵抗素子、磁気ランダムアクセスメモリ、及びそれらの製造方法
JP2007273493A (ja) 磁気メモリ装置及びその製造方法
US20060220084A1 (en) Magnetoresistive effect element and method for fabricating the same
KR101154468B1 (ko) 고체 메모리 장치와 고체 메모리 셀의 배열 방법
JPH11224483A (ja) 固体メモリおよびメモリ形成方法
US6542398B2 (en) Magnetic random access memory
JP2008066606A (ja) スピンメモリ及びスピンfet
JP5686626B2 (ja) 磁気メモリ及びその製造方法
JP5022644B2 (ja) 磁気メモリアレイおよびその製造方法
US7016221B2 (en) Magnetoresistive effect element, magnetic memory device and method of fabricating the same
JP2006278645A (ja) 磁気メモリ装置
JP2007324172A (ja) 磁気メモリ装置及びその製造方法
JP2010219104A (ja) 磁気メモリ素子、磁気メモリ、及びその製造方法
JP2012209358A (ja) 磁気記憶素子および磁気記憶装置
US7366010B2 (en) Magnetic memory
JP4970821B2 (ja) 磁気メモリ装置
JP2006339286A (ja) 磁気メモリ及びその製造方法
JP3935049B2 (ja) 磁気記憶装置及びその製造方法
JP2008218736A (ja) 磁気記憶装置
JP2009146995A (ja) 磁気記憶装置
JP2007123512A (ja) 磁気記憶装置
JP2006156893A (ja) 磁気メモリ
JP2008192693A (ja) 磁気ランダムアクセスメモリ及び磁気ランダムアクセスメモリの製造方法
JP2006128220A (ja) 磁気メモリ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081128

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120306

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120405

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4970821

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250