JP2006128220A - 磁気メモリ - Google Patents
磁気メモリ Download PDFInfo
- Publication number
- JP2006128220A JP2006128220A JP2004311401A JP2004311401A JP2006128220A JP 2006128220 A JP2006128220 A JP 2006128220A JP 2004311401 A JP2004311401 A JP 2004311401A JP 2004311401 A JP2004311401 A JP 2004311401A JP 2006128220 A JP2006128220 A JP 2006128220A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- magnetic
- write
- yoke
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】 書き込み電流を小さくでき、且つ製造工程が簡易な磁気メモリを提供する。
【解決手段】 磁気メモリ1が備える複数の記憶領域3のそれぞれは、外部磁界によって磁化方向が変化する第1磁性層41を含むTMR素子4a及び4bと、書き込み電流によって第1磁性層41に外部磁界を提供する書き込み配線31とを有する。そして、書き込み配線31は、TMR素子4aの一方の面41aに沿った複数の配線部分31c及び31dと、TMR素子4bの一方の面41aに沿った複数の配線部分31e及び31fとを有する。そして、配線部分31c及び31dは、TMR素子4aの一方の面41a上において互いに書き込み電流が同じ向きになるように配設されている。同様に、配線部分31e及び31fは、TMR素子4bの一方の面41a上において互いに書き込み電流が同じ向きになるように配設されている。
【選択図】 図4
【解決手段】 磁気メモリ1が備える複数の記憶領域3のそれぞれは、外部磁界によって磁化方向が変化する第1磁性層41を含むTMR素子4a及び4bと、書き込み電流によって第1磁性層41に外部磁界を提供する書き込み配線31とを有する。そして、書き込み配線31は、TMR素子4aの一方の面41aに沿った複数の配線部分31c及び31dと、TMR素子4bの一方の面41aに沿った複数の配線部分31e及び31fとを有する。そして、配線部分31c及び31dは、TMR素子4aの一方の面41a上において互いに書き込み電流が同じ向きになるように配設されている。同様に、配線部分31e及び31fは、TMR素子4bの一方の面41a上において互いに書き込み電流が同じ向きになるように配設されている。
【選択図】 図4
Description
本発明は、磁気抵抗効果素子にデータを記憶する磁気メモリに関するものである。
近年、コンピュータや通信機器等の情報処理装置に用いられる記憶デバイスとして、MRAM(Magnetic Random Access Memory)が注目されている。MRAMは、磁気によってデータを記憶するので、揮発性メモリであるDRAM(Dynamic Random Access Memory)やSRAM(Static RAM)のように電源断によって情報が失われるといった不都合がない。また、従来のフラッシュEEPROMやハードディスク装置のような不揮発性記憶手段と比較して、アクセス速度、信頼性、消費電力等において非常に優れている。従って、MRAMは、DRAMやSRAMなどの揮発性メモリの機能、及びフラッシュEEPROMやハードディスク装置などの不揮発性記憶手段の機能をすべて代替できる可能性を有している。現在、いつ、どこにいても情報処理を行うことができる、いわゆるユビキタスコンピューティングを目指した情報機器の開発が急速に進められているが、MRAMは、このような情報機器におけるキーデバイスとしての役割が期待されている。
このようなMRAMの一例として、例えば特許文献1に記載された磁気メモリがある。この磁気メモリは、各記憶領域(メモリセル)毎に、トンネル磁気抵抗効果(TMR:Tunneling Magneto-Resistive)素子と、TMR素子に書き込み電流を流す配線(セルビット線)と、セルビット線に接続されたトランジスタとを備える。ここで、TMR素子とは、外部磁界によって磁化方向が変化する第1磁性層(感磁層)と、磁化方向が固定された第2磁性層と、第1磁性層と第2磁性層との間に挟まれた非磁性絶縁層とを備え、第1磁性層の磁化方向が第2磁性層の磁化方向に対して平行または反平行に制御されることにより二値データを記憶する素子である。特許文献1に記載された磁気メモリでは、セルビット線をTMR素子の例えば上面、側面、及び下面に沿って配設することにより、小さな書き込み電流で大きな外部磁界を第1磁性層に与えようとしている。
しかしながら、特許文献1に開示された構成には、次の課題がある。すなわち、特許文献1のようにTMR素子の両面及び側面に配線を形成すると、製造工程が複雑になってしまう。従って、製造コストの上昇や歩留まりの悪化を招くおそれがある。
本発明は、上記した問題点を鑑みてなされたものであり、書き込み電流を小さくでき、且つ製造工程が簡易な磁気メモリを提供することを目的とする。
上記した課題を解決するために、本発明による磁気メモリは、複数の記憶領域を備え、複数の記憶領域のそれぞれは、外部磁界によって磁化方向が変化する感磁層を含む一または複数の磁気抵抗効果素子と、書き込み電流によって感磁層に外部磁界を提供する書き込み配線とを有し、書き込み配線が感磁層の一方の面上を複数回通過するように、書き込み配線の複数の配線部分が各磁気抵抗効果素子毎に配設されており、複数の配線部分は、感磁層の一方の面上において互いに書き込み電流が同じ向きになるように配設されていることを特徴とする。
上記した磁気メモリでは、互いに書き込み電流が同じ向きになるように感磁層の一方の面上に配設された複数の配線部分を書き込み配線が有することによって、書き込み配線を流れる書き込み電流が感磁層上を同じ向きに複数回通過するので、感磁層に複数倍の外部磁界を提供できる。従って、所定の外部磁界を感磁層に提供する必要がある場合、より小さな書き込み電流で必要な外部磁界を発生させることができる。また、この磁気メモリでは、書き込み配線の複数の配線部分が感磁層の両面ではなく一方の面に沿って配設されているので、製造工程をより簡易にできる。
また、磁気メモリは、複数の記憶領域のそれぞれが、所定の長さの空隙を介して対向する少なくとも一対の開放端部を含み書き込み配線の複数の配線部分を囲むように設けられた磁気ヨークを更に有し、磁気抵抗効果素子は、該磁気抵抗効果素子の一対の側面が磁気ヨークの一対の開放端部とそれぞれ対向または接するように配置されていることを特徴としてもよい。或いは、磁気メモリは、複数の記憶領域のそれぞれは、書き込み配線の複数の配線部分を連続して囲むように設けられた磁気ヨークを更に有し、磁気抵抗効果素子の感磁層は、磁気ヨークの一部によって構成されていることを特徴としてもよい。これらにより、書き込み配線の複数の配線部分からの外部磁界を感磁層に効率よく与えることができるので、書き込み電流を更に小さくできる。また、書き込み配線の複数の配線部分のうち一配線部分が磁気抵抗効果素子から比較的離れてしまう場合でも、該一配線部分からの外部磁界を他の配線部分からの外部磁界と同じように感磁層へ効率よく与えることができる。
また、磁気メモリは、複数の記憶領域のそれぞれが、感磁層の厚さ方向と交差する方向に並設された複数の磁気抵抗効果素子を有し、書き込み配線は、複数の磁気抵抗効果素子の感磁層の一方の面側に螺旋状に配設されていることを特徴としてもよい。これにより、書き込み配線を各磁気抵抗効果素子に沿って効率的に配設することができる。
本発明による磁気メモリによれば、書き込み電流を小さくでき、且つ製造工程を簡易にできる。
以下、添付図面を参照しながら本発明による磁気メモリの実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
まず、本発明による磁気メモリの一実施形態の構成について説明する。図1は、本実施形態による磁気メモリ1の全体構成を示す概念図である。磁気メモリ1は、記憶部2、ビット選択回路11、ワード選択回路12、ビット配線13a〜13c、ワード配線14、並びに接地配線15を備える。記憶部2は、複数の記憶領域3からなる。複数の記憶領域3は、m行n列(m、nは2以上の整数)からなる二次元状に配列されている。複数の記憶領域3のそれぞれは、2つのTMR素子4a及び4b、1本の書き込み配線31、書き込みトランジスタ32、読み出し配線33a及び33b、及び読み出しトランジスタ34を有する。
TMR素子4a及び4bは、外部磁界によって磁化方向が変化する感磁層を含む磁気抵抗効果素子である。具体的には、TMR素子4a及び4bは、感磁層である第1磁性層と、磁化方向が固定された第2磁性層と、第1磁性層及び第2磁性層に挟まれた非磁性絶縁層とを含んで構成される。TMR素子4a及び4bは、書き込み配線31を流れる書き込み電流により発生する外部磁界を受けて第1磁性層の磁化方向が変化するように、書き込み配線31に沿って配置される。そして、書き込み電流によって第1磁性層の磁化方向が変化すると、第1磁性層の磁化方向と第2磁性層の磁化方向との関係に応じて第1磁性層と第2磁性層との間の抵抗値が変化する。
書き込み配線31は、書き込み電流によってTMR素子4a及び4bそれぞれの第1磁性層に外部磁界を提供するための配線である。書き込み配線31は、TMR素子4aの一方の面に沿った配線部分31c及び31d、並びにTMR素子4bの一方の面に沿った配線部分31e及び31fを有する。書き込み配線31はTMR素子4a及び4b上において螺旋状(コイル状)に配設されており、各配線部分31c〜31fは、書き込み配線31の延在方向において配線部分31c、31e、31d、及び31fの順に並んでいる。書き込み配線31の一端は、ビット配線13aに電気的に接続されている。書き込み配線31の他端は、書き込みトランジスタ32のソースまたはドレインに電気的に接続されている。
書き込みトランジスタ32は、書き込み配線31における書き込み電流の導通を制御するための書き込みスイッチ手段である。書き込みトランジスタ32は、ドレイン及びソースの一方が書き込み配線31に電気的に接続されており、他方がビット配線13bに電気的に接続されている。書き込みトランジスタ32のゲートは、ワード配線14に電気的に接続されている。
読み出し配線33a及び33bは、それぞれTMR素子4a及び4bに読み出し電流を流すための配線である。具体的には、読み出し配線33aの一端はビット配線13cに電気的に接続されており、読み出し配線33aの他端はTMR素子4aの第1磁性層側に電気的に接続されている。また、読み出し配線33bの一端はビット配線13aに電気的に接続されており、読み出し配線33bの他端はTMR素子4bの第1磁性層側に電気的に接続されている。
読み出しトランジスタ34は、読み出し配線33a及び33bにおける読み出し電流の導通を制御するための読み出しスイッチ手段である。読み出しトランジスタ34のソース及びドレインの一方はTMR素子4a及び4bの第2磁性層側に電気的に接続されており、ソース及びドレインの他方は接地配線15に電気的に接続されている。また、読み出しトランジスタ34のゲートは、ワード配線14に電気的に接続されている。なお、TMR素子4a及び4bの第1磁性層側(第2磁性層側)とは、非磁性絶縁層に対して第1磁性層の側か或いは第2磁性層の側かを意味し、第1磁性層(第2磁性層)上に別の層が介在する場合を含むものとする。
ビット配線13a〜13cは、記憶領域3の各列に対応して配設されている。ビット配線13aは、対応する列の記憶領域3それぞれが有する書き込み配線31の一端に電気的に接続されている。さらに、本実施形態のビット配線13aは、対応する列の記憶領域3それぞれが有する読み出し配線33bの一端にも電気的に接続されている。ビット配線13bは、対応する列の記憶領域3それぞれが有する書き込みトランジスタ32のドレインまたはソースに電気的に接続されている。ビット配線13cは、対応する列の記憶領域3それぞれが有する読み出し配線33aの一端に電気的に接続されている。ワード配線14は、記憶領域3の各行に対応して配設されており、対応する行の記憶領域3それぞれが有する書き込みトランジスタ32及び読み出しトランジスタ34の制御端子であるゲートに電気的に接続されている。
ビット選択回路11は、各記憶領域3の書き込み配線31に正または負の書き込み電流を提供する機能と、各記憶領域3の読み出し配線33a及び33bに読み出し電流を提供する機能とを備える。具体的には、ビット選択回路11は、磁気メモリ1の内部または外部からデータ書込時またはデータ読出時に指示されたアドレスに応じて、該アドレスに該当する列を選択するアドレスデコーダ回路と、データ書込時において、選択した列に対応するビット配線13aとビット配線13bとの間に正または負の書き込み電流を供給するとともに、データ読出時において、選択した列に対応するビット配線13aまたは13cに読み出し電流を供給するカレントドライブ回路とを含んで構成されている。また、ワード選択回路12は、磁気メモリ1の内部または外部からデータ書込時またはデータ読出時に指示されたアドレスに応じて、該アドレスに該当する行を選択し、選択した行に対応するワード配線14に制御電圧を提供する機能を備える。
以上の構成を備える磁気メモリ1は、次のように動作する。すなわち、磁気メモリ1の内部または外部からデータ書込みを行うアドレス(i行j列/1≦i≦m、1≦j≦n)が指定されると、ビット選択回路11及びワード選択回路12がそれぞれ該当するj列及びi行を選択する。ワード選択回路12に選択されたi行に含まれる記憶領域3の書き込みトランジスタ32においては、制御電圧がゲートに印加され、書き込み電流が導通可能な状態となる。また、ビット選択回路11に選択されたj列に含まれる記憶領域3においては、ビット配線13aとビット配線13bとの間に、データに応じた正または負の電圧が印加される。そして、ビット選択回路11に選択されたj列及びワード選択回路12に選択されたi行の双方に含まれる記憶領域3においては、書き込みトランジスタ32を介して書き込み配線31に書き込み電流が生じ、この書き込み電流による磁界によってTMR素子4a及び4bそれぞれの第1磁性層の磁化方向が反転する。こうして、指示されたアドレス(i行j列)の記憶領域3に二値データが書き込まれる。
また、磁気メモリ1の内部または外部からデータ読み出しを行うアドレス(k行l列/1≦k≦m、1≦l≦n)が指定されると、ビット選択回路11及びワード選択回路12がそれぞれ該当するl列及びk行を選択する。ワード選択回路12に選択されたk行に含まれる記憶領域3の読み出しトランジスタ34においては、制御電圧がゲートに印加され、読み出し電流が導通可能な状態となる。また、ビット選択回路11に選択されたl列に対応するビット配線13a及び13cには、ビット選択回路11から読み出し電流が順次供給される。そして、ビット選択回路11に選択されたl列及びワード選択回路12に選択されたk行の双方に含まれる記憶領域3においては、読み出し配線33a(33b)からの読み出し電流が、TMR素子4a(4b)及び読み出しトランジスタ34を介して接地配線15へ流れる。そして、例えばTMR素子4a及び4bのそれぞれにおける電圧降下量が判別されることにより、指示されたアドレス(k行l列)の記憶領域3に記憶された二値データが読み出される。
ここで、本実施形態における記憶部2の具体的な構成について詳細に説明する。図2は、各記憶領域3が有するTMR素子4a及び4b付近の構成を示す平面図である。また、図3は、図2に示すI−I線に沿った側面断面図である。図2及び図3を参照すると、各記憶領域3は、TMR素子4a及び4b、磁気ヨーク5、書き込み配線31、読み出し配線33a及び33bを有する。なお、これらの構成及び付随する配線の周囲は、全て絶縁性材料からなる絶縁領域24(図3参照)によって占められている。図2においては、絶縁領域24の図示を省略している。
図2を参照すると、書き込み配線31は、該書き込み配線31がTMR素子4a及び4bそれぞれの一方の面上を複数回(本実施形態では2回)通過するように、TMR素子4a及び4bの一方の面側において2重に巻かれた螺旋状(コイル状)を呈している。具体的には、書き込み配線31は、導電性の金属からなり、上層配線31a及び下層配線31bを含んで構成されている。上層配線31a及び下層配線31bは、記憶領域3の厚さ方向から見てその一部が開いた略環状に形成されており、厚さ方向から見て互いに重なるように配設されている。そして、上層配線31a及び下層配線31bそれぞれの一部はTMR素子4aの上面に沿って配設されており、上層配線31a及び下層配線31bそれぞれの他の一部はTMR素子4bの上面に沿って配設されている。また、図3に示すように、上層配線31aの一端は垂直配線16fを介して電極17dと電気的に接続されており、上層配線31aの他端は垂直配線31gを介して下層配線31bの一端と電気的に接続されている。下層配線31bの他端は、垂直配線16jを介して電極17cに電気的に接続されている。
ここで、図4は、図2に示すII−II線に沿った側面断面図である。図4を参照すると、TMR素子4a及び4bのそれぞれは、第1磁性層41、非磁性絶縁層42、第2磁性層43、及び反強磁性層44が順に積層されてなる。そして、TMR素子4a及び4bは、第1磁性層41の厚さ方向と交差する方向に並んで配設されている。第1磁性層41は本実施形態における感磁層であり、書き込み配線31からの外部磁界によって磁化方向が変化し、二値データを記録することができる。第1磁性層41の材料としては、例えばCo、CoFe、NiFe、NiFeCo、CoPtなどの強磁性材料を用いることができる。
また、第2磁性層43では、反強磁性層44によって磁化方向が固定されている。すなわち、反強磁性層44と第2磁性層43との接合面における交換結合によって、第2磁性層43の磁化方向が安定化されている。第2磁性層43の磁化容易軸方向は、第1磁性層41の磁化容易軸方向に沿うように設定される。第2磁性層43の材料としては、例えばCo、CoFe、NiFe、NiFeCo、CoPtなどの強磁性材料を用いることができる。また、反強磁性層44の材料としては、IrMn、PtMn、FeMn、PtPdMn、NiO、またはこれらのうち任意の組み合わせの材料を用いることができる。
非磁性絶縁層42は、非磁性且つ絶縁性の材料からなる層である。第1磁性層41と第2磁性層43との間に非磁性絶縁層42が介在することにより、第1磁性層41と第2磁性層43との間には、トンネル磁気抵抗効果(TMR)が生じる。すなわち、第1磁性層41と第2磁性層43との間には、第1磁性層41の磁化方向と第2磁性層43の磁化方向との相対関係(平行または反平行)に応じた電気抵抗が生じる。非磁性絶縁層42の材料としては、例えばAl、Zn、Mgといった金属の酸化物または窒化物が好適である。
なお、第2磁性層43の磁化方向を安定化させる層として、反強磁性層44に代えて、非磁性金属層またはシンセティックAF(反強磁性)層を介して第3磁性層を設けても良い。この第3磁性層が第2磁性層43と反強磁性結合を形成することにより、第2磁性層43の磁化方向をさらに安定化させることができる。また、第2磁性層43から第1磁性層41への静磁界の影響を防止できるので、第1磁性層41の磁化反転を容易にすることができる。このような第3磁性層の材料としては特に制限はないが、例えばCo、CoFe、NiFe、NiFeCo、CoPtなどの強磁性材料を単独で、或いは複合させて用いることが好ましい。また、第2磁性層43と第3磁性層との間に設けられる非磁性金属層の材料としては、Ru、Rh、Ir、Cu、Agなどが好適である。なお、非磁性金属層の厚さは、第2磁性層43と第3磁性層との間に強い反強磁性結合を得るために2nm以下であることが好ましい。
TMR素子4a及び4bの第1磁性層41上には、読み出し配線33a及び33bがそれぞれ設けられている。読み出し配線33a及び33bは導電性の金属からなり、TMR素子4a及び4bの第1磁性層41にそれぞれ電気的に接続されている。TMR素子4aの反強磁性層44は、電極35a上に設けられており電極35aと電気的に接続されている。TMR素子4bの反強磁性層44は、電極35b上に設けられており電極35bと電気的に接続されている。この構成により、読み出し配線33a(33b)と電極35a(35b)との間に読み出し電流が供給されると、この読み出し電流はTMR素子4a(4b)を厚さ方向に流れることとなる。
読み出し配線33a上には下層配線31bの配線部分31dが配設されており、その上にはさらに上層配線31aの配線部分31cが配設されている。これらの配線部分31c及び31dは、TMR素子4aの第1磁性層41の一方の面41aに沿っている。これらの配線部分31c及び31dにおいては、書き込み配線31が螺旋状に配設されることによって、TMR素子4aの第1磁性層41の一方の面41a上において書き込み電流が互いに同じ向きとなる。また、読み出し配線33b上には下層配線31bの配線部分31fが配設されており、その上にはさらに上層配線31aの配線部分31eが配設されている。これらの配線部分31e及び31fは、TMR素子4bの第1磁性層41の一方の面41aに沿っている。これらの配線部分31e及び31fにおいても、書き込み配線31が螺旋状に配設されることによって、TMR素子4bの第1磁性層41の一方の面41a上において書き込み電流が互いに同じ向きとなる。なお、配線部分31c及び31dにおける書き込み電流の向きと、配線部分31e及び31fにおける書き込み電流の向きとは、互いに逆となる。
読み出し配線33a、配線部分31c、及び配線部分31dの間には間隙があいており、絶縁領域24により満たされることによって互いに絶縁されている。同様に、読み出し配線33b、配線部分31e、及び配線部分31fの間には間隙があいており、絶縁領域24により満たされることによって互いに絶縁されている。なお、TMR素子4aの第1磁性層41の磁化容易軸方向は、配線部分31c及び31dの長手方向と交差する方向(すなわち、書き込み電流の方向と交差する方向に沿うように設定される。同様に、TMR素子4bの第1磁性層41の磁化容易軸方向は、配線部分31e及び31fの長手方向と交差する方向に沿うように設定される。
磁気ヨーク5は、各配線部分31c〜31fの周囲を覆い、書き込み電流によって発生する磁界を効率よくTMR素子4a及び4bへ提供するための強磁性部材である。磁気ヨーク5は、所定の長さの空隙を介して対向する二対の開放端部を含み、配線部分31c及び31dを一括して囲み、配線部分31e及び31fを一括して囲むように配設されている。具体的には、本実施形態の磁気ヨーク5は、二対の対向ヨーク5bと、3つのピラーヨーク5cと、ビームヨーク5dとによって構成されている。このうち、二対の対向ヨーク5bは、開放端部としてそれぞれ端面5aを有する。このうち一方の対の端面5aは、TMR素子4aの第1磁性層41の磁化容易軸方向に沿って、所定の長さの空隙を介して互いに対向している。そして、TMR素子4aは、その一対の側面4cがそれぞれ一方の対の端面5aに対向するように、且つ第1磁性層41の磁化容易軸方向が一方の対の端面5aの並ぶ方向に沿うように配置される。また、他方の対の端面5aは、TMR素子4bの第1磁性層41の磁化容易軸方向に沿って、所定の長さの空隙を介して互いに対向している。そして、TMR素子4bは、その一対の側面4dがそれぞれ他方の対の端面5aに対向するように、且つ第1磁性層41の磁化容易軸方向が他方の対の端面5aの並ぶ方向に沿うように配置される。
ビームヨーク5dは、上層配線31aにおけるTMR素子4a及び4bに対向する面とは反対側の面に沿って、配線部分31c上から配線部分31e上にわたって設けられている。また、3つのピラーヨーク5cのうち一つは、配線部分31c及び31dと配線部分31e及び31fとの間に設けられている。このピラーヨーク5cの一端はビームヨーク5dに繋がっており、他端は二対の対向ヨーク5bそれぞれにおける片方の対向ヨーク5bに繋がっている。3つのピラーヨーク5cのうち他の一つは、配線部分31c及び31dの一対の側面のうち配線部分31e及び31fと対向する面とは反対側の側面に沿って設けられている。このピラーヨーク5cの一端はビームヨーク5dに繋がっており、他端は二対の対向ヨーク5bのうち一方の対における片方の対向ヨーク5bに繋がっている。3つのピラーヨーク5cのうち残りの一つは、配線部分31e及び31fの一対の側面のうち配線部分31c及び31dと対向する面とは反対側の側面に沿って設けられている。このピラーヨーク5cの一端はビームヨーク5dに繋がっており、他端は二対の対向ヨーク5bのうち他方の対における片方の対向ヨーク5bに繋がっている。3つのピラーヨーク5cは、以上の構成によって、ビームヨーク5dと二対の対向ヨーク5bとを繋いでいる。
磁気ヨーク5を構成する材料としては、例えばNi、Fe、Coのうち少なくとも一つの元素を含む金属が好適である。また、磁気ヨーク5は、その磁化容易軸方向がTMR素子4a及び4bの第1磁性層41の磁化容易軸方向に沿うように形成されている。また、書き込み配線31の各配線部分31c〜31fの周方向と直交する面における磁気ヨーク5の断面積は、二対の端面5aにおいて最も小さくなっている。具体的には、磁気ヨーク5の対向ヨーク5b、ピラーヨーク5c、及びビームヨーク5dのうち対向ヨーク5bの断面積が最も小さくなっている。そして、さらに好適には、対向ヨーク5bが端面5aに近づくほど細くなっていることが好ましい。
なお、絶縁領域24の材料としては、例えばSiO2といった絶縁性材料を用いることができる。
続いて、前述したTMR素子4a及び4bを含む記憶領域3の全体構成について説明する。図5〜図7は、各記憶領域3の構成を示す側面断面図である。図5は、記憶領域3を行方向に沿って切断したときの断面構成を示している。図6は、記憶領域3を図5におけるIII−III線で切断したときの断面を示している。図7は、記憶領域3を図5におけるIV−IV線で切断したときの断面を示している。
図5〜図7を参照すると、記憶領域3(記憶部2)は、半導体層6、配線層7、及び磁性材料層8が順に積層されてなる。半導体層6は、半導体基板21を含み記憶部2全体の機械的強度を維持するとともに、トランジスタ等の半導体デバイスが形成される層である。磁性材料層8は、前述したTMR素子4a及び4bや磁気ヨーク5といった磁性材料による構成物が形成される層である。なお、図2〜図4に示した書き込み配線31、読み出し配線33a及び33b、電極35a及び35b、及び絶縁領域24も、この磁性材料層8に含まれる。配線層7は、半導体層6と磁性材料層8との間に設けられる。配線層7には、ビット配線13a〜13c及びワード配線14といった各記憶領域3を貫く配線が形成される。また、配線層7には、磁性材料層8に形成されたTMR素子4a及び4b、書き込み配線31、並びに読み出し配線33a及び33bと、半導体層6に形成されたトランジスタなどの半導体デバイスと、ビット配線13a〜13c及びワード配線14とを、互いに電気的に接続するための配線が形成される。
まず、半導体層6について説明する。半導体層6は、半導体基板21と、絶縁領域22と、書き込みトランジスタ32と、読み出しトランジスタ34とを有する。半導体基板21は、例えばSi基板からなり、p型またはn型の不純物がドープされている。絶縁領域22は、半導体基板21上において書き込みトランジスタ32及び読み出しトランジスタ34以外の領域に形成されており、書き込みトランジスタ32と読み出しトランジスタ34とを電気的に分離している。絶縁領域22は、例えばSiO2といった絶縁性材料からなる。
図6を参照すると、書き込みトランジスタ32は、半導体基板21とは反対導電型のドレイン領域32a及びソース領域32c、ゲート電極32b、並びに半導体基板21の一部によって構成されている。ドレイン領域32a及びソース領域32cは、例えばSi基板の表面近傍に、半導体基板21とは反対導電型の不純物がドープされて形成されている。ドレイン領域32aとソース領域32cとの間には半導体基板21が介在しており、その半導体基板21上にゲート電極32bが配置されている。このような構成により、書き込みトランジスタ32では、ゲート電極32bに電圧が印加されると、ドレイン領域32a及びソース領域32cが互いに導通する。
図7を参照すると、読み出しトランジスタ34は、半導体基板21とは反対導電型のドレイン領域34a及びソース領域34c、ゲート電極34b、並びに半導体基板21の一部によって構成されている。ドレイン領域34a及びソース領域34cは、例えばSi基板の表面近傍に、半導体基板21とは反対導電型の不純物がドープされて形成されている。ドレイン領域34aとソース領域34cとの間には半導体基板21が介在しており、その半導体基板21上にゲート電極34bが配置されている。このような構成により、読み出しトランジスタ34では、ゲート電極34bに電圧が印加されると、ドレイン領域34a及びソース領域34cが互いに導通する。
次に、配線層7について説明する。配線層7は、絶縁領域23と、ビット配線13a〜13cと、ワード配線14と、接地配線15と、複数の垂直配線及び水平配線とを有する。なお、配線層7においては、各配線以外の領域は、すべて絶縁領域23によって占められている。絶縁領域23の材料としては、半導体層6の絶縁領域22と同様に、SiO2といった絶縁性材料を用いることができる。また、垂直配線の材料としては例えばWを、水平配線の材料としては例えばAlを、それぞれ用いることができる。
図6を参照すると、磁性材料層8の書き込み配線31(下層配線31b)の一端が電気的に接続された電極17cは、垂直配線16g〜16i及び水平配線18c、18dに電気的に接続されており、垂直配線16iは書き込みトランジスタ32のドレイン領域32aとオーミック接合されている。また、書き込み配線31(上層配線31a)の他端が電気的に接続された電極17dは、垂直配線16kを介して水平配線18eに電気的に接続されている。なお、水平配線18eは、図示しない配線を介してビット配線13a(図5参照)に電気的に接続されている。
また、水平配線18fは垂直配線16mに電気的に接続されており、垂直配線16mは書き込みトランジスタ32のソース領域32cとオーミック接合されている。なお、水平配線18fは、図示しない配線によってビット配線13b(図5参照)に電気的に接続されている。また、ワード配線14の一部は、書き込みトランジスタ32のゲート電極32bとなっている。すなわち、図6に示すゲート電極32bは、記憶領域3の行方向に延びるワード配線14の一部によって構成されている。このような構成によって、ワード配線14は、書き込みトランジスタ32の制御端子(ゲート電極32b)に電気的に接続される。
また、図7を参照すると、TMR素子4a及び4bの第2磁性層43側にそれぞれ電気的に接続された電極35a及び35bは、それぞれ配線層7の垂直配線16c及び16pを介して水平配線18aに電気的に接続されている。水平配線18aは、垂直配線16d、水平配線18bを介して垂直配線16eに電気的に接続されており、垂直配線16eは読み出しトランジスタ34のドレイン領域34aとオーミック接合されている。また、接地配線15は垂直配線16qに電気的に接続されており、垂直配線16qは読み出しトランジスタ34のソース領域34cとオーミック接合されている。また、ワード配線14の一部は、読み出しトランジスタ34のゲート電極34bとなっている。すなわち、図7に示すゲート電極34bは、記憶領域3の行方向に延びるワード配線14の一部によって構成されている。このような構成によって、ワード配線14は、読み出しトランジスタ34の制御端子(ゲート電極34b)に電気的に接続される。
また、図5を参照すると、磁性材料層8においてTMR素子4aの第1磁性層41側に電気的に接続された読み出し配線33aは、記憶領域3の行方向に延びており、磁性材料層8内部において垂直配線16aを介して電極17aに電気的に接続されている。そして、電極17aは、配線層7の垂直配線16bを介してビット配線13cに電気的に接続されている。また、磁性材料層8においてTMR素子4bの第1磁性層41側に電気的に接続された読み出し配線33b(図7参照)は、読み出し配線33aと同様に記憶領域3の行方向に延びており、図示しない配線によって配線層7のビット配線13aに電気的に接続されている。
以上の構成を有する記憶領域3におけるTMR素子4a及び4b並びにその周辺の動作について、図8及び図9を参照しながら説明する。まず、図8(a)に示すように、書き込み配線31に負の書き込み電流Iw1が流れると、配線部分31c及び31dの周方向に磁界Φ11が発生するとともに、配線部分31e及び31fの周方向に磁界Φ11とは逆回りの磁界Φ12が発生する。磁界Φ11は、配線部分31c及び31dの周囲に設けられた磁気ヨーク5の内部、及び一対の端面5a間の間隙を経由する閉じた経路を形成する。同様に、磁界Φ12は、配線部分31e及び31fの周囲に設けられた磁気ヨーク5の内部、及び一対の端面5a間の間隙を経由する閉じた経路を形成する。このとき、配線部分31c及び31dと配線部分31e及び31fとの間に設けられたピラーヨーク5cにおいては、磁界Φ11の向きと磁界Φ12の向きとが一致するので、磁界Φ11及びΦ12は互いに妨げない。なお、本実施形態では、磁気ヨーク5の対向ヨーク5b、ピラーヨーク5c、及びビームヨーク5dのうち対向ヨーク5bの断面積が最も小さくなっているので、磁気ヨーク5内部に形成される磁界Φ11及び磁界Φ12の磁束密度は、対向ヨーク5bにおいて最も大きくなる。
配線部分31c及び31dの周囲に磁界Φ11が生じると、磁気ヨーク5の磁界閉じ込め作用によってTMR素子4aの第1磁性層41に磁界Φ11(外部磁界)が効率よく提供される。この磁界Φ11によって、TMR素子4aの第1磁性層41の磁化方向Aaは磁界Φ11と同じ方向を向く。ここで、TMR素子4aの第2磁性層43の磁化方向Baが、反強磁性層44との交換結合によって予め磁界Φ11と同じ方向を向いている場合には、第1磁性層41の磁化方向Aaと第2磁性層43の磁化方向Baとが互いに同じ向き、すなわち平行状態となる。また、配線部分31e及び31fの周囲に磁界Φ12が生じると、磁気ヨーク5の磁界閉じ込め作用によってTMR素子4bの第1磁性層41に磁界Φ12(外部磁界)が効率よく提供される。この磁界Φ12によって、TMR素子4bの第1磁性層41の磁化方向Abは磁界Φ12と同じ方向、すなわちTMR素子4aの第1磁性層41の磁化方向Aaとは逆の方向を向く。ここで、TMR素子4bの第2磁性層43の磁化方向Bbが、TMR素子4aの第2磁性層43と同じ方向を向いている場合には、第1磁性層41の磁化方向Abと第2磁性層43の磁化方向Bbとが互いに逆向き、すなわち反平行状態となる。こうして、一方のTMR素子4aの磁化方向が平行状態、且つ他方のTMR素子4bの磁化方向が反平行状態となることによって、記憶領域3に二値データの一方(例えば0)が書き込まれる。
記憶領域3に書き込まれた二値データを読み出す際には、図8(b)に示すように、読み出し配線33aと電極35aとの間、及び読み出し配線33bと電極35bとの間にそれぞれ読み出し電流Ira及びIrbを流し、その電流値の変化または読み出し配線33a(33b)と電極35a(35b)との間の電位差の変化を検出する。これにより、TMR素子4a及び4bの磁化方向がそれぞれ平行か反平行かが判別できる。例えば、TMR素子4aの第1磁性層41の磁化方向Aaが第2磁性層43の磁化方向Baと平行である場合、非磁性絶縁層42におけるトンネル磁気抵抗効果(TMR)によって、第1磁性層41と第2磁性層43との間の抵抗値が比較的小さくなる。従って、例えば読み出し電流Iraを一定とした場合には読み出し配線33aと電極35aとの間の電位差が比較的小さくなることから、TMR素子4aの磁化方向が平行状態であることがわかる。また、TMR素子4bの第1磁性層41の磁化方向Abが第2磁性層43の磁化方向Bbと反平行である場合、非磁性絶縁層42におけるトンネル磁気抵抗効果(TMR)によって、第1磁性層41と第2磁性層43との間の抵抗値が比較的大きくなる。従って、TMR素子4aと同様の方法によりTMR素子4bの磁化方向を検出し、TMR素子4bの磁化方向が反平行状態であれば、該当する記憶領域3には二値データとして0が書き込まれていると判定できる。
また、図9(a)に示すように、書き込み配線31に正の書き込み電流Iw2が流れると、配線部分31c及び31dの周方向に磁界Φ11とは逆回りの磁界Φ21が発生するとともに、配線部分31e及び31fの周方向に磁界Φ12とは逆回り(すなわち、磁界Φ21に対しても逆回り)の磁界Φ22が発生する。磁界Φ21は、配線部分31c及び31dの周囲に設けられた磁気ヨーク5の内部、及び一対の端面5a間の間隙を経由する閉じた経路を形成する。同様に、磁界Φ22は、配線部分31e及び31fの周囲に設けられた磁気ヨーク5の内部、及び一対の端面5a間の間隙を経由する閉じた経路を形成する。なお、磁界Φ11及び磁界Φ12と同様に、磁界Φ21及び磁界Φ22の磁束密度は対向ヨーク5bにおいて最も大きくなる。
配線部分31c及び31dの周囲に磁界Φ21が生じると、磁気ヨーク5の磁界閉じ込め作用によってTMR素子4aの第1磁性層41に磁界Φ21(外部磁界)が効率よく提供される。この磁界Φ21によって、TMR素子4aの第1磁性層41の磁化方向Aaは磁界Φ21と同じ方向を向く。ここで、TMR素子4aの第2磁性層43の磁化方向Baが磁界Φ21と逆の方向を向いている場合には、第1磁性層41の磁化方向Aaと第2磁性層43の磁化方向Baとが互いに反平行状態となる。また、配線部分31e及び31fの周囲に磁界Φ22が生じると、磁気ヨーク5の磁界閉じ込め作用によってTMR素子4bの第1磁性層41に磁界Φ22(外部磁界)が効率よく提供される。この磁界Φ22によって、TMR素子4bの第1磁性層41の磁化方向Abは磁界Φ22と同じ方向、すなわちTMR素子4aの第1磁性層41の磁化方向Aaとは逆の方向を向く。TMR素子4bの第2磁性層43の磁化方向BbはTMR素子4aの第2磁性層43の磁化方向Baと同じ方向を向いているので、TMR素子4bの第1磁性層41の磁化方向Abと第2磁性層43の磁化方向Bbとは互い平行状態となる。こうして、一方のTMR素子4aの磁化方向が反平行状態、且つ他方のTMR素子4bの磁化方向が平行状態となることによって、記憶領域3に二値データの他方(例えば1)が書き込まれる。
TMR素子4aの第1磁性層41の磁化方向Aaが第2磁性層43の磁化方向Baと反平行である場合、第1磁性層41と第2磁性層43との間の抵抗値が比較的大きくなる。また、TMR素子4bの第1磁性層41の磁化方向Abが第2磁性層43の磁化方向Bbと平行である場合、第1磁性層41と第2磁性層43との間の抵抗値が比較的小さくなる。従って、TMR素子4a及び4bにそれぞれ読み出し電流Ira及びIrbを流してTMR素子4a及び4bの磁化方向を検出し、TMR素子4aの磁化方向が反平行状態で且つTMR素子4bの磁化方向が平行状態であれば、該当する記憶領域3には二値データとして1が書き込まれていると判定できる。
以上に説明した、本実施形態による磁気メモリ1が有する効果について説明する。本実施形態による磁気メモリ1では、書き込み配線31が、互いに書き込み電流Iw1(Iw2)が同じ向きになるようにTMR素子4aの第1磁性層41の一方の面41a上に配設された複数の配線部分31c及び31dを有する。これにより、書き込み配線31を流れる書き込み電流Iw1(Iw2)が第1磁性層41上を同じ向きに複数回(本実施形態では2回)通過するので、TMR素子4aの第1磁性層41に複数倍(本実施形態では2倍)の外部磁界を提供できる。従って、所定の外部磁界Φ11(Φ21)をTMR素子4aの第1磁性層41に提供する必要がある場合、より小さな書き込み電流Iw1(Iw2)でもって必要な外部磁界Φ11(Φ21)を発生させることができる。これと同様に、書き込み配線31は、互いに書き込み電流Iw1(Iw2)が同じ向きになるようにTMR素子4bの第1磁性層41の一方の面41a上に配設された複数の配線部分31e及び31fを有する。これにより、書き込み配線31を流れる書き込み電流Iw1(Iw2)が第1磁性層41上を同じ向きに複数回(本実施形態では2回)通過するので、TMR素子4bの第1磁性層41に複数倍(本実施形態では2倍)の外部磁界を提供できる。従って、所定の外部磁界Φ12(Φ22)をTMR素子4bの第1磁性層41に提供する必要がある場合、より小さな書き込み電流Iw1(Iw2)でもって必要な外部磁界Φ12(Φ22)を発生させることができる。
なお、本実施形態では書き込み配線31の2つの配線部分31c及び31d(または31e及び31f)をTMR素子4a(4b)の第1磁性層41の一方の面41a上に配設しているが、本発明に係る磁気メモリにおいては、書き込み配線31の3つ以上の配線部分を第1磁性層の一方の面上に配設してもよい。これにより、3倍以上の外部磁界を第1磁性層へ与えることができるので、所定の外部磁界をTMR素子の第1磁性層41に提供する必要がある場合、書き込み電流を更に小さくすることができる。
また、本実施形態による磁気メモリ1では、書き込み配線31の複数の配線部分31c〜31fが、TMR素子4a及び4bの第1磁性層41の一方の面41aに沿って配設されている。これにより、例えば先に述べた特許文献1の磁気メモリと比較して、製造工程をより簡易にできる。なお、磁気メモリ1の磁性材料層8の製造方法について、後に説明する。
また、本実施形態の磁気メモリ1によれば、第1磁性層41の磁化方向Aa、Abを小さな書き込み電流Iw1(Iw2)でもって反転できるので、書き込み電流Iw1(Iw2)の導通を制御する書き込みトランジスタ32を小型化でき、各記憶領域3毎に書き込みトランジスタ32を配置することによる磁気メモリ1の大型化を抑えることができる。従って、本実施形態のように各記憶領域3に書き込み配線31を一つのみ配設し、書き込みトランジスタ32によって書き込み電流Iw1(Iw2)を制御する構成を小型の磁気メモリ1で実現できる。これにより、データを書き込もうとする記憶領域3のTMR素子4a、4bに対してのみ磁界Φ11〜Φ22を提供し、他の記憶領域3への誤書き込みを防止することができる。
また、本実施形態のように、複数の記憶領域3のそれぞれが磁気ヨーク5を有し、磁気ヨーク5は、少なくとも一対(本実施形態では二対)の端面5aを含み、書き込み配線31の複数の配線部分31c及び31dを一括して囲み、複数の配線部分31e及び31fを一括して囲むように設けられていることが好ましい。そして、TMR素子4a及び4bは、それらの一対の側面4cがそれぞれ磁気ヨーク5の端面5aと対向するように配置されていることが好ましい。これにより、複数の配線部分31c及び31dからの外部磁界Φ11(Φ21)をTMR素子4aの第1磁性層41に効率よく与えるとともに、複数の配線部分31e及び31fからの外部磁界Φ12(Φ22)をTMR素子4bの第1磁性層41に効率よく与えることができるので、更に小さな書き込み電流Iw1(Iw2)でもってTMR素子4a及び4bの第1磁性層41の磁化方向Aa及びAbを反転できる。
また、本実施形態のように、配線部分31c及び31eを配線部分31d及び31fよりも上層へ配設する場合、配線部分31c及び31eがTMR素子4a及び4bの第1磁性層41から比較的離れてしまう。しかし、本実施形態のように各配線部分31c〜31fを囲む磁気ヨーク5を記憶領域3のそれぞれが有することによって、比較的離れた配線部分31c及び31eからの磁界を、他の配線部分31d及び31fからの磁界と同等の強度でTMR素子4a及び4bへ与えることができる。
また、本実施形態のように、複数の記憶領域3のそれぞれが複数のTMR素子4a及び4bを有する場合には、第1磁性層41の厚さ方向と交差する方向にTMR素子4a及び4bが並設されるとともに、書き込み配線31が、複数のTMR素子4a及び4bの第1磁性層41の一方の面41a側に螺旋状に配設されることが好ましい。これにより、書き込み配線31を各TMR素子4a、4bに沿って効率的に配設することができる。
また、本実施形態のように、磁気ヨーク5の磁化容易軸方向は、TMR素子4a及び4bの第1磁性層41の磁化容易軸方向に沿っていることが好ましい。また、書き込み配線31の各配線部分31c〜31fの周方向と直交する断面における磁気ヨーク5の断面積は、端面5aにおいて最も小さいことが好ましい。これらにより、磁気ヨーク5内部の磁界Φ11〜Φ22を、TMR素子4a、4bの第1磁性層41へ更に効率よく与えることができる。
ここで、本実施形態による磁気メモリ1の製造方法のうち、磁性材料層8の製造方法について図10〜図20を参照しながら説明する。
図10(a)は、本実施形態による磁気メモリ1の製造工程の一部を示す平面図であり、図10(b)は、図10(a)に示すV−V線に沿った側面断面図である。まず、図10(a)及び図10(b)に示すように、配線層7の垂直配線16c上に電極35aを形成し、垂直配線16p上に電極35bを形成する。同様に、電極17a〜17dを、垂直配線16b、16r、16g、及び16kの上にそれぞれ形成する。なお、前工程において配線層7を形成する際に、配線層7の垂直配線16c、16b、及び16gの位置と、垂直配線16p、16r、及び16kの位置とが互いに線対称となるように各垂直配線を配置しておく。
続いて、TMR素子4a及び4bを形成するために、高真空(UHV)DCスパッタ装置により、例えば、Ta層下地層、IrMn層、CoFe層及びAl層を順次成膜する。その後、酸素プラズマによりAl層の酸化を行い、トンネル絶縁層(すなわち、図4に示した非磁性絶縁層42となる層)を形成した後、CoFe層及びTa保護層を形成する。そして、リソグラフィ装置により所定形状のレジストマスクを形成した後、図11(a)及び図11(b)に示すようにイオンミリングにより電極35a及び35bそれぞれの上にTMR素子4a及び4bを形成する。図11(a)は、形成されたTMR素子4a及び4bを示す平面図であり、図11(b)は、図11(a)に示すVI−VI線に沿った側面断面図である。TMR素子4a及び4bを形成した後、CVD装置を用いて、例えばSi(OC2H5)4によりTMR素子4a及び4bの側面上並びに各電極35a、35b、及び17a〜17dの上にSiO2絶縁層24aを形成する。
続いて、対向ヨーク5bを形成するために、図12に示すように所定形状のレジストマスク71をリソグラフィ装置を用いて形成する。図12は、形成されたレジストマスク71を示す側面断面図である。このとき、レジストマスク71を、対向ヨーク5bの平面形状に応じた開口を有するように形成する。そして、スパッタ装置により例えばNiFe膜68を成膜した後、レジストマスク71を除去する。
続いて、対向ヨーク5bの形状に応じたレジストマスクを、NiFe膜68上、絶縁層24a上、及びTMR素子4a、4b上に形成し、イオンミリングによりNiFe膜68を成形することにより、図13(a)及び図13(b)に示すように二対の対向ヨーク5bを形成する。図13(a)は、形成された対向ヨーク5bを示す平面図であり、図13(b)は、図13(a)に示すVII−VII線に沿った側面断面図である。その後、レジストマスクを除去する。
続いて、図14(a)及び図14(b)に示すように、読み出し配線33a及び33bを形成する。図14(a)は、形成された読み出し配線33a及び33bを示す平面図であり、図14(b)は、図14(a)に示すVIII−VIII線に沿った側面断面図である。このとき、読み出し配線33aを、その一端がTMR素子4aの上面に接するように形成するとともに、その他端が垂直配線及び電極を介して垂直配線16rに電気的に接続されるように形成する。同様に、読み出し配線33bを、その一端がTMR素子4bの上面に接するように形成するとともに、その他端が垂直配線及び電極を介して垂直配線16bに電気的に接続されるように形成する。
続いて、図15(a)及び図15(b)に示すように、絶縁層24b及び下層配線31bを形成する。図15(a)は、形成された絶縁層24b及び下層配線31bを示す平面図であり、図15(b)は、図15(a)に示すIX−IX線に沿った側面断面図である。この工程では、まず、絶縁層24bを、読み出し配線33a及び33b上、絶縁層24a上、並びに対向ヨーク5b上に、絶縁層24aと同じ材料をCVD法により堆積することによって形成する。そして、例えばCuなどの導電性の良い材料からなるめっき下地膜(図示せず)をスパッタリングにより絶縁層24b上に形成した後、下層配線31bの平面形状と同じ形状の開口を有するレジストマスクを絶縁層24b上に形成し、全体をめっき槽に浸し、めっき下地膜を電極として利用しためっき処理によって下層配線31bを形成する。このとき、下層配線31bの一端を垂直配線及び電極を介して垂直配線16gに電気的に接続する。また、下層配線31bを、TMR素子4a及び4bの上を通過し且つ他端が開放されているような略環状に形成する。なお、めっき処理に用いたレジストマスク及びめっき下地膜を、下層配線31bの形成後にイオンミリング等により除去する。
続いて、図16(a)及び図16(b)に示すように、絶縁層24c及び上層配線31aを形成する。図16(a)は、形成された絶縁層24c及び上層配線31aを示す平面図であり、図16(b)は、図16(a)に示すX−X線に沿った側面断面図である。この工程では、まず、絶縁層24cを、下層配線31b上及び絶縁層24b上に、絶縁層24aと同じ材料をCVD法により堆積することによって形成する。そして、下層配線31bを形成した方法と同様の方法によって、上層配線31aを形成する。このとき、上層配線31aの一端を垂直配線及び電極を介して垂直配線16kに電気的に接続する。また、上層配線31aを下層配線31b上に重ね、TMR素子4a及び4bの上を通過し且つ他端が垂直配線31gを介して下層配線31bに接続されるような略環状に形成する。こうして、上層配線31a及び下層配線31bを含む螺旋状の書き込み配線31が完成する。
続いて、図17に示すように、絶縁層24d及びレジストマスク72を形成する。図17は、形成された絶縁層24d及びレジストマスク72を示す側面断面図である。この工程では、絶縁層24aと同じ材料からなる絶縁層24dを、CVD法により上層配線31a上及び絶縁層24c上に形成する。そして、絶縁層24d上に選択的にレジストマスク72を形成する。ここでは、TMR素子4a上、及びTMR素子4b上の各領域において、上層配線31a及び下層配線31bの上面よりもやや広い領域にレジストマスク72を形成する。そして、絶縁層24b〜24dのうちレジストマスク72に覆われていない部分をRIE等により除去し、対向ヨーク5bを露出させた後、レジストマスク72を除去する(図18参照)。
続いて、図19(a)及び図19(b)に示すように、ピラーヨーク5c及びビームヨーク5dを形成する。図19(a)は、形成されたビームヨーク5dを示す平面図であり、図19(b)は、図19(a)に示すXI−XI線に沿った側面断面図である。この工程では、まず、絶縁層24a上にレジストマスク73を選択的に形成する。このとき、対向ヨーク5b及び上層配線31aを覆わないようにレジストマスク73を形成する。そして、レジストマスク73が設けられていない領域に、例えばスパッタリングによりピラーヨーク5c及びビームヨーク5dを形成する。こうして、二対の対向ヨーク5b、3つのピラーヨーク5c、及びビームヨーク5dからなる磁気ヨーク5が形成される。最後に、図20に示すように、レジストマスク73を除去し、絶縁層24aと同じ材料からなる絶縁層24eを、絶縁層24a上及び磁気ヨーク5上にCVD法により形成する。こうして、絶縁領域24が形成され、磁性材料層8が完成する。
以上に説明した製造方法から明らかなように、本実施形態による磁気メモリ1では、書き込み配線31の各配線部分31c〜31fをTMR素子4a及び4bの上面側のみに配設することにより、図15及び図16に示したような極めて簡易な工程によって書き込み配線31を形成することができる。なお、書き込み配線のうちTMR素子4a及び4bに沿った配線部分をそれぞれ3つ以上設ける場合には、図15及び図16に示した工程を必要なだけ繰り返すとよい。
(第1の変形例)
ここで、本実施形態による磁気メモリ1の第1変形例について説明する。図21は、本変形例におけるTMR素子4の周辺構成を示す平面図である。また、図22は、図21に示すXII−XII線に沿った側面断面図である。図21及び図22を参照すると、本変形例では、各記憶領域は一つのTMR素子4を有する。TMR素子4は、上記実施形態のTMR素子4a及び4bと同様に、第1磁性層41、非磁性絶縁層42、第2磁性層43、及び反強磁性層44を有する。TMR素子4の第1磁性層41側の面は読み出し配線33と電気的に接続されており、第2磁性層43側の面は電極35と電気的に接続されている。
ここで、本実施形態による磁気メモリ1の第1変形例について説明する。図21は、本変形例におけるTMR素子4の周辺構成を示す平面図である。また、図22は、図21に示すXII−XII線に沿った側面断面図である。図21及び図22を参照すると、本変形例では、各記憶領域は一つのTMR素子4を有する。TMR素子4は、上記実施形態のTMR素子4a及び4bと同様に、第1磁性層41、非磁性絶縁層42、第2磁性層43、及び反強磁性層44を有する。TMR素子4の第1磁性層41側の面は読み出し配線33と電気的に接続されており、第2磁性層43側の面は電極35と電気的に接続されている。
また、本変形例の書き込み配線36は、上層配線36a及び下層配線36bを含んで構成されている。上層配線36aは、図21に示すように、記憶領域の厚さ方向から見てその一部が開いた略環状に形成されており、その一配線部分36dがTMR素子4の一方の面41aに沿っている。また、下層配線36bは、記憶領域の厚さ方向から見て上層配線36aの一部と重なるように形成されており、その一配線部分36eがTMR素子4の一方の面41aに沿っている。そして、配線部分36d及び36eにおける書き込み電流の向きが互いに同じになるように、上層配線36aの一端と下層配線36bの一端とが、垂直配線36cを介して互いに電気的に接続されている。
また、本変形例の磁気ヨーク50は、所定の長さの空隙を介して対向する一対の開放端部を有する略環状体からなり、書き込み配線36の配線部分36d及び36eを囲むように配設されている。具体的には、磁気ヨーク50は、一対の対向ヨーク50bと、一対のピラーヨーク50cと、ビームヨーク50dとによって構成されている。このうち、一対の対向ヨーク50bは、一対の開放端部として一対の端面50aを有する。この一対の端面50aは、TMR素子4の第1磁性層41の磁化容易軸方向に沿って、所定の長さの空隙を介して互いに対向している。そして、TMR素子4は、その一対の側面がそれぞれ一対の端面5aに対向するように配置される。また、ビームヨーク50dは、配線部分36dにおけるTMR素子4に対向する面とは反対側の面に沿って設けられている。一対のピラーヨーク50cは、配線部分36d及び36eの側面に沿って設けられており、一対の対向ヨーク50bそれぞれにおける端面50aとは異なる側の一端と、ビームヨーク50dの両端とを繋いでいる。以上の構成によって、対向ヨーク50b、ピラーヨーク50c、及びビームヨーク50dは、配線部分36d及び36eを囲んでいる。
本発明に係る磁気メモリにおいては、上記実施形態のように各記憶領域が複数のTMR素子を有する構成以外にも、本変形例のように各記憶領域が一つのTMR素子4を有する構成でもよい。この一つのTMR素子4の第1磁性層41の一方の面41aに沿って複数の配線部分36d及び36eを配設することにより、書き込み配線36を流れる書き込み電流が第1磁性層41上を同じ向きに複数回(本変形例では2回)通過するので、TMR素子4の第1磁性層41に複数倍(本変形例では2倍)の外部磁界を提供できる。従って、所定の外部磁界を第1磁性層41に提供する必要がある場合、より小さな書き込み電流によって必要な外部磁界を発生させることができる。
(第2の変形例)
続いて、本実施形態による磁気メモリ1の第2変形例について説明する。図23は、本変形例に係る磁気ヨーク51の形状を示す断面図である。上記実施形態の磁気ヨーク5に代えて本変形例に係る磁気ヨーク51を設けてもよく、上記実施形態の磁気メモリ1と同様或いはそれ以上の効果を得ることができる。
続いて、本実施形態による磁気メモリ1の第2変形例について説明する。図23は、本変形例に係る磁気ヨーク51の形状を示す断面図である。上記実施形態の磁気ヨーク5に代えて本変形例に係る磁気ヨーク51を設けてもよく、上記実施形態の磁気メモリ1と同様或いはそれ以上の効果を得ることができる。
図23を参照すると、本変形例の磁気ヨーク51は、二対の対向ヨーク51b、3つのピラーヨーク51c、及びビームヨーク51dを含んで構成されている。このうち、ピラーヨーク51c及びビームヨーク51dの構成及び形状は、既述した磁気ヨーク5のピラーヨーク5c及びビームヨーク5dの構成及び形状(図4参照)と同様である。二対の対向ヨーク51bのうち一方の対の対向ヨーク51bは、それらの端面51aがTMR素子4aの側面4cのうち第1磁性層41の側面と接している。また、二対の対向ヨーク51bのうち他方の対の対向ヨーク51bは、それらの端面51aがTMR素子4bの側面4dのうち第1磁性層41の側面と接している。磁気ヨーク51はこのような形状であってもよく、書き込み電流によって磁気ヨーク51内部に生成される磁界をTMR素子4a及び4bそれぞれの第1磁性層41へ更に効率よく提供することができる。なお、この変形例において、磁気ヨーク51が導電性を有する場合には、第1磁性層41と第2磁性層43との間に流れる読み出し電流を非磁性絶縁層42を介して好適に流すために、磁気ヨーク51の端面51aは非磁性絶縁層42には接していないことが好ましく、第2磁性層43には接していてはならない。
(第3の変形例)
続いて、本実施形態による磁気メモリ1の第3変形例について説明する。図24は、本変形例に係る磁気ヨーク52の形状を示す断面図である。上記実施形態の磁気ヨーク5に代えて本変形例に係る磁気ヨーク52を設けてもよく、上記実施形態の磁気メモリ1と同様或いはそれ以上の効果を得ることができる。
続いて、本実施形態による磁気メモリ1の第3変形例について説明する。図24は、本変形例に係る磁気ヨーク52の形状を示す断面図である。上記実施形態の磁気ヨーク5に代えて本変形例に係る磁気ヨーク52を設けてもよく、上記実施形態の磁気メモリ1と同様或いはそれ以上の効果を得ることができる。
図24を参照すると、磁気ヨーク52は、略環状体からなり、第1のビームヨーク52b、3つのピラーヨーク52c、及び第2のビームヨーク52dを含んで構成されている。このうち、第1のビームヨーク52bは、TMR素子4e及び4fの第1磁性層を兼ねるように読み出し配線33a及び33bと2つの非磁性絶縁層42との間に配置されている。そして、第1のビームヨーク52bの一端は3つのピラーヨーク52cのうち一つと繋がっており、第1のビームヨーク52bの他端は3つのピラーヨーク52cのうち他の一つと繋がっており、第1のビームヨーク52bの中央部分(すなわち、TMR素子4e及び4fの間の部分)は3つのピラーヨーク52cのうち残りの一つと繋がっている。また、ビームヨーク52dは、上層配線31aにおけるTMR素子4e、4fとは反対側の面上に設けられている。3つのピラーヨーク52cのうち一つは、配線部分31c及び31dと配線部分31e及び31fとの間に設けられており、第1のビームヨーク52bの中央部分と第2のビームヨーク52dの中央部分とを繋いでいる。3つのピラーヨーク52cのうち他の一つは、配線部分31c及び31dの側面に沿って設けられており、第1のビームヨーク52bの一端と第2のビームヨーク52dの一端とを繋いでいる。3つのピラーヨーク52cのうち残りの一つは、配線部分31e及び31fの側面に沿って設けられており、第1のビームヨーク52bの他端と第2のビームヨーク52dの他端とを繋いでいる。以上の構成によって、第1のビームヨーク52b、3つのピラーヨーク52c、及び第2のビームヨーク52dは、書き込み配線31の配線部分31c〜31fの外周を完全に(連続して)囲んでいる。また、TMR素子4e及び4fの第1磁性層は、それぞれ磁気ヨーク52の一部(第1のビームヨーク52b)によって構成されることとなる。従って、書き込み電流によって磁気ヨーク52内部に生成される磁界を、TMR素子4e及び4fの第1磁性層へ更に効率よく提供することができる。
本発明による磁気メモリは、上記した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態では磁気抵抗効果素子としてTMR素子を用いているが、巨大磁気抵抗(GMR:Giant magneto-Resistive)効果を利用したGMR素子を用いてもよい。GMR効果とは、非磁性層を挟んだ2つの強磁性層の磁化方向のなす角度により、積層方向と直交する方向における強磁性層の抵抗値が変化する現象である。すなわち、GMR素子においては、2つの強磁性層の磁化方向が互いに平行である場合に強磁性層の抵抗値が最小となり、2つの強磁性層の磁化方向が互いに反平行である場合に強磁性層の抵抗値が最大となる。なお、TMR素子やGMR素子には、2つの強磁性層の保磁力の差を利用して書き込み/読み出しを行う疑似スピンバルブ型と、一方の強磁性層の磁化方向を反強磁性層との交換結合により固定するスピンバルブ型とがある。また、GMR素子におけるデータ読み出しは、積層方向と直交する方向における強磁性層の抵抗値の変化を検出することにより行われる。また、GMR素子におけるデータ書き込みは、書き込み電流により生じる磁界によって一方の強磁性層の磁化方向を反転させることにより行われる。
また、上記実施形態の磁気ヨークは、一方の端面から他方の端面まで書き込み配線の周方向に一体に形成されている。磁気ヨークの形状としては、これ以外にも、例えば周方向に1つ以上のギャップ(間隙)を有し、複数の部分に分割されているような形状であってもよい。また、上記実施形態では、書き込みスイッチ手段及び読込スイッチ手段としてトランジスタを備えているが、これらのスイッチ手段は、必要に応じて電流を遮断/導通させる機能を有する様々な手段を適用することができる。
また、上記実施形態では、各記憶領域において一本の書き込み配線によって磁気抵抗効果素子に外部磁界を与えているが、複数の書き込み配線によって磁気抵抗効果素子に外部磁界を与えてもよい。例えば、記憶部の行方向に沿って延びる第1の書き込み配線と、列方向に沿って延びる第2の書き込み配線とが設けられ、第1及び第2の書き込み配線が交差する位置に磁気抵抗効果素子が配置された構成の磁気メモリであっても、本発明の構成を適用できる。この場合、第1及び第2の書き込み配線からの合成磁界を磁気抵抗効果素子に与えることにより書き込みを行う。そして、第1の書き込み配線を流れる書き込み電流が感磁層の一方の面上を複数回通過するように第1の書き込み配線を配設する。これにより、上記実施形態と同様の効果を得ることができる。さらに好ましくは、第2の書き込み配線についても同様に、第2の書き込み配線を流れる書き込み電流が感磁層の一方の面上を複数回通過するように第2の書き込み配線を配設するとよい。
1…磁気メモリ、2…記憶部、3…記憶領域、4a,4b…TMR素子、5…磁気ヨーク、5a…端面、5b…対向ヨーク、5c…ピラーヨーク、5d…ビームヨーク、6…半導体層、7…配線層、8…磁性材料層、11…ビット選択回路、12…ワード選択回路、13a〜13c…ビット配線、14…ワード配線、15…接地配線、21…半導体基板、22〜24…絶縁領域、31…書き込み配線、31a…上層配線、31b…下層配線、31c〜31f…配線部分、32…書き込みトランジスタ、32a…ドレイン領域、32b…ゲート電極、32c…ソース領域、33a,33b…読み出し配線、34…読み出しトランジスタ、34a…ドレイン領域、34b…ゲート電極、34c…ソース領域、35a,35b…電極、41…第1磁性層、42…非磁性絶縁層、43…第2磁性層、44…反強磁性層。
Claims (4)
- 複数の記憶領域を備え、前記複数の記憶領域のそれぞれは、
外部磁界によって磁化方向が変化する感磁層を含む一または複数の磁気抵抗効果素子と、
書き込み電流によって前記感磁層に前記外部磁界を提供する書き込み配線と
を有し、
前記書き込み配線が前記感磁層の一方の面上を複数回通過するように、前記書き込み配線の複数の配線部分が各磁気抵抗効果素子毎に配設されており、前記複数の配線部分は、前記感磁層の前記一方の面上において互いに前記書き込み電流が同じ向きになるように配設されていることを特徴とする、磁気メモリ。 - 前記複数の記憶領域のそれぞれは、所定の長さの空隙を介して対向する少なくとも一対の開放端部を含み前記書き込み配線の前記複数の配線部分を囲むように設けられた磁気ヨークを更に有し、
前記磁気抵抗効果素子は、該磁気抵抗効果素子の一対の側面が前記磁気ヨークの前記一対の開放端部とそれぞれ対向または接するように配置されていることを特徴とする、請求項1に記載の磁気メモリ。 - 前記複数の記憶領域のそれぞれは、前記書き込み配線の前記複数の配線部分を連続して囲むように設けられた磁気ヨークを更に有し、
前記磁気抵抗効果素子の前記感磁層は、前記磁気ヨークの一部によって構成されていることを特徴とする、請求項1に記載の磁気メモリ。 - 前記複数の記憶領域のそれぞれは、前記感磁層の厚さ方向と交差する方向に並設された複数の前記磁気抵抗効果素子を有し、
前記書き込み配線は、前記複数の磁気抵抗効果素子の前記感磁層の前記一方の面側に螺旋状に配設されていることを特徴とする、請求項1〜3のいずれか一項に記載の磁気メモリ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004311401A JP2006128220A (ja) | 2004-10-26 | 2004-10-26 | 磁気メモリ |
PCT/JP2005/019706 WO2006046610A1 (ja) | 2004-10-26 | 2005-10-26 | 磁気メモリ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004311401A JP2006128220A (ja) | 2004-10-26 | 2004-10-26 | 磁気メモリ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006128220A true JP2006128220A (ja) | 2006-05-18 |
Family
ID=36227852
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004311401A Withdrawn JP2006128220A (ja) | 2004-10-26 | 2004-10-26 | 磁気メモリ |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2006128220A (ja) |
WO (1) | WO2006046610A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008098246A (ja) * | 2006-10-06 | 2008-04-24 | Tdk Corp | 磁気メモリ |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10741318B2 (en) * | 2017-09-05 | 2020-08-11 | Tdk Corporation | Spin current magnetization rotational element, spin-orbit-torque magnetoresistance effect element, magnetic memory, and high-frequency magnetic element |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002246568A (ja) * | 2001-02-16 | 2002-08-30 | Sony Corp | 磁気メモリ装置およびその製造方法 |
JP4720067B2 (ja) * | 2003-01-24 | 2011-07-13 | Tdk株式会社 | 磁気記憶セルおよび磁気メモリデバイスならびに磁気メモリデバイスの製造方法 |
-
2004
- 2004-10-26 JP JP2004311401A patent/JP2006128220A/ja not_active Withdrawn
-
2005
- 2005-10-26 WO PCT/JP2005/019706 patent/WO2006046610A1/ja active Application Filing
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008098246A (ja) * | 2006-10-06 | 2008-04-24 | Tdk Corp | 磁気メモリ |
Also Published As
Publication number | Publication date |
---|---|
WO2006046610A1 (ja) | 2006-05-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10418548B2 (en) | Magnetic memory device | |
JP5702177B2 (ja) | 半導体装置 | |
US6864551B2 (en) | High density and high programming efficiency MRAM design | |
JP2010114143A (ja) | 半導体記憶装置および半導体記憶装置の製造方法 | |
JP5076387B2 (ja) | 磁気記憶装置 | |
JP4729836B2 (ja) | 磁気記憶セルおよび磁気メモリデバイスならびに磁気メモリデバイスの製造方法 | |
US7683446B2 (en) | Magnetic memory using spin injection flux reversal | |
US7470964B2 (en) | Magnetic memory and manufacturing method thereof | |
WO2006059641A1 (ja) | 磁気メモリ | |
JP4970821B2 (ja) | 磁気メモリ装置 | |
JP2006128220A (ja) | 磁気メモリ | |
JP5076373B2 (ja) | 磁気記憶装置、磁気記憶方法 | |
JP4982945B2 (ja) | 磁気メモリ | |
JP2013033573A (ja) | 電子装置、半導体装置およびその制御方法、ならびに携帯端末装置 | |
JP2007214484A (ja) | 磁気記憶装置 | |
JP4952053B2 (ja) | 磁気記憶装置 | |
JP4544396B2 (ja) | 磁気記憶セルおよび磁気メモリデバイス | |
JP5092384B2 (ja) | 磁気記憶装置、磁気記憶方法 | |
JP2007123512A (ja) | 磁気記憶装置 | |
JP2005109266A (ja) | 磁気メモリデバイスおよび磁気メモリデバイスの製造方法 | |
JP2006080387A (ja) | 磁気メモリ | |
JP2006100736A (ja) | 磁気メモリ | |
JP2008235659A (ja) | ヨーク型磁気記憶装置の製造方法、ヨーク型磁気記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080108 |