JP2006100736A - 磁気メモリ - Google Patents
磁気メモリ Download PDFInfo
- Publication number
- JP2006100736A JP2006100736A JP2004287805A JP2004287805A JP2006100736A JP 2006100736 A JP2006100736 A JP 2006100736A JP 2004287805 A JP2004287805 A JP 2004287805A JP 2004287805 A JP2004287805 A JP 2004287805A JP 2006100736 A JP2006100736 A JP 2006100736A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- magnetic
- wiring
- write
- ferromagnetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】 磁気ヨークの磁化方向を反転させるために必要なエネルギーを少なくし、書き込み電流を低減できる磁気メモリを提供する。
【解決手段】 磁気メモリ1が備える複数の記憶領域3のそれぞれは、外部磁界によって磁化方向が変化する感磁層(第1磁性層4b、非磁性層4c、及び第2磁性層4d)を含むTMR素子4と、書き込み電流によって感磁層に外部磁界を提供する書き込み配線31と、書き込み配線31の延在方向の一部において該書き込み配線31の外周を囲むように配設された磁気ヨーク5とを有する。磁気ヨーク5は、書き込み配線31を挟んで設けられた第1の強磁性層5a及び第2の強磁性層5bと、これらの強磁性層5a及び5bの両端部においてこれらの強磁性層5a及び5bの間に設けられ、これらの強磁性層5a及び5bを互いに反強磁性的に結合する非磁性層5cとを含む。
【選択図】 図6
【解決手段】 磁気メモリ1が備える複数の記憶領域3のそれぞれは、外部磁界によって磁化方向が変化する感磁層(第1磁性層4b、非磁性層4c、及び第2磁性層4d)を含むTMR素子4と、書き込み電流によって感磁層に外部磁界を提供する書き込み配線31と、書き込み配線31の延在方向の一部において該書き込み配線31の外周を囲むように配設された磁気ヨーク5とを有する。磁気ヨーク5は、書き込み配線31を挟んで設けられた第1の強磁性層5a及び第2の強磁性層5bと、これらの強磁性層5a及び5bの両端部においてこれらの強磁性層5a及び5bの間に設けられ、これらの強磁性層5a及び5bを互いに反強磁性的に結合する非磁性層5cとを含む。
【選択図】 図6
Description
本発明は、磁気抵抗効果素子にデータを記憶する磁気メモリに関するものである。
近年、コンピュータや通信機器等の情報処理装置に用いられる記憶デバイスとして、MRAM(Magnetic Random Access Memory)が注目されている。MRAMは、磁気によってデータを記憶するので、揮発性メモリであるDRAM(Dynamic Random Access Memory)やSRAM(Static RAM)のように電源断によって情報が失われるといった不都合がない。また、従来のフラッシュEEPROMやハードディスク装置のような不揮発性記憶手段と比較して、アクセス速度、信頼性、消費電力等において非常に優れている。従って、MRAMは、DRAMやSRAMなどの揮発性メモリの機能、及びフラッシュEEPROMやハードディスク装置などの不揮発性記憶手段の機能をすべて代替できる可能性を有している。現在、いつ、どこにいても情報処理を行うことができる、いわゆるユビキタスコンピューティングを目指した情報機器の開発が急速に進められているが、MRAMは、このような情報機器におけるキーデバイスとしての役割が期待されている。
MRAMの構成としては、例えばトンネル磁気抵抗効果(TMR:Tunneling Magneto-Resistive)を利用したトンネル磁気抵抗効果素子(以下、TMR素子という)を用いたものが知られている。TMR素子を用いたMRAMにおいては、TMR素子に沿った書き込み配線に書き込み電流を流すことによって磁界を発生させ、この磁界によってTMR素子の感磁層の磁化方向を反転させることにより、TMR素子に対して二値データを書き込む。
このような構成のMRAMにおいては、TMR素子の感磁層に磁界を効率よく与えるために、磁気ヨークを備えることが好ましい。図24は、磁気ヨークの構成の一例を示す断面図である。図24を参照すると、磁気ヨーク105は、書き込み配線106を囲んで設けられている。この磁気ヨーク105は、一対の対向ヨーク105bと、一対のピラーヨーク105cと、ビームヨーク105dとによって構成されている。このうち、一対の対向ヨーク105bは、一対の端面105aを有する。この一対の端面105aは、所定の長さの空隙を介して互いに対向している。そして、TMR素子104は、その一対の側面がそれぞれ一対の端面105aに対向するように配置される。また、ビームヨーク105dは、書き込み配線106におけるTMR素子104とは反対側の面に沿って設けられている。一対のピラーヨーク105cは、書き込み配線106の側面に沿って設けられており、一対の対向ヨーク105bそれぞれにおける端面105aとは異なる側の一端と、ビームヨーク105dの両端とを繋いでいる。以上の構成によって、対向ヨーク105b、ピラーヨーク105c、及びビームヨーク105dは、書き込み配線106の延在方向の一部(TMR素子104上の部分)において書き込み配線106の外周を囲んでいる。
なお、磁気ヨークを備えたMRAMの他の例としては、特許文献1に開示されたものがある。
本発明者は、MRAMにおける書き込み電流を低減するために、磁気ヨークの構成について研究している。例えば、磁気ヨークの厚さが厚いほど、或いは書き込み配線に沿った方向の磁気ヨークの長さが短いほど、磁気ヨーク内部の反磁界が大きくなり、磁化方向を反転させるためのエネルギー(すなわち書き込み電流の大きさ)が大きくなる。従って、磁気ヨークは薄く形成されることが好ましい。しかし、磁気ヨークを薄い層状に形成して書き込み配線を挟むように構成すると、磁気ヨークの配線部分を挟んだ上下部分の接合部において磁化方向が急激に変化するため磁界が乱れ、この磁化方向を反転させるために大きなエネルギー(書き込み電流の大きさ)が必要となってしまう。
本発明は、上記した問題点を鑑みてなされたものであり、磁気ヨークの磁化方向を反転させるために必要なエネルギーを少なくし、書き込み電流を低減できる磁気メモリを提供することを目的とする。
上記した課題を解決するために、本発明による磁気メモリは、複数の記憶領域を備え、複数の記憶領域のそれぞれは、外部磁界によって磁化方向が変化する感磁層を含む磁気抵抗効果素子と、書き込み電流によって感磁層に外部磁界を提供する書き込み配線と、書き込み配線の延在方向の一部において該書き込み配線の外周を囲むように配設された磁気ヨークとを有し、磁気ヨークは、書き込み配線を挟んで設けられた第1及び第2の強磁性層と、第1及び第2の強磁性層の少なくとも書き込み配線に沿った両端部において第1及び第2の強磁性層の間に設けられ、第1及び第2の強磁性層を互いに反強磁性的に結合する第1の非磁性層とを含むことを特徴とする。
上記した磁気メモリでは、磁気ヨークの第1及び第2の強磁性層の間に、第1及び第2の強磁性層を互いに反強磁性的に結合する第1の非磁性層が、第1及び第2の強磁性層の少なくとも両端部に設けられている。これにより、第1及び第2の強磁性層の磁化方向が互いに反平行となり、第1及び第2の強磁性層の両端部における磁化方向の急激な変化をなくして磁界の乱れを抑えることができる。従って、第1及び第2の強磁性層をより薄くして磁気ヨーク内部の反磁界を低減できるので、磁気ヨークの磁化方向を反転させるために必要なエネルギーを少なくし、書き込み電流を低減できる。
また、磁気メモリは、複数の記憶領域のそれぞれが、磁気抵抗効果素子の感磁層と磁気ヨークの第1または第2の強磁性層とを互いに反強磁性的に結合する第2の非磁性層を更に有することを特徴としてもよい。これにより、磁気ヨーク内部の磁界(すなわち、書き込み電流による外部磁界)を磁気抵抗効果素子の感磁層に更に効率よく与えることができる。
また、磁気メモリは、磁気ヨークが導電性を有し、磁気ヨークの第1または第2の強磁性層と磁気抵抗効果素子の感磁層とが電気的に接続されており、磁気ヨークと書き込み配線とが電気的に絶縁されていることを特徴としてもよい。これにより、磁気ヨークが、磁気抵抗効果素子に読み出し電流を流すための配線を兼ねることができるので、磁気メモリの構造をより単純にできる。
また、磁気メモリは、磁気抵抗効果素子の感磁層が、磁気ヨークの第1または第2の強磁性層の一部によって構成されていてもよい。
また、磁気メモリは、磁気ヨークの第1及び第2の強磁性層の磁化容易軸方向が、磁気ヨークに囲まれた書き込み配線の長手方向と斜めに交差することを特徴としてもよい。これにより、第1及び第2の強磁性層の磁化方向が反平行状態から少しずれている場合であっても、これらの磁化方向をほぼ反平行に保ちつつ反転させることができる。従って、磁化反転に要する書き込み電流を更に小さくすることができる。
本発明による磁気メモリによれば、磁気ヨークの磁化方向を反転させるために必要なエネルギーを少なくし、書き込み電流を低減できる。
以下、添付図面を参照しながら本発明による磁気メモリの実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
まず、本発明による磁気メモリの一実施形態の構成について説明する。図1は、本実施形態による磁気メモリ1の全体構成を示す概念図である。磁気メモリ1は、記憶部2、ビット選択回路11、ワード選択回路12、ビット配線13a及び13b、ワード配線14、並びに接地配線15を備える。記憶部2は、複数の記憶領域3からなる。複数の記憶領域3は、m行n列(m、nは2以上の整数)からなる二次元状に配列されている。複数の記憶領域3のそれぞれは、TMR素子4、書き込み配線31、書き込みトランジスタ32、読み出し配線33、及び読み出しトランジスタ34を有する。
TMR素子4は、外部磁界によって磁化方向が変化する感磁層を含む磁気抵抗効果素子である。具体的には、TMR素子4は、感磁層と、磁化方向が固定された固定層と、感磁層及び固定層に挟まれた非磁性絶縁層とを含んで構成される。TMR素子4は、書き込み配線31を流れる書き込み電流により発生する外部磁界を受けて感磁層の磁化方向が変化するように、書き込み配線31の一部分に沿って配置される。そして、書き込み電流によって感磁層の磁化方向が変化すると、感磁層の磁化方向と固定層の磁化方向との関係に応じて感磁層と固定層との間の抵抗値が変化する。
書き込み配線31は、書き込み電流によってTMR素子4の感磁層に外部磁界を提供するための配線である。書き込み配線31の一端は、ビット配線13aに電気的に接続されている。書き込み配線31の他端は、書き込みトランジスタ32のソースまたはドレインに電気的に接続されている。書き込みトランジスタ32は、書き込み配線31における書き込み電流の導通を制御するための書き込みスイッチ手段である。書き込みトランジスタ32は、ドレイン及びソースの一方が書き込み配線31に電気的に接続されており、他方がビット配線13bに電気的に接続されている。書き込みトランジスタ32のゲートは、ワード配線14に電気的に接続されている。
読み出し配線33は、TMR素子4に読み出し電流を流すための配線である。具体的には、読み出し配線33の一端はビット配線13aに電気的に接続されており、読み出し配線33の他端は、TMR素子4の固定層側(または感磁層側)に電気的に接続されている。また、読み出しトランジスタ34は、読み出し配線33における読み出し電流の導通を制御するための読み出しスイッチ手段である。読み出しトランジスタ34のソース及びドレインの一方はTMR素子4の感磁層側(または固定層側)に電気的に接続されており、ソース及びドレインの他方は接地配線15に電気的に接続されている。また、読み出しトランジスタ34のゲートは、ワード配線14に電気的に接続されている。なお、TMR素子4の感磁層側或いは固定層側とは、非磁性絶縁層に対して感磁層の側か或いは固定層の側かを意味し、感磁層或いは固定層上に別の層が介在する場合を含むものとする。
ビット配線13a及び13bは、記憶領域3の各列に対応して配設されている。ビット配線13aは、対応する列の記憶領域3それぞれが有する書き込み配線31の一端に電気的に接続されている。さらに、本実施形態のビット配線13aは、対応する列の記憶領域3それぞれが有する読み出し配線33の一端にも電気的に接続されている。ビット配線13bは、対応する列の記憶領域3それぞれが有する書き込みトランジスタ32のドレインまたはソースに電気的に接続されている。また、ワード配線14は、記憶領域3の各行に対応して配設されており、対応する行の記憶領域3それぞれが有する書き込みトランジスタ32の制御端子であるゲートに電気的に接続されている。
ビット選択回路11は、各記憶領域3の書き込み配線31に正または負の書き込み電流を提供する書き込み電流生成手段である。具体的には、ビット選択回路11は、磁気メモリ1の内部または外部からデータ書込時に指示されたアドレスに応じて、該アドレスに該当する列を選択するアドレスデコーダ回路と、選択した列に対応するビット配線13aとビット配線13bとの間に、正または負の書き込み電流を供給するカレントドライブ回路とを含んで構成されている。また、ワード選択回路12は、磁気メモリ1の内部または外部からデータ書込時に指示されたアドレスに応じて、該アドレスに該当する行を選択し、選択した行に対応するワード配線14に制御電流を提供する機能を備える。
以上の構成を備える磁気メモリ1は、次のように動作する。すなわち、磁気メモリ1の内部または外部からデータ書込みを行うアドレス(i行j列/1≦i≦m、1≦j≦n)が指定されると、ビット選択回路11及びワード選択回路12がそれぞれ該当するj列及びi行を選択する。ワード選択回路12に選択されたi行に含まれる記憶領域3の書き込みトランジスタ32においては、制御電圧がゲートに印加され、書き込み電流が導通可能な状態となる。また、ビット選択回路11に選択されたj列に含まれる記憶領域3においては、ビット配線13aとビット配線13bとの間に、データに応じた正または負の電圧が印加される。そして、ビット選択回路11に選択されたj列及びワード選択回路12に選択されたi行の双方に含まれる記憶領域3においては、書き込みトランジスタ32を介して書き込み配線31に書き込み電流が生じ、この書き込み電流による磁界によってTMR素子4の感磁層の磁化方向が反転する。こうして、指示されたアドレス(i行j列)の記憶領域3に二値データが書き込まれる。
また、磁気メモリ1の内部または外部からデータ読み出しを行うアドレス(k行l列/1≦k≦m、1≦l≦n)が指定されると、ビット選択回路11及びワード選択回路12がそれぞれ該当するl列及びk行を選択する。ワード選択回路12に選択されたk行に含まれる記憶領域3の読み出しトランジスタ34においては、制御電圧がゲートに印加され、読み出し電流が導通可能な状態となる。また、ビット選択回路11に選択されたl列に対応するビット配線13aには、ビット選択回路11から読み出し電流が供給される。そして、ビット選択回路11に選択されたl列及びワード選択回路12に選択されたk行の双方に含まれる記憶領域3においては、読み出し配線33からの読み出し電流がTMR素子4及び読み出しトランジスタ34を介して接地配線15へ流れる。そして、例えばTMR素子4における電圧降下量が判別されることにより、指示されたアドレス(k行l列)の記憶領域3に記憶された二値データが読み出される。
ここで、本実施形態における記憶部2の具体的な構成について詳細に説明する。図2は、記憶部2を行方向に沿って切断したときの断面構成を示す拡大断面図である。図3は、記憶部2を図2におけるI−I線で切断したときの拡大断面図である。図4は、記憶部2を図2におけるII−II線で切断したときの拡大断面図である。
図2〜図4を参照すると、記憶部2は、半導体層6、配線層7、及び磁性材料層8を備える。半導体層6は、半導体基板21を含み記憶部2全体の機械的強度を維持するとともに、トランジスタ等の半導体デバイスが形成される層である。磁性材料層8は、TMR素子4や、TMR素子4に磁界を効率的に与えるための磁気ヨーク5といった磁性材料による構成物が形成される層である。配線層7は、半導体層6と磁性材料層8との間に設けられる。配線層7は、磁性材料層8に形成されたTMR素子4などの磁性体デバイスと、半導体層6に形成されたトランジスタなどの半導体デバイスと、ビット配線13a、13b、及びワード配線14といった各記憶領域3を貫く配線とを、互いに電気的に接続するための配線が形成される層である。
まず、半導体層6について説明する。半導体層6は、半導体基板21と、絶縁領域22と、書き込みトランジスタ32と、読み出しトランジスタ34とを有する。半導体基板21は、例えばSi基板からなり、p型またはn型の不純物がドープされている。絶縁領域22は、半導体基板21上において書き込みトランジスタ32及び読み出しトランジスタ34以外の領域に形成されており、書き込みトランジスタ32と読み出しトランジスタ34とを電気的に分離している。絶縁領域22は、例えばSiO2といった絶縁性材料からなる。
図3を参照すると、読み出しトランジスタ34は、半導体基板21とは反対導電型のドレイン領域34a及びソース領域34c、ゲート電極34b、並びに半導体基板21の一部によって構成されている。ドレイン領域34a及びソース領域34cは、例えばSi基板の表面近傍に、半導体基板21とは反対導電型の不純物がドープされて形成されている。ドレイン領域34aとソース領域34cとの間には半導体基板21が介在しており、その半導体基板21上にゲート電極34bが配置されている。このような構成により、読み出しトランジスタ34では、ゲート電極34bに電圧が印加されると、ドレイン領域34a及びソース領域34cが互いに導通する。
図4を参照すると、書き込みトランジスタ32は、半導体基板21とは反対導電型のドレイン領域32a及びソース領域32c、ゲート電極32b、並びに半導体基板21の一部によって構成されている。ドレイン領域32a及びソース領域32cは、例えばSi基板の表面近傍に、半導体基板21とは反対導電型の不純物がドープされて形成されている。ドレイン領域32aとソース領域32cとの間には半導体基板21が介在しており、その半導体基板21上にゲート電極32bが配置されている。このような構成により、書き込みトランジスタ32では、ゲート電極32bに電圧が印加されると、ドレイン領域32a及びソース領域32cが互いに導通する。
次に、磁性材料層8について説明する。磁性材料層8は、TMR素子4と、磁気ヨーク5と、絶縁領域24と、書き込み配線31と、読み出し配線33とを有する。なお、磁性材料層8においては、以下に説明する構成(TMR素子4、磁気ヨーク5、書き込み配線31、及び読み出し配線33)及び他の配線以外の領域は、絶縁領域24によって占められている。ここで、図5及び図6は、TMR素子4及びその周辺構造の拡大図である。図5は、記憶領域3の行方向に沿った断面であり、図6は、記憶領域3の列方向に沿った断面である。図5及び図6を参照すると、TMR素子4は、非磁性層4a、第1磁性層4b、非磁性層4c、第2磁性層4d、非磁性絶縁層4e、第3磁性層4f、及び反強磁性層4gが順に積層されてなる。このうち、第1磁性層4b、非磁性層4c、及び第2磁性層4dは本実施形態における感磁層(フリー層)を構成する。本実施形態の感磁層は、反強磁性結合構造(Synthetic Antiferromagnetic Structure)を有する。すなわち、非磁性層4cは第1磁性層4bと第2磁性層4dとを反強磁性的に結合(すなわち負の交換結合)しており、第1磁性層4bの磁化方向と第2磁性層4dの磁化方向とは互いに反平行となる。また、非磁性層4aは本発明における第2の非磁性層の一形態である。非磁性層4aは第1磁性層4bと磁気ヨーク5の第1の強磁性層5aとを反強磁性的に結合(すなわち負の交換結合)しており、第1磁性層4bの磁化方向と第1の強磁性層5aの磁化方向とは互いに反平行となる。なお、磁気ヨーク5の構成については後述する。
書き込み配線31に書き込み電流が流れると、磁気ヨーク5内部に書き込み電流に応じた磁界が生じる。この磁気ヨーク5内部に生じた磁界によって、第1の強磁性層5aと反強磁性的に結合された第1磁性層4bの磁化方向が磁気ヨーク5内部の磁界とは逆方向に変化する。そして、この第1磁性層4bの磁化方向の変化によって、第1磁性層4bと反強磁性的に結合された第2磁性層4dの磁化方向が第1磁性層4bの磁化方向とは逆方向に変化する。こうして、TMR素子4に二値データが記録される。TMR素子4の感磁層は、本実施形態のように反強磁性結合構造を有することが好ましい。これによって、感磁層全体としての磁界をほぼゼロにできるので、感磁層の磁界を反転させる際のエネルギーが少なくて済み、書き込み電流を低減できる。なお、第1磁性層4b及び第2磁性層4dの材料としては、例えばCo、CoFe、NiFe、NiFeCo、CoPtなどの強磁性材料を用いることができる。また、非磁性層4cの材料としては、例えばRu、Rh、Ir、Cu、Agなどの非磁性金属材料を用いることができる。
また、第3磁性層4fは、反強磁性層4gによって磁化方向が固定された固定層(ピン層)となっている。すなわち、反強磁性層4gと第3磁性層4fとの接合面における交換結合によって、第3磁性層4fの磁化方向が安定化されている。第3磁性層4fの磁化容易軸方向は、第1磁性層4b及び第2磁性層4dの磁化容易軸方向に沿うように設定される。第3磁性層4fの材料としては、例えばCo、CoFe、NiFe、NiFeCo、CoPtなどの強磁性材料を用いることができる。また、反強磁性層4gの材料としては、IrMn、PtMn、FeMn、PtPdMn、NiO、またはこれらのうち任意の組み合わせの材料を用いることができる。
非磁性絶縁層4eは、非磁性且つ絶縁性の材料からなる層である。第2磁性層4dと第3磁性層4fとの間に非磁性絶縁層4eが介在することにより、第2磁性層4dと第3磁性層4fとの間には、トンネル磁気抵抗効果(TMR)が生じる。すなわち、第2磁性層4dと第3磁性層4fとの間には、第2磁性層4dの磁化方向と第3磁性層4fの磁化方向との相対関係(平行または反平行)に応じた電気抵抗が生じる。非磁性絶縁層4eの材料としては、例えばAl、Zn、Mgといった金属の酸化物または窒化物が好適である。
なお、第3磁性層4fの磁化方向を安定化させる層として、反強磁性層4gに代えて、非磁性金属層またはシンセティックAF(反強磁性)層を介して第4磁性層を設けても良い。この第4磁性層が第3磁性層4fと反強磁性結合を形成することにより、第3磁性層4fの磁化方向をさらに安定化させることができる。また、第3磁性層4fから第2磁性層4dへの静磁界の影響を防止できるので、第2磁性層4dの磁化反転を容易にすることができる。このような第4磁性層の材料としては特に制限はないが、例えばCo、CoFe、NiFe、NiFeCo、CoPtなどの強磁性材料を単独で、或いは複合させて用いることが好ましい。また、第3磁性層4fと第4磁性層との間に設けられる非磁性金属層の材料としては、Ru、Rh、Ir、Cu、Agなどが好適である。なお、非磁性金属層の厚さは、第3磁性層4fと第4磁性層との間に強い反強磁性結合を得るために2nm以下であることが好ましい。
書き込み配線31は、TMR素子4の下方に配置されている。書き込み配線31は、絶縁領域24を介して磁気ヨーク5に囲まれている。書き込み配線31は導電性の金属からなり、記憶領域3の行方向に延びる膜状に形成されている。書き込み配線31の一端は、垂直配線16aを介して電極17aに電気的に接続されている(図2参照)。また、書き込み配線31の他端は、垂直配線16hを介して電極17cに電気的に接続されている(図2参照)。なお、TMR素子4の第1磁性層4b及び第2磁性層4dの磁化容易軸方向は、書き込み配線31の長手方向と交差する方向(すなわち、書き込み電流の方向と交差する方向)に沿うように設定される。
読み出し配線33は、TMR素子4の反強磁性層4g上に設けられている。読み出し配線33は導電性の金属からなり、記憶領域3の行方向に延びている。読み出し配線33の一端は、反強磁性層4gに電気的に接続されている。読み出し配線33の他端は、図示しない配線を介してビット配線13a(図2参照)に電気的に接続されている。また、TMR素子4の第1磁性層4bは、後述する磁気ヨーク5を介して電極35と電気的に接続されている。この構成により、読み出し電流を読み出し配線33からTMR素子4へ流すことができる。
磁気ヨーク5は、書き込み配線31の周囲を覆い、書き込み電流によって発生する磁界を効率よくTMR素子4へ提供するための部材である。磁気ヨーク5は、書き込み配線31の延在方向の一部において書き込み配線31の外周を囲むように配設されている。具体的には、本実施形態の磁気ヨーク5は、第1の強磁性層5a、第2の強磁性層5b、及び非磁性層5cによって構成されている。第2の強磁性層5bは、書き込み配線31に沿って電極35上に膜状に形成されている。また、第1の強磁性層5aは第2の強磁性層5b上に膜状に積層されており、第1の強磁性層5aと第2の強磁性層5bは、その間に書き込み配線31を挟んでいる。書き込み配線31は、絶縁領域24によって第1の強磁性層5a及び第2の強磁性層5bと電気的に絶縁されている。また、第1の強磁性層5aと第2の強磁性層5bとの間には、第1の非磁性層として非磁性層5cが膜状に設けられている。以上の構成を言い換えれば、TMR素子4と電極35との間において、厚さ方向に第2の強磁性層5b、絶縁領域24、書き込み配線31、絶縁領域24、非磁性層5c、及び第1の強磁性層5aが順に積層されている。なお、これらの層のうち、非磁性層5cと書き込み配線31の順序は互いに入れ替わってもよい。また、第1の強磁性層5aは、前述したように非磁性層4aを介してTMR素子4の第1磁性層4bと反強磁性的に結合(すなわち負の交換結合)されている。
また、第1の強磁性層5a及び第2の強磁性層5bにおける書き込み配線31に沿った両端部には、書き込み配線31及び絶縁領域24は設けられておらず、第1の強磁性層5a及び第2の強磁性層5bはそれぞれ非磁性層5cと接している。すなわち、磁気ヨーク5の両端部においては、厚さ方向に第2の強磁性層5b、非磁性層5c、及び第1の強磁性層5aが順に積層されている。この両端部においては、第1の強磁性層5a及び第2の強磁性層5bは非磁性層5cを介して互いに反強磁性的に結合(すなわち負の交換結合)されている。
本実施形態の磁気ヨーク5は、読み出し電流を流すために導電性の材料からなり、且つTMR素子4の第1磁性層4bと非磁性層4aを介して電気的に接続されている。磁気ヨーク5の第1の強磁性層5a及び第2の強磁性層5bを構成する材料としては、例えばNi、Fe、Coのうち少なくとも一つの元素を含む金属が好適である。また、非磁性層5cを構成する材料としては、例えばRu、Rh、Ir、Cu、Agなどの非磁性金属材料が好適である。また、絶縁領域24の材料としては、SiO2といった絶縁性材料を用いることができる。
ここで、図7は、磁気ヨーク5の平面形状を示す図である。磁気ヨーク5の平面形状は、図7に示すように長方形状を呈している。また、本実施形態では、磁気ヨーク5の第1の強磁性層5a及び第2の強磁性層5bの磁化容易軸方向A1が、磁気ヨーク5に囲まれた書き込み配線31の長手方向(すなわち、書き込み電流が流れる方向)と略直交するように設定されている。
次に、配線層7について説明する。配線層7は、絶縁領域23と、ビット配線13a及び13bと、ワード配線14と、接地配線15と、複数の垂直配線及び水平配線とを有する。なお、配線層7においては、各配線以外の領域は、すべて絶縁領域23によって占められている。絶縁領域23の材料としては、SiO2といった絶縁性材料を用いることができる。また、垂直配線の材料としては例えばWを、水平配線の材料としては例えばAlを、それぞれ用いることができる。
図2を参照すると、磁性材料層8の書き込み配線31の一端が接続された電極17aは、垂直配線16bを介してビット配線13aに電気的に接続されている。また、磁気ヨーク5及び非磁性層4aを介してTMR素子4の第1磁性層4bに電気的に接続された電極35は、配線層7の垂直配線16c〜16e及び水平配線18a、18bに電気的に接続されており、垂直配線16eは読み出しトランジスタ34のドレイン領域34a(図3参照)とオーミック接合されている。
また、図3を参照すると、接地配線15は垂直配線16nに電気的に接続されており、垂直配線16nは読み出しトランジスタ34のソース領域34cとオーミック接合されている。また、ワード配線14の一部は、読み出しトランジスタ34のゲート電極34bとなっている。すなわち、図3に示すゲート電極34bは、記憶領域3の行方向に延びるワード配線14の一部によって構成されている。このような構成によって、ワード配線14は、読み出しトランジスタ34の制御端子(ゲート電極34b)に電気的に接続される。
また、図4を参照すると、磁性材料層8の書き込み配線31の他端が接続された電極17cは、配線層7の垂直配線16i〜16k及び水平配線18d、18eに電気的に接続されており、垂直配線16kは書き込みトランジスタ32のドレイン領域32aとオーミック接合されている。また、水平配線18hは垂直配線16qに電気的に接続されており、垂直配線16qは書き込みトランジスタ32のソース領域32cとオーミック接合されている。なお、水平配線18hは、図示しない配線によってビット配線13b(図2参照)に電気的に接続されている。また、ワード配線14の一部は、書き込みトランジスタ32のゲート電極32bとなっている。すなわち、図4に示すゲート電極32bは、記憶領域3の行方向に延びるワード配線14の一部によって構成されている。このような構成によって、ワード配線14は、書き込みトランジスタ32の制御端子(ゲート電極32b)に電気的に接続される。
ここで、図8及び図9を参照して、本実施形態の記憶領域3におけるTMR素子4周辺の動作について説明する。図8(a)に示すように、書き込み配線31に負の書き込み電流Iw1が流れると、書き込み配線31の周囲には書き込み配線31の周方向に磁界Φ11及び磁界Φ12が発生する。磁界Φ11は、書き込み配線31の上方に設けられた第1の強磁性層5aの内部において一方向に形成される。また、磁界Φ12は、書き込み配線31の下方に設けられた第2の強磁性層5bの内部において磁界Φ11とは逆方向に形成される。そして、磁気ヨーク5の両端部においては、第1の強磁性層5a及び第2の強磁性層5bが非磁性層5cを介して反強磁性的に結合されているので、磁界Φ11と磁界Φ12とが反平行状態で安定しており、磁界の乱れや急激な磁化方向の変化は生じない。
書き込み配線31の周囲に磁界Φ11及びΦ12が生じると、第1の強磁性層5aと反強磁性的に結合されたTMR素子4の第1磁性層4bに磁界Φ11(外部磁界)が効率よく提供される。この磁界Φ11によって、第1磁性層4bの磁化方向B1は磁界Φ11とは逆の方向を向く。そして、第1磁性層4bと反強磁性的に結合された第2磁性層4dの磁化方向B2は磁化方向B1とは逆の方向、すなわち磁界Φ11と同じ方向を向く。ここで、第3磁性層4fの磁化方向Cが、反強磁性層4gとの交換結合によって予め磁界Φ11と同じ方向を向いている場合には、第2磁性層4dの磁化方向B2と第3磁性層4fの磁化方向Cとが互いに同じ向き、すなわち平行状態となる。こうして、TMR素子4に二値データの一方(例えば0)が書き込まれる。
TMR素子4に書き込まれた二値データを読み出す際には、図8(b)に示すように、読み出し配線33と磁気ヨーク5との間に読み出し電流Irを流し、その電流値の変化または読み出し配線33と磁気ヨーク5との間の電位差の変化を検出する。これにより、TMR素子4が二値データのうちいずれを記録しているか(すなわち、第2磁性層4dの磁化方向B2が第3磁性層4fの磁化方向Cと平行か反平行か)が判別できる。例えば、第2磁性層4dの磁化方向B2が第3磁性層4fの磁化方向Cと平行である場合、非磁性絶縁層4eにおけるトンネル磁気抵抗効果(TMR)によって、第2磁性層4dと第3磁性層4fとの間の抵抗値が比較的小さくなる。従って、例えば読み出し電流Irを一定とした場合には読み出し配線33と磁気ヨーク5との間の電位差が比較的小さくなることから、TMR素子4に二値データとして0が書き込まれていることがわかる。
また、図9(a)に示すように、書き込み配線31に正の書き込み電流Iw2が流れると、書き込み配線31の周囲には磁界Φ11及びΦ12とは逆回りの磁界Φ21及びΦ22が発生する。磁界Φ21は、第1の強磁性層5aの内部において一方向に形成される。また、磁界Φ22は、第2の強磁性層5bの内部において磁界Φ21とは逆方向に形成される。そして、磁気ヨーク5の両端部においては、磁界Φ21と磁界Φ22とが反平行状態で安定する。
書き込み配線31の周囲に磁界Φ21及びΦ22が生じると、TMR素子4の第1磁性層4bに磁界Φ21(外部磁界)が効率よく提供される。この磁界Φ21によって、第1磁性層4bの磁化方向B1は磁界Φ21とは逆の方向を向く。そして、第2磁性層4dの磁化方向B2は磁化方向B1とは逆の方向、すなわち磁界Φ21と同じ方向を向く。第3磁性層4fの磁化方向Cが、反強磁性層4gとの交換結合によって予め磁界Φ21とは逆の方向を向いている場合には、第2磁性層4dの磁化方向B2と第3磁性層4fの磁化方向Cとが互いに逆向き、すなわち反平行状態となる。こうして、TMR素子4に二値データの他方(例えば1)が書き込まれる。
この二値データを読み出す際には、図9(b)に示すように、読み出し配線33と磁気ヨーク5との間に読み出し電流Irを流し、その電流値の変化または読み出し配線33と磁気ヨーク5との間の電位差の変化を検出する。例えば、第2磁性層4dの磁化方向B2が第3磁性層4fの磁化方向Cと反平行である場合、非磁性絶縁層4eにおけるトンネル磁気抵抗効果(TMR)によって、第2磁性層4dと第3磁性層4fとの間の抵抗値が比較的大きくなる。従って、例えば読み出し電流Irを一定とした場合には読み出し配線33と磁気ヨーク5との間の電位差が比較的大きくなることから、TMR素子4に二値データとして1が書き込まれていることがわかる。
以上に説明した、本実施形態による磁気メモリ1が有する効果について説明する。本実施形態による磁気メモリ1では、磁気ヨーク5の第1の強磁性層5a及び第2の強磁性層5bの間に、これらの強磁性層5a及び5bを互いに反強磁性的に結合する非磁性層5cが、これらの強磁性層5a及び5bの少なくとも両端部に設けられている。これにより、第1の強磁性層5aの磁化方向と第2の強磁性層5bの磁化方向とが互いに反平行となり、第1の強磁性層5a及び第2の強磁性層5bの両端部における磁化方向の急激な変化をなくして磁界の乱れを抑えることができる。従って、これらの強磁性層5a及び5bをより薄くして磁気ヨーク5内部の反磁界を低減できるので、磁気ヨーク5の磁化方向を反転させるために必要なエネルギーを少なくし、書き込み電流を低減できる。
また、本実施形態による磁気メモリ1は、書き込み電流をTMR素子に直接流すような構成ではなく、TMR素子4から絶縁して配置された書き込み配線31による外部磁界によってTMR素子に二値データを書き込む構成となっている。書き込み電流をTMR素子に直接流すような構成では、磁気ヨークを薄くすると書き込み電流密度が上がり、磁気メモリの寿命が短くなってしまう。本実施形態による磁気メモリ1によればこのような問題が生じることはなく、磁気ヨーク5をより薄くすることが可能である。
なお、本実施形態では第1の強磁性層5a上にTMR素子4が設けられているが、本発明に係る磁気メモリはこれに限らず、第2の強磁性層の下側(すなわち第2の強磁性層と配線層との間)にTMR素子が設けられる構成でもよい。
また、本実施形態のように、複数の記憶領域3のそれぞれは、TMR素子4の感磁層(第1磁性層4b)と磁気ヨーク5の第1の強磁性層5aとを互いに反強磁性的に結合する非磁性層4aを有することが好ましい。これにより、磁気ヨーク5内部の磁界(すなわち、書き込み電流による外部磁界)をTMR素子4の感磁層(第1磁性層4b)に更に効率よく与えることができる。なお、TMR素子が磁気ヨークの下方(すなわち第2の強磁性層と配線層との間)に設けられた場合には、TMR素子の感磁層(第1磁性層)と磁気ヨークの第2の強磁性層とを互いに反強磁性的に結合する非磁性層を有することが好ましい。
また、本実施形態のように、磁気ヨーク5が導電性を有し、磁気ヨーク5の第1の強磁性層5aとTMR素子4の第1磁性層4bとが非磁性層4aを介して電気的に接続されており、磁気ヨーク5と書き込み配線31とが電気的に絶縁されていることが好ましい。これにより、磁気ヨーク5が、TMR素子4に読み出し電流を流すための配線を兼ねることができるので、磁気メモリ1の構造をより単純にできる。なお、TMR素子が磁気ヨークの下方に設けられた場合には、TMR素子の第1磁性層と磁気ヨークの第2の強磁性層とが非磁性層を介して電気的に接続されることが好ましい。
また、本実施形態の磁気メモリ1によれば、TMR素子4の感磁層の磁化方向B1及びB2を小さな書き込み電流でもって反転できるので、書き込み電流の導通を制御する書き込みトランジスタ32を小型化でき、各記憶領域3毎に書き込みトランジスタ32を配置することが可能となる。従って、データを書き込もうとする記憶領域3のTMR素子4に対してのみ磁界を提供することが実質的に可能となり、他の記憶領域3への誤書き込みを防止できる。
ここで、本実施形態による磁気メモリ1の製造方法のうち、TMR素子4の周辺構造の製造方法について図10〜図18を参照しながら説明する。なお、図10〜図18は、いずれも図2のI−I線に沿った断面であり、その製造過程を順に示している。
まず、半導体層6及び配線層7(図2参照)を形成する。そして、図10に示すように、配線層7の垂直配線16c上に電極35を形成した後、CVD装置を用いて、例えばSi(OC2H5)4により配線層7上及び電極35の側面にSiO2絶縁層24aを形成する。そして、図11に示すように、磁気ヨークの第2の強磁性層を形成するためにスパッタ装置により例えばNiFe膜61を成膜する。そして、NiFe膜61の上にSiO2絶縁層24bをSiO2絶縁層24aと同様の方法により形成する。
次に、SiO2絶縁層24b上に図示しないめっき下地膜を形成した後、図12に示すように、リソグラフィ装置により選択的にレジストマスク71を形成する。そして、全体をめっき槽に浸し、めっき下地膜を電極として利用しためっき処理によって書き込み配線31を膜状に形成する。めっき処理を行ったのち、レジストマスク71を除去し、さらに、めっき下地膜のうち露出した部分をミリング等により除去する。
続いて、図13に示すように、絶縁層24a及び24bと同じ材料からなる絶縁層24cを、CVD法により書き込み配線31上及び絶縁層24b上に形成する。そして、図14に示すように、絶縁層24c上に選択的にレジストマスク72を形成する。ここでは、書き込み配線31上であって書き込み配線31の上面よりもやや広い領域にレジストマスク72を形成する。そして、絶縁層24b及び24cのうちレジストマスク72に覆われていない部分をRIE等により除去し、NiFe膜61を露出させた後、レジストマスク72を除去する。
続いて、図15に示すように、磁気ヨークの非磁性層を形成するために、スパッタ装置により例えばRu膜62をNiFe膜61上、並びに絶縁層24b及び24c上に成膜する。そして、Ru膜62の上に、磁気ヨークの第1の強磁性層を形成するためにスパッタ装置により例えばNiFe膜63を成膜する。
続いて、図16に示すように、リソグラフィ装置により選択的にレジストマスク73を形成する。ここでは、絶縁層24b及び24c上であって絶縁層24b及び24cの上面よりもやや広い領域にレジストマスク73を形成する。そして、NiFe膜61、Ru膜62、及びNiFe膜63のうちレジストマスク73に覆われていない部分をミリング等により除去する。こうして、第1の強磁性層5a、第2の強磁性層5b、及び非磁性層5cからなる磁気ヨーク5が完成する。
続いて、磁気ヨーク5上にTMR素子4を形成するために、高真空(UHV)DCスパッタ装置により、例えば、Ru層、CoFe層、Ru層、CoFe層、Al層を順次成膜する。その後、酸素プラズマによりAl層の酸化を行い、トンネル絶縁層(すなわち、図5及び図6に示した非磁性絶縁層4eとなる層)を形成した後、CoFe層、Ru層、CoFe層、IrMn層を形成する。そして、リソグラフィ装置によりTMR素子4の平面形状にレジストマスクを形成した後、イオンミリングによりTMR素子4を形成し、レジストマスクを除去する(図17)。最後に、図18に示すように、TMR素子4上に読み出し配線33を形成した後、絶縁層24aと同じ材料からなる絶縁層24dを、絶縁層24a、磁気ヨーク5、TMR素子4、及び読み出し配線33を全て覆うようにCVD法により形成する。こうして、絶縁領域24が形成され、記憶領域3(記憶部2)が完成する。
(変形例)
ここで、本実施形態による磁気メモリ1の変形例について説明する。図19及び図20は、それぞれ変形例に係るTMR素子41及び42の構成を示す断面図である。上記実施形態のTMR素子4に代えて本変形例に係るTMR素子41または42を設けることによって、上記実施形態の磁気メモリ1と同様の効果を得ることができる。
ここで、本実施形態による磁気メモリ1の変形例について説明する。図19及び図20は、それぞれ変形例に係るTMR素子41及び42の構成を示す断面図である。上記実施形態のTMR素子4に代えて本変形例に係るTMR素子41または42を設けることによって、上記実施形態の磁気メモリ1と同様の効果を得ることができる。
まず、図19を参照すると、TMR素子41は、非磁性層41a、第1磁性層41b、非磁性層41c、第2磁性層41d、非磁性絶縁層41e、第3磁性層41f、非磁性層41g、第4磁性層41h、及び反強磁性層41iが順に積層されてなる。このうち、第1磁性層41b、非磁性層41c、及び第2磁性層41dは本変形例における感磁層(フリー層)を構成する。また、第3磁性層41f、非磁性層41g、及び第4磁性層41hは、本変形例における固定層(ピン層)を構成しており、反強磁性層41iによって磁化方向が固定されている。非磁性層41cは第1磁性層41bと第2磁性層41dとを反強磁性的に結合しており、第1磁性層41bの磁化方向と第2磁性層41dの磁化方向とは互いに反平行となる。また、非磁性層41gは第3磁性層41fと第4磁性層41hとを反強磁性的に結合しており、第3磁性層41fの磁化方向と第4磁性層41hの磁化方向とは互いに反平行となる。このように、TMR素子においては、感磁層だけでなく固定層においても反強磁性結合構造を有することが好ましい。
また、図20を参照すると、TMR素子42の感磁層は、磁気ヨーク5の第1の強磁性層5aの一部によって構成されている。すなわち、TMR42は、感磁層としての第1の強磁性層5a、非磁性絶縁層42a、固定層としての第3磁性層42b、及び反強磁性層42cが順に積層されて成る。これにより、書き込み電流によって磁気ヨーク5内部に生成される磁界を、TMR素子42の感磁層へ更に効率よく提供することができる。
図21〜図23は、本実施形態による磁気メモリ1の他の変形例を説明するための図である。図21は、本変形例に係る磁気ヨーク51の平面図である。図21に示すように、本変形例の磁気ヨーク51は、その平面形状が平行四辺形となっている。そして、磁気ヨーク51の第1の強磁性層51a及び第2の強磁性層51bの磁化容易軸方向A2は、磁気ヨーク51に囲まれた書き込み配線31の長手方向(すなわち、書き込み電流が流れる方向)に対して斜めに交差するように設定されている。換言すれば、第1の強磁性層51a及び第2の強磁性層51bの異方性磁界の方向が、磁気ヨーク51に囲まれた書き込み配線31の長手方向に対して斜めに交差するように設定されている。
図22(a)〜図22(e)は、本変形例の磁気ヨーク51において、書き込み電流によって磁化方向が反転する際の様子を模式的に表した図である。また、図22(f)は、図22(a)〜図22(e)に対応して、書き込み電流の大きさの時間変化を示すグラフである。まず、書き込み電流が流れていない状態において、図22(a)に示すように第1の強磁性層51aの磁化方向S1と第2の強磁性層51bの磁化方向S2とが互いに反平行状態で保持されているとする。なお、このような定常状態では、磁化方向S1及びS2は、それぞれ第1の強磁性層51a及び第2の強磁性層51bの磁化容易軸方向に沿っている。
そして、図22(b)に示すように、書き込み配線31に書き込み電流Iwが流れ始めると(図22(f)における時刻t0)、磁化方向S1及びS2が反転を開始する。このとき、磁化方向S1及びS2は書き込み電流Iwの方向に対して斜めに交差しているので、磁化方向S1及びS2は反平行状態から多少ずれていたとしても必ず同じ回転方向に(反平行状態を保ったまま)反転を開始する。そして、書き込み電流Iwが大きくなるに従って磁化方向S1及びS2の傾きが大きくなり(図22(c))、時刻t1において磁化方向S1及びS2の回転角度が磁化容易軸方向から90°以上に達すると(図22(d))、書き込み電流Iwが増えなくても磁化方向S1及びS2は自然に回転し、やがて完全に反転する(図22(e))。
ここで、図23(a)〜図23(c)は、本変形例との比較のため、磁化容易軸方向が書き込み電流の方向に対して略垂直である場合(例えば、上述した実施形態の磁気ヨーク5)に、書き込み電流によって磁化方向が反転する際の様子を模式的に表した図である。また、図23(d)は、図23(a)〜図23(c)に対応して、書き込み電流の大きさの時間変化を示すグラフである。まず、書き込み電流が流れていない状態において、図23(a)に示すように、第1の強磁性層5aの磁化方向S3と第2の強磁性層5bの磁化方向S4とが互いに反平行状態から少しずれて保持されているものとする。
そして、図23(b)に示すように、書き込み配線31に書き込み電流Iwが流れ始めると(図23(d)における時刻t0)、磁化方向S3及びS4が反転を開始する。このとき、磁化方向S3及びS4は反平行状態から少しずれているので、磁化方向S3及びS4は互いに異なる回転方向に反転を開始する場合が生じる。そして、書き込み電流Iwが大きくなるに従って磁化方向S3及びS4の傾きが大きくなるが(図23(c))、磁化方向S3及びS4の反平行状態からのずれが次第に大きくなり、反磁界が増して磁化反転に必要な書き込み電流Iwが大きくなってしまう。
このように、第1の強磁性層5a及び第2の強磁性層5bの磁化容易軸方向が書き込み電流Iwの方向に対して略垂直である場合、磁化方向S3及びS4の初期状態によっては磁化反転に要する書き込み電流Iwが増大してしまう。これに対して、本変形例のように第1の強磁性層51a及び第2の強磁性層51bの磁化容易軸方向を書き込み電流Iwの方向に対して斜めにすると、第1の強磁性層51a及び第2の強磁性層51bそれぞれの磁化方向S1及びS2が反平行状態を維持しながら反転するので、反磁界を抑制することができ、磁化方向S1及びS2の磁化反転に要する書き込み電流を低減できる。
本発明による磁気メモリは、上記した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態では磁気抵抗効果素子としてTMR素子を用いているが、巨大磁気抵抗(GMR:Giant magneto-Resistive)効果を利用したGMR素子を用いてもよい。GMR効果とは、非磁性層を挟んだ2つの強磁性層の磁化方向のなす角度により、積層方向と直交する方向における強磁性層の抵抗値が変化する現象である。すなわち、GMR素子においては、2つの強磁性層の磁化方向が互いに平行である場合に強磁性層の抵抗値が最小となり、2つの強磁性層の磁化方向が互いに反平行である場合に強磁性層の抵抗値が最大となる。なお、TMR素子やGMR素子には、2つの強磁性層の保磁力の差を利用して書き込み/読み出しを行う疑似スピンバルブ型と、一方の強磁性層の磁化方向を反強磁性層との交換結合により固定するスピンバルブ型とがある。また、GMR素子におけるデータ読み出しは、積層方向と直交する方向における強磁性層の抵抗値の変化を検出することにより行われる。また、GMR素子におけるデータ書き込みは、書き込み電流により生じる磁界によって一方の強磁性層の磁化方向を反転させることにより行われる。
1…磁気メモリ、2…記憶部、3…記憶領域、4…TMR素子、5…磁気ヨーク、5a…第1の強磁性層、5b…第2の強磁性層、5c…非磁性層、6…半導体層、7…配線層、8…磁性材料層、11…ビット選択回路、12…ワード選択回路、13a,13b…ビット配線、14…ワード配線、15…接地配線、21…半導体基板、22〜24…絶縁領域、31…書き込み配線、32…書き込みトランジスタ、33…読み出し配線、34…読み出しトランジスタ。
Claims (5)
- 複数の記憶領域を備え、前記複数の記憶領域のそれぞれは、
外部磁界によって磁化方向が変化する感磁層を含む磁気抵抗効果素子と、
書き込み電流によって前記感磁層に前記外部磁界を提供する書き込み配線と、
前記書き込み配線の延在方向の一部において該書き込み配線の外周を囲むように配設された磁気ヨークと
を有し、
前記磁気ヨークは、前記書き込み配線を挟んで設けられた第1及び第2の強磁性層と、前記第1及び第2の強磁性層の少なくとも前記書き込み配線に沿った両端部において前記第1及び第2の強磁性層の間に設けられ、前記第1及び第2の強磁性層を互いに反強磁性的に結合する第1の非磁性層とを含むことを特徴とする、磁気メモリ。 - 前記複数の記憶領域のそれぞれは、前記磁気抵抗効果素子の前記感磁層と前記磁気ヨークの前記第1または第2の強磁性層とを互いに反強磁性的に結合する第2の非磁性層を更に有することを特徴とする、請求項1に記載の磁気メモリ。
- 前記磁気ヨークが導電性を有し、前記磁気ヨークの前記第1または第2の強磁性層と前記磁気抵抗効果素子の前記感磁層とが電気的に接続されており、前記磁気ヨークと前記書き込み配線とが電気的に絶縁されていることを特徴とする、請求項1または2に記載の磁気メモリ。
- 前記磁気抵抗効果素子の前記感磁層は、前記磁気ヨークの前記第1または第2の強磁性層の一部によって構成されていることを特徴とする、請求項1に記載の磁気メモリ。
- 前記磁気ヨークの前記第1及び第2の強磁性層の磁化容易軸方向が、前記磁気ヨークに囲まれた前記書き込み配線の長手方向と斜めに交差することを特徴とする、請求項1〜4のいずれか一項に記載の磁気メモリ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004287805A JP2006100736A (ja) | 2004-09-30 | 2004-09-30 | 磁気メモリ |
PCT/JP2005/018172 WO2006035943A1 (ja) | 2004-09-30 | 2005-09-30 | 磁気メモリ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004287805A JP2006100736A (ja) | 2004-09-30 | 2004-09-30 | 磁気メモリ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006100736A true JP2006100736A (ja) | 2006-04-13 |
Family
ID=36119085
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004287805A Withdrawn JP2006100736A (ja) | 2004-09-30 | 2004-09-30 | 磁気メモリ |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2006100736A (ja) |
WO (1) | WO2006035943A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9823373B2 (en) | 2012-11-08 | 2017-11-21 | Halliburton Energy Services, Inc. | Acoustic telemetry with distributed acoustic sensing system |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003198001A (ja) * | 2001-12-25 | 2003-07-11 | Tdk Corp | 磁気抵抗効果素子及びこれを用いたメモリ |
JP2003258209A (ja) * | 2001-12-25 | 2003-09-12 | Tdk Corp | 磁気抵抗効果素子及びこれを用いたメモリ |
JP4720067B2 (ja) * | 2003-01-24 | 2011-07-13 | Tdk株式会社 | 磁気記憶セルおよび磁気メモリデバイスならびに磁気メモリデバイスの製造方法 |
JP4835974B2 (ja) * | 2003-06-20 | 2011-12-14 | 日本電気株式会社 | 磁気ランダムアクセスメモリ |
-
2004
- 2004-09-30 JP JP2004287805A patent/JP2006100736A/ja not_active Withdrawn
-
2005
- 2005-09-30 WO PCT/JP2005/018172 patent/WO2006035943A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2006035943A1 (ja) | 2006-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5702177B2 (ja) | 半導体装置 | |
JP2004296869A (ja) | 磁気ランダムアクセスメモリ | |
JP5076387B2 (ja) | 磁気記憶装置 | |
JP5146846B2 (ja) | 磁気メモリセル及び磁気ランダムアクセスメモリ | |
JP4596230B2 (ja) | 磁気メモリデバイスおよびその製造方法 | |
JP2010219104A (ja) | 磁気メモリ素子、磁気メモリ、及びその製造方法 | |
JP4729836B2 (ja) | 磁気記憶セルおよび磁気メモリデバイスならびに磁気メモリデバイスの製造方法 | |
JP2006196687A (ja) | 磁気メモリ | |
US7470964B2 (en) | Magnetic memory and manufacturing method thereof | |
WO2006059641A1 (ja) | 磁気メモリ | |
JP2006339286A (ja) | 磁気メモリ及びその製造方法 | |
JP4970821B2 (ja) | 磁気メモリ装置 | |
JP2008047669A (ja) | 磁気メモリ、磁気記憶素子の情報読み書き方法。 | |
JP4720067B2 (ja) | 磁気記憶セルおよび磁気メモリデバイスならびに磁気メモリデバイスの製造方法 | |
JP5076373B2 (ja) | 磁気記憶装置、磁気記憶方法 | |
JP2011091342A (ja) | 磁気抵抗素子、及び磁壁ランダムアクセスメモリ | |
JP4720081B2 (ja) | 磁気メモリ | |
JP2008218736A (ja) | 磁気記憶装置 | |
JP2006173472A (ja) | 磁気記憶装置およびその製造方法 | |
JP2006100736A (ja) | 磁気メモリ | |
JP5092384B2 (ja) | 磁気記憶装置、磁気記憶方法 | |
JPWO2009044609A1 (ja) | 磁気抵抗記憶素子、磁気抵抗記憶装置及び磁気抵抗記憶装置の動作方法 | |
JP2009146995A (ja) | 磁気記憶装置 | |
JP4544396B2 (ja) | 磁気記憶セルおよび磁気メモリデバイス | |
JP2007123512A (ja) | 磁気記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20071204 |