JP2010219104A - 磁気メモリ素子、磁気メモリ、及びその製造方法 - Google Patents

Abstract

【課題】電流誘起磁壁移動現象を書き込み方法に採用したＭＲＡＭにおいて、磁壁移動の起こる磁性層に容易に磁壁を導入可能とする。
【解決手段】磁気メモリ素子７０は、磁化自由層１０と非磁性層２０とリファレンス層３０と磁化固定層群４０と導電層５０とを具備する。磁化自由層１０は、垂直磁気異方性を有する強磁性体により構成され、第１磁化固定領域１１ａと、第２磁化固定領域１１ｂと、第１磁化固定領域と第２磁化固定領域とに隣接した磁化自由領域１２とを備える。第１磁化固定領域１１ａ及び第２磁化固定領域１１ｂは、互いに反平行方向に固定された磁化を有する。磁化固定層群４０は、第１磁化固定領域１１ａと磁気的に結合した第１磁化固定層群４０ａと、第２磁化固定領域１１ｂと磁気的に結合した第２磁化固定層群４０ｂとを備える。導電層５０は、第１磁化固定層群４０ａに隣接する。
【選択図】図１Ａ

Description

本発明は、磁気メモリ素子、磁気メモリ、及びその製造方法に関する。特に本発明は磁壁移動を利用し、垂直磁気異方性を有する材料により構成された磁気メモリ素子、磁気メモリ、及びその製造方法に関する。

磁気メモリ、特に磁気ランダムアクセスメモリ（Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ；ＭＲＡＭ）は高速動作、および無限回の書き換えが可能な不揮発性メモリとして動作することから一部で実用化が始まり、またより汎用性を高めるための開発が行われている。ＭＲＡＭでは記憶素子として磁性体を用い、磁性体の磁化の向きに対応させて情報を記憶する。この磁性体の磁化をスイッチングさせる方法としていくつかの方式が提案されているが、いずれも電流を使う点では共通している。ＭＲＡＭを実用化する上では、この書き込み電流をどれだけ小さくできるかが非常に重要であり、非特許文献１によれば０．５ｍＡ以下への低減、さらに好ましくは０．２ｍＡ以下への低減が求められている。これは書き込み電流が０．２ｍＡ程度まで低減されると、非特許文献１（ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ，ｖｏｌ．４２，ｐ．８３０（２００７））で提案されている２Ｔ−１ＭＴＪ（ｔｗｏ ｔｒａｎｓｉｓｔｏｒｓ−ｏｎｅ ｍａｇｎｅｔｉｃ ｔｕｎｎｅｌ ｊｕｎｃｔｉｏｎ）回路構成において最小レイアウトが可能となり、既存の揮発性メモリと同等以上のコストパフォーマンスを実現できるためである。

ＭＲＡＭへの情報の書き込み方法のうちで最も一般的なのは、磁性記憶素子の周辺に書き込みのための配線を配置し、この配線に電流を流すことで発生する磁場によって磁性記憶素子の磁化の方向をスイッチングさせる方法である。この方法は磁場による磁化反転となるため、原理的には１ナノ秒以下での書き込みが可能であり、高速ＭＲＡＭを実現する上では好適である。しかしながら熱安定性、外乱磁場耐性が確保された磁性体の磁化をスイッチングするための磁場は一般的には数１０Ｏｅ（エールステッド）程度となり、このような磁場を発生させるためには数ｍＡ程度の電流が必要となる。この場合、チップ面積が大きくならざるを得ず、また書き込みに要する消費電力も増大するため、他のランダムアクセスメモリと比べて競争力で劣ることになる。これに加えて、素子が微細化されると、書き込み電流はさらに増大してしまい、スケーリングの点でも好ましくない。

近年このような問題を解決する手段として、以下の２つの方法が提案されている。一つ目はスピン注入磁化反転を用いる方法である。この方法は反転可能な磁化を有する第１の磁性層（磁化自由層）と、それに電気的に接続され、磁化が固定された第２の磁性層（リファレンス層）から構成された積層膜を用いる。この積層膜において、第２の磁性層（リファレンス層）と第１の磁性層（磁化自由層）の間で電流を流したとき、スピン偏極した伝導電子と第１の磁性層（磁化自由層）中の局在電子との間の相互作用を利用して第１の磁性層（磁化自由層）の磁化を反転させる方法である。読み出しの際には第１の磁性層（磁化自由層）と第２の磁性層（リファレンス層）との間で発現される磁気抵抗効果を利用する。従ってスピン注入磁化反転方式を用いたＭＲＡＭは２端子の素子となる。スピン注入磁化反転はある電流密度以上のときに起こることから、素子のサイズが小さくなれば、書き込みに要する電流は低減される。すなわちスピン注入磁化反転方式はスケーリング性に優れていると言うことができる。しかしながら、一般的に第１の磁性層（磁化自由層）と第２の磁性層（リファレンス層）の間には絶縁層が設けられている。そのため、書き込みの際には比較的大きな電流をこの絶縁層に流さなければならず、書き換え耐性や信頼性が課題となる。また、書き込みの電流経路と読み出しの電流経路が同じになることから、読み出しの際の誤書き込みも懸念される。このようにスピン注入磁化反転はスケーリング性には優れるものの、実用化にはいくつかの障壁がある。

一方で、二つ目の方法である電流誘起磁壁移動現象を利用した磁化反転方法は、スピン注入磁化反転の抱える上述のような問題を解決することができる。電流誘起磁壁移動現象を利用したＭＲＡＭは例えば特許文献１（特開２００５−１９１０３２号公報）で開示されている。電流誘起磁壁移動現象を利用したＭＲＡＭは、一般的には反転可能な磁化を有する第１の磁性層（磁化自由層）において、その両端部の磁化が互いに略反平行となるように固定されている。このような磁化配置のとき、第１の磁性層内には磁壁が導入される。ここで、非特許文献２で報告されているように、磁壁を貫通する方向に電流を流したとき、磁壁は伝導電子の方向に移動することから、第１の磁性層（磁化自由層）内に電流を流すことにより書き込みが可能となる。情報を読み出す際には、磁壁が移動する領域に設けられる磁気トンネル接合を用い、磁気抵抗効果により読み出しを行う。従って、電流誘起磁壁移動方式を利用したＭＲＡＭは３端子の素子となり、上述の非特許文献１で提案されている２Ｔ−１ＭＴＪ構成とも整合する。電流誘起磁壁移動もある電流密度以上のときに起こることから、スピン注入磁化反転と同様にスケーリング性があると言える。これに加えて、電流誘起磁壁移動を利用したＭＲＡＭ素子では、書き込み電流が磁気トンネル接合中の絶縁層を流れることはなく、また書き込み電流経路と読み出し電流経路は別となるため、スピン注入磁化反転で挙げられるような上述の問題は解決されることになる。

また非特許文献２（Ｐｈｙｓｉｃａｌ Ｒｅｖｉｅｗ Ｌｅｔｔｅｒｓ，ｖｏｌ．９２，ｐ．０７７２０５，（２００４））では電流誘起磁壁移動に必要な電流密度として１×１０^８［Ａ／ｃｍ^２］程度を要している。この場合、例えば磁壁移動の起こる層（磁化自由層）の幅を１００ｎｍ、膜厚を１０ｎｍとした場合の書き込み電流は１ｍＡとなる。これは前述の書き込み電流に関する条件を満たすことができない。一方で、非特許文献３（Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，ｖｏｌ．１０３，ｐ．０７Ｅ７１８，（２００８））で述べられているように、電流誘起磁壁移動が起こる強磁性層（磁化自由層）として垂直磁気異方性を有する材料を用いることによって、書き込み電流を十分小さく低減できることが報告されている。このようなことから、電流誘起磁壁移動を利用してＭＲＡＭを製造する場合、磁壁移動が起こる層（磁化自由層）としては垂直磁気異方性を有する強磁性体を用いることが好ましいと言える。

関連する技術として特開２００６−７３９３０号公報に磁壁移動を利用した磁気抵抗効果素子の磁化状態の変化方法及び該方法を用いた磁気メモリ素子、固体磁気メモリが開示されている。この磁気メモリ素子は、第一の磁性層と中間層と第二の磁性層とを有し、情報を第一の磁性層と、第二の磁性層との磁化の方向で記録する。磁気メモリ素子は、少なくとも一方の磁性層内に互いに反平行磁化となる磁区とそれらの磁区を隔てる磁壁を定常的に形成し、前記磁壁を磁性層内で移動させることで、隣り合う磁区の位置を制御して情報記録を行う。

また、特開２００７−１０３６６３号公報に磁気素子、記録再生素子、論理演算素子および論理演算器が開示されている。この磁気素子は、第１の磁性層と、非磁性層と、第２の磁性層とを備える。第１の磁性層は、第１の方向と該第１の方向に対して反平行の第２の方向とのいずれかの方向に磁化可能な磁化可変領域を含み、自身の内部に電流を導入するための第１の電極を具備する。非磁性層は、前記第１の磁性層の前記磁化可変領域にその表面が接し、自身に所定の電位を付与するための第２の電極を具備する。第２の磁性層は、前記非磁性層の裏面に接し、その内部磁化が予め前記第１、第２の方向のいずれかの方向に固着しており、自身の電位を検出するための第３の電極を具備する。

特開２００５−１９１０３２号公報 特開２００６−７３９３０号公報 特開２００７−１０３６６３号公報

ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ，ｖｏｌ．４２，ｐ．８３０（２００７）． Ｐｈｙｓｉｃａｌ Ｒｅｖｉｅｗ Ｌｅｔｔｅｒｓ，ｖｏｌ．９２，ｐ．０７７２０５，（２００４）． Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，ｖｏｌ．１０３，ｐ．０７Ｅ７１８，（２００８）．

ところで、電流誘起磁壁移動現象を書き込み方法に採用したＭＲＡＭにおいては、上述の磁壁が導入される磁化自由層の両端部の磁化を反平行方向に固定する必要がある。この反平行方向に磁化が固定された磁化自由層の両端部位をそれぞれ第１磁化固定領域、第２磁化固定領域と呼ぶことにする。このときこれらの固定領域の磁化を所定方向に固定する方法としては、固定領域に隣接させて新たな強磁性層（磁化固定層群）を積層させることが考えられる。また、ここで積層される強磁性層は、第１磁化固定領域に積層される強磁性層（以下、第１磁化固定層群と記す）と、第２磁化固定領域に積層される強磁性層（以下、第２磁化固定層群と記す）とが反平行方向に固定される必要がある。しかし、同一プロセスでこれら第１磁化固定層群及び第２磁化固定層群を作製した場合、同一の磁気特性となることから、これらの磁化固定層群の磁化を反平行方向に向けることは困難であると言える。

加えて、上述の２Ｔ−１ＭＴＪ回路構成を用いて電流誘起磁壁移動現象を書き込み方法に採用したＭＲＡＭを設計する場合、書き込みのための２端子は磁性記憶素子に対して基板側にとり、一方読み出しのための１端子は磁性記憶素子に対して基板とは反対側にとることがセル面積の低減という観点からは好ましい。これは書き込みのための２端子は書き込み用のセルトランジスタに接続され、そのセルトランジスタは磁性記憶素子に対して基板側に配置されるためである。このことから読み出しに用いる磁気トンネル接合は磁壁移動の起こる磁化自由層に対して基板とは反対側に設けられることが好ましく、従って磁化自由層の第１磁化固定領域、第２磁化固定領域に隣接して設けられる第１磁化固定層群、第２磁化固定層群は磁化自由層に対しては基板側に設けられることが好ましいことになる。ここで、第１磁化固定層群と第２磁化固定層群の磁気特性を異ならせるためにそれらの間に膜厚差を設けた場合、磁化自由層を堆積させる面を平滑に保ち、かつ下部の配線と良好な導通をとることはプロセスの複雑化を招く。また第１磁化固定層群と第２磁化固定層群とで磁気特性を異ならせるために、それらに用いる材料を異ならせることも、プロセスの複雑化を招くため、好ましくない。

本発明の目的は、電流誘起磁壁移動現象を書き込み方法に採用したＭＲＡＭにおいて、磁壁移動の起こる磁性層（磁化自由層）に容易に磁壁を導入することのできる磁気メモリ素子、磁気メモリ、及びその製造方法を提供することにある。

本発明の磁気メモリ素子は、磁化自由層と、非磁性層と、非磁性層に隣接したリファレンス層と、磁化固定層群と、導電層とを具備する。磁化自由層は、垂直磁気異方性を有する強磁性体により構成され、第１磁化固定領域と、第２磁化固定領域と、第１磁化固定領域と第２磁化固定領域とに隣接した磁化自由領域とを備える。第１磁化固定領域及び第２磁化固定領域は、互いに反平行方向に固定された磁化を有する。磁化固定層群は、第１磁化固定領域と磁気的に結合した第１磁化固定層群と、第２磁化固定領域と磁気的に結合した第２磁化固定層群とを備える。導電層は、前記第１磁化固定層群に隣接する。

本発明の磁気メモリは、上記の複数の磁気メモリ素子を具備する。

本発明の磁気メモリの製造方法は、隣り合う第１ビア及び第２ビアのうち、前記第１ビア上に導電層を形成するプロセスと、前記導電層及び前記第２ビアを覆うように磁性層を形成するプロセスと、前記磁性層をパターニングして、前記導電層及び前記第２ビア上にそれぞれ第１磁化固定層群及び第２磁化固定層群を形成するプロセスと、前記導電層、前記第１磁化固定層群、及び前記第２磁化固定層群を絶縁層で埋め込むプロセスと、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）により平坦化して、前記第１磁化固定層群及び前記第２磁化固定層群の頭出しを行うプロセスと、磁化自由層と、非磁性層と、リファレンス層とを形成するプロセスとを具備する。

本発明を用いることにより、電流誘起磁壁移動現象を書き込み方法に採用したＭＲＡＭにおいて、磁壁移動の起こる磁性層（磁化自由層）に容易に磁壁を導入することのできる磁気メモリ素子、磁気メモリ、及びその製造方法を提供することができる。

図１Ａは、本発明の実施の形態に係る磁気メモリ素子の主要な部分の構造の一例を模式的に示す斜視図である。 図１Ｂは、本発明の実施の形態に係る磁気メモリ素子の主要な部分の構造の一例を模式的に示す断面図である。 図１Ｃは、本発明の実施の形態に係る磁気メモリ素子の主要な部分の構造の一例を模式的に示す平面図である。 図２Ａは、本発明の実施の形態に係る磁気メモリ素子の“０”のメモリ状態における磁化の状態を模式的に示す断面図である。 図２Ｂは、本発明の実施の形態に係る磁気メモリ素子の“１”のメモリ状態における磁化の状態を模式的に示す断面図である。 図３Ａは、本発明の実施の形態に係る磁気メモリ素子への“１”の書き込み方法を模式的に示す断面図である。 図３Ｂは、本発明の実施の形態に係る磁気メモリ素子への“０”の書き込み方法を模式的に示す断面図である。 図４Ａは、本発明の実施の形態に係る磁気メモリ素子からの情報の読み出し方法を模式的に示す断面図である。 図４Ｂは、本発明の実施の形態に係る磁気メモリ素子からの情報の読み出し方法を模式的に示す断面図である。 図５は、本発明の実施の形態に係る磁気メモリセルの１ビット分の回路の構成の一例を示す回路図である。 図６は、本発明の実施の形態に係る磁気メモリの構成の一例を示すブロック図である。 図７Ａは、本発明の実施の形態に係る磁気メモリ素子を製造する方法の一例を示す断面図である。 図７Ｂは、本発明の実施の形態に係る磁気メモリ素子を製造する方法の一例を示す断面図である。 図７Ｃは、本発明の実施の形態に係る磁気メモリ素子を製造する方法の一例を示す断面図である。 図７Ｄは、本発明の実施の形態に係る磁気メモリ素子を製造する方法の一例を示す断面図である。 図７Ｅは、本発明の実施の形態に係る磁気メモリ素子を製造する方法の一例を示す断面図である。 図７Ｆは、本発明の実施の形態に係る磁気メモリ素子を製造する方法の一例を示す断面図である。 図８Ａは、本発明の実施の形態に係る磁気メモリ素子を製造する方法の他の一例を示す断面図である。 図８Ｂは、本発明の実施の形態に係る磁気メモリ素子を製造する方法の他の一例を示す断面図である。 図８Ｃは、本発明の実施の形態に係る磁気メモリ素子を製造する方法の他の一例を示す断面図である。 図８Ｄは、本発明の実施の形態に係る磁気メモリ素子を製造する方法の他の一例を示す断面図である。 図８Ｅは、本発明の実施の形態に係る磁気メモリ素子を製造する方法の他の一例を示す断面図である。 図８Ｆは、本発明の実施の形態に係る磁気メモリ素子を製造する方法の他の一例を示す断面図である。 図９Ａは、本発明の実施の形態に係る磁気メモリ素子を初期化する方法の一例を示す断面図である。 図９Ｂは、本発明の実施の形態に係る磁気メモリ素子を初期化する方法の一例を示す断面図である。 図１０Ａは、本発明の実施の形態に係る磁気メモリ素子における第１の変形例の第１の形態の構造を示すｘ−ｚ断面図である。 図１０Ｂは、本発明の実施の形態に係る磁気メモリ素子における第１の変形例の第１の形態を初期化する方法の一例を示す断面図である。 図１０Ｃは、本発明の実施の形態に係る磁気メモリ素子における第１の変形例の第１の形態を初期化する方法の一例を示す断面図である。 図１１Ａは、本発明の実施の形態に係る磁気メモリ素子における第１の変形例の第１の形態を製造する方法の一例を示す断面図である。 図１１Ｂは、本発明の実施の形態に係る磁気メモリ素子における第１の変形例の第１の形態を製造する方法の一例を示す断面図である。 図１１Ｃは、本発明の実施の形態に係る磁気メモリ素子における第１の変形例の第１の形態を製造する方法の一例を示す断面図である。 図１１Ｄは、本発明の実施の形態に係る磁気メモリ素子における第１の変形例の第１の形態を製造する方法の一例を示す断面図である。 図１１Ｅは、本発明の実施の形態に係る磁気メモリ素子における第１の変形例の第１の形態を製造する方法の一例を示す断面図である。 図１１Ｆは、本発明の実施の形態に係る磁気メモリ素子における第１の変形例の第１の形態を製造する方法の一例を示す断面図である。 図１２は、本発明の実施の形態に係る磁気メモリ素子における第１の変形例の第２の形態の構造を示すｘ−ｚ断面図である。 図１３Ａは、本発明の実施の形態に係る磁気メモリ素子における第１の変形例の第２の形態を製造する方法の一例を示す断面図である。 図１３Ｂは、本発明の実施の形態に係る磁気メモリ素子における第１の変形例の第２の形態を製造する方法の一例を示す断面図である。 図１３Ｃは、本発明の実施の形態に係る磁気メモリ素子における第１の変形例の第２の形態を製造する方法の一例を示す断面図である。 図１３Ｄは、本発明の実施の形態に係る磁気メモリ素子における第１の変形例の第２の形態を製造する方法の一例を示す断面図である。 図１３Ｅは、本発明の実施の形態に係る磁気メモリ素子における第１の変形例の第２の形態を製造する方法の一例を示す断面図である。 図１３Ｆは、本発明の実施の形態に係る磁気メモリ素子における第１の変形例の第２の形態を製造する方法の一例を示す断面図である。 図１４は、本発明の実施の形態に係る磁気メモリ素子における第１の変形例の第３の形態の構造を示すｘ−ｚ断面図である。 図１５Ａは、本発明の実施の形態に係る磁気メモリ素子における第１の変形例の第３の形態を製造する方法の一例を示す断面図である。 図１５Ｂは、本発明の実施の形態に係る磁気メモリ素子における第１の変形例の第３の形態を製造する方法の一例を示す断面図である。 図１５Ｃは、本発明の実施の形態に係る磁気メモリ素子における第１の変形例の第３の形態を製造する方法の一例を示す断面図である。 図１５Ｄは、本発明の実施の形態に係る磁気メモリ素子における第１の変形例の第３の形態を製造する方法の一例を示す断面図である。 図１５Ｅは、本発明の実施の形態に係る磁気メモリ素子における第１の変形例の第３の形態を製造する方法の一例を示す断面図である。 図１５Ｆは、本発明の実施の形態に係る磁気メモリ素子における第１の変形例の第３の形態を製造する方法の一例を示す断面図である。 図１６Ａは、本発明の実施の形態に係る磁気メモリ素子の第２の変形例の構造を模式的に示す斜視図である。 図１６Ｂは、本発明の実施の形態に係る磁気メモリ素子の第２の変形例の構造を模式的に示すｘ−ｚ断面図である。 図１６Ｃは、本発明の実施の形態に係る磁気メモリ素子の第２の変形例の構造を模式的に示すｙ−ｚ断面図である。 図１６Ｄは、本発明の実施の形態に係る磁気メモリ素子の第２の変形例の構造を模式的に示すｘ−ｙ断面図である。 図１７Ａは、本発明の実施の形態に係る磁気メモリ素子における第２変形例での“０”のメモリ状態における磁化の状態を模式的に示す断面図である。 図１７Ｂは、本発明の実施の形態に係る磁気メモリ素子における第２変形例での“１”のメモリ状態における磁化の状態を模式的に示す断面図である。 図１８は、本発明の実施の形態に係る磁気メモリ素子の第３の変形例の構造を模式的に示す断面図である。 図１９は、本発明の実施の形態に係る磁気メモリ素子の第３の変形例の構造を模式的に示す断面図である。

以下、本発明の磁気メモリ素子、磁気メモリ、及びその製造方法の実施の形態に関して、添付図面を参照して説明する。本発明に係る磁気メモリは、アレイ状に配置された複数の磁気メモリセルを有しており、各磁気メモリセルは磁気メモリ素子を有している。

１．磁気メモリ素子の構造
図１Ａ〜図１Ｃは、本発明の実施の形態に係る磁気メモリ素子の主要な部分の構造の一例を模式的に示している。図１Ａはその斜視図を、図１Ｂは断面図を、図１Ｃは平面図である。なお、図に示されているｘ−ｙ−ｚ座標系において、ｚ軸は基板垂直方向を示し、ｘ−ｙ軸は基板平面に平行であるものとする。この磁気メモリ素子７０は、磁化自由層１０と非磁性層２０とリファレンス層３０と磁化固定層群４０と導電層５０を具備する。

磁化自由層１０は強磁性体から構成される。好適には磁化自由層１０は垂直磁気異方性を有する強磁性体から構成される。非磁性層２０は非磁性体から構成される。リファレンス層３０は強磁性体から構成される。磁化固定層群４０は強磁性体を有する。導電層５０は導電体から構成される。

次に磁化自由層１０、リファレンス層３０、磁化固定層群４０の磁化構造について説明する。図１Ｂ、図１Ｃでは各層の磁化方向の例が矢印等で示されている。

磁化自由層１０は図１Ｃに示されているように第１磁化固定領域１１ａ、第２磁化固定領域１１ｂ、及び磁化自由領域１２を有している。また第１磁化固定領域１１ａと第２磁化固定領域１１ｂは互いに反平行方向に固定された磁化を有している。一方磁化自由領域１２は反転可能な磁化を有している。従って磁化自由層１０が垂直磁気異方性を有しているとき、磁化自由領域１２の磁化は第１磁化固定領域１１ａ、第２磁化固定領域１１ｂのいずれか一方の磁化と平行方向を向き、他方と反平行方向を向くことになる。このとき、磁化自由領域１２と第１磁化固定領域１１ａの境界、または磁化自由領域１２と第２磁化固定領域１１ｂの境界のいずれか一方に磁壁が形成される。

なお、図では磁化自由領域１２の一方の端部に第１磁化固定領域１１ａが接続されており、他方の端部に第２磁化固定領域１１ｂが接続されているが、磁化自由層１０における第１磁化固定領域１１ａ、第２磁化固定領域１１ｂ、磁化自由領域１２の位置関係はこの限りではない。例えば第１磁化固定領域１１ａ、及び第２磁化固定領域１１ｂの両方が磁化自由領域１２の同じ一端に並んで接続して三叉路を形成するようにして設けられてもよい。あるいは、第１磁化固定領域１１ａ、及び第２磁化固定領域１１ｂの両方が磁化自由領域１２の隣り合う二辺に接続して設けられてもよい。

磁化固定層群４０は第１磁化固定層群４０ａ、及び第２磁化固定層群４０ｂから構成されている。このうち第１磁化固定層群４０ａは磁化自由層１０における第１磁化固定領域１１ａと磁気的に結合して設けられている。また第２磁化固定層群４０ｂは磁化自由層１０における第２磁化固定領域１１ｂと磁気的に結合して設けられている。

磁化固定層群４０は好適には垂直磁気異方性を有する強磁性体を含有する。そして第１磁化固定層群４０ａ及び第２磁化固定層群４０ｂはいずれも所定方向に固定された磁化を有する。図１Ｂでは第１磁化固定層群４０ａが＋ｚ方向に固定されており、一方、第２磁化固定層群４０ｂが−ｚ方向に固定されている例が示されている。ただし磁化固定層群４０には面内磁気異方性を有する強磁性体を用いても本発明を実施することは可能である。なお、磁化固定層群４０は強磁性体のみで構成される必要はなく、他の材料を内包していても構わない。いくつかの例は後述される。

導電層５０は第１磁化固定層群４０ａと第２磁化固定層群４０ｂのいずれか一方に隣接して設けられている。図１Ａ、図１Ｂではこのうち導電層５０が第１磁化固定層群４０ａに隣接して設けられる例が示されている。なお、第１磁化固定層群４０ａと第２磁化固定層群４０ｂの定義には任意性があるので、ここでは導電層５０は第１磁化固定層群４０ａに隣接して設けられるものとして説明する。このとき本実施の形態においては、第１磁化自由層群４０ａの合計膜厚と導電層５０の膜厚との和が第２磁化自由層群４０ｂの合計膜厚と等しくなることが好ましい。

非磁性層２０とリファレンス層３０の位置には任意性がある。図１Ａ、図１Ｂでは非磁性層２０は磁化自由層１０のうちの磁化自由領域１２に隣接して設けられ、リファレンス層３０は非磁性層２０に隣接して磁化自由層１０とは反対側に設けられている例が示されている。ここで非磁性層２０が絶縁性の材料から構成されている場合は磁化自由層１０（の磁化自由領域１２）、非磁性層２０、及びリファレンス層３０で磁気トンネル接合（Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ；ＭＴＪ）が形成される。ただし非磁性層２０、リファレンス層３０は必ずしも磁化自由層１０に隣接して設けられていなくてもよい。隣接しない実施例のうちの一つは後述される。

また、より好適には、導電層５０、磁化固定層群４０、磁化自由層１０はこの順に基板側から積層される。すなわち、導電層５０の上部に第１磁化固定層群４０ａが隣接し、積層されて設けられる。また、第１磁化固定層群４０ａと第２磁化固定層群４０ｂの上部に磁化自由層１０が隣接して、積層されて設けられる。そして、図１Ｂで示されているように、導電層５０、第２磁化固定層群４０ｂはビアを介して下部の配線へと接続され、またリファレンス層３０はビアを介して上部の配線へと接続される。

２．磁気メモリ素子のメモリ状態
図２Ａ及び図２Ｂは、本発明の実施の形態に係る磁気メモリ素子の“０”、“１”それぞれのメモリ状態における磁化の状態を模式的に示す断面図である。図２Ａは“０”状態における磁化の状態を、図２Ｂは“１”状態における磁化の状態を示している。なお、ここでは第１磁化固定領域１１ａの磁化は＋ｚ方向に固定され、第２磁化固定領域１１ｂの磁化は−ｚ方向に固定されているものとする。

いま、図２Ａに示されるような“０”状態においては、磁化自由領域１２の磁化は＋ｚ方向成分を有している。このとき第２磁化固定領域１１ｂとの境界に磁壁ＤＷが形成される。また、図２Ｂに示されるような“１”状態においては、磁化自由領域１２の磁化は−ｚ方向成分を有している。このとき、第１磁化固定領域１１ａとの境界に磁壁ＤＷが形成される。ただし、図２Ａ、図２Ｂで定義された磁化状態とメモリ状態の間の対応には任意性があり、この限りではないことは明らかである。

３．磁気メモリ素子への情報の書き込み方法
図３Ａ及び図３Ｂは、本発明の実施の形態に係る磁気メモリ素子への情報の書き込み方法を模式的に示す断面図である。なお、図３Ａ及び図３Ｂでは簡単のために非磁性層２０、リファレンス層３０は省略されている。いま、図２Ａで定義された“０”状態において図３Ａに矢印Ｉｗｒｉｔｅで示された方向に書き込み電流を導入する。このとき伝導電子は第１磁化自由層１０において第２磁化固定領域１１ｂから磁化自由領域１２を経由して第１磁化固定領域１１ａへと流れる。このとき第２磁化固定領域１１ｂと磁化自由領域１２の境界に形成された磁壁ＤＷにはスピントランスファートルク（Ｓｐｉｎ Ｔｒａｎｓｆｅｒ Ｔｏｒｑｕｅ；ＳＴＴ）が働き、−ｘ方向に移動する。すなわち電流誘起磁壁移動が起こる。ここで、第１磁化固定領域１１ａと磁化自由領域１２との境界よりも−ｘ方向では、書き込み電流は、第１磁化固定層群４０ａへの流れ込みのために減少する。そのため、磁壁ＤＷは第１磁化固定領域１１ａと磁化自由領域１２との境界で停止する。この状態は図２Ｂで定義された“１”状態に相当する。このようにして“１”書き込みを行うことができる。

また、図２Ｂで定義された“１”状態において図３Ｂに矢印Ｉｗｒｉｔｅで示された方向に書き込み電流を導入する。このとき伝導電子は第１磁化自由層１０において第１磁化固定領域１１ａから磁化自由領域１２を経由して第２磁化固定領域１１ｂへと流れる。このとき第１磁化固定領域１１ａと磁化自由領域１２との境界に形成された磁壁ＤＷにはスピントランスファートルク（ＳＴＴ）が働き、＋ｘ方向に移動する。すなわち電流誘起磁壁移動が起こる。ここで、第２磁化固定領域１１ｂと磁化自由領域１２との境界よりも＋ｘ方向では、書き込み電流は、第２磁化固定層群４０ｂへの流れ込みのために減少する。そのため、磁壁ＤＷは第２磁化固定領域１１ｂと磁化自由領域１２との境界で停止する。この状態は図２Ａで定義された“０”状態に相当する。このようにして“０”書き込みを行うことができる。

なお、“０”状態における“０”書き込み、及び“１”状態における“１”書き込みを行った場合には状態の変化は起こらない。すなわちオーバーライトが可能である。

４．磁気メモリ素子からの情報の読み出し方法
図４Ａ及び図４Ｂは、本発明の実施の形態に係る磁気メモリ素子からの情報の読み出し方法を模式的に示す断面図である。本実施の形態においては主にトンネル磁気抵抗効果（Ｔｕｎｎｅｌｉｎｇ Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ ｅｆｆｅｃｔ；ＴＭＲ ｅｆｆｅｃｔ）を利用して情報の読み出しを行う。そのために第１磁化自由層１０（の磁化自由領域１２）、非磁性層２０、及びリファレンス層３０から構成される磁気トンネル接合（ＭＴＪ）を貫通する方向に電流Ｉｒｅａｄを導入する。なおこのＩｒｅａｄの方向には任意性がある。

いま、図４Ａに示されるように図２Ａで定義された“０”状態において読み出し電流Ｉｒｅａｄを導入したとき、当該ＭＴＪにおいて磁化は平行状態となっているので、低抵抗が実現される。また図４Ｂに示されるように図２Ｂで定義された“１”状態において読み出し電流Ｉｒｅａｄを導入したとき、当該ＭＴＪにおいて磁化は反平行状態となっているので、高抵抗が実現される。このようにして、当該磁気メモリ素子に格納された情報は抵抗値の差として検出することができる。

５．磁気メモリセル及び磁気メモリの回路構成
図５は、本発明の実施の形態に係る磁気メモリセルの１ビット分の回路の構成の一例を示す回路図である。この磁気メモリセル８０の例では、磁気記憶素子７０は３端子の素子であり、ワード線ＷＬ、グラウンド線ＧＬ、及びビット線対ＢＬａ、ＢＬｂに接続されている。例えば、リファレンス層３０につながる端子は、読み出しのためのグラウンド線ＧＬに接続されている。第１磁化固定層群４０ａ、導電層５０を経由して第１磁化固定領域１１ａにつながる端子は、トランジスタＴＲａのソース／ドレインの一方に接続され、ソース／ドレインの他方は、ビット線ＢＬａに接続されている。第２磁化固定層群４０ｂを経由して第２磁化固定領域１１ｂにつながる端子は、トランジスタＴＲｂのソース／ドレインの一方に接続され、ソース／ドレインの他方は、ビット線ＢＬｂに接続されている。トランジスタＴＲａ、ＴＲｂのゲートは、共通のワード線ＷＬに接続されている。

情報（データ）の書き込み動作時、ワード線ＷＬはＨｉｇｈレベルに設定され、トランジスタＴＲａ、ＴＲｂがＯＮされる。また、ビット線対ＢＬａ、ＢＬｂのいずれか一方がＨｉｇｈレベルに設定され、他方がＬｏｗレベル（グラウンドレベル）に設定される。その結果、トランジスタＴＲａ、ＴＲｂ、及び第１磁化自由層１０を経由して、ビット線ＢＬａとビット線ＢＬｂとの間で書き込み電流が流れ、第１磁化自由層１０に情報（データ）が書き込まれる。

情報（データ）の読み出し動作時、ワード線ＷＬはＨｉｇｈレベルに設定され、トランジスタＴＲａ、ＴＲｂがＯＮされる。また、ビット線ＢＬａはオープン状態に設定され、ビット線ＢＬｂはＨｉｇｈレベルに設定される。その結果、読み出し電流が、ビット線ＢＬｂからトランジスタＴＲｂ及び磁気メモリ素子７０のＭＴＪを貫通してグラウンド線ＧＬへ流れる。これによって磁気抵抗効果を利用した読み出しが可能となる。

図６は、本発明の実施の形態に係る磁気メモリの構成の一例を示すブロック図である。磁気メモリ９０は、メモリセルアレイ９１、Ｘドライバ９２、Ｙドライバ９３、コントローラ９４を備えている。メモリセルアレイ９１は、アレイ状に配置された複数の磁気メモリセル８０を有している。磁気メモリセル８０の各々は、図５に例示されるように、上述の磁気メモリ素子７０を有している。各磁気メモリセル８０は、ワード線ＷＬ、グラウンド線ＧＬ、及びビット線対ＢＬａ、ＢＬｂに接続されている。Ｘドライバ９２は、複数のワード線ＷＬに接続されており、それら複数のワード線ＷＬのうちアクセス対象の磁気メモリセル８０につながる選択ワード線を駆動する。Ｙドライバ９３は、複数のビット線対ＢＬａ、ＢＬｂに接続されており、各ビット線をデータ書き込みあるいはデータ読み出しに応じた状態に設定する。コントローラ９４は、データ書き込みあるいはデータ読み出しに応じて、Ｘドライバ９２とＹドライバ９３のそれぞれを制御する。

６．磁気メモリ素子の製造方法
図７Ａ〜図７Ｆは、本発明の実施の形態に係る磁気メモリ素子７０を製造する方法の一例を示す断面図である。はじめに、層間絶縁層１１０に埋設され下配線へと接続されたビア（Ｖｉａ）が露出する基板上に、導電層５０となる層５０Ａを堆積させる（図７Ａ）。次に、成膜された層５０Ａをパターニングして導電層５０を形成し、続いて磁化固定層群４０となる層４０Ａを堆積させる（図７Ｂ）。このとき、導電層５０が形成されているため、導電層５０の上部は他の場所と比べて最表面の高さが高くなる。次に、成膜された層４０Ａをパターニングして第１磁化固定層群４０ａ及び第２磁化固定層群４０ｂを形成し、続いて層間絶縁層１２０（例示：ＳｉＯ_２）を堆積する。これにより、導電層５０、第１磁化固定層群４０ａ及び第２磁化固定層群４０ｂが層間絶縁層１２０に埋め込まれる（図７Ｃ）。

次に、図７Ｃの状態から化学機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ；ＣＭＰ）やイオンビームエッチング（Ｉｏｎ Ｂｅａｍ Ｅｔｃｈｉｎｇ；ＩＢＥ）によって研磨、エッチバックを行い、第１磁化固定層群４０ａ及び第２磁化固定層群４０ｂの頭出しを行う。ここで注目すべきは、ＣＭＰを行うことによって平滑な表面が得られることである。これによって導電層５０の膜厚と第１磁化固定層群４０ａの合計膜厚の和と、第２磁化固定層群４０ｂの合計膜厚とを等しく形成することができる。また、平滑な平面により磁化自由層１０の特性の劣化を防ぐことができ、信頼性を向上させることが可能となる。第１磁化固定層群４０ａ及び第２磁化固定層群４０ｂの頭出しを行った後、磁化自由層１０、非磁性層２０、及びリファレンス層３０となる層１０Ａ、２０Ａ、及び３０Ａを順次堆積させる（図７Ｄ）。次に、成膜された層３０Ａ及び２０Ａをパターニングしてリファレンス層３０及び非磁性層２０を形成し、続いて層間絶縁層１３０を堆積する（図７Ｅ）。最後に、成膜された層１０Ａを層間絶縁層１３０と共にパターニングして磁化自由層１０を形成し、層間絶縁層１４０を堆積する（図７Ｆ）。以上の工程により、図１Ａ〜図１Ｃに示されたような構造を形成することができる。

なお、本実施の形態は上記製造方法に限定されるものではない。例えば、図８Ａ〜図８Ｆは、本発明の実施の形態に係る磁気メモリ素子７０を製造する方法の他の一例を示す断面図である。はじめに、層間絶縁層１１０に埋設され下配線へと接続されたビア（Ｖｉａ）が露出する基板上に、導電層５０となる層５０Ａを堆積させる（図８Ａ）。次に、成膜された層５０Ａをパターニングして導電層５０を形成し、続いて磁化固定層群４０となる層４０Ａを堆積させる（図８Ｂ）。このとき、導電層５０が形成されているため、導電層５０の上部は他の場所と比べて最表面の高さが高くなる。次に、成膜された層４０Ａをパターニングして第１磁化固定層群４０ａ及び第２磁化固定層群４０ｂを形成し、続いて層間絶縁層１２０（例示：ＳｉＯ_２）を堆積する。これにより、導電層５０、第１磁化固定層群４０ａ及び第２磁化固定層群４０ｂが層間絶縁層１２０に埋め込まれる（図８Ｃ）。ここで、図８Ａ〜図８Ｆの示される方法では、図７Ａ〜図７Ｆに示される方法とは異なり、第１磁化固定層群４０ａ及び第２磁化固定層群４０ｂを大きめに形成する。

次に、図８Ｃの状態から化学機械研磨（ＣＭＰ）やイオンビームエッチング（ＩＢＥ）によって研磨、エッチバックを行い、第１磁化固定層群４０ａ及び第２磁化固定層群４０ｂの頭出しを行う。この後、磁化自由層１０、非磁性層２０、及びリファレンス層３０となる層１０Ａ、２０Ａ、及び３０Ａを順次堆積させる（図８Ｄ）。次に、成膜された層３０Ａ及び２０Ａをパターニングしてリファレンス層３０及び非磁性層２０を形成し、続いて層間絶縁層１３０を堆積する（図８Ｅ）。最後に、成膜された層１０Ａを層間絶縁層１３０と共にパターニングして磁化自由層１０を形成し、層間絶縁層１４０を堆積する（図８Ｆ）。ここで、磁化自由層１０のパターニングを行う際、第１磁化固定層群４０ａ及び第２磁化固定層群４０ｂも同形状でパターニングを行う。すなわち例えば磁化自由層１０をＩＢＥによってパターニングする場合、磁化自由層１０のエッチングに続いて第１磁化固定層群４０ａ、第２磁化固定層群４０ｂもエッチングする。この場合も図１に示されたような構造を形成することができる。また、図８Ａ〜図８Ｆに示された構造では磁化自由層１０の外側まで第１磁化固定層群４０ａ及び第２磁化固定層群４０ｂとオーバーラップするようにして形成することができる。

なお、本実施の形態では、図７Ａ〜図７Ｆ、図８Ａ〜図８Ｆを用いて本発明の実施の形態に係る磁気メモリ素子７０の製造方法について説明したが、これ以外の方法を用いても磁気メモリ素子７０を形成することは可能で有る。

７．磁気メモリ素子の初期化方法
図１Ａ〜図１Ｃ、図２Ａ〜図２Ｂで説明されたように、本発明の実施の形態に係る磁気メモリ素子７０では磁化自由層１０に単一の磁壁ＤＷを導入する必要がある。図９Ａ及び図９Ｂは、本発明の実施の形態に係る磁気メモリ素子７０を初期化する方法の一例を示す断面図である。ただし、図９Ａ及び図９Ｂでは磁気メモリ素子７０のうち、非磁性層２０、リファレンス層３０は分かり易さのために省略されている。

図７Ａ〜図７Ｆまたは図８Ａ〜図８Ｆに示された方法によって製造された磁気メモリ素子７０においては、導電層５０の膜厚と第１磁化固定層群４０ａの合計膜厚の和は第２磁化固定層群４０ｂの合計膜厚と等しくなる。そのため、第１磁化固定層群４０ａの膜厚と第２磁化固定層群４０ｂの膜厚との間には差が生ずる。本実施の形態においては、この第１磁化固定層群４０ａの膜厚と第２磁化固定層群４０ｂの膜厚との差を用いてメモリ状態の初期化を行うことができる。

図９Ａ及び図９Ｂは、そのうちの一つの例を示している。ここで、第１磁化固定層群４０ａと第２磁化固定層群４０ｂとは単一の強磁性体から構成され、それらが垂直磁気異方性を有するとする。このとき、膜厚の差によって、磁気特性に差が生ずる。磁気特性の差の生じ方は材料によって異なるが、ここでは膜厚が厚いほど反転磁界が大きいケースを考えることとする。いま、初めに−ｚ方向（基板下向き）に十分大きな磁界Ｈ１を印加する。このとき全領域の磁界は−ｚ方向を向く。この状態が図９Ａに示されている。次に、この状態から適当な大きさの磁界Ｈ２（＜Ｈ１）を＋ｚ方向（基板上向き）に印加する。このとき、反転磁界の小さな磁化自由領域１２、第１磁化固定層群４０ａ、及び第１磁化固定領域１１ａは磁化反転し、磁化は上方向を向くが、第２磁化固定層群４０ｂは反転磁界が大きいので下向き方向を維持し、第２磁化固定層群４０ｂと磁気的に結合した第２磁化固定領域１１ｂも下方向の磁化を維持することになる。この状態が図９Ｂに示されている。この場合、図９Ｂに示されるように磁化自由領域１２と第２磁化固定領域１１ｂとの境界に磁壁ＤＷが導入されている。これは図２Ａで説明した“０”状態に対応する。このようにして磁気メモリ素子７０のメモリ状態を初期化することができる。

なお、ここで説明された方法は一例であって、これ以外の方法でも第１磁化固定層群４０ａ、第２磁化固定層群４０ｂの合計膜厚の違いを利用して外部磁界を利用することによりメモリ状態を初期化することができる。他の例のいくつかは後述される。

８．材料
次に磁化自由層１０、非磁性層２０、リファレンス層３０、磁化固定層群４０、及び導電層５０に用いる材料について説明する。

磁化自由層１０は前述の通り垂直磁気異方性を有する強磁性体により構成されることが好ましい。具体的にはＦｅ−Ｐｔ合金、Ｆｅ−Ｐｄ合金、Ｃｏ−Ｐｔ合金、Ｃｏ−Ｐｄ合金、Ｔｂ−Ｆｅ−Ｃｏ合金、Ｇｄ−Ｆｅ−Ｃｏ合金、Ｔｂ−Ｆｅ合金、Ｔｂ−Ｃｏ合金、Ｇｄ−Ｆｅ合金、Ｇｄ−Ｃｏ合金、Ｃｏ−Ｃｒ−Ｐｔ合金、Ｃｏ−Ｒｅ−Ｐｔ合金、Ｃｏ−Ｒｕ−Ｐｔ合金、Ｃｏ−Ｗ合金などの合金系材料のほか、Ｃｏ／Ｐｔ積層膜、Ｃｏ／Ｐｄ積層膜、Ｃｏ／Ｎｉ積層膜、Ｃｏ／Ｃｕ積層膜、Ｃｏ／Ａｇ積層膜、Ｃｏ／Ａｕ積層膜、Ｆｅ／Ｐｔ積層膜、Ｆｅ／Ｐｄ積層膜、Ｆｅ／Ａｕ積層膜などの交互積層膜が例示される。この中で特に発明者らはＣｏ／Ｎｉ積層膜を用いて制御性の高い電流誘起磁壁移動が実現できることを実験的に確認しており（Ａｐｐｌｉｅｄ Ｐｈｉｓｉｃｓ Ｅｘｐｒｅｓｓ，ｖｏｌ．１，ｐ．１０１３０３（２００８））、この点でＣｏ／Ｎｉ積層膜が磁化自由層１０の好適な材料として挙げられる。

非磁性層２０は絶縁性材料により構成されることが好ましい。具体的にはＭｇ−Ｏ、Ａｌ−Ｏ、Ａｌ−Ｎ、Ｔｉ−Ｏなどが例示される。また、図１Ａ〜図１Ｃに示されたような構成例の場合、非磁性層２０と磁化自由層１０との界面、及び、非磁性層２０とリファレンス層３０との界面、の少なくとも一方にスピン分極率の高い材料が挿入されてもよい。スピン分極率の高い材料としてはＣｏ−Ｆｅ合金、Ｃｏ−Ｆｅ−Ｂ合金などが例示される。

リファレンス層３０は強磁性体から構成される。特に図１Ａ〜図１Ｃに示されるような構成例ではリファレンス層３０は垂直磁気異方性を有する強磁性体から構成され、かつその磁気特性はハードであることが好ましい。具体的に用いることのできる材料は磁化自由層１０と同様であるので省略するが、上述の例のうちとくに磁気特性がハードであることが好ましいという観点からすると、Ｆｅ−Ｐｔ合金やＣｏ／Ｐｔ積層膜、Ｃｏ／Ｐｄ積層膜が好ましい。なお、図１Ａ〜図１Ｃではリファレンス層３０は単層の強磁性体から構成されるものとして描かれているが、複数の強磁性層や非磁性層を含んでいてもよい。例えば２層の強磁性層の間にＲｕを挟みこみ、ＲＫＫＹ相互作用によって反平行方向に磁化を結合させて固定してもよい。あるいはＰｔＭｎなどの反強磁性材料を隣接させて、磁化の固定をより強固にしてもよい。

磁化固定層群４０は強磁性体を含有する。このうち図１Ａ〜図１Ｃに示されるように磁化固定層群４０が第１磁化固定層群４０ａ、第２磁化固定層群４０ｂから構成され、第１磁化固定層群４０ａ、第２磁化固定層群４０ｂがいずれも単一の強磁性体から構成される場合の例として、その材料は垂直磁気異方性を有する強磁性体により構成されてもよい。具体的に用いることのできる材料は、リファレンス層３０と同様に磁化自由層１０で例示した材料と重複するので省略する。

導電層５０は導電性の材料であればあらゆる材料を用いることができる。具体的にはＴａ、Ｗ、Ｔｉ、Ｒｕ、Ｃｕ、Ａｌなどが例示される。この他導電層５０は強磁性体や反強磁性体により構成してもよい。強磁性体としてはＦｅ、Ｃｏ、Ｎｉ、及びこれらを含有する合金が例示される。また反強磁性体としてはＰｔ−Ｍｎなどが例示される。

９．効果
次に、本実施の形態で得られる効果について説明する。本実施の形態においては、電流誘起磁壁移動現象を書き込み方法に用いたＭＲＡＭにおいて、磁化自由層１０に磁壁を容易に導入するために、磁化固定層群４０として第１磁化固定層群４０ａと第２磁化固定層群４０ｂとが設けられる。さらに第１磁化固定層群４０ａに隣接して導電層５０が設けられる。そして導電層５０の膜厚と第１磁化固定層群４０ａの合計膜厚との和は第２磁化固定層群４０ｂの合計膜厚と等しく形成される。またこの構成を製造する際にＣＭＰが用いられる。これによって下部配線との間で良好なコンタクトが得られると同時に磁化自由層１０の成膜面は平滑に形成でき、加えて第１磁化固定層群４０ａと第２磁化固定層群４０ｂの間で磁気特性を異ならせることができるため、磁化自由層１０に容易に磁壁を導入することができる。

また下記に説明される本実施の形態の変形例を用いることによって、更に磁壁導入が容易な構成を比較的容易に製造することができる。すなわち、以上で説明された磁気メモリは以下のような変形例を用いても実施することができる。

１０．第１の変形例
図１０Ａ〜図１０Ｃ、図１１Ａ〜図１１Ｆ、図１２、図１３Ａ〜図１３Ｆ、図１４、図１５Ａ〜図１５Ｆ（いずれも後述）は本発明の実施の形態に係る磁気メモリ素子７０の第１の変形例の構造、及びそれらの製造方法を模式的に示している。第１の変形例は磁化固定層群４０の膜構成、構造に係る。

図１０Ａは、本発明の実施の形態に係る磁気メモリ素子における第１の変形例の第１の形態の構造を示すｘ−ｚ断面図である。この第１の形態の磁気メモリ素子７０においては、第１磁化固定層群４０ａは単一の強磁性体から構成され、一方第２磁化固定層群４０ｂは第１強磁性層４０ｂ−１、第２強磁性層４０ｂ−２、及びそれらに挟まれた結合層４０ｂ−３から構成される。好適には第１磁化固定層群４０ａ、第２磁化固定層群４０ｂを構成する強磁性体は垂直磁気異方性を有する。第１磁化固定層群４０ａには導電層５０が隣接している。導電層５０の膜厚と第１磁化固定層群４０ａの合計膜厚との和は、第２磁化固定層群４０ｂの合計膜厚に等しくなるように形成される。第１磁化固定層群４０ａは磁化自由層１０における第１磁化固定領域１０ａと磁気的に結合している。第２磁化固定層群４０ｂのうちの最上層である第１強磁性層４０ｂ−１は磁化自由層１０における第２磁化固定領域１０ｂと磁気的に結合している。第２磁化固定層群４０ｂにおいて、第１強磁性層４０ｂ−１と第２強磁性層４０ｂ−２とは結合層４０ｂ−３を介して磁気的に結合している。この磁気結合の様式には任意性があり、図１０Ａでは反平行結合（フェリ結合）している状態が示されている。

図１０Ａに示された構造を用いることで、以下に示すように、磁壁の導入、すなわちメモリ状態の初期化がより容易になる。図１０Ｂ及び図１０Ｃは、本発明の実施の形態に係る磁気メモリ素子における第１の変形例の第１の形態を初期化する方法の一例を示す断面図である。なお、ここでは第２磁化固定層群４０ｂにおいて第１強磁性層４０ｂ−１と第２強磁性層４０ｂ−２とが反平行結合している場合を考える。また図１０Ｂ及び図１０Ｃにおいては非磁性層２０及びリファレンス層３０は省略して描かれており、また各強磁性層の磁化の方向は矢印で示されている。

はじめに、上方向（＋ｚ方向）に十分大きな磁界Ｈ１を印加する。このとき磁化自由層１０、第１磁化固定層群４０ａ、第２磁化固定層群４０ｂを構成するいずれの強磁性層も＋ｚ方向を向く。この状態が図１０Ｂに示されている。次に、この＋ｚ方向の磁界を緩やかに立ち下げる。このとき第１磁化固定領域１１ａ、磁化自由領域１２、第１磁化固定層群４０ａは＋ｚ方向の磁化を維持する。しかし第２磁化固定層群４０ｂにおいては第１強磁性層４０ｂ−１と第２強磁性層４０ｂ−２が反平行結合をしているので、いずれか一方の層が−ｚ方向を向く。ここで第１強磁性層４０ｂ−１は磁化自由層１０における第２磁化固定領域１１ｂと磁気的に結合しているので、第１強磁性層４０ｂ−１が反転するときには第２磁化固定領域１１ｂも同時に反転する。ここで第１強磁性層４０ｂ−１、第２強磁性層４０ｂ−２、磁化自由層１０の材料や膜厚を適切に調整することで、第１強磁性層４０ｂ−１と磁化自由層１０における第２磁化固定領域１１ｂが−ｚ方向に反転するように設計することができる。このとき、磁化状態は図１０Ｃに矢印で示されているようになり、磁化自由領域１２と第２磁化固定領域１１ｂとの境界に磁壁ＤＷが導入できることがわかる。

第２磁化固定層群４０ｂにおける結合層４０ｂ−３に用いることのできる材料としては様々な導電性の材料が考えられるが、第１強磁性層４０ｂ−１と第２強磁性層４０ｂ−２を反平行結合させるためにはＲｕなどのＲＫＫＹ相互作用を発現する材料を用いることが好ましい。

次に、図１０Ａに示された構造の製造方法について説明する。図１１Ａ〜図１１Ｆは、本発明の実施の形態に係る磁気メモリ素子における第１の変形例の第１の形態を製造する方法の一例を示す断面図である。図１０Ａに示されるような構造は図１１Ａ〜図１１Ｆに示されるインテグレーションプロセスによって製造することができる。はじめに、層間絶縁層１１０に埋設され下配線へと接続されたビア（Ｖｉａ）が露出する基板上に、導電層５０となる層５０Ａを堆積させる（図１１Ａ）。次に、成膜された層５０Ａをパターニングして導電層５０を形成し、続いて磁化固定層群４０となる層４０−２Ａ、４０−３Ａ、４０−１Ａを順次堆積させる（図１１Ｂ）。このとき、導電層５０が形成されているため、導電層５０の上部は他の場所と比べて最表面の高さが高くなる。次に、成膜された層４０−２Ａ、４０−３Ａ、４０−１Ａをパターニングして第１磁化固定層群４０ａ（第２強磁性層４０ａ−２、結合層４０ａ−３、第１強磁性層４０ａ−１）、第２磁化固定層群４０ｂ（第２強磁性層４０ｂ−２、結合層４０ｂ−３、第１強磁性層４０ｂ−１）を形成し、続いて層間絶縁層１２０（例示：ＳｉＯ_２）を堆積する。これにより、導電層５０、第１磁化固定層群４０ａ及び第２磁化固定層群４０ｂが層間絶縁層１２０に埋め込まれる（図１１Ｃ）。

次に、図１１Ｃの状態から化学機械研磨（ＣＭＰ）やイオンビームエッチング（ＩＢＥ）によって研磨、エッチバックを行い、第１磁化固定層群４０ａ、第２磁化固定層群４０ｂの頭出しを行う。ここで注目すべきは、ＣＭＰを行うことによって平滑な表面が得られることである。これによって導電層５０の膜厚と第１磁化固定層群４０ａの合計膜厚との和と、第２磁化固定層群４０ｂの合計膜厚とを等しく形成することができる。また、第１の変形例の第１の形態においては特に、第１磁化固定層群４０ａの部分のみは単一の強磁性層（第２磁化固定層群４０ｂにおける強磁性層４０ｂ−２に相当）となるようにエッチバックを行う（第２磁化固定層群４０ｂにおける結合層４０ｂ−３、第１強磁性層４０ｂ−１に相当する層はエッチングにより除去される）。これによって第１磁化固定層群４０ａは単一の強磁性層となり、一方で第２磁化固定層群４０は第１強磁性層４０ｂ−１、第２強磁性層４０ｂ−２、結合層４０ｂ−３から構成される構造を形成することができる。第１磁化固定層群４０ａ、第２磁化固定層群４０ｂの頭出しを行った後、磁化自由層１０、非磁性層２０、リファレンス層３０となる層１０Ａ、２０Ａ、及び３０Ａを順次堆積させる（図１１Ｄ）。次に、成膜された層３０Ａ及び２０Ａをパターニングしてリファレンス層３０及び非磁性層２０を形成し、続いて層間絶縁層１３０を堆積する（図１１Ｅ）。最後に、成膜された層１０Ａを層間絶縁層１３０と共にパターニングして磁化自由層１０を形成し、層間絶縁層１４０を堆積する（図１１Ｆ）。以上の工程により、図１０Ａに示されたような構造を形成することができる。

次に、図１２は、本発明の実施の形態に係る磁気メモリ素子における第１の変形例の第２の形態の構造を示すｘ−ｚ断面図である。この第２の形態の磁気メモリ素子７０においては、第１磁化固定層群４０ａは単一の強磁性層で構成されるが、第２磁化固定層群４０ｂは第１強磁性層４０ｂ−１と第２強磁性層４０ｂ−２から構成される。導電層５０の膜厚と第１磁化固定層群４０ａの合計膜厚との和は、第２磁化固定層群４０ｂの合計膜厚と等しくなるように形成される。第１の変形例の第１の形態との相違点は、結合層４０ｂ−３が無いことである。そのため、第１強磁性層４０ｂ−１と第２強磁性層４０ｂ−２は隣接して設けられ、その間では例えば強磁性的な磁気結合が働いている。

この場合も第１磁化固定層群４０ａ、磁化自由層１０、第２磁化固定層群４０ｂにおける第１強磁性層４０ｂ−１、第２強磁性層４０ｂ−２の材料、膜厚を適切に設計することによって磁化自由層１０に磁壁を容易に導入することができる。例えば第１強磁性層４０ｂ−１と第２強磁性層４０ｂ−２から構成される第２強磁性層群４０ｂが第１強磁性層群４０ａに比べて十分ハードになるように設計してもよいし、逆にソフトになるように設計してもよい。いずれの場合も磁壁の導入手順、すなわち初期化方法は図９Ａ及び図９Ｂを用いて説明した方法と同様であるので省略する。

次に、図１２に示された構造の製造方法について説明する。図１３Ａ〜図１３Ｆは、本発明の実施の形態に係る磁気メモリ素子における第１の変形例の第２の形態を製造する方法の一例を示す断面図である。図１２に示されるような構造は図１３Ａ〜図１３Ｆに示されるインテグレーションプロセスによって製造することができる。はじめに、層間絶縁層１１０に埋設され下配線へと接続されたビア（Ｖｉａ）が露出する基板上に、導電層５０となる層５０Ａを堆積させる（図１３Ａ）。次に、成膜された層５０Ａをパターニングして導電層５０を形成し、続いて磁化固定層群４０となる層４０−２Ａ、４０−１Ａを順次堆積させる（図１３Ｂ）。このとき、導電層５０が形成されているため、導電層５０の上部は他の場所と比べて最表面の高さが高くなる。次に、成膜された層４０−２Ａ、４０−１Ａをパターニングして第１磁化固定層群４０ａ（第２強磁性層４０ａ−２、第１強磁性層４０ａ−１）、第２磁化固定層群４０ｂ（第２強磁性層４０ｂ−２、第１強磁性層４０ｂ−１）を形成し、続いて層間絶縁層１２０（例示：ＳｉＯ_２）を堆積する。これにより、導電層５０、第１磁化固定層群４０ａ及び第２磁化固定層群４０ｂが層間絶縁層１２０に埋め込まれる（図１３Ｃ）。

次に、図１３Ｃの状態から化学機械研磨（ＣＭＰ）やイオンビームエッチング（ＩＢＥ）によって研磨、エッチバックを行い、第１磁化固定層群４０ａ、第２磁化固定層群４０ｂの頭出しを行う。ここで注目すべきは、ＣＭＰを行うことによって平滑な表面が得られることである。これによって導電層５０の膜厚と第１磁化固定層群４０ａの合計膜厚との和と、第２磁化固定層群４０ｂの合計膜厚とを等しく形成することができる。また、第１の変形例の第２の形態においては特に、第１磁化固定層群４０ａの部分のみは単一の強磁性層（第２磁化固定層群４０ｂにおける強磁性層４０ｂ−２に相当）となるようにエッチバックを行う（第２磁化固定層群４０ｂにおける第１強磁性層４０ｂ−１に相当する層はエッチングにより除去される）。これによって第１磁化固定層群４０ａは単一の強磁性層となり、一方で第２磁化固定層群４０は第１強磁性層４０ｂ−１、第２強磁性層４０ｂ−２から構成される構造を形成することができる。第１磁化固定層群４０ａ、第２磁化固定層群４０ｂの頭出しを行った後、磁化自由層１０、非磁性層２０、リファレンス層３０となる層１０Ａ、２０Ａ、及び３０Ａを順次堆積させる（図１３Ｄ）。次に、成膜された層３０Ａ及び２０Ａをパターニングしてリファレンス層３０及び非磁性層２０を形成し、続いて層間絶縁層１３０を堆積する（図１３Ｅ）。最後に、成膜された層１０Ａを層間絶縁層１３０と共にパターニングして磁化自由層１０を形成し、層間絶縁層１４０を堆積する（図１３Ｆ）。以上の工程により、図１２に示されたような構造を形成することができる。

次に、図１４は、本発明の実施の形態に係る磁気メモリ素子における第１の変形例の第３の形態の構造を示すｘ−ｚ断面図である。この第３の形態の磁気メモリ素子７０においては、図１Ａで示された形態と同じく、第１磁化固定層群４０ａも第２磁化固定層群４０ｂも単一の強磁性体により構成される。ただし、第１磁化固定層群４０ａ及び第２磁化固定層群４０ｂのうちのいずれか一方でｘ−ｚ断面において突出部が設けられる。図１４では、第２磁化固定層群４０ｂに突出部４０ｂ−ｚが設けられる例が示されている。また、導電層５０の断面形状には任意性があるが、ここにも図示されているように突出部５０−ｚが設けられてもよい。なお、この場合も導電層５０の膜厚と第１磁化固定層群４０ａの合計膜厚との和が、第２磁化固定層群４０ｂの合計膜厚と等しくなるように形成されることが好ましい。

図１４に示されるような第１磁化固定層群４０ａと第２磁化固定層群４０ｂのいずれか一方に突出部が設けられる構造を用いることによっても磁化自由層１０に磁壁を容易に導入することができる。このメカニズムは以下のようにして説明される。すなわち第２磁化固定層群４０ｂに突出部４０ｂ−ｚが設けられるとき、この突出部４０ｂ−ｚは磁気的にソフトになる。従って図１４に示された構造において、初めに＋ｚ方向に十分大きな磁界Ｈを印加して第１磁化固定層群４０ａ、第２磁化固定層群４０ｂ、磁化自由層１０のすべてを＋ｚ方向に磁化した後、適当な大きさの磁界（＜Ｈ）を−ｚ方向に印加すると、突出部４０ｂ−ｚの磁化は−ｚ方向に磁化反転が起こり、これにつられて第２磁化固定層群４０ｂの残りの部分も−ｚ方向に磁化反転が起こる。厳密に言うと、はじめに突出部４０ｂ−ｚで磁化反転が起こり、突出部４０ｂ−ｚと残りの部分の間で磁壁が形成された後、その磁壁が残りの部分を伝播して第２磁化固定層群４０ｂ全体が−ｚ方向へと反転する。次に、第２磁化固定層群４０ｂが反転すると、第２磁化固定層群４０ｂと磁気的に結合している磁化自由層１０における第２磁化固定領域１１ｂの磁化が反転し、磁化自由層１０において磁化自由領域１２と第２磁化固定領域１１ｂの境界に磁壁が形成される。

次に、図１４に示された構造の製造方法について説明する。図１５Ａ〜図１５Ｆは、本発明の実施の形態に係る磁気メモリ素子における第１の変形例の第３の形態を製造する方法の一例を示す断面図である。図１４に示されるような構造は図１５Ａ〜図１５Ｆに示されるインテグレーションプロセスによって製造することができる。、層間絶縁層１１０に埋設され下配線へと接続されたビア（Ｖｉａ）が露出する基板上に、導電層５０となる層５０Ａを堆積させる（図１５Ａ）。次に、成膜された層５０Ａをパターニングして導電層５０を形成し、続いて磁化固定層群４０となる層４０Ａを堆積させる（図１５Ｂ）。このとき導電層５０が形成されているため、導電層５０の上部は他の場所と比べて最表面の高さが高くなる。次に、成膜された層４０Ａをパターニングして第１磁化固定層群４０ａ、第２磁化固定層群４０ｂを形成し、続いて層間絶縁層１２０（例示：ＳｉＯ_２）を堆積する。これにより、導電層５０、第１磁化固定層群４０ａ及び第２磁化固定層群４０ｂが層間絶縁層１２０に埋め込まれる（図１５Ｃ）。なお、第３の形態においては第１磁化固定層群４０ａと第２磁化固定層群４０ｂの形状は最終的なサイズに比べて大きく形成しておく。

次に、図１５Ｃの状態から化学機械研磨（ＣＭＰ）やイオンビームエッチング（ＩＢＥ）によって研磨、エッチバックを行い、第１磁化固定層群４０ａ、第２磁化固定層群４０ｂの頭出しを行う。ここで注目すべきは、ＣＭＰを行うことによって平滑な表面が得られることである。これによって導電層５０の膜厚と第１磁化固定層群４０ａの合計膜厚との和と、第２磁化固定層群４０ｂの合計膜厚とを等しく形成することができる。第１磁化固定層群４０ａ、第２磁化固定層群４０ｂの頭出しを行った後、磁化自由層１０、非磁性層２０、リファレンス層３０となる層１０Ａ、２０Ａ、及び３０Ａを順次を堆積させる（図１５Ｄ）。次に、成膜された層３０Ａ及び２０Ａをパターニングしてリファレンス層３０及び非磁性層２０を形成し、続いて層間絶縁層１３０を堆積する（図１５Ｅ）。最後に、成膜された層１０Ａを層間絶縁層１３０と共にパターニングして磁化自由層１０を形成し、層間絶縁層１４０を堆積する（図１３Ｆ）。ここで磁化自由層１０のパターニングを行う際、第１磁化固定層群４０ａ、第２磁化固定層群４０ｂも同形状でパターニングを行う。すなわち例えば磁化自由層１０をＩＢＥによってパターニングする場合には、磁化自由層１０のエッチングに続いて第１磁化固定層群４０ａ、第２磁化固定層群４０ｂもエッチングする。そしてこのエッチングの際、第２磁化固定層群４０ｂに突出部４０ｂ−ｚが形成されるようにエッチングを途中でストップする。以上の工程により、図１４に示されたような構造を形成することができる。

１１．第２の変形例
図１６Ａ〜図１６Ｄは、本発明の実施の形態に係る磁気メモリ素子７０の第２の変形例の構造を模式的に示している。図１６Ａはその斜視図を、図１６Ｂはｘ−ｚ断面図を、図１６Ｃはｙ−ｚ断面図を、図１６Ｄはｘ−ｙ断面図をそれぞれ示している。第２の変形例は当該磁気メモリ素子７０の読み出し方法に関する。

この第２の変形例の磁気メモリ素子７０は、磁化自由層１０と非磁性層２０とリファレンス層３０と磁化固定層群４０と第１導電層５０と第２導電層６０と補助磁化自由層１０ａとを具備する。磁化自由層１０、磁化固定層群４０の構造、磁化構造は図１Ａ〜図１Ｃを用いて説明された形態と同一であるので説明は省略する。また第１導電層５０は図１Ａ〜図１Ｃにおける導電層５０と同一であるのでこれも説明は省略する。

この第２の変形例の磁気メモリ素子７０においては、非磁性層２０とリファレンス層３０が磁化自由層１０に対して離れて設けられ、その間に第２導電層６０と補助磁化自由層１０ａが挿入されることを特徴とする。補助磁化自由層１０ａは面内磁気異方性を有する強磁性体により構成される。また補助磁化自由層１０ａは反転可能な磁化を有する。そして補助磁化自由層１０ａはｘ−ｙ面内において磁化自由層１０における磁化自由領域１２からずれるようにして設けられる。図１６Ｄでは、このズレの方向は＋ｙ方向であるものとして描かれている。一般的には補助磁化自由層１０ａは磁化自由領域１２に対して、ｘ−ｙ面内の任意の第１の方向にずれるようにして設けられる。非磁性層２０は非磁性体から構成され、好適には非磁性の絶縁体から構成される。またリファレンス層３０は強磁性体から構成される。なお、第２の変形例においてはリファレンス層３０は面内磁気異方性を有する強磁性体により構成される。またリファレンス層３０は面内の一方向において固定された磁化を有する。この磁化の固定方向は補助磁化自由層１０ａの磁化自由領域１２からのズレの方向である第１の方向に平行であることが好ましく、少なくとも第１の方向成分を有している必要がある。第２導電層６０は導電性の材料により構成される。そして好適には磁化自由層１０、第２導電層６０、補助磁化自由層１０ａ、非磁性層２０、リファレンス層３０はこの準に積層して設けられる。補助磁化自由層１０ａ、非磁性層２０、リファレンス層３０により磁気トンネル接合（ＭＴＪ）が形成される。

第２の変形例においては補助磁化自由層１０ａの磁化は磁化自由領域１２の磁化と磁気的に結合している。言い換えると補助磁化自由層１０ａは磁化自由領域１２の磁化方向に応じてその向きを変えることができる。そして補助磁化自由層１０ａの磁化の方向を補助磁化自由層１０ａ、非磁性層２０、リファレンス層３０から構成されるＭＴＪを用いて読み出すことができる。すなわち補助磁化自由層１０ａは磁化自由領域１２のセンサーとして機能する。

図１７Ａ及び図１７Ｂは、本発明の実施の形態に係る磁気メモリ素子における第２変形例での“０”、“１”それぞれのメモリ状態における磁化の状態を模式的に示す断面図である。図１７Ａ及び図１７Ｂのように補助磁化自由層１０ａが＋ｙ方向にずれて設けられる場合を考える。ここで、図１７Ａのように磁化自由領域１２が＋ｚ方向に磁化している場合（“０”状態）、補助磁化自由層１０ａの位置においては磁化自由領域１２からの漏洩磁界は＋ｙ方向となる。従って、補助磁化自由層１０ａの磁化は＋ｙ方向成分をとることになる。逆に、図１７Ｂのように磁化自由領域１２が−ｚ方向に磁化している場合（“１”状態）、補助磁化自由層１０ａの位置においては磁化自由領域１２からの漏洩磁界は−ｙ方向となる。従って、補助磁化自由層１０ａの磁化は−ｙ方向成分をとることになる。ここで、リファレンス層３０がこの場合の第１の方向である＋ｙ方向に固定されていれば、図１７Ａ、図１７Ｂの状態においてＭＴＪの磁化配置はそれぞれ平行、反平行となるので、低抵抗状態、高抵抗状態として読み出すことができる。

上述のように、本実施の形態においては磁化自由層１０は垂直磁気異方性を有する材料で構成されることが好ましいが、第２の変形例で説明したように磁化自由層１０において垂直方向の磁化として格納された情報を面内磁気異方性を有するＭＴＪによって読み出すことも可能である。

面内磁気異方性を有するＭＴＪによって情報を読み出すことにより、読み出し信号強度となるＴＭＲ比として大きな値を得ることができる。これは近年Ｃｏ−Ｆｅ−Ｂ／ＭｇＯ系のＭＴＪにおいて５００％を超えるＴＭＲ比が報告されているが、このような高ＴＭＲ比を発現することのできる材料を用いることができるためである。

次に、第２の実施の形態において用いることのできる材料について説明する。補助磁化自由層１０ａには面内磁気異方性を有する強磁性体を用いることができ、具体的にはＣｏ−Ｆｅ−Ｂ合金などが例示される。また非磁性層２０には非磁性体を用いることができ、Ｍｇ−Ｏなどが例示される。リファレンス層３０には面内磁気異方性を有する強磁性体を用いることができ、具体的にはＣｏ−Ｆｅ−Ｂ合金などが例示される。第２導電層６０には導電性の材料を用いることができ、具体的にはＴａ、Ｗ、Ｔｉ、Ｒｕ、Ｃｕ、Ａｌなどが例示される。

また、図１６Ａ〜図１６Ｄ、図１７Ａ〜図１７Ｂでは、第２導電層６０、補助磁化自由層１０ａ、非磁性層２０、及びリファレンス層３０は、磁化自由層１０に対して＋ｚ方向、すなわち基板と反対側に設けられる例が示されているが、これは−ｚ方向、すなわち基板側に設けられてもよい。また補助磁化自由層１０ａの磁化自由領域１２に対するズレの方向である第１の方向は＋ｙ方向として描かれているが、これはｘ−ｙ面内においてどの方向であっても構わない。

１２．第３の変形例
図１８及び図１９は、本発明の実施の形態に係る磁気メモリ素子７０の第３の変形例の構造を模式的に示す断面図である。本実施の形態においては磁化自由層１０における第１磁化固定領域１１ａと第２磁化固定領域１１ｂとはそれぞれ第１磁化固定層群４０ａと第２磁化固定層群４０ｂと磁気的に結合していることを説明した。ここで、磁化自由層１０と第１磁化固定層群４０ａ、第２磁化固定層群４０ｂは隣接していなくてもよい。具体的には図１８に示されているように磁化自由層１０の下面に隣接して下地層１５が設けられてもよい。また、図１９に示されているように磁化固定層群４０の上面に隣接してキャップ層４１が設けられていてもよい。

磁化自由層１０、磁化固定層群４０に隣接させて下地層１５、キャップ層４１を設けることによって、磁気特性を保護し、その特性を向上することができる。

下地層１５には様々な材料を用いることができ、また複数の材料の積層膜として構成されてもよい。ここで先に磁化自由層１０にＣｏ／Ｎｉ積層膜を用いることで制御性の高い電流誘起磁壁移動を実現できることを述べたが、Ｃｏ／Ｎｉ積層膜に良好な垂直磁気異方性を発現させるためには、その下地層としてＴａ／Ｐｔ積層膜を用いることが好ましい。つまり下地層１５の好適な材料の一つとしてＴａ／Ｐｔが例示される。

またキャップ層４１は過度に抵抗が大きくない限り、様々な材料を用いることができる。具体的にはＴａなどが例示される。

なお、これまで説明された実施の形態及びその各変形例の全ての技術は、技術的矛盾が発生しない限り、その一つ又は複数を組み合わせて実施の形態や他の変形例に適用することが可能である。

本発明の産業上の利用可能性として、携帯電話、モバイルパソコンやＰＤＡに使用される不揮発性の半導体メモリ装置や、自動車などに使用される不揮発性メモリ内蔵のマイコンが挙げられる。

以上説明されたように、本発明では電流誘起磁壁移動現象を書き込み方法に採用したＭＲＡＭにおいて、第１磁化固定層群４０ａ及び第２磁化固定層群４０ｂの構成、あるいはその周辺構成を工夫することにより、磁壁移動の起こる磁性層（磁化自由層）に容易に磁壁を導入することが可能となる。特に、磁壁移動の起こる磁性層（磁化自由層１０）に対して下側に前述の第１磁化固定層群４０ａ、第２磁化固定層群４０ｂを設ける構成において、下部の配線と良好なコンタクトを保ち、また磁化自由層１０を堆積させる面を平滑に保った上で、磁化自由層１０に容易に磁壁を導入することが可能となる。

本発明は上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変形又は変更され得ることは明らかである。

１０ 磁化自由層
１０Ａ、２０Ａ、３０Ａ、４０Ａ、４０−１Ａ、４０−２Ａ、４０−３Ａ、５０Ａ 層
１１ａ 第１磁化固定領域
１１ｂ 第２磁化固定領域
１２ 磁化自由領域
１５ 下地層
２０ 非磁性層
３０ リファレンス層
４０ 磁化固定層群
４０ａ 第１磁化固定層群
４０ｂ 第２磁化固定層群
４０ｂ−１、４０ａ−１ 第１強磁性層
４０ｂ−２、４０ａ−２ 第２強磁性層
４０ｂ−３、４０ａ−３ 結合層
４１ キャップ層
５０ （第１）導電層
６０ 第２導電層
７０ 磁気メモリ素子
８０ 磁気メモリセル
９０ 磁気メモリ
９１ メモリセルアレイ
９２ Ｘドライバ
９３ Ｙドライバ
９４ コントローラ
１１０、１２０、１３０、１４０ 層間絶縁層

Claims (11)

1. 磁化自由層と、
   非磁性層と、
   前記非磁性層に隣接したリファレンス層と、
   磁化固定層群と、
   導電層とを具備し、
   前記磁化自由層は、
   垂直磁気異方性を有する強磁性体により構成され、
   第１磁化固定領域と、
   第２磁化固定領域と、
   前記第１磁化固定領域と前記第２磁化固定領域とに隣接した磁化自由領域とを備え、
   前記第１磁化固定領域及び前記第２磁化固定領域は、互いに反平行方向に固定された磁化を有し、
   前記磁化固定層群は、
   前記第１磁化固定領域と磁気的に結合した第１磁化固定層群と、
   前記第２磁化固定領域と磁気的に結合した第２磁化固定層群とを備え、
   前記導電層は、前記第１磁化固定層群に隣接する
   磁気メモリ素子。
2. 請求項１記載の磁気メモリ素子であって、
   前記導電層の膜厚と前記第１磁化固定層群の合計膜厚との和は、前記第２磁化固定層群の合計膜厚に等しい
   磁気メモリ素子。
3. 請求項２記載の磁気メモリ素子であって、
   前記導電層、前記磁化固定層群、前記磁化自由層が基板側からこの順に積層して設けられる
   磁気メモリ素子。
4. 請求項３記載の磁気メモリ素子であって、
   前記磁化固定層群が垂直磁気異方性を有する強磁性体を含有する
   磁気メモリ素子。
5. 請求項１乃至４のいずれか一項に記載の磁気メモリ素子であって、
   前記第１磁化固定層群と前記第２磁化固定層群の少なくとも一方は、
   第１強磁性層と、
   第２強磁性層と、
   前記第１強磁性層と前記第２強磁性層とに隣接した結合層とを含む
   磁気メモリ素子。
6. 請求項１乃至４のいずれか一項に記載の磁気メモリ素子であって、
   前記第１磁化固定層群と前記第２磁化固定層群の少なくとも一方は、
   第１強磁性層と、
   前記第１強磁性層に隣接した第２強磁性層とを含む
   磁気メモリ素子。
7. 請求項１乃至４のいずれか一項に記載の磁気メモリ素子であって、
   前記第１磁化固定層群と前記第２磁化固定層群のいずれか一方は、突出部を有する
   磁気メモリ素子。
8. 請求項１乃至７のいずれか一項に記載の磁気メモリ素子であって、
   前記非磁性層は、前記磁化自由領域に隣接して設けられ、
   前記リファレンス層は、前記非磁性層に隣接して前記磁化自由領域とは反対側に設けられる
   磁気メモリ素子。
9. 請求項１乃至７のいずれか一項に記載の磁気メモリ素子であって、
   前記磁化自由領域から基板平行平面において第１の方向にずれるようにして設けられた補助磁化自由層を更に具備し、
   前記非磁性層は、前記補助磁化自由層に隣接して設けられ、
   前記リファレンス層は、前記非磁性層に隣接して前記補助磁化自由層とは反対側に設けられる
   磁気メモリ素子。
10. 請求項１乃至９のいずれか一項に記載の複数の磁気メモリ素子を具備する磁気メモリ。
11. 隣り合う第１ビア及び第２ビアのうち、前記第１ビア上に導電層を形成するプロセスと、
    前記導電層及び前記第２ビアを覆うように磁性層を形成するプロセスと、
    前記磁性層をパターニングして、前記導電層及び前記第２ビア上にそれぞれ第１磁化固定層群及び第２磁化固定層群を形成するプロセスと、
    前記導電層、前記第１磁化固定層群、及び前記第２磁化固定層群を絶縁層で埋め込むプロセスと、
    ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）により平坦化して、前記第１磁化固定層群及び前記第２磁化固定層群の頭出しを行うプロセスと、
    磁化自由層と、非磁性層と、リファレンス層とを形成するプロセスとを具備する
    磁気メモリの製造方法。

Images