JP5397224B2 - 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ、及びその初期化方法 - Google Patents
磁気抵抗効果素子、及び磁気ランダムアクセスメモリ、及びその初期化方法 Download PDFInfo
- Publication number
- JP5397224B2 JP5397224B2 JP2009536017A JP2009536017A JP5397224B2 JP 5397224 B2 JP5397224 B2 JP 5397224B2 JP 2009536017 A JP2009536017 A JP 2009536017A JP 2009536017 A JP2009536017 A JP 2009536017A JP 5397224 B2 JP5397224 B2 JP 5397224B2
- Authority
- JP
- Japan
- Prior art keywords
- ferromagnetic layer
- layer
- domain wall
- ferromagnetic
- magnetization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Description
[非特許文献1]N. Sakimura, et al., “MRAM Cell Technology for Over 500MHz SoC,” 2006 Symposium on VLSI Circuits, Digest of Technical Papers, 2006, pp.136.
[特許文献1]特開2005−191032号公報
電流駆動磁壁移動現象を利用したMRAMは、一般的には反転可能な磁化を有する第1の磁性層において、その両端部の磁化が互いに略反平行となるように固定されている。このような磁化配置のとき、第1の磁性層内には磁壁が導入される。ここで、以下の非特許文献2で報告されているように、磁壁を貫通する方向に電流を流したとき、磁壁は伝導電子の方向に移動することから、第1の磁性層内に電流を流すことにより書き込みが可能となる。
[非特許文献2]A. Yamaguchi, et al., “Real−Space Observation of Current−Driven Domain Wall Motion in Submicron Magnetic Wires,” Physical Review Letters, 20 February, 2004, vol. 92, number 7, pp.077205.
電流駆動磁壁移動もある電流密度以上のときに起こることから、スピン注入磁化反転と同様にスケーリング性があると言える。これに加えて、電流駆動磁壁移動を利用したMRAM素子では、書き込み電流が絶縁層を流れることはなく、また書き込み電流経路と読み出し電流経路は別となるため、スピン注入磁化反転で挙げられるような上述の問題は解決されることになる。
(磁気メモリセルの構成)
本発明の第1実施形態に係る磁気抵抗効果素子80の主要な部分の構造を表す斜視図を図1に示す。また図1に示したx−y−z座標系におけるx−z断面図を図2に示す。本発明の第1実施形態に係る磁気抵抗効果素子80は、x方向に延伸して設けられる第1強磁性層10と、第1強磁性層10に隣接して設けられる絶縁層20と、絶縁層20に隣接して第1強磁性層10とは反対側に設けられる第2強磁性層30と、第1強磁性層10の両端付近に磁気的に接して設けられる第3強磁性層15を具備する。絶縁層20は、第1強磁性層10と第2強磁性層30に挟まれており、これら第1強磁性層10、絶縁層20、第2強磁性層30によって磁気トンネル接合(MTJ)が形成されている。
次に本発明の第1実施形態に係る磁気抵抗効果素子80の初期化方法について図3Aから図3C、および図4Aから図4Cを用いて説明する。当該磁気抵抗効果素子80では、第1強磁性層10に磁壁を導入する必要があり、図3Aから図3C、および図4Aから図4Cはその過程を示している。なお、図3Aから図3C、および図4Aから図4Cでは第1強磁性層10と第3強磁性層15のみが示されている。
次に本発明の第1実施形態に係る磁気抵抗効果素子80への情報の書き込み方法について図5Aと図5Bを用いて説明する。図5A、図5Bには当該磁気抵抗効果素子80における異なるメモリ状態(“0”状態と“1”状態)での磁化状態がx−z断面で模式的に示されている。図に示されているように、“0”状態では第1強磁性層10の中央部が紙面上向きに(図5A)、“1”状態は第1強磁性層10の中央部が紙面下向きに(図5B)磁化しているものと定義する。ただし、磁化方向とメモリ状態に関する定義が上述の限りでないことは言うまでもない。
A. Thiaville, et al., “Micromagnetic understanding of current−driven domain wall motion in patterned nanowires,” Europhysics Letters, 23 February 2005 (published online), vol. 69, Number 6, pp.990−996.
この文献によれば、左辺を磁化の時間変化(∂m/∂t)としたとき、右辺は[1]磁界によるトルクを表す項、[2]ダンピング項、[3]断熱スピントルク項、[4]非断熱スピントルク項により構成される。ここでマイクロマグネティクス計算から垂直磁気異方性を有する材料で形成される磁壁は1×108[A/cm2]程度の電流密度においても[3]の断熱スピントルク項により駆動され、一方で面内磁化膜の場合には1×108[A/cm2]程度の電流密度では[4]の非断熱スピントルク項がなければ磁壁は駆動されないことがわかった。ここで[3]の断熱スピントルク項による磁壁駆動の場合、過度に大きくないピニングのときには、ピニング磁界に依存せずに磁壁はピンサイトからデピンできることが知られている。
[数1]
また右側の縦軸にはMS=500[emu/cm3]、P=0.5とした場合の電流密度jの値が示されている。一般的に1×108[A/cm2]以上の電流密度を用いる場合、エレクトロンマイグレーション等の影響が顕在化するため、素子への適用は現実的ではない。図6を見ると膜厚が20nm以下のときデピンに要する電流密度は1×108[A/cm2]以下になっていることから、垂直磁化膜を用いた磁壁移動型MRAMを製造する上では、第1強磁性層10の膜厚の上限は20nmと言える。
次に本発明の第1実施形態に係る磁気抵抗効果素子80からの情報の読み出しについて図8Aと図8Bを用いて説明する。これまでに述べたように、本実施形態では第1強磁性層10の磁化方向で情報を記憶し、また第1強磁性層10の中央部は絶縁層20を介して第2強磁性層30に接続される。本発明に係る磁気抵抗効果素子80では情報の読み出しに磁気抵抗効果を利用する。すなわち、図8Aと図8Bの場合、第1強磁性層10と、第1強磁性層10に絶縁層20を介して接続された第2強磁性層30の間で電流を流すことによりメモリ状態を読み出すことができる。例えば図8Aのように第1強磁性層10の中央部の磁化の向きと第2強磁性層30の磁化の向きが平行のときには低抵抗状態が実現される。一方図8Bのように第1強磁性層10の中央部の磁化の向きと第2強磁性層30の磁化の向きが反平行のときには高抵抗状態が実現される。
本実施形態によれば、熱安定性、外乱磁界耐性に優れ、且つ書き込みに要する電流が低減され、さらにスケーリング性に優れた磁気ランダムアクセスメモリを容易な製造プロセスで提供することができる。これは、第1強磁性層10の磁化方向が垂直方向を向き、且つその膜厚が低減され、さらに第1強磁性層10に隣接して、膜面垂直方向に磁気異方性を有する第3強磁性層15が設けられることに因っている。ここでは、面内磁化膜を用いた磁壁移動で書き込みを行う磁気ランダムアクセスメモリと、垂直磁化膜を用いた磁壁移動で書き込みを行う磁気ランダムアクセスメモリでの素子の特性について概算して比較した結果を示す。
次に本発明の第1実施形態に係る磁気メモリセル90の回路構成、及びレイアウト方法について図9、図10、及び図11を用いて説明する。
ここでは各層の材料について例示する。なお、ここで示される材料は全て例であり、実際には図2に示されるような磁化状態が実現できればいかなる材料を用いてもよい。
図12Aと図12Bは本発明の第1実施形態に係る磁気抵抗効果素子80の第1の変形例の構造を模式的に示している。第1の変形例では、第1強磁性層10の中に磁壁のピンサイト12が形成される。
図13Aから図13Dは本発明の第1実施形態に係る磁気抵抗効果素子80の第2の変形例の構造を模式的に示している。第2の変形例は、第1強磁性層10の形状に関し、これによって安定した2値状態が実現される。
図14Aと図14B、および図15Aから図15Dは本発明の第1実施形態に係る磁気抵抗効果素子80の第3の変形例の構造を模式的に示している。第3の変形例は、第1強磁性層10と第3強磁性層15の位置関係、及び大小関係に関する。
図16Aと図16Bは本発明の第1実施形態に係る磁気抵抗効果素子80の第4の変形例の構造を模式的に示している。第4の変形例は、第3強磁性層15の断面形状に関する。
図17は本発明の第1実施形態に係る磁気抵抗効果素子80の第5の変形例の構造を模式的に示している。第5の変形例は第1強磁性層10の断面形状に関する。第1強磁性層10の断面形状は任意である。但し、図17に示されるように台形状の断面形状を有し、x−z断面で形成される台形において、第3強磁性層15側の辺が第3強磁性層15とは反対側の辺よりも長く設計されることが好ましい。これは、図17のような台形状の断面形状を有している場合には、図3Aから図3Cで示される第1の初期化過程がより容易に進行するためである。
図18Aと図18Bは本発明の第1実施形態に係る磁気抵抗効果素子80の第6の変形例の構造を模式的に示している。第6の変形例では第1強磁性層10と第3強磁性層15の間に導電層116が設けられる。
図19は本発明の第1実施形態に係る磁気抵抗効果素子80の第7の変形例の構造を模式的に示している。第7の変形例では第3強磁性層15の第1強磁性層10と隣接しない面の少なくとも一部分に隣接してピニング層40が設けられる。
図20は本発明の第1実施形態に係る磁気抵抗効果素子80の第8の変形例の構造を模式的に示している。第8の変形例は、絶縁層20と第1強磁性層10との界面、或いは第2強磁性層30との界面のうちの少なくとも一部分に高分極層70または高分極層71が挿入されることを特徴とする。
図21は本発明の第1実施形態に係る磁気抵抗効果素子80の第9の変形例の構造を模式的に示している。第9の変形例は第3強磁性層15と第2強磁性層30の位置関係に関する。図1から図20では第3強磁性層15と第2強磁性層30は第1強磁性層10に対して互いに反対側の面に配置される例を示したが、この位置関係は任意であり、例えば図21のように第1強磁性層10の同じ面に隣接していてもよい。
図22は本発明の第1実施形態に係る磁気抵抗効果素子80の第10の変形例の構造を模式的に示している。第10の変形例は、第1強磁性層10の少なくとも第3強磁性層15と接する部分以外の面が、絶縁層20を介して、第2強磁性層30に接続されることを特徴とする。
図23Aと図23Bは本発明の第1実施形態に係る磁気抵抗効果素子80の第11の変形例の構造を模式的に示している。第11の変形例は第1強磁性層10、絶縁層20、及び第2強磁性層30の積層順に関する。図11では第1強磁性層10は第2強磁性層30に対して基板110側に配置されるが、本変形例では第2強磁性層30が第1強磁性層10に対して基板側に配置される。
図24Aと図24Bは本発明の第1実施形態に係る磁気抵抗効果素子80の第12の変形例の構造を模式的に示している。図24Aは第12の変形例の斜視図である。図24Bはその平面図である。第12の変形例では第1強磁性層10は第1の方向(図中のx軸方向)に延伸して設けられる磁壁移動部10cと、磁壁移動部10cの一方の端部に接続して第2の方向(図中の+y方向)に略平行に延伸して設けられる第1の磁化固定部10aと、磁壁移動部10cの他方の端部に接続して第2の方向とは反平行方向(図中の−y方向)に略平行に延伸して設けられる第2の磁化固定部10bにより構成される。また第1の磁化固定部10a、第2の磁化固定部10bにはそれぞれ第1の第3強磁性層15a、第2の第3強磁性層15bが隣接してかつ同じ面に設けられる。また図では省略されているが、磁壁移動部10cには絶縁層が隣接し、さらに前記絶縁層に隣接して第2強磁性層が設けられる。
第11の変形例や、この後述べられる第2実施形態で示されるように、本発明の実施形態では第1強磁性層10の形状や第1強磁性層10と第3強磁性層15の位置関係には任意性がある。ところで本発明の実施形態においては、第1強磁性層10に第3の強磁性層15が磁気的に隣接し、膜面長手方向への磁界を印加することにより、メモリ状態の初期化を行うことが特徴である。ここでは膜面長手方向への初期化が可能な第1強磁性層10の好適な形状、第3強磁性層15の第1強磁性層10に対する好適な位置、及び第1の初期化過程における外部磁界の印加方向に関する好適な条件について主に図2、図24Aと図24Bを用いて説明する。
(磁気メモリセルの構成)
本発明の第2実施形態に係る磁気抵抗効果素子80の主要な部分の構造を表す斜視図を図26に示す。また図26に示したx−y−z座標系におけるx−z断面図を図27に示す。本発明の第2実施形態に係る磁気抵抗効果素子80は、x方向に延伸して設けられる第1強磁性層10と、第1強磁性層10に隣接して設けられる絶縁層20と、絶縁層20に隣接して第1強磁性層10とは反対側に設けられる第2強磁性層30と、第1強磁性層10の両端付近に磁気的に接して設けられる第3強磁性層15と、第1強磁性層10の両端付近で、且つ第3強磁性層15よりも内側において、第1強磁性層10に電気的に接して設けられる電極層200を具備する。絶縁層20は、第1強磁性層10と第2強磁性層30に挟まれており、これら第1強磁性層10、絶縁層20、第2強磁性層30によって磁気トンネル接合(MTJ)が形成されている。
次に本発明の第2実施形態に係る磁気抵抗効果素子80の初期化方法について図28Aから図28C、および図29Aから図29Cを用いて説明する。当該磁気抵抗効果素子80では、第1強磁性層10に磁壁を導入する必要があり、図28Aから図28C、および図29Aから図29Cはその過程を示している。なお、これらの図では第1強磁性層10、第3強磁性層15、及び電極層200のみが示されている。
次に本発明の第2実施形態に係る磁気抵抗効果素子80への情報の書き込み方法について図30Aと図30Bを用いて説明する。図30A、図30Bには当該磁気抵抗効果素子80における異なるメモリ状態(“0”状態と“1”状態)に対応する磁化状態がx−z断面で模式的に示されている。図に示されているように、“0”状態では第1強磁性層10の中央部が紙面上向きに(図30A)、“1”状態は第1強磁性層10の中央部が紙面下向きに(図30B)磁化しているものと定義する。ただし、磁化方向とメモリ状態に関する定義が上述の限りでないことは言うまでもない。
さらに書き込み特性をより安定化させるためには、図12Aと図12Bに示されるような磁壁の安定点を第1強磁性層10と電極層200との接点付近に意図的に形成してもよい。
本発明の第2実施形態に係る磁気抵抗効果素子80からの情報の読み出し方法は、第1実施形態と同様に磁気抵抗効果を利用して行う。その方法は第1実施形態と共通するのでここでは省略する。
図31は本発明の第2実施形態に係る磁気抵抗効果素子80の第1の変形例の構造を模式的に示している。第1の変形例では、第3強磁性層15と電極層200が第1強磁性層10の異なる面に隣接して設けられる。また第1強磁性層10と第3強磁性層15は磁気的に結合していればよく、その間に異なる層が挿入されてもよい。
図32は本発明の第2実施形態に係る磁気抵抗効果素子80の第2の変形例の構造を模式的に示している。前述のように第1強磁性層10と第3強磁性層15は磁気的に結合していればよく、空間的には離れていてもよい。第2の変形例においては、第1強磁性層10と第3強磁性層15は空間的に隔離して設けられる。
図33Aと図33Bは本発明の第2実施形態に係る磁気抵抗効果素子80の第3の変形例の構造を模式的に示している。図33Aと図33Bでは、複数のセルがx−z断面図で示されている。第3の変形例においては第3強磁性層15が隣接するビット間(隣接するメモリセル間)で共有される。ここで、図33Aのように第3強磁性層15は隣接する第1強磁性層10に対して空間的に接して設けられてもよいし、図33Bのように空間的に隔離されて設けられてもよい。なお、図33Aに示されるように空間的に接して設けられる場合、第3強磁性層15の材料としては電気抵抗の大きな強磁性薄膜が用いられることが望ましい。これは、書き込み電流が隣り合うビットに流れることを防ぐためである。電気抵抗の大きな強磁性薄膜としては、Co−Pt−CrとSiO2のグラニュラー膜などが例示される。第3の変形例では第3強磁性層15を共有することにより、セル面積が低減される。
この他、第2実施形態においても第1実施形態で挙げたような変形例を用いることができる。例えば、磁壁の安定点を形成するために、図12Aと図12Bに示されるようなノッチや段差を設けてもよく、また安定動作のために図13Aから図13Dのように第1強磁性層10の平面形状を適切に設計することができる。また図24Aと図24B、および図25Aと図25Bに示されるように第1強磁性層10が屈折した平面形状を有し、第1の磁化固定部10aから磁壁移動部10cを通って第2の磁化固定部10bへ向かう各部位の中央線において、第1強磁性層10は第3強磁性層15と隣接する領域よりも内側で電極層200と隣接してもよい。この他にも様々な組み合わせが可能となるが、説明が重複するので省略する。
Claims (3)
- 第1強磁性層と、
前記第1強磁性層の第1表面側に配置される絶縁層と、
前記絶縁層の前記第1強磁性層とは反対側に配置される第2強磁性層と、
前記第1強磁性層の長手方向の端部付近に配置され前記第1強磁性層と磁気的に接続する第3強磁性層と、
前記第1強磁性層の長手方向の端部付近に配置され前記第1強磁性層と磁気的に接続する第4強磁性層
とを具備し、
前記第1強磁性層、前記第2強磁性層、前記第3強磁性層及び前記第4強磁性層は、それぞれの膜面に対して水平よりも垂直に近い磁気異方性を有し、
前記第1強磁性層が台形状の断面形状を有し、
前記台形は、前記第3強磁性層側の辺が、前記第3強磁性層側と反対側の辺よりも長い
磁気抵抗効果素子。 - 磁気抵抗素子の初期化方法であって、
前記磁気抵抗素子は、
第1強磁性層と、
前記第1強磁性層の第1表面側に配置される絶縁層と、
前記絶縁層の前記第1強磁性層とは反対側に配置される第2強磁性層と、
前記第1強磁性層の長手方向の端部付近に配置され前記第1強磁性層と磁気的に接続する第3強磁性層と、
前記第1強磁性層の長手方向の端部付近に配置され前記第1強磁性層と磁気的に接続する第4強磁性層
とを具備し、
前記第1強磁性層、前記第2強磁性層、前記第3強磁性層及び前記第4強磁性層は、それぞれの膜面に対して水平よりも垂直に近い磁気異方性を有し、
前記磁気抵抗素子の膜面に平行な方向に外部磁界を印加するステップと、
前記外部磁界の向きを前記膜面に平行な方向から異なる方向に変えることによって前記第1強磁性層内に磁壁を導入するステップ
とを具備する磁気抵抗素子の初期化方法。 - 磁気抵抗効果素子の初期化方法であって、
前記磁気抵抗効果素子は、
第1強磁性層と、
前記第1強磁性層の第1表面側に配置される絶縁層と、
前記絶縁層の前記第1強磁性層とは反対側に配置される第2強磁性層と、
前記第1強磁性層の長手方向の端部付近に配置され前記第1強磁性層と磁気的に接続する第3強磁性層と、
前記第1強磁性層の長手方向の端部付近に配置され前記第1強磁性層と磁気的に接続する第4強磁性層
とを具備し、
前記第1強磁性層が、
第1の方向に延伸する磁壁移動部と、
前記磁壁移動部の第1の端部に接続して、前記第1の端部から第2の方向に延伸する第1の磁化固定部と、
前記磁壁移動部の第2の端部に接続して、前記第2の端部から第3の方向に延伸する第2の磁化固定部とを含み、
前記第2の方向と前記第3の方向とは反平行な成分である第1の成分を有し、
前記第1の磁化固定部には前記第3強磁性層が隣接して配置され、
前記第2の磁化固定部には前記第4強磁性層が隣接して配置され、
前記第1強磁性層の膜厚方向の中心を通る面である第1の面の、積層方向における平均高さZ1と、
前記第3強磁性層の膜厚方向の中心を通る面である第2の面の、積層方向における平均高さZ2と、
前記第4強磁性層の膜厚方向の中心を通る面である第3の面の、積層方向における平均高さZ3の間に、以下の(1)と(2)
(1)Z1<Z2且つZ1<Z3
(2)Z1>Z2且つZ1>Z3
のうちの一方の関係が満たされ、
前記第1の成分に略平行な方向に磁界を印加するステップと、
前記磁界の向きを前記磁気抵抗効果素子の膜面に平行な方向から異なる方向に変えることによって前記第1強磁性層内に磁壁を導入するステップ
とを具備する磁気抵抗効果素子の初期化方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009536017A JP5397224B2 (ja) | 2007-10-04 | 2008-09-22 | 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ、及びその初期化方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007260590 | 2007-10-04 | ||
JP2007260590 | 2007-10-04 | ||
JP2009536017A JP5397224B2 (ja) | 2007-10-04 | 2008-09-22 | 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ、及びその初期化方法 |
PCT/JP2008/067091 WO2009044644A1 (ja) | 2007-10-04 | 2008-09-22 | 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ、及びその初期化方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009044644A1 JPWO2009044644A1 (ja) | 2011-02-03 |
JP5397224B2 true JP5397224B2 (ja) | 2014-01-22 |
Family
ID=40526072
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009536017A Active JP5397224B2 (ja) | 2007-10-04 | 2008-09-22 | 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ、及びその初期化方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5397224B2 (ja) |
WO (1) | WO2009044644A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101584099B1 (ko) * | 2009-08-19 | 2016-01-13 | 삼성전자주식회사 | 자성층을 구비한 트랙 및 이를 포함하는 자성소자 |
JP2011119537A (ja) * | 2009-12-04 | 2011-06-16 | Nec Corp | メモリセル及び磁気ランダムアクセスメモリ |
JP5775773B2 (ja) * | 2011-09-22 | 2015-09-09 | ルネサスエレクトロニクス株式会社 | 磁気メモリ |
JP7003991B2 (ja) * | 2017-04-14 | 2022-01-21 | Tdk株式会社 | 磁壁利用型アナログメモリ素子、磁壁利用型アナログメモリ、不揮発性ロジック回路及び磁気ニューロ素子 |
JP7098914B2 (ja) * | 2017-11-14 | 2022-07-12 | Tdk株式会社 | スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ |
CN110268515B (zh) * | 2018-01-12 | 2023-10-17 | Tdk株式会社 | 磁壁移动型磁记录元件及磁记录阵列 |
JP7419729B2 (ja) * | 2019-10-01 | 2024-01-23 | Tdk株式会社 | 磁壁移動素子及び磁気記録アレイ |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005191032A (ja) * | 2003-12-24 | 2005-07-14 | Toshiba Corp | 磁気記憶装置及び磁気情報の書込み方法 |
WO2005069368A1 (ja) * | 2004-01-15 | 2005-07-28 | Japan Science And Technology Agency | 電流注入磁壁移動素子 |
JP2006073930A (ja) * | 2004-09-06 | 2006-03-16 | Canon Inc | 磁壁移動を利用した磁気抵抗効果素子の磁化状態の変化方法及び該方法を用いた磁気メモリ素子、固体磁気メモリ |
WO2007020823A1 (ja) * | 2005-08-15 | 2007-02-22 | Nec Corporation | 磁気メモリセル、磁気ランダムアクセスメモリ、及び磁気ランダムアクセスメモリへのデータ読み書き方法 |
JP2007103663A (ja) * | 2005-10-04 | 2007-04-19 | Toshiba Corp | 磁気素子、記録再生素子、論理演算素子および論理演算器 |
-
2008
- 2008-09-22 JP JP2009536017A patent/JP5397224B2/ja active Active
- 2008-09-22 WO PCT/JP2008/067091 patent/WO2009044644A1/ja active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005191032A (ja) * | 2003-12-24 | 2005-07-14 | Toshiba Corp | 磁気記憶装置及び磁気情報の書込み方法 |
WO2005069368A1 (ja) * | 2004-01-15 | 2005-07-28 | Japan Science And Technology Agency | 電流注入磁壁移動素子 |
JP2006073930A (ja) * | 2004-09-06 | 2006-03-16 | Canon Inc | 磁壁移動を利用した磁気抵抗効果素子の磁化状態の変化方法及び該方法を用いた磁気メモリ素子、固体磁気メモリ |
WO2007020823A1 (ja) * | 2005-08-15 | 2007-02-22 | Nec Corporation | 磁気メモリセル、磁気ランダムアクセスメモリ、及び磁気ランダムアクセスメモリへのデータ読み書き方法 |
JP2007103663A (ja) * | 2005-10-04 | 2007-04-19 | Toshiba Corp | 磁気素子、記録再生素子、論理演算素子および論理演算器 |
Also Published As
Publication number | Publication date |
---|---|
WO2009044644A1 (ja) | 2009-04-09 |
JPWO2009044644A1 (ja) | 2011-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5598697B2 (ja) | 磁気抵抗効果素子、および磁気ランダムアクセスメモリ | |
JP6304697B2 (ja) | 磁気メモリ素子および磁気メモリ | |
JP5382348B2 (ja) | 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ | |
WO2010095589A1 (ja) | 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ | |
JP5397224B2 (ja) | 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ、及びその初期化方法 | |
JP5370907B2 (ja) | 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ | |
JP5652472B2 (ja) | 磁気メモリ素子、磁気メモリ、及びその製造方法 | |
JP5257831B2 (ja) | 磁気ランダムアクセスメモリ、及びその初期化方法 | |
JP5483025B2 (ja) | 磁気メモリ素子、磁気メモリ | |
JP5370773B2 (ja) | 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ、及びその初期化方法 | |
JPWO2012002156A1 (ja) | 磁気メモリ素子、磁気メモリ | |
JP5445970B2 (ja) | 磁気抵抗効果素子及び磁気ランダムアクセスメモリ | |
JP5445133B2 (ja) | 磁気ランダムアクセスメモリ、その書き込み方法、及び磁気抵抗効果素子 | |
JP5299643B2 (ja) | 磁気ランダムアクセスメモリ | |
WO2011052475A1 (ja) | 磁気メモリ素子、磁気メモリ、及びその初期化方法 | |
JP5397384B2 (ja) | 磁性記憶素子の初期化方法 | |
JP2010219104A (ja) | 磁気メモリ素子、磁気メモリ、及びその製造方法 | |
US20130075847A1 (en) | Magnetic memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110804 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130628 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130827 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130924 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131007 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5397224 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |