JP5397224B2 - 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ、及びその初期化方法 - Google Patents

磁気抵抗効果素子、及び磁気ランダムアクセスメモリ、及びその初期化方法 Download PDF

Info

Publication number
JP5397224B2
JP5397224B2 JP2009536017A JP2009536017A JP5397224B2 JP 5397224 B2 JP5397224 B2 JP 5397224B2 JP 2009536017 A JP2009536017 A JP 2009536017A JP 2009536017 A JP2009536017 A JP 2009536017A JP 5397224 B2 JP5397224 B2 JP 5397224B2
Authority
JP
Japan
Prior art keywords
ferromagnetic layer
layer
domain wall
ferromagnetic
magnetization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009536017A
Other languages
English (en)
Other versions
JPWO2009044644A1 (ja
Inventor
俊輔 深見
延行 石綿
哲広 鈴木
聖万 永原
則和 大嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2009536017A priority Critical patent/JP5397224B2/ja
Publication of JPWO2009044644A1 publication Critical patent/JPWO2009044644A1/ja
Application granted granted Critical
Publication of JP5397224B2 publication Critical patent/JP5397224B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Description

本発明は、磁気抵抗効果素子、及び磁気ランダムアクセスメモリとその初期化方法に関する。特に本発明は磁壁移動方式の磁気抵抗効果素子、及び磁気ランダムアクセスメモリとその初期化方法に関する。
磁気ランダムアクセスメモリ(Magnetic Random Access Memory;MRAM)は高速動作、および無限回の書き換えが可能な不揮発性メモリとして期待され、盛んな開発が行われている。MRAMでは記憶素子として磁性体を用い、磁性体の磁化の向きに対応させて情報を記憶する。この磁性体の磁化をスイッチングさせる方法としていくつかの方式が提案されているが、いずれも電流を使う点では共通している。MRAMを実用化する上では、この書き込み電流をどれだけ小さくできるかが非常に重要である。以下に挙げる非特許文献1によれば0.5mA以下への低減、さらに好ましくは0.2mA以下への低減が求められている。
[非特許文献1]N. Sakimura, et al., “MRAM Cell Technology for Over 500MHz SoC,” 2006 Symposium on VLSI Circuits, Digest of Technical Papers, 2006, pp.136.
MRAMへの情報の書き込み方法のうちで最も一般的なのは、磁性記憶素子の周辺に書き込みのための配線を配置し、この配線に電流を流すことで発生する磁界によって磁性記憶素子の磁化の方向をスイッチングさせる方法である。この方法は磁界による磁化反転となるため、原理的には1ナノ秒以下での書き込みが可能であり、高速MRAMを実現する上では好適である。しかしながら熱安定性、外乱磁界耐性が確保された磁性体の磁化をスイッチングするための磁界は一般的には数10Oe(エールステッド)程度となり、このような磁界を発生させるためには数mA程度の電流が必要となる。この場合、チップ面積が大きくならざるを得ず、また書き込みに要する消費電力も増大するため、他のランダムアクセスメモリと比べて競争力で劣ることになる。これに加えて、素子が微細化されると、書き込み電流はさらに増大してしまい、スケーリングの点でも好ましくない。
近年このような問題を解決する手段として、以下の2つの方法が提案されている。一つ目はスピン注入磁化反転である。これは反転可能な磁化を有する第1の磁性層と、それに電気的に接続され、磁化が固定された第2の磁性層から構成された積層膜において、第2の磁性層と第1の磁性層の間で電流を流したときのスピン偏極した伝導電子と第1の磁性層中の局在電子との間の相互作用を利用して第1の磁性層の磁化を反転する方法である。スピン注入磁化反転はある電流密度以上のときに起こることから、素子のサイズが小さくなれば、書き込みに要する電流は低減される。すなわちスピン注入磁化反転方式はスケーリング性に優れていると言うことができる。しかしながら、一般的に第1の磁性層と第2の磁性層の間には絶縁層が設けられ、書き込みの際には比較的大きな電流をこの絶縁層に流さなければならず、書き換え耐性や信頼性が課題となる。また、書き込みの電流経路と読み出しの電流経路が同じになることから、読み出しの際の誤書き込みも懸念される。このようにスピン注入磁化反転はスケーリング性には優れるものの、実用化にはいくつかの障壁がある。
一方で二つ目の方法である電流駆動磁壁移動現象を利用した磁化反転方法は、スピン注入磁化反転の抱える上述のような問題を解決することができる。電流駆動磁壁移動現象を利用したMRAMは例えば以下の特許文献1で開示されている。
[特許文献1]特開2005−191032号公報
電流駆動磁壁移動現象を利用したMRAMは、一般的には反転可能な磁化を有する第1の磁性層において、その両端部の磁化が互いに略反平行となるように固定されている。このような磁化配置のとき、第1の磁性層内には磁壁が導入される。ここで、以下の非特許文献2で報告されているように、磁壁を貫通する方向に電流を流したとき、磁壁は伝導電子の方向に移動することから、第1の磁性層内に電流を流すことにより書き込みが可能となる。
[非特許文献2]A. Yamaguchi, et al., “Real−Space Observation of Current−Driven Domain Wall Motion in Submicron Magnetic Wires,” Physical Review Letters, 20 February, 2004, vol. 92, number 7, pp.077205.
電流駆動磁壁移動もある電流密度以上のときに起こることから、スピン注入磁化反転と同様にスケーリング性があると言える。これに加えて、電流駆動磁壁移動を利用したMRAM素子では、書き込み電流が絶縁層を流れることはなく、また書き込み電流経路と読み出し電流経路は別となるため、スピン注入磁化反転で挙げられるような上述の問題は解決されることになる。
しかしながら電流駆動磁壁移動を利用したMRAMでは、書き込み電流の絶対値が比較的大きくなってしまうという課題がある。非特許文献2のほかにも、電流誘起磁壁移動の観測は数多く報告されているが、概ね磁壁移動には1×10[A/cm]程度の電流密度を要している。この場合、例えば磁壁移動の起こる層の幅を100nm、膜厚を10nmとした場合の書き込み電流は1mAとなる。これ以下に書き込み電流を低減するためには膜厚を薄くすればよいが、膜厚を薄くすると書き込みに要する電流密度は更に上昇してしまうことが報告されている(例えば、Japanese Journal of Applied Physics, vol.45, No.5A, pp.3850−3853, (2006)参照)。また細線幅の数10nm以下への低減は加工技術の点で大いなる困難を伴う。
また1×10[A/cm]に近い電流密度を用いて書き込みを行う場合、エレクトロンマイグレーションや温度上昇の影響が懸念される。これに加えて電流駆動磁壁移動を利用したMRAMでは、前述のように第1の磁性層においてその両端部の磁化が互いに反平行となるように固定される必要があり、これを実現するためには複雑なプロセスが必要となる。これによって製造コストが上昇する。
本発明の目的は書き込み電流が1mAよりも十分小さく低減され、且つ電流密度自体も低減され、さらに容易に製造することができる、電流駆動磁壁移動現象を利用したMRAMを提供することにある。
本発明による磁気抵抗素子、及び磁気ランダムアクセスメモリは、第1強磁性層と、第1強磁性層の第1表面側に配置される絶縁層と、絶縁層の第1強磁性層とは反対側に配置される第2強磁性層と、第1強磁性層の長手方向の端部付近に配置され第1強磁性層と磁気的に接続する第3強磁性層と、第1強磁性層の長手方向の端部付近に配置され第1強磁性層と磁気的に接続する第4強磁性層とを備える。第1強磁性層、第2強磁性層、第3強磁性層及び第4強磁性層は、それぞれの膜面に対して水平よりも垂直に近い磁気異方性を有する。
第3強磁性層及び第4強磁性層は、具体的な一例としては、以下で説明する実施形態において共に第3強磁性層と呼ばれている層に相当する。
本発明による磁気抵抗素子の初期化方法は、本発明による磁気抵抗素子を初期化する方法であり、膜面に平行な方向に外部磁界を印加するステップと、外部磁界の向きを膜面に平行な方向から変えることによって第1強磁性層内に磁壁を導入するステップとを備える。
電流駆動磁壁移動の起こる第1強磁性層が、垂直磁化を有する材料から構成されることにより、スピン偏極電流を考慮に入れたLLG方程式のうちの断熱スピントルク項によって小さな電流密度でも磁壁を駆動することができる。このとき閾値磁界による影響をほとんど受けることなく磁壁移動が可能となるため、高い熱安定性や外乱磁界耐性を維持したまま書き込みに要する電流を低減することができる。特に膜厚を薄くすることにより断熱スピントルク項による磁壁駆動の閾値電流密度が低減するため、書き込み時の電流密度は低減され、書き込み電流が1mAよりも十分小さく低減されたMRAMを提供することができる。
これに加えて第1強磁性層に隣接して第3強磁性層を設けることにより、磁壁を容易に導入することができる。第3強磁性層は複数設けられるが、それらの特性は均一でよいため、単純なプロセスで形成することができる。
本発明の活用例として、携帯電話、モバイルパソコンやPDAに使用される不揮発性の半導体メモリ装置や、自動車などに使用される不揮発性メモリ内蔵のマイコンが挙げられる。
図1は本発明の第1の実施の形態に係る磁気抵抗効果素子の主要な部分の構造を表す斜視図である。 図2は本発明の第1の実施の形態に係る磁気抵抗効果素子の主要な部分の構造を表す断面図である。 図3Aから図3Cは本発明の第1の実施の形態に係る磁気抵抗効果素子の第1の初期化過程を模式的に表す断面図である。 図4Aから図4Cは本発明の第1の実施の形態に係る磁気抵抗効果素子の第2の初期化過程を模式的に表す断面図である。 図5Aと図5Bは本発明の第1の実施の形態に係る磁気抵抗効果素子への情報の書き込み方法を説明するための断面図である。 図6はデピン電流密度の膜厚依存性についての計算結果である。 図7は温度上昇の電流密度依存性についての測定結果である。 図8Aと図8Bは本発明の第1の実施の形態に係る磁気抵抗効果素子からの情報の読み出し方法を説明するための断面図である。 図9は本発明の第1の実施の形態に係る磁気メモリセルの1セル分の回路図の例である。 図10は本発明の第1の実施の形態に係る磁気メモリセルのレイアウトの例を表す平面図である。 図11は本発明の第1の実施の形態に係る磁気メモリセルのレイアウトの例を表す断面図である。 図12Aと図12Bは本発明の第1の実施の形態に係る磁気抵抗効果素子における第1の変形例の構造を表す平面図、及び断面図である。 図13Aから図13Dは本発明の第1の実施の形態に係る磁気抵抗効果素子の第2の変形例の主要な部分の構造を表す平面図である。 図14Aと図14Bは本発明の第1の実施の形態に係る磁気抵抗効果素子の第3の変形例の主要な部分の構造を表す断面図である。 図15Aから図15Dは本発明の第1の実施の形態に係る磁気抵抗効果素子の第3の変形例の主要な部分の構造を表す平面図である。 図16Aと図16Bは本発明の第1の実施の形態に係る磁気抵抗効果素子の第4の変形例の主要な部分の構造を表す断面図である。 図17は本発明の第1の実施の形態に係る磁気抵抗効果素子の第5の変形例の主要な部分の構造を表す断面図である。 図18Aと図18Bは本発明の第1の実施の形態に係る磁気抵抗効果素子の第6の変形例の主要な部分の構造を表す断面図である。 図19は本発明の第1の実施の形態に係る磁気抵抗効果素子の第7の変形例の主要な部分の構造を表す断面図である。 図20は本発明の第1の実施の形態に係る磁気抵抗効果素子の第8の変形例の主要な部分の構造を表す断面図である。 図21は本発明の第1の実施の形態に係る磁気抵抗効果素子の第9の変形例の主要な部分の構造を表す断面図である。 図22は本発明の第1の実施の形態に係る磁気抵抗効果素子の第10の変形例の主要な部分の構造を表す断面図である。 図23Aと図23Bは本発明の第1の実施の形態に係る磁気抵抗効果素子の第11の変形例の主要な部分の構造を表す断面図である。 図24Aと図24Bは本発明の第1の実施の形態に係る磁気抵抗効果素子の第12の変形例の主要な部分の構造を表す斜視図、及び平面図である。 図25Aと図25Bは本発明の第1の実施の形態に係る磁気抵抗効果素子の更なる第11の変形例の主要な部分の構造を表す斜視図、及び平面図である。 図26は本発明の第2の実施の形態に係る磁気抵抗効果素子の主要な部分の構造を表す斜視図である。 図27は本発明の第2の実施の形態に係る磁気抵抗効果素子の主要な部分の構造を表す断面図である。 図28Aから図28Cは本発明の第2の実施の形態に係る磁気抵抗効果素子の第1の初期化過程を模式的に表す断面図である。 図29Aから図29Cは本発明の第2の実施の形態に係る磁気抵抗効果素子の第2の初期化過程を模式的に表す断面図である。 図30Aと図30Bは本発明の第2の実施の形態に係る磁気抵抗効果素子への情報の書き込み方法を説明するための断面図である。 図31は本発明の第2の実施の形態に係る磁気抵抗効果素子の第1の変形例の主要な部分の構造を表す断面図である。 図32は本発明の第2の実施の形態に係る磁気抵抗効果素子の第2の変形例の主要な部分の構造を表す断面図である。 図33Aと図33Bは本発明の第2の実施の形態に係る磁気抵抗効果素子の第3の変形例の主要な部分の構造を表す断面図である。
添付図面を参照して、本発明に係る磁気ランダムアクセスメモリを説明する。本発明に係る磁気ランダムアクセスメモリは、アレイ状に配置された複数の磁気メモリセルを有しており、各磁気メモリセルは磁気抵抗効果素子を有している。
[第1実施形態]
(磁気メモリセルの構成)
本発明の第1実施形態に係る磁気抵抗効果素子80の主要な部分の構造を表す斜視図を図1に示す。また図1に示したx−y−z座標系におけるx−z断面図を図2に示す。本発明の第1実施形態に係る磁気抵抗効果素子80は、x方向に延伸して設けられる第1強磁性層10と、第1強磁性層10に隣接して設けられる絶縁層20と、絶縁層20に隣接して第1強磁性層10とは反対側に設けられる第2強磁性層30と、第1強磁性層10の両端付近に磁気的に接して設けられる第3強磁性層15を具備する。絶縁層20は、第1強磁性層10と第2強磁性層30に挟まれており、これら第1強磁性層10、絶縁層20、第2強磁性層30によって磁気トンネル接合(MTJ)が形成されている。
第1強磁性層10、第2強磁性層30、及び第3強磁性層15は強磁性体により構成される。図2には第1強磁性層10、第2強磁性層30、及び第3強磁性層15の磁気異方性の向きが矢印で示されている。図に示されているように、第1強磁性層10、第2強磁性層30、及び第3強磁性層15の磁気異方性はいずれも図中のz軸に略平行方向を向くように設計される。このような磁気異方性を実現させるために、第1強磁性層10、第2強磁性層30、及び第3強磁性層15は垂直磁気異方性を有する材料、または積層膜により形成されることが好ましい。この場合の積層膜とは、強磁性体同士の積層膜でもよいし、強磁性体と非磁性体からなる積層膜でもよい。
第2強磁性層30の磁化は実質的にz軸に略平行方向で一方向に固定される。一方第1強磁性層10のうちの、少なくともx−y面内において第2強磁性層30とオーバーラップする部分の磁化は第2強磁性層30の磁化に対して平行、もしくは反平行のいずれかの方向を向く。また第3強磁性層15は第1強磁性層10の両端付近に磁気的に接続して、好適には二つ設けられる。第3強磁性層15の磁化方向は図のz軸方向に略平行方向でかつ互いに反平行方向を向く。第1強磁性層10、及び第3強磁性層15が上述のような磁化配置にあるとき、第1強磁性層10のうちの第2強磁性層30とx−y面内でオーバーラップする領域の磁化方向に応じて、第1強磁性層10内には磁壁が形成される。
また絶縁層20は絶縁体から構成されることが望ましいが、非磁性の導体や半導体により構成されても構わない。また図1、2において第1強磁性層10の両端部、及び第2強磁性層30は、外部の異なる配線に接続される。ここで第1強磁性層10の両端部は第3強磁性層15を通って外部の配線に接続される。このように当該磁気抵抗効果素子80は3端子の素子となる。また図1、2には示されていないが、この他に配線とのコンタクトのための電極層を第2強磁性層30、及び第3強磁性層15に隣接させて設けることが望ましい。
(初期化方法)
次に本発明の第1実施形態に係る磁気抵抗効果素子80の初期化方法について図3Aから図3C、および図4Aから図4Cを用いて説明する。当該磁気抵抗効果素子80では、第1強磁性層10に磁壁を導入する必要があり、図3Aから図3C、および図4Aから図4Cはその過程を示している。なお、図3Aから図3C、および図4Aから図4Cでは第1強磁性層10と第3強磁性層15のみが示されている。
第1強磁性層10に磁壁を導入するためには、はじめに磁気抵抗効果素子80に一様かつ十分大きな外部磁界を図のx軸に略平行方向(磁気抵抗効果素子80を構成する膜の膜面に平行な方向)に印加する。このとき図3Aに示されるように、全ての磁気モーメントが外部磁界方向に揃い飽和した状態となる。次にこの状態から外部磁界をz軸方向の成分を付加することによって立ち下げる。この立ち下げのスピードは適度に遅いことが望ましい。このとき磁化の緩和が始まり、第1強磁性層10、第3強磁性層15はいずれもz軸方向の磁気異方性を有するため、はじめに図3Bに示されるように第1強磁性層10のうちの第3強磁性層15との接続面付近の磁化が第3強磁性層15の磁化と緩やかに繋がるようにz軸方向に回転を始める。この回転を始めた磁化は膜面垂直方向の磁化を有する磁区を形成し、この磁区が第1強磁性層10の中で成長する。ここで、図3Bに示されるように、第1強磁性層10の中で成長する二つの磁区は互いに反平行方向の磁化を有する。従って、図3Cに示されるように、二つの磁区が成長して出会ったとき、そこに磁壁が形成される。以上が本発明の第1実施形態における磁気抵抗効果素子80の第1の初期化過程である。
第1の初期化過程によって第1強磁性層10に導入された磁壁は、図4Aから図4Cに示されるような第2の初期化過程によって所望の位置に移動される。図4Aは第1の初期化過程が終了した時点での磁化状態の例である。図4Aの状態において例えば+z方向に磁界を印加する。この磁界は適度に小さいことが望ましい。このとき図4Aにおいて第1強磁性層10の中央付近に形成されていた磁壁は図4Bのように右側に移動する。また図4Aの状態において例えば−z方向に磁界を印加する。このとき図4Aにおいて第1強磁性層10の中央付近に形成されていた磁壁は図4Cのように左側に移動する。図4Bと図4Cは異なるメモリ状態に対応しており、このように図4Aのような状態において小さな外部磁界を印加することにより任意のメモリ状態への初期化が可能である。なお、ここでは第2の初期化過程でz軸方向の磁界を用いる例を示したが、この磁界としてはx−y成分を有していてもよい。この他、磁界を用いることなく、後に図5Aと図5Bを用いて説明されるように、書き込みのための電流を導入することによってメモリ状態を初期化してもよい。
(書き込み方法)
次に本発明の第1実施形態に係る磁気抵抗効果素子80への情報の書き込み方法について図5Aと図5Bを用いて説明する。図5A、図5Bには当該磁気抵抗効果素子80における異なるメモリ状態(“0”状態と“1”状態)での磁化状態がx−z断面で模式的に示されている。図に示されているように、“0”状態では第1強磁性層10の中央部が紙面上向きに(図5A)、“1”状態は第1強磁性層10の中央部が紙面下向きに(図5B)磁化しているものと定義する。ただし、磁化方向とメモリ状態に関する定義が上述の限りでないことは言うまでもない。
今、上述のような磁化状態のとき、“0”状態では磁壁は第1強磁性層10の右側に、“1”状態では磁壁は第1強磁性層10の左側に形成される。本発明では第1強磁性層10を流れる電流の符号を変えることにより、前記磁壁を第1強磁性層10内で移動させて書き分けることを特徴とする。例えば図5Aの“0”状態において、x軸の正の方向に電流を流し、紙面の右から左に伝導電子が流れる場合、第1強磁性層10の右側にあった磁壁は、伝導電子によるスピントランスファートルクを受け、伝導電子と同じ方向に移動し、第1強磁性層10の左側に至る。また図5Bの“1”状態において、x軸の負の方向に電流を流し、紙面の左から右に伝導電子が流れる場合、第1強磁性層10の左側にあった磁壁は、伝導電子によるスピントランスファートルクを受け、伝導電子と同じ方向に移動し、第1強磁性層10の右側に至る。このようにして“0”状態から“1”状態へ、及び“1”状態から“0”状態への書き込みができる。
また例えば図5Aに示された“0”状態においてx軸の負の方向に電流を流した場合、つまり“0”を書き込んだ場合、磁壁はx軸の正の方向に移動しようとするが、図5Aで示されている磁壁の位置よりも右側では電流密度が低下するため、この磁壁移動は起こらない。すなわち、オーバーライトが可能であると言える。或いは、第3強磁性層15の磁化が十分にハードであり、第1強磁性層10において磁壁移動により紙面上向きに磁化反転を起こしても、電流が切られたときに再び元の状態、すなわち紙面下向きを向く状態に回復するように設計すれば、上述のようなオーバーライトは可能となる。この回復の手段としては、第3強磁性層15との磁気的相互作用が利用でき、また第1強磁性層10と第3強磁性層15の位置関係、大小関係によってもコントロールできる。
本実施形態では、情報の書き込みの際に磁壁移動が起こる層が垂直方向に磁気異方性を有することが特徴である。スピントランスファートルクを考慮に入れたLLG方程式を用いたマイクロマグネティクス計算から、垂直磁気異方性を有する材料で形成される磁壁は面内磁気異方性を有する材料で形成される磁壁に比べると、電流で駆動する場合に必要となる電流密度は十分小さく、一方磁界で駆動する場合に必要となる磁界は十分大きくなることがわかった。
スピントランスファートルクを考慮に入れたLLG方程式は、例えば以下の文献に記載されている。
A. Thiaville, et al., “Micromagnetic understanding of current−driven domain wall motion in patterned nanowires,” Europhysics Letters, 23 February 2005 (published online), vol. 69, Number 6, pp.990−996.
この文献によれば、左辺を磁化の時間変化(∂m/∂t)としたとき、右辺は[1]磁界によるトルクを表す項、[2]ダンピング項、[3]断熱スピントルク項、[4]非断熱スピントルク項により構成される。ここでマイクロマグネティクス計算から垂直磁気異方性を有する材料で形成される磁壁は1×10[A/cm]程度の電流密度においても[3]の断熱スピントルク項により駆動され、一方で面内磁化膜の場合には1×10[A/cm]程度の電流密度では[4]の非断熱スピントルク項がなければ磁壁は駆動されないことがわかった。ここで[3]の断熱スピントルク項による磁壁駆動の場合、過度に大きくないピニングのときには、ピニング磁界に依存せずに磁壁はピンサイトからデピンできることが知られている。
従って、[3]の断熱スピントルク項での磁壁駆動が不可能な面内磁気異方性を有する材料に比べて、[3]の断熱スピントルク項での磁壁移動が可能な垂直磁気異方性を有する材料は、強い磁壁のピニングと低電流密度による磁壁駆動を両立させ易いことがわかる。すなわち垂直磁気異方性を有する材料を用いることにより、熱安定性として十分な値を保った上で書き込みに要する電流を低減することが可能であることがわかる。
これに加えて垂直磁気異方性を有する材料で形成される磁壁を駆動するために必要な電流密度は、細線の膜厚が薄くなるほど小さくなることがマイクロマグネティクス計算からわかった。図6はこの計算結果を示している。図の縦軸は十分大きな閾値磁界を有するピンサイトによってピニングされた磁壁がピンサイトからデピンするのに必要な電流密度を意味している。左側の縦軸で示されているuは実効的なスピン偏極電流密度を意味しており、以下の[数1]で表される。
[数1]
Figure 0005397224
また右側の縦軸にはM=500[emu/cm]、P=0.5とした場合の電流密度jの値が示されている。一般的に1×10[A/cm]以上の電流密度を用いる場合、エレクトロンマイグレーション等の影響が顕在化するため、素子への適用は現実的ではない。図6を見ると膜厚が20nm以下のときデピンに要する電流密度は1×10[A/cm]以下になっていることから、垂直磁化膜を用いた磁壁移動型MRAMを製造する上では、第1強磁性層10の膜厚の上限は20nmと言える。
また書き込み電流密度が大きい場合には、エレクトロンマイグレーションの他にも発熱の影響等も懸念される。図7は磁性材料に電流を印加したときの温度上昇を抵抗の上昇を測定することで見積もった結果である。MRAMに書き込みを行う際の温度上昇は、動作保障温度、MTJの信頼性や素子の寿命を考慮すると、120℃以下、より好適には60℃以下であることが望ましい。図6を見ると温度上昇が120℃、及び60℃となるのはそれぞれ電流密度が約0.7×10[A/cm]、0.6×10[A/cm]のときである。このような電流密度での磁壁のデピンが可能な膜厚範囲は、図6からそれぞれ10nm、8nm以下であることがわかる。すなわち、第1強磁性層10の膜厚は好適には10nm以下、より好適には8nm以下であることが好ましい。
また第1強磁性層10の膜厚の下限は約1nmである。これは膜厚が約1nm以下になると室温では安定な垂直磁化を維持できなくなることに因る(Applied Physics Letters, vol. 90, pp. 132507,(2007)参照)。
(読み出し方法)
次に本発明の第1実施形態に係る磁気抵抗効果素子80からの情報の読み出しについて図8Aと図8Bを用いて説明する。これまでに述べたように、本実施形態では第1強磁性層10の磁化方向で情報を記憶し、また第1強磁性層10の中央部は絶縁層20を介して第2強磁性層30に接続される。本発明に係る磁気抵抗効果素子80では情報の読み出しに磁気抵抗効果を利用する。すなわち、図8Aと図8Bの場合、第1強磁性層10と、第1強磁性層10に絶縁層20を介して接続された第2強磁性層30の間で電流を流すことによりメモリ状態を読み出すことができる。例えば図8Aのように第1強磁性層10の中央部の磁化の向きと第2強磁性層30の磁化の向きが平行のときには低抵抗状態が実現される。一方図8Bのように第1強磁性層10の中央部の磁化の向きと第2強磁性層30の磁化の向きが反平行のときには高抵抗状態が実現される。
(効果)
本実施形態によれば、熱安定性、外乱磁界耐性に優れ、且つ書き込みに要する電流が低減され、さらにスケーリング性に優れた磁気ランダムアクセスメモリを容易な製造プロセスで提供することができる。これは、第1強磁性層10の磁化方向が垂直方向を向き、且つその膜厚が低減され、さらに第1強磁性層10に隣接して、膜面垂直方向に磁気異方性を有する第3強磁性層15が設けられることに因っている。ここでは、面内磁化膜を用いた磁壁移動で書き込みを行う磁気ランダムアクセスメモリと、垂直磁化膜を用いた磁壁移動で書き込みを行う磁気ランダムアクセスメモリでの素子の特性について概算して比較した結果を示す。
面内磁化膜を用いた磁壁移動素子において、素子幅(w)を100nm、膜厚(t)を10nm、磁壁のピンサイトの幅の半分(q)を40nmとし、また飽和磁化(M)を800[emu/cm]、スピン分極率(P)を0.7、磁壁のピンサイトの閾値磁界(H)を50[Oe]とする。一方、垂直磁化膜を用いた磁壁移動素子では、素子幅(w)を100nm、膜厚(t)を2nm、磁壁のピンサイトの幅の半分(q)を15nmとし、また飽和磁化(M)を500[emu/cm]、スピン分極率(P)を0.5、磁壁のピンサイトの閾値磁界(H)を1000[Oe]とする。なお、ピンサイトの幅についてはマイクロマグネティックシミュレーションを用いて求めた値である。
上述のような値を仮定した場合、まず系のエネルギーバリアの大きさ(ΔE)はMwtで概算できる。結果として系の熱安定性指標となるΔE/kTは面内磁化膜、垂直磁化膜ともに40となる。ここでkはボルツマン定数でTは絶対温度である。
また膜厚が10nmで閾値磁界が50Oeの面内磁化膜のデピン電流密度は、マイクロマグネティックシミュレーションによればu=300[m/s]程度となり、これは約6×10[A/cm]に相当する。本来このような電流密度は発熱やエレクトロンマイグレーション効果の観点から素子に通ずることは非現実的ではあるが、ここでは比較のためにこの値を用いる。このとき、面内磁化膜での素子への書き込み電流は6[mA]となる。
一方垂直磁化膜で膜厚を2nm、閾値磁界を1000[Oe]とした場合のデピン電流密度は、図6よりu=10[m/s]程度と読み取ることができ、これは、約2×10[A/cm]に相当する。このとき素子への書き込み電流は0.04[mA]となる。このように、垂直磁化膜を第1強磁性層10に用いることによって、書き込み電流の大幅な低減が実現されることがわかる。
なお、ここで用いたパラメータはあくまでも目安であり、他の値を用いることもできる。従って、書き込みに要する電流値や、熱安定性ΔE/kTもそれに応じて変化するが、電流値と熱安定性は概ね連動して変化するため、上述のような面内磁化膜と垂直磁化膜での書き込み電流の大小関係が大幅に覆ることはない。
また、通常MRAMを製造する上では、磁気シールド等を具備する必要があるが、垂直磁化膜を用いた場合には、磁気シールドを省略することができ、これによって低コスト化がもたらされる。これは、一般的な垂直磁化膜は結晶磁気異方性が十分大きいため、外乱磁界に対する耐性が面内磁化膜に比べて極めて大きいためである。
また膜厚の低減で、書き込みに必要な電流密度は減少するため、膜厚を薄くすることで発熱の影響を軽減でき、動作保障温度範囲を広げることができる上、素子の寿命、信頼性も飛躍的に向上する。
さらに本実施形態によれば、第3強磁性層15を第1強磁性層10の両端部に隣接して設けることによって、第1強磁性層10に容易に磁壁を導入することができる。第1強磁性層10の両端部に接続される複数の第3強磁性層15の材料特性は均一でよいため、インテグレーションプロセスにおいて同時に作製することができ、これによって工程数が低減され、製造コストが低減される。
(回路構成、レイアウト)
次に本発明の第1実施形態に係る磁気メモリセル90の回路構成、及びレイアウト方法について図9、図10、及び図11を用いて説明する。
図9は本発明に係る磁気メモリセル90の1ビット分の回路の構成例を示している。本発明では磁気抵抗効果素子80は3端子の素子となることを述べたが、そのうちの第2強磁性層30に接続される端子は読み出しのためのグラウンド線101に接続され、一方第3強磁性層15に接続される2つの端子は、異なる二つのトランジスタ100a、100bの一方のソース/ドレインに接続される。またトランジスタ100a、100bの他方のソース/ドレインは書き込みのためのビット線102a、102bに接続され、またゲート電極はワード線103に接続される。さらに図9に示した磁気メモリセル90はアレイ状に配置され、周辺回路へと接続され、磁気ランダムアクセスメモリが形成される。
次に図9に示された回路での書き込み、読み出し方法について説明する。まず書き込みを行う場合には、ワード線103を“high”にし、トランジスタ100a、100bを“ON”にする。またビット線102a、102bのいずれか一方を“high”にし、他方を“ground”とする。ビット線102aのどちらを“high”にし、どちらを“ground”にするかで第1強磁性層10を流れる電流の方向が変わるため、磁気抵抗効果素子80への情報の書き込みが可能となる。
また、読み出しの際には、ワード線103を“high”にし、トランジスタ100a、100bを“ON”とする。またビット線102a、102bのいずれか一方を“high”にし、他方を“open”とする。このときビット線102a、102bのいずれか一方から磁気抵抗効果素子80を貫通する電流がグラウンド線101へと流れるため、磁気抵抗効果による高速での読み出しが可能となる。ただし、図9に示された回路、及びここで述べられた回路の設定は本発明を実施する方法の一例に過ぎず、他の回路構成による実施も可能である。
図9に示されたような回路により構成される磁気メモリセル90は図10、図11に示されるようにしてレイアウトが可能である。図10は磁気メモリセル90のレイアウト方法の例を示すx−y平面図であり、図11は図10におけるA−B間のx,y−z断面図である。ただし、ここで示されているのは一例に過ぎず、他のレイアウト方法を用いても磁気メモリセルを製造することは可能である。例えば図10、図11ではトランジスタ100a、100bはy方向に沿って設けられているが、これはx方向に沿って設けられても良い。この場合にはワード線103はトランジスタのゲート電極と接続されるように突起が形成されることが望ましい。
(材料)
ここでは各層の材料について例示する。なお、ここで示される材料は全て例であり、実際には図2に示されるような磁化状態が実現できればいかなる材料を用いてもよい。
まず第1強磁性層10、第2強磁性層30、及び第3強磁性層15の材料はFe、Co、Niのうちから選択される少なくとも一つの材料を含むことが望ましい。さらにPtやPdを含むことで垂直磁気異方性を安定化することができる。これに加えて、B、C、N、O、Al、Si、P、Ti、V、Cr、Mn、Cu、Zn、Zr、Nb、Mo、Tc、Ru、Rh、Ag、Hf、Ta、W、Re、Os、Ir、Au、Smなどを添加することによって所望の磁気特性が発現されるように調整することができる。具体的にはCo、Co−Pt、Co−Pd、Co−Cr、Co−Pt−Cr、Co−Cr−Ta、Co−Cr−B、Co−Cr−Pt−B、Co−Cr−Ta−B、Co−V、Co−Mo、Co−W、Co−Ti、Co−Ru、Co−Rh、Fe−Pt、Fe−Pd、Fe−Co−Pt、Fe−Co−Pd、Sm−Co、Gd−Fe−Co、Tb−Fe−Co、Gd−Tb−Fe−Coなどが例示される。この他、Fe、Co、Niのうちから選択されるいずれか一つの材料を含む層が、異なる層と積層されることにより垂直方向の磁気異方性を発現させることもできる。具体的にはCo/Pd、Co/Pt、Co/Ni、Fe/Auの積層膜などが例示される。
また絶縁層20は絶縁体から構成されることが望ましい。具体的にはMg−O、Al−O、Al−N、Ni−O、Hf−Oなどが例示される。ただし、この他に半導体や金属材料を用いても本発明は実施できる。具体的にはCr、Al、Cu、Znなどが例示される。
(第1の変形例)
図12Aと図12Bは本発明の第1実施形態に係る磁気抵抗効果素子80の第1の変形例の構造を模式的に示している。第1の変形例では、第1強磁性層10の中に磁壁のピンサイト12が形成される。
磁壁を強く拘束するためには、図12Aに示されるように、x−y面内での平面形状の変調が利用できる。図12Aはノッチをパターニングした実施形態であるが、この他突起等を設けてもよい。また図では細線の両側にノッチが設けられているが、これは片側でも構わない。
また図12Bに示されるように、x−z断面での断面形状の変調によって実施することもできる。図12Bでは二つの実施形態が示されている。上段のように磁壁のピンサイト12となる部分のみが他の部分に対して段差を持っていてもよい。下段のように第1強磁性層10の両端部の全体が中央部に対して段差を持っていてもよい。
この他、図示はされていないが、磁壁のピンサイト12の材料特性を第1強磁性層10に対して局所的に変化させることによっても磁壁を拘束することができる。このような材料特性の変化は、異なる材料を用いることによって実施することもできるし、異元素を注入する、あるいは欠陥等を導入することによっても実施することができる。
(第2の変形例)
図13Aから図13Dは本発明の第1実施形態に係る磁気抵抗効果素子80の第2の変形例の構造を模式的に示している。第2の変形例は、第1強磁性層10の形状に関し、これによって安定した2値状態が実現される。
垂直磁化膜の場合、第1強磁性層10のうちの第3強磁性層15との接点付近から離れた位置で磁壁が停止する状態がさして不安定にはならない。このような状態は“0”と“1”の中間の状態であり、回避しなければならない。ところで磁壁は、系全体のエネルギーを下げるために、その面積がなるべく小さくなる方向に動こうとする。従って、第1強磁性層10の中央付近が他の部分よりも幅が広ければ、そこは不安定となるため、上述のような中間状態は回避できる。図13Aから図13Dに示された模式図はいずれもこの概念に基づいている。加えて、図13Dのように第1強磁性層10が両端に行くに従って広くなるように形成することにより、所定の位置での磁壁をより安定化することができる。
なお、図13Aから図13Dでは平面形状を変調させる例が示されているが、この他に中央部の膜厚を厚くするなど断面形状の変調によって中間状態を効果的に回避することもできる。
(第3の変形例)
図14Aと図14B、および図15Aから図15Dは本発明の第1実施形態に係る磁気抵抗効果素子80の第3の変形例の構造を模式的に示している。第3の変形例は、第1強磁性層10と第3強磁性層15の位置関係、及び大小関係に関する。
本発明の実施形態に係る磁気抵抗効果素子80では、第1強磁性層10の長手方向の両端付近に第3強磁性層が磁気的に接している。この条件が成立していれば、第1強磁性層10と第3強磁性層15の位置関係と大小関係は任意である。
例えば図14Aに示されるように第3強磁性層15は第1強磁性層10に対してx軸方向で外側にはみ出すようにして設けられてもよい。また図14Bに示されるように第1強磁性層10が第3強磁性層15に対して外側にはみ出すように設けられてもよい。また図15Aに示されるように第3強磁性層15は第1強磁性層10に対して同じ幅で設けられてもよい。図15Bに示されるように第1強磁性層10よりも細く設けられてもよい。あるいは図15Cに示されるように第1強磁性層10よりも大きく設けられてもよい。さらには図15Dに示されるように第3強磁性層15は第1強磁性層10の各両端付近において二つ以上設けられてもよい。第1強磁性層10と第3強磁性層15の位置関係、大小関係を適当に調整することによって、実現される磁化状態やピンポテンシャルの強さをコントロールすることができる。
(第4の変形例)
図16Aと図16Bは本発明の第1実施形態に係る磁気抵抗効果素子80の第4の変形例の構造を模式的に示している。第4の変形例は、第3強磁性層15の断面形状に関する。
第3強磁性層15のx−z断面での断面形状は任意である。例えば図16Aに示されるように平行四辺形の断面形状を有していてもよい。または図16Bに示されるように台形の断面形状を有していてもよい。また図16Bでは台形状の第3強磁性層15の上底は下底よりも長く描かれている。この図と反対に、下底の方が長くてもよい。同様に図16Aの平行四辺形の側面は第1強磁性体10に向って内側に傾くような傾斜を有している。この図と反対に、外側に傾斜していてもよい。
第3強磁性層15の断面形状を適切に調整することによって、実現される磁化状態やピンポテンシャルの強さをコントロールすることができる。また図3Aから図3Cに示される初期化過程をより安定化することができる。
(第5の変形例)
図17は本発明の第1実施形態に係る磁気抵抗効果素子80の第5の変形例の構造を模式的に示している。第5の変形例は第1強磁性層10の断面形状に関する。第1強磁性層10の断面形状は任意である。但し、図17に示されるように台形状の断面形状を有し、x−z断面で形成される台形において、第3強磁性層15側の辺が第3強磁性層15とは反対側の辺よりも長く設計されることが好ましい。これは、図17のような台形状の断面形状を有している場合には、図3Aから図3Cで示される第1の初期化過程がより容易に進行するためである。
第1強磁性層10の断面形状は製造プロセスを適宜調整することによりコントロールできる。例えばイオンビームミリングでパターニングする場合、イオンビームの入射角度を調整することにより、台形の断面形状を実現するためのテーパー状の加工が可能である。
(第6の変形例)
図18Aと図18Bは本発明の第1実施形態に係る磁気抵抗効果素子80の第6の変形例の構造を模式的に示している。第6の変形例では第1強磁性層10と第3強磁性層15の間に導電層116が設けられる。
導電層116は強磁性体により構成されてもよいし、非磁性体により構成されてもよい。また導電層116は図18Aに示されるように第3強磁性層15に接する部分のみに設けられてもよいし、図18Bに示されるように第1強磁性層10の一面の全体を覆うように隣接して設けられてもよい。
導電層116を設けることによって、第1強磁性層10と第3強磁性層15の磁気結合の大きさを調整することができる。これによって実現される磁化状態やピンポテンシャルの強さをコントロールすることができる。また図3Aから図3Cに示される初期化過程を制御することができる。
加えて、導電層116は第1強磁性層10の下地層の役割を兼ねることができる。これによって第1強磁性層10の磁気特性を調整することができる。さらには第3強磁性層15のキャップ層の役割を兼ねることもできる。これによって製造プロセスが容易になる。
導電層116の材料としては様々なものを用いることができる。例えばRuなどのRKKY相互作用を示す材料を用いることによって第1強磁性層10と第3強磁性層15をRKKY相互作用で磁気結合させることができる。また極薄のTaなどの非磁性体を用いることもできる。またJournal of Magnetism and Magnetic Materials, vol.247, pp.153−158,(2002)によれば、垂直磁気異方性材料では、その下地となる層の選択によって、磁性層の垂直方向の磁気特性が大きく変化し、その中でCo−Cr−Pt−Taが垂直磁気異方性材料の下地層として好適であることが記されている。Co−Cr−Pt−Taは磁気モーメントを有するため第1強磁性層10と第3強磁性層15を磁気的に強く結合させることができる上、第1強磁性層10の下地層として第1強磁性層10の特性を向上させることもできる。この他、Ni−Fe、Co−Feなどの一般的な強磁性体を用いてもよい。
また図18Aと図18Bにおける導電層116としてスピン偏極率の高い強磁性体を用いることにより、書き込みに要する電流密度を低減することができる。これは磁壁駆動に必要な電流密度は、伝導電子のスピン偏極率が高いほど小さくなり、伝導電子のスピン偏極率は、伝導電子の流れる強磁性体のスピン偏極率が高いほど高くなるためである。
(第7の変形例)
図19は本発明の第1実施形態に係る磁気抵抗効果素子80の第7の変形例の構造を模式的に示している。第7の変形例では第3強磁性層15の第1強磁性層10と隣接しない面の少なくとも一部分に隣接してピニング層40が設けられる。
ピニング層40は第3強磁性層15の磁化方向を一方向に固定する。そのためにピニング層40の材料としては永久磁石材料や反強磁性層材料が望ましい。具体的にはPt−Mn、Ir−Mn、Fe−Mn、Ni−Mn、Mn−Rhなどが例示される。
第3強磁性層15に隣接してピニング層40を設けることによって第3強磁性層15の磁化を安定化することができ、書き込みエラーなどを回避することができる。また磁化状態やピンポテンシャルの強さをコントロールすることができる。
(第8の変形例)
図20は本発明の第1実施形態に係る磁気抵抗効果素子80の第8の変形例の構造を模式的に示している。第8の変形例は、絶縁層20と第1強磁性層10との界面、或いは第2強磁性層30との界面のうちの少なくとも一部分に高分極層70または高分極層71が挿入されることを特徴とする。
本実施形態では情報の読み出しに磁気抵抗効果を利用する。このとき情報記憶層となる第1強磁性層10と参照層となる第2強磁性層30のスピン分極率が高いほど、高い磁気抵抗効果比が発現され、大きな読み出し信号が得られる。本変形例では絶縁層20の界面に高分極層70または高分極層71を挿入することにより、磁気抵抗効果に影響を及ぼす第1強磁性層10、及び第2強磁性層30の見かけ上のスピン分極率を増大させることができ、結果として高い磁気抵抗効果比を得ることができる。
なお、高分極層70または高分極層71の材料は垂直磁気異方性を有する材料を用いてもよい。しかし、膜面方向の磁気異方性を有する材料であっても、その膜厚が十分に薄ければ第2強磁性層30や第1強磁性層10との磁気的な相互作用により膜面垂直方向に磁化させることができ、系の磁化状態は乱されない。具体的に用いる材料としては、Co、Fe、Co−Feなどが例示される。さらに、これらの材料にその他の元素を添加することで所望の特性が得られるように調整することができる。
さらに、図20において絶縁層20の成長の下地となる高分極層70は、それに用いる材料の選択によっては、特定の絶縁層20の結晶配向を制御する制御層としての役割を併せ持たせることもできる。例えば、近年トンネル磁気接合において絶縁層として(001)配向したMgOを用いたときに非常に大きな磁気抵抗効果比が発現されることが報告されているが、このMgOの(001)配向は、例えば高分極層70としてCo−Fe−Bを用いることによって実現することができる。
(第9の変形例)
図21は本発明の第1実施形態に係る磁気抵抗効果素子80の第9の変形例の構造を模式的に示している。第9の変形例は第3強磁性層15と第2強磁性層30の位置関係に関する。図1から図20では第3強磁性層15と第2強磁性層30は第1強磁性層10に対して互いに反対側の面に配置される例を示したが、この位置関係は任意であり、例えば図21のように第1強磁性層10の同じ面に隣接していてもよい。
(第10の変形例)
図22は本発明の第1実施形態に係る磁気抵抗効果素子80の第10の変形例の構造を模式的に示している。第10の変形例は、第1強磁性層10の少なくとも第3強磁性層15と接する部分以外の面が、絶縁層20を介して、第2強磁性層30に接続されることを特徴とする。
本実施形態では情報の書き込みの際には第1強磁性層10に直接電流を流す。このとき第1強磁性層10の発熱による動作の不安定性や素子の寿命の低下が懸念される。ここで第1強磁性層10が熱伝導率の高い材料となるべく多くの面で接しているときに放熱が起こり易くなり、発熱の影響は軽減できる。なお、図22では第1強磁性層10に対して、第3強磁性層15と接する面とは反対側の面の全面が絶縁層20を介して第2強磁性層30と接しているが、絶縁層20、及び第2強磁性層30の形状、及び配置は任意である。
(第11の変形例)
図23Aと図23Bは本発明の第1実施形態に係る磁気抵抗効果素子80の第11の変形例の構造を模式的に示している。第11の変形例は第1強磁性層10、絶縁層20、及び第2強磁性層30の積層順に関する。図11では第1強磁性層10は第2強磁性層30に対して基板110側に配置されるが、本変形例では第2強磁性層30が第1強磁性層10に対して基板側に配置される。
ここで第2強磁性層30の形状は図23Aに示されるように第1強磁性層10よりも小さく形成されてもよい。あるいは図23Bに示されるように第1強磁性層10よりも大きく形成されてもよい。図23Bのような構造を用いた場合には、第10の変形例で述べたように発熱の影響を軽減できるほか、第2強磁性層30から第1強磁性層10への磁束の影響を低減することができる。
(第12の変形例)
図24Aと図24Bは本発明の第1実施形態に係る磁気抵抗効果素子80の第12の変形例の構造を模式的に示している。図24Aは第12の変形例の斜視図である。図24Bはその平面図である。第12の変形例では第1強磁性層10は第1の方向(図中のx軸方向)に延伸して設けられる磁壁移動部10cと、磁壁移動部10cの一方の端部に接続して第2の方向(図中の+y方向)に略平行に延伸して設けられる第1の磁化固定部10aと、磁壁移動部10cの他方の端部に接続して第2の方向とは反平行方向(図中の−y方向)に略平行に延伸して設けられる第2の磁化固定部10bにより構成される。また第1の磁化固定部10a、第2の磁化固定部10bにはそれぞれ第1の第3強磁性層15a、第2の第3強磁性層15bが隣接してかつ同じ面に設けられる。また図では省略されているが、磁壁移動部10cには絶縁層が隣接し、さらに前記絶縁層に隣接して第2強磁性層が設けられる。
第12の変形例でも、上述のような初期化過程により第1強磁性層10内にひとつの磁壁を導入することができる。但しこの場合、第1の初期化過程においては、十分大きな外部磁界は図中のy軸に略平行方向に印加される。この磁界によってy方向に飽和した磁化が図3Aから図3Cで示されるような過程で緩和されたときの磁化状態が図24Bでは矢印で示されている。図24Bに示されるように、磁壁移動部10cの磁化方向は定まらないが、磁壁移動部10cと第1磁化固定部10a、および磁壁移動部10cと第2磁化固定部10bの境界付近の磁化は必ずz軸方向で反平行方向を向く。これによって、磁壁移動による書き込みが可能となる。
また図24Aと図24Bでは第1磁化固定部10a、および第2磁化固定部10bの長手方向は磁壁移動部10cの長手方向に対して膜面内で垂直方向に描かれているが、これはいかなる角度であっても構わない。例えば、第1磁化固定部10a、第2磁化固定部10bの長手方向が磁壁移動部10cの長手方向と平行になるとき、本変形例は図1、図2に示される形態に一致する。
本変形例では、第1の第3強磁性層、第2の第3強磁性層の材料や形状、膜厚、及び第1磁化固定部10a、及び第2磁化固定部10bの長手方向と磁壁移動部10cの長手方向のなす角を調整することにより、磁壁のピンポテンシャルを調整することができる。
(初期化磁界の角度)
第11の変形例や、この後述べられる第2実施形態で示されるように、本発明の実施形態では第1強磁性層10の形状や第1強磁性層10と第3強磁性層15の位置関係には任意性がある。ところで本発明の実施形態においては、第1強磁性層10に第3の強磁性層15が磁気的に隣接し、膜面長手方向への磁界を印加することにより、メモリ状態の初期化を行うことが特徴である。ここでは膜面長手方向への初期化が可能な第1強磁性層10の好適な形状、第3強磁性層15の第1強磁性層10に対する好適な位置、及び第1の初期化過程における外部磁界の印加方向に関する好適な条件について主に図2、図24Aと図24Bを用いて説明する。
まず、本発明の実施形態に係る磁気抵抗効果素子80においては第1強磁性層10は第1の方向(図中のx軸方向)に延伸して設けられる磁壁移動部10cと、磁壁移動部10cの第1の端部に接続して、第2の方向(図2では−x方向、図24Aと図24Bでは+y方向)に延伸して設けられる第1の磁化固定部10aと、磁壁移動部10cの第2の端部に接続して第3の方向(図2では+x方向、図24Aと図24Bでは−y方向)に延伸して設けられる第2の磁化固定部10bからなる。ここで第2の方向と第3の方向は平行ではなく、反平行な成分である第1の成分(図2ではx成分、図3Aから図3Cではy成分)を有する。また第1の磁化固定部10aには第1の第3強磁性層15aが磁気的に隣接して設けられ、第2の磁化固定部10bには第2の第3強磁性層15bが磁気的に隣接して設けられる。
ここで第1の第3強磁性層15a、第2の第3強磁性層15bは、第1強磁性層10に対して積層方向において異なる高さで且つ同じサイドに設けられる。すなわち、第1強磁性層10の膜厚方向の中心を通る面を第1の面S1、第1の第3強磁性層15aの膜厚方向の中心を通る面を第2の面S2、第2の第3強磁性層15bの膜厚方向の中心を通る面を第3の面S3としたとき、S1、S2、S3のz座標の平均値をそれぞれ第1の高さZ1、第2の高さZ2、第3の高さZ3すると、Z1<Z2且つZ1<Z3が成り立たなくてはならない。あるいは、Z1>Z2且つZ1>Z3が成り立たなくてはならない。なお、図2はZ1>Z2且つZ1>Z3の例であり、図21はZ1<Z2且つZ1<Z3の例である。
上述のような第1強磁性層10と第3強磁性層15の位置関係のときに、第1の初期化過程では十分大きな外部磁界を第1の成分(図2ではx成分、図3Aから図3Cではy成分)の方向に略平行に印加する。この磁界によって飽和した第1強磁性層10の磁化が緩和する過程で、第3強磁性層15との磁気的相互作用により第1強磁性層10の中には少なくとも一つの磁壁が形成される。
このようなことから本発明においては図25Aと図25Bに示されるような更なる第11の変形例も可能である。図25Aは斜視図、図25Bは平面図を示している。本変形例では、第1の磁化固定部10aが延伸して設けられる第2の方向とは図25Bのs方向である。また第2の磁化固定部10bが延伸して設けられる第3の方向とは図25Bのt方向である。また第2の方向(s方向)と第3の方向(t方向)の平行成分は図25A、図25Bのy成分であり、反平行成分である第1の成分とはこの場合x成分である。従って、x方向に略平行に十分大きな磁界を印加した後、緩和した場合、図25Bに紙面に矢印で示されるような磁化配置が実現され、メモリ状態の初期化が可能であることがわかる。
[第2実施形態]
(磁気メモリセルの構成)
本発明の第2実施形態に係る磁気抵抗効果素子80の主要な部分の構造を表す斜視図を図26に示す。また図26に示したx−y−z座標系におけるx−z断面図を図27に示す。本発明の第2実施形態に係る磁気抵抗効果素子80は、x方向に延伸して設けられる第1強磁性層10と、第1強磁性層10に隣接して設けられる絶縁層20と、絶縁層20に隣接して第1強磁性層10とは反対側に設けられる第2強磁性層30と、第1強磁性層10の両端付近に磁気的に接して設けられる第3強磁性層15と、第1強磁性層10の両端付近で、且つ第3強磁性層15よりも内側において、第1強磁性層10に電気的に接して設けられる電極層200を具備する。絶縁層20は、第1強磁性層10と第2強磁性層30に挟まれており、これら第1強磁性層10、絶縁層20、第2強磁性層30によって磁気トンネル接合(MTJ)が形成されている。
第2実施形態における第1強磁性層10、第2強磁性層30、第3強磁性層15、及び絶縁層20の材料特性、磁化方向、位置関係等については第1実施形態と同じであるので、ここでは省略する。なお、図27では第1強磁性層10、第2強磁性層30、第3強磁性層15の磁気異方性の方向の例が矢印で示されている。
第2実施形態の第1実施形態との違いは、複数の電極層200が設けられることにある。そして本実施形態においては、複数の電極層200のうちの2つ、及び第2強磁性層30が外部の異なる配線に接続される。このように第2実施形態においても磁気抵抗効果素子80は3端子の素子となる。
電極層200は電気抵抗の小さな導体材料により構成されることが望ましい。具体的にはCu、Alなどが例示される。また、異なる材料の積層膜により構成されてもよい。
(初期化方法)
次に本発明の第2実施形態に係る磁気抵抗効果素子80の初期化方法について図28Aから図28C、および図29Aから図29Cを用いて説明する。当該磁気抵抗効果素子80では、第1強磁性層10に磁壁を導入する必要があり、図28Aから図28C、および図29Aから図29Cはその過程を示している。なお、これらの図では第1強磁性層10、第3強磁性層15、及び電極層200のみが示されている。
第2実施形態においても第1実施形態における初期化方法と同様な原理を用いてメモリ状態の初期化を行う。すなわち、第1強磁性層10に磁壁を導入するためには、はじめに磁気抵抗効果素子80に一様かつ十分大きな外部磁界を図のx軸に略平行方向に印加する。このとき図28Aに示されるように、全ての磁気モーメントが外部磁界方向に揃い飽和した状態となる。次にこの状態から外部磁界をz軸方向の成分を加えることにより立ち下げる。この立ち下げのスピードは適度に遅いことが望ましい。このとき磁化の緩和が始まり、第1強磁性層10、第3強磁性層15はいずれもz軸方向の磁気異方性を有するため、はじめに図28Bに示されるように第1強磁性層10のうちの第3強磁性層15との接続面付近の磁化が第3強磁性層15の磁化と緩やかに繋がるようにz軸方向に回転を始める。この回転を始めた磁化は膜面垂直方向の磁化を有する磁区を形成し、この磁区が第1強磁性層10の中で成長する。ここで、図28Bに示されるように、第1強磁性層10の中で成長する二つの磁区は互いに略反平行方向の磁化を有する。従って、図28Bに示されるように、二つの磁区が成長して出会ったとき、そこに磁壁が形成される。以上が本発明の第2実施形態における磁気抵抗効果素子80の第1の初期化過程である。
第1の初期化過程によって第1強磁性層10に導入された磁壁は、図29Aから図29Cに示されるような第2の初期化過程によって所望の位置に移動される。図29Aは第1の初期化過程が終了した時点での磁化状態の例である。図29Aの状態において、例えば後述する書き込み電流を複数の電極層200の間で通ずる(図中の破線矢印方向)。このとき電流の方向によって図29Bまたは図29Cのいずれかのメモリ状態に初期化することができる。この他、後に述べるように第1強磁性層10の中に磁壁のピニングサイトを設けた場合、第1実施形態で示したようにz軸方向の磁界を用いて第2の初期化過程を行うこともできる。
(書き込み方法)
次に本発明の第2実施形態に係る磁気抵抗効果素子80への情報の書き込み方法について図30Aと図30Bを用いて説明する。図30A、図30Bには当該磁気抵抗効果素子80における異なるメモリ状態(“0”状態と“1”状態)に対応する磁化状態がx−z断面で模式的に示されている。図に示されているように、“0”状態では第1強磁性層10の中央部が紙面上向きに(図30A)、“1”状態は第1強磁性層10の中央部が紙面下向きに(図30B)磁化しているものと定義する。ただし、磁化方向とメモリ状態に関する定義が上述の限りでないことは言うまでもない。
今、上述のような磁化状態のとき、“0”状態では磁壁は第1強磁性層10の右側の第2の電極層200bとの接点付近に、“1”状態では磁壁は第1強磁性層10の左側の第1の電極層200aとの接点付近に形成されている。第2実施形態においても第1実施形態と同様に電流によって磁壁を移動させることで書き込みを行う。例えば図30Aの“0”状態において、第1の電極層200aから第2の電極層200bに向かって電流を流し、紙面の右から左に伝導電子が流れる場合、第1強磁性層10の右側で第2の電極層200bとの接点付近にあった磁壁は、伝導電子によるスピントランスファートルクを受け、伝導電子と同じ方向に移動し、第1強磁性層10の左側の第1の電極層200aとの接点付近に至る。また図30Bの“1”状態において、第2の電極層200bから第1の電極層200aに向かって電流を流し、紙面の左から右に伝導電子が流れる場合、第1強磁性層10の左側の第1の電極層200aとの接点付近にあった磁壁は、伝導電子によるスピントランスファートルクを受け、伝導電子と同じ方向に移動し、第1強磁性層10の右側の第2の電極層200bとの接点付近に至る。このようにして“0”状態から“1”状態へ、及び“1”状態から“0”状態への書き込みができる。
ここで例えば“0”状態から“1”状態への遷移のときには磁壁は第1強磁性層10において第2の電極層200bとの接点付近から第1の電極層200aの接点付近にまで移動するが、この第1の電極層200aとの接点付近を越えて更に左方向へと移動することはない。これは、書き込み電流は第1強磁性層10から第1の電極層200aへと流れるため、図において第1の電極層200aよりも左側では電流が流れず、磁壁は移動できないためである。
また第1実施形態と同様に第2実施形態においてもオーバーライトは可能である。
さらに書き込み特性をより安定化させるためには、図12Aと図12Bに示されるような磁壁の安定点を第1強磁性層10と電極層200との接点付近に意図的に形成してもよい。
(読み出し方法)
本発明の第2実施形態に係る磁気抵抗効果素子80からの情報の読み出し方法は、第1実施形態と同様に磁気抵抗効果を利用して行う。その方法は第1実施形態と共通するのでここでは省略する。
(第1の変形例)
図31は本発明の第2実施形態に係る磁気抵抗効果素子80の第1の変形例の構造を模式的に示している。第1の変形例では、第3強磁性層15と電極層200が第1強磁性層10の異なる面に隣接して設けられる。また第1強磁性層10と第3強磁性層15は磁気的に結合していればよく、その間に異なる層が挿入されてもよい。
第1の変形例では電極層200と第3強磁性層15が異なるレイヤーに設けられるため、製造が容易となる。例えば、初めに電極層200を形成した後、第1強磁性層10、絶縁層20、及び第2強磁性層30を成膜、パターニングし、その後第3強磁性層15を成膜、パターニングすることにより製造することができる。
また、図31で示されているように電極層200と第3強磁性層15は異なるレイヤーに設けられるため、x−y平面において互いにオーバーラップしていてもよい。すなわち、電極層200と第3強磁性層15のスペースに関する製造プロセス上の制約がなくなるため、セル面積を低減することができる。
また、第2実施形態においては、磁壁は第1強磁性層10のうち、電極層200との接点付近においてピニングされる。ここで第1の変形例を用いることにより、第3強磁性層15からの漏れ磁束でピニングすることができる。漏れ磁束の大きさは第3強磁性層15に用いる材料の飽和磁化や膜厚、及び第3強磁性層15と電極層200の位置関係によりコントロールすることができるため、これによってピンポテンシャルの大きさを制御でき、安定した動作が可能な素子を容易に設計することができる。
(第2の変形例)
図32は本発明の第2実施形態に係る磁気抵抗効果素子80の第2の変形例の構造を模式的に示している。前述のように第1強磁性層10と第3強磁性層15は磁気的に結合していればよく、空間的には離れていてもよい。第2の変形例においては、第1強磁性層10と第3強磁性層15は空間的に隔離して設けられる。
図32のような第1強磁性層10と第3強磁性層15の位置関係においても図28Aから図28C、および図29Aから図29Cに示されるような初期化方法により、磁壁を導入できることがマイクロマグネティックシミュレーションにより確認されている。
第2の変形例では第3強磁性層15を隔離して設けることができるため、素子、プロセスの設計の自由度が高まり、製造が容易となる。
(第3の変形例)
図33Aと図33Bは本発明の第2実施形態に係る磁気抵抗効果素子80の第3の変形例の構造を模式的に示している。図33Aと図33Bでは、複数のセルがx−z断面図で示されている。第3の変形例においては第3強磁性層15が隣接するビット間(隣接するメモリセル間)で共有される。ここで、図33Aのように第3強磁性層15は隣接する第1強磁性層10に対して空間的に接して設けられてもよいし、図33Bのように空間的に隔離されて設けられてもよい。なお、図33Aに示されるように空間的に接して設けられる場合、第3強磁性層15の材料としては電気抵抗の大きな強磁性薄膜が用いられることが望ましい。これは、書き込み電流が隣り合うビットに流れることを防ぐためである。電気抵抗の大きな強磁性薄膜としては、Co−Pt−CrとSiOのグラニュラー膜などが例示される。第3の変形例では第3強磁性層15を共有することにより、セル面積が低減される。
(その他の変形例)
この他、第2実施形態においても第1実施形態で挙げたような変形例を用いることができる。例えば、磁壁の安定点を形成するために、図12Aと図12Bに示されるようなノッチや段差を設けてもよく、また安定動作のために図13Aから図13Dのように第1強磁性層10の平面形状を適切に設計することができる。また図24Aと図24B、および図25Aと図25Bに示されるように第1強磁性層10が屈折した平面形状を有し、第1の磁化固定部10aから磁壁移動部10cを通って第2の磁化固定部10bへ向かう各部位の中央線において、第1強磁性層10は第3強磁性層15と隣接する領域よりも内側で電極層200と隣接してもよい。この他にも様々な組み合わせが可能となるが、説明が重複するので省略する。
当業者は上記実施形態の様々な変形を容易に実施することができる。したがって、本発明は上記実施形態に限定されることはなく、請求の範囲やその均等物によって参酌される最も広い範囲で解釈される。
この出願は、2007年10月4日に出願された日本出願特願2007−260590号を基礎とする優先権を主張し、その開示の全てをここに取り込む。

Claims (3)

  1. 第1強磁性層と、
    前記第1強磁性層の第1表面側に配置される絶縁層と、
    前記絶縁層の前記第1強磁性層とは反対側に配置される第2強磁性層と、
    前記第1強磁性層の長手方向の端部付近に配置され前記第1強磁性層と磁気的に接続する第3強磁性層と、
    前記第1強磁性層の長手方向の端部付近に配置され前記第1強磁性層と磁気的に接続する第4強磁性層
    とを具備し、
    前記第1強磁性層、前記第2強磁性層、前記第3強磁性層及び前記第4強磁性層は、それぞれの膜面に対して水平よりも垂直に近い磁気異方性を有し、
    前記第1強磁性層が台形状の断面形状を有し、
    前記台形は、前記第3強磁性層側の辺が、前記第3強磁性層側と反対側の辺よりも長い
    磁気抵抗効果素子。
  2. 磁気抵抗素子の初期化方法であって、
    前記磁気抵抗素子は、
    第1強磁性層と、
    前記第1強磁性層の第1表面側に配置される絶縁層と、
    前記絶縁層の前記第1強磁性層とは反対側に配置される第2強磁性層と、
    前記第1強磁性層の長手方向の端部付近に配置され前記第1強磁性層と磁気的に接続する第3強磁性層と、
    前記第1強磁性層の長手方向の端部付近に配置され前記第1強磁性層と磁気的に接続する第4強磁性層
    とを具備し、
    前記第1強磁性層、前記第2強磁性層、前記第3強磁性層及び前記第4強磁性層は、それぞれの膜面に対して水平よりも垂直に近い磁気異方性を有し、
    前記磁気抵抗素子の膜面に平行な方向に外部磁界を印加するステップと、
    前記外部磁界の向きを前記膜面に平行な方向から異なる方向に変えることによって前記第1強磁性層内に磁壁を導入するステップ
    とを具備する磁気抵抗素子の初期化方法。
  3. 磁気抵抗効果素子の初期化方法であって、
    前記磁気抵抗効果素子は、
    第1強磁性層と、
    前記第1強磁性層の第1表面側に配置される絶縁層と、
    前記絶縁層の前記第1強磁性層とは反対側に配置される第2強磁性層と、
    前記第1強磁性層の長手方向の端部付近に配置され前記第1強磁性層と磁気的に接続する第3強磁性層と、
    前記第1強磁性層の長手方向の端部付近に配置され前記第1強磁性層と磁気的に接続する第4強磁性層
    とを具備し、
    前記第1強磁性層が、
    第1の方向に延伸する磁壁移動部と、
    前記磁壁移動部の第1の端部に接続して、前記第1の端部から第2の方向に延伸する第1の磁化固定部と、
    前記磁壁移動部の第2の端部に接続して、前記第2の端部から第3の方向に延伸する第2の磁化固定部とを含み、
    前記第2の方向と前記第3の方向とは反平行な成分である第1の成分を有し、
    前記第1の磁化固定部には前記第3強磁性層が隣接して配置され、
    前記第2の磁化固定部には前記第4強磁性層が隣接して配置され、
    前記第1強磁性層の膜厚方向の中心を通る面である第1の面の、積層方向における平均高さZ1と、
    前記第3強磁性層の膜厚方向の中心を通る面である第2の面の、積層方向における平均高さZ2と、
    前記第4強磁性層の膜厚方向の中心を通る面である第3の面の、積層方向における平均高さZ3の間に、以下の(1)と(2)
    (1)Z1<Z2且つZ1<Z3
    (2)Z1>Z2且つZ1>Z3
    のうちの一方の関係が満たされ、
    前記第1の成分に略平行な方向に磁界を印加するステップと、
    前記磁界の向きを前記磁気抵抗効果素子の膜面に平行な方向から異なる方向に変えることによって前記第1強磁性層内に磁壁を導入するステップ
    とを具備する磁気抵抗効果素子の初期化方法。
JP2009536017A 2007-10-04 2008-09-22 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ、及びその初期化方法 Active JP5397224B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009536017A JP5397224B2 (ja) 2007-10-04 2008-09-22 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ、及びその初期化方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007260590 2007-10-04
JP2007260590 2007-10-04
JP2009536017A JP5397224B2 (ja) 2007-10-04 2008-09-22 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ、及びその初期化方法
PCT/JP2008/067091 WO2009044644A1 (ja) 2007-10-04 2008-09-22 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ、及びその初期化方法

Publications (2)

Publication Number Publication Date
JPWO2009044644A1 JPWO2009044644A1 (ja) 2011-02-03
JP5397224B2 true JP5397224B2 (ja) 2014-01-22

Family

ID=40526072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009536017A Active JP5397224B2 (ja) 2007-10-04 2008-09-22 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ、及びその初期化方法

Country Status (2)

Country Link
JP (1) JP5397224B2 (ja)
WO (1) WO2009044644A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101584099B1 (ko) * 2009-08-19 2016-01-13 삼성전자주식회사 자성층을 구비한 트랙 및 이를 포함하는 자성소자
JP2011119537A (ja) * 2009-12-04 2011-06-16 Nec Corp メモリセル及び磁気ランダムアクセスメモリ
JP5775773B2 (ja) * 2011-09-22 2015-09-09 ルネサスエレクトロニクス株式会社 磁気メモリ
JP7003991B2 (ja) * 2017-04-14 2022-01-21 Tdk株式会社 磁壁利用型アナログメモリ素子、磁壁利用型アナログメモリ、不揮発性ロジック回路及び磁気ニューロ素子
JP7098914B2 (ja) * 2017-11-14 2022-07-12 Tdk株式会社 スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
CN110268515B (zh) * 2018-01-12 2023-10-17 Tdk株式会社 磁壁移动型磁记录元件及磁记录阵列
JP7419729B2 (ja) * 2019-10-01 2024-01-23 Tdk株式会社 磁壁移動素子及び磁気記録アレイ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191032A (ja) * 2003-12-24 2005-07-14 Toshiba Corp 磁気記憶装置及び磁気情報の書込み方法
WO2005069368A1 (ja) * 2004-01-15 2005-07-28 Japan Science And Technology Agency 電流注入磁壁移動素子
JP2006073930A (ja) * 2004-09-06 2006-03-16 Canon Inc 磁壁移動を利用した磁気抵抗効果素子の磁化状態の変化方法及び該方法を用いた磁気メモリ素子、固体磁気メモリ
WO2007020823A1 (ja) * 2005-08-15 2007-02-22 Nec Corporation 磁気メモリセル、磁気ランダムアクセスメモリ、及び磁気ランダムアクセスメモリへのデータ読み書き方法
JP2007103663A (ja) * 2005-10-04 2007-04-19 Toshiba Corp 磁気素子、記録再生素子、論理演算素子および論理演算器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191032A (ja) * 2003-12-24 2005-07-14 Toshiba Corp 磁気記憶装置及び磁気情報の書込み方法
WO2005069368A1 (ja) * 2004-01-15 2005-07-28 Japan Science And Technology Agency 電流注入磁壁移動素子
JP2006073930A (ja) * 2004-09-06 2006-03-16 Canon Inc 磁壁移動を利用した磁気抵抗効果素子の磁化状態の変化方法及び該方法を用いた磁気メモリ素子、固体磁気メモリ
WO2007020823A1 (ja) * 2005-08-15 2007-02-22 Nec Corporation 磁気メモリセル、磁気ランダムアクセスメモリ、及び磁気ランダムアクセスメモリへのデータ読み書き方法
JP2007103663A (ja) * 2005-10-04 2007-04-19 Toshiba Corp 磁気素子、記録再生素子、論理演算素子および論理演算器

Also Published As

Publication number Publication date
WO2009044644A1 (ja) 2009-04-09
JPWO2009044644A1 (ja) 2011-02-03

Similar Documents

Publication Publication Date Title
JP5598697B2 (ja) 磁気抵抗効果素子、および磁気ランダムアクセスメモリ
JP6304697B2 (ja) 磁気メモリ素子および磁気メモリ
JP5382348B2 (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ
WO2010095589A1 (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ
JP5397224B2 (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ、及びその初期化方法
JP5370907B2 (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ
JP5652472B2 (ja) 磁気メモリ素子、磁気メモリ、及びその製造方法
JP5257831B2 (ja) 磁気ランダムアクセスメモリ、及びその初期化方法
JP5483025B2 (ja) 磁気メモリ素子、磁気メモリ
JP5370773B2 (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ、及びその初期化方法
JPWO2012002156A1 (ja) 磁気メモリ素子、磁気メモリ
JP5445970B2 (ja) 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
JP5445133B2 (ja) 磁気ランダムアクセスメモリ、その書き込み方法、及び磁気抵抗効果素子
JP5299643B2 (ja) 磁気ランダムアクセスメモリ
WO2011052475A1 (ja) 磁気メモリ素子、磁気メモリ、及びその初期化方法
JP5397384B2 (ja) 磁性記憶素子の初期化方法
JP2010219104A (ja) 磁気メモリ素子、磁気メモリ、及びその製造方法
US20130075847A1 (en) Magnetic memory

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131007

R150 Certificate of patent or registration of utility model

Ref document number: 5397224

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150