JP5598697B2 - 磁気抵抗効果素子、および磁気ランダムアクセスメモリ - Google Patents

磁気抵抗効果素子、および磁気ランダムアクセスメモリ Download PDF

Info

Publication number
JP5598697B2
JP5598697B2 JP2009520475A JP2009520475A JP5598697B2 JP 5598697 B2 JP5598697 B2 JP 5598697B2 JP 2009520475 A JP2009520475 A JP 2009520475A JP 2009520475 A JP2009520475 A JP 2009520475A JP 5598697 B2 JP5598697 B2 JP 5598697B2
Authority
JP
Japan
Prior art keywords
magnetization
layer
free layer
magnetization fixed
effect element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009520475A
Other languages
English (en)
Other versions
JPWO2009001706A1 (ja
Inventor
俊輔 深見
延行 石綿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2009520475A priority Critical patent/JP5598697B2/ja
Publication of JPWO2009001706A1 publication Critical patent/JPWO2009001706A1/ja
Application granted granted Critical
Publication of JP5598697B2 publication Critical patent/JP5598697B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1653Address circuits or decoders
    • G11C11/1655Bit-line or column circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1659Cell access
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1673Reading or sensing circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Description

本発明は、磁気抵抗効果素子、及びそれをメモリセルとして備えた磁気ランダムアクセスメモリに関する。
磁気ランダムアクセスメモリ(Magnetic Random Access Memory:MRAM)は高速動作、および無限回の書き換えが可能な不揮発性メモリとして期待され、盛んな開発が行われている。MRAMでは記憶素子として磁性体を用い、磁性体の磁化の向きに対応させて情報を記憶する。この磁性体の磁化をスイッチングさせる方法としていくつかの方式が提案されているが、いずれも電流を使う点では共通している。MRAMを実用化する上では、この書き込み電流をどれだけ小さくできるかが非常に重要であり、2006 Symposium on VLSI Circuits, Digest of Technical Papers, p.136によれば0.5mA以下への低減、さらに好ましくは0.2mA以下への低減が求められている。
MRAMへの情報の書き込み方法のうちで最も一般的なのは、磁性記憶素子の周辺に書き込みのための配線を配置し、この配線に電流を流すことで発生する磁界によって磁性記憶素子の磁化の方向をスイッチングさせる方法である。この方法は磁界による磁化反転となるため、原理的には1ナノ秒以下での書き込みが可能であり、高速MRAMを実現する上では好適である。しかしながら熱安定性、外乱磁界耐性が確保された磁性体の磁化をスイッチングするための磁界は一般的には数10Oe(エールステッド)程度となり、このような磁界を発生させるためには数mA程度の電流が必要となる。この場合、チップ面積が大きくならざるを得ず、また書き込みに要する消費電力も増大するため、他のランダムアクセスメモリと比べて競争力で劣ることになる。これに加えて、素子が微細化されると、書き込み電流はさらに増大してしまい、スケーリングの点でも好ましくない。
近年このような問題を解決する方法として、以下の2つの方法が提案されている。第1の方法は、スピン注入磁化反転を利用することである。これは反転可能な磁化を有する第1の磁性層と、それに電気的に接続され、磁化が固定された第2の磁性層から構成された積層膜において、第2の磁性層と第1の磁性層の間で電流を流したときのスピン偏極した伝導電子と第1の磁性層中の局在電子との間の相互作用を利用して第1の磁性層の磁化を反転する方法である。スピン注入磁化反転はある電流密度以上のときに起こることから、素子のサイズが小さくなれば、書き込みに要する電流は低減される。すなわちスピン注入磁化反転方式はスケーリング性に優れていると言うことができる。しかしながら、一般的に第1の磁性層と第2の磁性層の間には絶縁層が設けられ、書き込みの際には比較的大きな電流をこの絶縁層に流さなければならず、書き換え耐性や信頼性が課題となる。また、一般的には書き込みの電流経路と読み出しの電流経路が同じになることから、読み出しの際の誤書き込みも懸念される。つまりスピン注入磁化反転はスケーリング性には優れるものの、実用化にはいくつかの障壁があると言える。
もう一つの方法は、電流駆動磁壁移動現象を利用することである。電流駆動磁壁移動現象を利用した磁化反転方法は、スピン注入磁化反転の抱える上述のような問題を解決することができる。電流駆動磁壁移動現象を利用したMRAMは、例えば、特開2005−123617号公報、特開2005−191032号公報、特開2006−73930号公報、特開2006−270069号公報、特開2006−287081号公報に開示されている。特に、特開2006−73930号公報は、膜厚方向に磁化を有する磁性体膜で構成された磁気抵抗効果素子を開示している。
電流駆動磁壁移動現象を利用したMRAMは、一般的には反転可能な磁化を有する第1の磁性層の両端部の磁化が互いに略反平行となるように固定されている。このような磁化配置のとき、第1の磁性層内には磁壁が導入される。ここで、Physical Review Letters, vol.92, No.7, 077205(2004)で報告されているように、磁壁を貫通する方向に電流を流したとき、磁壁は伝導電子の方向に移動することから、第1の磁性層内に電流を流すことにより書き込みが可能となる。電流駆動磁壁移動もある電流密度以上のときに起こることから、スピン注入磁化反転と同様にスケーリング性があると言える。これに加えて、電流駆動磁壁移動を利用したMRAM素子では、書き込み電流が絶縁層を流れることはなく、また書き込み電流経路と読み出し電流経路は別となるため、スピン注入磁化反転で挙げられるような上述の問題は解決されることがわかる。
しかしながら電流駆動磁壁移動を利用したMRAMでは、書き込み電流の絶対値が比較的大きくなってしまうことが懸念される。Physical Review Letters, vol.92, No.7, 077205(2004)のほかにも、電流誘起磁壁移動の観測は数多く報告されているが、概ね磁壁移動には1×10[A/cm]程度の電流密度を要している。この場合、例えば磁壁移動の起こる層の幅を100nm、膜厚を10nmとした場合の書き込み電流は1mAとなる。これ以下に書き込み電流を低減するためには膜厚を薄くすればよいが、膜厚を薄くすると書き込みに要する電流密度は更に上昇してしまうことが知られている(例えば、Japanese Journal of Applied Physics, vol.45, No.5A, pp.3850-3853, (2006)参照)。
また、電流駆動磁壁移動を起こすためには、磁壁移動の起こる層の幅を数10nm以下に低減する必要があるが、このことは、加工技術の点で大いなる困難を伴う。
加えて、磁壁移動のために1×10[A/cm]に近い電流密度を使用することには、エレクトロンマイグレーションや温度上昇の影響が懸念される。
従って、本発明の目的は、書き込み電流が十分に小さく低減され、且つ電流密度自体も低減された、電流駆動磁壁移動現象を利用して磁化反転を行う磁気抵抗効果素子、及びそれをメモリセルとして使用するMRAMを提供することにある。
本発明の一の観点では、磁気抵抗効果素子が、磁化自由層と、前記磁化自由層に隣接して設けられるスペーサ層と、前記スペーサ層に隣接して前記磁化自由層とは反対側に設けられる第1の磁化固定層と、前記磁化自由層に隣接して設けられる少なくとも二つの第2の磁化固定層とを具備する。前記磁化自由層と前記第1の磁化固定層と前記第2の磁化固定層は、膜面に略垂直方向の磁化成分を有する。前記磁化自由層は、二つの磁化固定部と、前記二つの磁化固定部の間に配置される磁壁移動部とを有する。前記磁化自由層を構成する前記二つの磁化固定部の磁化は、膜面に略垂直方向において互いに略反平行に固定されている。前記磁壁移動部は、膜面垂直方向の磁気異方性が付与されている。
本発明によれば、書き込み電流が十分に小さく低減され、且つ電流密度自体も低減された、電流駆動磁壁移動現象を利用して磁化反転を行う磁気抵抗効果素子、及びそれをメモリセルとして使用するMRAMが提供される。
図1Aは、本発明の第1実施形態の磁気抵抗効果素子の主要な部分の構造を表す斜視図である。 図1Bは、本発明の第1実施形態の磁気抵抗効果素子の主要な部分の構造を表す平面図である。 図1Cは、本発明の第1実施形態の磁気抵抗効果素子の主要な部分の構造を表す断面図である。 図2Aは、第1実施形態の磁気抵抗効果素子への情報の書き込み方法を説明するための平面図である。 図2Bは、第1実施形態の磁気抵抗効果素子への情報の書き込み方法を説明するための平面図である。 図3Aは、第1実施形態の磁気抵抗効果素子の優位性を説明するための概念図である。 図3Bは、第1実施形態の磁気抵抗効果素子の優位性を説明するための概念図である。 図4は、面内磁化膜と垂直磁化膜でのデピン磁界とデピン電流密度の関係についてマイクロマグネティックシミュレーションを用いて計算した結果である。 図5は、垂直磁化膜のデピン電流密度の膜厚依存性についての計算結果である。 図6は、温度上昇の電流密度依存性についての測定結果である。 図7Aは、第1実施形態の磁気抵抗効果素子からのデータの読み出し方法を説明するための断面図である。 図7Bは、第1実施形態の磁気抵抗効果素子からのデータの読み出し方法を説明するための断面図である。 図8は、磁気メモリセルの1セル分の回路図の例である。 図9は、磁気メモリセルのレイアウトの例を表す平面図である。 図10は、本発明に係る磁気メモリセルのレイアウトの例を表す断面図である。 図11Aは、第1実施形態の磁気抵抗効果素子における第2の磁化固定層の構成例を表す断面図である。 図11Bは、第1実施形態の磁気抵抗効果素子における第2の磁化固定層の構成例を表す断面図である。 図11Cは、第1実施形態の磁気抵抗効果素子における第2の磁化固定層の構成例を表す断面図である。 図11Dは、第1実施形態の磁気抵抗効果素子における第2の磁化固定層の構成例を表す断面図である。 図11Eは、第1実施形態の磁気抵抗効果素子における第2の磁化固定層の構成例を表す平面図である。 図11Fは、第1実施形態の磁気抵抗効果素子における第2の磁化固定層の構成例を表す断面図である。 図12Aは、本発明の第2実施形態における磁気抵抗効果素子の主要な部分の構造を表す平面図である。 図12Bは、第2実施形態における磁気抵抗効果素子の第2実施形態の主要な部分の構造を表す断面図である。 図12Cは、第2実施形態における磁気抵抗効果素子の第2実施形態の主要な部分の構造を表す断面図である。 図12Dは、第2実施形態における磁気抵抗効果素子の第2実施形態の主要な部分の構造を表す平面図である。 図13Aは、本発明の第3実施形態における磁気抵抗効果素子の主要な部分の構造を表す平面図である。 図13Bは、本発明の第3実施形態における磁気抵抗効果素子の主要な部分の構造を表す平面図である。 図13Cは、本発明の第3実施形態における磁気抵抗効果素子の主要な部分の構造を表す平面図である。 図13Dは、本発明の第3実施形態における磁気抵抗効果素子の主要な部分の構造を表す平面図である。 図14Aは、本発明の第4実施形態における磁気抵抗効果素子の主要な部分の構造を表す断面図である。 図14Bは、本発明の第4実施形態における磁気抵抗効果素子の主要な部分の構造を表す断面図である。 図15は、本発明の第5実施形態における磁気抵抗効果素子の主要な部分の構造を表す断面図である。 図16は、本発明の第6実施形態における磁気抵抗効果素子の主要な部分の構造を表す断面図である。 図17は、本発明の第7実施形態における磁気抵抗効果素子の主要な部分の構造を表す断面図である。 図18Aは、本発明の第8実施形態における磁気抵抗効果素子の主要な部分の構造を表す斜視図である。 図18Bは、本発明の第8実施形態における磁気抵抗効果素子の主要な部分の構造を表す断面図である。 図19Aは、本発明の第9実施形態における磁気抵抗効果素子の主要な部分の構造を表す斜視図である。 図19Bは、本発明の第9実施形態における磁気抵抗効果素子の主要な部分の構造を表す斜視図である。 図20Aは、本発明の第10実施形態における磁気抵抗効果素子の主要な部分の構造を表す断面図である。 図20Bは、本発明の第10実施形態における磁気抵抗効果素子の主要な部分の構造を表す断面図である。 図20Cは、本発明の第10実施形態における磁気抵抗効果素子の主要な部分の構造を表す断面図である。
第1実施形態:
(磁気抵抗効果素子の構成)
図1Aは、本発明の第1実施形態の磁気抵抗効果素子80の主要な部分の構成を示す斜視図である。以下では、図1Aに示されているようにxyz直交座標系を定義して説明を行う。図1Bは、磁気抵抗効果素子80の構成を示すx−y平面図であり、図1Cは、磁気抵抗効果素子80の構成を示すx−z断面図である。
図1Aに示されているように、磁気抵抗効果素子80は、x方向に延伸して設けられる磁化自由層10と、磁化自由層10に隣接して設けられるスペーサ層20と、スペーサ層20に隣接して磁化自由層10とは反対側に設けられる第1の磁化固定層30と、磁化自由層10の両端に隣接して設けられる第2の磁化固定層15a、15bを具備する。スペーサ層20は、磁化自由層10と磁化固定層30に挟まれている。スペーサ層20は、好適には、非磁性の絶縁体から構成される。この場合、磁化自由層10、スペーサ層20、磁化固定層30は、TMR(tunneling magnetoresistance)効果を示す磁気トンネル接合(MTJ)として機能する。スペーサ層20は、導体や半導体により構成されても構わない。この場合、磁化自由層10、スペーサ層20、磁化固定層30は、GMR(giant magnetoresistance)効果を示すスピンバルブとして機能する。
磁化自由層10、第1の磁化固定層30、及び第2の磁化固定層15a、15bは強磁性体により構成される。図1Cには、磁化自由層10、第1の磁化固定層30、及び第2の磁化固定層15a、15bの磁化の向きが矢印で示されている。図1Cに示されているように、磁化自由層10、第1の磁化固定層30、及び第2の磁化固定層15a、15bの磁化は、いずれもz軸に略平行方向を向けられている。このような磁化方向を実現させるために、磁化自由層10、第1の磁化固定層30、及び第2の磁化固定層15は垂直磁化を有する材料、または積層膜により形成されることが好ましい。この場合の積層膜とは、強磁性体同士の積層膜でもよいし、強磁性体と非磁性体からなる積層膜でもよい。
図1Bに示されているように、磁化自由層10は、磁化固定部11a、11b、磁壁移動部13、及び磁壁ピンサイト12a、12bを備えている。図1Cに示されているように、第1の磁化固定層30は磁壁移動部13の少なくとも一部とオーバーラップするように設けられている。磁化固定部11a、11bには、第2の磁化固定層15a、15bが隣接して設けられ、且つ、これにより、磁化固定部11a、11bの磁化方向は、互いに略反平行方向に固定されている。また磁壁移動部13は、その磁化が+z方向、−z方向の間で反転可能であるように形成されている。このとき、磁化固定部11a、11b、及び磁壁移動部13の磁化の方向に応じて、磁壁ピンサイト12aと磁壁ピンサイト12bのいずれか一方に磁壁が形成されることになる。磁壁ピンサイト12a、12bは、この系に磁界や電流が印加されていない場合に、この磁壁を安定に停留させる機能を有する。なお、図1A〜図1Cに示されるような構造では、磁壁ピンサイト12a、12bとして特別な構造を設けなくても、自然に磁壁をピニングできることがマイクロマグネティクス計算から判明している。しかしながら、後に述べるように意図的にピニングポテンシャルをより強くするような工夫が磁壁ピンサイト12a、12bになされてもいい。
磁化固定部11a、11b、及び第1の磁化固定層30は、外部の異なる配線に電気的に接続される。ここで磁化固定部11a、11bは、第2の磁化固定層15a、15bを通って外部の配線に電気的に接続されてもよい。このように磁気抵抗効果素子80は3端子の素子となる。また図1A〜図1Cには示されていないが、この他に、配線とのコンタクトのための電極層を第1の磁化固定層30、及び磁化自由層10または第2の磁化固定層15に隣接させて設けることが望ましい。
(書き込み方法)
磁気抵抗効果素子80へのデータの書き込み方法について、図2A、図2Bを用いて説明する。図2A、図2Bは、磁気抵抗効果素子80がとり得る2つの状態、即ち、“0状態”と“1”状態とを模式的に示す平面図である。ここで、”0”状態とは、磁気抵抗効果素子80にデータ”0”が書き込まれた状態をいい、”1”状態とは、磁気抵抗効果素子80にデータ”1”が書き込まれた状態をいう。以下では、図2A、図2Bに示されているように、第1の磁化固定部11aの磁化は+z方向に、第2の磁化固定部11bの磁化は−z方向に固定されているとして説明が行われる。加えて、以下では、“0”状態では磁壁移動部13が+z方向に(図2A)、“1”状態は磁壁移動部13が−z方向に(図2B)磁化しているものと定義する。ただし、磁化固定部11a、11bの磁化方向は、互いに略反平行であればよく、上述の方向に限られない。また、データの値と磁壁移動部13の磁化方向との関係に関する定義が上述の限りでないことは言うまでもない。
上述のような磁化状態のとき、“0”状態では磁壁は磁壁ピンサイト12bに、“1”状態では磁壁は磁壁ピンサイト12aに形成される。本実施形態では、磁化自由層10中を流れる電流の向きを変えることにより、磁壁を磁壁ピンサイト12a、12b間で移動させ、これにより所望のデータが磁気抵抗効果素子80に書きこまれる。例えば、磁気抵抗効果素子80が図2Aの“0”状態にあるときに、+x方向に電流が流されると(即ち、−x方向に伝導電子が流されると)、磁壁ピンサイト12bにあった磁壁は、伝導電子によるスピントランスファートルクを受け、伝導電子と同じ方向に移動し、磁壁ピンサイト12aに至る。また磁気抵抗効果素子80が図2Bの“1”状態にあるときに、−x方向に電流が流されると(即ち、+x方向に伝導電子が流されると)、磁壁ピンサイト12aにあった磁壁は、伝導電子によるスピントランスファートルクを受け、伝導電子と同じ方向に移動し、磁壁ピンサイト12bに至る。このようにして“0”状態から“1”状態へ、及び“1”状態から“0”状態への書き込みができる。
また、磁気抵抗効果素子80が図2Aに示された“0”状態にあるときに、−x方向に電流を流した場合、つまりデータ“0”を書き込んだ場合、磁壁は+x方向に移動しようとするが、磁化固定部11bの磁化が十分強く固定されていれば、磁壁移動は起こらない。従って、オーバーライト動作(磁化の方向を反転させない書き込み動作)も可能である。或いは、磁化固定部11bの磁化が磁壁移動により+z方向に反転しても、電流が切られたときに再び元の状態、すなわち−z方向を向く状態に回復する手段を備えれば、上述のようなオーバーライト動作は可能となる。この回復の手段としては、第2の磁化固定層15との磁気的相互作用が利用できる。
(原理)
本実施形態の磁気抵抗効果素子80では、データの書き込みの際に磁壁移動が起こる層(即ち、磁壁移動部13)が垂直方向に磁気異方性を有することが特徴の一つであり、これによって書き込み電流密度の低減が実現される。そのメカニズムを、図3A、図3Bを用いて説明する。
スピン偏極電流を考慮に入れたときの磁性体のローカルな磁化の振る舞いは、Europhysics Letters, vol.69, 2005, pp. 990-996によれば、下記式(1):
Figure 0005598697
で表される。ここでmはローカルな磁気モーメント、Hは磁界、γはジャイロ磁気定数、αはギルバートのダンピング定数、βは非断熱スピントルク項の係数であり、uは、下記式(2):
Figure 0005598697
で表され、実効的な電流密度を表す。ここでPはスピン分極率、gはランデのg因子、μはボーア磁子、eは電子の素電荷、Msは飽和磁化、jは[A/m]の次元を持つ一般的な電流密度であり、このときuは、[m/s]の次元をもつ量となる。式(1)は、左辺で表される磁化の時間的な変化が、右辺で表された複数の要因によって起こることの関係を記述したものであり、右辺の第2項までは古典的なLLG方程式に一致する。右辺第1項は磁界によるトルクを、第2項はダンピングを、第3項は断熱のスピントルク効果を、第4項は非断熱のスピントルク効果を表す。以下では、第2項、第3項、第4項をそれぞれα項、スピントルク項、β項と呼ぶこととする。
図3Aは、磁化が面内方向を向いている磁性体膜(以下、「面内磁化膜)という。)に存在する磁壁に作用するトルク、図3Bは、磁化が膜面方向に垂直な方向を向いている磁性体膜(以下、「垂直磁化膜」という。)に存在する磁壁に作用するトルクを模式的に示す図である。面内磁化膜については、図3Aに示されているように、破線矢印の方向に伝導電子が流れると、磁壁内の磁気モーメント1はスピントルク項により図中の矢印2の方向、すなわちx−y面内で回転しようとする。このとき同時に、磁壁内の磁気モーメント1は、α項、β項によって矢印3の方向、すなわちy−z面内で回転しようとする。回転方向はα項とβ項の効果の大小関係で変わる。ここでβ項の効果がない場合、α項による磁化の回転方向は、反磁界により磁壁の運動、すなわち図中の矢印2の方向への回転を妨げる方向となる。これは電流によるエネルギーが、α項による図中の矢印3の方向への回転で生成されるエネルギーと釣り合うことによって磁壁の移動が停止すると解釈することもできる。この釣り合いはβ項の効果を付与することによって崩れ、このとき電流による磁壁移動が観測される(Europhysics Letters, vol. 69, pp. 990-996 (2005)参照)。すなわち、面内磁化膜での磁壁移動はβ項駆動と言うことができる。
一方で垂直磁化膜の場合(図3B)、磁壁内の磁気モーメント1はスピントルク項により図3Bの矢印2の方向、すなわちx−z面内で回転しようとする。このときこれと同時にα項、β項によって図3Bの矢印3の方向、すなわちx−y面内で回転しようとする。回転方向はα項とβ項の効果の大小関係により決まる。ここで面内磁化膜の場合、α項による回転はエネルギー的に不安定な状態へと向かう方向であるため、磁壁移動のブレーキとなるが、垂直磁化膜の場合、α項によって回転が起こってもエネルギーの増加は相対的には面内磁化膜よりも極めて小さい。従ってα項、及びβ項によって磁壁内での磁気モーメントはx−y平面でほぼ自由に回転することでき、結果としてスピントルク項による図3Bの矢印3の方向への回転をほとんど妨げない。すなわち、垂直磁化膜の場合、ごく小さな電流でもスピントルク項による磁壁駆動が可能となることがわかる。
上述のように面内磁化膜での磁壁移動はβ項駆動であり、一方垂直磁化膜での磁壁移動はスピントルク項駆動が可能となる。いずれの場合も磁壁移動は可能であるが、閾値磁界のあるピニングポテンシャルから磁壁がデピンする場合には、スピントルク項駆動が好適である。その様子を図4に示す。
図4は、あるピンポテンシャルからデピンするのに必要な磁界(デピン磁界:H)と電流密度(デピン電流密度:u)を、式(1)に基づいたマイクロマグネティクス計算によりシミュレーションした結果である。なお、ピンポテンシャルは素子に大きさの異なる5種類のノッチを設けることにより形成した。図4には膜厚が5nmと20nmの面内磁化膜、及び膜厚が2nmと20nmの垂直磁化膜での計算結果が示されている。図4に示されているように、垂直磁化膜は面内磁化膜と比べて、デピン磁界は約1桁大きく、一方、デピン電流密度は約1桁小さいことがわかる。これは熱安定性や外乱磁界耐性が高く、書き込み電流密度の低減されたMRAMを製造する上で好適である。
また、図4をより詳しく見ると、面内磁化膜ではデピンするのに必要な電流密度は膜厚が薄くなるほど増加しているのに対して、垂直磁化膜ではデピンするのに必要な電流密度は膜厚が薄くなるほど減少していることがわかる。これについてより詳細に調べた結果を図5に示す。図5から明らかなように垂直磁化膜の場合、膜厚を薄くしたときにデピンに要する電流は比較的大きく低減することがわかる。発明者は、マイクロマグネティクス計算により、この現象が、磁壁内の磁気モーメント1に作用する磁気異方性が、面内磁化膜では、膜厚を薄くした場合に線幅方向と膜面垂直方向での差が大きくなる一方、垂直磁化膜では膜厚を薄くした場合に線幅方向と細線長手方向での差が小さくなることに起因することを見出した。磁化自由層の膜厚を薄くすれば書き込みに要する電流の絶対値は低減するが、これに加えて垂直磁化膜は膜厚の低減が書き込み電流密度の低減をもたらすので、この点でも面内磁化膜に比べて優位であると言える。
ここで図5において、左側の縦軸には式(2)で定義される電流密度uでの値が示されており、右側の縦軸にはM=500[emu/cm]、P=0.5とした場合の電流密度jの値が示されている。一般的に1×10[A/cm]以上の電流密度を用いる場合、エレクトロンマイグレーション等の影響が顕在化するため、MRAMのメモリセルへの適用は現実的ではない。図5を見ると膜厚が20nm以下のときデピンに要する電流密度は1×10[A/cm]以下になっていることから、垂直磁化膜を用いた磁壁移動型MRAMを製造する上では、磁化自由層10の膜厚は、20nm以下であることが好ましい。
また書き込み電流密度が大きい場合には、エレクトロンマイグレーションの他にも発熱の影響等も懸念される。図6は、磁性材料に電流を印加したときの温度上昇を抵抗の上昇を測定することで見積もった結果である。MRAMに書き込みを行う際の温度上昇は、動作保障温度やMTJの信頼性や素子の寿命を考慮すると、120℃以下、より好適には60℃以下であることが望ましい。図6を見ると温度上昇が120℃、及び60℃となるのはそれぞれ電流密度が約0.7×10[A/cm]、0.6×10[A/cm]のときであり、このような電流密度でのデピンが可能な膜厚範囲は、図5からそれぞれ10nm、8nm以下であることがわかる。すなわち、磁化自由層10の膜厚は好適には10nm以下、より好適には8nm以下であることが好ましい。
また、磁化自由層10の膜厚は、約1nm以上であることが好ましい。これは膜厚が約1nm以下になると室温では安定な垂直磁化を維持できなくなることによる(Applied Physics Letters, vol. 90, 132507, (2007)参照)。
(読み出し方法)
次に、本実施形態の磁気抵抗効果素子80からのデータの読み出しについて図7A、図7Bを用いて説明する。これまでに述べたように、本実施形態では磁壁移動部13の磁化方向でデータを記憶し、また磁壁移動部13はスペーサ層20を介して第1の磁化固定層30に接続される。磁気抵抗効果素子80からのデータの読み出しには、磁気抵抗効果を利用する。磁気抵抗効果により、磁化自由層10とスペーサ層20と第1の磁化固定層30とで構成された磁気トンネル接合(又はスピンバルブ)の抵抗値は、磁壁移動部13の磁化方向によって異なる。したがって、磁化自由層10と第1の磁化固定層30の間で電流を流すことによりデータを読み出すことができる。例えば、図7Aのように磁化自由層10の中の磁壁移動部13の磁化の向きと第1の磁化固定層30の磁化の向きが平行のときには低抵抗状態が実現され、一方、図7Bのように磁壁移動部13の磁化の向きと第1の磁化固定層30の磁化の向きが反平行のときには高抵抗状態が実現される。
(第1実施形態の磁気抵抗効果素子の利点)
本実施形態の磁気抵抗効果素子80は、熱安定性、外乱磁界耐性に優れ、且つ書き込みに要する電流が小さく、さらにスケーリング性に優れている。これは、磁化自由層10の磁化方向が垂直方向を向き、且つその膜厚が低減されることに因っている。ここでは、面内磁化膜を用いた磁壁移動で書き込みを行う磁気ランダムアクセスメモリと、垂直磁化膜を用いた磁壁移動で書き込みを行う磁気ランダムアクセスメモリでの素子の特性について概算して比較した結果を示す。
まず面内磁化膜を用いた磁壁移動素子において、素子幅(w)を100nm、膜厚(t)を10nm、磁壁のピンサイトの幅の半分(q)を40nmとし、また飽和磁化(M)を800[emu/cm]、スピン分極率(P)を0.7、磁壁のピンサイトの閾値磁界(H)を50[Oe]とする。一方、垂直磁化膜を用いた磁壁移動素子では、素子幅(w)を100nm、膜厚(t)を2nm、磁壁のピンサイトの幅の半分(q)を15nmとし、また飽和磁化(M)を500[emu/cm]、スピン分極率(P)を0.5、磁壁のピンサイトの閾値磁界(H)を1000[Oe]とする。なお、ピンサイトの幅についてはマイクロマグネティックシミュレーションを用いて求めた値である。
上述のような値を仮定した場合、まず系のエネルギーバリアの大きさ(ΔE)はMwtで概算でき、結果として系の熱安定性指標となるΔE/kTは面内磁化膜、垂直磁化膜ともに40となる。ここでkはボルツマン定数でTは絶対温度である。
また膜厚が10nmで閾値磁界が50Oeの面内磁化膜のデピン電流密度は、図4よりu=300[m/s]程度と読み取ることができ、これは約6×10[A/cm]に相当する。本来このような電流密度は発熱やエレクトロンマイグレーション効果の観点から素子に流すことは非現実的ではあるが、ここでは比較のためにこの値を用いる。このとき、面内磁化膜での素子への書き込み電流は6[mA]となる。
一方、垂直磁化膜で膜厚を2nm、閾値磁界を1000[Oe]とした場合のデピン電流密度は、図4よりu=10[m/s]程度と読み取ることができ、これは、約2×10[A/cm]に相当する。このとき素子への書き込み電流は0.04[mA]となる。このように、垂直磁化膜を磁化自由層10に用いることによって、書き込み電流の大幅な低減が実現されることがわかる。
なお、ここで用いたパラメータはあくまでも目安であり、他の値を用いることもできる。従って、書き込みに要する電流値や、熱安定性ΔE/kTもそれに応じて変化するが、電流値と熱安定性は概ね連動して変化するため、上述のような面内磁化膜と垂直磁化膜での書き込み電流の大小関係が覆ることはない。
また、通常MRAMを製造する上では、磁気シールド等を具備する必要があるが、垂直磁化膜を用いた場合には、磁気シールドを省略することができ、これによって低コスト化がもたらされる。これは、一般的な垂直磁化膜は結晶磁気異方性が十分大きいため、外乱磁界に対する耐性が面内磁化膜に比べて極めて大きいためである。
本実施形態の磁気抵抗効果素子80では、膜厚の低減によって、書き込みに必要な電流密度を減少することができる。従って、本実施形態の磁気抵抗効果素子80は、膜厚を薄くすることで発熱の影響を軽減でき、動作保障温度範囲を広げることができる上、素子の寿命、信頼性も飛躍的に向上する。
次に本実施形態の磁気抵抗効果素子80を用いて構成された磁気メモリセル90の回路構成、及びレイアウトについて図8、図9、及び図10を用いて説明する。
図8は、1つの磁気メモリセル90の回路構成の例を示している。上述のとおり、磁気抵抗効果素子80は、3端子素子であるが、その3端子のうちの第1の磁化固定層30に接続される端子は読み出しのためのグラウンド線101に接続され、一方磁化自由層10の両端に接続される2つの端子は、二つのトランジスタ100a、100bの第1ソース/ドレインにそれぞれに接続される。またトランジスタ100a、100bの第2ソース/ドレインは、書き込みのためのビット線102a、102bに接続され、またゲート電極はワード線103に接続される。さらに図8に示した磁気メモリセル90は、アレイ状に配置され、周辺回路に接続され、これにより磁気ランダムアクセスメモリが構成される。
次に図8に示された磁気メモリセル90の書き込み、読み出し動作について説明する。まず書き込みを行う場合には、ワード線103を“high”にし、トランジスタ100a、100bを“ON”にする。またビット線102a、102bのいずれか一方を“high”にし、他方を“low”とする。ビット線102aのどちらを“high”にし、どちらを“low”にするかで磁化自由層10を流れる電流の方向が変わるため、磁気抵抗効果素子80へのデータの書き込みが可能となる。
また、読み出しの際には、ワード線103を“high”にし、トランジスタ100a、100bを“ON”とする。またビット線102a、102bのいずれか一方を“high”にし、他方を“open”とする。このときビット線102a、102bのいずれか一方から磁気抵抗効果素子80を貫通する電流がグラウンド線101へと流れるため、磁気抵抗効果による高速での読み出しが可能となる。ただし、図8に示された回路、及びここで述べられた回路の設定は、本発明を実施する方法の一例に過ぎず、他の回路構成による実施も可能である。
図8に示された回路構成を有する磁気メモリセル90は、図9、図10に示されるレイアウトで実現することが可能である。図9は、磁気メモリセル90のレイアウトの例を示すx−y平面図であり、図10は、図9のA−B−C−D断面における構成を示す断面図である。図10に示されているように、基板100にNMOSトランジスタ100a、100bが形成されている。図9に示されているように、NMOSトランジスタ100a、100bのゲートは、y軸方向に延設されており、ワード線103として使用される。図10に戻り、NMOSトランジスタ100aの一方のソース/ドレイン111aは、コンタクト112と配線層113とを介して磁化固定層15aに接続されており、他方のソース/ドレイン111bは、コンタクト114と配線層115とを介してビット線102aに接続されている。一方、NMOSトランジスタ100bの一方のソース/ドレイン116aは、コンタクト117と配線層118とを介して磁化固定層15bに接続されており、他方のソース/ドレイン116bは、コンタクト119と配線層120とを介してビット線102bに接続されている。図9に示されているように、ビット線102a、102bは、y軸方向に延設されている。
図10を再度に参照して、磁気抵抗効果素子80の磁化固定層30の上には電極層121が形成されており、電極層121は、コンタクト122を介してグラウンド線101に接続されている。図9に示されているように、グラウンド線101は、x軸方向に延設されている。このようなレイアウトは、磁気メモリセル90の面積を低減させるのに好適である。
ただし、ここで示されているのは一例に過ぎず、他のレイアウトを用いても磁気メモリセル90を形成することは可能である。例えば図9、図10ではNMOSトランジスタ100a、100bはy軸方向に沿って設けられているが、NMOSトランジスタ100a、100bは、x軸方向に沿って設けられても良い。この場合にはワード線103はNMOSトランジスタ100a、100bのゲートと接続されるように突起が形成されることが望ましい。
(第2の磁化固定層15a、15bの磁化の固定方法)
本実施形態の磁気抵抗効果素子80では、磁化自由層10の磁化固定部11a、11bの磁化は膜面垂直方向に互いに略反平行に固定される。この磁化固定は、磁化固定部11a、11bに隣接して設けられる第2の磁化固定層15a、15bによって実現することができる。ここでは第2の磁化固定層15a、15bを用いた磁化固定部11a、11bの磁化の固定方法について説明する。
図11A〜11Fは第2の磁化固定層15a、15bによる磁化固定部11a、11bの磁化の固定方法についての説明図である。ここで示されるいずれの磁化の固定方法も、第2の磁化固定層15a、15bに保磁力の差を設け、初めに十分大きな磁界を印加することで両方の第2の磁化固定層15a、15bの磁化の方向を揃えた後、適当な大きさの磁界を印加することで第2の磁化固定層15a、15bのうちの一方のみを反転させることに基づいている。すなわち、図11Aから図11Fで示される6つの方法はいずれも一方の第2の磁化固定層15aと他方の第2の磁化固定層15bの間で保磁力に差を設けるための具体的な方法である。
このうち図11Aは、一方の第2の磁化固定層15aと他方の第2の磁化固定層15bが異なる材料から構成される例である。ここで二つの異なる材料では保磁力に差が設けられる。これは構成元素や組成によって実現することもできるし、結晶構造や欠陥等の構造、組織的な要因によって実現することもできる。
また図11Bは、一方の第2の磁化固定層15aと他方の第2の磁化固定層15bで磁化容易軸の方向が異なるようにして構成される例である。このとき両方の第2の磁化固定層15a、15bの磁化の方向を略同方向に揃えた後、一方の第2の磁化固定層のみが磁化反転するような方向に磁界を印加することにより、第2の磁化固定層15a、15bの磁化状態として略反平行な状態を実現することができる。このような磁化容易軸の違いは結晶磁気異方性によって実現することもできるし、形状磁気異方性によって実現することもできる。
図11Cは、一方の第2の磁化固定層15aと他方の第2の磁化固定層15bで膜厚が異なるようにして構成される例である。この場合は一方の第2の磁化固定層15bが他方の第2の磁化固定層15aに比べて、その膜厚が厚く設けられているが、一般的に膜厚が厚いほうが垂直方向の保磁力は大きくなる。従って、上述のような2段階の着磁プロセスによって第2の磁化固定層15a、15bの磁化状態として略反平行な状態を実現することができる。
図11Dは、第2の磁化固定層15a、15bの一方(図11Dの場合は第2の磁化固定層15b)に隣接してピニング層16が設けられる例である。ピニング層16の材料としてはより磁気異方性の大きな強磁性材料のほか、反強磁性体材料を用いることもできる。これによっても実効的な保磁力に差が設けられるため、上述のような2段階の着磁プロセスによって第2の磁化固定層15a、15bの磁化状態として略反平行な状態を実現することができる。なお、図11Dではピニング層16は第2の磁化固定層15bの磁化自由層10とは反対側の面に接して設けられているが、実際には第2の磁化固定層15bに接してさえいればよく、その位置は任意である。
図11Eは、2つの第2の磁化固定層15a、15bでx−y面内での面積が異なるようにして構成される例である。マイクロマグネティクス計算を行った結果、x−y面内での面積が大きいほど、反転磁界は小さくなることがわかった。従って、一方の第2の磁化固定層(図11Eの場合は第2の磁化固定層15a)の保磁力が他方の第2の磁化固定層(図の場合は第2の磁化固定層15b)の保磁力よりも小さくなるため、上述のような2段階の着磁プロセスによって第2の磁化固定層15a、15bの磁化状態として略反平行な状態を実現することができる。
図11Fは、第2の磁化固定層15a、15bのうちの少なくとも一つがx−y面内で異方的な形状にパターニングされる例である。この場合は、図11Fのz軸方向の磁界の他に、x−y面内の方向の磁界を加えることで、上述のような2段階の着磁プロセスによって第2の磁化固定層15a、15bの磁化状態として略反平行な状態を実現することができる。マイクロマグネティクス計算によれば、垂直磁気異方性を有し、且つ異方的な形状を有する磁性体では、垂直方向に対して、磁性体の長軸方向の磁界を加えたとき、短軸方向の磁界を加えるよりも保磁力が小さくなることがわかった。従って、図11Fの場合には、一方の第2の磁化固定層15aはy軸方向に長軸を有し、他方の第2の磁化固定層15bはx軸方向に長軸を有しているので、例えば、初めに第2の磁化固定層15a、15bの磁化をいずれも+z方向にほぼ揃えた後、−z方向の成分とx軸方向の成分とを有する適当な大きさの磁界を印加することによって、第2の磁化固定層15bの磁化のみを反転することができる。なお、ここでは第2の磁化固定層15の形状は長方形として図示されているが、これはx−y面内で異方性を有していればいかなる形状でも構わない。
また、図示はされていないが、第2の磁化固定層15を3つ以上設けることによっても実効的な保磁力差を設けることができる。また、上述の他の手法によって第2の磁化固定層15a、15bに保磁力差を設けることによって第2の磁化固定層15a、15bの磁化状態として略反平行な状態を実現してもよい。さらに、これまで述べた6つの方法は組み合わせて用いることもできる。
(材料)
ここでは、磁気抵抗効果素子80を構成する各層の材料について例示する。なお、ここで示される材料は全て例であり、実際には図1A〜図1Cに示されるような磁化状態が実現できればいかなる材料を用いてもよい。
表1、表2は、第2の磁化固定層15と磁化自由層10とに関して図1A〜図1Cに示されるような磁化状態が実現できる材料特性の範囲についてのマイクロマグネティックシミュレーションを行った結果を示している。具体的には、表1は第2の磁化固定層15を構成する材料の特性の許容範囲を示しており、表2は磁化自由層10を構成する材料の特性の許容範囲を示している。表1、表2のいずれの場合も、表中で「○」が記載されている欄は、図1A〜図1Cのような磁化状態が実現され、「×」が記載されている欄は、図1A〜図1Cのような磁化状態が実現されない範囲であることを意味している。より具体的に説明すると、表1の場合、「×」と記載されている欄では、第2の磁化固定層15がほぼ一様に垂直方向に磁化した単磁区構造とはならず、多磁区構造となることがわかった。また表2の場合、「×」と記載されている欄では、磁化自由層10の少なくとも一部分の磁化が垂直方向を向かず、面内方向を向くことがわかった。なお表1、表2では飽和磁化(M)と垂直方向の磁気異方性定数(K)について調べた結果が示されている。
Figure 0005598697
Figure 0005598697
まず表1から第2の磁化固定層15a、15bについては、飽和磁化(M)が小さく、且つ垂直方向の磁気異方性定数(K)が大きいとき、図1A〜図1Cに示される磁化状態が実現できることがわかる。特に飽和磁化(M)が1200[emu/cm]以下であり、且つ垂直方向の磁気異方性定数(K)が1×10[erg/cm]以上のとき、或いは飽和磁化(M)が800[emu/cm]以下であり、且つ垂直方向の磁気異方性定数(K)が5×10[erg/cm]以上のときには図1A〜図1Cに示される磁化状態が実現できることがわかる。
また表2から磁化自由層10については、飽和磁化(M)が小さく、且つ垂直方向の磁気異方性定数(K)が大きいとき、図1A〜図1Cに示される磁化状態が実現できることがわかる。特に飽和磁化(M)が800[emu/cm]以下であり、且つ垂直方向の磁気異方性定数(K)が6×10[erg/cm]以上のとき、或いは飽和磁化(M)が600[emu/cm]以下であり、且つ垂直方向の磁気異方性定数(K)が4×10[erg/cm]以上のとき、或いは飽和磁化(M)が400[emu/cm]以下であり、且つ垂直方向の磁気異方性定数(K)が2×10[erg/cm]以上のときには図1A〜図1Cに示される磁化状態が実現できることがわかる。
具体的な材料は以下に例示される。まず磁化自由層10、第1の磁化固定層30、及び第2の磁化固定層15の材料はFe、Co、Niのうちから選択される少なくとも一つの材料を含むことが望ましい。さらにPtやPdを含むことで垂直磁気異方性を安定化することができる。これに加えて、B、C、N、O、Al、Si、P、Ti、V、Cr、Mn、Cu、Zn、Zr、Nb、Mo、Tc、Ru、Rh、Ag、Hf、Ta、W、Re、Os、Ir、Au、Smなどを添加することによって所望の磁気特性が発現されるように調整することができる。例えばCo、Co−Pt、Co−Pd、Co−Cr、Co−Pt−Cr、Co−Cr−Ta、Co−Cr−B、Co−Cr−Pt−B、Co−Cr−Ta−B、Co−V、Co−Mo、Co−W、Co−Ti、Co−Ru、Co−Rh、Fe−Pt、Fe−Pd、Fe−Co−Pt、Fe−Co−Pd、Sm−Coなどが例示される。この他、Fe、Co、Niのうちから選択されるいずれか一つの材料を含む層が、異なる層と積層されることにより垂直方向の磁気異方性を発現させることもできる。具体的にはCo/Pd、Co/Pt、Co/Ni、Fe/Auの積層膜などが例示される。
スペーサ層20は、絶縁体から構成されることが望ましい。スペーサ層20の材料としては、具体的にはMg−O、Al−O、Al−N、Ni−O、Hf−Oなどが例示される。ただし、この他に半導体や金属材料を用いても本発明は実施できる。具体的にはCr、Al、Cu、Znなどが例示される。
第2実施形態:
図12A、図12Bは、本発明の第2実施形態における磁気抵抗効果素子80の構造、特に磁化自由層10の構造を模式的に示している。第2実施形態の磁気抵抗効果素子80は、磁化自由層10の中の磁壁ピンサイト12a、12bに関し、磁壁ピンサイト12a、12bが磁壁をより強く拘束できるように形成されたものである。
磁壁を強く拘束することは、図12Aに示されるように、x−y面内での平面形状の変調によって実施することができる。図12Aは、磁化自由層10にノッチをパターニングした実施形態であるが、この他突起等を設けてもよい。また図12B、12Cに示されるように、x−z断面での断面形状の変調によって、磁壁を磁壁ピンサイト12a、12bに強く拘束することもできる。図12Cに示されているように、磁壁ピンサイト12となる部分のみが段差を持っていてもよいし、図12Cに示されているように、磁化固定部11に段差を設けてもよい。さらに図12Dのように、磁化固定部11をy軸方向にずらすことでも磁壁の拘束部を形成することができる。
この他、図示はされていないが、磁壁ピンサイト12a、12bの磁気特性を磁壁移動部13や磁化固定部11に対して変化させることによっても磁壁を拘束することができる。このような磁気特性の変化は、異なる材料を用いることによって実施することもできるし、異元素を注入する、あるいは欠陥等を導入することによっても実施することができる。
第3実施形態:
図13A〜図13Dは、本発明の第3実施形態における磁気抵抗効果素子80の構造、特に、磁化自由層10の構造を模式的に示している。第3実施形態は、磁化自由層10の形状に関し、特に安定した2値状態を実現するものである。
垂直磁化膜の場合、磁壁移動部13の中央で磁壁が停止する状態がさして不安定にはならない。このような状態は“0”と“1”の中間の状態であり、回避しなければならない。ところで磁壁は、系全体のエネルギーを下げるために、その面積がなるべく小さくなる方向に動こうとする。従って、磁壁移動部13の中央付近が他の部分よりも幅が広ければ、そこは不安定となるため、上述のような中間状態は回避できる。図13A〜図13Dに示された模式図はいずれもこの概念に基づいている。加えて、図13Dのように磁化固定部11a、11bが両端に行くに従って広くなるように形成することにより、書き込み電流による磁壁移動が起こった時に磁壁ピンサイト12a、12bを通り越した磁壁を、電流が切られたときには磁壁のピンサイトに戻すことができる。
第4実施形態:
図14A、図14Bは、本発明の第4実施形態の磁気抵抗効果素子80の構造を模式的に示している。第4実施形態は、磁化自由層10及び第2の磁化固定層15の下地層に関する。
Journal of Magnetism and Magnetic Materials, vol.247, pp.153-158,(2002)によれば、垂直磁気異方性材料では、その下地となる層の選択によって、磁性層の垂直方向の磁気特性が大きく変化することが記されている。従って、図14Aのように磁化自由層10の下に下地層40を設けてもよいし、図14Bに示されているように、第2の磁化固定層15の下に下地層41を設けてもよい。また下地層40及び下地層41は、異なる材料によって形成される複数の膜で構成された多層膜としてもよい。下地層40及び下地層41はその上に成膜される磁性層の結晶磁化容易軸が所望の方向に成長するように、構造、組織がコントロールされることが望ましい。
下地層40及び下地層41の材料としては、Ti、Zr、Nb、Mo、Hf、Ta、W、Ru、Rh、Pd、Os、Ir、Ptなどの他、これらの酸化物、窒化物、及びCo−Cr−Pt−Taなどを用いることができる。
ここで、磁化自由層10の下地層40は、磁化自由層10に用いる材料と比べて電気抵抗が比較的高いことが望ましい。これは、書き込み電流の下地層40への分流を低減するためである。これは下地層40の膜厚を磁化自由層10に比べて十分薄くすることにより実現することもできるし、下地層40としてその抵抗率が磁化自由層10で用いる材料の抵抗率よりも十分大きくなるような材料を選択することにより実現することもできる。
また特に当該下地層40は磁気モーメントを有する材料(即ち、磁性体)から構成されることが好ましい。これは、磁化自由層10と第2の磁化固定層15の間で、下地層40を介して強く磁気結合させることができるためである。既述のCo−Cr−Pt−Taはこの点で好適である。
第5実施形態:
図15は、本発明の第5実施形態における磁気抵抗効果素子80の構造を模式的に示している。第5実施形態では、第1の磁化固定層30の磁化を安定して固定するために、第1の磁化固定層30に隣接してピニング層50が設けられている。なお図15ではピニング層50は第1の磁化固定層30に対してスペーサ層20とは反対側の面に接して設けられているが、実際には第1の磁化固定層30に接していればよく、その位置は任意である。
ピニング層50の材料としては反強磁性体などを用いることができる。具体的にはPt−Mn、Ir−Mn、Fe−Mn、Ni−Mn、Mn−Rhなどが例示される。
第6実施形態:
図16は、本発明の第6実施形態における磁気抵抗効果素子の構造を模式的に示している。第6実施形態では、磁化自由層10と第2の磁化固定層15の界面のうちの少なくとも一部分に高分極層60が挿入される。
スピントルク項を用いた電流駆動磁壁移動では磁性体を流れる伝導電子のスピン偏極率はなるべく高いことが望ましい。本実施形態では、高分極層60はスピン分極率の高い材料から構成され、これを用いることにより伝導電子のスピン偏極率を高めることができる。これによって書き込み電流の低減や書き込み速度の増大が可能となる。
なお、高分極層60の材料は垂直磁気異方性を有する材料を用いてもよいが、面内方向の磁気異方性を有する材料であっても、その膜厚が十分に薄ければ第2の磁化固定層15や磁化自由層10との磁気的な相互作用により膜面垂直方向に磁化させることができ、系の磁化状態を乱すことはない。具体的には、Co、Fe、Co−Feなどが例示され、これらにその他の元素を添加することで所望の特性が得られるように調整することができる。
第7実施形態:
図17は、本発明の第7実施形態における磁気抵抗効果素子80の構造を模式的に示している。第7実施形態では、スペーサ層20と磁化自由層10、或いは第1の磁化固定層30との界面のうちの少なくとも一部分に高分極層70または高分極層71が挿入される。
本発明では情報の読み出しに磁気抵抗効果を利用するが、このとき情報記憶層となる磁化自由層10と参照層となる第1の磁化固定層30のスピン分極率は高いほど高い磁気抵抗効果比が発現され、大きな読み出し信号が得られる。本変形例ではスペーサ層20の界面に高分極層70または高分極層71を挿入することにより、磁気抵抗効果に影響を及ぼす磁化自由層10、及び第1の磁化固定層30の見かけ上のスピン分極率を増大させることができ、結果として高い磁気抵抗効果比を得ることができる。
なお、高分極層70または高分極層71の材料は垂直磁気異方性を有する材料を用いてもよいが、面内方向の磁気異方性を有する材料であっても、その膜厚が十分に薄ければ第1の磁化固定層30や磁化自由層10との磁気的な相互作用により膜面垂直方向に磁化させることができ、系の磁化状態を乱すことはない。具体的に用いる材料としては、Co、Fe、Co−Feなどが例示され、これらにその他の元素を添加することで所望の特性が得られるように調整することができる。
さらに、図17においてスペーサ層20の成長の下地となる高分極層70は、それに用いる材料の選択によっては、特定のスペーサ層20の結晶配向を制御する制御層としての役割を併せ持たせることもできる。例えば、近年トンネル磁気接合において絶縁層として(001)配向したMgOを用いたときに非常に大きな磁気抵抗効果比が発現されることが報告されているが、このMgOの(001)配向は、例えば高分極層70としてCo−Fe−Bを用いることによって実現することができる。
第8実施形態:
図18A、図18Bは、本発明の第8実施形態における磁気抵抗効果素子80の構造を模式的に示している。図18Aは、第8実施形態における磁気抵抗効果素子80の斜視図であり、図18Bはx−z断面図である。第8実施形態では、磁化自由層10の少なくとも第2の磁化固定層15と接する部分以外の面が、スペーサ層20を介して、第1の磁化固定層30に接続される。
上述の実施形態では、データの書き込みの際には磁化自由層10に直接電流を流すが、このとき磁化自由層10の発熱による動作の不安定性や素子の寿命の低下が懸念される。ここで磁化自由層10が熱伝導率の高い材料となるべく多くの面で接しているときに放熱しやすくなり、発熱の影響は軽減できる。なお、図18A、図18Bでは磁化自由層10に対して、第2の磁化固定層15と接する面とは反対側の面の全面がスペーサ層20を介して第1の磁化固定層30と接しているが、スペーサ層20、及び第1の磁化固定層30の形状、及び配置は任意である。
第9実施形態:
図19A、図19Bは、本発明の第9実施形態における磁気抵抗効果素子80の構造を模式的に示している。第9実施形態は磁化自由層10、スペーサ層20、及び第1の磁化固定層30の積層順に関する。図10では磁化自由層10は第1の磁化固定層30に対して基板110側に配置されるが、本実施形態では第1の磁化固定層30が磁化自由層10に対して基板側に配置される。
また図19Aの構造は、図1Aの構造が倒立しただけであるが、本実施形態では、図19Bのように磁化自由層10が第1の磁化固定層30に対してx−y平面形状において収まるように形成されてもよい。図19Bのような構造を用いた場合には、第8実施形態で述べたように発熱の影響を軽減できるほか、第1の磁化固定層30から磁化自由層10への磁束の影響を低減することができる。
第10実施形態:
図20A〜20Cは、本発明の第10実施形態における磁気抵抗効果素子80の構造を模式的に示している。第10実施形態は、第2の磁化固定層15a、15bの位置に関する。
図1Cでは第2の磁化固定層15a、15bは磁化自由層10の両端に接して、且つスペーサ層20とは反対側の面に設けられているが、第2の磁化固定層15a、15bの位置は磁化自由層10の両端付近で接していればよく、その位置は任意である。例えば図20Aのように磁化自由層10の両端からやや内側にずれた位置に配置されてもよいし、図20Bのように磁化自由層10とは同じ面上で横方向に配置されてもよく、また図20Cのように磁化自由層10に対してスペーサ層20と接する面と同じ面に配置されてもよい。また図20Bのように第2の磁化固定層15が磁化自由層10と同じ面に形成される場合、図20Bのように磁化自由層10に対してx方向に隣接して設けられてもよいし、y方向、すなわち紙面の手前/奥方向に隣接して設けられてもよい。
また図20Aのように磁化自由層10の両端からやや内側にずれた位置に配置される場合、仮に書き込みの際に磁壁が磁壁ピンサイト12を越えた場合でも磁化自由層10のなかの第2の磁化固定層15と接する位置よりも外側の領域は元の磁化状態が残ることになる。従って、書き込み電流を切ったときには正常な状態、すなわち図2Aか図2Bのいずれかの状態を回復することができる。図20Aのような構造は、例えば図13Dに示した平面形状と併用することでより大きな効果が期待される。
以上、実施形態を参照して本願発明を説明したが、本願発明は、上記実施形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。特に、技術的に矛盾がない限り、第1実施形態乃至第10実施形態のうちの2以上が、一の磁気抵抗効果素子に同時に適用されることが可能であることに留意されたい。
この出願は、2007年6月25日に出願された日本国特許出願特願2007−166079号を基礎とする優先権を主張し、その開示の全てをここに取り込む。

Claims (21)

  1. 磁化自由層と、
    前記磁化自由層に隣接して設けられるスペーサ層と、
    前記スペーサ層に隣接して前記磁化自由層とは反対側に設けられる第1の磁化固定層と、
    前記磁化自由層に隣接して設けられる少なくとも二つの第2の磁化固定層
    とを具備し、
    前記第1の磁化固定層と前記第2の磁化固定層は、膜面に略垂直方向の磁化成分を有し、
    前記磁化自由層は、
    二つの磁化固定部と、
    前記二つの磁化固定部の間に配置される磁壁移動部
    とを有し、
    前記二つの磁化固定部のうちの一方は、前記少なくとも二つの第2の磁化固定層のうちの一つに隣接しており、
    前記二つの磁化固定部のうちの他方は、前記少なくとも二つの第2の磁化固定層のうちの別の一つに隣接しており、
    前記第1の磁化固定層の少なくとも一部分は、前記磁壁移動部の少なくとも一部にオーバーラップするように設けられており、
    前記磁化自由層を構成する前記磁壁移動部及び前記二つの磁化固定部は、膜面に略垂直方向の磁気異方性が付与されると共に、膜面に略垂直方向の磁化を有し
    前記磁化自由層を構成する前記二つの磁化固定部の磁化は、前記少なくとも二つの第2の磁化固定層によって膜面に略垂直方向において互いに略反平行に固定されており、
    前記少なくとも二つの第2の磁化固定層が、互いに保磁力に差を持って形成され、
    前記磁化自由層には、前記磁気抵抗効果素子への情報の書き込みの際に、書き込み電流が、前記二つの磁化固定部のうちの一方から他方に前記磁壁移動部を経由して流され、
    前記磁化自由層の膜厚が1nm以上8nm以下である
    気抵抗効果素子。
  2. 前記少なくとも二つの第2の磁化固定層が、互いに異なる材料で形成される
    請求項1記載の磁気抵抗効果素子。
  3. 前記少なくとも二つの第2の磁化固定層の磁化容易軸が互いに異なる方向に設定される
    請求項1記載の磁気抵抗効果素子。
  4. 前記少なくとも二つの第2の磁化固定層が互いに異なる膜厚で形成される
    請求項1記載の磁気抵抗効果素子。
  5. 前記少なくとも二つの第2の磁化固定層のうちの少なくとも1つにピニング層が隣接して設けられる
    請求項1記載の磁気抵抗効果素子。
  6. 前記少なくとも二つの第2の磁化固定層が互いに異なるサイズで形成される
    請求項1記載の磁気抵抗効果素子。
  7. 前記少なくとも二つの第2の磁化固定層が互いに異なる形状で形成される
    請求項1記載の磁気抵抗効果素子。
  8. 前記磁化自由層、前記第1の磁化固定層、及び前記第2の磁化固定層のうちの少なくとも一つの層が垂直方向の結晶磁気異方性を有する材料により構成される
    請求項乃至のいずれかに記載の磁気抵抗効果素子。
  9. 前記磁化自由層、前記第1の磁化固定層、及び前記第2の磁化固定層のうちの少なくとも一つの層が強磁性層を含む少なくとも二つ以上の層の積層膜により構成される
    請求項乃至のいずれかに記載の磁気抵抗効果素子。
  10. 前記磁化自由層は、飽和磁化が800[emu/cm]以下であり、磁気異方性定数が6×10[erg/cm]以上である材料で形成された
    請求項又はに記載の磁気抵抗効果素子。
  11. 前記磁化自由層は、飽和磁化が600[emu/cm]以下であり、磁気異方性定数が4×10[erg/cm]以上である材料で形成された
    請求項又はに記載の磁気抵抗効果素子。
  12. 前記磁化自由層は、飽和磁化が400[emu/cm]以下であり、磁気異方性定数が2×10[erg/cm]以上である材料で形成された
    請求項又はに記載の磁気抵抗効果素子。
  13. 前記第2の磁化固定層は、飽和磁化が1200[emu/cm]以下であり、磁気異方性定数が1×10[erg/cm]以上である材料で形成された
    請求項又はに記載の磁気抵抗効果素子。
  14. 前記第2の磁化固定層は、飽和磁化が800[emu/cm]以下であり、磁気異方性定数が5×10[erg/cm]以上である材料で形成された
    請求項又はに記載の磁気抵抗効果素子。
  15. 前記磁化自由層と前記第2の磁化固定層の界面のうちの少なくとも一部分に高分極層が設けられる
    請求項乃至1のいずれかに記載の磁気抵抗効果素子。
  16. 前記磁化自由層と前記スペーサ層の界面、或いは前記第1の磁化固定層と前記スペーサ層の界面
    のうちの少なくとも一部分に高分極層が設けられる
    請求項乃至1のいずれかに記載の磁気抵抗効果素子。
  17. 前記磁化自由層の前記スペーサ層が接合する面に制御層が設けられる
    請求項乃至16のいずれかに記載の磁気抵抗効果素子。
  18. 前記第1の磁化固定層の外周が前記磁化自由層の外周と比べて略同一か、或いは外側である
    請求項乃至17のいずれかに記載の磁気抵抗効果素子。
  19. 前記第2の磁化固定層が前記磁化自由層の端部よりも内側で前記磁化自由層に接続される
    請求項乃至18のいずれかに記載の磁気抵抗効果素子。
  20. 下地層が前記磁化自由層に対して基板側で隣接して設けられ、
    前記下地層は磁気モーメントを有する
    請求項乃至19のいずれかに記載の磁気抵抗効果素子。
  21. 請求項1乃至2のいずれかに記載の磁気抵抗効果素子を備えるメモリセルを具備する
    磁気ランダムアクセスメモリ。

JP2009520475A 2007-06-25 2008-06-16 磁気抵抗効果素子、および磁気ランダムアクセスメモリ Active JP5598697B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009520475A JP5598697B2 (ja) 2007-06-25 2008-06-16 磁気抵抗効果素子、および磁気ランダムアクセスメモリ

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007166079 2007-06-25
JP2007166079 2007-06-25
JP2009520475A JP5598697B2 (ja) 2007-06-25 2008-06-16 磁気抵抗効果素子、および磁気ランダムアクセスメモリ
PCT/JP2008/060993 WO2009001706A1 (ja) 2007-06-25 2008-06-16 磁気抵抗効果素子、および磁気ランダムアクセスメモリ

Publications (2)

Publication Number Publication Date
JPWO2009001706A1 JPWO2009001706A1 (ja) 2010-08-26
JP5598697B2 true JP5598697B2 (ja) 2014-10-01

Family

ID=40185524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009520475A Active JP5598697B2 (ja) 2007-06-25 2008-06-16 磁気抵抗効果素子、および磁気ランダムアクセスメモリ

Country Status (4)

Country Link
US (1) US8416611B2 (ja)
JP (1) JP5598697B2 (ja)
CN (1) CN101689600B (ja)
WO (1) WO2009001706A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10916283B2 (en) 2019-02-22 2021-02-09 Tdk Corporation Magnetic domain wall movement element and magnetic recording array

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8194436B2 (en) * 2007-09-19 2012-06-05 Nec Corporation Magnetic random access memory, write method therefor, and magnetoresistance effect element
WO2009133744A1 (ja) * 2008-04-28 2009-11-05 日本電気株式会社 磁気記憶素子、及び磁気メモリ
KR101535461B1 (ko) * 2009-01-06 2015-07-10 삼성전자주식회사 자성구조체를 포함하는 정보저장장치와 그의 제조 및 동작방법
JP5483025B2 (ja) * 2009-01-30 2014-05-07 日本電気株式会社 磁気メモリ素子、磁気メモリ
JPWO2010095589A1 (ja) * 2009-02-17 2012-08-23 日本電気株式会社 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ
JP2010219104A (ja) * 2009-03-13 2010-09-30 Nec Corp 磁気メモリ素子、磁気メモリ、及びその製造方法
JP2010219156A (ja) * 2009-03-13 2010-09-30 Nec Corp 磁壁移動素子、及び、磁気ランダムアクセスメモリ
JP2010219177A (ja) 2009-03-16 2010-09-30 Nec Corp 磁気トンネル接合素子、磁気ランダムアクセスメモリ
WO2010113748A1 (ja) * 2009-03-31 2010-10-07 日本電気株式会社 強磁性ランダムアクセスメモリ
US9379312B2 (en) 2009-12-24 2016-06-28 Nec Corporation Magnetoresistive effect element and magnetic random access memory using the same
US20130075847A1 (en) * 2010-03-23 2013-03-28 Nec Corporation Magnetic memory
US8884388B2 (en) 2010-03-23 2014-11-11 Nec Corporation Magnetic memory element, magnetic memory and manufacturing method of magnetic memory
JP2011233835A (ja) * 2010-04-30 2011-11-17 Toshiba Corp 半導体記憶装置およびその製造方法
WO2011152281A1 (ja) * 2010-06-03 2011-12-08 株式会社日立製作所 磁気抵抗効果素子及び磁気メモリ
US8324697B2 (en) * 2010-06-15 2012-12-04 International Business Machines Corporation Seed layer and free magnetic layer for perpendicular anisotropy in a spin-torque magnetic random access memory
WO2012002156A1 (ja) 2010-06-29 2012-01-05 日本電気株式会社 磁気メモリ素子、磁気メモリ
JP5786341B2 (ja) * 2010-09-06 2015-09-30 ソニー株式会社 記憶素子、メモリ装置
JP2012059878A (ja) * 2010-09-08 2012-03-22 Sony Corp 記憶素子、メモリ装置
JP5794892B2 (ja) * 2010-11-26 2015-10-14 ルネサスエレクトロニクス株式会社 磁気メモリ
JP5686626B2 (ja) * 2011-02-22 2015-03-18 ルネサスエレクトロニクス株式会社 磁気メモリ及びその製造方法
JP5695453B2 (ja) 2011-03-07 2015-04-08 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
WO2012137911A1 (ja) * 2011-04-08 2012-10-11 日本電気株式会社 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ
JP6029020B2 (ja) * 2011-05-20 2016-11-24 国立大学法人東北大学 磁気メモリ素子および磁気メモリ
JP2013026337A (ja) * 2011-07-19 2013-02-04 Renesas Electronics Corp 半導体装置及び磁気ランダムアクセスメモリ
JP2013041880A (ja) 2011-08-11 2013-02-28 Renesas Electronics Corp 磁気ランダムアクセスメモリ
JP5775773B2 (ja) 2011-09-22 2015-09-09 ルネサスエレクトロニクス株式会社 磁気メモリ
GB201117446D0 (en) * 2011-10-10 2011-11-23 Univ York Method of pinning domain walls in a nanowire magnetic memory device
JP5856490B2 (ja) 2012-01-20 2016-02-09 ルネサスエレクトロニクス株式会社 磁気抵抗効果素子及び磁気メモリ
US8787062B2 (en) * 2012-07-02 2014-07-22 International Business Machines Corporation Pinning magnetic domain walls in a magnetic domain shift register memory device
KR101958940B1 (ko) * 2012-07-30 2019-07-02 삼성전자주식회사 회전 전달 기반 논리 장치들을 제공하기 위한 방법 및 시스템
CN103887425B (zh) * 2012-12-21 2019-01-29 三星电子株式会社 磁性结和磁存储器以及用于提供磁性结的方法
WO2014110603A1 (en) * 2013-01-14 2014-07-17 Cornell University Quasi-linear spin torque nano-oscillators
JP6414984B2 (ja) * 2013-04-10 2018-10-31 国立大学法人東北大学 半導体装置及びその製造方法
JP6414754B2 (ja) * 2013-11-06 2018-10-31 日本電気株式会社 磁気抵抗効果素子および磁気メモリ
JP2015138863A (ja) 2014-01-22 2015-07-30 ルネサスエレクトロニクス株式会社 半導体装置
JP6219200B2 (ja) 2014-02-27 2017-10-25 株式会社東芝 磁気装置
JP2015179779A (ja) * 2014-03-19 2015-10-08 株式会社東芝 歪検出素子、圧力センサ、マイクロフォン、血圧センサ及びタッチパネル
CN105096963B (zh) * 2014-04-25 2018-06-26 华为技术有限公司 写装置及磁性存储器
WO2016182085A1 (ja) 2015-05-14 2016-11-17 国立大学法人東北大学 磁気抵抗効果素子及び磁気メモリ装置
CN105280806A (zh) * 2015-09-14 2016-01-27 华中科技大学 一种存储装置及其存储方法
KR101844128B1 (ko) * 2016-01-29 2018-04-02 서울대학교산학협력단 스핀궤도 토크 변조에 의한 자구벽 이동 소자
US10056126B1 (en) 2017-10-27 2018-08-21 Honeywell International Inc. Magnetic tunnel junction based memory device
JP2019220544A (ja) * 2018-06-19 2019-12-26 日本放送協会 磁壁移動型空間光変調器
JP7168359B2 (ja) * 2018-07-04 2022-11-09 日本放送協会 磁壁移動型空間光変調器の開口率向上構造
CN109580046A (zh) * 2018-12-03 2019-04-05 沈阳工业大学 一种铁磁性构件应力集中区微磁信号检测方法
CN113366662B (zh) * 2019-05-15 2023-08-29 Tdk株式会社 磁畴壁移动元件、磁记录阵列和半导体装置
WO2020230771A1 (ja) * 2019-05-16 2020-11-19 Tdk株式会社 磁壁移動素子及び磁気記録アレイ
CN111725394B (zh) * 2019-09-06 2022-11-11 中国科学院上海微系统与信息技术研究所 一种磁性存储单元的加工方法、磁性随机存储器及设备

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001257395A (ja) * 2000-03-10 2001-09-21 Sharp Corp 磁気抵抗効果素子及びそれを用いた磁気メモリ
JP2004179668A (ja) * 2001-05-15 2004-06-24 Matsushita Electric Ind Co Ltd 磁気抵抗素子
JP2005150303A (ja) * 2003-11-13 2005-06-09 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP2005191032A (ja) * 2003-12-24 2005-07-14 Toshiba Corp 磁気記憶装置及び磁気情報の書込み方法
WO2005069368A1 (ja) * 2004-01-15 2005-07-28 Japan Science And Technology Agency 電流注入磁壁移動素子
JP2005235250A (ja) * 2004-02-17 2005-09-02 Toshiba Corp 磁気ヘッドおよびその製造方法ならびに磁気記録再生装置
JP2006073930A (ja) * 2004-09-06 2006-03-16 Canon Inc 磁壁移動を利用した磁気抵抗効果素子の磁化状態の変化方法及び該方法を用いた磁気メモリ素子、固体磁気メモリ
JP2007103663A (ja) * 2005-10-04 2007-04-19 Toshiba Corp 磁気素子、記録再生素子、論理演算素子および論理演算器

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5640343A (en) 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
US6055179A (en) * 1998-05-19 2000-04-25 Canon Kk Memory device utilizing giant magnetoresistance effect
JP2003045010A (ja) * 2000-08-04 2003-02-14 Tdk Corp 磁気抵抗効果装置およびその製造方法ならびに薄膜磁気ヘッドおよびその製造方法
US6713830B2 (en) * 2001-03-19 2004-03-30 Canon Kabushiki Kaisha Magnetoresistive element, memory element using the magnetoresistive element, and recording/reproduction method for the memory element
JP3854836B2 (ja) 2001-09-28 2006-12-06 キヤノン株式会社 垂直磁化膜を用いた磁気メモリの設計方法
US6545906B1 (en) 2001-10-16 2003-04-08 Motorola, Inc. Method of writing to scalable magnetoresistance random access memory element
JP3863484B2 (ja) 2002-11-22 2006-12-27 株式会社東芝 磁気抵抗効果素子および磁気メモリ
US6834005B1 (en) 2003-06-10 2004-12-21 International Business Machines Corporation Shiftable magnetic shift register and method of using the same
JP2005093488A (ja) 2003-09-12 2005-04-07 Sony Corp 磁気抵抗効果素子とその製造方法、および磁気メモリ装置とその製造方法
US6970379B2 (en) 2003-10-14 2005-11-29 International Business Machines Corporation System and method for storing data in an unpatterned, continuous magnetic layer
JP4920881B2 (ja) 2004-09-27 2012-04-18 株式会社日立製作所 低消費電力磁気メモリ及び磁化情報書き込み装置
JP4945721B2 (ja) 2004-10-27 2012-06-06 国立大学法人東北大学 磁気抵抗効果素子及び磁気メモリ装置
JP4932275B2 (ja) 2005-02-23 2012-05-16 株式会社日立製作所 磁気抵抗効果素子
JP2006287081A (ja) * 2005-04-04 2006-10-19 Fuji Electric Holdings Co Ltd スピン注入磁区移動素子およびこれを用いた装置
JP2006303159A (ja) * 2005-04-20 2006-11-02 Fuji Electric Holdings Co Ltd スピン注入磁区移動素子およびこれを用いた装置
WO2007020823A1 (ja) 2005-08-15 2007-02-22 Nec Corporation 磁気メモリセル、磁気ランダムアクセスメモリ、及び磁気ランダムアクセスメモリへのデータ読み書き方法
JP5077732B2 (ja) 2006-03-23 2012-11-21 日本電気株式会社 磁気メモリセル、磁気ランダムアクセスメモリ、半導体装置及び半導体装置の製造方法
JP2007317895A (ja) 2006-05-26 2007-12-06 Fujitsu Ltd 磁気抵抗メモリ装置
US7869266B2 (en) * 2007-10-31 2011-01-11 Avalanche Technology, Inc. Low current switching magnetic tunnel junction design for magnetic memory using domain wall motion
JPWO2010095589A1 (ja) * 2009-02-17 2012-08-23 日本電気株式会社 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001257395A (ja) * 2000-03-10 2001-09-21 Sharp Corp 磁気抵抗効果素子及びそれを用いた磁気メモリ
JP2004179668A (ja) * 2001-05-15 2004-06-24 Matsushita Electric Ind Co Ltd 磁気抵抗素子
JP2005150303A (ja) * 2003-11-13 2005-06-09 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP2005191032A (ja) * 2003-12-24 2005-07-14 Toshiba Corp 磁気記憶装置及び磁気情報の書込み方法
WO2005069368A1 (ja) * 2004-01-15 2005-07-28 Japan Science And Technology Agency 電流注入磁壁移動素子
JP2005235250A (ja) * 2004-02-17 2005-09-02 Toshiba Corp 磁気ヘッドおよびその製造方法ならびに磁気記録再生装置
JP2006073930A (ja) * 2004-09-06 2006-03-16 Canon Inc 磁壁移動を利用した磁気抵抗効果素子の磁化状態の変化方法及び該方法を用いた磁気メモリ素子、固体磁気メモリ
JP2007103663A (ja) * 2005-10-04 2007-04-19 Toshiba Corp 磁気素子、記録再生素子、論理演算素子および論理演算器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10916283B2 (en) 2019-02-22 2021-02-09 Tdk Corporation Magnetic domain wall movement element and magnetic recording array

Also Published As

Publication number Publication date
CN101689600A (zh) 2010-03-31
US8416611B2 (en) 2013-04-09
JPWO2009001706A1 (ja) 2010-08-26
CN101689600B (zh) 2012-12-26
US20100188890A1 (en) 2010-07-29
WO2009001706A1 (ja) 2008-12-31

Similar Documents

Publication Publication Date Title
JP5598697B2 (ja) 磁気抵抗効果素子、および磁気ランダムアクセスメモリ
JP5382348B2 (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ
JP6090800B2 (ja) 磁気抵抗効果素子および磁気メモリ
WO2010095589A1 (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ
JP6029020B2 (ja) 磁気メモリ素子および磁気メモリ
JP5201539B2 (ja) 磁気ランダムアクセスメモリ
JP5370907B2 (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ
WO2007119446A1 (ja) Mram、及びmramのデータ読み書き方法
JP5370773B2 (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ、及びその初期化方法
JP5397224B2 (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ、及びその初期化方法
JP5445133B2 (ja) 磁気ランダムアクセスメモリ、その書き込み方法、及び磁気抵抗効果素子
JP5299643B2 (ja) 磁気ランダムアクセスメモリ
WO2011052475A1 (ja) 磁気メモリ素子、磁気メモリ、及びその初期化方法
JP5397384B2 (ja) 磁性記憶素子の初期化方法
JP5435412B2 (ja) 磁気記憶素子、及び磁気メモリ
JP4182728B2 (ja) 磁気記憶素子の記録方法、磁気記憶装置
JP2004296858A (ja) 磁気記憶素子及び磁気記憶装置
JP5327543B2 (ja) 磁気ランダムアクセスメモリ
US20130075847A1 (en) Magnetic memory
WO2010013566A1 (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ及びその初期化方法
JP2004055754A (ja) 磁気抵抗効果素子及び磁気メモリ装置
JPWO2009037909A1 (ja) 磁気ランダムアクセスメモリ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140604

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140717

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140730

R150 Certificate of patent or registration of utility model

Ref document number: 5598697

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150