JP2007103663A - 磁気素子、記録再生素子、論理演算素子および論理演算器 - Google Patents

Abstract

【課題】記録再生素子（装置）、論理演算素子（演算器、装置）に用いられる磁気素子において、単純かつ集積化に適した構造を提供する。
【解決手段】磁性層ＦＭ１には、第１の方向と、第１の方向に反平行の第２の方向とのいずれかに磁化可能な磁化可変領域と、その内部に電流を導入するための電極Ｌ１，Ｌ２とが具備され、非磁性層ＮＭには、磁性層ＦＭ１の磁化可変領域上に位置して自身に所定の電位を付与するための電極Ｌ３が具備され、磁性層ＦＭ２には、非磁性層ＮＭ上に位置し、自身の電位を検出するための電極Ｌ４が具備され、磁性層ＦＭ２の内部磁化を、予め第１、第２の方向のいずれかの方向に固着させた上で、磁性層ＦＭ１の磁化可変領域における磁化状態の変化を検出する。
【選択図】 図１

Description

本発明は、記憶素子や論理演算素子として機能させることが可能な磁気素子ならびに当該磁気素子を用いた記録再生素子、論理演算素子および論理演算器に関するものである。

シリコン（Ｓｉ）デバイスに代表される従来の半導体エレクトロニクス素子は、記憶素子、論理演算素子などとして広く用いられている。しかしながら、これらの半導体素子は、本質的に抵抗が高く、キャリア濃度が小さいため、素子の集積化という観点に鑑みると、消費電力の増加や、ダウンサイジングによる誤動作などの問題が顕在化している。

一方、半導体素子の製造に用いられる微細加工技術の進展は著しく、近時、電子スピンの緩和長と同等あるいはそれ以下のスケールの構造を持つ素子（磁気素子）の製造が可能になった。例えば、ハードディスク用の磁気ヘッド（ＧＭＲヘッド）が代表的なものとして挙げられる。

従来の半導体エレクトロニクス素子では、電子が有する性質のうち電荷としての性質のみが利用されているのに対し、近時のエレクトロニクス素子では、上述したような微細加工技術の進展に伴って、電子が有する電荷以外の性質として、スピンの性質を活用することが可能になった。このようなスピンの性質を利用するエレクトロニクス素子は、スピンエレクトロニクス素子と呼ばれ、これまでに多数の発明がなされ、今後も、性能の向上と機能や利用範囲の拡大が期待されている。

その一例として、Ｍ．Ｊｏｈｎｓｏｎによって発明された「スピントランジスタ」と呼ばれる３端子機能素子が存在する（非特許文献１参照）。この文献に開示される素子においては、第１端子および第２端子の間に電圧を与えることで、非磁性体へのスピン注入を行い、このとき注入されるスピンの方向に応じて、第３端子から異なる符号の出力電圧を得ることができる。

このスピントランジスタを、トランジスタとして機能させるためには、上述の構造に加えて、磁化方向制御機構が必要とされる。ただし、この機構を実現するための一例として、素子の周辺に配線を配置し、この配線を流れる電流によって生成される磁界を通じて素子の内部状態（磁化方向）を制御する手法が開示されている（非特許文献２参照）。

なお、上記技術に関連する文献として、スピン注入素子における出力電圧が小さいという問題を解決するものとして、例えば、下記非特許文献３で用いられている構造の素子などに、スピン注入される非磁性層に半導体等の導電性の低い材料を用いる技術を開示した文献が存在する（特許文献１参照）。

また、上記技術に関連する他の文献として、電流磁界に代えてスピン・トランスファ・トルクを利用した磁化スイッチング技術も提案されている（特許文献２参照）。

特開２００４−１８６２７４号公報 米国特許第５６９５８６４号明細書 Ｍ．Ｊｏｈｎｓｏｎ：Ｓｃｉｅｎｃｅ，２６０，３２０（１９９３） Ｍ．Ｊｏｈｎｓｏｎ：ＩＥＥＥ Ｓｐｅｃｔｒｕｍ ３１，４７（１９９４） Ｆ．Ｊ．Ｊｅｄｅｍａ ｅｔ ａｌ．：Ｎａｔｕｒｅ ４１６，７１３（２００２）

しかしながら、上記非特許文献２などに示される従来技術では、磁界の空間的な広がりによる誤作用の問題を回避することができないという問題点があった。また、書き込みのための配線を考慮すると実質１素子につき５端子が必要となるため、集積化に適した構造を有しているとは言い難かった。さらには、セルサイズの微細化とともに書き込みに必要な電流が増大するといった問題点があった。

本発明は、上記に鑑みてなされたものであって、単純な構造を有し、集積化に適した、磁気素子（機能性磁気素子）を提供することを目的とする。

また、本発明は、本発明にかかる磁気素子を用いることにより、集積化に優れ、低消費電力で動作する記録再生素子を提供することを目的とする。

また、本発明は、本発明にかかる磁気素子を用いることにより、集積化に優れ、低消費電力で動作する論理演算素子を提供することを目的とする。

また、本発明は、本発明にかかる論理演算素子を用いることにより、省電力化に優れた論理演算器を提供することを目的とする。

上述した課題を解決し、目的を達成するため、本発明にかかる磁気素子は、第１の方向と該第１の方向に対して反平行の第２の方向とのいずれかの方向に磁化可能な磁化可変領域を含み、自身の内部に電流を導入するための第１の電極を具備する第１の磁性層と、前記第１の磁性層の前記磁化可変領域にその表面が接し、自身に所定の電位を付与するための第２の電極を具備する非磁性層と、前記非磁性層の裏面に接し、その内部磁化が予め前記第１、第２の方向のいずれかの方向に固着されるとともに、自身の電位を検出するための第３の電極を具備する第２の磁性層と、を備えることを特徴とする。

また、本発明にかかる記録再生素子は、磁気素子の前記第１の電極を構成する一対の電極、または該第１の電極および前記第３の電極のいずれか一つの組に前記磁化可変領域の磁化方向を反転制御するための所定電流を流すことにより所定データの記録を行い、前記第２の電極に所定電位を与え、前記磁化可変領域の磁化状態に応じた電位を前記第３の電極にて検出することにより記録データの再生を行うことを特徴とする。

また、本発明にかかる論理演算素子は、磁気素子の前記第１の電極を構成する一対の電極、または該第１の電極および前記第３の電極のいずれか一つの組に前記磁化可変領域の磁化方向を反転制御するための所定電流を流すことにより該磁化可変領域を初期状態に設定し、該初期状態を設定する際に使用された一組の電極間に該磁化可変領域の磁化方向を反転制御するための所定電流を流すことにより所定データの入力を行い、前記第２の電極に所定電位を与え、前記磁化可変領域の磁化状態に応じた電位を前記第３の電極にて検出することにより入力データの論理演算を行うことを特徴とする。

また、本発明にかかる論理演算器は、１個または複数個からなる論理演算素子の所定の入力電極と所定の出力電極とが相互に接続され、初期状態を設定する際に使用される一組の電極のうちの一方の電極に入力される１ビットのデータＡと、他方の電極に入力される１ビットのデータＢからなる入力データビットに対して、Ａ∨¬Ｂ、または、Ａ∧¬Ｂ（「∨」：論理和演算，「∧」：論理積演算，「¬」：否定演算）にて行われる論理演算を基本演算として、Ａ∧Ｂ，Ａ∨Ｂ，¬（Ａ∧Ｂ）および¬（Ａ∨Ｂ）を含む論理演算を実行することを特徴とする。

本発明にかかる磁気素子によれば、第２の磁性層の内部磁化を、予め第１、第２の方向のいずれかの方向に固着させた上で、第１の磁性層の磁化可変領域における磁化状態の変化を検出するようにしているので、単純な構造を有し、集積化に適した磁気素子（機能性磁気素子）を提供することができるという効果を奏する。

本発明にかかる記録再生素子によれば、単純な構造を有し、集積化に適した磁気素子によって構成されるので、集積化に優れ、低消費電力で動作する記録再生素子を提供することができるという効果を奏する。

本発明にかかる論理演算素子によれば、単純な構造を有し、集積化に適した磁気素子によって構成されるので、集積化に優れ、低消費電力で動作する論理演算素子を提供することができるという効果を奏する。

本発明にかかる論理演算器によれば、集積化に優れ、低消費電力で動作する論理演算素子によって構成されるので、小型化、省電力化に優れた論理演算器を提供することができるという効果を奏する。

以下に、本発明にかかる磁気素子、記録再生素子、論理演算素子および論理演算器の実施の形態を図面に基づいて詳細に説明する。なお、これらの実施の形態により本発明が限定されるものではない。また、以下に示す図面は模式的なものであり、各部分の厚みや、厚みと幅との関係、部分間の大きさの比率などは現実のものとは異なる。さらに、図面の相互間において、同一部分を指す場合であっても、互いの寸法や比率が異なって示されることもある。

（実施の形態１）
［実施の形態１にかかる磁気素子の基本構造］
まず、本発明の実施の形態１にかかる磁気素子の基本構造について説明する。図１は、本発明の実施の形態１にかかる磁気素子（以下「磁気素子Ｗ」と表記）の断面構造を模式的に示す図である。同図に示すように、この磁気素子は、磁性層ＦＭ１、非磁性層ＮＭ、磁性層ＦＭ２がこの順に積層された多層構造を有している。磁性層ＦＭ１には、自身の内部に、後述する磁壁ＤＷ（Ｄｏｍａｉｎ Ｗａｌｌ）の形成を容易化するとともに、形成された磁壁を安定化するための括れ部ＣＳが設けられている。なお、この括れ部ＣＳは、磁壁をこの位置で安定的に停止させるための機構として設けたものであり、必須の要件ではない。また、この括れ部ＣＳは、図示するような局所的な括れを必ずしも有している必要はなく、層内に幅や厚みの変化を生じさせるような構造であってもよい。

また、各層には、１または２の電極が接続されている。具体的には、磁性層ＦＭ１は２つの電極Ｌ１，Ｌ２と接続され、非磁性層ＮＭは電極Ｌ３と接続され、磁性層ＦＭ２は電極Ｌ４と接続されている。これらの電極は、各層と直接接続することもでき、あるいは非磁性導体を介して間接的に接続することもできる。なお、磁気素子Ｗにおける各層のサイズや各層に用いられる材料、また各層が多層構造を有する場合の各サブレイヤに用いることのできる材料については、後述する。

［磁気素子Ｗの基本構造−磁性層ＦＭ２の特徴］
磁性層ＦＭ２は、自身の磁化が特定の方向に固着される磁化固着層として機能する。磁化を固着するための磁化固着手法としては、例えば磁性層ＦＭ２として異方性エネルギーＫｕが大きい材料を用いる手法や、磁性層ＦＭ２と電極Ｌ４との間に反強磁性層を設ける手法などがある。なお、磁性層ＦＭ２を２個以上の磁性サブレイヤと０個以上の非磁性サブレイヤからなる多層構造とすることができる。

［磁気素子Ｗの基本構造−非磁性層ＮＭの特徴］
非磁性層ＮＭは、１個以上の導体あるいは半導体サブレイヤと０個以上の絶縁体サブレイヤとからなる多層構造とすることができる。この場合、電極Ｌ２は、導体あるいは半導体サブレイヤと直接または間接的に接続されていればよい。また、多層構造を有する場合の各サブレイヤの断面積は一致している必要がない。なお、磁性層ＦＭ２と非磁性層ＮＭとの間の界面と、磁性層ＦＭ１と非磁性層ＮＭとの間の界面との距離は、後述する理由によりスピン拡散長（各層に用いられる材料にも依存するが、例えば数１００ｎｍ程度のオーダー）の範囲内に存している必要があるので、これらの界面間の距離、すなわち非磁性層ＮＭの厚さは、スピン拡散長の範囲内に収められる。

［磁気素子Ｗの基本構造−磁性層ＦＭ１の特徴］
磁性層ＦＭ２が磁化固着層であるのに対し、磁性層ＦＭ１は、磁化可変層となる。すなわち、磁性層ＦＭ１は、複数の磁区からなる磁気構造を有しており、各磁区を分離する際に形成される磁壁ＤＷを自身に設けた括れ部ＣＳに形成させることができる。なお、図１に示す例では、２つの括れ部ＣＳを設けるようにしているので、磁壁ＤＷの位置は、後述する磁壁可変手法を用いて、括れ部ＣＳ間を移動させることができる。このように、磁性層ＦＭ１は、形成された磁壁の位置を可変することができるので、磁化固着層である磁性層ＦＭ２に対比して、磁化可変層と位置づけることができる。なお、磁性層ＦＭ１における磁壁の移動が可能な領域を磁化可変領域と定義することができる。

［磁化可変領域における磁化状態の制御手法（第１の手法）］
つぎに、磁性層ＦＭ１内に磁壁ＤＷを形成させる手法および当該位置を制御する手法について図２および図３を参照して説明する。なお、図２は、磁性体の層間交換結合を利用して２つ以上の磁区からなる磁気構造を磁性層ＦＭ１内に形成して磁壁ＤＷを形成する第１の手法の一例を示す図であり、図３は、非磁性層を介した２つの磁性体間の相互間距離に対する磁気的結合の強さを示す図である。

図２において、磁性層ＦＭ１の一端（同図の右端）近傍では、磁性層ＦＭ１と反強磁性層ＡＦ１とが接合されている。一方、磁性層ＦＭ１の他端（同図の左端）近傍では、非磁性層Ｎ２を介して磁性層ＦＭ１と強磁性層Ｆ２とが接合されるとともに、この強磁性層Ｆ２を介して非磁性層Ｎ２と反強磁性層ＡＦ１とが接合されている。このような状態では、反強磁性層ＡＦ１と磁性層ＦＭ１の間の交換結合により、磁性層ＦＭ１内部の、磁性層ＦＭ１と反強磁性層ＡＦ１の界面を含む領域の磁化状態は第１の方向（例えば、図示するような「左向き矢印」の方向）に固着される。

また、一般的に、非磁性層を介した２つの磁性体の間には、図３に示すように、各磁性体間の相互間距離に対して振動的な性質を持つ結合が存在する。そのため、例えば、磁性層ＦＭ１と磁性層Ｆ２の間に挟まれる非磁性層Ｎ２の厚みを図３における位置ｔ₂にとれば、結合定数（Ｊ：カップリング）が負、つまり反強磁性的な結合が実現される。例えば、磁性層Ｆ２を反強磁性層ＡＦ２と接続するなどすれば、磁性層Ｆ２の磁化方向を、第１の方向とすることができる。一方、磁性層ＦＭ１内の、非磁性層Ｎ２との界面近傍領域は、磁性層Ｆ２と反強磁性的に結合するため、この領域での磁化状態は、第１の方向に対して反平行になる。つまり、磁性層ＦＭ１内では、第１の方向の磁化、すなわち第１の方向に平行な磁化（平行磁化）を持つ領域と、第１の方向に反平行な磁化（反平行磁化）を持つ領域とに分かれ、両者の領域間の、例えば括れ部ＣＳ１に磁壁ＤＷが形成されることになる。ここで、ある磁化方向に対して「平行」とは、２つの磁化の向きが略一致することを意味し、ある磁化方向に対して「反平行」とは、２つの磁化の向きが互いに略反対であることを意味している。以下の説明においても、「平行」、「反平行」という表現、および「平行磁化」、「反平行磁化」という表現は、この定義に従うものとする。

［磁化可変領域における磁化状態の制御手法（第２の手法）］
つぎに、磁性層ＦＭ１内に磁壁ＤＷを形成させる他の手法について図４−１および図４−２を参照して説明する。なお、図４−１は、磁性層ＦＭ１内に形成する磁壁ＤＷを電流磁界の作用を利用して形成する第２の手法の一例を示す図であり、図４−２は、同一の手法を用いて図４−１とは異なる（逆向きの）磁化状態および当該磁化状態に基づいて形成される磁壁を示す図である。図４−１および図４−２に示す例では、磁性層ＦＭ１の外部かつ磁性層ＦＭ１の一端の所定近傍領域に配線層ＷＬが設けられている。

まず、配線層ＷＬに電流を流していない状態において、磁性層ＦＭ１の磁化の方向と磁性層ＦＭ２の磁化の方向とが「反平行」となるような状態に制御されているものとする（図４−１参照）。この状態において、配線層ＷＬ中を、同図に示すような紙面の裏側から表側に向かう方向の電流が流れると、その周囲に磁界が発生する。磁性層ＦＭ１の一部は、この磁界の作用を受けて磁化状態を反転させる。したがって、括れ部ＣＳ１の左側部の磁化の方向と括れ部ＣＳ１の右側部の磁化の方向とが反平行となり、磁区の境界を表す磁壁ＤＷが括れ部ＣＳ１に形成される。

一方、配線層ＷＬに電流を流していない状態において、磁性層ＦＭ１の磁化の方向と磁性層ＦＭ２の磁化の方向とが「平行」となるような状態に制御されているものとする（図４−２参照）。この状態において、配線層ＷＬ中を、同図に示すような紙面の表側から裏側に向かう方向の電流が流れると、その周囲に図４−１とは逆方向の磁界が発生する。磁性層ＦＭ１の一部は、この磁界の作用を受けて磁化状態を反転させる。したがって、括れ部ＣＳ１の左側部の磁化の方向と括れ部ＣＳ１の右側部の磁化の方向とが反平行となり、磁壁ＤＷが括れ部ＣＳ１に形成される。

このように、第２の磁壁形成手法では、配線中に流す電流の向きに応じた方向に磁性層ＦＭ１の一部の磁化を形成させることができる。また、この手法は、第１の手法と比べて、磁区内の磁化方向を素子の製作後に制御できるという利点がある。

［磁化可変領域における磁化状態の制御手法（第３の手法）］
つぎに、磁性層ＦＭ１内に磁壁ＤＷを形成させる第１、第２の手法とは異なる他の手法について図５−１および図５−２を参照して説明する。なお、図５−１は、磁性層ＦＭ１内に形成する磁壁ＤＷをスピン・トランスファ・トルクによる磁化反転を利用して形成する第３の手法に基づく構成例を示す図であり、図５−２は、図５−１に示す構成の変形例を示す図である。

図５−１および図５−２において、磁性層ＦＭ１の一端の近傍において、磁性層ＦＭ１の上部（図５−１）または下部（図５−２）に、電極Ｌｓを接続する強磁性層ＦＭ３と非磁性層Ｎ３とからなる多層膜が形成されている。なお、磁性層ＦＭ１と直接接続される層は必ず非磁性層Ｎ３であり、この非磁性層Ｎ３の厚みはスピン拡散長より小さくする必要がある。

いま、２つの電極Ｌ１，Ｌｓ間に電流を流すと、磁性層ＦＭ１と非磁性層Ｎ３との界面近傍領域の磁化は、強磁性層ＦＭ３を通過あるいは反射したスピンフィルタ効果に基づくスピン偏極電流からのスピン・トランスファ・トルクを受け、電極Ｌ１，Ｌｓ間に流した電流の向きに応じた方向を向く。このことはスピン拡散長よりも短い厚みを持った非磁性層Ｎ３を介して磁性層ＦＭ１と接続されている強磁性層ＦＭ３は、スピン偏極電流の供給源として作用することを意味する。したがって、図５−１あるいは図５−２に示す構成を用い、電極Ｌ１，Ｌｓ間に磁性層ＦＭ１に形成されている磁化方向を反転させるに足る所定電流を流すことにより、括れ部ＣＳ１に磁壁ＤＷを形成することができる。

なお、ここで述べた第３の手法は、第２の手法と同様に、磁区内の磁化方向を素子製作後に制御できるという利点がある。また、第２の手法と比較して、素子サイズが微細なスケールになればなるほど、逆磁区領域形成に必要な電流量を小さくできるという利点がある。

また、これまでに取り上げた上記３つの手法は、ごく一例を示したに過ぎず、磁壁を形成する手法は、上述の例に限定されるものではない。

［磁壁ＤＷの移動手法］
つぎに、上記３つの手法に共通的に適用できる磁壁ＤＷの移動手法について、例えば図１を参照して説明する。同図において、磁壁ＤＷを移動させるには、電極Ｌ１と電極Ｌ２との間に、ある閾値以上の電流を流すことにより行われる。このとき、磁壁ＤＷは、電流と逆方向に移動する。つまり、例えば、電極Ｌ１から電極Ｌ２に向かって電流を流すと、磁壁ＤＷは、電極Ｌ２から電極Ｌ１に向かう方向に移動する。なお、磁壁の移動範囲である磁化可変領域は、磁性層ＦＭ１と非磁性層ＮＭの接合部を含んでいればよいので、図示するような当該接合部領域から端部に向かう方向にわずかに進んだ位置に、括れ部ＣＳを設けるようにすれば、磁化可変領域が最大限に活用され、磁化可変層における磁化状態を安定化することができる。

［磁化可変領域における磁化方向の検出手法］
つぎに、磁化可変領域における磁化方向の検出手法について、例えば図１を参照して説明する。磁化可変領域における電位は、電極Ｌ１に与えられる電位と電極Ｌ２に与えられる電位の間の範囲に分布する。電極Ｌ３にこれらの電位より高い電位を与えると、電子が磁性層ＦＭ１から非磁性層ＮＭに向かって流れる。このとき、磁性層ＦＭ１から非磁性層ＮＭに向かって流れる電子は、磁化可変領域の磁化に平行な方向にスピン偏極している。よって、非磁性層ＮＭ内には、この方向のスピン蓄積が生じる。非磁性層ＮＭの厚みはスピン拡散長より小さいので、非磁性層ＮＭの内部で、スピン蓄積が維持される。非磁性層ＮＭに接する強磁性層ＦＭ２の化学ポテンシャルは、このＮＭにおけるスピン蓄積の影響を受ける。もし、磁化可変領域の磁化方向と磁化固着層である磁性層ＦＭ２の磁化方向とが平行であれば、磁化固着層の化学ポテンシャルは上昇し、電極Ｌ４の電位が電極Ｌ３を基準として正になる。一方、これとは逆に、磁化可変領域の磁化方向と磁化固着層である磁性層ＦＭ２の磁化方向とが反平行であれば、磁化固着層の化学ポテンシャルは下降し、電極Ｌ４の電位が電極Ｌ３を基準として負になる。このように磁化可変領域における磁化方向は、電極Ｌ１，Ｌ２にそれぞれ与える電位によって決定される磁化の方向を、電極Ｌ１，Ｌ２にそれぞれ与える電位よりも高い電位を電極Ｌ３に付与し、このとき検出される電極Ｌ４の電位の符号に基づいて検出することができる。

［磁気素子Ｗにおける素子構造の変形例］
図６−１〜図６−３は、実施の形態１にかかる磁気素子Ｗにおける素子構造の変形例を示す斜視図である。図６−１および図６−２に示す素子構造は、非磁性層ＮＭに接合された電極Ｌ３と磁性層ＦＭ２に接合された電極Ｌ４とを結ぶ線と、電極Ｌ１と電極Ｌ２とを結ぶ磁性層ＦＭ１の長手方向を示す線との関係（以下単に「電極配置関係」という）が略直交するように配置した例である。一方、図６−３に示す素子構造では、電極配置関係が略平行となるように配置した例を示している。また、図６−１および図６−３には、非磁性層ＮＭが絶縁体サブレイヤＳＲを含む構造が示されている。この絶縁体サブレイヤＳＲは、非磁性層ＮＭを構成するサブレイヤの中で磁性層ＦＭ１に接する位置にあり、非磁性層ＮＭを構成する他のサブレイヤと比べて面積が小さいという特徴を有している。このように、図示するような絶縁体サブレイヤＳＲを含んだ構造を用いると、電極Ｌ１と電極Ｌ２との間に電流を流して磁化可変領域の磁化方向を変化させる際に、電流密度を減少させることなく非磁性層ＮＭへの電流の流入量が抑制されるので、所定の書き込み効率を維持しつつ、電力消費量を抑制することができるという効果が得られる。なお、絶縁体サブレイヤＳＲの厚みは、絶縁性を確保しつつ、この種の効果を得る観点に鑑みて、１ｎｍ以下の厚みに設定されることが好ましく、また、結晶性のある構造体であればさらに好ましい。

以上説明したように、この実施の形態によれば、磁性層ＦＭ１には、第１の方向と、第１の方向に反平行の第２の方向とのいずれかに磁化可能な磁化可変領域と、その内部に電流を導入するための電極Ｌ１，Ｌ２とが具備され、非磁性層ＮＭには、磁性層ＦＭ１の磁化可変領域上に位置して自身に所定の電位を付与するための電極Ｌ２が具備され、磁性層ＦＭ２には、非磁性層ＮＭ上に位置し、自身の電位を検出するための電極Ｌ４が具備され、磁性層ＦＭ２の内部磁化を、予め第１、第２の方向のいずれかの方向に固着させた上で、磁性層ＦＭ１の磁化可変領域における磁化状態の変化を検出するようにしているので、単純な構造を有し、集積化に適した磁気素子が提供される。

［磁気素子Ｗにかかる実施例（実施例１）］
つぎに、上述した磁気素子Ｗにかかる実施例（実施例１）について説明する。なお、各サンプルにおける反強磁性層ＡＦは、磁化固着層である磁性層ＦＭ２の固着磁化の安定化のために用いている。また、所望の磁壁を形成させるために図１に示した磁気素子Ｗに付加される各層（例えば、第１の手法であれば、強磁性層Ｆ２、非磁性層Ｎ２および反強磁性層ＡＦ１の各層、第３の手法であれば、強磁性層ＦＭ３、非磁性層Ｎ３の各層）などを総称して「磁化方向付与層」として定義する。

磁気素子Ｗにかかる実施例として、図２に示したような、基本素子構造に加えて磁化方向付与層を有する、以下の構造、材料、サイズを持つサンプル１〜３を作製した。

（１）サンプル１：
磁性層ＦＭ１：Ｃｏ（層厚２．５ｎｍ）
非磁性層ＮＭ：Ｃｕ（層厚５ｎｍ）
磁性層ＦＭ２：Ｃｏ（層厚１０ｎｍ）
反強磁性層ＡＦ：ＰｔＭｎ（層厚１５ｎｍ）
（２）サンプル２：
磁性層ＦＭ１：Ｃｏ（層厚２．５ｎｍ）
非磁性層ＮＭ：ＭｇＯ（層厚０．８ｎｍ）／Ｃｕ（層厚５ｎｍ）
磁性層ＦＭ２：Ｃｏ （層厚１０ｎｍ）
反強磁性層ＡＦ：ＰｔＭｎ（層厚１５ｎｍ）
（３）サンプル３：
磁性層ＦＭ１：ＦｅＣｏ（層厚２．５ｎｍ）
非磁性層ＮＭ：ＭｇＯ（層厚０．８ｎｍ）／ＧａＡｓ（層厚５ｎｍ）
磁性層ＦＭ２：ＦｅＣｏ（層厚１０ｎｍ）
反強磁性層ＡＦ：ＰｔＭｎ（層厚１５ｎｍ）
（４）磁化方向付与層（サンプル１，２，３で共通）：
反強磁性層ＡＦ１：ＰｔＭｎ（層厚１５ｎｍ）
反強磁性層ＡＦ２：ＰｔＭｎ（層厚１５ｎｍ）
強磁性層Ｆ２：ＦｅＣｏ（層厚１２ｎｍ）
非磁性層Ｎ２：Ｒｕ（層厚０．８ｎｍ）

これらのサンプルでは、Ｓｉウェーハ上に、超高真空スパッタ装置を用いて各層の成膜が行われ、レジスト塗布後の電子ビーム（ＥＢ）露光およびイオンミリングにおけるエッチング工程により微細加工され、作製された。また、セルの加工サイズに関しては、磁性層ＦＭ１は２５０ｎｍ×５０ｎｍであり、中間層を構成する非磁性層ＮＭのＣｕサブレイヤは２００ｎｍ×５０ｎｍであり、その他の層は１００ｎｍ×５０ｎｍである。なお、磁化固着層である磁性層ＦＭ１への磁気異方性の付与は、反強磁性層ＡＦの成膜後さらに保護膜を成膜した上で、磁場中真空炉にて２７０℃で１０時間、磁場中アニールすることにより行われた。さらに、その上部にＳ_iＯ₂を成膜した後、表面の平滑化を行い、保護膜表面を露出させた。最後に、この保護膜の表面上に電極Ｌ４が形成され、図２に示す構造の磁気素子Ｗが形成される。

［実施例１−各サンプルの比較結果］
上記の各サンプルについて、電極Ｌ１と電極Ｌ２との間に電流を流した後、電極Ｌ３に電位を与えながら電極Ｌ４の電位を測定した。まず、電極Ｌ１と電極Ｌ２の間に流す電流の向きに応じて電極Ｌ４の電位の符号が変化することが確認された。また、電極Ｌ３に与える電位が同じときでも、サンプル２，３はサンプル１に比べて、Ｌ４の電位の絶対値が大きかった。これは、結晶性絶縁体サブレイヤを挿入したことにより、電極Ｌ３に電位を与えたときの非磁性層ＮＭへのスピン注入の効率が高くなったためと考えられる。

（実施の形態２）
［実施の形態２にかかる磁気素子の基本構造］
ここでは、本発明の実施の形態２にかかる磁気素子の基本構造について説明する。図７は、本発明の実施の形態１にかかる磁気素子（以下「磁気素子Ｃ４」と表記）の断面構造を模式的に示す図である。同図に示すように、この磁気素子Ｃ４は、磁性層ＦＭ１、非磁性層ＮＭ、磁性層ＦＭ２が、この順に積層された多層構造を有している。また、磁性層ＦＭ１の一端側の側面部には、電極Ｌ１が接続されるとともに、磁性層ＦＭ１の他端側（反対側）の側面部には、非磁性層ＮＲを介して磁性層ＦＲが接続され、さらに、磁性層ＦＲの非磁性層ＮＲが接合されていない側の側面部には電極Ｌ２が接続されている。一方、非磁性層ＮＭは、電極Ｌ３と接続され、磁性層ＦＭ２は、電極Ｌ４と接続されている。

実施の形態１の磁気素子Ｗと同様に、磁気素子Ｃ４の磁性層ＦＭ２は磁化固着層であり、その磁化方向はある方向に固着される。また、磁性層ＦＭ２の磁化固着層着手法は、実施の形態１と同様である。一方、磁性層ＦＲの磁化は、磁性層ＦＭ２の磁化と平行あるいは反平行な方向に固着される（図７の例では、磁性層ＦＭ２の磁化と平行な方向に固着されている）。さらに、磁性層ＦＭ１は磁化可変層であり、この部位の磁化の状態を磁性層ＦＭ２の磁化と平行または反平行のいずれかに設定することで情報の記録が可能となる。

［磁気素子Ｃ４における素子構造の変形例］
図８−１，図８−２は、実施の形態２にかかる磁気素子Ｃ４における素子構造の変形例を示す断面図である。すなわち、非磁性層ＮＭと磁性層ＦＭ２とを積層する層は、電極Ｌ１に接続される磁性層ＦＭ１である必要はなく、例えば図８−１に示すように、電極Ｌ２に接続される磁性層ＦＭ１であってもよい。この場合、磁性層ＦＭ２と磁性層ＦＬとが磁化固着層となる。また、例えば図８−２に示すように、電極Ｌ１に接続される磁性層ＦＬと、電極Ｌ２に接続される磁性層ＦＲとが、それぞれ非磁性層ＮＬ，ＮＲを介して磁性層ＦＭ１の両側に接続されるような構成としてもよい。なお、図８−２に示す構成は、図７または図８−１に示す構成に比べて、非磁性層ＮＭへのスピン注入の効率が高くなるので、書き込み効率が増大するという効果が得られる。

［磁化可変領域の定義］
例えば、図７において、磁性層ＦＭ１の磁化は自身の内部全体で実質的に一様に変化するので、磁性層ＦＭ１全体を磁化可変領域と定義することができる。

［磁化可変領域における磁化状態の制御手法］
この実施の形態にかかる磁気素子Ｃ４において、磁化可変領域すなわち磁性層ＦＭ１の磁化状態を変化させるには、電極Ｌ１と電極Ｌ２との間に電流を流す必要がある。このとき、磁性層ＦＬおよび／または磁性層ＦＲから磁性層ＦＭ１へのスピントランスファ現象が起こり、磁性層ＦＭ１の磁化が電極Ｌ１，Ｌ２間を流れる電流の向きに応じた方向を向く。

例えば図７に示す磁気素子Ｃ４では、電流が電極Ｌ１から電極Ｌ２の方向に流れるとき、磁性層ＦＭ１の磁化は磁性層ＦＲの磁化に対して平行な向きを向く。一方、電流が電極Ｌ２から電極Ｌ１の方向に流れるとき、磁性層ＦＭ１の磁化は磁性層ＦＲの磁化に対して反平行な向きを向く。

また、例えば図８−１に示す磁気素子Ｃ４では、電流が電極Ｌ１から電極Ｌ２の方向に流れるとき、磁性層ＦＭ１の磁化は磁性層ＦＬの磁化に対して反平行な向きを向く。また、電流が電極Ｌ２から電極Ｌ１の方向に流れるとき、磁性層ＦＭ１の磁化は磁性層ＦＬの磁化に対して平行な向きを向く。

また、例えば図８−２に示す磁気素子Ｃ４の磁性層ＦＭ１には、図７におけるスピン・トランスファ・トルクと、図８−１におけるスピン・トランスファ・トルクとが合成されたトルクが作用する。そのため、磁性層ＦＬの磁化および磁性層ＦＲの磁化が反平行な方向を向いているとき、２つのトルクが同方向に働くので、磁化反転効率が向上するとともに、磁化反転に必要な電流が低減化されるという効果が得られる。

［磁化可変領域における磁化状態の検出手法］
本実施の形態の磁化可変領域における磁化状態の検出手法は、実施の形態１の場合と同様である。すなわち、非磁性層ＮＭに接続された電極Ｌ３に電位を与えたときの電極Ｌ４の電位を読み取ることにより行うことができる。

以上説明したように、この実施の形態の磁気素子によれば、磁性層ＦＭ１の長手方向における少なくとも一の端部には、非磁性層ＮＲを介して接続される磁性層ＦＲが具備され、電極Ｌ１，Ｌ２間に所定電位を与えた際に流れる電流に基づいて磁化可変領域の磁化方向を反転制御するようにしているので、所定の情報の記録や読み取りが可能となる。

（実施の形態３）
［実施の形態３にかかる磁気素子の基本構造］
つぎに、本発明の実施の形態３にかかる磁気素子の基本構造について説明する。ここで、図９は、本発明の実施の形態３にかかる磁気素子（以下「磁気素子Ｃ３」と表記）の断面構造を模式的に示す図である。同図に示すように、この磁気素子Ｃ３は、磁性層ＦＭ１、非磁性層ＮＭ、磁性層ＦＭ２が、この順に積層された多層構造を有している。また、磁性層ＦＭ１には電極Ｌ１が接続され、磁性層ＦＭ２には電極Ｌ２が接続され、非磁性層ＮＭには電極Ｌ３が接続されている。

実施の形態１の磁気素子Ｗと同様に、磁気素子Ｃ３の磁性層ＦＭ２は磁化固着層であり、その磁化方向はある方向に固着される。また、磁性層ＦＭ２の磁化固着層着手法は、実施の形態１における磁性層ＦＭ２の磁化固着層着手法と同様である。

［磁気素子Ｃ３における素子構造の変形例］
図１０は、実施の形態３にかかる磁気素子Ｃ３における素子構造の変形例を示す断面図である。同図に示すように、磁性層ＦＭ１と電極Ｌ１との間に磁性層ＦＢと非磁性層ＮＢが挟まれた構造とすることもできる。このとき、磁性層ＦＢの磁化方向は固着され、その磁化固着手法は、実施形態１Ｗにおける磁性層ＦＭ２の磁化固着方法と同様である。なお、反強磁性層を用いる場合には、磁性層ＦＢと電極Ｌ１との間に挿入することができる。

［磁化可変領域の定義］
例えば、図９において、磁性層ＦＭ１の磁化は自身の内部全体で実質的に一様に変化するので、実施の形態２の磁気素子Ｃ４と同様に、磁性層ＦＭ１全体を磁化可変領域と定義することができる。

［磁化可変領域における磁化状態の制御手法］
この実施の形態にかかる磁気素子Ｃ３において、磁化可変領域すなわち磁性層ＦＭ１の磁化状態を変化させるには、電極Ｌ１と電極Ｌ２との間に電流を流す必要がある。このとき、磁性層ＦＭ２および／または磁性層ＦＢから磁性層ＦＭ１へのスピントランスファ現象が起こり、磁性層ＦＭ１の磁化が電極Ｌ１，Ｌ２間を流れる電流の向きに応じた方向を向く。

例えば図９に示す磁気素子Ｃ３において、電流が電極Ｌ１から電極Ｌ２の方向に流れるとき、磁性層ＦＭ１の磁化は磁性層ＦＭ２の磁化に対して平行な向きを向く。一方、電流が電極Ｌ２から電極Ｌ１の方向に流れるとき、磁性層ＦＭ１の磁化は磁性層ＦＭ２の磁化に対して反平行な向きを向く。

また、例えば図１０に示す磁気素子Ｃ３では、電流が電極Ｌ１から電極Ｌ２の方向に流れるとき、磁性層ＦＭ１には、磁性層ＦＭ２からのスピン・トランスファ・トルクおよび磁性層ＦＢからのスピン・トランスファ・トルクが同時に働く。ここで、磁性層ＦＭ２からのスピン・トランスファ・トルクは、図７に示した磁気素子Ｃ４の場合と同一方向である。一方、磁性層ＦＢからのスピン・トランスファ・トルクは、電流が電極Ｌ１から電極Ｌ２方向に流れる場合、磁性層ＦＭ１の磁化が磁性層ＦＢの磁化と反平行な向きを向く方向に働き、電流が電極Ｌ２から電流Ｌ１の方向に流れる場合には、磁性層ＦＭ１の磁化が磁性層ＦＢの磁化と平行な向きを向く方向に働く。したがって、図１０に示すように、磁性層ＦＢの磁化方向が磁性層ＦＭ２の磁化方向と反平行な方向に固着されていれば、磁性層ＦＭ２および磁性層ＦＢからの２つのスピン・トランスファ・トルクが同一方向に働くので、磁化反転効率が向上し、磁化反転に必要な電流が低減化されるという効果が得られる。

［磁化可変領域における磁化状態の検出手法］
本実施の形態の磁化可変領域における磁化状態の検出手法は、実施の形態１，２の場合と同様である。すなわち、非磁性層ＮＭに接続された電極Ｌ３に電位を与えたときの電極Ｌ２の電位を読み取ることにより行うことができる。

このように、この実施の形態の磁気素子によれば、電極Ｌ１と電極Ｌ３との間に所定電位を与えた際に流れる電流に基づいて磁化可変領域の磁化方向を反転制御するようにしているので、所定の情報の記録や読み取りが可能となる。また、実施の形態２の磁気素子に比べて入力／出力端子数の数を削減しているの、集積化に優れた構造を提供することができる。

［磁気素子Ｃ３にかかる実施例（実施例２）］
つぎに、上述した磁気素子Ｃ３にかかる実施例（実施例２）について説明する。なお、磁気素子Ｃ３にかかる実施例として、図９に示す構造を持つサンプル１、図１０に示す構造を持つサンプル２，３を作製した。また、サンプル１〜３の各層に用いられる材料および層厚は以下のとおりである。なお、各サンプルにおける反強磁性層ＡＦは、磁化固着層である磁性層ＦＭ２の固着磁化の安定化のために用いている。また、電極材料にはＣｕを用いている。なお、これらのサンプルは、実施の形態１における実施例１のサンプルと同様な、成膜、加工および着磁工程により作製している。

（１）サンプル１：
磁性層ＦＭ１：Ｃｏ（層厚３ｎｍ）
非磁性層ＮＭ：ＭｇＯ（層厚０．６ ｎｍ）Ｃｕ（層厚５ｎｍ）の積層
磁性層ＦＭ２：Ｃｏ（層厚１５ｎｍ）
反強磁性層ＡＦ：ＰｔＩｒＭｎ（層厚１８ｎｍ）
（２）サンプル２：
反強磁性層ＡＦＡＦ：ＦｅＭｎ（層厚１２ｎｍ）
磁性層ＦＢ：Ｃｏ（層厚１０ｎｍ）
非磁性層ＮＢ：Ａｌ２Ｏ３（層厚０．７ｎｍ）
磁性層ＦＭ１：ＣｏＦｅ（層厚１ｎｍ）／Ｒｕ（層厚０．８ｎｍ）／ＣｏＦｅ（層厚１ｎｍ）の積層ＮＭ：ＭｇＯ（層厚０．６ｎｍ）Ｃｕ（層厚５ｎｍ）の積層
磁性層ＦＭ２：Ｃｏ（層厚１２ｎｍ）
反強磁性層ＡＦ：ＦｅＭｎ（層厚１２ｎｍ）
（３）サンプル３：
反強磁性層ＡＦ：ＩｒＭｎ（層厚１４ｎｍ）
磁性層ＦＢ：Ｆｅ２Ｏ３（層厚１１ｎｍ）
非磁性層ＮＢ：ＭｇＯ（層厚０．６ｎｍ）
磁性層ＦＭ１：ＦｅＮｉ（層厚２ｎｍ）Ｃｏ（層厚１ｎｍ）の積層
非磁性層ＮＭ：ＭｇＯ（層厚０．６ｎｍ）Ｃｕ（層厚５ｎｍ）の積層
磁性層ＦＭ２：Ｃｏ（層厚１０ｎｍ）
反強磁性層ＡＦ：ＩｒＭｎ（層厚１４ｎｍ）

［実施例２−各サンプルの比較結果］
上記の各サンプルについて、電極Ｌ１と電極Ｌ２との間に電流を流した後、電極Ｌ３に電位を与えながら電極Ｌ２の電位を測定した。その結果、電極Ｌ１と電極Ｌ２の間に流す電流の向きに応じてＬ２の電位の符号が変化することを確認した。なお、出力電位である電極Ｌ２の電位については、サンプル１〜３の間でほとんど変化がなかった。逆に、磁化反転に必要な電流を比較すると、サンプル２はサンプル１に比べて約１／３であり、サンプル３はさらに１桁程小さな値を示した。このことは、磁性層ＦＭ２および磁性層ＦＢからの２つのスピン・トランスファ・トルクが同一方向に働くことで磁化反転効率が向上し、磁化反転に必要な電流が低減化されるという上記した内容を裏付けるものである。

［実施の形態１〜３の磁気素子に関する補足事項］
つぎに、実施の形態１〜３にかかる磁気素子Ｗ，Ｃ４およびＣ３に関する補足事項について説明する。

［補足事項−素子構造の変形例］
実施の形態１〜３の各項で示した断面図において、磁性層ＦＭ１および磁性層ＦＭ２内に書かれた矢印は、各層または各磁区における磁化の方向を表している。これらの図では、その一例として、磁化方向が、電極Ｌ１と電極Ｌ２の間に電圧を与えたときに流れる電流方向に沿う方向になる場合が示されているが、磁化方向は、この例に限定されない。例えば、磁性層ＦＭ２の磁化方向が、同図に示した方向に対して垂直であり、磁性層ＦＭ１の各磁区での磁化方向が、この方向に平行あるいは反平行となっても構わない。

また、本発明の磁気素子Ｗ，Ｃ４およびＣ３において、実施形態１〜３の各項で示した図を上下反転させた構造とすることができる。

さらに、磁性層ＦＭ２を、強磁性サブレイヤを２層以上含み、非磁性サブレイヤを０層以上含む多層構造とすることもできる。なお、この場合の磁性層ＦＭ２の磁化方向は、非磁性層ＮＭに最も近い強磁性サブレイヤの磁化方向であると定義すればよい。

［補足事項−磁気素子における各層の構成材料］
つぎに、本発明の磁気素子Ｗ，Ｃ４およびＣ３における各層の構成材料について説明する。

［補足事項−各層の構成材料−磁性層］
磁気素子Ｗ，Ｃ４およびＣ３の各磁性層には、Ｃｏ，Ｆｅ，Ｎｉまたはこれらを含む合金を用いることができる。

磁気素子Ｃ４，Ｃ３において、磁性層ＦＭ１からスピン拡散長より短い距離の非磁性層を介して対向する各磁性層は、この磁性層と磁性層ＦＭ１の間に垂直に電流を流したときの磁化反転効率を高くする観点から、スピン分極率が高い材料を用いることが好ましい。また、これらの各層の厚さは、０．２ｎｍ−５０ｎｍの範囲内とすることが好ましい。

このような観点から、ハーフメタルと呼ばれる高スピン分極率材料は理想的である。なお、ハーフメタルの例として、ホイスラー系合金、ルチル型酸化物、スピネル型酸化物、ペロブスカイト型酸化物、二重ペロブスカイト型酸化物、閃亜鉛鉱型クロム化合物、パイライト型マンガン化合物、センダスト合金などが含まれる。

また、磁気素子Ｗ，Ｃ４およびＣ３において、大きな出力電圧を得るためには、非磁性層ＮＭへのスピン注入効率を高めることが必要である。このためには、磁性層ＦＭ１に、スピン分極率が高い材料を用いることが好ましい。また、磁性層ＦＭ１の厚さは、０．２ｎｍ−５０ｎｍの範囲内とすることが好ましい。

さらに、磁性層ＦＭ１や、その他の磁性層を構成する磁性体には、Ａｇ、Ｃｕ、Ａｕ、Ａｌ、Ｍｇ、Ｓｉ、Ｂｉ、Ｔａ、Ｂ、Ｃ、Ｏ、Ｎ、Ｐｄ、Ｐｔ、Ｚｒ、Ｉｒ、Ｗ、Ｍｏ、Ｎｂ、Ｈなどの非磁性元素を添加することで、磁気特性や、その他の結晶性、機械的特性、化学的特性などの各種物性を調節することができる。

また、各磁性層が多層膜構造を有する場合、それを構成する非磁性サブレイヤの材料として、例えばＣｕ，Ａｕ，Ａｇ，Ｒｕ，Ｉｒ，Ｏｓあるいは、これらのいずれか一種以上を含む合金を用いることができる。

さらには、磁性層ＦＭ２などの固着磁化を安定化させるための反強磁性層ＡＦの材料として、例えばＦｅ−Ｍｎ，Ｐｔ−Ｍｎ，Ｐｔ−Ｃｒ−Ｍｎ，Ｎｉ−Ｍｎ，Ｐｄ−Ｍｎ，Ｐｄ−Ｐｔ−Ｍｎ，Ｉｒ−Ｍｎ，Ｐｔ−Ｉｒ−Ｍｎ，ＮｉＯ，Ｆｅ₂Ｏ₃や、磁性半導体などを用いることが好ましい。

［補足事項−各層の構成材料−非磁性層］
磁気素子Ｗ，Ｃ４およびＣ３において、非磁性層または非磁性層を構成するサブレイヤとして非磁性金属を用いる場合には、Ａｕ，Ｃｕ，Ｃｒ，Ｚｎ，Ｇａ，Ｎｂ，Ｍｏ，Ｒｕ，Ｐｄ，Ａｇ，Ｈｆ，Ｔａ，Ｗ，Ｐｔ，Ｂｉのうちのいずれか、あるいは、これらのいずれか一種以上を含む合金を用いることができる。また、この非磁性金属層の厚さは、０．２ｎｍ−５０ｎｍの範囲内とすることが望ましい。

また、非磁性層を構成するサブレイヤとして絶縁体を用いる場合には、Ａｌ₂Ｏ₃（酸化アルミニウム）、ＳｉＯ₂（酸化シリコン）、ＭｇＯ（酸化マグネシウム）、ＡｌＮ（窒化アルミニウム）、Ｂｉ₂Ｏ₃（酸化ビスマス）、ＭｇＦ₂（フッ化マグネシウム）、ＣａＦ₂（フッ化カルシウム）、ＳｒＴｉＯ₂（酸化チタン・ストロンチウム）、ＡｌＬａＯ₃（酸化ランタン・アルミニウム）、Ａｌ−Ｎ−Ｏ（酸化窒化アルニウム）、Ｓｉ−Ｎ−Ｏなどを用いることができ、非磁性半導体を用いる場合には、ＺｎＯ、ＩｎＭｎ、ＧａＮ、ＧａＡｓ、ＴｉＯ₂、Ｚｎ、Ｔｅ、またはそれらに遷移金属がドープされたものなどを用いることができる。これらの化合物は、化学量論的にみて完全に正確な組成である必要はなく、酸素、窒素、フッ素などの欠損、あるいは過不足が存在していてもよい。また、この絶縁体または半導体サブレイヤの厚さは、０．２ｎｍ−５０ｎｍの範囲内とすることが好ましい。

（実施の形態４）
この実施の形態では、本発明にかかる磁気素子が本来的に有する記録再生機能について説明するとともに、磁気素子（記録再生素子）を記録再生装置に適用する場合の実施の形態および具体的な実施例について説明する。

［記録再生機能−記録再生素子］
実施形態１〜３にて詳述した各素子は、上述したような性質を有しているため、データを記録する記録再生素子として用いることができる。具体的には、磁化可変層における磁化可変領域の磁化方向が、磁化固着層の磁化方向に対して平行であるか反平行であるかによって、「０」または「１」の値をとる１ビットデータを保存した状態に対応させることができる。なお、以下の説明では、磁化可変層の磁化が磁化固着層の磁化に対して、平行である状態のときを「０」とし、反平行であるときを「１」として定義する。なお、上述の手法によって、磁化可変層の磁化状態を所望の状態に設定することをデータの書き込み（記録）と呼称し、磁化可変状態の磁化状態を検出することをデータの読み出し（再生）と呼称する。

［記録再生機能−記録再生装置］
本発明の磁気素子を多数配列し、特定の素子を選択して書き込みおよび読み出し動作を行わせることで記録再生装置として用いることができる。以下、これらの動作について説明する。

磁気素子Ｗ，Ｃ４には各４個の電極が接続され、磁気素子Ｃ３には３個の電極が接続されている。そこで、まず、これらの電極を、それぞれ直接または間接的に所定の配線に接続するかまたは接地するようにする。磁気素子への記録は、所定の２本の配線を選択することで、特定の磁気素子の２つの電極Ｌａ，Ｌｂが選択され、これらの電極Ｌａ，Ｌｂ間に所定の電流が流れることによって行われる。また、記録データの再生は、１本の配線に所定の電位を与えることにより、磁気素子の所定電極Ｌｃに電位が与えられ、その際、同時に所定電極Ｌｄに接続された配線の電位を読み取ることによって行われる。なお、これらの電極Ｌａ，Ｌｂ，ＬｃおよびＬｄの各記号は、電極の機能に基づいて識別したものであり、用いられる磁気素子によって、Ｌ１〜Ｌ４（磁気素子Ｃ３の場合にはＬ１〜Ｌ３）のいずれかの電極が割り当てられる。以下、その対応を表１に列挙する。

［記録再生装置にかかる実施例（実施例３）］
つぎに、記録再生装置にかかる具体的な実施例（実施例３）について説明する。図１１は、磁気素子Ｗまたは磁気素子Ｃ４のいずれかを行列状に配置することにより構成された記録再生装置の一例を示す模式図である。ただし、この図は、その一部を抜き出したものであり、実際にはさらに多数の素子が配線を介して相互に接続されている。また、各配線を選択するデコーダ、読み出し回路等の周辺回路は図示を省略している。なお、これらの周辺回路は、公知技術を用いて構成することができる。

［記録再生装置−実施例３−装置の構成］
図１１に示す記録再生装置において、同一行に属する素子の電極Ｌ１は、行方向に伸びる同一配線Ｗ１に接続されている。同一列に属する素子の電極Ｌ２は、選択トランジスタＴ１を介して列方向に伸びる同一配線Ｗ２を介して接続されている。なお、各選択トランジスタは回路記号を用いて表している。例えば、選択トランジスタＴ１の一端はＬ２に接続され、他端は典型的な例として接地端に接続され、ゲート端は配線Ｗ２に接続されている。

また、同一列に属する非磁性層ＮＭを構成するサブレイヤである非磁性層ＮＭ１が相互に接続されるとともに、図示を省略したデコーダに接続され、特定列に属する非磁性層に電位を与えることができる。さらに、同一行に接続されている電極Ｌ４は、行方向に伸びる同一配線Ｗ４に選択トランジスタＴ２を介して接続されている。また、選択トランジスタＴ２の一端はＬ４に接続され、他端は典型的な例として接地端に接続され、ゲート端は配線Ｗ４に接続されている。

［記録再生装置−実施例３−記録制御］
つぎに、図１１に示した記録再生装置の記録制御動作について説明する。記録時には、まず、外部からのアドレス信号に応じたアドレスを有する記録再生素子Ｒ１に接続された選択トランジスタＴ１の配線が選択され、選択トランジスタＴ１がオンとされる。つづいて、この選択トランジスタＴ１を接続する記録再生素子Ｒ１に接続された配線Ｗ１に記録電流Ｉｗを流すことにより、記録が行われる。なお、記録電流Ｉｗは「０」を記録する場合と「１」を記録する場合とで異なる符号を持つ。ただし、いずれの場合も磁化可変領域の磁化状態を変化させるのに必要な電流値よりも大きな電流を流す必要がある。

［記録再生装置−実施例３−再生制御］
つぎに、図１１に示した記録再生装置の再生制御動作について説明する。再生時には、まず、外部からのアドレス信号に応じたアドレスを有する記録再生素子Ｒ１に接続された選択トランジスタＴ２の配線が選択され、選択トランジスタＴ２がオンとされる。つづいて、この選択トランジスタを接続した記録再生素子Ｒ１が属する列の非磁性層に電位を与える。さらに、この記録再生素子Ｒ１と接続された配線Ｗ４の電位を読み出すことにより再生が行われる。

［記録再生装置−実施例３−他の実施例、変形例］
なお、この実施例の変形例として、電極Ｌ２と配線Ｗ２との間に選択トランジスタを接続する代わりに、電極Ｌ１と配線Ｗ１の間に選択トランジスタを接続することもできる。また、他の変形例として、同一列に属する素子の電極Ｌ１を同一配線に接続し、かつ、同一行に属する素子の電極Ｌ２を同一配線に接続することもできる。さらに、他の実施例として、選択トランジスタの代わりに他のスイッチング素子、例えばダイオードを用いることもできる。

［記録再生装置にかかる実施例（実施例４）］
つぎに、記録再生装置にかかる具体的な実施例（実施例４）について説明する。図１２は、磁気素子Ｃ３を行列状に配置することにより構成された記録再生装置の一例を示す模式図である。ただし、この図は、その一部を抜き出したものであり、実際にはさらに多数の素子が配線を介して相互に接続されている。また、各配線を選択するデコーダ、読み出し回路等の周辺回路は図示を省略している。なお、これらの周辺回路は、公知技術を用いて構成することができる。

［記録再生装置−実施例４−装置の構成］
図１２に示す記録再生装置において、同一列に属する素子の電極Ｌ１は、選択トランジスタＴ１を介して行方向に伸びる同一配線Ｗ１に接続されている。また、同一行に属する素子の電極Ｌ２は、行方向に伸びる同一配線Ｗ２に接続されている。さらに、選択トランジスタＴ１の一端はＬ１に接続され、他端は典型的な例として接地端に接続され、ゲート端は配線Ｗ１に接続されている。また、同一列に属する非磁性層ＮＭを構成する一のサブレイヤである非磁性層ＮＭ１が相互に接続されるとともに、図示を省略したデコーダに接続され、特定列に属する非磁性層に電位を与えることができる。

［記録再生装置−実施例４−記録制御］
つぎに、図１２に示した記録再生装置の記録制御について説明する。記録時には、まず、外部からのアドレス信号に応じたアドレスを有する記録再生素子Ｒ２に接続された選択トランジスタＴ１の配線を選択することにより選択トランジスタＴ１がオンとされる。つづいて、この選択トランジスタＴ１を接続する記録再生素子Ｒ２に接続された配線Ｗ２に記録電流Ｉｗを流すことにより、記録が行われる。なお、記録電流Ｉｗは「０」を記録する場合と「１」を記録する場合とで異なる符号を持つ。ただし、いずれの場合も磁化可変領域の磁化状態を変化させるのに必要な電流の値より大きい値としなければならないことは、実施例３と同様である。

［記録再生装置−実施例４−再生制御］
つぎに、図１２に示した記録再生装置の再生制御について説明する。再生時には、まず、外部からのアドレス信号に応じたアドレスを有する記録再生素子Ｒ２に接続された選択トランジスタＴ１の配線が選択され、選択トランジスタＴ１がオンとされる。つづいて、この選択トランジスタＴ１を接続した記録再生素子Ｒ２が属する列の非磁性層に電位を与える。さらに、この記録再生素子Ｒ２と接続された配線Ｗ２の電位を読み出すことにより、再生が行われる。

［記録再生装置−実施例４−他の実施例、変形例］
図１３は、図１２に示した実施例４にかかる記録再生装置の変形例を示す模式図である。同図に示すように、同一列の配線層Ｗ１に接続される磁気素子Ｒ３，Ｒ４が、それぞれ異なる非磁性層ＮＭ１，ＮＭ１’に接続されるように構成されていてもよい。また、同一の非磁性層ＮＭ１に接続される磁気素子Ｒ３，Ｒ５が、それぞれ異なる配線Ｗ４，Ｗ４’に接続されるように構成されていてもよい。また、実施例３と同様に、選択トランジスタの代わりに別のスイッチング素子、例えばダイオードを用いることもできる。

以上説明したように、この実施の形態によれば、実施の形態１〜３で説明した磁気素子を記録再生素子として使用するようにしているので、記録再生装置の小型化・大容量化に寄与することができる。

（実施の形態５）
この実施の形態では、本発明にかかる磁気素子を１個以上用いることにより構成される論理演算素子／論理演算器について説明するとともに、この論理演算素子／論理演算器を論理演算装置に適用する場合の実施の形態および具体的な実施例について説明する。

［論理演算素子（２ビット入力／１ビット出力）］
実施形態１〜３にて詳述した各素子は、上述したような性質を有しているため、これらのいずれかの素子１個を２ビット入力／１ビット出力の論理演算素子として用いることが可能である。なお、本素子を用いた論理演算は、
（１）リセット動作
（２）データ入力
（３）データ出力
の３つのステップを順に行うことにより実行できる。ただし、場合によっては（２），（３）のステップを同時に行うことが可能である。

［論理演算素子−リセット動作］
まず、リセット動作について説明する。上記の「記録再生機能」の項でも詳述したように、これらの磁気素子に接続された電極Ｌａ，Ｌｂの間に電流を流し、電流を流す向きを変化させることにより、磁化可変領域の磁化方向を磁化固着層の磁化方向に対して平行、反平行のそれぞれに設定することが可能である。なお、平行に設定することをリセット動作Ｐと呼び、反平行方向に設定することをリセット動作ＡＰと呼ぶことにする。

［論理演算素子−データ入力］
つぎに、磁気素子（論理演算素子）へのデータ入力について説明する。まず、電極の電位がとりうる値を２値とし、これらの２値のうち、高い方の電位をとるときを「０」、低い方の電位をとるときを「１」と定義（以下「第１の定義」と呼称）する。つまり、「０」のときの電位Ｖ０と、「１」のときの電位Ｖ１との間には、Ｖ０＞Ｖ１の関係が成り立つ。このようにして、各入力電極には、各ビットの値に応じて電位Ｖ０またはＶ１を与えるようにする。なお、これとは逆に、電極の電位がとりうる２値のうち、高い方の電位を「１」、低い方の電位を「０」と定義（以下「第２の定義」と呼称）してもよく、この場合の例については後述する。

入力データに関し、上記「第１の定義」がなされる場合において、入力データが「００」のときには、電極Ｌａ，Ｌｂに与える電位はともにＶ０である。また、「１１」のときには、これらはともにＶ１である。なぜなら、これらの場合、電極Ｌａと電極Ｌｂとの間には電流が流れないか、あるいは、流れたとしても、磁化可変領域の磁化状態を変化させるには十分でないため、磁化可変領域の磁化状態は、リセット動作直後の状態に維持されるからである。

また、入力データが「０１」のとき電極Ｌａ、電極Ｌｂに与える電位は、それぞれＶ０，Ｖ１になる。このとき、電極Ｌａから電極Ｌｂに向かって電流が流れ、磁化可変領域の磁化方向は磁化固着層の磁化に対して平行になる。

一方、入力データが「１０」のとき電極Ｌａ、電極Ｌｂに与える電位は、それぞれＶ１、Ｖ０になる。このとき、電極Ｌｂから電極Ｌａに向かって電流が流れ、磁化可変領域の磁化方向は磁化固着層の磁化に対して反平行になる。

［論理演算素子−データ入力］
つぎに、磁気素子（論理演算素子）からのデータ出力について説明する。電極Ｌｃに電位Ｖ（Ｖ＞Ｖ０、かつ、Ｖ＞Ｖ１）を与えたとき、磁化固着層に接続された電極Ｌｄの電位は、磁化可変領域の磁化状態が磁化固着層に対して平行、反平行のとき、それぞれＶｐ，Ｖａｐになる。なお、上述したように、平行磁化の場合には化学ポテンシャルが増加し、反平行磁化の場合には化学ポテンシャルが減少するので、これらのＶｐとＶａｐとの間には、Ｖｐ＞Ｖａｐの関係が成り立つ。つまり、検出電位がＶｐのときには「０」、Ｖａｐのときには「１」の出力データが得られることになる。

なお、下記表２および表３は、本発明にかかる磁気素子を、２ビット入力／１ビット出力の論理演算素子として機能させる場合の入力データと出力データとの関係を示す真理値表である。なお、入力第１ビット（電極Ｌａに与える電位に対応）を記号Ａで表し、入力第２ビット（電極Ｌｂに与える電位に対応）を記号Ｂで表している。

これらの表２および表３に示されるように、リセット動作Ｐを行うときの演算およびリセット動作ＡＰを行うときの演算は、連言演算子「∧」、選言演算子「∨」、否定演算子「¬」を用いて、それぞれ「Ａ∨¬Ｂ」、「Ａ∧¬Ｂ」と書くことができる。なお、これらの論理演算は、条件法演算子「⇒」を使って、それぞれ「Ｂ⇒Ａ」、「¬（Ａ⇒Ｂ）」と書くこともできるが、以下の説明では、連言演算子、選言演算子、否定演算子以外の演算子は使わずに説明する。

以上説明したように、本素子１個を「Ａ∨¬Ｂ」の処理を行う演算素子あるいは「Ａ∧¬Ｂ」の処理を行う演算素子のどちらとして機能させるかは、リセット動作により決定することができる。つまり、本素子をプログラマブルな論理演算素子として使用することができる。

［論理演算素子−第２の定義に基づく動作］
つぎに、上記「第２の定義」、すなわち、各電極の電位がとりうる２値のうち、高い方の電位を「１」、低い方の電位を「０」と定義する場合について説明する。この場合の演算は、上記の演算において、「Ａ」の代わりに「¬Ａ」を、「Ｂ」の代わりに「¬Ｂ」を代入した結果を否定したものになる。つまり、リセット動作Ｐ，ＡＰを行ったときに得られる演算は、それぞれ、「¬（¬Ａ∨Ｂ）」＝「Ａ∧¬Ｂ」，「¬（¬Ａ∧Ｂ）」＝「Ａ∨¬Ｂ」となる。つまり、リセット動作Ｐ，ＡＰの役割が逆になる。したがって、本発明にかかる論理演算素子は、（０，１）の定義には依存しない論理演算機能を提供することができる。

［論理演算素子（１ビット入力／１ビット出力）］
前項で述べた２ビット入力／１ビット出力の論理演算素子において、データ入力の際に一方の電極に与える電位を固定するか、あるいは１ビットデータに応じた電位を２つの入力電極に共通に与えることにより、１ビット入力／１ビット出力を行う論理演算素子が実現される。

［論理演算素子（１ビット入力／１ビット出力）−第１の例］
このような論理演算素子の第１の例として、電極Ｌｂを接地し、電極Ｌａに正または負の電位を与える場合を説明する。上記第１の定義に場合、各電極に与える正、負の電位は、それぞれ入力電位「０」，「１」に対応する。したがって、入力データが「０」のとき、電極Ｌａから電極Ｌｂに電流が流れ、出力電位Ｌｐが得られ、それに対応する出力データは「０」である。また、入力データが「１」のとき、電極Ｌｂから電極Ｌａに電流が流れ、出力電位Ｌａｐが得られ、それに対応する出力データは「１」である。したがって、この第１の例では、入力データをそのまま出力する動作が行われる。ただし、入力電位と出力電位の各絶対値は異なっているので、何らかの定義が必要となる。本明細書では、このような入力データをそのまま出力する演算を、「ｋｅｅｐ演算」と呼称することにする。

［論理演算素子（１ビット入力／１ビット出力）−第２の例］
つぎに、第２の例として、電極Ｌａを接地し、電極Ｌｂに正または負の電位を与える場合を説明する。この場合、入力データが「０」のとき、電極Ｌｂから電極Ｌａに電流が流れ、出力電位Ｌａｐが得られ、それに対応する出力データは「１」である。また、入力データが「１」のとき、電極Ｌａから電極Ｌｂに電流が流れ、出力電位Ｌｐが得られ、それに対応する出力データは「０」である。したがって、この第２の例では、否定演算が実行される。

［論理演算素子（１ビット入力／１ビット出力）−第３の例］
つぎに、第３の例として、入力データが「０」のとき電極Ｌａ，Ｌｂにそれぞれ電位Ｖ０、Ｖ１を与え、入力データが「１」のとき電極Ｌａ，Ｌｂにそれぞれ電位Ｖ１、Ｖ０を与えることができる。この論理演算素子は、第１の例と同じ演算を行う。

なお、上記の各例において、リセット動作を省略することも可能である。

［論理演算器］
本発明にかかる磁気素子（論理演算素子）を複数個組み合わせることで、各種論理演算器を実現することができる。例えば、基本的な４つの論理演算に関し、以下の恒等式が成り立つ。
「ＡＮＤ演算」 ：Ａ∧Ｂ＝Ａ∧¬（Ａ∧¬Ｂ） ・・・（１）
「ＯＲ演算」 ：Ａ∨Ｂ＝Ａ∨¬（Ａ∨¬Ｂ） ・・・（２）
「ＮＡＮＤ演算」：¬（Ａ∧Ｂ）＝（Ａ∧¬Ｂ）∨¬Ａ ・・・（３）
「ＮＯＲ演算」 ：¬（Ａ∨Ｂ）＝（Ａ∨¬Ｂ）∧¬Ａ ・・・（４）
これらの恒等式は、「ＡＮＤ（Ａ∧Ｂ）」，「ＯＲ（Ａ∨Ｂ）」，「ＮＡＮＤ（¬（Ａ∧Ｂ））」および「ＮＯＲ（¬（Ａ∨Ｂ））」の各論理演算が、「Ａ∨¬Ｂ」演算と「Ａ∧¬Ｂ」演算とを２回行うことで実現できることを示している。なお、これらの基本的な４つの演算を、上記に示した以外の恒等式を用いても構わない。

また、本発明にかかる磁気素子（論理演算素子）は、上記に示したように「ＮＯＴ演算素子」として用いることも可能であるので、例えば「ＡＮＤ演算」に対応する恒等式「Ａ∧Ｂ＝Ａ∧¬（¬Ｂ）」を用いることで、「Ａ∨¬Ｂ」演算と「¬Ｂ」演算とを２回行うことで「ＡＮＤ演算」を実現することができる。また、本素子を複数個用いて実行できる論理演算は、ここに示した例に限定されず、種々の論理演算を実行することができる。

［論理演算器−４端子素子を用いたＡＮＤ演算器、ＯＲ演算器］
ここでは、論理演算器の一例として、ＡＮＤ演算を実行する論理演算器の構成例について説明する。ここで、図１４は、磁気素子Ｗまたは磁気素子Ｃ４のいずれかの４端子素子を３個用いてＡＮＤ演算を実行する論理演算器の構成例を示す図である。同図に示すように、第１の素子である素子１の電極Ｌａと、第２の素子である素子２の電極Ｌａとは、ともに入力端子１に接続されている。一方、素子１の電極Ｌｂは接地されている。また、第２の素子である素子２の電極Ｌｂは、入力端子２に接続されている。さらに、素子１の電極Ｌｄと第３の素子である素子３の電極Ｌａとが配線で接続されるとともに、この配線はリセット端子である入力端子３に接続されている。同様に、素子２の電極Ｌｄと素子３の電極Ｌｂとが配線で接続されるとともに、この配線はリセット端子である入力端子４に接続されている。

なお、この論理演算器は、上記の（１）式に示す恒等式を具現化したものである。すなわち、素子１では「ｋｅｅｐ演算」が行われ、また、素子２，３ではリセット動作ＡＰによって、上記「表３」に示した「Ａ∧¬Ｂ」の演算が行われるので、素子３の出力は、Ａ∧¬（Ａ∧¬Ｂ）＝Ａ∧Ｂとなって、所望する「ＡＮＤ演算」が行われることになる。

つぎに、この論理演算器のより詳細な動作について図１４を参照して説明する。まず、この論理演算器は、動作に先立ってリセット動作が行われる。なお、素子１についてはリセット動作が不要である。リセット動作では、素子２，３のそれぞれに対してリセット動作ＡＰが行われる。この動作は、入力端子１に電位Ｖ１を与え、入力端子２に電位Ｖ０を与え、入力端子３に電位Ｖ１’を与え、入力端子４に電位Ｖ０’を与えることにより行われる。なお、これらの各電位間には、Ｖ０＞Ｖ１，Ｖ０’＞Ｖ１’の関係が存在する。

つぎに、データ入力と出力結果の検出とが同時に行われる。この処理は、入力端子１および入力端子２に入力データの第１ビットと第２ビットに対応した電位をそれぞれ与え、素子１，２の各電極Ｌ３に電位Ｖを与え、素子３の電極Ｌ３に電位Ｖ’を与え、素子３の電極Ｌｄの電位を読み出すことにより行われる。ここで、素子３の電極Ｌ３を介して素子３の非磁性層に十分高い電位を与えてスピン注入を起こさせる必要がある。例えば、素子１，２の出力電極Ｌｄのとりうる電位の値Ｖｄ０，Ｖｄ１よりも高い電位を第３素子の電極Ｌ３に与えればよい。

また、この論理演算器では、リセット動作を変更することにより、他の演算を行うことが可能である。例えば、この論理演算器は、素子２，３に対してリセット動作Ｐを行うことにより、上記の（２）式に示す恒等式が具現化され、「ＯＲ演算器」として動作させることができる。すなわち、素子１では「ｋｅｅｐ演算」が行われ、また、素子２，３ではリセット動作Ｐによって、上記「表２」に示した「Ａ∨¬Ｂ」の演算が行われるので、素子３の出力は、Ａ∨¬（Ａ∨¬Ｂ）＝Ａ∨Ｂとなって、所望する「ＯＲ演算」が行われることになる。このリセット動作では、入力端子１に電位Ｖ０が与えられ、入力端子２に電位Ｖ１が与えられ、入力端子３に電位Ｖ０’が与えられ、入力端子４に電位Ｖ１’が与えられることにより行われる。なお、これらの各電位間には、Ｖ０＞Ｖ１，Ｖ０’＞Ｖ１’の関係が存在する。

このように、図１４に示した論理演算器は、リセット動作に基づいてＡＮＤ演算器として、あるいはＯＲ演算器として機能させることができる。

［論理演算装置］
上述のように、本発明にかかる磁気素子（論理演算素子）を１個以上用いることで、各種の論理演算器が構成できることから、これらの磁気素子を多数並べ、それらの出力電極と入力電極とを相互に接続し、多ビット入力／多ビット出力を行う各種の論理演算装置を構成することができる。

このような論理演算装置の第１の実施例として、基板に平行な２次元平面内に、本発明の磁気素子を多数配置し、各磁気素子の入力電極と出力電極とを、適宜、配線を用いて接続することができる。

また、このような論理演算装置の第２の実施例として、第１の実施例に述べたような２次元平面内に磁気素子が多数配置されたものを第１段目の素子群とし、この素子群を基板に垂直な方向に多段積み上げた構造とすることもできる。このような多段構造において、隣接する段の出力電極同士、あるいは入力電極同士を互いに接続し、論理演算を順次行うことができる。このような構造を用いれば、同一段に属する異なる磁気素子の入力電極あるいは出力電極が当該段における磁気素子の非磁性層ＮＭを挟む位置にあったとしても、それらを直接接続する必要がないため、各段の非磁性層ＮＭを磁気素子ごとに分離し、入力電極と出力電極とを接続する配線層の場所を確保する必要がなくなる。また、各段の磁気素子の非磁性層の全部または一部を共有化することで微細加工の必要がなくなり、製造が容易になる。また、多段構造を用いることにより、高集積化が可能である。

図１５は、本発明にかかる磁気素子（論理演算素子）を複数配置した多段構造を持つ論理演算装置の一部を示す図である。同図に示されるように、各段の素子群を垂直方向に多段化して配置しているので、入力電極と出力電極とを接続するための配線の引き回しが容易となる。また、各段の磁気素子に具備される非磁性層の位置が直線的に結ばれるような配置となるので、これらの非磁性層の共有化が容易となる。したがって、本発明にかかる磁気素子（論理演算素子）を多段構成に配置することにより、製造および高集積化に対する容易性が確保される。

つぎに、これらの論理演算装置を用いて実行することのできる論理演算の種類と、多段階の論理演算を１度に行う手法について詳述する。

まず、ｎビットの入力データ「Ａ１，Ａ２，・・・，Ａｎ」に対して１段階の論理演算で実行できる演算とは、Ａｉ∨¬Ａｊ、Ａｉ∧¬Ａｊ、Ａｉ，¬Ａｉである。ただし、ｉ，ｊは、１からｎの任意の自然数とする。

また、これらのｎビットの入力データ「Ａ１，Ａ２，・・・，Ａｎ」に対してｍ段階（ｍは２以上の整数）の論理演算で実行できる演算とは、（ｍ−１）段階の論理演算で実行できる演算の出力結果の集合Ａ（ｍ−１，１），Ａ（ｍ１，２），・・・，Ａ（ｍ−１，ｐ）（ｐは自然数）を用いて、Ａ（ｍ−１，ｉ）∨¬Ａ（ｍ−１，ｊ），Ａ（ｍ−１，ｉ）∧¬Ａ（ｍ−１，ｊ），Ａ（ｍ−１，ｉ），¬Ａ（ｍ−１，ｉ）である。（ただし、ｉ，ｊは１からｐの任意の自然数。）

本発明の論理演算装置を構成する各磁気素子は、上述したように、２ビット入力または１ビット入力の論理演算素子のいずれかである。このうち、２ビット入力の論理演算素子のことを２ビット入力素子と呼称し、１ビット入力の論理演算素子のことを１ビット入力素子と呼称する。

また、本発明の論理演算装置を構成する磁気素子のうち、当該論理演算装置への入力信号（この信号を「第０段階信号」と呼称）が直接（つまり、他の磁気素子を介さないで）入力される磁気素子を第１段階素子と呼称する。本発明の磁気素子を用いて、多ビットの入力データに対する多段階の論理演算を一度に行い、その結果を出力する装置を構成する場合、第１段階素子への入力信号は、全て（この素子が１ビット入力素子であれば１つ、２ビット入力素子であれば２つとも）第０段階信号である必要がある。

また、第ｋ段階素子（ｋ＝１，２，・・・）の出力信号を第ｋ段階信号と呼称する。いま、第ｋ段階信号が入力される第ｋ＋１段階素子について考える。例えば、第ｋ＋１段階素子が２ビット入力素子である場合、この素子の２つの入力電極に異なる段階の信号が入力されることはない。したがって、ある磁気素子が第Ｘ段階素子である場合、Ｘは一意に定義される。

つぎに、多段階論理演算を行う手法について、具体的な実例を挙げて説明する。例えば、いま、「Ａ∧¬（Ｂ∨¬（¬Ｃ∧¬Ｄ））」という演算を行う必要があるとする。この場合、図１６に示すような、論理演算素子の接続構成（多段構成）が必要となる。この論理演算装置では、入力信号（第０段階信号）のそれぞれが４段階の磁気素子を通過し、第４段階素子の出力が最終的な出力となる。なお、例えば、同図のＡのように、第４段階素子に入力されるまでの間、３段階の「ｋｅｅｐ演算」が行われ、入力信号（第０段階信号）データが維持される。一般的な論理演算であれば、このような「ｋｅｅｐ演算」を行う必要はないが、本発明にかかる磁気素子（論理演算素子）では、同図に示すような「ｋｅｅｐ演算」を、第１，２，３の各段階において行う必要があるｋｅｅｐ演算を行う磁気素子を経由させる必要がある。なお、異なる段階に属する素子の電極Ｌｃに与える電位は異なっている必要がある。一方、同一段階に属する素子の電極Ｌｃに与える電位は同一である必要はない。ただし、「ＡＮＤ演算器」の構成例でも述べたように、第ｋ段階素子の電極Ｌｃに与える電位は、第ｋ−１段階信号の電位よりも高ければ十分である。なお、典型的な例としては、同一段階に属する各素子の電極Ｌｃには同一電位を与え、第ｋ段階に属する素子の電極Ｌｃに与える電位をＶｋとするとＶ１＜Ｖ２＜Ｖ３＜・・・Ｖｋとなるように段階が増える毎に高くする必要がある。

これまで、幾つかの具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、磁気素子を構成する各要素の具体的な寸法関係や材料、その他、電極、パッシベーション、絶縁構造などの形状や材質に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。

以上説明したように、この実施の形態によれば、それらを直接接続する必要がないため、各段の非磁性層ＮＭを磁気素子ごとに分離し、入力電極と出力電極とを接続する配線層の場所を確保する必要がなくなる。また、各段の磁気素子の非磁性層の全部または一部を共有化することで微細加工の必要がなくなり、製造が容易になる。また、多段構造を用いることにより、高集積化が可能である。

なお、磁気素子における反強磁性層、中間層、絶縁層などの構成要素は、それぞれ、単層として形成してもよく、あるいは、２以上の層を積層した構造としてもよい。

また、その他、本発明の実施の形態として上述した磁気素子や記録再生装置、論理演算器、論理演算装置に基づいて、当業者が適宜設計変更して実施しうる全ての磁気素子、記録再生装置、論理演算器、論理演算装置なども、本発明の要旨を包含する限り、本発明の範囲に属する。

その他、本発明の思想の範疇において、当業者であれば、各種の変更例および修正例に想到し得るものであり、それら変更例および修正例についても本発明の範囲に属するものと了解される。

以上のように、本発明にかかる磁気素子は、集積化に優れた機能性磁気素子として有用であり、特に、記録再生素子、論理演算素子、論理演算器、記録再生装置、論理演算装置の単位素子として好適である。

本発明の実施の形態１にかかる磁気素子（以下「磁気素子Ｗ」と呼称）の断面構造を模式的に示す図である。 磁性体の層間交換結合を利用して２つ以上の磁区からなる磁気構造を磁性層ＦＭ１内に形成して磁壁ＤＷを形成する第１の手法の一例を示す図である。 非磁性層を介した２つの磁性体間の相互間距離に対する磁気的結合の強さを示す図である。 磁性層ＦＭ１内に形成する磁壁ＤＷを電流磁界の作用を利用して形成する第２の手法の一例を示す図である。 第２の手法を用いて図４−１とは異なる向き（逆向き）の磁化状態および当該磁化状態に基づいて形成される磁壁を示す図である。 磁性層ＦＭ１内に形成する磁壁ＤＷをスピン・トランスファ・トルクによる磁化反転を利用して形成する第３の手法に基づく構成例を示す図である。 図５−１に示す構成の変形例を示す図である。 実施の形態１にかかる磁気素子Ｗにおける素子構造の変形例（非磁性層のサブレイヤ：有、電極配置：直交）を示す斜視図である。 実施の形態１にかかる磁気素子Ｗにおける素子構造の変形例（非磁性層のサブレイヤ：無、電極配置：直交）を示す斜視図である。 実施の形態１にかかる磁気素子Ｗにおける素子構造の変形例（非磁性層のサブレイヤ：有、電極配置：平行）を示す斜視図である。 本発明の実施の形態１にかかる磁気素子Ｃ４の断面構造を模式的に示す図である。 実施の形態２にかかる磁気素子Ｃ４における素子構造の変形例を示す断面図である。 実施の形態２にかかる磁気素子Ｃ４における素子構造の他の変形例を示す断面図である。 本発明の実施の形態３にかかる磁気素子Ｃ３の断面構造を模式的に示す図である。 実施の形態３にかかる磁気素子Ｃ３における素子構造の変形例を示す断面図である。 磁気素子Ｗまたは磁気素子Ｃ４のいずれかを行列状に配置することにより構成された記録再生装置の一例を示す模式図である。 磁気素子Ｃ３を行列状に配置することにより構成された記録再生装置の一例を示す模式図である。 図１２に示した実施例４にかかる記録再生装置の変形例を示す模式図である。 磁気素子Ｗまたは磁気素子Ｃ４のいずれかの４端子素子を３個用いてＡＮＤ演算を実行する論理演算器の構成例を示す図である。 本発明にかかる磁気素子（論理演算素子）を複数配置した多段構造を持つ論理演算装置の一部を示す図である。 例えば「Ａ∧¬（Ｂ∨¬（¬Ｃ∧¬Ｄ））」という論理演算を行う際に必要な論理演算素子の接続構成（多段構成）を示す図である。

符号の説明

Ｗ，Ｃ４，Ｃ３，Ｒ，Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５ 磁気素子
ＦＭ１，ＦＭ２，ＦＲ，ＦＬ 磁性層
ＦＭ３，Ｆ２ 強磁性層
ＮＭ，ＮＭ１，ＮＭ２，Ｎ２，ＮＲ，ＮＬ 非磁性層
ＡＦ，ＡＦ１，ＡＦ２ 反強磁性層
ＳＲ 絶縁体サブレイヤ
ＤＷ 磁壁
ＣＳ，ＣＳ１ 磁壁
Ｌ１，Ｌ２，Ｌ３，Ｌ４，Ｌｓ，Ｌａ，Ｌｂ，Ｌｃ，Ｌｄ 電極

Claims (20)

1. 第１の方向と該第１の方向に対して反平行の第２の方向とのいずれかの方向に磁化可能な磁化可変領域を含み、自身の内部に電流を導入するための第１の電極を具備する第１の磁性層と、
   前記第１の磁性層の前記磁化可変領域にその表面が接し、自身に所定の電位を付与するための第２の電極を具備する非磁性層と、
   前記非磁性層の裏面に接し、その内部磁化が予め前記第１、第２の方向のいずれかの方向に固着しており、自身の電位を検出するための第３の電極を具備する第２の磁性層と、
   を備えることを特徴とする磁気素子。
2. 前記磁化可変領域の磁化方向は、その内部に導入された電流の流れる方向に応じた方向に可変であり、
   前記非磁性層に所定の電位を与えた場合に、前記第３の電極の電位が、前記磁化可変領域の磁化方向に応じて変化することを特徴とする請求項１に記載の磁気素子。
3. 前記非磁性層が、１層以上の導体または半導体サブレイヤ、あるいは１層以上の導体または半導体サブレイヤと１層以上の絶縁体サブレイヤからなる多層構造を有していることを特徴とする請求項１または２に記載の磁気素子。
4. 前記絶縁体サブレイヤの厚みが１ｎｍ以下であることを特徴とする請求項３に記載の磁気素子。
5. 前記絶縁体サブレイヤが結晶性を有することを特徴とする請求項３または４に記載の磁気素子。
6. 前記第２の磁性層が、２層以上の磁性サブレイヤ、あるいは２層以上の磁性サブレイヤと１層以上の非磁性サブレイヤとからなる多層構造を有していることを特徴とする請求項１〜３のいずれか一つに記載の磁気素子。
7. 前記第１の磁性層の一端の前記磁化可変領域を含まない部分に形成され、当該部分にある前記第１の磁性層内の磁化を反転させる磁化方向付与層をさらに備えることを特徴とする請求項１〜３、６のいずれか一つに記載の磁気素子。
8. 前記磁化方向付与層による前記第１の磁性層内の磁化が、内部に導入された電流の流れる方向に応じ設定されることを特徴とする請求項７に記載の磁気素子。
9. 前記第１の磁性層内の磁化反転が、前記磁化方向付与層と該第１の磁性層との間の強磁性的または反強磁性的な層間結合作用に基づいて行われることを特徴とする請求項７に記載の磁気素子。
10. 前記磁化方向付与層は、
    前記第１の磁性層上に位置する非磁性層と、
    該非磁性層上に位置する強磁性層と、
    を備えることを特徴とする請求項９に記載の磁気素子。
11. 前記第１の磁性層内の磁化反転が、電気的に絶縁された位置に配された配線中を流れる電流から発生した磁界の作用に基づく前記第１の磁性層の前記磁化可変領域を含まない部分の磁化反転制御によって行われることを特徴とする請求項１〜６のいずれか一つに記載の磁気素子。
12. 前記第１の電極は、前記磁化可変領域を含まない前記第１の磁性層の一端部および他端部にそれぞれ一方および他方の電極が設けられる一対の電極として構成されるとともに、該第１の磁性層には、前記磁化反転によって反転された反転磁化と反転されずに残った非反転磁化とを分離する磁壁が形成され、
    前記一対の電極間に所定電位を与えた際に流れる電流に基づいて前記磁壁を移動させることを特徴とする請求項７〜１１のいずれか一つに記載の磁気素子。
13. 前記第１の磁性層には、前記磁壁の形成を容易化かつ安定化するための括れ部、突起部または膜厚の変更部が設けられることを特徴とする請求項１２に記載の磁気素子。
14. 前記第１の磁性層の長手方向における少なくとも一の端部には、非磁性層を介して接続される磁性層が具備され、
    前記第１の電極を構成する一対の電極は、前記第１の磁性層、前記非磁性層および該非磁性層を介した前記磁性層が接合されてなる層の両端部に接続されるとともに、前記第１の磁性層の全部の領域が前記磁化可変領域として使用され、前記一対の電極間に所定電位を与えた際に流れる電流に基づいて前記磁化可変領域の磁化方向を反転制御することを特徴とする請求項１〜６のいずれか一つに記載の磁気素子。
15. 前記第１の磁性層の全部の領域が前記磁化可変領域として使用され、前記第１の電極と前記第３の電極との間に所定電位を与えた際に流れる電流に基づいて前記磁化可変領域の磁化方向を反転制御することを特徴とする請求項１〜６のいずれか一つに記載の磁気素子。
16. 非磁性層と磁性層とを具備する接合層が、前記第１の電極と前記第１の磁性層との間に該第１の磁性層が該接合層を構成する非磁性層に接続される形で挿入されることを特徴とする請求項１５に記載の磁気素子。
17. 請求項１〜１４に記載の磁気素子の前記第１の電極を構成する一対の電極、または該第１の電極および前記第３の電極のいずれか一つの組に前記磁化可変領域の磁化方向を反転制御するための所定電流を流すことにより所定データの記録を行い、前記第２の電極に所定電位を与え、前記磁化可変領域の磁化状態に応じた電位を前記第３の電極にて検出することにより記録データの再生を行うことを特徴とする記録再生素子。
18. 請求項１〜１６に記載の磁気素子の前記第１の電極を構成する一対の電極、または該第１の電極および前記第３の電極のいずれか一つの組に前記磁化可変領域の磁化方向を反転制御するための所定電流を流すことにより該磁化可変領域を初期状態に設定し、該初期状態を設定する際に使用された一組の電極間に該磁化可変領域の磁化方向を反転制御するための所定電流を流すことにより所定データの入力を行い、前記第２の電極に所定電位を与え、前記磁化可変領域の磁化状態に応じた電位を前記第３の電極にて検出することにより入力データの論理演算を行うことを特徴とする論理演算素子。
19. 前記初期状態を設定する際に使用する一組の電極のうちの一方の電極に入力される１ビットのデータＡと、他方の電極に入力される１ビットのデータＢからなる入力データビットに対して、Ａ∨¬Ｂ、または、Ａ∧¬Ｂ（「∨」：論理和演算，「∧」：論理積演算，「¬」：否定演算）の論理演算を行うことを特徴とする請求項１８に記載の論理演算素子。
20. １個または複数個からなる請求項１９に記載の論理演算素子の所定の入力電極と所定の出力電極とが相互に接続され、前記Ａ∨¬Ｂ、または、Ａ∧¬Ｂの論理演算を基本演算として、Ａ∧Ｂ，Ａ∨Ｂ，¬（Ａ∧Ｂ）および¬（Ａ∨Ｂ）を含む論理演算を実行することを特徴とする論理演算器。

Images