JP5206414B2 - 磁気メモリセルおよび磁気ランダムアクセスメモリ - Google Patents

磁気メモリセルおよび磁気ランダムアクセスメモリ Download PDF

Info

Publication number
JP5206414B2
JP5206414B2 JP2008539704A JP2008539704A JP5206414B2 JP 5206414 B2 JP5206414 B2 JP 5206414B2 JP 2008539704 A JP2008539704 A JP 2008539704A JP 2008539704 A JP2008539704 A JP 2008539704A JP 5206414 B2 JP5206414 B2 JP 5206414B2
Authority
JP
Japan
Prior art keywords
magnetization
magnetic
region
fixed region
magnetization fixed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008539704A
Other languages
English (en)
Other versions
JPWO2008047536A1 (ja
Inventor
雄士 本田
昇 崎村
直彦 杉林
秀昭 沼田
則和 大嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2008539704A priority Critical patent/JP5206414B2/ja
Publication of JPWO2008047536A1 publication Critical patent/JPWO2008047536A1/ja
Application granted granted Critical
Publication of JP5206414B2 publication Critical patent/JP5206414B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Description

本発明は、磁気メモリセルが集積された磁気ランダムアクセスメモリ、及びその磁気ランダムアクセスメモリへのデータの読み書き方法に関する。
磁気ランダムアクセスメモリ（ＭＲＡＭ）は、高集積・高速動作の観点から有望な不揮発性メモリである。ＭＲＡＭに対するデータの書き込み方法として、従来、「アステロイド方式」（例えば米国特許第５６４０３４３号）や、「トグル方式」（例えば米国特許第６５４５９０６号、特表２００５−５０５８８９号公報）が知られている。これらの書き込み方式によれば、メモリセルサイズにほぼ反比例して、フリー層の磁化を反転させるために必要な反転磁界が大きくなる。つまり、メモリセルが微細化されるにつれて、書き込み電流が増加する傾向にある。
微細化に伴う書き込み電流の増加を抑制することができる書き込み方式として、「スピン注入方式」（例えば、特開２００５−０９３４８８号公報、Ｋ．Ｙａｇａｍｉ ａｎｄ Ｙ．Ｓｕｚｕｋｉ，“Ｒｅｓｅａｒｃｈ Ｔｒｅｎｄｓ ｉｎ Ｓｐｉｎ Ｔｒａｎｓｆｅｒ Ｍａｇｎｅｔｉｚａｔｉｏｎ Ｓｗｉｔｃｈｉｎｇ”，（スピン注入磁化反転の研究動向），日本応用磁気学会誌，Ｖｏｌ．２８，Ｎｏ．９，２００４）が提案されている。スピン注入（ｓｐｉｎ ｔｒａｎｓｆｅｒ）方式によれば、強磁性導体にスピン偏極電流（ｓｐｉｎ−ｐｏｌａｒｉｚｅｄ ｃｕｒｒｅｎｔ）が注入され、その電流を担う伝導電子のスピンと導体の磁気モーメントとの間の直接相互作用によって磁化が反転する（以下、「スピン注入磁化反転：Ｓｐｉｎ Ｔｒａｎｓｆｅｒ Ｍａｇｎｅｔｉｚａｔｉｏｎ Ｓｗｉｔｃｈｉｎｇ」と参照される）。スピン注入磁化反転の概略を、図１を参照して説明する。
図１において、磁気抵抗素子は、フリー層１０１、ピン層１０３、及びフリー層１０１とピン層１０３に挟まれた非磁性層であるトンネルバリヤ層１０２を備えている。ここで、磁化の向きが固定されたピン層１０３は、フリー層１０１よりも厚くなるように形成されており、スピン偏極電流を作る機構（スピンフィルター）としての役割を果たす。フリー層１０１とピン層１０３の磁化の向きが平行である状態は、データ“０”に対応付けられ、それらが反平行である状態は、データ“１”に対応付けられている。
図１に示されるスピン注入磁化反転は、ＣＰＰ（Ｃｕｒｒｅｎｔ Ｐｅｒｐｅｎｄｉｃｕｌａｒ ｔｏ Ｐｌａｎｅ）方式により実現され、書き込み電流は膜面に垂直に注入される。具体的には、データ“０”からデータ“１”への遷移時、電流はピン層１０３からフリー層１０１へ流れる。この場合、スピンフィルターとしてのピン層１０３と同じスピン状態を有する電子が、フリー層１０１からピン層１０３に移動する。そして、スピントランスファー（スピン角運動量の授受）効果により、フリー層１０１の磁化が反転する。一方、データ“１”からデータ“０”への遷移時、電流はフリー層１０１からピン層１０３へ流れる。この場合、スピンフィルターとしてのピン層１０３と同じスピン状態を有する電子が、ピン層１０３からフリー層１０１に移動する。スピントランスファー効果により、フリー層１０１の磁化が反転する。
このように、スピン注入磁化反転では、スピン電子の移動によりデータの書き込みが行われる。膜面に垂直に注入されるスピン偏極電流の方向により、フリー層１０１の磁化の向きを規定することが可能である。ここで、書き込み（磁化反転）の閾値は電流密度に依存することが知られている。従って、メモリセルサイズが縮小されるにつれ、磁化反転に必要な書き込み電流が減少する。メモリセルの微細化に伴って書き込み電流が減少するため、スピン注入磁化反転は、ＭＲＡＭの大容量化の実現にとって重要である。
関連する技術として、米国特許第６８３４００５号には、スピン注入を利用した磁気シフトレジスタが開示されている。この磁気シフトレジスタは、磁性体中の磁壁（ｄｏｍａｉｎ ｗａｌｌ）を利用して情報を記憶する。多数の領域（磁区）に分けられた磁性体において、磁壁を通過するように電流が注入され、その電流により磁壁が移動する。各領域の磁化の向きが、記録データとして扱われる。このような磁気シフトレジスタは、例えば、大量のシリアルデータの記録に利用される。尚、磁性体中の磁壁の移動は、Ａ．Ｙａｍａｇｕｃｈｉ ｅｔ ａｌ．，“Ｒｅａｌ−Ｓｐａｃｅ Ｏｂｓｅｒｖａｔｉｏｎ ｏｆ Ｃｕｒｒｅｎｔ−Ｄｒｉｖｅn Ｄｏｍａｉｎ Ｗａｌｌ Ｍｏｔｉｏｎ ｉｎ Ｓｕｂｍｉｃｒｏｎ Ｍａｇｎｅｔｉｃ Ｗｉｒｅｓ”，ＰＲＬ，Ｖｏｌ．９２，ｐｐ．０７７２０５−１−００７７２０５−４，２００４．にも報告されている。
関連する技術として、特開２００６−７３９３０号公報に磁壁移動を利用した磁気抵抗効果素子の磁化状態の変化方法及び該方法を用いた磁気メモリ素子、固体磁気メモリが開示されている。この磁気メモリ素子は、第一の磁性層と中間層と第二の磁性層とを有し、情報を第一の磁性層と、第二の磁性層との磁化の方向で記録する。この磁気メモリ素子は、少なくとも一方の磁性層内に互いに反平行磁化となる磁区とそれらの磁区を隔てる磁壁を定常的に形成し、前記磁壁を磁性層内で移動させることで、隣り合う磁区の位置を制御して情報記録を行う。
関連する技術として、特開２００５−１９１０３２号公報に磁気記憶装置及び磁気情報の書込み方法が開示されている。この磁気記憶装置は、固定磁化が付与された導電性の磁化固定層と、前記磁化固定層に積層形成されたトンネル絶縁層と、前記トンネル絶縁層を介して前記磁化固定層と積層形成された接合部、前記接合部の一対の端部に隣接形成された磁壁ピン止め部、及び、前記磁壁ピン止め部に隣接する互いに反対向きの固定磁化が付与された一対の磁化固定部を具備する導電性の磁化自由層と、前記一対の磁化固定部に電気接続し、前記磁化自由層の前記接合部、前記一対の磁壁ピン止め部及び前記一対の磁化固定部を貫通する電流を磁化自由層に流すための一対の磁気情報書込み用端子とを備えることを特徴とする。
関連する技術として、特開２００５−１５０３０３号公報に磁気抵抗効果素子および磁気メモリが開示されている。この磁気抵抗効果素子は、第１の強磁性層／トンネル障壁層／第２の強磁性層の３層構造を含む強磁性トンネル接合を有し、前記第１の強磁性層は前記第２の強磁性層よりも保磁力が大きく、前記２つの強磁性層の磁化の相対的角度によりトンネルコンダクタンスが変化する。この磁気抵抗効果素子は、前記第２の強磁性層の端部の磁化が前記第２の強磁性層の磁化容易軸方向と直交する成分を持つ方向に固着されていることを特徴とする。
本発明の目的は、ＭＲＡＭに関する新たなデータ書き込み方式を提供することにある。
本発明の他の目的は、ＭＴＪにおけるトンネルバリヤ層の劣化を抑制することができるＭＲＡＭ及びデータ書き込み方式を提供することにある。
本発明の更に他の目的は、メモリセルサイズの縮小に伴い書き込み電流を低減することができるＭＲＡＭ及びデータ書き込み方式を提供することにある。
本発明の更に他の目的は、メモリサイズの縮小に伴い書き込み速度を増加させることができるＭＲＡＭ及びデータ書き込み方式を提供することにある。
この発明のこれらの目的とそれ以外の目的と利益とは以下の説明と添付図面とによって容易に確認することができる。
本発明の磁気メモリセルは、強磁性層である磁気記録層と、非磁性層を介して磁気記録層に接続されたピン層とを備える。磁気記録層は、磁化反転領域と、第１磁化固定領域と、第２磁化固定領域を有する。磁化反転領域は、第１方向又は第２方向に反転可能な磁化を有し、ピン層と重なる。第１磁化固定領域は、磁化反転領域の第１境界に接続され、その磁化の向きは第１方向に固定される。第２磁化固定領域は、磁化反転領域の第２境界に接続され、その磁化の向きは第２方向に固定される。第１方向と第２方向は互いに逆方向を向いている。
本発明の磁気メモリセルは、磁気抵抗素子と、第１磁化固定部と、第２磁化固定部を備える。磁気抵抗素子は、フリー層、ピン層、及びフリー層とピン層に挟まれる非磁性層を有する。第１磁化固定部は、第１境界においてフリー層に接続され、その磁化の向きは第１方向に固定される。第２磁化固定部は、第２境界においてフリー層に接続され、その磁化の向きは第２方向に固定される。第１方向及び第２方向は逆方向を向き、フリー層へ向かう方向、又は、フリー層から離れる方向である。第１磁化固定部と第２磁化固定部との間を流れる電流により、フリー層において、磁壁が第１境界と第２境界の間を移動する。
本発明の磁気ランダムアクセスメモリは、上述の磁気メモリセルと、磁気メモリセルに接続されたワード線と、磁気メモリセルに接続されたビット線とを具備する。
本発明の磁気ランダムアクセスメモリの動作方法が提供される。その磁気ランダムアクセスメモリは、磁気メモリセルを備える。磁気メモリセルは、強磁性層である磁気記録層と、非磁性層を介して磁気記録層に接続されたピン層とを備える。磁気記録層は、第１方向又は第２方向に反転可能な磁化を有しピン層と重なる磁化反転領域と、磁化反転領域の第１境界に接続されその磁化の向きは第１方向に固定された第１磁化固定領域と、磁化反転領域の第２境界に接続されその磁化の向きは第２方向に固定された第２磁化固定領域とを有する。第１方向は、ピン層の磁化方向と平行、又は、反平行である。磁気ランダムアクセスメモリの動作方法は、（Ａ）第１データを書き込む場合、第１書き込み電流を第１磁化固定領域から磁化反転領域を経由して第２磁化固定領域に流すステップと、（Ｂ）第２データを書き込む場合、第２書き込み電流を第２磁化固定領域から磁化反転領域を経由して第１磁化固定領域に流すステップとを含む。
本発明の磁気ランダムアクセスメモリの動作方法が提供される。その磁気ランダムアクセスメモリは、磁気メモリセルを備える。磁気メモリセルは、強磁性層である磁気記録層と、非磁性層を介して磁気記録層に接続されたピン層とを備える。磁気記録層は、ピン層と重なり磁壁が移動する磁化反転領域と、磁化反転領域の第１境界に接続されその磁化の向きは第１方向に固定された第１磁化固定領域と、磁化反転領域の第２境界に接続されその磁化の向きは第２方向に固定された第２磁化固定領域とを有する。第１方向は、ピン層の磁化方向と平行、又は、反平行である。磁気ランダムアクセスメモリの動作方法は、（Ａ）第１データを書き込む場合、第１書き込み電流を第１磁化固定領域から第２磁化固定領域に流すことにより、磁気記録層中の磁壁を第１境界に移動させるステップと、（Ｂ）第２データを書き込む場合、第２書き込み電流を第２磁化固定領域から第１磁化固定領域に流すことにより、磁壁を第２境界に移動させるステップとを含む。
図１は、従来のスピン注入方式によるデータ書き込みを説明するための図である。 図２は、本発明の第１の実施例に係る磁気メモリセルの構造の一例を示す全体図である。 図３は、本発明の第１の実施例に係る磁気メモリセルの構造の別の一例を示す全体図である。 図４Ａは、図２に示された磁気メモリセルの構造の一例を示す平面図である。 図４Ｂは、図２に示された磁気メモリセルの構造の他の一例を示す平面図である。 図５は、図４Ａ及び図４Ｂに示された磁気メモリセルに対するデータ書き込みの原理を示す平面図である。 図６Ａは、図２に示された磁気メモリセルの別の構造の一例を示す平面図である。 図６Ｂは、図２に示された磁気メモリセルの別の構造の他の一例を示す平面図である。 図７は、図６Ａ及び図６Ｂに示された磁気メモリセルに対するデータ書き込みの原理を示す平面図である。 図８は、第１の実施例に係る磁気メモリセルの回路構成を概略的に示す平面図である。 図９Ａは、第１の実施例に係る図２に対応する磁気メモリセルの回路構成を概略的に示す断面図である。 図９Ｂは、第１の実施例に係る図３に対応する磁気メモリセルの回路構成を概略的に示す断面図である。 図１０Ａは、第１の実施例に係る図４Ａ、図４Ｂ、図５に対応するデータ読み書き方法を要約的に示す図表である。 図１０Ｂは、第１の実施例に係る図６Ａ、図６Ｂ、図７に対応するデータ読み書き方法を要約的に示す図表である。 図１１は、第１の実施例に係るＭＲＡＭの図９Ａに対応する回路構成の一例を示す回路ブロック図である。 図１２は、磁化固定領域における磁化の向きを固定するための方法の一例を示す側面図である。 図１３は、磁化固定領域における磁化の向きを固定するための方法の他の例を示す側面図である。 図１４は、磁化固定領域における磁化の向きを固定するための方法の更に他の例を示す側面図である。 図１５は、磁化固定領域における磁化の向きを固定するための方法の更に他の例を示す側面図である。 図１６は、磁化固定領域における磁化の向きを固定するための方法の更に他の例を示す側面図である。 図１７は、磁化固定領域における磁化の向きを固定するための方法の更に他の例を示す平面図である。 図１８Ａは、第１の実施例に係る他の磁気メモリセルの回路構成を概略的に示す平面図である。 図１８Ｂは、第１の実施例に係るさらに他の磁気メモリセルの回路構成を概略的に示す平面図である。 図１９Ａは、第１の実施例に係るＭＲＡＭの図１８Ａに対応する回路構成の一例を示す回路ブロック図である。 図１９Ｂは、第１の実施例に係るＭＲＡＭの図１８Ｂに対応する回路構成の一例を示す回路ブロック図である。 図２０Ａは、本発明の第２の実施例に係る磁気メモリセルの構造の一例を示す平面図である。 図２０Ｂは、本発明の第２の実施例に係る磁気メモリセルの構造の一例を示す側面図である。 図２１Ａは、本発明の第２の実施例に係る磁気メモリセルの構造の他の例を示す平面図である。 図２１Ｂは、本発明の第２の実施例に係る磁気メモリセルの構造の他の例を示す側面図である。 図２２は、本発明の第３の実施例に係る磁気メモリセルの構造の一例を示す平面図である。 図２３は、本発明の第４の実施例に係る磁気メモリセルの構造の一例を示す断面図である。 図２４は、本発明の第５の実施例に係る磁気メモリセルの構造の一例を示す平面図である。 図２５は、本発明の第５の実施例に係る磁気メモリセルの構造の一例を示す断面図である。 図２６は、本発明の第６の実施例に係る磁気メモリセルに対するデータ書き込みの原理を示す平面図である。 図２７は、第６の実施例に係るＭＲＡＭの回路構成の一例を示す回路ブロック図である。
添付図面を参照して、本発明の磁気メモリセル、磁気ランダムアクセスメモリ、及び磁気ランダムアクセスメモリのデータ書き込み方法の実施例について説明する。
１．第１の実施例
１−１．磁気メモリセルの構造及び書き込み原理
図２は、本発明の第１の実施例に係る磁気メモリセル１（磁気抵抗素子）の構成の一例を示す斜視図である。磁気メモリセル１は、強磁性体層である磁気記録層１０とピン層３０、及び非磁性体層であるトンネルバリヤ層２０を備えている。トンネルバリヤ層２０は、磁気記録層１０とピン層３０に挟まれている。これら磁気記録層１０、トンネルバリヤ層２０、及びピン層３０によって磁気トンネル接合（ＭＴＪ）が形成されている。
トンネルバリヤ層２０は、薄い絶縁層であり、例えばＡｌ膜を酸化することにより形成される。ピン層３０は、例えばＣｏＦｅ／Ｒｕ／ＣｏＦｅ／ＰｔＭｎの積層膜であり、その磁化の向き（ｏｒｉｅｎｔａｔｉｏｎ）は固定されている。磁気記録層１０は、例えばＣｏＦｅで形成されており、フリー層に相当する役割を果たす。
図２に示されるように、本実施例に係る磁気記録層１０は、３つの異なる領域である第１磁化固定領域１１、第２磁化固定領域１２、及び磁化反転領域１３を有している。第１磁化固定領域１１は、Ｙ方向に延びるように形成されており、その磁化の向きは固定されている。同じく、第２磁化固定領域１２は、Ｙ方向に延びるように形成されており、その磁化の向きは、第１磁化固定領域１１の磁化の向きと逆である。一方、磁化反転領域１３は、Ｘ方向に延びるように形成されており、反転可能な磁化を有している。磁化反転領域１３の磁化の向きは、第１磁化固定領域１１及び第２磁化固定領域１２のいずれかと同じである。また、この磁化反転領域１３は、ピン層３０とオーバーラップするように形成されている。言い換えれば、磁気記録層１０の磁化反転領域１３の一部が、トンネルバリヤ層２０を介してピン層３０に接続されている。
これら第１磁化固定領域１１、第２磁化固定領域１２、及び磁化反転領域１３は、図２の場合、同一平面（ＸＹ面）上に形成されている。図４Ａ及び図４Ｂは、そのＸＹ面における磁気記録層１０の形状及び磁化の向きの例を示す概略図である。本実施例において、第１磁化固定領域１１と第２磁化固定領域１２とは、Ｙ方向に沿って互いに略平行となるように形成されている。磁化反転領域１３は、第１磁化固定領域１１と第２磁化固定領域１２との間をつなぐように、Ｘ方向に沿って形成されている。第１磁化固定領域１１と磁化反転領域１３とは、第１境界Ｂ１において互いに接触している。第２磁化固定領域１２と磁化反転領域１３は、第２境界Ｂ２において互いに接続している。磁化反転領域１３において、第１境界Ｂ１と第２境界Ｂ２とは、対向するように位置している。言い換えれば、第１、第２磁化固定領域１１、１２、及び磁化反転領域１３は、“凹形状（角型Ｕ字形状）”（図４Ａ）、又は“Ｈ字形状”（図４Ｂ）”に形成されている。
図４Ａ及び図４Ｂには、各領域の磁化の向きも矢印によって示されている。更に、ピン層３０の投影及びその磁化の向きも、点線及び点線矢印によって示されている。ピン層３０の磁化の向きが＋Ｙ方向に、第１磁化固定領域１１の磁化の向きが＋Ｙ方向に、それぞれ固定されているとする。その場合、第２磁化固定領域１２の磁化の向きは、−Ｙ方向に固定されている。つまり、第１磁化固定領域１１と第２磁化固定領域１２とは、それらの磁化の向きが互いに逆方向になるように形成されている。なお、“磁化の固定”に関しては後述される（第１−３節）。
一方、磁化反転領域１３の磁化の向きは反転可能であり、＋Ｙ方向あるいは−Ｙ方向である。つまり、磁化反転領域１３の磁化は、ピン層３０の磁化と平行あるいは反平行になることが許される。これは、磁化反転領域１３の±Ｙ方向に結晶磁気異方性をつけることで実現する。例えば、磁化反転領域１３の磁化の向きが−Ｙ方向の場合、すなわち、その磁化が第２磁化固定領域１２と同一である場合、第１磁化固定領域１１が１つの磁区（ｍａｇｎｅｔｉｃ ｄｏｍａｉｎ）を形成し、磁化反転領域１３と第２磁化固定領域１２が別の磁区を形成する。つまり、第１境界Ｂ１に「磁壁（ｄｏｍａｉｎ ｗａｌｌ）」が形成される。一方、磁化反転領域１３の磁化の向きが＋Ｙ方向の場合、すなわち、その磁化が第１磁化固定領域１１と同一である場合、第１磁化固定領域１１と磁化反転領域１３が１つの磁区を形成し、第２磁化固定領域１２が別の磁区を形成する。つまり、第２境界Ｂ２に磁壁が形成される。
このように、磁化反転領域１３の磁化は、第１方向（例示：−Ｙ方向）あるいは第２方向（例示：＋Ｙ方向）へ向く。そして、磁気記録層１０において、磁壁が第１境界Ｂ１あるいは第２境界Ｂ２に形成される。これは、第１磁化固定領域１１の磁化の向きと第２磁化固定領域１２の磁化の向きが、逆向きであるからである。
なお、図３は、本発明の第１の実施例に係る磁気メモリセル１の構成の他の例を示す斜視図である。この例では、第１磁化固定領域１１及び第２磁化固定領域１２が同一平面（ＸＹ面）状に形成され、磁化反転領域１３はそれらに対し積層される場合の磁気メモリセル１を示している。しかし、図４Ａ及び図４Ｂに相当する磁気的な配置は同様であるので省略する。
以下、磁気メモリセル１に対するデータの書き込み原理が説明される。本実施例によれば、スピン注入（ｓｐｉｎ ｔｒａｎｓｆｅｒ）方式でデータの書き込みが行われる（スピン注入データ書き込み：Ｓｐｉｎ Ｔｒａｎｓｆｅｒ Ｄａｔａ Ｗｒｉｔｉｎｇ）。
（構造例１）
図５は、図２、図３及び図４Ｂに示された構造の磁気メモリセル１に対するデータの書き込み原理を示す概略図である。なお、図４Ａの場合も同様である。ここでは、磁化反転領域１３とピン層３０の磁化の向きが平行である状態が、データ「０」に対応付けられている。データ「０」状態において、磁化反転領域１３の磁化の向きは＋Ｙ方向であり、磁壁ＤＷは第２境界Ｂ２に存在する。一方、磁化反転領域１３とピン層３０の磁化の向きが反平行である状態が、データ「１」に対応付けられている。データ「１」状態において、磁化反転領域１３の磁化の向きは−Ｙ方向であり、磁壁ＤＷは第１境界Ｂ１に存在する。
本実施例において、書き込み電流ＩＷは、ＭＴＪを貫通する方向ではなく、磁気記録層１０内を平面的に流れる。具体的には、データ「１」の書き込み時（第１書き込み）、第１書き込み電流ＩＷ１が、第１磁化固定領域１１から磁化反転領域１３を通って第２磁化固定領域１２に流れる。この場合、磁化反転領域１３には、第２磁化固定領域１２から電子（スピン電子）が注入される。注入された電子のスピンは、磁化反転領域１３の磁気モーメントに影響を及ぼす。その結果、磁化反転領域１３の磁化の向きは、第２磁化固定領域１２の方向へスイッチする。つまり、スピントランスファー効果により、磁化反転領域１３の磁化が反転し、その磁化の向きが−Ｙ方向に変わる（スピン注入磁化反転：Ｓｐｉｎ Ｔｒａｎｓｆｅｒ Ｍａｇｎｅｔｉｚａｔｉｏｎ Ｓｗｉｔｃｈｉｎｇ）。
一方、データ「０」の書き込み時（第２書き込み）、第２書き込み電流ＩＷ２が、第２磁化固定領域１２から磁化反転領域１３を通って第１磁化固定領域１１に流れる。この場合、磁化反転領域１３には、第１磁化固定領域１１から電子が注入される。その結果、磁化反転領域１３の磁化が反転し、その磁化の向きが＋Ｙ方向に変わる。このように、本実施例によれば、磁気記録層１０内を平面的に流れる書き込み電流ＩＷ１、ＩＷ２によって、磁化反転領域１３の磁化の向きがスイッチする。第１磁化固定領域１１及び第２磁化固定領域１２は、異なるスピンを有する電子の供給源の役割を果たしている。
上記書き込み動作は、「磁壁の移動（Ｄｏｍａｉｎ Ｗａｌｌ Ｍｏｔｉｏｎ）」という観点から述べることもできる。データ「１」の書き込み時、電子は、第２磁化固定領域１２から第１磁化固定領域１１の方へ移動する。この時、磁壁ＤＷは、電子の移動方向と一致して、第２境界Ｂ２から第１境界Ｂ１へ移動している。一方、データ「０」の書き込み時、電子は、第１磁化固定領域１１から第２磁化固定領域１２の方へ移動する。この時、磁壁ＤＷは、電子の移動方向と一致して、第１境界Ｂ１から第２境界Ｂ２へ移動している。つまり、磁気記録層１０中の磁壁ＤＷは、電子の移動方向に応じて、第１境界Ｂ１と第２境界Ｂ２との間を“シーソー”あるいは“フローメータ”のように行き来する。磁壁ＤＷは磁化反転領域１３内を移動しており、磁化反転領域１３を「磁壁移動領域」と呼ぶことも可能である。本実施例に係る磁気メモリセル１は、磁壁ＤＷの位置によってデータを記憶しているとも言える。
以上に説明されたように、書き込み電流ＩＷ１、ＩＷ２がＭＴＪを貫通しないため、ＭＴＪにおけるトンネルバリヤ層２０の劣化が抑制される。また、スピン注入方式でデータ書き込みが行われるため、メモリセルサイズの縮小に伴い、書き込み電流ＩＷ１、ＩＷ２が低減される。更に、メモリセルサイズが縮小されるにつれ磁壁ＤＷの移動距離が小さくなるため、メモリセルの微細化に伴い書き込み速度が増加する。
なお、データの読み出しに関しては、次の通りである。データ読み出し時、読み出し電流は、ピン層３０と磁化反転領域１３との間を流れるように供給される。例えば、読み出し電流は、第１磁化固定領域１１及び第２磁化固定領域１２のいずれかから、磁化反転領域１３及びトンネルバリヤ層２０を経由して、ピン層３０へ流れる。あるいは、読み出し電流は、ピン層３０から、トンネルバリヤ層２０及び磁化反転領域１３を経由して、第１磁化固定領域１１及び第２磁化固定領域１２のいずれかへ流れる。その読み出し電流あるいは読み出し電位に基づいて、磁気抵抗素子の抵抗値が検出され、磁化反転領域１３の磁化の向きがセンスされる。
（構造例２）
第１磁化固定領域１１の磁化の向きと第２磁化固定領域１２の磁化の向きは、図４Ａ及び図４Ｂに示された向きに限られない。図６Ａ及び図６Ｂは、ＸＹ面における磁気記録層１０の形状及び磁化の向きの他の例を示す概略図である。第１磁化固定領域１１の磁化の向きと第２磁化固定領域１２の磁化の向きとは、逆向きであればよい。図７は、図２、図３及び図６Ｂに示された構造の磁気メモリセル１に対するデータの書き込み原理を示す概略図である。なお、図６Ａの場合も同様である。図７は図５に相当する図であり、重複する説明は適宜省略される。
第１磁化固定領域１１の磁化の向きは、−Ｙ方向に固定されている。また、第２磁化固定領域１２の磁化の向きは、＋Ｙ方向に固定されている。つまり、第１磁化固定領域１１の磁化と第２磁化固定領域１２の磁化は、逆方向を向いている。また、ピン層３０の磁化の向きは、＋Ｙ方向に固定されているとする。データ「０」状態において、磁化反転領域１３の磁化の向きは＋Ｙ方向であり、磁壁ＤＷは第１境界Ｂ１に存在する。一方、データ「１」状態において、磁化反転領域１３の磁化の向きは−Ｙ方向であり、磁壁ＤＷは第２境界Ｂ２に存在する。
データ「１」の書き込み時（第１書き込み）、第２書き込み電流ＩＷ２が、第２磁化固定領域１２から磁化反転領域１３を通って第１磁化固定領域１１に流れる。この場合、磁化反転領域１３には、第１磁化固定領域１１から電子が注入される。その結果、磁化反転領域１３の磁化が反転し、その磁化の向きが−Ｙ方向に変わる。電子の移動方向に一致して、磁壁ＤＷは、第１境界Ｂ１から第２境界Ｂ２へ移動する。一方、データ「０」の書き込み時（第２書き込み）、第１書き込み電流ＩＷ１が、第１磁化固定領域１１から磁化反転領域１３を通って第２磁化固定領域１２に流れる。この場合、磁化反転領域１３には、第２磁化固定領域１２から電子が注入される。その結果、磁化反転領域１３の磁化が反転し、その磁化の向きが＋Ｙ方向に変わる。電子の移動方向に一致して、磁壁ＤＷは、第２境界Ｂ２から第１境界Ｂ１へ移動する。
図７に示された構造によっても、上述の構造例１と同じ効果が得られる。また、データの読み出しに関しても、上述の構造例１と同様である。
以上に示されたように、本実施例に係る磁気メモリセル１において、磁気記録層１０は、第１磁化固定領域１１、第２磁化固定領域１２、及び磁化反転領域１３を有する。この構造は、次のように考えることも可能である。つまり、通常の磁気抵抗素子に、第１磁化固定領域１１に相当する“第１磁化固定部”と、第２磁化固定領域１２に相当する“第２磁化固定部”が更に設けられている。その通常の磁気抵抗素子は、フリー層、ピン層、及びそれらに挟まれた非磁性層を備えている。フリー層と第１磁化固定部と第２磁化固定部は、同一平面に形成されている。第１磁化固定部は、第１境界Ｂ１においてフリー層に接続され、第２磁化固定部は、第２境界Ｂ２においてフリー層に接続される。第１磁化固定部の磁化の方向（第１方向）と、第２磁化固定部の磁化の方向（第２方向）は逆方向である。そして、第１磁化固定部と第２磁化固定部との間を平面的に流れる書き込み電流により、磁壁が第１境界Ｂ１と第２境界Ｂ２の間を移動し、フリー層の磁化が反転する。
１−２．回路構成
次に、本実施例に係る磁気メモリセル１に書き込み電流ＩＷ１、ＩＷ２を流すための回路構成を説明する。図８は、磁気メモリセル１の回路構成の一例を示す平面図である。図８は図２に示す構造の磁気メモリセル１を示しているが、図３に示す構造の磁気メモリセル１にも適用可能である。また、図９Ａは、図８に示される磁気メモリセル１の構造を概略的に示す断面図である。ここで、図９Ａは図２に示す構造の磁気メモリセル１を示しているが、図３に示す構造の磁気メモリセル１の場合には図９Ｂのようになる。
磁気記録層１０の第１磁化固定領域１１は、コンタクト４５を介して第１下部電極４１に接続されている。第２磁化固定領域１２は、コンタクト４６を介して第２下部電極４２に接続されている。第１下部電極４１は、第１トランジスタＴＲ１のソース／ドレインの一方に接続されている。その第１トランジスタＴＲ１のソース／ドレインの他方は、第１ビット線ＢＬ１に接続されている。また、第２下部電極４２は、第２トランジスタＴＲ２のソース／ドレインの一方に接続されている。その第２トランジスタＴＲ２のソース／ドレインの他方は、第２ビット線ＢＬ２に接続されている。第１トランジスタＴＲ１のゲート、及び第２トランジスタＴＲ２のゲートは、ワード線ＷＬに接続されている。
磁気記録層１０の磁化反転領域１３上には、トンネルバリヤ層２０を介してピン層３０が形成されている。ピン層３０上には上部電極４３が形成され、上部電極４３には読み出し線４４が接続している。読み出し線４４の方向は任意である。この読み出し線４４は、選択トランジスタあるいはグランドに接続されていればよい。
図１０Ａは、図８及び図９Ａ又は図９Ｂに示された回路構成の場合のデータ読み書き方法を要約的に示す表である。これは、図４Ａ、図４Ｂ、図５で示される磁気メモリセル１の場合を示している。書き込み・読み出しの双方において、対象メモリセルにつながるワード線ＷＬが選択され、その電位が“Ｈｉｇｈ”に設定される。これにより、第１トランジスタＴＲ１及び第２トランジスタＴＲ２がＯＮする。
データ「１」の書き込みの場合、第１ビット線ＢＬ１及び第２ビット線ＢＬ２の電位は、それぞれ“Ｈｉｇｈ”及び“Ｌｏｗ”に設定される。その結果、第１書き込み電流ＩＷ１が、第１ビット線ＢＬ１から、第１トランジスタＴＲ１、磁気記録層１０及び第２トランジスタＴＲ２を経由して、第２ビット線ＢＬ２に流れる。一方、データ「０」の書き込みの場合、第１ビット線ＢＬ１及び第２ビット線ＢＬ２の電位は、それぞれ“Ｌｏｗ”及び“Ｈｉｇｈ”に設定される。その結果、第２書き込み電流ＩＷ２が、第２ビット線ＢＬ２から、第２トランジスタＴＲ２、磁気記録層１０及び第１トランジスタＴＲ１を経由して、第１ビット線ＢＬ１に流れる。
データ読み出し時、例えば、第１ビット線ＢＬ１の電位は“Ｈｉｇｈ”に設定され、第２ビット線ＢＬ２は“Ｏｐｅｎ”に設定される。これにより、読み出し電流が、第１ビット線ＢＬ１から、第１トランジスタＴＲ１、ＭＴＪを経由して、読み出し線４４に流れる。あるいは、第１ビット線ＢＬ１は“Ｏｐｅｎ”に設定され、第２ビット線ＢＬ２の電位が“Ｈｉｇｈ”に設定される。これにより、読み出し電流が、第２ビット線ＢＬ２から、第２トランジスタＴＲ２、ＭＴＪを経由して、読み出し線４４に流れる。
なお、図６Ａ、図６Ｂ、図７で示される磁気メモリセル１の場合は、図１０Ｂのようになる。図１０Ｂは、図８及び図９Ａ又は図９Ｂに示された回路構成の場合のデータ読み書き方法を要約的に示す表である。データ「１」の書き込みの場合と、データ「０」の書き込みの場合とで、書き込み電流の向きが逆になるほかは、図１０Ａの場合と同様であるので、その説明を省略する。
これらワード線ＷＬ、第１ビット線ＢＬ１、及び第２ビット線ＢＬ２を制御するための周辺回路は、当業者により適宜設計され得る。図１１は、その周辺回路の構成の一例を示す回路ブロック図である。
図１１において、ＭＲＡＭ５０は、上述の磁気メモリセル１がマトリックス状に配置されたメモリセルアレイ５１を有している。このメモリセルアレイ５１は、データの記録に用いられる磁気メモリセル１と共に、データ読み出しの際に参照されるリファレンスセル１ｒを含んでいる。リファレンスセル１ｒの基本構造は、磁気メモリセル１のものと同じである。各磁気メモリセル１において、上記読み出し線４４はグランド線に接続されているとする。また、上述の通り、各磁気メモリセル１に対して、１本のワード線とビット線対（第１ビット線ＢＬ１，第２ビット線ＢＬ２）とが設けられている。
複数のワード線ＷＬは、Ｘセレクタ５２に接続されている。Ｘセレクタ５２は、データの書き込み・読み出しのいずれにおいても、複数のワード線ＷＬから、対象メモリセル１ｓにつながる１本のワード線ＷＬを選択ワード線ＷＬｓとして選択する。
複数の第１ビット線ＢＬ１は、Ｙ側電流終端回路５４に接続されており、複数の第２ビット線ＢＬ２は、Ｙセレクタ５３に接続されている。Ｙセレクタ５３は、データの書き込みにおいて、複数の第２ビット線ＢＬ２から、対象メモリセル１ｓにつながる１本の第２ビット線ＢＬ２を選択第２ビット線ＢＬ２ｓとして選択する。Ｙ側電流終端回路５４は、データの書き込みにおいて、複数の第１ビット線ＢＬ１から、対象メモリセル１ｓにつながる１本の第１ビット線ＢＬ１を選択第１ビット線ＢＬ１ｓとして選択する。このようにして、対象メモリセル１ｓが選択される。
Ｙ側電流源回路５５は、データ書き込み時、選択第２ビット線ＢＬ２ｓに対し、所定の書き込み電流（ＩＷ１、ＩＷ２）の供給又は引き込みを行う電流源である。このＹ側電流源回路５５は、書き込み電流の向きを定める電流セレクタ部と、定電流を供給する定電流源を備えている。Ｙ側電源回路５６は、データ書き込み時、Ｙ側電流終端回路５４に所定の電圧を供給する。その結果、Ｙ側電流源回路５５による書き込み電流ＩＷ１、ＩＷ２は、対象メモリセル１ｓに書き込まれるデータに応じて、Ｙセレクタ５３へ流れ込む、又は、Ｙセレクタ５３から流れ出す。これらＸセレクタ５２、Ｙセレクタ５３、Ｙ側電流終端回路５４、Ｙ側電流源回路５５、及びＹ側電源回路５６は、磁気メモリセル１に書き込み電流ＩＷ１、ＩＷ２を供給するための「書き込み電流供給回路」を構成している。
データ読み出し時、第１ビット線ＢＬ１は“Ｏｐｅｎ”に設定される。読み出し電流負荷回路５７は、データ読み出し時、選択第２ビット線ＢＬ２ｓに所定の読み出し電流を流す。また、読み出し電流負荷回路５７は、リファレンスセル１ｒにつながるリファレンス第２ビット線ＢＬ２ｒに所定の電流を流す。センスアンプ５８は、リファレンス第２ビット線ＢＬ２ｒの電位と選択第２ビット線ＢＬ２ｓの電位の差に基づいて、対象メモリセル１ｓからデータを読み出し、そのデータを出力する。
１−３．磁化の固定
次に、第１磁化固定領域１１及び第２磁化固定領域１２の磁化を固定するための方法を説明する。磁化固定の方法としては、交換結合、静磁結合、磁気異方性を用いる方法の３パターンが考えられる。
（交換結合）
図４Ｂに示された構造例を例にとって説明する。図１２は、磁化固定手段を備えた磁気メモリセル１を概略的に示す側面図である。この磁気メモリセル１は、第１磁性体６１と第２磁性体６２を磁化固定手段として備えている。第１磁性体６１は、第１磁化固定領域１１に＋Ｙ方向のバイアス磁界を印加する。一方、第２磁性体６２は、第２磁化固定領域１２に−Ｙ方向のバイアス磁界を印加する。
具体的には、第１磁性体６１は、＋Ｙ方向の磁化を有する強磁性体層を含んでおり、その強磁性体層は、第１磁化固定領域１１に密着するように形成されている。この第１磁性体６１は、「交換結合（ｅｘｃｈａｎｇｅ ｃｏｕｐｌｉｎｇ）」によって、第１磁化固定領域１１の磁化の向きを＋Ｙ方向に固定している。一方、第２磁性体６２は、−Ｙ方向の磁化を有する強磁性体層を含んでおり、その強磁性体層は、第２磁化固定領域１２に密着するように形成されている。この第２磁性体６２は、交換結合によって、第２磁化固定領域１２の磁化の向きを−Ｙ方向に固定している。
図１２に示されるように、第１磁性体６１は、例えばＣｏＦｅ／ＰｔＭｎの積層膜である。この積層膜構成は、ピン層で用いられているような構成である。ピン層の磁化の向きが固定されているように、第１磁化固定領域１１の磁化の向きを固定するための源として、ＣｏＦｅ層の磁化の向きは＋Ｙ方向にしっかり固定されている。また、第２磁性体６２は、例えばＣｏＦｅ／Ｒｕ／ＣｏＦｅ／ＰｔＭｎの積層膜である。その上半分の構成は第１磁性体６１の構成と同様であり、ＣｏＦｅ層の磁化の向きは＋Ｙ方向に固定されている。下部のＣｏＦｅ層は、Ｒｕ層を介して上部のＣｏＦｅ層と反強磁性的に結合しており、その磁化の向きは−Ｙ方向に固定されている。この−Ｙ方向の磁化を有するＣｏＦｅ層が、第２磁化固定領域１２に密着している。
このように、図１２において、第１磁性体６１と第２磁性体６２の膜構成は異なる。それは、第１磁化固定領域１１と第２磁化固定領域１２に対して、逆方向のバイアス磁界を印加する必要があるからである。また、異なる膜構成の代わりに、第１磁性体６１と第２磁性体６２とが異なる材料から形成されてもよい。図４Ａ、図６Ａ、図６Ｂに示された「構造例」に関しても、同様の第１磁性体６１及び第２磁性体６２が適用され得る。
交換結合による磁化固定は、図３に示された構造例以外にも適用され得る。
（静磁結合）
図４Ｂに示された構造例を例にとって説明する。図１３は、磁化固定手段を備えた磁気メモリセル１を概略的に示す側面図である。この磁気メモリセル１は、第１磁性体６１と第２磁性体６２を磁化固定手段として備えている。第１磁性体６１は、第１磁化固定領域１１に＋Ｙ方向のバイアス磁界を印加する。一方、第２磁性体６２は、第２磁化固定領域１２に−Ｙ方向のバイアス磁界を印加する。
具体的には、第１磁性体６１は、＋Ｙ方向と逆の−Ｙ方向の磁化を有する強磁性体層を含んでおり、その強磁性体層は、第１磁化固定領域１１から離れて形成されている。この第１磁性体６１は、「静磁結合（ｓｔａｔｉｃ ｃｏｕｐｌｉｎｇ）」によって、第１磁化固定領域１１の磁化の向きを＋Ｙ方向に固定している。一方、第２磁性体６２は、−Ｙ方向と逆の＋Ｙ方向の磁化を有する強磁性体層を含んでおり、その強磁性体層は、第２磁化固定領域１２から離れて形成されている。この第２磁性体６２は、静磁結合によって、第２磁化固定領域１２の磁化の向きを−Ｙ方向に固定している。
図１３に示されるように、第２磁性体６２は、例えばＣｏＦｅ／Ｒｕ／ＣｏＦｅ／ＰｔＭｎの積層膜である。また、第１磁性体６１は、例えばＣｏＦｅ／ＰｔＭｎの積層膜である。第１磁性体６１と第２磁性体６２の膜構成が異なる理由は、交換結合の場合と同じである。また、図４Ａ、図６Ａ、図６Ｂに示された構造例に関しても、同様の第１磁性体６１及び第２磁性体６２が適用され得る。
図１４は、２ビットの磁気メモリセルに対して、磁化を一括固定するための構成を示す概略図である。図１４に示されるように、例えば磁気記録層１０Ａの第２磁化固定領域１２Ａは、隣接する磁気記録層１０Ｂの第１磁化固定領域１１Ｂに隣接する位置に設けられている。この第２磁化固定領域１２Ａは、第１磁化固定領域１１Ｂと、静磁結合によって結合し、磁気的に安定している。すなわち、第２磁化固定領域１２Ａの磁化の向きと第１磁化固定領域１１Ｂの磁化の向きとは、互いに固定されている。その隣接する磁気メモリセルの第１磁化固定領域１１の磁化の向きは、第２磁化固定領域１２Ｂとの静磁結合によって固定されている（図示されない）。なお、メモリセルアレイの端部については、隣接する磁気メモリセルが無いので、その場合には図１３のような方法で磁化を固定する。
静磁結合による磁化固定は、図４Ａ、図６Ａ、図６Ｂに示された構造例にも適用され得る。
（磁性体の形状を利用した磁化固定）
図４Ａ、図４Ｂ、図６Ａ、図６Ｂに示された構造例に関しては、上記のような交換結合や静磁結合は必ずしも適用されなくてもよい。図１５は、磁性体の形状を利用して磁化固定を行う磁気メモリセル１を示す概略図である。図１５に示すように、第１磁化固定領域１１と第２磁化固定領域１２とが静磁結合する程度に、第１磁化固定領域１１と第２磁化固定領域１２とを部分的に近接させることで、第１磁化固定領域１１及び第２磁化固定領域１２の磁化の向きは互いに逆向きに固定される。近接させる部分としては、端部が好ましい。
（補助磁性体による磁化固定）また、図１６は、補助磁性体を利用して磁化固定を行う磁気メモリセル１を示す概略図である。図１６に示すように、第１磁化固定領域１１と第２磁化固定領域１２の双方と静磁結合する補助磁性体１５を配置させることで、第１磁化固定領域１１及び第２磁化固定領域１２の磁化方向を逆方向に固定することも可能である。
この場合、補助磁性体１５の磁化の向きは、初期アニール工程において、＋Ｘ方向あるいは−Ｘ方向に設定されればよい。第１磁化固定領域１１と第２磁化固定領域１２の磁化の向きは、補助磁性体１５との静磁結合によって＋Ｙ方向あるいは−Ｙ方向に保持される。この場合、第１磁性体６１や第２磁性体６２といった磁化固定手段は必要なく、構成が少なくなるという観点から好適である。すなわち、図４Ｂ、図６Ｂに示された“Ｈ字形状”の磁気記録層１０は、磁化固定の観点から言えば、より好ましい形状である。
また、図１７は、補助磁性体を利用して磁化固定を行う他の磁気メモリセル１を示す概略図である。図１７に示されるように、補助磁性体の磁化を固定する向きと同じ向きの外部磁界が、磁気メモリセル１に均一に印加されてもよい。例えば、数Ｏｅの磁石がパッケージに設けられる。これにより、磁化の固定が安定し、熱擾乱耐性が向上する。それに加えて、上述の交換結合（図１２参照）や静磁結合（図１３参照）が併せて適用されてもよい。その場合、磁化の固定は更に安定する。
１−４．効果
以上に説明されたように、本発明によれば、ランダムアクセス可能なＭＲＡＭに関して、新たなデータ読み書き方式が提供される。データ書き込みは、磁気記録層１０内のスピン注入による磁壁移動によって実現される。データ読み出しは、ＭＴＪを用いることによって実現される。これによる効果は以下の通りである。
まず、アステロイド方式と比較して、優れたメモリセルの選択性が確保される。アステロイド方式の場合、書き込み磁界の閾値のばらつきが、２次元メモリセルアレイにおけるメモリセルの選択性を低下させる。しかしながら、スピン注入方式によれば、書き込み電流が対象メモリセルだけに作用する。従って、ディスターバンスが大幅に低減される。すなわち、選択書き込み性が向上する。
また、アステロイド方式やトグル方式と比較して、書き込み電流のスケーリング性が向上する。アステロイド方式やトグル方式の場合、メモリセルサイズにほぼ反比例して、磁気記録層の磁化を反転させるために必要な反転磁界が大きくなる。つまり、メモリセルが微細化されるにつれて、書き込み電流が増加する傾向にある。しかしながら、スピン注入方式によれば、磁化反転の閾値は電流密度に依存する。メモリセルサイズが縮小されるにつれて電流密度は増加するので、メモリセルの微細化に伴い書き込み電流を低減することが可能である。言い換えれば、メモリセルサイズが縮小されても、書き込み電流を大きくする必要がなくなる。その意味で、書き込み電流のスケーリング性が向上する。このことは、大容量のＭＲＡＭを実現にとって重要である。
また、アステロイド方式やトグル方式と比較して、電流磁界変換効率が増加する。アステロイド方式やトグル方式の場合、書き込み電流はジュール熱で消費される。電流磁界変換効率を向上させるためには、フラックスキーパーやヨーク構造といった書き込み専用配線を設ける必要があった。これは、製造プロセスの複雑化や配線インダクタンスの増加を招く。しかしながら、スピン注入方式によれば、書き込み電流が、スピントランスファーに直接寄与する。従って、電流磁界変換効率が増加する。これにより、製造プロセスの複雑化や配線インダクタンスの増加が防止される。
更に、従来のスピン注入磁化反転と比較して、ＭＴＪ（トンネルバリヤ層２０）の劣化が抑制される。従来のスピン注入磁化反転は、ＣＰＰ（Ｃｕｒｒｅｎｔ Ｐｅｒｐｅｎｄｉｃｕｌａｒ ｔｏ Ｐｌａｎｅ）方式により実現され、書き込み電流は膜面に垂直に注入される。データ書き込み時の書き込み電流は、読み出し電流よりもはるかに大きく、その大電流がトンネルバリヤ層２０を破壊する恐れがあった。しかしながら、本発明に係る書き込み方式によれば、読み出し時の電流経路と書き込み時の電流経路が分離されている。具体的には、データ書き込み時、書き込み電流ＩＷ１、ＩＷ２は、ＭＴＪを貫通せず、磁気記録層１０の面内を流れる。データ書き込み時、大電流をＭＴＪ膜面に垂直に注入する必要がない。従って、ＭＴＪにおけるトンネルバリヤ層２０の劣化が抑制される。
更に、メモリセルの微細化に伴い、書き込み速度が増加する。それは、本発明において、データ書き込みが磁気記録層１０内の磁壁移動によって実現されるからである。メモリセルサイズが縮小されることは、磁壁ＤＷの移動距離が小さくなることを意味する。従って、メモリセルサイズの縮小に伴い、書き込み速度が増加する。
本発明によれば、上述の効果が同時に得られる。高集積・高速動作・低消費電力のＭＲＡＭを実現するために、本発明に係る技術は極めて有用である。
なお、図８の代わりに他の例も考えられる。図１８Ａ及び図１８Ｂは、それぞれ磁気メモリセル１の回路構成の他の例を示す平面図である。図１８Ａは、第１磁化固定領域１１及び第２磁化固定領域１２に対して、それぞれ二箇所から電流が流入又は引き抜かれる点で図８と異なる。しかし、動作は図８と同様であるので、その説明を省略する。図１８Ｂの磁気メモリセル１の回路構成では、第１ワード線ＷＬ１と第２ワード線ＷＬ２の二つのワード線が設けられている。しかし、書き込み動作時及び読み出し動作時に、第１ワード線ＷＬ１と第２ワード線ＷＬ２とが両方選択されることで、図１８Ａと同様の動作を行うので、その説明を省略する。
図１８Ａ及び図１８Ｂの場合、書込み電流は、第１磁化固定領域１１の両端部又は第２磁化固定領域１２の両端部から磁化反転領域１３へ向かって流れ込む。すなわち、書込み電流が磁壁（Ｂ１又はＢ２）における第１磁化固定領域１１の両端部側又は第２磁化固定領域１２の両端部側から流れ込む。それにより、磁気記録層１０における磁化反転効率が向上する。
図１９Ａ及び図１９Ｂは、それぞれ、その周辺回路の構成の一例を示す回路ブロック図である。磁気メモリセル１として、図１８Ａを用いた場合、図１９Ａに例示される周辺回路を有するＭＲＡＭとなる。磁気メモリセル１として、図１８Ｂを用いた場合、図１９Ｂに例示される周辺回路を有するＭＲＡＭとなる。図１９ＡのＭＲＡＭの動作方法については図１１と同様であるので、その説明を省略する。図１９ＢのＭＲＡＭは、第１ワード線ＷＬ１と第２ワード線ＷＬ２の二つのワード線が設けられている。しかし、書き込み動作時及び読み出し動作時に、Ｘセレクタ５２により第１ワード線ＷＬ１と第２ワード線ＷＬ２とが両方選択されることで、図１９ＡのＭＲＡＭと同様の動作を行うので、その説明を省略する。
本発明によれば、上述の効果が同時に得られる。高集積・高速動作・低消費電力のＭＲＡＭを実現するために、本発明に係る技術は極めて有用である。
２．第２の実施例
磁気記録層１０の書込み効率を向上させるための構造として、ヨーク磁性体を用いる方法も考えられる。図２０Ａは、磁化反転領域１３の近傍に磁性体（ヨーク磁性体）を配置した構成の一例を示す平面図、図２０Ｂは同側面図である。図２０Ａ及び図２０Ｂにおいて、例えば、第１磁化固定領域１１から第２磁化固定領域１２へ向かって書き込み電流を流すとき、ヨーク磁性体６３はその書き込み電流により−Ｙ方向に磁化する。この結果、ヨーク磁性体６３による磁化反転領域１３近傍での誘起磁界は＋Ｙ方向を向く。一方、書込み電流の吸い込み側である第２磁化固定領域１２の磁化も＋Ｙ方向を向いている。つまり、ヨーク磁性体６３の生成する磁界は、書込み磁界の方向に一致するため、書込みを効率的に行なうことが出来る。ヨーク磁性体６３は、例えば、磁化反転領域１３に対して、ピン層３０と反対側に設けられる。
ヨーク磁性体６３の構造を工夫することで、磁化反転領域１３に印加される磁場効率をさらに高めることも可能である。例えば、図２１Ａは、磁化反転領域１３の近傍に磁性体（ヨーク磁性体）を配置した構成の他の例を示す平面図、図２１Ｂは同側面図である。この場合、ヨーク磁性体６３の端を突き出させることで、磁化反転領域１３に印加される磁場を強化することが出来る。
以上のように、ヨーク磁性体６３を用いた磁気メモリセルの構造は効果的である。ただし、第１磁化固定領域１１と第２磁化固定領域１２の向きを逆にするとヨーク磁性体６３による効果は逆になるため、この点は設計上注意が必要である。
３．第３の実施例
図２２は、磁気メモリセルの構造の更に他の例を示す平面図である。図２２においては、２ビットのメモリセルが連続した構造を有している。磁気記録層１０は、第１磁化固定領域１１−１、第１磁化反転領域１３−１、第２磁化固定領域１２に加えて、第２磁化反転領域１３−２及び第３磁化固定領域１１−２を含んでいる。第１磁化反転領域１３−１と第２磁化反転領域１３−２とは、それぞれトンネルバリヤ層を介してピン層（図示されない）に接続されている。
第１磁化固定領域１１−１と第１磁化反転領域１３−１とは、第１境界Ｂ１において互いに接続されている。第１磁化反転領域１３−１と第２磁化固定領域１２とは、第２境界Ｂ２において互いに接続されている。第１境界Ｂ１と第２境界Ｂ２とは、第１磁化反転領域１３−１の対向する端部に位置している。また、第２磁化固定領域１２と第２磁化反転領域１３−２とは、第３境界Ｂ３において互いに接続されている。第２磁化反転領域１３−２と第３磁化固定領域１１−２とは、第４境界Ｂ４において互いに接続されている。第３境界Ｂ３と第４境界Ｂ４とは、第２磁化反転領域１３−２の対向する端部に位置している。
図２２において、第１磁化固定領域１１−１、第２磁化固定領域１２、及び第３磁化固定領域１１−２は、Ｙ方向に沿って互いに略平行になるように形成されている。第１磁化反転領域１３−１は、第１磁化固定領域１１−１と第２磁化固定領域１２との間をつなぐようにＸ方向に沿って形成されている。第２磁化反転領域１３−２は、第２磁化固定領域１２と第３磁化固定領域１１−２との間をつなぐようにＸ方向に沿って形成されている。
第１磁化反転領域１３−１及び第２磁化反転領域１３−２の磁化の向きは反転可能であり、付与された結晶磁気異方性により、＋Ｙ方向あるいは−Ｙ方向を向くことが許されている。第１磁化固定領域１１−１及び第３磁化固定領域１１−２の磁化の向きは、−Ｙ方向に固定されている。また、第２磁化固定領域１２の磁化の向きは、＋Ｙ方向に固定されている。すなわち、第１磁化固定領域１１−１の磁化の向き、第２磁化固定領域１２の磁化の向き、及び第３磁化固定領域１１−２の磁化の向きは、磁気記録層１０の形状に沿って交互に逆転する。
図２２において、第１磁化固定領域１１−１は、第１トランジスタＴＲ１を介して第１ビット線ＢＬ１に接続されている。第２磁化固定領域１２は、第２トランジスタＴＲ２を介して第２ビット線ＢＬ２に接続されている。第３磁化固定領域１１−２は、第３トランジスタＴＲ３を介して第３ビット線ＢＬ３に接続されている。例えば、第１磁化反転領域１３−１にデータが書き込まれる場合、第１トランジスタＴＲ１と第２トランジスタＴＲ２がＯＮされ、第１ビット線ＢＬ１と第２ビット線ＢＬ２に、書き込みデータに応じた方向の書き込み電流が供給されればよい。また、第２磁化反転領域１３−２にデータが書き込まれる場合、第２トランジスタＴＲ２と第３トランジスタＴＲ３がＯＮされ、第２ビット線ＢＬ２と第３ビット線ＢＬ３に、書き込みデータに応じた方向の書き込み電流が供給されればよい。データ読み出しは、例えば、クロスポイント方式で実現可能である。このような構造によっても、第１の実施例と同様の効果が得られる。
ｎビット（ｎは自然数）のメモリセルが連続する構造は、一般化すると次のように表現される。磁気記録層は、ｎ個の磁化反転領域Ａ１〜Ａｎと（ｎ＋１）個の磁化固定領域Ｂ１〜Ｂｎ＋１を含む。ｎ個の磁化反転領域Ａ１〜Ａｎと（ｎ＋１）個の磁化固定領域Ｂ１〜Ｂｎ＋１は、交互に配置される。つまり、第ｉ番目（ｉは１以上ｎ以下の整数）の磁化反転領域Ａｉは、第ｉ番目の磁化固定領域Ｂｉと第（ｉ＋１）番目の磁化固定領域Ｂｉ＋１の間をつなぐように形成されている。第ｉ番目の磁化固定領域Ｂｉの磁化と第（ｉ＋１）番目の磁化固定領域Ｂｉ＋１の磁化は、互いに逆方向に固定されている。つまり、（ｎ＋１）個の磁化固定領域Ｂ１〜Ｂｎ＋１の磁化は、磁気記録層の形状に沿って交互に逆転する。また、ｎ個の磁化反転領域Ａ１〜Ａｎのそれぞれには、ｎ個のＭＴＪが形成される。更に、（ｎ＋１）個の磁化固定領域Ｂ１〜Ｂｎ＋１のそれぞれは、（ｎ＋１）個のトランジスタを介して、（ｎ＋１）本のビット線ＢＬ１〜ＢＬｎ＋１に接続される。第ｉ番目の磁化反転領域Ａｉに対するデータ書き込み時、第ｉ番目のビット線ＢＬｉと第（ｉ＋１）番目のビット線ＢＬｉ＋１に、書き込みデータに応じた方向の書き込み電流が供給される。データ読み出しは、例えば、クロスポイント方式で実現可能である。このような構造によっても、第１の実施例と同様の効果が得られる。
４．第４の実施例
図２３は、本実施例に係る磁気メモリセルの構造を示す側面図である。本実施例において、磁気記録層１０は、シンセティック反強磁性（ＳＡＦ：Ｓｙｎｔｈｅｔｉｃ Ａｎｔｉ−Ｆｅｒｒｏｍａｇｎｅｔｉｃ）層から構成されている。具体的には、磁気記録層１０は、中間層１４を介して反強磁性的に結合した第１強磁性層１０ａと第２強磁性層１０ｂを含んでいる。中間層１４は非磁性層であり、例えばＲｕ層である。第１強磁性層１０ａは、第１磁化固定領域１１ａ、第２磁化固定領域１２ａ、及びそれら第１、第２磁化固定領域１１ａ、１２ａの間に挟まれた磁化固定領域１３ａを有している。また、第２強磁性層１０ｂは、第１磁化固定領域１１ｂ、第２磁化固定領域１２ｂ、及びそれら第１、第２磁化固定領域１１ｂ、１２ｂの間に挟まれた磁化固定領域１３ｂを有している。
第１磁化固定領域１１ａ、１１ｂの磁化の向きは逆である。また、第２磁化固定領域１２ａ、１２ｂの磁化の向きは逆である。また、磁化反転領域１３ａ、１３ｂの磁化の向きは逆である。磁化反転領域１３ａ、１３ｂの磁化は反転可能であり、＋Ｙ方向あるいは−Ｙ方向を向く。磁化反転領域１３ａ、１３ｂの一方の磁化が反転した場合、他方の磁化も反転する。第１強磁性層１０ａの磁化反転領域１３ａが、トンネルバリヤ層２０を介してピン層３０に隣接している。図２３においては、その磁化反転領域１３ａの磁化とピン層３０の磁化が平行である“０状態”が示されている。この場合、第２境界Ｂ１に磁壁ＤＷが存在する。
データ書き込みは、既出の実施例と同様に行われる。例えば、データ「１」の書き込み時、磁気記録層１０中において、第２磁化固定領域１２ａ、１２ｂから、第１磁化固定領域１１ａ、１１ｂに書き込み電流が流される。その結果、磁化反転領域１３ａ、１３ｂの磁化が共に反転し、磁壁ＤＷが第２境界Ｂ２に移動する。データ読み出しは、ピン層３０を用い、第１強磁性層１０ａの磁化反転領域１３ａの磁化方向をセンスすることによって行われる。このような構造によっても、第１の実施例と同様の効果が得られる。更に、ＳＡＦ層により、外部磁界の影響の低減が期待される。
５．第５の実施例
図８において、２個のトランジスタＴＲ１，ＴＲ２を有する磁気メモリセルの回路構成が示されたが、回路構成はそれだけに限られない。図２４は、１個のトランジスタＴＲだけを有する磁気メモリセルの回路構成を示す平面図である。また、図２５は、図２４に示される磁気メモリセルの構造を概略的に示す断面図である。
磁気記録層１０の第１磁化固定領域１１は、コンタクト４５を介して第１下部電極４１に接続され、第２磁化固定領域１２は、コンタクト４６を介して第２下部電極４２に接続されている。第１下部電極４１は、トランジスタＴＲのソース／ドレインの一方に接続されており、そのトランジスタＴＲのソース／ドレインの他方は、ビット線ＢＬに接続されている。また、第２下部電極４２は、グランドに接続されている。トランジスタＴＲのゲートは、ワード線ＷＬに接続されている。
データ書き込み時、対象メモリセルにつながるワード線ＷＬが選択され、その対象メモリセルのトランジスタＴＲがオンする。ビット線ＢＬに流される書き込み電流の方向は、書き込みデータに応じて変更される。例えば、データ「１」の書き込み時、書き込み電流供給回路は、第１書き込み電流ＩＷ１をビット線ＢＬに供給する。この場合、第１書き込み電流ＩＷ１は、ビット線ＢＬから、トランジスタＴＲ、第１磁化固定領域１１、磁化反転領域１３、及び第２磁化固定領域１２を経由して、グランドへ流れ込む。一方、データ「０」の書き込み時、書き込み電流供給回路は、第２書き込み電流ＩＷ２をグランドから引き込む。この場合、第２書き込み電流ＩＷ２は、グランドから、第２磁化固定領域１２、磁化反転領域１３、第１磁化固定領域１１、及びトランジスタＴＲを経由して、ビット線ＢＬへ流れ込む。データ読み出しは、例えば、クロスポイント方式で実現可能である。このような構造によっても、第１の実施例と同様の効果が得られる。
６．第６の実施例
上述の実施例における磁気メモリセル１には、外部から書き込み磁界を補助的に印加することによってデータを書き込むことも可能である。図２６は、外部から書き込み磁界を印加して磁気メモリセルにデータを書き込む原理を示す平面図である。この場合、ＭＲＡＭは、磁気記録層１０（磁化反転領域１３）と磁気的に結合した書き込み配線９０を備えている。他は、図７の場合と同様である。
データ「１」の書き込み時、図７の場合と同様に、磁気記録層１０に第２書き込み電流ＩＷ２’（図７の第２書き込み電流ＩＷ２よりも電流値が小さい）が−Ｘ方向へ流される。同時に、書き込み配線９０には、第３書き込み電流ＩＷ３が−Ｘ方向に流される。その第３書き込み電流ＩＷ３により発生する書き込み磁界が、磁化反転領域１３に印加される。その書き込み磁界の向きは、磁化反転領域１３の位置において−Ｙ方向である。その結果、磁化反転領域１３の磁化が反転し、磁壁ＤＷが第１境界Ｂ１から第２境界Ｂ２へ移動する。これにより、データ「１」が書き込まれる。
一方、データ「０」の書き込み時、図７の場合と同様に、磁気記録層１０に第１書き込み電流ＩＷ１’（図７の第１書き込み電流ＩＷ１よりも電流値が小さい）が＋Ｘ方向へ流される。同時に、書き込み配線９０には、第４書き込み電流ＩＷ４が＋Ｘ方向に流される。その第４書き込み電流ＩＷ４により発生する書き込み磁界が、磁化反転領域１３に印加される。その書き込み磁界の向きは、磁化反転領域１３の位置において＋Ｙ方向である。その結果、磁化反転領域１３の磁化が反転し、磁壁ＤＷが第２境界Ｂ２から第１境界Ｂ１へ移動する。これにより、データ「０」が書き込まれる。
この場合、磁気記録層１０に直接流す書き込み電流の大きさを、図７の場合と比較して小さくすることができる。また、書き込み配線９０のみで磁化反転を行う場合に比較して、書き込み配線９０に流す電流を小さくすることができる。それらにより、電流源に関わる素子の最大電流を小さく抑えることができる。
これらワード線ＷＬ、書き込みワード線ＷＷＬ（図２６における書き込み配線９０）、ビット線ＢＬ１、及び第２ビット線ＢＬ２を制御するための周辺回路は、当業者により適宜設計され得る。図２７は、その周辺回路の構成の一例を示す回路ブロック図である。ここでは、図１１の回路に加えて、書き込みワード線ＷＷＬにＸセレクタを介して書き込み電流を供給するＸ電源回路５９、及び書き込み動作時に書き込みワード線ＷＷＬを終端するＸ側終端回路６０が追加されている。
書き込みの動作では、図１１の回路の動作と同時に、Ｘセレクタ５２による選択セル上の書き込みワード線ＷＷＬ（書き込み配線９０）の選択、及び、Ｘ電源回路５９による書き込みデータに対応する向きの書き込み電流（第３書き込み電流ＩＷ３又は第４書き込み電流ＩＷ４）の供給が実行される。
なお、上記第１〜第６の実施例は、技術的に矛盾が発生しない限り、適宜組み合わせて実行可能である。
本発明は上記実施例に限定されるものではなく、発明の範囲及び精神を逸脱しない変形や変更が可能であることは明らかである。
本発明によれば、ＭＲＡＭに関する新たなデータ書き込み方式が提供される。具体的には、書き込み電流は、ＭＴＪを貫通する方向ではなく、磁気記録層内を平面的に流れる。スピン電子によるスピントランスファー効果により、磁気記録層中の磁化反転領域の磁化が、書き込み電流の方向に応じた向きに反転する。この時、磁気記録層中の磁壁は、書き込み電流を担う電子の移動方向に応じて、第１境界と第２境界の間を“シーソー”のように行き来する。つまり、磁壁は、磁化反転領域内を移動する（Ｄｏｍａｉｎ Ｗａｌｌ Ｍｏｔｉｏｎ）。
書き込み時に、書き込み電流がＭＴＪを貫通しないため、ＭＴＪにおけるトンネルバリヤ層の劣化が抑制される。また、スピン注入方式でデータ書き込みが行われるため、メモリセルサイズの縮小に伴い、書き込み電流が低減される。更に、メモリセルサイズが縮小されるにつれ磁壁の移動距離が小さくなるため、メモリセルの微細化に伴い書き込み速度が増加する。

Claims (36)

  1. 強磁性層である磁気記録層と、
    非磁性層を介して前記磁気記録層に接続されたピン層と
    を具備し、
    前記磁気記録層は、
    第１方向又は第２方向に反転可能な磁化を有し前記ピン層と重なる磁化反転領域と、
    前記磁化反転領域の第１境界に接続され、磁化の向きが前記第１方向に固定された第１磁化固定領域と、
    前記磁化反転領域の第２境界に接続され、磁化の向きが前記第２方向に固定された第２磁化固定領域と
    を有し、
    前記第１方向及び前記第２方向は、互いに逆方向を向き、
    前記第１磁化固定領域と前記第２磁化固定領域は、互いに略平行となるように形成され、
    前記磁化反転領域は、前記第１磁化固定領域と前記第２磁化固定領域とに対して積層されるように形成されている
    磁気メモリセル。
  2. 強磁性層である磁気記録層と、
    非磁性層を介して前記磁気記録層に接続されたピン層と
    を具備し、
    前記磁気記録層は、
    第１方向又は第２方向に反転可能な磁化を有し前記ピン層と重なる磁化反転領域と、
    前記磁化反転領域の第１境界に接続され、磁化の向きが前記第１方向に固定された第１磁化固定領域と、
    前記磁化反転領域の第２境界に接続され、磁化の向きが前記第２方向に固定された第２磁化固定領域と
    を有し、
    前記第１方向及び前記第２方向は、互いに逆方向を向き、
    前記磁化反転領域、前記第１磁化固定領域、及び前記第２磁化固定領域は、同一平面上に形成され、
    前記磁化反転領域、前記第１磁化固定領域、及び前記第２磁化固定領域は、Ｈ字形状に形成されている
    磁気メモリセル。
  3. 強磁性層である磁気記録層と、
    非磁性層を介して前記磁気記録層に接続されたピン層と
    を具備し、
    前記磁気記録層は、
    第１方向又は第２方向に反転可能な磁化を有し前記ピン層と重なる磁化反転領域と、
    前記磁化反転領域の第１境界に接続され、磁化の向きが前記第１方向に固定された第１磁化固定領域と、
    前記磁化反転領域の第２境界に接続され、磁化の向きが前記第２方向に固定された第２磁化固定領域と
    を有し、
    前記第１方向及び前記第２方向は、互いに逆方向を向き、
    前記磁化反転領域、前記第１磁化固定領域、及び前記第２磁化固定領域は、同一平面上に形成され、
    前記磁化反転領域、前記第１磁化固定領域、及び前記第２磁化固定領域は、凹形状に形成されている
    磁気メモリセル。
  4. 請求項１乃至３のいずれか一項に記載の磁気メモリセルであって、
    前記第１方向及び前記第２方向のいずれかが、前記ピン層の磁化の向きと一致する
    磁気メモリセル。
  5. 請求項１乃至４のいずれか一項に記載の磁気メモリセルであって、
    前記磁気記録層における磁壁は、前記第１境界及び前記第２境界のいずれかに形成される
    磁気メモリセル。
  6. 請求項１乃至３のいずれか一項に記載の磁気メモリセルであって、
    前記第１磁化固定領域と前記第２磁化固定領域との間を流れる電流により、前記磁気記録層中の磁壁が、前記磁化反転領域の前記第１境界と前記第２境界の間を移動し、
    前記第１方向及び前記第２方向のいずれかが、前記ピン層の磁化方向と一致する
    磁気メモリセル。
  7. 請求項１乃至６のいずれか一項に記載の磁気メモリセルであって、
    前記第１磁化固定領域に前記第１方向のバイアス磁界を印加する第１磁性体と、
    前記第２磁化固定領域に前記第２方向のバイアス磁界を印加する第２磁性体と
    を更に具備する
    磁気メモリセル。
  8. 請求項７に記載の磁気メモリセルであって、
    前記第１磁性体及び前記第２磁性体のそれぞれは、前記第１磁化固定領域及び前記第２磁化固定領域に密着するように形成され、前記第１磁性体の磁化の向きは前記第１方向であり、前記第２磁性体の磁化の向きは前記第２方向である
    磁気メモリセル。
  9. 請求項７に記載の磁気メモリセルであって、
    前記第１磁性体及び前記第２磁性体のそれぞれは、前記第１磁化固定領域及び前記第２磁化固定領域から離れるように形成され、前記第１磁性体の磁化の向きは前記第１方向と逆であり、前記第２磁性体の磁化の向きは前記第２方向と逆である
    磁気メモリセル。
  10. 請求項１乃至９のいずれか一項に記載の磁気メモリセルであって、
    前記第１磁化固定領域及び前記第２磁化固定領域は、等しい向きの磁気異方性を有し、
    前記磁化反転領域は、前記第１磁化固定領域及び前記第２磁化固定領域のいずれかと同一の向きの磁気異方性を有する
    磁気メモリセル。
  11. 強磁性層である磁気記録層と、
    非磁性層を介して前記磁気記録層に接続されたピン層と
    を具備し、
    前記磁気記録層は、
    第１方向又は第２方向に反転可能な磁化を有し前記ピン層と重なる磁化反転領域と、
    前記磁化反転領域の第１境界に接続され、磁化の向きが前記第１方向に固定された第１磁化固定領域と、
    前記磁化反転領域の第２境界に接続され、磁化の向きが前記第２方向に固定された第２磁化固定領域と
    を有し、
    前記第１方向及び前記第２方向は、互いに逆方向を向き、
    前記第１磁化固定領域の長手方向と前記第２磁化固定領域の長手方向は等しく、
    前記磁化反転領域の長手方向は、前記第１磁化固定領域及び前記第２磁化固定領域の長手方向と直交している
    磁気メモリセル。
  12. 請求項１０又は１１に記載の磁気メモリセルであって、
    前記第１方向及び前記第２方向のいずれかと同じ向きの外部磁界が印加される
    磁気メモリセル。
  13. 請求項１乃至１２のいずれか一項に記載の磁気メモリセルであって、
    第１書き込み動作時、第１書き込み電流が、前記第１磁化固定領域から前記磁化反転領域を通って前記第２磁化固定領域に流され、
    第２書き込み動作時、第２書き込み電流が、前記第２磁化固定領域から前記磁化反転領域を通って前記第１磁化固定領域に流される
    磁気メモリセル。
  14. 請求項１３に記載の磁気メモリセルであって、
    前記第１書き込み動作により、前記磁気記録層において磁壁が前記第１境界に形成され、
    前記第２書き込み動作により、前記磁気記録層において磁壁が前記第２境界に形成される
    磁気メモリセル。
  15. 請求項１３に記載の磁気メモリセルであって、
    前記第１方向は前記ピン層の磁化方向と一致していて、
    前記第１書き込み動作により、前記磁化反転領域の磁化は前記第２方向へ向き、
    前記第２書き込み動作により、前記磁化反転領域の磁化は前記第１方向へ向く
    磁気メモリセル。
  16. 請求項１乃至１２のいずれか一項に記載の磁気メモリセルであって、
    第１書き込み動作時、第１書き込み磁界が前記磁化反転領域に印加され、
    第２書き込み動作時、前記第１書き込み磁界と逆向きの第２書き込み磁界が前記磁化反転領域に印加される
    磁気メモリセル。
  17. 請求項１乃至１６のいずれか一項に記載の磁気メモリセルであって、
    読み出し動作時、読み出し電流が、前記磁化反転領域と前記非磁性層を経由して、前記第１磁化固定領域及び前記第２磁化固定領域のいずれかと前記ピン層の間に流される
    磁気メモリセル。
  18. 強磁性層である磁気記録層と、
    非磁性層を介して前記磁気記録層に接続されたピン層と
    を具備し、
    前記磁気記録層は、
    第１方向又は第２方向に反転可能な磁化を有し前記ピン層と重なる磁化反転領域と、
    前記磁化反転領域の第１境界に接続され、磁化の向きが前記第１方向に固定された第１磁化固定領域と、
    前記磁化反転領域の第２境界に接続され、磁化の向きが前記第２方向に固定された第２磁化固定領域と
    を有し、
    前記第１方向及び前記第２方向は、互いに逆方向を向き、
    前記磁気記録層は、反強磁性的に結合した複数の強磁性層を有し、
    前記複数の強磁性層のうち前記非磁性層を介して前記ピン層に隣接する強磁性層が、前記磁化反転領域と、前記第１磁化固定領域と、前記第２磁化固定領域とを含む
    磁気メモリセル。
  19. 強磁性層である磁気記録層と、
    非磁性層を介して前記磁気記録層に接続されたピン層と
    を具備し、
    前記磁気記録層は、
    第１方向又は第２方向に反転可能な磁化を有し前記ピン層と重なる磁化反転領域と、
    前記磁化反転領域の第１境界に接続され、磁化の向きが前記第１方向に固定された第１磁化固定領域と、
    前記磁化反転領域の第２境界に接続され、磁化の向きが前記第２方向に固定された第２磁化固定領域と
    を有し、
    前記第１方向及び前記第２方向は、互いに逆方向を向き、
    前記磁気記録層は、更に、
    前記第１方向又は前記第２方向に反転可能な磁化を有する他の磁化反転領域と、
    磁化の向きが第３方向に固定された第３磁化固定領域と
    を有し、
    前記他の磁化反転領域は、
    第３境界において前記第２磁化固定領域に接続され、
    第４境界において前記第３磁化固定領域に接続され、
    前記第３方向は、前記ピン層の磁化方向と平行または反平行である
    磁気メモリセル。
  20. 請求項１９に記載の磁気メモリセルであって、
    前記第１磁化固定領域、前記第２磁化固定領域及び前記第３磁化固定領域は、互いに略平行となるように形成され、
    前記磁化反転領域は、前記第１磁化固定領域と前記第２磁化固定領域との間をつなぐように形成され、
    前記他の磁化反転領域は、前記第２磁化固定領域と前記第３磁化固定領域との間をつなぐように形成されている
    磁気メモリセル。
  21. 請求項２０に記載の磁気メモリセルであって、
    前記磁化反転領域、前記第１磁化固定領域、前記第２磁化固定領域は、Ｈ字形状に形成され、
    前記他の磁化反転領域、前記第２磁化固定領域、前記第３磁化固定領域は、Ｈ字形状に形成され、
    前記第１方向と前記第２方向は逆方向であり、前記第１方向と前記第３方向は同方向である
    磁気メモリセル。
  22. 請求項２０に記載の磁気メモリセルであって、
    前記第１磁化固定領域、前記第２磁化固定領域、及び前記第３磁化固定領域は、前記第１方向と前記第３方向が同じになるように形成されている
    磁気メモリセル。
  23. 請求項１９乃至２２のいずれか一項に記載の磁気メモリセルであって、
    前記他の磁化反転領域は、他の非磁性層を介して他のピン層に接続されている
    磁気メモリセル。
  24. フリー層、ピン層、及び前記フリー層と前記ピン層に挟まれる非磁性層を有する磁気抵抗素子と、
    第１境界において前記フリー層に接続され、磁化の向きが第１方向に固定された第１磁化固定部と、
    第２境界において前記フリー層に接続され、磁化の向きが第２方向に固定された第２磁化固定部と
    を具備し、前記第１方向は、前記ピン層の磁化方向と平行または反平行であり、
    前記第１磁化固定領域及び前記第２磁化固定領域と、静磁結合によって結合する第１補助磁性体を更に具備する
    磁気メモリセル。
  25. フリー層、ピン層、及び前記フリー層と前記ピン層に挟まれる非磁性層を有する磁気抵抗素子と、
    第１境界において前記フリー層に接続され、磁化の向きが第１方向に固定された第１磁化固定部と、
    第２境界において前記フリー層に接続され、磁化の向きが第２方向に固定された第２磁化固定部と
    を具備し、前記第１方向は、前記ピン層の磁化方向と平行または反平行であり、
    前記第１磁化固定領域と前記第２磁化固定領域は、静磁結合によって結合することを特徴とする
    磁気メモリセル。
  26. フリー層、ピン層、及び前記フリー層と前記ピン層に挟まれる非磁性層を有する磁気抵抗素子と、
    第１境界において前記フリー層に接続され、磁化の向きが第１方向に固定された第１磁化固定部と、
    第２境界において前記フリー層に接続され、磁化の向きが第２方向に固定された第２磁化固定部と
    を具備し、前記第１方向は、前記ピン層の磁化方向と平行または反平行であり、
    前記磁化反転領域の周囲の一部に配置され、書き込み時の磁化方向が、前記第１方向または前記第２方向に一致する第２補助磁性体を更に具備する
    磁気メモリセル。
  27. 請求項２４乃至２６のいずれか一項に記載の磁気メモリセルであって、
    前記第１磁化固定部と前記第２磁化固定部との間を流れる電流により、前記フリー層において磁壁が前記第１境界と前記第２境界の間を移動する
    磁気メモリセル。
  28. 請求項１乃至２７のいずれか一項に記載の磁気メモリセルと、
    前記磁気メモリセルに接続されたビット線と
    前記磁気メモリセルに接続されたワード線と、
    を具備する
    磁気ランダムアクセスメモリ。
  29. 請求項２８に記載の磁気ランダムアクセスメモリであって、
    第１書き込み電流と第２書き込み電流を供給する書き込み電流供給回路を更に具備し、
    前記ビット線は、
    前記第１磁化固定領域に第１トランジスタを介して接続された第１ビット線と、
    前記第２磁化固定領域に第２トランジスタを介して接続された第２ビット線と
    を備え、
    前記ワード線は、
    前記第１トランジスタ及び前記第２トランジスタのゲートに接続され、
    前記書き込み電流回路は、前記第１ビット線及び前記第２ビット線に接続され、
    前記第１書き込み動作時、
    前記ワード線が選択され、
    前記書き込み電流供給回路は、前記第１書き込み電流を、前記第１ビット線から、前記第１トランジスタ、前記磁気記録層及び前記第２トランジスタを経由して、前記第２ビット線に流し、
    前記第２書き込み動作時、
    前記ワード線が選択され、
    前記書き込み電流供給回路は、前記第２書き込み電流を、前記第２ビット線から、前記第２トランジスタ、前記磁気記録層及び前記第１トランジスタを経由して、前記第１ビット線に流す
    磁気ランダムアクセスメモリ。
  30. 請求項２８に記載の磁気ランダムアクセスメモリであって、
    第１書き込み電流と第２書き込み電流を供給する書き込み電流供給回路を更に具備し、
    前記ビット線は、
    前記第１磁化固定領域に第１トランジスタ及び第３トランジスタを介して接続された第１ビット線と、
    前記第２磁化固定領域に第２トランジスタ及び第４トランジスタを介して接続された第２ビット線と
    を備え、
    前記ワード線は、
    前記第１トランジスタ及び前記第２トランジスタのゲートに接続された第１ワード線と、
    前記第３トランジスタ及び前記第４トランジスタのゲートに接続された第２ワード線と
    を備え、
    前記書き込み電流供給回路は、前記第１ビット線及び前記第２ビット線に接続され、
    前記第１書き込み動作時、
    前記第１ワード線及び第２ワード線が選択され、
    前記書き込み電流供給回路は、前記第１書き込み電流を、前記第１ビット線から、前記第１トランジスタ及び第３トランジスタ、前記磁気記録層、前記第２トランジスタ及び第４トランジスタを経由して、前記第２ビット線に流し、
    前記第２書き込み動作時、
    前記第１ワード線及び第２ワード線が選択され、
    前記書き込み電流供給回路は、前記第２書き込み電流を、前記第２ビット線から、前記第２トランジスタ及び第４トランジスタ、前記磁気記録層、前記第１トランジスタ及び第３トランジスタを経由して、前記第１ビット線に流す
    磁気ランダムアクセスメモリ。
  31. 請求項２８に記載の磁気ランダムアクセスメモリであって、
    第１書き込み電流と第２書き込み電流を供給する書き込み電流供給回路を更に具備し、
    前記ビット線は、
    前記第１磁化固定領域に第１トランジスタを介して接続された第１ビット線と、
    前記第２磁化固定領域に第２トランジスタを介して接続された第２ビット線と
    を備え、
    前記ワード線は、前記第１トランジスタ及び前記第２トランジスタのゲートに接続され、
    前記第１磁化固定領域と第１トランジスタとは複数の配線を介して接続され、
    前記第２磁化固定領域と第２トランジスタとは複数の配線を介して接続され、
    前記書き込み電流供給回路は、前記第１ビット線及び前記第２ビット線に接続され、
    前記第１書き込み動作時、
    前記ワード線が選択され、
    前記書き込み電流供給回路は、前記第１書き込み電流を、前記第１ビット線から、前記第１トランジスタ、前記第１補助配線、前記磁気記録層及び前記第２トランジスタを経由して、前記第２ビット線に流し、
    前記第２書き込み動作時、前記ワード線が選択され、前記書き込み電流供給回路は、前記第２書き込み電流を、前記第２ビット線から、前記第２トランジスタ、前記第２補助配線、前記磁気記録層及び前記第１トランジスタを経由して、前記第１ビット線に流す
    磁気ランダムアクセスメモリ。
  32. 請求項２８に記載の磁気ランダムアクセスメモリであって、
    第１書き込み電流と第２書き込み電流を供給する書き込み電流供給回路を更に具備し、
    前記ビット線は、前記第１磁化固定領域にトランジスタを介して接続され、
    前記ワード線は、前記トランジスタのゲートに接続され、
    書き込み電流供給回路は、前記ビット線に接続され、
    前記磁気メモリセルの前記第２磁化固定領域は接地され、
    前記第１書き込み動作時、
    前記ワード線が選択され、
    前記書き込み電流供給回路は、前記第１書き込み電流を、前記ビット線から前記トランジスタを経由して、前記磁気メモリセルに供給し、
    前記第２書き込み動作時、
    前記ワード線が選択され、
    前記書き込み電流供給回路は、前記第２書き込み電流を、前記磁気メモリセルから、前記トランジスタ及び前記ビット線を通して引き込む
    磁気ランダムアクセスメモリ。
  33. 請求項２９乃至３２のいずれか一項に記載の磁気ランダムアクセスメモリであって、
    磁場発生用電流を供給する磁場発生用電流供給回路を更に具備し、
    前記ワード線は、更に、前記磁気記録層の近傍を通る磁場発生用ワード線を備え、
    前記磁場発生用電流供給回路は、前記磁場発生用ワード線に接続され、
    前記第１書き込み動作時、更に、
    前記磁場発生用ワード線が選択され、
    前記磁場発生用電流供給回路は、前記磁場発生用電流を前記磁場発生用ワード線に第１方向で流し、
    前記第２書き込み動作時、更に、
    前記磁場発生用ワード線が選択され、
    前記磁場発生用電流供給回路は、前記磁場発生用電流を前記磁場発生用ワード線に第２方向で流す
    磁気ランダムアクセスメモリ。
  34. 磁気ランダムアクセスメモリの動作方法であって、
    ここで、前記磁気ランダムアクセスメモリは、磁気メモリセルを備え、
    前記磁気メモリセルは、強磁性層である磁気記録層と、非磁性層を介して前記磁気記録層に接続されたピン層とを具備し、
    前記磁気記録層は、第１方向と第２方向とに反転可能な磁化を有し前記ピン層と重なる磁化反転領域と、
    前記磁化反転領域の第１境界に接続され磁化の向きが第１方向に固定された第１磁化固定領域と、
    前記磁化反転領域の第２境界に接続され磁化の向きが第２方向に固定された第２磁化固定領域と
    を有し、
    前記第１方向及び前記第２方向は、互いに逆方向を向き、
    前記磁化反転領域、前記第１磁化固定領域、及び前記第２磁化固定領域は、同一平面上に形成され、
    前記磁化反転領域、前記第１磁化固定領域、及び前記第２磁化固定領域は、Ｈ字形状又は凹形状に形成され、
    前記第１方向は、前記ピン層の磁化方向と平行、又は、反平行であり、
    前記磁気ランダムアクセスメモリの動作方法は、
    （Ａ）第１データを書き込む場合、第１書き込み電流を、前記第１磁化固定領域から前記磁化反転領域を経由して前記第２磁化固定領域に流すステップと、
    （Ｂ）第２データを書き込む場合、第２書き込み電流を、前記第２磁化固定領域から前記磁化反転領域を経由して前記第１磁化固定領域に流すステップと
    を含む
    磁気ランダムアクセスメモリの動作方法。
  35. 磁気ランダムアクセスメモリの動作方法であって、
    ここで、前記磁気ランダムアクセスメモリは、磁気メモリセルを備え、
    前記磁気メモリセルは、強磁性層である磁気記録層と、非磁性層を介して前記磁気記録層に接続されたピン層とを具備し、
    前記磁気記録層は、前記ピン層と重なり磁壁が移動する磁化反転領域と、
    前記磁化反転領域の第１境界に接続され、磁化の向きが第１方向に固定された第１磁化固定領域と、
    前記磁化反転領域の第２境界に接続され、磁化の向きが第２方向に固定された第２磁化固定領域と
    を有し、
    前記第１方向及び前記第２方向は、互いに逆方向を向き、
    前記磁化反転領域、前記第１磁化固定領域、及び前記第２磁化固定領域は、同一平面上に形成され、
    前記磁化反転領域、前記第１磁化固定領域、及び前記第２磁化固定領域は、Ｈ字形状又は凹形状に形成され、
    前記第１方向は、前記ピン層の磁化方向と平行、又は、反平行であり、
    前記磁気ランダムアクセスメモリの動作方法は、
    （Ａ）第１データを書き込む場合、第１書き込み電流を前記第１磁化固定領域から前記第２磁化固定領域に流すことにより、前記磁気記録層中の磁壁を前記第１境界に移動させるステップと、
    （Ｂ）第２データを書き込む場合、第２書き込み電流を前記第２磁化固定領域から前記第１磁化固定領域に流すことにより、前記磁壁を前記第２境界に移動させるステップと
    を含む
    磁気ランダムアクセスメモリの動作方法。
  36. 請求項３４又は３５に記載の磁気ランダムアクセスメモリの動作方法であって、更に、
    （Ｃ）前記磁気メモリセルに記憶された前記第１データあるいは前記第２データを読み出す場合、読み出し電流を、前記第１磁化固定領域及び前記第２磁化固定領域のいずれかと前記ピン層の間に、前記磁化反転領域と前記非磁性層を経由して流すステップを含む
    磁気ランダムアクセスメモリの動作方法。
JP2008539704A 2006-10-16 2007-09-25 磁気メモリセルおよび磁気ランダムアクセスメモリ Active JP5206414B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008539704A JP5206414B2 (ja) 2006-10-16 2007-09-25 磁気メモリセルおよび磁気ランダムアクセスメモリ

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006281189 2006-10-16
JP2006281189 2006-10-16
PCT/JP2007/068522 WO2008047536A1 (fr) 2006-10-16 2007-09-25 Cellule mémoire magnétique et mémoire vive magnétique
JP2008539704A JP5206414B2 (ja) 2006-10-16 2007-09-25 磁気メモリセルおよび磁気ランダムアクセスメモリ

Publications (2)

Publication Number Publication Date
JPWO2008047536A1 JPWO2008047536A1 (ja) 2010-02-25
JP5206414B2 true JP5206414B2 (ja) 2013-06-12

Family

ID=39313785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008539704A Active JP5206414B2 (ja) 2006-10-16 2007-09-25 磁気メモリセルおよび磁気ランダムアクセスメモリ

Country Status (3)

Country Link
US (2) US8477528B2 (ja)
JP (1) JP5206414B2 (ja)
WO (1) WO2008047536A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10553299B2 (en) 2017-04-14 2020-02-04 Tdk Corporation Magnetic domain wall type analog memory element, magnetic domain wall type analog memory, nonvolatile logic circuit, and magnetic neuro-element
US10916480B2 (en) 2017-04-14 2021-02-09 Tdk Corporation Magnetic wall utilization type analog memory device, magnetic wall utilization type analog memory, nonvolatile logic circuit, and magnetic neuro device

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8659852B2 (en) 2008-04-21 2014-02-25 Seagate Technology Llc Write-once magentic junction memory array
JP5435412B2 (ja) * 2008-04-28 2014-03-05 日本電気株式会社 磁気記憶素子、及び磁気メモリ
US7852663B2 (en) * 2008-05-23 2010-12-14 Seagate Technology Llc Nonvolatile programmable logic gates and adders
US7855911B2 (en) * 2008-05-23 2010-12-21 Seagate Technology Llc Reconfigurable magnetic logic device using spin torque
JP5488465B2 (ja) * 2008-07-10 2014-05-14 日本電気株式会社 磁気ランダムアクセスメモリ、並びに磁気ランダムアクセスメモリの初期化方法及び書き込み方法
US7881098B2 (en) 2008-08-26 2011-02-01 Seagate Technology Llc Memory with separate read and write paths
US7985994B2 (en) 2008-09-29 2011-07-26 Seagate Technology Llc Flux-closed STRAM with electronically reflective insulative spacer
US8169810B2 (en) 2008-10-08 2012-05-01 Seagate Technology Llc Magnetic memory with asymmetric energy barrier
US8089132B2 (en) 2008-10-09 2012-01-03 Seagate Technology Llc Magnetic memory with phonon glass electron crystal material
US8039913B2 (en) 2008-10-09 2011-10-18 Seagate Technology Llc Magnetic stack with laminated layer
US8045366B2 (en) 2008-11-05 2011-10-25 Seagate Technology Llc STRAM with composite free magnetic element
WO2010053039A1 (ja) * 2008-11-07 2010-05-14 日本電気株式会社 磁性記憶素子の初期化方法
US8043732B2 (en) 2008-11-11 2011-10-25 Seagate Technology Llc Memory cell with radial barrier
US7826181B2 (en) 2008-11-12 2010-11-02 Seagate Technology Llc Magnetic memory with porous non-conductive current confinement layer
US8289756B2 (en) 2008-11-25 2012-10-16 Seagate Technology Llc Non volatile memory including stabilizing structures
JP5459227B2 (ja) * 2008-12-25 2014-04-02 日本電気株式会社 磁気メモリ素子及び磁気ランダムアクセスメモリ
JP5505312B2 (ja) 2008-12-25 2014-05-28 日本電気株式会社 磁気メモリ素子及び磁気ランダムアクセスメモリ
US7826259B2 (en) 2009-01-29 2010-11-02 Seagate Technology Llc Staggered STRAM cell
JP4977158B2 (ja) * 2009-03-23 2012-07-18 株式会社東芝 情報記録再生装置
US7999338B2 (en) 2009-07-13 2011-08-16 Seagate Technology Llc Magnetic stack having reference layers with orthogonal magnetization orientation directions
KR101616042B1 (ko) * 2009-07-23 2016-04-27 삼성전자주식회사 자구벽을 이용한 발진기 및 그 동작방법
CN103069493B (zh) * 2010-08-31 2017-04-12 香港城市大学 磁存储单元
JP5431400B2 (ja) * 2011-03-28 2014-03-05 株式会社東芝 磁気記憶素子
US9117523B1 (en) * 2012-05-01 2015-08-25 Iron City Integrated Circuits Chainlink memory
JP6093146B2 (ja) * 2012-10-25 2017-03-08 株式会社東芝 磁性細線を有する磁気メモリおよびその書き込み方法
JP6271370B2 (ja) 2014-08-25 2018-01-31 株式会社東芝 磁気メモリ、磁気メモリ装置、及び磁気メモリの製造方法
JP6555404B1 (ja) * 2018-08-02 2019-08-07 Tdk株式会社 磁壁移動型磁気記録素子及び磁気記録アレイ
US11282557B2 (en) 2020-06-22 2022-03-22 Micron Technology, Inc. Magnetic cache for a memory device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191032A (ja) * 2003-12-24 2005-07-14 Toshiba Corp 磁気記憶装置及び磁気情報の書込み方法
JP2006073930A (ja) * 2004-09-06 2006-03-16 Canon Inc 磁壁移動を利用した磁気抵抗効果素子の磁化状態の変化方法及び該方法を用いた磁気メモリ素子、固体磁気メモリ
JP2007103663A (ja) * 2005-10-04 2007-04-19 Toshiba Corp 磁気素子、記録再生素子、論理演算素子および論理演算器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5640343A (en) 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
US6205053B1 (en) * 2000-06-20 2001-03-20 Hewlett-Packard Company Magnetically stable magnetoresistive memory element
JP4458703B2 (ja) * 2001-03-16 2010-04-28 株式会社東芝 磁気抵抗効果素子、その製造方法、磁気ランダムアクセスメモリ、携帯端末装置、磁気ヘッド及び磁気再生装置
US6545906B1 (en) 2001-10-16 2003-04-08 Motorola, Inc. Method of writing to scalable magnetoresistance random access memory element
JP3769241B2 (ja) * 2002-03-29 2006-04-19 株式会社東芝 磁気抵抗効果素子及び磁気メモリ
US6765823B1 (en) * 2003-01-29 2004-07-20 Micron Technology Incorporated Magnetic memory cell with shape anisotropy
US6834005B1 (en) 2003-06-10 2004-12-21 International Business Machines Corporation Shiftable magnetic shift register and method of using the same
JP2005093488A (ja) 2003-09-12 2005-04-07 Sony Corp 磁気抵抗効果素子とその製造方法、および磁気メモリ装置とその製造方法
JP4143020B2 (ja) 2003-11-13 2008-09-03 株式会社東芝 磁気抵抗効果素子および磁気メモリ
JP4460965B2 (ja) * 2004-07-22 2010-05-12 株式会社東芝 磁気ランダムアクセスメモリ
US7154773B2 (en) * 2005-03-31 2006-12-26 Infineon Technologies Ag MRAM cell with domain wall switching and field select
US7929342B2 (en) * 2005-08-15 2011-04-19 Nec Corporation Magnetic memory cell, magnetic random access memory, and data read/write method for magnetic random access memory
US7486551B1 (en) * 2007-04-03 2009-02-03 Grandis, Inc. Method and system for providing domain wall assisted switching of magnetic elements and magnetic memories using such magnetic elements

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191032A (ja) * 2003-12-24 2005-07-14 Toshiba Corp 磁気記憶装置及び磁気情報の書込み方法
JP2006073930A (ja) * 2004-09-06 2006-03-16 Canon Inc 磁壁移動を利用した磁気抵抗効果素子の磁化状態の変化方法及び該方法を用いた磁気メモリ素子、固体磁気メモリ
JP2007103663A (ja) * 2005-10-04 2007-04-19 Toshiba Corp 磁気素子、記録再生素子、論理演算素子および論理演算器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10553299B2 (en) 2017-04-14 2020-02-04 Tdk Corporation Magnetic domain wall type analog memory element, magnetic domain wall type analog memory, nonvolatile logic circuit, and magnetic neuro-element
US10839930B2 (en) 2017-04-14 2020-11-17 Tdk Corporation Magnetic domain wall type analog memory element, magnetic domain wall type analog memory, nonvolatile logic circuit, and magnetic neuro-element
US10916480B2 (en) 2017-04-14 2021-02-09 Tdk Corporation Magnetic wall utilization type analog memory device, magnetic wall utilization type analog memory, nonvolatile logic circuit, and magnetic neuro device

Also Published As

Publication number Publication date
WO2008047536A1 (fr) 2008-04-24
JPWO2008047536A1 (ja) 2010-02-25
US20090296454A1 (en) 2009-12-03
US20120206959A1 (en) 2012-08-16
US8477528B2 (en) 2013-07-02
US8737119B2 (en) 2014-05-27

Similar Documents

Publication Publication Date Title
JP5206414B2 (ja) 磁気メモリセルおよび磁気ランダムアクセスメモリ
JP5062481B2 (ja) 磁気メモリセル、磁気ランダムアクセスメモリ、及び磁気ランダムアクセスメモリへのデータ読み書き方法
JP5077732B2 (ja) 磁気メモリセル、磁気ランダムアクセスメモリ、半導体装置及び半導体装置の製造方法
JP5441005B2 (ja) 磁壁移動素子及び磁気ランダムアクセスメモリ
JP5338666B2 (ja) 磁壁ランダムアクセスメモリ
JP5146836B2 (ja) 磁気ランダムアクセスメモリ及びその製造方法
US8976577B2 (en) High density magnetic random access memory
JP5505312B2 (ja) 磁気メモリ素子及び磁気ランダムアクセスメモリ
JP5201539B2 (ja) 磁気ランダムアクセスメモリ
JPWO2007119446A1 (ja) Ｍｒａｍ、及びｍｒａｍのデータ読み書き方法
KR20100094974A (ko) 자기 메모리 소자, 그 구동 방법 및 불휘발성 기억장치
JP5278769B2 (ja) 磁気記録装置及び磁化固定方法
JP2005310829A (ja) 磁気メモリ及びその記録方法
JP5201538B2 (ja) 磁気ランダムアクセスメモリ
JP2008171862A (ja) 磁気抵抗効果素子及びｍｒａｍ
US7613034B2 (en) Magnetic memory and method for reading-writing information from-to magnetic storage element
JP2007095765A (ja) 多値記録スピン注入磁化反転素子およびこれを用いた装置
JP5472821B2 (ja) 磁気抵抗素子の初期化方法、及び磁気抵抗素子
JP2002353418A (ja) 磁気抵抗効果素子および磁気メモリ装置
JP5382295B2 (ja) 磁気ランダムアクセスメモリ
WO2011118461A1 (ja) 磁気メモリ
JP2013168667A (ja) 磁気抵抗効果素子及びｍｒａｍ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5206414

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150