JP5545213B2 - 磁気ランダムアクセスメモリ及びその初期化方法 - Google Patents
磁気ランダムアクセスメモリ及びその初期化方法 Download PDFInfo
- Publication number
- JP5545213B2 JP5545213B2 JP2010520823A JP2010520823A JP5545213B2 JP 5545213 B2 JP5545213 B2 JP 5545213B2 JP 2010520823 A JP2010520823 A JP 2010520823A JP 2010520823 A JP2010520823 A JP 2010520823A JP 5545213 B2 JP5545213 B2 JP 5545213B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- magnetization
- recording layer
- current supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005291 magnetic effect Effects 0.000 title claims description 140
- 238000011423 initialization method Methods 0.000 title claims description 6
- 230000005415 magnetization Effects 0.000 claims description 234
- 230000005290 antiferromagnetic effect Effects 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 33
- 230000005294 ferromagnetic effect Effects 0.000 claims description 27
- 230000008859 change Effects 0.000 claims description 6
- 230000004888 barrier function Effects 0.000 description 18
- 230000004048 modification Effects 0.000 description 18
- 238000012986 modification Methods 0.000 description 18
- 239000000463 material Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 239000000696 magnetic material Substances 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000001965 increasing effect Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 229910052742 iron Inorganic materials 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 229910020708 Co—Pd Inorganic materials 0.000 description 2
- 229910020707 Co—Pt Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 230000005484 gravity Effects 0.000 description 2
- 230000005381 magnetic domain Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910003321 CoFe Inorganic materials 0.000 description 1
- 229910019236 CoFeB Inorganic materials 0.000 description 1
- 229910020705 Co—Rh Inorganic materials 0.000 description 1
- 229910020517 Co—Ti Inorganic materials 0.000 description 1
- 229910020516 Co—V Inorganic materials 0.000 description 1
- 229910020515 Co—W Inorganic materials 0.000 description 1
- 229910015136 FeMn Inorganic materials 0.000 description 1
- -1 IrMn Inorganic materials 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 229910003289 NiMn Inorganic materials 0.000 description 1
- 229910019041 PtMn Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000002772 conduction electron Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- FPVKHBSQESCIEP-JQCXWYLXSA-N pentostatin Chemical compound C1[C@H](O)[C@@H](CO)O[C@H]1N1C(N=CNC[C@H]2O)=C2N=C1 FPVKHBSQESCIEP-JQCXWYLXSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 229910052713 technetium Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
- G11C11/1655—Bit-line or column circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66984—Devices using spin polarized carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
Description
本発明は、磁気ランダムアクセスメモリ（ＭＲＡＭ： Magnetic Random Access Memory）に関する。特に、本発明は、磁壁移動方式のＭＲＡＭに関する。
ＭＲＡＭは、高集積・高速動作の観点から有望な不揮発性メモリである。ＭＲＡＭにおいては、ＴＭＲ（Tunnel MagnetoResistance）効果などの「磁気抵抗効果」を示す磁気抵抗素子が利用される。その磁気抵抗素子には、例えばトンネルバリヤ層が２層の強磁性層で挟まれた磁気トンネル接合（MTJ; Magnetic Tunnel Junction）が形成される。その２層の強磁性層は、磁化方向が固定された磁化固定層（ピン層）と、磁化方向が反転可能な磁化自由層（フリー層）から構成される。
ピン層とフリー層の磁化方向が“反平行”である場合のＭＴＪの抵抗値（Ｒ＋ΔＲ）は、磁気抵抗効果により、それらが“平行”である場合の抵抗値（Ｒ）よりも大きくなることが知られている。ＭＲＡＭは、このＭＴＪを有する磁気抵抗素子をメモリセルとして用い、その抵抗値の変化を利用することによってデータを不揮発的に記憶する。例えば、反平行状態はデータ“１”に対応付けられ、平行状態はデータ“０”に対応付けられる。メモリセルに対するデータの書き込みは、フリー層の磁化方向を反転させることによって行われる。
ＭＲＡＭに対するデータの書き込み方法として、従来、「アステロイド方式」や「トグル方式」が知られている。これらの書き込み方式によれば、メモリセルサイズにほぼ反比例して、フリー層の磁化を反転させるために必要な反転磁界が大きくなる。つまり、メモリセルが微細化されるにつれて、書き込み電流が増加する傾向にある。
微細化に伴う書き込み電流の増加を抑制することができる書き込み方式として、「スピン注入（spin transfer）方式」が提案されている（例えば、特開２００５−９３４８８号公報（特許文献１）を参照）。スピン注入方式によれば、強磁性導体にスピン偏極電流（spin-polarized current）が注入され、その電流を担う伝導電子のスピンと導体の磁気モーメントとの間の直接相互作用によって磁化が反転する（以下、「スピン注入磁化反転：Spin Transfer Magnetization Switching」と参照される）。
米国特許第６８３４００５号（特許文献２）には、スピン注入を利用した磁気シフトレジスタが開示されている。この磁気シフトレジスタは、磁性体中の磁壁（domain wall）を利用して情報を記憶する。くびれ等を形成することにより多数の領域（磁区）に分けられた磁性体において、磁壁を通過するように電流が注入され、その電流により磁壁が移動する。各領域の磁化の向きが、記録データとして扱われる。このような磁気シフトレジスタは、例えば、大量のシリアルデータの記録に利用される。
このようなスピン注入による磁壁移動（Domain Wall Motion）を利用した「磁壁移動型のＭＲＡＭ」が、特開２００５−１９１０３２号公報（特許文献３）、ＷＯ２００５／０６９３６８号公報（特許文献４）、特開２００６−７３９３０号公報（特許文献５）、特開２００６−３０３１５９号公報（特許文献６）等に記載されている。典型的な磁壁移動型のＭＲＡＭは、フリー層の代わりに、磁壁が移動する「磁化記録層」を備える。より詳細には、磁化記録層は、磁化方向が反転可能なフリー層に相当する磁化反転領域と、磁化方向が実質的に変化しない磁化固定領域とを含む。ピン層は、トンネルバリヤ層を介して磁化反転領域に接続される。データ書き込み時、書き込み電流は磁化記録層において面内方向に流され、磁壁移動により磁化反転領域の磁化方向が変化する。
図１は、特許文献３に記載されている磁化記録層１００の構造を示している。磁化記録層１００は、直線形状を有している。具体的には、磁化記録層１００は、トンネル絶縁層及びピン層と重なる接合部１０３、接合部１０３の両端に隣接するくびれ部１０４、及びくびれ部１０４に隣接形成された一対の磁化固定部１０１、１０２を有している。一対の磁化固定部１０１、１０２には、互いに反対向きの固定磁化が付与されている。また、一対の書き込み用端子１０５、１０６が、一対の磁化固定部１０１、１０２のそれぞれに電気的に接続されている。これら書き込み用端子１０５、１０６を用いることにより、接合部１０３、一対のくびれ部１０４、及び一対の磁化固定部１０１、１０２を貫通する電流が流れ、接合部１０３における磁壁移動が制御される。接合部１０３の両側のくびれ部１０４は、磁壁に対するピンポテンシャル、つまり、磁壁をトラップするためのトラップサイトとして働く。
図２は、特許文献４に記載されている磁化記録層１１０の構造を示している。磁化記録層１１０は、厚さの異なる３つの部分から構成されている。具体的には、磁化記録層１１０は、最も厚い第１の磁化固定部１１１、次に厚い第２の磁化固定部１１２、及びそれらの間に配置された最も薄い接合部１１３から構成されている。第１の磁化固定部１１１と第２の磁化固定部１１２は、互いに反対向きの固定磁化を有する。第１の磁化固定部１１１と第２の磁化固定部１１２の厚さが異なるのは、初期化段階において、保磁力の差を利用して互いに反対向きの固定磁化をそれぞれに付与するためである。図２の構造では、２つの段差（接合部１１３と第１の磁化固定部１１１との境界での段差、及び、接合部１１３と第２の磁化固定部１１２との境界での段差）が、磁壁１１４に対するピンポテンシャル、つまり、磁壁１１４をトラップするためのトラップサイトとして機能する。例えば、磁壁１１４は、接合部１１３と磁化固定部１１１との境界に留まる。
尚、図２の構造では、垂直磁気異方性（膜面に垂直な磁気異方性）を有する磁性体が磁化記録層１１０として用いられている。垂直磁気異方性を有する磁性体を用いることは、磁壁移動に要する電流（電流密度）を低減する上で好ましい。例えば、特許文献４によれば、書き込みパルスの電流値は０．３５ｍＡ程度（電流密度＝１０５Ａ／ｃｍ２程度に相当）と小さい。
図１及び図２で示されたように、典型的な磁壁移動型のＭＲＡＭでは、磁化記録層にくびれ部や段差が形成され、それにより、磁壁を留めるためのピンポテンシャルが得られていた。一方、磁壁移動を利用した磁気シフトレジスタや磁気ストレージにおいて、くびれ部を形成することなく磁壁位置を制御する方法が提案されている（例えば、特開２００８−３４８０８号公報（特許文献７）を参照）。
図３は、特許文献７に記載されている、磁壁移動を利用した磁気ストレージの構造を示している。この磁気ストレージは、複数の磁区１３０を有する磁性ワイヤー１４０を備えている。磁性ワイヤー１４０は、パルス電流あるいはパルス磁場のいずれかにより移動する磁壁１３５を有している。磁壁１３５の移動距離は、パルス磁場またはパルス電流の強度及び幅によって制御される。そのため、磁壁移動を制御するためにノッチ（くびれ部）を別途設ける必要がない。
図４は、図３で示された構造における磁壁位置とパルス電流印加時間との関係を示している。その関係は、シミュレーションにより計算されている。図４中の曲線ＣＡで示されるように、特定のパルス電流印加時間において、磁壁の移動速度が０になり、磁壁が停止する傾向がある。特許文献７に記載の技術によれば、パルス電流印加時間をその特定の時間に合わせて設定することにより、磁壁位置が制御される。
本願発明者は、次の点に着目した。図１で示されたように磁化記録層にくびれ部を形成することは、素子の微細化に伴い困難になってくる。つまり、素子の微細化に伴い磁化記録層の幅がより狭くなると、現行のフォトリソグラフィ精度で微小なくびれ部を形成することが不可能となる。逆に言えば、磁化記録層にくびれ部を形成することは、素子の微細化及び高集積化を妨げる方向に働く。また、図２で示されたように磁化記録層に２つの段差を形成するためには、露光プロセスを少なくとも２回繰り返す必要がある。これは、プロセス数の増加を意味し、製造コストの増大を招く。
そこで、図３及び図４で示されたような磁壁位置制御手法を、磁壁移動型のＭＲＡＭに適用することが考えられる。すなわち、パルス電流印加時間（パルス幅）を特定の値に設定することにより、磁化記録層にくびれ部や段差を形成することなく、磁壁の移動距離を制御することが考えられる。
しかしながら、本願発明者によるシミュレーションによれば、磁壁位置とパルス電流印加時間との関係は、必ずしも図４中の曲線ＣＡのようにはならず、曲線ＣＢのようになる場合もあることが見出された。曲線ＣＢの場合、磁壁の移動速度の増減はあるものの、磁壁は停止せずに動き続ける。特に、磁壁移動に要する電流密度を低減することができる垂直磁気異方性を有する磁化記録層の場合、磁壁が停止せずに動き続けるという傾向が顕著であった。従って、垂直磁気異方性を有する磁化記録層を用いた磁壁移動方式のＭＲＡＭに、図３及び図４で示された磁壁位置制御手法を適用することは好ましくない。また、たとえ曲線ＣＡのような関係が得られたとしても、磁壁移動距離が所定の値に固定されることは、セルサイズの縮小が要求されるＭＲＡＭには不向きである。
本発明の１つの目的は、磁壁移動型のＭＲＡＭにおいて、垂直磁気異方性を有する磁化記録層に対する磁壁導入及び磁壁位置制御を容易に実現することができる技術を提供することにある。
本発明の第１の観点において、磁壁移動型のＭＲＡＭが提供される。そのＭＲＡＭは、垂直磁気異方性を有する強磁性層である磁化記録層と、磁化記録層に電流を供給するために磁化記録層に接続された一組の電流供給端子と、磁化記録層のうち第１領域に接触する反強磁性層と、を備える。第１領域は、磁化記録層のうち一組の電流供給端子の間の電流供給領域の一部を含んでいる。
本発明の第２の観点において、磁壁移動型のＭＲＡＭの初期化方法が提供される。そのＭＲＡＭは、垂直磁気異方性を有する強磁性層である磁化記録層と、磁化記録層に電流を供給するために磁化記録層に接続された一組の電流供給端子と、磁化記録層のうち第１領域に接触する反強磁性層と、を備える。第１領域は、磁化記録層のうち一組の電流供給端子の間の電流供給領域の一部を含んでいる。初期化方法は、（Ａ）膜面に垂直な第１方向の第１外部磁界を印加して、磁化記録層の磁化方向を第１方向に向けるステップと、（Ｂ）第１方向と逆の第２方向の第２外部磁界を印加して、磁化記録層のうち第１領域以外の領域の磁化方向を第２方向に向けるステップと、を含む。
本発明によれば、磁壁移動型のＭＲＡＭにおいて、垂直磁気異方性を有する磁化記録層に対する磁壁導入及び磁壁位置制御を容易に実現することが可能となる。磁化記録層にくびれ部を設ける必要が無いため、素子の微細化及び高集積化が可能となる。また、磁化記録層に段差を設ける必要が無いため、製造コストの増大が防止される。
上記及び他の目的、長所、特徴は、次の図面と共に説明される本発明の実施の形態により明らかになるであろう。
添付図面を参照して、本発明の実施の形態に係るＭＲＡＭを説明する。本実施の形態に係るＭＲＡＭは、垂直磁気異方性を有する磁性層を用いた磁壁移動型のＭＲＡＭである。そのＭＲＡＭは、アレイ状に配置された複数の磁気メモリセルを備える。磁気メモリセルの各々は、磁気抵抗効果を示す磁気抵抗素子を含んでいる。
１．磁気メモリセル
図５は、本実施の形態に係る磁気メモリセル１（磁気抵抗素子）の一例を示している。磁気メモリセル１は、強磁性層である磁化記録層１０とピン層３０、及び非磁性層であるトンネルバリヤ層３２を備えている。非磁性層であるトンネルバリヤ層３２は、例えば、Ａｌ２Ｏ３膜やＭｇＯ膜等の薄い絶縁膜である。トンネルバリヤ層３２は、磁化記録層１０とピン層３０に挟まれており、これら磁化記録層１０、トンネルバリヤ層３２、及びピン層３０によって磁気トンネル接合（ＭＴＪ）が形成されている。
図５は、本実施の形態に係る磁気メモリセル１（磁気抵抗素子）の一例を示している。磁気メモリセル１は、強磁性層である磁化記録層１０とピン層３０、及び非磁性層であるトンネルバリヤ層３２を備えている。非磁性層であるトンネルバリヤ層３２は、例えば、Ａｌ２Ｏ３膜やＭｇＯ膜等の薄い絶縁膜である。トンネルバリヤ層３２は、磁化記録層１０とピン層３０に挟まれており、これら磁化記録層１０、トンネルバリヤ層３２、及びピン層３０によって磁気トンネル接合（ＭＴＪ）が形成されている。
ピン層３０の磁化方向は、データ書き込み／読み出し動作によって変化しない。そのため、ピン層３０の磁気異方性は、磁化記録層１０の磁気異方性よりも大きいことが望ましい。これは、磁化記録層１０とピン層３０の材料、組成を変えることにより実現される。また、図５に示されるように、ピン層３０のトンネルバリヤ層３２とは反対側の面に、ピン層３０の磁化方向をピン止めするための反強磁性層３６が積層されてもよい。また、ピン層３０は、強磁性層３３、強磁性層３４、及びそれら強磁性層３３、３４に挟まれた非磁性層３１からなる積層構造を有していてもよい。このとき、非磁性層３１の材料としては、Ｒｕ、Ｃｕなどが用いられる。２つの強磁性層３３、３４の磁化方向は互いに反平行であり、それら２つの強磁性層３３、３４の磁化をほぼ等しくすれば、ピン層３０からの漏洩磁界を抑制することができる。
磁化記録層１０は、磁壁が移動する強磁性層である。本実施の形態に係る磁化記録層１０は、膜面に垂直な方向（Ｚ軸方向）の垂直磁気異方性を有する垂直磁化膜で形成される。垂直磁気異方性を有する磁化記録層１０の場合、磁壁移動に要する電流密度を低減することができ、好適である。
磁化記録層１０は、Ｆｅ、Ｃｏ、Ｎｉのうちから選択される少なくとも一つの材料を含むことが望ましい。更に、磁化記録層１０がＰｔやＰｄを含む場合、垂直磁気異方性がより安定化し、好適である。それに加えて、Ｂ、Ｃ、Ｎ、Ｏ、Ａｌ、Ｓｉ、Ｐ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｕ、Ｚｎ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ａｇ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ａｕ、Ｓｍなどを添加することによって、所望の磁気特性が発現されるように調整を行うことができる。具体的には、磁化記録層１０の材料としては、Ｃｏ、Ｃｏ−Ｐｔ、Ｃｏ−Ｐｄ、Ｃｏ−Ｃｒ、Ｃｏ−Ｐｔ−Ｃｒ、Ｃｏ−Ｃｒ−Ｔａ、Ｃｏ−Ｃｒ−Ｂ、Ｃｏ−Ｃｒ−Ｐｔ−Ｂ、Ｃｏ−Ｃｒ−Ｔａ−Ｂ、Ｃｏ−Ｖ、Ｃｏ−Ｍｏ、Ｃｏ−Ｗ、Ｃｏ−Ｔｉ、Ｃｏ−Ｒｕ、Ｃｏ−Ｒｈ、Ｆｅ−Ｐｔ、Ｆｅ−Ｐｄ、Ｆｅ−Ｃｏ−Ｐｔ、Ｆｅ−Ｃｏ−Ｐｄ、Ｓｍ−Ｃｏなどが例示される。また、Ｆｅ、Ｃｏ、Ｎｉのうちから選択される少なくとも一つの材料を含む層が、別の層と積層されてもよい。この場合、Ｃｏ／Ｐｄ、Ｃｏ／Ｐｔ、Ｃｏ／Ｎｉ、Ｆｅ／Ａｕなどの積層構造が例示される。図５において、ピン層３０も、磁化記録層１０と同様な材料から形成され、垂直磁気異方性を有することが望ましい。磁気記録層１０やピン層３０の一部、特にトンネルバリヤ層３２と接する部分に、ＣｏＦｅやＣｏＦｅＢなどＴＭＲ効果の大きな材料を用いても良い。
垂直磁気異方性を有する磁化記録層１０の磁化方向は、膜面に垂直な＋Ｚ方向あるいは−Ｚ方向となる。より詳細には、磁化記録層１０は、磁化方向が膜面に垂直な第１方向である第１領域Ｒ１と、磁化方向が膜面に垂直な第２方向である第２領域Ｒ２を含んでいる。第１方向と第２方向は反対であり、例えば図５に示されるように、第１方向が−Ｚ方向であり、第２方向が＋Ｚ方向である。また、磁化記録層１０は、第１領域Ｒ１と第２領域Ｒ２とに挟まれた磁化反転領域１３を含んでいる。つまり、第１領域Ｒ１と第２領域Ｒ２は、磁化反転領域１３の両側に位置している。この磁化反転領域１３の磁化方向は、＋Ｚ方向と−Ｚ方向の間で反転可能である。従って、磁化記録層１０中で磁壁は、第１領域Ｒ１と磁化反転領域１３との間の第１境界Ｂ１、あるいは、第２領域Ｒ２と磁化反転領域１３との間の第２境界Ｂ２に形成される。磁化記録層１０に磁壁を導入する方法（初期化方法）は、後に詳述される。
本実施の形態によれば、データ書き込みは、磁壁移動方式により実現される。つまり、データ書き込み時、磁化記録層１０中で磁壁が移動することにより、磁化反転領域１３の磁化方向が変化する。図５に示されるように、磁化反転領域１３は、トンネルバリヤ層３２を介してピン層３０に接続されており、それら磁化反転領域１３、トンネルバリヤ層３２及びピン層３０によりＭＴＪが形成されている。磁化反転領域１３の磁化方向に応じて、つまり、磁化反転領域１３の磁化方向とピン層３０の磁化方向が“平行”か“反平行”かに応じて、ＭＴＪの抵抗値が変わる。
磁化記録層１０において磁壁を移動させるために、書き込み電流を、磁化記録層１０中で面内方向に流す必要がある。そのような面内方向の書き込み電流を実現するために、一組の電流供給端子が設けられている。具体的には、図５に示されるように、第１電流供給端子１４ａと第２電流供給端子１４ｂからなる一組の電流供給端子が、磁化記録層１０に接続されている。電流供給端子１４ａ、１４ｂは、磁化記録層１０の上下どちらに形成されてもよく、ビア形成プロセスや頭出しプロセスなどにより形成可能である。
この一組の電流供給端子１４ａ、１４ｂが、磁化記録層１０に電流を供給するために用いられる。一組の電流供給端子１４ａ、１４ｂを用いることにより、それら電流供給端子１４ａ、１４ｂの間の領域に書き込み電流を流すことが可能である。つまり、磁化記録層１０内で面内方向に書き込み電流を流すことが可能である。磁化記録層１０のうち、２つの電流供給端子１４ａ、１４ｂの間の領域、すなわち、書き込み電流が流れる領域は、以下「電流供給領域ＲＡ」と参照される。
書き込み電流が流れる電流供給領域ＲＡは、磁壁が移動し得る領域である。従って、少なくとも上述の磁化反転領域１３は、電流供給領域ＲＡに含まれている必要がある。電流供給領域ＲＡが磁化反転領域１３を含むように、第１電流供給端子１４ａと第２電流供給端子１４ｂは、磁化反転領域１３の両側に設けられる。また、上述の通り、第１領域Ｒ１と第２領域Ｒ２は、磁化反転領域１３の両側に位置している。すなわち、第１電流供給端子１４ａは、磁化記録層１０の第１領域Ｒ１側に設けられ、一方、第２電流供給端子１４ｂは、磁化記録層１０の第２領域Ｒ２側に設けられていると言える。つまり、第１領域Ｒ１は、第２電流供給端子１４ｂよりも第１電流供給端子１４ａに近く、第２領域Ｒ２は、第１電流供給端子１４ａよりも第２電流供給端子１４ｂに近い。
また、磁化方向が反対である第１領域Ｒ１及び第２領域Ｒ２のそれぞれは、磁壁移動において、磁化反転領域１３に対してそれぞれ逆方向のスピン電子を供給するためのスピン供給源として機能する。従って、第１領域Ｒ１の少なくとも一部と第２領域Ｒ２の少なくとも一部は、電流供給領域ＲＡに含まれている。言い換えれば、第１領域Ｒ１は、電流供給領域ＲＡの一部を含んでおり、好適には図５に示されるように、第１電流供給端子１４ａに直接接続されている。また、第２領域Ｒ２は、電流供給領域ＲＡの一部を含んでおり、好適には図５に示されるように、第２電流供給端子１４ｂに直接接続されている。
本実施の形態に係る磁気メモリセル１は、更に、磁化記録層１０の第１領域Ｒ１に接触するように形成された反強磁性層４５を備えている。図５の例では、反強磁性層４５は、磁化記録層１０の第１領域Ｒ１上に積層されている。反強磁性層４５の材料としては、ＰｔＭｎ、ＮｉＭｎ、ＩｒＭｎ、ＦｅＭｎ、ＮｉＯ、ＣｏＯなどを用いることができる。この反強磁性層４５の役割は、第１領域Ｒ１に交換バイアス磁界を印加し、第１領域Ｒ１の磁化方向を上記第１方向（例：−Ｚ方向）に固定することである。言い換えれば、磁化記録層１０のうち、反強磁性層４５との接触により磁化方向が第１方向に固定された領域が第１領域Ｒ１にほぼ相当する。磁化記録層１０の第２領域Ｒ２側には、反強磁性層が設けられていないことに留意されたい。
反強磁性層４５は、磁化記録層１０の下側に形成されてもよい。単純に考えると、反強磁性層４５の材料膜をまず成膜した後、その材料膜のパターニングを実施し、更にその後に、磁化記録層１０の材料膜を成膜するという工程が考えられる。しかしながら、その場合、反強磁性層４５と磁化記録層１０の成膜工程が連続して実施されないため、反強磁性層４５と磁化記録層１０との間の磁気的結合が十分にならないことが懸念される。そのため、図６Ａあるいは図６Ｂに示されるように、下地層４６を利用することが好適である。下地層４６は、反強磁性層４５の磁気特性を高め、反強磁性層４５と磁化記録層１０とのの磁気的結合を高める機能を有する材料（例えば、Ｔａ、ＮｉＦｅなど）で形成される。また、下地層４６は、図５における反強磁性層４５と同等の形状にパターニングされる。そのような下地層４６の形成後、反強磁性層４５と磁化記録層１０のそれぞれの材料膜が連続的に成膜される。下地層４６の形成後にエッチバックやＣＭＰなどの平坦化処理が実施された場合、断面形状は図６Ａのようになり、その平坦化処理が省略された場合、断面形状は図６Ｂのようになる。いずれの場合であっても、反強磁性層４５のうち、下地層４６上に形成された部分だけが有効な磁気特性を有する。そのため、図６Ａあるいは図６Ｂ中の反強磁性層４５は、図５で示された反強磁性層４５と実質的に同じ役割を果たすことができる。すなわち、下地層４６を利用することによって、反強磁性層４５と磁化記録層１０の連続成膜を確保しつつ、磁化記録層１０の一部（第１領域Ｒ１）だけに交換バイアス磁界を印加することが可能となる。
２．磁化記録層の初期化
次に、本実施の形態に係る磁化記録層１０に最初に磁壁を導入するための手法を説明する。このような磁壁導入処理は「初期化」と参照される。図７は、本実施の形態に係る磁化記録層１０の初期化方法を示す模式図である。尚、ピン層３０の保磁力は磁化記録層１０の保磁力よりも十分大きく、初期化過程でピン層３０の磁化方向は変化しないとする。
次に、本実施の形態に係る磁化記録層１０に最初に磁壁を導入するための手法を説明する。このような磁壁導入処理は「初期化」と参照される。図７は、本実施の形態に係る磁化記録層１０の初期化方法を示す模式図である。尚、ピン層３０の保磁力は磁化記録層１０の保磁力よりも十分大きく、初期化過程でピン層３０の磁化方向は変化しないとする。
ステップＳ１：
まず、膜面に垂直な第１方向（−Ｚ方向）の第１外部磁界Ｈｚ１が印加される。これにより、磁化記録層１０の全ての磁化方向が第１方向（−Ｚ方向）を向く。
まず、膜面に垂直な第１方向（−Ｚ方向）の第１外部磁界Ｈｚ１が印加される。これにより、磁化記録層１０の全ての磁化方向が第１方向（−Ｚ方向）を向く。
ステップＳ２：
次に、第１方向と逆の第２方向（＋Ｚ方向）の第２外部磁界Ｈｚ２が印加される。ここで、反強磁性層４５と接触している第１領域Ｒ１では、反強磁性層４５との交換結合のため、他の領域よりも磁化反転が起こりにくいことに留意されたい。従って、第２外部磁界Ｈｚ２の大きさを調整することにより、第１領域Ｒ１の磁化方向を反転させず、第１領域Ｒ１以外の領域の磁化方向だけを反転させることが可能である。あるいは、第２外部磁界Ｈｚ２の大きさを、ゼロから徐々に増加させていってもよい。いずれにせよ、磁化記録層１０のうち第１領域Ｒ１以外の領域の磁化方向が反転し、第２方向（＋Ｚ方向）を向く。その結果、第１領域Ｒ１と第１領域Ｒ１以外との間の第１境界Ｂ１に、磁壁ＤＷが形成される。すなわち、磁化記録層１０に磁壁ＤＷが導入される。
次に、第１方向と逆の第２方向（＋Ｚ方向）の第２外部磁界Ｈｚ２が印加される。ここで、反強磁性層４５と接触している第１領域Ｒ１では、反強磁性層４５との交換結合のため、他の領域よりも磁化反転が起こりにくいことに留意されたい。従って、第２外部磁界Ｈｚ２の大きさを調整することにより、第１領域Ｒ１の磁化方向を反転させず、第１領域Ｒ１以外の領域の磁化方向だけを反転させることが可能である。あるいは、第２外部磁界Ｈｚ２の大きさを、ゼロから徐々に増加させていってもよい。いずれにせよ、磁化記録層１０のうち第１領域Ｒ１以外の領域の磁化方向が反転し、第２方向（＋Ｚ方向）を向く。その結果、第１領域Ｒ１と第１領域Ｒ１以外との間の第１境界Ｂ１に、磁壁ＤＷが形成される。すなわち、磁化記録層１０に磁壁ＤＷが導入される。
ステップＳ３：
第２外部磁界Ｈｚ２の印加が停止すると、磁壁ＤＷは、第１境界Ｂ１の近傍に留まる。このとき磁壁ＤＷが第１境界Ｂ１上に留まらないのは、その第１境界Ｂ１が、図２で示された強磁性層同士の段差の場合と異なり、磁壁ＤＷを留めるための人工的なピンポテンシャルとはならないためである。
第２外部磁界Ｈｚ２の印加が停止すると、磁壁ＤＷは、第１境界Ｂ１の近傍に留まる。このとき磁壁ＤＷが第１境界Ｂ１上に留まらないのは、その第１境界Ｂ１が、図２で示された強磁性層同士の段差の場合と異なり、磁壁ＤＷを留めるための人工的なピンポテンシャルとはならないためである。
図８は、磁化記録層１０に磁性層ＭＡ（強磁性層あるいは反強磁性層）を積層した場合のピンポテンシャルを模式的に示している。磁化記録層１０のうち磁性層ＭＡが積層された領域の境界が、第１境界Ｂ１である。磁性層ＭＡが強磁性層の場合、その強磁性層からの漏洩磁界により、第１境界Ｂ１の位置はピンポテンシャルの極小点となる。しかしながら、磁性層ＭＡが反強磁性層の場合、漏洩磁界が無いため、第１境界Ｂ１でポテンシャル差は生ずるが、第１境界Ｂ１の位置はピンポテンシャルの極小点とはならない。従って、磁壁ＤＷが第１領域Ｒ１以外のどこに位置していても、エネルギー的には等価となる。但し、実際の磁化記録層１０には、パターニング時の端面のラフネス、格子欠陥の分布、結晶粒界などに起因するランダムなピンポテンシャルが存在する。そのため、第２外部磁界Ｈｚ２の印加が停止すると、磁壁ＤＷは、第１境界Ｂ１の近傍のローカルな極小点に落ち着くことになる。
以上に説明されたように、本実施の形態によれば、反強磁性層４５が磁化記録層１０の一部に接触するように設けられるため、磁化記録層１０の初期化を容易に実現することが可能となる。
３．データ書き込み／読み出し動作
次に、磁気メモリセル１に対するデータ書き込みを説明する。図９は、図５で示された磁気メモリセル１に対するデータ書込みを示している。
次に、磁気メモリセル１に対するデータ書き込みを説明する。図９は、図５で示された磁気メモリセル１に対するデータ書込みを示している。
ピン層３０は、トンネルバリヤ層３２を介して、磁化記録層１０の電流供給領域ＲＡに含まれる磁化反転領域１３に接続されている。より詳細には、ピン層３０は、強磁性層３４、非磁性層３１、及び強磁性層３３からなる積層構造を有しており、そのうち強磁性層３４がトンネルバリヤ層３２を介して磁化反転領域１３に接続されている。ＭＴＪの抵抗値、すなわち、記録データは、磁化反転領域１３と強磁性層３４の磁化方向が“平行”か“反平行”かに応じて変わる。例えば図９において、平行状態がデータ“０”に対応付けられており、反平行状態がデータ“１”に対応付けられている。データ“０”状態において、磁化反転領域１３の磁化方向は−Ｚ方向であり、磁壁ＤＷは第２境界Ｂ２に位置する。一方、データ“１”状態において、磁化反転領域１３の磁化方向は＋Ｚ方向であり、磁壁ＤＷは第１境界Ｂ１の近傍に位置する。
データ書き込みは、スピン注入を利用した磁壁移動方式で行われる。書き込み電流は、ＭＴＪを貫通する方向ではなく、磁化記録層１０内を平面的に流れる。その書き込み電流は、上記電流供給端子１４ａ、１４ｂを用いることにより磁化記録層１０に供給される。
データ“１”の書き込み時、第１書き込み電流ＩＷ１が、第１電流供給端子１４ａから電流供給領域ＲＡを通って第２電流供給端子１４ｂに流れる。この場合、磁化反転領域１３には、＋Ｚ方向の磁化を有する第２領域Ｒ２からスピン電子が注入される。注入された電子のスピンは、第２境界Ｂ２に存在する磁壁ＤＷを、第１電流供給端子１４ａの方向に駆動する。その結果、磁化反転領域１３の磁化方向は、＋Ｚ方向へスイッチする。磁壁ＤＷの移動は、典型的には、図８で示されたピンポテンシャルにより第１境界Ｂ１で停止する。そして、第１書き込み電流ＩＷ１の供給が停止すると、磁壁ＤＷは、第１境界Ｂ１の近傍の位置で安定する。
尚、第１書き込み電流ＩＷ１の大きさによっては、磁壁ＤＷは、第１領域Ｒ１の内部にまで駆動される場合もあり得る。しかしながら、この場合、交換エネルギーが損をする。また、第１書き込み電流ＩＷ１は電流供給領域ＲＡだけを流れるため、磁壁ＤＷが、電流供給領域ＲＡから逸脱することはない。つまり、磁壁ＤＷが、第１電流供給端子１４ａの位置を超える移動することはない。第１書き込み電流ＩＷ１がＯＦＦされた後、磁壁ＤＷが最終的にどの位置で留まるかは、交換エネルギー、ランダムなピンポテンシャルの大きさ、書き込み電流の大きさ、立ち上がり時間、立ち下がり時間などに依存する。磁壁ＤＷは、第１領域Ｒ１の内部に留まるかもしれないし、第１領域Ｒ１の外まで戻るかもしれない。いずれの場合であっても、磁壁ＤＷが第１電流供給端子１４ａの近傍のランダムなピンポテンシャルに留まる限り、書き込み／読み出し動作に支障はない。
一方、データ“０”の書き込み時、第２書き込み電流ＩＷ２が、第２電流供給端子１４ｂから電流供給領域ＲＡを通って第１電流供給端子１４ａに流れる。この場合、磁化反転領域１３には、−Ｚ方向の磁化を有する第１領域Ｒ１からスピン電子が注入される。注入された電子のスピンは、第１電流供給端子１４ａの近傍に存在する磁壁ＤＷを、第２電流供給端子１４ｂの方向に駆動する。その結果、磁化反転領域１３の磁化方向は、−Ｚ方向へスイッチする。第２書き込み電流ＩＷ２の供給が停止すると、磁壁ＤＷは、磁化記録層１０内のある位置で留まる。この磁壁ＤＷが留まる位置が、第２境界Ｂ２である。第２書き込み電流ＩＷ２は電流供給領域ＲＡだけを流れるため、磁壁ＤＷが、電流供給領域ＲＡから逸脱することはない。つまり、磁壁ＤＷが、第２電流供給端子１４ｂの位置を超えて移動することはない。このように、本実施の形態では、書き込み電流が電流供給端子を超えて流れないために磁壁の移動が制限されることを利用している。
図１０は、本実施の形態に係る磁気メモリセル１へのデータ書き込み時の書き込み電流パルスを示すグラフである。本実施の形態では、書き込み電流パルスの立ち下がり時間が、その立ち上がり時間より長くなるように設定されている。このような設定は、書き込み電流ＯＦＦ後に磁壁ＤＷを電流供給端子付近のランダムなポテンシャルに安定して落ち着かせるために有効である。それは、電流駆動による磁壁ＤＷの運動が、書き込み電流の時間変化に依存しているためである。すなわち、立ち下がり時間を長くすることは、電流駆動のエネルギーが散逸する割合を高め、磁壁ＤＷの運動が収束しやすくなる効果がある。
データの読み出しに関しては、次の通りである。データ読み出し時、読み出し電流は、ピン層３０と磁化反転領域１３との間を流れるように供給される。例えば、読み出し電流は、電流供給端子１４ａ、１４ｂのいずれかから、磁化反転領域１３及びトンネルバリヤ層３２を経由して、ピン層３０へ流れる。あるいは、読み出し電流は、ピン層３０から、トンネルバリヤ層３２及び磁化反転領域１３を経由して、電流供給端子１４ａ、１４ｂのいずれかへ流れる。その読み出し電流あるいは読み出し電位に基づいて、ＭＴＪの抵抗値が検出され、磁化反転領域１３の磁化方向がセンスされる。
４．効果
以上に説明されたように、本実施の形態によれば、磁壁移動型のＭＲＡＭにおいて、磁化記録層１０の一部に接触する反強磁性層４５が設けられる。このような簡単な構造により、磁化記録層１０に対する磁壁導入及び磁壁位置制御を容易に実現することが可能となる。
以上に説明されたように、本実施の形態によれば、磁壁移動型のＭＲＡＭにおいて、磁化記録層１０の一部に接触する反強磁性層４５が設けられる。このような簡単な構造により、磁化記録層１０に対する磁壁導入及び磁壁位置制御を容易に実現することが可能となる。
本実施の形態によれば、図１で示されたようなくびれ部を、磁化記録層１０に設ける必要は無い。その結果、素子の微細化及び高集積化が可能となる。また、図２で示されたような段差を、磁化記録層１０に設ける必要も無い。その結果、製造コストの増大が防止される。更に、図３及び図４で示された磁壁位置制御手法を採用する必要も無い。従って、垂直磁気異方性を有する磁化記録層１０において、磁壁位置を良好に制御することが可能となる。
また、図８で示されたように、磁化記録層１０上に反強磁性層４５が形成される場合、反強磁性層４５からの漏洩磁界が無くなる。漏洩磁界は、磁化記録層１０における磁壁移動に影響を及ぼす恐れがある。書き込み特性の観点から言えば、漏洩磁界が防止される本実施の形態に係る構成が好適である。
５．変形例
本実施の形態に係る磁気メモリセル１は、様々な変形が可能である。以下、様々な変形例を説明する。上述の構成と同様の構成には同じ符号が付され、重複する説明は適宜省略される。
本実施の形態に係る磁気メモリセル１は、様々な変形が可能である。以下、様々な変形例を説明する。上述の構成と同様の構成には同じ符号が付され、重複する説明は適宜省略される。
５−１．第１の変形例
図１１は、第１の変形例を示している。第１の変形例では、磁化記録層１０の一部が、他の部分より幅広に形成されている。そして、その幅広の部分が、上述の第２領域Ｒ２として用いられる。幅広の第２領域Ｒ２は、磁化反転領域１３と第２境界Ｂ２を挟んで隣接している。磁化記録層１０中を書き込み電流が流れるとき、幅広の第２領域Ｒ２での電流密度は、隣接する磁化反転領域１３での電流密度よりも小さくなる。その結果、磁壁ＤＷは、第２領域Ｒ２に侵入しにくくなる。つまり、磁壁ＤＷは、第２領域Ｒ２と隣接領域との間の第２境界Ｂ２で確実に停止するようになる。これにより、磁壁ＤＷの位置制御がより精密となる。
図１１は、第１の変形例を示している。第１の変形例では、磁化記録層１０の一部が、他の部分より幅広に形成されている。そして、その幅広の部分が、上述の第２領域Ｒ２として用いられる。幅広の第２領域Ｒ２は、磁化反転領域１３と第２境界Ｂ２を挟んで隣接している。磁化記録層１０中を書き込み電流が流れるとき、幅広の第２領域Ｒ２での電流密度は、隣接する磁化反転領域１３での電流密度よりも小さくなる。その結果、磁壁ＤＷは、第２領域Ｒ２に侵入しにくくなる。つまり、磁壁ＤＷは、第２領域Ｒ２と隣接領域との間の第２境界Ｂ２で確実に停止するようになる。これにより、磁壁ＤＷの位置制御がより精密となる。
磁壁ＤＷの移動を停止させる観点からは、第２領域Ｒ２の幅は、少なくとも第２境界Ｂ２において広くなっていればよい。つまり、第２境界Ｂ２での第２領域Ｒ２の幅が、その第２境界Ｂ２での磁化反転領域１３の幅よりも大きければよい。これにより、書き込み電流の電流密度は、第２境界Ｂ２を挟んで磁化反転領域１３から第２領域Ｒ２に向かって減少し、磁壁移動は、第２境界Ｂ２で停止することになる。第２領域Ｒ２の幅は、第２境界Ｂ２から外側に向かうにつれて、狭くなってもよいし、より広くなってもよい。
５−２．第２の変形例
図１２は、第２の変形例を示している。第２の変形例では、第１の変形例と同様に、第１領域Ｒ１が磁化反転領域１３よりも幅広に形成されている。つまり、第１領域Ｒ１は、磁化反転領域１３と第１境界Ｂ１を挟んで隣接しており、第１境界Ｂ１での第１領域Ｒ１の幅が、その第１境界Ｂ１での磁化反転領域１３の幅よりも大きい。これにより、書き込み電流の電流密度は、第１境界Ｂ１を挟んで磁化反転領域１３から第１領域Ｒ１に向かって減少し、磁壁移動は、第１境界Ｂ１で確実に停止することになる。第１領域Ｒ１の幅は、第１境界Ｂ１から外側に向かうにつれて、狭くなってもよいし、より広くなってもよい。また、第２領域Ｒ２の幅は図５の場合と同じで、第１領域Ｒ１だけが幅広に形成されていてもよい。
図１２は、第２の変形例を示している。第２の変形例では、第１の変形例と同様に、第１領域Ｒ１が磁化反転領域１３よりも幅広に形成されている。つまり、第１領域Ｒ１は、磁化反転領域１３と第１境界Ｂ１を挟んで隣接しており、第１境界Ｂ１での第１領域Ｒ１の幅が、その第１境界Ｂ１での磁化反転領域１３の幅よりも大きい。これにより、書き込み電流の電流密度は、第１境界Ｂ１を挟んで磁化反転領域１３から第１領域Ｒ１に向かって減少し、磁壁移動は、第１境界Ｂ１で確実に停止することになる。第１領域Ｒ１の幅は、第１境界Ｂ１から外側に向かうにつれて、狭くなってもよいし、より広くなってもよい。また、第２領域Ｒ２の幅は図５の場合と同じで、第１領域Ｒ１だけが幅広に形成されていてもよい。
５−３．第３の変形例
図１３は、第３の変形例を示している。第３の変形例では、トンネルバリヤ層３２が、磁化記録層１０と直接接触していない。その代わり、トンネルバリヤ層３２は、磁化記録層１０とは異なる強磁性層であるセンサー層３９と接触している。つまり、ピン層３０は、トンネルバリヤ層３２を介してセンサー層３９に接続されており、それらピン層３０、トンネルバリヤ層３２、及びセンサー層３９によりＭＴＪが形成されている。センサー層３９の磁化方向は反転可能であり、センサー層３９は、一般的なＭＲＡＭの磁化自由層（フリー層）の役割を果たす。このセンサー層３９は、分離金属層３８を介して磁化記録層１０に電気的に接続されている。
図１３は、第３の変形例を示している。第３の変形例では、トンネルバリヤ層３２が、磁化記録層１０と直接接触していない。その代わり、トンネルバリヤ層３２は、磁化記録層１０とは異なる強磁性層であるセンサー層３９と接触している。つまり、ピン層３０は、トンネルバリヤ層３２を介してセンサー層３９に接続されており、それらピン層３０、トンネルバリヤ層３２、及びセンサー層３９によりＭＴＪが形成されている。センサー層３９の磁化方向は反転可能であり、センサー層３９は、一般的なＭＲＡＭの磁化自由層（フリー層）の役割を果たす。このセンサー層３９は、分離金属層３８を介して磁化記録層１０に電気的に接続されている。
本変形例によれば、センサー層３９が、磁化記録層１０の電流供給領域ＲＡに含まれる磁化反転領域１３と磁気的に結合している。すなわち、磁化反転領域１３の磁化方向は、センサー層３９の磁化方向に反映される。磁化反転領域１３の磁化方向が反転すると、それに応じて、センサー層３９の磁化方向も反転する。従って、ＭＴＪを用いてセンサー層３９の磁化状態をセンスすることは、磁化記録層１０の磁化反転領域１３の磁化状態をセンスすることを意味する。つまり、本変形例では、磁化反転領域１３と磁気的に結合したセンサー層３９を用いることにより、磁化反転領域１３の磁化状態が間接的にセンスされる。
本変形例において、ピン層３０とセンサー層３９は、磁化記録層１０と同様に垂直磁気異方性を有していてもよい。あるいは、ピン層３０とセンサー層３９は、面内磁気異方性を有していてもよい。面内磁気異方性の場合、ピン層３０とセンサー層３９は、それぞれ面内方向の磁化を有することになる。但し、面内磁気異方性の場合、磁化反転領域１３の磁化方向をセンサー層３９の磁化方向に反映させるために、センサー層３９の重心を、磁化反転領域１３の重心からずらす必要がある。図１３の例では、センサー層３９とピン層３０が、磁化記録層１０からＹ方向にオフセットした位置に形成されている。つまり、センサー層３９とピン層３０は、部分的にだけ磁化反転領域１３（電流供給領域ＲＡ）とオーバーラップするように形成されている。
本変形例では、データ読み出し時に用いられるＭＴＪ（ピン層３０、センサー層３９）が、書き込み電流が流れる磁化記録層１０から分離されている。すなわち、読み出し特性に寄与するＭＴＪが、書き込み特性に寄与する磁化記録層１０から分離されている。従って、読み出し特性と書き込み特性をそれぞれ独立して最適化することができ、好適である。
６．ＭＲＡＭの構成
図１４は、本実施の形態に係るＭＲＡＭの構成の一例を示している。図１４において、ＭＲＡＭ６０は、複数の磁気メモリセル１がマトリックス状に配置されたメモリセルアレイ６１を有している。このメモリセルアレイ６１は、データの記録に用いられる磁気メモリセル１と共に、データ読み出しの際に参照されるリファレンスセル１ｒを含んでいる。リファレンスセル１ｒの構造は、磁気メモリセル１と同じである。
図１４は、本実施の形態に係るＭＲＡＭの構成の一例を示している。図１４において、ＭＲＡＭ６０は、複数の磁気メモリセル１がマトリックス状に配置されたメモリセルアレイ６１を有している。このメモリセルアレイ６１は、データの記録に用いられる磁気メモリセル１と共に、データ読み出しの際に参照されるリファレンスセル１ｒを含んでいる。リファレンスセル１ｒの構造は、磁気メモリセル１と同じである。
各磁気メモリセル１は、図５で例示された磁気抵抗素子に加え、選択トランジスタＴＲ１、ＴＲ２を有している。選択トランジスタＴＲ１のソース／ドレインの一方は、第１電流供給端子１４ａに接続され、他方は第１ビット線ＢＬ１に接続されている。選択トランジスタＴＲ２のソース／ドレインの一方は、第２電流供給端子１４ｂに接続され、他方は第２ビット線ＢＬ２に接続されている。選択トランジスタＴＲ１、ＴＲ２のゲートはワード線ＷＬに接続されている。磁気抵抗素子のピン層３０は、配線を介してグランド線、及び、初期化用電源に接続されている。
ワード線ＷＬは、Ｘセレクタ６２に接続されている。Ｘセレクタ６２は、データの書き込み・読み出しにおいて、対象メモリセル１ｓにつながるワード線ＷＬを選択ワード線ＷＬｓとして選択する。第１ビット線ＢＬ１はＹ側電流終端回路６４に接続されており、第２ビット線ＢＬ２はＹセレクタ６３に接続されている。Ｙセレクタ６３は、対象メモリセル１ｓにつながる第２ビット線ＢＬ２を選択第２ビット線ＢＬ２ｓとして選択する。Ｙ側電流終端回路６４は、対象メモリセル１ｓにつながる第１ビット線ＢＬ１を選択第１ビット線ＢＬ１ｓとして選択する。
Ｙ側電流源回路６５は、データ書き込み時、選択第２ビット線ＢＬ２ｓに対し、所定の書き込み電流（ＩＷ１，ＩＷ２）の供給又は引き込みを行う。Ｙ側電源回路６６は、データ書き込み時、Ｙ側電流終端回路６４に所定の電圧を供給する。その結果、書き込み電流（ＩＷ１，ＩＷ２）は、Ｙセレクタ６３へ流れ込む、あるいは、Ｙセレクタ６３から流れ出す。これらＸセレクタ６２、Ｙセレクタ６３、Ｙ側電流終端回路６４、Ｙ側電流源回路６５、及びＹ側電源回路６６は、磁気メモリセル１に書き込み電流ＩＷ１，ＩＷ２を供給するための「書き込み電流供給回路」を構成している。
データ読み出し時、第１ビット線ＢＬ１は“Ｏｐｅｎ”に設定される。読み出し電流負荷回路６７は、選択第２ビット線ＢＬ２ｓに所定の読み出し電流を流す。また、読み出し電流負荷回路６７は、リファレンスセル１ｒにつながるリファレンス第２ビット線ＢＬ２ｒに所定の電流を流す。センスアンプ６８は、リファレンス第２ビット線ＢＬ２ｒの電位と選択第２ビット線ＢＬ２ｓの電位の差に基づいて、対象メモリセル１ｓからデータを読み出し、そのデータを出力する。
以上、本発明の実施の形態が添付の図面を参照することにより説明された。但し、本発明は、上述の実施の形態に限定されず、要旨を逸脱しない範囲で当業者により適宜変更され得る。
本出願は、２００８年７月１５日に出願された日本国特許出願２００８−１８３７０３を基礎とする優先権を主張し、その開示の全てをここに取り込む。
Claims (10)
- 磁壁移動型の磁気ランダムアクセスメモリであって、
垂直磁気異方性を有する強磁性層である磁化記録層と、
前記磁化記録層に電流を供給するために前記磁化記録層に接続された一組の電流供給端子と、
前記磁化記録層のうち第１領域に接触する反強磁性層と
を備え、
前記第１領域は、前記磁化記録層のうち前記一組の電流供給端子の間の電流供給領域の一部を含んでおり、
前記磁化記録層は、磁化方向が前記第１領域の反対である第２領域を含み、
前記第２領域に接触する反強磁性層が積層されない
磁気ランダムアクセスメモリ。 - 請求項１に記載の磁気ランダムアクセスメモリであって、
前記一組の電流供給端子は、第１電流供給端子と第２電流供給端子を含んでおり、
前記第１電流供給端子は、前記第１領域に接続されている
磁気ランダムアクセスメモリ。 - 請求項２に記載の磁気ランダムアクセスメモリであって、
前記第１領域は、前記磁化記録層の他の領域と第１境界を挟んで隣接しており、
前記第１境界での前記第１領域の幅は、前記第１境界での前記他の領域の幅よりも大きい
磁気ランダムアクセスメモリ。 - 請求項２又は３に記載の磁気ランダムアクセスメモリであって、
前記第２電流供給端子は、前記第２領域に接続されている
磁気ランダムアクセスメモリ。 - 請求項４に記載の磁気ランダムアクセスメモリであって、
前記第２領域は、前記磁化記録層の他の領域と第２境界を挟んで隣接しており、
前記第２境界での前記第２領域の幅は、前記第２境界での前記他の領域の幅よりも大きい
磁気ランダムアクセスメモリ。 - 請求項１乃至５のいずれか一項に記載の磁気ランダムアクセスメモリであって、
更に、磁化方向が変化しない強磁性層であるピン層を備え、
前記ピン層は、非磁性層を介して、前記磁化記録層の前記電流供給領域に接続されている
磁気ランダムアクセスメモリ。 - 請求項１乃至５のいずれか一項に記載の磁気ランダムアクセスメモリであって、
更に、
磁化方向が変化しない強磁性層であるピン層と、
非磁性層を介して前記ピン層に接続された強磁性層であるセンサー層を
備え、
前記センサー層は、前記磁化記録層の前記電流供給領域と磁気的に結合している
磁気ランダムアクセスメモリ。 - 請求項７に記載の磁気ランダムアクセスメモリであって、
前記センサー層及び前記ピン層は、面内磁気異方性を有し、前記電流供給領域と部分的にオーバーラップしている
磁気ランダムアクセスメモリ。 - 磁壁移動型の磁気ランダムアクセスメモリの初期化方法であって、
前記磁気ランダムアクセスメモリは、
垂直磁気異方性を有する強磁性層である磁化記録層と、
前記磁化記録層に電流を供給するために前記磁化記録層に接続された一組の電流供給端子と、
前記磁化記録層のうち第１領域に接触する反強磁性層と
を備え、
前記第１領域は、前記磁化記録層のうち前記一組の電流供給端子の間の電流供給領域の一部を含んでおり、
前記磁化記録層は、磁化方向が前記第１領域の反対である第２領域を含み、
前記第２領域に接触する反強磁性層が積層されず、
前記初期化方法は、
膜面に垂直な第１方向の第１外部磁界を印加して、前記磁化記録層の磁化方向を前記第１方向に向けるステップと、
前記第１方向と逆の第２方向の第２外部磁界を印加して、前記磁化記録層のうち前記第１領域以外の領域の磁化方向を前記第２方向に向けるステップと
を含む
磁気ランダムアクセスメモリの初期化方法。 - 垂直磁気異方性を有する強磁性層である磁化記録層と、前記磁化記録層に電流を印加するための一組の電流供給端子と、前記磁化記録層のうち前記一組の電流供給端子の間の電流供給領域の一部を含む第１領域に接触する反強磁性層とを備え、前記磁化記録層のうち磁化方向が前記第１領域の反対である第２領域には接触する反強磁性層が積層されない磁壁移動型の磁気ランダムアクセスメモリにおいて、書込み電流パルスの立ち下がり時間を立ち上がり時間より長くしたことを特徴とする磁気ランダムアクセスメモリの書き込み方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010520823A JP5545213B2 (ja) | 2008-07-15 | 2009-07-02 | 磁気ランダムアクセスメモリ及びその初期化方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008183703 | 2008-07-15 | ||
| JP2008183703 | 2008-07-15 | ||
| PCT/JP2009/062083 WO2010007893A1 (ja) | 2008-07-15 | 2009-07-02 | 磁気ランダムアクセスメモリ及びその初期化方法 |
| JP2010520823A JP5545213B2 (ja) | 2008-07-15 | 2009-07-02 | 磁気ランダムアクセスメモリ及びその初期化方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2010007893A1 JPWO2010007893A1 (ja) | 2012-01-05 |
| JP5545213B2 true JP5545213B2 (ja) | 2014-07-09 |
Family
ID=41550300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010520823A Active JP5545213B2 (ja) | 2008-07-15 | 2009-07-02 | 磁気ランダムアクセスメモリ及びその初期化方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8625327B2 (ja) |
| JP (1) | JP5545213B2 (ja) |
| WO (1) | WO2010007893A1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5483025B2 (ja) * | 2009-01-30 | 2014-05-07 | 日本電気株式会社 | 磁気メモリ素子、磁気メモリ |
| US9093139B2 (en) | 2011-04-08 | 2015-07-28 | Iii Holdings 1, Llc | Counterbalanced-switch MRAM |
| US9799822B2 (en) * | 2011-05-20 | 2017-10-24 | Nec Corporation | Magnetic memory element and magnetic memory |
| US8565012B1 (en) | 2011-06-06 | 2013-10-22 | Magsil Corporation | Magnetic enhancement layer in memory cell |
| US8923039B2 (en) | 2012-11-06 | 2014-12-30 | International Business Machines Corporation | Multiple bit nonvolatile memory based on current induced domain wall motion in a nanowire magnetic tunnel junction |
| JP6219200B2 (ja) | 2014-02-27 | 2017-10-25 | 株式会社東芝 | 磁気装置 |
| WO2017183573A1 (ja) * | 2016-04-21 | 2017-10-26 | Tdk株式会社 | 磁壁利用型アナログメモリ素子および磁壁利用型アナログメモリ |
| US10553299B2 (en) * | 2017-04-14 | 2020-02-04 | Tdk Corporation | Magnetic domain wall type analog memory element, magnetic domain wall type analog memory, nonvolatile logic circuit, and magnetic neuro-element |
| CN109643690B (zh) | 2017-04-14 | 2023-08-29 | Tdk株式会社 | 磁壁利用型模拟存储元件、磁壁利用型模拟存储器、非易失性逻辑电路及磁神经元件 |
| CN111613721B (zh) * | 2019-02-22 | 2023-08-01 | Tdk株式会社 | 磁畴壁移动元件和磁记录阵列 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03238688A (ja) * | 1990-02-16 | 1991-10-24 | Nec Corp | 磁気記憶素子の書込方法 |
| JP2006073930A (ja) * | 2004-09-06 | 2006-03-16 | Canon Inc | 磁壁移動を利用した磁気抵抗効果素子の磁化状態の変化方法及び該方法を用いた磁気メモリ素子、固体磁気メモリ |
| JP2007103663A (ja) * | 2005-10-04 | 2007-04-19 | Toshiba Corp | 磁気素子、記録再生素子、論理演算素子および論理演算器 |
| WO2008068967A1 (ja) * | 2006-12-06 | 2008-06-12 | Nec Corporation | 磁気ランダムアクセスメモリ及びその製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003078185A (ja) | 2001-09-03 | 2003-03-14 | Nec Corp | 強磁性トンネル接合構造及びその製造方法並びに該強磁性トンネル接合を用いた磁気メモリ |
| US6834005B1 (en) | 2003-06-10 | 2004-12-21 | International Business Machines Corporation | Shiftable magnetic shift register and method of using the same |
| JP2005093488A (ja) | 2003-09-12 | 2005-04-07 | Sony Corp | 磁気抵抗効果素子とその製造方法、および磁気メモリ装置とその製造方法 |
| JP4413603B2 (ja) | 2003-12-24 | 2010-02-10 | 株式会社東芝 | 磁気記憶装置及び磁気情報の書込み方法 |
| US8331140B2 (en) | 2004-01-15 | 2012-12-11 | Japan Science And Technology Agency | Current injection magnetic domain wall moving element |
| JP2006287081A (ja) * | 2005-04-04 | 2006-10-19 | Fuji Electric Holdings Co Ltd | スピン注入磁区移動素子およびこれを用いた装置 |
| JP2006303159A (ja) | 2005-04-20 | 2006-11-02 | Fuji Electric Holdings Co Ltd | スピン注入磁区移動素子およびこれを用いた装置 |
| JP2007201059A (ja) | 2006-01-25 | 2007-08-09 | Toshiba Corp | 磁気素子、磁気記録装置及び書き込み方法 |
| US7626856B2 (en) * | 2006-03-20 | 2009-12-01 | Fuji Electric Device Technology Co., Ltd. | Magnetic recording element |
| KR100745767B1 (ko) | 2006-07-25 | 2007-08-02 | 삼성전자주식회사 | 자구벽 이동을 이용한 반도체 장치 |
| US7869266B2 (en) * | 2007-10-31 | 2011-01-11 | Avalanche Technology, Inc. | Low current switching magnetic tunnel junction design for magnetic memory using domain wall motion |
-
2009
- 2009-07-02 JP JP2010520823A patent/JP5545213B2/ja active Active
- 2009-07-02 WO PCT/JP2009/062083 patent/WO2010007893A1/ja active Application Filing
- 2009-07-02 US US13/054,577 patent/US8625327B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03238688A (ja) * | 1990-02-16 | 1991-10-24 | Nec Corp | 磁気記憶素子の書込方法 |
| JP2006073930A (ja) * | 2004-09-06 | 2006-03-16 | Canon Inc | 磁壁移動を利用した磁気抵抗効果素子の磁化状態の変化方法及び該方法を用いた磁気メモリ素子、固体磁気メモリ |
| JP2007103663A (ja) * | 2005-10-04 | 2007-04-19 | Toshiba Corp | 磁気素子、記録再生素子、論理演算素子および論理演算器 |
| WO2008068967A1 (ja) * | 2006-12-06 | 2008-06-12 | Nec Corporation | 磁気ランダムアクセスメモリ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2010007893A1 (ja) | 2010-01-21 |
| US8625327B2 (en) | 2014-01-07 |
| US20110116306A1 (en) | 2011-05-19 |
| JPWO2010007893A1 (ja) | 2012-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5545213B2 (ja) | 磁気ランダムアクセスメモリ及びその初期化方法 | |
| JP5338666B2 (ja) | 磁壁ランダムアクセスメモリ | |
| JP3863536B2 (ja) | 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法 | |
| JP5488465B2 (ja) | 磁気ランダムアクセスメモリ、並びに磁気ランダムアクセスメモリの初期化方法及び書き込み方法 | |
| JP5366014B2 (ja) | 磁気ランダムアクセスメモリ及びその初期化方法 | |
| JP5201539B2 (ja) | 磁気ランダムアクセスメモリ | |
| US7848137B2 (en) | MRAM and data read/write method for MRAM | |
| JP5299735B2 (ja) | 磁壁ランダムアクセスメモリ | |
| JP5459227B2 (ja) | 磁気メモリ素子及び磁気ランダムアクセスメモリ | |
| JP5257831B2 (ja) | 磁気ランダムアクセスメモリ、及びその初期化方法 | |
| JP5472820B2 (ja) | 磁気抵抗素子、ｍｒａｍ及び磁気抵抗素子の初期化方法 | |
| JP5278769B2 (ja) | 磁気記録装置及び磁化固定方法 | |
| JP5360600B2 (ja) | 磁気ランダムアクセスメモリ、及び、磁気ランダムアクセスメモリの初期化方法 | |
| US20210074910A1 (en) | Magnetoresistive effect element and magnetic memory | |
| JP5201538B2 (ja) | 磁気ランダムアクセスメモリ | |
| JP5445029B2 (ja) | 磁気抵抗素子、及び磁壁ランダムアクセスメモリ | |
| JP2002353417A (ja) | 磁気抵抗効果素子および磁気メモリ装置 | |
| JP5472821B2 (ja) | 磁気抵抗素子の初期化方法、及び磁気抵抗素子 | |
| JP2002353418A (ja) | 磁気抵抗効果素子および磁気メモリ装置 | |
| JP2005268289A (ja) | 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120604 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130815 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131011 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140415 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140428 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5545213 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |