JP3863536B2 - 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法 - Google Patents

磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法 Download PDF

Info

Publication number
JP3863536B2
JP3863536B2 JP2004146441A JP2004146441A JP3863536B2 JP 3863536 B2 JP3863536 B2 JP 3863536B2 JP 2004146441 A JP2004146441 A JP 2004146441A JP 2004146441 A JP2004146441 A JP 2004146441A JP 3863536 B2 JP3863536 B2 JP 3863536B2
Authority
JP
Japan
Prior art keywords
layer
recording layer
magnetization
write
random access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004146441A
Other languages
English (en)
Other versions
JP2005327988A (ja
Inventor
嘉晃 福住
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004146441A priority Critical patent/JP3863536B2/ja
Priority to US10/899,057 priority patent/US6970376B1/en
Publication of JP2005327988A publication Critical patent/JP2005327988A/ja
Application granted granted Critical
Publication of JP3863536B2 publication Critical patent/JP3863536B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Thin Magnetic Films (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、磁気抵抗素子を備えた磁気ランダムアクセスメモリ（ＭＲＡＭ：Magnetic Random Access Memory）及びその磁気ランダムアクセスメモリのデータ書き込み方法に関する。
近年、半導体メモリの一種として、トンネル磁気抵抗（ＴＭＲ：Tunnel Magneto-resistance）効果を利用した磁気ランダムアクセスメモリ（ＭＲＡＭ：Magnetic Random Access Memory）が提案されている。
このＭＲＡＭのメモリセルでは、ビット線とワード線との交点に、情報記憶素子としてのＭＴＪ(Magnetic Tunneling Junction)素子が設けられている。そして、データを書き込む場合は、選択ビット線及び選択ワード線にそれぞれ電流を流し、これらの電流による合成磁界で選択ビット線及び選択ワード線の交点に位置する選択セルのＭＴＪ素子にデータが書き込まれる。一方、データを読み出す場合は、選択セルのＭＴＪ素子に読み出し電流を流し、このＭＴＪ素子の磁化状態の抵抗変化によって“１”、“０”データが読み出される。
このようなＭＲＡＭにおいて、データ書き込みの際、選択ビット線及び選択ワード線の一方により選択された半選択セルにまで書き込み電流磁界が影響を及ぼしてしまい、半選択セルに誤書き込みが生じるというディスターブ問題が発生することがある。このディスターブ問題を回避することは、ＭＲＡＭ開発の最重要課題の一つであると考えられている。しかし、ＭＴＪ素子の形状等はアステロイド特性に敏感に影響するため、素子の微細化によりアステロイド特性への影響はさらに大きくなってしまう。このため、微細化とともに半選択セルの誤書き込みが増加し、ディスターブ問題が深刻化する可能性がある。このような問題を回避するためには、半選択セルに誤書き込みが生じないように書き込み電流を大きくする必要が出てきてしまう。尚、弱結合させた積層記録層を用いたトグル方式のＭＲＡＭがあるが、この方式でも、書き込み電流値が大きくなってしまう。
本発明は、書き込み電流の低減を図ることが可能な磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法を提供する。
本発明は、前記課題を解決するために以下に示す手段を用いている。
本発明の第１の視点による磁気ランダムアクセスメモリは、第１の方向に延在された第１の書き込み配線と、前記第１の方向と異なる第２の方向に延在された第２の書き込み配線と、前記第１及び第２の書き込み配線間の前記第１及び第２の書き込み配線の交点に設けられた磁気抵抗素子と、前記第１の書き込み配線の前記磁気抵抗素子と対向する面と反対側の面及び両側面に設けられ、磁性層で形成された第１のヨーク層と、前記第２の書き込み配線の前記磁気抵抗素子と対向する面と反対側の面及び両側面に設けられ、磁性層で形成された第２のヨーク層とを具備する磁気ランダムアクセスメモリであって、前記磁気抵抗素子は、強磁性体で形成され、第１の面と第２の面とを備え、無通電時に前記第１又は第２の方向を向く磁化容易軸を有する記録層と、前記記録層の前記第１の面側に設けられ、無通電時に前記第１の方向と平行に磁化が向く強磁性体で形成され、前記記録層に磁歪による第１の応力を与える第１の強磁性層と、前記記録層の前記第２の面側に設けられ、無通電時に前記第２の方向と平行に磁化が向く強磁性体で形成され、前記記録層に磁歪による第２の応力を与える第２の強磁性層と、前記記録層と前記第１の強磁性層との間に設けられた第１の非磁性層と、前記記録層の前記第２の強磁性層との間に設けられた第２の非磁性層とを有する。
本発明の第２の視点による磁気ランダムアクセスメモリのデータ書き込み方法は、第１の方向に延在された第１の書き込み配線と、前記第１の方向と異なる第２の方向に延在された第２の書き込み配線と、前記第１及び第２の書き込み配線間の前記第１及び第２の書き込み配線の交点に設けられた磁気抵抗素子と、前記第１の書き込み配線の前記磁気抵抗素子と対向する面と反対側の面及び両側面に設けられ、磁性層で形成された第１のヨーク層と、前記第２の書き込み配線の前記磁気抵抗素子と対向する面と反対側の面及び両側面に設けられ、磁性層で形成された第２のヨーク層とを具備する磁気ランダムアクセスメモリであって、前記磁気抵抗素子は、強磁性体で形成され、第１の面と第２の面とを備え、無通電時に前記第１又は第２の方向を向く磁化容易軸を有する記録層と、前記記録層の前記第１の面側に設けられ、無通電時に前記第１の方向と平行に磁化が向く強磁性体で形成され、前記記録層に磁歪による第１の応力を与える第１の強磁性層と、前記記録層の前記第２の面側に設けられ、無通電時に前記第２の方向と平行に磁化が向く強磁性体で形成され、前記記録層に磁歪による第２の応力を与える第２の強磁性層と、前記記録層と前記第１の強磁性層との間に設けられた第１の非磁性層と、前記記録層の前記第２の強磁性層との間に設けられた第２の非磁性層とを有し、前記磁気抵抗素子にデータを書き込む際、前記第１及び第２の書き込み配線に第１及び第２の書き込み電流をそれぞれ流すことで、前記第１及び第２の書き込み電流により第１及び第２の磁界がそれぞれ発生し、前記第１及び第２の磁界が前記第１及び第２の強磁性層にそれぞれ印加することで、前記第１及び第２の強磁性層の前記磁化がそれぞれ回転し、前記第１及び第２の強磁性層の前記磁化がそれぞれ回転することで生じた磁歪による前記第１及び第２の応力が前記記録層に与えられることで、前記記録層の磁化が回転する。
本発明によれば、書き込み電流の低減を図ることが可能な磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法を提供できる。
本発明の実施の形態を以下に図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
［第１の実施形態］
第１の実施形態は、ＭＴＪ（Magnetic Tunnel Junction）素子の記録層の上下に非磁性層を介して強磁性層をそれぞれ設け、強磁性層の磁歪を記録層に伝えるといった磁歪相互作用でトグル書き込みを行うものである。
（１）構造
図１は、本発明の第１の実施形態に係る磁気ランダムアクセスメモリの概略的な平面図を示す。図２は、図１のII−II線に沿った磁気ランダムアクセスメモリの断面図を示す。図３は、本発明の第１の実施形態に係わる磁気ランダムアクセスメモリにおける各層の磁化方向の図を示す。以下に、第１の実施形態に係る磁気ランダムアクセスメモリの構造について説明する。
図１及び図２に示すように、メモリセルは、書き込み及び読み出し配線として機能するビット線（ＢＬ）１１がＹ方向に延在され、書き込み配線として機能するワード線（ＷＬ）１２がＸ方向に延在され、マトリックス形状になっている。ビット線１１及びワード線１２間のビット線１１及びワード線１２の交点であるＰ領域には、磁気抵抗素子であるＭＴＪ素子１０の少なくとも一部１０ｂが設けられている。そして、ＭＴＪ素子１０の一端はビット線１１と電気的に接続され、ＭＴＪ素子１０の他端は下部電極層１３と電気的に接続されている。下部電極層１３は、コンタクト１４を介して、読み出し用のスイッチング素子であるＭＯＳＦＥＴ１５に電気的に接続されている。このＭＯＳＦＥＴ１５のゲート電極は読み出しワード線として機能する。
ＭＴＪ素子１０は、上部強磁性層３０と、非磁性層３１と、記録層（フリー層）３２と、トンネルバリア層（非磁性層）３３と、第１の固定層（ピン層）３４と、反強磁性層３５と、第２の固定層３６と、非磁性層３７と、下部強磁性層３８とで形成されている。そして、ＭＴＪ素子１０は、第１の部分１０ａと第２の部分１０ｂと第３の部分１０ｃとからなる。第１の部分１０ａは、上部強磁性層３０で構成され、第２の部分１０ｂは、非磁性層３１と記録層３２とで構成され、第３の部分１０ｃは、トンネルバリア層３３と第１の固定層３４と反強磁性層３５と第２の固定層３６と非磁性層３７と下部強磁性層３８とで構成されている。このようなＭＴＪ素子１０では、記録層３２と上部強磁性層３０との間には非磁性層３１が設けられ、記録層３２と下部強磁性層３８との間には非磁性層３３，３７が設けられている。
ビット線１１及びワード線１２の周囲の少なくとも一部は、磁性層からなる第１及び第２のヨーク層２１，２２でそれぞれ囲まれている。例えば、第１のヨーク層２１は、ビット線１１の上面（ビット線１１のＭＴＪ素子１０に対向する面と反対側の面）と、ビット線１１の両側面とに形成されている。第２のヨーク層２２は、ワード線１２の下面（ワード線１２のＭＴＪ素子１０に対向する面と反対側の面）と、ワード線１２の両側面とに形成されている。そして、第１及び第２のヨーク層２１，２２は、長手方向（Ｙ方向）に向く磁化容易軸を有しており、この磁化容易軸は一軸異方性の特性を有する。
このようなメモリセルでは、記録層３２、上部強磁性層３０及び下部強磁性層３８が大きな絶対値の磁歪定数を有することで、磁歪相互作用を用いたデータ書き込みを行う。ここで、磁歪定数の絶対値は、例えば１０−６以上である。また、磁歪定数には正負があり、磁歪定数が正の場合は引っ張り応力（ストレス）がかかった方向に磁化が向き易く、磁歪定数が負の場合は引っ張り応力がかかった方向に対して９０°回転した方向に磁化が向き易い。
磁歪相互作用によるデータ書き込みでは、上部強磁性層３０に生じた磁歪による第１の応力を記録層３２に伝え、さらに、下部強磁性層３８に生じた磁歪による第２の応力も記録層３２に伝える。この際、第１及び第２の応力は、同程度の大きさであることが望ましい。
また、記録層３２の磁化を上記第１及び第２の応力により回転させ易くするために、上部強磁性層３０の膜厚Ｔ１、下部強磁性層３８の膜厚Ｔ２、記録層３２の膜厚Ｔ３は、式（１）の関係を満たすことが望ましい。
Ｔ１，Ｔ２＞Ｔ３…（１）
また、記録層３２の一軸異方性によるエネルギーＡと上記第１及び第２の応力による合成エネルギーＢとの比は、式（２）の関係を満たすのが望ましい。このエネルギーの大きさは、記録層３２及び非磁性層３１，３３，３７の材料や膜厚を変化させることで調整できる。
エネルギーＡ：エネルギーＢ＝１：２…（２）
また、上部強磁性層３０及び下部強磁性層３８の幅は、ビット線１１及びワード線１２の幅と同じか、ビット線１１及びワード線１２の幅よりも大きいことが望ましい。
また、第１のヨーク層２１及びビット線１１は上部強磁性層３０に接触している。第２のヨーク層２２及びワード線１２は下部強磁性層３８には接触しないが、第２のヨーク層２２及びワード線１２と下部電極層１３との距離Ｄは狭くなっている。
図３に示すように、記録層３２は、ＭＴＪ素子１０の第２の部分１０ｂにおける平面形状の長手方向を向く磁化容易軸を有している。この磁化容易軸は、一軸異方性の特性を有する。
また、第１の部分１０ａは、ビット線１１と同様にＹ方向に延在しており、第２の部分１０ｂは、島状の長方形状をしており、第３の部分１０ｃは、第２の部分１０ｂより大きく、下部電極層１３と同じ平面形状となっている。従って、第１乃至第３の部分１０ａ，１０ｂ，１０ｃは、それぞれ異なる平面形状となっている。
このようなＭＴＪ素子１０において、各層の磁化方向は次のように規定されている。第１及び第２の固定層３４，３６の磁化は、ワード線１２の延在方向（Ｘ方向）とほぼ平行な向きに固定されている。そして、無通電時、記録層３２の磁化は、ワード線１２の延在方向（Ｘ方向）とほぼ平行な方向を向き、上部強磁性層３０の磁化は、ビット線１１の延在方向（Ｙ方向）とほぼ平行な方向を向き、下部強磁性層３８の磁化は、ワード線１２の延在方向（Ｘ方向）とほぼ平行な方向を向く。
換言すると、無通電時、上部強磁性層３０及び下部強磁性層３８の磁化が直交するように両者の磁化方向は９０°ずれており、記録層３２の磁化は上部強磁性層３０及び下部強磁性層３８の一方の磁化と平行又は反平行な向きとなる。本実施形態の場合、無通電時の記録層３２の磁化は、下部強磁性層３８の磁化と平行又は反平行な向きに設定されている。尚、記録層３２の磁化は、無通電時にビット線１１の延在方向（Ｙ方向）とほぼ平行な方向を向くようにすることも可能である。
尚、下部強磁性層３８の平面形状における長手方向はビット線１１の延在方向（Ｙ方向）であるため、無通電時の平面形状に起因する下部強磁性層３８の磁化方向はＹ方向であるとも考えられる。しかし、本実施形態では、下部強磁性層３８が非磁性層３７を介して第２の固定層３６に対向するように配置されているため、非磁性層３７の材質や膜厚を調整することにより、下部強磁性層３８及び第２の固定層３６間で弱い磁気結合状態を作ることができる。このため、無通電時における下部強磁性層３８の磁化方向は、その平面形状によらずに、第２の固定層３６の磁化方向に対して平行又は反平行（Ｘ方向）となるように設定することが可能である。
（２）材料
ＭＴＪ素子１０を構成する各層や第１及び第２のヨーク層２１，２２は、次のような材料を用いて形成するのが望ましい。
記録層３２及び固定層３４，３６は、例えば、Ｆｅ，Ｃｏ，Ｎｉ又はそれらの合金、スピン分極率の大きいマグネタイト、ＣｒＯ2，ＲＸＭｎＯ3-y（Ｒ；希土類、Ｘ；Ｃａ，Ｂａ，Ｓｒ）等の酸化物の他、ＮｉＭｎＳｂ，ＰｔＭｎＳｂ等のホイスラー合金等で形成される。尚、これら磁性体には、強磁性を失わないかぎり、Ａｇ，Ｃｕ，Ａｕ，Ａｌ，Ｍｇ，Ｓｉ，Ｂｉ，Ｔａ，Ｂ，Ｃ，Ｏ，Ｎ，Ｐｄ，Ｐｔ，Ｚｒ，Ｉｒ，Ｗ，Ｍｏ，Ｎｂ等の非磁性元素が多少含まれていてもよい。
トンネルバリア層３３は、例えば、Ａｌ2Ｏ3，ＳｉＯ2，ＭｇＯ，ＡｌＮ，Ｂｉ2Ｏ3，ＭｇＦ2，ＣａＦ2，ＳｒＴｉＯ2，ＡｌＬａＯ3等の様々な誘電体で形成される。
上部強磁性層３０及び下部強磁性層３８は、例えば、Ｆｅ，Ｃｏ，Ｎｉ又はそれらの合金、スピン分極率の大きいマグネタイト、ＣｒＯ2，ＲＸＭｎＯ3-y（Ｒ；希土類、Ｘ；Ｃａ，Ｂａ，Ｓｒ）等の酸化物の他、ＮｉＭｎＳｂ，ＰｔＭｎＳｂ等のホイスラー合金等で形成される。
非磁性層３１，３７は、例えば、Ｒｕ，Ａｌ2Ｏ3，ＳｉＯ2，ＭｇＯ，ＡｌＮ，Ｂｉ2Ｏ3，ＭｇＦ2，ＣａＦ2，ＳｒＴｉＯ2，ＡｌＬａＯ3等の様々な誘電体等で形成される。
反強磁性層３５は、例えば、Ｆｅ−Ｍｎ、Ｐｔ−Ｍｎ、Ｐｔ−Ｃｒ−Ｍｎ、Ｎｉ−Ｍｎ、Ｉｒ−Ｍｎ、ＮｉＯ、Ｆｅ2Ｏ3等で形成される。
第１及び第２のヨーク層２１，２２は、例えば、ＮｉＦｅ、ＣｏＦｅ、アモルファス−ＣｏＺｒＮｂ、ＦｅＮｘ、ＦｅＡｌＳｉ等で形成される。
（３）書き込み／読み出し動作
第１の実施形態に係る磁気ランダムアクセスメモリにおける書き込み／読み出し動作について説明する。尚、ここでは、記録層３２の磁化容易軸はワード線１２の延在方向（Ｘ方向）とほぼ平行であるとする。また、説明の簡便のために、記録層３２、上部強磁性層３０及び下部強磁性層３８の３層が、全て正の磁歪定数を持つものとする。勿論、前記３層のうちいずれかの層が負の磁歪定数を持ってもよく、その場合は、以下で述べる説明において、適宜９０°回転したものを考えればよい。
（ａ）書き込み動作
図４乃至図９は、本発明の第１の実施形態に係る磁気ランダムアクセスメモリにおける書き込み動作の説明図を示す。
本実施形態は、選択セルにデータを書き込む前にその選択セルのデータを読み出す、いわゆるトグル書き込みである。従って、選択セルに任意のデータを書き込む場合、その選択セルのデータを読み出した結果、任意のデータが既に書き込まれていた場合は書き込みを行わず、任意のデータと異なるデータが書き込まれていた場合はデータを書き換えるために書き込みが行われる。例えば、選択セルに“０”データを書き込む場合、その選択セルのデータを読み出した結果、“０”データのときは書き込みが行われず、“１”データのときだけ書き込みが行われる。同様に、選択セルに“１”データを書き込む場合、その選択セルのデータを読み出した結果、“１”データのときは書き込みが行われず、“０”データのときだけ書き込みが行われる。
上記確認サイクルの後、選択セルにデータを書き込む必要がある場合は、２本の書き込み配線を順にＯＮし、先にＯＮした書き込み配線を先にＯＦＦしてから、後にＯＮした書き込み配線をＯＦＦする。例えば、ワード線１２をＯＮして書き込み電流Ｉ２を流す→ビット線１１をＯＮして書き込み電流Ｉ１を流す→ワード線１２をＯＦＦして書き込み電流Ｉ２を流すのをやめる→ビット線１１をＯＦＦして書き込み電流Ｉ１を流すのをやめるという４サイクルの手順となる。
このような書き込み動作について、以下に具体的に説明する。
（確認サイクル）
まず、選択セルのＭＴＪ素子１０にどのようなデータが書き込まれているかを確認する。従って、通常のＭＲＡＭと同様、ＭＯＳＦＥＴ１５をＯＮし、ビット線１１からＭＴＪ素子１０に読み出し電流を流すことにより、ＭＴＪ素子１０の磁化抵抗を読み取る。すなわち、“０”データが書き込まれている場合、記録層３２及び固定層３４，３６の磁化は例えば平行状態となるので、低抵抗状態となる。また、“１”データが書き込まれている場合、記録層３２及び固定層３４，３６の磁化は例えば反平行状態となるので、高抵抗状態となる。従って、“１”、“０”データの書き込まれた状態による磁気抵抗の違いを読み取ることで、ＭＴＪ素子１０に書き込まれたデータの判別を行う。
その結果、選択セルに任意のデータが既に書き込まれていた場合は書き込みを行わず、任意のデータと異なるデータが書き込まれていた場合はデータを書き換えるために書き込みが行われる。
（初期状態）
上記確認サイクルの結果、書き込み動作が必要となるのは、（１）選択セルに“０”データを書き込みたいときに、“１”データが書き込まれていた場合、（２）選択セルに“１”データを書き込みたいときに、“０”データが書き込まれていた場合である。
従って、初期状態では、ＭＴＪ素子１０に“１”データが書き込まれている場合は、固定層３４，３６の磁化は０°の方向を向き、記録層３２の磁化は１８０°の方向を向き、両者の磁化方向が反平行状態となっている（図４（ａ）の磁化模式図参照）。一方、ＭＴＪ素子１０に“０”データが書き込まれている場合は、固定層３４，３６の磁化は０°の方向を向き、記録層３２の磁化も０°の方向を向き、両者の磁化方向が平行状態となっている（図４（ａ）の磁化模式図参照）。
また、初期状態は、図４に示すように、ビット線１１及びワード線１２はともにＯＦＦしており、両者には書き込み電流Ｉ１，Ｉ２は流れていない無通電状態となっている。この初期状態では、上部強磁性層３０の磁化の向きは９０°の方向であるとし、下部強磁性層３８の磁化の向きは０°の方向であるとする。
この初期状態では、図５に示すように、上部強磁性層３０及び下部強磁性層３８の磁気エネルギーは、同じ振幅で９０°位相がずれており、−１８０°、−９０°、０°、９０°、１８０°で極値を持つ。また、記録層３２の一軸異方性の磁気エネルギーは、−１８０°、−９０°、０°、９０°、１８０°で極値を持つ。また、初期状態では、上部強磁性層３０の磁歪により記録層３２にかかる第１の応力と下部強磁性層３０の磁歪により記録層３２にかかる第２の応力とが打ち消し合うため、第１及び第２の応力の合成応力は０となる。このため、記録層３２の受ける磁気エネルギーは、一軸異方性の磁気エネルギーと同様な極値をとる。
（第１サイクル）
次に、第１サイクルは、図４に示すように、ビット線１１はＯＦＦ状態のままで書き込み電流Ｉ１は流さずに、ワード線１２をＯＮして書き込み電流Ｉ２を流す。この状態では、上部強磁性層３０の磁化は９０°の方向を向いたままであるが、下部強磁性層３８の磁化は回転して９０°の方向を向くため、両者は同じ方向を向く。
すなわち、ワード線１２に流れる書き込み電流Ｉ２により発生した磁界が、第２のヨーク層２２により下部強磁性層３８に導かれる。その結果、下部強磁性層３８の磁化は９０°回転するので、下部強磁性層３８の磁気エネルギーの位相は９０°ずれる（図６参照）。これにより、上部強磁性層３２の磁気エネルギーと下部強磁性層３８の磁気エネルギーとは同じ曲線を描き（上部強磁性層３０の磁化と下部強磁性層３８の磁化が同じ方向を向き）、記録層３２にかかる第１及び第２の応力は足し合わされるので、９０°及び−９０°の方向に増大した合成応力が記録層３２にかかる（図４の磁化模式図（ｂ）参照）。このため、合成応力のかかった方向（９０°及び−９０°の方向）に記録層３２の磁化が９０°回転する（図４の磁化模式図（ｂ）参照）。
（第２サイクル）
次に、第２サイクルは、図４に示すように、ワード線１２に書き込み電流Ｉ２を流したまま、ビット線１１もＯＮして書き込み電流Ｉ１を流す。この状態では、下部強磁性層３８の磁化は９０°の方向を向いたままであり、上部強磁性層３０の磁化は回転して１８０°の方向を向く。
すなわち、ビット線１１に流れる書き込み電流Ｉ１により発生した磁界が、第１のヨーク層２１により上部強磁性層３０に導かれる。その結果、上部強磁性層３０の磁化は９０°回転するので、上部強磁性層３０の磁気エネルギーの位相は９０°ずれる（図７参照）。これにより、上部強磁性層３０及び下部強磁性層３８の磁気エネルギーは、同じ振幅で９０°位相がずれた状態になり、第１及び第２の応力はつり合うので合成応力は０となる。その結果、記録層３２の磁化は、初期状態と１８０°異なる方向を向く（図４の磁化模式図（ｃ）参照）。
（第３サイクル）
次に、第３サイクルは、図４に示すように、ビット線１１に書き込み電流Ｉ１を流したまま、ワード線１２をＯＦＦして書き込み電流Ｉ２を流すのをやめる。この状態では、上部強磁性層３０の磁化は１８０°の方向を向いたままであり、下部強磁性層３８の磁化はもとの安定状態である０°の方向に戻る。
すなわち、ワード線１２に流れる書き込み電流Ｉ２により発生していた磁界がなくなり、下部強磁性層３８の磁化に磁界が印加されなくなるので、下部強磁性層３８の磁化はもとの安定な０°の方向に戻ろうする。従って、下部強磁性層３８の磁化は９０°回転し、下部強磁性層３８の磁化エネルギーの位相は９０°ずれる（図８参照）。これにより、上部強磁性層３２の磁気エネルギーと下部強磁性層３８の磁気エネルギーとは同じ曲線を描き（上部強磁性層３０の磁化と下部強磁性層３８の磁化が逆方向を向き）、記録層３２にかかる第１及び第２の応力は足し合わされるので、０°及び１８０°の方向に増大した合成応力が記録層３２にかかる（図４の磁化模式図（ｄ）参照）。このため、合成応力のかかった方向（０°及び１８０°の方向）に記録層３２の磁化は向いたままである（図４の磁化模式図（ｄ）参照）。
（第４サイクル）
次に、第４サイクルは、図４に示すように、ワード線１２と同様に、ビット線１１をＯＦＦして書き込み電流Ｉ１を流すのをやめる。この状態では、下部強磁性層３８の磁化は０°の方向を向いたままであり、上部強磁性層３０の磁化はもとの安定状態である９０°の方向に戻る。
すなわち、ビット線１１に流れる書き込み電流Ｉ１により発生していた磁界がなくなり、上部強磁性層３０の磁化に磁界が印加されなくなるので、上部強磁性層３０の磁化はもとの安定な９０°の方向に戻ろうする。従って、上部強磁性層３０の磁化は９０°回転し（図４の磁化模式図（ｅ）参照）、上部強磁性層３０の磁化エネルギーの位相は９０°ずれる（図９参照）。これにより、上部強磁性層３０及び下部強磁性層３８の磁気エネルギーは、同じ振幅で９０°位相がずれた状態になり、第１及び第２の応力はつり合うので合成応力は０となる。従って、記録層３２の磁化は、回転せずに、０°及び１８０°の方向に向いたままである（図４の磁化模式図（ｅ）参照）。このような結果、ＭＴＪ素子１０に“０”データ又は“１”データが書き込まれる。尚、図９の第４サイクルは、図５の初期状態の磁化エネルギーの状態と同じになる。
以上のように、ビット線１１及びワード線１２に書き込み電流Ｉ１，Ｉ２を流した際に，上部強磁性層３０及び下部強磁性層３８の磁化の向きが、初期状態から４５°以上（望ましくは９０°近く）回転するようにしておくと、上部強磁性層３０及び下部強磁性層３８の磁歪効果により、記録層３２に歪みが生じ、この歪みにより、磁歪の逆効果によって記録層３２の磁化を回転させることができ、上記のような４サイクルで、記録層３２の磁化を０°→１８０°又は１８０°→０°というように回転することができる。
尚、“０”データを書き込む場合と“１”データを書き込む場合は、書き込み電流Ｉ１，Ｉ２の流す向きは同じでよい。
（ｂ）読み出し動作
図１０及び図１１は、本発明の第１の実施形態に係る磁気ランダムアクセスメモリにおける“１”、“０”データの書き込まれた状態を模式的に示す。
ＭＴＪ素子１０に“０”データが書き込まれている場合、例えば、図１０に示すように、記録層３２の磁化の向きは、固定層３４，３６の磁化の向きに対して平行状態となっている。一方、ＭＴＪ素子１０に“１”データが書き込まれている場合、例えば、図１１に示すように、記録層３２の磁化の向きは、固定層３４，３６の磁化の向きに対して反平行状態となっている。
このような状態において、書き込まれたデータを読み出す場合は、通常のＭＲＡＭと同様、ＭＯＳＦＥＴ１５をＯＮし、ビット線１１からＭＴＪ素子１０に読み出し電流を流すことにより、ＭＴＪ素子１０の磁化抵抗を読み取る。すなわち、“０”データが書き込まれている場合、記録層３２及び固定層３４，３６の磁化は平行状態であるので、低抵抗状態となる。また、“１”データが書き込まれている場合、記録層３２及び固定層３４，３６の磁化は反平行状態であるので、高抵抗状態となる。従って、“１”、“０”データの書き込まれた状態による磁気抵抗の違いを読み取ることで、ＭＴＪ素子１０に書き込まれたデータの判別を行う。
尚、ＭＴＪ素子１０に読み出し電流を流す際、ワード線１２にも電流を流し、下部強磁性層３８の磁化を回転させることで、ＭＴＪ素子１０の抵抗を増減させ、これを感知することにより、自己リファレンス読み出しを行うことも可能である。
上記第１の実施形態によれば、記録層３２の上下に非磁性層３１，３３，３７を介して上部強磁性層３０及び下部強磁性層３８をそれぞれ設け、記録層３２、上部強磁性層３０及び下部強磁性層３８が大きな磁歪定数を有している。これにより、データ書き込みの際、書き込み電流Ｉ１，Ｉ２による磁界によって生じた上部強磁性層３０及び下部強磁性層３８の磁歪による第１及び第２の応力を記録層３２に伝えることで、記録層３２の磁化を回転させている。
このようなデータ書き込みにおいて、ビット線１１の周囲に設けられたヨーク層２１と上部強磁性層３０とで閉じた磁気回路を形成し、ワード線１２の周囲に設けられたヨーク層２２と下部強磁性層３８とで狭い幅を有する磁気回路を形成している。従って、これらの磁気回路により、書き込み電流Ｉ１，Ｉ２により発生した磁界を上部強磁性層３０及び下部強磁性層３８に導くことができる。このため、比較的小さな書き込み電流Ｉ１，Ｉ２で上部強磁性層３０及び下部強磁性層３８の磁化を回転させることができるので、書き込み電流Ｉ１，Ｉ２の低減を図ることができる。
また、上記磁気回路により、書き込み電流Ｉ１，Ｉ２により発生した磁界を効率よく上部強磁性層３０及び下部強磁性層３８に導くことが可能となるため、ディスターブ（半選択セルの誤書き込み）を抑制することができる。
また、記録層３２と上部強磁性層３０及び下部強磁性層３８との磁歪相互作用により、記録層３２にデータを書き込むことで、電流磁界により記録層３２に直接データを書き込む場合と比べて、素子端部のラフネスに起因した記録層３２の反転ばらつきを小さくできる。
［第２の実施形態］
第２の実施形態は、第１の実施形態におけるＭＴＪ素子の第３の部分の構造を変形させたものである。
図１２は、本発明の第２の実施形態に係る磁気ランダムアクセスメモリの概略的な断面図を示す。以下に、第２の実施形態に係る磁気ランダムアクセスメモリの構造について説明する。
図１２に示すように、第２の実施形態において、第１の実施形態と異なる点は、ＭＴＪ素子１０の第３の部分１０ｃである。この第３の部分１０ｃは、記録層３２側から、トンネルバリア層３３、下部強磁性層３８、非磁性層３７、固定層３４、反強磁性層３５で構成されている。従って、記録層３２と上部強磁性層３０との間には非磁性層３１が設けられ、記録層３２と下部強磁性層３８との間には非磁性層（トンネルバリア層）３３が設けられた構造になっている。
上記構造においても、第１の実施形態と同様に、上部強磁性層３０に生じた磁歪による第１の応力を記録層３２に伝え、さらに、下部強磁性層３８に生じた磁歪による第２の応力も記録層３２に伝えることで、磁歪相互作用によるデータ書き込みが行われる。
そして、固定層３４の磁化は、ワード線１２の延在方向（Ｘ方向）とほぼ平行な向きに固定されている。そして、無通電時、記録層３２の磁化は、ワード線１２の延在方向（Ｘ方向）とほぼ平行な方向を向き、上部強磁性層３０の磁化は、ビット線１１の延在方向（Ｙ方向）とほぼ平行な方向を向き、下部強磁性層３８の磁化は、ワード線１２の延在方向（Ｘ方向）とほぼ平行な方向を向く。
尚、下部強磁性層３８の平面形状における長手方向はビット線１１の延在方向（Ｙ方向）であるため、無通電時の平面形状に起因する下部強磁性層３８の磁化方向はＹ方向であるとも考えられる。しかし、本実施形態では、下部強磁性層３８が非磁性層３７を介して固定層３４に対向するように配置されているため、非磁性層３７の材質や膜厚を調整することにより、下部強磁性層３８及び固定層３４間で弱い磁気結合状態を作ることができる。このため、無通電時における下部強磁性層３８の磁化方向は、その平面形状によらずに、固定層３４の磁化方向に対して平行又は反平行（Ｘ方向）となるように設定することが可能である。
上記第２の実施形態によれば、第１の実施形態と同様の効果を得ることができる。さらに、第２の実施形態では、下部強磁性層３８と記録層３２とはトンネルバリア層３３のみで隔てられており、下部強磁性層３８によって生じた応力は、第１の実施形態と比べて、より直接的に記録層３２に作用する。このため、下部強磁性層３８が磁歪の逆効果により発生すべき応力は、記録層３２により確実に伝えられ、信頼性の高い書き込み動作を実現できる。
［第３の実施形態］
第３の実施形態は、層間絶縁膜に起因する磁歪がＭＴＪ素子に与える影響を緩和するために、ＭＴＪ素子の周囲に隙間を設けたものである。
図１３は、本発明の第３の実施形態に係る磁気ランダムアクセスメモリの概略的な断面図を示す。以下に、第３の実施形態に係る磁気ランダムアクセスメモリの構造について説明する。
図１３に示すように、第３の実施形態において、第１の実施形態と異なる点は、ＭＴＪ素子１０の周囲に設けられた層間絶縁膜４０内に隙間４１を形成している点である。この隙間４１は、層間絶縁膜４０内のどこに形成してもよいが、ＭＴＪ素子１０の付近、特に記録層３２の近くに形成することが望ましい。
上記第３の実施形態によれば、第１の実施形態と同様の効果を得ることができるだけでなく、さらに、ＭＴＪ素子１０周囲の層間絶縁膜４０内に隙間４１を設けることで、層間絶縁膜４０による応力がＭＴＪ素子１０に与える影響を緩和することができる。
［第４の実施形態］
第４の実施形態は、書き込み配線による応力がＭＴＪ素子に与える影響を緩和するために、強磁性層と書き込み配線との間に金属膜を設けたものである。
図１４は、本発明の第４の実施形態に係る磁気ランダムアクセスメモリの概略的な断面図を示す。以下に、第４の実施形態に係る磁気ランダムアクセスメモリの構造について説明する。
図１４に示すように、第４の実施形態において、第１の実施形態と異なる点は、上部強磁性層３０とビット線１１との間に金属膜４３を設けた点である。この金属膜４３は、例えば、アルミ等の柔らかい金属材で形成されることが望ましい。
上記第４の実施形態によれば、第１の実施形態と同様の効果を得ることができるだけでなく、さらに、上部強磁性層３０とビット線１１との間に金属膜４３を設けることで、ビット線１１による応力がＭＴＪ素子１０に与える影響を緩和することができる。
その他、本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、例えば以下のように種々に変形することが可能である。
（１）上記各実施形態におけるメモリセルは、１ＭＴＪ＋１Ｔｒ（トランジスタ）構造であったが、これに限定されない。例えば、読み出し用のスイッチング素子として、トランジスタの代わりにダイオードを用いた構造でもよい。また、セル毎に読み出し用のスイッチング素子を用いないクロスポイント構造でもよい。
（２）上記各実施形態における記録層３２及び固定層３４，３６は、単層構造であったが、積層構造にしてもよい。また、上記各実施形態における固定層３６は、単層構造であったが、弱結合した積層ピン構造にしてもよい。
（３）上記各実施形態における書き込み動作において、４サイクルで書き込みが行われていたが、各サイクルをオーバーラップさせてサイクル数を減少させることも可能である。例えば、第１サイクルと第２サイクルとを同時に行ってもよい。
さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
本発明の第１の実施形態に係わる磁気ランダムアクセスメモリを示す概略的な平面図。 図１のII−II線に沿った磁気ランダムアクセスメモリの断面図。 本発明の第１の実施形態に係わる磁気ランダムアクセスメモリにおける各層の磁化方向を示す図。 本発明の第１の実施形態に係わる磁気ランダムアクセスメモリのデータ書き込みを示す図。 本発明の第１の実施形態に係わる磁気ランダムアクセスメモリのデータ書き込みの初期状態を示す図。 本発明の第１の実施形態に係わる磁気ランダムアクセスメモリのデータ書き込みの第１サイクルを示す図。 本発明の第１の実施形態に係わる磁気ランダムアクセスメモリのデータ書き込みの第２サイクルを示す図。 本発明の第１の実施形態に係わる磁気ランダムアクセスメモリのデータ書き込みの第３サイクルを示す図。 本発明の第１の実施形態に係わる磁気ランダムアクセスメモリのデータ書き込みの第４サイクルを示す図。 本発明の第１の実施形態に係わる磁気ランダムアクセスメモリの“０”データ読み出しを示す模式図。 本発明の第１の実施形態に係わる磁気ランダムアクセスメモリの“１”データ読み出しを示す模式図。 本発明の第２の実施形態に係わる磁気ランダムアクセスメモリを示す概略的な断面図。 本発明の第３の実施形態に係わる磁気ランダムアクセスメモリを示す概略的な断面図。 本発明の第４の実施形態に係わる磁気ランダムアクセスメモリを示す概略的な断面図。
符号の説明
１０…ＭＴＪ素子、１０ａ…第１の部分、１０ｂ…第２の部分、１０ｃ…第３の部分、１１…ビット線、１２…ワード線、１３…下部電極層、１４…コンタクト、１５…ＭＯＳＦＥＴ、２１…第１のヨーク層、２２…第２のヨーク層、３０…上部強磁性層、３１，３７…非磁性層、３２…記録層、３３…トンネルバリア層、３４，３６…固定層、３５…反強磁性層、３８…下部強磁性層、４０…層間絶縁膜、４１…隙間、４３…金属膜、Ｉ１…ビット線に流れる書き込み電流、Ｉ２…ワード線に流れる書き込み電流。

Claims (5)

  1. 第１の方向に延在された第１の書き込み配線と、
    前記第１の方向と異なる第２の方向に延在された第２の書き込み配線と、
    前記第１及び第２の書き込み配線間の前記第１及び第２の書き込み配線の交点に設けられた磁気抵抗素子と、
    前記第１の書き込み配線の前記磁気抵抗素子と対向する面と反対側の面及び両側面に設けられ、磁性層で形成された第１のヨーク層と、
    前記第２の書き込み配線の前記磁気抵抗素子と対向する面と反対側の面及び両側面に設けられ、磁性層で形成された第２のヨーク層と
    を具備する磁気ランダムアクセスメモリであって、
    前記磁気抵抗素子は、
    強磁性体で形成され、第１の面と第２の面とを備え、無通電時に前記第１又は第２の方向を向く磁化容易軸を有する記録層と、
    前記記録層の前記第１の面側に設けられ、無通電時に前記第１の方向と平行に磁化が向く強磁性体で形成され、前記記録層に磁歪による第１の応力を与える第１の強磁性層と、
    前記記録層の前記第２の面側に設けられ、無通電時に前記第２の方向と平行に磁化が向く強磁性体で形成され、前記記録層に磁歪による第２の応力を与える第２の強磁性層と、
    前記記録層と前記第１の強磁性層との間に設けられた第１の非磁性層と、
    前記記録層の前記第２の強磁性層との間に設けられた第２の非磁性層と
    を有することを特徴とする磁気ランダムアクセスメモリ。
  2. 第１の方向に延在された第１の書き込み配線と、
    前記第１の方向と異なる第２の方向に延在された第２の書き込み配線と、
    前記第１及び第２の書き込み配線間の前記第１及び第２の書き込み配線の交点に設けられた磁気抵抗素子と、
    前記第１の書き込み配線の前記磁気抵抗素子と対向する面と反対側の面及び両側面に設けられ、磁性層で形成された第１のヨーク層と、
    前記第２の書き込み配線の前記磁気抵抗素子と対向する面と反対側の面及び両側面に設けられ、磁性層で形成された第２のヨーク層と
    を具備する磁気ランダムアクセスメモリであって、
    前記磁気抵抗素子は、
    強磁性体で形成され、第１の面と第２の面とを備え、無通電時に前記第１又は第２の方向を向く磁化容易軸を有する記録層と、
    前記記録層の前記第１の面側に設けられ、無通電時に前記第１の方向と平行に磁化が向く強磁性体で形成され、前記記録層に磁歪による第１の応力を与える第１の強磁性層と、
    前記記録層の前記第２の面側に設けられ、無通電時に前記第２の方向と平行に磁化が向く強磁性体で形成され、前記記録層に磁歪による第２の応力を与える第２の強磁性層と、
    前記記録層と前記第１の強磁性層との間に設けられた第１の非磁性層と、
    前記記録層の前記第２の強磁性層との間に設けられた第２の非磁性層と
    を有し、
    前記磁気抵抗素子にデータを書き込む際、
    前記第１及び第２の書き込み配線に第１及び第２の書き込み電流をそれぞれ流すことで、前記第１及び第２の書き込み電流により第１及び第２の磁界がそれぞれ発生し、
    前記第１及び第２の磁界が前記第１及び第２の強磁性層にそれぞれ印加することで、前記第１及び第２の強磁性層の前記磁化がそれぞれ回転し、
    前記第１及び第２の強磁性層の前記磁化がそれぞれ回転することで生じた磁歪による前記第１及び第２の応力が前記記録層に与えられることで、前記記録層の磁化が回転する
    ことを特徴とする磁気ランダムアクセスメモリのデータ書き込み方法。
  3. 前記第１及び第２の書き込み配線を順にＯＮし、前記第１及び第２の書き込み配線のうち先にＯＮした方から順にＯＦＦする
    ことを特徴とする請求項２に記載の磁気ランダムアクセスメモリのデータ書き込み方法。
  4. 前記記録層、前記第１及び第２の強磁性層は、絶対値が１０−６以上の磁歪定数を有することを特徴とする請求項２に記載の磁気ランダムアクセスメモリのデータ書き込み方法。
  5. 前記第１又は第２の非磁性層は、トンネルバリア層であることを特徴とする請求項２に記載の磁気ランダムアクセスメモリのデータ書き込み方法。
JP2004146441A 2004-05-17 2004-05-17 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法 Expired - Fee Related JP3863536B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004146441A JP3863536B2 (ja) 2004-05-17 2004-05-17 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法
US10/899,057 US6970376B1 (en) 2004-05-17 2004-07-27 Magnetic random access memory and method of writing data in magnetic random access memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004146441A JP3863536B2 (ja) 2004-05-17 2004-05-17 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法

Publications (2)

Publication Number Publication Date
JP2005327988A JP2005327988A (ja) 2005-11-24
JP3863536B2 true JP3863536B2 (ja) 2006-12-27

Family

ID=35309236

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004146441A Expired - Fee Related JP3863536B2 (ja) 2004-05-17 2004-05-17 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法

Country Status (2)

Country Link
US (1) US6970376B1 (ja)
JP (1) JP3863536B2 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060092688A1 (en) * 2004-10-29 2006-05-04 International Business Machines Corporation Stacked magnetic devices
JP5093747B2 (ja) * 2004-11-16 2012-12-12 日本電気株式会社 磁気メモリ
JP2007281229A (ja) * 2006-04-07 2007-10-25 Toshiba Corp 磁気抵抗ランダムアクセスメモリ、その書き込み方法、およびテスト方法
US7663198B2 (en) * 2006-08-29 2010-02-16 Qimonda Ag Magnetoresistive random access memory device with alternating liner magnetization orientation
US8675399B2 (en) 2007-02-23 2014-03-18 Nec Corporation Magnetic unit and magnetic storage device
WO2008146610A1 (ja) * 2007-05-28 2008-12-04 Nec Corporation 磁性体記憶装置
US7656700B2 (en) * 2007-09-17 2010-02-02 Seagate Technology Llc Magnetoresistive sensor memory with multiferroic material
US8497559B2 (en) * 2007-10-10 2013-07-30 Magic Technologies, Inc. MRAM with means of controlling magnetic anisotropy
US8004881B2 (en) * 2007-12-19 2011-08-23 Qualcomm Incorporated Magnetic tunnel junction device with separate read and write paths
US7723128B2 (en) * 2008-02-18 2010-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ formed capping layer in MTJ devices
WO2010026831A1 (ja) * 2008-09-03 2010-03-11 富士電機ホールディングス株式会社 磁気メモリ素子およびそれを用いる記憶装置
US7808027B2 (en) * 2009-01-14 2010-10-05 Magic Technologies, Inc. Free layer/capping layer for high performance MRAM MTJ
US8422285B2 (en) * 2009-10-30 2013-04-16 Grandis, Inc. Method and system for providing dual magnetic tunneling junctions usable in spin transfer torque magnetic memories
KR20130056013A (ko) * 2011-11-21 2013-05-29 삼성전자주식회사 자기 메모리 소자
US9007818B2 (en) 2012-03-22 2015-04-14 Micron Technology, Inc. Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication
US9054030B2 (en) 2012-06-19 2015-06-09 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US8923038B2 (en) 2012-06-19 2014-12-30 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
RU2522714C2 (ru) * 2012-08-09 2014-07-20 Федеральное государственное унитарное предприятие федеральный научно-производственный центр "Научно-исследовательский институт измерительных систем им. Ю.Е. Седакова" Способ формирования магниторезистивного элемента памяти на основе туннельного перехода и его структура
JP2014143315A (ja) 2013-01-24 2014-08-07 Toshiba Corp 磁気メモリおよびその製造方法
US9379315B2 (en) 2013-03-12 2016-06-28 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, and memory systems
US9368714B2 (en) 2013-07-01 2016-06-14 Micron Technology, Inc. Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
US9466787B2 (en) 2013-07-23 2016-10-11 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
CN110890458B (zh) * 2018-09-07 2024-04-12 上海磁宇信息科技有限公司 一种提高磁性随机存储器写入效率的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001084756A (ja) * 1999-09-17 2001-03-30 Sony Corp 磁化駆動方法、磁気機能素子および磁気装置
US6211090B1 (en) * 2000-03-21 2001-04-03 Motorola, Inc. Method of fabricating flux concentrating layer for use with magnetoresistive random access memories
JP2002270922A (ja) * 2001-03-13 2002-09-20 Matsushita Electric Ind Co Ltd 磁気抵抗素子
JP2003077269A (ja) * 2001-09-06 2003-03-14 Canon Inc 磁気抵抗効果を用いた不揮発固体メモリ素子およびメモリとその記録再生方法
JP3959335B2 (ja) * 2002-07-30 2007-08-15 株式会社東芝 磁気記憶装置及びその製造方法
JP4095498B2 (ja) * 2003-06-23 2008-06-04 株式会社東芝 磁気ランダムアクセスメモリ、電子カードおよび電子装置

Also Published As

Publication number Publication date
US20050254288A1 (en) 2005-11-17
US6970376B1 (en) 2005-11-29
JP2005327988A (ja) 2005-11-24

Similar Documents

Publication Publication Date Title
JP3863536B2 (ja) 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法
US8331141B2 (en) Multibit cell of magnetic random access memory with perpendicular magnetization
US6914807B2 (en) Magnetic logic element and magnetic logic element array
JP3959335B2 (ja) 磁気記憶装置及びその製造方法
US8988934B2 (en) Multibit cell of magnetic random access memory with perpendicular magnetization
JP4371781B2 (ja) 磁気セル及び磁気メモリ
JP5338666B2 (ja) 磁壁ランダムアクセスメモリ
US8406041B2 (en) Scalable magnetic memory cell with reduced write current
US7848137B2 (en) MRAM and data read/write method for MRAM
JP3699954B2 (ja) 磁気メモリ
JP4460965B2 (ja) 磁気ランダムアクセスメモリ
JP2002520873A (ja) 低切替磁界磁性トンネル接合
JP5545213B2 (ja) 磁気ランダムアクセスメモリ及びその初期化方法
JP2009027177A (ja) Ｓｔｔ−ｍｔｊ−ｍｒａｍセルおよびその製造方法
US20120299135A1 (en) Non volatile memory including stabilizing structures
JP2013093558A (ja) 自己参照読み出し操作を使用してｍｒａｍセルに書き込み及びｍｒａｍセルを読み出すための磁気ランダムアクセスメモリ（ｍｒａｍ）セル及び方法
JP5504704B2 (ja) 記憶素子及びメモリ
WO2019159962A1 (ja) 磁気抵抗効果素子及び磁気メモリ
JP4187021B2 (ja) 記憶素子及びメモリ
JP2008171862A (ja) 磁気抵抗効果素子及びｍｒａｍ
JP3836779B2 (ja) 磁気抵抗効果素子及び磁気メモリ
JP5445029B2 (ja) 磁気抵抗素子、及び磁壁ランダムアクセスメモリ
JP3977816B2 (ja) 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法
JP5050318B2 (ja) 磁気メモリ
JP2002353418A (ja) 磁気抵抗効果素子および磁気メモリ装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060928

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101006

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111006

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111006

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121006

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131006

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees