JP4095498B2 - 磁気ランダムアクセスメモリ、電子カードおよび電子装置 - Google Patents
磁気ランダムアクセスメモリ、電子カードおよび電子装置 Download PDFInfo
- Publication number
- JP4095498B2 JP4095498B2 JP2003178417A JP2003178417A JP4095498B2 JP 4095498 B2 JP4095498 B2 JP 4095498B2 JP 2003178417 A JP2003178417 A JP 2003178417A JP 2003178417 A JP2003178417 A JP 2003178417A JP 4095498 B2 JP4095498 B2 JP 4095498B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- layer
- write
- yoke
- magnetoresistive element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、磁気ランダムアクセスメモリ（MRAM: Magnetic Random Access Memory ）と、それを用いた電子カードおよび電子装置に係り、特にトンネル型磁気抵抗効果により"１"／"０"情報の記憶を行う素子を利用して構成した磁気メモリセルを用いるMRAMにおけるメモリセルの構造に関する。
【０００２】
【従来の技術】
近年、新たな原理により情報を記憶するメモリが数多く提案されているが、そのうちの一つに、トンネル型磁気抵抗(Tunneling Magneto Resistive) 効果を用いて"１"／"０"情報の記憶を行う強磁性トンネル接合（Magnetic Tunnel Junction: 以後、MTJ と表記する）素子を利用して構成した磁気メモリセルを行列状に配置した不揮発性、高速性を併せ持つMRAMが提案されている（例えば、非特許文献１参照）。
【０００３】
図２３は、MRAMで用いられるMTJ 素子の断面構造を概略的に示す。
【０００４】
このMTJ 素子は、２つの磁性層（強磁性層、強磁性体膜）71、72で１つの非磁性層（トンネルバリア膜）73を挟んだ構造を有し、２つの磁性層71、72の磁化の向きが平行であるか反平行であるかによって"１"／"０"情報を記憶する。
【０００５】
通常、２つの磁性層71、72の一方側には反強磁性層74が配置される。反強磁性層74は、一方側の磁性層72の磁化の向きを固定することによって、他方側の磁性層21の磁化の向きのみを変えることにより情報を容易に書き換えるための部材である。ここで、磁化の向きが可変の磁性層71は自由層、または記録層、磁化の向きが固定の磁性層72は固定層、またはピン層と呼ばれる。
【０００６】
図２４（ａ）および（ｂ）は、図２３に示したMTJ 素子の２つの磁性層71、72の磁化の向きの２つの状態を示している。
【０００７】
図２４（ａ）に示すように、２つの磁性層71、72の磁化の向き（図示矢印の向き）が平行（同じ）である場合は、２つの磁性層71、72に挟まれたトンネルバリア膜73のトンネル抵抗は最も低くなる（トンネル電流が最も大きくなる）。
【０００８】
図２４（ｂ）に示すように、２つの磁性層71、72の磁化の向きが反平行である場合は、２つの磁性層71、72に挟まれたトンネルバリア膜73のトンネル抵抗は最も高くなる（トンネル電流が最も小さくなる）。
【０００９】
MRAMでは、MTJ 素子の抵抗値が異なる２つの状態を、"１"情報の記憶状態（"１"状態）および"０"情報の記憶状態（"０"状態）に対応させている。
【００１０】
図２５は、MRAMのセルアレイの平面レイアウトの一例を模式的に示す。
【００１１】
複数の書き込み／読み出し用のビット線BLと複数の書き込みワード線WWL が直交方向に配設され、その各交叉部に対応してMTJ 素子が配設される。このMTJ 素子は、長方形の長辺が書き込みワード線WWL に沿い、短辺がビット線BLに沿い、長辺方向に沿うように磁化の向きが付与されている。各ビット線BLは、同一行（または列）の複数のMTJ 素子の各固定層に接続されており、各書き込みワード線WWL は同一列（または行）の複数のMTJ 素子の各自由層に近接して対向するように配置されている。
【００１２】
ところで、MRAMにおける最大の課題は書き込み電流の低減である。本願発明者は、MTJ 素子の信頼性保持実験の結果、ビット情報の熱擾乱耐性の確保も重要な課題であることを掴んだ。この経緯について以下に説明する。
【００１３】
現状のセル幅Ｆが0.4 μm 程度のMTJ 素子の書き込み電流値は8 〜10mAと大きく、実用化のためには、書き込み電流値を許容可能なレベルに低下させることが必須である。本願発明者が試作した1KビットレベルのMRAMのテストチップでも、やはり、書き込み電流値は8 〜10mAであった。
【００１４】
また、MRAMは、通常、ビット線とワード線に流す書き込み電流により発生する合成磁界によって選択ビット線と選択ワード線の交叉部のMTJ 素子の記録層の磁化を反転させるが、選択ビット線もしくは選択ワード線の一方の磁界を感じる半選択セルの情報が熱擾乱により変化した。
【００１５】
そこで、MTJ 素子のビット情報の保持特性を調べたところ、通常、ハードディスク記憶装置の磁気媒体で考えられている熱擾乱耐性のクライテリアKu*V/kB*Tを80以上に設定しているにも拘らず、ビット情報が反転するものが生じた。ここで、Kuは磁気異方性エネルギー密度、V はMTJ 素子の記録層の体積、kBはボルツマン定数、T は絶対温度である。MRAMの場合は、Kuは主に形状磁気異方性により付与することが通例であり、実際は、形状による異方性エネルギーと誘導磁気異方性の和となる。
【００１６】
ビット情報の反転を防止するためにビット情報の熱擾乱耐性を向上させるには、Ku*Vを大きくすることが定石だが、そうすると、後述するように書き込み電流の増加をまねいてしまう。
【００１７】
上記したように従来のMRAMは、書き込み電流の低減とビット情報の熱擾乱耐性の確保を両立させることが望ましいが、その具体的な設計案は提案されていないという問題があった。この問題点を見出した経緯について、以下に詳しく説明する。
【００１８】
256Mbit クラスの大容量のMRAMを実現するには、セル面積を１μｍ2 程度以下とし、セルの周辺回路も小さくする必要がある。セル面積を１μｍ2 程度以下にするためには、セルの設計ルールＦを0.13μｍ程度に微細化することが必要である。セルの周辺回路も小さくし、セルの占有率を0.6 程度にするためには、セルの書きこみ電流値を1mA 程度以下にすることが必須である。しかし、現在報告されているMTJ 素子の書き込み電流値は、セル幅Ｆが0.4 μm 程度の場合に、小さいもので8 〜10mA程度である。
【００１９】
通常、MTJ 素子の平面形状を長方形や楕円形状として、MTJ 素子に形状磁気異方性を付与し、MTJ 素子の磁化の方向を規定し、熱擾乱耐性も付与する。MTJ 素子の形状磁気異方性と誘導磁気異方性の和とMTJ 素子の記録層のボリュームとの積がKu*Vである。ここで、MTJ 素子の記録層の誘導磁気異方性も形状による異方性の方向と同方向に付与し、異方性の分散などが起きないようにする。但し、通常、記録層に使用されるNiFeは誘導磁気異方性の大きさ（数Oe）が、形状による異方性磁界の大きさ（数十Oe）に比べて１桁小さく、熱擾乱耐性、反転磁界もほぼ形状磁気異方性で決まると考えられている。
【００２０】
記録層の磁化情報を書き替えるために必要な反転磁界Hsw は、概略、次式（１）で与えられる。
【００２１】
Hsw=4 π*Ms*t/F （Oe） …（１）
ここで、Msは記録層の飽和磁化、t は記録層の厚さ、F は記録層の幅である。また、形状による異方性エネルギーと誘導磁気異方性の和Kuは、概略、次式（２）で与えられる。
【００２２】
Ku=Hsw*Ms/2 …（２）
書き込み電流を低減する方法として、通常の書き込み配線（例えばCu）にNiFe等の軟磁性材料を被覆したヨーク(Yoke)付きの書き込み配線が提案され、２倍程度の高効率化効果（書き込み電流値は1/2 ）が得られることが報告されている（非特許文献２参照）。しかし、書き込み電流の目標値である1 〜2mA には程遠い。
【００２３】
図２６および図２７は、非特許文献２に記載のヨーク付き書き込み配線の構造の一例と、それを用いた書き込み特性を検討した結果を示している。
【００２４】
図２７において、特性Ａは、MTJ 素子の記録層に2nm の膜厚のCoFeNi薄膜を用いた場合について、MTJ 素子の微細化に伴ってスイッチング磁界Hsw が増大する様子を示している。
【００２５】
通常の書き込み配線を用いる場合には、1/F が７程度までは発生磁界の方がスイッチング磁界よりも大きいので書き込み可能である。これに対して、従来の技術により形成されたヨーク付き書き込み配線を用いる場合には、1/F が７程度を越えても、発生磁界の方がスイッチング磁界よりも大きいので書き込み可能であるが、1/F が１０程度を越えると発生磁界の方がスイッチング磁界よりも小さくなる。
【００２６】
従来の技術により形成されたヨーク付き書き込み配線を用いた場合について、実験と計算機シミュレーションにより検討した結果、２倍程度の高効率化効果を確認でき、書き込み電流を5mA に低減できたが、これが限界であり、実用化のために必要な目標値である1 〜2mA には程遠い。
【００２７】
一方、非特許文献３には、TMR 膜にGdFe合金垂直磁化膜を用いた場合の磁気抵抗効果の測定結果が報告されている。
【００２８】
また、非特許文献４には、垂直磁化膜を用いたMTJ 素子の積層構造の一例として、磁性層（GdFeCo）(50nm)／界面層（CoFe）／トンネルバリア膜（Al2O3(2.2nm)／界面層（CoFe）／磁性層（TbFeCo）(30nm)が開示されている。
【００２９】
【非特許文献１】
Roy Scheuerlein et.al."A 10ns Read and Write Non-Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in each Cell",ISSCC2000 Technical Digest pp.128〜pp.129
【００３０】
【非特許文献２】
Saied Tehrani,"Magneto resistive RAM", 2001 IEDM short course
【００３１】
【非特許文献３】
池田ほか、「GdFe合金垂直磁化膜を用いたGMR 膜およびTMR 膜」、日本
応用磁気学会誌 Vol.24,No.4-2,2000 p.563-566
【００３２】
【非特許文献４】
N.Nisimura,et.al., " Magnetic tunnel junction device with perpendicular magnetization films for high-density magnetic random access memory ",JOURNAL OF APPLIED PHYSICS, VOLUME 91,NUMBER 8, 15 APRIL 2002
【００３３】
【発明が解決しようとする課題】
上記したように従来のMRAMは、書き込み電流の低減とビット情報の熱擾乱耐性の確保を両立させることが望ましいが、そのための具体的な設計案は提案されていないという問題があった。また、従来のMRAMは、MTJ 素子の微細化に伴って書きこみ電流がさらに増大するので、MRAMの大容量化のために必要な書きこみ電流を１ｍＡ程度以下にするための具体的な手段は提案されていなかった。
【００３４】
本発明は上記の問題点を解決すべくなされたもので、メモリセルを微細化してもビット情報の高い熱擾乱耐性と高い書き込み効率を併せ持ち、大容量化を実現し得る磁気ランダムアクセスメモリとそれを用いた電子カードおよび電子装置を提供することを目的とする。
【００３５】
【課題を解決するための手段】
本発明の磁気ランダムアクセスメモリの第１の態様は、非磁性層を狭持した二層の磁性層を有し、磁性層の磁化方向が膜面垂直方向を向く垂直型の磁気抵抗素子と、前記磁気抵抗素子の厚さ方向に垂直な方向に配設され、書き込み電流を流して発生する磁界を前記磁気抵抗素子の磁性層の磁化方向に印加し、前記磁気抵抗素子の２つの磁性層のうちの一方の記録層の磁化方向を変化させて情報を書き込む書き込み配線と、前記磁気抵抗素子を厚さ方向から狭持し、前記書き込み配線による発生磁界を前記磁気抵抗素子の磁性層に印加する磁性ヨークとを具備し、前記磁性ヨークは、前記書き込み配線を周回するように配設された周回閉磁路を有する周回ヨークの一部であり、前記周回ヨークの周回閉磁路の一部に電気的絶縁膜が介挿されており、前記周回ヨークと前記書き込み配線との間に電気的絶縁膜が介挿されており、前記磁性ヨークは、前記磁気抵抗素子の記憶データの読み出し時に前記磁気抵抗素子に電流を流す電流経路の一部を形成することを特徴とする。
【００３６】
本発明の磁気ランダムアクセスメモリの第２の態様は、非磁性層を狭持した二層の磁性層を有し、磁性層の磁化方向が膜面垂直方向を向く垂直型の磁気抵抗素子と、前記磁気抵抗素子の厚さ方向に垂直な方向の両側に並んで配設され、書き込み電流を流して発生する磁界を前記磁気抵抗素子の磁性層の磁化方向に印加し、前記磁気抵抗素子の２つの磁性層のうちの一方の記録層の磁化方向を変化させて情報を書き込む２つの書き込み配線と、前記２つの書き込み配線をそれぞれ周回する完全閉磁路を有し、前記２つの書き込み配線の中間の閉磁路で前記磁気抵抗素子を厚さ方向から挟持し、前記書き込み配線による発生磁界を前記磁気抵抗素子の磁性層に印加する磁性ヨークとを具備することを特徴とする。
【００３７】
本発明の磁気ランダムアクセスメモリの第３の態様は、書き込み配線と、前記書き込み配線の両側面にそれぞれ側面が対向するように配設され、それぞれ非磁性層を狭持した二層の磁性層を有し、磁性層の磁化方向が膜面垂直方向を向く垂直型の２つの磁気抵抗素子と、前記書き込み配線を周回する完全閉磁路を有し、前記書き込み配線の両側で前記２つの磁気抵抗素子をそれぞれ厚さ方向から挟持し、前記書き込み配線に書き込み電流を流した場合に発生する磁界を前記磁気抵抗素子の磁性層に印加する磁性ヨークとを具備することを特徴とする。
【００３８】
本発明の磁気ランダムアクセスメモリの第４の態様は、非磁性層を狭持した二層の磁性層を有し、磁性層の磁化方向が膜面垂直方向を向く垂直型の磁気抵抗素子が半導体層上に行列状に配置されて構成されたセルアレイと、前記セルアレイの同一行の磁気抵抗素子の厚さ方向に垂直な方向で近接して行方向に配設された第１の書き込み配線と、前記セルアレイの同一列の磁気抵抗素子の厚さ方向に垂直な方向で近接して列方向に配設された第２の書き込み配線と、前記第１の書き込み配線を周回する完全閉磁路を有し、前記第１の書き込み配線に書き込み電流を流した場合に発生する磁界を前記磁気抵抗素子の磁性層に印加する第１の磁性ヨークと、前記第２の書き込み配線を周回する完全閉磁路を有し、前記第１の磁性ヨークとは互いに直交する方向に設けられ、前記第２の書き込み配線に書き込み電流を流した場合に発生する磁界を前記磁気抵抗素子の磁性層に印加する第２の磁性ヨークとを具備し、前記第１の磁性ヨークおよび第２の磁性ヨークは、その一方の磁性ヨークが近傍の前記磁気抵抗素子を厚さ方向から挟持し、その他方の磁性ヨークが前記一方の磁性ヨークの一部を介して前記磁気抵抗素子を厚さ方向から挟持していることを特徴とする。
【００３９】
本発明の磁気ランダムアクセスメモリの第５の態様は、非磁性層を狭持した二層の磁性層を有し、磁性層の磁化方向が膜面垂直方向を向く垂直型の磁気抵抗素子が半導体層上に行列状に配置されて構成されたセルアレイと、前記セルアレイの同一行の磁気抵抗素子の厚さ方向に垂直な方向で近接して行方向に配設された第１の書き込み配線と、前記セルアレイの同一列の磁気抵抗素子の厚さ方向に垂直な方向で近接して列方向に、かつ、前記第１の書き込み配線とは異なる平面上に配設され、前記第１の書き込み配線と交差する位置で第１の書き込み配線に接続された第２の書き込み配線とを具備することを特徴とする。
【００４１】
本発明の電子カードは、本発明の磁気ランダムアクセスメモリが形成された半導体チップと、前記半導体チップを収納し、半導体チップの片面側に窓を有するカード本体と、前記カード本体の窓を開閉可能であって磁気遮蔽効果を有するシャッタと、前記カード本体の少なくとも一端部に設けられ、前記半導体チップをカード本体外部に電気的に接続する外部端子とを具備することを特徴とする。
【００４２】
本発明の電子装置は、本発明の電子カードを収納自在なカードスロットと、前記カードスロットに電気的に接続されたカードインターフェースと、前記電子カードとの間でデータを転送する記憶装置とを具備することを特徴とする。
【００４３】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００４４】
＜MRAMの第１の実施形態＞
図１は、第１の実施形態に係るMRAMの半導体基板（例えばシリコン基板）に形成されるメモリセル（MRAMセル）として用いられるMTJ 素子の基本構成と磁性ヨークと書き込み配線の配置関係を模式的に示す側面図である。
【００４５】
図１において、MTJ 素子10は、それぞれ磁性層からなる記録層（自由層、フリー層）11と固定層（固定磁化層、ピン層）12との間にトンネルバリア層13が挟まれた積層構造によってTMR 効果を有し、磁性層11、12の磁化方向が膜面垂直方向を有する垂直型MTJ 素子である。ここで、トンネルバリア層13は、AlO （酸化アルミニウム、例えばAl2O3）等が用いられている。
【００４６】
磁性ヨーク20は、MTJ 素子10を厚さ方向から狭持し、後述する書き込み配線30による発生磁界をMTJ 素子10の磁性層11、12に厚さ方向から印加する役割を有するものであり、軟磁性体が用いられている。本実施形態ではMTJ 素子10とヨーク20が接しているが、界面に例えばTa等の金属、MgO 等の絶縁体が挿入されていても良い。
【００４７】
書き込み配線30は、MTJ 素子10の厚さ方向に垂直な方向に（本例ではMTJ 素子10の厚さ方向の側面に沿って近接して）配設されており、発生する磁界をMTJ 素子10の磁性層11、12の膜面垂直方向（磁化方向）と平行に印加するものであり、例えばCuあるいはAlなどからなる。
【００４８】
即ち、第１の実施形態に係るMRAMは、非磁性層を狭持した二層の磁性層を有し、磁性層の磁化方向が膜面垂直方向を向く垂直型のMTJ 素子10の二層の磁性層の磁化配列状態により変化する抵抗値に"０"、"１"の情報に対応させている。そして、MTJ 素子10に近接配置した書き込み配線30に電流を流して発生させた磁界をMTJ 素子10の磁性層の磁化方向に印加し、MTJ 素子10の２つの磁性層のうちの一方の記録層の磁化方向を変化させて情報を書き込む。
【００４９】
＜磁性ヨークの具体例＞
図２は、図１中の磁性ヨーク20の一具体例を示す。
【００５０】
書き込み配線30を周回する完全閉磁路構造を有する周回ヨーク20a を設け、その周回方向の途中の一部で垂直型MTJ 素子10の両側の磁性層を狭持している。この場合、周回ヨーク20a の周回閉磁路の一部に電気的絶縁物（膜）21が介挿されており、周回ヨーク20a と書き込み配線30との間にも電気的絶縁膜（図示せず）が介挿されており、周回ヨーク20a は、MTJ 素子10の記憶データの読み出し時にMTJ 素子10に電流を流す電流経路の一部となっている。
【００５１】
次に、図１および図２に示したMTJ 素子10に対する書き込み動作の原理を説明する。
【００５２】
MTJ 素子10に対する書き込みは、書き込みデータに応じて書き込み配線30に第１の方向またはそれとは逆の第２の方向に向かう電流をパルス状に流し、この電流により作られる磁界を用いてMTJ 素子10の記録層11の膜面垂直方向の磁化の向きを平行または反平行にすることにより達成される。上記書き込み時の動作に際して、磁性ヨーク20の磁束はMTJ 素子10の記録層11に収束されるので、書き込み電流が大きく低減した。
【００５３】
MTJ 素子10から情報を読み出す時には、MTJ 素子10に電流を流す電流経路を形成し、MTJ 素子10の両端間に所定の読み出し電圧Ｖを印加することによってMTJ素子10の抵抗値に応じた電流を電流経路に流し、この電流値をセンスアンプ（図示せず）で検出して情報を読み出すことができる。
【００５４】
ところで、本願発明者らの実験によれば、垂直型MTJ 素子10にデータを書き込む場合、従来例のMTJ 素子に書き込む場合と同じ電流値を書き込み配線30に流した場合にMTJ 素子10に発生する磁界（および磁界の発生効率）は従来の100 倍以上になった。換言すれば、従来例と同じ磁界を発生させるために必要な書き込み電流値を1/100 以下に低減することができる。
【００５５】
しかし、このように書き込み磁界が大きくなっても、薄膜磁性層の磁化を膜面垂直方向に向けるには、通常、その静磁エネルギー〜２πMs2 より大きな垂直磁気異方性エネルギーを持たせなければならないので、反転磁界が数千Oeと大きくなり、結果として書きこみ電流値は低減しない。
【００５６】
そこで、図１に示したように、MTJ 素子10を磁性ヨーク20により厚さ方向に狭持することにより、静磁エネルギーを大幅に低減でき、垂直磁気異方性エネルギーKuを下げて、反転磁界を100(Oe) 以下にしても磁性層の磁化を膜面垂直方向に向けることができた。
【００５７】
これにより、本発明に係るMRAMセルは、従来のMRAMセルの反転磁界である約30(Oe)の３倍程度の反転磁界を持ち、結果として、書き込み電流値を従来例の書き込み電流値の1/30、即ち、0.3mA 程度に低減することができた。
【００５８】
上述したように磁気異方性として形状磁気異方性および誘導磁気異方性がドミナントであり、単磁区を仮定して磁化が一斉に反転するとした場合、反転磁界Hsw は前式（１）のように記述できる。
【００５９】
本発明において、磁性膜の磁化方向を膜面垂直方向に向けるためには、垂直方向の磁気異方性が必要となる。この磁気異方性を結晶磁気異方性に頼る場合は形状には左右されないので、磁性膜のパターンサイズが小さくなっても原理的に反転磁界Hsw は変わらない。したがって、磁性膜を垂直磁化膜とすることで初めて反転磁界Hsw を増加させることなく微細化が可能になる。
【００６０】
また、上記したようにMTJ 素子10を微細化しても反転磁界が増加しないため、従来のMRAMでは実現できなかった90nm以下の微細なMTJ 素子を有する大容量（例えば256Mビット以上）のMRAMを具現化することができる。
【００６１】
即ち、上記したような第１の実施形態によれば、MTJ 素子10に対するデータの書き込みは、MTJ 素子10の磁性層の膜面垂直方向に書き込み磁界を印加すればよく、MTJ 素子10を厚さ方向から磁性ヨーク20で狭持することが可能になる。しかも、磁性ヨーク20のMTJ 素子狭持ギャップは、MTJ 素子10の厚さにほぼ相当する程度であって狭いので、磁界の発生効率が大幅に向上する。
【００６２】
また、従来例のMTJ 素子で必要とされていた反強磁性体が不要となり、MTJ 素子10の膜厚を低減し、書き込み磁界の発生効率などを向上させることが可能になる。この場合、従来例のMTJ 素子の反強磁性層はMn系合金が用いられており、300 ℃程度の温度からMnが拡散し、抵抗変化率（MR比）を劣化させることが問題となっていたが、本例のように反強磁性層を用いる必要がなくなると、Mn拡散によるMRの劣化を低減させることができる。
【００６３】
また、反転磁界Hsw がMTJ 素子10の平面幅に依存しないので、MTJ 素子10のスケーリングに伴う心配が不要になる。また、磁性ヨーク20のMTJ 素子磁性層の膜面垂直方向の反磁界による静磁エネルギーが低減されるので、小さな反転磁界を持つものでも磁性層の磁化を膜面垂直方向に向けることが可能になる。
【００６４】
したがって、MRAMセルの書き込み電流値を実用レベルに小さくでき、かつ、形状ばらつきに伴う反転電流値のばらつきを解消でき、十分な熱擾乱耐性を確保し、かつ、書き込み電流値を低減し得るMRAMを実現することができる。
【００６５】
＜MRAMセルの選択トランジスタ＞
例えば図２中に破線で示したように、書き込み配線30に直列に書き込みセル選択用のMOS トランジスタ31を接続することにより、選択対象のMRAMセルのMTJ 素子10に対する選択と非選択対象の他のMRAMセルからの分離を共用することができる。この場合、前述した本発明の効果により書き込み電流値がサブmAとなると、書き込みセル選択用トランジスタ31をMTJ 素子10と同等程度に小さく実現することができ、メモリセルアレイの中に組み込むことが可能となる。
【００６６】
これにより、半選択状態のセルが無くなり、誤書き込みを皆無とすることができ、また、半選択状態のセルの熱擾乱の問題も解消できた。さらには、書き込みに際して選択したセルを書き込み電流などで加熱しながら書き込みを行う熱アシスト記録方式を採用することができる。これにより、MTJ 素子10を50nmオーダーに微細化することが可能になり、本発明に係るMRAMをDRAMに置き換える可能性が高くなった。
【００６７】
これに対して、従来の熱アシスト記録方式の概念では、書き込みに際してセルの選択性がなかったので、選択セル以外にもある程度の熱が加わり、熱擾乱による記録層の磁化反転を起こす一因となっていた。
【００６８】
ところで、図１に基本構成を示したMTJ 素子10において、固定層12として高保磁力を有する高Hc磁性材料を用い、記録層11として固定層12よりも保磁力の小さい低保磁力を有する低Hc磁性材料を用いることによって、高性能なMTJ 素子10を実現することができる。この場合、高Hc磁性材料と低Hc磁性材料を適切に選定してHcを適切に調整することができる。
【００６９】
前記高Hc磁性材料としては、1 ×106 erg/cc以上の高い結晶磁気異方性エネルギー密度をもつ材料が望ましく、その具体例を以下に挙げる。
【００７０】
（１）Fe（鉄）、Co（コバルト）、Ni（ニッケル）のうち少なくとも１つの元素、あるいは、Fe、Co、Niのうち少なくとも１つの元素とCr（クロム）、Pt（白金）、Pd（パラジウム）のうち少なくとも１つの元素が含まれる合金。この合金は、規則合金、不規則合金を含む。規則合金として、Fe(50)Pt(50)、Fe(50)Pd(50)、Co(50)Pt(50)等が挙げられ、不規則合金として、CoCr合金、CoPt合金、CoCrPt合金、CoCrPtTa合金、CoCrNb合金等が挙げられる。
【００７１】
（２）Fe、Co、Niのうち少なくとも１つの元素あるいはこの１つの元素を含む合金と、Pd、Ptのうち１つの元素あるいはこの１つの元素を含む合金とが交互に積層された構造のもの。例えばCo/Pt 人工格子、Co/Pd 人工格子、CoCr/Pt 人工格子。上記Co/Pt 人工格子、Co/Pd 人工格子などを用いた場合、抵抗変化率（MR比）として40％程度の大きな値を持たせることができた。
【００７２】
（３）非特許文献４に開示されているような希土類金属のうちの少なくとも１つの元素、例えばTb（テルビウム）、Dy（ジスプロシウム）、Gd（ガドリニウム）と、遷移金属のうちの少なくとも１つの元素とからなるアモルファス合金。例えばTbFe、TbCo、TbFeCo、DyTbFeCo、GdTbCo等、さらに補償点近傍に組成を調整したものが望ましい。
【００７３】
一方、前記低Hc磁性材料は、組成比の調整、不純物の添加、膜厚の調整等により高Hc磁性材料よりも磁気異方性エネルギー密度を低下させたものである。この材料の具体例を以下に挙げる。
【００７４】
（１）Fe、Co、Niのうち少なくとも１つの元素、あるいは、Fe、Co、Niのうち少なくとも１つの元素とCr、Pt、Pdのうち少なくとも１つの元素が含まれる合金。この合金が規則合金の場合には、Fe(50)Pt(50)およびCo(50)Pt(50)等にCu（銅）、Cr、Ag（銀）等の不純物元素あるいはその合金、絶縁物を加えて磁気異方性エネルギー密度を低下させたもの。前記合金が不規則合金の場合には、非磁性元素の割合を増加させて磁気異方性エネルギー密度を低下させたもの。
【００７５】
（２）Fe、Co、Niのうちの少なくとも１つの元素と、Pd、Ptのうちの１つの元素とが交互に積層された構造であって、Fe、Co、Niを含む層の膜厚あるいはPd、Ptを含む層の膜厚が厚い構造のもの。実際には、Fe、Co、Niを含む層の膜厚とPd、Ptを含む層の膜厚の最適値があり、最適値を外れると磁気異方性エネルギー密度が低下していく。つまり、上記膜厚が最適値より薄い構造のものもある。
【００７６】
（３）非特許文献４に開示されているような希土類金属のうちの少なくとも１つの元素、例えばTb（テルビウム）、Dy（ジスプロシウム）、Gd（ガドリニウム）と、遷移金属のうちの少なくとも１つの元素とからなるアモルファス合金。
【００７７】
＜MTJ 素子10の具体例１＞
図３は、図１中のMTJ 素子10の具体例１を示す側面図である。
【００７８】
MTJ 素子10をヨーク用磁性材料上に積層する場合、拡散防止や交換結合を切るために、磁性ヨーク用材料上に適当な材質、例えばTa（タンタル）、TiN 、TaN等からなる下地層を設けても良い。
【００７９】
高保磁力を有する固定層12としてFePt、CoPt規則合金を用いる場合は、垂直磁気異方性を発現させるにはfct(001)面を配向させる必要がある。そのためには、結晶配向用下地として、数nm程度のMgO （酸化マグネシウム）からなる極薄下地を用いれば良い。他にも、格子定数が2.8 Å、4 Å、5.6 Å程度のfcc 、bcc 構造を持つ元素、化合物、例えば、Pt、Pd、Ag、Au、Al、Cr等を用いることができる。
【００８０】
低保磁力を有する記録層11として例えばCo/Pt 人工格子を用いる場合は、CoとPtの膜厚を調整することにより保磁力を調整することが可能となる。
【００８１】
MTJ 素子10の具体例１の積層構成は以下のようなものである。
【００８２】
下部ヨーク20はNiFeからなる。下地層14は膜厚が2nm のTaからなる。結晶配向用下地15は膜厚が1nm のMgO からなる。固定層12は膜厚が5nm のFePtからなる。トンネルバリア膜13は膜厚が1.2nm のAlO からなる。記録層11は、膜厚が0.5nmのCoと、膜厚が1.5nm のPtとの積層膜からなる。下地層14は膜厚が2nm のTaからなる。さらに、上部ヨーク20はNiFeからなる。
【００８３】
ここで、トンネルバリア膜13と記録層11のCoの界面に、MR比を損なわない程度にPt層を挿入してもよい。また、固定層12として、上述したFePt規則層の代わりにCoPt規則層を用いてもよい。また、記録層11として、Co/Pt 人工格子の代わりにCo/Pd 人工格子を用いてもよい。
【００８４】
＜MTJ 素子10の具体例２＞
図４は、図１中のMTJ 素子10の具体例２を示す側面図である。
【００８５】
MTJ 素子10の固定層12および記録層11として、それぞれ人工格子で構成してもよい。この場合のMTJ 素子10の積層構成の一例は以下のようなものである。
【００８６】
下部ヨーク20はNiFeからなる。下地層14は膜厚が2nm のTaからなる。固定層12は、膜厚が0.8nm のPtと、膜厚が0.3nm のCoとの積層膜からなる。トンネルバリア膜13は膜厚が1.2nm のAlO からなる。記録層11は、膜厚が0.5nm のCoと、膜厚が1.5nm のPdとの積層膜からなる。下地層14は膜厚が2nm のTaからなる。さらに、上部ヨーク20はNiFeからなる。
【００８７】
この場合にも、トンネルバリア膜13と記録層11のCoの界面に、MR比を損なわない程度にPt、Pdを挿入してもよい。
【００８８】
＜MTJ 素子10の具体例３＞
MTJ 素子10の固定層12あるいは記録層11として、希土類金属と遷移金属とからなるアモルファス合金を用いてもよい。この場合のMTJ 素子の積層構成の一例は以下のようなものであり、図４に示した積層構成と同様である。
【００８９】
下部ヨークはNiFeからなる。下地層は膜厚が2nm のTaからなる。固定層は膜厚が20nmのTb(22)(Fe(71)Co(29))(78)からなる。トンネルバリア膜は膜厚が1.2nmのAlO からなる。記録層は、膜厚が0.5nm のCoと、膜厚が1.5nm のPdとの積層膜からなる。下地層は膜厚が2nm のTaからなる。さらに、上部ヨークはNiFeからなる。
【００９０】
ここで、（固定層）Tb(22)(Fe(71)Co(29))(78)と（トンネルバリア膜）AlO の界面にCo等を挿入して交換結合させてもよい。また、固定層あるいは記録層に、例えば、TbFeCo/Pt/Coのように希土類金属と遷移金属とからなるアモルファス合金と、Pt、Pd等の非磁性金属とCoを積層した構造にしてもよい。
【００９１】
＜MTJ 素子の具体例４＞
MTJ 素子10の記録層11が下部ヨーク側に位置してよい。この場合のMTJ 素子の積層構成の一例は以下のようなものである。
【００９２】
下部ヨークはNiFeからなる。下地層は膜厚が2nm のTaからなる。記録層は、膜厚が10nmのCrTiと、膜厚が10nmのCo(74)Cr(16)Nb(10)との積層膜からなる。トンネルバリア膜は膜厚が1.2nm のAlO からなる。固定層は、膜厚が0.3nm のCoと、膜厚が0.8nm との積層膜からなる。下地層は膜厚が2nm のTaからなる。上部ヨークはNiFeからなる。
【００９３】
＜MTJ 素子の具体例５＞
MTJ 素子10の固定層12に積層フェリ構造（mag./metalが交互に積層された構造）を用いてもよい。上記mag.としてFe、Co、Ni、それらの合金等が挙げられ、上記metal としてRu、Ir、Rh、Re、Os等が挙げられる。積層フェリの具体例として、Co/Ru 、Co/Ir 、Co/Rh などがある。この場合のMTJ 素子の積層構成の一例は以下のようなものである。
【００９４】
下部ヨークはNiFeからなる。下地層は膜厚が2nm のTaからなる。記録層は膜厚が10nmのCrTiと、膜厚が10nmのCo(74)Cr(16)Nb(10)との積層膜からなる。トンネルバリア膜は膜厚が1.2nm のAlO からなる。固定層は膜厚が0.3nm のCoと、膜厚が0.8nm のRuとの積層膜からなる。下地層は膜厚が2nm のTaからなる。上部ヨークはNiFeからなる。
【００９５】
＜MTJ 素子の具体例６＞
MTJ 素子10の磁性層11、12にフェリ磁性体あるいは積層フェリ構造を用いてもよい。ここで、フェリ磁性体には、希土類金属のうちの少なくとも１つの元素（例えばGd、Tb）と、遷移金属のうちの少なくとも１つの元素とからなるアモルファス合金を用いたもの（例えばGdCo、TbFeCo 、GdTbFe等）、Fe、Co、Niのうちの少なくとも１つの元素と、V （バナジウム）、Cr、Cu、Nb（ニオブ）、Mo（モリブデン）、Ru（ルテニウム）、Rh（ロジウム）、Pd、Ta、W （タングステン）、Re（レニウム）、Os（オスミウム）、Ir（イリジウム）、Pt、Auのうちの１つの元素とが交互に積層された構造のもの、Mn（マンガン）、Cu、Al、Ge（ゲルマニウム）、Bi（ビスマス）を用いたもの（例えばMnBi、MnAlGe、MnCuBi等）がある。
【００９６】
MTJ 素子の記録層にフェリ磁性層を用いると、垂直方向の静磁エネルギーを低減し、小さな反転磁界を有する垂直記録層を実現し、かつ、磁性ヨークにかかる自己バイアス磁界を低減できるので、オーバーライト時に必要な電流値を低減することができる。
【００９７】
MTJ 素子の固定層にフェリ磁性体を用いると、記録層11にかかるバイアス磁界を低減できるので、オフセットを低減することができる。
【００９８】
＜MTJ 素子の具体例７＞
図５は、図１中のMTJ 素子10の具体例７を示す側面図である。
【００９９】
このMTJ 素子10は、磁性層11,12 とトンネルバリア膜13の界面（バリア界面）にCo、Ni、Feあるいはこれらの合金(CoFe 、NiFe、NiCo、FeCoNi)16 が介在しており、その他は図１に示したMTJ 素子10と同様の構造を有するものであり、図１中と同一符号を付している。
【０１００】
この構成によると、MTJ 素子の抵抗変化率MRを向上させることができる。
【０１０１】
＜磁性ヨークの具体例１＞
図６は、図１中の磁性ヨーク20の具体例１を示す側面図である。
【０１０２】
この磁性ヨークは、ヨーク本体（軟磁性体本体）201 のMTJ 素子界面側の磁性層挟持部（ヨークティップ202 ）に高い高飽和磁束密度（Ｂｓ）を有する材料（FeCo、CoFe、Fe(1-x)Nx など）を用いている。
【０１０３】
このような構成によると、書き込み磁界を増加させ、書き込み効率を向上させることができる。なお、図６中のMTJ 素子の一例は、例えば図５中に示したMTJ素子と同様の構造を有するものであり、図５中と同一符号を付している。
【０１０４】
＜磁性ヨークの具体例２＞
第１の実施形態における磁性ヨーク20の断面形状を、MTJ 素子10に向かって磁束が収束する構造にすると、書き込み効率を向上させるだけでなく、ヨークの屈曲部からの磁界の漏洩がなくなり、隣接した別のMTJ 素子にかかる磁界を低減することができ、誤書き込みのおそれを解消することができる。
【０１０５】
図７は、図１中の磁性ヨーク20の具体例２を示す側面図である。
【０１０６】
MTJ 素子10の固定層12側のヨークティップ202aの面積は固定層12の面積と同じであるが、記録層11側のヨークティップ202bの面積を記録層11の面積よりも大きく設定している。また、ピン層側のヨーク面積よりも記録層側のヨーク面積を大きく設定している。なお、図７中のMTJ 素子の一例は、例えば図６中に示したMTJ 素子と同様の構造を有するものであり、図６中と同一符号を付している。
【０１０７】
このような構成によると、書き込み効率を向上させ、例えば図６中に示した磁性ヨーク20と比べて書き込み電流を低減、例えば半減させることが可能になる。
【０１０８】
＜磁性ヨークの具体例３＞
図８は、図１中の磁性ヨークの具体例３を示す側面図である。
【０１０９】
MTJ 素子10の固定層12側のヨークティップ202aの面積はMTJ 素子の固定層12の面積と同じであり、記録層11側のヨークティップ202bの面積は記録層11の面積と同じであるが、固定層12側のヨーク本体、つまり軟磁性体本体201aの面積よりも記録層11側のヨーク本体201bの面積を大きく設定している。なお、図８中のMTJ素子の一例は、例えば図６中に示したMTJ 素子と同様の構造を有するものであり、図６中と同一符号を付している。
【０１１０】
このような構成によると、書き込み効率を向上させ、例えば図６中に示した磁性ヨークと比べて書き込み電流を低減、例えば半減させることが可能になる。
【０１１１】
＜MRAMセルの第２の実施形態＞
図９は、MRAMセルの第２の実施形態を示す側面図である。
【０１１２】
このMRAMセルは、１つの垂直型MTJ 素子10の両側方に２つの書き込み配線301 、302 を並べて設け、この２つの書き込み配線301 、302 を周回する例えばメガネ型の完全閉磁路構造を有する磁性ヨーク20b を設け、この磁性ヨーク20b のうち２つの書き込み配線301 、302 の中間の閉磁路でM TJ素子10を厚さ方向から挟持している。なお、図９中のMTJ 素子は、一例として図１中に示したMTJ 素子と同様の構造を有するものを示しており、図１中と同一符号を付している。
【０１１３】
このようにMTJ 素子10に対して２つの書き込み配線301 、302 から磁力を発生する構成にすると、例えば図１中に示したMRAMセルと比べて、１配線当りの書き込み電流が等しい場合にでも発生磁界を増加させることができる。換言すれば、図１中に示したMRAMセルと比べて、１つのMTJ 素子に対する発生磁界を同一にした場合には１配線当りの書き込み電流を低減、例えば半減することができる。
【０１１４】
この場合、２つの書き込み配線301 、302 のうちの一方に書き込み電流が流れた場合に発生する磁界、あるいは、２つの書き込み配線301 、302 に互いに逆方向に電流が流れた場合にそれぞれ発生する磁界をMTJ 素子に選択的に印加することが可能である。
【０１１５】
＜MRAMセルの第３の実施形態＞
図１０は、MRAMセルの第３の実施形態を示している。
【０１１６】
このMRAMセルは、書き込み配線30の両側にそれぞれ垂直型MTJ 素子10が配置されており、書き込み配線30を周回する完全閉磁路構造を有する磁性ヨーク20a のうち書き込み配線30の両側の二カ所でそれぞれMTJ 素子10を厚さ方向から挟持させている。なお、図１０中のMTJ 素子10は一例を示すものであり、例えば図１に示したMTJ 素子と同様の構造を有するものとして図１中と同一符号を付している。
【０１１７】
このように構成すると、２つのMTJ はそれぞれ常に平行、反平行の磁化配置をとる。
【０１１８】
＜MRAMセルの第４の実施形態＞
図１１および図１２は、MRAMセルの第４の実施形態を示しており、図１１はメモリセルアレイの一部、図１２は図１１中のメモリセルアレイ内の１個のMRAMセルを取り出して書き込み配線、磁性ヨークとの配置関係の一例を示している。
【０１１９】
第４の実施形態では、第１の実施形態で前述したような垂直型MTJ 素子10を半導体層（例えばSi基板）上に行列状に配置してセルアレイを構成する。この場合、同一行のMTJ 素子10の厚さ方向に垂直な方向でMTJ 素子10の側面に近接するように第１の書き込み配線（ワード線）WLを行方向に配設し、同一列のMTJ 素子10の厚さ方向に垂直な方向でMTJ 素子10の側面に近接するように第２の書き込み配線（ビット線）BLを列方向に配設している。これにより、ワード線WLとビット線BLの交叉部付近に対応してMTJ 素子10が存在する。
【０１２０】
そして、MTJ 素子10に対して、ビット線BLを周回する完全閉磁路構造を有する第１の磁性ヨーク20B と、ワード線WLを周回する完全閉磁路構造を有する第２の磁性ヨーク20W を設けている。この場合、１つのMTJ 素子10に対して、第１の磁性ヨーク20B と第２の磁性ヨーク20W が直交する方向に共通に設けられており、MTJ 素子10を厚さ方向から第１の磁性ヨーク20B で挟持し、この第１の磁性ヨーク20B をMTJ 素子10を厚さ方向から第２の磁性ヨーク20W で挟持している。
【０１２１】
つまり、１つのMTJ 素子10は、第１の磁性ヨーク20B による磁界のみ、あるいは、第２の磁性ヨーク20W による磁界のみ、あるいは、第１の磁性ヨーク20B による磁界と第２の磁性ヨーク20W による磁界が加算された状態で選択的に印加される。
【０１２２】
なお、図１２中のMTJ 素子10は、一例として図１中に示したMTJ 素子と同様の構造を有するものを示しており、図１中と同一符号を付している。
【０１２３】
このようにMTJ 素子10に対して直交する方向に配設された２つの書き込み配線WL、BLからそれぞれ磁力を選択的に発生する構成にすると、例えば図１中に示したMRAMセルと比べて、１配線当りの書き込み電流が等しい場合にでも発生磁界を増加させることができる。換言すれば、図１中に示したMRAMセルと比べて、１つのMTJ 素子に対する発生磁界を同一にした場合には１配線当りの書き込み電流を低減、例えば半減することができる。この場合、ワード線WLとビット線BLに同時に書き込み電流を流す時のみ、このワード線WLとビット線BLの交叉部近傍に位置する所望のMTJ 素子10に対して所要の書き込みを行うことができるので、書き込みセル選択用トランジスタをMTJ 素子毎に設ける必要はない。
【０１２４】
＜MRAMセルの第５の実施形態＞
図１３は、MRAMセルの第５の実施形態を示す側面図である。
【０１２５】
このMRAMセルは、磁性ヨーク20と垂直型MTJ 素子10の両側の磁性層11、12との間にそれぞれ導電性の一対の読み出し配線17、18の一部が介挿されている。
【０１２６】
MTJ 素子10の記憶データの読み出し時に、一対の読み出し配線17、18からMTJ素子10の両端間に所定の読み出し電圧Ｖを印加することによってMTJ 素子10に記憶データに応じた電流を流すものであり、その電流経路の一部を形成する。
【０１２７】
＜MRAMセルの第６の実施形態＞
第６の実施形態では、図１あるいは図２に示した構成と比べて、磁性ヨークが省略されている点が異なり、その他は同じである。
【０１２８】
非特許文献４に開示されているMTJ 素子の積層構造において、磁性層のRE-TM系材料の垂直磁気異方性エネルギーKuは、一般的に105 〜106 erg/cc程度であり、その飽和磁化Msは0 〜150emu/cc と調整されているとの記載がある。また、Coの飽和磁化Msは1420emu/cc、一軸磁気異方性エネルギーは4.5 ×106 erg/ccである。また、磁性層のRE-TM 材料(30nm)と界面層のCoが強磁性的に交換結合していると記載されており、Co膜厚が例えばRE-TM 材料の1/10とし、実効的な異方性エネルギーKeff、飽和磁化Meffがそれぞれの体積率で寄与するものと仮定すると、Keffは105 〜106 erg/cc台であり、Meffは0 〜270emu/cc 程度と見積もることができる。
【０１２９】
磁性層が単一磁区構造を保ちながら磁化回転により磁化方向が反転した場合、磁性層の保磁力は2Ku/Msであると予想され、700 〜10k(Oe) 程度と見積もることができる。非特許文献４では保磁力は250(Oe) 程度である。この理由は、セルサイズが85μｍ角と大きく、磁壁移動で磁化反転が起きていると考えられ、前記2Ku/Msで予想される保磁力よりも小さくなっている。実際に直径0.3 μｍサイズのMTJ 素子を試作したところ、保磁力は1.5k(Oe)となった。
【０１３０】
ヨークなしの構成、つまりヨークで被覆しない書き込み配線の場合、書き込み配線に1mA の電流を流して発生できる磁場は高々10(Oe)程度であり、非特許文献４の構成では、微細なセルサイズにおいて数mAの記録電流で記録動作を行うことは困難である。
【０１３１】
ところが、第６の実施形態では、垂直型MTJ 素子の記録層の膜厚t とセル面積（記録層の面積）S の平方根√S の比t/√S （アスペクト比）が例えば２程度以上に大きく設定されている。因みに、記録層の膜厚t は100nm 、記録層のサイズは0.05μｍ×0.05μｍである。
【０１３２】
このようにアスペクト比を大きく設定すると、反磁界係数が低減され、比較的小さな異方性エネルギーで垂直磁化を実現できる。換言すれば、高アスペクト比にすることで、保磁力が小さな垂直磁化膜を実現できる。
【０１３３】
図１４は、第６の実施形態においてアスペクト比を規定する基準について示している。
【０１３４】
図１４中、横軸はMTJ 素子10の磁性層の飽和磁化Ms(emu/cc)あるいは書き込み配線・MTJ 素子間距離（δnm）を示しており、縦軸は書き込み配線の書き込み電流（記録電流）による発生磁場の強さHg(Oe)、磁化を膜面垂直方向に保つための異方性磁界Hgを示している。
【０１３５】
図１４から、1mA 当りで発生する磁場HIと記録電流Iwの積HI×Iwと反磁界係数N 、記録層の飽和磁化M の関係がHI×Iw＞4 πNMを満たすようにすれば書き込む可能な垂直磁化膜が実現できることが分かる。ここで、磁性ヨークが付いていない書き込み配線の書き込み電流が1mA の場合に発生できる磁場は高々10(Oe)程度であり、書き込み電流は10mA以下であることが好ましい。さらに5mA 以下であることが好ましい。
【０１３６】
＜MRAMセルの第７の実施形態＞
図１５は、MRAMセルの第７の実施形態を配列したメモリセルアレイの一部を示している。
【０１３７】
図１５に示すように、第１の実施形態で前述したような垂直型MTJ 素子10が半導体層（例えばSi基板）上に行列状に配置されてセルアレイが構成されている。行列状の配線は、同一平面上にはなく、行方向の配線（行線WL）と列方向の配線（列線BL）が薄い絶縁膜（図示せず）を介して配置され、行列の交差位置で接続されている。この行列状の配線に囲まれた領域に垂直型MTJ 素子10が配置されている。
【０１３８】
セルの選択およびそれに対する書き込みは、選択したいMTJ 素子10の直交する二側面に隣接する行線と列線を選択して電流を流すことにより行う。本例では、図中斜線で示すセルを選択する行線ｂから列線ｃに点線で示すように電流を流し、その他の選択しない配線には、バイアス電圧を印加して電流が回り込まないように調整する。
【０１３９】
上記したように行線ｂから列線ｃへ電流が流れると、行線ｂと列線ｃの交点部近傍で電流方向が行方向から列方向に変化し、交点部近傍の選択セルに対して、行方向からの電流で発生する磁場と列方向からの電流で発生する磁場の和が印加される。このため、選択セルのみ反転し、選択された行、列に隣接する他のセルは半選択の状態となり、磁化反転を起こさない。
【０１４０】
なお、図１５中のMTJ 素子10は、図１中に示したようにヨークで挟持した構成にしてもよいし、図２に示したように完全閉磁路型の構造にしてもよく、ヨークがない構造にしてもよい。
【０１４１】
次に、前述した本発明に係るMRAMセルを用いたMRAMの適用例のいくつかを示す。
【０１４２】
（適用例１）
図１６は、本発明に係るMRAMの適用例１としてデジタル加入者線（ＤＳＬ）用モデムのＤＳＬデータパス部分を示す。
【０１４３】
このモデムは、プログラマブルデジタルシグナルプロセッサ（ＤＳＰ）100 、アナログ−デジタルコンバータ（Ａ／Ｄ）及びデジタル−アナログコンバータ（Ｄ／Ａ）110 と、送信ドライバ150 と、受信機増幅器160 を含む。図１６では、バンドパスフィルタを省略しており、代わりに回線コードプログラムをホールドできる種々のタイプのオプションのメモリとして、本発明のMRAM 170とEEPROM 180を示している。
【０１４４】
なお、本適用例１では、回線コードプログラムをホールドするためのメモリとしてMRAMとEEPROMの二種類のメモリを用いているが、EEPROMをMRAMに置き換えてもよく、二種類のメモリを用いずにMRAMのみを用いるようにしてもよい。
【０１４５】
（適用例２）
図１７は、本発明に係るMRAMの適用例２として携帯電話端末300 における通信機能を実現する部分を示す。
【０１４６】
図１７に示すように、通信機能を実現する部分は、送受信アンテナ210 、アンテナ共用器202 、受信部203 、ベースバンド処理部204 、音声コーデックとして用いられるDSP （Digital Signal Processor）205 、スピーカ（受話器）206 、マイクロホン（送話器）207 、送信部208 、周波数シンセサイザ209 を備えている。
【０１４７】
また、携帯電話端末300 の各部を制御する制御部200 が設けられている。制御部200 は、マイクロコンピュータからなり、CPU221と、ROM222と、本発明のMRAM223 と、フラッシュメモリ224 とがCPU バス225 を通じて接続されている。
【０１４８】
ここで、ROM222は、CPU221において実行されるプログラムや、表示用のフォント等の必要となるデータが予め記憶されたものである。また、MRAM223 は、主に作業領域として用いられるものであり、CPU221がプログラム実行中において必要に応じて計算途中のデータなどを記憶したり、制御部200 と各部との間でやり取りするデータを一時記憶したりするなどの場合に用いられる。また、フラッシュメモリ224 は、携帯電話端末300 の電源がオフされた場合でも、例えば直前の設定条件などのデータを不揮発的に記憶しておき、次の電源オン時に同じ設定にするような使用方法をする場合に、記憶している設定パラメータを使用可能とするものである。
【０１４９】
また、本適用例では、ROM222、MRAM223 、フラッシュメモリ224 を用いているが、フラッシュメモリ224 を本発明のMRAMに置き換えたり、さらに、ROM222も本発明のMRAMに置き換えることも可能である。
【０１５０】
なお、図１７において、211 は音声データ再生処理部、212 は音声データ再生処理部211 に接続された外部端子、213 はLCD コントローラ、214 はLCD コントローラ213 に接続されたLCD 、215 はリンガ、231 はCPU バス225 と外部メモリスロット232 との間に設けられたインターフェース（I/F ）、233 はCPU バス225 とキー操作部234 との間に設けられたインターフェース（I/F ）、235 はCPUバス225 と外部端子236 との間のインターフェース（I/F ）であり、外部メモリスロット232 には外部メモリ240 が挿入される。
【０１５１】
（適用例３）
図１８は、本発明に係るMRAMをスマートメディア等のメディアコンテンツを収納するカード（MRAMカード）に適用した例を示す。
【０１５２】
図１８において、400 はMRAMカード本体、401 はMRAMチップ、402 は開口部、403 はシャッタ、404 は外部端子である。MRAMチップ401 はカード本体400 内部に収納されており、開口部402 により、外部に露出している。MRAMカード携帯時には、MRAMチップ401 はシャッタ403 で覆われている。シャッタ403 は外部磁場を遮蔽する効果のある材料、例えばセラミックからなる。データを転写する場合には、シャッタ403 を開放してMRAMチップ401 を露出させて行う。外部端子404 はMRAMカードに記憶されたコンテンツデータを外部に取り出すためのものである。
【０１５３】
図１９及び図２０は、本発明に係るMRAMカードを使用する電子装置の一例として、MRAMカードにデータを転写するための挿入型のデータ転写装置の上面図及び断面図を示す。
【０１５４】
エンドユーザの使用する第２MRAMカード450 をデータ転写装置500 の挿入部510 より挿入し、ストッパ520 で止まるまで押し込む。ストッパ520 は、第２MRAMカード450 をデータ転写装置500 内の第１MRAMカード550 と位置合わせするための部材としても用いられる。第２MRAMカード450 が所定位置に配置されると同時に第１MRAMカード550 に記憶されたデータが第２MRAMカード450 に転写される。
【０１５５】
図２１は、本発明に係る電子装置の他の例として、嵌め込み型のデータ転写装置を示す。
【０１５６】
このデータ転写装置は、図の矢印で示すように、ストッパ520 を目標に、第１MRAMカード550 上に第２MRAMカード450 を嵌め込みように載置するタイプである。転写方法については、前述した挿入型のデータ転写装置と同一であるので、説明を省略する。
【０１５７】
図２２は、本発明に係る電子装置のさらに他の例として、スライド型のデータ転写装置を示す。
【０１５８】
このデータ転写装置は、CD-ROMドライブ、DVD ドライブと同様、データ転写装置500 に受け皿スライド560 が設けられており、この受け皿スライド560 が図中矢印で示すように動作する。受け皿スライド560 が図中破線で示す状態に移動した時に第２MRAMカード450 を受け皿スライド560 に載置し、第２MRAMカード450をデータ転写装置500 内部へ搬送する。ストッパ520 に第２MRAMカード先端部が当接するように搬送される点および転写方法については前述した挿入型のデータ転写装置と同一であるので、説明を省略する。
【０１５９】
【発明の効果】
上述したように本発明の磁気ランダムアクセスメモリによれば、メモリセルを微細化してもビット情報の高い熱擾乱耐性と高い書き込み効率を併せ持ち、例えば256Mビット以上の大容量化を実現することができる。
【図面の簡単な説明】
【図１】 本発明のMRAMにおいてMRAMセルとして用いられるMTJ 素子の基本構成と磁性ヨークと書き込み配線の配置関係を模式的に示す側面図。
【図２】 図１の一具体例を示す側面図。
【図３】 図１中のMTJ 素子の具体例１を示す断面図。
【図４】 図１中のMTJ 素子の具体例２を示す側面図。
【図５】 図１中のMTJ 素子の具体例７を示す側面図。
【図６】 図１中の磁性ヨークの具体例１を示す側面図。
【図７】 図１中の磁性ヨークの具体例２を示す側面図。
【図８】 図１中の磁性ヨークの具体例３を示す側面図。
【図９】 本発明のMRAMのMRAMセルの第２実施形態を示す側面図。
【図１０】 本発明のMRAMのMRAMセルの第３実施形態を示す側面図。
【図１１】 本発明のMRAMの第４の実施形態に係るメモリセルアレイの回路図。
【図１２】 図１１のメモリセルアレイ内の１個のMRAMセルを取り出して書き込み配線、磁性ヨークとの配置関係の一例を示す側面図。
【図１３】 本発明のMRAMのMRAMセルの第５の実施形態を示す側面図。
【図１４】 本発明のMRAMのMRAMセルの第６の実施形態において、アスペクト比を規定する基準について示す図。
【図１５】 本発明のMRAMのMRAMセルの第７の実施形態を示す側面図。
【図１６】 本発明に係るMRAMの適用例１としてデジタル加入者線用モデムのDLS データパス部分を示すブロック図。
【図１７】 本発明に係るMRAMの適用例２として携帯電話端末における通信機能を実現する部分を示すブロック図。
【図１８】 本発明に係るMRAMをスマートメディア等のメディアコンテンツを収納するMRAMカードに適用した例を示す上面図。
【図１９】 本発明に係るMRAMカードを使用する電子装置の一例として挿入型のデータ転写装置を示す上面図。
【図２０】 図１９に対応する断面図。
【図２１】 本発明に係る電子装置の他の例として嵌め込み型のデータ転写装置を示す断面図。
【図２２】 本発明に係る電子装置のさらに他の例としてスライド型のデータ転写装置を示す断面図。
【図２３】 MRAMで用いられるMTJ 素子の一般的な構造を概略的に示す断面図。
【図２４】 図２３中のMTJ 素子の２つの磁性層の磁化の向きを示す図。
【図２５】 MRAMのセルアレイの平面レイアウトの一例を模式的に示す図。
【図２６】 ヨーク付き書き込み配線の構造の一例を示す斜視図。
【図２７】 図２６のヨーク付き書き込み配線を用いた書き込み特性を検討した結果を示す特性図。
【符号の説明】
10…MTJ 素子、11…記録層、12…固定層、13…トンネルバリア層、20…磁性ヨーク、30…書き込み配線。
【発明の属する技術分野】
本発明は、磁気ランダムアクセスメモリ（MRAM: Magnetic Random Access Memory ）と、それを用いた電子カードおよび電子装置に係り、特にトンネル型磁気抵抗効果により"１"／"０"情報の記憶を行う素子を利用して構成した磁気メモリセルを用いるMRAMにおけるメモリセルの構造に関する。
【０００２】
【従来の技術】
近年、新たな原理により情報を記憶するメモリが数多く提案されているが、そのうちの一つに、トンネル型磁気抵抗(Tunneling Magneto Resistive) 効果を用いて"１"／"０"情報の記憶を行う強磁性トンネル接合（Magnetic Tunnel Junction: 以後、MTJ と表記する）素子を利用して構成した磁気メモリセルを行列状に配置した不揮発性、高速性を併せ持つMRAMが提案されている（例えば、非特許文献１参照）。
【０００３】
図２３は、MRAMで用いられるMTJ 素子の断面構造を概略的に示す。
【０００４】
このMTJ 素子は、２つの磁性層（強磁性層、強磁性体膜）71、72で１つの非磁性層（トンネルバリア膜）73を挟んだ構造を有し、２つの磁性層71、72の磁化の向きが平行であるか反平行であるかによって"１"／"０"情報を記憶する。
【０００５】
通常、２つの磁性層71、72の一方側には反強磁性層74が配置される。反強磁性層74は、一方側の磁性層72の磁化の向きを固定することによって、他方側の磁性層21の磁化の向きのみを変えることにより情報を容易に書き換えるための部材である。ここで、磁化の向きが可変の磁性層71は自由層、または記録層、磁化の向きが固定の磁性層72は固定層、またはピン層と呼ばれる。
【０００６】
図２４（ａ）および（ｂ）は、図２３に示したMTJ 素子の２つの磁性層71、72の磁化の向きの２つの状態を示している。
【０００７】
図２４（ａ）に示すように、２つの磁性層71、72の磁化の向き（図示矢印の向き）が平行（同じ）である場合は、２つの磁性層71、72に挟まれたトンネルバリア膜73のトンネル抵抗は最も低くなる（トンネル電流が最も大きくなる）。
【０００８】
図２４（ｂ）に示すように、２つの磁性層71、72の磁化の向きが反平行である場合は、２つの磁性層71、72に挟まれたトンネルバリア膜73のトンネル抵抗は最も高くなる（トンネル電流が最も小さくなる）。
【０００９】
MRAMでは、MTJ 素子の抵抗値が異なる２つの状態を、"１"情報の記憶状態（"１"状態）および"０"情報の記憶状態（"０"状態）に対応させている。
【００１０】
図２５は、MRAMのセルアレイの平面レイアウトの一例を模式的に示す。
【００１１】
複数の書き込み／読み出し用のビット線BLと複数の書き込みワード線WWL が直交方向に配設され、その各交叉部に対応してMTJ 素子が配設される。このMTJ 素子は、長方形の長辺が書き込みワード線WWL に沿い、短辺がビット線BLに沿い、長辺方向に沿うように磁化の向きが付与されている。各ビット線BLは、同一行（または列）の複数のMTJ 素子の各固定層に接続されており、各書き込みワード線WWL は同一列（または行）の複数のMTJ 素子の各自由層に近接して対向するように配置されている。
【００１２】
ところで、MRAMにおける最大の課題は書き込み電流の低減である。本願発明者は、MTJ 素子の信頼性保持実験の結果、ビット情報の熱擾乱耐性の確保も重要な課題であることを掴んだ。この経緯について以下に説明する。
【００１３】
現状のセル幅Ｆが0.4 μm 程度のMTJ 素子の書き込み電流値は8 〜10mAと大きく、実用化のためには、書き込み電流値を許容可能なレベルに低下させることが必須である。本願発明者が試作した1KビットレベルのMRAMのテストチップでも、やはり、書き込み電流値は8 〜10mAであった。
【００１４】
また、MRAMは、通常、ビット線とワード線に流す書き込み電流により発生する合成磁界によって選択ビット線と選択ワード線の交叉部のMTJ 素子の記録層の磁化を反転させるが、選択ビット線もしくは選択ワード線の一方の磁界を感じる半選択セルの情報が熱擾乱により変化した。
【００１５】
そこで、MTJ 素子のビット情報の保持特性を調べたところ、通常、ハードディスク記憶装置の磁気媒体で考えられている熱擾乱耐性のクライテリアKu*V/kB*Tを80以上に設定しているにも拘らず、ビット情報が反転するものが生じた。ここで、Kuは磁気異方性エネルギー密度、V はMTJ 素子の記録層の体積、kBはボルツマン定数、T は絶対温度である。MRAMの場合は、Kuは主に形状磁気異方性により付与することが通例であり、実際は、形状による異方性エネルギーと誘導磁気異方性の和となる。
【００１６】
ビット情報の反転を防止するためにビット情報の熱擾乱耐性を向上させるには、Ku*Vを大きくすることが定石だが、そうすると、後述するように書き込み電流の増加をまねいてしまう。
【００１７】
上記したように従来のMRAMは、書き込み電流の低減とビット情報の熱擾乱耐性の確保を両立させることが望ましいが、その具体的な設計案は提案されていないという問題があった。この問題点を見出した経緯について、以下に詳しく説明する。
【００１８】
256Mbit クラスの大容量のMRAMを実現するには、セル面積を１μｍ2 程度以下とし、セルの周辺回路も小さくする必要がある。セル面積を１μｍ2 程度以下にするためには、セルの設計ルールＦを0.13μｍ程度に微細化することが必要である。セルの周辺回路も小さくし、セルの占有率を0.6 程度にするためには、セルの書きこみ電流値を1mA 程度以下にすることが必須である。しかし、現在報告されているMTJ 素子の書き込み電流値は、セル幅Ｆが0.4 μm 程度の場合に、小さいもので8 〜10mA程度である。
【００１９】
通常、MTJ 素子の平面形状を長方形や楕円形状として、MTJ 素子に形状磁気異方性を付与し、MTJ 素子の磁化の方向を規定し、熱擾乱耐性も付与する。MTJ 素子の形状磁気異方性と誘導磁気異方性の和とMTJ 素子の記録層のボリュームとの積がKu*Vである。ここで、MTJ 素子の記録層の誘導磁気異方性も形状による異方性の方向と同方向に付与し、異方性の分散などが起きないようにする。但し、通常、記録層に使用されるNiFeは誘導磁気異方性の大きさ（数Oe）が、形状による異方性磁界の大きさ（数十Oe）に比べて１桁小さく、熱擾乱耐性、反転磁界もほぼ形状磁気異方性で決まると考えられている。
【００２０】
記録層の磁化情報を書き替えるために必要な反転磁界Hsw は、概略、次式（１）で与えられる。
【００２１】
Hsw=4 π*Ms*t/F （Oe） …（１）
ここで、Msは記録層の飽和磁化、t は記録層の厚さ、F は記録層の幅である。また、形状による異方性エネルギーと誘導磁気異方性の和Kuは、概略、次式（２）で与えられる。
【００２２】
Ku=Hsw*Ms/2 …（２）
書き込み電流を低減する方法として、通常の書き込み配線（例えばCu）にNiFe等の軟磁性材料を被覆したヨーク(Yoke)付きの書き込み配線が提案され、２倍程度の高効率化効果（書き込み電流値は1/2 ）が得られることが報告されている（非特許文献２参照）。しかし、書き込み電流の目標値である1 〜2mA には程遠い。
【００２３】
図２６および図２７は、非特許文献２に記載のヨーク付き書き込み配線の構造の一例と、それを用いた書き込み特性を検討した結果を示している。
【００２４】
図２７において、特性Ａは、MTJ 素子の記録層に2nm の膜厚のCoFeNi薄膜を用いた場合について、MTJ 素子の微細化に伴ってスイッチング磁界Hsw が増大する様子を示している。
【００２５】
通常の書き込み配線を用いる場合には、1/F が７程度までは発生磁界の方がスイッチング磁界よりも大きいので書き込み可能である。これに対して、従来の技術により形成されたヨーク付き書き込み配線を用いる場合には、1/F が７程度を越えても、発生磁界の方がスイッチング磁界よりも大きいので書き込み可能であるが、1/F が１０程度を越えると発生磁界の方がスイッチング磁界よりも小さくなる。
【００２６】
従来の技術により形成されたヨーク付き書き込み配線を用いた場合について、実験と計算機シミュレーションにより検討した結果、２倍程度の高効率化効果を確認でき、書き込み電流を5mA に低減できたが、これが限界であり、実用化のために必要な目標値である1 〜2mA には程遠い。
【００２７】
一方、非特許文献３には、TMR 膜にGdFe合金垂直磁化膜を用いた場合の磁気抵抗効果の測定結果が報告されている。
【００２８】
また、非特許文献４には、垂直磁化膜を用いたMTJ 素子の積層構造の一例として、磁性層（GdFeCo）(50nm)／界面層（CoFe）／トンネルバリア膜（Al2O3(2.2nm)／界面層（CoFe）／磁性層（TbFeCo）(30nm)が開示されている。
【００２９】
【非特許文献１】
Roy Scheuerlein et.al."A 10ns Read and Write Non-Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in each Cell",ISSCC2000 Technical Digest pp.128〜pp.129
【００３０】
【非特許文献２】
Saied Tehrani,"Magneto resistive RAM", 2001 IEDM short course
【００３１】
【非特許文献３】
池田ほか、「GdFe合金垂直磁化膜を用いたGMR 膜およびTMR 膜」、日本
応用磁気学会誌 Vol.24,No.4-2,2000 p.563-566
【００３２】
【非特許文献４】
N.Nisimura,et.al., " Magnetic tunnel junction device with perpendicular magnetization films for high-density magnetic random access memory ",JOURNAL OF APPLIED PHYSICS, VOLUME 91,NUMBER 8, 15 APRIL 2002
【００３３】
【発明が解決しようとする課題】
上記したように従来のMRAMは、書き込み電流の低減とビット情報の熱擾乱耐性の確保を両立させることが望ましいが、そのための具体的な設計案は提案されていないという問題があった。また、従来のMRAMは、MTJ 素子の微細化に伴って書きこみ電流がさらに増大するので、MRAMの大容量化のために必要な書きこみ電流を１ｍＡ程度以下にするための具体的な手段は提案されていなかった。
【００３４】
本発明は上記の問題点を解決すべくなされたもので、メモリセルを微細化してもビット情報の高い熱擾乱耐性と高い書き込み効率を併せ持ち、大容量化を実現し得る磁気ランダムアクセスメモリとそれを用いた電子カードおよび電子装置を提供することを目的とする。
【００３５】
【課題を解決するための手段】
本発明の磁気ランダムアクセスメモリの第１の態様は、非磁性層を狭持した二層の磁性層を有し、磁性層の磁化方向が膜面垂直方向を向く垂直型の磁気抵抗素子と、前記磁気抵抗素子の厚さ方向に垂直な方向に配設され、書き込み電流を流して発生する磁界を前記磁気抵抗素子の磁性層の磁化方向に印加し、前記磁気抵抗素子の２つの磁性層のうちの一方の記録層の磁化方向を変化させて情報を書き込む書き込み配線と、前記磁気抵抗素子を厚さ方向から狭持し、前記書き込み配線による発生磁界を前記磁気抵抗素子の磁性層に印加する磁性ヨークとを具備し、前記磁性ヨークは、前記書き込み配線を周回するように配設された周回閉磁路を有する周回ヨークの一部であり、前記周回ヨークの周回閉磁路の一部に電気的絶縁膜が介挿されており、前記周回ヨークと前記書き込み配線との間に電気的絶縁膜が介挿されており、前記磁性ヨークは、前記磁気抵抗素子の記憶データの読み出し時に前記磁気抵抗素子に電流を流す電流経路の一部を形成することを特徴とする。
【００３６】
本発明の磁気ランダムアクセスメモリの第２の態様は、非磁性層を狭持した二層の磁性層を有し、磁性層の磁化方向が膜面垂直方向を向く垂直型の磁気抵抗素子と、前記磁気抵抗素子の厚さ方向に垂直な方向の両側に並んで配設され、書き込み電流を流して発生する磁界を前記磁気抵抗素子の磁性層の磁化方向に印加し、前記磁気抵抗素子の２つの磁性層のうちの一方の記録層の磁化方向を変化させて情報を書き込む２つの書き込み配線と、前記２つの書き込み配線をそれぞれ周回する完全閉磁路を有し、前記２つの書き込み配線の中間の閉磁路で前記磁気抵抗素子を厚さ方向から挟持し、前記書き込み配線による発生磁界を前記磁気抵抗素子の磁性層に印加する磁性ヨークとを具備することを特徴とする。
【００３７】
本発明の磁気ランダムアクセスメモリの第３の態様は、書き込み配線と、前記書き込み配線の両側面にそれぞれ側面が対向するように配設され、それぞれ非磁性層を狭持した二層の磁性層を有し、磁性層の磁化方向が膜面垂直方向を向く垂直型の２つの磁気抵抗素子と、前記書き込み配線を周回する完全閉磁路を有し、前記書き込み配線の両側で前記２つの磁気抵抗素子をそれぞれ厚さ方向から挟持し、前記書き込み配線に書き込み電流を流した場合に発生する磁界を前記磁気抵抗素子の磁性層に印加する磁性ヨークとを具備することを特徴とする。
【００３８】
本発明の磁気ランダムアクセスメモリの第４の態様は、非磁性層を狭持した二層の磁性層を有し、磁性層の磁化方向が膜面垂直方向を向く垂直型の磁気抵抗素子が半導体層上に行列状に配置されて構成されたセルアレイと、前記セルアレイの同一行の磁気抵抗素子の厚さ方向に垂直な方向で近接して行方向に配設された第１の書き込み配線と、前記セルアレイの同一列の磁気抵抗素子の厚さ方向に垂直な方向で近接して列方向に配設された第２の書き込み配線と、前記第１の書き込み配線を周回する完全閉磁路を有し、前記第１の書き込み配線に書き込み電流を流した場合に発生する磁界を前記磁気抵抗素子の磁性層に印加する第１の磁性ヨークと、前記第２の書き込み配線を周回する完全閉磁路を有し、前記第１の磁性ヨークとは互いに直交する方向に設けられ、前記第２の書き込み配線に書き込み電流を流した場合に発生する磁界を前記磁気抵抗素子の磁性層に印加する第２の磁性ヨークとを具備し、前記第１の磁性ヨークおよび第２の磁性ヨークは、その一方の磁性ヨークが近傍の前記磁気抵抗素子を厚さ方向から挟持し、その他方の磁性ヨークが前記一方の磁性ヨークの一部を介して前記磁気抵抗素子を厚さ方向から挟持していることを特徴とする。
【００３９】
本発明の磁気ランダムアクセスメモリの第５の態様は、非磁性層を狭持した二層の磁性層を有し、磁性層の磁化方向が膜面垂直方向を向く垂直型の磁気抵抗素子が半導体層上に行列状に配置されて構成されたセルアレイと、前記セルアレイの同一行の磁気抵抗素子の厚さ方向に垂直な方向で近接して行方向に配設された第１の書き込み配線と、前記セルアレイの同一列の磁気抵抗素子の厚さ方向に垂直な方向で近接して列方向に、かつ、前記第１の書き込み配線とは異なる平面上に配設され、前記第１の書き込み配線と交差する位置で第１の書き込み配線に接続された第２の書き込み配線とを具備することを特徴とする。
【００４１】
本発明の電子カードは、本発明の磁気ランダムアクセスメモリが形成された半導体チップと、前記半導体チップを収納し、半導体チップの片面側に窓を有するカード本体と、前記カード本体の窓を開閉可能であって磁気遮蔽効果を有するシャッタと、前記カード本体の少なくとも一端部に設けられ、前記半導体チップをカード本体外部に電気的に接続する外部端子とを具備することを特徴とする。
【００４２】
本発明の電子装置は、本発明の電子カードを収納自在なカードスロットと、前記カードスロットに電気的に接続されたカードインターフェースと、前記電子カードとの間でデータを転送する記憶装置とを具備することを特徴とする。
【００４３】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００４４】
＜MRAMの第１の実施形態＞
図１は、第１の実施形態に係るMRAMの半導体基板（例えばシリコン基板）に形成されるメモリセル（MRAMセル）として用いられるMTJ 素子の基本構成と磁性ヨークと書き込み配線の配置関係を模式的に示す側面図である。
【００４５】
図１において、MTJ 素子10は、それぞれ磁性層からなる記録層（自由層、フリー層）11と固定層（固定磁化層、ピン層）12との間にトンネルバリア層13が挟まれた積層構造によってTMR 効果を有し、磁性層11、12の磁化方向が膜面垂直方向を有する垂直型MTJ 素子である。ここで、トンネルバリア層13は、AlO （酸化アルミニウム、例えばAl2O3）等が用いられている。
【００４６】
磁性ヨーク20は、MTJ 素子10を厚さ方向から狭持し、後述する書き込み配線30による発生磁界をMTJ 素子10の磁性層11、12に厚さ方向から印加する役割を有するものであり、軟磁性体が用いられている。本実施形態ではMTJ 素子10とヨーク20が接しているが、界面に例えばTa等の金属、MgO 等の絶縁体が挿入されていても良い。
【００４７】
書き込み配線30は、MTJ 素子10の厚さ方向に垂直な方向に（本例ではMTJ 素子10の厚さ方向の側面に沿って近接して）配設されており、発生する磁界をMTJ 素子10の磁性層11、12の膜面垂直方向（磁化方向）と平行に印加するものであり、例えばCuあるいはAlなどからなる。
【００４８】
即ち、第１の実施形態に係るMRAMは、非磁性層を狭持した二層の磁性層を有し、磁性層の磁化方向が膜面垂直方向を向く垂直型のMTJ 素子10の二層の磁性層の磁化配列状態により変化する抵抗値に"０"、"１"の情報に対応させている。そして、MTJ 素子10に近接配置した書き込み配線30に電流を流して発生させた磁界をMTJ 素子10の磁性層の磁化方向に印加し、MTJ 素子10の２つの磁性層のうちの一方の記録層の磁化方向を変化させて情報を書き込む。
【００４９】
＜磁性ヨークの具体例＞
図２は、図１中の磁性ヨーク20の一具体例を示す。
【００５０】
書き込み配線30を周回する完全閉磁路構造を有する周回ヨーク20a を設け、その周回方向の途中の一部で垂直型MTJ 素子10の両側の磁性層を狭持している。この場合、周回ヨーク20a の周回閉磁路の一部に電気的絶縁物（膜）21が介挿されており、周回ヨーク20a と書き込み配線30との間にも電気的絶縁膜（図示せず）が介挿されており、周回ヨーク20a は、MTJ 素子10の記憶データの読み出し時にMTJ 素子10に電流を流す電流経路の一部となっている。
【００５１】
次に、図１および図２に示したMTJ 素子10に対する書き込み動作の原理を説明する。
【００５２】
MTJ 素子10に対する書き込みは、書き込みデータに応じて書き込み配線30に第１の方向またはそれとは逆の第２の方向に向かう電流をパルス状に流し、この電流により作られる磁界を用いてMTJ 素子10の記録層11の膜面垂直方向の磁化の向きを平行または反平行にすることにより達成される。上記書き込み時の動作に際して、磁性ヨーク20の磁束はMTJ 素子10の記録層11に収束されるので、書き込み電流が大きく低減した。
【００５３】
MTJ 素子10から情報を読み出す時には、MTJ 素子10に電流を流す電流経路を形成し、MTJ 素子10の両端間に所定の読み出し電圧Ｖを印加することによってMTJ素子10の抵抗値に応じた電流を電流経路に流し、この電流値をセンスアンプ（図示せず）で検出して情報を読み出すことができる。
【００５４】
ところで、本願発明者らの実験によれば、垂直型MTJ 素子10にデータを書き込む場合、従来例のMTJ 素子に書き込む場合と同じ電流値を書き込み配線30に流した場合にMTJ 素子10に発生する磁界（および磁界の発生効率）は従来の100 倍以上になった。換言すれば、従来例と同じ磁界を発生させるために必要な書き込み電流値を1/100 以下に低減することができる。
【００５５】
しかし、このように書き込み磁界が大きくなっても、薄膜磁性層の磁化を膜面垂直方向に向けるには、通常、その静磁エネルギー〜２πMs2 より大きな垂直磁気異方性エネルギーを持たせなければならないので、反転磁界が数千Oeと大きくなり、結果として書きこみ電流値は低減しない。
【００５６】
そこで、図１に示したように、MTJ 素子10を磁性ヨーク20により厚さ方向に狭持することにより、静磁エネルギーを大幅に低減でき、垂直磁気異方性エネルギーKuを下げて、反転磁界を100(Oe) 以下にしても磁性層の磁化を膜面垂直方向に向けることができた。
【００５７】
これにより、本発明に係るMRAMセルは、従来のMRAMセルの反転磁界である約30(Oe)の３倍程度の反転磁界を持ち、結果として、書き込み電流値を従来例の書き込み電流値の1/30、即ち、0.3mA 程度に低減することができた。
【００５８】
上述したように磁気異方性として形状磁気異方性および誘導磁気異方性がドミナントであり、単磁区を仮定して磁化が一斉に反転するとした場合、反転磁界Hsw は前式（１）のように記述できる。
【００５９】
本発明において、磁性膜の磁化方向を膜面垂直方向に向けるためには、垂直方向の磁気異方性が必要となる。この磁気異方性を結晶磁気異方性に頼る場合は形状には左右されないので、磁性膜のパターンサイズが小さくなっても原理的に反転磁界Hsw は変わらない。したがって、磁性膜を垂直磁化膜とすることで初めて反転磁界Hsw を増加させることなく微細化が可能になる。
【００６０】
また、上記したようにMTJ 素子10を微細化しても反転磁界が増加しないため、従来のMRAMでは実現できなかった90nm以下の微細なMTJ 素子を有する大容量（例えば256Mビット以上）のMRAMを具現化することができる。
【００６１】
即ち、上記したような第１の実施形態によれば、MTJ 素子10に対するデータの書き込みは、MTJ 素子10の磁性層の膜面垂直方向に書き込み磁界を印加すればよく、MTJ 素子10を厚さ方向から磁性ヨーク20で狭持することが可能になる。しかも、磁性ヨーク20のMTJ 素子狭持ギャップは、MTJ 素子10の厚さにほぼ相当する程度であって狭いので、磁界の発生効率が大幅に向上する。
【００６２】
また、従来例のMTJ 素子で必要とされていた反強磁性体が不要となり、MTJ 素子10の膜厚を低減し、書き込み磁界の発生効率などを向上させることが可能になる。この場合、従来例のMTJ 素子の反強磁性層はMn系合金が用いられており、300 ℃程度の温度からMnが拡散し、抵抗変化率（MR比）を劣化させることが問題となっていたが、本例のように反強磁性層を用いる必要がなくなると、Mn拡散によるMRの劣化を低減させることができる。
【００６３】
また、反転磁界Hsw がMTJ 素子10の平面幅に依存しないので、MTJ 素子10のスケーリングに伴う心配が不要になる。また、磁性ヨーク20のMTJ 素子磁性層の膜面垂直方向の反磁界による静磁エネルギーが低減されるので、小さな反転磁界を持つものでも磁性層の磁化を膜面垂直方向に向けることが可能になる。
【００６４】
したがって、MRAMセルの書き込み電流値を実用レベルに小さくでき、かつ、形状ばらつきに伴う反転電流値のばらつきを解消でき、十分な熱擾乱耐性を確保し、かつ、書き込み電流値を低減し得るMRAMを実現することができる。
【００６５】
＜MRAMセルの選択トランジスタ＞
例えば図２中に破線で示したように、書き込み配線30に直列に書き込みセル選択用のMOS トランジスタ31を接続することにより、選択対象のMRAMセルのMTJ 素子10に対する選択と非選択対象の他のMRAMセルからの分離を共用することができる。この場合、前述した本発明の効果により書き込み電流値がサブmAとなると、書き込みセル選択用トランジスタ31をMTJ 素子10と同等程度に小さく実現することができ、メモリセルアレイの中に組み込むことが可能となる。
【００６６】
これにより、半選択状態のセルが無くなり、誤書き込みを皆無とすることができ、また、半選択状態のセルの熱擾乱の問題も解消できた。さらには、書き込みに際して選択したセルを書き込み電流などで加熱しながら書き込みを行う熱アシスト記録方式を採用することができる。これにより、MTJ 素子10を50nmオーダーに微細化することが可能になり、本発明に係るMRAMをDRAMに置き換える可能性が高くなった。
【００６７】
これに対して、従来の熱アシスト記録方式の概念では、書き込みに際してセルの選択性がなかったので、選択セル以外にもある程度の熱が加わり、熱擾乱による記録層の磁化反転を起こす一因となっていた。
【００６８】
ところで、図１に基本構成を示したMTJ 素子10において、固定層12として高保磁力を有する高Hc磁性材料を用い、記録層11として固定層12よりも保磁力の小さい低保磁力を有する低Hc磁性材料を用いることによって、高性能なMTJ 素子10を実現することができる。この場合、高Hc磁性材料と低Hc磁性材料を適切に選定してHcを適切に調整することができる。
【００６９】
前記高Hc磁性材料としては、1 ×106 erg/cc以上の高い結晶磁気異方性エネルギー密度をもつ材料が望ましく、その具体例を以下に挙げる。
【００７０】
（１）Fe（鉄）、Co（コバルト）、Ni（ニッケル）のうち少なくとも１つの元素、あるいは、Fe、Co、Niのうち少なくとも１つの元素とCr（クロム）、Pt（白金）、Pd（パラジウム）のうち少なくとも１つの元素が含まれる合金。この合金は、規則合金、不規則合金を含む。規則合金として、Fe(50)Pt(50)、Fe(50)Pd(50)、Co(50)Pt(50)等が挙げられ、不規則合金として、CoCr合金、CoPt合金、CoCrPt合金、CoCrPtTa合金、CoCrNb合金等が挙げられる。
【００７１】
（２）Fe、Co、Niのうち少なくとも１つの元素あるいはこの１つの元素を含む合金と、Pd、Ptのうち１つの元素あるいはこの１つの元素を含む合金とが交互に積層された構造のもの。例えばCo/Pt 人工格子、Co/Pd 人工格子、CoCr/Pt 人工格子。上記Co/Pt 人工格子、Co/Pd 人工格子などを用いた場合、抵抗変化率（MR比）として40％程度の大きな値を持たせることができた。
【００７２】
（３）非特許文献４に開示されているような希土類金属のうちの少なくとも１つの元素、例えばTb（テルビウム）、Dy（ジスプロシウム）、Gd（ガドリニウム）と、遷移金属のうちの少なくとも１つの元素とからなるアモルファス合金。例えばTbFe、TbCo、TbFeCo、DyTbFeCo、GdTbCo等、さらに補償点近傍に組成を調整したものが望ましい。
【００７３】
一方、前記低Hc磁性材料は、組成比の調整、不純物の添加、膜厚の調整等により高Hc磁性材料よりも磁気異方性エネルギー密度を低下させたものである。この材料の具体例を以下に挙げる。
【００７４】
（１）Fe、Co、Niのうち少なくとも１つの元素、あるいは、Fe、Co、Niのうち少なくとも１つの元素とCr、Pt、Pdのうち少なくとも１つの元素が含まれる合金。この合金が規則合金の場合には、Fe(50)Pt(50)およびCo(50)Pt(50)等にCu（銅）、Cr、Ag（銀）等の不純物元素あるいはその合金、絶縁物を加えて磁気異方性エネルギー密度を低下させたもの。前記合金が不規則合金の場合には、非磁性元素の割合を増加させて磁気異方性エネルギー密度を低下させたもの。
【００７５】
（２）Fe、Co、Niのうちの少なくとも１つの元素と、Pd、Ptのうちの１つの元素とが交互に積層された構造であって、Fe、Co、Niを含む層の膜厚あるいはPd、Ptを含む層の膜厚が厚い構造のもの。実際には、Fe、Co、Niを含む層の膜厚とPd、Ptを含む層の膜厚の最適値があり、最適値を外れると磁気異方性エネルギー密度が低下していく。つまり、上記膜厚が最適値より薄い構造のものもある。
【００７６】
（３）非特許文献４に開示されているような希土類金属のうちの少なくとも１つの元素、例えばTb（テルビウム）、Dy（ジスプロシウム）、Gd（ガドリニウム）と、遷移金属のうちの少なくとも１つの元素とからなるアモルファス合金。
【００７７】
＜MTJ 素子10の具体例１＞
図３は、図１中のMTJ 素子10の具体例１を示す側面図である。
【００７８】
MTJ 素子10をヨーク用磁性材料上に積層する場合、拡散防止や交換結合を切るために、磁性ヨーク用材料上に適当な材質、例えばTa（タンタル）、TiN 、TaN等からなる下地層を設けても良い。
【００７９】
高保磁力を有する固定層12としてFePt、CoPt規則合金を用いる場合は、垂直磁気異方性を発現させるにはfct(001)面を配向させる必要がある。そのためには、結晶配向用下地として、数nm程度のMgO （酸化マグネシウム）からなる極薄下地を用いれば良い。他にも、格子定数が2.8 Å、4 Å、5.6 Å程度のfcc 、bcc 構造を持つ元素、化合物、例えば、Pt、Pd、Ag、Au、Al、Cr等を用いることができる。
【００８０】
低保磁力を有する記録層11として例えばCo/Pt 人工格子を用いる場合は、CoとPtの膜厚を調整することにより保磁力を調整することが可能となる。
【００８１】
MTJ 素子10の具体例１の積層構成は以下のようなものである。
【００８２】
下部ヨーク20はNiFeからなる。下地層14は膜厚が2nm のTaからなる。結晶配向用下地15は膜厚が1nm のMgO からなる。固定層12は膜厚が5nm のFePtからなる。トンネルバリア膜13は膜厚が1.2nm のAlO からなる。記録層11は、膜厚が0.5nmのCoと、膜厚が1.5nm のPtとの積層膜からなる。下地層14は膜厚が2nm のTaからなる。さらに、上部ヨーク20はNiFeからなる。
【００８３】
ここで、トンネルバリア膜13と記録層11のCoの界面に、MR比を損なわない程度にPt層を挿入してもよい。また、固定層12として、上述したFePt規則層の代わりにCoPt規則層を用いてもよい。また、記録層11として、Co/Pt 人工格子の代わりにCo/Pd 人工格子を用いてもよい。
【００８４】
＜MTJ 素子10の具体例２＞
図４は、図１中のMTJ 素子10の具体例２を示す側面図である。
【００８５】
MTJ 素子10の固定層12および記録層11として、それぞれ人工格子で構成してもよい。この場合のMTJ 素子10の積層構成の一例は以下のようなものである。
【００８６】
下部ヨーク20はNiFeからなる。下地層14は膜厚が2nm のTaからなる。固定層12は、膜厚が0.8nm のPtと、膜厚が0.3nm のCoとの積層膜からなる。トンネルバリア膜13は膜厚が1.2nm のAlO からなる。記録層11は、膜厚が0.5nm のCoと、膜厚が1.5nm のPdとの積層膜からなる。下地層14は膜厚が2nm のTaからなる。さらに、上部ヨーク20はNiFeからなる。
【００８７】
この場合にも、トンネルバリア膜13と記録層11のCoの界面に、MR比を損なわない程度にPt、Pdを挿入してもよい。
【００８８】
＜MTJ 素子10の具体例３＞
MTJ 素子10の固定層12あるいは記録層11として、希土類金属と遷移金属とからなるアモルファス合金を用いてもよい。この場合のMTJ 素子の積層構成の一例は以下のようなものであり、図４に示した積層構成と同様である。
【００８９】
下部ヨークはNiFeからなる。下地層は膜厚が2nm のTaからなる。固定層は膜厚が20nmのTb(22)(Fe(71)Co(29))(78)からなる。トンネルバリア膜は膜厚が1.2nmのAlO からなる。記録層は、膜厚が0.5nm のCoと、膜厚が1.5nm のPdとの積層膜からなる。下地層は膜厚が2nm のTaからなる。さらに、上部ヨークはNiFeからなる。
【００９０】
ここで、（固定層）Tb(22)(Fe(71)Co(29))(78)と（トンネルバリア膜）AlO の界面にCo等を挿入して交換結合させてもよい。また、固定層あるいは記録層に、例えば、TbFeCo/Pt/Coのように希土類金属と遷移金属とからなるアモルファス合金と、Pt、Pd等の非磁性金属とCoを積層した構造にしてもよい。
【００９１】
＜MTJ 素子の具体例４＞
MTJ 素子10の記録層11が下部ヨーク側に位置してよい。この場合のMTJ 素子の積層構成の一例は以下のようなものである。
【００９２】
下部ヨークはNiFeからなる。下地層は膜厚が2nm のTaからなる。記録層は、膜厚が10nmのCrTiと、膜厚が10nmのCo(74)Cr(16)Nb(10)との積層膜からなる。トンネルバリア膜は膜厚が1.2nm のAlO からなる。固定層は、膜厚が0.3nm のCoと、膜厚が0.8nm との積層膜からなる。下地層は膜厚が2nm のTaからなる。上部ヨークはNiFeからなる。
【００９３】
＜MTJ 素子の具体例５＞
MTJ 素子10の固定層12に積層フェリ構造（mag./metalが交互に積層された構造）を用いてもよい。上記mag.としてFe、Co、Ni、それらの合金等が挙げられ、上記metal としてRu、Ir、Rh、Re、Os等が挙げられる。積層フェリの具体例として、Co/Ru 、Co/Ir 、Co/Rh などがある。この場合のMTJ 素子の積層構成の一例は以下のようなものである。
【００９４】
下部ヨークはNiFeからなる。下地層は膜厚が2nm のTaからなる。記録層は膜厚が10nmのCrTiと、膜厚が10nmのCo(74)Cr(16)Nb(10)との積層膜からなる。トンネルバリア膜は膜厚が1.2nm のAlO からなる。固定層は膜厚が0.3nm のCoと、膜厚が0.8nm のRuとの積層膜からなる。下地層は膜厚が2nm のTaからなる。上部ヨークはNiFeからなる。
【００９５】
＜MTJ 素子の具体例６＞
MTJ 素子10の磁性層11、12にフェリ磁性体あるいは積層フェリ構造を用いてもよい。ここで、フェリ磁性体には、希土類金属のうちの少なくとも１つの元素（例えばGd、Tb）と、遷移金属のうちの少なくとも１つの元素とからなるアモルファス合金を用いたもの（例えばGdCo、TbFeCo 、GdTbFe等）、Fe、Co、Niのうちの少なくとも１つの元素と、V （バナジウム）、Cr、Cu、Nb（ニオブ）、Mo（モリブデン）、Ru（ルテニウム）、Rh（ロジウム）、Pd、Ta、W （タングステン）、Re（レニウム）、Os（オスミウム）、Ir（イリジウム）、Pt、Auのうちの１つの元素とが交互に積層された構造のもの、Mn（マンガン）、Cu、Al、Ge（ゲルマニウム）、Bi（ビスマス）を用いたもの（例えばMnBi、MnAlGe、MnCuBi等）がある。
【００９６】
MTJ 素子の記録層にフェリ磁性層を用いると、垂直方向の静磁エネルギーを低減し、小さな反転磁界を有する垂直記録層を実現し、かつ、磁性ヨークにかかる自己バイアス磁界を低減できるので、オーバーライト時に必要な電流値を低減することができる。
【００９７】
MTJ 素子の固定層にフェリ磁性体を用いると、記録層11にかかるバイアス磁界を低減できるので、オフセットを低減することができる。
【００９８】
＜MTJ 素子の具体例７＞
図５は、図１中のMTJ 素子10の具体例７を示す側面図である。
【００９９】
このMTJ 素子10は、磁性層11,12 とトンネルバリア膜13の界面（バリア界面）にCo、Ni、Feあるいはこれらの合金(CoFe 、NiFe、NiCo、FeCoNi)16 が介在しており、その他は図１に示したMTJ 素子10と同様の構造を有するものであり、図１中と同一符号を付している。
【０１００】
この構成によると、MTJ 素子の抵抗変化率MRを向上させることができる。
【０１０１】
＜磁性ヨークの具体例１＞
図６は、図１中の磁性ヨーク20の具体例１を示す側面図である。
【０１０２】
この磁性ヨークは、ヨーク本体（軟磁性体本体）201 のMTJ 素子界面側の磁性層挟持部（ヨークティップ202 ）に高い高飽和磁束密度（Ｂｓ）を有する材料（FeCo、CoFe、Fe(1-x)Nx など）を用いている。
【０１０３】
このような構成によると、書き込み磁界を増加させ、書き込み効率を向上させることができる。なお、図６中のMTJ 素子の一例は、例えば図５中に示したMTJ素子と同様の構造を有するものであり、図５中と同一符号を付している。
【０１０４】
＜磁性ヨークの具体例２＞
第１の実施形態における磁性ヨーク20の断面形状を、MTJ 素子10に向かって磁束が収束する構造にすると、書き込み効率を向上させるだけでなく、ヨークの屈曲部からの磁界の漏洩がなくなり、隣接した別のMTJ 素子にかかる磁界を低減することができ、誤書き込みのおそれを解消することができる。
【０１０５】
図７は、図１中の磁性ヨーク20の具体例２を示す側面図である。
【０１０６】
MTJ 素子10の固定層12側のヨークティップ202aの面積は固定層12の面積と同じであるが、記録層11側のヨークティップ202bの面積を記録層11の面積よりも大きく設定している。また、ピン層側のヨーク面積よりも記録層側のヨーク面積を大きく設定している。なお、図７中のMTJ 素子の一例は、例えば図６中に示したMTJ 素子と同様の構造を有するものであり、図６中と同一符号を付している。
【０１０７】
このような構成によると、書き込み効率を向上させ、例えば図６中に示した磁性ヨーク20と比べて書き込み電流を低減、例えば半減させることが可能になる。
【０１０８】
＜磁性ヨークの具体例３＞
図８は、図１中の磁性ヨークの具体例３を示す側面図である。
【０１０９】
MTJ 素子10の固定層12側のヨークティップ202aの面積はMTJ 素子の固定層12の面積と同じであり、記録層11側のヨークティップ202bの面積は記録層11の面積と同じであるが、固定層12側のヨーク本体、つまり軟磁性体本体201aの面積よりも記録層11側のヨーク本体201bの面積を大きく設定している。なお、図８中のMTJ素子の一例は、例えば図６中に示したMTJ 素子と同様の構造を有するものであり、図６中と同一符号を付している。
【０１１０】
このような構成によると、書き込み効率を向上させ、例えば図６中に示した磁性ヨークと比べて書き込み電流を低減、例えば半減させることが可能になる。
【０１１１】
＜MRAMセルの第２の実施形態＞
図９は、MRAMセルの第２の実施形態を示す側面図である。
【０１１２】
このMRAMセルは、１つの垂直型MTJ 素子10の両側方に２つの書き込み配線301 、302 を並べて設け、この２つの書き込み配線301 、302 を周回する例えばメガネ型の完全閉磁路構造を有する磁性ヨーク20b を設け、この磁性ヨーク20b のうち２つの書き込み配線301 、302 の中間の閉磁路でM TJ素子10を厚さ方向から挟持している。なお、図９中のMTJ 素子は、一例として図１中に示したMTJ 素子と同様の構造を有するものを示しており、図１中と同一符号を付している。
【０１１３】
このようにMTJ 素子10に対して２つの書き込み配線301 、302 から磁力を発生する構成にすると、例えば図１中に示したMRAMセルと比べて、１配線当りの書き込み電流が等しい場合にでも発生磁界を増加させることができる。換言すれば、図１中に示したMRAMセルと比べて、１つのMTJ 素子に対する発生磁界を同一にした場合には１配線当りの書き込み電流を低減、例えば半減することができる。
【０１１４】
この場合、２つの書き込み配線301 、302 のうちの一方に書き込み電流が流れた場合に発生する磁界、あるいは、２つの書き込み配線301 、302 に互いに逆方向に電流が流れた場合にそれぞれ発生する磁界をMTJ 素子に選択的に印加することが可能である。
【０１１５】
＜MRAMセルの第３の実施形態＞
図１０は、MRAMセルの第３の実施形態を示している。
【０１１６】
このMRAMセルは、書き込み配線30の両側にそれぞれ垂直型MTJ 素子10が配置されており、書き込み配線30を周回する完全閉磁路構造を有する磁性ヨーク20a のうち書き込み配線30の両側の二カ所でそれぞれMTJ 素子10を厚さ方向から挟持させている。なお、図１０中のMTJ 素子10は一例を示すものであり、例えば図１に示したMTJ 素子と同様の構造を有するものとして図１中と同一符号を付している。
【０１１７】
このように構成すると、２つのMTJ はそれぞれ常に平行、反平行の磁化配置をとる。
【０１１８】
＜MRAMセルの第４の実施形態＞
図１１および図１２は、MRAMセルの第４の実施形態を示しており、図１１はメモリセルアレイの一部、図１２は図１１中のメモリセルアレイ内の１個のMRAMセルを取り出して書き込み配線、磁性ヨークとの配置関係の一例を示している。
【０１１９】
第４の実施形態では、第１の実施形態で前述したような垂直型MTJ 素子10を半導体層（例えばSi基板）上に行列状に配置してセルアレイを構成する。この場合、同一行のMTJ 素子10の厚さ方向に垂直な方向でMTJ 素子10の側面に近接するように第１の書き込み配線（ワード線）WLを行方向に配設し、同一列のMTJ 素子10の厚さ方向に垂直な方向でMTJ 素子10の側面に近接するように第２の書き込み配線（ビット線）BLを列方向に配設している。これにより、ワード線WLとビット線BLの交叉部付近に対応してMTJ 素子10が存在する。
【０１２０】
そして、MTJ 素子10に対して、ビット線BLを周回する完全閉磁路構造を有する第１の磁性ヨーク20B と、ワード線WLを周回する完全閉磁路構造を有する第２の磁性ヨーク20W を設けている。この場合、１つのMTJ 素子10に対して、第１の磁性ヨーク20B と第２の磁性ヨーク20W が直交する方向に共通に設けられており、MTJ 素子10を厚さ方向から第１の磁性ヨーク20B で挟持し、この第１の磁性ヨーク20B をMTJ 素子10を厚さ方向から第２の磁性ヨーク20W で挟持している。
【０１２１】
つまり、１つのMTJ 素子10は、第１の磁性ヨーク20B による磁界のみ、あるいは、第２の磁性ヨーク20W による磁界のみ、あるいは、第１の磁性ヨーク20B による磁界と第２の磁性ヨーク20W による磁界が加算された状態で選択的に印加される。
【０１２２】
なお、図１２中のMTJ 素子10は、一例として図１中に示したMTJ 素子と同様の構造を有するものを示しており、図１中と同一符号を付している。
【０１２３】
このようにMTJ 素子10に対して直交する方向に配設された２つの書き込み配線WL、BLからそれぞれ磁力を選択的に発生する構成にすると、例えば図１中に示したMRAMセルと比べて、１配線当りの書き込み電流が等しい場合にでも発生磁界を増加させることができる。換言すれば、図１中に示したMRAMセルと比べて、１つのMTJ 素子に対する発生磁界を同一にした場合には１配線当りの書き込み電流を低減、例えば半減することができる。この場合、ワード線WLとビット線BLに同時に書き込み電流を流す時のみ、このワード線WLとビット線BLの交叉部近傍に位置する所望のMTJ 素子10に対して所要の書き込みを行うことができるので、書き込みセル選択用トランジスタをMTJ 素子毎に設ける必要はない。
【０１２４】
＜MRAMセルの第５の実施形態＞
図１３は、MRAMセルの第５の実施形態を示す側面図である。
【０１２５】
このMRAMセルは、磁性ヨーク20と垂直型MTJ 素子10の両側の磁性層11、12との間にそれぞれ導電性の一対の読み出し配線17、18の一部が介挿されている。
【０１２６】
MTJ 素子10の記憶データの読み出し時に、一対の読み出し配線17、18からMTJ素子10の両端間に所定の読み出し電圧Ｖを印加することによってMTJ 素子10に記憶データに応じた電流を流すものであり、その電流経路の一部を形成する。
【０１２７】
＜MRAMセルの第６の実施形態＞
第６の実施形態では、図１あるいは図２に示した構成と比べて、磁性ヨークが省略されている点が異なり、その他は同じである。
【０１２８】
非特許文献４に開示されているMTJ 素子の積層構造において、磁性層のRE-TM系材料の垂直磁気異方性エネルギーKuは、一般的に105 〜106 erg/cc程度であり、その飽和磁化Msは0 〜150emu/cc と調整されているとの記載がある。また、Coの飽和磁化Msは1420emu/cc、一軸磁気異方性エネルギーは4.5 ×106 erg/ccである。また、磁性層のRE-TM 材料(30nm)と界面層のCoが強磁性的に交換結合していると記載されており、Co膜厚が例えばRE-TM 材料の1/10とし、実効的な異方性エネルギーKeff、飽和磁化Meffがそれぞれの体積率で寄与するものと仮定すると、Keffは105 〜106 erg/cc台であり、Meffは0 〜270emu/cc 程度と見積もることができる。
【０１２９】
磁性層が単一磁区構造を保ちながら磁化回転により磁化方向が反転した場合、磁性層の保磁力は2Ku/Msであると予想され、700 〜10k(Oe) 程度と見積もることができる。非特許文献４では保磁力は250(Oe) 程度である。この理由は、セルサイズが85μｍ角と大きく、磁壁移動で磁化反転が起きていると考えられ、前記2Ku/Msで予想される保磁力よりも小さくなっている。実際に直径0.3 μｍサイズのMTJ 素子を試作したところ、保磁力は1.5k(Oe)となった。
【０１３０】
ヨークなしの構成、つまりヨークで被覆しない書き込み配線の場合、書き込み配線に1mA の電流を流して発生できる磁場は高々10(Oe)程度であり、非特許文献４の構成では、微細なセルサイズにおいて数mAの記録電流で記録動作を行うことは困難である。
【０１３１】
ところが、第６の実施形態では、垂直型MTJ 素子の記録層の膜厚t とセル面積（記録層の面積）S の平方根√S の比t/√S （アスペクト比）が例えば２程度以上に大きく設定されている。因みに、記録層の膜厚t は100nm 、記録層のサイズは0.05μｍ×0.05μｍである。
【０１３２】
このようにアスペクト比を大きく設定すると、反磁界係数が低減され、比較的小さな異方性エネルギーで垂直磁化を実現できる。換言すれば、高アスペクト比にすることで、保磁力が小さな垂直磁化膜を実現できる。
【０１３３】
図１４は、第６の実施形態においてアスペクト比を規定する基準について示している。
【０１３４】
図１４中、横軸はMTJ 素子10の磁性層の飽和磁化Ms(emu/cc)あるいは書き込み配線・MTJ 素子間距離（δnm）を示しており、縦軸は書き込み配線の書き込み電流（記録電流）による発生磁場の強さHg(Oe)、磁化を膜面垂直方向に保つための異方性磁界Hgを示している。
【０１３５】
図１４から、1mA 当りで発生する磁場HIと記録電流Iwの積HI×Iwと反磁界係数N 、記録層の飽和磁化M の関係がHI×Iw＞4 πNMを満たすようにすれば書き込む可能な垂直磁化膜が実現できることが分かる。ここで、磁性ヨークが付いていない書き込み配線の書き込み電流が1mA の場合に発生できる磁場は高々10(Oe)程度であり、書き込み電流は10mA以下であることが好ましい。さらに5mA 以下であることが好ましい。
【０１３６】
＜MRAMセルの第７の実施形態＞
図１５は、MRAMセルの第７の実施形態を配列したメモリセルアレイの一部を示している。
【０１３７】
図１５に示すように、第１の実施形態で前述したような垂直型MTJ 素子10が半導体層（例えばSi基板）上に行列状に配置されてセルアレイが構成されている。行列状の配線は、同一平面上にはなく、行方向の配線（行線WL）と列方向の配線（列線BL）が薄い絶縁膜（図示せず）を介して配置され、行列の交差位置で接続されている。この行列状の配線に囲まれた領域に垂直型MTJ 素子10が配置されている。
【０１３８】
セルの選択およびそれに対する書き込みは、選択したいMTJ 素子10の直交する二側面に隣接する行線と列線を選択して電流を流すことにより行う。本例では、図中斜線で示すセルを選択する行線ｂから列線ｃに点線で示すように電流を流し、その他の選択しない配線には、バイアス電圧を印加して電流が回り込まないように調整する。
【０１３９】
上記したように行線ｂから列線ｃへ電流が流れると、行線ｂと列線ｃの交点部近傍で電流方向が行方向から列方向に変化し、交点部近傍の選択セルに対して、行方向からの電流で発生する磁場と列方向からの電流で発生する磁場の和が印加される。このため、選択セルのみ反転し、選択された行、列に隣接する他のセルは半選択の状態となり、磁化反転を起こさない。
【０１４０】
なお、図１５中のMTJ 素子10は、図１中に示したようにヨークで挟持した構成にしてもよいし、図２に示したように完全閉磁路型の構造にしてもよく、ヨークがない構造にしてもよい。
【０１４１】
次に、前述した本発明に係るMRAMセルを用いたMRAMの適用例のいくつかを示す。
【０１４２】
（適用例１）
図１６は、本発明に係るMRAMの適用例１としてデジタル加入者線（ＤＳＬ）用モデムのＤＳＬデータパス部分を示す。
【０１４３】
このモデムは、プログラマブルデジタルシグナルプロセッサ（ＤＳＰ）100 、アナログ−デジタルコンバータ（Ａ／Ｄ）及びデジタル−アナログコンバータ（Ｄ／Ａ）110 と、送信ドライバ150 と、受信機増幅器160 を含む。図１６では、バンドパスフィルタを省略しており、代わりに回線コードプログラムをホールドできる種々のタイプのオプションのメモリとして、本発明のMRAM 170とEEPROM 180を示している。
【０１４４】
なお、本適用例１では、回線コードプログラムをホールドするためのメモリとしてMRAMとEEPROMの二種類のメモリを用いているが、EEPROMをMRAMに置き換えてもよく、二種類のメモリを用いずにMRAMのみを用いるようにしてもよい。
【０１４５】
（適用例２）
図１７は、本発明に係るMRAMの適用例２として携帯電話端末300 における通信機能を実現する部分を示す。
【０１４６】
図１７に示すように、通信機能を実現する部分は、送受信アンテナ210 、アンテナ共用器202 、受信部203 、ベースバンド処理部204 、音声コーデックとして用いられるDSP （Digital Signal Processor）205 、スピーカ（受話器）206 、マイクロホン（送話器）207 、送信部208 、周波数シンセサイザ209 を備えている。
【０１４７】
また、携帯電話端末300 の各部を制御する制御部200 が設けられている。制御部200 は、マイクロコンピュータからなり、CPU221と、ROM222と、本発明のMRAM223 と、フラッシュメモリ224 とがCPU バス225 を通じて接続されている。
【０１４８】
ここで、ROM222は、CPU221において実行されるプログラムや、表示用のフォント等の必要となるデータが予め記憶されたものである。また、MRAM223 は、主に作業領域として用いられるものであり、CPU221がプログラム実行中において必要に応じて計算途中のデータなどを記憶したり、制御部200 と各部との間でやり取りするデータを一時記憶したりするなどの場合に用いられる。また、フラッシュメモリ224 は、携帯電話端末300 の電源がオフされた場合でも、例えば直前の設定条件などのデータを不揮発的に記憶しておき、次の電源オン時に同じ設定にするような使用方法をする場合に、記憶している設定パラメータを使用可能とするものである。
【０１４９】
また、本適用例では、ROM222、MRAM223 、フラッシュメモリ224 を用いているが、フラッシュメモリ224 を本発明のMRAMに置き換えたり、さらに、ROM222も本発明のMRAMに置き換えることも可能である。
【０１５０】
なお、図１７において、211 は音声データ再生処理部、212 は音声データ再生処理部211 に接続された外部端子、213 はLCD コントローラ、214 はLCD コントローラ213 に接続されたLCD 、215 はリンガ、231 はCPU バス225 と外部メモリスロット232 との間に設けられたインターフェース（I/F ）、233 はCPU バス225 とキー操作部234 との間に設けられたインターフェース（I/F ）、235 はCPUバス225 と外部端子236 との間のインターフェース（I/F ）であり、外部メモリスロット232 には外部メモリ240 が挿入される。
【０１５１】
（適用例３）
図１８は、本発明に係るMRAMをスマートメディア等のメディアコンテンツを収納するカード（MRAMカード）に適用した例を示す。
【０１５２】
図１８において、400 はMRAMカード本体、401 はMRAMチップ、402 は開口部、403 はシャッタ、404 は外部端子である。MRAMチップ401 はカード本体400 内部に収納されており、開口部402 により、外部に露出している。MRAMカード携帯時には、MRAMチップ401 はシャッタ403 で覆われている。シャッタ403 は外部磁場を遮蔽する効果のある材料、例えばセラミックからなる。データを転写する場合には、シャッタ403 を開放してMRAMチップ401 を露出させて行う。外部端子404 はMRAMカードに記憶されたコンテンツデータを外部に取り出すためのものである。
【０１５３】
図１９及び図２０は、本発明に係るMRAMカードを使用する電子装置の一例として、MRAMカードにデータを転写するための挿入型のデータ転写装置の上面図及び断面図を示す。
【０１５４】
エンドユーザの使用する第２MRAMカード450 をデータ転写装置500 の挿入部510 より挿入し、ストッパ520 で止まるまで押し込む。ストッパ520 は、第２MRAMカード450 をデータ転写装置500 内の第１MRAMカード550 と位置合わせするための部材としても用いられる。第２MRAMカード450 が所定位置に配置されると同時に第１MRAMカード550 に記憶されたデータが第２MRAMカード450 に転写される。
【０１５５】
図２１は、本発明に係る電子装置の他の例として、嵌め込み型のデータ転写装置を示す。
【０１５６】
このデータ転写装置は、図の矢印で示すように、ストッパ520 を目標に、第１MRAMカード550 上に第２MRAMカード450 を嵌め込みように載置するタイプである。転写方法については、前述した挿入型のデータ転写装置と同一であるので、説明を省略する。
【０１５７】
図２２は、本発明に係る電子装置のさらに他の例として、スライド型のデータ転写装置を示す。
【０１５８】
このデータ転写装置は、CD-ROMドライブ、DVD ドライブと同様、データ転写装置500 に受け皿スライド560 が設けられており、この受け皿スライド560 が図中矢印で示すように動作する。受け皿スライド560 が図中破線で示す状態に移動した時に第２MRAMカード450 を受け皿スライド560 に載置し、第２MRAMカード450をデータ転写装置500 内部へ搬送する。ストッパ520 に第２MRAMカード先端部が当接するように搬送される点および転写方法については前述した挿入型のデータ転写装置と同一であるので、説明を省略する。
【０１５９】
【発明の効果】
上述したように本発明の磁気ランダムアクセスメモリによれば、メモリセルを微細化してもビット情報の高い熱擾乱耐性と高い書き込み効率を併せ持ち、例えば256Mビット以上の大容量化を実現することができる。
【図面の簡単な説明】
【図１】 本発明のMRAMにおいてMRAMセルとして用いられるMTJ 素子の基本構成と磁性ヨークと書き込み配線の配置関係を模式的に示す側面図。
【図２】 図１の一具体例を示す側面図。
【図３】 図１中のMTJ 素子の具体例１を示す断面図。
【図４】 図１中のMTJ 素子の具体例２を示す側面図。
【図５】 図１中のMTJ 素子の具体例７を示す側面図。
【図６】 図１中の磁性ヨークの具体例１を示す側面図。
【図７】 図１中の磁性ヨークの具体例２を示す側面図。
【図８】 図１中の磁性ヨークの具体例３を示す側面図。
【図９】 本発明のMRAMのMRAMセルの第２実施形態を示す側面図。
【図１０】 本発明のMRAMのMRAMセルの第３実施形態を示す側面図。
【図１１】 本発明のMRAMの第４の実施形態に係るメモリセルアレイの回路図。
【図１２】 図１１のメモリセルアレイ内の１個のMRAMセルを取り出して書き込み配線、磁性ヨークとの配置関係の一例を示す側面図。
【図１３】 本発明のMRAMのMRAMセルの第５の実施形態を示す側面図。
【図１４】 本発明のMRAMのMRAMセルの第６の実施形態において、アスペクト比を規定する基準について示す図。
【図１５】 本発明のMRAMのMRAMセルの第７の実施形態を示す側面図。
【図１６】 本発明に係るMRAMの適用例１としてデジタル加入者線用モデムのDLS データパス部分を示すブロック図。
【図１７】 本発明に係るMRAMの適用例２として携帯電話端末における通信機能を実現する部分を示すブロック図。
【図１８】 本発明に係るMRAMをスマートメディア等のメディアコンテンツを収納するMRAMカードに適用した例を示す上面図。
【図１９】 本発明に係るMRAMカードを使用する電子装置の一例として挿入型のデータ転写装置を示す上面図。
【図２０】 図１９に対応する断面図。
【図２１】 本発明に係る電子装置の他の例として嵌め込み型のデータ転写装置を示す断面図。
【図２２】 本発明に係る電子装置のさらに他の例としてスライド型のデータ転写装置を示す断面図。
【図２３】 MRAMで用いられるMTJ 素子の一般的な構造を概略的に示す断面図。
【図２４】 図２３中のMTJ 素子の２つの磁性層の磁化の向きを示す図。
【図２５】 MRAMのセルアレイの平面レイアウトの一例を模式的に示す図。
【図２６】 ヨーク付き書き込み配線の構造の一例を示す斜視図。
【図２７】 図２６のヨーク付き書き込み配線を用いた書き込み特性を検討した結果を示す特性図。
【符号の説明】
10…MTJ 素子、11…記録層、12…固定層、13…トンネルバリア層、20…磁性ヨーク、30…書き込み配線。
Claims (19)
- 非磁性層を狭持した二層の磁性層を有し、磁性層の磁化方向が膜面垂直方向を向く垂直型の磁気抵抗素子と、
前記磁気抵抗素子の厚さ方向に垂直な方向に配設され、書き込み電流を流して発生する磁界を前記磁気抵抗素子の磁性層の磁化方向に印加し、前記磁気抵抗素子の２つの磁性層のうちの一方の記録層の磁化方向を変化させて情報を書き込む書き込み配線と、
前記磁気抵抗素子を厚さ方向から狭持し、前記書き込み配線による発生磁界を前記磁気抵抗素子の磁性層に印加する磁性ヨークとを具備し、
前記磁性ヨークは、前記書き込み配線を周回するように配設された周回閉磁路を有する周回ヨークの一部であり、
前記周回ヨークの周回閉磁路の一部に電気的絶縁膜が介挿されており、前記周回ヨークと前記書き込み配線との間に電気的絶縁膜が介挿されており、前記磁性ヨークは、前記磁気抵抗素子の記憶データの読み出し時に前記磁気抵抗素子に電流を流す電流経路の一部を形成することを特徴とする磁気ランダムアクセスメモリ。 - 前記磁気抵抗素子の２つの磁性層のうちの一方の固定層は、高保磁力を有する高Hc磁性材料が用いられ、他方の記録層は前記固定層よりも保磁力の小さい低保磁力を有する低Hc磁性材料が用いられていることを特徴とする請求項１記載の磁気ランダムアクセスメモリ。
- 前記磁気抵抗素子の磁性層は、Fe、Co、Niのうち少なくとも１つの元素、あるいは、Fe、Co、Niのうち少なくとも１つの元素とCr、Pt、Pdのうち少なくとも１つの元素が含まれる合金からなることを特徴とする請求項２記載の磁気ランダムアクセスメモリ。
- 前記磁気抵抗素子の磁性層は、Fe、Co、Niのうち少なくとも１つの元素あるいはこの１つの元素を含む合金と、Cr、Pt、Pdのうち１つの元素あるいはこの１つの元素を含む合金とが交互に積層された構造からなることを特徴とする請求項２記載の磁気ランダムアクセスメモリ。
- 前記磁気抵抗素子の磁性層はフェリ磁性体からなることを特徴とする請求項１記載の磁気ランダムアクセスメモリ。
- 前記磁気抵抗素子の磁性層は積層フェリ構造を有することを特徴とする請求項１記載の磁気ランダムアクセスメモリ。
- 前記磁気抵抗素子の非磁性層に接する磁性層の界面には、Fe、Co、Niのうち少なくとも１つの元素あるいはこの１つの元素を含む合金からなる磁性層を有することを特徴とする請求項１乃至６のいずれか１項に記載の磁気ランダムアクセスメモリ。
- 前記磁性ヨークは、前記磁気抵抗素子の磁性層に隣接する軟磁性の磁性層挟持部と軟磁性体本体とからなることを特徴とする請求項１記載の磁気ランダムアクセスメモリ。
- 前記磁性層挟持部は、前記軟磁性体本体よりも高飽和磁束密度を有することを特徴とする請求項８記載の磁気ランダムアクセスメモリ。
- 前記磁性層挟持部と前記磁気抵抗素子の磁性層とは自己整合状態で接していることを特徴とする請求項９記載の磁気ランダムアクセスメモリ。
- 前記書き込み配線に直列に接続された書き込みセル選択用トランジスタを有することを特徴とする請求項１乃至１０のいずれか１項に記載の磁気ランダムアクセスメモリ。
- 非磁性層を狭持した二層の磁性層を有し、磁性層の磁化方向が膜面垂直方向を向く垂直型の磁気抵抗素子と、
前記磁気抵抗素子の厚さ方向に垂直な方向の両側に並んで配設され、書き込み電流を流して発生する磁界を前記磁気抵抗素子の磁性層の磁化方向に印加し、前記磁気抵抗素子の２つの磁性層のうちの一方の記録層の磁化方向を変化させて情報を書き込む２つの書き込み配線と、
前記２つの書き込み配線をそれぞれ周回する完全閉磁路を有し、前記２つの書き込み配線の中間の閉磁路で前記磁気抵抗素子を厚さ方向から挟持し、前記書き込み配線による発生磁界を前記磁気抵抗素子の磁性層に印加する磁性ヨーク
とを具備することを特徴とする磁気ランダムアクセスメモリ。 - 前記磁気抵抗素子は、前記２つの書き込み配線のうちの一方に書き込み電流が流れた場合に発生する磁界、あるいは、前記２つの書き込み配線に互いに逆方向に電流が流れた場合にそれぞれ発生する磁界が選択的に印加されることを特徴とする請求項１２記載の磁気ランダムアクセスメモリ。
- 書き込み配線と、
前記書き込み配線の両側面にそれぞれ側面が対向するように配設され、それぞれ非磁性層を狭持した二層の磁性層を有し、磁性層の磁化方向が膜面垂直方向を向く垂直型の２つの磁気抵抗素子と、
前記書き込み配線を周回する完全閉磁路を有し、前記書き込み配線の両側で前記２つの磁気抵抗素子をそれぞれ厚さ方向から挟持し、前記書き込み配線に書き込み電流を流した場合に発生する磁界を前記磁気抵抗素子の磁性層に印加する磁性ヨーク
とを具備することを特徴とする磁気ランダムアクセスメモリ。 - 非磁性層を狭持した二層の磁性層を有し、磁性層の磁化方向が膜面垂直方向を向く垂直型の磁気抵抗素子が半導体層上に行列状に配置されて構成されたセルアレイと、
前記セルアレイの同一行の磁気抵抗素子の厚さ方向に垂直な方向で近接して行方向に配設された第１の書き込み配線と、
前記セルアレイの同一列の磁気抵抗素子の厚さ方向に垂直な方向で近接して列方向に配設された第２の書き込み配線と、
前記第１の書き込み配線を周回する完全閉磁路を有し、前記第１の書き込み配線に書き込み電流を流した場合に発生する磁界を前記磁気抵抗素子の磁性層に印加する第１の磁性ヨークと、
前記第２の書き込み配線を周回する完全閉磁路を有し、前記第１の磁性ヨークとは互いに直交する方向に設けられ、前記第２の書き込み配線に書き込み電流を流した場合に発生する磁界を前記磁気抵抗素子の磁性層に印加する第２の磁性ヨークとを具備し、
前記第１の磁性ヨークおよび第２の磁性ヨークは、その一方の磁性ヨークが近傍の前記磁気抵抗素子を厚さ方向から挟持し、その他方の磁性ヨークが前記一方の磁性ヨークの一部を介して前記磁気抵抗素子を厚さ方向から挟持していることを特徴とする磁気ランダムアクセスメモリ。 - 前記磁気抵抗素子は、近傍の前記第１の磁性ヨークによる磁界のみ、あるいは、近傍の前記第２の磁性ヨークによる磁界のみ、あるいは、近傍の第１の磁性ヨークによる磁界と第２の磁性ヨークによる磁界が加算された磁界が選択的に印加されることを特徴とする請求項１５記載の磁気ランダムアクセスメモリ。
- 非磁性層を狭持した二層の磁性層を有し、磁性層の磁化方向が膜面垂直方向を向く垂直型の磁気抵抗素子が半導体層上に行列状に配置されて構成されたセルアレイと、
前記セルアレイの同一行の磁気抵抗素子の厚さ方向に垂直な方向で近接して行方向に配設された第１の書き込み配線と、
前記セルアレイの同一列の磁気抵抗素子の厚さ方向に垂直な方向で近接して列方向に、かつ、前記第１の書き込み配線とは異なる平面上に配設され、前記第１の書き込み配線と交差する位置で第１の書き込み配線に接続された第２の書き込み配線
とを具備することを特徴とする磁気ランダムアクセスメモリ。 - 請求項１乃至１７のいずれか１項に記載の磁気ランダムアクセスメモリが形成された半導体チップと、
前記半導体チップを収納し、半導体チップの片面側に窓を有するカード本体と、
前記カード本体の窓を開閉可能であって磁気遮蔽効果を有するシャッタと、
前記カード本体の少なくとも一端部に設けられ、前記半導体チップをカード本体外部に電気的に接続する外部端子
とを具備することを特徴とする電子カード。 - 請求項１８記載の電子カードを収納自在なカードスロットと、
前記カードスロットに電気的に接続されたカードインターフェースと、
前記電子カードとの間でデータを転送する記憶装置
とを具備することを特徴とする電子装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003178417A JP4095498B2 (ja) | 2003-06-23 | 2003-06-23 | 磁気ランダムアクセスメモリ、電子カードおよび電子装置 |
| US10/862,617 US7190613B2 (en) | 2003-06-23 | 2004-06-08 | Magnetic random access memory device having thermal agitation property and high write efficiency |
| CNB2004100616645A CN100419905C (zh) | 2003-06-23 | 2004-06-23 | 抗热干扰和具有高写入效率的磁随机存取存储器设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003178417A JP4095498B2 (ja) | 2003-06-23 | 2003-06-23 | 磁気ランダムアクセスメモリ、電子カードおよび電子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005019464A JP2005019464A (ja) | 2005-01-20 |
| JP4095498B2 true JP4095498B2 (ja) | 2008-06-04 |
Family
ID=34074278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003178417A Expired - Fee Related JP4095498B2 (ja) | 2003-06-23 | 2003-06-23 | 磁気ランダムアクセスメモリ、電子カードおよび電子装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7190613B2 (ja) |
| JP (1) | JP4095498B2 (ja) |
| CN (1) | CN100419905C (ja) |
Families Citing this family (55)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004172218A (ja) * | 2002-11-18 | 2004-06-17 | Sony Corp | 磁気記憶素子及びその記録方法、並びに磁気記憶装置 |
| JP3906145B2 (ja) | 2002-11-22 | 2007-04-18 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
| JP3906172B2 (ja) * | 2003-03-11 | 2007-04-18 | 株式会社東芝 | 磁気ランダムアクセスメモリおよびその製造方法 |
| JP4095498B2 (ja) | 2003-06-23 | 2008-06-04 | 株式会社東芝 | 磁気ランダムアクセスメモリ、電子カードおよび電子装置 |
| US7372722B2 (en) * | 2003-09-29 | 2008-05-13 | Samsung Electronics Co., Ltd. | Methods of operating magnetic random access memory devices including heat-generating structures |
| JP3863536B2 (ja) * | 2004-05-17 | 2006-12-27 | 株式会社東芝 | 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法 |
| US7313013B2 (en) | 2004-11-18 | 2007-12-25 | International Business Machines Corporation | Spin-current switchable magnetic memory element and method of fabricating the memory element |
| US20080273381A1 (en) * | 2005-03-01 | 2008-11-06 | Siu-Tat Chui | Method for Switching Random Access Memory Elements and Magnetic Element Structures |
| US20070263430A1 (en) * | 2006-05-15 | 2007-11-15 | Siu-Tat Chui | Method for switching magnetic random access memory elements and magnetic element structures |
| WO2007106071A2 (en) * | 2006-03-01 | 2007-09-20 | University Of Delaware | Method for switching magnetic random access memory elements and magnetic element structures |
| US7443639B2 (en) * | 2005-04-04 | 2008-10-28 | International Business Machines Corporation | Magnetic tunnel junctions including crystalline and amorphous tunnel barrier materials |
| JP2006344653A (ja) | 2005-06-07 | 2006-12-21 | Toshiba Corp | 磁気ランダムアクセスメモリ |
| JP5019192B2 (ja) * | 2005-06-24 | 2012-09-05 | 株式会社東芝 | 半導体装置 |
| KR20070033916A (ko) * | 2005-09-22 | 2007-03-27 | 산요덴키가부시키가이샤 | 제어 장치 및 휴대 단말기 |
| WO2007040189A1 (ja) * | 2005-10-03 | 2007-04-12 | Nec Corporation | 磁気ランダムアクセスメモリ及びその動作方法 |
| JP2008283207A (ja) * | 2005-10-19 | 2008-11-20 | Toshiba Corp | 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置 |
| JP4444241B2 (ja) | 2005-10-19 | 2010-03-31 | 株式会社東芝 | 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置 |
| JP4779608B2 (ja) * | 2005-11-30 | 2011-09-28 | Ｔｄｋ株式会社 | 磁気メモリ |
| KR100718153B1 (ko) * | 2006-02-17 | 2007-05-14 | 삼성전자주식회사 | 마그네틱 도메인 이동을 이용한 자기메모리 |
| KR100754397B1 (ko) * | 2006-02-22 | 2007-08-31 | 삼성전자주식회사 | 마그네틱 도메인 이동을 이용한 자기메모리 |
| KR100785033B1 (ko) * | 2006-12-06 | 2007-12-12 | 삼성전자주식회사 | 자구벽 이동을 이용한 정보 저장 장치 및 그 제조방법 |
| JP5092384B2 (ja) * | 2006-12-15 | 2012-12-05 | Ｔｄｋ株式会社 | 磁気記憶装置、磁気記憶方法 |
| JP2008159613A (ja) * | 2006-12-20 | 2008-07-10 | Toshiba Corp | 磁気ランダムアクセスメモリ及びその書き込み方法 |
| JP2008211008A (ja) * | 2007-02-27 | 2008-09-11 | Fujitsu Ltd | 磁気抵抗効果素子及び磁気メモリ装置 |
| JP2008227009A (ja) | 2007-03-09 | 2008-09-25 | Toshiba Corp | 磁気ランダムアクセスメモリ、その書き込み方法及びその製造方法 |
| KR101288477B1 (ko) * | 2007-08-10 | 2013-07-26 | 삼성전자주식회사 | 자구벽 이동을 이용한 정보 저장 장치 |
| KR101323719B1 (ko) * | 2007-10-12 | 2013-10-30 | 삼성전자주식회사 | 자성층, 자성층의 형성방법, 자성층을 포함하는정보저장장치 및 정보저장장치의 제조방법 |
| US20090097303A1 (en) * | 2007-10-15 | 2009-04-16 | Honeywell International Inc. | MRAM with Resistive Property Adjustment |
| WO2009073074A1 (en) * | 2007-12-05 | 2009-06-11 | Micromem Technologies Inc. | Magnetic memory device having a c-shaped structure and method of manufacturing the same |
| KR101060578B1 (ko) | 2008-04-03 | 2011-08-31 | 주식회사 하이닉스반도체 | 버티컬 트랜지스터를 이용한 ｍｒａｍ |
| US7626844B1 (en) * | 2008-08-22 | 2009-12-01 | International Business Machines Corporation | Magnetic racetrack with current-controlled motion of domain walls within an undulating energy landscape |
| US20100129375A1 (en) * | 2008-09-10 | 2010-05-27 | Genentech, Inc. | Methods for inhibiting ocular angiogenesis |
| US8223533B2 (en) | 2008-09-26 | 2012-07-17 | Kabushiki Kaisha Toshiba | Magnetoresistive effect device and magnetic memory |
| JP5365813B2 (ja) * | 2009-01-28 | 2013-12-11 | 日本電気株式会社 | 不揮発ロジック回路 |
| US8147994B2 (en) | 2009-02-26 | 2012-04-03 | Tdk Corporation | Layered structure having FePt system magnetic layer and magnetoresistive effect element using the same |
| US8541855B2 (en) | 2011-05-10 | 2013-09-24 | Magic Technologies, Inc. | Co/Ni multilayers with improved out-of-plane anisotropy for magnetic device applications |
| US8508006B2 (en) | 2011-05-10 | 2013-08-13 | Magic Technologies, Inc. | Co/Ni multilayers with improved out-of-plane anisotropy for magnetic device applications |
| US8649214B2 (en) * | 2011-12-20 | 2014-02-11 | Samsung Electronics Co., Ltd. | Magnetic memory including magnetic memory cells integrated with a magnetic shift register and methods thereof |
| DE112012005566T8 (de) * | 2012-01-04 | 2014-11-13 | National Institute For Materials Science | Seltenerdnanoverbundmagnet |
| DE102012005134B4 (de) * | 2012-03-05 | 2015-10-08 | Helmholtz-Zentrum Berlin Für Materialien Und Energie Gmbh | Spin-Ventil und Verwendung einer Vielzahl von Spin-Ventilen |
| JP5499264B2 (ja) * | 2012-03-21 | 2014-05-21 | 株式会社東芝 | 磁気抵抗素子および磁気メモリ |
| JP2014049497A (ja) | 2012-08-29 | 2014-03-17 | Toshiba Corp | 不揮発性半導体記憶装置及びその動作方法 |
| US20150043266A1 (en) * | 2013-08-09 | 2015-02-12 | Samsung Electronics Co., Ltd. | Enhanced temperature range for resistive type memory circuits with pre-heat operation |
| US9299917B2 (en) * | 2013-09-30 | 2016-03-29 | Northwestern University | Magnetic tunnel junctions with control wire |
| US9583696B2 (en) | 2014-03-12 | 2017-02-28 | Qualcomm Incorporated | Reference layer for perpendicular magnetic anisotropy magnetic tunnel junction |
| US9373779B1 (en) * | 2014-12-08 | 2016-06-21 | Micron Technology, Inc. | Magnetic tunnel junctions |
| US10115892B2 (en) | 2015-11-23 | 2018-10-30 | Headway Technologies, Inc. | Multilayer structure for reducing film roughness in magnetic devices |
| US9780299B2 (en) | 2015-11-23 | 2017-10-03 | Headway Technologies, Inc. | Multilayer structure for reducing film roughness in magnetic devices |
| JP2017139399A (ja) * | 2016-02-05 | 2017-08-10 | Tdk株式会社 | 磁気メモリ |
| US9680089B1 (en) | 2016-05-13 | 2017-06-13 | Micron Technology, Inc. | Magnetic tunnel junctions |
| US10324144B2 (en) | 2016-12-20 | 2019-06-18 | Infineon Technologies Austria Ag | Lateral transmission of signals across a galvanic isolation barrier |
| CN108269915B (zh) | 2017-01-02 | 2023-09-22 | Imec 非营利协会 | 一种形成磁阻器件的方法以及磁阻器件 |
| JP6822301B2 (ja) * | 2017-04-27 | 2021-01-27 | Tdk株式会社 | 磁気抵抗効果デバイス及び高周波デバイス |
| KR102253836B1 (ko) | 2017-07-11 | 2021-05-20 | 삼성전자주식회사 | 페이지 버퍼 및 이를 포함하는 비휘발성 메모리 장치 |
| JP2020155459A (ja) | 2019-03-18 | 2020-09-24 | キオクシア株式会社 | 磁気記憶装置及びその製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10241123A (ja) * | 1997-02-28 | 1998-09-11 | Nec Corp | 磁気抵抗効果ヘッド |
| JP3679593B2 (ja) | 1998-01-28 | 2005-08-03 | キヤノン株式会社 | 磁性薄膜素子および磁性薄膜メモリ素子およびその記録再生方法 |
| DE10020128A1 (de) * | 2000-04-14 | 2001-10-18 | Infineon Technologies Ag | MRAM-Speicher |
| US6538921B2 (en) * | 2000-08-17 | 2003-03-25 | Nve Corporation | Circuit selection of magnetic memory cells and related cell structures |
| JP2002100182A (ja) | 2000-09-27 | 2002-04-05 | Canon Inc | 磁気薄膜メモリ |
| JP2003031773A (ja) | 2001-07-13 | 2003-01-31 | Canon Inc | 磁気メモリ素子及びその記録方法、並びにその磁気メモリ素子を用いたメモリ |
| JP4157707B2 (ja) * | 2002-01-16 | 2008-10-01 | 株式会社東芝 | 磁気メモリ |
| JP3906172B2 (ja) * | 2003-03-11 | 2007-04-18 | 株式会社東芝 | 磁気ランダムアクセスメモリおよびその製造方法 |
| JP4095498B2 (ja) | 2003-06-23 | 2008-06-04 | 株式会社東芝 | 磁気ランダムアクセスメモリ、電子カードおよび電子装置 |
| JP2005079508A (ja) * | 2003-09-03 | 2005-03-24 | Canon Inc | 磁性膜及び多層磁性膜、磁性膜の磁化反転方法及び磁化反転機構、磁気ランダムアクセスメモリ |
-
2003
- 2003-06-23 JP JP2003178417A patent/JP4095498B2/ja not_active Expired - Fee Related
-
2004
- 2004-06-08 US US10/862,617 patent/US7190613B2/en not_active Expired - Fee Related
- 2004-06-23 CN CNB2004100616645A patent/CN100419905C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20050018478A1 (en) | 2005-01-27 |
| CN100419905C (zh) | 2008-09-17 |
| JP2005019464A (ja) | 2005-01-20 |
| US7190613B2 (en) | 2007-03-13 |
| CN1574072A (zh) | 2005-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4095498B2 (ja) | 磁気ランダムアクセスメモリ、電子カードおよび電子装置 | |
| US8098514B2 (en) | Magnetoresistive element and magnetic memory | |
| JP4649457B2 (ja) | 磁気抵抗素子及び磁気メモリ | |
| US8208292B2 (en) | Magnetoresistive element and magnetic memory | |
| KR101318035B1 (ko) | 필드 유도 반강자성 또는 강자성 커플링을 이용한 스핀 토오크 전달 셀 구조체 | |
| JP4444241B2 (ja) | 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置 | |
| EP1970911B1 (en) | Spin-polarised current driven magnetic memory device and memory | |
| US8705269B2 (en) | Magnetoresistive element and magnetic memory | |
| JP3667244B2 (ja) | 磁気抵抗素子、それを用いたメモリ素子、磁気ランダムアクセスメモリ及び磁気ランダムアクセスメモリの記録再生方法 | |
| CN103151454A (zh) | 存储元件和存储设备 | |
| US8669628B2 (en) | Magnetoresistive element and magnetic memory using the same | |
| JP2013115413A (ja) | 記憶素子、記憶装置 | |
| JP2010016408A (ja) | 磁気抵抗素子及び磁気メモリ | |
| JPWO2009054180A1 (ja) | 磁気抵抗効果素子及び磁気ランダムアクセスメモリ | |
| US6909130B2 (en) | Magnetic random access memory device having high-heat disturbance resistance and high write efficiency | |
| US6999288B2 (en) | Magnetoresistive effect element and magnetic memory device | |
| CN103137853A (zh) | 存储元件和存储设备 | |
| JP4940176B2 (ja) | 磁気抵抗素子および磁気メモリ | |
| JP4095597B2 (ja) | 磁気ランダムアクセスメモリ | |
| EP1793385A1 (en) | Spin transfer magnetic memory | |
| JP3949900B2 (ja) | 磁気記憶素子、磁気記憶装置および携帯端末装置 | |
| TW200414189A (en) | Semiconductor integrated circuit device | |
| JP2010232447A (ja) | 磁気抵抗効果素子および磁気メモリ | |
| JP2004039757A (ja) | 磁気抵抗効果素子及び磁気メモリ装置 | |
| JP2004055754A (ja) | 磁気抵抗効果素子及び磁気メモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061030 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071029 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080121 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080304 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080307 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140314 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |