JP2006344653A - 磁気ランダムアクセスメモリ - Google Patents

磁気ランダムアクセスメモリ Download PDF

Info

Publication number
JP2006344653A
JP2006344653A JP2005166917A JP2005166917A JP2006344653A JP 2006344653 A JP2006344653 A JP 2006344653A JP 2005166917 A JP2005166917 A JP 2005166917A JP 2005166917 A JP2005166917 A JP 2005166917A JP 2006344653 A JP2006344653 A JP 2006344653A
Authority
JP
Japan
Prior art keywords
magnetic
write
film
magnetization
magnetoresistive effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005166917A
Other languages
English (en)
Inventor
Yoshiaki Fukuzumi
嘉晃 福住
Toshihiko Nagase
俊彦 永瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005166917A priority Critical patent/JP2006344653A/ja
Priority to US11/447,131 priority patent/US7459759B2/en
Publication of JP2006344653A publication Critical patent/JP2006344653A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】ＭＲＡＭの低電流化、微細化、誤書き込み／熱擾乱耐性の向上を図る。
【解決手段】本発明の例に関わる磁気ランダムアクセスメモリは、導電線１４Ａと、導電線１４Ａを取り囲む軟磁性材料１４Ｂ，１４Ｃと、軟磁性材料１４Ｂ，１４Ｃの一部に設けられるギャップと、磁気フリー層としての垂直磁化膜１２Ａの一部がギャップ内に位置し、磁気固着層としての垂直磁化膜１２Ｃがギャップ外に位置する磁気抵抗効果素子１２とを備える。
【選択図】図３

Description

本発明は、磁気抵抗効果素子(magneto-resistive element)をメモリセルとする磁気ランダムアクセスメモリメモリ(MRAM: magnetic random access memory）に関する。
磁気ランダムアクセスメモリは、次世代新規メモリデバイスとして注目されており、実用化に向け、様々な研究、開発が行われている。しかし、そのために解決しなければならない課題として、低電流化、誤書き込み耐性の向上、熱擾乱対策などの多くの問題が残存している。
従来の磁気ランダムアクセスメモリでは、これらの課題を解決するために、磁気抵抗効果素子の形状や、書き込み方式などの面からいくつかの提案がなされている。
例えば、磁気抵抗効果素子の形状の面からは、十字形、そらまめ(bean)形、台形などの形状が提案されている。また、書き込み方式の面からは、トグル(toggle)や、スピン注入(spin-injection)などの方式が提案されている（例えば、特許文献１，２参照）。
しかし、磁気抵抗効果素子の形状に関しては、低電流化については一定の効果が得られるものの、それのみでは十分な誤書き込み耐性を得ることが難しく、また、形状が複雑になると、加工が困難になり、従来の半導体素子形成技術を用いた場合にはメモリセルの微細化に不利となる。
また、書き込み方式のうちトグル方式に関しては、誤書き込み耐性については一定の効果が得られるものの、低電流化が難しいという問題がある。さらに、スピン注入方式については、スピン注入電流（書き込み電流）の低減が難しいために、セルサイズの縮小、熱擾乱対策や、素子破壊などの問題に対して十分に対応できない。
米国特許第６，５４５，９０６号明細書 米国特許第６，２５６，２２３号明細書
本発明の例では、低電流化、セルサイズの縮小、誤書き込み／熱擾乱耐性の向上を同時に実現できる磁気ランダムアクセスメモリについて提案する。
本発明の例に関わる磁気ランダムアクセスメモリは、導電線と、導電線を取り囲む軟磁性材料と、軟磁性材料の一部に設けられるギャップと、磁気フリー層としての強磁性体膜の一部がギャップ内に位置し、磁気固着層がギャップ外に位置する磁気抵抗効果素子とを備える。
本発明の例によれば、磁気ランダムアクセスメモリの低電流化、セルサイズの縮小、誤書き込み／熱擾乱耐性の向上を同時に実現できる。
以下、図面を参照しながら、本発明の例を実施するための最良の形態について詳細に説明する。
１． 概要
本発明の例は、書き込み電流により発生する磁場（電流磁場）を用いて書き込みを行う方式の磁気ランダムアクセスメモリに適用される。本発明の例では、低電流化、セルサイズの縮小、誤書き込み／熱擾乱耐性の向上という目的を実現するために、従来とは異なる構造及び書き込み方式を提案する。
一つは、磁化方向（磁化容易軸方向）が膜面に垂直な厚さ方向となるいわゆる垂直磁化膜を磁気フリー層(magnetic free layer)として使用し、磁気フリー層の一部の磁化方向を電流磁場により決定してやることにより、磁気フリー層の全体の磁化方向を面内磁気結合の利用により一斉に変える、という書き込み方式に関する。
この方式によれば、例えば、磁気フリー層の一部を磁力線の通り道となる軟磁性材料（ヨーク材）のギャップ内に配置し、かつ、磁気固着層(magnetic pinned layer)をそのギャップ外に配置することで、ギャップの幅を狭めて、磁気フリー層を書き込み電流の経路となる書き込み線の近くに配置できる。
その結果、電流磁場を効率よく磁気フリー層に印加でき、書き込み電流の低減による低電流化に貢献できる。
他の一つは、磁気フリー層を垂直磁化膜と磁化方向（磁化容易軸方向）が膜面に水平な方向となる面内磁化膜（水平磁化膜）とから構成し、電流磁場を用いて垂直磁化膜にデータを書き込み、かつ、そのデータにより面内磁化膜の磁化の向きを変化させる、という書き込み方式に関する。
この方式によれば、例えば、垂直磁化膜を軟磁性材料のギャップ内に配置し、この垂直磁化膜にデータを書き込み、かつ、垂直磁化膜のデータを面内磁化膜に転写し、面内磁化膜の磁化方向に基づきデータを読み出すことができる。
その結果、例えば、書き込み時の熱擾乱などによる特性のばらつきが面内磁化膜に発生することがなく、ＭＲ比(magneto-resistive ratio)の向上による読み出しの高速化／安定化を図れる。
また、以上の２つの方式のいずれにおいても、磁気抵抗効果素子の形状については特に制限を受けないため、単純な形状とすることにより、セルサイズの縮小にも貢献できる。また、垂直磁化膜にデータを書き込むため、メモリセルが微細化されても、十分な誤書き込み／熱擾乱耐性を確保できる。
２． 実施の形態
次に、最良と思われるいくつかの実施の形態について説明する。
電流磁場を用いて書き込みを行う電流磁場方式の磁気ランダムアクセスメモリには、例えば、一軸方向の磁場のみを用いて書き込みを実行する一軸タイプ、二軸方向の磁場を用いて書き込みを実行する二軸タイプなどが知られている。
そこで、以下の実施の形態では、一軸タイプと二軸タイプに分けて、本発明の例を説明することにする。
但し、これは、本発明の例がそれ以外のタイプに適用できないということを意味するものではなく、当然に、それ以外のタイプ、例えば、三軸方向の磁場を用いて書き込みを実行する三軸タイプなどにも適用できる。
(1) 一軸タイプ
A. 第１実施の形態
第１実施の形態では、磁化方向が膜面に垂直な厚さ方向となる垂直磁化膜を磁気フリー層として使用し、磁気フリー層の一部の磁化方向を電流磁場により決定してやる。このとき、磁気フリー層内の粒間磁気結合が強く、フリー層全体が単一磁区となる材料を用いた場合、磁気フリー層の全体の磁化方向を一斉に変えることができる。以上の書き込み方式を利用する磁気ランダムアクセスメモリについて提案する。
a. 回路例
図１は、第１実施の形態の磁気ランダムアクセスメモリを示している。
メモリセルアレイ１０は、アレイ状に配置される複数のメモリセル１１から構成される。また、メモリセル１１は、例えば、直列接続される磁気抵抗効果素子１２と選択素子１３とから構成される。
ここで、磁気抵抗効果素子１２は、例えば、ＭＴＪ(magneto tunnel junction)素子から構成され、選択素子１３は、例えば、ＮチャネルＭＯＳトランジスタから構成される。
磁気抵抗効果素子１２の近傍には、例えば、カラム方向に延びるローカル書き込みビット線(local write bit line)１４が配置される。磁気抵抗効果素子１２の磁化方向は、このローカル書き込みビット線１４に流れる書き込み電流の向きにより決定される。
ローカル書き込みビット線１４の一端は、例えば、グローバル書き込みビット線(global write bit line)１５’に接続される。グローバル書き込みビット線１５’は、例えば、ロウ方向に延び、その一端は、書き込みドライバ／シンカー１７に接続される。
ローカル書き込みビット線１４の他端は、選択素子１３を経由して、例えば、グローバル書き込みビット線１６’に接続される。グローバル書き込みビット線１６’は、例えば、カラム方向に延び、その一端は、書き込みドライバ／シンカー１８に接続される。
書き込みドライバ／シンカー１７，１８は、デコーダ機能を有し、書き込み時に、メモリセルアレイ１０内の１つのカラムを選択する。また、書き込みドライバ／シンカー１７，１８は、書き込み電流の発生／遮断を制御すると共に、書き込みデータの値に応じてローカル書き込みビット線１４に流れる書き込み電流の向きを決定する。
選択素子１３としてのＮチャネルＭＯＳトランジスタのゲートは、ワード線１９に接続される。ワード線１９は、例えば、ロウ方向に延び、その一端は、書き込み／読み出し時に、メモリセルアレイ１０内の１つのロウを選択するためのロウデコーダ２０に接続される。
磁気抵抗効果素子１２は、ローカル書き込みビット線１４と読み出しビット線２１との間に接続される。読み出しビット線２１は、例えば、カラム方向に延びる。読み出しビット線２１の一端は、選択素子２２を経由して、センスアンプ２３に接続される。
選択素子２２は、例えば、ＮチャネルＭＯＳトランジスタから構成される。選択素子２２としてのＮチャネルＭＯＳトランジスタのゲートには、読み出し時に、メモリセルアレイ１０内の１つのカラムを選択するためのカラム選択信号φCSLが入力される。
センスアンプ２３は、例えば、差動増幅器から構成され、リファレンス電圧Ｖｒｅｆに基づいて、選択されたメモリセル１１から読み出されるデータの値を判定し、出力信号Ｖｏｕｔを出力する。
b. 構造例
図２は、第１実施の形態のメモリセルのデバイス構造を示している。図３は、図２のＩＩＩ−ＩＩＩ線に沿う断面図である。
ここで示すデバイス構造は、図１のメモリセル１１に対応する。
ローカル書き込みビット線１４の一端は、グローバル書き込みビット線１５’に接続され、他端は、選択素子１３を経由して、グローバル書き込みビット線１６’に接続される。ローカル書き込みビット線１４は、例えば、Al, Cuなどの金属からなる導電線１４Ａと、その導電線１４Ａを取り囲む軟磁性材料（ヨーク材）１４Ｂ，１４Ｃとから構成される。軟磁性材料としては、例えば、パーマロイを用いるのが望ましいが、さらに窒化タンタルなどの拡散防止バリア膜と積層することで、パーマロイや導電線金属の特性劣化を防止することもできる。
軟磁性材料１４Ｂは、例えば、導電線１４Ａの側面及び底面を覆い、軟磁性材料１４Ｃは、例えば、導電線１４Ａの上面を覆う。軟磁性材料１４Ｂ，１４Ｃは、ローカル書き込みビット線１４に流れる書き込み電流により発生する磁力線を収束させる機能を有する。
軟磁性材料１４Ｂ，１４Ｃの間には、収束された磁力線の通り道となるギャップが設けられている。磁気抵抗効果素子１２の磁気フリー層１２Ａの一部は、このギャップ内に配置される。
磁気抵抗効果素子１２の磁気フリー層１２Ａは、磁化方向が膜面に垂直な厚さ方向となる強磁性膜（垂直磁化膜）から構成される。また、磁気フリー層１２Ａは、その一部の磁化方向が電流磁場により決定されると、それに追従して全体の磁化方向が決定されるように、面内磁気結合（粒間の磁気結合）が強い材料から構成される。
磁気フリー層１２Ａの磁化方向（上向き／下向き）は、ローカル書き込みビット線１４に流れる書き込み電流により発生する磁場（電流磁場）により変化させることができる。
磁気フリー層１２Ａ上には、絶縁物から構成されるトンネルバリア層１２Ｂを介して、磁気固着層１２Ｃが配置される。磁気固着層１２Ｃは、磁化方向が膜面に垂直な厚さ方向となるように強磁性膜から構成され、かつ、その磁化方向は、例えば、白金−マンガン合金からなる反強磁性層１２Ｄにより固着される。
例えば、磁気固着層１２Ｃの磁化方向は、上向きに固着される。
反強磁性層１２Ｄは、読み出しビット線２１に接続される。
ここで、本例では、トンネルバリア層１２Ｂ、磁気固着層１２Ｃ及び反強磁性層１２Ｄは、軟磁性材料１４Ｂ，１４Ｃ間のギャップ外に配置される。
従って、磁気フリー層１２Ａをローカル書き込みビット線１４の近くに配置できると共に、軟磁性材料１４Ｂ，１４Ｃ間のギャップの幅を狭くし、電流磁場を効率よく磁気フリー層１２Ａに印加できる。
尚、磁気フリー層１２Ａ及び磁気固着層１２Ｃは、１つの磁性層から構成されていても、積み重ねられた複数の磁性層から構成されていてもよい。
また、磁気フリー層１２Ａ及び磁気固着層１２Ｃは、ＳＡＦ(synthetic anti-ferromagnetic)構造などの特殊な構造を有していてもよい。
さらに、磁気フリー層１２Ａ及び磁気固着層１２Ｃは、垂直磁化膜から構成されるため、それらの平面形状については特に制限されない。
c. 動作
図１乃至図３の磁気ランダムアクセスメモリの動作について説明する。
書き込みは、選択されたメモリセル１１内のローカル書き込みビット線１４に流れる書き込み電流の向きを制御することにより行う。
まず、ロウデコーダ２０を用いて、選択されたロウ内のワード線１９を“Ｈ”にし、メモリセル１１内の選択素子１３をオンにする。次に、ドライバ／シンカー１７，１８を用いて、選択されたカラム内のローカル書き込みビット線１４に書き込み電流を流す。
“０”−書き込みでは、例えば、ドライバ／シンカー１７からドライバ／シンカー１８に向かう方向に書き込み電流を流す。
この時、例えば、図３において、ローカル書き込みビット線１４には、紙面の裏側から表側に向かう書き込み電流が流れ、軟磁性材料１４Ｂ，１４Ｃ間のギャップに配置される磁気フリー層１２Ａの一部の磁化方向は上向きに変化する。また、これに追従して、磁気フリー層１２Ａの全体の磁化方向は、強い面内磁気結合により上向きに変化する。
これにより、磁気フリー層１２Ａの磁化方向と磁気固着層１２Ｃの磁化方向は共に上向き（パラレル状態）となり、“０”−書き込みが完了する。
“１”−書き込みでは、例えば、ドライバ／シンカー１８からドライバ／シンカー１７に向かう方向に書き込み電流を流す。
この時、例えば、図３において、ローカル書き込みビット線１４には、紙面の表側から裏側に向かう書き込み電流が流れ、軟磁性材料１４Ｂ，１４Ｃ間のギャップに配置される磁気フリー層１２Ａの一部の磁化方向は下向きに変化する。また、これに追従して、磁気フリー層１２Ａの全体の磁化方向は、強い面内磁気結合により下向きに変化する。
これにより、磁気フリー層１２Ａの磁化方向は下向き、磁気固着層１２Ｃの磁化方向は上向き（アンチパラレル状態）となり、“１”−書き込みが完了する。
読み出しは、磁気抵抗効果素子１２に読み出し電流を流し、磁気抵抗効果素子１２の抵抗値をセンスアンプ２３により検出することにより行う。
まず、ロウデコーダ２０を用いて、選択されたロウ内のワード線１９を“Ｈ”にし、メモリセル１１内の選択素子１３をオンにする。次に、カラム選択信号φCSLによりカラムを選択し、読み出しビット線２１に読み出し電流を流す。
“０”−読み出しでは、磁気抵抗効果素子１２は、パラレル状態にあり、その抵抗値は低い状態にあるため、例えば、センスアンプ２３からドライバ／シンカー１８に向かう方向に読み出し電流を流すと、センスアンプ２３の入力電圧Ｖｉｎは、リファレンス電圧Ｖｒｅｆよりも小さくなる。
これにより、選択されたメモリセル１１内の磁気抵抗効果素子１２がパラレル状態にあることが検出される。
“１”−読み出しでは、磁気抵抗効果素子１２は、アンチパラレル状態にあり、その抵抗値は高い状態にあるため、例えば、センスアンプ２３からドライバ／シンカー１８に向かう方向に読み出し電流を流すと、センスアンプ２３の入力電圧Ｖｉｎは、リファレンス電圧Ｖｒｅｆよりも大きくなる。
これにより、選択されたメモリセル１１内の磁気抵抗効果素子１２がアンチパラレル状態にあることが検出される。
d. 変形例
次に、第１実施の形態に関わるデバイス構造の変形例を説明する。
図４は、第１変形例を示している。
第１変形例の特徴は、磁気抵抗効果素子１２がボトムピン構造を有している点にある。
即ち、図３の構造では、磁気抵抗効果素子１２は、トップピン構造を有し、半導体基板側から、磁気フリー層１２Ａ、トンネルバリア層１２Ｂ、磁気固着層１２Ｃ、反強磁性層１２Ｄの順序で形成される。
これに対し、図４の構造では、磁気抵抗効果素子１２は、半導体基板側から、反強磁性層１２Ｄ、磁気固着層１２Ｃ、トンネルバリア層１２Ｂ、磁気フリー層１２Ａの順序で形成される。
その他の構造については、第１実施の形態と同じである。
図５は、第２変形例を示している。
第２変形例の特徴は、軟磁性材料１４Ｂ，１４Ｃ間のギャップに配置される磁気フリー層１２Ａの一部がローカル書き込みビット線１４の直下に位置している点にある。
即ち、図３の構造では、磁気フリー層１２Ａの一部は、ローカル書き込みビット線１４の直上に配置される。これに対し、図５の構造では、磁気フリー層１２Ａの一部は、ローカル書き込みビット線１４の直下に配置される。
その他の構造については、第１実施の形態と同じである。
図６は、第３変形例を示している。
第３変形例の特徴は、第１及び第２変形例の特徴の双方を含んでいる。
即ち、磁気抵抗効果素子１２は、ボトムピン構造を有し、半導体基板側から、反強磁性層１２Ｄ、磁気固着層１２Ｃ、トンネルバリア層１２Ｂ、磁気フリー層１２Ａの順序で形成される。
また、磁気フリー層１２Ａの一部は、ローカル書き込みビット線１４の直下に配置される。
その他の構造については、第１実施の形態と同じである。
このような第１乃至第３変形例においても、第１実施の形態と同様の効果を得ることができる。
e. まとめ
以上、説明したように、第１実施の形態によれば、垂直磁化膜を磁気フリー層として使用し、磁気フリー層の一部の磁化方向を電流磁場により決定してやることにより、磁気フリー層の全体の磁化方向を面内磁気結合の利用により一斉に変える、という書き込み方式を利用する。
従って、例えば、磁気フリー層の一部を磁力線の通り道となる軟磁性材料（ヨーク材）のギャップ内に配置し、かつ、磁気固着層をそのギャップ外に配置することで、磁気フリー層を書き込み電流の経路となる書き込み線の近くに配置でき、かつ、ギャップの幅も狭くできる。
その結果、電流磁場を効率よく磁気フリー層に印加でき、書き込み電流の低減による低電流化に貢献できる。
また、第１実施の形態では、磁気抵抗効果素子の形状については特に制限を受けないため、単純な形状とすることにより、セルサイズの縮小にも貢献できる。また、垂直磁化膜にデータを書き込むため、メモリセルが微細化されても、十分な誤書き込み／熱擾乱耐性を確保できる。
B. 第２実施の形態
第２実施の形態では、磁気フリー層を、磁化方向が膜面に垂直な厚さ方向となる垂直磁化膜と磁化方向が膜面に水平な方向となる面内磁化膜（水平磁化膜）とから構成し、電流磁場を用いて垂直磁化膜にデータを書き込み、かつ、そのデータを面内磁化膜に転写する、という書き込み方式を利用する磁気ランダムアクセスメモリについて提案する。
a. 回路例
第２実施の形態では、第１実施の形態の回路例、即ち、図１の磁気ランダムアクセスメモリの回路例がそのまま適用される。
b. 構造例
図７は、第２実施の形態のメモリセルのデバイス構造を示している。図８は、図７のＶＩＩＩ−ＶＩＩＩ線に沿う断面図である。
ここで示すデバイス構造は、図１のメモリセル１１に対応する。
ローカル書き込みビット線１４の一端は、グローバル書き込みビット線１５’に接続され、他端は、選択素子１３を経由して、グローバル書き込みビット線１６’に接続される。ローカル書き込みビット線１４は、例えば、Al, Cuなどの金属からなる導電線１４Ａと、その導電線１４Ａを取り囲む軟磁性材料（ヨーク材）１４Ｂ，１４Ｃとから構成される。
軟磁性材料１４Ｂは、例えば、導電線１４Ａの側面及び底面を覆い、軟磁性材料１４Ｃは、例えば、導電線１４Ａの上面を覆う。軟磁性材料１４Ｂ，１４Ｃは、ローカル書き込みビット線１４に流れる書き込み電流により発生する磁力線を収束させる機能を有する。
軟磁性材料１４Ｂ，１４Ｃの間には、収束された磁力線の通り道となるギャップが設けられている。磁気抵抗効果素子１２の磁気フリー層１２Ａ，１２Ａ’，２４，２５の一部は、このギャップ内に配置される。
磁気フリー層１２Ａ，１２Ａ’，２５は、磁化方向が膜面に垂直な厚さ方向となる強磁性膜（垂直磁化膜）１２Ａ，１２Ａ’、磁化方向が形状異方性により膜面に水平な方向となる強磁性膜（面内磁化膜）２５、及び、これらの間に配置される非磁性膜２４から構成される。
本実施例においては、磁気フリー層１２Ａと強磁性膜２５は、お互いの発生する静磁場を通じてカップリングすればよいため、非磁性膜２４は、例えば、タンタル膜のような非磁性金属膜でもよいが、例えば、窒化タンタルなどの金属化合物膜でも良い。
また、金属化合物を用いることにより、上下磁性膜の相互拡散をより効果的に防止し、素子信頼性を向上することが可能である。
垂直磁化膜１２Ａは、軟磁性材料１４Ｂ，１４Ｃ間のギャップ内に位置する。垂直磁化膜１２Ａの磁化方向（上向き／下向き）は、ローカル書き込みビット線１４に流れる書き込み電流により発生する磁場（電流磁場）により変化させることができる。
一方、垂直磁化膜１２Ａ’は、軟磁性材料１４Ｂ，１４Ｃ間のギャップ外に位置し、その磁化方向が垂直磁化膜１２Ａの磁化方向に追従して変化しないように、面内磁気結合が弱い材料から構成される。
また、垂直磁化膜１２Ａ’の合計の磁化は、面内磁化膜２５の磁化方向に影響を与えないようにするため、消磁操作を施すなどして、零に設定される。
また、消磁操作に代えて、例えば、垂直磁化膜１２Ａ’を、磁化方向が１８０°異なる複数の磁性層のスタック構造から構成することもできる。この場合、垂直磁化膜１２Ａ’全体として特定方向に磁化が生じなければ、消磁と同様の効果を得ることができる。
尚、複数の磁性層の磁化方向を反対方向（１８０°異なる方向）に設定するには、例えば、複数の磁性層をそれぞれキューリー点の異なる材料から構成し、アニール後の冷却工程の途中において、磁場の方向を１８０°異なる方向に向けることで対処できる。
面内磁化膜２５の磁化方向は、静磁場による結合を通じて垂直磁化膜１２Ａの磁化方向に依存する。
垂直磁化膜１２Ａの磁化方向が上向きのとき、書き込み電流が遮断された後、面内磁化膜２５の磁化方向は、右向きとなり、垂直磁化膜１２Ａの磁化方向が下向きのとき、書き込み電流が遮断された後、面内磁化膜２５の磁化方向は、左向きとなる。
面内磁化膜２５の磁化方向は、書き込み電流が遮断された後、垂直磁化膜１２Ａの磁化方向のみによって決定される。
結果として、面内磁化膜２５の磁化方向（右向き／左向き）も、間接的にではあるが、ローカル書き込みビット線１４に流れる書き込み電流により発生する磁場（電流磁場）により変化させることができる。
面内磁化膜２５上には、絶縁物から構成されるトンネルバリア層１２Ｂを介して、磁気固着層１２Ｃが配置される。磁気固着層１２Ｃは、強磁性膜（面内磁化膜）から構成され、かつ、その磁化方向は、反強磁性層１２Ｄにより磁化方向が膜面に水平な向きとなるように固着される。
例えば、磁気固着層１２Ｃの磁化方向は、右向きに固着される。
反強磁性層１２Ｄは、読み出しビット線２１に接続される。
ここで、本例では、トンネルバリア層１２Ｂ、磁気固着層１２Ｃ及び反強磁性層１２Ｄは、軟磁性材料１４Ｂ，１４Ｃ間のギャップ外に配置される。
従って、垂直磁化膜１２Ａをローカル書き込みビット線１４の近くに配置できると共に、軟磁性材料１４Ｂ，１４Ｃ間のギャップの幅を狭くし、電流磁場を効率よく垂直磁化膜１２Ａに印加できる。
尚、本例の場合には、トンネルバリア層１２Ｂ、磁気固着層１２Ｃ及び反強磁性層１２Ｄは、軟磁性材料１４Ｂ，１４Ｃ間のギャップ内に配置しても構わない。
また、垂直磁化膜１２Ａ，１２Ａ’、面内磁化膜２５及び磁気固着層１２Ｃは、１つの磁性層から構成されていても、積み重ねられた複数の磁性層から構成されていてもよい。
また、垂直磁化膜１２Ａ，１２Ａ’、面内磁化膜２５及び磁気固着層１２Ｃは、ＳＡＦ構造などの特殊な構造を有していてもよい。
さらに、垂直磁化膜１２Ａ，１２Ａ’の平面形状については、特に制限されない。
c. 動作
図７及び図８の磁気ランダムアクセスメモリの動作について説明する。
書き込みは、図１のメモリセル１１内のローカル書き込みビット線１４に流れる書き込み電流の向きを制御することにより行う。
まず、図１のロウデコーダ２０を用いて、選択されたロウ内のワード線１９を“Ｈ”にし、メモリセル１１内の選択素子１３をオンにする。次に、ドライバ／シンカー１７，１８を用いて、選択されたカラム内のローカル書き込みビット線１４に書き込み電流を流す。
“０”−書き込みでは、例えば、ドライバ／シンカー１７からドライバ／シンカー１８に向かう方向に書き込み電流を流す。
この時、例えば、図８において、ローカル書き込みビット線１４には、紙面の裏側から表側に（より正確には紙面に対して斜めに）向かう書き込み電流が流れ、軟磁性材料１４Ｂ，１４Ｃ間のギャップに配置される垂直磁化膜１２Ａの磁化方向は上向きに変化する。
この後、書き込み電流を遮断すると、面内磁化膜２５の磁化方向は、垂直磁化膜１２Ａの磁化に影響され、右向きに変化する。
これにより、磁気フリー層としての面内磁化膜２５の磁化方向と磁気固着層１２Ｃの磁化方向は、共に、右向き（パラレル状態）となり、“０”−書き込みが完了する。
“１”−書き込みでは、例えば、ドライバ／シンカー１８からドライバ／シンカー１７に向かう方向に書き込み電流を流す。
この時、例えば、図８において、ローカル書き込みビット線１４には、紙面の表側から裏側に向かう書き込み電流が流れ、軟磁性材料１４Ｂ，１４Ｃ間のギャップに配置される垂直磁化膜１２Ａの磁化方向は下向きに変化する。
この後、書き込み電流を遮断すると、面内磁化膜２５の磁化方向は、垂直磁化膜１２Ａの磁化に影響され、左向きに変化する。
これにより、磁気フリー層としての面内磁化膜２５の磁化方向は左向き、磁気固着層１２Ｃの磁化方向は右向き（アンチパラレル状態）となり、“１”−書き込みが完了する。
読み出しは、磁気抵抗効果素子１２に読み出し電流を流し、磁気抵抗効果素子１２の抵抗値をセンスアンプ２３により検出することにより行う。
まず、図１のロウデコーダ２０を用いて、選択されたロウ内のワード線１９を“Ｈ”にし、メモリセル１１内の選択素子１３をオンにする。次に、カラム選択信号φCSLによりカラムを選択し、読み出しビット線２１に読み出し電流を流す。
“０”−読み出しでは、磁気抵抗効果素子１２は、パラレル状態にあり、その抵抗値は低い状態にあるため、例えば、センスアンプ２３からドライバ／シンカー１８に向かう方向に読み出し電流を流すと、センスアンプ２３の入力電圧Ｖｉｎは、リファレンス電圧Ｖｒｅｆよりも小さくなる。
これにより、選択されたメモリセル１１内の磁気抵抗効果素子１２がパラレル状態にあることが検出される。
“１”−読み出しでは、磁気抵抗効果素子１２は、アンチパラレル状態にあり、その抵抗値は高い状態にあるため、例えば、センスアンプ２３からドライバ／シンカー１８に向かう方向に読み出し電流を流すと、センスアンプ２３の入力電圧Ｖｉｎは、リファレンス電圧Ｖｒｅｆよりも大きくなる。
これにより、選択されたメモリセル１１内の磁気抵抗効果素子１２がアンチパラレル状態にあることが検出される。
d. 変形例
次に、第２実施の形態に関わるデバイス構造の変形例を説明する。
図９は、第１変形例を示している。
第１変形例の特徴は、磁気抵抗効果素子１２がボトムピン構造を有している点にある。
即ち、図８の構造では、磁気抵抗効果素子１２は、トップピン構造を有し、半導体基板側から、磁気フリー層１２Ａ，１２Ａ’，２４，２５、トンネルバリア層１２Ｂ、磁気固着層１２Ｃ、反強磁性層１２Ｄの順序で形成される。
これに対し、図９の構造では、磁気抵抗効果素子１２は、半導体基板側から、反強磁性層１２Ｄ、磁気固着層１２Ｃ、トンネルバリア層１２Ｂ、磁気フリー層１２Ａ，１２Ａ’，２４，２５の順序で形成される。
その他の構造については、第２実施の形態と同じである。
図１０は、第２変形例を示している。
第２変形例の特徴は、軟磁性材料１４Ｂ，１４Ｃ間のギャップに配置される磁気フリー層１２Ａ，２４，２５がローカル書き込みビット線１４の直下に位置している点にある。
即ち、図８の構造では、磁気フリー層１２Ａ，２４，２５は、ローカル書き込みビット線１４の直上に配置される。これに対し、図１０の構造では、磁気フリー層１２Ａ，２４，２５は、ローカル書き込みビット線１４の直下に配置される。
その他の構造については、第２実施の形態と同じである。
図１１は、第３変形例を示している。
第３変形例の特徴は、第１及び第２変形例の特徴の双方を含んでいる。
即ち、磁気抵抗効果素子１２は、ボトムピン構造を有し、半導体基板側から、反強磁性層１２Ｄ、磁気固着層１２Ｃ、トンネルバリア層１２Ｂ、磁気フリー層１２Ａ，１２Ａ’，２４，２５の順序で形成される。
また、磁気フリー層１２Ａ，２４，２５は、ローカル書き込みビット線１４の直下に配置される。
その他の構造については、第２実施の形態と同じである。
図１２は、第４変形例を示している。
第４変形例は、図８の垂直磁化膜１２Ａ’が存在しない構造である。
即ち、図８の構造では、消磁操作が施されたか、又は、全体の磁化が零の垂直磁化膜１２Ａ’が面内磁化膜２５の直下に存在する。これは、ウェハプロセスのステップ数の削減、つまり、同一マスクによる磁気フリー層１２Ａ，１２Ａ’，２４，２５の同時加工を考慮したものである。
しかし、第２実施の形態の主旨は、面内磁化膜２５の磁化をその端部に存在する垂直磁化膜１２Ａの磁化により決定する点にあるので、理想的には、面内磁化膜２５の磁化方向に影響の与える可能性がある垂直磁化膜１２Ａ’は存在しないほうが好ましい。
そこで、第４変形例では、図１２に示すように、面内磁化膜２５の直下に配置する磁性膜は、軟磁性材料１４Ｂ，１４Ｃ間のギャップ内の垂直磁化膜１２Ａのみとする。
その他の構造については、第２実施の形態と同じである。
図１３は、第５変形例を示している。
第５変形例は、第４変形例の特徴を含んでいる。
即ち、図８の垂直磁化膜１２Ａ’が存在しない。また、垂直磁化膜１２Ａ及び非磁性膜２４は、面内磁化膜２５上に配置される。この場合、磁気抵抗効果素子１２の構造がシンプルになる利点がある。
その他の構造については、第２実施の形態と同じである。
このような第１乃至第５変形例においても、第２実施の形態と同様の効果を得ることができる。
e. まとめ
以上、説明したように、第２実施の形態によれば、垂直磁化膜を軟磁性材料のギャップ内に配置し、この垂直磁化膜にデータを書き込み、かつ、垂直磁化膜のデータを面内磁化膜に転写し、面内磁化膜の磁化方向に基づきデータを読み出す、という書き込み方式を利用する。
従って、熱擾乱耐性は、垂直磁化膜の特性で決定され、メモリセルが微細化されても悪化することはない。また、書き込み時の熱擾乱などによる特性のばらつきが面内磁化膜に発生することもなく、ＭＲ比の向上による読み出しの高速化／安定化を図れる。
また、垂直磁化膜で熱擾乱耐性を、面内磁化膜で読み出し特性（ＭＲ比）を、それぞれ独立に最適化できる。さらに、電流磁場による磁化反転は、軟磁性材料間のギャップに配置される垂直磁化膜についてのみ行えばよく、電流磁場を面内磁化膜に直接作用させて磁化反転を行うことはないため、書き込み電流の値も大幅に低減できる。
尚、第２実施の形態においても、磁気抵抗効果素子の形状については特に制限を受けないため、単純な形状とすることによりセルサイズの縮小に貢献できる。
(2) 二軸タイプ
A. 第３実施の形態
第３実施の形態では、第１実施の形態と同じ書き込み方式、即ち、磁化方向が膜面に垂直な厚さ方向となる垂直磁化膜を磁気フリー層として使用し、磁気フリー層の一部の磁化方向を電流磁場により決定してやることにより、磁気フリー層の全体の磁化方向を面内磁気結合の利用により一斉に変える、という書き込み方式を利用する磁気ランダムアクセスメモリを提案する。
a. 回路例
図１４は、第３実施の形態の磁気ランダムアクセスメモリを示している。
メモリセルアレイ１０は、アレイ状に配置される複数のメモリセル１１から構成される。また、メモリセル１１は、例えば、直列接続される磁気抵抗効果素子１２と選択素子１３とから構成される。磁気抵抗効果素子１２は、例えば、ＭＴＪ素子から構成され、選択素子１３は、例えば、ＮチャネルＭＯＳトランジスタから構成される。
磁気抵抗効果素子１２の一端は、例えば、カラム方向に延びる書き込みビット線(write bit line)１５に接続される。書き込みビット線１５の一端は、書き込みドライバ／シンカー１７Ａに接続され、その他端は、書き込みドライバ／シンカー１８Ａ接続される。
書き込みドライバ／シンカー１７Ａ，１８Ａは、デコーダ機能を有し、書き込み時に、メモリセルアレイ１０内の１つのカラムを選択する。また、書き込みドライバ／シンカー１７Ａ，１８Ａは、書き込み電流の発生／遮断を制御すると共に、書き込みデータの値に応じて書き込みビット線１５に流れる書き込み電流の向きを決定する。
書き込みビット線１５は、読み出しビット線としても機能する。
書き込みビット線１５の他端は、選択素子２２を経由して、センスアンプ２３に接続される。
選択素子２２は、例えば、ＮチャネルＭＯＳトランジスタから構成される。選択素子２２としてのＮチャネルＭＯＳトランジスタのゲートには、読み出し時に、メモリセルアレイ１０内の１つのカラムを選択するためのカラム選択信号φCSLが入力される。
センスアンプ２３は、例えば、差動増幅器から構成され、リファレンス電圧Ｖｒｅｆに基づいて、選択されたメモリセル１１から読み出されるデータの値を判定し、出力信号Ｖｏｕｔを出力する。
磁気抵抗効果素子１２の近傍には、例えば、ロウ方向に延びる書き込みワード線(write word line)１６が配置される。書き込みワード線１６の一端は、書き込みドライバ／シンカー１７Ｂに接続され、その他端は、書き込みドライバ／シンカー１８Ｂ接続される。
書き込みドライバ／シンカー１７Ｂ，１８Ｂは、デコーダ機能を有し、書き込み時に、メモリセルアレイ１０内の１つのロウを選択する。また、書き込みドライバ／シンカー１７Ｂ，１８Ｂは、書き込み電流の発生／遮断を制御すると共に、書き込みデータの値に応じて書き込みワード線１６に流れる書き込み電流の向きを決定する。
磁気抵抗効果素子１２の磁化方向は、書き込みビット線１５に流れる書き込み電流により発生する磁場と、書き込みワード線１６に流れる書き込み電流により発生する磁場との合成磁場により決定される。
磁気抵抗効果素子１２の他端は、選択素子１３を経由して、例えば、接地端子Ｖｓｓに接続される。
選択素子１３としてのＮチャネルＭＯＳトランジスタのゲートは、読み出しワード線１９に接続される。読み出しワード線１９は、例えば、ロウ方向に延び、その一端は、読み出し時にメモリセルアレイ１０内の１つのロウを選択するためのロウデコーダ２０に接続される。
b. 構造例
図１５は、第３実施の形態のメモリセルのデバイス構造を示している。図１６は、図１５のＸＶＩ−ＸＶＩ線に沿う断面図である。
ここで示すデバイス構造は、図１４のメモリセル１１に対応する。
書き込みビット線１５は、例えば、Al, Cuなどの金属からなる導電線１５Ａと、その導電線１５Ａを取り囲む軟磁性材料（ヨーク材）１５Ｂとから構成される。同様に、書き込みワード線１６は、例えば、Al, Cuなどの金属からなる導電線１６Ａと、その導電線１６Ａを取り囲む軟磁性材料（ヨーク材）１６Ｂとから構成される。
軟磁性材料１５Ｂは、導電線１５Ａの側面及び下面を覆い、軟磁性材料１６Ｂは、導電線１６Ａの側面及び上面を覆う。軟磁性材料１５Ｂ，１６Ｂは、書き込みビット線１５及び書き込みワード線１６に流れる書き込み電流により発生する磁力線を収束させる機能を有する。
軟磁性材料１５Ｂ，１６Ｂの間には、収束された磁力線の通り道となる複数のギャップが設けられている。磁気抵抗効果素子１２の磁気フリー層１２Ａの一部は、複数のギャップのうちの１つ内に配置される。
磁気抵抗効果素子１２の磁気フリー層１２Ａは、磁化方向が膜面に垂直な厚さ方向となる強磁性膜（垂直磁化膜）から構成される。また、磁気フリー層１２Ａは、その一部の磁化方向が電流磁場により決定されると、それに追従して全体の磁化方向が決定されるように、面内磁気結合が強い材料から構成される。
磁気フリー層１２Ａの磁化方向（上向き／下向き）は、書き込みビット線１５及び書き込みワード線１６に流れる書き込み電流により発生する磁場（電流磁場）により変化させることができる。
磁気フリー層１２Ａ上には、絶縁物から構成されるトンネルバリア層１２Ｂを介して、磁気固着層１２Ｃが配置される。磁気固着層１２Ｃは、磁化方向が膜面に垂直な厚さ方向となる強磁性膜（垂直磁化膜）から構成され、かつ、その磁化方向は、反強磁性層１２Ｄにより固着される。
例えば、磁気固着層１２Ｃの磁化方向は、上向きに固着される。
反強磁性層１２Ｄは、選択素子１３としてのＮチャネルＭＯＳトランジスタを経由して、接地点Ｖｓｓに接続される。このＭＯＳトランジスタのゲートには、読み出し信号Ｖｒｅａｄが入力される。
ここで、本例では、トンネルバリア層１２Ｂ、磁気固着層１２Ｃ及び反強磁性層１２Ｄは、軟磁性材料１５Ｂ，１６Ｂ間の複数のギャップ外に配置される。
従って、軟磁性材料１５Ｂ，１６Ｂ間の複数のギャップの幅を狭くし、磁気フリー層１２Ａを電流磁場の通り道となる複数のギャップのうちの１つ内に配置することで、電流磁場を効率よく磁気フリー層１２Ａに印加できる。
尚、磁気フリー層１２Ａ及び磁気固着層１２Ｃは、１つの磁性層から構成されていても、積み重ねられた複数の磁性層から構成されていてもよい。
また、磁気フリー層１２Ａ及び磁気固着層１２Ｃは、ＳＡＦ構造などの特殊な構造を有していてもよい。
さらに、磁気フリー層１２Ａ及び磁気固着層１２Ｃは、垂直磁化膜から構成されるため、それらの平面形状については特に制限されない。
c. 動作
図１４乃至図１６の磁気ランダムアクセスメモリの動作について説明する。
書き込みは、選択されたメモリセル１１内の書き込みビット線１５及び書き込みワード線１６に流れる書き込み電流の向きを制御することにより行う。
まず、ドライバ／シンカー１７Ａ，１８Ａを用いて、選択されたカラム内の書き込みビット線１５に書き込み電流を流し、ドライバ／シンカー１７Ｂ，１８Ｂを用いて、選択されたロウ内の書き込みワード線１６に書き込み電流を流す。
“０”−書き込みでは、例えば、ドライバ／シンカー１７Ａからドライバ／シンカー１８Ａに向かう方向に書き込み電流を流し、ドライバ／シンカー１７Ｂからドライバ／シンカー１８Ｂに向かう方向に書き込み電流を流す。
この時、例えば、図１６において、書き込みビット線１５及び書き込みワード線１６には、紙面の裏側から表側に向かう書き込み電流が流れ、軟磁性材料１５Ｂ，１６Ｂ間のギャップに配置される磁気フリー層１２Ａの一部の磁化方向は上向きに変化する。また、これに追従して、磁気フリー層１２Ａの全体の磁化方向は、強い面内磁気結合により上向きに変化する。
これにより、磁気フリー層１２Ａの磁化方向と磁気固着層１２Ｃの磁化方向は共に上向き（パラレル状態）となり、“０”−書き込みが完了する。
“１”−書き込みでは、例えば、ドライバ／シンカー１８Ａからドライバ／シンカー１７Ａに向かう方向に書き込み電流を流し、ドライバ／シンカー１８Ｂからドライバ／シンカー１７Ｂに向かう方向に書き込み電流を流す。
この時、例えば、図１６において、書き込みビット線１５及び書き込みワード線１６には、紙面の表側から裏側に向かう書き込み電流が流れ、軟磁性材料１５Ｂ，１６Ｂ間のギャップに配置される磁気フリー層１２Ａの一部の磁化方向は下向きに変化する。また、これに追従して、磁気フリー層１２Ａの全体の磁化方向は、強い面内磁気結合により下向きに変化する。
これにより、磁気フリー層１２Ａの磁化方向は下向き、磁気固着層１２Ｃの磁化方向は上向き（アンチパラレル状態）となり、“１”−書き込みが完了する。
読み出しは、磁気抵抗効果素子１２に読み出し電流を流し、磁気抵抗効果素子１２の抵抗値をセンスアンプ２３により検出することにより行う。
まず、ロウデコーダ２０を用いて、選択されたロウ内の読み出しワード線１９を“Ｈ”にし、メモリセル１１内の選択素子１３をオンにする。次に、カラム選択信号φCSLによりカラムを選択し、センスアンプ２３から書き込みビット線（読み出しビット線）１５を経由してメモリセル１１に向かう読み出し電流を流す。
“０”−読み出しでは、磁気抵抗効果素子１２は、パラレル状態にあり、その抵抗値は低い状態にあるため、例えば、磁気抵抗効果素子１２に読み出し電流を流すと、センスアンプ２３の入力電圧Ｖｉｎは、リファレンス電圧Ｖｒｅｆよりも小さくなる。
これにより、選択されたメモリセル１１内の磁気抵抗効果素子１２がパラレル状態にあることが検出される。
“１”−読み出しでは、磁気抵抗効果素子１２は、アンチパラレル状態にあり、その抵抗値は高い状態にあるため、例えば、磁気抵抗効果素子１２に読み出し電流を流すと、センスアンプ２３の入力電圧Ｖｉｎは、リファレンス電圧Ｖｒｅｆよりも大きくなる。
これにより、選択されたメモリセル１１内の磁気抵抗効果素子１２がアンチパラレル状態にあることが検出される。
d. 変形例
次に、第３実施の形態に関わるデバイス構造の変形例を説明する。
図１７は、第１変形例を示している。
第１変形例の特徴は、磁気抵抗効果素子１２の磁気フリー層１２Ａが書き込みワード線１６に接続される点にある。
即ち、図１６の構造では、磁気フリー層１２Ａは、書き込みビット線１５に接続される。つまり、この場合、書き込みビット線１５が読み出しビット線としても機能し、書き込みビット線１５にセンスアンプが接続される。
これに対し、図１７の構造では、磁気フリー層１２Ａは、書き込みワード線１６に接続される。つまり、この場合には、書き込みワード線１６が読み出しワード線として機能することになるため、書き込みワード線１６にセンスアンプが接続されることになる。
その他の構造については、第３実施の形態と同じである。
図１８は、第２変形例を示している。
第２変形例の特徴は、磁気抵抗効果素子１２がボトムピン構造を有している点にある。
即ち、図１６の構造では、磁気抵抗効果素子１２は、トップピン構造を有し、半導体基板側から、磁気フリー層１２Ａ、トンネルバリア層１２Ｂ、磁気固着層１２Ｃ、反強磁性層１２Ｄの順序で形成される。
これに対し、図１８の構造では、磁気抵抗効果素子１２は、半導体基板側から、反強磁性層１２Ｄ、磁気固着層１２Ｃ、トンネルバリア層１２Ｂ、磁気フリー層１２Ａの順序で形成される。
その他の構造については、第３実施の形態と同じである。
図１９は、第３変形例を示している。
第３変形例の特徴は、第１及び第２変形例の特徴の双方を含んでいる。
即ち、磁気抵抗効果素子１２は、ボトムピン構造を有し、半導体基板側から、反強磁性層１２Ｄ、磁気固着層１２Ｃ、トンネルバリア層１２Ｂ、磁気フリー層１２Ａの順序で形成される。
また、磁気フリー層１２Ａは、書き込みワード線１６に接続される。
その他の構造については、第３実施の形態と同じである。
このような第１乃至第３変形例においても、第３実施の形態と同様の効果を得ることができる。
e. まとめ
以上、説明したように、第３実施の形態によれば、二軸タイプ磁気ランダムアクセスメモリにおいて、第１実施の形態と同様の効果、即ち、低電流化、セルサイズの縮小、誤書き込み／熱擾乱耐性の向上を同時に実現できる。
B. 第４実施の形態
第４実施の形態は、第３実施の形態の改良例であり、第３実施の形態と同じ書き込み方式に関する。第４実施の形態では、２本の書き込み線（二軸）の交差部に複数の磁気抵抗効果素子を配置し、メモリセルの高集積化によるメモリ容量の増大を図る。
a. 回路例
図２０は、第４実施の形態の磁気ランダムアクセスメモリを示している。
メモリセルアレイ１０は、アレイ状に配置される複数のメモリセル１１(up)，１１(down)から構成される。メモリセル１１(up)は、直列接続される磁気抵抗効果素子１２(up)と選択素子１３(up)とから構成され、メモリセル１１(down)は、直列接続される磁気抵抗効果素子１２(down)と選択素子１３(down)とから構成される。
磁気抵抗効果素子１２(up)，１２(down)の一端は、例えば、カラム方向に延びる書き込みビット線１５に接続される。書き込みビット線１５の一端は、書き込みドライバ／シンカー１７Ａに接続され、その他端は、書き込みドライバ／シンカー１８Ａ接続される。
書き込みドライバ／シンカー１７Ａ，１８Ａは、デコーダ機能を有し、書き込み時に、メモリセルアレイ１０内の１つのカラムを選択する。また、書き込みドライバ／シンカー１７Ａ，１８Ａは、書き込み電流の発生／遮断を制御すると共に、書き込みデータの値に応じて書き込みビット線１５に流れる書き込み電流の向きを決定する。
書き込みビット線１５は、読み出しビット線としても機能する。
書き込みビット線１５の他端は、選択素子２２を経由して、センスアンプ２３に接続される。
選択素子２２は、例えば、ＮチャネルＭＯＳトランジスタから構成される。選択素子２２としてのＮチャネルＭＯＳトランジスタのゲートには、読み出し時に、メモリセルアレイ１０内の１つのカラムを選択するためのカラム選択信号φCSLが入力される。
センスアンプ２３は、例えば、差動増幅器から構成され、リファレンス電圧Ｖｒｅｆに基づいて、選択されたメモリセル１１(up)，１１(down)から読み出されるデータの値を判定し、出力信号Ｖｏｕｔを出力する。
磁気抵抗効果素子１２(up)，１２(down)の近傍には、例えば、ロウ方向に延びる書き込みワード線１６が配置される。書き込みワード線１６の一端は、書き込みドライバ／シンカー１７Ｂに接続され、その他端は、書き込みドライバ／シンカー１８Ｂ接続される。
書き込みドライバ／シンカー１７Ｂ，１８Ｂは、デコーダ機能を有し、書き込み時に、メモリセルアレイ１０内の１つのロウを選択する。また、書き込みドライバ／シンカー１７Ｂ，１８Ｂは、書き込み電流の発生／遮断を制御すると共に、書き込みデータの値に応じて書き込みワード線１６に流れる書き込み電流の向きを決定する。
磁気抵抗効果素子１２(up)，１２(down)の磁化方向は、書き込みビット線１５に流れる書き込み電流により発生する磁場と、書き込みワード線１６に流れる書き込み電流により発生する磁場との合成磁場により決定される。
ここで、書き込みワード線１６については、隣接する２つのメモリセル１１(up)，１１(down)に共有される。
磁気抵抗効果素子１２(up)の他端は、選択素子１３(up)を経由して、例えば、接地端子Ｖｓｓに接続される。
選択素子１３(up)としてのＮチャネルＭＯＳトランジスタのゲートは、読み出しワード線１９(up)に接続される。読み出しワード線１９(up)は、例えば、ロウ方向に延び、その一端は、読み出し時にメモリセルアレイ１０内の１つのロウを選択するためのロウデコーダ２０(up)に接続される。
磁気抵抗効果素子１２(down)の他端は、選択素子１３(down)を経由して、例えば、接地端子Ｖｓｓに接続される。
選択素子１３(down)としてのＮチャネルＭＯＳトランジスタのゲートは、読み出しワード線１９(down)に接続される。読み出しワード線１９(down)は、例えば、ロウ方向に延び、その一端は、読み出し時にメモリセルアレイ１０内の１つのロウを選択するためのロウデコーダ２０(down)に接続される。
ロウデコーダ２０(up)は、例えば、メモリセルアレイ１０のロウ方向の２つの端部の一方に配置され、ロウデコーダ２０(down)は、例えば、メモリセルアレイ１０のロウ方向の２つの端部の他方に配置される。
b. 構造例
図２１は、第４実施の形態のメモリセルのデバイス構造を示している。図２２は、図２１のＸＸＩＩ−ＸＸＩＩ線に沿う断面図、図２３は、図２１のＸＸＩＩＩ−ＸＸＩＩＩ線に沿う断面図である。
ここで示すデバイス構造は、図２０のメモリセル１１(up)，１１(down)に対応する。
書き込みビット線１５は、例えば、Al, Cuなどの金属からなる導電線１５Ａと、その導電線１５Ａを取り囲む軟磁性材料（ヨーク材）１５Ｂとから構成される。同様に、書き込みワード線１６は、例えば、Al, Cuなどの金属からなる導電線１６Ａと、その導電線１６Ａを取り囲む軟磁性材料（ヨーク材）１６Ｂとから構成される。
軟磁性材料１５Ｂは、導電線１５Ａの側面及び下面を覆い、軟磁性材料１６Ｂは、導電線１６Ａの側面及び上面を覆う。軟磁性材料１５Ｂ，１６Ｂは、書き込みビット線１５及び書き込みワード線１６に流れる書き込み電流により発生する磁力線を収束させる機能を有する。
軟磁性材料１５Ｂ，１６Ｂの間には、収束された磁力線の通り道となる複数のギャップが設けられている。磁気抵抗効果素子１２(up)，１２(down)の磁気フリー層１２Ａの一部は、複数のギャップのうちの１つ内に配置される。
磁気抵抗効果素子１２(up)，１２(down)の磁気フリー層１２Ａは、それぞれ磁化方向が膜面に垂直な厚さ方向となる強磁性膜（垂直磁化膜）から構成される。また、磁気フリー層１２Ａは、その一部の磁化方向が電流磁場により決定されると、それに追従して全体の磁化方向が決定されるように、面内磁気結合が強い材料から構成される。
磁気フリー層１２Ａの磁化方向（上向き／下向き）は、書き込みビット線１５及び書き込みワード線１６に流れる書き込み電流により発生する磁場（電流磁場）により変化させることができる。
磁気フリー層１２Ａ上には、絶縁物から構成されるトンネルバリア層１２Ｂを介して、磁気固着層１２Ｃが配置される。磁気固着層１２Ｃは、磁化方向が膜面に垂直な厚さ方向となる強磁性膜（垂直磁化膜）から構成され、かつ、その磁化方向は、反強磁性層１２Ｄにより固着される。
例えば、磁気固着層１２Ｃの磁化方向は、上向きに固着される。
磁気抵抗効果素子１２(up)の反強磁性層１２Ｄは、選択素子１３(up)としてのＮチャネルＭＯＳトランジスタを経由して、接地点Ｖｓｓに接続される。このＭＯＳトランジスタのゲートは、読み出しワード線１９(up)に接続される。
磁気抵抗効果素子１２(down)の反強磁性層１２Ｄは、選択素子１３(down)としてのＮチャネルＭＯＳトランジスタを経由して、接地点Ｖｓｓに接続される。このＭＯＳトランジスタのゲートは、読み出しワード線１９(down)に接続される。
ここで、本例では、書き込みビット線１５と書き込みワード線１６との交差部には、２つの磁気抵抗効果素子１２(up)，１２(down)が配置される。これら磁気抵抗効果素子１２(up)，１２(down)に関しては、後述する動作で説明するように、それぞれ独立に、データの書き込み及び読み出しが可能であるため、メモリセルの高集積化によるメモリ容量の増大を実現できる。
また、本例では、トンネルバリア層１２Ｂ、磁気固着層１２Ｃ及び反強磁性層１２Ｄは、軟磁性材料１５Ｂ，１６Ｂ間の複数のギャップ外に配置される。
従って、軟磁性材料１５Ｂ，１６Ｂ間の複数のギャップの幅を狭くし、磁気フリー層１２Ａを電流磁場の通り道となる複数のギャップのうちの１つ内に配置することで、電流磁場を効率よく磁気フリー層１２Ａに印加できる。
尚、磁気フリー層１２Ａ及び磁気固着層１２Ｃは、１つの磁性層から構成されていても、積み重ねられた複数の磁性層から構成されていてもよい。
また、磁気フリー層１２Ａ及び磁気固着層１２Ｃは、ＳＡＦ構造などの特殊な構造を有していてもよい。
さらに、磁気フリー層１２Ａ及び磁気固着層１２Ｃは、垂直磁化膜から構成されるため、それらの平面形状については特に制限されない。
c. 動作
図２０乃至図２３の磁気ランダムアクセスメモリの動作について説明する。
書き込みは、書き込みビット線１５及び書き込みワード線１６に流れる書き込み電流の向きを制御することにより行う。
・ 磁気抵抗効果素子１２(up)に対する書き込み
まず、磁気抵抗効果素子１２(up)にデータを書き込む場合を説明する。
“０”−書き込みでは、図２４に示すように、例えば、ドライバ／シンカー１７Ａからドライバ／シンカー１８Ａに向かう方向に書き込み電流Ｉｗ１を流し、ドライバ／シンカー１７Ｂからドライバ／シンカー１８Ｂに向かう方向に書き込み電流Ｉｗ２を流す。
この時、図２２において、書き込みビット線１５及び書き込みワード線１６には、紙面の裏側から表側に向かう書き込み電流が流れ、軟磁性材料１５Ｂ，１６Ｂ間のギャップ（図２４のポイント１）に配置される磁気抵抗効果素子１２(up)の磁気フリー層１２Ａの一部の磁化方向は上向きに変化する。また、これに追従して、磁気フリー層１２Ａの全体の磁化方向は、強い面内磁気結合により上向きに変化する。
これにより、磁気フリー層１２Ａの磁化方向と磁気固着層１２Ｃの磁化方向は共に上向き（パラレル状態）となり、“０”−書き込みが完了する。
ここで、図２４に示すように、磁気抵抗効果素子１２(up)に対する“０”−書き込みの最中においては、ポイント１では、書き込み電流Ｉｗ１，Ｉｗ２による電流磁場が共に上向きとなるが、ポイント３では、書き込み電流Ｉｗ１による電流磁場は上向き、書き込み電流Ｉｗ２による電流磁場は下向きとなる。
従って、ポイント３では、上向きの磁場と下向きの磁場が相殺されるため、磁気抵抗効果素子１２(down)に対する誤書き込みが発生することはない。
“１”−書き込みでは、図２５に示すように、例えば、ドライバ／シンカー１８Ａからドライバ／シンカー１７Ａに向かう方向に書き込み電流Ｉｗ１を流し、ドライバ／シンカー１８Ｂからドライバ／シンカー１７Ｂに向かう方向に書き込み電流Ｉｗ２を流す。
この時、図２２において、書き込みビット線１５及び書き込みワード線１６には、紙面の表側から裏側に向かう書き込み電流が流れ、軟磁性材料１５Ｂ，１６Ｂ間のギャップ（図２５のポイント１）に配置される磁気抵抗効果素子１２(up)の磁気フリー層１２Ａの一部の磁化方向は下向きに変化する。また、これに追従して、磁気フリー層１２Ａの全体の磁化方向は、強い面内磁気結合により下向きに変化する。
これにより、磁気フリー層１２Ａの磁化方向は下向き、磁気固着層１２Ｃの磁化方向は上向き（アンチパラレル状態）となり、“１”−書き込みが完了する。
ここで、図２５に示すように、磁気抵抗効果素子１２(up)に対する“１”−書き込みの最中においては、ポイント１では、書き込み電流Ｉｗ１，Ｉｗ２による電流磁場が共に下向きとなるが、ポイント３では、書き込み電流Ｉｗ１による電流磁場は下向き、書き込み電流Ｉｗ２による電流磁場は上向きとなる。
従って、ポイント３では、下向きの磁場と上向きの磁場が相殺されるため、磁気抵抗効果素子１２(down)に対する誤書き込みが発生することはない。
・ 磁気抵抗効果素子１２(down)に対する書き込み
次に、磁気抵抗効果素子１２(down)にデータを書き込む場合を説明する。
“０”−書き込みでは、図２６に示すように、例えば、ドライバ／シンカー１７Ａからドライバ／シンカー１８Ａに向かう方向に書き込み電流Ｉｗ１を流し、ドライバ／シンカー１８Ｂからドライバ／シンカー１７Ｂに向かう方向に書き込み電流Ｉｗ２を流す。
この時、図２３において、書き込みビット線１５及び書き込みワード線１６には、紙面の表側から裏側に向かう書き込み電流が流れ、軟磁性材料１５Ｂ，１６Ｂ間のギャップ（図２６のポイント３）に配置される磁気抵抗効果素子１２(down)の磁気フリー層１２Ａの一部の磁化方向は上向きに変化する。また、これに追従して、磁気フリー層１２Ａの全体の磁化方向は、強い面内磁気結合により上向きに変化する。
これにより、磁気フリー層１２Ａの磁化方向と磁気固着層１２Ｃの磁化方向は共に上向き（パラレル状態）となり、“０”−書き込みが完了する。
ここで、図２６に示すように、磁気抵抗効果素子１２(down)に対する“０”−書き込みの最中においては、ポイント３では、書き込み電流Ｉｗ１，Ｉｗ２による電流磁場が共に上向きとなるが、ポイント１では、書き込み電流Ｉｗ１による電流磁場は上向き、書き込み電流Ｉｗ２による電流磁場は下向きとなる。
従って、ポイント１では、上向きの磁場と下向きの磁場が相殺されるため、磁気抵抗効果素子１２(up)に対する誤書き込みが発生することはない。
“１”−書き込みでは、図２７に示すように、例えば、ドライバ／シンカー１８Ａからドライバ／シンカー１７Ａに向かう方向に書き込み電流Ｉｗ１を流し、ドライバ／シンカー１７Ｂからドライバ／シンカー１８Ｂに向かう方向に書き込み電流Ｉｗ２を流す。
この時、図２３において、書き込みビット線１５及び書き込みワード線１６には、紙面の裏側から表側に向かう書き込み電流が流れ、軟磁性材料１５Ｂ，１６Ｂ間のギャップ（図２７のポイント３）に配置される磁気抵抗効果素子１２(down)の磁気フリー層１２Ａの一部の磁化方向は下向きに変化する。また、これに追従して、磁気フリー層１２Ａの全体の磁化方向は、強い面内磁気結合により下向きに変化する。
これにより、磁気フリー層１２Ａの磁化方向は下向き、磁気固着層１２Ｃの磁化方向は上向き（アンチパラレル状態）となり、“１”−書き込みが完了する。
ここで、図２７に示すように、磁気抵抗効果素子１２(down)に対する“１”−書き込みの最中においては、ポイント３では、書き込み電流Ｉｗ１，Ｉｗ２による電流磁場が共に下向きとなるが、ポイント１では、書き込み電流Ｉｗ１による電流磁場は下向き、書き込み電流Ｉｗ２による電流磁場は上向きとなる。
従って、ポイント１では、下向きの磁場と上向きの磁場が相殺されるため、磁気抵抗効果素子１２(up)に対する誤書き込みが発生することはない。
読み出しは、磁気抵抗効果素子１２(up)，１２(down)に読み出し電流を流し、磁気抵抗効果素子１２(up)，１２(down)の抵抗値をセンスアンプ２３により検出することにより行う。
例えば、磁気抵抗効果素子１２(up)のデータを読み出す場合、ロウデコーダ２０(up)を用いて、読み出しワード線１９(up)を“Ｈ”にし、メモリセル１１(up)内の選択素子１３(up)をオンにする。次に、カラム選択信号φCSLによりカラムを選択し、センスアンプ２３から書き込みビット線（読み出しビット線）１５を経由してメモリセル１１(up)に向かう読み出し電流を流す。
“０”−読み出しでは、磁気抵抗効果素子１２(up)は、パラレル状態にあり、その抵抗値は低い状態にあるため、例えば、磁気抵抗効果素子１２(up)に読み出し電流を流すと、センスアンプ２３の入力電圧Ｖｉｎは、リファレンス電圧Ｖｒｅｆよりも小さくなる。
これにより、メモリセル１１(up)内の磁気抵抗効果素子１２(up)がパラレル状態にあることが検出される。
“１”−読み出しでは、磁気抵抗効果素子１２(up)は、アンチパラレル状態にあり、その抵抗値は高い状態にあるため、例えば、磁気抵抗効果素子１２(up)に読み出し電流を流すと、センスアンプ２３の入力電圧Ｖｉｎは、リファレンス電圧Ｖｒｅｆよりも大きくなる。
これにより、メモリセル１１(up)内の磁気抵抗効果素子１２(up)がアンチパラレル状態にあることが検出される。
d. まとめ
以上、説明したように、第４実施の形態によれば、二軸タイプ磁気ランダムアクセスメモリにおいて、第１実施の形態と同様の効果を得ることができると共に、書き込みビット線と書き込みワード線の交差部に複数の磁気抵抗効果素子を配置することにより高集積化を図れる。
C. 第５実施の形態
第５実施の形態では、第２実施の形態と同じ書き込み方式、即ち、磁気フリー層を、磁化方向が膜面に垂直な厚さ方向となる垂直磁化膜と磁化方向が膜面に水平な方向となる面内磁化膜（水平磁化膜）とから構成し、電流磁場を用いて垂直磁化膜にデータを書き込み、かつ、そのデータを面内磁化膜に転写する、という書き込み方式を利用する磁気ランダムアクセスメモリについて提案する。
a. 回路例
第５実施の形態では、第３実施の形態の回路例、即ち、図１４の磁気ランダムアクセスメモリの回路例がそのまま適用される。
b. 構造例
図２８は、第５実施の形態のメモリセルのデバイス構造を示している。図２９は、図２８のＸＸＩＸ−ＸＸＩＸ線に沿う断面図である。
ここで示すデバイス構造は、図１４のメモリセル１１に対応する。
書き込みビット線１５は、例えば、Al, Cuなどの金属からなる導電線１５Ａと、その導電線１５Ａを取り囲む軟磁性材料（ヨーク材）１５Ｂとから構成される。同様に、書き込みワード線１６は、例えば、Al, Cuなどの金属からなる導電線１６Ａと、その導電線１６Ａを取り囲む軟磁性材料（ヨーク材）１６Ｂとから構成される。
軟磁性材料１５Ｂは、導電線１５Ａの側面及び下面を覆い、軟磁性材料１６Ｂは、導電線１６Ａの側面及び上面を覆う。軟磁性材料１５Ｂ，１６Ｂは、書き込みビット線１５及び書き込みワード線１６に流れる書き込み電流により発生する磁力線を収束させる機能を有する。
軟磁性材料１５Ｂ，１６Ｂの間には、収束された磁力線の通り道となる複数のギャップが設けられている。磁気抵抗効果素子１２の磁気フリー層１２Ａ，１２Ａ’，２４，２５の一部は、複数のギャップのうちの１つ内に配置される。
磁気フリー層１２Ａ，１２Ａ’，２４，２５は、磁化方向が膜面に垂直な厚さ方向となる強磁性膜（垂直磁化膜）１２Ａ，１２Ａ’、磁化方向が膜面に水平な方向となる強磁性膜（面内磁化膜）２５、及び、これらの間に配置される非磁性膜２４から構成される。
垂直磁化膜１２Ａは、軟磁性材料１５Ｂ，１６Ｂ間の複数のギャップのうちの１つ内に位置する。垂直磁化膜１２Ａの磁化方向（上向き／下向き）は、書き込みビット線１５及び書き込みワード線１６に流れる書き込み電流により発生する磁場（電流磁場）により変化させることができる。
一方、垂直磁化膜１２Ａ’は、軟磁性材料１５Ｂ，１６Ｂ間の複数のギャップ外に位置し、その磁化方向が垂直磁化膜１２Ａの磁化方向に追従して変化しないように、面内磁気結合が弱い材料から構成される。
また、垂直磁化膜１２Ａ’の合計の磁化は、面内磁化膜２５の磁化方向に影響を与えないようにするため、消磁操作を施すなどして、零に設定される。
また、消磁操作に代えて、例えば、垂直磁化膜１２Ａ’を、磁化方向が１８０°異なる複数の磁性層のスタック構造から構成することもできる。この場合、垂直磁化膜１２Ａ’全体として特定方向に磁化が生じなければ、消磁と同様の効果を得ることができる。
面内磁化膜２５の磁化方向は、垂直磁化膜１２Ａの磁化方向に依存する。
垂直磁化膜１２Ａの磁化方向が上向きのとき、面内磁化膜２５の磁化方向は、右向きとなり、垂直磁化膜１２Ａの磁化方向が下向きのとき、面内磁化膜２５の磁化方向は、左向きとなる。
面内磁化膜２５の磁化方向は、書き込み電流が遮断された後、垂直磁化膜１２Ａの磁化方向のみによって決定される。
結果として、面内磁化膜２５の磁化方向（右向き／左向き）も、間接的にではあるが、書き込みビット線１５及び書き込みワード線１６に流れる書き込み電流により発生する磁場（電流磁場）により変化させることができる。
面内磁化膜２５上には、絶縁物から構成されるトンネルバリア層１２Ｂを介して、磁気固着層１２Ｃが配置される。磁気固着層１２Ｃは、磁化方向が膜面に水平な方向となる強磁性膜（面内磁化膜）から構成され、かつ、その磁化方向は、反強磁性層１２Ｄにより固着される。
例えば、磁気固着層１２Ｃの磁化方向は、右向きに固着される。
反強磁性層１２Ｄは、選択素子１３としてのＮチャネルＭＯＳトランジスタを経由して、接地点Ｖｓｓに接続される。このＭＯＳトランジスタのゲートは、読み出しワード線１９に接続される。
ここで、本例では、トンネルバリア層１２Ｂ、磁気固着層１２Ｃ及び反強磁性層１２Ｄは、軟磁性材料１５Ｂ，１６Ｂ間の複数のギャップ外に配置される。
従って、軟磁性材料１５Ｂ，１６Ｂ間の複数のギャップの幅を狭くし、磁気フリー層１２Ａを電流磁場の通り道となる複数のギャップのうちの１つ内に配置することで、電流磁場を効率よく垂直磁化膜１２Ａに印加できる。
尚、本例の場合には、トンネルバリア層１２Ｂ、磁気固着層１２Ｃ及び反強磁性層１２Ｄは、軟磁性材料１５Ｂ，１６Ｂ間のギャップ内に配置しても構わない。
また、垂直磁化膜１２Ａ，１２Ａ’、面内磁化膜２５及び磁気固着層１２Ｃは、１つの磁性層から構成されていても、積み重ねられた複数の磁性層から構成されていてもよい。
また、垂直磁化膜１２Ａ，１２Ａ’、面内磁化膜２５及び磁気固着層１２Ｃは、ＳＡＦ構造などの特殊な構造を有していてもよい。
さらに、垂直磁化膜１２Ａ，１２Ａ’の平面形状については、特に制限されない。
c. 動作
図２８及び図２９の磁気ランダムアクセスメモリの動作について説明する。
書き込みは、選択されたメモリセル１１内の書き込みビット線１５及び書き込みワード線１６に流れる書き込み電流の向きを制御することにより行う。
まず、図１４のドライバ／シンカー１７Ａ，１８Ａを用いて、選択されたカラム内の書き込みビット線１５に書き込み電流を流し、ドライバ／シンカー１７Ｂ，１８Ｂを用いて、選択されたロウ内の書き込みワード線１６に書き込み電流を流す。
“０”−書き込みでは、例えば、図１４のドライバ／シンカー１７Ａからドライバ／シンカー１８Ａに向かう方向に書き込み電流を流し、ドライバ／シンカー１７Ｂからドライバ／シンカー１８Ｂに向かう方向に書き込み電流を流す。
この時、例えば、図２９において、書き込みビット線１５及び書き込みワード線１６には、紙面の裏側から表側に向かう書き込み電流が流れ、軟磁性材料１５Ｂ，１６Ｂ間のギャップに配置される磁気フリー層１２Ａの磁化方向は上向きに変化する。
この後、書き込み電流を遮断すると、面内磁化膜２５の磁化方向は、垂直磁化膜１２Ａの磁化に影響され、右向きに変化する。
これにより、磁気フリー層としての面内磁化膜２５の磁化方向と磁気固着層１２Ｃの磁化方向は、共に、右向き（パラレル状態）となり、“０”−書き込みが完了する。
“１”−書き込みでは、例えば、図１４のドライバ／シンカー１８Ａからドライバ／シンカー１７Ａに向かう方向に書き込み電流を流し、ドライバ／シンカー１８Ｂからドライバ／シンカー１７Ｂに向かう方向に書き込み電流を流す。
この時、例えば、図２９において、書き込みビット線１５及び書き込みワード線１６には、紙面の表側から裏側に向かう書き込み電流が流れ、軟磁性材料１５Ｂ，１６Ｂ間のギャップに配置される磁気フリー層１２Ａの磁化方向は下向きに変化する。
この後、書き込み電流を遮断すると、面内磁化膜２５の磁化方向は、垂直磁化膜１２Ａの磁化に影響され、左向きに変化する。
これにより、磁気フリー層としての面内磁化膜２５の磁化方向は左向き、磁気固着層１２Ｃの磁化方向は右向き（アンチパラレル状態）となり、“１”−書き込みが完了する。
読み出しは、磁気抵抗効果素子１２に読み出し電流を流し、磁気抵抗効果素子１２の抵抗値をセンスアンプ２３により検出することにより行う。
まず、図１４のロウデコーダ２０を用いて、選択されたロウ内のワード線１９を“Ｈ”にし、メモリセル１１内の選択素子１３をオンにする。次に、カラム選択信号φCSLによりカラムを選択し、センスアンプ２３から書き込みビット線（読み出しビット線）１５を経由してメモリセル１１に向かう読み出し電流を流す。
“０”−読み出しでは、磁気抵抗効果素子１２は、パラレル状態にあり、その抵抗値は低い状態にあるため、例えば、磁気抵抗効果素子１２に読み出し電流を流すと、センスアンプ２３の入力電圧Ｖｉｎは、リファレンス電圧Ｖｒｅｆよりも小さくなる。
これにより、選択されたメモリセル１１内の磁気抵抗効果素子１２がパラレル状態にあることが検出される。
“１”−読み出しでは、磁気抵抗効果素子１２は、アンチパラレル状態にあり、その抵抗値は高い状態にあるため、例えば、磁気抵抗効果素子１２に読み出し電流を流すと、センスアンプ２３の入力電圧Ｖｉｎは、リファレンス電圧Ｖｒｅｆよりも大きくなる。
これにより、選択されたメモリセル１１内の磁気抵抗効果素子１２がアンチパラレル状態にあることが検出される。
d. 変形例
次に、第５実施の形態に関わるデバイス構造の変形例を説明する。
図３０は、第１変形例を示している。
第１変形例の特徴は、磁気抵抗効果素子１２の磁気フリー層１２Ａ，１２Ａ’，２４，２５が書き込みワード線１６に接続される点にある。
即ち、図２９の構造では、磁気フリー層１２Ａ，１２Ａ’，２４，２５は、書き込みビット線１５に接続される。つまり、この場合、書き込みビット線１５が読み出しビット線としても機能し、書き込みビット線１５にセンスアンプが接続される。
これに対し、図３０の構造では、磁気フリー層１２Ａ，１２Ａ’，２４，２５は、書き込みワード線１６に接続される。つまり、この場合には、書き込みワード線１６が読み出しワード線として機能することになるため、書き込みワード線１６にセンスアンプが接続されることになる。
その他の構造については、第５実施の形態と同じである。
図３１は、第２変形例を示している。
第２変形例の特徴は、磁気抵抗効果素子１２がボトムピン構造を有している点にある。
即ち、図２９の構造では、磁気抵抗効果素子１２は、トップピン構造を有し、半導体基板側から、磁気フリー層１２Ａ，１２Ａ’，２４，２５、トンネルバリア層１２Ｂ、磁気固着層１２Ｃ、反強磁性層１２Ｄの順序で形成される。
これに対し、図３１の構造では、磁気抵抗効果素子１２は、半導体基板側から、反強磁性層１２Ｄ、磁気固着層１２Ｃ、トンネルバリア層１２Ｂ、磁気フリー層１２Ａ，１２Ａ’，２４，２５の順序で形成される。
その他の構造については、第５実施の形態と同じである。
図３２は、第３変形例を示している。
第３変形例の特徴は、第１及び第２変形例の特徴の双方を含んでいる。
即ち、磁気抵抗効果素子１２は、ボトムピン構造を有し、半導体基板側から、反強磁性層１２Ｄ、磁気固着層１２Ｃ、トンネルバリア層１２Ｂ、磁気フリー層１２Ａ，１２Ａ’，２４，２５の順序で形成される。
また、磁気フリー層１２Ａは、書き込みワード線１６に接続される。
その他の構造については、第５実施の形態と同じである。
図３３は、第４変形例を示している。
第４変形例は、図２９の垂直磁化膜１２Ａ’が存在しない構造である。
即ち、図２９の構造では、消磁操作が施されたか、又は、全体の磁化が零の垂直磁化膜１２Ａ’が面内磁化膜２５の直下に存在する。これは、ウェハプロセスのステップ数の削減、つまり、同一マスクによる磁気フリー層１２Ａ，１２Ａ’，２４，２５の同時加工を考慮したものである。
しかし、第５実施の形態の主旨は、面内磁化膜２５の磁化をその端部に存在する垂直磁化膜１２Ａの磁化により決定する点にあるので、理想的には、面内磁化膜２５の磁化方向に影響の与える可能性がある垂直磁化膜１２Ａ’は存在しないほうが好ましい。
そこで、第４変形例では、図３３に示すように、面内磁化膜２５の直下に配置される磁性膜は、軟磁性材料１４Ｂ，１４Ｃ間のギャップ内の垂直磁化膜１２Ａのみとする。
その他の構造については、第５実施の形態と同じである。
図３４は、第５変形例を示している。
第５変形例は、第４変形例の特徴を含んでいる。
即ち、図２９の垂直磁化膜１２Ａ’が存在しない。また、垂直磁化膜１２Ａ及び非磁性膜２４は、面内磁化膜２５上に配置され、垂直磁化膜１２Ａは、書き込みワード線１６に接続される。この場合、磁気抵抗効果素子１２の構造がシンプルになる利点がある。
その他の構造については、第５実施の形態と同じである。
このような第１乃至第５変形例においても、第５実施の形態と同様の効果を得ることができる。
e. まとめ
以上、説明したように、第５実施の形態によれば、二軸タイプ磁気ランダムアクセスメモリにおいて、第２実施の形態と同様の効果、即ち、低電流化、セルサイズの縮小、誤書き込み／熱擾乱耐性の向上を同時に実現できる。
D. 第６実施の形態
第６実施の形態は、第５実施の形態の改良例であり、第５実施の形態と同じ書き込み方式に関する。第６実施の形態では、２本の書き込み線（二軸）の交差部に複数の磁気抵抗効果素子を配置し、メモリセルの高集積化によるメモリ容量の増大を図る。
a. 回路例
第６実施の形態では、第４実施の形態の回路例、即ち、図２０の磁気ランダムアクセスメモリの回路例がそのまま適用される。
b. 構造例
図３５は、第６実施の形態のメモリセルのデバイス構造を示している。図３６は、図３５のＸＸＸＶＩ−ＸＸＸＶＩ線に沿う断面図、図３７は、図３５のＸＸＸＶＩＩ−ＸＸＸＶＩＩ線に沿う断面図である。
ここで示すデバイス構造は、図２０のメモリセル１１(up)，１１(down)に対応する。
書き込みビット線１５は、例えば、Al, Cuなどの金属からなる導電線１５Ａと、その導電線１５Ａを取り囲む軟磁性材料（ヨーク材）１５Ｂとから構成される。同様に、書き込みワード線１６は、例えば、Al, Cuなどの金属からなる導電線１６Ａと、その導電線１６Ａを取り囲む軟磁性材料（ヨーク材）１６Ｂとから構成される。
軟磁性材料１５Ｂは、導電線１５Ａの側面及び下面を覆い、軟磁性材料１６Ｂは、導電線１６Ａの側面及び上面を覆う。軟磁性材料１５Ｂ，１６Ｂは、書き込みビット線１５及び書き込みワード線１６に流れる書き込み電流により発生する磁力線を収束させる機能を有する。
軟磁性材料１５Ｂ，１６Ｂの間には、収束された磁力線の通り道となる複数のギャップが設けられている。磁気抵抗効果素子１２(up)，１２(down)の磁気フリー層１２Ａ，１２Ａ’，２４，２５の一部は、複数のギャップのうちの１つ内に配置される。
磁気フリー層１２Ａ，１２Ａ’，２４，２５は、磁化方向が膜面に垂直な厚さ方向となる強磁性膜（垂直磁化膜）１２Ａ，１２Ａ’、磁化方向が膜面に水平な方向となる強磁性膜（面内磁化膜）２５、及び、これらの間に配置される非磁性膜２４から構成される。
垂直磁化膜１２Ａは、軟磁性材料１５Ｂ，１６Ｂ間の複数のギャップ内に位置する。磁気抵抗効果素子１２(up)，１２(down)の垂直磁化膜１２Ａの磁化方向（上向き／下向き）は、書き込みビット線１５及び書き込みワード線１６に流れる書き込み電流により発生する磁場（電流磁場）により変化できる。
一方、垂直磁化膜１２Ａ’は、軟磁性材料１５Ｂ，１６Ｂ間の複数のギャップ外に位置し、その磁化方向が垂直磁化膜１２Ａの磁化方向に追従して変化しないように、面内磁気結合が弱い材料から構成される。
また、垂直磁化膜１２Ａ’の合計の磁化は、面内磁化膜２５の磁化方向に影響を与えないようにするため、消磁操作を施すなどして、零に設定される。
また、消磁操作に代えて、例えば、垂直磁化膜１２Ａ’を、磁化方向が１８０°異なる複数の磁性層のスタック構造から構成することもできる。この場合、垂直磁化膜１２Ａ’全体として特定方向に磁化が生じなければ、消磁と同様の効果を得ることができる。
面内磁化膜２５の磁化方向は、垂直磁化膜１２Ａの磁化方向に依存する。
磁気抵抗効果素子１２(up)に関しては、垂直磁化膜１２Ａの磁化方向が上向きのとき、面内磁化膜２５の磁化方向は、右向きとなり、垂直磁化膜１２Ａの磁化方向が下向きのとき、面内磁化膜２５の磁化方向は、左向きとなる。
磁気抵抗効果素子１２(down)に関しては、垂直磁化膜１２Ａの磁化方向が上向きのとき、面内磁化膜２５の磁化方向は、左向きとなり、垂直磁化膜１２Ａの磁化方向が下向きのとき、面内磁化膜２５の磁化方向は、右向きとなる。
面内磁化膜２５の磁化方向は、書き込み電流が遮断された後、垂直磁化膜１２Ａの磁化方向のみによって決定される。
結果として、磁気抵抗効果素子１２(up)，１２(down)の面内磁化膜２５の磁化方向（右向き／左向き）も、間接的にではあるが、書き込みビット線１５及び書き込みワード線１６に流れる書き込み電流により発生する磁場（電流磁場）により変化させることができる。
面内磁化膜２５上には、絶縁物から構成されるトンネルバリア層１２Ｂを介して、磁気固着層１２Ｃが配置される。磁気固着層１２Ｃは、磁化方向が膜面に水平な方向となる強磁性膜（面内磁化膜）から構成され、かつ、その磁化方向は、反強磁性層１２Ｄにより固着される。
例えば、磁気抵抗効果素子１２(up)に関しては、磁気固着層１２Ｃの磁化方向は、右向きに固着される。また、磁気抵抗効果素子１２(down)に関しては、磁気固着層１２Ｃの磁化方向は、左向きに固着される。
磁気抵抗効果素子１２(up)の反強磁性層１２Ｄは、選択素子１３(up)としてのＮチャネルＭＯＳトランジスタを経由して、接地点Ｖｓｓに接続される。このＭＯＳトランジスタのゲートは、読み出しワード線１９(up)に接続される。
磁気抵抗効果素子１２(down)の反強磁性層１２Ｄは、選択素子１３(down)としてのＮチャネルＭＯＳトランジスタを経由して、接地点Ｖｓｓに接続される。このＭＯＳトランジスタのゲートは、読み出しワード線１９(down)に接続される。
ここで、本例では、書き込みビット線１５と書き込みワード線１６との交差部には、２つの磁気抵抗効果素子１２(up)，１２(down)が配置される。これら磁気抵抗効果素子１２(up)，１２(down)に関しては、後述する動作で説明するように、それぞれ独立に、データの書き込み及び読み出しが可能であるため、メモリセルの高集積化によるメモリ容量の増大を実現できる。
また、本例では、トンネルバリア層１２Ｂ、磁気固着層１２Ｃ及び反強磁性層１２Ｄは、軟磁性材料１５Ｂ，１６Ｂ間の複数のギャップ外に配置される。
従って、軟磁性材料１５Ｂ，１６Ｂ間の複数のギャップの幅を狭くし、磁気フリー層１２Ａを電流磁場の通り道となる複数のギャップのうちの１つ内に配置することで、電流磁場を効率よく垂直磁化膜１２Ａに印加できる。
尚、本例の場合には、トンネルバリア層１２Ｂ、磁気固着層１２Ｃ及び反強磁性層１２Ｄは、軟磁性材料１５Ｂ，１６Ｂ間の複数のギャップ内に配置しても構わない。
また、垂直磁化膜１２Ａ，１２Ａ’、面内磁化膜２５及び磁気固着層１２Ｃは、１つの磁性層から構成されていても、積み重ねられた複数の磁性層から構成されていてもよい。
また、垂直磁化膜１２Ａ，１２Ａ’、面内磁化膜２５及び磁気固着層１２Ｃは、ＳＡＦ構造などの特殊な構造を有していてもよい。
さらに、垂直磁化膜１２Ａ，１２Ａ’の平面形状については、特に制限されない。
c. 動作
図３５乃至図３７の磁気ランダムアクセスメモリの動作について説明する。
書き込みは、書き込みビット線１５及び書き込みワード線１６に流れる書き込み電流の向きを制御することにより行う。
・ 磁気抵抗効果素子１２(up)に対する書き込み
まず、磁気抵抗効果素子１２(up)にデータを書き込む場合を説明する。
“０”−書き込みでは、例えば、図２０のドライバ／シンカー１７Ａからドライバ／シンカー１８Ａに向かう方向に書き込み電流を流し、ドライバ／シンカー１７Ｂからドライバ／シンカー１８Ｂに向かう方向に書き込み電流を流す。
この時、図３６において、書き込みビット線１５及び書き込みワード線１６には、紙面の裏側から表側に向かう書き込み電流が流れ、軟磁性材料１５Ｂ，１６Ｂ間のギャップに配置される磁気抵抗効果素子１２(up)の垂直磁化膜１２Ａの磁化方向は上向きに変化する。
この後、書き込み電流を遮断すると、面内磁化膜２５の磁化方向は、垂直磁化膜１２Ａの磁化に影響され、右向きに変化する。
これにより、磁気フリー層としての面内磁化膜２５の磁化方向と磁気固着層１２Ｃの磁化方向は、共に、右向き（パラレル状態）となり、“０”−書き込みが完了する。
尚、第４実施の形態で説明した理由と同様の理由により、磁気抵抗効果素子１２(up)に対する“０”−書き込みの最中においては、磁気抵抗効果素子１２(down)に対して誤書き込みが発生することはない。
“１”−書き込みでは、例えば、図２０のドライバ／シンカー１８Ａからドライバ／シンカー１７Ａに向かう方向に書き込み電流を流し、ドライバ／シンカー１８Ｂからドライバ／シンカー１７Ｂに向かう方向に書き込み電流を流す。
この時、図３６において、書き込みビット線１５及び書き込みワード線１６には、紙面の表側から裏側に向かう書き込み電流が流れ、軟磁性材料１５Ｂ，１６Ｂ間のギャップに配置される磁気抵抗効果素子１２(up)の垂直磁化膜１２Ａの磁化方向は下向きに変化する。
この後、書き込み電流を遮断すると、面内磁化膜２５の磁化方向は、垂直磁化膜１２Ａの磁化に影響され、左向きに変化する。
これにより、磁気フリー層としての面内磁化膜２５の磁化方向は、左向きとなり、磁気固着層１２Ｃの磁化方向は、右向き（アンチパラレル状態）となり、“１”−書き込みが完了する。
尚、第４実施の形態で説明した理由と同様の理由により、磁気抵抗効果素子１２(up)に対する“１”−書き込みの最中においては、磁気抵抗効果素子１２(down)に対して誤書き込みが発生することはない。
・ 磁気抵抗効果素子１２(down)に対する書き込み
次に、磁気抵抗効果素子１２(down)にデータを書き込む場合を説明する。
“０”−書き込みでは、例えば、図２０のドライバ／シンカー１７Ａからドライバ／シンカー１８Ａに向かう方向に書き込み電流を流し、ドライバ／シンカー１８Ｂからドライバ／シンカー１７Ｂに向かう方向に書き込み電流を流す。
この時、図３７において、書き込みビット線１５及び書き込みワード線１６には、紙面の表側から裏側に向かう書き込み電流が流れ、軟磁性材料１５Ｂ，１６Ｂ間のギャップに配置される磁気抵抗効果素子１２(down)の垂直磁化膜１２Ａの磁化方向は上向きに変化する。
この後、書き込み電流を遮断すると、面内磁化膜２５の磁化方向は、垂直磁化膜１２Ａの磁化に影響され、左向きに変化する。
これにより、磁気フリー層としての面内磁化膜２５の磁化方向と磁気固着層１２Ｃの磁化方向は、共に、左向き（パラレル状態）となり、“０”−書き込みが完了する。
尚、第４実施の形態で説明した理由と同様の理由により、磁気抵抗効果素子１２(down)に対する“０”−書き込みの最中においては、磁気抵抗効果素子１２(up)に対して誤書き込みが発生することはない。
“１”−書き込みでは、例えば、図２０のドライバ／シンカー１８Ａからドライバ／シンカー１７Ａに向かう方向に書き込み電流を流し、ドライバ／シンカー１７Ｂからドライバ／シンカー１８Ｂに向かう方向に書き込み電流を流す。
この時、図３７において、書き込みビット線１５及び書き込みワード線１６には、紙面の裏側から表側に向かう書き込み電流が流れ、軟磁性材料１５Ｂ，１６Ｂ間のギャップに配置される磁気抵抗効果素子１２(down)の垂直磁化膜１２Ａの磁化方向は下向きに変化する。
この後、書き込み電流を遮断すると、面内磁化膜２５の磁化方向は、垂直磁化膜１２Ａの磁化に影響され、右向きに変化する。
これにより、磁気フリー層としての面内磁化膜２５の磁化方向は、右向きとなり、磁気固着層１２Ｃの磁化方向は、左向き（アンチパラレル状態）となり、“１”−書き込みが完了する。
尚、第４実施の形態で説明した理由と同様の理由により、磁気抵抗効果素子１２(down)に対する“１”−書き込みの最中においては、磁気抵抗効果素子１２(up)に対して誤書き込みが発生することはない。
読み出しは、磁気抵抗効果素子１２(up)，１２(down)に読み出し電流を流し、磁気抵抗効果素子１２(up)，１２(down)の抵抗値をセンスアンプ２３により検出することにより行う。
例えば、磁気抵抗効果素子１２(up)のデータを読み出す場合、ロウデコーダ２０(up)を用いて、読み出しワード線１９(up)を“Ｈ”にし、メモリセル１１(up)内の選択素子１３(up)をオンにする。次に、カラム選択信号φCSLによりカラムを選択し、センスアンプ２３から書き込みビット線（読み出しビット線）１５を経由してメモリセル１１(up)に向かう読み出し電流を流す。
“０”−読み出しでは、磁気抵抗効果素子１２(up)は、パラレル状態にあり、その抵抗値は低い状態にあるため、例えば、磁気抵抗効果素子１２(up)に読み出し電流を流すと、センスアンプ２３の入力電圧Ｖｉｎは、リファレンス電圧Ｖｒｅｆよりも小さくなる。
これにより、メモリセル１１(up)内の磁気抵抗効果素子１２(up)がパラレル状態にあることが検出される。
“１”−読み出しでは、磁気抵抗効果素子１２(up)は、アンチパラレル状態にあり、その抵抗値は高い状態にあるため、例えば、磁気抵抗効果素子１２(up)に読み出し電流を流すと、センスアンプ２３の入力電圧Ｖｉｎは、リファレンス電圧Ｖｒｅｆよりも大きくなる。
これにより、メモリセル１１(up)内の磁気抵抗効果素子１２(up)がアンチパラレル状態にあることが検出される。
d. まとめ
以上、説明したように、第６実施の形態によれば、二軸タイプ磁気ランダムアクセスメモリにおいて、第２実施の形態と同様の効果を得ることができると共に、書き込みビット線と書き込みワード線の交差部に複数の磁気抵抗効果素子を配置することにより高集積化を図れる。
E. 第７実施の形態
第７実施の形態では、第２実施の形態と同じ書き込み方式を採用する。
即ち、磁気フリー層を、磁化方向が膜面に垂直な厚さ方向となる垂直磁化膜と磁化方向が膜面に水平な方向となる面内磁化膜（水平磁化膜）とから構成し、電流磁場を用いて垂直磁化膜にデータを書き込み、かつ、そのデータを面内磁化膜に転写する。また、第７実施の形態では、１つの磁気抵抗効果素子を２本の書き込み線の交差部に配置することで、その磁気抵抗効果素子に２ビット（４値）データを記憶する構造を提案する。
a. 回路例
第７実施の形態では、第３実施の形態の回路例、即ち、図１４の磁気ランダムアクセスメモリの回路例がそのまま適用される。
b. 構造例
図３８は、第７実施の形態のメモリセルのデバイス構造を示している。図３９は、図３８のＸＸＸＩＸ−ＸＸＸＩＸ線に沿う断面図である。
ここで示すデバイス構造は、図１４のメモリセル１１に対応する。
書き込みビット線１５は、例えば、Al, Cuなどの金属からなる導電線１５Ａと、その導電線１５Ａを取り囲む軟磁性材料（ヨーク材）１５Ｂとから構成される。同様に、書き込みワード線１６は、例えば、Al, Cuなどの金属からなる導電線１６Ａと、その導電線１６Ａを取り囲む軟磁性材料（ヨーク材）１６Ｂとから構成される。
軟磁性材料１５Ｂは、導電線１５Ａの側面及び下面を覆い、軟磁性材料１６Ｂは、導電線１６Ａの側面及び上面を覆う。軟磁性材料１５Ｂ，１６Ｂは、書き込みビット線１５及び書き込みワード線１６に流れる書き込み電流により発生する磁力線を収束させる機能を有する。
磁気抵抗効果素子１２は、書き込みビット線１５と書き込みワード線１６の交差部に配置される。具体的には、磁気抵抗効果素子１２は、少なくとも軟磁性材料１５Ｂ，１６Ｂ間のギャップの全てを満たす位置に配置される。軟磁性材料１５Ｂ，１６Ｂ間のギャップは、４ヶ所（ポイント１，２，３，４）存在する。
磁気抵抗効果素子１２は、書き込みビット線１５と書き込みワード線１６の交差部の中心点に対して点対称となる形状、例えば、円形、十字形などの形状に設定される。十字形の場合には、十字の先端が軟磁性材料１５Ｂ，１６Ｂ間のギャップ（ポイント１，２，３，４）に位置するようにする。
磁気抵抗効果素子１２は、磁気フリー層１２Ａ，１２Ａ’，２４，２５、トンネルバリア層１２Ｂ、磁気固着層１２Ｃ及び反強磁性層１２Ｄから構成される。
本例では、磁気抵抗効果素子１２は、ボトムピン構造となっているが、トップピン構造であっても構わない。
磁気フリー層１２Ａ，１２Ａ’，２４，２５は、磁化方向が膜面に垂直な厚さ方向となる強磁性膜（垂直磁化膜）１２Ａ，１２Ａ’、磁化方向が膜面に水平な方向となる強磁性膜（面内磁化膜）２５、及び、これらの間に配置される非磁性膜２４から構成される。
垂直磁化膜１２Ａは、４ヶ所の軟磁性材料１５Ｂ，１６Ｂ間のギャップ（ポイント１，２，３，４）内に位置する。垂直磁化膜１２Ａの磁化方向（上向き／下向き）は、書き込みビット線１５及び書き込みワード線１６に流れる書き込み電流により発生する磁場（電流磁場）により変化させることができる。
垂直磁化膜１２Ａ’は、軟磁性材料１５Ｂ，１６Ｂ間のギャップ外（書き込みビット線１５と書き込みワード線１６の交差部内の領域を含む）に位置し、その磁化方向が垂直磁化膜１２Ａの磁化方向に追従して変化しないように、面内磁気結合が弱い材料から構成される。
また、垂直磁化膜１２Ａ’の合計の磁化は、面内磁化膜２５の磁化方向に影響を与えないようにするため、消磁操作を施すなどして、零に設定される。
また、消磁操作に代えて、例えば、垂直磁化膜１２Ａ’を、磁化方向が１８０°異なる複数の磁性層のスタック構造から構成することもできる。この場合、垂直磁化膜１２Ａ’全体として特定方向に磁化が生じなければ、消磁と同様の効果を得ることができる。
垂直磁化膜１２Ａ’に関しては、例えば、図４０及び図４１に示すように、これを、絶縁体、導電体などからなる非磁性膜２８に代えることもできる。
面内磁化膜２５の磁化方向は、４ヶ所（ポイント１，２，３，４）に設けられた垂直磁化膜１２Ａの磁化方向に依存する。
例えば、ポイント１における垂直磁化膜１２Ａの磁化方向が上向き、ポイント４における垂直磁化膜１２Ａの磁化方向が下向きのとき、面内磁化膜２５の磁化方向は、ポイント４からポイント１に向かう方向となり、ポイント１における垂直磁化膜１２Ａの磁化方向が下向き、ポイント４における垂直磁化膜１２Ａの磁化方向が上向きのとき、面内磁化膜２５の磁化方向は、ポイント１からポイント４に向かう方向となる。
同様に、ポイント２における垂直磁化膜１２Ａの磁化方向が上向き、ポイント３における垂直磁化膜１２Ａの磁化方向が下向きのとき、面内磁化膜２５の磁化方向は、ポイント３からポイント２に向かう方向となり、ポイント２における垂直磁化膜１２Ａの磁化方向が下向き、ポイント３における垂直磁化膜１２Ａの磁化方向が上向きのとき、面内磁化膜２５の磁化方向は、ポイント２からポイント３に向かう方向となる。
面内磁化膜２５の磁化方向は、書き込み電流が遮断された後、４ヶ所に設けられた垂直磁化膜１２Ａの磁化方向のみによって決定される。つまり、面内磁化膜２５の磁化方向は、間接的にではあるが、書き込みビット線１５及び書き込みワード線１６に流れる書き込み電流により発生する磁場（電流磁場）により、４つの方向のうちのいずれか１つに設定される。
面内磁化膜２５下には、絶縁物から構成されるトンネルバリア層１２Ｂを介して、磁気固着層１２Ｃが配置される。磁気固着層１２Ｃは、磁化方向が膜面に水平な方向となる強磁性膜（面内磁化膜）から構成され、かつ、その磁化方向は、反強磁性層１２Ｄにより固着される。
例えば、磁気固着層１２Ｃの磁化方向は、書き込みビット線１５が延びる方向に対して、θ＝約２６．６°だけ、ポイント１側に傾いた方向に固着される。その主旨は、面内磁化膜２５に記憶される４値データ（抵抗値ｒ０、ｒ１、ｒ２、ｒ３）のマージンを等しくとることにある。
反強磁性層１２Ｄは、例えば、下部電極２６上に配置され、下部電極２６は、選択素子１３としてのＮチャネルＭＯＳトランジスタを経由して、接地点Ｖｓｓに接続される。このＭＯＳトランジスタのゲートには、読み出し信号Ｖｒｅａｄが供給される。
垂直磁化膜１２Ａ，１２Ａ’は、例えば、上部電極２７を経由して、書き込みワード線１６に接続される。
尚、垂直磁化膜１２Ａ，１２Ａ’、面内磁化膜２５及び磁気固着層１２Ｃは、１つの磁性層から構成されていても、積み重ねられた複数の磁性層から構成されていてもよい。
また、垂直磁化膜１２Ａ，１２Ａ’、面内磁化膜２５及び磁気固着層１２Ｃは、ＳＡＦ構造などの特殊な構造を有していてもよい。
さらに、垂直磁化膜１２Ａ，１２Ａ’の平面形状については、特に制限されない。
c. 動作
図３８及び図３９の磁気ランダムアクセスメモリの動作について説明する。
書き込みは、選択されたメモリセル１１内の書き込みビット線１５及び書き込みワード線１６に流れる書き込み電流の向きを制御することにより行う。
まず、図１４のドライバ／シンカー１７Ａ，１８Ａを用いて、選択されたカラム内の書き込みビット線１５に書き込み電流を流し、図１４のドライバ／シンカー１７Ｂ，１８Ｂを用いて、選択されたロウ内の書き込みワード線１６に書き込み電流を流す。
“０”−書き込みでは、例えば、図４２に示すように、図１４のドライバ／シンカー１７Ａからドライバ／シンカー１８Ａに向かう方向に書き込み電流Ｉｗ１を流し、図１４のドライバ／シンカー１７Ｂからドライバ／シンカー１８Ｂに向かう方向に書き込み電流Ｉｗ２を流す。
この時、例えば、図３９及び図４２において、書き込みビット線１５及び書き込みワード線１６には、紙面の裏側から表側に向かう書き込み電流が流れ、軟磁性材料１５Ｂ，１６Ｂ間のギャップ（ポイント１）に配置される垂直磁化膜１２Ａの磁化方向は上向きに変化し、軟磁性材料１５Ｂ，１６Ｂ間のギャップ（ポイント４）に配置される垂直磁化膜１２Ａの磁化方向は下向きに変化する。
ここで、“０”−書き込みの最中においては、ポイント２，３では、書き込み電流Ｉｗ１，Ｉｗ２の一方による電流磁場が上向き、他方による電流磁場が下向きとなるため、ポイント２，３での垂直磁化膜１２Ａの磁場は相殺される。
この後、書き込み電流を遮断すると、面内磁化膜２５の磁化方向は、ポイント１，４における垂直磁化膜１２Ａの磁化に影響され、ポイント４からポイント１に向かう方向に変化する。
これにより、磁気フリー層としての面内磁化膜２５の磁化方向と磁気固着層１２Ｃの磁化方向は、最もパラレルに近い状態（抵抗値ｒ０）となり、“０”−書き込みが完了する。
“１”−書き込みでは、例えば、図４３に示すように、図１４のドライバ／シンカー１８Ａからドライバ／シンカー１７Ａに向かう方向に書き込み電流Ｉｗ１を流し、図１４のドライバ／シンカー１７Ｂからドライバ／シンカー１８Ｂに向かう方向に書き込み電流Ｉｗ２を流す。
この時、例えば、図３９及び図４３において、書き込みビット線１５には、紙面の表側から裏側に向かう書き込み電流が流れ、書き込みワード線１６には、紙面の裏側から表側に向かう書き込み電流が流れ、軟磁性材料１５Ｂ，１６Ｂ間のギャップ（ポイント２）に配置される垂直磁化膜１２Ａの磁化方向は上向きに変化し、軟磁性材料１５Ｂ，１６Ｂ間のギャップ（ポイント３）に配置される垂直磁化膜１２Ａの磁化方向は下向きに変化する。
ここで、“１”−書き込みの最中においては、ポイント１，４では、書き込み電流Ｉｗ１，Ｉｗ２の一方による電流磁場が上向き、他方による電流磁場が下向きとなるため、ポイント１，４での垂直磁化膜１２Ａの磁場は相殺される。
この後、書き込み電流を遮断すると、面内磁化膜２５の磁化方向は、ポイント２，３における垂直磁化膜１２Ａの磁化に影響され、ポイント３からポイント２に向かう方向に変化する。
これにより、磁気フリー層としての面内磁化膜２５の磁化方向と磁気固着層１２Ｃの磁化方向は、パラレル寄りの状態（抵抗値ｒ１＞ｒ０）となり、“１”−書き込みが完了する。
“２”−書き込みでは、例えば、図４４に示すように、図１４のドライバ／シンカー１７Ａからドライバ／シンカー１８Ａに向かう方向に書き込み電流Ｉｗ１を流し、図１４のドライバ／シンカー１８Ｂからドライバ／シンカー１７Ｂに向かう方向に書き込み電流Ｉｗ２を流す。
この時、例えば、図３９及び図４４において、書き込みビット線１５には、紙面の裏側から表側に向かう書き込み電流が流れ、書き込みワード線１６には、紙面の表側から裏側に向かう書き込み電流が流れ、軟磁性材料１５Ｂ，１６Ｂ間のギャップ（ポイント３）に配置される垂直磁化膜１２Ａの磁化方向は上向きに変化し、軟磁性材料１５Ｂ，１６Ｂ間のギャップ（ポイント２）に配置される垂直磁化膜１２Ａの磁化方向は下向きに変化する。
ここで、“２”−書き込みの最中においては、ポイント１，４では、書き込み電流Ｉｗ１，Ｉｗ２の一方による電流磁場が上向き、他方による電流磁場が下向きとなるため、ポイント１，４での垂直磁化膜１２Ａの磁場は相殺される。
この後、書き込み電流を遮断すると、面内磁化膜２５の磁化方向は、ポイント２，３における垂直磁化膜１２Ａの磁化に影響され、ポイント２からポイント３に向かう方向に変化する。
これにより、磁気フリー層としての面内磁化膜２５の磁化方向と磁気固着層１２Ｃの磁化方向は、アンチパラレル寄りの状態（抵抗値ｒ２＞ｒ１）となり、“２”−書き込みが完了する。
“３”−書き込みでは、例えば、図４５に示すように、図１４のドライバ／シンカー１８Ａからドライバ／シンカー１７Ａに向かう方向に書き込み電流Ｉｗ１を流し、図１４のドライバ／シンカー１８Ｂからドライバ／シンカー１７Ｂに向かう方向に書き込み電流Ｉｗ２を流す。
この時、例えば、図３９及び図４５において、書き込みビット線１５及び書き込みワード線１６には、紙面の表側から裏側に向かう書き込み電流が流れ、軟磁性材料１５Ｂ，１６Ｂ間のギャップ（ポイント１）に配置される垂直磁化膜１２Ａの磁化方向は下向きに変化し、軟磁性材料１５Ｂ，１６Ｂ間のギャップ（ポイント４）に配置される垂直磁化膜１２Ａの磁化方向は上向きに変化する。
ここで、“３”−書き込みの最中においては、ポイント２，３では、書き込み電流Ｉｗ１，Ｉｗ２の一方による電流磁場が上向き、他方による電流磁場が下向きとなるため、ポイント２，３での垂直磁化膜１２Ａの磁場は相殺される。
この後、書き込み電流を遮断すると、面内磁化膜２５の磁化方向は、ポイント１，４における垂直磁化膜１２Ａの磁化に影響され、ポイント１からポイント４に向かう方向に変化する。
これにより、磁気フリー層としての面内磁化膜２５の磁化方向と磁気固着層１２Ｃの磁化方向は、最もアンチパラレルに近い状態（抵抗値ｒ３＞ｒ２）となり、“３”−書き込みが完了する。
読み出しは、磁気抵抗効果素子１２に読み出し電流を流し、磁気抵抗効果素子１２の抵抗値をセンスアンプ２３により検出することにより行う。
まず、図１４のロウデコーダ２０を用いて、選択されたメモリセル１１内の選択素子１３をオンにする。次に、カラム選択信号φCSLによりカラムを選択し、センスアンプ２３から書き込みビット線（読み出しビット線）１５を経由してメモリセル１１に向かう読み出し電流を流す。
読み出しデータ“０”，“１”，“２”，“３”に応じて、センスアンプ２３の入力電圧Ｖｉｎが変化するため、例えば、差動アンプに代えて、ラッチ回路を有する多値データの読み出しのための読み出し回路を使用することにより、磁気抵抗効果素子１２に記憶されたデータを検出できる。
d. まとめ
以上、説明したように、第７実施の形態によれば、二軸タイプ磁気ランダムアクセスメモリにおいて、第２実施の形態と同様の効果を得ることができると共に、書き込みビット線と書き込みワード線の交差部に複数ビットデータを記憶できる磁気抵抗効果素子を配置することによりメモリ容量の増大を実現できる。
(3) まとめ
このように、一軸タイプ及び二軸タイプの例で説明したように、本発明の例によれば、磁気ランダムアクセスメモリの低電流化、セルサイズの縮小、誤書き込み／熱擾乱耐性の向上を同時に実現できる。
３． 材料
材料の例について説明する。
(1) 垂直磁化膜は、以下の材料から構成できる。
・ Fe(鉄), Co(コバルト), Ni(ニッケル)のうち少なくとも１つの元素と、Cr(クロム), Pt(白金) ,Pd(パラジウム)のうち少なくとも１つの元素とを含む合金
この合金には、規則合金と不規則合金の双方が含まれる。規則合金としては、Fe(50)Pt(50), Fe(50)Pd(50), Co(50)Pt(50)などがあり（括弧内の数字は割合）、不規則合金としては、CoCr合金, CoPt合金, CoCrPt合金, CoCrPtTa合金, CoCrNb合金などがある。
また、これらの合金に、Cu, Ag, Cr, B, V, Ta, Nb, SiO2, MgO, TiNなどの不純物元素、その合金又は化合物を加えてもよい。
・ Fe, Co, Ni のうち少なくとも１つの元素又はその元素を含む合金と、Pt ,Pd のうち１つの元素又はその元素を含む合金とが交互に積み重ねられた構造
この構造には、例えば、Co/Pt人工格子、Co/Pd人工格子、CoCr/Pt人工格子などが含まれる。また、この構造を構成する合金に、Cu, Ag などの不純物元素、その合金又は絶縁物を加えてもよい。
・ 希土類金属のうち少なくとも１つの元素、例えば、Tb(テルビウム), Dy(ジスプロシウム), Gd(ガドリニウム)と、遷移金属のうち少なくとも１つの元素とからなるアモルファス合金
例えば、TbFe, TbCo, TbFeCo, DyTbFeCo, GdTbCoなどがある。
(2) 非磁性膜は、以下の材料から構成できる。
・ Ta
・ TiN, CrRu, Co-Cr-Pt(非磁性となるようにCrとPtの合計の割合を50％以上にする), Au, Ag, Pt, Pd, Ir, Fe, Cr, MgO
これらの材料を用いて非磁性膜を構成すると共に、非磁性膜上に垂直磁化膜を形成することで、垂直磁化膜の配向性を高めて、その特性を向上させることができる。
・ CrTi, CrNb, CrV, CoCrPt, CrRu
これらの材料を用いて非磁性膜を構成すると共に、非磁性膜上に面内磁化膜を形成することで、面内磁化膜の配向性を高めて、その特性を向上させることができる。
４． その他
本発明の例によれば、磁場発生効率を向上させることができ、１ｋＯｅ／ｍＡ以上の効率を実現できる。この場合、書き込み電流を数ｍＡ以下に設定できると共に、磁気抵抗効果素子のスイッチング磁場（反転磁場）については、磁気シールドが不要となるレベル、即ち、外部磁場によって誤書き込みが発生しない程度にまで上げることができる。
また、例えば、図２８及び図２９の磁気ランダムアクセスメモリに関しては、垂直磁化膜１２Ａ、非磁性膜２４、面内磁化膜２５の厚さを、それぞれ、５ｎｍ、２ｎｍ、３ｎｍに設定し、かつ、面内磁化膜２５と軟磁性材料１６Ｂとの間に配置される保護膜の厚さを２０ｎｍに設定したとすると、書き込みビット線１５と書き込みワード線１６との間のギャップは、３０ｎｍとなり、約２５０Ｏｅ／ｍＡの効率を実現できる。この場合、データ書き込みは、約４ｍＡの書き込み電流で行うことができる。
本発明の例は、上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施の形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施の形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施の形態の構成要素を適宜組み合わせてもよい。
第１実施の形態の磁気ランダムアクセスメモリの回路例を示す回路図。 第１実施の形態の磁気ランダムアクセスメモリの構造例を示す平面図。 図２のＩＩＩ−ＩＩＩ線に沿う断面図。 第１実施の形態の第１変形例を示す断面図。 第１実施の形態の第２変形例を示す断面図。 第１実施の形態の第３変形例を示す断面図。 第２実施の形態の磁気ランダムアクセスメモリの構造例を示す平面図。 図７のＶＩＩＩ−ＶＩＩＩ線に沿う断面図。 第２実施の形態の第１変形例を示す断面図。 第２実施の形態の第２変形例を示す断面図。 第２実施の形態の第３変形例を示す断面図。 第２実施の形態の第４変形例を示す断面図。 第２実施の形態の第５変形例を示す断面図。 第３実施の形態の磁気ランダムアクセスメモリの回路例を示す回路図。 第３実施の形態の磁気ランダムアクセスメモリの構造例を示す平面図。 図１５のＸＶＩ−ＸＶＩ線に沿う断面図。 第３実施の形態の第１変形例を示す断面図。 第３実施の形態の第２変形例を示す断面図。 第３実施の形態の第３変形例を示す断面図。 第４実施の形態の磁気ランダムアクセスメモリの回路例を示す回路図。 第４実施の形態の磁気ランダムアクセスメモリの構造例を示す平面図。 図２１のＸＸＩＩ−ＸＸＩＩ線に沿う断面図。 図２１のＸＸＩＩＩ−ＸＸＩＩＩ線に沿う断面図。 第４実施の形態に関わる書き込み動作を示す平面図。 第４実施の形態に関わる書き込み動作を示す平面図。 第４実施の形態に関わる書き込み動作を示す平面図。 第４実施の形態に関わる書き込み動作を示す平面図。 第５実施の形態の磁気ランダムアクセスメモリの構造例を示す平面図。 図２８のＸＸＩＸ−ＸＸＩＸ線に沿う断面図。 第５実施の形態の第１変形例を示す断面図。 第５実施の形態の第２変形例を示す断面図。 第５実施の形態の第３変形例を示す断面図。 第５実施の形態の第４変形例を示す断面図。 第５実施の形態の第５変形例を示す断面図。 第６実施の形態の磁気ランダムアクセスメモリの構造例を示す平面図。 図３５のＸＸＸＶＩ−ＸＸＸＶＩ線に沿う断面図。 図３５のＸＸＸＶＩＩ−ＸＸＸＶＩＩ線に沿う断面図。 第７実施の形態の磁気ランダムアクセスメモリの構造例を示す平面図。 図３８のＸＸＸＩＸ−ＸＸＸＩＸ線に沿う断面図。 第７実施の形態の磁気ランダムアクセスメモリの構造例を示す平面図。 図４０のＸＬＩ−ＸＬＩ線に沿う断面図。 第７実施の形態に関わる書き込み動作を示す平面図。 第７実施の形態に関わる書き込み動作を示す平面図。 第７実施の形態に関わる書き込み動作を示す平面図。 第７実施の形態に関わる書き込み動作を示す平面図。
符号の説明
１０： メモリセルアレイ、 １１，１１(up)，１１(down)： メモリセル、 １２，１２(up)，１２(down)： 磁気抵抗効果素子、 １２Ａ，１２Ａ’： 垂直磁化膜、 １２Ｂ： トンネルバリア層、 １２Ｃ： 磁気固着層（ピン層）、 １２Ｄ： 反強磁性層、 １３，１３(up)，１３(down)，２２： 選択素子、 １４： ローカル書き込みビット線、 １４Ａ，１５Ａ，１６Ａ： 導電線、 １４Ｂ，１４Ｃ，１５Ｂ，１６Ｂ： 軟磁性材料（ヨーク材）、 １５： 書き込みビット線、 １５’，１６’： グローバル書き込みビット線、 １６： 書き込みワード線、 １７，１８，１７Ａ，１８Ａ，１７Ｂ，１８Ｂ： 書き込みドライバ／シンカー、 １９，１９(up)，１９(down)： 読み出しワード線、 ２０，２０(up)，２０(down)： ロウデコーダ、 ２１： 読み出しビット線、 ２３： センスアンプ、 ２４，２８： 非磁性膜、 ２５： 面内磁化膜、 ２６： 下部電極、 ２７： 上部電極。

Claims (5)

  1. 導電線と、前記導電線を取り囲む軟磁性材料と、前記軟磁性材料の一部に設けられるギャップと、磁気フリー層としての強磁性体膜の一部が前記ギャップ内に位置し、磁気固着層が前記ギャップ外に位置する磁気抵抗効果素子とを具備することを特徴とする磁気ランダムアクセスメモリ。
  2. 導電線と、前記導電線を取り囲む軟磁性材料と、前記軟磁性材料の一部に設けられるギャップと、少なくとも垂直磁化膜を含む複数の強磁性体膜からなる磁気フリー層が前記ギャップ内に位置し、磁化方向が膜面内方向となる磁気固着層を有する磁気抵抗効果素子とを具備することを特徴とする磁気ランダムアクセスメモリ。
  3. 第１導電線と、前記第１導電線の側面を覆う第１軟磁性材料と、前記第１導電線に交差する第２導電線と、前記第２導電線の側面を覆う第２軟磁性材料と、前記第１及び第２軟磁性材料間の複数のギャップと、磁気フリー層としての強磁性体膜の一部が前記複数のギャップのうちの１つ内に位置し、磁気固着層が前記複数のギャップ外に位置する磁気抵抗効果素子とを具備することを特徴とする磁気ランダムアクセスメモリ。
  4. 第１導電線と、前記第１導電線の側面を覆う第１軟磁性材料と、前記第１導電線に交差する第２導電線と、前記第２導電線の側面を覆う第２軟磁性材料と、前記第１及び第２軟磁性材料間の複数のギャップと、少なくとも垂直磁化膜を含む複数の強磁性体膜からなる磁気フリー層が前記複数のギャップのうちの１つ内に位置し、磁化方向が膜面内方向となる磁気固着層を有する磁気抵抗効果素子とを具備することを特徴とする磁気ランダムアクセスメモリ。
  5. 第１導電線と、前記第１導電線の側面を覆う第１軟磁性材料と、前記第１導電線に交差する第２導電線と、前記第２導電線の側面を覆う第２軟磁性材料と、前記第１及び第２軟磁性材料間の複数のギャップと、前記複数のギャップに対応するように前記複数のギャップ内に設けられた垂直磁化膜と、前記第１及び第２導電線の交差部に設けられる強磁性層と，磁化方向が膜面内方向に固着される磁気固着層とを具備することを特徴とする磁気ランダムアクセスメモリ。
JP2005166917A 2005-06-07 2005-06-07 磁気ランダムアクセスメモリ Pending JP2006344653A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005166917A JP2006344653A (ja) 2005-06-07 2005-06-07 磁気ランダムアクセスメモリ
US11/447,131 US7459759B2 (en) 2005-06-07 2006-06-06 Magnetic random access memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005166917A JP2006344653A (ja) 2005-06-07 2005-06-07 磁気ランダムアクセスメモリ

Publications (1)

Publication Number Publication Date
JP2006344653A true JP2006344653A (ja) 2006-12-21

Family

ID=37493933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005166917A Pending JP2006344653A (ja) 2005-06-07 2005-06-07 磁気ランダムアクセスメモリ

Country Status (2)

Country Link
US (1) US7459759B2 (ja)
JP (1) JP2006344653A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012501547A (ja) * 2008-08-28 2012-01-19 クゥアルコム・インコーポレイテッド 対称なｓｔｔ−ｍｒａｍビットセルデザイン
JP2015162611A (ja) * 2014-02-27 2015-09-07 株式会社東芝 磁気装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7459795B2 (en) * 2004-08-19 2008-12-02 Formfactor, Inc. Method to build a wirebond probe card in a many at a time fashion
US7755936B2 (en) * 2008-01-28 2010-07-13 Qimonda Ag Integrated circuits, cell, cell arrangement, method of reading a cell, memory module

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130814A (en) 1998-07-28 2000-10-10 International Business Machines Corporation Current-induced magnetic switching device and memory including the same
US6545906B1 (en) 2001-10-16 2003-04-08 Motorola, Inc. Method of writing to scalable magnetoresistance random access memory element
JP2004153181A (ja) 2002-10-31 2004-05-27 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP4095498B2 (ja) 2003-06-23 2008-06-04 株式会社東芝 磁気ランダムアクセスメモリ、電子カードおよび電子装置
JP4438375B2 (ja) 2003-10-21 2010-03-24 Ｔｄｋ株式会社 磁気抵抗効果素子、磁気記憶セルおよび磁気メモリデバイス
JP2006100424A (ja) * 2004-09-28 2006-04-13 Tdk Corp 磁気記憶装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012501547A (ja) * 2008-08-28 2012-01-19 クゥアルコム・インコーポレイテッド 対称なｓｔｔ−ｍｒａｍビットセルデザイン
JP2014195100A (ja) * 2008-08-28 2014-10-09 Qualcomm Incorporated 対称なｓｔｔ−ｍｒａｍビットセルデザイン
JP2015162611A (ja) * 2014-02-27 2015-09-07 株式会社東芝 磁気装置
US10008350B2 (en) 2014-02-27 2018-06-26 Toshiba Memory Corporation Magnetic device

Also Published As

Publication number Publication date
US20060274568A1 (en) 2006-12-07
US7459759B2 (en) 2008-12-02

Similar Documents

Publication Publication Date Title
JP5193419B2 (ja) スピン注入磁気ランダムアクセスメモリとその書き込み方法
JP4991155B2 (ja) 半導体記憶装置
JP6290487B1 (ja) 磁気メモリ
US7869272B2 (en) Memory device and memory for retaining information based on amagnetization state of a magnetic material
US6845038B1 (en) Magnetic tunnel junction memory device
JP4250644B2 (ja) 磁気記憶素子およびこの磁気記憶素子を備えた磁気メモリならびに磁気メモリの駆動方法
US6970376B1 (en) Magnetic random access memory and method of writing data in magnetic random access memory
US20050259463A1 (en) Multi-bit magnetic random access memory device
WO2010074132A1 (ja) 磁気メモリ素子及び磁気ランダムアクセスメモリ
JP2010034153A (ja) 磁気ランダムアクセスメモリおよびその書き込み方法
WO2008047536A1 (fr) Cellule mémoire magnétique et mémoire vive magnétique
JP2008227009A (ja) 磁気ランダムアクセスメモリ、その書き込み方法及びその製造方法
JPWO2009019947A1 (ja) 磁壁ランダムアクセスメモリ
JP5023395B2 (ja) 磁気ランダムアクセスメモリ及びその書き込み方法
WO2007119446A1 (ja) Ｍｒａｍ、及びｍｒａｍのデータ読み書き方法
JP2008159613A (ja) 磁気ランダムアクセスメモリ及びその書き込み方法
JP2010219412A (ja) 磁気抵抗効果素子および磁気ランダムアクセスメモリ
JP2008187048A (ja) 磁気抵抗効果素子
JP2003197875A (ja) 磁気記憶装置
JP5754531B2 (ja) 磁気抵抗効果素子及び磁気ランダムアクセスメモリの製造方法
JP2008171862A (ja) 磁気抵抗効果素子及びｍｒａｍ
US7459759B2 (en) Magnetic random access memory
JP2004153182A (ja) 磁気メモリ
JP2010232447A (ja) 磁気抵抗効果素子および磁気メモリ
JP5445029B2 (ja) 磁気抵抗素子、及び磁壁ランダムアクセスメモリ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080507

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080909