JP5754531B2 - 磁気抵抗効果素子及び磁気ランダムアクセスメモリの製造方法 - Google Patents

磁気抵抗効果素子及び磁気ランダムアクセスメモリの製造方法 Download PDF

Info

Publication number
JP5754531B2
JP5754531B2 JP2014094590A JP2014094590A JP5754531B2 JP 5754531 B2 JP5754531 B2 JP 5754531B2 JP 2014094590 A JP2014094590 A JP 2014094590A JP 2014094590 A JP2014094590 A JP 2014094590A JP 5754531 B2 JP5754531 B2 JP 5754531B2
Authority
JP
Japan
Prior art keywords
layer
free layer
magnetization
magnetization free
magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014094590A
Other languages
English (en)
Other versions
JP2014140077A (ja
Inventor
本庄 弘明
弘明 本庄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2014094590A priority Critical patent/JP5754531B2/ja
Publication of JP2014140077A publication Critical patent/JP2014140077A/ja
Application granted granted Critical
Publication of JP5754531B2 publication Critical patent/JP5754531B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1653Address circuits or decoders
    • G11C11/1655Bit-line or column circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1659Cell access
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1673Reading or sensing circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/902Specified use of nanostructure
    • Y10S977/932Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/933Spintronics or quantum computing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/902Specified use of nanostructure
    • Y10S977/932Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/933Spintronics or quantum computing
    • Y10S977/935Spin dependent tunnel, SDT, junction, e.g. tunneling magnetoresistance, TMR

Description

本発明は、磁気抵抗効果素子、および磁気ランダムアクセスメモリに関する。
近年、磁気ランダムアクセスメモリ(MRAM;Magnetic Random Access Memory)が提案され、実用化を目指した研究が盛んに行われている。磁気ランダムアクセスメモリは、磁性体を記憶素子として用いることから、不揮発性のランダムアクセスメモリとして動作し、また10の15乗回以上の書き換え耐性が保障され、さらに数ナノ秒以下のタイムスケールでのスイッチングが可能である。このようなことから、磁気ランダムアクセスメモリは、特に数100MHz以上の高速不揮発性ランダムアクセスメモリとしての応用が期待されている。
磁気ランダムアクセスメモリは、磁気抵抗効果素子から形成される。磁気抵抗効果素子は、磁化自由層と絶縁層と磁化固定層から形成され、また磁化固定層には一般的には反強磁性層が隣接する。磁化自由層と絶縁層と磁化固定層はこの順に積層し、ここで磁気トンネル接合(MTJ;Magnetic Tunnel Junction)が形成される。磁化固定層は比較的ハードな強磁性体から構成され、また、隣接して設けられる反強磁性層によりその磁化方向は実質的に一方向に固定される。磁化固定層は読み出しの際のリファレンスとして作用する。一方、磁化自由層は比較的ソフトな強磁性体から構成され、その磁化方向は磁化固定層の磁化と平行か反平行かのいずれかの状態をとるような磁気異方性が付与される。磁化自由層は情報の記憶部位としての役割を果たす。絶縁層は絶縁性の材料から構成される。そして、磁気ランダムアクセスメモリにおいては、磁化自由層の磁化が磁化固定層の磁化に対して平行か反平行かに応じて“0”、“1”の情報が記憶される。
磁気ランダムアクセスメモリにおける情報の読み出しには、磁気抵抗効果が利用される。すなわち、磁化自由層の磁化と磁化固定層の磁化の相対角の違いによって生ずるMTJの抵抗値の違いを、MTJを貫通する電流を流して検出することにより、情報が読み出される。
一方で磁気ランダムアクセスメモリにおける情報の書き込み方法としては、様々な方法が提案されている。その方法は、磁界書き込み方式とスピン注入書き込み方式に大別される。
スピン注入書き込み方式とは、MTJを貫通する電流の方向を変えることにより、磁化自由層の磁化を磁化固定層の磁化とのスピントルクのやり取りで反転させる方法である。スピン注入書き込み方式においては、書き込みに要する電流はMTJの面積に比例する。従って、MTJの面積が小さいほど、書き込みに要する電流値も小さい。つまり、スピン注入書き込み方式はスケーリング特性に優れ、大容量の磁気ランダムアクセスメモリを実現する手段として有望視されている。
しかし、スピン注入書き込み方式においては、書き込みの際に比較的大きな電流がMTJを貫通することから書き換え耐性に劣ることが懸念される。また絶縁層の耐圧の問題も応用上の課題として挙げられる。また、スピン注入磁化反転は磁界による磁化反転に比べて比較的長い時間を要してしまい、高速動作には不利である。つまり、スピン注入書き込み方式を用いた高速、高信頼性のランダムアクセスメモリの実用化には、疑問視される問題が多い。
一方、磁界による磁化反転はナノ秒以下で起こり、また絶縁層を大きな電流が流れることはないため、信頼性も保障される。このようなことから、高速での動作が可能な磁気ランダムアクセスメモリには磁界書き込み方式を用いることが望ましい。
磁気ランダムアクセスメモリにおける磁界書き込み方式は、MTJの近傍に配置される書き込み配線に電流が流れたときに誘起される磁界を利用して行われることが一般的である。また現在研究・開発が行われている磁界書き込み方式の磁気ランダムアクセスメモリのほとんどは、直交する2つの書き込み配線の交点に磁気抵抗効果素子が配置され、二つの書き込み配線に電流が流れたときの磁化自由層にかかる合成磁界により書き込みが行われる(以下、これを2軸書き込み方式と呼ぶ)。
このうち最も一般的な2軸書き込み方式はアステロイド方式である。これは2つの直交する書き込み配線に同時に電流が流れ、その合成磁界により磁化自由層の磁化反転を行う。この際、選択されるセルと同じ列、または同じ行にあるセルは、1つの書き込み配線によって誘起される磁界が印加された、いわゆる半選択状態となる。この半選択状態における磁化反転を回避するためには、限られたマージン内で記録を行わなければならない。つまり、アステロイド方式はセルの選択性に問題がある。
このセル選択性の問題を解決する2軸書き込み方式として特許文献1(米国特許第6545906号公報)ではトグル方式が提案されている。トグル方式では、直交する2つの書き込み配線にシーケンシャルに電流が流れ、磁化反転が起こる。トグル方式ではセルの選択性の問題がほぼ完全に解決されるが、一方で書き込み前に読み出しを行う必要があり、高速動作には不向きである。
一方、特許文献2(特開2004−348934号公報:対応米国特許US7184301(B2))では1軸磁界書き込み方式が提案されている。これによれば、上記の選択性、および高速性は同時に解決される。この1軸磁界方式は、一つのセルは一つの書き込み配線を有し、上記書き込み配線はMOSトランジスタのソース/ドレインに接続される。このMOSトランジスタのゲートは第1の方向に沿って設けられるワード線に接続され、またこのMOSトランジスタの他方のソース/ドレインは第2の方向に沿って設けられるビット線に接続される。このような構造により、セルの選択性と高速性が同時に解決される。このことから、1軸磁界方式は高速動作が可能な磁気ランダムアクセスメモリを実現する上で有望な方式であると言える。非特許文献1(J.Appl.Phys.105,07C921(2009))および非特許文献2(J.Appl.Phys.103,07A711(2008))では、この1軸書き込み方式を用いたセルで1mA以下の書き込み電流での動作が確認されている。
メモリの高速動作のためには、高速で書き込むと同時に高速での読み出しが必要である。高速で読み出すためには、”0”状態と”1”状態の素子抵抗値の信号量の差が十分に大きい必要がある。すなわち、MR比が十分に高い必要がある。非特許文献3(IEEE JOURNAL OF SOLID−STATE CIRCUITS,VOL.42,NO.4,APRIL 2007)に示されるように500MHz以上の高速の読み出し動作のためにはMR比が70%以上必要であるとのシミュレーション結果が示されている。
近年、CoFeB/MgO/CoFeBからなるMTJを用いたTMR膜が開発され、200%を超えるMR比が報告されている。しかしながら、CoFeB膜は結晶磁気異方性などの材料の異方性が大きいために磁化自由層に用いた場合には、反転磁界の値が大きくなるという問題があり、磁界書込み方式のMRAMへの適用は、書込み電流が大きくなるために困難である。一方、磁化自由層として従来、一般的な磁場書込みセルに用いられているNiFe磁化自由層は、書込み電流は小さいがMR比も小さいという問題があった。
関連する技術として、特許文献3(特開2003−198003号公報:対応米国特許US7173300(B2))に磁気抵抗効果素子およびその製造方法並びに磁気メモリ装置が開示されている。この磁気抵抗効果素子は、磁化方向の反転が可能な自由層を備え、当該自由層における磁化方向の変化を利用して情報記録を行う。この磁気抵抗効果素子において、その自由層は、少なくとも二層からなる積層構造を有している。その積層構造は、少なくとも一層が強磁性体からなる強磁性体層であり、他の少なくとも一層が当該強磁性体層よりも小さい飽和磁化の低飽和磁化強磁性体層である。
特許文献4(特開2004−200245号公報:対応米国特許US7379280(B2))に磁気抵抗素子及び磁気抵抗素子の製造方法が開示されている。この磁気抵抗素子は、反強磁性層と、反強磁性層に接合され固定される固定自発磁化を有する固定強磁性層と、固定強磁性層に接合され非磁性のトンネル絶縁層と、トンネル絶縁層に接合され反転可能な自由自発磁化を有する自由強磁性層とを具備する。固定強磁性層は、反強磁性層を構成する材料の少なくとも一種がトンネル絶縁層へ拡散することを防止する機能を有する第1複合磁性層を備える。
特許文献5(特開2006−318983号公報)に磁気メモリ素子、メモリが開示されている。この磁気メモリ素子は、強磁性層の磁化状態により情報を保持する記憶層と、トンネル絶縁膜と、磁化の向きが固定された磁化固定層とを有する。記憶層又は磁化固定層のうち、少なくとも一方を構成する強磁性層が、Fe,Co,Niから選ばれる1種以上の元素と、B元素とを少なくとも含み、かつ結晶質構造を有する化合物から構成される。化合物の結晶の単位結晶構造の周期xが、0.19nm≦x≦0.23nmの範囲内である。
特許文献6(特開2008−103728号公報:対応米国出願US2008088986(A1))に磁気トンネル接合素子およびその製造方法が開示されている。この磁気トンネル接合素子の製造方法は、磁気モーメントを有するフリー層を含む磁気トンネル接合(MTJ)素子の製造方法である。基板上に磁気ピンニング層を形成するステップと、磁気ピンニング層の上に磁気ピンド層を形成するステップと、磁気ピンド層の上にトンネルバリア層を形成するステップと、トンネルバリア層の上に、NiFe(ニッケル鉄)からなるフリー層と、NiFeHf(ニッケル鉄ハフニウム)からなる第1のキャップ層とを形成するステップと、第1のキャップ層の上に、Ta(タンタル)とRu(ルテニウム)とを順次積層してなる第2のキャップ層を形成するステップと、フリー層中に捕捉されている酸素を第1のキャップ層中に拡散させるのに十分な時間と温度下で加熱処理を行うことにより、トンネルバリア層とフリー層との界面を鮮鋭化させるステップとを含む。
特許文献7(特開2009−117846号公報:対応米国出願US2009122450(A1))にTMR素子およびその形成方法が開示されている。このTMR(tunneling magnetoresistive)素子は、基板の上に順に積層形成され、シード層、反強磁性層およびピンド層を含む積層体と、ピンド層の上に形成され、MgOx(酸化マグネシウム)からなるトンネルバリア層と、トンネルバリア層の上に形成され、CoB(コバルトボロン;1原子%≦X≦30原子%)またはFeB(鉄ボロン;1原子%≦V≦30原子%)を含むフリー層と、フリー層の上に形成されたキャップ層とを備える。
特許文献8(特許第3888463号公報:対応米国特許US7184301(B2))にメモリセル及び磁気ランダムアクセスメモリが開示されている。このメモリセルは、第1ゲートと、第1ゲート以外の一方の端子としての第1端子と、他方の端子としての第2端子とを含む第1トランジスタと、記憶されるデータに応じて磁化方向が反転される自発磁化を有し、一方の端子としての第3端子と、他方の端子としての第4端子とを含む磁気抵抗素子とを具備する。第1端子は、第1ビット線に接続される。第2端子は、第2ビット線に接続される。第1ゲートは、第1ワード線に接続される。第3端子は、第2ワード線に接続される。第4端子は、前記第2端子に接続される。
米国特許第6545906号公報 特開2004−348934号公報 特開2003−198003号公報 特開2004−200245号公報 特開2006−318983号公報 特開2008−103728号公報 特開2009−117846号公報 特許3888463号公報
H.Honjo et al.,"Performance of shape−varying magnetic tunneling junction for high−speed mangnetic random access memory cells",J.Appl.Phys.105,07C921(2009). H.Honjo et al.,"Performance of write−line inserted magnetic tunneling junction for low−wirte−current magnetic random access memory cell",J.Appl.Phys.103,07A711(2008). N.Sakimura et al.,"MRAM Cell Technology for Over 500−MHz SoC",IEEE JOURNAL OF SOLID−STATE CIRCUITS,VOL.42,NO.4,APRIL 2007.
MgOトンネルバリア膜を用いたMTJ素子では、MR比の大きさはMgOに隣接する磁性膜のスピン分極率とともに、MgOの結晶配向性等によって決定される。CoFeB、Fe、Coなどは、スピン分極率が比較的高く、また、MgOの結晶配向性を向上するため高いMR比を得ることができる。しかしながら、CoFeB、FeおよびCoは結晶磁気異方性が大きいために、CoFeB、Fe,Coを磁化自由層に用いると反転磁界が高くなるという問題がある。
一方、NiFeは、スピン分極率が比較的小さく、MgOの結晶配向性を悪化するためNiFeを磁化自由層に用いた場合には高いMRが得られない。しかし、NiFeは結晶磁気異方性が小さいため、反転磁化は小さいという利点がある。
本発明の目的は、磁界書き込み方式の磁気ランダムアクセスメモリにおいて、低電流(例示:1mA以下)の書込み電流で、かつ、高速動作(例示:500MHz以上)を実現することが可能な磁気ランダムアクセスメモリを提供することにある。
本発明の磁気抵抗効果素子は、反転可能な磁化を有する磁化自由層と、磁化自由層に隣接する絶縁層と、絶縁層の磁化自由層と反対側に隣接し、磁化がほぼ一方向に固定された磁化固定層とを具備する。磁化自由層は、絶縁層に隣接し、Fe又はCoから成り第1磁化自由層と、第1磁化自由層に隣接し、NiFeBから成り第2磁化自由層とを備える。
また、本発明の磁気ランダムアクセスメモリは、アレイ状に設けられた複数の磁気メモリセルと、複数の磁気メモリセルの書き込み動作及び読み出し動作を制御する制御回路とを具備する。複数の磁気メモリセルの各々は、上記の複磁気抵抗効果素子と、磁気抵抗効果素子の近傍に設けられ、書き込み電流が流れる配線層とを備える。
本発明によれば、磁界書き込み方式の磁気ランダムアクセスメモリにおいて、低電流の書込み電流で、かつ、高速動作を実現することが可能となる。
図1Aは、本発明の実施の形態に係る磁気メモリセルの主要な部分の構造を表す模式図である。 図1Bは、本発明の実施の形態に係る磁気メモリセルの主要な部分の構造を表す模式図である。 図2は、本発明の実施の形態における磁気メモリセルのMR比の第2磁化自由層膜厚依存性を示すグラフである。 図3は、本発明の実施の形態における磁気メモリセルのMR比の第1磁化自由層膜厚依存性を示すグラフである。 図4は、本発明の実施の形態に係る磁気メモリセルの書込み電流の第1磁化自由層のFe膜厚依存性を示すグラフである。 図5は、図4の場合における書込み電流ばらつきの第1磁化自由層のFe膜厚依存性を示すグラフである。 図6は、本発明の実施の形態に係るMRAMの構成を示す概念図である。 図7Aは、本発明の実施の形態の変形例に係る磁気メモリセルの主要な部分の構造を表す模式図である。 図7Bは、本発明の実施の形態の変形例に係る磁気メモリセルの主要な部分の構造を表す模式図である。
添付図面を参照して、本発明の実施の形態に係る磁気抵抗素子及び磁気ランダムアクセスメモリをついて説明する。本発明の実施の形態に係る磁気ランダムアクセスメモリは、アレイ状に配置された複数の磁気メモリセルを有している。各磁気メモリセルは磁気抵抗効果素子を有している。
1.磁気メモリセルの構造
図1A及び図1Bは、本発明の実施の形態に係る磁気メモリセルの主要な部分(磁気抵抗効果素子の部分)の構造を表す模式図である。ただし、図1Aは平面図であり、図1Bは図1AにおけるA−A’断面図である。本発明の実施の形態に係る磁気メモリセルの主要部1はy軸方向に延伸して設けられる配線層70と磁気抵抗効果素子80とを備えている。
磁気抵抗効果素子80は、下地層10と、磁化自由層20と、絶縁層30と、磁化固定層40と、反強磁性層50と、キャップ層60とを備えている。絶縁層30は、磁化自由層20と磁化固定層40とに挟まれている。これら磁化自由層20、絶縁層30、磁化固定層40によって磁気トンネル接合(MTJ)が形成されている。すなわち、絶縁層30は、MTJのトンネルバリア層として機能する。磁化固定層40は、MTJのピン層として機能する。磁化自由層20は、MTJのフリー層として機能する。
磁化固定層40は強磁性体から構成される。磁化固定層40は、2つの強磁性体層が磁化結合層を介して反強磁性結合(anti−ferro magnetic)した多層膜でもよい。磁化固定層40には反強磁性層50が隣接して設けられ、一つの層内においてその磁化は実質的に一方向に固定されている。磁化固定層40/反強磁性層50の材料としては、CoFe/PtMnあるいはCoFeB/PtMnが例示される。磁化固定層40が上記多層膜の場合、第1の強磁性体層/磁化結合層/第2の強磁性体層(以上、磁化固定層40)/反強磁性層50の材料としては、CoFe/Ru/CoFe/PtMnあるいはCoFeB/Ru/CoFe/PtMnが例示される。
絶縁層30はMgOから構成されることが好ましい。高いMR比を得るためである。また、配線層70は導電性であり、書き込み電流が流れる層である。配線層70の両端は例えばコンタクト配線を介してMOSトランジスタのソース/ドレインに接続される。配線層70の材料としては例えばCuである。
磁化自由層20は、第1磁化自由層20aと第2磁化自由層20bとの積層膜から構成されている。第1磁化自由層20aは、Fe又はCoから構成されている。ただし、製造誤差による少量の不純物を含むことは許される。一方、第2磁化自由層20bは、NiFeBから構成されている。特に、下記の図2〜図5で示される特性を有するためには、第2磁化自由層20bの組成は、Niを70at%以上90at%以下とし、Feを5at%以上15at%以下とし、Bを5at%以上20at%以下とすることが好ましい。ただし、製造誤差による少量の不純物を含むことは許される。第1磁化自由層20a及び第2磁化自由層20bは、その磁化が磁化固定層40の磁化と平行、または反平行を取り得るように磁気異方性が付与されている。この磁気異方性は形状によって制御されてもよく、材料、組織、結晶構造によって制御されてもよい。
既述のように、メモリの高速動作のためにはMR比が十分に高い必要があり、500MHz以上の高速の読み出し動作のためにはMR比が70%以上必要であると考えられる。以下、上記構成を有する磁気メモリセルについて、そのMR比を評価した結果について説明する。
図2は、本発明の実施の形態における磁気メモリセルのMR比の第2磁化自由層膜厚依存性を示すグラフである。縦軸はMTJにおけるMR比(%)を示し、横軸は第2磁化自由層20bの膜厚(nm)を示す。また、測定点(曲線)E1は、第2磁化自由層20bがNiFeBの場合を示す。測定点(曲線)F1は、第2磁化自由層20bがNiFeの場合を示す。ただし、第1磁化自由層20aは、Fe(膜厚0.2nm)で固定している。
第2磁化自由層20bがNiFeの場合(F1)では、MR比は膜厚2〜3nm付近で極大値をとり、その値は50%である。それに対して、第2磁化自由層20bがNiFeBの場合(E1)では、MR比は膜厚に比例して単調に増加し、その値は膜厚3nm以上で70%以上となる。
図3は、本発明の実施の形態における磁気メモリセルのMR比の第1磁化自由層膜厚依存性を示すグラフである。縦軸はMTJにおけるMR比(%)を示し、横軸は第1磁化自由層20aの膜厚(nm)を示す。また、測定点(曲線)E2は、第2磁化自由層20bがNiFeBの場合を示す。測定点(曲線)F2は、第2磁化自由層20bがNiFeの場合を示す。ただし、第2磁化自由層20bの膜厚は、3nmで固定している。
第2磁化自由層20bがNiFeの場合(F2)では、MR比はFe(第1磁化自由層20a)の膜厚0.3nm付近で極大値をとり、その値は60%程度である。それに対して、第2磁化自由層20bがNiFeBの場合(E2)では、MR比はFeの膜厚に比例して単調に増加し、その値はFe挿入膜厚0.2nm以上で70%以上となる。
以上のように、第1磁化自由層20aがFe、第2磁化自由層20bがNiFeBの場合に、目標とするMR比70%以上を得ることが可能となる。例えば、上記図2及び図3の条件からは、第1磁化自由層20a:膜厚0.2nm以上のFe、第2磁化自由層20b:膜厚3nm以上のNiFeB、とすることでMR比70%以上を達成することができる。そして、第1磁化自由層20aの膜厚は、第2磁化自由層20bの膜厚に比較して薄くなる。第2磁化自由層20bがフリー層としてのデータ記憶機能を有する必要がある一方、第1磁化自由層20aが絶縁層30との界面特性を改善するために形成されるので、相対的に薄くて良いからである。なお、第1磁化自由層20aがCoの場合にも、Feの場合とほぼ同様の効果を得ることができる。以下同様である。
上記のように、MR比はNiFeB(第2磁化自由層20b)およびFe(第1磁化自由層20a)の膜厚が厚いほど大きくなる。しかし、これらの膜厚が厚くなると磁化の大きさが増加するため書込み電流値が増加する。従って、書き込み電流値を低く抑えるため、NiFeB(第2磁化自由層20b)およびFe(第1磁化自由層20a)の最適な膜厚値が存在する。以下その評価結果を示す。
図4は、本発明の実施の形態に係る磁気メモリセルの書込み電流値の第1磁化自由層のFe膜厚依存性を示すグラフである。ただし、縦軸は書き込み電流値(mA)、横軸はFe膜厚(nm)である。また、測定点E3は、第2磁化自由層20bがNiFeBの場合を示す。測定点F3は、第2磁化自由層20bがNiFeの場合を示す。第2磁化自由層20bの膜厚は、3nmで固定している。
書込み電流値は、Fe膜厚が厚くなるほど増加する。Fe膜厚が1nm以下の領域では、書込み電流値は1mA以下となる。そして、第2磁化自由層20bがNiFeBの場合(E3)もNiFe(F3)の場合もほぼ同じ書込み電流値である。従って、書き込み電流値を1mA以下とするためには、第1磁化自由層20a:膜厚1nm以下のFeとすることが好ましい。これは、第2磁化自由層20bの上記の他の膜厚でも同様である。
図5は、図4の場合における書込み電流ばらつきの第1磁化自由層のFe膜厚依存性を示すグラフである。ただし、縦軸は書き込み電流値ばらつき(%)、横軸はFe膜厚(nm)である。また、測定点E4は、第2磁化自由層20bがNiFeBの場合を示す。測定点F4は、第2磁化自由層20bがNiFeの場合を示す。第2磁化自由層20bの膜厚は、3nmで固定している。
第2磁化自由層20bがNiFeの場合(F4)では、書込み電流ばらつきはFe膜厚によらずほぼ一定である。それに対して、第2磁化自由層20bがNiFeBの場合(E4)では、書込み電流ばらつきはFe膜厚が厚くなるに従って減少する。そして、NiFeBの場合(E4)の方がNiFeの場合(F4)よりも書込み電流ばらつきが半分程度と小さくなっている。これは、NiFeB膜は結晶粒が小さい又はアモルファスの膜のためバリア層(絶縁層30)の下側の平滑性が向上し、その結果としてネールカップリング磁界が減少すること、及び、NiFeB膜がFe(第1磁化自由層20a)/MgO(バリア層)の結晶配向性を向上すること、などの効果によるものである。書き込み電流値のばらつきを15%程度まで許容するとすれば、第1磁化自由層20a:膜厚0.2nm以上のFeとすることが好ましい。これは、第2磁化自由層20bの上記の他の膜厚でも同様である。
以上のことから、第1磁化自由層20aのFe膜厚は0.2nm以上1.0nm以下付近の膜厚が好適である。また、第2磁化自由層20bのNiFeB膜厚は3nm以上の膜厚が好適である。NiFeB膜厚の上限は配線層70を流れる1mAの電流で反転させる得る膜厚であり約10nmである。
これにより、MgOトンネルバリア膜(絶縁層30)に隣接して、スピン分極率が高くMgOの結晶配向性を向上させるFe磁性膜(第1磁化自由層20a)を設けているので、MTJ素子のMR比の大きさを高くすることができる。すなわち、高速動作が可能となる。加えて、Fe磁性膜(第1磁化自由層20a)下にNiFeB磁性膜(第2磁化自由層20b)を相対的に厚く設けているので、MTJ素子のフリー層としては、結晶磁気異方性を小さくできるので、すなわち、反転磁化を小さくできるので、書き込み電流値を低く抑えることができる。
2.MRAMの構成及び動作
上記の磁気メモリセルの主要部1は、MRAMに集積化されて使用され得る。図6は、本発明の実施の形態に係るMRAMの構成を示す概念図である。当該MRAMは、複数の磁気メモリセル91がマトリックス状に配置されたメモリセルアレイ90を有している。各磁気メモリセル91は、磁気メモリセルの主要部1と、2つの選択トランジスタTR1、TR2とを有している。選択トランジスタTR1のソース/ドレインの一方は配線層70の一方の端に接続され、他方は第1ビット線BL1に接続されている。選択トランジスタTR2のソース/ドレインの一方は配線層70の他方の端に接続され、他方は第2ビット線BL2に接続されている。選択トランジスタTR1、TR2のゲートはワード線WLに接続されている。磁気抵抗素子80のキャップ層60は、配線を介して接地線に接続されている。
ワード線WLは、Xセレクタ92に接続されている。Xセレクタ92は、データの書き込み・読み出しにおいて、対象の磁気メモリセル91(以下、「選択磁気メモリセル」という)に対応するワード線WLを選択ワード線WLとして選択する。第1ビット線BL1はY側電流終端回路94に接続されており、第2ビット線BL2はYセレクタ93に接続されている。Yセレクタ93は、選択磁気メモリセル91につながる第2ビット線BL2を選択第2ビット線BL2として選択する。Y側電流終端回路94は、選択磁気メモリセル91につながる第1ビット線BL1を選択第1ビット線BL1として選択する。
メモリセルアレイ90は、データの記録に用いられる磁気メモリセル91に加え、データ読み出しの際に参照されるリファレンスセル91rを含んでいる。リファレンスセル91rの構造は、磁気メモリセル91と同じである。リファレンスセル91rの列に沿って、第1リファレンスビット線BL1r及び第2リファレンスビット線BL2rが設けられている。
データ書き込み時のMRAMの動作は、下記の通りである。Y側電流源回路95は、Yセレクタ93により選択された選択第2ビット線BL2に対して所定の書き込み電流の供給又は引き込みを行う。Y側電源回路96は、Y側電流終端回路94により選択された選択第1ビット線BL1に所定の電圧を供給する。その結果、書き込み電流は、書き込むデータに応じて、選択第1ビット線BL1と配線層70と選択第2ビット線BL2の経路を介してYセレクタ93へ流れ込む、あるいは、Yセレクタ93から流れ出す。そのとき、配線層70を通る書き込み電流の向きで磁化自由層20の近傍に書き込むデータに応じた+x方向又は−x方向の磁界が発生する。それにより、磁化自由層20の磁化方向としてデータが書込まれる。これらXセレクタ92、Yセレクタ93、Y側電流終端回路94、Y側電流源回路65、及びY側電源回路96は、磁気メモリセル91に書き込み電流を供給しデータを書き込むため書き込み制御回路を構成している。
一方、データ読み出し時のMRAMの動作は下記の通りである。Y側電流終端回路94により第1ビット線BL1は“Open”に設定される。読み出し電流付加回路97は、Yセレクタ93により選択された選択第2ビット線BL2に所定の読み出し電流を流す。読み出し電流は、選択第2ビット線BL2と配線層70と磁気抵抗効果素子80と接地線の経路に流れる。その結果、選択第2ビット線BL2の電位は、磁気抵抗効果素子80の抵抗値に基づいた電位となる。また、読み出し電流負荷回路97は、選択ワード線WLに対応するリファレンスセル91rにつながる第2リファレンスビット線BL2rに所定の電流を流す。その結果、同様にして、第2リファレンスビット線BL2rの電位は、リファレンスセル91rの磁気抵抗効果素子80の抵抗値に基づいた電位となる。センスアンプ98は、選択第2ビット線の電位と第2リファレンスビット線BL2rの電位との差から選択磁気メモリセル91に記憶されているデータを判別し、そのデータを出力する。これらXセレクタ92、Yセレクタ93、Y側電流終端回路94、読み出し電流付加回路97、及びセンスアンプ98は、磁気抵抗素子に読み出し電流を供給し、データを読み出すための読み出し制御回路を構成している。
上記MRAMの動作において、磁化自由層20に軟磁性なパーマロイ系の膜(第2磁化自由層20b)と非常に薄いFe、Co膜(第1磁化自由層20a)などを積層することによって、1mA以下の書き込み電流と500MHz以上の高速で動作を同時に確認することができた。なお、上記の書き込み動作を制御する書き込み制御回路及び読み出し動作を制御する読み出し制御回路は、併せてデータ制御回路と見ることができる。なお、データ制御回路の構成は、この例に限定されるものではなく、上記磁気メモリセル91に対する書き込み及び読み出しが可能であれば他の構成を用いることも可能である。
3.効果
以上に説明されたように、本発明の実施の形態によれば新たなMRAMが提供される。そのMRAMは、アレイ状に配置された複数の磁気メモリセルを有しており、各磁気メモリセルは配線層70と磁気抵抗効果素子80とを備えている。磁気抵抗効果素子80は磁化固定層40、絶縁層30、及び第1磁化自由層20aおよび第2磁化自由層20bから構成されている。こうした磁気ランダムアクセスメモリにより、少なくとも以下の効果が得られる。
第1の効果は、MTJのフリー層としての磁化自由層をFeあるいはCoとNiFeBの積層膜とすることで、MgOバリア層(絶縁層)の結晶配向性を向上してMR比を向上させることができる。それにより、高速動作を可能とすることができる。また、結晶磁気異方性の大きなCoあるいはFeの膜厚を薄くし、また、結晶磁気異方性の小さいパーマロイ系磁性膜と積層することによって反転磁界を低減することができる。それにより書き込み電流を小さくすることができる。
第2の効果は、NiFeB膜を用いることでMgOバリア層下の表面平滑性を向上し、ネールカップリング磁界を低減することができる。それにより、書き込み電流ばらつきを低減させることができる。
第3の効果は、MgOバリア層下の平滑性を向上することでMgOバリアの絶縁耐圧、TDDB(Time Dependent Dielectric Breakdown)などの信頼性を向上させることができる。かくして、本実施の形態により、1mA以下の書き込み電流及び500MHz以上の高速動作が実現される。
4.変形例
図7A及び図7Bは、本発明の実施の形態の変形例に係る磁気メモリセルの主要な部分(磁気抵抗効果素子の部分)の構造を表す模式図である。ただし、図7Aは平面図であり、図7Bは図7AにおけるB−B’断面図である。本発明の実施の形態の変形例に係る磁気メモリセルの主要部1は、y軸方向に延伸して設けられる配線層70と磁気抵抗効果素子80とを備えている。
本変形例では、磁気抵抗効果素子80に関する変形例である。図1A及び図1Bの場合と比較すると、この磁気抵抗効果素子80は、第1磁化自由層20a及び第2磁化自由層20bと、磁化固定層40及び反強磁性層50とが絶縁層30に対して上下反転した構造になっている。
このような構造でも、図1A及び図1Bの場合とほぼ同様の効果を得ることができる。
以上、実施の形態(変形例を含む)を参照して本発明を説明したが、本発明は上記実施の形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。
この出願は、2009年11月27日に出願された特許出願番号2009−270093号の日本特許出願に基づいており、その出願による優先権の利益を主張し、その出願の開示は、引用することにより、そっくりそのままここに組み込まれている。

Claims (5)

  1. 反転可能な磁化を有する磁化自由層を形成する工程と、
    前記磁化自由層の上に絶縁層を形成する工程と、
    前記絶縁層の上に、磁化がほぼ一方向に固定された磁化固定層を形成する工程と
    を具備し、
    前記磁化自由層を形成する工程は、
    NiFeBから成る第2磁化自由層を形成する工程と、
    前記第2磁化自由層の上に、Fe又はCoから成る第1磁化自由層を形成する工程と
    を備え、
    前記絶縁層は、前記第1磁化自由層の上に形成され
    前記第1磁化自由層の膜厚が0.2nm以上1.0nm以下である
    磁気抵抗効果素子の製造方法。
  2. 請求項に記載の磁気抵抗効果素子の製造方法であって、
    前記第2磁化自由層の膜厚が3nm以上20nm以下である
    磁気抵抗効果素子の製造方法。
  3. 請求項1又は2に記載の磁気抵抗効果素子の製造方法であって、
    前記第2磁化自由層の組成は、
    Niが70at%以上、90at%以下、
    Feが5at%以上、15at%以下、
    Bが5at%以上、20at%以下
    である
    磁気抵抗効果素子の製造方法。
  4. 請求項1乃至のいずれか一項に記載の磁気抵抗効果素子の製造方法であって、
    前記絶縁層はMgOから成る
    磁気抵抗効果素子の製造方法。
  5. 請求項1乃至のいずれか一項に記載の磁気抵抗効果素子の製造方法を用いて磁気メモリセルが形成される
    磁気ランダムアクセスメモリの製造方法。
JP2014094590A 2009-11-27 2014-05-01 磁気抵抗効果素子及び磁気ランダムアクセスメモリの製造方法 Active JP5754531B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014094590A JP5754531B2 (ja) 2009-11-27 2014-05-01 磁気抵抗効果素子及び磁気ランダムアクセスメモリの製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009270093 2009-11-27
JP2009270093 2009-11-27
JP2014094590A JP5754531B2 (ja) 2009-11-27 2014-05-01 磁気抵抗効果素子及び磁気ランダムアクセスメモリの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011543243A Division JPWO2011065323A1 (ja) 2009-11-27 2010-11-22 磁気抵抗効果素子、および磁気ランダムアクセスメモリ

Publications (2)

Publication Number Publication Date
JP2014140077A JP2014140077A (ja) 2014-07-31
JP5754531B2 true JP5754531B2 (ja) 2015-07-29

Family

ID=44066428

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011543243A Pending JPWO2011065323A1 (ja) 2009-11-27 2010-11-22 磁気抵抗効果素子、および磁気ランダムアクセスメモリ
JP2014094590A Active JP5754531B2 (ja) 2009-11-27 2014-05-01 磁気抵抗効果素子及び磁気ランダムアクセスメモリの製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011543243A Pending JPWO2011065323A1 (ja) 2009-11-27 2010-11-22 磁気抵抗効果素子、および磁気ランダムアクセスメモリ

Country Status (3)

Country Link
US (1) US8908423B2 (ja)
JP (2) JPWO2011065323A1 (ja)
WO (1) WO2011065323A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9196272B1 (en) * 2014-10-27 2015-11-24 Seagate Technology Llc Sensor structure having increased thermal stability
US9842988B2 (en) * 2015-07-20 2017-12-12 Headway Technologies, Inc. Magnetic tunnel junction with low defect rate after high temperature anneal for magnetic device applications
US9647034B2 (en) * 2015-09-09 2017-05-09 Kabushiki Kaisha Toshiba Magnetoresistive memory device and manufacturing method of the same
JP2021150523A (ja) * 2020-03-19 2021-09-27 キオクシア株式会社 半導体記憶装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002133614A (ja) * 2000-10-30 2002-05-10 Tdk Corp 薄膜磁気ヘッドおよびその製造方法
JP3916908B2 (ja) * 2001-09-28 2007-05-23 株式会社東芝 磁気抵抗効果素子、磁気メモリ及び磁気ヘッド
EP1580821B1 (en) 2001-10-12 2015-12-09 Sony Corporation Magnetoresistance effect element, magnetic memory element, magnetic memory device, and their manufacturing method
US6545906B1 (en) 2001-10-16 2003-04-08 Motorola, Inc. Method of writing to scalable magnetoresistance random access memory element
JP2003198003A (ja) 2001-12-27 2003-07-11 Sony Corp 磁気抵抗効果素子およびその製造方法並びに磁気メモリ装置
JP2003218424A (ja) * 2002-01-18 2003-07-31 Fujitsu Ltd 磁気抵抗効果膜
JP2003324225A (ja) * 2002-04-26 2003-11-14 Nec Corp 積層フェリ型磁性薄膜並びにそれを使用した磁気抵抗効果素子及び強磁性トンネル素子
JP3699954B2 (ja) * 2002-10-25 2005-09-28 株式会社東芝 磁気メモリ
US7184301B2 (en) 2002-11-27 2007-02-27 Nec Corporation Magnetic memory cell and magnetic random access memory using the same
JP3888463B2 (ja) 2002-11-27 2007-03-07 日本電気株式会社 メモリセル及び磁気ランダムアクセスメモリ
JP2004200245A (ja) 2002-12-16 2004-07-15 Nec Corp 磁気抵抗素子及び磁気抵抗素子の製造方法
US7149105B2 (en) * 2004-02-24 2006-12-12 Infineon Technologies Ag Magnetic tunnel junctions for MRAM devices
US7129098B2 (en) * 2004-11-24 2006-10-31 Freescale Semiconductor, Inc. Reduced power magnetoresistive random access memory elements
JP2006295000A (ja) * 2005-04-13 2006-10-26 Sony Corp 記憶素子及びメモリ
JP2006318983A (ja) 2005-05-10 2006-11-24 Sony Corp 磁気メモリ素子、メモリ
JP2007027493A (ja) 2005-07-19 2007-02-01 Nec Corp 磁気抵抗効果素子およびその製造方法
US20070096229A1 (en) 2005-10-28 2007-05-03 Masatoshi Yoshikawa Magnetoresistive element and magnetic memory device
JP2007150265A (ja) * 2005-10-28 2007-06-14 Toshiba Corp 磁気抵抗効果素子および磁気記憶装置
JP2007180470A (ja) * 2005-11-30 2007-07-12 Fujitsu Ltd 磁気抵抗効果素子、磁気ヘッド、磁気記憶装置、および磁気メモリ装置
JP2008078379A (ja) 2006-09-21 2008-04-03 Alps Electric Co Ltd トンネル型磁気検出素子の製造方法
US7672093B2 (en) 2006-10-17 2010-03-02 Magic Technologies, Inc. Hafnium doped cap and free layer for MRAM device
WO2008099626A1 (ja) * 2007-02-13 2008-08-21 Nec Corporation 磁気抵抗効果素子、および磁気ランダムアクセスメモリ
US7825000B2 (en) * 2007-09-05 2010-11-02 International Business Machines Corporation Method for integration of magnetic random access memories with improved lithographic alignment to magnetic tunnel junctions
JP2009099741A (ja) 2007-10-16 2009-05-07 Fujitsu Ltd 強磁性トンネル接合素子、強磁性トンネル接合素子の製造方法、磁気ヘッド、磁気記憶装置、及び磁気メモリ装置
US20090122450A1 (en) 2007-11-08 2009-05-14 Headway Technologies, Inc. TMR device with low magnetostriction free layer
CN102150291A (zh) * 2008-09-09 2011-08-10 佳能安内华股份有限公司 磁阻元件的制造方法、用于该制造方法的存储介质
JP2010080806A (ja) * 2008-09-29 2010-04-08 Canon Anelva Corp 磁気抵抗素子の製造法及びその記憶媒体
JP2010109319A (ja) * 2008-09-30 2010-05-13 Canon Anelva Corp 磁気抵抗素子の製造法および記憶媒体

Also Published As

Publication number Publication date
US20120281463A1 (en) 2012-11-08
WO2011065323A1 (ja) 2011-06-03
US8908423B2 (en) 2014-12-09
JPWO2011065323A1 (ja) 2013-04-11
JP2014140077A (ja) 2014-07-31

Similar Documents

Publication Publication Date Title
JP6090800B2 (ja) 磁気抵抗効果素子および磁気メモリ
JP5338666B2 (ja) 磁壁ランダムアクセスメモリ
US8399941B2 (en) Magnetic junction elements having an easy cone anisotropy and a magnetic memory using such magnetic junction elements
US8514616B2 (en) Magnetic memory element and magnetic memory
US7613036B2 (en) Memory element utilizing magnetization switching caused by spin accumulation and spin RAM device using the memory element
JP6861996B2 (ja) 磁気抵抗効果素子及び磁気メモリ装置
JP4538614B2 (ja) 磁気抵抗効果素子の設計方法及び磁気ランダムアクセスメモリの設計方法
US9178137B2 (en) Magnetoresistive element and magnetic memory
JP2008252018A (ja) 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
KR101983077B1 (ko) 기억 소자의 제조 방법
JP3788964B2 (ja) 磁気ランダムアクセスメモリ
JP5483025B2 (ja) 磁気メモリ素子、磁気メモリ
JP5472832B2 (ja) 磁気メモリ
JP4747507B2 (ja) 磁気メモリ及びその記録方法
JP5754531B2 (ja) 磁気抵抗効果素子及び磁気ランダムアクセスメモリの製造方法
US20100091564A1 (en) Magnetic stack having reduced switching current
TWI422083B (zh) Magnetic memory lattice and magnetic random access memory
US20140231943A1 (en) Memory element and memory device
JPWO2007111318A1 (ja) 磁気ランダムアクセスメモリ及びその動作方法
JP5445029B2 (ja) 磁気抵抗素子、及び磁壁ランダムアクセスメモリ
JP2011253884A (ja) 磁気記憶装置
US20230114539A1 (en) Variable resistance memory device
JPWO2009044609A1 (ja) 磁気抵抗記憶素子、磁気抵抗記憶装置及び磁気抵抗記憶装置の動作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140501

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150428

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150511

R150 Certificate of patent or registration of utility model

Ref document number: 5754531

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150