JP2011253884A - 磁気記憶装置 - Google Patents

磁気記憶装置 Download PDF

Info

Publication number
JP2011253884A
JP2011253884A JP2010125799A JP2010125799A JP2011253884A JP 2011253884 A JP2011253884 A JP 2011253884A JP 2010125799 A JP2010125799 A JP 2010125799A JP 2010125799 A JP2010125799 A JP 2010125799A JP 2011253884 A JP2011253884 A JP 2011253884A
Authority
JP
Japan
Prior art keywords
film
layer
recording layer
magnetic memory
magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010125799A
Other languages
English (en)
Inventor
Takashi Osanaga
隆志 長永
Ryoji Matsuda
亮史 松田
Junichi Tsuchimoto
淳一 土本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010125799A priority Critical patent/JP2011253884A/ja
Priority to US13/150,719 priority patent/US20110291209A1/en
Publication of JP2011253884A publication Critical patent/JP2011253884A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1659Cell access
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Thin Magnetic Films (AREA)

Abstract

【課題】書込み電流の増大や書込みの信用性の向上が図られた磁気記憶装置を提供する。
【解決手段】磁気記憶装置は、基板11と、基板11上に設けられたライト線WTと、ライト線WTに対して基板11の厚み方向に間隔をあけて配置され、ライト線WTの延在方向と交差する方向に延びるビット線BLと、ライト線WTおよびビット線BLの間に位置する磁気記憶素子MMとを備え、磁気記憶素子MMは、磁化方向が固定された固定層1と、外部磁界によって磁化方向が変化する記録層3とを含み、記録層3は合金膜を含み、合金膜はコバルトと鉄とホウ素とを含み、ホウ素は21at%より高い。
【選択図】図2

Description

本発明は磁気記憶装置に関し、特に、トンネル磁気抵抗効果を有する磁気抵抗効果素子を用いた磁気記憶装置に関するものである。
磁気抵抗(MR:magnetoresistive)効果は、磁性体に磁界を加えることにより電気抵抗が変化する現象であり、磁界センサや磁気ヘッドなどに利用されている。特に、非常に大きな磁気抵抗効果を示す巨大磁気抵抗(GMR:giant magnetoresistance)効果材料として、Fe/Cr、Co/Cuなどの人工格子膜などが非特許文献1、2で紹介されている。
また、強磁性層間の交換結合作用がなくなる程度に厚い非磁性金属層を持つ強磁性層/非磁性層/強磁性層/反強磁性層からなる積層構造を用いた磁気抵抗効果素子が提案されている。この素子では、強磁性層と反強磁性層とが交換結合されて、その強磁性層の磁気モーメントが固定され、他方の強磁性層のスピンのみが外部磁場で容易に反転できるようにされている。これが、いわゆるスピンバルブ膜として知られている素子である。この素子では、2つの強磁性層間の交換結合が弱いために小さな磁場でスピンが反転できる。このため、スピンバルブ膜は上記交換結合膜に比べて高感度の磁気抵抗素子を提供することができる。反強磁性体としては、FeMn、IrMn、PtMnなどが用いられている。このスピンバルブ膜は、用いる際に膜面内方向に電流を流すが、上記のような特徴のために、高密度磁気記録用再生ヘッドに用いられている。
一方、膜面に対して垂直方向に電流を流す垂直磁気抵抗効果を利用すると、更に大きな磁気抵抗効果が得られることが、非特許文献3に示されている。
さらには、強磁性トンネル接合によるトンネル磁気抵抗(TMR:tunneling magneto-resistive)効果も、非特許文献4に示されている。このトンネル磁気抵抗は、強磁性層/絶縁層/強磁性層からなる3層膜において、外部磁界によって2つの強磁性層のスピンを互いに平行あるいは反平行にすることにより、膜面垂直方向のトンネル電流の大きさが異なることを利用したものである。
近年では、GMRおよびTMR素子を、不揮発性磁気記憶半導体装置(MRAM:magnetic random access memory)に利用する研究が、たとえば非特許文献5〜7に示されている。
この場合、保磁力の異なる2つの強磁性層で非磁性金属層を挟んだ擬スピンバルブ素子や強磁性トンネル効果素子が検討されている。MRAMへ利用する場合には、これらの素子をマトリックス状に配置し、別に設けた配線に電流を流して磁界を印加し、各素子を構成する2つの磁性層を互いに平行、反平行に制御することにより、"1"、"0"が記録される。読み出しはGMRやTMR効果を利用して行なわれる。
MRAMにおいては、GMR効果に対しTMR効果を利用した方が低消費電力であるから、主としてTMR素子を用いることが検討されている。TMR素子を利用したMRAMでは、室温でMR変化率が20%以上と大きく、かつトンネル接合における抵抗が大きいので、より大きな出力電圧が得られる。またTMR素子を利用したMRAMでは、読み出し時にスピン反転をする必要がなく、それだけ小さい電流で読み出しが可能である。このため、TMR素子を利用したMRAMは、高速書き込み・読み出し可能な低消費電力型の不揮発性半導体記憶装置として期待されている。
MRAMの書き込み動作においては、TMR素子における強磁性層の磁気特性を制御することが望まれる。具体的には、非磁性層を挟む2つの強磁性層の相対的な磁化方向を、平行・反平行に制御する技術、および所望のセルにおける一方の磁性層を確実かつ効率的に磁化反転する技術が望まれる。非磁性層を挟む2つの強磁性層の相対的な磁化方向を、交差する2つの配線を用いて膜面内において均一に平行・反平行に制御する技術は、たとえば特許文献1、3、4に示されている。
またMRAMでは、高集積化のためにセルの微細化を実施した場合、磁性層の膜面方向の大きさに依存して反磁界により反転磁界が増大する。これにより書き込み時に大きな磁界が必要となり、消費電力も増大する。このため、特許文献2、5、6に示されるように強磁性層の形状を最適化し、磁化反転を容易にする技術が提案されている。
MRAMにおける高集積化に伴って、磁気記憶素子の微細化を実施した場合、反磁界の影響により書込み時に更に大きな磁界が必要となる。また、材料や形状に起因した素子間の特性バラツキが大きくなり、これによって更なる書込み電流の増大や誤った磁化反転が顕著になる。材料については、微細化によりセルの大きさに対して結晶粒の大きさの影響が無視できなくなる。
特開平11−273337号公報 特開2002−280637号公報 特開2000−353791号公報 米国特許第6,005,800号明細書 特開2004−296858号公報 米国特許第6,570,783号明細書 特開2005−310971号公報
D. H. Mosca et al., "Oscillatory interlayer coupling and giant magnetoresistance in Co/Cu multilayers", Journal of Magnetism and Magnetic Materials 94 (1991) pp.L1-L5 S. S. P. Parkin et al., "Oscillatory Magnetic Exchange Coupling through Thin Copper Layers", Physical Review Letters, vol.66, No.16, 22 April 1991, pp.2152-2155 W. P. Pratt et al., "Perpendicular Giant Magnetoresistances of Ag/Co Multilayers", Physical Review Letters, vol.66, No.23, 10 June 1991, pp.3060-3063 T. Miyazaki et al., "Giant magnetic tunneling effect in Fe/Al2O3/Fe junction", Journal of Magnetism and Magnetic Materials 139 (1995), pp.L231-L234 S. Tehrani et al., "High density submicron magnetoresistive random access memory (invited)", Journal of Applied Physics, vol.85, No.8, 15 April 1999, pp.5822-5827 S. S. P. Parkin et al., "Exchange-biased magnetic tunnel junctions and application to nonvolatile magnetic random access memory (invited)", Journal of Applied Physics, vol.85, No.8, 15 April 1999, pp.5828-5833 ISSCC 2001 Dig of Tech. Papers, p.122
非磁性層を挟む2つの強磁性層の相対的な磁化の向きを同じ向きおよび反対向きに制御すること、所望の磁気記憶素子における一方の磁性層を確実かつ効率的に磁化反転させること、磁性層の膜面方向の大きさに依存する反磁界を小さくすることを解決するためには、外部磁界により磁化反転する強磁性体の材料を最適化すること、およびその形状を最適化することが有効であると考えられる。
強磁性材料の材料に発明者等は鋭意努力の結果、選択された強磁性体の材料によっては、製造工程中における熱処理によって反転磁界の増大や反転磁界にばらつきが生じることを見出した。反転磁界が増大すると書込み電流が増大する。反転磁界にばらつきが生じると書込みの信用性が低くなる。
本発明は、上記のような課題に鑑みてなされたものであって、その目的は、書込み電流の低減や書込みの信用性の向上が図られた磁気記憶装置を提供することである。
本発明に係る磁気記憶装置は、基板と、基板上に設けられた第1配線と、第1配線に対して基板の厚み方向に間隔をあけて配置され、第1配線の延在方向と交差する方向に延びる第2配線と、第1配線および第2配線の間に位置する磁気記憶素子とを備える。上記磁気記憶素子は、磁化方向が固定された固定層と、外部磁界によって磁化方向が変化する記録層とを含む。上記記録層は合金膜を含み、合金膜はコバルトと鉄とホウ素とを含む。上記ホウ素は21at%より高い。なお、原子百分率(at%)とは、物質全体の原子数を100とした場合の特定の元素の原子数を意味する。
本発明に係る磁気記憶装置によれば、書込み電流の低減および書込みの信用性の向上を図ることができる。
本発明の実施の形態1における磁気記憶装置のメモリセルの回路図である。 本発明の実施の形態1における磁気記憶装置の構成を示す概略断面図である。 磁気記憶素子MMの付近の構成を概略的に示す斜視図である。 本発明の実施の形態1における磁気記憶装置の磁気記憶素子の構成を概略的に示す断面図である。 本発明の実施の形態1における磁気記憶素子の平面視上の形状を示す概略図である。 本発明の実施の形態1における磁気記憶素子MMの位置の説明図であり、磁気記憶素子を平面的に透視したときの図である。 本発明の実施の形態1における磁気記憶装置の製造方法の第1工程を示す概略断面図である。 本発明の実施の形態1における磁気記憶装置の製造方法の第2工程を示す概略断面図である。 本発明の実施の形態1における磁気記憶装置の製造方法の第3工程を示す概略断面図である。 本発明の実施の形態1における磁気記憶装置の製造方法の第4工程を示す概略断面図である。 本発明の実施の形態1における磁気記憶装置の製造方法の第5工程を示す概略断面図である。 実施の形態1で得られるアステロイド曲線35と楕円形状による記録層3を適用した際のアステロイド曲線36とを比較する図である。 磁化困難軸に対して非対称な形状を説明するための記録層を示す図である。 (A)は磁化容易軸方向の磁界Hyと磁化困難軸方向の磁界Hxとの合成磁界が、反転磁界よりも小さい場合の磁化分布を示す図であり、(B)は磁化容易軸方向の磁界Hyと磁化困難軸方向の磁界Hxとの合成磁界が、反転磁界よりも大きい場合の磁化分布を示す図である。 (A)はS型の磁化分布状態の概念図であり、(B)はC型の磁化分布状態の概念図である。 ホウ素含有量が、10、20、30(at%)(原子百分率)の場合のコバルト鉄ホウ素膜における保磁力の熱処理温度依存性を示すグラフである。 ホウ素含有量が、20、30(at%)の場合のコバルト鉄ホウ素膜による記録層3の反転磁界の熱処理温度依存性を示すグラフである。 ホウ素含有量が、20、30(at%)の場合のコバルト鉄ホウ素膜による記録層3の反転磁界のバラツキにおける熱処理温度依存性を示すグラフである。 300℃で熱処理する前後のコバルト鉄ホウ素膜における保磁力の増大率におけるアニール温度依存性を示すグラフである。。 磁気記憶素子MMにおける抵抗変化率のホウ素含有量依存性を示すグラフである。 本発明の実施の形態2における磁気記憶素子の断面構造を示す概略図である。 本発明の実施の形態3における磁気記憶素子の断面構造を示す概略図である。 実施の形態4に係る磁気記憶装置に搭載された記録層3の断面図である。 記録層の形状の変形例を示す平面図である。 記録層の形状の変形例を示す平面図である。 記録層の形状の変形例を示す平面図である。
図1から図26を用いて、本発明の実施の形態に係る磁気記憶装置について説明する。
(実施の形態1)
(メモリセルの回路と構造)
まず、本発明の実施の形態における磁気記憶装置に関し、磁気記憶装置のメモリセルの回路について説明する。
図1は、本発明の一実施の形態における磁気記憶装置のメモリセルの回路図である。図1を参照して、磁気記憶装置では、1つのメモリセルMC(点線枠内)は、素子選択用トランジスタTRと磁気記憶素子(強磁性トンネル接合素子)MMとから構成されている。メモリセルMCはマトリクス状に複数形成されている。
その磁気記憶素子MMに対して、情報の書き換えと読み取りを行うためのライト線WTとビット線BLとが交差する。ビット線BLは、一方向(たとえば行)に並んで配置されている。
一方、ライト線WTは、他方向(たとえば列)に並んで配置された磁気記憶素子MMのそれぞれの他端の側に電気的に接続されている。また、その磁気記憶素子MMの他端の側は、素子選択用トランジスタTRのドレイン側と電気的に接続されている。一方向に並んで配置された複数の素子選択用トランジスタTRのそれぞれのソース側が、ソース線SLによって電気的に接続されている。また、他方向に並んで配置された複数の素子選択用トランジスタTRのそれぞれのゲートが、ワード線WDによって互いに電気的に接続されている。
次に、本実施の形態における磁気記憶装置の構造について説明する。
図2は、本発明の一実施の形態における磁気記憶装置の構成を示す概略断面図である。図2を参照して、半導体基板11におけるメモリセル領域MRでは、素子分離絶縁膜12によって区切られた素子形成領域の表面(半導体基板11の表面)に素子選択用トランジスタTRが形成されている。素子選択用トランジスタTRは、ドレイン領域Dと、ソース領域Sと、ゲート電極Gとを主に有している。ドレイン領域D及びソース領域Sは、互いに所定の距離を開けて半導体基板11の表面に形成されている。ドレイン領域D及びソース領域Sは、互いに所定導電型の不純物領域から形成されている。ゲート電極Gは、ドレイン領域D及びソース領域Sに挟まれる領域上にゲート絶縁膜GIを介在して形成されている。ゲート電極Gの側壁は、サイドウォール状の側壁絶縁膜SIによって覆われている。
素子選択用トランジスタTRを覆うように層間絶縁膜13が形成されている。この層間絶縁膜13にはその上面からドレイン領域Dに達する孔が設けられている。この孔内には接続部材14が形成されている。層間絶縁膜13上には、層間絶縁膜15が形成されている。この層間絶縁膜15にはその上面から接続部材14に達する孔と層間絶縁膜13に達する孔とが形成されている。これらの孔の各々にはライト線WTと配線層16とが形成されている。その配線層16は、接続部材14によってドレイン領域Dと電気的に接続されている。
ライト線WTと配線層16とを覆うように、層間絶縁膜15上に層間絶縁膜17が形成されている。この層間絶縁膜17にはその上面から配線層16に達する孔が設けられている。この孔内には接続部材18が形成されている。層間絶縁膜17上には、導電層19と、磁気記憶素子MMとが形成されている。その導電層19は、接続部材18、16、14によってドレイン領域Dと電気的に接続されている。
磁気記憶素子MMは磁気抵抗効果素子であり、下から順に積層された、固着層1と、非磁性層であるトンネル絶縁層2と、記録層3とを有している。固着層1は、導電層19に接するように形成されている。
磁気記憶素子MMを覆うように保護膜20が形成されており、その保護膜20上に層間絶縁膜21が形成されている。この保護膜20および層間絶縁膜21には、これらの保護膜20および層間絶縁膜21を貫通して記録層3に達する孔が設けられている。この孔内には、接続部材23が形成されている。層間絶縁膜21上には、ビット線BLが形成されている。このビット線BLは、接続部材23によって磁気記憶素子MMに電気的に接続されている。
ビット線BLを覆うように層間絶縁膜26が形成されている。その層間絶縁膜26上には、所定の配線層29および層間絶縁層28が形成されている。なお、ライト線WTおよびビット線BLは、互いに半導体基板11の厚さ方向に間隔をあけて配置されており、ビット線BLは、ライト線WTよりも上方に配置されている。
一方、半導体基板11における周辺(論理)回路領域RRでは、論理回路を構成するトランジスタTRAが形成されている。このトランジスタTRAは、半導体基板11の表面に互いに所定の距離を置いて形成された1対のソース/ドレイン領域S/Dと、その1対のソース/ドレイン領域S/Dに挟まれる領域上にゲート絶縁膜GIを介して形成されたゲート電極Gとを有している。ゲート電極Gの側壁は、サイドウォール状の側壁絶縁膜SIによって覆われている。
このトランジスタTRAの上には、所定の配線層16、25、29と、その各配線層16、25、29を電気的に接続する為の接続部材14、23、27と、層間絶縁膜13、15、17、21、24、26、28とが形成されている。
次に、メモリセルの構造についてさらに詳しく説明する。
図3は磁気記憶素子MMの付近の構成を概略的に示す斜視図である。図4は、磁気記憶素子の構成を概略的に示す断面図である。図3を参照して、情報としての磁化が行われる磁気記憶素子MMは、ライト線WTおよびビット線BLを半導体基板11の厚み方向から平面視したときに、ライト線WTとビット線BLとが交差する領域において、ライト線WTとビット線BLとに上下方向から挟み込まれるように配置されている。磁気記憶素子MMは、たとえば固着層1、トンネル絶縁層2および記録層3の積層構造とされる。固着層1では、磁化の方向が固定されている。また、記録層3では、所定の配線(たとえばビット線BL)に流れる電流によって生じる磁界やスピン偏極した電子の注入によって磁化方向が変化する。
その磁気記憶素子MMの固着層1が、図2に示すように導電層19及び接続部材18、16、14を介して素子選択用トランジスタTRのドレイン領域Dに電気的に接続されている。一方、磁気記憶素子MMの記録層3側は、接続部材23を介してビット線BLに電気的に接続されている。
外部から与えられる磁界によって磁化の向きが変化する記録層3については、一般に、結晶構造や形状などによって磁化しやすい方向(磁化容易方向)がある。この方向はエネルギが低い状態であり、磁化しやすい方向に延びる仮想軸線は磁化容易軸(Ea:Easy-axis)と呼ばれる。これに対して、磁化されにくい方向(磁化困難方向)に延びる仮想軸線は、磁化困難軸(Ha:Hard-axis)と呼ばれる。
本実施の形態における磁気記憶素子MMの平面視上の形状に関する一つの態様として、図5に示すような形状がある。図5を参照して、本実施の形態においては、矢印91に示す方向(磁化容易方向)と平行な方向が、磁化容易軸63の方向である。また、磁化容易軸63に垂直な方向が磁化困難軸64の方向である。磁化容易軸63は、記録層3のこの方向の長さが最大となる位置に位置している。
そして、磁化容易軸63のうち、記録層3が位置する部分を等分するように磁化困難軸64が延びている。なお、交差点CPは、磁化困難軸64と磁化容易軸63との交点である。
図5に示される記録層3は、平面形状において、磁化容易軸63より右側に位置する外周縁部は、楕円の円弧701からなり、磁化容易軸63より左側に位置する外周縁部は、直線部分703を有している。円弧701の一方の端部と直線部分703の一方の端部とは、曲線部分704aによって接続されており、円弧701の他方の端部と直線部分703の他方の端部とは、曲線部分704bによって接続されている。なお、ここでは曲線部分704aおよび704bは、同一の曲率であり、記録層3は磁化困難軸64に対して対称であることが好ましい。好ましくは、記録層3は磁化困難軸64に対して対称となるように形成され、かつ、磁化容易軸63に対して非対称となるように形成される。
このような平面形状を有する記録層3を備える磁気記憶素子によれば、非選択の磁気記憶素子においては、反転磁界を大きくして、選択された磁気記憶素子においては、反転磁界を従来よりも小さくすることができる。したがって、磁気記憶素子の選択についての信頼性が向上する。なお、その理由については、図12および図13を用いて後述する。
記録層3の平面形状は、磁化容易軸63に沿った一の直線上で磁化容易軸の方向における最大の長さLを有する。そして、記録層3は、磁化困難軸64の延在方向に長さLの半分より小さい長さWに亘って延びている。記録層3のうち、磁化容易軸63に対して右側(一方側)に位置する部分は、磁化困難軸64の延在方向に長さaに亘って延びている。記録層3のうち、磁化容易軸63に対して左側(他方側)に位置する部分は、磁化困難軸64の延在方向に長さbに亘って延びている。長さbは、長さaよりも短くなっている。そして、磁化容易軸63に対して右側(一方側)に位置する部分の外縁は、外縁の外側に向かって凸の滑らかな円弧701のみからなる。
MRAMを高集積化した場合、記録層3を形成するためのフォトリソグラフィーやエッチング工程などに起因して、曲率の小さい形状の制御は困難となる。しかしながら、図5における曲線701は、磁化容易軸方向に沿って記録層の最大長さLと同じ長さを有する円弧であり、制御が容易でばらつきの影響を小さく抑えることができる。
本実施の形態においては、固着層1およびトンネル絶縁層2も、図5に示した平面形状を有しているが、特にこの形態に限られず、たとえば、記録層3のみが曲線部を有するように形成され、固着層1およびトンネル絶縁層2は、平面形状が長方形になるように形成され、さらに、平面視したときに記録層3よりも大きくなるように形成されていても構わない。すなわち、トンネル絶縁層2および固着層1は、平面形状が記録層3と同じ形状であってもよいし、記録層3の平面形状を含んで、記録層3よりも大きい面積を有する任意の平面形状であってもよい。
図6は、本発明の一実施の形態における磁気記憶素子MMの位置の説明図であり、磁気記憶素子を平面的に透視したときの図である。図6を参照して、磁気記憶素子MMは、磁化容易軸63の方向がライト線WTの延在方向とほぼ平行になるように配置されている。すなわち、磁気記憶素子MMは、長手方向が、ライト線WTの延在方向と平行になるように配置されている。また、磁気記憶素子MMの磁化困難軸64の方向と、ビット線BLの延在方向とが平行になるように配置されている。本実施の形態においては、ライト線WTとビット線BLとのそれぞれの延在方向が互いにほぼ垂直になるように形成されている。
(メモリセルの動作)
次に、メモリセルの動作について説明する。図2を参照して、読み出し動作は、特定のメモリセルの磁気記憶素子MMに所定の電流を流し、磁化の向きによる抵抗値の違いを検知することによって行われる。まず、特定のメモリセルの素子選択用トランジスタTRがON状態とされて、所定のセンス信号がビット線BLから特定の磁気記憶素子MMを経て、接続部材18、16、14および素子選択用トランジスタTRを介してソース線SLに伝わる。
このとき、磁気記憶素子MMにおける記録層3と固着層1の磁化の向きが同じ向き(平行)の場合では抵抗値が相対的に低く、記録層3と固着層1の磁化の向きが互いに反対向き(反平行)の場合では抵抗値が相対的に高くなる。トンネル磁気抵抗効果素子は、記録層3と固着層1との各磁化方向が平行の場合には抵抗値が小さくなり、かつ記録層3と固着層1との各磁化方向が反平行の場合には抵抗値が大きくなる特性を有している。
これにより、磁気記憶素子MMの磁化の向きが平行の場合では、ソース線SLに流れるセンス信号の強度は所定の参照メモリセルの信号強度より大きくなる。一方、磁気記憶素子MMの磁化の向きが反平行の場合では、センス信号の強度は所定の参照メモリセルの信号強度より小さくなる。こうして、センス信号の強度が所定の参照メモリセルの信号強度よりも大きいか小さいかによって、特定のメモリセルに書き込まれた情報が「0」であるか「1」であるかが判定されることになる。
書き込み(書き換え)動作については、ビット線BLとライト線WTに所定の電流を流し、磁気記憶素子MMを磁化(磁化反転)することによって行われる。まず、選択されたビット線BLとライト線WTのそれぞれに所定の電流を流すことによってビット線BLとライト線WTのまわりにはそれぞれ電流の流れの方向に対応した磁界(図6の矢印53aおよび54a)が生じる。選択されたビット線BLとライト線WTとが交差する領域に位置する磁気記憶素子MMには、ビット線BLを流れる電流によって生じた磁界とライト線WTを流れる電流によって生じた磁界との合成磁界(図6の矢印55a)が作用することになる。
このとき、その合成磁界によって、磁気記憶素子MMの記録層3が固着層1の磁化の方向と同じ向きに磁化される態様と、記録層3が固着層1の磁化の方向とは反対の向きに磁化される態様とがある。こうして、記録層3と固着層1の磁化の向きが同じ向き(平行)の場合と互いに反対向き(反平行)の場合とが実現されて、この磁化の向きが「0」または「1」に対応する情報として記録されることになる。
(磁気記憶装置の製造方法)
次に、上述した磁気記憶素子および磁気記憶装置の製造方法の一例について説明する。
図7〜図11は、本発明の一実施の形態における磁気記憶装置の製造方法を工程順に示す概略断面図である。まず、図7を参照して、半導体基板11の主表面における所定の領域に素子分離絶縁膜12を形成することによって、メモリセル領域MRおよび周辺回路領域RRが形成される。そのメモリセル領域MRおよび周辺回路領域RRに位置する半導体基板11の表面にゲート絶縁膜GIを介してゲート電極Gが形成される。そのゲート電極Gなどをマスクとして半導体基板11の表面に所定導電型の不純物を導入することにより、不純物領域からなるドレイン領域Dおよびソース領域Sと、1対のソース/ドレイン領域S/Dが形成される。こうして、メモリセル領域MRでは、ゲート電極G、ドレイン領域Dおよびソース領域Sを含む素子選択用トランジスタTRが形成され、周辺回路領域RRでは、論理回路を構成するトランジスタTRAが形成される。
その素子選択用トランジスタTRおよびトランジスタTRAを覆うように、たとえばCVD(Chemical Vapor Deposition)法により層間絶縁膜13が形成される。その層間絶縁膜13に対して所定の写真製版およびエッチングを施すことによって、半導体基板11の表面を露出するコンタクトホール13a、13bが形成される。このコンタクトホール13a、13bの内周面および層間絶縁膜13上にバリアメタルを形成する。バリアメタルが形成されたコンタクトホール13a、13bを充填するように層間絶縁膜13上に例えばタングステン層(図示せず)が形成される。バリアメタルおよびタングステン層に対してCMP(Chemical Mechanical Polishing)処理を施すことによって、層間絶縁膜13の上面上に位置するタングステン層およびバリアメタルの部分が除去される。
図8を参照して、上記のタングステン層の除去により、コンタクトホール13a、13b内の各々にタングステン層およびバリアメタルが残存されて接続部材14が形成される。
図9を参照して、たとえばCVD法により層間絶縁膜13上にさらに層間絶縁膜15が形成される。その層間絶縁膜15に所定の写真製版およびエッチングを施すことにより、メモリセル領域MRでは、ライト線および所定の配線層を形成するための開口部15a、15bが形成される。また、周辺回路領域RRでは、所定の配線層を形成するための開口部15cが層間絶縁膜15に形成される。その開口部15a、15b、15cの内周面および層間絶縁膜15の上面を覆うようにバリアメタルが形成される。このバリアメタルが形成された開口部15a、15b、15cを充填するように、層間絶縁膜15上にたとえば銅層(図示せず)が形成される。その銅層およびバリアメタルにCMP処理を施すことによって、層間絶縁膜15の上面上に位置する銅層およびバリアメタルが除去されて、開口部15a、15b、15c内に銅層およびバリアメタルが残存される。これにより、メモリセル領域MRでは開口部15a内にライト線WT、開口部15b内に配線層16が形成される。また周辺回路領域RRでは開口部15c内に配線層16が形成される。
なお、開口部15a、15b、15c等に形成されたバリアメタルは、銅層と層間絶縁膜との反応を防止するための反応防止膜である。さらに、ライト線WTの形成時には、配線電流磁界を所定の磁気記憶素子へ集中させるため、銅層は高透磁率膜と積層される場合がある。この場合、高透磁率膜は上方に向けて開口するように形成される。
図10(A)を参照して、層間絶縁膜15上に例えばCVD法によりさらに層間絶縁膜17が形成される。その層間絶縁膜17に所定の写真製版およびエッチングを施すことにより、配線層16の表面を露出するコンタクトホール17aが形成される。このコンタクトホール17aの内周面、コンタクトホール17aから露出する配線層16の上面および層間絶縁膜17の上面を覆うようにバリアメタルを形成する。このバリアメタルが形成されたコンタクトホール17a内を充填するように層間絶縁膜17上に例えば銅層(図示せず)が形成される。その銅層およびバリアメタルにたとえばCMP処理等を施すことによって層間絶縁膜17の上面上に位置する銅層およびアリアメタルが除去され、コンタクトホール17a内に銅層およびバリアメタルが残存されて接続部材18が形成される。
次に、メモリセル領域MRにおける層間絶縁膜17の上に、導電層19と磁気記憶素子MMとが形成される。その磁気記憶素子MMは、固着層1と、トンネル絶縁層2と、記録層3との積層膜から構成される。まず、導電層19となる金属材料の薄膜を形成する。その後、固着層1となる膜として、例えば膜厚約20nmの白金マンガン膜(反強磁性層)と膜厚約3nmのコバルト鉄合金膜(強磁性層)が順次形成される。次に、トンネル絶縁層2となる膜として、たとえば膜厚約1nmのアルミニウム酸化膜が形成される。
次に、記録層3となる膜として、膜厚約3nmのコバルト鉄ホウ素合金膜が形成される。このコバルト鉄ホウ素合金膜は、コバルト(Co)と、鉄(Fe)と、ホウ素(B)とを主成分とし、残部が不可避的不純物である合金膜である。そして、このコバルト鉄ホウ素合金膜のホウ素の含有量は21(at%)よりも高く、より好ましくは、22(at%)(原子百分率)以上とされている。次に、図示されていない電極となる膜として、タンタル膜が200nm程度形成される。
なお、白金マンガン膜、コバルト鉄合金膜、アルミニウム酸化膜、コバルト鉄ホウ素合金膜、タンタル膜は、ここではスパッタ法によって形成している。なお、コバルト鉄合金、コバルト鉄ホウ素合金は、組成の異なるスパッタ・ターゲットを用いて、それぞれの電力を調整しながら同時に放電することで、組成比の調整が可能である。
その後、その配線層16となる金属薄膜と、白金マンガン膜と、コバルト鉄合金膜と、アルミニウム酸化膜と、コバルト鉄ホウ素合金膜と、タンタル膜とに所定の写真製版およびエッチングを施すことによって、導電層19と、固着層1、トンネル絶縁層2および記録層3を含む所定形状の磁気記憶素子MMが形成される。一般的に、エッチング後のレジストパターン除去においてドライプロセス(アッシング)を用いる場合には酸素を主成分とするガスが使用される。好ましくは、固着層1、記録層3の構成材料に対して酸化性でないガス、たとえば水素、窒素、アンモニア、およびそれらの混合ガスを用い、固着層1、記録層3の酸化が抑制される。
なお、固着層1は、反強磁性層/強磁性層/非磁性層/強磁性層の積層構造とする場合がある。また、記録層3は、磁気特性の異なる強磁性膜の積層や強磁性層/非磁性層/強磁性層の積層構造としても問題ない。
図11を参照して、磁気記憶素子MMがその後のプロセスによってダメージを受けないように、磁気記憶素子MMを覆うように保護膜20が形成される。その保護膜20を覆うように層間絶縁膜17上にたとえばCVD法によりさらに層間絶縁膜21が形成される。メモリセル領域MRでは、その層間絶縁膜21および保護膜20に所定の写真製版およびエッチングを施すことにより、記録層3の表面を露出するコンタクトホール21aが形成される。また周辺回路領域RRでは、その層間絶縁膜21および層間絶縁膜17に所定の写真製版およびエッチングを施すことにより、配線層16の表面に達するコンタクトホール21bが形成される。
これらのコンタクトホール21a、21bの内周面と、コンタクトホール21aから露出する電極用のタンタル膜の上面と、コンタクトホール21bから露出する上記の配線層16の上面と、層間絶縁膜21の上面とを覆うようにバリアメタルを形成する。
このバリアメタルが形成されたコンタクトホール21a、21b内を充填するように層間絶縁膜21上にたとえば銅層(図示せず)が形成される。その銅層およびバリアメタルにたとえばCMP処理等を施すことによって層間絶縁膜21の上面上に位置する銅層およびバリアメタルが除去され、コンタクトホール21a、21b内の各々に銅層およびバリアメタルが残存されて接続部材23が形成される。
その層間絶縁膜21を覆うように層間絶縁膜21上にたとえばCVD法によりさらに層間絶縁膜24が形成される。その層間絶縁膜24に所定の写真製版およびエッチングを施すことにより、メモリセル領域MRでは層間絶縁膜24にビット線を形成するための開口部が形成され、周辺回路領域RRでは層間絶縁膜24に開口部24aが形成される。この開口部24aの内周面、開口部23aから露出する接続部材23の上面と、層間絶縁膜24の上面上にバリアメタルを形成する。このバリアメタルが形成された開口部24a内を充填するように層間絶縁膜24上にたとえば銅層(図示せず)が形成される。その銅層およびバリアメタルに例えばCMP処理等を施すことによって層間絶縁膜24の上面上に位置する銅層およびバリアメタルが除去される。これにより、ビット線用の開口部内に銅層が残存されてビット線BLが形成され、開口部24a内には銅層が残存されて配線層25が形成される。
なお上記においてはシングルダマシン法について説明したが、層間絶縁膜21の形成後に、さらに層間絶縁膜24を形成し、それらの層間絶縁膜21、24に対して、デュアルダマシン法により所定の接続部材と配線層が形成されてもよい。この場合、まず層間絶縁膜24に対して所定の写真製版およびエッチングを施すことにより、メモリセル領域MRでは、ビット線を形成するための開口部(図示せず)が形成される。周辺回路領域RRでは、配線層を形成するための開口部24aが形成される。次に、層間絶縁膜21に対して所定の写真製版およびエッチングを施すことにより、メモリセル領域MRでは、磁気記憶素子MMの記録層3の表面に達するコンタクトホール21aが形成される。周辺回路領域RRでは、配線層16の表面に達するコンタクトホール21bが形成される。なお、層間絶縁膜21、24にコンタクトホールを形成した後に、層間絶縁膜24に開口部24aなどが形成されてもよい。
次に、コンタクトホール21a、21bおよび開口部24aなどの内部を充填するように層間絶縁膜24上にたとえば銅層(図示せず)が形成される。その銅層に例えばCMP処理等を施すことによって層間絶縁膜24の上面上に位置する銅層の部分が除去される。これにより、メモリセル領域MRでは、コンタクトホール21a内を埋め込んで記録層3に電気的に接続される接続部材23が形成されると共に、開口部内にはその接続部材23に電気的に接続されるビット線BLが形成される。なお、接続部材23を用いなくても、ビット線BLと記録層3とが電気的に接続できれば問題はない。一方、周辺回路領域RRでは、コンタクトホール21b内に配線層16に電気的に接続される接続部材23が形成されるとともに、開口部24a内には接続部材23に電気的に接続される配線層25が形成される。
図2を参照して、上記で形成されたビット線BLおよび配線層25を覆うように、層間絶縁膜24上に、さらに層間絶縁膜26が形成される。周辺回路領域RRにおいては層間絶縁膜26に孔が形成され、その孔に接続部材27が形成される。この層間絶縁膜26上にさらに層間絶縁膜28が形成される。その層間絶縁膜28に開口部が形成され、その開口部に配線層29が形成される。
なお上記においてはシングルダマシン法について説明したが、層間絶縁膜26の形成後に、さらに層間絶縁膜28を形成し、それらの層間絶縁膜26、28に対して、上記と同様にデュアルダマシン法により接続部材27と配線層29が形成されてもよい。以上により、本実施の形態の磁気記憶装置が製造される。
なお、上述した磁気記憶装置の製造方法では、接続部材14などとして、タングステン層を例に挙げて説明したが、たとえばシリコンが適用されてもよい。また、銅、チタンあるいはタンタルなどの金属が適用されてもよい。さらに、このような金属の合金やこのような金属の窒化物なども適用することができる。また、接続部材14などの形成方法としてCMP法あるいはRIE法を例に挙げて説明したが、例えばメッキ法、スパッタリング法、CVD法などが適用されてもよい。金属として銅を適用する場合には、いわゆるダマシン法を適用することができ、接続部材14と並行して配線層を形成することもできる。
また、ライト線WTの形成方法としてシングルダマシン法を例に挙げて説明したが、ライト線WTを接続部材14と同時に形成する場合には、デュアルダマシン法を適用することもできる。さらに、配線材料としてシリコン、タングステン、アルミニウム、チタンなどの金属、そのような金属の合金あるいはそのような金属の化合物を適用することによって、ドライエッチングによる配線の形成も可能になる。
また配線層と配線層との間に介在する層間絶縁膜の膜厚は適用デバイスによって異なることになるが、この磁気記憶装置では、当該膜厚はたとえば約40nmである。
また磁気記憶素子MMのトンネル絶縁層2としてアルミニウム酸化物を例に挙げて説明したが、トンネル絶縁層2としては非磁性材料が好ましい。たとえばアルミニウム、シリコン、タンタル、マグネシウムなどの金属の酸化物、その金属の窒化物、シリケートなどに代表されるその金属の合金酸化物、あるいはその合金の窒化物などがトンネル絶縁層2として好ましい。また、そのトンネル絶縁層2は、膜厚約0.3〜5nm程度の比較的薄い膜として形成されることが好ましい。なお、トンネル絶縁層2に換えて非磁性金属材料を用いる場合には、いわゆる膜面に対して垂直方向の巨大磁気抵抗効果を利用することもできる。
さらに、磁気記憶素子MMの固着層1として白金マンガン合金膜とコバルト鉄合金膜との積層構造を例に挙げたが、固着層1については、たとえばニッケル、鉄および/またはコバルトを主成分とする強磁性材料が好ましい。さらに、その強磁性材料の磁気特性向上と熱的安定性のため、それら強磁性材料にホウ素、窒素、シリコン、モリブデンなどの添加物が導入されてもよい。
固着層1では、反強磁性層と強磁性層との積層構造とすることで、磁化方向をより固定することができる。つまり、反強磁性層が強磁性層のスピンの向きを固定することで、強磁性層の磁化の方向が一定に保たれる。反強磁性層としては、鉄などの強磁性材料または貴金属の少なくとも1つと、マンガンとの化合物が好ましい。これによって磁化の安定化が可能である。
なお、上述した製造方法では、この磁気記憶素子を構成する固着層1、トンネル絶縁層2および記録層3をそれぞれスパッタリング法によって形成する場合を例に挙げた。しかし、固着層1、トンネル絶縁層2および記録層3のそれぞれは、スパッタリング法の他にも、たとえばMBE(Molecular Beam Epitaxy)法、化学気相成長法あるいは蒸着法などにより形成することも可能である。
また、上述した磁気記憶装置の製造方法では、磁気記憶素子MMの固着層1と接続部材18との間に導電層19がある場合について説明したが、固着層1と接続部材18とが直接接続されていてもよい。また、接続部材18を介さずに配線層16とその導電層19とを直接接続させた構造としてもよい。この場合、固着層1および導電層19とを平面視したときに、導電層19は、固着層1と重なるように固着層1の平面形状と同じ形状に形成されてもよい。その導電層19の材料として、低抵抗の金属、たとえば白金、ルテニウム、銅、アルミニウム、タンタル等を適用することが好ましい。また、導電層19の膜厚としては、その導電層の上に形成される固着層1、トンネル絶縁層2および記録層3の平坦性が損なわれないように、たとえば300nm以下にすることが好ましい。
なお、固着層1を記録層3と平面視において同じ大きさに形成する場合には、導電層19が接続部材14と接続されるように導電層19を固着層1よりも平面視において大きく形成する必要がある。このように導電層19が固着層1よりも平面的に大きく形成されたとしても、磁気記憶素子として何ら問題はない。
このように層間絶縁膜15と磁気記憶素子MMとの間に所定の導電層19を介在させることによって、接続部材18をたとえば銅により形成した場合には、磁気記憶素子MMをエッチングによってパターニングする際に、銅の接続部材18が腐食するのを阻止することもできる。また、その導電層19に磁気記憶素子MMの固着層1の抵抗よりも低い抵抗からなる材料を適用することで、読み出しの際の電流の経路の抵抗を下げることができ、読み出し速度の向上を図ることもできる。
また、さらに、上述した本実施の形態の磁気記憶装置では、磁気記憶素子MMが形成された後の工程において磁気記憶素子MMがダメージを受けるのを防止するために、磁気記憶素子MMを覆うように保護膜20を形成する場合を例に挙げて説明した。製造工程において磁気記憶素子MMが被る可能性のあるダメージとしては、たとえば層間絶縁膜を形成する際の熱処理がある。層間絶縁膜としてシリコン酸化膜を形成する場合、300℃程度の高温の酸化雰囲気のもとでシリコン酸化膜が形成されることになる。
このとき、酸化雰囲気のもとで磁性膜が酸化するおそれがあり、これによって、磁気記憶素子MMの磁気特性が劣化してしまうことがある。磁気記憶素子MMを、シリコン窒化膜や酸化アルミニウム膜等の保護膜20により被覆することで、保護膜20はこの酸化のバリアとして機能して磁気記憶素子MMを保護することができる。
また、このような酸化を防ぐために、層間絶縁膜が、シリコン窒化膜などの非酸化性雰囲気のもとで成膜可能な薄膜と、酸化性絶縁膜との2層構造とされてもよい。この場合、2層構造の層間絶縁膜のうち、シリコン窒化膜が磁気記憶素子MMの保護膜となる。
さらに、保護膜20としては、絶縁性金属窒化物、絶縁性金属炭化物およびFeよりも酸化物生成自由エネルギが低い金属の酸化処理によって形成した金属酸化物のうち少なくとも1つの材料を含む膜が好ましい。このような材料を用いることにより、少なくとも、Feを含む磁性材料薄膜を用いた磁気記憶装置の製造工程における酸化工程中に磁気記憶素子MMが酸化するのを抑制することができる。その結果、製造が容易でかつ動作特性が安定した磁気記憶装置を得ることができる。本実施の形態においては、以上の製造工程は、全て300℃を上限として実施されている。
(作用効果)
次に、本実施の形態の磁気記憶装置の作用効果について説明する。
まず、図12には、図5に示される記録層3の形状によって得られる磁化反転電流の例を示す。図12の横軸は、磁化困難軸方向の磁界Hxを生じさせるためにライト線WTに流すライト線電流IWTを示し、縦軸は、磁化容易軸方向の磁界Hyを生じさせるためにビット線BLに流すビット線電流IBLを示す。併せて、楕円形状の記録層3で得られる磁化反転電流も示す。グラフにプロットされているそれぞれの測定点は、記録層3の磁化の向きが磁界Hyの負の向きの状態で、一定のライト線電流を印加して、磁化の向きが反転するのに必要なビット線電流IBLを計測した結果である。すなわち、それぞれのプロットを結ぶ曲線は、それぞれの図5に示される形状と楕円形状における記録層3のアステロイド曲線35,36を示す。
このように、磁化困難軸に対する形状の非対称性に起因して、記録層の磁化反転を行うことができる領域(図中ハッチング領域)46が大きくなる。これにより、記録層の磁化反転を行うことができる領域46を、磁化困難軸に対して対称な形状である楕円形状で得られる領域47よりも大きく確保することが可能である。
ここで、上記の効果が得られる理由について説明のために図13を用いる。図13においては、記録層3は平面形状において、磁化容易軸63方向に直線状の直線部707、705を有し、磁化困難軸64方向(磁化容易軸63に垂直な軸方向)に直線状の直線部709a、709bを有している。これらの直線部705と直線部709bとは交点が垂直になるように形成され、また、直線部705と直線部709aとは交点が垂直になるように形成されている。これに対して、直線部709aと直線部707とは曲線部708aを介して接続され、直線部709bと直線部707とは曲線部708bを介して接続されている。直線部707と直線部705とは互いに平行であり、また、直線部709aと直線部709bとは互いに平行である。本実施の形態においては、曲線部708aおよび曲線部708bは、それぞれ円弧になるように形成されている。すなわち、記録層3の平面形状が、磁化容易軸63に対して非対称かつ磁化困難軸64(磁化容易軸63に垂直な軸)に対して線対称になるように形成されている。
まず、図12のプロット35に示すように、磁化容易軸方向において、磁化反転に必要なビット線電流IBLの大きさがライト線電流IWTの大きさに依存して顕著に異なる現象は、磁化状態の差異に起因する。図14は、磁化容易軸方向の磁界Hyと磁化困難軸方向の磁界Hxとの合成磁界が、反転磁界よりも小さい場合と大きい場合との磁化分布を示す図であり、図13に示される磁気記憶素子MMの記録層3の平面図である。図14の中の記録層内おける矢印は、それぞれの位置における磁化の向きを示している。図14の2つの図は、それぞれの磁界Hyが同じ大きさで、磁界Hxの大きさが異なるように磁界が印加されている。図14(A)にて印加されている磁界Hxは磁化困難軸方向しきい値よりも小さく、図14(B)にて印加されている磁界Hxは磁化困難軸方向しきい値よりも大きい。
図14(A)に示されるような磁化分布の形態はC型(第1の磁化分布)と呼ばれ、安定な磁化状態であるため磁化容易軸方向の磁化反転磁界は大きくなる。これに対し、図14(B)に示されるような磁化分布の形態はS型(第2の磁化分布)と呼ばれ、外部磁界によるトルクを受けやすく磁化反転磁界が急激に小さくなる。このS型とC型との磁化分布状態の概念図を図15(A),(B)に示す。本実施の形態の記録層3は、このS型とC型との磁化分布状態を外部磁界によって制御できる平面形状を有している。図5に示される記録層3も同様な磁化分布状態となる。
戻って、先にも説明したように、図5に示される記録層3は、磁化容易軸63の右側部分は円弧701からなっている。MRAMを高集積化した場合、記録層3を形成するためのフォトリソグラフィーやエッチング工程などに起因して、曲率の小さい形状の制御は困難となる。しかしながら、図5における円弧701は記録層の最大長さと同じ長さを有する円弧であり、制御が容易でばらつきの影響は小さい。ここでは円弧を示したが、他の曲線であっても良い。
以上の記録層3は、形状による磁化分布を利用している。一般的に記録層の反転磁界は、膜自体が有する異方性と形状の異方性の両者によって記述される。本実施の形態における記録層3において、前述の効果を得るためには形状磁気異方性の寄与を相対的に大きくする必要がある。このためには、膜自体の異方性を小さくし、且つ記録層内において均質な特性を得る必要があり、これを充たすためには非晶質が適する。
図16には、ホウ素の含有量が10、20、30(at%)とされた3種類のコバルト鉄ホウ素合金について、保磁力のアニール温度依存性を示すグラフである。横軸は、アニール温度(℃)を示し、縦軸は保磁力(Oe(エルステッド))を示す。なお、グラフ中の破線L1は、ホウ素の含有量が10(at%)のコバルト鉄ホウ素合金の特性を示す。実線L2は、ホウ素の含有量が20(at%)のコバルト鉄ホウ素合金の特性を示す。二点鎖線L3は、ホウ素の含有量が30(at%)のコバルト鉄ホウ素合金の特性を示す。それぞれの含有量において、アニール温度の上昇による保磁力の増大が観測されている。これらは、非晶質の合金が、熱によって結晶化した結果である。10(at%)の場合は275℃、20(at%)では300度でそれぞれ増大が観測されている。すなわち、ホウ素の含有量が少ない場合において、より低い温度で結晶化が進行する。
図17は、ホウ素の含有量が20(at%)、30(at%)とされた2種類のコバルト鉄ホウ素合金において、反転磁界のアニール温度依存性を示すグラフである。横軸は、アニール温度(℃)を示し、縦軸は、反転磁界(Oe)を示す。実線L4は、ホウ素の含有量が20(at%)のコバルト鉄ホウ素合金の特性を示し、破線L5は、ホウ素の含有量が30(at%)のコバルト鉄ホウ素合金の特性を示す。ホウ素の含有量が20(at%)のコバルト鉄ホウ素合金では300℃から325℃の間で反転磁界の大幅な増大が観測されている。この際、図18に示す反転磁界のバラツキも大幅に増大している。これは、結晶化に伴う結晶磁気異方性エネルギーの増大と、その局所的な分散が増大したためである。
なお、図18に示すグラフの横軸は、アニール温度(℃)を示し、縦軸は、反転磁界のばらつきを示す。グラフ中の実線L6は、ホウ素の含有量が20(at%)とされた複数のコバルト鉄ホウ素合金膜における反転磁界のばらつきを示す。破線L7は、ホウ素の含有量が30(at%)とされた複数のコバルト鉄ホウ素合金膜における反転磁界のばらつきを示す。
一般的な配線工程は300℃程度で実施されるため、300℃熱処理前後の保磁力の増大率について、ホウ素の含有量依存性を評価した結果を図19に示す。図19に示すグラフの横軸は、コバルト鉄合金膜に含まれるホウ素の含有量を示し、縦軸は、300℃のアニールを施した後におけるコバルト鉄合金膜の保磁力の増大率を示す。図19のグラフは、図中のプロットに示すように、ホウ素の含有量を異ならせた複数種類のコバルト鉄ホウ素合金について、保磁力の増大率を示す。
図19に示すように、21(at%)以下で熱処理後の保磁力の増大が顕著である。すなわち、300℃の熱処理を考慮した場合は、ホウ素が21(at%)以下の場合は、図17、19に示される反転磁界の増大やそのバラツキが増大することが分かる。記録層3の反転磁界が増大すると、書込み電流が増大する。複数の記録層3の中で反転磁界のばらつきが生じると、書込みの信頼性の低下が発生する。
その一方で、21(at%)よりも高いコバルト鉄ホウ素合金膜を記録層3として採用した場合には、熱処理前後の変化は小さく、製造工程に対しても安定な特性を得ることができることがわかる。このため、ホウ素の含有量が21(at%)よりも高いコバルト鉄ホウ素合金膜、より好ましくは、ホウ素の含有量が22(at%)以上のコバルト鉄ホウ素合金膜を記録層3として採用することで、熱処理前後による反転磁界の増大を抑制することができると共に、各記録層3間で反転磁界がばらつくことを抑制することができる。これにより、書込み電流の低減および書込みの信用性を高めることができる。
以上は書込み特性についてであったが、読出し特性において、記録層3におけるコバルト鉄ホウ素合金のホウ素の含有量は影響を与える。図20は、磁気記憶素子MMにおける抵抗変化率のホウ素含有量依存性を示すグラフである。なお、横軸は、ホウ素の含有量(at%)を示し、横軸は、抵抗変化率を示す。このグラフに示すように、ホウ素の含有量が20(at%)付近で最大であり、25(at%)以上で急激に減少する。すなわち、読出し動作の観点では、ホウ素の含有量は25(at%)以下であるのが好ましい。
このように、記録層3は、好ましくは、コバルトと鉄とホウ素とを主成分とし、残部が不可避的な不純物とされたコバルト鉄ホウ素合金膜であって、ホウ素が21(at%)よりも高く25(at%)以下のコバルト鉄ホウ素合金膜から形成する。
このような合金膜から形成された記録層3を搭載された磁気記憶装置によれば、書込み電流とそのバラツキを抑制し、且つ読出し動作においても大きな信号が得られることから高速な動作が可能である。MRAMのような高集積化デバイスでは、複数の記録層間における磁気特性のバラツキが大きくなると、その書込み特性の制御が困難となる。
(実施の形態2)
実施の形態2に係る磁気記憶装置について図21を用いて説明する。図21は、本実施の形態2に係る磁気記憶装置に搭載された記録層の平面図である。記録層3を構成する材料は実施の形態1と同様であり、コバルト鉄ホウ素からなる。ホウ素の含有量は、21(at%)よりも高く、22(at%)である。ここでの記録層3の形状は、平面形状において、磁化容易軸63の右側部分は、楕円の円弧701からなる。磁化容易軸63の左側部分は、曲線部分706を有しており、その上下において同一の曲率を有する曲線部分704aおよび704bと接続し、曲線部分704aおよび704bはそれぞれ、楕円の円弧701と接続される。曲線部分704aおよび704bは、同一の曲率である本実施の形態においても、図5に示される形状と同様な効果が得られる。曲線部分706で示される凹部を有するため、磁化容易軸に対して非対称な形状の効果がより大きく得られる。その他の動作および効果については、実施の形態1と同様であるため、説明は省略する。
(実施の形態3)
図22を用いて、本実施の形態3に係る磁気記憶装置について説明する。図22は、本実施の形態3に係る磁気記憶装置に搭載された記録層3の断面図である。この図22に示す記録層3は、平面形状やその他の構成は実施の形態1と同様である。厚さ4nmのホウ素を22(at%)含有するコバルト鉄ホウ素合金膜3bと厚さ1nmの強磁性膜3aとの積層構造とされている。強磁性膜3aは、トンネル絶縁層2の上面に接触するように形成されており、コバルト鉄ホウ素合金膜3bは、強磁性膜3aの上面に接触するように形成されている。
トンネル絶縁層2は、たとえば、Al23膜から形成されている。強磁性膜3aは、コバルト鉄合金や例えば、ホウ素の含有量が22(at%)よりも少ないコバルト鉄ホウ素合金が採用される。具体的には、強磁性膜3aは、コバルトと鉄とホウ素とを含み、ホウ素が22at%より少ないコバルト鉄ホウ素合金膜、または、コバルトと鉄とを主成分とし、残部が不可避的な不純物とされたコバルト鉄合金膜が採用される。コバルト鉄ホウ素合金3bは、好ましくは、コバルトと鉄とホウ素とを主成分とし、残部が不可避的な不純物とされたコバルト鉄ホウ素合金膜であって、ホウ素が22(at%)以上25(at%)以下のコバルト鉄ホウ素合金膜とされる。
コバルト鉄ホウ素合金膜3bは、強磁性膜3aよりも厚いため、磁化反転はコバルト鉄ホウ素合金膜3bの特性が支配的となる。読出し特性については、強磁性膜3aの特性が得られ、強磁性膜3aは、図20に示すように、抵抗変化率が高いという特性を有する。2層の強磁性膜の組合せにより、書込み特性と読み出し特性の独立した制御が可能となる。
(実施の形態4)
図23を用いて、本実施の形態4に係る磁気記憶装置について説明する。図23は、本実施の形態4に係る磁気記憶装置に搭載された記録層3の断面図である。この図23に示すように、記録層3は、厚さ5nmのホウ素を22(at%)含有するコバルト鉄ホウ素合金膜3bと、厚さ1nmのルテニウム膜101と、厚さ1nmの強磁性膜3aとの積層構造から構成されている。強磁性膜3aがトンネル絶縁層2であるAl23膜の上面に形成されており、ルテニウム膜101がコバルト鉄合金膜3bの上面に形成されている。ルテニウム膜101の上面にコバルト鉄ホウ素合金膜3bが形成されている。この場合は、コバルト鉄ホウ素合金膜3bと強磁性膜3aのそれぞれの磁化は、ルテニウム膜101を介して、反強磁性的に結合している。これによって、記録層3の見かけ上の磁化は2層の強磁性膜の磁化の差分で表される。
上記の構成を用いることで、書込み電流を増大することなく、記録層3の体積を増大することが可能である。これによって、微細化した際の熱による磁化の揺らぎを抑制することが可能となり、データ保持の信頼性が向上する。
なお、本実施の形態4の記録層3も、コバルト鉄合金膜を含むため、上記実施の形態3の記録層3と同様に、強磁性膜3aの読出し特性を得ることができる。その他の動作については実施の形態1と同様であるため、説明は省略する。なお、本実施の形態4においても、コバルト鉄ホウ素合金膜3bは、好ましくは、コバルトと鉄とホウ素とを主成分とし、残部が不可避的な不純物とされたコバルト鉄ホウ素合金膜であって、ホウ素が22(at%)以上25(at%)以下のコバルト鉄ホウ素合金膜とされる。また、強磁性膜3aも、コバルトと鉄とホウ素とを含み、ホウ素が22(at%)より少ないコバルト鉄ホウ素合金膜、または、コバルトと鉄とを主成分とし、残部が不可避的な不純物とされたコバルト鉄合金膜が採用される。
MRAMのような高集積化デバイスでは、記録層3の形状を、全ての磁気記憶素子MMに対して同じに仕上げることは事実上困難である。そこで、実用的観点からは、マトリクス状に並んだ磁気記憶素子の記録層3の膜面方向形状の非対称性に起因した磁化反転時の配線電流ばらつきを抑制できる記録層の形状として、上記図5、図13および図21に示す形状を紹介したが、記録層3の形状の他の変形例を図24から図26に示す。
この図24から図26に示す例においても、記録層3の平面形状は、磁化容易軸63に対して非対称となるように形成されており、磁化困難軸64に対して線対称となるように形成されている。さらに、図24から図26に示す例においても、記録層3は磁化容易軸63の延在方向に最大長さを有し、磁化困難軸64の延在方向の長さは、最大長さの半分よりも短くなっている。記録層3のうち、磁化容易軸63に対して右側(一方側)に位置する部分は、左側(他方側)に位置する部分よりも、磁化容易軸63からの長さが長くなるように形成されている。そして、記録層3のうち、磁化容易軸63よりも右側に位置する部分の外縁は、円弧701とされている。このため、図24から図26に示す例においても、上記図5等に示す例と同様の効果を得ることができる。
上述した特徴は、記憶装置単体としても有用であるが、上記メモリセルを論理回路と混載した混載デバイスの場合において、より一層有用に作用する。すなわち、混載デバイスの場合、高速動作に基づいて、ネットワーク環境や移動体通信における情報のインタラクティブな取り扱い環境が改善される。さらに、コンピュータや携帯端末等へ当該磁気記憶装置を適用することによって消費電力の低減や動作環境の改善などを大幅に図ることができることになる。
また、上述した磁気記憶素子および磁気記憶装置では、半導体基板を利用した磁気記憶装置について説明したが、磁気抵抗効果素子とライト線およびビット線に係る配線層との関係は、情報の記憶に限定されるものではなく、たとえば磁気センサ、磁気記録ヘッド、磁気記録媒体などのパターン化された磁気素子等に広く適用することが可能である。
また、さらに、上述した磁気記憶素子および磁気記憶装置では、1つのメモリセルに1つの磁気記憶素子を設けたメモリセルを例に挙げて説明したが、1つのメモリセルに2つ以上の磁気記憶素子を設けてもよく、また、それらのメモリセルが互いに積層されていてもよい。
今回開示された実施の形態はすべての点で例示にすぎず、これに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示されるもので、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。
本発明は、トンネル磁気抵抗効果を有する磁気抵抗効果素子を用いた磁気記憶装置に特に有利に適用され得る。
1 固着層、2 トンネル絶縁層、3b コバルト鉄ホウ素合金膜、3a コバルト鉄合金膜、3 記録層、11 半導体基板、12 素子分離絶縁膜、13a コンタクトホール、13 層間絶縁膜、14 接続部材、15 層間絶縁膜、15a,15b,15c 開口部、16 配線層、17a コンタクトホール、17 層間絶縁膜、18 接続部材、19 導電層、20 保護膜、20nm 膜厚約、21a,21b コンタクトホール、21 層間絶縁膜、22 含有量、23 接続部材、23a 開口部、24 層間絶縁膜、24a 開口部、25 配線層、26 層間絶縁膜、27 接続部材、28 層間絶縁膜、29 配線層、35,36 アステロイド曲線、46,47 領域、53a,55a 矢印、63 磁化容易軸、64 磁化困難軸、91 矢印、101 ルテニウム膜、701 円弧、703 直線部分、704a,704b,704a 曲線部分、705 直線部、706 曲線部分、707 直線部、708a,708b 曲線部、709a,709b 直線部、BL ビット線、CP 交差点、D ドレイン領域、G ゲート電極、GI ゲート絶縁膜、Hx,Hy 磁界、IBL ビット線電流、IWT ライト線電流、MC メモリセル、MM 磁気記憶素子、MR メモリセル領域、RR 周辺回路領域、S ソース領域、S/D ドレイン領域、SI 側壁絶縁膜、SL ソース線、TR 素子選択用トランジスタ、TRA トランジスタ、WD ワード線、WT ライト線。

Claims (8)

  1. 基板と、
    前記基板上に設けられた第1配線と、
    前記第1配線に対して前記基板の厚み方向に間隔をあけて配置され、前記第1配線の延在方向と交差する方向に延びる第2配線と、
    前記第1配線および前記第2配線の間に位置する磁気記憶素子と、
    を備え、
    前記磁気記憶素子は、磁化方向が固定された固定層と、外部磁界によって磁化方向が変化する記録層とを含み、
    前記記録層は合金膜を含み、
    前記合金膜はコバルトと鉄とホウ素とを含み、前記ホウ素は21at%より高い、磁気記憶装置。
  2. 前記ホウ素は25at%以下である、請求項1に記載の磁気記憶装置。
  3. 前記記録層は、前記合金膜よりも薄い第1強磁性膜および前記合金膜の積層膜である、請求項1または請求項2に記載の磁気記憶装置。
  4. 前記磁気記憶素子は、前記記録層および前記固定層間に設けられたトンネル絶縁膜を含み、
    前記第1強磁性膜は、前記トンネル絶縁膜上に形成され、前記合金膜は、前記第1強磁性膜上に形成された、請求項3に記載の磁気記憶装置。
  5. 前記第1強磁性膜は、コバルトと鉄と22at%より少ないホウ素とを含むコバルト鉄ホウ素合金膜、または、コバルトと鉄とを主成分とし、残部が不可避的な不純物とされたコバルト鉄合金膜である、請求項3または請求項4に記載の磁気記憶装置。
  6. 前記記録層は、前記合金膜よりも薄い第2強磁性膜と、前記第2強磁性膜および前記合金膜の間に配置された非磁性膜とを含む、請求項1または請求項2に記載の磁気記憶装置。
  7. 前記磁気記憶素子は、前記記録層および前記固定層の間に設けられたトンネル絶縁膜を含み、
    前記第2強磁性膜は、前記トンネル絶縁膜上に設けられ、前記非磁性膜は、前記第2強磁性膜上に設けられ、前記合金膜は前記非磁性膜上に設けられた、請求項6に記載の磁気記憶装置。
  8. 前記記録層が磁化し易い方向を磁化容易方向とし、
    前記記録層の前記磁化容易方向の長さが最大となる位置を通り、前記磁化容易方向に延びる仮想軸を磁化容易軸とすると、
    前記記録層の平面形状は、前記磁化容易軸に対して非対称になるように形成された、請求項1から請求項7のいずれかに記載の磁気記憶装置。
JP2010125799A 2010-06-01 2010-06-01 磁気記憶装置 Withdrawn JP2011253884A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010125799A JP2011253884A (ja) 2010-06-01 2010-06-01 磁気記憶装置
US13/150,719 US20110291209A1 (en) 2010-06-01 2011-06-01 Magnetic memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010125799A JP2011253884A (ja) 2010-06-01 2010-06-01 磁気記憶装置

Publications (1)

Publication Number Publication Date
JP2011253884A true JP2011253884A (ja) 2011-12-15

Family

ID=45021385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010125799A Withdrawn JP2011253884A (ja) 2010-06-01 2010-06-01 磁気記憶装置

Country Status (2)

Country Link
US (1) US20110291209A1 (ja)
JP (1) JP2011253884A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9041146B2 (en) * 2013-03-15 2015-05-26 Intel Corporation Logic chip including embedded magnetic tunnel junctions
JP6948706B2 (ja) * 2015-07-16 2021-10-13 国立大学法人東北大学 磁気抵抗効果素子および磁気メモリ
US9698200B2 (en) * 2015-10-08 2017-07-04 Globalfoundries Singapore Pte. Ltd. Magnetism-controllable dummy structures in memory device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004042338B4 (de) * 2004-09-01 2006-09-07 Infineon Technologies Ag MRAM mit verbesserten Speicher- und Ausleseeigenschaften
US8063459B2 (en) * 2007-02-12 2011-11-22 Avalanche Technologies, Inc. Non-volatile magnetic memory element with graded layer
US20090046397A1 (en) * 2007-08-15 2009-02-19 Freescale Semiconductor, Inc. Methods and apparatus for a synthetic anti-ferromagnet structure with improved thermal stability

Also Published As

Publication number Publication date
US20110291209A1 (en) 2011-12-01

Similar Documents

Publication Publication Date Title
US8173447B2 (en) Magnetoresistive element and magnetic memory
JP4400037B2 (ja) 磁気ランダムアクセスメモリ,及びその製造方法
US8362581B2 (en) Magnetic memory element and magnetic memory device
US8013407B2 (en) Magnetic memory device having a recording layer
JP5318191B2 (ja) 磁気メモリ
US7796419B2 (en) Magnetic memory
JP2007103471A (ja) 記憶素子及びメモリ
WO2014050379A1 (ja) 記憶素子、記憶装置、磁気ヘッド
JP2006190838A (ja) 記憶素子及びメモリ
JP2008171882A (ja) 記憶素子及びメモリ
JP2009099628A (ja) 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
JP2013115400A (ja) 記憶素子、記憶装置
JP2013115399A (ja) 記憶素子、記憶装置
JP4187021B2 (ja) 記憶素子及びメモリ
JP2012209358A (ja) 磁気記憶素子および磁気記憶装置
JP2004303837A (ja) 磁気記憶セルおよび磁気メモリデバイスならびに磁気メモリデバイスの製造方法
JP2011253884A (ja) 磁気記憶装置
JP5058206B2 (ja) 磁気抵抗素子の製造方法
JP2007053143A (ja) 記憶素子、メモリ
JP2008218736A (ja) 磁気記憶装置
JP2006108316A (ja) 記憶素子及びメモリ
JP5441024B2 (ja) 磁気記憶装置
JP2009146995A (ja) 磁気記憶装置
JP2007123512A (ja) 磁気記憶装置
WO2013080437A1 (ja) 記憶素子、記憶装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20130806