JP2007053143A - 記憶素子、メモリ - Google Patents
記憶素子、メモリ Download PDFInfo
- Publication number
- JP2007053143A JP2007053143A JP2005235457A JP2005235457A JP2007053143A JP 2007053143 A JP2007053143 A JP 2007053143A JP 2005235457 A JP2005235457 A JP 2005235457A JP 2005235457 A JP2005235457 A JP 2005235457A JP 2007053143 A JP2007053143 A JP 2007053143A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- magnetization
- memory
- storage
- fixed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】 微細化を図った場合でも容易にパターニング加工を行うことが可能であると共に、スピン注入効率を改善することができる構成の記憶素子を提供する。
【解決手段】 情報を磁性体の磁化状態により保持する記憶層１７の上下に設けられた磁化固定層３１，３２がいずれも非磁性層を介して積層された複数層の強磁性層から成り、各強磁性層の磁化の向きが互い違いになっており、少なくとも記憶層１７の上の磁化固定層３２は、非磁性層を介して複数層の強磁性層が積層された構造のみにより、磁化Ｍ１９，Ｍ２１の向きが固定され、積層方向に電流を流して、スピン偏極した電子を注入することにより、記憶層１７の磁化Ｍ１の向きが変化して、情報が記録される記憶素子３を構成する。
【選択図】 図２
【解決手段】 情報を磁性体の磁化状態により保持する記憶層１７の上下に設けられた磁化固定層３１，３２がいずれも非磁性層を介して積層された複数層の強磁性層から成り、各強磁性層の磁化の向きが互い違いになっており、少なくとも記憶層１７の上の磁化固定層３２は、非磁性層を介して複数層の強磁性層が積層された構造のみにより、磁化Ｍ１９，Ｍ２１の向きが固定され、積層方向に電流を流して、スピン偏極した電子を注入することにより、記憶層１７の磁化Ｍ１の向きが変化して、情報が記録される記憶素子３を構成する。
【選択図】 図２
Description
本発明は、強磁性層の磁化状態を情報として記憶する記憶層と、磁化の向きが固定された磁化固定層とから成り、膜面に垂直な方向に電流を流して、スピン偏極した電子を注入することにより記憶層の磁化の向きを変化させる記憶素子及びこの記憶素子を備えたメモリに係わり、不揮発メモリに適用して好適なものである。
コンピュータ等の情報機器では、ランダム・アクセス・メモリとして、動作が高速で、高密度なＤＲＡＭが広く使われている。
しかし、ＤＲＡＭは電源を切ると情報が消えてしまう揮発性メモリであるため、情報が消えない不揮発のメモリが望まれている。
しかし、ＤＲＡＭは電源を切ると情報が消えてしまう揮発性メモリであるため、情報が消えない不揮発のメモリが望まれている。
そして、不揮発メモリの候補として、磁性体の磁化で情報を記録する磁気ランダム・アクセス・メモリ（ＭＲＡＭ）が注目され、開発が進められている（例えば非特許文献１参照）。
ＭＲＡＭは、ほぼ直交する２種類のアドレス配線（ワード線、ビット線）にそれぞれ電流を流して、各アドレス配線から発生する電流磁場によって、アドレス配線の交点にある磁気記憶素子の磁性層の磁化を反転して情報の記録を行うものである。
一般的なＭＲＡＭの模式図（斜視図）を、図７に示す。
シリコン基板等の半導体基体１１０の素子分離層１０２により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域１０８、ソース領域１０７、並びにゲート電極１０１が、それぞれ形成されている。
また、ゲート電極１０１の上方には、図中前後方向に延びるワード線１０５が設けられている。
ドレイン領域１０８は、図中左右の選択用トランジスタに共通して形成されており、このドレイン領域１０８には、配線１０９が接続されている。
そして、ワード線１０５と、上方に配置された、図中左右方向に延びるビット線１０６との間に、磁化の向きが反転する記憶層を有する磁気記憶素子１０３が配置されている。この磁気記憶素子１０３は、例えば磁気トンネル接合素子（ＭＴＪ素子）により構成される。
さらに、磁気記憶素子１０３は、水平方向のバイパス線１１１及び上下方向のコンタクト層１０４を介して、ソース領域１０７に電気的に接続されている。
ワード線１０５及びビット線１０６にそれぞれ電流を流すことにより、電流磁界を磁気記憶素子１０３に印加して、これにより磁気記憶素子１０３の記憶層の磁化の向きを反転させて、情報の記録を行うことができる。
シリコン基板等の半導体基体１１０の素子分離層１０２により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域１０８、ソース領域１０７、並びにゲート電極１０１が、それぞれ形成されている。
また、ゲート電極１０１の上方には、図中前後方向に延びるワード線１０５が設けられている。
ドレイン領域１０８は、図中左右の選択用トランジスタに共通して形成されており、このドレイン領域１０８には、配線１０９が接続されている。
そして、ワード線１０５と、上方に配置された、図中左右方向に延びるビット線１０６との間に、磁化の向きが反転する記憶層を有する磁気記憶素子１０３が配置されている。この磁気記憶素子１０３は、例えば磁気トンネル接合素子（ＭＴＪ素子）により構成される。
さらに、磁気記憶素子１０３は、水平方向のバイパス線１１１及び上下方向のコンタクト層１０４を介して、ソース領域１０７に電気的に接続されている。
ワード線１０５及びビット線１０６にそれぞれ電流を流すことにより、電流磁界を磁気記憶素子１０３に印加して、これにより磁気記憶素子１０３の記憶層の磁化の向きを反転させて、情報の記録を行うことができる。
そして、ＭＲＡＭ等の磁気メモリにおいて、記録した情報を安定に保持するためには、情報を記録する磁性層（記憶層）が、一定の保磁力を有していることが必要である。
一方、記録された情報を書き換えるためには、アドレス配線にある程度の電流を流さなければならない。
ところが、ＭＲＡＭを構成する素子の微細化に従い、磁化の向きを反転させる電流値が増大する傾向を示す反面、アドレス配線が細くなるため、充分な電流が流せなくなってくる。
一方、記録された情報を書き換えるためには、アドレス配線にある程度の電流を流さなければならない。
ところが、ＭＲＡＭを構成する素子の微細化に従い、磁化の向きを反転させる電流値が増大する傾向を示す反面、アドレス配線が細くなるため、充分な電流が流せなくなってくる。
そこで、より少ない電流で磁化反転が可能な構成として、スピン注入による磁化反転を利用する構成のメモリが注目されている（例えば、特許文献１参照）。
スピン注入による磁化反転とは、磁性体の中を通過してスピン偏極した電子を、他の磁性体に注入することにより、他の磁性体において磁化反転を起こさせるものである。
スピン注入による磁化反転とは、磁性体の中を通過してスピン偏極した電子を、他の磁性体に注入することにより、他の磁性体において磁化反転を起こさせるものである。
例えば、巨大磁気抵抗効果素子（ＧＭＲ素子）や磁気トンネル接合素子（ＭＴＪ素子）に対して、その膜面に垂直な方向に電流を流すことにより、これらの素子の少なくとも一部の磁性層の磁化の向きを反転させることができる。
そして、スピン注入による磁化反転は、素子が微細化されても、電流を増やさずに磁化反転を実現することができる利点を有している。
上述したスピン注入による磁化反転を利用する構成のメモリの模式図を図５及び図６に示す。図５は斜視図、図６は断面図である。
シリコン基板等の半導体基体６０の素子分離層５２により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域５８、ソース領域５７、並びにゲート電極５１が、それぞれ形成されている。このうち、ゲート電極５１は、図６中前後方向に延びるワード線を兼ねている。
ドレイン領域５８は、図５中左右の選択用トランジスタに共通して形成されており、このドレイン領域５８には、配線５９が接続されている。
そして、ソース領域５７と、上方に配置された、図５中左右方向に延びるビット線５６との間に、スピン注入により磁化の向きが反転する記憶層を有する記憶素子５３が配置されている。
この記憶素子５３は、例えば磁気トンネル接合素子（ＭＴＪ素子）により構成される。図中６１及び６２は磁性層を示しており、２層の磁性層６１，６２のうち、一方の磁性層を磁化の向きが固定された磁化固定層として、他方の磁性層を磁化の向きが変化する磁化自由層即ち記憶層とする。
また、記憶素子５３は、ビット線５６と、ソース領域５７とに、それぞれ上下のコンタクト層５４を介して接続されている。これにより、記憶素子５３に電流を流して、スピン注入により記憶層の磁化の向きを反転させることができる。
シリコン基板等の半導体基体６０の素子分離層５２により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域５８、ソース領域５７、並びにゲート電極５１が、それぞれ形成されている。このうち、ゲート電極５１は、図６中前後方向に延びるワード線を兼ねている。
ドレイン領域５８は、図５中左右の選択用トランジスタに共通して形成されており、このドレイン領域５８には、配線５９が接続されている。
そして、ソース領域５７と、上方に配置された、図５中左右方向に延びるビット線５６との間に、スピン注入により磁化の向きが反転する記憶層を有する記憶素子５３が配置されている。
この記憶素子５３は、例えば磁気トンネル接合素子（ＭＴＪ素子）により構成される。図中６１及び６２は磁性層を示しており、２層の磁性層６１，６２のうち、一方の磁性層を磁化の向きが固定された磁化固定層として、他方の磁性層を磁化の向きが変化する磁化自由層即ち記憶層とする。
また、記憶素子５３は、ビット線５６と、ソース領域５７とに、それぞれ上下のコンタクト層５４を介して接続されている。これにより、記憶素子５３に電流を流して、スピン注入により記憶層の磁化の向きを反転させることができる。
このようなスピン注入による磁化反転を利用する構成のメモリの場合、図７に示した一般的なＭＲＡＭと比較して、デバイス構造を単純化することができる、という特徴も有している。
また、スピン注入による磁化反転を利用することにより、外部磁界により磁化反転を行う一般的なＭＲＡＭと比較して、素子の微細化が進んでも、書き込みの電流が増大しないという利点がある。
また、スピン注入による磁化反転を利用することにより、外部磁界により磁化反転を行う一般的なＭＲＡＭと比較して、素子の微細化が進んでも、書き込みの電流が増大しないという利点がある。
ところで、ＭＲＡＭの場合は、記憶素子とは別に書き込み配線（ワード線やビット線）を設けて、書き込み配線に電流を流して発生する電流磁界により、情報の書き込み（記録）を行っている。そのため、書き込み配線に、書き込みに必要となる電流量を充分に流すことができる。
一方、スピン注入による磁化反転を利用する構成のメモリにおいては、記憶素子に流す電流によりスピン注入を行って、記憶層の磁化の向きを反転させる必要がある。
そして、このように記憶素子に直接電流を流して情報の書き込み（記録）を行うことから、書き込みを行うメモリセルを選択するために、記憶素子を選択トランジスタと接続してメモリセルを構成する。この場合、記憶素子に流れる電流は、選択トランジスタに流すことが可能な電流（選択トランジスタの飽和電流）の大きさに制限される。
このため、選択トランジスタの飽和電流以下の電流で書き込みを行う必要があり、スピン注入の効率を改善して、記憶素子に流す電流を低減する必要がある。
そして、このように記憶素子に直接電流を流して情報の書き込み（記録）を行うことから、書き込みを行うメモリセルを選択するために、記憶素子を選択トランジスタと接続してメモリセルを構成する。この場合、記憶素子に流れる電流は、選択トランジスタに流すことが可能な電流（選択トランジスタの飽和電流）の大きさに制限される。
このため、選択トランジスタの飽和電流以下の電流で書き込みを行う必要があり、スピン注入の効率を改善して、記憶素子に流す電流を低減する必要がある。
また、読み出し信号を大きくするためには、大きな磁気抵抗変化率を確保する必要があり、そのためには記憶層の両側に接している中間層をトンネル絶縁層（トンネルバリア層）とした記憶素子の構成にすることが効果的である。
このように中間層としてトンネル絶縁層を用いた場合には、トンネル絶縁層が絶縁破壊することを防ぐために、記憶素子に流す電流量に制限が生じる。この観点からも、スピン注入時の電流を抑制する必要がある。
このように中間層としてトンネル絶縁層を用いた場合には、トンネル絶縁層が絶縁破壊することを防ぐために、記憶素子に流す電流量に制限が生じる。この観点からも、スピン注入時の電流を抑制する必要がある。
従って、スピン注入により記憶層の磁化の向きを反転させる構成の記憶素子では、スピン注入効率を改善して、必要とする電流を減らす必要がある。
そこで、スピン注入時の電流を抑制するための解決策として、記憶素子を、一般的な磁気トンネル接合素子である磁化固定層／中間層／記憶層という構成から、磁化固定層／中間層／記憶層／中間層／磁化固定層の積層構造を有し、かつ記憶層の上下に設けた磁化固定層の磁化の向きを反対向きにした構成に、変更することが提案されている（特許文献２参照）。
そして、上記特許文献２において、上下の磁化固定層の磁化の向きを互いに反対向きにすることにより、スピン注入効率を倍増させることが可能であることが示されている。
そして、上記特許文献２において、上下の磁化固定層の磁化の向きを互いに反対向きにすることにより、スピン注入効率を倍増させることが可能であることが示されている。
日経エレクトロニクス ２００１．２．１２号（第１６４頁−１７１頁）
特開２００３−１７７８２号公報
米国特許公開第２００４／００２７８５３号明細書
従来の磁気抵抗効果素子において、磁化固定層の構造は、反強磁性層／強磁性層の積層構造や、反強磁性層／強磁性層／非磁性層／強磁性層の積層構造を有していた。
即ち、強磁性層に対して反強磁性層を設けることにより、磁化固定層を構成する強磁性層の磁化の向きを固定していた。
即ち、強磁性層に対して反強磁性層を設けることにより、磁化固定層を構成する強磁性層の磁化の向きを固定していた。
ところで、記憶層（磁化自由層）と磁化固定層との間の中間層に絶縁層を用いて、スピン注入によって記憶層（磁化自由層）の磁化の向きを反転する記憶素子を形成するためには、素子部以外の領域を絶縁体で埋め込むか、素子部を覆う絶縁層の膜厚を厚くするか、いずれかの構成とする必要がある。
そのためには、磁気抵抗効果素子（中間層が絶縁層なのでＭＴＪ素子となる）をパターニングして、磁気抵抗効果素子を構成する積層膜のうち、素子部以外の領域をエッチングにより除去する必要がある。
そのためには、磁気抵抗効果素子（中間層が絶縁層なのでＭＴＪ素子となる）をパターニングして、磁気抵抗効果素子を構成する積層膜のうち、素子部以外の領域をエッチングにより除去する必要がある。
ところが、反強磁性層は、その反強磁性を充分に発揮させるために、他の層と比較して膜厚を厚くする必要があり、微細なパターンとなるように、エッチング加工することが難しい。
このようにエッチングが困難であると、記憶素子の製造が困難になる。
特に、メモリセルを小さくしてメモリを高集積化するために、記憶素子を微細化していくに従い、パターニングが困難になっていく。
このようにエッチングが困難であると、記憶素子の製造が困難になる。
特に、メモリセルを小さくしてメモリを高集積化するために、記憶素子を微細化していくに従い、パターニングが困難になっていく。
従来のＭＲＡＭでは、図７に示したように、バイパス線１１１を有するので、反強磁性層がバイパス線１１１を兼ねたり、バイパス線１１１の一部やバイパス線１１１と記憶素子とのコンタクト層として用いたりすることが可能である。
従って、ＭＴＪ素子をパターニング加工する際に反強磁性層をパターニング加工する必要はなく、バイパス線１１１を加工する際に反強磁性層の加工を行えばよく、大きな問題とならなかった。
従って、ＭＴＪ素子をパターニング加工する際に反強磁性層をパターニング加工する必要はなく、バイパス線１１１を加工する際に反強磁性層の加工を行えばよく、大きな問題とならなかった。
これに対して、スピン注入により磁化反転を行う記憶素子の場合は、図６に示したようにバイパス線がなく、バイパス構造を用いてない。
このような構造となっていることから、各メモリセルを電気的に分離するためには、反強磁性層もエッチングによりパターニング加工する必要が生じる。
このような構造となっていることから、各メモリセルを電気的に分離するためには、反強磁性層もエッチングによりパターニング加工する必要が生じる。
そこで、例えば、反強磁性層のみ加工が比較的容易である大きいパターンにパターニングすることも考えられる。
しかしながら、この場合はパターニング工程が煩雑になってしまう。
また、記憶層の上に磁化固定層を設けた構成や、記憶層の上下に磁化固定層を設けた構成では、記憶層の上層に反強磁性層があるため、反強磁性層の下の記憶層等を微細なパターンに加工することができない。
しかしながら、この場合はパターニング工程が煩雑になってしまう。
また、記憶層の上に磁化固定層を設けた構成や、記憶層の上下に磁化固定層を設けた構成では、記憶層の上層に反強磁性層があるため、反強磁性層の下の記憶層等を微細なパターンに加工することができない。
また、記憶素子の一部を反強磁性材料が構成していると、スピン注入効率が低下する傾向があることが認められた。
恐らくは、スピンポンピング効果によるものと推測されるが、現時点ではその理由は明らかではない。
恐らくは、スピンポンピング効果によるものと推測されるが、現時点ではその理由は明らかではない。
上述した問題の解決のため、本発明においては、微細化を図った場合でも容易にパターニング加工を行うことが可能であると共に、スピン注入効率を改善することができる構成の記憶素子、並びにこの記憶素子を有するメモリを提供するものである。
本発明の記憶素子は、情報を磁性体の磁化状態により保持する記憶層を有し、この記憶層に中間層を介して磁化固定層が設けられ、この磁化固定層が、非磁性層を介して積層された複数層の強磁性層から成り、この磁化固定層において、非磁性層を介して積層された各強磁性層の磁化の向きが互い違いになっており、非磁性層を介して複数層の強磁性層が積層された構造のみにより、強磁性層の磁化の向きが固定されており、積層方向に電流を流して、スピン偏極した電子を注入することにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われるものである。
本発明のメモリは、情報を磁性体の磁化状態により保持する記憶層を有する記憶素子と、互いに交差する２種類の配線とを備え、記憶素子は上記本発明の記憶素子の構成であり、２種類の配線の交点付近かつ２種類の配線の間に記憶素子が配置され、これら２種類の配線を通じて記憶素子に積層方向の電流が流れるものである。
本発明のメモリは、情報を磁性体の磁化状態により保持する記憶層を有する記憶素子と、互いに交差する２種類の配線とを備え、記憶素子は上記本発明の記憶素子の構成であり、２種類の配線の交点付近かつ２種類の配線の間に記憶素子が配置され、これら２種類の配線を通じて記憶素子に積層方向の電流が流れるものである。
上述の本発明の記憶素子の構成によれば、情報を磁性体の磁化状態により保持する記憶層を有し、この記憶層に中間層を介して磁化固定層が設けられており、積層方向に電流を流して、スピン偏極した電子を注入することにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われるので、積層方向に電流を流してスピン注入による情報の記録を行うことができる。
また、磁化固定層が非磁性層を介して積層された複数層の強磁性層から成り、この磁化固定層において非磁性層を介して積層された各強磁性層の磁化の向きが互い違いになっていることにより、磁化固定層が所謂積層フェリ構造を有しており、磁化の向きが互いに反対である各強磁性層からの磁束が、互いに打ち消される。これにより、磁化固定層により形成されその側面から漏れる磁界を小さくすることができ、磁化固定層から漏れる磁界による、記憶層に対する影響を低減することができる。
従って、記憶層の磁化の向きを反転させるために必要な電流量（閾値電流）を、両極性の電流において非対称性を抑えて、ほぼ対称に近づけることが可能になる。また、閾値電流のばらつきも抑制することができる。
さらに、磁化固定層が、非磁性層を介して複数層の強磁性層が積層された構造（積層フェリ構造）のみによって、強磁性層の磁化の向きが固定されていることにより、強磁性層の磁化の向きを固定するために一般的に用いられている、反強磁性層を必要としない。このため、記憶素子の構成を簡略化することができると共に、エッチングにより、記憶素子の積層膜を微細なパターンに加工することが可能になる。
また、磁化固定層が非磁性層を介して積層された複数層の強磁性層から成り、この磁化固定層において非磁性層を介して積層された各強磁性層の磁化の向きが互い違いになっていることにより、磁化固定層が所謂積層フェリ構造を有しており、磁化の向きが互いに反対である各強磁性層からの磁束が、互いに打ち消される。これにより、磁化固定層により形成されその側面から漏れる磁界を小さくすることができ、磁化固定層から漏れる磁界による、記憶層に対する影響を低減することができる。
従って、記憶層の磁化の向きを反転させるために必要な電流量（閾値電流）を、両極性の電流において非対称性を抑えて、ほぼ対称に近づけることが可能になる。また、閾値電流のばらつきも抑制することができる。
さらに、磁化固定層が、非磁性層を介して複数層の強磁性層が積層された構造（積層フェリ構造）のみによって、強磁性層の磁化の向きが固定されていることにより、強磁性層の磁化の向きを固定するために一般的に用いられている、反強磁性層を必要としない。このため、記憶素子の構成を簡略化することができると共に、エッチングにより、記憶素子の積層膜を微細なパターンに加工することが可能になる。
上述の本発明のメモリの構成によれば、情報を磁性体の磁化状態により保持する記憶層を有する記憶素子と、互いに交差する２種類の配線とを備え、記憶素子が上記本発明の記憶素子の構成であり、２種類の配線の交点付近かつ２種類の配線の間に記憶素子が配置され、これら２種類の配線を通じて記憶素子に積層方向の電流が流れるものであることにより、２種類の配線を通じて記憶素子の積層方向に電流を流してスピン注入による情報の記録を行うことができる。また、記憶素子を微細なパターンに加工することが可能であるため、記憶素子から成るメモリセルを微細化することが可能になると共に、メモリを容易に製造することが可能になる。
本発明の記憶素子は、情報を磁性体の磁化状態により保持する記憶層を有し、この記憶層の上下にそれぞれ中間層を介して磁化固定層が設けられ、磁化固定層がいずれも非磁性層を介して積層された複数層の強磁性層から成り、それぞれの磁化固定層において、非磁性層を介して積層された各強磁性層の磁化の向きが互い違いになっており、記憶層の上下の磁化固定層のうち、少なくとも記憶層の上の磁化固定層は、非磁性層を介して複数層の強磁性層が積層された構造のみにより、強磁性層の磁化の向きが固定されており、積層方向に電流を流して、スピン偏極した電子を注入することにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われるものである。
本発明のメモリは、情報を磁性体の磁化状態により保持する記憶層を有する記憶素子と、互いに交差する２種類の配線とを備え、記憶素子は上記本発明の記憶素子の構成であり、２種類の配線の交点付近かつ２種類の配線の間に記憶素子が配置され、これら２種類の配線を通じて記憶素子に積層方向の電流が流れるものである。
本発明のメモリは、情報を磁性体の磁化状態により保持する記憶層を有する記憶素子と、互いに交差する２種類の配線とを備え、記憶素子は上記本発明の記憶素子の構成であり、２種類の配線の交点付近かつ２種類の配線の間に記憶素子が配置され、これら２種類の配線を通じて記憶素子に積層方向の電流が流れるものである。
上述の本発明の記憶素子の構成によれば、情報を磁性体の磁化状態により保持する記憶層を有し、この記憶層の上下にそれぞれ中間層を介して磁化固定層が設けられており、積層方向に電流を流して、スピン偏極した電子を注入することにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われるので、積層方向に電流を流してスピン注入による情報の記録を行うことができる。
また、磁化固定層がいずれも非磁性層を介して積層された複数層の強磁性層から成り、それぞれの磁化固定層において非磁性層を介して積層された各強磁性層の磁化の向きが互い違いになっていることにより、磁化固定層が所謂積層フェリ構造を有しており、磁化の向きが互いに反対である各強磁性層からの磁束が、互いに打ち消される。これにより、磁化固定層により形成されその側面から漏れる磁界を小さくすることができ、磁化固定層から漏れる磁界による、記憶層に対する影響を低減することができる。
従って、記憶層の磁化の向きを反転させるために必要な電流量（閾値電流）を、両極性の電流において非対称性を抑えて、ほぼ対称に近づけることが可能になる。また、閾値電流のばらつきも抑制することができる。
さらに、記憶層の上下の磁化固定層のうち、少なくとも記憶層の上の磁化固定層が、非磁性層を介して複数層の強磁性層が積層された構造（積層フェリ構造）のみによって、強磁性層の磁化の向きが固定されていることにより、強磁性層の磁化の向きを固定するために一般的に用いられている、反強磁性層を必要としない。このため、記憶素子の構成を簡略化することができると共に、エッチングにより、記憶素子の積層膜を微細なパターンに加工することが可能になる。
また、磁化固定層がいずれも非磁性層を介して積層された複数層の強磁性層から成り、それぞれの磁化固定層において非磁性層を介して積層された各強磁性層の磁化の向きが互い違いになっていることにより、磁化固定層が所謂積層フェリ構造を有しており、磁化の向きが互いに反対である各強磁性層からの磁束が、互いに打ち消される。これにより、磁化固定層により形成されその側面から漏れる磁界を小さくすることができ、磁化固定層から漏れる磁界による、記憶層に対する影響を低減することができる。
従って、記憶層の磁化の向きを反転させるために必要な電流量（閾値電流）を、両極性の電流において非対称性を抑えて、ほぼ対称に近づけることが可能になる。また、閾値電流のばらつきも抑制することができる。
さらに、記憶層の上下の磁化固定層のうち、少なくとも記憶層の上の磁化固定層が、非磁性層を介して複数層の強磁性層が積層された構造（積層フェリ構造）のみによって、強磁性層の磁化の向きが固定されていることにより、強磁性層の磁化の向きを固定するために一般的に用いられている、反強磁性層を必要としない。このため、記憶素子の構成を簡略化することができると共に、エッチングにより、記憶素子の積層膜を微細なパターンに加工することが可能になる。
上述の本発明のメモリの構成によれば、情報を磁性体の磁化状態により保持する記憶層を有する記憶素子と、互いに交差する２種類の配線とを備え、記憶素子が上記本発明の記憶素子の構成であり、２種類の配線の交点付近かつ２種類の配線の間に記憶素子が配置され、これら２種類の配線を通じて記憶素子に積層方向の電流が流れるものであることにより、２種類の配線を通じて記憶素子の積層方向に電流を流してスピン注入による情報の記録を行うことができる。また、記憶素子を微細なパターンに加工することが可能であるため、記憶素子から成るメモリセルを微細化することが可能になると共に、メモリを容易に製造することが可能になる。
上述の本発明によれば、記憶層の磁化の向きを反転させるために必要となる電流量の、非対称性とばらつきとを抑制することができるため、情報の記録に必要な電流量を低減することができる。
これにより、記憶素子に対して電流を流して情報を記録する、動作領域を拡大することが可能になり、動作のマージンを広く確保し、記憶素子を安定して動作させることができる。
従って、安定して動作する信頼性の高いメモリを実現することができる。
また、メモリ全体の消費電力を低減することが可能になる。
これにより、記憶素子に対して電流を流して情報を記録する、動作領域を拡大することが可能になり、動作のマージンを広く確保し、記憶素子を安定して動作させることができる。
従って、安定して動作する信頼性の高いメモリを実現することができる。
また、メモリ全体の消費電力を低減することが可能になる。
さらに、本発明によれば、記憶素子を微細なパターンに加工することが可能になるため、メモリのメモリセルを構成する各記憶素子を微細化して、メモリの集積度を高めることが可能になる。
これにより、メモリを小型化することや、メモリの記憶容量を大きくすることが可能になる。
また、メモリを容易に製造することが可能になるため、製造歩留まりを向上することが可能になる。
これにより、メモリを小型化することや、メモリの記憶容量を大きくすることが可能になる。
また、メモリを容易に製造することが可能になるため、製造歩留まりを向上することが可能になる。
まず、本発明の具体的な実施の形態の説明に先立ち、本発明の概要について説明する。
本発明は、前述したスピン注入により、記憶素子の記憶層の磁化の向きを反転させて、情報の記録を行うものである。記憶層は、強磁性層等の磁性体により構成され、情報を磁性体の磁化状態（磁化の向き）により保持するものである。
本発明は、前述したスピン注入により、記憶素子の記憶層の磁化の向きを反転させて、情報の記録を行うものである。記憶層は、強磁性層等の磁性体により構成され、情報を磁性体の磁化状態（磁化の向き）により保持するものである。
スピン注入により磁性層の磁化の向きを反転させる基本的な動作は、巨大磁気抵抗効果素子（ＧＭＲ素子）もしくはトンネル磁気抵抗効果素子（ＭＴＪ素子）から成る記憶素子に対して、その膜面に垂直な方向に、ある閾値以上の電流を流すものである。このとき、電流の極性（向き）は、反転させる磁化の向きに依存する。
この閾値よりも絶対値が小さい電流を流した場合には、磁化反転を生じない。
この閾値よりも絶対値が小さい電流を流した場合には、磁化反転を生じない。
スピン注入によって、磁性層の磁化の向きを反転させるときに、必要となる電流の閾値Ｉｃは、現象論的に、下記数１により表される（例えば、F.J.Albert他著、Appl.Phys.Lett.,77,p.3809,2000年、等を参照）。
本発明では、式（１）で表されるように、電流の閾値が、磁性層の体積Ｖ、磁性層の飽和磁化Ｍｓ、実効的な磁気異方性の大きさを制御することにより、任意に設定することが可能であることを利用する。
そして、磁化状態により情報を保持することができる磁性層（記憶層）と、磁化の向きが固定された磁化固定層とを有する記憶素子を構成する。
そして、磁化状態により情報を保持することができる磁性層（記憶層）と、磁化の向きが固定された磁化固定層とを有する記憶素子を構成する。
記憶層の磁化状態を変化させる電流の閾値は、実際には、例えば記憶層の厚さが２ｎｍであり、平面パターンが１２０〜１３０ｎｍ×１００ｎｍの略楕円形の巨大磁気抵抗効果素子（ＧＭＲ素子）において、＋側の閾値＋Ｉｃ＝＋０．６ｍＡであり、−側の閾値−Ｉｃ＝−０．２ｍＡであり、その際の電流密度は約６×１０６Ａ・ｃｍ２である。これらは、上記の式（１）にほぼ一致する（屋上他著，日本応用磁気学会誌，Vol.28,No.2,p.149,2004年参照）。
一方、電流磁場により磁化反転を行う通常のＭＲＡＭでは、書き込み電流が数ｍＡ以上必要となる。
これに対して、スピン注入により磁化反転を行う場合には、上述のように、書き込み電流の閾値が充分に小さくなるため、集積回路の消費電力を低減させるために有効であることがわかる。
また、通常のＭＲＡＭで必要とされる、電流磁界発生用の配線（図７の１０５）が不要となるため、集積度においても通常のＭＲＡＭに比較して有利である。
これに対して、スピン注入により磁化反転を行う場合には、上述のように、書き込み電流の閾値が充分に小さくなるため、集積回路の消費電力を低減させるために有効であることがわかる。
また、通常のＭＲＡＭで必要とされる、電流磁界発生用の配線（図７の１０５）が不要となるため、集積度においても通常のＭＲＡＭに比較して有利である。
さらに、スピン注入により磁化反転を行う場合には、通常のＭＲＡＭと比較して、磁化固定層が要求される特性も異なってくる。
従来の磁気抵抗効果素子においては、前述したように、磁化固定層は、強磁性層に対して反強磁性層を設けることにより、強磁性層の磁化の向きを固定していた。
磁気ヘッドやＭＲＡＭにおいては、外部から磁界が加わるため、このような構成とすることにより、磁界の影響を受けることのない、強固な磁化固定層を形成することができるため、有利である。
これに対して、スピン注入によって記憶層の磁化の向きを反転させて情報の記録を行う記憶素子では、外部から磁界が加わることがないため、強固な磁化固定層を構成する必要がない。
従来の磁気抵抗効果素子においては、前述したように、磁化固定層は、強磁性層に対して反強磁性層を設けることにより、強磁性層の磁化の向きを固定していた。
磁気ヘッドやＭＲＡＭにおいては、外部から磁界が加わるため、このような構成とすることにより、磁界の影響を受けることのない、強固な磁化固定層を形成することができるため、有利である。
これに対して、スピン注入によって記憶層の磁化の向きを反転させて情報の記録を行う記憶素子では、外部から磁界が加わることがないため、強固な磁化固定層を構成する必要がない。
ところで、例えば記憶層と磁化固定層から成る記憶素子において、複数層の強磁性層が非磁性層を介して積層された積層フェリ構造によって磁化固定層を構成した場合には、磁化固定層の各強磁性層の磁化の向きが上下に互い違いになる。これにより、磁化の向きが反対の上下の強磁性層からの磁束が互いに相殺されるため、記憶層が受ける漏れ磁束の大きさは、磁化固定層を構成する複数層の強磁性層の飽和磁化Ｍｓと膜厚ｔとの積の差になる。なお、厳密には、各強磁性層から記憶層に加わる磁界の大きさが記憶層からの距離に反比例するので、記憶層からの距離の影響もあるが、概ね飽和磁化Ｍｓと膜厚ｔとの積の差になると考えてよい。
即ち、磁化固定層を構成し、互いに反対の磁化方向を向いた強磁性層のＭｓ・ｔを合わせることにより、磁化固定層から記憶層が受ける漏れ磁界をなくすことができる。
即ち、磁化固定層を構成し、互いに反対の磁化方向を向いた強磁性層のＭｓ・ｔを合わせることにより、磁化固定層から記憶層が受ける漏れ磁界をなくすことができる。
これに対して、磁化固定層を単層の強磁性層により構成した場合には、強磁性層からの磁束が相殺されないため、磁化固定層からの漏れ磁束が非常に大きくなる。例えば前述のＭＲＡＭにおいて磁化固定層を単層の強磁性層により構成し、外部磁界の印加により記憶層の磁化の向きを反転させて抵抗―磁界曲線を求めると、得られる曲線は外部磁界ゼロの原点に対して非対称になる。
同様のことが、スピン注入を用いた記憶素子においては、記憶層の磁化の向きを反転させるために必要となる電流値の非対称性として、現れることになる。
同様のことが、スピン注入を用いた記憶素子においては、記憶層の磁化の向きを反転させるために必要となる電流値の非対称性として、現れることになる。
このように磁化の向きを反転させるために必要となる電流値（反転電流値）の非対称性を有する場合には、ずれている分だけ余分に電流を流さないといけないことになる。
しかしながら、スピン注入による磁化反転を利用する構成のメモリにおいては、記憶素子に流す電流によりスピン注入を行って、記憶層の磁化の向きを反転させる必要がある。
そして、このように記憶素子に直接電流を流して情報の書き込み（記録）を行うことから、書き込みを行うメモリセルを選択するために、記憶素子を選択トランジスタと接続してメモリセルを構成する。この場合、記憶素子に流れる電流は、選択トランジスタに流すことが可能な電流（選択トランジスタの飽和電流）の大きさに制限される。
そのため、反転電流値の非対称性が大きいと、反転電流値の大きい方の極性の電流では、選択トランジスタの飽和電流よりも反転電流値が大きくなってしまい、記憶層の磁化の向きを反転させることができなくなることから、スピン注入により磁化反転動作を行うことができなくなる。
従って、スピン注入を用いた記憶素子においては、正負両極性における記憶層の反転電流値が、電流ゼロに対してほぼ対称であることが望まれる。
しかしながら、スピン注入による磁化反転を利用する構成のメモリにおいては、記憶素子に流す電流によりスピン注入を行って、記憶層の磁化の向きを反転させる必要がある。
そして、このように記憶素子に直接電流を流して情報の書き込み（記録）を行うことから、書き込みを行うメモリセルを選択するために、記憶素子を選択トランジスタと接続してメモリセルを構成する。この場合、記憶素子に流れる電流は、選択トランジスタに流すことが可能な電流（選択トランジスタの飽和電流）の大きさに制限される。
そのため、反転電流値の非対称性が大きいと、反転電流値の大きい方の極性の電流では、選択トランジスタの飽和電流よりも反転電流値が大きくなってしまい、記憶層の磁化の向きを反転させることができなくなることから、スピン注入により磁化反転動作を行うことができなくなる。
従って、スピン注入を用いた記憶素子においては、正負両極性における記憶層の反転電流値が、電流ゼロに対してほぼ対称であることが望まれる。
そして、前述したように、スピン注入を用いた記憶素子において、磁化固定層を積層フェリ構造とすることにより、磁化固定層から記憶層に加わる漏れ磁束を非常に小さくすることが可能であることから、正負両極性における記憶層の反転電流値の非対称性を小さくして、電流ゼロに対してほぼ対称にすることが可能になる。
また、記憶層に対して、上下にそれぞれ磁化固定層を設けて、さらに上下の磁化固定層の磁化の向きを反対向きとした構成とすることにより、前記特許文献２に示されているように、スピン注入効率を向上して、スピン注入時の電流を低減することができる。
さらに、スピン注入効率を向上させるために、種々の検討を行った結果、一般的に磁化固定層に用いられている反強磁性層を使用しないで、磁化固定層を構成することにより、スピン注入効率を向上させることが可能になることを見出した。
現時点で、その理由は定かではないが、反強磁性材料を除くことにより、スピンポンピング効果が抑制されたのではないかと推測される。
現時点で、その理由は定かではないが、反強磁性材料を除くことにより、スピンポンピング効果が抑制されたのではないかと推測される。
このように反強磁性層を使用しない場合には、磁化固定層の強磁性層の磁化の向きをどのようにして固定するかが課題となる。
例えば、記憶素子をメモリセル毎にパターニング加工する際に、磁化固定層はパターニングせず側面が露出されないのであれば、磁化固定層を構成する強磁性層の膜厚を増やせば保磁力が大きくなるため、強磁性層の磁化の向きを固定することができる。このとき、強磁性層の膜厚は、５ｎｍ〜１００ｎｍが適当な範囲である。
しかしながら、記憶素子を実用的なメモリとして用いるためには、高容量化のために、記憶素子を微細化し、隣接するメモリセルの間隔を狭くすることが必要となる。このように、記憶素子を微細化し、メモリセルの間隔を狭くするためには、記憶素子を構成する積層膜全体をエッチングにより微細なパターンに加工する必要がある。
そして、磁化固定層を構成する強磁性層の膜厚を厚くした場合には、エッチングにより微細なパターンに加工することが困難になるため、膜厚の厚い強磁性層により磁化固定層を構成することは難しいと考えられる。
例えば、記憶素子をメモリセル毎にパターニング加工する際に、磁化固定層はパターニングせず側面が露出されないのであれば、磁化固定層を構成する強磁性層の膜厚を増やせば保磁力が大きくなるため、強磁性層の磁化の向きを固定することができる。このとき、強磁性層の膜厚は、５ｎｍ〜１００ｎｍが適当な範囲である。
しかしながら、記憶素子を実用的なメモリとして用いるためには、高容量化のために、記憶素子を微細化し、隣接するメモリセルの間隔を狭くすることが必要となる。このように、記憶素子を微細化し、メモリセルの間隔を狭くするためには、記憶素子を構成する積層膜全体をエッチングにより微細なパターンに加工する必要がある。
そして、磁化固定層を構成する強磁性層の膜厚を厚くした場合には、エッチングにより微細なパターンに加工することが困難になるため、膜厚の厚い強磁性層により磁化固定層を構成することは難しいと考えられる。
この問題に対して、非磁性層を介して複数層の強磁性層を積層して、反強磁性結合させることによって、磁化固定層を構成することにより、磁化固定層の磁化量を増やすと共に、磁化固定層から記憶層に磁束が漏れないようにする。
このように構成した場合、積層する強磁性層の層数を増やすことにより、磁化固定層の磁化量を増やすことができる。
このように構成した場合、積層する強磁性層の層数を増やすことにより、磁化固定層の磁化量を増やすことができる。
そこで、本発明では、記憶層に対して中間層を介して磁化固定層を設け、磁化固定層が積層フェリ構造を有し、磁化固定層内で各強磁性層からの磁束が相殺される関係にある構成とする。さらに、磁化固定層が、反強磁性層を用いないで、積層フェリ構造のみによって強磁性層の磁化の向きが固定された構成とする。
これにより、磁化固定層が積層フェリ構造であり、磁化固定層内で各強磁性層からの磁束が相殺される関係にあるため、磁化固定層から記憶層に加わる漏れ磁界が非常に小さくなる。そして、漏れ磁界が非常に小さくなることから、正負両極性の反転電流値の非対称性を小さくすることができる。
さらに、磁化固定層が、反強磁性層を用いないで、積層フェリ構造のみによって強磁性層の磁化の向きが固定されているため、エッチングによる微細パターンの形成が困難である反強磁性層がなく、微細パターンを形成することが容易になる。
これにより、磁化固定層が積層フェリ構造であり、磁化固定層内で各強磁性層からの磁束が相殺される関係にあるため、磁化固定層から記憶層に加わる漏れ磁界が非常に小さくなる。そして、漏れ磁界が非常に小さくなることから、正負両極性の反転電流値の非対称性を小さくすることができる。
さらに、磁化固定層が、反強磁性層を用いないで、積層フェリ構造のみによって強磁性層の磁化の向きが固定されているため、エッチングによる微細パターンの形成が困難である反強磁性層がなく、微細パターンを形成することが容易になる。
また、他の本発明では、記憶層の上下に磁化固定層を設け、上下の磁化固定層が共に、積層フェリ構造を有し、それぞれの磁化固定層内で各強磁性層からの磁束が相殺される関係にある構成とする。さらに、少なくとも記憶層の上の磁化固定層が、より好ましくは記憶層の上下の磁化固定層が共に、反強磁性層を用いないで、積層フェリ構造のみによって強磁性層の磁化の向きが固定された構成とする。
これにより、上下の磁化固定層がいずれも積層フェリ構造であり、それぞれの積層フェリ構造の磁化固定層内で各強磁性層からの磁束が相殺される関係にあるため、いずれの磁化固定層からも記憶層に加わる漏れ磁界が非常に小さくなる。そして、漏れ磁界が非常に小さくなることから、正負両極性の反転電流値の非対称性を小さくすることができる。
さらに、少なくとも記憶層の上の磁化固定層が、反強磁性層を用いないで、積層フェリ構造のみによって強磁性層の磁化の向きが固定されているため、エッチングによる微細パターンの形成が困難である反強磁性層が記憶層の上層になく、記憶層等の各層について微細パターンを形成することが容易になる。
これにより、上下の磁化固定層がいずれも積層フェリ構造であり、それぞれの積層フェリ構造の磁化固定層内で各強磁性層からの磁束が相殺される関係にあるため、いずれの磁化固定層からも記憶層に加わる漏れ磁界が非常に小さくなる。そして、漏れ磁界が非常に小さくなることから、正負両極性の反転電流値の非対称性を小さくすることができる。
さらに、少なくとも記憶層の上の磁化固定層が、反強磁性層を用いないで、積層フェリ構造のみによって強磁性層の磁化の向きが固定されているため、エッチングによる微細パターンの形成が困難である反強磁性層が記憶層の上層になく、記憶層等の各層について微細パターンを形成することが容易になる。
さらにこの構成において、上下２つの磁化固定層の、それぞれ記憶層に最も近い強磁性層の磁化の向きが、互いに反平行の関係になっている構成とすることにより、スピン注入効率を向上して、スピン注入時の電流を低減することができる。
さらにまた、記憶層の上下の磁化固定層がいずれも反強磁性層を用いないで、積層フェリ構造のみによって強磁性層の磁化の向きが固定されている構成のように、記憶素子が反強磁性材料を全く含まない場合には、比較的耐熱性の低い反強磁性材料がないことから、記憶素子の耐熱性を向上することができる。
これにより、記憶素子を製造する際の工程の温度を上げることが可能になり、例えば、ＭＯＳトランジスタの製造プロセス温度でも、記憶素子が影響を受けることがなくなることから、ＭＯＳトランジスタを選択トランジスタや周辺回路に用いて、記憶素子とＭＯＳトランジスタとを同一半導体基板に形成した構成のメモリを、容易に歩留まり良く製造することが可能になる。
これにより、記憶素子を製造する際の工程の温度を上げることが可能になり、例えば、ＭＯＳトランジスタの製造プロセス温度でも、記憶素子が影響を受けることがなくなることから、ＭＯＳトランジスタを選択トランジスタや周辺回路に用いて、記憶素子とＭＯＳトランジスタとを同一半導体基板に形成した構成のメモリを、容易に歩留まり良く製造することが可能になる。
また、本発明の記憶素子の構成において、それぞれの磁化固定層における、磁化の向きが互いに反対である各強磁性層の飽和磁化と膜厚との積の和が、ほぼ等しい関係を有している構成とすることも可能である。
このように構成したときには、磁化の向きが互いに反対である各強磁性層の飽和磁化と膜厚との積の和がほぼ等しいので、磁化の向きが互いに反対である各強磁性層からの磁束が相殺される。即ち、磁化固定層全体の合成磁化がほぼゼロになる。
これにより、磁化固定層により形成される磁界が、磁化固定層側面からほとんど外部に漏れなくなり、記憶層に影響を与えなくなる。
従って、記憶層の磁化の向きを反転させるために必要な電流量を、両極性の電流においてほぼ対称とすることが可能になる。
このように構成したときには、磁化の向きが互いに反対である各強磁性層の飽和磁化と膜厚との積の和がほぼ等しいので、磁化の向きが互いに反対である各強磁性層からの磁束が相殺される。即ち、磁化固定層全体の合成磁化がほぼゼロになる。
これにより、磁化固定層により形成される磁界が、磁化固定層側面からほとんど外部に漏れなくなり、記憶層に影響を与えなくなる。
従って、記憶層の磁化の向きを反転させるために必要な電流量を、両極性の電流においてほぼ対称とすることが可能になる。
また、本発明の記憶素子の構成において、磁化固定層の強磁性層の組み合わせを種々検討し、漏れ磁界を調整する試行錯誤を行った結果、各磁化固定層からの漏れ磁界の大きさが１５［Ｏｅ］以上の場合には、記憶素子の外周近傍に局所的な磁場分布が形成され、同一の記憶素子を繰り返し測定した場合でも反転電流のばらつきσ（標準偏差）が２０％以上になる。
一方、各磁化固定層からの漏れ磁界の大きさを１５［Ｏｅ］以下にすると、反転電流のばらつきは抑制される。従って、各磁化固定層からの漏れ磁界が１５［Ｏｅ］以下になるように、磁化固定層の膜構成を設定することが望ましい。
一方、各磁化固定層からの漏れ磁界の大きさを１５［Ｏｅ］以下にすると、反転電流のばらつきは抑制される。従って、各磁化固定層からの漏れ磁界が１５［Ｏｅ］以下になるように、磁化固定層の膜構成を設定することが望ましい。
また、記憶層の磁化の向きを、小さい電流で容易に反転できるように、記憶素子を小さくすることが望ましい。
従って、好ましくは、記憶素子の面積を０．０４μｍ２以下とする。
従って、好ましくは、記憶素子の面積を０．０４μｍ２以下とする。
なお、磁化固定層からの漏れ磁界の大きさは、記憶層とその一方に磁化固定層を設けた磁気抵抗効果素子（ＧＭＲ素子やＭＴＪ素子）を、サイズを異ならせて複数個作製し、各磁気抵抗効果素子について、印加する外部磁場の大きさを変化させて抵抗を測定して、得られる磁場−抵抗曲線における、外部磁界ゼロの原点からのずれ量から見積もることができる。
磁場−抵抗曲線の原点からのずれ量は、漏れ磁界とネール磁界（膜面ラフネスにより微視的磁極が形成されて、発生する面内磁界）との和で示されるので、サイズの異なる複数個の磁気抵抗効果素子を作製してそれぞれの測定を行うことにより、無限大サイズでのずれ量を外挿することができる。この無限大サイズでのずれ量がネール磁界に相当するので、その分を差し引き、磁化固定層から情報記録層への漏れ磁界を求めることができる。
通常、ネール磁界は３［Ｏｅ］以下程度である。
磁場−抵抗曲線の原点からのずれ量は、漏れ磁界とネール磁界（膜面ラフネスにより微視的磁極が形成されて、発生する面内磁界）との和で示されるので、サイズの異なる複数個の磁気抵抗効果素子を作製してそれぞれの測定を行うことにより、無限大サイズでのずれ量を外挿することができる。この無限大サイズでのずれ量がネール磁界に相当するので、その分を差し引き、磁化固定層から情報記録層への漏れ磁界を求めることができる。
通常、ネール磁界は３［Ｏｅ］以下程度である。
続いて、本発明の実施の形態を説明する。
本発明の一実施の形態として、メモリの概略構成図（斜視図）を図１に示す。
このメモリは、互いに直交する２種類のアドレス配線（例えばワード線とビット線）の交点付近に、磁化状態で情報を保持することができる記憶素子が配置されて成る。
即ち、シリコン基板等の半導体基体１０の素子分離層２により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域８、ソース領域７、並びにゲート電極１が、それぞれ形成されている。このうち、ゲート電極１は、図中前後方向に延びる一方のアドレス配線（例えばワード線）を兼ねている。
ドレイン領域８は、図中左右の選択用トランジスタに共通して形成されており、このドレイン領域８には、配線９が接続されている。
本発明の一実施の形態として、メモリの概略構成図（斜視図）を図１に示す。
このメモリは、互いに直交する２種類のアドレス配線（例えばワード線とビット線）の交点付近に、磁化状態で情報を保持することができる記憶素子が配置されて成る。
即ち、シリコン基板等の半導体基体１０の素子分離層２により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域８、ソース領域７、並びにゲート電極１が、それぞれ形成されている。このうち、ゲート電極１は、図中前後方向に延びる一方のアドレス配線（例えばワード線）を兼ねている。
ドレイン領域８は、図中左右の選択用トランジスタに共通して形成されており、このドレイン領域８には、配線９が接続されている。
そして、ソース領域７と、上方に配置された、図中左右方向に延びる他方のアドレス配線（例えばビット線）６との間に、記憶素子３が配置されている。この記憶素子３は、スピン注入により磁化の向きが反転する強磁性層から成る記憶層を有する。
また、この記憶素子３は、２種類のアドレス配線１，６の交点付近に配置されている。
この記憶素子３は、ビット線６と、ソース領域７とに、それぞれ上下のコンタクト層４を介して接続されている。
これにより、２種類のアドレス配線１，６を通じて、記憶素子３に上下方向の電流を流して、スピン注入により記憶層の磁化の向きを反転させることができる。
また、この記憶素子３は、２種類のアドレス配線１，６の交点付近に配置されている。
この記憶素子３は、ビット線６と、ソース領域７とに、それぞれ上下のコンタクト層４を介して接続されている。
これにより、２種類のアドレス配線１，６を通じて、記憶素子３に上下方向の電流を流して、スピン注入により記憶層の磁化の向きを反転させることができる。
また、本実施の形態のメモリの記憶素子３の断面図を図２に示す。
図２に示すように、この記憶素子３は、スピン注入により磁化Ｍ１の向きが反転する記憶層１７に対して、下層に第１の磁化固定層３１を設け、上層に第２の磁化固定層３２を設けている。即ち、記憶層１７に対して、上下２つの磁化固定層３１，３２を設けた構成である。
記憶層１７と下層の第１の磁化固定層３１との間には、トンネルバリア層（トンネル絶縁層）となる絶縁層１６が設けられ、記憶層１７と第１の磁化固定層３１とにより、ＭＴＪ素子が構成されている。
記憶層１７と上層の第２の磁化固定層３２との間には、トンネルバリア層（トンネル絶縁層）となる絶縁層１８が設けられ、記憶層１７と第２の磁化固定層３２とにより、ＭＴＪ素子が構成されている。
図２に示すように、この記憶素子３は、スピン注入により磁化Ｍ１の向きが反転する記憶層１７に対して、下層に第１の磁化固定層３１を設け、上層に第２の磁化固定層３２を設けている。即ち、記憶層１７に対して、上下２つの磁化固定層３１，３２を設けた構成である。
記憶層１７と下層の第１の磁化固定層３１との間には、トンネルバリア層（トンネル絶縁層）となる絶縁層１６が設けられ、記憶層１７と第１の磁化固定層３１とにより、ＭＴＪ素子が構成されている。
記憶層１７と上層の第２の磁化固定層３２との間には、トンネルバリア層（トンネル絶縁層）となる絶縁層１８が設けられ、記憶層１７と第２の磁化固定層３２とにより、ＭＴＪ素子が構成されている。
また、反強磁性層１２の下には下地層１１が形成され、磁化固定層３２の上にはキャップ層２２が形成されている。
本実施の形態においては、特に、記憶素子３の第１の磁化固定層３１及び第２の磁化固定層３２が、いずれも積層フェリ構造となっている。
具体的には、第１の磁化固定層３１は、２層の強磁性層１３，１５が、非磁性層１４を介して積層されて反強磁性結合した構成であり、第２の磁化固定層３２は、２層の強磁性層１９，２１が、非磁性層２０を介して積層されて反強磁性結合した構成である。
具体的には、第１の磁化固定層３１は、２層の強磁性層１３，１５が、非磁性層１４を介して積層されて反強磁性結合した構成であり、第２の磁化固定層３２は、２層の強磁性層１９，２１が、非磁性層２０を介して積層されて反強磁性結合した構成である。
磁化固定層３１，３２を構成する各強磁性層１３，１５，１９，２１からの漏れ磁束の大きさは、それぞれの強磁性層１３，１５，１９，２１の飽和磁化と膜厚との積に比例する。
そして、第１の磁化固定層３１の各強磁性層１３，１５が積層フェリ構造となっているため、強磁性層１３の磁化Ｍ１３が右向き、強磁性層１５の磁化Ｍ１５が左向きとなっており、互いに反対向きになっている。
これにより、第１の磁化固定層３１の各強磁性層１３，１５から漏れる磁束が、互いに打ち消し合う。
そして、第１の磁化固定層３１の各強磁性層１３，１５が積層フェリ構造となっているため、強磁性層１３の磁化Ｍ１３が右向き、強磁性層１５の磁化Ｍ１５が左向きとなっており、互いに反対向きになっている。
これにより、第１の磁化固定層３１の各強磁性層１３，１５から漏れる磁束が、互いに打ち消し合う。
同様に、第２の磁化固定層３２の各強磁性層１９，２１が積層フェリ構造となっているため、強磁性層１９の磁化Ｍ１９が右向き、強磁性層２１の磁化Ｍ２１が左向きとなっており、互いに反対向きになっている。
これにより、第２の磁化固定層３２の各強磁性層１９，２１から漏れる磁束が、互いに打ち消し合う。
これにより、第２の磁化固定層３２の各強磁性層１９，２１から漏れる磁束が、互いに打ち消し合う。
また、第１の磁化固定層３１内及び第２の磁化固定層３２内の、それぞれの各強磁性層からの磁束が相殺される関係にある。
具体的には、第１の磁化固定層３１及び第２の磁化固定層３２のそれぞれにおいて、合成磁化がほぼゼロとなるように、互いに磁化が反対の向きの強磁性層の飽和磁化と膜厚との積の和が等しいこと、即ち以下の関係が成り立つことが望ましい。
Ｍｓ１３・ｔ１３＝Ｍｓ１５・ｔ１５
Ｍｓ１９・ｔ１９＝Ｍｓ２１・ｔ２１
（ただし、Ｍｓ１３，Ｍｓ１５，Ｍｓ１９，Ｍｓ２１は、それぞれ強磁性層１３，１５，１９，２１の飽和磁化であり、ｔ１３，ｔ１５，ｔ１９，ｔ２１は、それぞれ強磁性層１３，１５，１９，２１の膜厚である。）
具体的には、第１の磁化固定層３１及び第２の磁化固定層３２のそれぞれにおいて、合成磁化がほぼゼロとなるように、互いに磁化が反対の向きの強磁性層の飽和磁化と膜厚との積の和が等しいこと、即ち以下の関係が成り立つことが望ましい。
Ｍｓ１３・ｔ１３＝Ｍｓ１５・ｔ１５
Ｍｓ１９・ｔ１９＝Ｍｓ２１・ｔ２１
（ただし、Ｍｓ１３，Ｍｓ１５，Ｍｓ１９，Ｍｓ２１は、それぞれ強磁性層１３，１５，１９，２１の飽和磁化であり、ｔ１３，ｔ１５，ｔ１９，ｔ２１は、それぞれ強磁性層１３，１５，１９，２１の膜厚である。）
そして、磁化固定層３１，３２を構成する各強磁性層１３，１５，１９，２１の素子断面から磁束が漏れて、記憶層１７に磁界が加わるが、上述のようにそれぞれの磁化固定層３１，３２で各強磁性層から漏れる磁束が、磁化の向きが反対の強磁性層で打ち消し合い互いに相殺されるため、記憶層１７に加わる磁界の大きさを、ゼロもしくは非常に小さくすることができる。
さらに、本実施の形態においては、第１の磁化固定層３１のうち記憶層１７に最も近い強磁性層１５の磁化Ｍ１５が左向きであり、第２の磁化固定層３２のうち記憶層１７に最も近い強磁性層１９の磁化Ｍ１９が右向きであり、これらが互いに反対の向きになっている。
このように記憶層１７を挟む磁化固定層３１，３２において、それぞれ記憶層１７に最も近い強磁性層１５，１９の磁化Ｍ１５，Ｍ１９が互いに反対の向きになっていることにより、スピン注入効率を増大させることができるため、スピン注入により記憶層１７の磁化Ｍ１の向きを反転させるために必要な電流量を低減することができる。
このように記憶層１７を挟む磁化固定層３１，３２において、それぞれ記憶層１７に最も近い強磁性層１５，１９の磁化Ｍ１５，Ｍ１９が互いに反対の向きになっていることにより、スピン注入効率を増大させることができるため、スピン注入により記憶層１７の磁化Ｍ１の向きを反転させるために必要な電流量を低減することができる。
さらにまた、本実施の形態においては、記憶層１７の下層の第１の磁化固定層３１の下には反強磁性層１２が設けられて、この反強磁性層１２により第１の磁化固定層３１の磁化の向きが固定されているが、記憶層１７の上層の第２の磁化固定層３２には反強磁性層が設けられていない。即ち、第２の磁化固定層３２では、積層フェリ構造のみにより、磁化の向きが固定された構成となっている。
このように、記憶層１７の上層の第２の磁化固定層３２には反強磁性層を用いていないので、記憶層１７等の各層をエッチングにより微細なパターンに加工することが容易にできる。また、第２の磁化固定層３２にも反強磁性層を設けた構成（図８参照）と比較して、反強磁性材料によるスピン注入効率の低下を抑制することができる。
このように、記憶層１７の上層の第２の磁化固定層３２には反強磁性層を用いていないので、記憶層１７等の各層をエッチングにより微細なパターンに加工することが容易にできる。また、第２の磁化固定層３２にも反強磁性層を設けた構成（図８参照）と比較して、反強磁性材料によるスピン注入効率の低下を抑制することができる。
記憶層１７の材料としては、特に限定はないが、鉄、ニッケル、コバルトの１種もしくは２種以上からなる合金材料を用いることができる。さらにＮｂ，Ｚｒ等の遷移金属元素やＢ等の軽元素を含有させることもできる。また、例えばＣｏＦｅ／ＮｉＦｅ／ＣｏＦｅの積層膜といったように、材料が異なる複数の膜を直接（非磁性層を介さずに）積層して、記憶層１７を構成してもよい。
磁化固定層３１，３２の強磁性層１３，１５，１９，２１の材料としては、特に限定はないが、鉄、ニッケル、コバルトの１種もしくは２種以上からなる合金材料を用いることができる。さらにＮｂ，Ｚｒ等の遷移金属元素やＢ等の軽元素を含有させることもできる。
磁化固定層３１，３２の積層フェリを構成する非磁性層１４，２０の材料としては、ルテニウム、銅、クロム、金、銀等が使用できる。非磁性層１４，２０の膜厚は、材料によって変動するが、好ましくは、ほぼ０．５ｎｍから２．５ｎｍの範囲で使用する。
磁化固定層３１，３２の積層フェリを構成する非磁性層１４，２０の材料としては、ルテニウム、銅、クロム、金、銀等が使用できる。非磁性層１４，２０の膜厚は、材料によって変動するが、好ましくは、ほぼ０．５ｎｍから２．５ｎｍの範囲で使用する。
磁化固定層３１，３２の強磁性層１３，１５，１９，２１の飽和磁化Ｍｓの値は、一般に、４００ｅｍｕ／ｃｃ以上２０００ｅｍｕ／ｃｃ以下の範囲が適当である。
磁化固定層の強磁性層１３，１５，１９、２１の膜厚ｔ１３，ｔ１５，ｔ１９、ｔ２１は、１ｎｍ以上５ｎｍ以下が適当である。
磁化固定層の強磁性層１３，１５，１９、２１の膜厚ｔ１３，ｔ１５，ｔ１９、ｔ２１は、１ｎｍ以上５ｎｍ以下が適当である。
また、第１の磁化固定層３１及び第２の磁化固定層３２から記憶層１７への漏れ磁界が各々１５［Ｏｅ］以下になるように、磁化固定層３１，３２の各層の材料・膜厚を選定することが望ましい。
本実施の形態の記憶素子３は、下地層１１からキャップ層２２までを真空装置内で連続的に形成して、その後エッチング等の加工により記憶素子３のパターンを形成することにより、製造することができる。
上述の本実施の形態によれば、記憶素子３の記憶層１７に対して、下層に第１の磁化固定層３１が設けられ、上層に第２の磁化固定層３２が設けられ、第１の磁化固定層３１が２層の強磁性層１３，１５から成る積層フェリ構造となっており、第２の磁化固定層３２が２層の強磁性層１９，２１から成る積層フェリ構造となっているため、磁化固定層３１，３２を構成する強磁性層の磁化の向きが、上下の強磁性層で互い違いになっている。これにより、磁化固定層３１，３２を構成する各強磁性層から漏れる磁束が互いに打ち消し合う。
さらに、第１の磁化固定層３１内及び第２の磁化固定層３２内の、それぞれの各強磁性層からの磁束が相殺される関係にあることにより、各磁化固定層３１，３２から記憶層１７に加わる磁束の大きさを小さくすることができ、ゼロもしくは非常に小さくすることも可能である。
さらに、第１の磁化固定層３１内及び第２の磁化固定層３２内の、それぞれの各強磁性層からの磁束が相殺される関係にあることにより、各磁化固定層３１，３２から記憶層１７に加わる磁束の大きさを小さくすることができ、ゼロもしくは非常に小さくすることも可能である。
従って、記憶層１７に及ぶ磁界の影響を低減させることができるため、記憶層１７の磁化Ｍ１の向きを反転させる際に必要な電流量（閾値電流）を、電流の両極性で対称にする（絶対値を等しくする）ことが可能になり、また電流量のばらつきも低減することが可能になる。
さらに、本実施の形態では、反強磁性層を設けないで、積層フェリ構造のみにより、記憶層１７の上方の第２の磁化固定層３２の強磁性層１９，２１の磁化Ｍ１９，Ｍ２１の向きを固定していることにより、記憶層１７等の各層をエッチングにより微細なパターンに加工することが容易にできる。また、第２の磁化固定層３２にも反強磁性層を設けた構成（図８参照）と比較して、反強磁性材料によるスピン注入効率の低下を抑制することができるため、記憶層１７の磁化Ｍ１の向きを反転させる際に必要な電流量（閾値電流）を低減することができる。
これにより、記憶素子３に対して電流を流して情報を記録する、動作領域を拡大することが可能になり、動作のマージンを広く確保し、記憶素子３を安定して動作させることができる。
従って、安定して動作する信頼性の高いメモリを実現することができる。
従って、安定して動作する信頼性の高いメモリを実現することができる。
そして、記憶素子３を微細なパターンに加工することが可能になるため、メモリのメモリセルを構成する各記憶素子３を微細化して、メモリの集積度を高めることが可能になる。
これにより、メモリを小型化することや、メモリの記憶容量を大きくすることが可能になる。
また、メモリを容易に製造することが可能になるため、製造歩留まりを向上することが可能になる。
これにより、メモリを小型化することや、メモリの記憶容量を大きくすることが可能になる。
また、メモリを容易に製造することが可能になるため、製造歩留まりを向上することが可能になる。
また、本実施の形態によれば、記憶素子３の記憶層１７を挟む磁化固定層３１，３２において、それぞれ記憶層１７に最も近い強磁性層１５，１９の磁化Ｍ１５，Ｍ１９が互いに反対の向きになっていることにより、スピン注入効率を増大させることができる。これにより、スピン注入によって記憶層１７の磁化Ｍ１の向きを反転させるために必要な電流量を、低減することができる。
従って、記憶素子３を備えたメモリにおいて、消費電力を低減することができる。
従って、記憶素子３を備えたメモリにおいて、消費電力を低減することができる。
次に、本発明の他の実施の形態として、メモリを構成する記憶素子の断面図を図３に示す。
この記憶素子３０は、記憶層１７の下層の第１の磁化固定層３１においても、反強磁性層を設けないで積層フェリ構造のみにより磁化の向きを固定した構成となっている。
具体的には、下地層１１上に直接、第１の磁化固定層３１（１３，１４，１５）が形成されている。
この記憶素子３０は、記憶層１７の下層の第１の磁化固定層３１においても、反強磁性層を設けないで積層フェリ構造のみにより磁化の向きを固定した構成となっている。
具体的には、下地層１１上に直接、第１の磁化固定層３１（１３，１４，１５）が形成されている。
このように、記憶層１７の下層の第１の磁化固定層３１においても、反強磁性層を用いていないので、記憶素子３０全体をエッチングにより微細なパターンに加工することが容易にできる。
また、反強磁性材料によるスピン注入効率の低下がなく、スピン注入効率を向上することができる。
また、反強磁性材料によるスピン注入効率の低下がなく、スピン注入効率を向上することができる。
その他の構成は、図２に示した記憶素子３と同様であるので、同一符号を付して重複説明を省略する。
また、本実施の形態の記憶素子３０を用いて、図１に示したメモリと同様の構成のメモリを構成することができる。
即ち、記憶素子３０を２種類のアドレス配線の交点付近に配置してメモリを構成し、２種類のアドレス配線を通じて記憶素子３０に上下方向（積層方向）の電流を流して、スピン注入により記憶層１７の磁化Ｍ１の向きを反転させて、記憶素子３０に情報の記録を行うことができる。
即ち、記憶素子３０を２種類のアドレス配線の交点付近に配置してメモリを構成し、２種類のアドレス配線を通じて記憶素子３０に上下方向（積層方向）の電流を流して、スピン注入により記憶層１７の磁化Ｍ１の向きを反転させて、記憶素子３０に情報の記録を行うことができる。
上述の本実施の形態によれば、記憶素子３０の記憶層１７に対して、下層に第１の磁化固定層３１が設けられ、上層に第２の磁化固定層３２が設けられ、磁化固定層３１，３２を構成する強磁性層の磁化の向きが、上下の強磁性層で互い違いになっている。これにより、磁化固定層３１，３２を構成する各強磁性層から漏れる磁束が互いに打ち消し合う。
さらに、第１の磁化固定層３１内及び第２の磁化固定層３２内の、それぞれの各強磁性層からの磁束が相殺される関係にあることにより、各磁化固定層３１，３２から記憶層１７に加わる磁束の大きさを小さくすることができ、ゼロもしくは非常に小さくすることも可能である。
さらに、第１の磁化固定層３１内及び第２の磁化固定層３２内の、それぞれの各強磁性層からの磁束が相殺される関係にあることにより、各磁化固定層３１，３２から記憶層１７に加わる磁束の大きさを小さくすることができ、ゼロもしくは非常に小さくすることも可能である。
従って、記憶層１７に及ぶ磁界の影響を低減させることができるため、記憶層１７の磁化Ｍ１の向きを反転させる際に必要な電流量（閾値電流）を、電流の両極性で対称にする（絶対値を等しくする）ことが可能になり、また電流量のばらつきも低減することが可能になる。
さらに、本実施の形態では、反強磁性層を設けないで、積層フェリ構造のみにより、記憶層１７の下の第１の磁化固定層３１の強磁性層１３，１５の磁化Ｍ１３，Ｍ１５の向きを固定し、記憶層の上の第２の磁化固定層３２の強磁性層１９，２１の磁化Ｍ１９，Ｍ２１の向きを固定していることにより、記憶素子３０全体をエッチングにより微細なパターンに加工することが容易にできる。また、反強磁性材料によるスピン注入効率の低下をなくすことができるため、スピン注入効率を向上して、記憶層１７の磁化Ｍ１の向きを反転させる際に必要な電流量（閾値電流）を低減することができる。
これにより、記憶素子３０に対して電流を流して情報を記録する、動作領域を拡大することが可能になり、動作のマージンを広く確保し、記憶素子３０を安定して動作させることができる。
従って、安定して動作する信頼性の高いメモリを実現することができる。
従って、安定して動作する信頼性の高いメモリを実現することができる。
そして、記憶素子３０を微細なパターンに加工することが可能になるため、メモリのメモリセルを構成する各記憶素子３０を微細化して、メモリの集積度を高めることが可能になる。
これにより、メモリを小型化することや、メモリの記憶容量を大きくすることが可能になる。
また、メモリを容易に製造することが可能になるため、製造歩留まりを向上することが可能になる。
これにより、メモリを小型化することや、メモリの記憶容量を大きくすることが可能になる。
また、メモリを容易に製造することが可能になるため、製造歩留まりを向上することが可能になる。
また、本実施の形態によれば、記憶素子３０の記憶層１７を挟む磁化固定層３１，３２において、それぞれ記憶層１７に最も近い強磁性層１５，１９の磁化Ｍ１５，Ｍ１９が互いに反対の向きになっていることにより、スピン注入効率を増大させることができる。これにより、スピン注入によって記憶層１７の磁化Ｍ１の向きを反転させるために必要な電流量を、低減することができる。
従って、記憶素子３０を備えたメモリにおいて、消費電力を低減することができる。
従って、記憶素子３０を備えたメモリにおいて、消費電力を低減することができる。
従って、安定して動作する信頼性の高いメモリを実現することができ、記憶素子３０を備えたメモリにおいて、消費電力を低減することができる。
さらに、本実施の形態では、反強磁性材料を全く含まないため、記憶素子の耐熱性を向上することが可能になる。
反強磁性材料として一般的に用いられているＰｔＭｎ等の合金は、耐熱性が他の層の材料よりも劣っているため、反強磁性層を含んでいると、記憶素子を製造する際に、高温の製造工程を行うことができない。
これに対して、本実施の形態の記憶素子３０では、反強磁性材料を含んでいないため、耐熱性が向上するので、記憶素子３０を製造する際の工程の温度を上げることが可能になる。
そして、例えば、ＭＯＳトランジスタの製造プロセス温度でも、記憶素子３０が影響を受けることがなくなり、ＭＯＳトランジスタを選択トランジスタや周辺回路に用いて、記憶素子３０とＭＯＳトランジスタとを同一半導体基板に形成した構成のメモリを、容易に歩留まり良く製造することが可能になる。
反強磁性材料として一般的に用いられているＰｔＭｎ等の合金は、耐熱性が他の層の材料よりも劣っているため、反強磁性層を含んでいると、記憶素子を製造する際に、高温の製造工程を行うことができない。
これに対して、本実施の形態の記憶素子３０では、反強磁性材料を含んでいないため、耐熱性が向上するので、記憶素子３０を製造する際の工程の温度を上げることが可能になる。
そして、例えば、ＭＯＳトランジスタの製造プロセス温度でも、記憶素子３０が影響を受けることがなくなり、ＭＯＳトランジスタを選択トランジスタや周辺回路に用いて、記憶素子３０とＭＯＳトランジスタとを同一半導体基板に形成した構成のメモリを、容易に歩留まり良く製造することが可能になる。
（実施例）
ここで、本発明の記憶素子の構成において、具体的に各層の材料や膜厚等を選定して、特性を調べた。
実際には、メモリには、図１や図５に示したように、記憶素子以外にもスイッチング用の半導体回路等が存在するが、ここでは、記憶層の磁気抵抗特性を調べる目的で、記憶素子のみを形成したウエハにより検討を行った。
ここで、本発明の記憶素子の構成において、具体的に各層の材料や膜厚等を選定して、特性を調べた。
実際には、メモリには、図１や図５に示したように、記憶素子以外にもスイッチング用の半導体回路等が存在するが、ここでは、記憶層の磁気抵抗特性を調べる目的で、記憶素子のみを形成したウエハにより検討を行った。
（実施例１）
厚さ０．５７５ｍｍのシリコン基板上に、厚さ２μｍの熱酸化膜を形成し、その上に図２に示した構成の記憶素子３を形成した。
具体的には、図２に示した構成の記憶素子３において、各層の材料及び膜厚を、下地膜１１を膜厚３ｎｍのＴａ膜、反強磁性層１２を膜厚２０ｎｍのＰｔＭｎ膜、磁化固定層３１を構成する強磁性層１３を膜厚２ｎｍのＣｏＦｅ膜、強磁性層１５を膜厚２ｎｍのＣｏＦｅＢ膜、積層フェリ構造の磁化固定層３１，３２を構成する非磁性層１４，２０を膜厚０．８ｎｍのＲｕ膜、トンネル絶縁層となる絶縁層（バリア層）１６を膜厚１．２ｎｍの酸化マグネシウム膜、記憶層１７を膜厚１ｎｍのＣｏＦｅ膜・膜厚２ｎｍのＮｉＦｅ膜・膜厚１ｎｍのＣｏＦｅ膜の積層膜、トンネル絶縁層となる絶縁層（バリア層）１８を膜厚１ｎｍの酸化マグネシウム膜、第２の磁化固定層３２を構成する強磁性層１９を膜厚１ｎｍのＣｏＦｅＢ膜・膜厚１．５ｎｍのＣｏＦｅ膜の積層膜、強磁性層２１を膜厚２ｎｍのＣｏＦｅ膜、キャップ層２２を膜厚５ｎｍのＴａ膜と選定し、また下地膜１１と反強磁性層１２との間に図示しない膜厚１００ｎｍのＣｕ膜（後述するワード線となるもの）を設けて、各層を形成した。
上記膜構成で、ＰｔＭｎ膜の組成はＰｔ５０Ｍｎ５０（原子％）、ＣｏＦｅ膜の組成はＣｏ９０Ｆｅ１０(原子％)、ＮｉＦｅ膜の組成はＮｉ８０Ｆｅ２０（原子％）とした。
酸化マグネシウム膜から成る絶縁層１６，１８以外の各層は、ＤＣマグネトロンスパッタ法を用いて成膜した。
酸化マグネシウム（ＭｇＯ）膜から成る絶縁層１６，１８は、ＲＦマグネトロンスパッタ法を用いて成膜した。
さらに、記憶素子３の各層を成膜した後に、磁場中熱処理炉で、１０ｋＯｅ・３６０℃・２時間の熱処理を行い、反強磁性層１２のＰｔＭｎ膜の規則化熱処理を行った。
厚さ０．５７５ｍｍのシリコン基板上に、厚さ２μｍの熱酸化膜を形成し、その上に図２に示した構成の記憶素子３を形成した。
具体的には、図２に示した構成の記憶素子３において、各層の材料及び膜厚を、下地膜１１を膜厚３ｎｍのＴａ膜、反強磁性層１２を膜厚２０ｎｍのＰｔＭｎ膜、磁化固定層３１を構成する強磁性層１３を膜厚２ｎｍのＣｏＦｅ膜、強磁性層１５を膜厚２ｎｍのＣｏＦｅＢ膜、積層フェリ構造の磁化固定層３１，３２を構成する非磁性層１４，２０を膜厚０．８ｎｍのＲｕ膜、トンネル絶縁層となる絶縁層（バリア層）１６を膜厚１．２ｎｍの酸化マグネシウム膜、記憶層１７を膜厚１ｎｍのＣｏＦｅ膜・膜厚２ｎｍのＮｉＦｅ膜・膜厚１ｎｍのＣｏＦｅ膜の積層膜、トンネル絶縁層となる絶縁層（バリア層）１８を膜厚１ｎｍの酸化マグネシウム膜、第２の磁化固定層３２を構成する強磁性層１９を膜厚１ｎｍのＣｏＦｅＢ膜・膜厚１．５ｎｍのＣｏＦｅ膜の積層膜、強磁性層２１を膜厚２ｎｍのＣｏＦｅ膜、キャップ層２２を膜厚５ｎｍのＴａ膜と選定し、また下地膜１１と反強磁性層１２との間に図示しない膜厚１００ｎｍのＣｕ膜（後述するワード線となるもの）を設けて、各層を形成した。
上記膜構成で、ＰｔＭｎ膜の組成はＰｔ５０Ｍｎ５０（原子％）、ＣｏＦｅ膜の組成はＣｏ９０Ｆｅ１０(原子％)、ＮｉＦｅ膜の組成はＮｉ８０Ｆｅ２０（原子％）とした。
酸化マグネシウム膜から成る絶縁層１６，１８以外の各層は、ＤＣマグネトロンスパッタ法を用いて成膜した。
酸化マグネシウム（ＭｇＯ）膜から成る絶縁層１６，１８は、ＲＦマグネトロンスパッタ法を用いて成膜した。
さらに、記憶素子３の各層を成膜した後に、磁場中熱処理炉で、１０ｋＯｅ・３６０℃・２時間の熱処理を行い、反強磁性層１２のＰｔＭｎ膜の規則化熱処理を行った。
次に、ワード線部分をフォトリソグラフィによってマスクした後に、ワード線以外の部分の積層膜に対してＡｒプラズマにより選択エッチングを行うことにより、ワード線（下部電極）を形成した。この際に、ワード線部分以外は、基板の深さ５ｎｍまでエッチングされた。
その後、電子ビーム描画装置により記憶素子３のパターンのマスクを形成し、積層膜に対して選択エッチングを行い、記憶素子３を形成した。記憶素子３部分以外は、ワード線のＣｕ層直上までエッチングした。
なお、特性評価用の記憶素子には、磁化反転に必要なスピントルクを発生させるために、記憶素子に充分な電流を流す必要があるため、トンネル絶縁層の抵抗値を抑える必要がある。そこで、記憶素子３のパターンを、短軸０．０９μｍ×長軸０．１８μｍの楕円形状として、記憶素子３の面積抵抗値（Ωμｍ2）が１０Ωμｍ2となるようにした。
なお、特性評価用の記憶素子には、磁化反転に必要なスピントルクを発生させるために、記憶素子に充分な電流を流す必要があるため、トンネル絶縁層の抵抗値を抑える必要がある。そこで、記憶素子３のパターンを、短軸０．０９μｍ×長軸０．１８μｍの楕円形状として、記憶素子３の面積抵抗値（Ωμｍ2）が１０Ωμｍ2となるようにした。
次に、記憶素子３部分以外を、厚さ１００ｎｍ程度のＡｌ２Ｏ３のスパッタリングによって絶縁した。
その後、フォトリソグラフィを用いて、上部電極となるビット線及び測定用のパッドを形成した。
このようにして、記憶素子３の試料を作製して、実施例１の試料とした。
その後、フォトリソグラフィを用いて、上部電極となるビット線及び測定用のパッドを形成した。
このようにして、記憶素子３の試料を作製して、実施例１の試料とした。
（実施例２）
トンネル絶縁層となる絶縁層１６を膜厚１．１ｎｍのＭｇＯ膜、記憶層１７を膜厚２．５ｎｍのＣｏＦｅＢ膜と選定し、その他の構成は実施例１と同様にして、実施例２の試料を作製した。
トンネル絶縁層となる絶縁層１６を膜厚１．１ｎｍのＭｇＯ膜、記憶層１７を膜厚２．５ｎｍのＣｏＦｅＢ膜と選定し、その他の構成は実施例１と同様にして、実施例２の試料を作製した。
（実施例３）
第１の磁化固定層３１を構成する強磁性層１５を膜厚１ｎｍのＣｏＦｅ膜と膜厚１．５ｎｍのＣｏＦｅＢ膜の積層構造と選定し、その他の構成は実施例１と同様にして、実施例３の試料を作製した。
第１の磁化固定層３１を構成する強磁性層１５を膜厚１ｎｍのＣｏＦｅ膜と膜厚１．５ｎｍのＣｏＦｅＢ膜の積層構造と選定し、その他の構成は実施例１と同様にして、実施例３の試料を作製した。
（実施例４）
厚さ０．５７５ｍｍのシリコン基板上に、厚さ２μｍの熱酸化膜を形成し、その上に図３に示した構成の記憶素子３０を形成した。
具体的には、図３に示した構成の記憶素子３０において、各層の材料及び膜厚を、下地膜１１を膜厚３ｎｍのＴａ膜、第１の磁化固定層３１を構成する強磁性層１３を膜厚２ｎｍのＣｏＦｅ膜、強磁性層１５を膜厚１ｎｍのＣｏＦｅ膜と膜厚１．５ｎｍのＣｏＦｅＢ膜の積層構造、積層フェリ構造の磁化固定層３１，３２を構成する非磁性層１４，２０を膜厚０．８ｎｍのＲｕ膜、トンネル絶縁層となる絶縁層１６を膜厚１．１ｎｍのＭｇＯ膜、記憶層１７を膜厚２．５ｎｍのＣｏＦｅＢ膜、トンネル絶縁層１８を膜厚１ｎｍのＭｇＯ膜、第２の磁化固定層３２を構成する強磁性層１９を膜厚１．５ｎｍのＣｏＦｅＢ膜と膜厚１ｎｍのＣｏＦｅ膜の積層構造、強磁性層２１を膜厚２ｎｍのＣｏＦｅ膜、キャップ層２２を膜厚５ｎｍのＲｕ膜と選定し、また下地膜１１の下に膜厚１００ｎｍのＣｕ膜（後述するワード線となるもの）を設けて、各層を形成した。
図３に示した記憶素子３０では、反強磁性層を形成していないので、本来の磁場中での規則化熱処理は不要と考えられるが、特性的には熱処理を行った方が良好である。そこで、トンネル絶縁層と強磁性層ＣｏＦｅＢ層のために、実施例１と同様の装置を用いて、磁場中熱処理炉で、１０ｋＯｅ・３６０℃・２時間の熱処理を行った。
このようにして、実施例４の試料を作製した。
厚さ０．５７５ｍｍのシリコン基板上に、厚さ２μｍの熱酸化膜を形成し、その上に図３に示した構成の記憶素子３０を形成した。
具体的には、図３に示した構成の記憶素子３０において、各層の材料及び膜厚を、下地膜１１を膜厚３ｎｍのＴａ膜、第１の磁化固定層３１を構成する強磁性層１３を膜厚２ｎｍのＣｏＦｅ膜、強磁性層１５を膜厚１ｎｍのＣｏＦｅ膜と膜厚１．５ｎｍのＣｏＦｅＢ膜の積層構造、積層フェリ構造の磁化固定層３１，３２を構成する非磁性層１４，２０を膜厚０．８ｎｍのＲｕ膜、トンネル絶縁層となる絶縁層１６を膜厚１．１ｎｍのＭｇＯ膜、記憶層１７を膜厚２．５ｎｍのＣｏＦｅＢ膜、トンネル絶縁層１８を膜厚１ｎｍのＭｇＯ膜、第２の磁化固定層３２を構成する強磁性層１９を膜厚１．５ｎｍのＣｏＦｅＢ膜と膜厚１ｎｍのＣｏＦｅ膜の積層構造、強磁性層２１を膜厚２ｎｍのＣｏＦｅ膜、キャップ層２２を膜厚５ｎｍのＲｕ膜と選定し、また下地膜１１の下に膜厚１００ｎｍのＣｕ膜（後述するワード線となるもの）を設けて、各層を形成した。
図３に示した記憶素子３０では、反強磁性層を形成していないので、本来の磁場中での規則化熱処理は不要と考えられるが、特性的には熱処理を行った方が良好である。そこで、トンネル絶縁層と強磁性層ＣｏＦｅＢ層のために、実施例１と同様の装置を用いて、磁場中熱処理炉で、１０ｋＯｅ・３６０℃・２時間の熱処理を行った。
このようにして、実施例４の試料を作製した。
（実施例５）
磁場中熱処理炉における熱処理の温度を４００℃とする他は、実施例４と同様にして、実施例５の試料を作製した。
磁場中熱処理炉における熱処理の温度を４００℃とする他は、実施例４と同様にして、実施例５の試料を作製した。
（比較例１）
図８に断面図を示すように記憶素子を構成した。即ち、図２に示した記憶素子３の構成の第２の磁化固定層３２の上に、膜厚２０ｎｍのＰｔＭｎ膜から成る反強磁性層２５を設けた。また、上層の第２の磁化固定層３２を、非磁性層２０，２２を介して積層された３層の強磁性層１９，２１，２４によって構成した。即ち、この比較例１の試料は、記憶層１７の下層の第１の磁化固定層３１が２層の強磁性層１３，１５と反強磁性層１２とを有して成り、記憶層の上層の磁化固定層３２が３層の強磁性層１９，２１，２４と反強磁性層２５とを有して成る構成である。なお、各磁化固定層３１，３２において、記憶層１７に最も近い強磁性層１５，１９は磁化Ｍ１５，Ｍ１９の向きが反対向きになっている。
その他の構成は実施例１と同様にして、比較例１の記憶素子の試料を作製した。
図８に断面図を示すように記憶素子を構成した。即ち、図２に示した記憶素子３の構成の第２の磁化固定層３２の上に、膜厚２０ｎｍのＰｔＭｎ膜から成る反強磁性層２５を設けた。また、上層の第２の磁化固定層３２を、非磁性層２０，２２を介して積層された３層の強磁性層１９，２１，２４によって構成した。即ち、この比較例１の試料は、記憶層１７の下層の第１の磁化固定層３１が２層の強磁性層１３，１５と反強磁性層１２とを有して成り、記憶層の上層の磁化固定層３２が３層の強磁性層１９，２１，２４と反強磁性層２５とを有して成る構成である。なお、各磁化固定層３１，３２において、記憶層１７に最も近い強磁性層１５，１９は磁化Ｍ１５，Ｍ１９の向きが反対向きになっている。
その他の構成は実施例１と同様にして、比較例１の記憶素子の試料を作製した。
（比較例２）
図２の記憶素子３の構成において、第２の磁化固定層３２を構成する強磁性層１９を膜厚１．５ｎｍのＣｏＦｅＢ膜、強磁性層２１を膜厚３．５ｎｍのＣｏＦｅ膜と選定し、その他の構成は実施例１と同様にして、比較例２の試料を作製した。
即ち、この比較例２の試料は、記憶層１７の上層の第２の磁化固定層３２の２層の強磁性層１９，２１の膜厚ｔ１９，ｔ２１が異なり、第２の磁化固定層３２の合成磁化がゼロにならず（Ｍｓ１９・ｔ１９＜Ｍｓ２１・ｔ２１）、大きな値を示す構成である。
図２の記憶素子３の構成において、第２の磁化固定層３２を構成する強磁性層１９を膜厚１．５ｎｍのＣｏＦｅＢ膜、強磁性層２１を膜厚３．５ｎｍのＣｏＦｅ膜と選定し、その他の構成は実施例１と同様にして、比較例２の試料を作製した。
即ち、この比較例２の試料は、記憶層１７の上層の第２の磁化固定層３２の２層の強磁性層１９，２１の膜厚ｔ１９，ｔ２１が異なり、第２の磁化固定層３２の合成磁化がゼロにならず（Ｍｓ１９・ｔ１９＜Ｍｓ２１・ｔ２１）、大きな値を示す構成である。
これら各実施例及び各比較例の試料に対して、それぞれ以下のようにして特性の評価を行った。
測定に先立ち、反転電流のプラス方向とマイナス方向の値を対称になるように制御することを可能にするため、記憶素子に対して、外部から磁界を与えることができるように構成した。また、記憶素子に流す電流量が、絶縁層１６，１８が破壊しない範囲内の１ｍＡまでとなるように設定した。
そして、測定初期状態を得るため、記憶層１７の両側にある、第１の磁化固定層３１の強磁性層１５と第２の磁化固定層３２の強磁性層１９の磁化Ｍ１５，Ｍ１９の向きが、互いに反対向きになるように、記憶素子に外部磁場を印加した。
測定に先立ち、反転電流のプラス方向とマイナス方向の値を対称になるように制御することを可能にするため、記憶素子に対して、外部から磁界を与えることができるように構成した。また、記憶素子に流す電流量が、絶縁層１６，１８が破壊しない範囲内の１ｍＡまでとなるように設定した。
そして、測定初期状態を得るため、記憶層１７の両側にある、第１の磁化固定層３１の強磁性層１５と第２の磁化固定層３２の強磁性層１９の磁化Ｍ１５，Ｍ１９の向きが、互いに反対向きになるように、記憶素子に外部磁場を印加した。
（素子歩留まり）
記憶素子に対して磁界を印加して、記憶素子の抵抗値を測定した。印加する磁界の大きさを変化させて、それぞれ抵抗値を測定することにより、磁界−抵抗曲線を作成し、この曲線から、高抵抗状態の抵抗値と低抵抗状態の抵抗値、並びに抵抗変化率を求めた。
そして、抵抗値が大きくなり過ぎたり、ショートして抵抗値が小さくなり過ぎたりした素子や、抵抗変化率が小さくなってしまった素子を、不良素子とみなした。
作製した素子数に対する、不良素子を除いた素子数の比から、素子歩留まり（良品率）を求めた。
記憶素子に対して磁界を印加して、記憶素子の抵抗値を測定した。印加する磁界の大きさを変化させて、それぞれ抵抗値を測定することにより、磁界−抵抗曲線を作成し、この曲線から、高抵抗状態の抵抗値と低抵抗状態の抵抗値、並びに抵抗変化率を求めた。
そして、抵抗値が大きくなり過ぎたり、ショートして抵抗値が小さくなり過ぎたりした素子や、抵抗変化率が小さくなってしまった素子を、不良素子とみなした。
作製した素子数に対する、不良素子を除いた素子数の比から、素子歩留まり（良品率）を求めた。
ここで、図２及び図３に膜構成を示した記憶素子３，３０等における、磁界−抵抗曲線の代表的な結果を、図４Ａ及び図４Ｂに示す。なお、図４Ａ及び図４Ｂにおいて、縦軸は、抵抗値の代わりに、所定の抵抗値に対する抵抗値の変化率を示しており、この所定の抵抗値は、例えば図２に示した記憶素子３において、第１の磁化固定層３１の強磁性層１５と記憶層１７と第２の磁化固定層３２の強磁性層１９とが、いずれも磁化Ｍ１５，Ｍ１，Ｍ１９が同じ向き（平行）になったときの記憶素子３の抵抗値である。
図４Ａは、磁界を大きく変化させた場合の曲線である。この図４Ａの曲線から、反強磁性層を持たない場合の磁化固定力がわかる。
図４Ｂは、記憶素子の動作を行う、実効範囲内で磁界を変化させた場合の曲線であり、記憶層に接している磁化固定層の磁化の向き（図２の記憶素子３では強磁性層１５及び１９の磁化Ｍ１５及びＭ１９の向き）が互いに反対向きであるときの曲線である。なお、図４Ｂでは＋３００［Ｏｅ］まで線があるが、実際に使用するのはマイナス側と同じく＋１６０［Ｏｅ］程度までである。
図４Ａは、磁界を大きく変化させた場合の曲線である。この図４Ａの曲線から、反強磁性層を持たない場合の磁化固定力がわかる。
図４Ｂは、記憶素子の動作を行う、実効範囲内で磁界を変化させた場合の曲線であり、記憶層に接している磁化固定層の磁化の向き（図２の記憶素子３では強磁性層１５及び１９の磁化Ｍ１５及びＭ１９の向き）が互いに反対向きであるときの曲線である。なお、図４Ｂでは＋３００［Ｏｅ］まで線があるが、実際に使用するのはマイナス側と同じく＋１６０［Ｏｅ］程度までである。
（反転電流値の測定）
記憶素子に電流を流して、その後の記憶素子の抵抗値を測定した。記憶素子の抵抗値を測定する際には、温度を室温２５℃として、ワード線の端子とビット線の端子にかかるバイアス電圧が１０ｍＶとなるように調節した。さらに、記憶素子に流す電流量を変化させて、この記憶素子の抵抗値の測定を行い、測定結果から抵抗−電流曲線を得た。この抵抗−電流曲線から、抵抗値が変化する電流値を求めて、これを磁化の向きを反転させる反転電流値とした。なお、この抵抗−電流曲線を得る測定は、両極性（プラス方向及びマイナス方向）の電流について行い、両極性の反転電流値を求めた。
さらに、同一の試料に対して、抵抗−電流曲線を得る測定を５０回繰り返し、反転電流値の平均値及び繰り返しばらつきσを求めた。
記憶素子に電流を流して、その後の記憶素子の抵抗値を測定した。記憶素子の抵抗値を測定する際には、温度を室温２５℃として、ワード線の端子とビット線の端子にかかるバイアス電圧が１０ｍＶとなるように調節した。さらに、記憶素子に流す電流量を変化させて、この記憶素子の抵抗値の測定を行い、測定結果から抵抗−電流曲線を得た。この抵抗−電流曲線から、抵抗値が変化する電流値を求めて、これを磁化の向きを反転させる反転電流値とした。なお、この抵抗−電流曲線を得る測定は、両極性（プラス方向及びマイナス方向）の電流について行い、両極性の反転電流値を求めた。
さらに、同一の試料に対して、抵抗−電流曲線を得る測定を５０回繰り返し、反転電流値の平均値及び繰り返しばらつきσを求めた。
（非対称性の測定）
反転電流値のプラス方向とマイナス方向の非対称性を、外部磁界を与えることによって補正し、プラス側とマイナス側の各反転電流値を求めた。
そして、外部磁界の大きさを変化させて、それぞれ反転電流値の測定を行い、プラス側とマイナス側の各反転電流の絶対値がほぼ一致したときの外部磁界の大きさ（Ｏｅ）を、非対称性の指標として求めた。
得られた結果をまとめて表１に示す。
反転電流値のプラス方向とマイナス方向の非対称性を、外部磁界を与えることによって補正し、プラス側とマイナス側の各反転電流値を求めた。
そして、外部磁界の大きさを変化させて、それぞれ反転電流値の測定を行い、プラス側とマイナス側の各反転電流の絶対値がほぼ一致したときの外部磁界の大きさ（Ｏｅ）を、非対称性の指標として求めた。
得られた結果をまとめて表１に示す。
表１から、実施例１〜実施例５では、反転電流値のプラス側の値とマイナス側の値が対称であり、反転電流のばらつきσが１０％以下であり、非対称性が５［Ｏｅ］や７［Ｏｅ］と小さくなっていた。
一方、比較例１は、素子の歩留まりが７４．５％と他の例よりもかなり低くなっており、反転電流のばらつきも８．４％とやや大きく、非対称性も１７［Ｏｅ］と比較的大きくなっていることがわかる。即ち、比較例１のように上下の磁化固定層３１，３２にそれぞれ反強磁性層１２，２５を設けた構成では、反強磁性層２５によって総厚さが厚くなっており、記憶素子をエッチング加工する際に不良素子を生じて、歩留まりが低くなったものと推測される。
また、比較例２は、反転電流値のプラス側の値とマイナス側の値が非対称であり、反転電流のばらつきσが１０％以上であり、非対称性が３０［Ｏｅ］と大きくなっていることがわかる。即ち、比較例２のように一方の磁化固定層の合成磁化がゼロにならない構成とすると、反転電流のばらつきや非対称性が大きくなることがわかる。
従って、実施例１〜実施例５のように、本発明の構成とすることにより、優れた磁化反転特性が得られることがわかる。
そして、実施例１〜実施例５の構成により、０．５ｍＡ以下の比較的小さい電流値で情報の書き込みを行うことが可能な記憶素子を作製することができ、これまでにない低消費電力型の磁気メモリを実現することが可能になる。
また、上層の第２の磁化固定層３２に対して、反強磁性層を設けていないことにより、９９％以上の高い製造歩留まりを実現することができる。
そして、実施例１〜実施例５の構成により、０．５ｍＡ以下の比較的小さい電流値で情報の書き込みを行うことが可能な記憶素子を作製することができ、これまでにない低消費電力型の磁気メモリを実現することが可能になる。
また、上層の第２の磁化固定層３２に対して、反強磁性層を設けていないことにより、９９％以上の高い製造歩留まりを実現することができる。
さらにまた、実施例４及び実施例５のように、下層の第１の磁化固定層３１も反強磁性層を設けない構成として、記憶素子が反強磁性材料を含まないようにすると、４００℃（実施例５）の熱処理を行っても特性を損なうことがなく、耐熱性が向上する。
しかも、熱処理温度を、実施例４の３６０℃から実施例５の４００℃に上げることによって、反転電流をより一層低減できることが明らかとなった。
このことから、熱的にも汎用のＭＯＳトランジスタの製造プロセスを問題なく適用できることがわかる。即ち、非常に優れたメモリを容易に製造できるようになる。
従って、安定して動作する、信頼性の高い、高容量のメモリを実現することができる。
また、メモリ全体の消費電力を低減することが可能になる。
しかも、熱処理温度を、実施例４の３６０℃から実施例５の４００℃に上げることによって、反転電流をより一層低減できることが明らかとなった。
このことから、熱的にも汎用のＭＯＳトランジスタの製造プロセスを問題なく適用できることがわかる。即ち、非常に優れたメモリを容易に製造できるようになる。
従って、安定して動作する、信頼性の高い、高容量のメモリを実現することができる。
また、メモリ全体の消費電力を低減することが可能になる。
本発明では、上述の各実施の形態で示した記憶素子３，３０の膜構成に限らず、様々な膜構成を採用することが可能である。
上述の各実施の形態では、記憶素子の各磁化固定層を２層の強磁性層から成る積層フェリ構造の組み合わせとしているが、各磁化固定層から漏れ磁界が発生しないなら、２層の積層フェリ構造と３層の積層フェリ構造との組み合わせ、或いは３層の積層フェリ構造と３層の積層フェリ構造との組み合わせとしても問題はない。
また、磁化固定層の積層フェリ構造の各強磁性層は、単層に限らず、実施例１及び実施例２の記憶層１７のように、材料の異なる複数の強磁性膜が直接（非磁性層を介さずに）積層した積層膜であってもよい。
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
３，３０ 記憶素子、１１ 下地層、１２，２５ 反強磁性層、１３，１５，１９，２１，２４ 強磁性層、１４，２０，２３ 非磁性層、１６，１８ 絶縁層、１７ 記憶層、２２ キャップ層、３１ 第１の磁化固定層、３２ 第２の磁化固定層
Claims (5)
- 情報を磁性体の磁化状態により保持する記憶層を有し、
前記記憶層に中間層を介して、磁化固定層が設けられ、
前記磁化固定層が、非磁性層を介して積層された複数層の強磁性層から成り、
前記磁化固定層において、前記非磁性層を介して積層された各前記強磁性層の磁化の向きが互い違いになっており、前記非磁性層を介して複数層の前記強磁性層が積層された構造のみにより、前記強磁性層の磁化の向きが固定されており、
積層方向に電流を流して、スピン偏極した電子を注入することにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われる
ことを特徴とする記憶素子。 - 情報を磁性体の磁化状態により保持する記憶層を有し、
前記記憶層の上下に、それぞれ中間層を介して、磁化固定層が設けられ、
前記磁化固定層が、いずれも非磁性層を介して積層された複数層の強磁性層から成り、
それぞれの前記磁化固定層において、前記非磁性層を介して積層された各前記強磁性層の磁化の向きが互い違いになっており、
前記記憶層の上下の前記磁化固定層のうち、少なくとも前記記憶層の上の前記磁化固定層は、前記非磁性層を介して複数層の前記強磁性層が積層された構造のみにより、前記強磁性層の磁化の向きが固定されており、
積層方向に電流を流して、スピン偏極した電子を注入することにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われる
ことを特徴とする記憶素子。 - 前記記憶層の下の前記磁化固定層も、前記非磁性層を介して複数層の前記強磁性層が積層された構造のみにより、前記強磁性層の磁化の向きが固定されていることを特徴とする請求項２に記載の記憶素子。
- 情報を磁性体の磁化状態により保持する記憶層を有する記憶素子と、
互いに交差する２種類の配線とを備え、
前記記憶素子は、前記記憶層に中間層を介して、磁化固定層が設けられ、前記磁化固定層が、非磁性層を介して積層された複数層の強磁性層から成り、前記磁化固定層において、前記非磁性層を介して積層された各前記強磁性層の磁化の向きが互い違いになっており、前記非磁性層を介して複数層の前記強磁性層が積層された構造のみにより、前記強磁性層の磁化の向きが固定されており、積層方向に電流を流して、スピン偏極した電子を注入することにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われる構成であり、
前記２種類の配線の交点付近かつ前記２種類の配線の間に、前記記憶素子が配置され、 前記２種類の配線を通じて、前記記憶素子に前記積層方向の電流が流れ、スピン偏極した電子を注入される
ことを特徴とするメモリ。 - 情報を磁性体の磁化状態により保持する記憶層を有する記憶素子と、
互いに交差する２種類の配線とを備え、
前記記憶素子は、前記記憶層の上下に、それぞれ中間層を介して、磁化固定層が設けられ、前記磁化固定層が、いずれも非磁性層を介して積層された複数層の強磁性層から成り、それぞれの前記磁化固定層において、前記非磁性層を介して積層された各前記強磁性層の磁化の向きが互い違いになっており、前記記憶層の上下の前記磁化固定層のうち、少なくとも前記記憶層の上の前記磁化固定層は、前記非磁性層を介して複数層の前記強磁性層が積層された構造のみにより、前記強磁性層の磁化の向きが固定されており、積層方向に電流を流して、スピン偏極した電子を注入することにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われる構成であり、
前記２種類の配線の交点付近かつ前記２種類の配線の間に、前記記憶素子が配置され、 前記２種類の配線を通じて、前記記憶素子に前記積層方向の電流が流れ、スピン偏極した電子を注入される
ことを特徴とするメモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005235457A JP2007053143A (ja) | 2005-08-15 | 2005-08-15 | 記憶素子、メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005235457A JP2007053143A (ja) | 2005-08-15 | 2005-08-15 | 記憶素子、メモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007053143A true JP2007053143A (ja) | 2007-03-01 |
Family
ID=37917405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005235457A Pending JP2007053143A (ja) | 2005-08-15 | 2005-08-15 | 記憶素子、メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007053143A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008244482A (ja) * | 2007-03-26 | 2008-10-09 | Magic Technologies Inc | Ｍｒａｍデバイスおよびその形成方法 |
| JP2012094894A (ja) * | 2011-12-27 | 2012-05-17 | Toshiba Corp | 磁気抵抗効果素子及び磁気メモリ |
| JP2013093558A (ja) * | 2011-09-28 | 2013-05-16 | Crocus Technology Sa | 自己参照読み出し操作を使用してｍｒａｍセルに書き込み及びｍｒａｍセルを読み出すための磁気ランダムアクセスメモリ（ｍｒａｍ）セル及び方法 |
| JP2015216392A (ja) * | 2009-07-13 | 2015-12-03 | シーゲイト テクノロジー エルエルシー | 磁気積層体設計 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005050907A (ja) * | 2003-07-30 | 2005-02-24 | Toshiba Corp | 磁気抵抗効果素子および磁気メモリ |
| JP2005116888A (ja) * | 2003-10-09 | 2005-04-28 | Toshiba Corp | 磁気メモリ |
-
2005
- 2005-08-15 JP JP2005235457A patent/JP2007053143A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005050907A (ja) * | 2003-07-30 | 2005-02-24 | Toshiba Corp | 磁気抵抗効果素子および磁気メモリ |
| JP2005116888A (ja) * | 2003-10-09 | 2005-04-28 | Toshiba Corp | 磁気メモリ |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008244482A (ja) * | 2007-03-26 | 2008-10-09 | Magic Technologies Inc | Ｍｒａｍデバイスおよびその形成方法 |
| JP2015216392A (ja) * | 2009-07-13 | 2015-12-03 | シーゲイト テクノロジー エルエルシー | 磁気積層体設計 |
| JP2013093558A (ja) * | 2011-09-28 | 2013-05-16 | Crocus Technology Sa | 自己参照読み出し操作を使用してｍｒａｍセルに書き込み及びｍｒａｍセルを読み出すための磁気ランダムアクセスメモリ（ｍｒａｍ）セル及び方法 |
| JP2012094894A (ja) * | 2011-12-27 | 2012-05-17 | Toshiba Corp | 磁気抵抗効果素子及び磁気メモリ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4682998B2 (ja) | 記憶素子及びメモリ | |
| JP4371781B2 (ja) | 磁気セル及び磁気メモリ | |
| JP4380693B2 (ja) | 記憶素子、メモリ | |
| TWI397069B (zh) | Memory components and memory | |
| US8362581B2 (en) | Magnetic memory element and magnetic memory device | |
| JP4277870B2 (ja) | 記憶素子及びメモリ | |
| US20070076471A1 (en) | Storage element and memory | |
| JP4951858B2 (ja) | メモリ | |
| JP5504704B2 (ja) | 記憶素子及びメモリ | |
| JP2007048790A (ja) | 記憶素子及びメモリ | |
| JP2006093432A (ja) | 記憶素子及びメモリ | |
| JP2005109263A (ja) | 磁性体素子及磁気メモリ | |
| JP5318191B2 (ja) | 磁気メモリ | |
| JP2007305882A (ja) | 記憶素子及びメモリ | |
| JP2009252878A (ja) | 磁気記憶装置 | |
| JP2008171882A (ja) | 記憶素子及びメモリ | |
| JP2006190838A (ja) | 記憶素子及びメモリ | |
| JP2008153527A (ja) | 記憶素子及びメモリ | |
| JP2006295000A (ja) | 記憶素子及びメモリ | |
| JP2006295001A (ja) | 記憶素子及びメモリ | |
| JP5034317B2 (ja) | 記憶素子及びメモリ | |
| JP4187021B2 (ja) | 記憶素子及びメモリ | |
| JP2012074716A (ja) | 記憶素子及びメモリ | |
| JP2007053143A (ja) | 記憶素子、メモリ | |
| JP2006165265A (ja) | 記憶素子及びメモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080618 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110125 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110719 |