JP2006093432A - 記憶素子及びメモリ - Google Patents

記憶素子及びメモリ Download PDF

Info

Publication number
JP2006093432A
JP2006093432A JP2004277601A JP2004277601A JP2006093432A JP 2006093432 A JP2006093432 A JP 2006093432A JP 2004277601 A JP2004277601 A JP 2004277601A JP 2004277601 A JP2004277601 A JP 2004277601A JP 2006093432 A JP2006093432 A JP 2006093432A
Authority
JP
Japan
Prior art keywords
layer
magnetization
storage
memory element
storage layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004277601A
Other languages
English (en)
Inventor
Masakatsu Hosomi
政功 細見
Kazuhiro Oba
和博 大場
Hiroshi Kano
博司 鹿野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004277601A priority Critical patent/JP2006093432A/ja
Priority to US11/235,384 priority patent/US7888755B2/en
Publication of JP2006093432A publication Critical patent/JP2006093432A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】 スピン注入効率を向上することにより、書き込みに要する電流値を低減することができる記憶素子を提供する。
【解決手段】 情報を磁性体の磁化状態により保持する記憶層１７の上下に、中間層１６，１８を介して磁化固定層３１，３２が設けられ、それぞれの中間層１６，１８がいずれも絶縁層から成り、記憶層１７の上下の磁化固定層３１，３２のそれぞれ記憶層１７に最も近い強磁性層１５，１９の磁化Ｍ１５，Ｍ１９の向きが互いに反対向きであり、記憶層１７の上下２つの中間層１６，１８が面積抵抗値に有意差を有しており、積層方向に電流を流すことにより記憶層１７の磁化Ｍ１の向きが変化して、記憶層に情報が記録される記憶素子３を構成する。
【選択図】 図２

Description

本発明は、強磁性層の磁化状態を情報として記憶する記憶層と、磁化の向きが固定された磁化固定層とから成り、電流を流すことにより記憶層の磁化の向きを変化させる記憶素子及びこの記憶素子を備えたメモリに係わり、不揮発メモリに適用して好適なものである。
コンピュータ等の情報機器では、ランダム・アクセス・メモリとして、動作が高速で、高密度なＤＲＡＭが広く使われている。
しかし、ＤＲＡＭは電源を切ると情報が消えてしまう揮発性メモリであるため、情報が消えない不揮発のメモリが望まれている。
そして、不揮発メモリの候補として、磁性体の磁化で情報を記録する磁気ランダム・アクセス・メモリ（ＭＲＡＭ）が注目され、開発が進められている（例えば非特許文献１参照）。
ＭＲＡＭは、ほぼ直交する２種類のアドレス配線（ワード線、ビット線）にそれぞれ電流を流して、各アドレス配線から発生する電流磁場によって、アドレス配線の交点にある磁気記憶素子の磁性層の磁化を反転して情報の記録を行うものである。
一般的なＭＲＡＭの模式図（斜視図）を、図６に示す。
シリコン基板等の半導体基体１１０の素子分離層１０２により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域１０８、ソース領域１０７、並びにゲート電極１０１が、それぞれ形成されている。
また、ゲート電極１０１の上方には、図中前後方向に延びるワード線１０５が設けられている。
ドレイン領域１０８は、図中左右の選択用トランジスタに共通して形成されており、このドレイン領域１０８には、配線１０９が接続されている。
そして、ワード線１０５と、上方に配置された、図中左右方向に延びるビット線１０６との間に、磁化の向きが反転する記憶層を有する磁気記憶素子１０３が配置されている。この磁気記憶素子１０３は、例えば磁気トンネル接合素子（ＭＴＪ素子）により構成される。
さらに、磁気記憶素子１０３は、水平方向のバイパス線１１１及び上下方向のコンタクト層１０４を介して、ソース領域１０７に電気的に接続されている。
ワード線１０５及びビット線１０６にそれぞれ電流を流すことにより、電流磁界を磁気記憶素子１０３に印加して、これにより磁気記憶素子１０３の記憶層の磁化の向きを反転させて、情報の記録を行うことができる。
そして、ＭＲＡＭ等の磁気メモリにおいて、記録した情報を安定に保持するためには、情報を記録する磁性層（記憶層）が、一定の保磁力を有していることが必要である。
一方、記録された情報を書き換えるためには、アドレス配線にある程度の電流を流さなければならない。
ところが、ＭＲＡＭを構成する素子の微細化に従い、アドレス配線も細くなるため、充分な電流が流せなくなってくる。
そこで、より少ない電流で磁化反転が可能な構成として、スピン注入による磁化反転を利用する構成の磁気メモリが注目されている（例えば、特許文献１参照）。
スピン注入による磁化反転とは、磁性体の中を通過してスピン偏極した電子を、他の磁性体に注入することにより、他の磁性体において磁化反転を起こさせるものである。
例えば、巨大磁気抵抗効果素子（ＧＭＲ素子）や磁気トンネル接合素子（ＭＴＪ素子）に対して、その膜面に垂直な方向に電流を流すことにより、これらの素子の少なくとも一部の磁性層の磁化の向きを反転させることができる。
そして、スピン注入による磁化反転は、素子が微細化されても、少ない電流で磁化反転を実現することができる利点を有している。
また、上述したスピン注入による磁化反転を利用する構成の磁気メモリの模式図を図４及び図５に示す。図４は斜視図、図５は断面図である。
シリコン基板等の半導体基体６０の素子分離層５２により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域５８、ソース領域５７、並びにゲート電極５１が、それぞれ形成されている。このうち、ゲート電極５１は、図中前後方向に延びるワード線を兼ねている。
ドレイン領域５８は、図４中左右の選択用トランジスタに共通して形成されており、このドレイン領域５８には、配線５９が接続されている。
そして、ソース領域５７と、上方に配置された、図４中左右方向に延びるビット線５６との間に、スピン注入により磁化の向きが反転する記憶層を有する記憶素子５３が配置されている。
この記憶素子５３は、例えば磁気トンネル接合素子（ＭＴＪ素子）により構成される。図中６１及び６２は磁性層を示しており、２層の磁性層６１，６２のうち、一方の磁性層を磁化の向きが固定された磁化固定層として、他方の磁性層を磁化の向きが変化する磁化自由層即ち記憶層とする。
また、記憶素子５３は、ビット線５６と、ソース領域５７とに、それぞれ上下のコンタクト層５４を介して接続されている。これにより、磁気記憶素子５３に電流を流して、スピン注入により記憶層の磁化の向きを反転させることができる。
このようなスピン注入による磁化反転を利用する構成のメモリの場合、図６に示した一般的なＭＲＡＭと比較して、デバイス構造を単純化することができる、という特徴も有している。
また、スピン注入による磁化反転を利用することにより、外部磁界により磁化反転を行う一般的なＭＲＡＭと比較して、素子の微細化が進んでも、書き込みの電流が増大しないという利点がある。
このスピン注入による磁化反転を利用する構成のメモリにおいて、消費電力をさらに抑制するためには、スピン注入効率を改善して、入力する電流を減らす必要がある。
また、読み出し信号を大きくするためには、大きな磁気抵抗変化率を確保する必要があり、そのためには記憶層の両側に接している中間層をトンネルバリア層にすることが効果的である。
この場合、バリア層の耐電圧の制限が生じるため、この点からも、スピン注入時の電流を抑制する必要がある。
そこで、スピン注入時の電流を抑制するための解決策として、記憶素子を磁化固定層／中間層／記憶層／中間層／磁化固定層の積層構造として、記憶層の上下に設けた磁化固定層の磁化の向きを反対向きにした構成が提案されている（特許文献２参照）。
そして、上記特許文献２において、上下の磁化固定層の磁化の向きを互いに反対向きにすることにより、スピン注入効率を倍増させることが可能であることが示されている。
日経エレクトロニクス ２００１．２．１２号（第１６４頁−１７１頁） 特開２００３−１７７８２号公報 米国特許公開第２００４／００２７８５３号明細書
確かに、理論的には、上記特許文献２に記載された構造を採ることにより、スピン注入効率が倍増すると考えられる。
しかしながら、上記特許文献２に記載された構造の記憶素子を実際に作製し、この記憶素子の特性を調べた結果、理論通りの結果は得られず、充分なスピン注入効率の向上が認められなかった。
上述した問題の解決のために、本発明においては、スピン注入効率を向上することにより、書き込みに要する電流値を低減することができる記憶素子、並びにこの記憶素子を有するメモリを提供するものである。
本発明の記憶素子は、情報を磁性体の磁化状態により保持する記憶層を有し、記憶層の上下に、それぞれ中間層を介して磁化固定層が設けられ、それぞれの中間層がいずれも絶縁層から成り、記憶層の上下の磁化固定層において、それぞれ記憶層に最も近い強磁性層の磁化の向きが互いに反対向きであり、積層方向に電流を流すことにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われ、記憶層の上下２つの中間層は、面積抵抗値に有意差があり、面積抵抗値の高い方の中間層の磁気抵抗変化率が面積抵抗値の低い方の中間層の磁気抵抗変化率よりも大きいものである。
上述の本発明の記憶素子の構成によれば、情報を磁性体の磁化状態により保持する記憶層を有し、この記憶層の上下にそれぞれ中間層を介して磁化固定層が設けられており、積層方向に電流を流すことにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われるので、積層方向に電流を流してスピン注入による情報の記録を行うことができる。
また、記憶層の上下の磁化固定層において、それぞれ記憶層に最も近い強磁性層の磁化の向きが互いに反対向きであることによって、スピン注入効率を大幅に増大させることが可能になる。これにより、スピン注入により記憶層の磁化の向きを反転させるために必要な電流量（閾値電流）を低減することができる。
さらに、それぞれの中間層がいずれも絶縁層から成るため、絶縁層により偏極電子の流れ（スピン流）の減衰を抑制して維持することができる。これにより、スピン注入効率をさらに向上して、スピン注入により記憶層の磁化の向きを反転させるために必要な電流量（閾値電流）を低減することができる。
そして、記憶層の上下２つの中間層は、面積抵抗値に有意差があり、面積抵抗値の高い方の中間層の磁気抵抗変化率が面積抵抗値の低い方の中間層の磁気抵抗変化率よりも大きいことにより、それぞれの中間層の磁気抵抗変化率が打ち消されても、記憶素子全体の磁気抵抗変化率を充分な大きさで確保することが可能になる。
本発明の記憶素子は、情報を磁性体の磁化状態により保持する記憶層を有し、記憶層の上下に、それぞれ中間層を介して磁化固定層が設けられ、それぞれの中間層がいずれも絶縁層から成り、記憶層の上下の磁化固定層において、それぞれ記憶層に最も近い強磁性層の磁化の向きが互いに反対向きであり、積層方向に電流を流すことにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われ、記憶層の上下２つの中間層は、面積抵抗値に有意差があり、一方の中間層の面積抵抗値が他方の中間層の面積抵抗値の２倍以上であるものである。
上述の本発明の記憶素子の構成によれば、情報を磁性体の磁化状態により保持する記憶層を有し、この記憶層の上下にそれぞれ中間層を介して磁化固定層が設けられており、積層方向に電流を流すことにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われるので、積層方向に電流を流してスピン注入による情報の記録を行うことができる。
また、記憶層の上下の磁化固定層において、それぞれ記憶層に最も近い強磁性層の磁化の向きが互いに反対向きであることによって、スピン注入効率を大幅に増大させることが可能になる。これにより、スピン注入により記憶層の磁化の向きを反転させるために必要な電流量（閾値電流）を低減することができる。
さらに、それぞれの中間層がいずれも絶縁層から成るため、絶縁層により偏極電子の流れ（スピン流）の減衰を抑制して維持することができる。これにより、スピン注入効率をさらに向上して、スピン注入により記憶層の磁化の向きを反転させるために必要な電流量（閾値電流）を低減することができる。
そして、記憶層の上下２つの中間層は、面積抵抗値に有意差があり、一方の中間層の面積抵抗値が他方の中間層の面積抵抗値の２倍以上であることにより、それぞれの中間層の磁気抵抗変化率が打ち消されても、記憶素子全体の磁気抵抗変化率を充分な大きさで確保することが可能になる。
本発明のメモリは、情報を磁性体の磁化状態により保持する記憶層を有する記憶素子と、互いに交差する２種類の配線とを備え、記憶素子は、記憶層の上下にそれぞれ中間層を介して磁化固定層が設けられ、それぞれの中間層がいずれも絶縁層から成り、記憶層の上下の磁化固定層において、それぞれ記憶層に最も近い強磁性層の磁化の向きが互いに反対向きであり、積層方向の電流を流すことにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われ、記憶層の上下２つの中間層は、面積抵抗値に有意差があり、面積抵抗値の高い方の中間層の磁気抵抗変化率が面積抵抗値の低い方の中間層の磁気抵抗変化率よりも大きい構成であり、２種類の配線の交点付近かつ２種類の配線の間に記憶素子が配置され、２種類の配線を通じて記憶素子に積層方向の電流が流れるものである。
上述の本発明のメモリの構成によれば、情報を磁性体の磁化状態により保持する記憶層を有する記憶素子と、互いに交差する２種類の配線とを備え、記憶素子が上記本発明の記憶素子の構成であり、２種類の配線の交点付近かつ２種類の配線の間に記憶素子が配置され、これら２種類の配線を通じて記憶素子に積層方向の電流が流れるものであることにより、２種類の配線を通じて記憶素子の積層方向に電流を流してスピン注入による情報の記録を行うことができる。
また、スピン注入により記憶素子の記憶層の磁化の向きを反転させるために必要な電流量（閾値電流）を低減することができる。
さらに、記憶素子の磁気抵抗変化率が充分な大きさであるため、磁気抵抗変化を利用して記憶素子の記憶層に記録された情報を読み出せば、高い出力が得られることから、容易に情報の読み出しを行うことができる。
本発明のメモリは、情報を磁性体の磁化状態により保持する記憶層を有する記憶素子と、互いに交差する２種類の配線とを備え、記憶素子は、記憶層の上下にそれぞれ中間層を介して磁化固定層が設けられ、それぞれの中間層がいずれも絶縁層から成り、記憶層の上下の磁化固定層において、それぞれ記憶層に最も近い強磁性層の磁化の向きが互いに反対向きであり、積層方向の電流を流すことにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われ、記憶層の上下２つの中間層は、面積抵抗値に有意差があり、一方の中間層の面積抵抗値が他方の中間層の面積抵抗値の２倍以上である構成であり、２種類の配線の交点付近かつ２種類の配線の間に記憶素子が配置され、２種類の配線を通じて記憶素子に積層方向の電流が流れるものである。
上述の本発明のメモリの構成によれば、情報を磁性体の磁化状態により保持する記憶層を有する記憶素子と、互いに交差する２種類の配線とを備え、記憶素子が上記本発明の記憶素子の構成であり、２種類の配線の交点付近かつ２種類の配線の間に記憶素子が配置され、これら２種類の配線を通じて記憶素子に積層方向の電流が流れるものであることにより、２種類の配線を通じて記憶素子の積層方向に電流を流してスピン注入による情報の記録を行うことができる。
また、スピン注入により記憶素子の記憶層の磁化の向きを反転させるために必要な電流量（閾値電流）を低減することができる。
さらに、記憶素子の磁気抵抗変化率が充分な大きさであるため、磁気抵抗変化を利用して記憶素子の記憶層に記録された情報を読み出せば、高い出力が得られることから、容易に情報の読み出しを行うことができる。
上述の本発明によれば、スピン注入効率を改善することにより、情報の記録に必要な電流量を低減することができる。
これにより、メモリ全体の消費電力を低減することが可能になる。
従って、従来にない低消費電力のメモリを実現することが可能になる。
また、本発明によれば、記録された情報を読み出す際に、高い出力を得て、容易に情報の読み出しを行うことが可能になる。
これにより、記憶素子を備えたメモリにおいて、例えば、情報の読み出しを行う際に記憶素子に流す電流を小さくして、読み出し時の消費電力を低減したり、出力を検出するための回路等の構成を簡略化したりすることが可能になる。
本発明の具体的な実施の形態の説明に先立ち、本発明の概要について説明する。
本発明は、前述したスピン注入により、記憶素子の記憶層の磁化の向きを反転させて、情報の記録を行うものである。記憶層は、強磁性層等の磁性体により構成され、情報を磁性体の磁化状態（磁化の向き）により保持するものである。
スピン注入により磁性層の磁化の向きを反転させる基本的な動作は、巨大磁気抵抗効果素子（ＧＭＲ素子）もしくはトンネル磁気抵抗効果素子（ＭＴＪ素子）から成る記憶素子に対して、その膜面に垂直な方向に、ある閾値以上の電流を流すものである。このとき、電流の極性（向き）は、反転させる磁化の向きに依存する。
この閾値よりも絶対値が小さい電流を流した場合には、磁化反転を生じない。
スピン注入によって、磁性層の磁化の向きを反転させるときに、必要となる電流の閾値Ｉｃは、現象論的に、下記数１により表される（例えば、F.J.Albert他著、Appl.Phys.Lett.,77,p.3809,2000年、等を参照）。
Figure 2006093432
本発明では、式（１）で表されるように、電流の閾値が、磁性層の体積Ｖ、磁性層の飽和磁化Ｍｓ、実効的な磁気異方性の大きさを制御することにより、任意に設定することが可能であることを利用する。
そして、磁化状態により情報を保持することができる磁性層（記憶層）と、磁化の向きが固定された磁化固定層とを有する記憶素子を構成する。
記憶層の磁化状態を変化させる電流の閾値は、実際には、例えば記憶層の厚さが２ｎｍであり、平面パターンが１２０〜１３０ｎｍ×１００ｎｍの略楕円形の巨大磁気抵抗効果素子（ＧＭＲ素子）において、＋側の閾値＋Ｉｃ＝＋０．６ｍＡであり、−側の閾値−Ｉｃ＝−０．２ｍＡであり、その際の電流密度は約６×１０６Ａ・ｃｍ２である。これらは、上記の式（１）にほぼ一致する（屋上他著，日本応用磁気学会誌，Vol.28,No.2,p.149,2004年参照）。
一方、電流磁場により磁化反転を行う通常のＭＲＡＭでは、書き込み電流が数ｍＡ以上必要となる。
これに対して、スピン注入により磁化反転を行う場合には、上述のように、書き込み電流の閾値が充分に小さくなるため、集積回路の消費電力を低減させるために有効であることがわかる。
また、通常のＭＲＡＭで必要とされる、電流磁界発生用の配線（図６の１０５）が不要となるため、集積度においても通常のＭＲＡＭに比較して有利である。
そして、前記特許文献２に記載されているように、記憶層に対して、上下にそれぞれ磁化固定層を設けて、さらに上下の磁化固定層の磁化の向きを反対向きとした構成とすることにより、スピン注入効率を向上して、スピン注入時の電流を低減することが、理論的には可能であると考えられる。
また、記憶層の上下にそれぞれ磁化固定層を設けて、上下に磁気抵抗素子を形成し、即ち磁化固定層／中間層／記憶層／中間層／磁化固定層の積層構造として、さらに上下の磁化固定層の磁化の向きを反対向きとした構成では、記憶層の磁化の向きの反転動作による抵抗変化が、上下の磁気抵抗素子で互いに打ち消す方向になる。
従って、より多くの抵抗変化を得るためには、上下の磁気抵抗素子の構造を非対称にすることが必要である。
前記特許文献２に記載された構成では、一方の中間層を絶縁層、他方の中間層を非磁性導電層とすることにより、上下の磁気抵抗素子の構造を非対称にしている。
これにより、一方の中間層を含む磁気抵抗素子の抵抗変化が大きく、他方の中間層を含む磁気抵抗素子の抵抗変化が小さくなるため、両者の抵抗変化が打ち消されても、記憶素子全体の抵抗変化をある程度の大きさで確保することが可能になる。
しかしながら、他方の中間層として非磁性導電層、例えばＣｕ層を用いた場合には、前述したように、実際に作製した記憶素子において、充分なスピン注入効率の向上が得られなかった。
これは、中間層を非磁性導電層とすると、偏極電子が伝わる流れ、いわゆるスピン流が、記憶層から磁化固定層に達しても磁化固定層から戻りにくくなるため、スピン流が減衰してしまい、記憶層の磁化反転を効率良く行うことができないためと考えられる。
種々の検討を行った結果、記憶層の上下の中間層を、共に絶縁層（酸化物、窒化物等）とした場合に、スピン注入効率が改善されることを見い出した。
即ち、記憶層を中心にして、その上側と下側のいずれもがＭＴＪ素子になるように記憶素子を構成することにより、スピン注入効率を向上することができる。
ただし、記憶層の上下の中間層を共に絶縁層とした場合でも、上下の磁気抵抗効果素子の磁気抵抗変化作用が互いに打ち消し合うため、そのままでは、記憶素子全体の磁気抵抗変化率が小さくなり、記憶層に記録した情報を読み出すことが困難になる。
そこで、本発明では、記憶層の上下の中間層（絶縁層）の構成を異ならせることにより、記憶素子の上下の磁気抵抗素子の構造を非対称にして、記憶素子全体の磁気抵抗変化率が大きくなるようにする。
即ち、記憶層の上下の中間層（絶縁層）が、面積抵抗値に有意差を有し、かつ抵抗値の高い方の絶縁層ができる限り高い磁気抵抗変化率を示す構成とする。
具体的には、例えば、高抵抗側の磁気抵抗変化率が低抵抗側の磁気抵抗変化率よりも大きい構成とする、或いは、高抵抗側の面積抵抗値が低抵抗側の面積抵抗値の２倍以上である構成とする。
これにより、スピン注入により情報を記録する記憶素子の通常の構成と比較して、磁化反転電流値を半減させることが可能である。
絶縁層の材料としては、酸化物や窒化物を用いることができる。
例えば、アルミニウム酸化物、アルミニウム窒化物、マグネシウム酸化物等を挙げることができ、主にこれらの酸化物や窒化物から成る絶縁層を構成する。
アルミニウム酸化物は、例えば、金属Ａｌ層を形成した後に、Ａｌ層を酸化することにより形成することができる。
アルミニウム窒化物は、例えば、金属Ａｌ層を形成した後に、Ａｌ層を窒化することにより形成することができる。
マグネシウム酸化物は、例えば、ＲＦスパッタ法により、直接酸化物を堆積させることにより形成することができる。
続いて、記憶素子が上述の特性を満たすための条件について説明する。
まず、高抵抗側の磁気抵抗効果素子（磁化固定層／絶縁層／記憶層）の構成においては、可能な限り大きい磁気抵抗効果が得られるように、絶縁性が高く高抵抗であることが求められる。
そのため、例えば、絶縁層を形成する際に、Ａｌ層やＭｇ層等の金属層に対して、充分に酸化或いは窒化させる。
この高抵抗側の磁気抵抗効果素子の面積抵抗値ＲＡ（Ωμｍ２）は、５Ωμｍ２〜１５０Ωμｍ２の範囲であることが望ましい。
面積抵抗値ＲＡが５Ωμｍ２以下である場合には、充分な磁気抵抗効果を得られるように絶縁層の膜厚を薄くすると、ピンホール形成が頻発することになり、均一な絶縁層を安定して得ることができない。
また、面積抵抗値ＲＡが１５０Ωμｍ２以上である場合には、抵抗値が高くなり過ぎるため、記憶層の磁化の向きを反転させるための最小電流値（反転電流値）が高くなる。そのため、反転電流値以上の電流を流すと、絶縁層の絶縁耐圧を超えて、絶縁層が破壊されてしまう。
また、低抵抗側の磁気抵抗効果素子（磁化固定層／絶縁層／記憶層）の構成においては、高抵抗側と面積抵抗値に有意差を有するように、絶縁性がやや低く低抵抗であり、また抵抗変化率も小さいことが求められる。
そのため、例えば、絶縁層を形成する際に、Ａｌ層やＴｉ層等の金属層に対して、充分には酸化或いは窒化させずに、酸化不足或いは窒化不足の状態とする。
ただし、酸化或いは窒化の前の金属層があまりにも薄いと、酸化や窒化の際にピンホールが形成され、絶縁特性が得られないことがあるため、ある一定以上の膜厚が必要である。例えば、金属層としてＡｌ層を用いる場合は、０．３５ｎｍ以上の膜厚を確保することが必要である。
この低抵抗側の磁気抵抗効果素子の面積抵抗値ＲＡ（Ωμｍ２）は、３００ｍΩμｍ２〜３０Ωμｍ２の範囲が望ましい。
面積抵抗値ＲＡが３００ｍΩμｍ２以下である場合には、酸化或いは窒化の度合いが小さ過ぎて、金属的になってしまい、絶縁層としての特性を果たせなくなってしまう。
また、面積抵抗値ＲＡが３０Ωμｍ２以上である場合には、もう一方の高抵抗側の磁気抵抗効果素子の面積抵抗値との差が少なくなるため、磁気抵抗変化の作用が相殺される量が無視できなくなり、記憶素子全体として抵抗変化率が小さくなってしまう。
さらに、最適なトンネル磁気抵抗効果を得るため、磁化固定層の強磁性層／絶縁層／記憶層の強磁性層の材料の組み合わせも重要である。
高抵抗側の絶縁層に接する磁化固定層及び記憶層の強磁性層には、スピン分極率の大きな材料を採用すると共に、磁気抵抗変化率が大きくなるように材料を組み合わせることが望ましい。
具体的には、絶縁層に接する強磁性層に、組成比Ｃｏ６０Ｆｅ４０（原子％）のＣｏＦｅ合金等のＣｏ−Ｆｅ系強磁性材料や、それにボロンＢが２０〜３０原子％添加されたアモルファス材料等を採用する。
また、絶縁層がマグネシウム系酸化物で形成され、絶縁層に接する強磁性層が鉄系材料で形成された場合には、非常に大きな磁気抵抗変化率が得られるため、望ましい組み合わせである。
そして、例えば、高抵抗側の絶縁層を主としてマグネシウム酸化物から成る構成とし、低抵抗側の絶縁層を主としてアルミニウム酸化物、アルミニウム窒化物、マグネシウム酸化物のいずれかから成る構成とすればよい。
低抵抗側においては、スピン注入効率を向上するために、良好なスピン分極率を有する材料が必要であるが、磁気抵抗変化率は大きくならないように材料を組み合わせることが望ましい。
また、低抵抗側においては、磁化固定層と絶縁層の間に、薄い非磁性金属層を挿入することも効果的である。この非磁性金属層は、Ｐｔ，Ａｕ，Ｒｕ，Ａｇ，Ｐｄ，Ｒｈ等の材料を用いて、膜厚を２ｎｍ以下とすることが望ましい。
また、記憶層と絶縁層の間に、薄い非磁性金属層を挿入することも、同様に効果的である。
このように、薄い非磁性金属層を挿入することにより、スピン流を減衰させないで維持することができると共に、磁気抵抗変化率を抑制することができる。
記憶素子のその他の構成は、スピン注入により情報を記録する記憶素子の従来公知の構成と同様とすることができる。
磁化固定層は、強磁性層のみにより、或いは反強磁性層と強磁性層の反強磁性結合を利用することにより、その磁化の向きが固定された構成とする。
また、磁化固定層や記憶層は、単層の強磁性層から成る構造、或いは複数層の強磁性層を非磁性層を介して積層した積層フェリ構造とする。
なお、記憶素子の記憶層に記録された情報を読み出す方法としては、記憶素子の記憶層に薄い絶縁膜を介して、情報の基準となる磁性層を設けて、絶縁層を介して流れる強磁性トンネル電流によって、記録された情報を読み出してもよいし、磁気抵抗効果により読み出してもよい。
続いて、本発明の実施の形態を説明する。
本発明の一実施の形態として、メモリの概略構成図（斜視図）を図１に示す。
このメモリは、互いに直交する２種類のアドレス配線（例えばワード線とビット線）の交点付近に、磁化状態で情報を保持することができる記憶素子が配置されて成る。
即ち、シリコン基板等の半導体基体１０の素子分離層２により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域８、ソース領域７、並びにゲート電極１が、それぞれ形成されている。このうち、ゲート電極１は、図中前後方向に延びる一方のアドレス配線（例えばワード線）を兼ねている。
ドレイン領域８は、図中左右の選択用トランジスタに共通して形成されており、このドレイン領域８には、配線９が接続されている。
そして、ソース領域７と、上方に配置された、図中左右方向に延びる他方のアドレス配線（例えばビット線）６との間に、記憶素子３が配置されている。この記憶素子３は、スピン注入により磁化の向きが反転する強磁性層から成る記憶層を有する。
また、この記憶素子３は、２種類のアドレス配線１，６の交点付近に配置されている。
この記憶素子３は、ビット線６と、ソース領域７とに、それぞれ上下のコンタクト層４を介して接続されている。
これにより、２種類のアドレス配線１，６を通じて、記憶素子３に上下方向の電流を流して、スピン注入により記憶層の磁化の向きを反転させることができる。
また、本実施の形態のメモリの記憶素子３の断面図を図２に示す。
図２に示すように、この記憶素子３は、スピン注入により磁化Ｍ１の向きが反転する記憶層１７に対して、下層に第１の磁化固定層３１を設け、上層に第２の磁化固定層３２を設けている。即ち、記憶層１７に対して、上下２つの磁化固定層３１，３２を設けた構成である。
第１の磁化固定層３１の下に反強磁性層１２が設けられ、この反強磁性層１２により、第１の磁化固定層３１の磁化の向きが固定される。また、第２の磁化固定層３２の上に反強磁性層２０が設けられ、この反強磁性層２０により、第２の磁化固定層３２の磁化の向きが固定される。
そして、第１の磁化固定層３１は、積層フェリ構造となっている。
具体的には、第１の磁化固定層３１は、２層の強磁性層１３，１５が、非磁性層１４を介して積層されて反強磁性結合した構成である。
第１の磁化固定層３１の各強磁性層１３，１５が積層フェリ構造となっているため、強磁性層１３の磁化Ｍ１３が右向き、強磁性層１５の磁化Ｍ１５が左向きとなっており、互いに反対向きになっている。
これにより、第１の磁化固定層３１の各強磁性層１３，１５から漏れる磁束が、互いに打ち消し合う。
一方、第２の磁化固定層３２は、単層の強磁性層１９のみを有する構成である。
また、反強磁性層１２の下には下地層１１が形成され、反強磁性層２０の上にはキャップ層２１が形成されている。
記憶層１７の材料としては、特に限定はないが、鉄、ニッケル、コバルトの１種もしくは２種以上からなる合金材料を用いることができる。さらにＮｂ、Ｚｒ等の遷移金属元素やＢ等の軽元素を含有させることもできる。また、例えばＣｏＦｅ／ＮｉＦｅ／ＣｏＦｅの積層膜といったように、材料が異なる複数の膜を直接（非磁性層を介さずに）積層して、記憶層１７を構成してもよい。
磁化固定層３１，３２の強磁性層１３，１５，１９の材料としては、特に限定はないが、鉄、ニッケル、コバルトの１種もしくは２種以上からなる合金材料を用いることができる。さらにＮｂ、Ｚｒ等の遷移金属元素やＢ等の軽元素を含有させることもできる。
第１の磁化固定層３１の積層フェリを構成する非磁性層１４の材料としては、ルテニウム、銅、クロム、金、銀等が使用できる。非磁性層１４の膜厚は、材料によって変動するが、好ましくは、ほぼ０．５ｎｍから２．５ｎｍの範囲で使用する。
反強磁性層１２，２０の材料としては、鉄、ニッケル、白金、イリジウム、ロジウム等の金属元素とマンガンとの合金、コバルトやニッケルの酸化物等が使用できる。
本実施の形態においては、特に、記憶素子３の第１の磁化固定層３１及び第２の磁化固定層３２と記憶層１７との間の中間層が、いずれも絶縁層となっている。
即ち、記憶層１７と下層の第１の磁化固定層３１との間には、トンネルバリア層（トンネル絶縁層）となる第１の絶縁層１６が設けられ、記憶層１７と第１の磁化固定層３１とにより、ＭＴＪ素子が構成されている。
また、記憶層１７と上層の第２の磁化固定層３２との間には、トンネルバリア層（トンネル絶縁層）となる第２の絶縁層１８が設けられ、記憶層１７と第２の磁化固定層３２とにより、ＭＴＪ素子が構成されている。
さらに、本実施の形態においては、記憶層１７の上下にある中間層、即ち第１の絶縁層１６及び第２の絶縁層１８が、面積抵抗値に有意差を有し、例えば第１の絶縁層１６が相対的に高抵抗であり、第２の絶縁層１８が相対的に低抵抗である構成とする。
そして、高抵抗側（例えば第１の絶縁層１６側）の磁気抵抗変化率が低抵抗側（例えば第２の絶縁層１８側）の磁気抵抗変化率よりも大きい、或いは、高抵抗側（例えば第１の絶縁層１６側）の面積抵抗値が低抵抗側（例えば第１の絶縁層１６側）の面積抵抗値の２倍以上である構成とする。
このような構成とするために、例えば、第１の絶縁層１６と第２の絶縁層１８に絶縁性の異なる材料をそれぞれ用いたり、絶縁層１６，１８を形成する際の酸化時間や窒化時間を異ならせて酸化や窒化の度合いを異ならせたりする。
そして、第１の磁化固定層３１の各強磁性層１３，１５が積層フェリ構造となっているため、強磁性層１３の磁化Ｍ１３が右向き、強磁性層１５の磁化Ｍ１５が左向きとなっており、互いに反対向きになっている。
第２の磁化固定層３２の強磁性層１９の磁化Ｍ１９は右向きとなっている。
即ち、第１の磁化固定層３１のうち記憶層１７に最も近い強磁性層１５の磁化Ｍ１５が左向きであり、第２の磁化固定層３２の強磁性層１９の磁化Ｍ１９が右向きであり、これらが互いに反対の向きになっている。
このように記憶層１７を挟む磁化固定層３１，３２において、それぞれ記憶層１７に最も近い強磁性層１５，１９の磁化Ｍ１５，Ｍ１９が互いに反対の向きになっていることにより、スピン注入効率を増大させることができるため、スピン注入により記憶層１７の磁化Ｍ１の向きを反転させるために必要な電流量を低減することができる。
本実施の形態の記憶素子３は、下地層１１からキャップ層２１までを真空装置内で連続的に形成して、その後エッチング等の加工により記憶素子３のパターンを形成することにより、製造することができる。
上述の本実施の形態によれば、記憶素子３の記憶層１７を挟む磁化固定層３１，３２において、それぞれ記憶層１７に最も近い強磁性層１５，１９の磁化Ｍ１５，Ｍ１９が互いに反対の向きになっていることにより、スピン注入効率を増大させることができる。これにより、スピン注入によって記憶層１７の磁化Ｍ１の向きを反転させるために必要な電流量を、低減することができる。
また、上述の本実施の形態によれば、記憶層１７とその下層の第１の磁化固定層３１との間の中間層が第１の絶縁層１６であり、記憶層１７とその上層の第２の磁化固定層３２との間の中間層が第２の絶縁層１８であり、いずれの中間層１６，１８も絶縁層であることにより、スピン流の減衰を抑制して、充分なスピン注入効率を得ることが可能になる。これにより、スピン注入効率をさらに向上して、スピン注入によって記憶層１７の磁化Ｍ１の向きを反転させるために必要な電流量を、低減することができる。
即ち、記憶素子３に情報の記録を行うために必要な電流量を低減することができ、記憶素子３を備えたメモリにおいて、消費電力を低減することができる。
従って、従来にない低消費電力のメモリを実現することが可能になる。
さらに、本実施の形態によれば、第１の絶縁層１６と第２の絶縁層１８の面積抵抗値に有意差があり、高抵抗側（例えば第１の絶縁層１６側）の磁気抵抗変化率が低抵抗側（例えば第２の絶縁層１８側）の磁気抵抗変化率よりも大きい、或いは、高抵抗側（例えば第１の絶縁層１６側）の面積抵抗値が低抵抗側（例えば第１の絶縁層１６側）の面積抵抗値の２倍以上である。これにより、高抵抗側の磁気抵抗変化率が低抵抗側の磁気抵抗変化率により打ち消される量が小さくなり、記憶素子３全体で大きい磁気抵抗変化率を得ることができる。
このように、記憶素子３の磁気抵抗変化率が充分な大きさであるため、磁気抵抗変化を利用して記憶素子３の記憶層１７に記録された情報を読み出せば、高い出力が得られることから、容易に情報の読み出しを行うことができる。
これにより、記憶素子３を備えたメモリにおいて、例えば、情報の読み出しを行う際に記憶素子３に流す電流を小さくして読み出し時の消費電力を低減したり、出力を検出するための回路等の構成を簡略化したりすることが可能になる。
次に、本発明の他の実施の形態として、メモリを構成する記憶素子の断面図を図３に示す。
この記憶素子３０は、第２の磁化固定層３２が、積層フェリ構造となっている。
具体的には、第２の磁化固定層３２は、３層の強磁性層２２，２４，２６が、非磁性層２３，２５を介して積層されて反強磁性結合した構成である。
そして、第２の磁化固定層３２の各強磁性層２２，２４，２６が積層フェリ構造となっているため、強磁性層２２の磁化Ｍ２２が右向き、強磁性層２４の磁化Ｍ２４が左向き、強磁性層２６の磁化Ｍ２６が右向きとなっており、互いに反対向きになっている。
これにより、第２の磁化固定層３２の各強磁性層２２，２４，２６から漏れる磁束が、互いに打ち消し合う。
また、第２の磁化固定層３２内の、それぞれの各強磁性層からの磁束が相殺される関係にある。
具体的には、第２の磁化固定層３２において、合成磁化がほぼゼロとなるように、互いに磁化が反対の向きの強磁性層の飽和磁化と膜厚との積の和が等しいこと、即ち以下の関係が成り立つことが望ましい。
Ｍｓ２２・ｔ２２＋Ｍｓ２６・ｔ２６＝Ｍｓ２４・ｔ２４
（ただし、Ｍｓ２２，Ｍｓ２４，Ｍｓ２６は、それぞれ強磁性層２２，２４，２６の飽和磁化であり、ｔ２２，ｔ２４，ｔ２６は、それぞれ強磁性層２２，２４，２６の膜厚である。）
さらに、本実施の形態においては、第１の磁化固定層３１のうち記憶層１７に最も近い強磁性層１５の磁化Ｍ１５が左向きであり、第２の磁化固定層３２のうち記憶層１７に最も近い強磁性層２２の磁化Ｍ２２が右向きであり、これらが互いに反対の向きになっている。
このように記憶層１７を挟む磁化固定層３１，３２において、それぞれ記憶層１７に最も近い強磁性層１５，２２の磁化Ｍ１５，Ｍ２２が互いに反対の向きになっていることにより、スピン注入効率を増大させることができるため、スピン注入により記憶層１７の磁化の向きを反転させるために必要な電流量を低減することができる。
その他の構成は、図２に示した記憶素子３と同様であるので、同一符号を付して重複説明を省略する。
即ち、第１の絶縁層１６及び第２の絶縁層１８は、図２に示した先の実施の形態の記憶素子３と同様に、面積抵抗値に有意差があり、高抵抗側（例えば第１の絶縁層１６側）の磁気抵抗変化率が低抵抗側（例えば第２の絶縁層１８側）の磁気抵抗変化率よりも大きい、或いは、高抵抗側（例えば第１の絶縁層１６側）の面積抵抗値が低抵抗側（例えば第１の絶縁層１６側）の面積抵抗値の２倍以上である。
また、本実施の形態の記憶素子３０を用いて、図１に示したメモリと同様の構成のメモリを構成することができる。
即ち、記憶素子３０を２種類のアドレス配線の交点付近に配置してメモリを構成し、２種類のアドレス配線を通じて記憶素子３０に上下方向（積層方向）の電流を流して、スピン注入により記憶層１７の磁化の向きを反転させて、記憶素子３０に情報の記録を行うことができる。
上述の本実施の形態によれば、先の実施の形態と同様に、記憶素子３０の記憶層１７を挟む磁化固定層３１，３２において、それぞれ記憶層１７に最も近い強磁性層１５，２２の磁化Ｍ１５，Ｍ２２が互いに反対の向きになっていることにより、スピン注入効率を増大させることができる。これにより、スピン注入によって記憶層１７の磁化Ｍ１の向きを反転させるために必要な電流量を、低減することができる。
また、記憶層１７とその下層の第１の磁化固定層３１との間の中間層が第１の絶縁層１６であり、記憶層１７とその上層の第２の磁化固定層３２との間の中間層が第２の絶縁層１８であり、いずれの中間層１６，１８も絶縁層であることにより、スピン流の減衰を抑制して、充分なスピン注入効率を得ることが可能になる。これにより、スピン注入効率をさらに向上して、スピン注入によって記憶層１７の磁化Ｍ１の向きを反転させるために必要な電流量を、低減することができる。
即ち、記憶素子３０に情報の記録を行うために必要な電流量を低減することができ、記憶素子３０を備えたメモリにおいて、消費電力を低減することができる。
従って、従来にない低消費電力のメモリを実現することが可能になる。
さらに、本実施の形態によれば、先の実施の形態と同様に、第１の絶縁層１６と第２の絶縁層１８の面積抵抗値に有意差があり、高抵抗側（例えば第１の絶縁層１６側）の磁気抵抗変化率が低抵抗側（例えば第２の絶縁層１８側）の磁気抵抗変化率よりも大きい、或いは、高抵抗側（例えば第１の絶縁層１６側）の面積抵抗値が低抵抗側（例えば第１の絶縁層１６側）の面積抵抗値の２倍以上である。これにより、高抵抗側の磁気抵抗変化率が低抵抗側の磁気抵抗変化率により打ち消される量が小さくなり、記憶素子３０全体で大きい磁気抵抗変化率を得ることができる。
このように、記憶素子３０の磁気抵抗変化率が充分な大きさであるため、磁気抵抗変化を利用して記憶素子３０の記憶層１７に記録された情報を読み出せば、高い出力が得られることから、容易に情報の読み出しを行うことができる。
これにより、記憶素子３０を備えたメモリにおいて、例えば、情報の読み出しを行う際に記憶素子３０に流す電流を小さくして読み出し時の消費電力を低減したり、出力を検出するための回路等の構成を簡略化したりすることが可能になる。
なお、上述の各実施の形態の説明では、記憶層１７の下層の第１の絶縁層１６が相対的に高抵抗であり、記憶層１７の上層の第２の絶縁層１８が相対的に低抵抗である構成として、説明したが、記憶層の下層の絶縁層が相対的に低抵抗であり、記憶層の上層の絶縁層が相対的に高抵抗である構成としてもよい。
（実施例）
ここで、本発明の記憶素子の構成において、具体的に各層の材料や膜厚等を選定して、特性を調べた。
実際には、メモリには、図１や図４に示したように、記憶素子以外にもスイッチング用の半導体回路等が存在するが、ここでは、記憶層の磁気抵抗特性を調べる目的で、記憶素子のみを形成したウエハにより検討を行った。
（膜構成１：サンプル１〜サンプル４）
まず、厚さ０．５７５ｍｍのシリコン基板上に厚さ２μｍの熱酸化膜を形成し、図２に示した構成の記憶素子３を形成した。
具体的には、図２に示した構成の記憶素子３において、下地膜１１を膜厚３ｎｍのＴａ膜、反強磁性層１２を膜厚２０ｎｍのＰｔＭｎ膜、第１の磁化固定層３１を構成する強磁性層１３，１５を膜厚２ｎｍのＣｏ９０Ｆｅ１０膜、積層フェリ構造の磁化固定層３１，３２を構成する非磁性層１４，２０，２２を膜厚０．８ｎｍのＲｕ膜、トンネル絶縁層となる第１の絶縁層１６を膜厚０．５ｎｍのＡｌ膜を酸化した酸化アルミニウム膜、記憶層１７を膜厚２ｎｍのＣｏ６０Ｆｅ４０膜・膜厚２ｎｍのＣｏ９０Ｆｅ１０膜の積層膜、第２の絶縁層１８を膜厚０．４ｎｍのＡｌ膜を酸化した酸化アルミニウム膜、第２の磁化固定層３２を構成する強磁性層１９を膜厚２．５ｎｍのＣｏ９０Ｆｅ１０膜、反強磁性層２０を膜厚３０ｎｍのＰｔＭｎ膜、キャップ層２１を膜厚５ｎｍのＴａ膜と選定し、また下地膜１１と反強磁性層１２との間に図示しない膜厚１００ｎｍのＣｕ膜（後述するワード線となるもの）を設けて、各層を形成した。
即ち、各層の材料及び膜厚を、下記の構成（膜構成１）として、記憶素子３を作製した。
膜構成１：
Ta(3nm)/Cu(100nm)/PtMn(20nm)/Co90Fe10(2nm)/Ru(0.8nm)/Co90Fe10(2nm)/Al(0.5nm)-Ox/Co60Fe40(2nm)/Co90Fe10(2nm)/Al(0.4nm)-Ox/Co90Fe10(2.5nm)/PtMn(30nm)/Ta(5nm)
なお、上記膜構成で、合金組成の示されていないＰｔＭｎの組成はＰｔ５０Ｍｎ５０（原子％）とした。
酸化アルミニウム膜から成る絶縁層１６，１８以外の各層は、ＤＣマグネトロンスパッタ法を用いて成膜した。
酸化アルミニウム（Ａｌ−Ｏｘ）膜から成る絶縁層１６，１８は、まず金属Ａｌ膜をＤＣスパッタ法により０．５ｎｍ又は０．４ｎｍ堆積させて、その後に酸素／アルゴンの流量比を１：１とし、自然酸化法により金属Ａｌ層を酸化させた。そして、高抵抗側の第１の絶縁層１６は、チャンバーガス圧を１０Ｔｏｒｒとして、酸化時間により抵抗値を調整した。同様に、低抵抗側の第２の絶縁層１８は、チャンバーガス圧を１Ｔｏｒｒとして、酸化時間により抵抗値を調整した。
さらに、記憶素子３の各層を成膜した後に、磁場中熱処理炉で、１０ｋＯｅ・２７０℃・４時間の熱処理を行い、反強磁性層１２，２０のＰｔＭｎ膜の規則化熱処理を行った。
次に、ワード線部分をフォトリソグラフィによってマスクした後に、ワード線以外の部分の積層膜に対してＡｒプラズマにより選択エッチングを行うことにより、ワード線（下部電極）を形成した。この際に、ワード線部分以外は、基板の深さ５ｎｍまでエッチングされた。
その後、電子ビーム描画装置により記憶素子３のパターンのマスクを形成し、積層膜に対して選択エッチングを行い、記憶素子３を形成した。記憶素子３部分以外は、ワード線のＣｕ層直上までエッチングした。
なお、特性評価用の記憶素子には、磁化反転に必要なスピントルクを発生させるために、記憶素子に充分な電流を流す必要があるため、トンネル絶縁層の抵抗値を抑える必要がある。そこで、記憶素子３のパターンを、短軸０．０９μｍ×長軸０．１８μｍの楕円形状とした。
次に、記憶素子３部分以外を、厚さ１００ｎｍ程度のＡｌ２Ｏ３のスパッタリングによって絶縁した。
その後、フォトリソグラフィを用いて、上部電極となるビット線及び測定用のパッドを形成して記憶素子の試料を作製した。
上述の製造方法により、それぞれ絶縁層を形成する酸化時間を変えた、サンプル１〜サンプル４の記憶素子の各試料を作製した。
サンプル１及びサンプル２は、第２の絶縁層１８の酸化時間を比較的短くして、面積抵抗値を低くした。サンプル３は、第２の絶縁層１８の酸化時間を第１の絶縁層１６の酸化時間と近くして、面積抵抗値の差を少なくした。サンプル４は、第１の絶縁層１６の酸化時間を長くして、面積抵抗値を高くした。
なお、第１の絶縁層１６の酸化時間は、サンプル１〜サンプル３が同じ時間である。第２の絶縁層１８の酸化時間は、サンプル３とサンプル４が同じ時間である。
（膜構成２：サンプル５〜サンプル７）
上層の（低抵抗の）第２の絶縁層１８を窒化アルミニウム膜により形成し、その他の構成は膜構成１と同様にして、記憶素子を作製した。窒化アルミニウム膜は、金属Ａｌ膜をＤＣスパッタ法により０．４ｎｍ堆積させて、その後にアルゴンと窒素の混合ガスを流すことによりＡｌ膜を窒化させて、ＡｌＮｘ膜とした。
即ち、各層の材料及び膜厚を、下記の構成（膜構成２）として、記憶素子を作製した。
膜構成２：
Ta(3nm)/Cu(100nm)/PtMn(20nm)/Co90Fe10(2nm)/Ru(0.8nm)/Co90Fe10(2nm)/Al(0.5nm)-Ox/Co60Fe40(2nm)/Co90Fe10(2nm)/Al(0.4nm)-Nx/Co90Fe10(2.5nm)/PtMn(30nm)/Ta(5nm)
そして、この膜構成２において、それぞれ絶縁層を形成する酸化時間を変えた、サンプル５〜サンプル７の記憶素子の各試料を作製した。
サンプル５及びサンプル６は、第２の絶縁層１８の窒化時間を比較的短くして、面積抵抗値を低くした。サンプル７は、第２の絶縁層１８の窒化時間をやや長くして、面積抵抗値の差を少なくした。
なお、第２の絶縁層１８の窒化時間は、サンプル５とサンプル６が同じ時間である。
（膜構成３：サンプル８〜サンプル１１）
下層の（高抵抗の）第１の絶縁層１６を膜厚１ｎｍのＭｇＯ（酸化マグネシウム）膜により形成し、その他の構成は膜構成１と同様にして、記憶素子を作製した。ＭｇＯ膜は、ＲＦスパッタ法により酸化物を直接堆積させて形成した。
即ち、各層の材料及び膜厚を、下記の構成（膜構成３）として、記憶素子を作製した。
膜構成３：
Ta(3nm)/Cu(100nm)/PtMn(20nm)/Co90Fe10(2nm)/Ru(0.8nm)/Co90Fe10(2nm)/MgO(1nm)/Co60Fe40(2nm)/Co90Fe10(2nm)/Al(0.4nm)-Ox/Co90Fe10(2.5nm)/PtMn(30nm)/Ta(5nm)
そして、この膜構成３において、それぞれ絶縁層を形成する酸化時間を変えた、サンプル８〜サンプル１１の記憶素子の各試料を作製した。
サンプル８及びサンプル９は、第２の絶縁層１８の酸化時間を比較的短くして、面積抵抗値を低くした。サンプル１０は、第２の絶縁層１８の酸化時間をやや長くして、面積抵抗値の差を少なくした。サンプル１１は、第１の絶縁層１６の面積抵抗値を高くした。
なお、第２の絶縁層１８の酸化時間は、サンプル８とサンプル９、サンプル１０とサンプル１１がそれぞれ同じ時間である。
（膜構成４：サンプル１２）
上層の（低抵抗の）第２の絶縁層１８と、第２の磁化固定層３２を構成する磁性層１９との間に、膜厚０．５ｎｍのＰｔ膜を形成し、その他の構成は膜構成１と同様にして、記憶素子を作製した。
即ち、各層の材料及び膜厚を、下記の構成（膜構成４）として、記憶素子を作製した。
膜構成４：
Ta(3nm)/Cu(100nm)/PtMn(20nm)/Co90Fe10(2nm)/Ru(0.8nm)/Co90Fe10(2nm)/Al(0.5nm)-Ox/Co60Fe40(2nm)/Co90Fe10(2nm)/Al(0.4nm)-Ox/Pt(0.5nm)/Co90Fe10(2.5nm)/PtMn(30nm)/Ta(5nm)
これを、サンプル１２の記憶素子の試料とした。
（膜構成５：サンプル１３）
Ｐｔ膜の膜厚を３ｎｍとして、その他の構成は膜構成４と同様にして、記憶素子を作製した。
即ち、各層の材料及び膜厚を、下記の構成（膜構成５）として、記憶素子を作製した。
膜構成５：
Ta(3nm)/Cu(100nm)/PtMn(20nm)/Co90Fe10(2nm)/Ru(0.8nm)/Co90Fe10(2nm)/Al(0.5nm)-Ox/Co60Fe40(2nm)/Co90Fe10(2nm)/Al(0.4nm)-Ox/Pt(3nm)/Co90Fe10(2.5nm)/PtMn(30nm)/Ta(5nm)
これを、サンプル１３の記憶素子の試料とした。
（膜構成６：サンプル１４）
記憶層１７と上層の（低抵抗の）第２の絶縁層１８との間に、膜厚０．５ｎｍのＲｕ膜を形成し、その他の構成は膜構成１と同様にして、記憶素子を作製した。
即ち、各層の材料及び膜厚を、下記の構成（膜構成６）として、記憶素子を作製した。
膜構成６：
Ta(3nm)/Cu(100nm)/PtMn(20nm)/Co90Fe10(2nm)/Ru(0.8nm)/Co90Fe10(2nm)/Al(0.5nm)-Ox/Co60Fe40(2nm)/Co90Fe10(2nm)/Ru(0.5nm)/Al(0.4nm)-Ox/Co90Fe10(2.5nm)/PtMn(30nm)/Ta(5nm)
これを、サンプル１４の記憶素子の試料とした。
（膜構成７：サンプル１５）
記憶層１７と上層の（低抵抗の）第２の絶縁層１８との間のＲｕ膜の膜厚を２．５ｎｍとして、その他の構成は膜構成６と同様にして、記憶素子を作製した。
即ち、各層の材料及び膜厚を、下記の構成（膜構成７）として、記憶素子を作製した。
膜構成７：
Ta(3nm)/Cu(100nm)/PtMn(20nm)/Co90Fe10(2nm)/Ru(0.8nm)/Co90Fe10(2nm)/Al(0.5nm)-Ox/Co60Fe40(2nm)/Co90Fe10(2nm)/Ru(2.5nm)/Al(0.4nm)-Ox/Co90Fe10(2.5nm)/PtMn(30nm)/Ta(5nm)
これを、サンプル１５の記憶素子の試料とした。
（膜構成８：サンプル１６）
上層の（低抵抗の）第２の絶縁層１８を膜厚０．４ｎｍのＭｇＯ膜により形成し、その他の構成は膜構成３と同様にして、記憶素子を作製した。即ち、下層の第１の絶縁層１６及び上層の第２の絶縁層１８を、共にＭｇＯ膜により形成し、ＭｇＯ膜の膜厚が異なる構成である。
即ち、各層の材料及び膜厚を、下記の構成（膜構成８）として、記憶素子を作製した。
膜構成８：
Ta(3nm)/Cu(100nm)/PtMn(20nm)/Co90Fe10(2nm)/Ru(0.8nm)/Co90Fe10(2nm)/MgO(1nm)/Co60Fe40(2nm)/Co90Fe10(2nm)/MgO（0.4nm）/Co90Fe10(2.5nm)/PtMn(30nm)/Ta(5nm)
これを、サンプル１６の記憶素子の試料とした。
（膜構成９：サンプル１７）
記憶層１７と上層の（低抵抗の）第２の絶縁層１８との間に、膜厚０．５ｎｍのＲｕ膜を形成し、その他の構成は膜構成８と同様にして、記憶素子を作製した。
即ち、各層の材料及び膜厚を、下記の構成（膜構成９）として、記憶素子を作製した。
膜構成９：
Ta(3nm)/Cu(100nm)/PtMn(20nm)/Co90Fe10(2nm)/Ru(0.8nm)/Co90Fe10(2nm)/MgO(1nm)/Co60Fe40(2nm)/Co90Fe10(2nm)/Ru(0.5nm)/MgO（0.4nm）/Co90Fe10(2.5nm)/PtMn(30nm)/Ta(5nm)
これを、サンプル１７の記憶素子の試料とした。
（膜構成１０：サンプル１８）
下層の（高抵抗の）第１の絶縁層１６を膜厚０．５ｎｍの金属Ａｌ膜を窒化した窒化アルミニウム膜により形成し、その他の構成は膜構成２と同様にして、記憶素子を作製した。即ち、下層の第１の絶縁層１６及び上層の第２の絶縁層１８を、共に窒化アルミニウム膜により形成し、窒化アルミニウム膜の膜厚が異なる構成である。
即ち、各層の材料及び膜厚を、下記の構成（膜構成１０）として、記憶素子を作製した。
膜構成１０：
Ta(3nm)/Cu(100nm)/PtMn(20nm)/Co90Fe10(2nm)/Ru(0.8nm)/Co90Fe10(2nm)/Al(0.5nm)-Nx/Co60Fe40(2nm)/Co90Fe10(2nm)/Al(0.4nm)-Nx/Co90Fe10(2.5nm)/PtMn(30nm)/Ta(5nm)
これを、サンプル１８の記憶素子の試料とした。
（膜構成１１：サンプル１９）
絶縁層１６までは膜構成１と同様に形成し、記憶層を膜厚２ｎｍのＣｏ６０Ｆｅ４０膜・膜厚４ｎｍのＮｉＦｅ膜の積層により形成し、その上にキャップ層を形成した構成として、記憶素子を作製した。即ち、磁化固定層が記憶層の一方の側のみに設けられた通常のスピン注入の記憶素子の構成である。
即ち、各層の材料及び膜厚を、下記の構成（膜構成１１）として、記憶素子を作製した。
膜構成１１：
Ta(3nm)/Cu(100nm)/PtMn(20nm)/Co90Fe10(2nm)/Ru(0.8nm)/Co90Fe10(2nm)/Al(0.5nm)-Ox/Co60Fe40(2nm)/NiFe(4nm)/Ta(5nm)
これを、サンプル１９の記憶素子の試料とした。
（膜構成１２：サンプル２０）
記憶層と上層の第２の磁化固定層との間の中間層を、絶縁層ではなく、非磁性導電層である、膜厚６ｎｍのＣｕ膜により形成し、その他の構成は膜構成１と同様にして、記憶素子を作製した。
即ち、各層の材料及び膜厚を、下記の構成（膜構成１２）として、記憶素子を作製した。
膜構成１２：
Ta(3nm)/Cu(100nm)/PtMn(20nm)/Co90Fe10(2nm)/Ru(0.8nm)/Co90Fe10(2nm)/Al(0.5nm)-Ox/Co60Fe40(2nm)/Co90Fe10(2nm)/Cu(6nm)/Co90Fe10(2.5nm)/PtMn(30nm)/Ta(5nm)
これを、サンプル２０の記憶素子の試料とした。
上述の各サンプルの記憶素子に対して、それぞれ以下のようにして特性の評価を行った。
なお、測定に先立ち、反転電流のプラス方向とマイナス方向の値を対称になるように制御することを可能にするため、記憶素子に対して、外部から磁界を与えることができるように構成した。また、記憶素子に流す電流量が、絶縁層１６，１８が破壊しない範囲内の１．２ｍＡまでとなるように設定した。
（面積抵抗値の測定）
まず、記憶素子全体の抵抗値を測定した。
また、上述の各サンプルの記憶素子に対して、それぞれ下側半分の磁気抵抗素子（第１の反強磁性層１２・第１の磁化固定層３１・第１の絶縁層１６・記憶層１７の部分）を別に作製して、その抵抗値を測定した。
そして、記憶素子全体の抵抗値と下側半分の磁気抵抗素子の抵抗値とから、下側の第１の絶縁層に対応する第１の面積抵抗値と、上側の第２の絶縁層に対応する第２の面積抵抗値とを導出した。
（反転電流値・ＴＭＲ比の測定）
記憶素子に電流を流して、その後の記憶素子の抵抗値を測定した。記憶素子の抵抗値を測定する際には、温度を室温２５℃として、ワード線の端子とビット線の端子にかかるバイアス電圧が１０ｍＶとなるように調節した。さらに、記憶素子に流す電流量を変化させて、この記憶素子の抵抗値の測定を行い、測定結果から抵抗−電流曲線を得た。なお、この抵抗−電流曲線を得る測定は、両極性（プラス方向及びマイナス方向）の電流について行った。
この抵抗−電流曲線から、抵抗値が変化する電流値を求めて、これを磁化の向きを反転させる反転電流値とした。両極性の電流について、この反転電流値を求めた。さらに、両極性の反転電流値の絶対値の平均値を計算し、これを反転電流とした。
また、ＭＴＪ素子側の磁化固定層と記憶層の磁化の向きが反平行状態にあって抵抗が高い状態での抵抗値と、磁化固定層と記憶層の磁化の向きが平行状態であって抵抗が低い状態での抵抗値との比を求め、これをＴＭＲ比とした。
得られた結果をまとめて表１に示す。
Figure 2006093432
表１から、本発明の構成とした実施例のサンプルでは、３０％以上のＴＭＲ比が得られると共に、磁化反転電流を０．５ｍＡ以下に低減することができることがわかる。
一方、比較例のサンプルのうち、第１及び第２の面積抵抗値の差が少ない、サンプル３・サンプル７・サンプル１０では、ＴＭＲ比が低く３０％未満となった。
また、第１の面積抵抗値の大きい、サンプル４及びサンプル１１では、磁化反転電流が非常に大きくなり、磁化反転電流を流すと素子が破壊した。
また、第２の絶縁層の界面に挿入する非磁性導電層の膜厚が厚い、サンプル１３及びサンプル１５では、磁化反転電流が大きくなってしまう。
また、磁化固定層が記憶層の一方のみに設けられたサンプル１９では、磁化反転電流が大きい。
また、記憶層の上層の中間層を非磁性導電層としたサンプル２０では、中間層が導電層であるために第２の面積抵抗値が小さくなっており、磁化反転電流が大きい。
従って、各実施例のサンプルのように、本発明の記憶素子の構成とすることにより、０．５ｍＡ以下の電流量で記憶層に情報の書き込みを行うことが可能であり、これまでにない低消費電力型のメモリを実現することが可能になる。
上述の各サンプルは、いずれも下層の第１の絶縁層１６の方を高抵抗としたが、上層の第２の絶縁層１８を高抵抗としても、同様に、２つの絶縁層１６，１８の面積抵抗値に有意差がある構成とすることにより、ＴＭＲ比の向上と、記録電流の低減とを図ることができる。
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
本発明の一実施の形態のメモリの概略構成図（斜視図）である。 図１の記憶素子の断面図である。 本発明の他の実施の形態の記憶素子の断面図である。 スピン注入による磁化反転を利用したメモリの概略構成図（斜視図）である。 図４のメモリの断面図である。 従来のＭＲＡＭの構成を模式的に示した斜視図である。
符号の説明
３，３０ 記憶素子、１１ 下地層、１２，２０ 反強磁性層、１３，１５，１９，２２，２４，２６ 強磁性層、１４，２３，２５ 非磁性層、１６ 第１の絶縁層、１８ 第２の絶縁層、１７ 記憶層、２１ キャップ層、３１ 第１の磁化固定層、３２ 第２の磁化固定層

Claims (10)

  1. 情報を磁性体の磁化状態により保持する記憶層を有し、
    前記記憶層の上下に、それぞれ中間層を介して磁化固定層が設けられ、
    それぞれの前記中間層がいずれも絶縁層から成り、
    前記記憶層の上下の前記磁化固定層において、それぞれ前記記憶層に最も近い強磁性層の磁化の向きが互いに反対向きであり、
    積層方向に電流を流すことにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われ、
    前記記憶層の上下２つの前記中間層は、面積抵抗値に有意差があり、面積抵抗値の高い方の前記中間層の磁気抵抗変化率が面積抵抗値の低い方の前記中間層の磁気抵抗変化率よりも大きい
    ことを特徴とする記憶素子。
  2. 情報を磁性体の磁化状態により保持する記憶層を有し、
    前記記憶層の上下に、それぞれ中間層を介して磁化固定層が設けられ、
    それぞれの前記中間層がいずれも絶縁層から成り、
    前記記憶層の上下の前記磁化固定層において、それぞれ前記記憶層に最も近い強磁性層の磁化の向きが互いに反対向きであり、
    積層方向に電流を流すことにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われ、
    前記記憶層の上下２つの前記中間層は、面積抵抗値に有意差があり、一方の前記中間層の面積抵抗値が他方の前記中間層の面積抵抗値の２倍以上である
    ことを特徴とする記憶素子。
  3. ２つの前記中間層が、酸化物或いは窒化物のいずれかから成ることを特徴とする請求項１に記載の記憶素子。
  4. ２つの前記中間層が、酸化物或いは窒化物のいずれかから成ることを特徴とする請求項２に記載の記憶素子。
  5. ２つの前記中間層が、主として、アルミニウム酸化物或いはアルミニウム窒化物のいずれかから成ることを特徴とする請求項１に記載の記憶素子。
  6. ２つの前記中間層が、主として、アルミニウム酸化物或いはアルミニウム窒化物のいずれかから成ることを特徴とする請求項２に記載の記憶素子。
  7. ２つの前記中間層のうち一方が、主としてマグネシウム酸化物から成り、もう一方が主としてアルミニウム酸化物、アルミニウム窒化物、マグネシウム酸化物のいずれかから成ることを特徴とする請求項１に記載の記憶素子。
  8. ２つの前記中間層のうち一方が、主としてマグネシウム酸化物から成り、もう一方が主としてアルミニウム酸化物、アルミニウム窒化物、マグネシウム酸化物のいずれかから成ることを特徴とする請求項２に記載の記憶素子。
  9. 情報を磁性体の磁化状態により保持する記憶層を有する記憶素子と、
    互いに交差する２種類の配線とを備え、
    前記記憶素子は、前記記憶層の上下に、それぞれ中間層を介して磁化固定層が設けられ、それぞれの前記中間層がいずれも絶縁層から成り、前記記憶層の上下の前記磁化固定層において、それぞれ前記記憶層に最も近い強磁性層の磁化の向きが互いに反対向きであり、積層方向の電流を流すことにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われ、前記記憶層の上下２つの前記中間層は、面積抵抗値に有意差があり、面積抵抗値の高い方の前記中間層の磁気抵抗変化率が面積抵抗値の低い方の前記中間層の磁気抵抗変化率よりも大きい構成であり、
    前記２種類の配線の交点付近かつ前記２種類の配線の間に、前記記憶素子が配置され、前記２種類の配線を通じて、前記記憶素子に前記積層方向の電流が流れる
    ことを特徴とするメモリ。
  10. 情報を磁性体の磁化状態により保持する記憶層を有する記憶素子と、
    互いに交差する２種類の配線とを備え、
    前記記憶素子は、前記記憶層の上下に、それぞれ中間層を介して磁化固定層が設けられ、それぞれの前記中間層がいずれも絶縁層から成り、前記記憶層の上下の前記磁化固定層において、それぞれ前記記憶層に最も近い強磁性層の磁化の向きが互いに反対向きであり、積層方向の電流を流すことにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われ、前記記憶層の上下２つの前記中間層は、面積抵抗値に有意差があり、一方の前記中間層の面積抵抗値が他方の前記中間層の面積抵抗値の２倍以上である構成であり、
    前記２種類の配線の交点付近かつ前記２種類の配線の間に、前記記憶素子が配置され、前記２種類の配線を通じて、前記記憶素子に前記積層方向の電流が流れる
    ことを特徴とするメモリ。
JP2004277601A 2004-09-24 2004-09-24 記憶素子及びメモリ Pending JP2006093432A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004277601A JP2006093432A (ja) 2004-09-24 2004-09-24 記憶素子及びメモリ
US11/235,384 US7888755B2 (en) 2004-09-24 2005-09-26 Magnetic storage device with intermediate layers having different sheet resistivities

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004277601A JP2006093432A (ja) 2004-09-24 2004-09-24 記憶素子及びメモリ

Publications (1)

Publication Number Publication Date
JP2006093432A true JP2006093432A (ja) 2006-04-06

Family

ID=36234105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004277601A Pending JP2006093432A (ja) 2004-09-24 2004-09-24 記憶素子及びメモリ

Country Status (2)

Country Link
US (1) US7888755B2 (ja)
JP (1) JP2006093432A (ja)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7224601B2 (en) 2005-08-25 2007-05-29 Grandis Inc. Oscillating-field assisted spin torque switching of a magnetic tunnel junction memory element
JP2007299992A (ja) * 2006-05-01 2007-11-15 Toshiba Corp スピンｆｅｔ
JP2007305771A (ja) * 2006-05-11 2007-11-22 Tdk Corp トンネル磁気抵抗効果素子の製造方法、薄膜磁気ヘッドの製造方法及び磁気メモリの製造方法
JP2008078379A (ja) * 2006-09-21 2008-04-03 Alps Electric Co Ltd トンネル型磁気検出素子の製造方法
JP2008103661A (ja) * 2006-09-21 2008-05-01 Alps Electric Co Ltd トンネル型磁気検出素子及びその製造方法
US7430135B2 (en) 2005-12-23 2008-09-30 Grandis Inc. Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
US7492629B2 (en) 2006-01-06 2009-02-17 Nec Corporation Magnetic random access memory and operating method of the same
US7576956B2 (en) 2004-07-26 2009-08-18 Grandis Inc. Magnetic tunnel junction having diffusion stop layer
US7715156B2 (en) 2007-01-12 2010-05-11 Tdk Corporation Tunnel magnetoresistive effect element and thin-film magnetic head with tunnel magnetoresistive effect read head element
US7777261B2 (en) 2005-09-20 2010-08-17 Grandis Inc. Magnetic device having stabilized free ferromagnetic layer
US7851840B2 (en) 2006-09-13 2010-12-14 Grandis Inc. Devices and circuits based on magnetic tunnel junctions utilizing a multilayer barrier
US7859034B2 (en) 2005-09-20 2010-12-28 Grandis Inc. Magnetic devices having oxide antiferromagnetic layer next to free ferromagnetic layer
JP2011003617A (ja) * 2009-06-16 2011-01-06 Sony Corp 記憶素子及びメモリ
JP2011502354A (ja) * 2007-10-31 2011-01-20 ニューヨーク・ユニバーシティ 電流によって誘起されるスピン運動量移動に基づいた、高速かつ低電力な磁気デバイス
US7894248B2 (en) 2008-09-12 2011-02-22 Grandis Inc. Programmable and redundant circuitry based on magnetic tunnel junction (MTJ)
JP2011508971A (ja) * 2007-12-19 2011-03-17 クゥアルコム・インコーポレイテッド 個別の読み出しおよび書き込みパスを備えた磁気トンネル接合装置
US7929342B2 (en) 2005-08-15 2011-04-19 Nec Corporation Magnetic memory cell, magnetic random access memory, and data read/write method for magnetic random access memory
US7957179B2 (en) 2007-06-27 2011-06-07 Grandis Inc. Magnetic shielding in magnetic multilayer structures
US7973349B2 (en) 2005-09-20 2011-07-05 Grandis Inc. Magnetic device having multilayered free ferromagnetic layer
US7982275B2 (en) 2007-08-22 2011-07-19 Grandis Inc. Magnetic element having low saturation magnetization
US8693238B2 (en) 2006-08-07 2014-04-08 Nec Corporation MRAM having variable word line drive potential
US10263180B2 (en) 2015-01-22 2019-04-16 Tohoku University Magnetoresistance effect element and magnetic memory

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7241631B2 (en) 2004-12-29 2007-07-10 Grandis, Inc. MTJ elements with high spin polarization layers configured for spin-transfer switching and spintronics devices using the magnetic elements
US20070246787A1 (en) * 2006-03-29 2007-10-25 Lien-Chang Wang On-plug magnetic tunnel junction devices based on spin torque transfer switching
US7605437B2 (en) * 2007-04-18 2009-10-20 Everspin Technologies, Inc. Spin-transfer MRAM structure and methods
US7723128B2 (en) * 2008-02-18 2010-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ formed capping layer in MTJ devices
US8653615B2 (en) * 2008-11-19 2014-02-18 Headway Technologies, Inc. MR device with synthetic free layer structure
US8427864B2 (en) * 2009-06-03 2013-04-23 Hitachi, Ltd. Semiconductor storage device
KR101684915B1 (ko) 2010-07-26 2016-12-12 삼성전자주식회사 자기 기억 소자
US8686484B2 (en) 2011-06-10 2014-04-01 Everspin Technologies, Inc. Spin-torque magnetoresistive memory element and method of fabricating same
JP2013016530A (ja) * 2011-06-30 2013-01-24 Sony Corp 記憶素子およびその製造方法ならびに記憶装置
US10483320B2 (en) 2015-12-10 2019-11-19 Everspin Technologies, Inc. Magnetoresistive stack with seed region and method of manufacturing the same
EP3284091B1 (en) 2015-12-10 2021-08-18 Everspin Technologies, Inc. Magnetoresistive stack, seed region therefor and method of manufacturing same
US10361361B2 (en) * 2016-04-08 2019-07-23 International Business Machines Corporation Thin reference layer for STT MRAM

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001313377A (ja) * 2000-03-09 2001-11-09 Hewlett Packard Co <Hp> メモリセル装置及びその製造方法
JP2004193595A (ja) * 2002-11-26 2004-07-08 Toshiba Corp 磁気セル及び磁気メモリ
JP2005535125A (ja) * 2002-08-06 2005-11-17 グランディス インコーポレイテッド スピントランスファーを利用する磁性素子及び磁性素子を使用するｍｒａｍデバイス
JP2006080241A (ja) * 2004-09-08 2006-03-23 Univ Nagoya 固体メモリ装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5705973A (en) * 1996-08-26 1998-01-06 Read-Rite Corporation Bias-free symmetric dual spin valve giant magnetoresistance transducer
US5757056A (en) * 1996-11-12 1998-05-26 University Of Delaware Multiple magnetic tunnel structures
JP4309075B2 (ja) * 2000-07-27 2009-08-05 株式会社東芝 磁気記憶装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001313377A (ja) * 2000-03-09 2001-11-09 Hewlett Packard Co <Hp> メモリセル装置及びその製造方法
JP2005535125A (ja) * 2002-08-06 2005-11-17 グランディス インコーポレイテッド スピントランスファーを利用する磁性素子及び磁性素子を使用するｍｒａｍデバイス
JP2004193595A (ja) * 2002-11-26 2004-07-08 Toshiba Corp 磁気セル及び磁気メモリ
JP2006080241A (ja) * 2004-09-08 2006-03-23 Univ Nagoya 固体メモリ装置

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7576956B2 (en) 2004-07-26 2009-08-18 Grandis Inc. Magnetic tunnel junction having diffusion stop layer
US7929342B2 (en) 2005-08-15 2011-04-19 Nec Corporation Magnetic memory cell, magnetic random access memory, and data read/write method for magnetic random access memory
US7224601B2 (en) 2005-08-25 2007-05-29 Grandis Inc. Oscillating-field assisted spin torque switching of a magnetic tunnel junction memory element
US7973349B2 (en) 2005-09-20 2011-07-05 Grandis Inc. Magnetic device having multilayered free ferromagnetic layer
US7859034B2 (en) 2005-09-20 2010-12-28 Grandis Inc. Magnetic devices having oxide antiferromagnetic layer next to free ferromagnetic layer
US7777261B2 (en) 2005-09-20 2010-08-17 Grandis Inc. Magnetic device having stabilized free ferromagnetic layer
US7430135B2 (en) 2005-12-23 2008-09-30 Grandis Inc. Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
US7492629B2 (en) 2006-01-06 2009-02-17 Nec Corporation Magnetic random access memory and operating method of the same
JP2007299992A (ja) * 2006-05-01 2007-11-15 Toshiba Corp スピンｆｅｔ
JP2007305771A (ja) * 2006-05-11 2007-11-22 Tdk Corp トンネル磁気抵抗効果素子の製造方法、薄膜磁気ヘッドの製造方法及び磁気メモリの製造方法
US8693238B2 (en) 2006-08-07 2014-04-08 Nec Corporation MRAM having variable word line drive potential
US7851840B2 (en) 2006-09-13 2010-12-14 Grandis Inc. Devices and circuits based on magnetic tunnel junctions utilizing a multilayer barrier
JP2008103661A (ja) * 2006-09-21 2008-05-01 Alps Electric Co Ltd トンネル型磁気検出素子及びその製造方法
JP2008078379A (ja) * 2006-09-21 2008-04-03 Alps Electric Co Ltd トンネル型磁気検出素子の製造方法
US7715156B2 (en) 2007-01-12 2010-05-11 Tdk Corporation Tunnel magnetoresistive effect element and thin-film magnetic head with tunnel magnetoresistive effect read head element
US8213221B2 (en) 2007-06-27 2012-07-03 Grandis, Inc. Magnetic shielding in magnetic multilayer structures
US7957179B2 (en) 2007-06-27 2011-06-07 Grandis Inc. Magnetic shielding in magnetic multilayer structures
US7982275B2 (en) 2007-08-22 2011-07-19 Grandis Inc. Magnetic element having low saturation magnetization
US8476723B2 (en) 2007-08-22 2013-07-02 Grandis, Inc. Magnetic element having low saturation magnetization
JP2011502354A (ja) * 2007-10-31 2011-01-20 ニューヨーク・ユニバーシティ 電流によって誘起されるスピン運動量移動に基づいた、高速かつ低電力な磁気デバイス
JP2011508971A (ja) * 2007-12-19 2011-03-17 クゥアルコム・インコーポレイテッド 個別の読み出しおよび書き込みパスを備えた磁気トンネル接合装置
US7894248B2 (en) 2008-09-12 2011-02-22 Grandis Inc. Programmable and redundant circuitry based on magnetic tunnel junction (MTJ)
JP2011003617A (ja) * 2009-06-16 2011-01-06 Sony Corp 記憶素子及びメモリ
US10263180B2 (en) 2015-01-22 2019-04-16 Tohoku University Magnetoresistance effect element and magnetic memory

Also Published As

Publication number Publication date
US7888755B2 (en) 2011-02-15
US20060114618A1 (en) 2006-06-01

Similar Documents

Publication Publication Date Title
JP2006093432A (ja) 記憶素子及びメモリ
JP4380693B2 (ja) 記憶素子、メモリ
JP5040105B2 (ja) 記憶素子、メモリ
JP4682998B2 (ja) 記憶素子及びメモリ
JP4661230B2 (ja) 記憶素子及びメモリ
JP2007103471A (ja) 記憶素子及びメモリ
JP4277870B2 (ja) 記憶素子及びメモリ
KR100989792B1 (ko) 자기 저항 효과 소자 및 자기 메모리 장치
JP4951858B2 (ja) メモリ
JP2007048790A (ja) 記憶素子及びメモリ
JP2006190838A (ja) 記憶素子及びメモリ
KR20100033386A (ko) 기억 소자 및 메모리
JP5504704B2 (ja) 記憶素子及びメモリ
JP2007305882A (ja) 記憶素子及びメモリ
JP2012151213A (ja) 記憶素子、メモリ装置
JP2006165059A (ja) 記憶素子及びメモリ
JP2008153527A (ja) 記憶素子及びメモリ
JP2006295000A (ja) 記憶素子及びメモリ
JP2006295001A (ja) 記憶素子及びメモリ
JP5034317B2 (ja) 記憶素子及びメモリ
JP4187021B2 (ja) 記憶素子及びメモリ
JP2012074716A (ja) 記憶素子及びメモリ
JP2006165265A (ja) 記憶素子及びメモリ
JP3836779B2 (ja) 磁気抵抗効果素子及び磁気メモリ
JP2006049436A (ja) 記憶素子及びメモリ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090224

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20090224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100921

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110621