JP2011508971A - 個別の読み出しおよび書き込みパスを備えた磁気トンネル接合装置 - Google Patents

個別の読み出しおよび書き込みパスを備えた磁気トンネル接合装置 Download PDF

Info

Publication number
JP2011508971A
JP2011508971A JP2010539890A JP2010539890A JP2011508971A JP 2011508971 A JP2011508971 A JP 2011508971A JP 2010539890 A JP2010539890 A JP 2010539890A JP 2010539890 A JP2010539890 A JP 2010539890A JP 2011508971 A JP2011508971 A JP 2011508971A
Authority
JP
Japan
Prior art keywords
layer
mtj
path
read
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010539890A
Other languages
English (en)
Other versions
JP5496911B2 (ja
Inventor
ジュ、シャオチュン
グ、シチン
リ、シャ
カン、スン・エイチ．
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2011508971A publication Critical patent/JP2011508971A/ja
Application granted granted Critical
Publication of JP5496911B2 publication Critical patent/JP5496911B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/933—Spintronics or quantum computing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/933—Spintronics or quantum computing
    • Y10S977/935—Spin dependent tunnel, SDT, junction, e.g. tunneling magnetoresistance, TMR

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Magnetic Heads (AREA)

Abstract

実施形態では、磁気トンネル接合（ＭＴＪ）構造を含んでいる装置が示される。装置は、さらにＭＴＪ構造につながれた読み出しパスおよびＭＴＪ構造につながれた書き込みパスを含んでいる。書き込みパスは、読み出しパスと離れている。
【選択図】図１

Description

本開示は、一般に、個別の読み出しおよび書き込みデータパスを有する磁気トンネル接合（ＭＴＪ）構造を含む装置を対象とする。
従来のスピントランスファトルク磁気ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）ビットセルは、トランジスタと磁気トンネル接合（ＭＴＪ）構造とを含んでいる。基本的なＭＴＪ構造は、酸化トンネルバリア層を間に挟む２つの磁気電極からなる。個々の磁気電極の磁気モーメントは、横方向に長い素子の長軸に沿って適応させられる。トンネルバリアの一方側の２つの磁性層間の平行および反平行磁気モーメント配向性は、２つのメモリ状態に起因して、バリアを越えて２つの異なる抵抗を生じさせる。自由層と呼ばれた磁気電極の１つは、切り替えることができる磁気モーメント方向がある。基準層と呼ばれた別の磁気電極は、特定方向に固定された磁化がある。
従来のＳＴＴ−ＭＲＡＭ構造では、注入された電流は、自由層の磁化でスピントランスファトルク（ＳＴＴ）の結果、基準層の固定磁化に起因して偏極されたスピンになる。注入された電流の電流密度がしきい値を越える場合、自由層の磁化配向性はスピントランスファトルクによって切り替えることができる。その結果のメモリ状態（つまり、０または１）は、電流の方向によって決定される。
慣例通りに、読み出しプロセスおよび書き込みプロセスの両方は、電流注入の使用によって動作される。書き込みプロセスについては、ＳＴＴ−ＭＲＡＭビットセル中のＭＴＪ装置を通って流れることが可能な電流密度は、ＭＴＪ抵抗の上に強く依存している。ＭＴＪ抵抗が低い場合、さらに電流がＭＴＪ装置を通り抜けることを許可される。したがって、小さなＭＴＪ抵抗は、ＭＲＡＭ設計者により大きなデータ書き込み動作マージンを備える。しかしながら、小さなＭＴＪ抵抗は、小さなデータ読み出しセンスマージンに帰着する。同様に、データ読み出しセンスマージンを改善する大きなＭＴＪ抵抗は、データ書き込み動作マージンを害する。その結果、従来のＭＴＪ設計のＭＴＪ抵抗は、データ読み出しセンスマージンの改善とデータ書き込み動作マージンの改善との間の設計妥協を示す。
さらに、２重ＭＴＪ ＳＴＴ−ＭＲＡＭセル設計は、ＭＴＪセルの書き込み能力を増加させるために提案された。しかしながら、２重ＭＴＪ設計は、データ読み出しセンスマージンのために、ＭＴＪ抵抗および大きな感度でさらに制限が出される。
概要
特定の実施形態では、磁気トンネル接合（ＭＴＪ）構造を含んでいる装置が示される。装置は、ＭＴＪ構造につながれた読み出しパスと、ＭＴＪ構造につながれた書き込みパスと、を含んでいる。書き込みパスは、読み出しパスと離れている。
別の実施形態では、磁気トンネル接合装置の書き込み方法が示される。方法は、磁気トンネル接合（ＭＴＪ）装置の自由層でデータ値を格納するために、ＭＴＪ装置につながれた書き込みパスに電流を流すことを具備する。ＭＴＪ装置は、個別の読み出しパスにつながれる。
別の実施形態では、ＭＴＪ装置からデータを読み出す方法が示される。方法は、データ値を読み出すために、ＭＴＪ装置につながれた読み出しパスに電流を流すことを具備する。ＭＴＪ装置は、個別の書き込みパスにつながれる。
別の実施形態では、メモリ装置が示される。メモリ装置は、磁気ランダムアクセスメモリ（ＭＲＡＭ）セルのアレイを含んでいる。メモリ装置は、ワード線を活性化し、メモリアレイの選択されたセルにアクセスするための読み出しビット線または書き込みビット線のいずれかを選択的に活性化するのに適したメモリ管理ロジック回路を含んでいる。
別の実施形態では、磁気トンネル接合（ＭＴＪ）装置の製造方法が示される。方法は、第１のＭＴＪ構造を形成するために、基板上に複数のフィルム層を堆積することを含んでいる。第１のＭＴＪ構造は、自由層を含んでいる。方法は、第１のＭＴＪ構造の自由層につながれた導電層を堆積することを含んでいる。方法は、第２のＭＴＪ構造を形成するために、第１のＭＴＪ構造上に第２の複数のフィルム層を堆積することをさらに含んでいる。
開示された実施形態によって提供されるある特定の利点は、読み出しおよび書き込みマージンの両方がＳＴＴ−ＭＲＡＭ装置で改善することができるということである。
開示された実施形態によって提供される別の利点は、ＳＴＴ−ＭＲＡＭ装置でデータ値を格納するために要求された書き込み電流が減少することである。
現在の開示の他の態様、利点および特徴は、次のセクション（図面の説明、詳細な説明および請求項）を含む全出願のレビューの後に明白になるだろう。
図１は、個別のデータ読み出しおよび書き込みパスを備えた磁気トンネル接合（ＭＴＪ）装置の特定の実例となる実施形態のブロック図である。 図２は、個別のデータ読み出しおよび書き込みパスを備えた磁気トンネル接合（ＭＴＪ）装置の第２の実例となる実施形態のブロック図である。 図３は、個別のデータ読み出しおよび書き込みパスを備えた磁気トンネル接合（ＭＴＪ）装置の第３の実例となる実施形態のブロック図である。 図４は、個別のデータ読み出しおよび書き込みパスを備えた磁気トンネル接合（ＭＴＪ）装置の第４の実例となる実施形態のブロック図である。 図５は、共通ビット線を共有する個別のデータ読み出しおよび書き込みパスを備えた２つの磁気トンネル接合（ＭＴＪ）装置を含むシステムの特定の実例となる実施形態のブロック図である。 図６は、個別のデータ読み出しおよび書き込みパスを備えた磁気トンネル接合（ＭＴＪ）装置のアレイを含むシステムの第１の実例となる実施形態のブロック図である。 図７は、個別のデータ読み出しおよび書き込みパスを備えた磁気トンネル接合（ＭＴＪ）装置のアレイを含むシステムの第２の実例となる実施形態のブロック図である。 図８は、共通ビット線を共有する個別のデータ読み出しおよび書き込みパスを備えた磁気トンネル接合（ＭＴＪ）装置のアレイを含むシステムの第１の実例となる実施形態のブロック図である。 図９は、共通ビット線を共有する個別のデータ読み出しおよび書き込みパスを備えた磁気トンネル接合（ＭＴＪ）装置のアレイを含むシステムの第２の実例となる実施形態のブロック図である。 図１０は、共通ビット線を共有する個別のデータ読み出しおよび書き込みパスを備えた磁気トンネル接合（ＭＴＪ）装置のアレイを含むシステムの第３の実例となる実施形態のブロック図である。 図１１は、磁気トンネル接合（ＭＴＪ）装置の動作方法の特定の実例となる実施形態の流れ図である。 図１２は、磁気トンネル接合（ＭＴＪ）装置の製造方法の特定の実例となる実施形態の流れ図である。 図１３は、図１２の方法の製造段階の特定の実例となる実施形態を例証する。 図１４は、図１２の方法の製造段階の特定の実例となる実施形態を例証する。 図１５は、図１２の方法の製造段階の特定の実例となる実施形態を例証する。 図１６は、図１２の方法の製造段階の特定の実例となる実施形態を例証する。 図１７は、図１２の方法の製造段階の特定の実例となる実施形態を例証する。 図１８は、図１２の方法の製造段階の特定の実例となる実施形態を例証する。 図１９は、図１２の方法の製造段階の特定の実例となる実施形態を例証する。 図２０は、複数の磁気トンネル接合（ＭＴＪ）セルを含んでいるメモリ装置を含む通信装置のブロック図である。
詳細な説明
図１を参照して、個別のデータ読み出しおよび書き込みパスを備えた磁気トンネル接合（ＭＴＪ）装置の特定の実例となる実施形態のブロック図は、表され、一般に１００で示される。特定の実施形態では、装置１００は、ＳＴＴ−ＭＲＡＭビットセルに含まれていてもよい。データ読み出しパス１０２およびデータ書き込みパス１０４は、装置１００のＭＴＪ構造につながれた個別の電流パスを提供する。第１の基準層１１０、トンネルバリア層１１２および自由層１１４は、第１のＭＴＪコンポーネント１０８を形成する。自由層１１４、第２のトンネルバリア層１１６および第２の基準層１１８は、第２のＭＴＪコンポーネント１０６を形成する。書き込み端子１３０は、自由層１１４につながれる。読み出し端子１５０は、第２の基準層１１８につながれる。トランジスタのようなスイッチ１４２は、第１の基準層１１０とソース端子１４０との間で連結される。スイッチ１４２は、制御信号１４４を受け取るために連結される。特定の実施形態では、装置１００は、磁気ランダムアクセスメモリ（ＭＲＡＭ）装置のアレイの一部でもよい。
特定の実施形態では、データ読み出しパス１０２は、読み出し端子１５０、第２のＭＴＪコンポーネント１０６、第１のＭＴＪコンポーネント１０８、スイッチ１４２およびソース端子１４０を含んでいる。第１の基準層１１０および第２の基準層１１８の磁気モーメントは、同じ方向で固定される。また、自由層１１４の磁気モーメントは、基準層１１０および１１８に対して平行方向または反平行方向でセットされてもよい。
データ読み出しパス１０２に沿った電流に対する抵抗は、第２の基準層１１８と自由層１１４との間の第２のトンネルバリア１１６を横断した抵抗に起因して、自由層１１４と第１の基準層１１０との間の第１のトンネルバリア１１２を横断した抵抗に起因して、発生する。装置１００の抵抗は、装置１００で格納されたデータ値に相当するので、格納されたデータ値は、読み出し信号を提供することと出力を参照信号と比較することとにより決定されてもよい。例えば、読み出し信号は、読み出し端子１５０とソース端子１４０との間で供給された電圧でもよい。また、データ読み出しパス１０２に沿った合成電流は、参照電流と比較されてもよい。別の例として、読み出し信号は、データ読み出しパス１０２に沿って提供される電流でもよい。また、読み出し端子１５０とソース端子１４０との間の合成電圧は、基準電圧と比較されてもよい。
データ書き込みパス１０４に沿った電流は、第２のトンネルバリア１１６を横断するのではなく第１のトンネルバリア１１２を横断して抵抗に遭遇する。したがって、データ書き込みパス１０４は、データ読み出しパス１０２より低い抵抗を有している。特定の実施形態では、第２の基準層１１８および第２のトンネルバリア１１６も、データ書き込みパス１０４と比較してデータ読み出しパス１０２に沿った抵抗の差を増加させるために、第１の基準層１１０および第１のトンネルバリア１１２より高い抵抗を持つように構成されてもよい。
したがって、データ読み出しパス１０２に沿った読み出し電流は、高いトンネル磁気抵抗および改善された読み出しマージンに遭遇する。また、データ書き込みパス１０４に沿った書き込み電流は、低いトンネル磁気抵抗および改善された書き込みマージンに遭遇し、データの読み書きのために単一のパスを使用して達成可能だろう。さらに、データ書き込みパス１０４中の減少した抵抗は、書き込みバイアス電圧の減少、装置外観の小型化、高密度および低電力消費を可能にする。
図２を参照して、個別のデータ読み出しを備えた磁気トンネル接合（ＭＴＪ）装置の第２の実例となる実施形態のブロック図は、表され、一般に２００で示される。特定の実施形態では、装置２００は、ＳＴＴ−ＭＲＡＭビットセルに含まれていてもよい。特定の実施形態では、装置２００は、図１の中で例証された装置１００と本質的に同様に動作する。自由層２０２は、第１の基準層２０４および第２の基準層２０６との間に挟まれ、磁気的に結合される。書き込みビット線端子２０８は、自由層２０２に接する導電層２１０につながれる。ボトムコンダクタ２１２は、第１の基準層２０４につながれ、スイッチ２１４につながれる。スイッチ２１４は、ワード線制御信号２１６およびソース線制御信号２１８のような、１つ以上の制御信号を受け取るために連結される。データ書き込みパスは、書き込みビット線端子２０８、導電層２１０、自由層２０２、第１の基準層２０４、ボトムコンダクタ２１２およびスイッチ２１４を含んでいる。データ読み出しパスは、ビット線読み出しコンダクタ２４０、第２の基準層２０６、自由層２０２、第１の基準層２０４、ボトムコンダクタ２１２およびスイッチ２１４を含んでいる。
自由層２０２は、データ書き込みパスおよびデータ読み出しパスの両方中の少なくとも２つの自由層部分２２０および２２２を含んでいる。自由層２０２は、さらにデータ読み出しパスに自由層部分２５２を含んでいる。自由層部分２２０、２２２および２５２中の材料は、隣接層の材料に依存してもよい。例えば、下から上へ、自由層部分２２０、２２２および２５２は、ＣｏＦｅＢ／ＮｉＦｅ／ＣｏＦｅＢ、ＣｏＦｅＢ、ＣｏＦｅ／ＣｏＦｅＢ、ＮｉＦｅ／ＣｏＦｅＢ、または、ＣｏＦｅ／ＮｉＦｅ／ＣｏＦｅＢを含んでいてもよい。特定の実施形態では、自由層２０２に接する導電層２１０および書き込みビット線端子２０８は、Ｔａ、Ｒｕ、Ｃｕ、Ｍｇ、Ａｌ、Ｔｉ、Ａｕ、またはそれらの任意のコンビネーションのような、導体材料を含んでいる。特定の実施形態では、自由層部分２２０、２２２および２５２の形状、サイズおよび材料組成は、互いとは異なることができる。別の実施形態では、自由層２０２は、自由層部分２２０、２２２および２５２のうちの１つまたは２つのみを含んでもよい。
第１の中間層２２４は、自由層２０２と第１の基準層２０４との間に位置する。特定の実施形態では、書き込み電流を増加させるために、第１の基準層２０４と結合する自由層２０２は、非常に薄いＭｇＯバリアを備えた、膜面に垂直に電流を流す（ＣＰＰ）巨大磁気抵抗効果（ＧＭＲ）またはトンネル磁気抵抗効果（ＴＭＲ）構造のいずれかになりえる。特定の実施形態では、第１の中間層２２４は、ＭｇＯまたはＡｌＯｘのような、酸化トンネルバリアを含んでいる。別の実施形態では、第１の中間層２２４は、Ｒｕ、Ｃｕ、またはＣｒのような、導電層を含んでいる。
特定の実施形態では、第１の基準層２０４は、ＣｏＦｅＢ層２２６、Ｒｕ層２２８およびＣｏＦｅ層２３０で形成されたシンセティック反強磁性（ＳＡＦ）構造を含んでいる。ＳＡＦ構造の磁場の方向は、反強磁性（ＡＦＭ）層２３２によって固定される。ＡＦＭ層２３２は、ボトムコンダクタ２１２につながれる。他の実施形態では、ＡＦＭ層２３２は、シード層または基板層につながれてもよい。
特定の実施形態では、ビット線読み出しコンダクタ２４０は、装置２００のキャッピング層としてさらに機能するトップコンダクタである。特定の実施形態では、ビット線読み出しコンダクタ２４０は、主として、Ｒｕ、Ｔａ、Ｃｕ、Ａｕまたはそれらの任意のコンビネーションのような導体材料を含める。第２の基準層２０６は、ビット線読み出しコンダクタ２４０につながれたＡＦＭ層２４２を含んでいる。ＡＦＭ層２４２は、特定の実施形態中で、ＣｏＦｅ層２４４、Ｒｕ層２４６およびＣｏＦｅＢ層２４８を含んでいる第２のＳＡＦ構造の磁場方向を固定する。第１の基準層２０４の固定された磁場は、第２の基準層２０６の固定された磁場と平行である。
第２の中間層２５０は、第２の基準層２０６と自由層２０２との間に位置する。特定の実施形態では、第２の中間層２５０は、データ読み出しパスに沿ったＴＭＲを提供するＭｇＯまたはＡｌＯｘの層である。第２の中間層２５０を横断する抵抗は、第２の中間層２５０の膜厚の増加につれて増加してもよい。特定の実施形態では、第２の中間層２５０は、第１の中間層２２４より非常に厚くてもよい。
図３を参照して、個別のデータ読み出しおよび書き込みパスを備えた磁気トンネル接合（ＭＴＪ）装置の第３の実例となる実施形態のブロック図は、表され、一般に３００と示される。特定の実施形態では、装置３００は、ＳＴＴ−ＭＲＡＭビットセルに含まれていてもよい。特定の実施形態では、装置３００は、図１の中で例証された装置１００と同様に本質的に動作する。自由層３０２は、第１の基準層３０４および第２の基準層３０６とのに間に挟まれ、磁気的に結合される。電流パスと抵抗のような装置３００のプロパティは、第１の基準層３０４および第２の基準層３０６ではなく、自由層３０２のエリアによって主として決定される。したがって、第１の基準層３０４、第２の基準層３０６および自由層３０２の形状およびサイズは、設計と製造の必要条件によって調節されてもよい。図３の中で例証されるように、第１の基準層３０４は、装置３００の幅以上、実質的に伸びてもよい。
書き込みビット線端子３０８は、自由層３０２に接する導電層３１０につながれる。ボトムコンダクタ３１２は、第１の基準層３０４につながれ、スイッチ３１４につながれる。スイッチ３１４は、ワード線制御信号３１６およびソース線制御信号３１８のような、１つ以上の制御信号を受け取るために連結される。データ書き込みパスは、書き込みビット線端子３０８、導電層３１０、自由層３０２、第１の基準層３０４、ボトムコンダクタ３１２、およびスイッチ３１４を含んでいる。データ読み出しパスは、ビット線読み出しコンダクタ３４０、第２の基準層３０６、自由層３０２、第１の基準層３０４、ボトムコンダクタ３１２およびスイッチ３１４を含んでいる。
自由層３０２は、データ書き込みパスおよびデータ読み出しパスの両方中の少なくとも２つの自由層部分３２０および３２２を含んでいる。自由層３０２は、さらにデータ読み出しパスに自由層部分３５２を含んでいる。自由層部分３２０、３２２および３５２中の材料は、隣接層の材料に依存してもよい。例えば、下から上へ、自由層部分３２０、３２２および３５２は、ＣｏＦｅＢ／ＮｉＦｅ／ＣｏＦｅＢ、ＣｏＦｅＢ、ＣｏＦｅ／ＣｏＦｅＢ、ＮｉＦｅ／ＣｏＦｅＢ、またはＣｏＦｅ／ＮｉＦｅ／ＣｏＦｅＢを含んでいてもよい。特定の実施形態では、自由層３０２および書き込みビット線端子３０８に接する導電層３１０は、Ｔａ、Ｒｕ、Ｃｕ、Ｍｇ、Ａｌ、Ｔｉ、Ａｕまたはそれらの任意のコンビネーションのような導体材料を使用して形成される。
第１の中間層３２４は、自由層３０２と第１の基準層３０４との間に位置する。特定の実施形態では、書き込み電流を増加させるために、第１の基準層３０４と接続する自由層３０２は、非常に薄いＭｇＯ障壁を備えた、膜面に垂直に電流を流す（ＣＰＰ）巨大磁気抵抗効果（ＧＭＲ）またはトンネル磁気抵抗効果（ＴＭＲ）構造のいずれかになりえる。特定の実施形態では、第１の中間層３２４は、ＭｇＯまたはＡｌＯｘのような、酸化トンネルバリアを含んでいる。別の実施形態では、第１の中間層３２４は、Ｒｕ、ＣｕまたはＣｒのような、導電層を含んでいる。
特定の実施形態では、第１の基準層３０４は、ＣｏＦｅＢ層３２６、Ｒｕ層３２８およびＣｏＦｅ層３３０で形成されたシンセティック反強磁性（ＳＡＦ）構造を含んでいる。ＳＡＦの磁場の方向は反強磁性（ＡＦＭ）層３３２によって固定される。ＡＦＭ層３３２は、ボトムコンダクタ３１２につながれる。他の実施形態では、ＡＦＭ層３３２は、シード層または基板層につながれてもよい。
特定の実施形態では、ビット線読み出しコンダクタ３４０は、装置３００のキャッピング層として機能するトップコンダクタである。特定の実施形態では、ビット線読み出しコンダクタ３４０は、主としてＲｕ、Ｔａ、Ｃｕ、Ａｕ、Ｔｉまたはそれらの任意のコンビネーションのような、導体材料を含める。第２の基準層３０６は、ビット線読み出しコンダクタ３４０につながれたＡＦＭ層３４２を含んでいる。特定の実施形態では、ＡＦＭ層３４２は、ＣｏＦｅ層３４４、Ｒｕ層３４６およびＣｏＦｅＢ層３４８が形成された第２のＳＡＦ構造の磁気モーメント方向を固定する。第１の基準層３０４の固定された磁気モーメントは、第２の基準層３０６の固定された磁気モーメントと平行である。
第２の中間層３５０は、第２の基準層３０６と自由層３０２との間に位置する。特定の実施形態では、第２の中間層３５０は、データ読み出しパスに沿ったＴＭＲを提供するＭｇＯまたはＡｌＯｘの層である。第２の中間層３５０を横断する抵抗は、第２の中間層３５０の膜厚の増加につれて増加してもよい。特定の実施形態では、第２の中間層３５０は、第１の中間層３２４より非常に厚くてもよい。
図４を参照して、個別のデータ読み出しおよび書き込みパスを備えた磁気トンネル接合（ＭＴＪ）装置の第４の実例となる実施形態のブロック図は、表され、一般に４００で示される。特定の実施形態では、装置４００は、ＳＴＴ−ＭＲＡＭビットセルに含まれていてもよい。特定の実施形態では、装置４００は、図１の中で例証された装置１００、図２の中で例証された装置２００または図３の中で例証された装置３００と本質的に同様に動作する。自由層４０２は、第１の基準層４０４および第２の基準層４０６の間に挟まれ、磁気的に結合される。
書き込みビット線端子４０８は、自由層４０２に接する導電層４１０につながれる。ボトムコンダクタ４１２は、第１の基準層４０４につながれ、スイッチ４１４につながれる。スイッチ４１４は、ワード線制御信号４１６およびソース線制御信号４１８のような、１つ以上の制御信号を受け取るために連結される。データ書き込みパスは、書き込みビット線端子４０８、導電層４１０、自由層４０２、第１の基準層４０４、ボトムコンダクタ４１２およびスイッチ４１４を含んでいる。データ読み出しパスは、ビット線読み出しコンダクタ４４０、第２の基準層４０６、自由層４０２、第１の基準層４０４、ボトムコンダクタ４１２およびスイッチ４１４を含んでいる。
第１の中間層４２４は、自由層４０２と第１の基準層４０４との間に位置する。第１の基準層４０４は、合成反強磁性（ＳＡＦ）構造４２５および反強磁性（ＡＦＭ）層４３２を含んでいる。ＡＦＭ層４３２は、ＳＡＦ構造４２５中の磁気モーメントの方向を固定する。ＡＦＭ層４３２は、ボトムコンダクタ４１２につながれる。
特定の実施形態では、ビット線読み出しコンダクタ４４０は、装置４００のキャッピング層として機能するトップコンダクタである。データ読み出しパスは、第２の基準層４０６につながれた、ビット線読み出しコンダクタ４４０を含んでいる。第２の基準層４０６は、ＳＡＦ層４４３の磁気モーメント方向を固定する第２のＡＦＭ構造４４２を含んでいる。第１の基準層４０４の固定された磁気モーメントは、第２の基準層４０６の固定された磁気モーメントと平行である。第２の中間層４５０は、第２の基準層４０６につながれる。
特定の実施形態では、薄層４６０は、第２の中間層４５０と自由層４０２との間に挟まれる。特定の実施形態では、薄層４６０は、書き込み電流パス内にではなく、読み出し電流パス内にある。特定の実施形態では、薄層４６０は、Ｍｇから主としてできている薄層である。他の実施形態では、装置４００は、薄層４６０を含んでいなくてもよい。
図５を参照して、共通ビット線を共有する個別のデータ読み出しおよび書き込みパスを備えた２つの磁気トンネル接合（ＭＴＪ）装置を含むシステムの特定の実例となる実施形態のブロック図を、表し、一般に５００で示される。システム５００は、第１のＭＴＪ装置５０２および第２のＭＴＪ装置５０４を含んでいる。第１のＭＴＪ装置５０２は、データ書き込みパス５０８から離れているデータ読み出しパス５０６を含んでいる。第２のＭＴＪ装置５０４は、データ書き込みパス５１２から離れているデータ読み出しパス５１０を含んでいる。
第１のＭＴＪ装置５０２は、第１の基準層５１６、第１の中間層５１８、第１の自由層５２０、第２の中間層５２２および第２の基準層５２４を含んでいる。スイッチ５２６は、ソース端子５３０に第２の基準層５２４を選択的につなぐために、制御信号５２８に反応する。データ読み出しパス５０６は、第１の基準層５１６、第１の中間層５１８、自由層５２０、第２の中間層５２２、第２の基準層５２４、スイッチ５２６およびソース端子５３０につながれたビット線５１４を含んでいる。データ書き込みパス５０８は、自由層５２０、第２の中間層５２２、第２の基準層５２４、スイッチ５２６およびソース端子５３０につながれた共通ビット線５３２を含んでいる。
特定の実施形態では、基準層５１６および５２４は、固定された平行磁気モーメントをそれぞれ含んでいる。中間層５１８および５２２は、トンネルバリア層を含んでいてもよい。自由層５２０は、基準層５１６および５２４の磁気モーメントと平行または反平行になるようにプログラムされてもよい磁気モーメントを含んでいる。自由層５２０の磁気モーメントの方向は、第１のＭＴＪ装置５０２の抵抗を決定し、第１のＭＴＪ装置５０２で格納されたデータ値を示す。
第２のＭＴＪ装置５０４は、第１の基準層５３６、第１の中間層５３８、第１の自由層５４０、第２の中間層５４２および第２の基準層５４４を含んでいる。スイッチ５４６は、ソース端子５５０に第２の基準層５４４を選択的につなぐ制御信号５４８に反応する。データ読み出しパス５１０は、第１の基準層５３６、第１の中間層５３８、自由層５４０、第２の中間層５４２、第２の基準層５４４、スイッチ５４６およびソース端子５５０につながれた共通ビット線５３２を含んでいる。データ書き込みパス５１２は、自由層５４０、第２の中間層５４２、第２の基準層５４４、スイッチ５４６およびソース端子５５０につながれたビット線５５２を含んでいる。
特定の実施形態では、基準層５３６および５４４は、固定された平行磁気モーメントをそれぞれ含んでいる。中間層５３８および５４２は、トンネルバリア層を含んでいてもよい。自由層５４０は、基準層５３６および５４４の磁気モーメントと平行または反平行になるようにプログラムされてもよい磁気モーメントを含んでいる。自由層５４０の磁気モーメントの方向は、第２のＭＴＪ装置５０４の抵抗を決定し、第２のＭＴＪ装置５０４で格納されたデータ値を示す。
動作中に、共通ビット線５３２は、第２のＭＴＪ装置５０４のデータ読み出し動作、第１のＭＴＪ装置５０２のデータ書き込み動作または両方に使用されてもよい。信号が共通ビット線５３２上で提供される場合、制御信号５２８および５４８は、第１のＭＴＪ装置５０２用のデータ書き込みパス５０８がイネーブルになるか、第２のＭＴＪ装置５０４用のデータ読み出しパス５１０がイネーブルになるか、または両方について判断する。したがって、第１のＭＴＪ装置５０２および第２のＭＴＪ装置５０４がＭＴＪ装置のアレイの一部である場合、ビット線の数は減少されてもよい。
図６を参照して、個別のデータ読み出しおよび書き込みパスを備えた磁気トンネル接合（ＭＴＪ）装置のアレイを含むシステムの第１の実例となる実施形態のブロック図を、表し、一般に６００で示される。システム６００は、磁気ランダムアクセスメモリ（ＭＲＡＭ）メモリセルのアレイ６０４につながれたメモリ管理ロジック回路６０２を含んでいる。代表的なセル６０８のようなＭＲＡＭメモリセルのアレイ６０４のそれぞれは、個別のデータ読み出しおよび書き込みパスを使用して動作するように構成される。
メモリ管理ロジック回路６０２は、１組のワード線６０６によってアレイ６０４の特定のロウを選択するために連結される。メモリ管理ロジック回路６０２は、読み出しビット線６１０、６２０、６３０を経由して読み出すためにおよび書き込みビット線６１２、６２２、６３２を経由して書き込むために、アレイ６０４の特定のカラムを選択するために連結される。ソース線６１４、６２４、６３４は、アレイ６０４の選択されたセルからメモリ管理ロジック回路６０２にリターン電流パスを供給する。１つ以上のデータ読み出しポートは、第１のデータ読み出しポート６５０および第２のデータ読み出しポート６５２（それらはメモリ管理ロジック回路６０２によってアレイ６０４につながれる）のようなアレイ６０４につながれてもよい。
特定の実施形態では、ＭＲＡＭメモリセルのアレイ６０４は、図１〜４の中で例証されたような磁気トンネル接合（ＭＴＪ）装置を含んでいてもよい。ＭＴＪ装置は、読み出しビット線につながれた第１の基準層と、書き込みビット線につながれた自由層とを、それぞれ含んでいてもよい。例えば、代表的なセル６０８は、読み出しビット線６１０につながれた第１の基準層と書き込みビット線６１２につながれた自由層とを有するＭＴＪ構造を含んでいてもよい。第２の基準層は、ワード線６０６のそれぞれの１つに反応するゲート端子を有する、トランジスタのようなスイッチにつながれてもよい。
代表的なセル６０８のデータ読み出しパスは、読み出しビット線６１０、第１の基準層、第１の基準層と自由層との間の第１のトンネルバリア、自由層、自由層と第２の基準層との間の第２のトンネルバリア、第２の基準層、スイッチおよびソース線６１４を含んでいてもよい。これに対して、代表的なセル６０８のデータ書き込みパスは、書き込みビット線６１２、自由層、第２のトンネルバリア、第２の基準層、スイッチおよびソース線６１４を含んでいてもよい。データ読み出しパスの抵抗は、データ読み出しパス中の追加の基準層およびトンネル層のうち少なくとも一部分が原因で、データ書き込みパスの抵抗より高くてもよい。
動作中に、メモリ管理ロジック回路６０２は、アレイ６０４の選択されたセルにアクセスするために、ワード線６０６を活性化し、かつ読み出しビット線６１０、６２０、６３０または書き込みビット線６１２、６２２、６３２を選択的に活性化するように構成されてもよい。信号は、選択ビット線に適用されてもよい。また、選択されたセルに格納されたデータ値を決定するために、結果出力は基準と比較されてもよい。例えば、メモリ管理ロジック回路６０２は、読み出し線６１０とソース線６１４との間の電圧を加えることにより、代表的なセル６０８で読み出し動作を行なってもよい。読み出し線６１０またはソース線６１４を通って生じる電流は、電流センスアンプによってのように参照電流と比較されてもよい。別の例として、電流は、読み出し線６１０に適用されてもよい。また、読み出し線６１０とソース線６１４との間に生じる電圧は、電圧センスアンプによってのように基準電圧と比較されてもよい。読み出し動作から決定されたデータ値は、第１のデータ読み出しポート６５０または第２のデータ読み出しポート６５２経由で提供されてもよい。
図７を参照して、個別のデータ読み出しおよび書き込みパスを備えた磁気トンネル接合（ＭＴＪ）装置のアレイを含むシステムの第２の実例となる実施形態のブロック図を、表し、一般に７００で示される。システム７００は、磁気ランダムアクセスメモリ（ＭＲＡＭ）メモリセルのアレイ７０４につながれたメモリ管理ロジック回路７０２を含んでいる。代表的なセル７０８のようなＭＲＡＭメモリセルのアレイ７０４のそれぞれは、個別のデータ読み出しおよび書き込みパスを使用して動作するように構成される。
メモリ管理ロジック回路７０２は、１組のワード線７０６によってアレイ７０４の特定のロウを選択するために連結される。メモリ管理ロジック回路７０２は、読み出しビット線７１０、７２０、７３０を経由して読み出すためにおよび書き込みビット線７１２、７２２、７３２を経由して書き込むために、アレイ７０４の特定のカラムを選択するために連結される。ソース線７１４、７２４、７３４は、アレイ７０４の選択されたセルからメモリ管理ロジック回路７０２にリターン電流パスを供給する。アレイ７０４の各ロウのメモリセルは、ソース線７１４、７２４、または７３４のそれぞれを共有する。１つ以上のデータ読み出しポートは、第１のデータ読み出しポート７５０および第２のデータ読み出しポート７５２（それらはメモリ管理ロジック回路７０２によってアレイ７０４につながれる）のようなアレイ７０４につながれてもよい。
特定の実施形態では、ＭＲＡＭメモリセルのアレイ７０４は、図１〜４の中で例証されたような磁気トンネル接合（ＭＴＪ）装置を含んでいてもよい。ＭＴＪ装置は、読み出しビット線につながれた第１の基準層と書き込みビット線につながれた自由層とをそれぞれ含んでいてもよい。例えば、代表的なセル７０８は、読み出しビット線７１０につながれた第１の基準層と書き込みビット線７１２につながれた自由層とを有するＭＴＪ構造を含んでいてもよい。第２の基準層は、ワード線７０６のそれぞれの１つに反応するゲート端子を有する、トランジスタのようなスイッチにつながれてもよい。
代表的なセル７０８のデータ読み出しパスは、読み出しビット線７１０、第１の基準層、第１の基準層と自由層との間の第１のトンネルバリア、自由層、自由層と第２の基準層との間の第２のトンネルバリア、第２の基準層、スイッチおよびソース線７１４を含んでいてもよい。これに対して、代表的なセル７０８のデータ書き込みパスは、書き込みビット線７１２、自由層、第２のトンネルバリア、第２の基準層、スイッチおよびソース線７１４を含んでいてもよい。データ読み出しパスの抵抗は、データ読み出しパス中の追加の基準層およびトンネル層のうち少なくとも一部分が原因で、データ書き込みパスの抵抗より高くてもよい。
動作中に、メモリ管理ロジック回路７０２は、アレイ７０４の選択されたセルにアクセスするために、ワード線７０６を活性化し、かつ読み出しビット線７１０、７２０、７３０または書き込みビット線７１２、７２２、７３２を選択的に活性化するように構成されてもよい。信号は、選択ビット線に適用されてもよい。また、選択されたセルに格納されたデータ値を決定するために、結果出力は基準と比較されてもよい。例えば、メモリ管理ロジック回路７０２は、読み出し線７１０とソース線７１４との間の電圧を加えることにより、代表的なセル７０８で読み出し動作を行なってもよい。読み出し線７１０またはソース線７１４を通って生じる電流は、電流センスアンプによってのように参照電流と比較されてもよい。別の例として、電流は、読み出し線７１０に適用されてもよい。また、読み出し線７１０とソース線７１４との間の生じる電圧は、電圧センスアンプによってのように基準電圧と比較されてもよい。読み出し動作から決定されたデータ値は、第１のデータ読み出しポート７５０または第２のデータ読み出しポート７５２を経由して提供されてもよい。
図８を参照して、共通ビット線を共有する個別の読み出しおよび書き込みパスを備えた磁気トンネル接合（ＭＴＪ）装置のアレイを含むシステムの第１の実例となる実施形態のブロック図を、表し、一般に８００で示される。システム８００は、磁気ランダムアクセスメモリ（ＭＲＡＭ）メモリセルのアレイ８０４につながれたメモリ管理ロジック回路８０２を含んでいる。第１の代表的なセル８０８および第２の代表的なセル８０９のようなＭＲＡＭメモリセルのアレイ８０４のそれぞれは、個別のデータ読み出しおよび書き込みパスを使用して動作するように、かつ共通ビット線を共有するように構成される。
メモリ管理ロジック回路８０２は、１組のワード線８０６によってアレイ８０４の特定のロウを選択するために連結される。メモリ管理ロジック回路８０２は、ビット線８１０、８２０、８３０によって読み出しおよび書き込みをするために、アレイ８０４の特定のカラムを選択するために連結される。ソース線８１４、８２４、８３４は、アレイ８０４の選択されたセルからメモリ管理ロジック回路８０２にリターン電流パスを供給する。
特定の実施形態では、ＭＲＡＭメモリセルのアレイ８０４は、図１〜５の中で例証されたような磁気トンネル接合（ＭＴＪ）装置を含んでいてもよい。ＭＴＪ装置は、読み出しビット線につながれた第１の基準層と書き込みビット線につながれた自由層とをそれぞれ含んでいてもよい。例えば、代表的なセル８０８は、ビット線８１０につながれた第１の基準層とビット線８２０につながれた自由層とを有するＭＴＪ構造を含んでいてもよい。第２の基準層は、ワード線８０６のそれぞれの１つに反応するゲート端子を有する、トランジスタのようなスイッチにつながれてもよい。
第１の代表的なセル８０８のデータ読み出しパスは、ビット線８１０、第１の基準層、第１の基準層と自由層との間の第１のトンネルバリア、自由層、自由層と第２の基準層との間の第２のトンネルバリア、第２の基準層、スイッチおよびソース線８１４を含んでいてもよい。これに対して、代表的なセル８０８のデータ書き込みパスは、ビット線８２０、自由層、第２のトンネルバリア、第２の基準層、スイッチおよびソース線８１４を含んでいてもよい。データ読み出しパスの抵抗は、データ読み出しパス中の追加の基準層およびトンネル層による少なくとも一部分が原因で、データ書き込みパスの抵抗より高くてもよい。
第２の代表的なセル８０９のデータ読み出しパスは、第１の代表的なセル８０８のデータ書き込みパスと共有されるビット線８２０を含んでいてもよい。第２の代表的なセル８０９のデータ読み出しパスは、さらに第１の基準層、第１の基準層と自由層との間の第１のトンネルバリア、自由層、自由層と第２の基準層との間の第２のトンネルバリア、第２の基準層、スイッチおよびソース線８２４を含んでいてもよい。第２の代表的なセル８０９のデータ書き込みパスは、ビット線８３０、自由層、第２のトンネルバリア、第２の基準層、スイッチおよびソース線８２４を含んでいてもよい。データ読み出しパスの抵抗は、データ読み出しパス中の追加の基準層およびトンネル層による少なくとも一部分が原因で、データ書き込みパスの抵抗より高くてもよい。
動作中に、メモリ管理ロジック回路８０２は、アレイ８０４の選択されたセルにアクセスするために、ビット線８１０、８２０、８３０を活性化し、そして読み出しワード線または書き込みワード線を選択的に活性化するように構成されてもよい。例えば、メモリ管理ロジック回路８０２は、第１の代表的なセル８０８に書き込むために、共通ビット線８２０を活性化し、第１の代表的なセル８０８につながれた第１のワード線８１６を活性化してもよい。さらに、メモリ管理ロジック８０２は、第２の代表的なセル８０９から読み出すために、共通ビット線８２０を活性化し、第２の代表的なセル８０９につながれた第２のワード線８１８を活性化してもよい。さらに、共通ビット線８２０を共有する隣接セル８０８および８０９が、個別のソース線８１４および８２４につながれるので、書き込みおよび読み出し動作は、共通ビット線８２０を使用してセル８０８および８０９で同時に実行されてもよい。したがって、読み出し動作、書き込み動作または両方は、隣接セルによって共有される同じビット線を使用して行なわれてもよい。
図９を参照して、共通ビット線を共有する個別の読み出しおよび書き込みパスを備えた磁気トンネル接合（ＭＴＪ）装置のアレイを含むシステムの第２の実例となる実施形態のブロック図を、表し、一般に９００で示される。システム９００は、磁気ランダムアクセスメモリ（ＭＲＡＭ）メモリセルのアレイ９０４につながれたメモリ管理ロジック回路９０２を含んでいる。第１の代表的なセル９０８および第２の代表的なセル９０９のようなＭＲＡＭメモリセルのアレイ９０４のそれぞれは、個別のデータ読み出しおよび書き込みパスを使用して動作し、かつ共通ビット線を共有するように構成される。
メモリ管理ロジック回路９０２は、１組のワード線９０６によってアレイ９０４の特定のロウを選択するために連結される。メモリ管理ロジック回路９０２は、ビット線９１０、９２０、９３０によって読み出しおよび書き込みをするために、アレイ９０４の特定のカラムを選択するために連結される。ソース線９１４、９２４、９３４は、アレイ９０４の選択されたセルからメモリ管理ロジック回路９０２にリターン電流パスを供給する。
特定の実施形態では、ＭＲＡＭメモリセルのアレイ９０４は、図１〜５の中で例証されたような磁気トンネル接合（ＭＴＪ）装置を含んでいてもよい。ＭＴＪ装置は、読み出しビット線につながれた第１の基準層と書き込みビット線につながれた自由層とをそれぞれ含んでいてもよい。例えば、代表的なセル９０８は、ビット線９１０につながれた第１の基準層とビット線９２０につながれた自由層とを有するＭＴＪ構造を含んでいてもよい。第２の基準層は、ワード線９０６のそれぞれの１つに反応するゲート端子を有する、トランジスタのようなスイッチにつながれてもよい。
第１の代表的なセル９０８のデータ読み出しパスは、ビット線９１０、第１の基準層、第１の基準層と自由層との間の第１のトンネルバリア、自由層、自由層と第２の基準層との間の第２のトンネルバリア、第２の基準層、スイッチおよびソース線９１４を含んでいてもよい。これに対し、代表的なセル９０８のデータ書き込みパスは、ビット線９２０、自由層、第２のトンネルバリア、第２の基準層、スイッチおよびソース線９１４を含んでいてもよい。データ読み出しパスの抵抗は、データ読み出しパス中の追加の基準層およびトンネル層による少なくとも一部分が原因で、データ書き込みパスの抵抗より高くてもよい。
第２の代表的なセル９０９のデータ読み出しパスは、第１の代表的なセル９０８のデータ書き込みパスと共有されるビット線９２０を含んでいてもよい。第２の代表的なセル９０９のデータ読み出しパスは、さらに第１の基準層、第１の基準層と自由層との間の第１のトンネルバリア、自由層、自由層と第２の基準層との間の第２のトンネルバリア、第２の基準層、スイッチおよびソース線９２４を含んでいてもよい。第２の代表的なセル９０９のデータ書き込みパスは、ビット線９３０、自由層、第２のトンネルバリア、第２の基準層、スイッチおよびソース線９２４を含んでいてもよい。データ読み出しパスの抵抗は、データ読み出しパス中の追加の基準層およびトンネル層による少なくとも一部分が原因で、データ書き込みパスの抵抗より高くてもよい。
動作中に、メモリ管理ロジック回路９０２は、読み出しおよび書き込み動作のためのアレイ９０４のセルを選択的に活性化するために、ビット線９１０、９２０、９３０、ワード線９０６、ソース線９１４、９２４、９３４を活性化するように構成されてもよい。例えば、メモリ管理ロジック回路９０２は、共通ビット線９２０を活性化し、第１の代表的なセル９０８および第２の代表的なセル９０９につながれた第１のワード線９１６を活性化してもよい。メモリ管理ロジック回路９０２は、第１の代表的なセル９０８で書き込み動作を行なうためのソース線９１４または第２の代表的なセル９０９で読み出し動作を行なうためのソース線９２４を活性化してもよい。
図１０を参照して、共通ビット線を共有する個別の読み出しおよび書き込みパスを備えた磁気トンネル接合（ＭＴＪ）装置のアレイを含むシステムの第３の実例となる実施形態のブロック図を、表し、一般に１０００で示される。システム１０００は、磁気ランダムアクセスメモリ（ＭＲＡＭ）メモリセルのアレイ１００４につながれたメモリ管理ロジック回路１００２を含んでいる。第１の代表的なセル１００８および第２の代表的なセル１００９のようなＭＲＡＭメモリセルのアレイ１００４のそれぞれは、個別のデータ読み出しおよび書き込みパスを使用して動作し、かつ共通ビット線を共有するように構成される。
メモリ管理ロジック回路１００２は、１組のワード線１０１４、１０２４、１０３４によってアレイ１００４の特定のカラムを選択するために連結される。メモリ管理ロジック回路１００２は、ソース線１０４０および１０４２によってアレイ１００４の特定のロウを選択するために連結される。メモリ管理ロジック回路１００２は、アレイ１００４の選択されたセルで読み出し動作または書き込み動作を決定するために、ビット線（-bBit lines）１０１０、１０２０、１０３０を選択するために連結される。
特定の実施形態では、ＭＲＡＭメモリセルのアレイ１００４は、図１〜５の中で例証されたような磁気トンネル接合（ＭＴＪ）装置を含んでいてもよい。ＭＴＪ装置は、読み出しビット線につながれた第１の基準層と書き込みビット線につながれた自由層とをそれぞれ含んでいてもよい。例えば、代表的なセル１００８は、ビット線１０１０につながれた第１の基準層とビット線１０２０につながれた自由層とを有するＭＴＪ構造を含んでいてもよい。第２の基準層は、ワード線１０１４に反応するゲート端子を有する、トランジスタのようなスイッチにつながれてもよい。
第１の代表的なセル１００８のデータ読み出しパスは、ビット線１０１０、第１の基準層、第１の基準層と自由層との間の第１のトンネルバリア、自由層、自由層と第２の基準層との間の第２のトンネルバリア、第２の基準層、スイッチおよびソース線１０４０を含んでいてもよい。これに対して、代表的なセル１００８のデータ書き込みパスは、ビット線１０２０、自由層、第２のトンネルバリア、第２の基準層、スイッチおよびソース線１０４０を含んでいてもよい。データ読み出しパスの抵抗は、データ読み出しパス中の追加の基準層およびトンネル層による少なくとも一部分が原因で、データ書き込みパスの抵抗より高くてもよい。
第２の代表的なセル１００９のデータ読み出しパスは、第１の代表的なセル１００８のデータ書き込みパスと共有されるビット線１０２０を含んでいてもよい。第２の代表的なセル１００９のデータ読み出しパスは、さらに第１の基準層、第１の基準層と自由層との間の第１のトンネルバリア、自由層、自由層と第２の基準層との間の第２のトンネルバリア、第２の基準層、スイッチおよびソース線１０４０を含んでいてもよい。第２の代表的なセル１００９のデータ書き込みパスは、ビット線１０３０、自由層、第２のトンネルバリア、第２の基準層、スイッチおよびソース線１０４０を含んでいてもよい。データ読み出しパスの抵抗は、データ読み出しパス中の追加の基準層およびトンネル層による少なくとも一部分が原因で、データ書き込みパスの抵抗より高くてもよい。
動作中に、メモリ管理ロジック回路１００２は、読み出しまたは書き込み動作のためにアレイ１００４のセルを選択的に活性化するために、ビット線１０１０、１０２０、１０３０、ワード線１０１４、１０２４、１０３４、ソース線１０４０、１０４２を活性化するように構成されてもよい。例えば、メモリ管理ロジック回路１００２は、第１の代表的なセル１００８に書き込むために、共通ビット線１０２０、ワード線１０１４およびソース線１０４０を活性化してもよい。活性化された共通ビット線１０２０およびソース線１０４０で、メモリ管理ロジック１０２は、第２の代表的なセル１００９から読み出すために、ワード線１０１４を非活性化し、ワード線１０２４を活性化してもよい。図１０中で例証された実施形態中で、ワード線１０１４、１０２４、１０３４のそれぞれは、アレイ１００４のそれぞれのカラムを指定し、ソース線１０４０および１０４２のそれぞれは、アレイ１００４のそれぞれの行を指定するが、ここに使用されるように、他の開示された実施形態との一貫性を保つために、用語「ソース線」はスイッチのスイッチング端子（例え、電界効果トランジスタのソース端子）につながれた線を指定するために使用され、「ワード線」は、スイッチの制御端子（例えば、電界効果トランジスタのゲート）につながれた線を指定するために使用される。
図１１を参照して、磁気トンネル接合（ＭＴＪ）装置を動作する方法の特定の実例となる実施形態の流れ図が描かれる。１１０２で、書き込み動作は、ＭＴＪ装置の自由層でデータ値を格納するために、磁気トンネル接合（ＭＴＪ）装置につながれたデータ書き込みパスに電流を流すことにより行なわれる。ＭＴＪ装置は、個別のデータ読み出しパスにつながれる。特定の実施形態では、データ書き込みパスは、データ読み出しパスより低い抵抗を有している。実例となる実施形態では、データ書き込みパスは、１つの基準層を含んでいる。また、データ読み出しパスは、２つの基準層を含んでいる。特定の実施形態では、ＭＴＪ装置は、図６〜１０の中で例証されたようなメモリ管理ロジック回路によって制御されたＭＴＪ装置のアレイ内にあってもよい。
１１０４まで進んで、読み出し動作は、データ値を読み出すために、磁気トンネル接合（ＭＴＪ）装置につながれたデータ読み出しパスに電流を流すことにより行なわれる。ＭＴＪ装置は、個別のデータ書き込みパスにつながれる。特定の実施形態では、読み出しおよび書き込み動作は、個別のＭＴＪ装置で同時に行なわれてもよい。特定の実施形態では、読み出しおよび書き込み動作は、同じＭＴＪ装置で連続的に行なわれてもよい。特定の実施形態では、ＭＴＪ装置は、データ値を格納するために自由層を含んでおり、自由層に磁気的に結合された基準層を含んでいる。また、データ読み出しパスは、第２の基準層を含んでいる。特定の実施形態では、ＭＴＪ装置は、図１の中で例証されたＭＴＪコンポーネント１０６および１０８のように、互いに磁気的に結合された２つのＭＴＪ構造を含んでいる。
図１２を参照して、磁気トンネル接合（ＭＴＪ）装置の製造方法の特定の実例となる実施形態の流れ図が描かれる。特定の実施形態では、方法は、図１〜４の中で例証されたような個別の読み出しおよび書き込みパスを有するＭＴＪ装置を製造するために使用されてもよい。１２０２で、フィルム層は、第１のＭＴＪ構造を形成するために基板上に堆積される。図１３の中で描かれる例１３００は、実例であって限定されず、反強磁性（ＡＦＭ）層１３０２、シンセティック反強磁性（ＳＡＦ）層１３０４、中間層１３０６および自由層１３０８を含んでいる。例えば、ＳＡＦ層１３０４は、ＣｏＦｅ／Ｒｕ／ＣｏＦｅＢサブレイヤを含んでいてもよい。中間層１３０６は、ＭｇＯまたはＡｌＯｘのようなトンネルバリア層、または、ＣｕまたはＲｕのような導電層でもよい。自由層１３０８は、説明において、制限しない例として、ＣｏＦｅＢ／ＮｉＦｅ／ＣｏＦｅＢ、ＣｏＦｅＢ、ＣｏＦｅ／ＣｏＦｅＢ、ＮｉＦｅ／ＣｏＦｅＢ、またはＣｏＦｅ／ＮｉＦｅ／ＣｏＦｅＢサブレイヤを含んでいてもよい。
１２０４まで進んで、特定の実施形態では、ボトム基準電極はパターン化される。パターン化されたボトム電極１４００の実例であって限定されない例は、図１４の中で描かれる。パターン化されたボトム電極１４００は、パターン化されたＡＦＭ層１４０２、パターン化されたＳＡＦ層１４０４、パターン化されたトンネルバリア層１４０６およびパターン化された自由層１４０８を含んでいる。
１２０６まで進んで、特定の実施形態では、ボトム基準電極のパターニング中に第１のＭＴＪ構造で作られるボイドは、窒化シリコンのような誘電材料で満たされる。実例であって限定されない例１５００は、図１５の中で描かれ、ＳｉＮｘまたは他の誘電材料１５１０および１５１２がボトム電極のパターニング中に作られたボイドを満たすことを例証する。
１２０８まで進んで、特定の実施形態では、第１のＭＴＪ構造の自由層は、パターン化される。実例であって限定されない例１６００は、図１６の中で描かれ、フォトレジスト１６１６の塗布およびエッチング工程の後に自由層１６１４がパターン化されることを例証する。
１２１０まで進んで、第１のＭＴＪ構造の自由層につながれる導電層は、堆積される。特定の実施形態では、導電層は、自由層の少なくとも１つの壁に接する。実例であって限定されない例１７００は、図１７の中で描かれ、ＭＴＪ構造のパターン化された自由層に接する導電層１７１８が堆積されることを例証する。説明の例として、導電層１７１８は、Ｃｕ、Ｒｕ、Ｔａ、Ｍｇ、Ａｌ、他の導体材料またはそれらの任意のコンビネーションでもよい。
１２１２まで進んで、特定の実施形態では、実質的に平面的なトップ部は形成される。例えば、実質的に平面的なトップ部の形成は、自由層をパターニングする間に堆積されたフォトレジストを削除することを含んでいてもよい。実例であって限定されない例１８００は、図１８の中で描かれ、実質的に平面的なトップ部１８０２を例証する。
１２１４まで進んで、フィルム層の第２のセットは、第１のＭＴＪ構造上に第２のＭＴＪ構造を形成するために堆積される。実例であって限定されない例１９００は、図１９の中で描かれ、自由層部分１９２０、トンネルバリア層１９２２、ＳＡＦ層１９２４、ＡＦＭ層１９２６およびトップ導電層１９２８を例証する。実例となる例として、自由層部分１９２０は、図１３の中で例証されたサブレイヤ１３０８の１つ以上を含んでいてもよい。他の実施形態として、フィルム層のセットは、自由層部分１９２０を含んでいなくてもよい。トンネルバリア層１９２２は、装置の読み出し抵抗を増加させるために、厚いＭｇＯまたはＡｌＯｘ層を含んでいてもよい。ＳＡＦ層１９２４は、ＣｏＦｅ／Ｒｕ／ＣｏＦｅＢサブレイヤを含んでいてもよい。トップ導電層１９２８は、Ｃｕ、Ｒｕ、Ｔａ、Ｍｇ、Ａｌ、他の導体材料またはそれらの任意のコンビネーションを含んでいてもよい。特定の実施形態では、読み出し線は第２のＭＴＪ構造につながれる。また、書き込み線は導電層につながれる。
図２０は、複数の磁気トンネル接合（ＭＴＪ）セルを含んでいるメモリ装置を含む通信装置２０００のブロック図である。通信装置２０００は、ＭＴＪセルのメモリアレイ２０３２およびＭＴＪセルのキャッシュメモリ２０６４を含んでいる。それらは、デジタル信号プロセッサ（ＤＳＰ）２０１０のようなプロセッサにつながれる。通信装置２０００は、さらにＤＳＰ２０１０につながれる磁気ランダムアクセスメモリ（ＭＲＡＭ）装置２０６６を含んでいる。具体例では、ＭＴＪセルのメモリアレイ２０３２、ＭＴＪセルのキャッシュメモリ２０６４およびＭＲＡＭ装置２０６６は、多数のＭＴＪセルを含んでいる。ここで、図１〜１６に関して記述されるように、各ＭＴＪセルは、個別の読み出しおよび書き込みパスを含む。
図２０は、さらにデジタル信号プロセッサ２０１０およびディスプレイ２０２８につながれるディスプレイコントローラ２０２６を示す。コーダ／デコーダ（ＣＯＤＥＣ）２０３４も、デジタル信号プロセッサ２０１０につなぐことができる。スピーカ２０３６およびマイクロホン２０３８は、ＣＯＤＥＣ２０３４につなぐことができる。
図２０は、無線コントローラ２０４０をデジタル信号プロセッサ２０１０および無線アンテナ２０４２につなぐことができることをさらに示す。特定の実施形態では、入力装置２０３０および電源２０４４は、オンチップ・システム２０２２につながれる。さらに、図２０の中で例証されるように、特定の実施形態中で、ディスプレイ２０２８、入力装置２０３０、スピーカ２０３６、マイクロホン２０３８、無線アンテナ２０４２および電源２０４４は、オンチップ・システム２０２２の外部にある。しかしながら、各々は、インターフェースまたはコントローラのようなオンチップ・システム２０２２のコンポーネントにつなぐことができる。
当業者は、電子ハードウェア、コンピュータソフトウェアまたは両方のコンビネーションとして、ここに開示された実施形態に関して記述された、様々な実例となる論理ブロック、コンフィギュレーション、モジュール、回路、およびアルゴリズムステップがインプリメントされてもよいことをさらに認識するだろう。明白にハードウェアとソフトウェアのこの互換性を例証するために、様々な実例となるコンポーネント、ブロック、コンフィギュレーション、モジュール、回路およびステップは、それらの機能性の点から一般に上記であると説明された。総合体系に課された特定のアプリケーションおよび設計制約に依存したハードウェアまたはソフトウェアとして、そのような機能であろうとなかろうとインプリメントされる。熟練した職人は、各特定のアプリケーションの方法を変える際に記述された機能性をインプリメントしてもよい。しかし、そのようなインプリメンテーション決定は、現在の開示の範囲から逸脱すると解釈されるべきでない。
ここに開示された実施形態に関して記述された方法またはアルゴリズムのステップは、プロセッサによって実行されたハードウェア、ソフトウェア・モジュール、または２つのコンビネーションで直接具体化されてもよい。ソフトウェア・モジュールは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＰＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ−ＲＯＭまたは技術中で既知の記憶メディアの他の形式で備えてもよい。典型的な記憶メディアは、プロセッサにつながれる。そのようなプロセッサは、記憶メディアから情報を読み出し、そして、情報を書き込むことができる。代案では、記憶メディアは、プロセッサに不可欠かもしれない。プロセッサと記憶メディアは、ＡＳＩＣに存在してもよい。ＡＳＩＣは、コンピュータデバイスまたはユーザ端末に存在してもよい。代案では、プロセッサと記憶メディアは、コンピュータデバイスまたはユーザ端末中の個別部品として存在してもよい。
開示された実施形態の前の記述は、開示された実施形態をどんな当業者も作るか使用することを可能にするために提供される。これらの実施形態の様々な変更は、当業者に容易に明白になる。また、ここに定義された一般的な法則は、開示の精神または範囲から外れずに、他の実施形態に適用されてもよい。したがって、現在の開示は、ここに開示された実施形態に限定されることは意図されず、次の請求項によって定義されるような法則と新しい特徴と一致して、可能な限り広い範囲を与えられることになっている。

Claims (22)

  1. 磁気トンネル接合（ＭＴＪ）構造と、
    前記ＭＴＪ構造につながれた読み出しパスと、
    前記ＭＴＪ構造につながれた書き込みパスと、前記書き込みパスは前記読み出しパスから離れている、
    を具備する装置。
  2. 請求項１の装置であって、前記ＭＴＪ構造は、
    前記読み出しパスおよび前記書き込みパスの第１の基準層と、
    前記書き込みパスの第２の基準層と、
    を具備する。
  3. 請求項１の装置であって、前記読み出しパスは、前記書き込みパスより高い抵抗を有する。
  4. 請求項１の装置であって、前記ＭＴＪ構造は、前記読み出しパスおよび前記書き込みパスの第１のトンネルバリアと、前記読み出しパスの第２のトンネルバリアと、を具備する。
  5. 請求項４の装置であって、前記第１のトンネルバリアは、前記第２のトンネルバリアより低い抵抗を有する。
  6. 請求項１の装置であって、前記ＭＴＪ構造は、第２のＭＴＪコンポーネントにつながれた第１のＭＴＪコンポーネントを具備し、前記読み出しパスは、前記第１のＭＴＪコンポーネントを具備し、前記書き込みパスは、前記第２のＭＴＪコンポーネントを具備する。
  7. 請求項６の装置であって、前記第２のＭＴＪコンポーネントは、前記第１のＭＴＪコンポーネントにつながれる。
  8. 請求項１の装置であって、前記ＭＴＪ構造は、
    バリア層と、
    自由層と、
    基準層と、
    を具備する。
  9. 請求項１の装置であって、前記読み出しパスおよび前記書き込みパスは、自由層と、中間層と、第１の合成反強磁性（ＳＡＦ）層と、第１の反強磁性（ＡＦＭ）層と、を具備する。
  10. 請求項９の装置であって、前記読み出しパスは、第２のＳＡＦ層と、第２のＡＦＭ層と、を含む。
  11. 請求項１０の装置であって、前記第１のＳＡＦ層および前記第２のＳＡＦ層は、コバルト鉄ボロン（ＣｏＦｅＢ）層と、ロジウム（Ｒｕ）層と、コバルト鉄（ＣｏＦｅ）層と、を含む、前記書き込みパスは、前記自由層に接する導電層を含む。
  12. 磁気トンネル接合装置にデータを書き込む方法であって、前記方法は、
    磁気トンネル接合（ＭＴＪ）装置の自由層でデータ値を格納するために、前記ＭＴＪ装置につながれた書き込みデータパスに電流を流すことを具備し、
    前記ＭＴＪ装置は、個別の読み出しデータパスにつながれる。
  13. 請求項１２の方法であって、前記書き込みパスは、１つの基準層を含む、前記読み出しパスは、２つの基準層を含む。
  14. 請求項１２の方法であって、前記書き込みパスは、前記読み出しパスより低い抵抗を有する。
  15. 磁気トンネル接合装置からデータを読み出す方法であって、前記方法は、
    データ値を読み出すために、磁気トンネル接合（ＭＴＪ）装置につながれた読み出しデータパスに電流を流すことを具備し、
    前記ＭＴＪ装置は、個別の書き込みデータパスにつながれる。
  16. 請求項１５の方法であって、前記ＭＴＪ装置は、前記データ値を格納するための自由層と、前記自由層に磁気的につながれる基準層と、を含む、前記書き込みデータパスは、第２の基準層を含む。
  17. 請求項１５の方法であって、前記ＭＴＪ装置は、互いに磁気的につながれる２つのＭＴＪ構造を具備する。
  18. 磁気ランダムアクセスメモリ（ＭＲＡＭ）セルのアレイと、
    ワード線を活性化し、前記アレイの選択されたセルにアクセスするための読み出しビット線および書き込みビット線のうちの１つを選択的に活性化するのに適したメモリ管理ロジック回路と、
    を具備するメモリ装置。
  19. 請求項１８のメモリ装置であって、前記ＭＲＡＭセルのアレイにつながれた第１のデータ読み出しポートと、前記ＭＲＡＭセルのアレイにつながれた第２のデータ読み出しポートと、をさらに具備する。
  20. 請求項１９のメモリ装置であって、前記第１のデータ読み出しポートおよび前記第２のデータ読み出しポートの少なくとも１つは、前記メモリ管理ロジックにつながれる。
  21. 磁気トンネル接合（ＭＴＪ）装置の製造方法であって、前記方法は、
    自由層を含む第１のＭＴＪ構造を形成するために、基板上に複数のフィルム層を堆積することと、
    前記第１のＭＴＪ構造の前記自由層につながれた導電層を堆積することと、
    第２のＭＴＪ構造を形成するために、前記第１のＭＴＪ構造上に第２の複数のフィルム層を堆積することと、
    を具備する。
  22. 請求項２１の方法であって、
    前記第２のＭＴＪ構造に読み出し線をつなぐことと、
    前記導電層に書き込み線をつなぐことと、
    をさらに具備する。
JP2010539890A 2007-12-19 2008-12-19 個別の読み出しおよび書き込みパスを備えた磁気トンネル接合装置 Expired - Fee Related JP5496911B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/959,797 2007-12-19
US11/959,797 US8004881B2 (en) 2007-12-19 2007-12-19 Magnetic tunnel junction device with separate read and write paths
PCT/US2008/087748 WO2009079662A1 (en) 2007-12-19 2008-12-19 Magnetic tunnel junction device with separate read and write paths

Publications (2)

Publication Number Publication Date
JP2011508971A true JP2011508971A (ja) 2011-03-17
JP5496911B2 JP5496911B2 (ja) 2014-05-21

Family

ID=40345015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010539890A Expired - Fee Related JP5496911B2 (ja) 2007-12-19 2008-12-19 個別の読み出しおよび書き込みパスを備えた磁気トンネル接合装置

Country Status (9)

Country Link
US (1) US8004881B2 (ja)
EP (1) EP2232496B1 (ja)
JP (1) JP5496911B2 (ja)
KR (1) KR101180131B1 (ja)
CN (2) CN101925960B (ja)
CA (2) CA2710334C (ja)
MX (1) MX2010006977A (ja)
RU (1) RU2453934C2 (ja)
WO (1) WO2009079662A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019077663A1 (ja) * 2017-10-16 2019-04-25 Tdk株式会社 トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9040178B2 (en) * 2008-09-22 2015-05-26 Headway Technologies, Inc. TMR device with novel free layer structure
US8363460B2 (en) * 2010-04-07 2013-01-29 Avalanche Technology, Inc. Method and apparatus for programming a magnetic tunnel junction (MTJ)
US8344433B2 (en) * 2009-04-14 2013-01-01 Qualcomm Incorporated Magnetic tunnel junction (MTJ) and methods, and magnetic random access memory (MRAM) employing same
US8270208B2 (en) * 2010-02-08 2012-09-18 International Business Machines Corporation Spin-torque based memory device with read and write current paths modulated with a non-linear shunt resistor
US8981502B2 (en) * 2010-03-29 2015-03-17 Qualcomm Incorporated Fabricating a magnetic tunnel junction storage element
US8564080B2 (en) * 2010-07-16 2013-10-22 Qualcomm Incorporated Magnetic storage element utilizing improved pinned layer stack
US8446757B2 (en) * 2010-08-18 2013-05-21 International Business Machines Corporation Spin-torque transfer magneto-resistive memory architecture
US8422287B2 (en) * 2010-09-09 2013-04-16 Magic Technologies, Inc. Pulse field assisted spin momentum transfer MRAM design
WO2014089182A1 (en) * 2012-12-04 2014-06-12 Carnegie Mellon University A nonvolatile magnetic logic device
JP5695451B2 (ja) * 2011-03-04 2015-04-08 株式会社東芝 磁気メモリ及び磁気メモリ装置
US8456895B2 (en) 2011-05-03 2013-06-04 International Business Machines Corporation Magnonic magnetic random access memory device
US8456894B2 (en) 2011-05-03 2013-06-04 International Business Machines Corporation Noncontact writing of nanometer scale magnetic bits using heat flow induced spin torque effect
US8754491B2 (en) 2011-05-03 2014-06-17 International Business Machines Corporation Spin torque MRAM using bidirectional magnonic writing
US8785966B2 (en) 2011-05-25 2014-07-22 International Business Machines Corporation Magnetic tunnel junction transistor devices
US20140037991A1 (en) 2012-07-31 2014-02-06 International Business Machines Corporation Magnetic random access memory with synthetic antiferromagnetic storage layers
US8852762B2 (en) 2012-07-31 2014-10-07 International Business Machines Corporation Magnetic random access memory with synthetic antiferromagnetic storage layers and non-pinned reference layers
KR102017623B1 (ko) 2012-08-30 2019-09-03 삼성전자주식회사 자기 메모리 소자
US20140124880A1 (en) 2012-11-06 2014-05-08 International Business Machines Corporation Magnetoresistive random access memory
US8750033B2 (en) 2012-11-06 2014-06-10 International Business Machines Corporation Reading a cross point cell array
US9275713B2 (en) * 2013-01-17 2016-03-01 Yimin Guo Magnetoresistive element and method of manufacturing the same
US10608170B2 (en) * 2013-01-21 2020-03-31 Shanghai CiYu Information Technologies Co., LTD Electric field assisted perpendicular STT-MRAM
US10953319B2 (en) * 2013-01-28 2021-03-23 Yimin Guo Spin transfer MRAM element having a voltage bias control
US8908428B2 (en) * 2013-01-29 2014-12-09 Samsung Electronics Co., Ltd. Voltage assisted STT-MRAM writing scheme
WO2014142978A1 (en) * 2013-03-15 2014-09-18 Intel Corporation Logic chip including embedded magnetic tunnel junctions
US9203017B2 (en) 2013-08-02 2015-12-01 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions including a package structure usable in spin transfer torque memories
US9240547B2 (en) 2013-09-10 2016-01-19 Micron Technology, Inc. Magnetic tunnel junctions and methods of forming magnetic tunnel junctions
US9711215B2 (en) 2013-09-27 2017-07-18 Intel Corporation Apparatus and method to optimize STT-MRAM size and write error rate
KR102137815B1 (ko) * 2013-10-10 2020-07-24 한양대학교 산학협력단 강자성 다층박막 및 이를 포함하는 mtj 구조
WO2015065462A1 (en) * 2013-10-31 2015-05-07 Intel Corporation Apparatus for improving read and write operations of a nonvolatile memory
CN103794715B (zh) * 2014-02-28 2016-09-28 北京航空航天大学 一种基于电压控制的磁存储器
KR20150103527A (ko) * 2014-03-03 2015-09-11 에스케이하이닉스 주식회사 전자 장치
US9431600B2 (en) 2014-10-06 2016-08-30 International Business Machines Corporation Magnetic domain wall shift register memory devices with high magnetoresistance ratio structures
US9324768B1 (en) * 2014-12-03 2016-04-26 Qualcomm Incorporated System and method of shared bit line MRAM
US9502642B2 (en) 2015-04-10 2016-11-22 Micron Technology, Inc. Magnetic tunnel junctions, methods used while forming magnetic tunnel junctions, and methods of forming magnetic tunnel junctions
US9960346B2 (en) 2015-05-07 2018-05-01 Micron Technology, Inc. Magnetic tunnel junctions
US10490247B2 (en) * 2015-07-24 2019-11-26 The University Of Tokyo Memory element
KR102358564B1 (ko) * 2015-09-02 2022-02-04 삼성전자주식회사 단락된 메모리 셀의 가변 저항 소자를 갖는 반도체 메모리 장치
CN106558333B (zh) * 2015-09-29 2018-11-09 中国科学院物理研究所 包括环形磁性隧道结的自旋转移力矩磁随机存取存储器
US9680089B1 (en) 2016-05-13 2017-06-13 Micron Technology, Inc. Magnetic tunnel junctions
US9786343B1 (en) * 2016-08-30 2017-10-10 International Business Machines Corporation STT MRAM common source line array bias scheme
US10224368B2 (en) * 2017-06-30 2019-03-05 Qualcomm Incorporated Voltage-switched magneto-resistive random access memory (MRAM) employing separate read operation circuit paths from a shared spin torque write operation circuit path
US11398596B2 (en) * 2018-06-28 2022-07-26 Intel Corporation Magnetic tunnel junction (MTJ) integration on backside of silicon
CN110277490B (zh) * 2019-06-24 2023-06-09 中国科学院微电子研究所 Stt-mram参考单元及其制备方法及包含该参考单元的芯片
CN110349609B (zh) * 2019-07-04 2021-09-07 西安交通大学 一种三维磁性器件及磁存储器
CN113380287B (zh) * 2020-02-25 2022-06-07 北京航空航天大学 磁性存储单元结构及其数据写入方法
US11127459B1 (en) * 2020-03-16 2021-09-21 Globalfoundries Singapore Pte. Ltd. Memory devices and methods of forming the same
US11164610B1 (en) 2020-06-05 2021-11-02 Qualcomm Incorporated Memory device with built-in flexible double redundancy
US11177010B1 (en) 2020-07-13 2021-11-16 Qualcomm Incorporated Bitcell for data redundancy
JP2022044399A (ja) * 2020-09-07 2022-03-17 キオクシア株式会社 磁気メモリ
US11222678B1 (en) * 2020-10-02 2022-01-11 Sandisk Technologies Llc MRAM cross-point memory with reversed MRAM element vertical orientation
US11514962B2 (en) 2020-11-12 2022-11-29 International Business Machines Corporation Two-bit magnetoresistive random-access memory cell
US11963462B2 (en) * 2022-03-18 2024-04-16 Honeywell International Inc. Magneto-resistive random access memory magnetic tunnel junction and cell with voltage-controlled writing

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004153070A (ja) * 2002-10-31 2004-05-27 Nec Corp 磁気ランダムアクセスメモリ，及びその製造方法
JP2005116888A (ja) * 2003-10-09 2005-04-28 Toshiba Corp 磁気メモリ
JP2006093432A (ja) * 2004-09-24 2006-04-06 Sony Corp 記憶素子及びメモリ
JP2006156477A (ja) * 2004-11-25 2006-06-15 Sony Corp 記憶素子、メモリ
JP2007081280A (ja) * 2005-09-16 2007-03-29 Fujitsu Ltd 磁気抵抗効果素子及び磁気メモリ装置
JP2007324171A (ja) * 2006-05-30 2007-12-13 Fujitsu Ltd 磁気メモリ装置及びその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072718A (en) * 1998-02-10 2000-06-06 International Business Machines Corporation Magnetic memory devices having multiple magnetic tunnel junctions therein
KR100366702B1 (ko) * 2000-02-03 2003-01-08 삼성전자 주식회사 쓰기 및 읽기 회로를 갖는 자기 터널 접합 소자를 이용한자기 랜덤 액세스 메모리
KR100399436B1 (ko) * 2001-03-28 2003-09-29 주식회사 하이닉스반도체 마그네틱 램 및 그 형성방법
US6714444B2 (en) * 2002-08-06 2004-03-30 Grandis, Inc. Magnetic element utilizing spin transfer and an MRAM device using the magnetic element
WO2004038723A2 (en) 2002-10-22 2004-05-06 Btg International Limited Magnetic memory device
JP3863484B2 (ja) * 2002-11-22 2006-12-27 株式会社東芝 磁気抵抗効果素子および磁気メモリ
US6870759B2 (en) * 2002-12-09 2005-03-22 Applied Spintronics Technology, Inc. MRAM array with segmented magnetic write lines
US7190611B2 (en) * 2003-01-07 2007-03-13 Grandis, Inc. Spin-transfer multilayer stack containing magnetic layers with resettable magnetization
US6865109B2 (en) * 2003-06-06 2005-03-08 Seagate Technology Llc Magnetic random access memory having flux closure for the free layer and spin transfer write mechanism
US7009877B1 (en) * 2003-11-14 2006-03-07 Grandis, Inc. Three-terminal magnetostatically coupled spin transfer-based MRAM cell
US7366009B2 (en) * 2004-01-10 2008-04-29 Honeywell International Inc. Separate write and read access architecture for a magnetic tunnel junction
US7109539B2 (en) * 2004-03-09 2006-09-19 International Business Machines Corporation Multiple-bit magnetic random access memory cell employing adiabatic switching
JP3863536B2 (ja) * 2004-05-17 2006-12-27 株式会社東芝 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法
RU2310928C2 (ru) * 2004-10-27 2007-11-20 Самсунг Электроникс Ко., Лтд. Усовершенствованное многоразрядное магнитное запоминающее устройство с произвольной выборкой и способы его функционирования и производства
US7285836B2 (en) * 2005-03-09 2007-10-23 Maglabs, Inc. Magnetic random access memory with stacked memory cells having oppositely-directed hard-axis biasing
US7973349B2 (en) * 2005-09-20 2011-07-05 Grandis Inc. Magnetic device having multilayered free ferromagnetic layer
JP4797795B2 (ja) * 2006-05-24 2011-10-19 Ｔｄｋ株式会社 磁気メモリ
US7851840B2 (en) * 2006-09-13 2010-12-14 Grandis Inc. Devices and circuits based on magnetic tunnel junctions utilizing a multilayer barrier
US7480173B2 (en) * 2007-03-13 2009-01-20 Magic Technologies, Inc. Spin transfer MRAM device with novel magnetic free layer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004153070A (ja) * 2002-10-31 2004-05-27 Nec Corp 磁気ランダムアクセスメモリ，及びその製造方法
JP2005116888A (ja) * 2003-10-09 2005-04-28 Toshiba Corp 磁気メモリ
JP2006093432A (ja) * 2004-09-24 2006-04-06 Sony Corp 記憶素子及びメモリ
JP2006156477A (ja) * 2004-11-25 2006-06-15 Sony Corp 記憶素子、メモリ
JP2007081280A (ja) * 2005-09-16 2007-03-29 Fujitsu Ltd 磁気抵抗効果素子及び磁気メモリ装置
JP2007324171A (ja) * 2006-05-30 2007-12-13 Fujitsu Ltd 磁気メモリ装置及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019077663A1 (ja) * 2017-10-16 2019-04-25 Tdk株式会社 トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ
JPWO2019077663A1 (ja) * 2017-10-16 2019-12-19 Tdk株式会社 トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ
US10564229B2 (en) 2017-10-16 2020-02-18 Tdk Corporation Tunnel magnetoresistive effect element, magnetic memory, and built-in memory
CN111226312A (zh) * 2017-10-16 2020-06-02 Tdk株式会社 隧道磁阻效应元件、磁存储器及内置型存储器
CN111226312B (zh) * 2017-10-16 2024-01-05 Tdk株式会社 隧道磁阻效应元件、磁存储器及内置型存储器

Also Published As

Publication number Publication date
EP2232496B1 (en) 2012-10-03
CA2808570A1 (en) 2009-06-25
RU2453934C2 (ru) 2012-06-20
RU2010129831A (ru) 2012-01-27
CN101925960A (zh) 2010-12-22
EP2232496A1 (en) 2010-09-29
US20090161422A1 (en) 2009-06-25
WO2009079662A1 (en) 2009-06-25
CN103280235B (zh) 2016-12-28
CN101925960B (zh) 2014-10-01
KR101180131B1 (ko) 2012-09-05
CA2710334A1 (en) 2009-06-25
CN103280235A (zh) 2013-09-04
US8004881B2 (en) 2011-08-23
MX2010006977A (es) 2010-09-10
CA2808570C (en) 2016-02-23
JP5496911B2 (ja) 2014-05-21
KR20100095469A (ko) 2010-08-30
CA2710334C (en) 2013-12-10

Similar Documents

Publication Publication Date Title
JP5496911B2 (ja) 個別の読み出しおよび書き込みパスを備えた磁気トンネル接合装置
US8039913B2 (en) Magnetic stack with laminated layer
US7359235B2 (en) Separate write and read access architecture for a magnetic tunnel junction
US7368301B2 (en) Magnetic random access memory with selective toggle memory cells
CA2710332A1 (en) Mram device with shared source line
JP2008546129A (ja) スピン転移を利用する高速磁気メモリ装置及びそれに用いられる磁気素子
JP5120699B2 (ja) 磁気ランダムアクセスメモリ及びその動作方法
KR101361568B1 (ko) 측방 피닝을 이용하는 비-휘발성 메모리
US7050326B2 (en) Magnetic memory device with current carrying reference layer
US7391641B2 (en) Multi-layered magnetic memory structures
US20090097303A1 (en) MRAM with Resistive Property Adjustment
US20070164383A1 (en) Magnetic random access memory with improved writing margin
JP2006156685A (ja) 記憶素子及びメモリ
US7457153B1 (en) Integrated circuit memory devices having magnetic memory cells therein that utilize dual-ferromagnetic data layers

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130806

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130813

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131016

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140305

R150 Certificate of patent or registration of utility model

Ref document number: 5496911

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees