JP5695451B2 - 磁気メモリ及び磁気メモリ装置 - Google Patents

磁気メモリ及び磁気メモリ装置 Download PDF

Info

Publication number
JP5695451B2
JP5695451B2 JP2011048105A JP2011048105A JP5695451B2 JP 5695451 B2 JP5695451 B2 JP 5695451B2 JP 2011048105 A JP2011048105 A JP 2011048105A JP 2011048105 A JP2011048105 A JP 2011048105A JP 5695451 B2 JP5695451 B2 JP 5695451B2
Authority
JP
Japan
Prior art keywords
magnetic layer
magnetic
layer
magnetization
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011048105A
Other languages
English (en)
Other versions
JP2012186303A (ja
Inventor
剛 近藤
剛 近藤
博史 森瀬
博史 森瀬
中村 志保
志保 中村
義成 黒崎
義成 黒崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011048105A priority Critical patent/JP5695451B2/ja
Priority to US13/235,664 priority patent/US8644057B2/en
Publication of JP2012186303A publication Critical patent/JP2012186303A/ja
Application granted granted Critical
Publication of JP5695451B2 publication Critical patent/JP5695451B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1659Cell access
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1673Reading or sensing circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Description

本発明の実施形態は、磁気メモリ及び磁気メモリ装置に関する。
メモリの一つに磁気ランダムアクセスメモリ(MRAM)が挙げられる。MRAMは、情報を記録する部分に強磁性体を用いて、強磁性体磁化の向きを制御することで長時間情報を記録する。MRAMの記録は、磁界印加又はスピン偏極電流注入を用いて磁化を反転させることで行われる。
特開特許公報2010−166054号
H. Ohno et al., Nature 408, 944 (2000). T. Nozaki et al., Appl. Phys. Lett. 96, 022506 (2010).
しかしながら、MRAMでは、磁化の制御は電流だけによっておこなわれ、書き込む情報量に比例して、回路に流す電流の大きさも増加する。
そこで本発明の実施形態は、低電流で書き込み動作を行うことができる大容量の磁気メモリ及び磁気メモリ装置を提供することを目的とする。
本発明の一態様に係る磁気メモリは、第1の磁性層と、第2の磁性層と、前記第1の磁性層と前記第2の磁性層とを結ぶ第1の方向において前記第1の磁性層と前記第2の磁性層との間に設けられた第3の磁性層と、前記第1の磁性層と前記第3の磁性層との間に設けられた第1の中間層と、前記第2の磁性層と前記第3の磁性層との間に設けられた第2の中間層と、前記第1の方向に直交する第2の方向において前記第3の磁性層に設けられた絶縁膜と、前記絶縁膜の前記第3の磁性層が設けられた側とは反対側に設けられた電極と、を備え、前記電極に正の電圧を与え、前記第1の磁性層から前記第2の磁性層に第1の電流値で電流を流すことで前記第2の磁性層に情報を書き込むことを特徴とする。
また、本発明の一態様に係る磁気メモリは、第1の磁性層と、第2の磁性層と、前記第1の磁性層と前記第2の磁性層とを結ぶ第1の方向において前記第1の磁性層と前記第2の磁性層との間に設けられた第3の磁性層と、前記第1の磁性層と前記第3の磁性層との間に設けられた第1の中間層と、前記第2の磁性層と前記第3の磁性層との間に設けられた第2の中間層と、前記第1の方向に直交する第2の方向において前記第3の磁性層に設けられた絶縁膜と、前記絶縁膜の前記第3の磁性層が設けられた側とは反対側に設けられた電極と、を備え、前記電極に負の電圧を与え前記第1の磁性層から前記第2の磁性層に第1の電流値の電流を流すこと、又は前記電極に正の電圧を与え前記第1の磁性層から前記第2の磁性層に前記第1の電流値よりも小さな第2の電流値を流すことで前記第2の磁性層の情報を読み出すことを特徴とする。
本発明の第1の実施形態に係る磁気メモリを示す図。 第1の実施形態を説明するための図。 第1の実施形態を説明するための図。 第1の実施形態を説明するための図。 第1の実施形態を説明するための図。 第1の実施形態を説明するための図。 第1の実施形態の変形例を説明するための図。 第1の実施形態の変形例を説明するための図。 第1の実施形態の変形例を説明するための図。 本発明の第2の実施形態に係る磁気メモリを示す図。 第2の実施形態を説明するための図。 第2の実施形態を説明するための図。 第2の実施形態を説明するための図。 第2の実施形態を説明するための図。 第2の実施形態を説明するための図。 第1の実施例を説明するための図。 第1の実施例を説明するための図。 本発明の第3の実施形態に係る磁気メモリ装置を示す図。 第3の実施形態を説明するための図。 第3の実施形態を説明するための図。 第3の実施形態を説明するための図。 第3の実施形態を説明するための図。 第3の実施形態を説明するための図。 第3の実施形態を説明するための図。
以下図面を参照して、本発明の各実施形態を説明する。同じ符号が付されているものは同様のものを示す。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
(第1の実施形態)
図1(A)は、磁気メモリ100を示す図である。
磁気メモリ100は、第1の磁性層10と、第1の中間層40と、第3の磁性層30と、第2の中間層50と、第2の磁性層20と、絶縁膜60と、電極70とを備える。
ここで、図1(A)に示すようにx軸、y軸、及びz軸はそれぞれ直交している。z軸方向は積層方向を示し、x軸方向及びy軸方向は積層方向に対して垂直な方向を示す。
第1の磁性層10、第1の中間層40、第3の磁性層30、第2の中間層50、及び第2の磁性層20は、z軸方向に積層されている。
y軸方向において、第3の磁性層30に絶縁膜60が設けられている。絶縁膜60の第3の磁性層30が設けられていない側には電極70が設けられている。電極70には、電流の切換えを行うトランジスタTr_g−iのドレイン端子が接続されている。
第1の磁性層10、第2の磁性層20、及び第3の磁性層30は、強磁性体又はフェリ磁性体である。強磁性体には、鉄(Fe)、コバルト(Co)、ニッケル(Ni)、マンガン(Mn)、及びクロム(Cr)から選択される少なくとも一つの元素と、白金(Pt)、パラジウム(Pd)、イリジウム(Ir)、ルテニウム(Ru)、及びロジウム(Rh)から選択される少なくとも一つの元素との合金を用いることができる。例えばCoPtやNiFe、CoCrPtなどを用いることができる。上記した材料の特性は、組成の変更、又は熱処理によって変化させることができる。
フェリ磁性体には、TbFeCo及びGdFeCoなど、希土類と遷移金属のアモルファス合金を用いることができる。これらの材料はスパッタ装置で薄膜として堆積すると磁化がz軸方向に向き易くなる傾向があり、磁化を垂直にしたい場合に用いることができる。
フェリ磁性体のほかにもCo/Pt、Co/Pd、又はCo/Niの積層構造を用いると第1の磁性層10、第2の磁性層20、及び第3の磁性層30の磁化をz軸方向に向けることができる。これらの積層構造は、最密六方構造の<0001>配向又は、面心立方構造の<111>配向を有する傾向がある。
第1の磁性層10は、磁化が固定されている。また、第1の磁性層10の磁化は、積層方向に向いている。第1の磁性層10の膜厚は、10nm以上50nm以下である。第1の磁性層10は、第1の中間層40を通じて第3の磁性層30の磁化を第1の磁性層10の磁化の向きに揃えようとする働きを有する。
第2の磁性層20は、磁化が第1の磁性層10及び第3の磁性層30の磁化と比較して弱く固定されている。このため、磁化がある程度自由に回転することができる(可変であるともいう)。また、第2の磁性層20の磁化は、積層方向に向いている。第2の磁性層20の膜厚は、2nm以上10nm以下である。
第3の磁性層30は、磁化が固定されている。また、第3の磁性層30の磁化は、積層方向に対して垂直方向を向いている。第3の磁性層30の膜厚は、10nm以上50nm以下である。
第3の磁性層30は電流を流した際に第2の磁性層20に発生するスピントルクの反作用によって磁化の方向が変わらないように、第2の磁性層20と比較して大きなダンピング係数を有することが望ましい。
ダンピング係数が大きい磁性材料においては磁化の歳差運動が強く妨げられる。したがって、スピントルクによる磁化反転に必要な時間が長くなる。
第1の中間層40を第1の磁性層10と第3の磁性層30との間に設けることで、第1の磁性層10と第3の磁性層30との間で交換結合を生じさせる。また、第1の中間層40を第1の磁性層10と第3の磁性層30との間に設けることで、第1の磁性層10の磁化と第3の磁性層30の磁化の向きをそれぞれ独立に向けることができる。第1の中間層40には、非磁性金属を用いることができる。非磁性金属としては、例えば銀(Ag)、銅(Cu)、ルテニウム(Ru)、ロジウム(Rh)、及びイリジウム(Ir)から選択される少なくとも一つの元素を用いることができる。また、これらの元素を組み合わせて合金として用いてもよい。第1の中間層40の膜厚は、1nm以上30nm以下である。
第2の中間層50は、第2の磁性層20と第3の磁性層30が直接的に磁気結合するのを防ぐ。第2の中間層50には、導電性材料又は絶縁性材料を用いることができる。導電性材料としては、例えば銅(Cu)、金(Au)、銀(Ag)、及びアルミニウム(Al)から選択される少なくとも一つの元素を用いることができる。また、これらの元素を組み合わせて合金として用いてもよい。係る場合の第2の中間層50の膜厚は、1.5nm以上20nm以下である。係る場合には、第2の磁性層20と第3の磁性層30との間には、GMR(Giant Magnetoresistance)効果が観測される。絶縁性材料としては、例えばアルミニウム(Al)、チタン(Ti)、亜鉛(Zn)、ジルコニウム(Zr)、タンタル(Ta)、コバルト(Co)、ニッケル(Ni)、シリコン(Si)、マグネシウム(Mg)、及び鉄(Fe)から選択される少なくとも一つの元素を含む酸化物、窒化物、フッ化物、又は酸窒化物等を用いることができる。具体的には、例えばアルミ酸化物(Al)を用いることができる。また、絶縁性材料としては、AlAs、GaN、AlN、ZnSe、又はZnO等の大きなエネルギーギャップを有する半導体を用いることもできる。係る場合の第2の中間層50の膜厚は、0.2nm以上2.0nm以下である。係る場合には、第2の磁性層20と第3の磁性層30との間にTMR(Tunnel Magnetroresistance)効果が観測される。
絶縁膜60には、例えばアルミニウム(Al)、チタン(Ti)、亜鉛(Zn)、ジルコニウム(Zr)、タンタル(Ta)、コバルト(Co)、ニッケル(Ni)、シリコン(Si)、マグネシウム(Mg)、及び鉄(Fe)から選択される少なくとも一つの元素を含む酸化物、窒化物、フッ化物、又は酸窒化物等を用いることができる。具体的には、例えば酸化マグネシウム(MgO)を用いることができる。また、絶縁膜60の比誘電率は、できるだけ大きいことが好ましい。これは、電極70に電圧を印加した際に第3の磁性層30と電極70との間に電荷が分布しやすくなるためである。また、第2の中間層50と絶縁膜60に同じ材料を用いた場合には、第3の磁性層30と絶縁膜60との間に白金(Pt)、パラジウム(Pd)、イリジウム(Ir)、ルテニウム(Ru)、及びロジウム(Rh)の層、又はこれらの元素を組み合わせた合金の層を設ける。このときの層厚は、1原子層又は2原子層である。このようにすることで、第3の磁性層30の磁化の制御に必要な電圧を下げることができる。
また、磁気メモリ100は、図1(B)のように絶縁体65が設けられていてもよい。この場合、y軸方向において第1の磁性層10、第1の中間層40、第3の磁性層30、第2の中間層50、及び第2の磁性層20には、絶縁体65が設けられている。また、z軸方向において絶縁膜60及び電極70にも絶縁体65が設けられている。このとき、絶縁膜60の比誘電率は絶縁体65が有する比誘電率よりも大きい。これは、電極70に電圧を印加した際に第3の磁性層30と電極70との間に電荷が分布しやすくなるためである。
次に、磁気メモリ100の動作原理について説明する。
磁気メモリ100の書き込み動作について説明する。
図2は、磁気メモリ100に電圧・電流が印加されていない状態(平衡状態)を示す図である。第1の磁性層10、第2の磁性層20、及び第3の磁性層30に示す矢印は磁化の向きを示している。第1の磁性層10の磁化の向きは、紙面下向きである。第2の磁性層20の磁化の向きは紙面上向きである。第3の磁性層30の磁化の向きは紙面右向きである。磁気メモリ100のデータは、例えば第2の磁性層20の磁化が紙面上向きであれば‘1’とし、紙面下向きであれば‘0’として扱う。書き込みは、第2の磁性層20の磁化を反転させることで行う。第1の磁性層10から第3の磁性層30、又は第3の磁性層30から第1の磁性層10に向かって電流を流すことで第2の磁性層20の磁化の向きを反転させる。しかしながら、第3の磁性層30の磁化が傾いていない場合(平衡状態という)には、第2の磁性層20の磁化は反転しにくい。これは、第3の磁性層30と第2の磁性層20の二つの層の磁化のなす角が90度に近ければ近いほど、第2の磁性層20の磁化を反転させる働きをするスピントルクが小さいためである。
平衡状態から電極70の電位が第3の磁性層30の電位より高くなるように第3の磁性層30と電極70との間に電圧Vg(Vg>0V)を印加すると第3の磁性層30の磁化は紙面下方向に傾く。これは、図3に示すように、第3の磁性層30の電荷の一部(図3では負の電荷を示している)が絶縁膜60との界面付近に移動したために、第3の磁性層30の磁化が固定される強さが弱まり、第1の磁性層10の磁化の影響を受けやすくなったからであると考えられる。第3の磁性層30の磁化の傾きの度合いは電極70から印加されるVgの大きさを変えることで調整できる。図4は、Vgを2.5Vではなく、5Vに設定した場合に第2の磁性層20の磁化が反転している様子を示す。Vgを2.5V印加したときの第3の磁性層30の磁化の傾きをθ1(図4(A)とし、Vgを5V印加したときの第3の磁性層30の磁化の傾きをθ2(図4(B))としている。θ1はθ2より小さい。
このように、磁気メモリ100は電極70に電圧を印加して第3の磁性層30の磁化を傾け、第2の磁性層20に電流を流すことで第2の磁性層20の磁化を容易に反転させることができる。電極70の印加されるVgの値を大きくすると、第3の磁性層30の磁化の傾きが大きくなるので第2の磁性層20の磁化を反転させる時間を短くすることができる。
磁気メモリ100の読み出し動作について説明する。
読み出しは、第1の磁性層10と第2の磁性層20との間に電流を流したときの抵抗変化量を検出することで行う。このときの抵抗変化量は、第2の磁性層20の磁化と第3の磁性層30の磁化とがなす相対的な角度に依存する。平衡状態では、第2の磁性層20の磁化と第3の磁性層30の磁化は直交している。このために、この状態で第1の磁性層10と第3の磁性層30との間に電流を流しても、第2の磁性層20の磁化が紙面上向きであろうと紙面下向きであろうと第2の磁性層20の磁化と第3の磁性層30の磁化との相対的な角度は変化しないので磁気メモリ100の抵抗変化量は変化しない。
そこで、電極70の電位が第3の磁性層30の電位より高くなるように第3の磁性層30と電極70との間に電圧Vg(Vg>0V)を印加することで第3の磁性層30の磁化を傾けて第2の磁性層20の磁化と第3の磁性層30の磁化とのなす相対的な角度を変化させる。この相対的な角度の大きさで抵抗値が変化するので、磁気メモリ100の読み出し動作を行うことができる。図5は、第2の磁性層20の磁化の向きが紙面上向き(図5(A))の場合と紙面下向き(図5(B))の場合を示す。図5(C)は、第3の磁性層30の磁化の傾きθと磁気メモリ100の抵抗変化量ΔRとの関係を示す図である。実線は図5(A)に示す第2の磁性層20の磁化が紙面上向きの場合を示す。破線は図5(B)に示す第2の磁性層20の磁化が紙面下向きの場合を示す。θが大きくなるにつれてΔRが大きくなっていることがわかる。また、第2の磁性層20の磁化の向きが紙面下向きの場合と紙面上向きの場合でΔRの変化の挙動が反対であることがわかる。よって、第3の磁性層30の磁化を傾けて電流を磁気メモリ100に流すことで第2の磁性層20の磁化の向きがわかるので、読み出しを行うことができる。
磁気メモリ100に流す電流値は書き込み時の電流値より小さくする。また、書き込み時に印加する電圧と逆の電圧を印加してもよい。すなわち、書き込み時の電圧が正であれば、読み出し時の電圧は負である
(変形例1)
図6は、磁気メモリ100の変形例を示す図である。第1の磁性層10の磁化は紙面左向きである。第2の磁性層20の磁化は紙面右向きである。第3の磁性層30の磁化は紙面上向きである。図6(A)は平衡状態を示す。図6(B)は電極70の電位よりも第3の磁性層30の電位が高くなるように第3の磁性層30と電極70との間に電圧Vg(Vg<0V)を印加した状態を示す。電極70に電圧を印加することで、第3の磁性層30の磁化が固定される強さが弱まり、第1の磁性層10の磁化の影響を受けて第3の磁性層30の磁化が傾く。
(変形例2)
図7は、磁気メモリ100の変形例を示す図である。第1の磁性層10上に第3の中間層41を設けている。第3の中間層41上には第4の磁性層42が設けられている。
第3の中間層41はRuを含む層である。第4の磁性層42はIrMn等を含む反強磁性層である。従って、これらの層を設けることで第1の磁性層10の磁化をより強く固定できる。
(変形例3)
図8は、磁気メモリ100の変形例を示す図である。複数の磁気メモリ100が直列に接続されることで磁気メモリ装置200となっている。それぞれの磁気メモリ100の間は金属配線で接続されている。紙面上方の磁気メモリ100から第1番目、第i番目、第N番目とする。iとNは自然数で1<i<Nである。Nは最後尾の磁気メモリ100である。第1番目の磁気メモリ100の第1の磁性層10は、トランジスタTr_Cのソース端子又はドレイン端子と金属配線で接続されている。それぞれの磁気メモリ100の電極70は、トランジスタのソース端子又はドレイン端子が接続されている。第N番目の磁気メモリ100の第2の磁性層20は、金属配線によって外部回路(図示せず)の共通端子と接続されている。
磁気メモリ装置200を複数並べて記録装置として用いた場合に、それぞれの磁気メモリ装置200の第i番目の磁気メモリ100の電極70に接続されているトランジスタTr_g_iを共通のトランジスタとして用いることができる。このために、磁気メモリ装置200は、外部回路の配線を簡単にできる。
(第2の実施形態)
磁気メモリ100の製造方法について説明する。
図9に示すように、磁気メモリは下部リード線と第2の磁性層20との間には、電極の働きをする金属多層膜が設けられている。下部リード線上にTa層、Ru層、Cu層が設けられている。一方で上部リード線と第1の磁性層10との間にも金属多層膜が設けられている。第1の磁性層10上にCu層、Ta層が設けられている。
図9に示す磁気メモリ100は、以下のようにして作製する。
まず、基板上に絶縁体を積層し、マスクを用いて絶縁体をエッチングすることで基板表面の一部を露出させる。露出した部分に下部リード線を埋め込む。次に、超高真空スパッタ装置を用いて下部リード線上及び絶縁体上にTa層、Ru層、Cu層、第2の磁性層20、第2の中間層50、第3の磁性層30、第1の中間層40、第1の磁性層10、Cu層、Ta層の順に積層する(図10)。
次に積層した構造上にネガレジストを塗布し、電子線露光装置を用いて下部リード線上に積層した構造のみを露光・現像することでネガレジストを残す。残ったネガレジストをパターンとしてイオンミリングを行い、下部リード線上にのみ積層した構造を残す。このとき、イオンミリングの条件によっては下部リード線上に積層された構造がテーパー形状となる。その後、ネガレジストを除去する(図11)。
次に、超高真空スパッタ装置を用いてTa層上及び絶縁体上に絶縁体を積層する。そして、化学機械研磨(CMP)を行って平坦化をおこなったのち、反応性イオンエッチングを用いてTa層をマスクとして絶縁体の上面が第3の磁性層30の下側に位置するように絶縁体をエッチングする(図12)。
次に、イオンミリングを用いて下部リード線上に積層された構造の側壁部分の化合物を取り除いた後、不活性ガスで封止しながら原子層堆積装置に試料を搬入し、下部リード線上に積層された構造の側面に絶縁膜60を堆積する(図13)。
次に、超高真空スパッタ装置を用いてTa層上、絶縁体上、及び絶縁膜60上に電極70となる金属層を堆積する。そして、図8及び図9で説明したのと同様の方法で、Ta層上にネガレジスト残す。Ta層上のネガレジストをパターンとして金属層の上面が第3の磁性層30の上側に位置するように金属層をエッチングする。その後、ネガレジストを除去する。次に、Ta層上、絶縁膜60上、及び金属層上にポジレジストを堆積する。KrF露光装置を用いて磁気メモリ100とその周辺に設けられた配線に対応したポジレジストのパターンを形成し、イオンミリングを用いてポジレジスト以外の部分を削る。この時点で、第1の中間層40や第1の磁性層10の側壁にも電極70の一部が掛かってしまうことがある(図14)。しかしながら、第1の磁性層10の磁気異方性エネルギーは、十分に大きいので第1の磁性層10に電圧が印加されても磁気メモリ100の動作に問題は生じない。
次に、超高真空スパッタ装置を用いて絶縁体を全体に堆積し、化学機械研磨(CMP)を行って平坦化を行う。最後に電子露光とイオンミリングを用いてTa層の上面を露出させ、上部リード線となる金属層を超高真空スパッタ装置で堆積させ、KrF露光装置とイオンミリングを用いて配線を形成する(図8)このとき、Ta層上面の面積よりも小さな面積で上部リード線をTa層上に形成すると、電極70と上部リード線の短絡を抑制することができる。
(第1の実施例)
磁気メモリ100に対して数値解析によるシミュレーションを行った。
初期状態における、第1の磁性層10の磁化の向きはz軸方向下向き、第2の磁性層20の磁化方向はz軸方向上向き、第3の磁性層30の磁化方向はz軸にほぼ直交となっている。
第3の磁性層30は構成材料の磁気特性と素子の形状による効果によって、z軸を磁化容易軸とする磁気異方性を元来持っている。その大きさは1×10 J/mである。第1の磁性層10は第1の中間層40を介して第3の磁性層30に静磁エネルギーに換算して0.5×103 J/mの交換バイアスを与えており、第3の磁性層30の磁化はz軸方向に直交した状態からわずか(〜1°)にz軸方向下方向に傾いている。電極70と第3の磁性層30との間に第3の磁性層を基準とした電圧を印加すると、第3の磁性層30のz軸に直交した方向を容易軸とする磁気異方性は1.5×103 J/m/Vの割合で変化する。
第2の磁性層20は厚さ3nmであり、z軸方向を磁化容易軸とする一軸磁気異方性を有している。その磁気異方性エネルギーは4.8×105 J/m、磁化の大きさは800emu/cc、ダンピング定数は0.007である。また、このシミュレーションでは第2の磁性層と第3の磁性層の間を行き来する電流のスピン偏極率は50%である。
図15は、電極70の電位が第3の磁性層30の電位よりも高くなるように第3の磁性層30と電極70との間に電圧Vg(Vg>0V)を印加したときの第3の磁性層30の磁化の傾きを示した結果である。横軸が電極70に印加した電圧(V)を示し、縦軸が第3の磁性層30の磁化の傾き(θ)を示す。
図15からわかるように、電圧を印加するに連れて第3の磁性層30の磁化が傾いていることがわかる。例えば、電極70に5V印加すると、磁化は6°傾くことがわかる。
図16は、電極70の電位が第3の磁性層30の電位よりも高くなるように第3の磁性層30と電極70との間に電圧Vg(Vg>0V)を印加しつつ磁気メモリ100に7×10 A/cm2の電流を流したときの第3の磁性層30の磁化の積層方向成分を示した結果である。横軸は経過時間(nsec)示し、縦軸は第3の磁性層30の磁化の積層方向成分を示す。
電極70に2.5Vを印加して第3の磁性層30の磁化を平衡状態から3°傾けた場合には、20nsecの間では第2の磁性層20の磁化は反転しない。
一方、電極70に5Vを印加して第3の磁性層30の磁化を平衡状態から6°傾けた場合には、15nsec位で第2の磁性層20の磁化が反転する。このことから、第3の磁性層30に電圧を印加することで第2の磁性層20の磁化を反転させることがわかる。また、電極70に印加する電圧を大きくすることで、容易に第3の磁性層30の磁化を反転させることができる。
(第3の実施形態)
複数の磁気メモリ100を直列接続した場合の磁気メモリ装置200の動作原理について説明する。説明のために、磁気メモリ100の個数を10個とする。図17にその構成を示す。第1番目の磁気メモリ100の第1の磁性層10は、正の電流のOn/Offを行うトランジスタTr_Cpと負の電流のOn/Offを行うTr_Cmと磁気メモリ100に記録されている情報を読み取る容量端子が接続されている。それぞれの磁気メモリ100の電極70にはトランジスタTr_G1〜Tr_g10が接続さている。第10番目の磁気メモリ100の第2の磁性層20は外部回路の共通端子が接続されている。第2の磁性層20の磁化の向きが紙面上向きである場合のデータを‘1’とし、紙面下向きである場合のデータを‘0’とする。第1の磁性層10、第2の磁性層20、及び第3の磁性層30の磁化の向きはそれぞれ図17に示すとおりである。
始めに書き込み動作について説明する。
それぞれの磁気メモリ100への書き込みは電流・電圧の印加によって行われる。電極70の電位が第3の磁性層30の電位よりも高くなるように第3の磁性層30と電極70との間に電圧Vg(Vg>0V)が印加されている磁気メモリ100に電流を流すことで選択的に書き込み動作を行う。電流の方向によって、第2の磁性層20の磁化反転の向きが決定される。
トランジスタTr_CpをOnにして正の電流を第1番目から第10番目の磁気メモリ100に流すと、電極70に電圧が印加され、かつデータが‘0’の磁気メモリ100の第2の磁性層20の磁化が反転しデータが‘1’の磁気メモリ100となる。一方で、負の電流を流した場合には、電極70に電圧が印加され、かつデータが‘1’の磁気メモリ100の第2の磁性層20の磁化が反転しデータが‘0’となる。
図18は、第i番目の磁気メモリ100の電極70に電圧を印加した状態で、Tr_CmをOnにして負の電流−Ic(Ic>0)を流し、第i番目の磁気メモリ100のデータを‘1’から‘0’に書き換えている。図18(A)は、磁気メモリ装置200の概略図を示す。図18(B)は、電圧を印加するタイミングを示している。
図19は、第10番目の磁気メモリ100の電極70に電圧を印加した状態で、Tr_CpをOnにして正の電流Icを流し、第10番目の磁気メモリ100のデータを‘0’から‘1’に書き換えている。図19(A)は、磁気メモリ装置200の概略図を示す。図19(B)は、電圧を印加するタイミングを示している。
次に読み出し動作について説明する。
磁気メモリ装置200の読み出しは、第1番目の磁気メモリ100の電極70から第10番目の磁気メモリ100の電極70まで順々に電圧を印加していき、そのときの磁気メモリ100の抵抗変化が正か負かを判断することで行う。例えば、抵抗変化が正の場合には、‘1’のデータが記録されていることを示し、抵抗変化が負の場合には、‘0’のデータが記録されていることを示す。磁気メモリ100に流す電流値は書き込み時の電流値より小さくする。また、書き込み時に印加する電圧と逆の電圧を印加してもよい。すなわち、書き込み時の電圧が正であれば、読み出し時の電圧は負である。抵抗変化を直接読み出しても良いが、図20(A)に示すように容量接合を設けて抵抗変化を読み出してもよい。このとき、電極70の電圧をパルス状に印加して第3の磁性層30の磁化が時間的に変化する際に生じる電圧降下分の微分信号を計測することで磁気メモリ100を読み出すことができる。
なお、第1の実施形態から第3の実施形態まで第1の磁性層10及び第3の磁性層30の磁化は固定され、第2の磁性層20の磁化は第1の磁性層10及び第3の磁性層30の磁化と比べて弱く固定されていることを前提として説明した。しかしながら、書き込み・読み込み動作においては、第1の磁性層10及び第2の磁性層20の磁化が固定され、第3の磁性層30の磁化が第1の磁性層10及び第2の磁性層20の磁化と比べて弱く固定されているとしてもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10…第1の磁性層、20…第2の磁性層、30…第3の磁性層30、40…第1の中間層、50…第2の中間層、60…絶縁膜、65…絶縁体、70…電極

Claims (10)

  1. 第1の磁性層と、
    第2の磁性層と、
    前記第1の磁性層と前記第2の磁性層とを結ぶ第1の方向において前記第1の磁性層と
    前記第2の磁性層との間に設けられた第3の磁性層と、
    前記第1の磁性層と前記第3の磁性層との間に設けられた第1の中間層と、
    前記第2の磁性層と前記第3の磁性層との間に設けられた第2の中間層と、
    前記第1の方向に直交する第2の方向において前記第3の磁性層に設けられた絶縁膜と、
    前記絶縁膜の前記第3の磁性層が設けられた側とは反対側に設けられた電極と、
    を備え、
    前記第1の磁性層の磁化が固定され、かつ前記第一の方向に向いており、
    前記第2の磁性層の磁化が可変であり、かつ前記第一の方向に向いており、
    前記第3の磁性層の磁化が固定され、かつ前記第一の方向に対して垂直な方向に向いており、
    前記電極に正の電圧を与え、前記第1の磁性層から前記第2の磁性層に第1の電流値で電流を流すことで前記第2の磁性層に情報を書き込むことを特徴とする磁気メモリ装置。
  2. 第1の磁性層と、
    第2の磁性層と、
    前記第1の磁性層と前記第2の磁性層とを結ぶ第1の方向において前記第1の磁性層と
    前記第2の磁性層との間に設けられた第3の磁性層と、
    前記第1の磁性層と前記第3の磁性層との間に設けられた第1の中間層と、
    前記第2の磁性層と前記第3の磁性層との間に設けられた第2の中間層と、
    前記第1の方向に直交する第2の方向において前記第3の磁性層に設けられた絶縁膜と、
    前記絶縁膜の前記第3の磁性層が設けられた側とは反対側に設けられた電極と、
    を備え、
    前記第1の磁性層の磁化が固定され、かつ前記第一の方向に対して垂直な方向に向いており、
    前記第2の磁性層の磁化が可変であり、かつ前記第一の方向に対して垂直な方向に向いており、
    前記第3の磁性層の磁化が固定され、かつ前記第一の方向に向いており、
    前記電極に正の電圧を与え、前記第1の磁性層から前記第2の磁性層に第1の電流値で電流を流すことで前記第2の磁性層に情報を書き込むことを特徴とする磁気メモリ装置。
  3. 前記電極に負の電圧を与え前記第1の磁性層から前記第2の磁性層に前記第1の電流値の電流を流すこと、又は前記電極に正の電圧を与え前記第1の磁性層から前記第2の磁性層に前記第1の電流値よりも小さな第2の電流値を流すことで前記第2の磁性層の情報を読み出すことを特徴とする請求項1または2に記載の磁気メモリ装置。
  4. 第1の磁性層と、
    第2の磁性層と、
    前記第1の磁性層と前記第2の磁性層とを結ぶ第1の方向において前記第1の磁性層と前記第2の磁性層との間に設けられた第3の磁性層と、
    前記第1の磁性層と前記第3の磁性層との間に設けられた第1の中間層と、
    前記第2の磁性層と前記第3の磁性層との間に設けられた第2の中間層と、
    前記第1の方向に直交する第2の方向において前記第3の磁性層に設けられた絶縁膜と、
    前記絶縁膜の前記第3の磁性層が設けられた側とは反対側に設けられた電極と、
    を備え、
    前記第1の磁性層の磁化が固定され、かつ前記第一の方向に対して垂直な方向に向いており、
    前記第2の磁性層の磁化が可変であり、かつ前記第一の方向に対して垂直な方向に向いており、
    前記第3の磁性層の磁化が固定され、かつ前記第一の方向に向いており、
    前記電極に電圧を与え、前記第1の磁性層から前記第2の磁性層に電流を流すことで前記第2の磁性層の情報を読み出すことを特徴とする磁気メモリ装置。
  5. 第1の磁性層と、
    第2の磁性層と、
    前記第1の磁性層と前記第2の磁性層とを結ぶ第1の方向において前記第1の磁性層と前記第2の磁性層との間に設けられた第3の磁性層と、
    前記第1の磁性層と前記第3の磁性層との間に設けられた第1の中間層と、
    前記第2の磁性層と前記第3の磁性層との間に設けられた第2の中間層と、
    前記第1の方向に直交する第2の方向において前記第3の磁性層に設けられた絶縁膜と、
    前記絶縁膜の前記第3の磁性層が設けられた側とは反対側に設けられた電極と、
    を備え、
    前記第1の磁性層の磁化が固定され、かつ前記第一の方向に向いており、
    前記第2の磁性層の磁化が可変であり、かつ前記第一の方向に向いており、
    前記第3の磁性層の磁化が固定され、かつ前記第一の方向に対して垂直な方向に向いており、
    前記電極に電圧を与え、前記第1の磁性層から前記第2の磁性層に電流を流すことで前記第2の磁性層の情報を読み出すことを特徴とする磁気メモリ装置。
  6. 第1の磁性層と、
    第2の磁性層と、
    前記第1の磁性層と前記第2の磁性層とを結ぶ第1の方向において前記第1の磁性層と前記第2の磁性層との間に設けられた第3の磁性層と、
    前記第1の磁性層と前記第3の磁性層との間に設けられた第1の中間層と、
    前記第2の磁性層と前記第3の磁性層との間に設けられた第2の中間層と、
    前記第1の方向に直交する第2の方向において前記第3の磁性層に設けられた絶縁膜と、
    前記絶縁膜の前記第3の磁性層が設けられた側とは反対側に設けられた電極と、
    を備え、前記第1の磁性層の磁化が固定され、かつ前記第一の方向に向いており、
    前記第2の磁性層の磁化が可変であり、かつ前記第一の方向に向いており、
    前記第3の磁性層の磁化が固定され、かつ前記第一の方向に対して垂直な方向に向いていることを特徴とする磁気メモリ。
  7. 第1の磁性層と、
    第2の磁性層と、
    前記第1の磁性層と前記第2の磁性層とを結ぶ第1の方向において前記第1の磁性層と前記第2の磁性層との間に設けられた第3の磁性層と、
    前記第1の磁性層と前記第3の磁性層との間に設けられた第1の中間層と、
    前記第2の磁性層と前記第3の磁性層との間に設けられた第2の中間層と、
    前記第1の方向に直交する第2の方向において前記第3の磁性層に設けられた絶縁膜と、
    前記絶縁膜の前記第3の磁性層が設けられた側とは反対側に設けられた電極と、
    を備え、前記第1の磁性層の磁化が固定され、かつ前記第一の方向に対して垂直な方向に向いており、
    前記第2の磁性層の磁化が可変であり、かつ前記第一の方向に対して垂直な方向に向いており、
    前記第3の磁性層の磁化が固定され、かつ前記第一の方向に向いていることを特徴とする磁気メモリ。
  8. 前記第1の磁性層、前記第2の磁性層、及び前記第3の磁性層は、最密六方構造の<0001>配向又は、面心立方の<111>配向を有することを特徴とする請求項6または請求項7に記載の磁気メモリ。
  9. 前記第3の磁性層のダンピング係数は、前記第2の磁性層のダンピング係数よりも大きいことを特徴とする請求項6または請求項7に記載の磁気メモリ。
  10. 前記第1の方向において前記絶縁膜及び前記電極を挟み、かつ前記第2の方向において前記第1の磁性層、前記第2の磁性層、前記第3の磁性層、前記第1の中間層、前記第2の中間層を挟む絶縁体と、
    を更に備え、
    前記絶縁膜の比誘電率は、前記絶縁体の比誘電率よりも大きいことを特徴とする請求項6または請求項7に記載の磁気メモリ。
JP2011048105A 2011-03-04 2011-03-04 磁気メモリ及び磁気メモリ装置 Expired - Fee Related JP5695451B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011048105A JP5695451B2 (ja) 2011-03-04 2011-03-04 磁気メモリ及び磁気メモリ装置
US13/235,664 US8644057B2 (en) 2011-03-04 2011-09-19 Magnetic memory and magnetic memory apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011048105A JP5695451B2 (ja) 2011-03-04 2011-03-04 磁気メモリ及び磁気メモリ装置

Publications (2)

Publication Number Publication Date
JP2012186303A JP2012186303A (ja) 2012-09-27
JP5695451B2 true JP5695451B2 (ja) 2015-04-08

Family

ID=46753210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011048105A Expired - Fee Related JP5695451B2 (ja) 2011-03-04 2011-03-04 磁気メモリ及び磁気メモリ装置

Country Status (2)

Country Link
US (1) US8644057B2 (ja)
JP (1) JP5695451B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5670852B2 (ja) 2011-09-26 2015-02-18 株式会社東芝 磁気メモリ素子及び磁気メモリ装置
JP2014053546A (ja) * 2012-09-10 2014-03-20 National Institute Of Advanced Industrial & Technology 電圧駆動型スピントロニクス三端子素子
JP6643609B2 (ja) * 2015-01-09 2020-02-12 国立研究開発法人産業技術総合研究所 記憶装置及びその製法
US11366182B2 (en) * 2020-01-24 2022-06-21 Vanguard International Semiconductor Corporation Magnetoresistive devices and methods for forming the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4359228B2 (ja) 2004-11-30 2009-11-04 株式会社東芝 磁気記録素子、磁気記録装置、および磁気記録方法
US7851877B2 (en) * 2005-03-24 2010-12-14 Japan Science And Technology Agency Logic circuit and single-electron spin transistor
JP2006269885A (ja) * 2005-03-25 2006-10-05 Sony Corp スピン注入型磁気抵抗効果素子
EP2015307B8 (en) 2007-07-13 2013-05-15 Hitachi Ltd. Magnetoresistive device
JP2009049264A (ja) * 2007-08-22 2009-03-05 Toshiba Corp 磁気記憶素子及び磁気記憶装置
JP2009064826A (ja) * 2007-09-04 2009-03-26 Tdk Corp スピントランジスタ及びその製造方法
US8004881B2 (en) * 2007-12-19 2011-08-23 Qualcomm Incorporated Magnetic tunnel junction device with separate read and write paths
US7881098B2 (en) * 2008-08-26 2011-02-01 Seagate Technology Llc Memory with separate read and write paths
KR101178767B1 (ko) * 2008-10-30 2012-09-07 한국과학기술연구원 이중 자기 이방성 자유층을 갖는 자기 터널 접합 구조
ATE538473T1 (de) 2009-01-14 2012-01-15 Hitachi Ltd Magnetoresistiver speicher
JP2010278314A (ja) * 2009-05-29 2010-12-09 Renesas Electronics Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20120224416A1 (en) 2012-09-06
US8644057B2 (en) 2014-02-04
JP2012186303A (ja) 2012-09-27

Similar Documents

Publication Publication Date Title
CN113167842B (zh) 压控层间交换耦合磁阻存储器设备及其操作方法
US9515254B2 (en) Storage element, memory and electronic apparatus
JP4371781B2 (ja) 磁気セル及び磁気メモリ
WO2016159017A1 (ja) 磁気抵抗効果素子、磁気メモリ装置、製造方法、動作方法、及び集積回路
US20130059168A1 (en) Magnetoresistance Device
US20120155164A1 (en) Multibit Cell of Magnetic Random Access Memory With Perpendicular Magnetization
US7616475B2 (en) Memory element and memory
CN106887247B (zh) 信息存储元件和存储装置
TWI509603B (zh) Memory elements and memory devices
JP2009521807A (ja) スピントランスファー方式により電流書き込みを行ない、かつスピントランスファートルクによる書き込み電流密度を小さくした磁性素子
WO2016182085A1 (ja) 磁気抵抗効果素子及び磁気メモリ装置
KR20120030155A (ko) 전류-유도 스핀-모멘텀 전달에 기초한 고속 저전력 자기 장치
KR20100033386A (ko) 기억 소자 및 메모리
JP2007080952A (ja) 多値記録スピン注入磁化反転素子およびこれを用いた装置
WO2014050379A1 (ja) 記憶素子、記憶装置、磁気ヘッド
JP5695451B2 (ja) 磁気メモリ及び磁気メモリ装置
JP6237162B2 (ja) 磁気抵抗メモリ素子および磁気抵抗メモリ
JP2006295001A (ja) 記憶素子及びメモリ
JP2006295000A (ja) 記憶素子及びメモリ
JP5034317B2 (ja) 記憶素子及びメモリ
JP4187021B2 (ja) 記憶素子及びメモリ
JP5742142B2 (ja) 記憶素子、メモリ装置
JP2004087870A (ja) 磁気抵抗効果素子および磁気メモリ装置
JP2006108316A (ja) 記憶素子及びメモリ
TWI447725B (zh) Magnetic memory

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150206

R151 Written notification of patent or utility model registration

Ref document number: 5695451

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees