CN101925960B - 具有单独读取和写入路径的磁性隧道结装置 - Google Patents

具有单独读取和写入路径的磁性隧道结装置 Download PDF

Info

Publication number
CN101925960B
CN101925960B CN200880125501.5A CN200880125501A CN101925960B CN 101925960 B CN101925960 B CN 101925960B CN 200880125501 A CN200880125501 A CN 200880125501A CN 101925960 B CN101925960 B CN 101925960B
Authority
CN
China
Prior art keywords
layer
mtj
tunnel barrier
reference layer
free layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200880125501.5A
Other languages
English (en)
Other versions
CN101925960A (zh
Inventor
朱晓春
顾时群
李霞
升·H·康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Priority to CN201310122647.7A priority Critical patent/CN103280235B/zh
Publication of CN101925960A publication Critical patent/CN101925960A/zh
Application granted granted Critical
Publication of CN101925960B publication Critical patent/CN101925960B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/933—Spintronics or quantum computing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/933—Spintronics or quantum computing
    • Y10S977/935—Spin dependent tunnel, SDT, junction, e.g. tunneling magnetoresistance, TMR

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Magnetic Heads (AREA)

Abstract

在一实施例中，揭示一种装置，其包含磁性隧道结(MTJ)结构。所述装置还包含耦合到所述MTJ结构的读取路径(102)和耦合到所述MTJ结构的写入路径(104)。所述写入路径(104)与所述读取路径(102)分离。所述装置本质上包括一对串联耦合的MTJ结构(106、108)，借此所述读取路径(102)仅包括所述MTJ结构中的一者(108)。这提供了组合的改进的读取裕度和改进的写入裕度。

Description

具有单独读取和写入路径的磁性隧道结装置
技术领域
本发明大体针对一种包含具有单独读取和写入数据路径的磁性隧道结(MTJ)结构的装置。
背景技术
常规自旋转移矩磁性随机存取存储器(STT-MRAM)位单元包含晶体管和磁性隧道结(MTJ)结构。基本MTJ结构由夹着氧化物隧道势垒层的两个磁性电极组成。每一磁性电极的磁矩沿横向伸长元件的长轴定向。在隧道势垒的任一侧上两个磁性层之间的平行和反并行磁矩定向引起跨越势垒的两个不同电阻，从而导致两个存储器状态。磁性电极中的一者(称为自由层)具有可切换的磁矩方向。另一磁性电极(称为参考层)具有固定于特定方向的磁化。
在常规STT-MRAM结构中，所注射电流由于参考层中的固定磁化而变得自旋极化，从而导致自由层的磁化的自旋转移矩(STT)。当所注射电流的电流密度超过阈值时，自由层的磁化定向可被自旋转移矩切换。所得存储器状态(即，0或1)由电流的方向确定。
常规上，通过使用电流注射来操作读取过程和写入过程两者。对于写入过程，被允许流经STT-MRAM位单元中的MTJ装置的电流密度对于MTJ电阻具有强相依性，使得当MTJ电阻较低时，允许较多电流通过MTJ装置。因此，较小的MTJ电阻为MRAM设计者提供较大的数据写入操作裕度。然而，较小的MTJ电阻也导致较小的数据读取感测裕度。同样，改进数据读取感测裕度的较大的MTJ电阻会损害数据写入操作裕度。因此，常规MTJ设计的MTJ电阻代表了改进数据读取感测裕度与改进数据写入操作裕度之间的设计折衷。
此外，已提出双MTJ STT-MRAM单元设计以增加MTJ单元的写入能力。然而，双MTJ设计设置了对MTJ电阻的更进一步限制和对数据读取感测裕度的较大敏感性。
发明内容
在一特定实施例中，揭示一种装置，其包含磁性隧道结(MTJ)结构。所述装置还包含耦合到所述MTJ结构的读取路径和耦合到所述MTJ结构的写入路径。所述写入路径与所述读取路径分离。
在另一实施例中，揭示一种向磁性隧道结装置写入的方法。所述方法包含将电流施加到耦合到磁性隧道结(MTJ)装置的写入路径以将数据值存储在MTJ装置的自由层处。MTJ装置耦合到单独的读取路径。
在另一实施例中，揭示一种从MTJ装置读取数据的方法。所述方法包含将电流施加到耦合到MTJ装置的读取路径以读取数据值。MTJ装置耦合到单独的写入路径。
在另一实施例中，揭示一种存储器装置。所述存储器装置包含磁性随机存取存储器(MRAM)单元的阵列。所述存储器装置还包含存储器控制逻辑电路，其适于激活字线并选择性地激活读取位线或写入位线以存取存储器阵列的选定单元。
在另一实施例中，揭示一种制造磁性隧道结(MTJ)装置的方法。所述方法包含将多个膜层沉积到衬底上以形成第一MTJ结构。所述第一MTJ结构包含自由层。所述方法包含沉积耦合到第一MTJ结构的自由层的传导层。所述方法还包含沉积第二多个膜层以在第一MTJ结构上形成第二MTJ结构。
所揭示的实施例提供的一个特定优点是，可在STT-MRAM装置处改进读取和写入裕度两者。
所揭示的实施例提供的另一优点是在STT-MRAM装置处存储数据值所需的写入电流减少。
在审阅整个申请案之后将了解本发明的其它方面、优点和特征，整个申请案包含以下部分：附图说明、具体实施方式和权利要求书。
附图说明
图1是具有单独数据读取和写入路径的磁性隧道结(MTJ)装置的特定说明性实施例的图；
图2是具有单独数据读取和写入路径的磁性隧道结(MTJ)装置的第二说明性实施例的图；
图3是具有单独数据读取和写入路径的磁性隧道结(MTJ)装置的第三说明性实施例的图；
图4是具有单独数据读取和写入路径的磁性隧道结(MTJ)装置的第四说明性实施例的图；
图5是包含共享共同位线的具有单独数据读取和写入路径的两个磁性隧道结(MTJ)装置的系统的特定说明性实施例的图；
图6是包含具有单独数据读取和写入路径的磁性隧道结(MTJ)装置的阵列的系统的第一说明性实施例的图；
图7是包含具有单独数据读取和写入路径的磁性隧道结(MTJ)装置的阵列的系统的第二说明性实施例的图；
图8是包含共享共同位线的具有单独数据读取和写入路径的磁性隧道结(MTJ)装置的阵列的系统的第一说明性实施例的图；
图9是包含共享共同位线的具有单独数据读取和写入路径的磁性隧道结(MTJ)装置的阵列的系统的第二说明性实施例的图；
图10是包含共享共同位线的具有单独数据读取和写入路径的磁性隧道结(MTJ)装置的阵列的系统的第三说明性实施例的图；
图11是操作磁性隧道结(MTJ)装置的方法的特定说明性实施例的流程图；
图12是制造磁性隧道结(MTJ)装置的方法的特定说明性实施例的流程图；
图13-19说明图12的方法的制造阶段的特定说明性实施例；以及
图20是包含包括多个磁性隧道结(MTJ)单元的存储器装置的通信装置的框图。
具体实施方式
参看图1，描绘具有单独数据读取和写入路径的磁性隧道结(MTJ)装置的特定说明性实施例的图，且所述装置一般表示为100。在特定实施例中，装置100可包含在STT-MRAM位单元中。数据读取路径102和数据写入路径104提供耦合到装置100的MTJ结构的单独电流路径。第一参考层110、隧道势垒层112和自由层114形成第一MTJ组件108。自由层114、第二隧道势垒层116和第二参考层118形成第二MTJ组件106。写入端子130耦合到自由层114。读取端子150耦合到第二参考层118。例如晶体管的开关142耦合在第一参考层110与源极端子140之间。开关142经耦合以接收控制信号144。在特定实施例中，装置100可为磁性随机存取存储器(MRAM)装置的阵列的一部分。
在特定实施例中，数据读取路径102包含读取端子150、第二MTJ组件106、第一MTJ组件108、开关142和源极端子140。第一参考层110和第二参考层118的磁矩固定于相同方向上，且自由层114的磁矩可设定于与参考层110和118平行或反平行的方向上。
由于跨越第二参考层118与自由层114之间的第二隧道势垒116的电阻且还由于跨越自由层114与第一参考层110之间的第一隧道势垒112的电阻，引起对沿着数据读取路径102的电流的电阻。因为装置100的电阻对应于在装置100处存储的数据值，所以可通过提供读取信号并将输出与参考信号进行比较来确定所存储的数据值。举例来说，读取信号可以是施加在读取端子150与源极端子140之间的电压，且可将沿着数据读取路径102的所得电流与参考电流进行比较。作为另一实例，读取信号可以是沿着数据读取路径102提供的电流，且可将读取端子150与源极端子140之间的所得电压与参考电压进行比较。
沿着数据写入路径104的电流遭遇跨越第一隧道势垒112而不是跨越第二隧道势垒116的电阻。因此，数据写入路径104具有比数据读取路径102低的电阻。在特定实施例中，第二参考层118和第二隧道势垒116也可经配置以具有比第一参考层110和第一隧道势垒112高的电阻，以进一步增加沿着数据读取路径102的电阻与数据写入路径104的电阻的差。
与针对读取和写入数据使用单一路径可实现的结果相比，沿着数据读取路径102的读取电流因此遭遇较高隧穿磁阻和改进的读取裕度，且沿着数据写入路径104的写入电流遭遇较低的隧穿磁阻和改进的写入裕度。另外，数据写入路径104中减小的电阻允许实现较小的写入偏压、较小的装置特征、较高密度和较低功率消耗。
参看图2，描绘具有单独数据读取和写入路径的磁性隧道结(MTJ)装置的第二说明性实施例的图，且所述装置一般表示为200。在特定实施例中，装置200可包含在STT-MRAM位单元中。在特定实施例中，装置200以与图1中说明的装置100大体上类似的方式操作。自由层202夹在第一参考层204与第二参考层206之间并磁性耦合到第一参考层204和第二参考层206。写入位线端子208耦合到与自由层202邻接的传导层210。底部导体212耦合到第一参考层204且耦合到开关214。开关214经耦合以接收一个或一个以上控制信号，例如字线控制信号216和源极线控制信号218。数据写入路径包含写入位线端子208、传导层210、自由层202、第一参考层204、底部导体212和开关214。数据读取路径包含位线读取导体240、第二参考层206、自由层202、第一参考层204、底部导体212和开关214。
自由层202包含数据写入路径和数据读取路径两者中的至少两个自由层部分220和222。自由层202还包含数据读取路径中的自由层部分252。自由层部分220、222和252中的材料可取决于邻近层的材料。举例来说，从底部到顶部，自由层部分220、222和252可包含CoFeB/NiFe/CoFeB或CoFeB或CoFe/CoFeB或NiFe/CoFeB或CoFe/NiFe/CoFeB。在特定实施例中，与自由层202和写入位线端子208邻接的传导层210包含传导材料，例如Ta、Ru、Cu、Mg、Al、Ti、Au或其任何组合。在特定实施例中，自由层部分220、222和252的形状、大小和材料组成可彼此不同。在另一实施例中，自由层202可包含自由层部分220、222和252中的仅一者或两者。
第一中间层224定位在自由层202与第一参考层204之间。在特定实施例中，为了增加写入电流，与第一参考层204介接的自由层202可为具有非常薄的MgO势垒的电流垂直于平面(CPP)巨磁阻(GMR)或隧穿磁阻(TMR)结构。在特定实施例中，第一中间层224包含氧化隧穿势垒，例如MgO或AlOx。在另一实施例中，第一中间层224包含传导层，例如Ru、Cu或Cr。
在特定实施例中，第一参考层204包含以CoFeB层226、Ru层228和CoFe层230形成的合成反铁磁体(SAF)结构。SAF结构的磁场方向由反铁磁(AFM)层232固定。AFM层232耦合到底部导体212。在替代实施例中，AFM层232可耦合到种子层或衬底层。
在特定实施例中，位线读取导体240是还充当装置200的覆盖层的顶部导体。在特定实施例中，位线读取导体240主要包含传导材料，例如Ru、Ta、Cu、Au或其任何组合。第二参考层206包含耦合到位线读取导体240的AFM层242。AFM层242固定第二SAF结构的磁场方向，在特定实施例中，所述第二SAF结构包含CoFe层244、Ru层246和CoFeB层248。第一参考层204的固定的磁场平行于第二参考层206的固定的磁场。
第二中间层250定位在第二参考层206与自由层202之间。在特定实施例中，第二中间层250为沿着数据读取路径提供TMR的MgO或AlOx层。跨越第二中间层250的电阻可随着第二中间层250的厚度增加而增加。在特定实施例中，第二中间层250可显著比第一中间层224厚。
参看图3，描绘具有单独数据读取和写入路径的磁性隧道结(MTJ)装置的第三说明性实施例的图，且所述装置一般表示为300。在特定实施例中，装置300可包含在STT-MRAM位单元中。在特定实施例中，装置300以与图1中说明的装置100大体上类似的方式操作。自由层302夹在第一参考层304与第二参考层306之间并磁性耦合到第一参考层304和第二参考层306。装置300的例如电流路径和电阻的性质主要由自由层302的面积而不是由第一参考层304和第二参考层306确定。因此，可根据设计和制造要求调节第一参考层304、第二参考层306和自由层302的形状和大小。如图3中所说明，第一参考层304可大体在装置300的宽度上延伸。
写入位线端子308耦合到与自由层302邻接的传导层310。底部导体312耦合到第一参考层304且耦合到开关314。开关314经耦合以接收一个或一个以上控制信号，例如字线控制信号316和源极线控制信号318。数据写入路径包含写入位线端子308、传导层310、自由层302、第一参考层304、底部导体312和开关314。数据读取路径包含位线读取导体340、第二参考层306、自由层302、第一参考层304、底部导体312和开关314。
自由层302包含数据写入路径和数据读取路径两者中的至少两个自由层部分320和322。自由层302还包含数据读取路径中的自由层部分352。自由层部分320、322和352中的材料可取决于邻近层的材料。举例来说，从底部到顶部，自由层部分320、322和352可包含CoFeB/NiFe/CoFeB或CoFeB或CoFe/CoFeB或NiFe/CoFeB或CoFe/NiFe/CoFeB。在特定实施例中，使用例如Ta、Ru、Cu、Mg、Al、Ti、Au或其任何组合的传导材料形成与自由层302和写入位线端子308邻接的传导层310。
第一中间层324定位在自由层302与第一参考层304之间。在特定实施例中，为了增加写入电流，与第一参考层304介接的自由层302可为具有非常薄的MgO势垒的电流垂直于平面(CPP)巨磁阻(GMR)或隧穿磁阻(TMR)结构。在特定实施例中，第一中间层324包含氧化隧穿势垒，例如MgO或AlOx。在另一实施例中，第一中间层324包含传导层，例如Ru、Cu或Cr。
在特定实施例中，第一参考层304包含以CoFeB层326、Ru层328和CoFe层330形成的合成反铁磁体(SAF)结构。SAF的磁场方向由反铁磁(AFM)层332固定。AFM层332耦合到底部导体312。在替代实施例中，AFM层332可耦合到种子层或衬底层。
在特定实施例中，位线读取导体340是还充当装置300的覆盖层的顶部导体。在特定实施例中，位线读取导体340主要包含传导材料，例如Ru、Ta、Cu、Au、Ti或其任何组合。第二参考层306包含耦合到位线读取导体340的AFM层342。在特定实施例中，AFM层342固定第二SAF结构的磁矩方向，所述第二SAF结构以CoFe层344、Ru层346和CoFeB层348形成。第一参考层304的固定的磁矩平行于第二参考层306的固定的磁矩。
第二中间层350定位在第二参考层306与自由层302之间。在特定实施例中，第二中间层350为沿着数据读取路径提供TMR的MgO或AlOx层。跨越第二中间层350的电阻可随着第二中间层350的厚度增加而增加。在特定实施例中，第二中间层350可显著比第一中间层324厚。
参看图4，描绘具有单独数据读取和写入路径的磁性隧道结(MTJ)装置的第四说明性实施例的图，且所述装置一般表示为400。在特定实施例中，装置400可包含在STT-MRAM位单元中。在特定实施例中，装置400以与图1中说明的装置100、图2中说明的装置200或图3中说明的装置300大体上类似的方式操作。自由层402夹在第一参考层404与第二参考层406之间并磁性耦合到第一参考层404和第二参考层406。
写入位线端子408耦合到与自由层402邻接的传导层410。底部导体412耦合到第一参考层404且耦合到开关414。开关414经耦合以接收一个或一个以上控制信号，例如字线控制信号416和源极线控制信号418。数据写入路径包含写入位线端子408、传导层410、自由层402、第一参考层404、底部导体412和开关414。数据读取路径包含位线读取导体440、第二参考层406、自由层402、第一参考层404、底部导体412和开关414。
第一中间层424定位在自由层402与第一参考层404之间。第一参考层404包含合成反铁磁体(SAF)结构425和反铁磁(AFM)层432。AFM层432固定SAF结构425中的磁矩方向。AFM层432耦合到底部导体412。
在特定实施例中，位线读取导体440是还充当装置400的覆盖层的顶部导体。数据读取路径包含耦合到第二参考层406的位线读取导体440。第二参考层406包含固定SAF层443的磁矩方向的第二AFM结构442。第一参考层404的固定的磁矩平行于第二参考层406的固定的磁矩。第二中间层450耦合到第二参考层406。
在特定实施例中，薄层460夹在第二中间层450与自由层402之间。在特定实施例中，薄层460在读取电流路径内但不在写入电流路径内。在特定实施例中，薄层460为主要由Mg组成的薄层。在替代实施例中，装置400可不包含薄层460。
参看图5，描绘包含共享共同位线的具有单独数据读取和写入路径的两个磁性隧道结(MTJ)装置的系统的特定说明性实施例的图，且所述系统一般表示为500。系统500包含第一MTJ装置502和第二MTJ装置504。第一MTJ装置502包含与数据写入路径508分离的数据读取路径506。第二MTJ装置504包含与数据写入路径512分离的数据读取路径510。
第一MTJ装置502包含第一参考层516、第一中间层518、第一自由层520、第二中间层522和第二参考层524。开关526响应于控制信号528以选择性地将第二参考层524耦合到源极端子530。数据读取路径506包含耦合到第一参考层516、第一中间层518、自由层520、第二中间层522、第二参考层524、开关526和源极端子530的位线514。数据写入路径508包含耦合到自由层520、第二中间层522、第二参考层524、开关526和源极端子530的共享位线532。
在特定实施例中，参考层516和524各自包含固定的平行磁矩。中间层518和522可包含隧道势垒层。自由层520包含可经编程以平行或反平行于参考层516和524的磁矩的磁矩。自由层520的磁矩方向确定第一MTJ装置502的电阻且指示在第一MTJ装置502处存储的数据值。
第二MTJ装置504包含第一参考层536，、第一中间层538、第一自由层540、第二中间层542和第二参考层544。开关546响应于控制信号548以选择性地将第二参考层544耦合到源极端子550。数据读取路径510包含耦合到第一参考层536、第一中间层538、自由层540、第二中间层542、第二参考层544、开关546和源极端子550的共享位线532。数据写入路径512包含耦合到自由层540、第二中间层542、第二参考层544、开关546和源极端子550的位线552。
在特定实施例中，参考层536和544各自包含固定的平行磁矩。中间层538和542可包含隧道势垒层。自由层540包含可经编程以平行或反平行于参考层536和544的磁矩的磁矩。自由层540的磁矩方向确定第二MTJ装置504的电阻且指示在第二MTJ装置504处存储的数据值。
在操作期间，共享位线532可用于第二MTJ装置504处的数据读取操作、第一MTJ装置502处的数据写入操作，或两者。当信号被提供于共享位线532上时，控制信号528和548确定启用针对第一MTJ装置502的数据写入路径508，还是启用针对第二MTJ装置504的数据读取路径510，抑或两者。因此当第一MTJ装置502和第二MTJ装置504是MTJ装置的阵列的一部分时，位线的数目可减少。
参看图6，描绘包含具有单独数据读取和写入路径的磁性隧道结(MTJ)装置的阵列的系统的第一说明性实施例的图，且所述系统一般表示为600。系统600包含耦合到磁性随机存取存储器(MRAM)存储器单元的阵列604的存储器控制逻辑电路602。阵列604的每一MRAM存储器单元(例如，代表性单元608)经配置以使用单独的数据读取和写入路径操作。
存储器控制逻辑电路602经耦合以经由字线606的集合选择阵列604的特定行。存储器控制逻辑电路602还经耦合以选择阵列604的特定列以用于经由读取位线610、620、630读取，且用于经由写入位线612、622、632写入。源极线614、624、634提供从阵列604的选定单元到存储器控制逻辑电路602的返回电流路径。一个或一个以上数据读取端口可耦合到阵列604，例如第一数据读取端口650和第二数据读取端口652，其经由存储器控制逻辑电路602耦合到阵列604。
在特定实施例中，阵列604的MRAM存储器单元可包含磁性隧道结(MTJ)装置，例如图1-4中所说明。每一MTJ装置可包含耦合到读取位线的第一参考层和耦合到写入位线的自由层。举例来说，代表性单元608可包含具有耦合到读取位线610的第一参考层和耦合到写入位线612的自由层的MTJ结构。第二参考层可耦合到开关(例如，晶体管)，其具有响应于字线606中的相应一者的栅极端子。
代表性单元608的数据读取路径可包含读取位线610、第一参考层、第一参考层与自由层之间的第一隧道势垒、自由层、自由层与第二参考层之间的第二隧道势垒、第二参考层、开关和源极线614。相比之下，代表性单元608的数据写入路径可包含写入位线612、自由层、第二隧道势垒、第二参考层、开关和源极线614。至少部分由于数据读取路径中的额外参考层和隧道层的缘故，数据读取路径的电阻可高于数据写入路径的电阻。
在操作期间，存储器控制逻辑电路602可适于激活字线606并选择性地激活读取位线610、620、630或写入位线612、622、632以存取阵列604的选定单元。信号可施加到选定位线，且可将所得输出与参考进行比较以确定在选定单元处存储的数据值。举例来说，存储器控制逻辑电路602可通过在读取线610与源极线614之间施加电压而在代表性单元608处执行读取操作，且可例如经由电流读出放大器将穿过读取线610或源极线614的所得电流与参考电流进行比较。作为另一实例，可将电流施加到读取线610，且可例如经由电压读出放大器将读取线610与源极线614之间的所得电压与参考电压进行比较。可经由第一数据读取端口650或第二数据读取端口652提供从读取操作确定的数据值。
参看图7，描绘包含具有单独数据读取和写入路径的磁性隧道结(MTJ)装置的阵列的系统的第二说明性实施例的图，且所述系统一般表示为700。系统700包含耦合到磁性随机存取存储器(MRAM)存储器单元的阵列704的存储器控制逻辑电路702。阵列704的每一MRAM存储器单元(例如，代表性单元708)经配置以使用单独的数据读取和写入路径操作。
存储器控制逻辑电路702经耦合以经由字线706的集合选择阵列704的特定行。存储器控制逻辑电路702还经耦合以选择阵列704的特定列以用于经由读取位线710、720、730读取，且用于经由写入位线712、722、732写入。源极线714、724、734提供从阵列704的选定单元到存储器控制逻辑电路702的返回电流路径。阵列704的每一行的存储器单元共享相应源极线714、724或734。一个或一个以上数据读取端口可耦合到阵列704，例如第一数据读取端口750和第二数据读取端口752，其经由存储器控制逻辑电路702耦合到阵列704。
在特定实施例中，阵列704的MRAM存储器单元可包含磁性隧道结(MTJ)装置，例如图1-4中所说明。每一MTJ装置可包含耦合到读取位线的第一参考层和耦合到写入位线的自由层。举例来说，代表性单元708可包含具有耦合到读取位线710的第一参考层和耦合到写入位线712的自由层的MTJ结构。第二参考层可耦合到开关(例如，晶体管)，其具有响应于字线706中的相应一者的栅极端子。
代表性单元708的数据读取路径可包含读取位线710、第一参考层、第一参考层与自由层之间的第一隧道势垒、自由层、自由层与第二参考层之间的第二隧道势垒、第二参考层、开关和源极线714。相比之下，代表性单元708的数据写入路径可包含写入位线712、自由层、第二隧道势垒、第二参考层、开关和源极线714。至少部分由于数据读取路径中的额外参考层和隧道层的缘故，数据读取路径的电阻可高于数据写入路径的电阻。
在操作期间，存储器控制逻辑电路702可适于激活字线706并选择性地激活读取位线710、720、730或写入位线712、722、732以存取阵列704的选定单元。信号可被施加到选定位线，且可将所得输出与参考进行比较以确定在选定单元处存储的数据值。举例来说，存储器控制逻辑电路702可通过在读取线710与源极线714之间施加电压而在代表性单元708处执行读取操作，且可例如经由电流读出放大器将穿过读取线710或源极线714的所得电流与参考电流进行比较。作为另一实例，可将电流施加到读取线710，且可例如经由电压读出放大器将读取线710与源极线714之间的所得电压与参考电压进行比较。可经由第一数据读取端口750或第二数据读取端口752提供从读取操作确定的数据值。
参看图8，描绘包含共享共同位线的具有单独读取和写入路径的磁性隧道结(MTJ)装置的阵列的系统的第一说明性实施例的图，且所述系统一般表示为800。系统800包含耦合到磁性随机存取存储器(MRAM)存储器单元的阵列804的存储器控制逻辑电路802。阵列804的每一MRAM存储器单元(例如，第一代表性单元808和第二代表性单元809)经配置以使用单独的数据读取和写入路径操作并共享共同位线。
存储器控制逻辑电路802经耦合以经由字线806的集合选择阵列804的特定行。存储器控制逻辑电路802经耦合以选择阵列804的特定列以用于经由位线810、820、830读取和写入。源极线814、824、834提供从阵列804的选定单元到存储器控制逻辑电路802的返回电流路径。
在特定实施例中，阵列804的MRAM存储器单元可包含磁性隧道结(MTJ)装置，例如图1-5中所说明。每一MTJ装置可包含耦合到读取位线的第一参考层和耦合到写入位线的自由层。举例来说，代表性单元808可包含具有耦合到位线810的第一参考层和耦合到位线820的自由层的MTJ结构。第二参考层可耦合到开关(例如，晶体管)，其具有响应于字线806中的相应一者的栅极端子。
第一代表性单元808的数据读取路径可包含位线810、第一参考层、第一参考层与自由层之间的第一隧道势垒、自由层、自由层与第二参考层之间的第二隧道势垒、第二参考层、开关和源极线814。相比之下，代表性单元808的数据写入路径可包含位线820、自由层、第二隧道势垒、第二参考层、开关和源极线814。至少部分由于数据读取路径中的额外参考层和隧道层的缘故，数据读取路径的电阻可高于数据写入路径的电阻。
第二代表性单元809的数据读取路径可包含与第一代表性单元808的数据写入路径共享的位线820。第二代表性单元809的数据读取路径还可包含第一参考层、第一参考层与自由层之间的第一隧道势垒、自由层、自由层与第二参考层之间的第二隧道势垒、第二参考层、开关和源极线824。第二代表性单元809的数据写入路径可包含位线830、自由层、第二隧道势垒、第二参考层、开关和源极线824。至少部分由于数据读取路径中的额外参考层和隧道层的缘故，数据读取路径的电阻可高于数据写入路径的电阻。
在操作期间，存储器控制逻辑电路802可适于激活位线810、820、830并选择性地激活读取字线或写入字线以存取阵列804的选定单元。举例来说，存储器控制逻辑电路802可激活共享位线820且可激活第一字线816，所述第一字线816耦合到第一代表性单元808以写入到第一代表性单元808。另外，存储器控制逻辑802可激活共享位线820且可激活第二字线818，所述第二字线818耦合到第二代表性单元809以从第二代表性单元809读取。此外，因为共享共同位线820的邻近的单元808和809耦合到单独的源极线814和824，所以可使用共同位线820在单元808和809处同时实行读取和写入操作。因此，可使用由邻近单元共享的相同位线执行读取操作、写入操作或两者。
参看图9，描绘包含共享共同位线的具有单独读取和写入路径的磁性隧道结(MTJ)装置的阵列的系统的第二说明性实施例的图，且所述系统一般表示为900。系统900包含耦合到磁性随机存取存储器(MRAM)存储器单元的阵列904的存储器控制逻辑电路902。阵列904的每一MRAM存储器单元(例如，第一代表性单元908和第二代表性单元909)经配置以使用单独的数据读取和写入路径操作并共享共同位线。
存储器控制逻辑电路902经耦合以经由字线906的集合选择阵列904的特定行。存储器控制逻辑电路902经耦合以选择阵列904的特定列以用于经由位线910、920、930读取和写入。源极线914、924、934提供从阵列904的选定单元到存储器控制逻辑电路902的返回电流路径。
在特定实施例中，阵列904的MRAM存储器单元可包含磁性隧道结(MTJ)装置，例如图1-5中所说明。每一MTJ装置可包含耦合到读取位线的第一参考层和耦合到写入位线的自由层。举例来说，代表性单元908可包含具有耦合到位线910的第一参考层和耦合到位线920的自由层的MTJ结构。第二参考层可耦合到开关(例如，晶体管)，其具有响应于字线906中的相应一者的栅极端子。
第一代表性单元908的数据读取路径可包含位线910、第一参考层、第一参考层与自由层之间的第一隧道势垒、自由层、自由层与第二参考层之间的第二隧道势垒、第二参考层、开关和源极线914。相比之下，代表性单元908的数据写入路径可包含位线920、自由层、第二隧道势垒、第二参考层、开关和源极线914。至少部分由于数据读取路径中的额外参考层和隧道层的缘故，数据读取路径的电阻可高于数据写入路径的电阻。
第二代表性单元909的数据读取路径可包含与第一代表性单元908的数据写入路径共享的位线920。第二代表性单元909的数据读取路径还可包含第一参考层、第一参考层与自由层之间的第一隧道势垒、自由层、自由层与第二参考层之间的第二隧道势垒、第二参考层、开关和源极线924。第二代表性单元909的数据写入路径可包含位线930、自由层、第二隧道势垒、第二参考层、开关和源极线924。至少部分由于数据读取路径中的额外参考层和隧道层的缘故，数据读取路径的电阻可高于数据写入路径的电阻。
在操作期间，存储器控制逻辑电路902可适于激活位线910、920、930、字线906和源极线914、924、934以选择性地激活阵列904的单元以用于读取或写入操作。举例来说，存储器控制逻辑电路902可激活共享位线920且可激活第一字线916，所述第一字线916耦合到第一代表性单元908和第二代表性单元909。存储器控制逻辑电路902可激活源极线914以在第一代表性单元908处执行写入操作，或激活源极线924以在第二代表性单元909处执行读取操作。
参看图10，描绘包含共享共同位线的具有单独读取和写入路径的磁性隧道结(MTJ)装置的阵列的系统的第三说明性实施例的图，且所述系统一般表示为1000。系统1000包含耦合到磁性随机存取存储器(MRAM)存储器单元的阵列1004的存储器控制逻辑电路1002。阵列1004的每一MRAM存储器单元(例如，第一代表性单元1008和第二代表性单元1009)经配置以使用单独的数据读取和写入路径操作并共享共同位线。
存储器控制逻辑电路1002经耦合以经由字线1014、1024、1034的集合选择阵列1004的特定列。存储器控制逻辑电路1002经耦合以经由源极线1040、1042选择阵列1004的特定行。存储器控制逻辑电路1002经耦合以选择-bBit线1010、1020、1030以确定在阵列1004的选定单元处的读取操作或写入操作。
在特定实施例中，阵列1004的MRAM存储器单元可包含磁性隧道结(MTJ)装置，例如图1-5中所说明。每一MTJ装置可包含耦合到读取位线的第一参考层和耦合到写入位线的自由层。举例来说，代表性单元1008可包含具有耦合到位线1010的第一参考层和耦合到位线1020的自由层的MTJ结构。第二参考层可耦合到开关(例如，晶体管)，其具有响应于字线1014的栅极端子。
第一代表性单元1008的数据读取路径可包含位线1010、第一参考层、第一参考层与自由层之间的第一隧道势垒、自由层、自由层与第二参考层之间的第二隧道势垒、第二参考层、开关和源极线1040。相比之下，代表性单元1008的数据写入路径可包含位线1020、自由层、第二隧道势垒、第二参考层、开关和源极线1040。至少部分由于数据读取路径中的额外参考层和隧道层的缘故，数据读取路径的电阻可高于数据写入路径的电阻。
第二代表性单元1009的数据读取路径可包含与第一代表性单元1008的数据写入路径共享的位线1020。第二代表性单元1009的数据读取路径还可包含第一参考层、第一参考层与自由层之间的第一隧道势垒、自由层、自由层与第二参考层之间的第二隧道势垒、第二参考层、开关和源极线1040。第二代表性单元1009的数据写入路径可包含位线1030、自由层、第二隧道势垒、第二参考层、开关和源极线1040。至少部分由于数据读取路径中的额外参考层和隧道层的缘故，数据读取路径的电阻可高于数据写入路径的电阻。
在操作期间，存储器控制逻辑电路1002可适于激活位线1010、1020、1030、字线1014、1024、1034和源极线1040、1042以选择性地激活阵列1004的单元以用于读取或写入操作。举例来说，存储器控制逻辑电路1002可激活共享位线1020、字线1014和源极线1040以写入到第一代表性单元1008。在共享位线1020和源极线1040被激活的情况下，存储器控制逻辑102可减活字线1014并激活字线1024以从第二代表性单元1009读取。如本文所使用，为与其它所揭示的实施例一致，术语“源极线”用于表示耦合到开关的切换端子(例如，场效应晶体管的源极端子)的线，且“字线”用于表示耦合到开关的控制端子(例如，场效应晶体管的栅极)的线，尽管在图10中说明的实施例中，每一字线1014、1024、1034表示阵列1004的相应列，且每一源极线1040、1042表示阵列1004的相应行。
参看图11，描绘操作磁性隧道结(MTJ)装置的方法的特定说明性实施例的流程图。在1102处，通过将电流施加到数据写入路径来执行写入操作，所述数据写入路径耦合到磁性隧道结(MTJ)装置以在MTJ装置的自由层处存储数据值。MTJ装置耦合到单独的数据读取路径。在特定实施例中，数据写入路径具有比数据读取路径低的电阻。在说明性实施例中，数据写入路径包含一个参考层，且数据读取路径包含两个参考层。在特定实施例中，MTJ装置可在由存储器控制逻辑电路控制的MTJ装置的阵列中，例如图6-10中所说明。
继续到1104，通过将电流施加到数据读取路径来执行读取操作，所述数据读取路径耦合到磁性隧道结(MTJ)装置以读取数据值。MTJ装置耦合到单独的数据写入路径。在特定实施例中，可在单独的MTJ装置处同时执行读取和写入操作。在特定实施例中，可在相同MTJ装置处连续执行读取和写入操作。在特定实施例中，MTJ装置包含自由层以存储数据值，且包含磁性耦合到自由层的参考层，且数据读取路径包含第二参考层。在特定实施例中，MTJ装置包含彼此磁性耦合的两个MTJ结构，例如图1中说明的MTJ组件106和108。
参看图12，其描绘制造磁性隧道结(MTJ)装置的方法的特定说明性实施例的流程图。在特定实施例中，所述方法可用于制造具有单独读取和写入路径的MTJ装置，例如图1-4中所说明。在1202处，将膜层沉积到衬底上以形成第一MTJ结构。图13中描绘说明性非限定性实例1300，且其包含反铁磁(AFM)层1302、合成反铁磁体(SAF)层1304、中间层1306和自由层1308。举例来说，SAF层1304可包含CoFe/Ru/CoFeB子层。中间层1306可为隧道势垒层(例如，MgO或AlOx)或传导层(例如，Cu或Ru)。自由层1308可包含作为说明性非限定性实例的CoFeB/NiFe/CoFeB或CoFeB或CoFe/CoFeB或NiFe/CoFeB或CoFe/NiFe/CoFeB子层。
继续到1204，在特定实施例中，将底部参考电极图案化。图14中描绘经图案化底部电极1400的说明性非限定性实例。经图案化底部电极1400包含经图案化AFM层1402、经图案化SAF层1404、经图案化隧道势垒层1406和经图案化自由层1408。
移动到1206，在特定实施例中，用电介质材料(例如，氮化硅)填充在对底部参考电极进行图案化期间在第一MTJ结构中形成的空隙。图15中描绘说明性非限定性实例1500，其说明填充在底部电极的图案化期间形成的空隙的SiNx或其它电介质材料1510和1512。
前进到1208，在特定实施例中，将第一MTJ结构的自由层图案化。图16中描绘说明性非限定性实例1600，其说明在施加光致抗蚀剂1616和蚀刻工艺之后的经图案化自由层1614。
进行到1210，沉积传导层，其耦合到第一MTJ结构的自由层。在特定实施例中，传导层与自由层的至少一个壁邻接。图17中描绘说明性非限定性实例1700，其说明与MTJ结构的经图案化自由层邻接的传导层1718的沉积。作为说明性实例，传导层1718可为Cu、Ru、Ta、Mg、Al、其它传导材料，或其任何组合。
继续到1212，在特定实施例中，形成大体平面的顶部部分。举例来说，形成大体平面的顶部部分可包含移除在将自由层图案化时沉积的光致抗蚀剂。图18中描绘说明性非限定性实例1800，其说明大体平面的顶部部分1802。
移动到1214，沉积第二组膜层以在第一MTJ结构上形成第二MTJ结构。图19中描绘说明性非限定性实例1900，其说明自由层部分1920、隧道势垒层1922、SAF层1924、AFM层1926和顶部传导层1928。作为说明性实例，自由层部分1920可包含图13中说明的子层1308中的一者或一者以上。作为替代性实施例，所述组膜层可不包含自由层部分1920。隧道势垒层1922可包含厚MgO或AlOx层以增加装置的读取电阻。SAF层1924可包含CoFe/Ru/CoFeB子层。顶部传导层1928可包含Cu、Ru、Ta、Mg、Al、其它传导材料，或其任何组合。在特定实施例中，读取线耦合到第二MTJ结构，且写入线耦合到传导层。
图20是包含存储器装置的通信装置2000的框图，所述存储器装置包含多个磁性隧道结(MTJ)单元。通信装置2000包含MTJ单元的存储器阵列2032和MTJ单元的高速缓冲存储器2064，其耦合到处理器(例如，数字信号处理器(DSP)2010)。通信装置2000还包含耦合到DSP 2010的磁阻随机存取存储器(MRAM)装置2066。在特定实例中，MTJ单元的存储器阵列2032、MTJ单元的高速缓冲存储器2064和MRAM装置2066包含多个MTJ单元，其中每一MTJ单元包含单独读取和写入路径，如参看图1-16所描述。
图20还展示耦合到数字信号处理器2010且耦合到显示器2028的显示器控制器2026。编码器/解码器(CODEC)2034也可耦合到数字信号处理器2010。扬声器2036和麦克风2038可耦合到CODEC 2034。
图20还指示无线控制器2040可耦合到数字信号处理器2010且耦合到无线天线2042。在特定实施例中，输入装置2030和电源2044耦合到芯片上系统2022。此外，在特定实施例中，如图20中所说明，显示器2028、输入装置2030、扬声器2036、麦克风2038、无线天线2042和电源2044在芯片上系统2022外部。然而，每一者可耦合到芯片上系统2022的组件，例如接口或控制器。
技术人员将进一步了解，结合本文揭示的实施例描述的各种说明性逻辑块、配置、模块、电路和算法步骤可实施为电子硬件、计算机软件，或两者的组合。为了清楚地说明硬件与软件的这种可交换性，上文已大体上依照各种说明性组件、块、配置、模块、电路和步骤的功能性而描述了所述各种说明性组件、块、配置、模块、电路和步骤。此功能性实施为硬件还是软件取决于特定应用和强加于整个系统的设计约束。熟练的技术人员可针对每一特定应用以不同方式实施所描述的功能性，但这些实施决策不应解释为导致与本发明范围的偏离。
结合本文所揭示的实施例而描述的方法或算法的步骤可直接用硬件、由处理器执行的软件模块或所述两者的组合来实施。软件模块可驻存在RAM存储器、快闪存储器、ROM存储器、PROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可换式磁盘、CD-ROM或此项技术中已知的任何其它形式的存储媒体中。示范性存储媒体耦合到处理器，使得处理器可从存储媒体读取信息并向存储媒体写入信息。在替代实施例中，存储媒体可与处理器成一体式。处理器和存储媒体可驻留在ASIC中。ASIC可驻留在计算装置或用户终端中。在替代实施例中，处理器和存储媒体可作为离散组件而驻留在计算装置或用户终端中。
提供对所揭示的实施例的先前描述以使所属领域的技术人员能够制造或使用所揭示的实施例。所属领域的技术人员将易于了解对这些实施例的各种修改，且本文定义的一般原理可在不偏离本发明精神或范围的情况下应用于其它实施例。因此，不希望本发明限于本文展示的实施例，而是本发明应被赋予与如所附权利要求书界定的原理和新颖特征一致的可能的最广泛范围。

Claims (15)

1.一种存储器装置，其包括：
磁性隧道结MTJ结构，其中所述MTJ结构包括单一自由层、第一隧道势垒、第二隧道势垒、第一参考层以及第二参考层；
耦合到所述MTJ结构的读取路径，其中所述读取路径包括所述第一参考层、所述第二参考层、所述第一隧道势垒、所述第二隧道势垒以及所述自由层；以及
耦合到所述MTJ结构的写入路径，其中所述写入路径与所述读取路径分离，其中所述写入路径包括所述第一参考层、所述第一隧道势垒以及所述自由层，并且其中所述写入路径在所述自由层的一侧与所述自由层邻接。
2.根据权利要求1所述的存储器装置，其中：
所述MTJ结构耦合到开关；以及
每个所述读取路径以及每个所述写入路径进一步包括所述开关。
3.根据权利要求1所述的存储器装置，其中所述读取路径具有比所述写入路径高的电阻。
4.根据权利要求2所述的存储器装置，其中所述开关接收字线控制信号、源极线控制信号或其任意组合。
5.根据权利要求1所述的存储器装置，其中所述第一隧道势垒具有比所述第二隧道势垒低的电阻。
6.根据权利要求1所述的存储器装置，其中所述MTJ结构包括耦合到第二MTJ组件的第一MTJ组件，其中所述第一参考层、所述第一隧道势垒层和所述自由层形成所述第一MTJ组件，其中所述自由层、所述第二隧道势垒层和所述第二参考层形成所述第二MTJ组件，其中所述读取路径包括所述第一MTJ组件以及所述第二MTJ组件，且其中所述写入路径包括所述第一MTJ组件而不包括所述第二MTJ组件。
7.根据权利要求6所述的存储器装置，其中所述第二MTJ组件耦合到所述第一MTJ组件。
8.根据权利要求1所述的存储器装置，其中所述读取路径和所述写入路径进一步包括中间层、第一合成反铁磁体SAF层和第一反铁磁AFM层。
9.根据权利要求8所述的存储器装置，其中所述读取路径包含第二SAF层和第二AFM层。
10.根据权利要求9所述的存储器装置，其中所述第一SAF层和所述第二SAF层包含钴铁硼CoFeB层、铑Ru层和钴铁CoFe层，且其中所述写入路径包含与所述自由层邻接的传导层。
11.一种向磁性隧道结MTJ装置写入数据的方法，所述磁性隧道结MTJ装置包括单一自由层、第一隧道势垒、第二隧道势垒、第一参考层以及第二参考层，所述方法包括：
将电流施加到耦合到所述MTJ装置的写入路径以将数据值存储在所述MTJ装置的所述自由层处，其中所述写入路径包括所述第一参考层、所述第一隧道势垒以及所述自由层，其中所述写入路径在所述自由层的一侧与所述自由层邻接，且其中所述MTJ装置耦合到单独的读取路径，所述读取路径包括所述第一参考层、所述第二参考层、所述第一隧道势垒、所述第二隧道势垒以及所述自由层。
12.根据权利要求11所述的方法，其中所述写入路径具有比所述读取路径低的电阻。
13.一种从磁性隧道结MTJ装置读取数据的方法，所述磁性隧道结MTJ装置包括单一自由层、第一隧道势垒、第二隧道势垒、第一参考层以及第二参考层，所述方法包括：
将电流施加到耦合到所述MTJ装置的读取路径以从所述MTJ装置的所述自由层读取数据值，其中所述读取路径包括所述第一参考层、所述第二参考层、所述第一隧道势垒、所述第二隧道势垒以及所述自由层，其中所述MTJ装置耦合到单独的写入路径，所述写入路径包括所述第一参考层、所述第一隧道势垒以及所述自由层，并且其中所述写入路径在所述自由层的一侧与所述自由层邻接。
14.根据权利要求13所述的方法，其中所述第二参考层磁性耦合到所述自由层。
15.根据权利要求13所述的方法，其中所述MTJ装置包括彼此磁性耦合的第一MTJ组件和第二MTJ组件，其中所述第一参考层、所述第一隧道势垒层和所述自由层形成所述第一MTJ组件，且其中所述自由层、所述第二隧道势垒层和所述第二参考层形成所述第二MTJ组件。
CN200880125501.5A 2007-12-19 2008-12-19 具有单独读取和写入路径的磁性隧道结装置 Active CN101925960B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310122647.7A CN103280235B (zh) 2007-12-19 2008-12-19 具有单独读取和写入路径的磁性隧道结装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/959,797 US8004881B2 (en) 2007-12-19 2007-12-19 Magnetic tunnel junction device with separate read and write paths
US11/959,797 2007-12-19
PCT/US2008/087748 WO2009079662A1 (en) 2007-12-19 2008-12-19 Magnetic tunnel junction device with separate read and write paths

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201310122647.7A Division CN103280235B (zh) 2007-12-19 2008-12-19 具有单独读取和写入路径的磁性隧道结装置

Publications (2)

Publication Number Publication Date
CN101925960A CN101925960A (zh) 2010-12-22
CN101925960B true CN101925960B (zh) 2014-10-01

Family

ID=40345015

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201310122647.7A Active CN103280235B (zh) 2007-12-19 2008-12-19 具有单独读取和写入路径的磁性隧道结装置
CN200880125501.5A Active CN101925960B (zh) 2007-12-19 2008-12-19 具有单独读取和写入路径的磁性隧道结装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201310122647.7A Active CN103280235B (zh) 2007-12-19 2008-12-19 具有单独读取和写入路径的磁性隧道结装置

Country Status (9)

Country Link
US (1) US8004881B2 (zh)
EP (1) EP2232496B1 (zh)
JP (1) JP5496911B2 (zh)
KR (1) KR101180131B1 (zh)
CN (2) CN103280235B (zh)
CA (2) CA2808570C (zh)
MX (1) MX2010006977A (zh)
RU (1) RU2453934C2 (zh)
WO (1) WO2009079662A1 (zh)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9040178B2 (en) * 2008-09-22 2015-05-26 Headway Technologies, Inc. TMR device with novel free layer structure
US8363460B2 (en) * 2010-04-07 2013-01-29 Avalanche Technology, Inc. Method and apparatus for programming a magnetic tunnel junction (MTJ)
US8344433B2 (en) 2009-04-14 2013-01-01 Qualcomm Incorporated Magnetic tunnel junction (MTJ) and methods, and magnetic random access memory (MRAM) employing same
US8270208B2 (en) * 2010-02-08 2012-09-18 International Business Machines Corporation Spin-torque based memory device with read and write current paths modulated with a non-linear shunt resistor
US8981502B2 (en) * 2010-03-29 2015-03-17 Qualcomm Incorporated Fabricating a magnetic tunnel junction storage element
US8564080B2 (en) * 2010-07-16 2013-10-22 Qualcomm Incorporated Magnetic storage element utilizing improved pinned layer stack
US8446757B2 (en) * 2010-08-18 2013-05-21 International Business Machines Corporation Spin-torque transfer magneto-resistive memory architecture
US8422287B2 (en) * 2010-09-09 2013-04-16 Magic Technologies, Inc. Pulse field assisted spin momentum transfer MRAM design
US9300301B2 (en) * 2010-10-05 2016-03-29 Carnegie Mellon University Nonvolatile magnetic logic device
JP5695451B2 (ja) * 2011-03-04 2015-04-08 株式会社東芝 磁気メモリ及び磁気メモリ装置
US8456895B2 (en) * 2011-05-03 2013-06-04 International Business Machines Corporation Magnonic magnetic random access memory device
US8456894B2 (en) 2011-05-03 2013-06-04 International Business Machines Corporation Noncontact writing of nanometer scale magnetic bits using heat flow induced spin torque effect
US8754491B2 (en) 2011-05-03 2014-06-17 International Business Machines Corporation Spin torque MRAM using bidirectional magnonic writing
US8785966B2 (en) 2011-05-25 2014-07-22 International Business Machines Corporation Magnetic tunnel junction transistor devices
US20140037991A1 (en) 2012-07-31 2014-02-06 International Business Machines Corporation Magnetic random access memory with synthetic antiferromagnetic storage layers
US8852762B2 (en) 2012-07-31 2014-10-07 International Business Machines Corporation Magnetic random access memory with synthetic antiferromagnetic storage layers and non-pinned reference layers
KR102017623B1 (ko) 2012-08-30 2019-09-03 삼성전자주식회사 자기 메모리 소자
US8750033B2 (en) 2012-11-06 2014-06-10 International Business Machines Corporation Reading a cross point cell array
US20140124880A1 (en) 2012-11-06 2014-05-08 International Business Machines Corporation Magnetoresistive random access memory
US9275713B2 (en) * 2013-01-17 2016-03-01 Yimin Guo Magnetoresistive element and method of manufacturing the same
US10608170B2 (en) * 2013-01-21 2020-03-31 Shanghai CiYu Information Technologies Co., LTD Electric field assisted perpendicular STT-MRAM
US10953319B2 (en) * 2013-01-28 2021-03-23 Yimin Guo Spin transfer MRAM element having a voltage bias control
US8908428B2 (en) * 2013-01-29 2014-12-09 Samsung Electronics Co., Ltd. Voltage assisted STT-MRAM writing scheme
KR102107557B1 (ko) * 2013-03-15 2020-05-07 인텔 코포레이션 임베딩된 자기 터널 접합들을 포함하는 로직 칩
US9203017B2 (en) 2013-08-02 2015-12-01 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions including a package structure usable in spin transfer torque memories
US9240547B2 (en) 2013-09-10 2016-01-19 Micron Technology, Inc. Magnetic tunnel junctions and methods of forming magnetic tunnel junctions
CN105493189B (zh) 2013-09-27 2018-12-11 英特尔公司 用于优化stt-mram尺寸和写入误差率的装置和方法
KR102137815B1 (ko) * 2013-10-10 2020-07-24 한양대학교 산학협력단 강자성 다층박막 및 이를 포함하는 mtj 구조
US9478273B2 (en) * 2013-10-31 2016-10-25 Intel Corporation Low resistance bitline and sourceline apparatus for improving read and write operations of a nonvolatile memory
CN103794715B (zh) * 2014-02-28 2016-09-28 北京航空航天大学 一种基于电压控制的磁存储器
KR20150103527A (ko) * 2014-03-03 2015-09-11 에스케이하이닉스 주식회사 전자 장치
US9431600B2 (en) 2014-10-06 2016-08-30 International Business Machines Corporation Magnetic domain wall shift register memory devices with high magnetoresistance ratio structures
US9324768B1 (en) * 2014-12-03 2016-04-26 Qualcomm Incorporated System and method of shared bit line MRAM
US9502642B2 (en) 2015-04-10 2016-11-22 Micron Technology, Inc. Magnetic tunnel junctions, methods used while forming magnetic tunnel junctions, and methods of forming magnetic tunnel junctions
US9960346B2 (en) 2015-05-07 2018-05-01 Micron Technology, Inc. Magnetic tunnel junctions
US10490247B2 (en) * 2015-07-24 2019-11-26 The University Of Tokyo Memory element
KR102358564B1 (ko) * 2015-09-02 2022-02-04 삼성전자주식회사 단락된 메모리 셀의 가변 저항 소자를 갖는 반도체 메모리 장치
CN106558333B (zh) * 2015-09-29 2018-11-09 中国科学院物理研究所 包括环形磁性隧道结的自旋转移力矩磁随机存取存储器
US9680089B1 (en) * 2016-05-13 2017-06-13 Micron Technology, Inc. Magnetic tunnel junctions
US9786343B1 (en) * 2016-08-30 2017-10-10 International Business Machines Corporation STT MRAM common source line array bias scheme
US10224368B2 (en) * 2017-06-30 2019-03-05 Qualcomm Incorporated Voltage-switched magneto-resistive random access memory (MRAM) employing separate read operation circuit paths from a shared spin torque write operation circuit path
US10564229B2 (en) 2017-10-16 2020-02-18 Tdk Corporation Tunnel magnetoresistive effect element, magnetic memory, and built-in memory
US11398596B2 (en) * 2018-06-28 2022-07-26 Intel Corporation Magnetic tunnel junction (MTJ) integration on backside of silicon
CN110277490B (zh) * 2019-06-24 2023-06-09 中国科学院微电子研究所 Stt-mram参考单元及其制备方法及包含该参考单元的芯片
CN110349609B (zh) * 2019-07-04 2021-09-07 西安交通大学 一种三维磁性器件及磁存储器
CN113380287B (zh) * 2020-02-25 2022-06-07 北京航空航天大学 磁性存储单元结构及其数据写入方法
US11127459B1 (en) * 2020-03-16 2021-09-21 Globalfoundries Singapore Pte. Ltd. Memory devices and methods of forming the same
US11164610B1 (en) 2020-06-05 2021-11-02 Qualcomm Incorporated Memory device with built-in flexible double redundancy
US11177010B1 (en) 2020-07-13 2021-11-16 Qualcomm Incorporated Bitcell for data redundancy
JP2022044399A (ja) * 2020-09-07 2022-03-17 キオクシア株式会社 磁気メモリ
US11222678B1 (en) * 2020-10-02 2022-01-11 Sandisk Technologies Llc MRAM cross-point memory with reversed MRAM element vertical orientation
US11514962B2 (en) * 2020-11-12 2022-11-29 International Business Machines Corporation Two-bit magnetoresistive random-access memory cell
US11963462B2 (en) * 2022-03-18 2024-04-16 Honeywell International Inc. Magneto-resistive random access memory magnetic tunnel junction and cell with voltage-controlled writing

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1385905A (zh) * 2001-03-28 2002-12-18 海力士半导体有限公司 具有垂直结构晶体管的磁性随机存取存储器及其制造方法
WO2004038723A2 (en) * 2002-10-22 2004-05-06 Btg International Limited Magnetic memory device
US7009877B1 (en) * 2003-11-14 2006-03-07 Grandis, Inc. Three-terminal magnetostatically coupled spin transfer-based MRAM cell
CN1930628A (zh) * 2004-01-10 2007-03-14 霍尼韦尔国际公司 用于磁隧道结的独立写入和读取访问构造

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072718A (en) 1998-02-10 2000-06-06 International Business Machines Corporation Magnetic memory devices having multiple magnetic tunnel junctions therein
KR100366702B1 (ko) * 2000-02-03 2003-01-08 삼성전자 주식회사 쓰기 및 읽기 회로를 갖는 자기 터널 접합 소자를 이용한자기 랜덤 액세스 메모리
US6714444B2 (en) 2002-08-06 2004-03-30 Grandis, Inc. Magnetic element utilizing spin transfer and an MRAM device using the magnetic element
JP4400037B2 (ja) * 2002-10-31 2010-01-20 日本電気株式会社 磁気ランダムアクセスメモリ，及びその製造方法
JP3863484B2 (ja) * 2002-11-22 2006-12-27 株式会社東芝 磁気抵抗効果素子および磁気メモリ
US6870759B2 (en) * 2002-12-09 2005-03-22 Applied Spintronics Technology, Inc. MRAM array with segmented magnetic write lines
US7190611B2 (en) * 2003-01-07 2007-03-13 Grandis, Inc. Spin-transfer multilayer stack containing magnetic layers with resettable magnetization
US6865109B2 (en) * 2003-06-06 2005-03-08 Seagate Technology Llc Magnetic random access memory having flux closure for the free layer and spin transfer write mechanism
JP4080982B2 (ja) * 2003-10-09 2008-04-23 株式会社東芝 磁気メモリ
US7109539B2 (en) 2004-03-09 2006-09-19 International Business Machines Corporation Multiple-bit magnetic random access memory cell employing adiabatic switching
JP3863536B2 (ja) * 2004-05-17 2006-12-27 株式会社東芝 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法
JP2006093432A (ja) * 2004-09-24 2006-04-06 Sony Corp 記憶素子及びメモリ
RU2310928C2 (ru) * 2004-10-27 2007-11-20 Самсунг Электроникс Ко., Лтд. Усовершенствованное многоразрядное магнитное запоминающее устройство с произвольной выборкой и способы его функционирования и производства
JP4670326B2 (ja) * 2004-11-25 2011-04-13 ソニー株式会社 メモリ
US7285836B2 (en) 2005-03-09 2007-10-23 Maglabs, Inc. Magnetic random access memory with stacked memory cells having oppositely-directed hard-axis biasing
JP2007081280A (ja) * 2005-09-16 2007-03-29 Fujitsu Ltd 磁気抵抗効果素子及び磁気メモリ装置
US7973349B2 (en) * 2005-09-20 2011-07-05 Grandis Inc. Magnetic device having multilayered free ferromagnetic layer
JP4797795B2 (ja) 2006-05-24 2011-10-19 Ｔｄｋ株式会社 磁気メモリ
JP2007324171A (ja) * 2006-05-30 2007-12-13 Fujitsu Ltd 磁気メモリ装置及びその製造方法
US7851840B2 (en) * 2006-09-13 2010-12-14 Grandis Inc. Devices and circuits based on magnetic tunnel junctions utilizing a multilayer barrier
US7480173B2 (en) * 2007-03-13 2009-01-20 Magic Technologies, Inc. Spin transfer MRAM device with novel magnetic free layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1385905A (zh) * 2001-03-28 2002-12-18 海力士半导体有限公司 具有垂直结构晶体管的磁性随机存取存储器及其制造方法
WO2004038723A2 (en) * 2002-10-22 2004-05-06 Btg International Limited Magnetic memory device
US7009877B1 (en) * 2003-11-14 2006-03-07 Grandis, Inc. Three-terminal magnetostatically coupled spin transfer-based MRAM cell
CN1930628A (zh) * 2004-01-10 2007-03-14 霍尼韦尔国际公司 用于磁隧道结的独立写入和读取访问构造

Also Published As

Publication number Publication date
EP2232496B1 (en) 2012-10-03
EP2232496A1 (en) 2010-09-29
JP2011508971A (ja) 2011-03-17
CN101925960A (zh) 2010-12-22
CA2710334C (en) 2013-12-10
JP5496911B2 (ja) 2014-05-21
RU2453934C2 (ru) 2012-06-20
KR101180131B1 (ko) 2012-09-05
CN103280235A (zh) 2013-09-04
CA2808570C (en) 2016-02-23
CA2710334A1 (en) 2009-06-25
WO2009079662A1 (en) 2009-06-25
CN103280235B (zh) 2016-12-28
US8004881B2 (en) 2011-08-23
US20090161422A1 (en) 2009-06-25
KR20100095469A (ko) 2010-08-30
RU2010129831A (ru) 2012-01-27
MX2010006977A (es) 2010-09-10
CA2808570A1 (en) 2009-06-25

Similar Documents

Publication Publication Date Title
CN101925960B (zh) 具有单独读取和写入路径的磁性隧道结装置
US9608039B1 (en) Magnetic junctions programmable using spin-orbit interaction torque in the absence of an external magnetic field
JP4580308B2 (ja) スピン注入を用いて磁気ラム素子を駆動させる方法、及び磁気ラム素子
JP5019681B2 (ja) 薄膜磁性体記憶装置
KR102099192B1 (ko) 스핀 홀 mtj 디바이스들을 갖는 교차점 어레이 mram
US7190611B2 (en) Spin-transfer multilayer stack containing magnetic layers with resettable magnetization
US7502253B2 (en) Spin-transfer based MRAM with reduced critical current density
CN100466093C (zh) 具有双隧道结的磁电阻存储器件
CN103180960B (zh) 用于场复位自旋矩mram的结构和操作方法
US7876595B2 (en) Magnetic shift register as counter and data storage device
CN102804279B (zh) 用于提供反向双磁隧道结元件的方法和系统
US7633796B2 (en) Storage element and memory
US20080151614A1 (en) Spin transfer MRAM device with magnetic biasing
JP2008518439A (ja) 角度依存選択性を用いる「スピントランスファ型」ｍｒａｍ
US7656700B2 (en) Magnetoresistive sensor memory with multiferroic material
EP2320425B1 (en) Selection device for a spin transfer torque magnetoresistive random access memory
WO2007119446A1 (ja) Ｍｒａｍ、及びｍｒａｍのデータ読み書き方法
US20170372761A1 (en) Systems for Source Line Sensing of Magnetoelectric Junctions
US20050152180A1 (en) Separate write and read access architecture for a magnetic tunnel junction
US7099184B2 (en) Magnetic random access memory
US7061795B2 (en) Magnetic random access memory device
JP2011091342A (ja) 磁気抵抗素子、及び磁壁ランダムアクセスメモリ
JP2013168667A (ja) 磁気抵抗効果素子及びｍｒａｍ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant