JP4580308B2 - スピン注入を用いて磁気ラム素子を駆動させる方法、及び磁気ラム素子 - Google Patents
スピン注入を用いて磁気ラム素子を駆動させる方法、及び磁気ラム素子 Download PDFInfo
- Publication number
- JP4580308B2 JP4580308B2 JP2005234722A JP2005234722A JP4580308B2 JP 4580308 B2 JP4580308 B2 JP 4580308B2 JP 2005234722 A JP2005234722 A JP 2005234722A JP 2005234722 A JP2005234722 A JP 2005234722A JP 4580308 B2 JP4580308 B2 JP 4580308B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- tunnel junction
- junction structure
- magnetic tunnel
- magnetic field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005291 magnetic effect Effects 0.000 title claims description 438
- 238000000034 method Methods 0.000 title claims description 54
- 238000002347 injection Methods 0.000 title description 10
- 239000007924 injection Substances 0.000 title description 10
- 230000005294 ferromagnetic effect Effects 0.000 claims description 50
- 239000000758 substrate Substances 0.000 claims description 28
- 230000005290 antiferromagnetic effect Effects 0.000 claims description 26
- 230000005641 tunneling Effects 0.000 claims description 18
- 238000009413 insulation Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 203
- 230000010287 polarization Effects 0.000 description 29
- 239000011229 interlayer Substances 0.000 description 28
- CIWBSHSKHKDKBQ-JLAZNSOCSA-N Ascorbic acid Chemical compound OC[C@H](O)[C@H]1OC(=O)C(O)=C1O CIWBSHSKHKDKBQ-JLAZNSOCSA-N 0.000 description 7
- 230000005415 magnetization Effects 0.000 description 7
- 125000006850 spacer group Chemical group 0.000 description 7
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000007246 mechanism Effects 0.000 description 6
- FQMNUIZEFUVPNU-UHFFFAOYSA-N cobalt iron Chemical compound [Fe].[Co].[Co] FQMNUIZEFUVPNU-UHFFFAOYSA-N 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- UGKDIUIOSMUOAW-UHFFFAOYSA-N iron nickel Chemical compound [Fe].[Ni] UGKDIUIOSMUOAW-UHFFFAOYSA-N 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910003321 CoFe Inorganic materials 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 229910019041 PtMn Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000005292 diamagnetic effect Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000003302 ferromagnetic material Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- IGOJMROYPFZEOR-UHFFFAOYSA-N manganese platinum Chemical compound [Mn].[Pt] IGOJMROYPFZEOR-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000005610 quantum mechanics Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
Description
本発明は、半導体記憶素子の駆動方法に関するもので、特に、スピン注入を用いて磁気ラム素子を駆動させる方法、及びこれに用いられる磁気ラム素子に関する。
磁気ラム素子は、低電圧及び高速で動作できる不揮発性記憶素子として広く使われている。前記磁気ラム素子の単位セルにおいて、データは磁気抵抗体（ｍａｇｎｅｔｉｃ ｒｅｓｉｓｔｏｒ）の磁気トンネル接合構造体（ｍａｇｎｅｔｉｃ ｔｕｎｎｅｌ ｊｕｎｃｔｉｏｎ ｓｔｒｕｃｔｕｒｅ；ＭＴＪ ｓｔｒｕｃｔｕｒｅ）内に保存される。前記磁気トンネル接合（ＭＴＪ）構造体は第１及び第２強磁性層（ｆｅｒｒｏｍａｇｎｅｔｉｃ ｌａｙｅｒｓ）及びそれらの間に介在されたトンネリング絶縁層（ｔｕｎｎｅｌｉｎｇ ｉｎｓｕｌａｔｉｏｎ ｌａｙｅｒ）を含む。自由層（ｆｒｅｅ ｌａｙｅｒ）とも言われる前記第１強磁性層の磁気分極（ｍａｇｎｅｔｉｃ ｐｏｌａｒｉｚａｔｉｏｎ）は前記磁気トンネル接合（ＭＴＪ）構造体に印加される外部磁界（ｅｘｔｅｒｎａｌ ｍａｇｎｅｔｉｃ ｆｉｅｌｄ）を利用して変化させることができる。前記外部磁界は前記磁気トンネル接合構造体の周りを流れる電流によって誘導されることがあって、前記自由層の磁気分極は固定層（ｐｉｎｎｅｄ ｌａｙｅｒ）とも言われる前記第２強磁性層内の固定された磁気分極に平行するか反平行（ａｎｔｉ−ｐａｒａｌｌｅｌ）することもある。前記外部磁界を生成させるための電流は前記磁気トンネル接合構造体の周りに配置されたデジットライン（ｄｉｇｉｔ ｌｉｎｅ）及びビットライン（ｂｉｔ ｌｉｎｅ）と呼ばれる導電層によって流れる。
量子力学に基づくスピントロニックス（ｓｐｉｎｔｒｏｎｉｃｓ）によると、前記自由層及び固定層内の磁気スピンが互いに平行するように配列された場合、前記磁気トンネル接合構造体を介して流れるトンネリング電流は最大値を示す。一方、前記自由層及び固定層内の磁気スピンが互いに反平行に配列された場合、前記磁気トンネル接合構造体を介して流れるトンネリング電流は最小値を示す。従って、前記磁気ラムセルのデータは前記自由層内の磁気スピンの方向によって決められる。
前記磁気トンネル接合構造体の殆んどは、平面から見た場合、長方形状または楕円形状を有する。これは、前記自由層内の磁気スピンが前記自由層の長さ方向に平行の場合、前記自由層内の磁気スピンは安定した状態を有するからである。
前記磁気ラム素子は複数の磁気トンネル接合構造体を含む。前記複数の磁気トンネル接合構造体は、製造工程によって不均一のスイッチング特性を示されることがある。この場合、前記磁気トンネル接合構造体内に必要とするデータを保存させるための外部磁界は互いに異なる場合もある。これによって、前記磁気トンネル接合構造体のスイッチング特性が不均一であるほど、前記磁気ラム素子の書込みマージン（ｗｒｉｔｉｎｇ ｍａｒｇｉｎ）、すなわちプログラムマージン（ｐｒｏｇｒａｍｍｉｎｇ ｍａｒｇｉｎ）はさらに減少される。特に、前記磁気トンネル接合構造体が高集積化のために縮小される場合、前記書込みマージンは激しく減少される。すなわち、前記磁気トンネル接合構造体の中のいずれか一つに選択的に必要とするデータを保存させるための書込み動作（プログラム動作）の間、前記選択された磁気トンネル接合構造体に電気的に接続されたビットライン及び／またはデジットラインを共有する選択されなかった磁気トンネル接合構造体内に、必要としないデータが記入されてしまう。すなわち、従来の書込み方法によると、前記選択された磁気トンネル接合構造体内にデータを保存させる間に、前記選択されなかった磁気トンネル接合構造体内に必要としないデータが保存される書込みエラー、すなわちプログラムエラーが発生することもある。
さらに、従来の磁気ラムセルは、上述のように前記磁気トンネル接合構造体の周りに配置されたデジットラインを備える。一般的に、前記デジットラインは前記磁気トンネル接合構造体の下部に配置され、前記磁気トンネル接合構造体は前記デジットラインと重複する下部電極を有する。この場合、前記下部電極は前記デジットラインの下部に配置されたアクセストランジスタのドレイン領域に電気的に接続されなければならない。従って、前記下部電極は前記ドレイン領域上に形成されるコンタクトプラグと接触するために水平方向に向けて延長されなければならない。すなわち、前記デジットラインの存在により前記磁気ラムセルの平面積を減少させることには限界がある。
近来、前記書込みエラー及び低い集積度を解決するためにスピン注入メカニズムを適用するのに適した磁気ラム素子が提案されている。例えば、前記スピン注入メカニズムの適用に適した磁気ラム素子が特許文献１に「電流誘導された磁気のスイッチング素子及びこれを備えるメモリ（ｃｕｒｒｅｎｔ−ｉｎｄｕｃｅｄ ｍａｇｎｅｔｉｃ ｓｗｉｔｃｈｉｎｇ ｄｅｖｉｃｅ ａｎｄ ｍｅｍｏｒｙ ｉｎｃｌｕｄｉｎｇ ｔｈｅ ｓａｍｅ）」という題目でサン（Ｓｕｎ）によって開示されている。さらに、前記スピン注入メカニズムの適用に適した、また他の磁気ラム素子が特許文献２に「メモリ機能を有する３層の積層された磁気スピン分極素子（ｔｈｒｅｅ−ｌａｙｅｒｅｄ ｓｔａｃｋｅｄ ｍａｇｎｅｔｉｃ ｓｐｉｎ ｐｏｌａｒｉｚａｔｉｏｎ ｄｅｖｉｃｅ ｗｉｔｈ ｍｅｍｏｒｙ）」という題目でルードンなど（Ｒｅｄｏｎ ｅｔａｌ。）によって開示されている。
米国特許第６、１３０、８１４号明細書
米国特許第６、６０３、６７７Ｂ２号明細書
本発明が解決しようする技術的課題は、集積度を低下することなく書込みマージンを改善させることができる磁気ラム素子の駆動方法及びこれに用いられる磁気ラム素子を供給することにある。
本発明が解決しようする他の技術的課題は、集積度を低下することなく書込み電流を減少させることができる磁気ラム素子の駆動方法及びこれに用いられる磁気ラム素子を供給することにある。
本発明は、基板上に磁気トンネル接合構造体を有するメモリセルを備える磁気ラム素子を駆動させる方法であって、前記磁気トンネル接合構造体を介して書込み電流パルスを印加する段階と、前記磁気トンネル接合構造体に書込み磁界パルスを印加する段階と、を含み、前記書込み電流パルスは前記書込み磁界パルスよりも先に印加されて、前記書込み磁界パルスは前記書込み電流パルスよりも先に終了されることを特徴とする磁気ラム素子の駆動方法である。
前記磁気トンネル接合構造体は磁気抵抗体を備えることができる。従って、前記書込み電流パルスは前記磁気トンネル接合構造体を介して第１方向に供給されて前記磁気抵抗体が相対的に高い抵抗を有するようにプログラムされることができる。また、前記書込み電流パルスは前記磁気トンネル接合構造体を介して第２方向に供給されて前記磁気抵抗体が相対的に低い抵抗を有するようにプログラムされることができる。
前記メモリセルは、前記磁気トンネル接合構造体と共通ソースラインとの間に接続されたアクセストランジスタを備えることができ、前記磁気トンネル接合構造体は前記アクセストランジスタとビットラインの間に接続することができる。さらに、前記書込み電流パルスは前記アクセストランジスタをターンオンさせて前記ビットラインと前記共通ソースラインの間に電圧差を印加することによって供給することができる。さらに、前記磁気ラム素子は前記ビットラインから離隔された磁界導電性ラインを備えることができ、前記書込み磁界パルスは前記磁界導電性ラインによって磁界電流パルスを加えることによって供給することができる。前記ビットラインは前記磁界導電性ラインと前記磁気トンネル接合構造体との間に位置することができる。
前記磁気トンネル接合構造体は、前記基板の表面に平行な長さと、前記基板の表面に平行であり、前記長さに垂直な幅とを有することができる。前記長さは前記幅よりも大きくすることができ、前記磁界導電性ラインは前記磁気トンネル接合構造体の前記長さと平行にすることができる。前記磁気トンネル接合構造体の長さ及び前記磁界導電性ラインは前記ビットラインに平行にさせることもできる。一方、前記磁気トンネル接合構造体の長さ及び前記磁界導電性ラインは前記ビットラインを横切るように配置されることができる。
前記磁気トンネル接合構造体は固定強磁性層、自由強磁性層及びこれらの間のトンネリング絶縁層を備える磁気抵抗体を含むことができる。また、前記固定強磁性層及び前記自由強磁性層の少なくとも一つは合成反強磁性層（ｓｙｎｔｈｅｔｉｃ ａｎｔｉ−ｆｅｒｒｏｍａｇｎｅｔｉｃ ｌａｙｅｒ；ＳＡＦ ｌａｙｅｒ）を含むことができる。前記書込み電流パルス及び前記書込み磁界パルスの供給の後、前記磁界トンネル接合構造体を横切って読出し信号が供給されて前記読出し信号を基にして前記磁気トンネル接合構造体のプログラムの状態が決められる。前記読出し信号は前記書込み電流パルスを供給する間、前記磁気トンネル接合構造体を横切って発生された書込み電圧よりも低い読出し電圧を前記磁気トンネル接合構造体に印加することで供給されることができる。
また、他の本発明は、基板上のビットラインとアクセストランジスタとの間に接続された磁気トンネル接合構造体を有するメモリセルと共に、前記メモリセルに隣接し前記ビットラインから隔離された磁界導電性ラインを備える磁気ラム素子を駆動させる方法であって、前記ビットライン、前記磁気トンネル接合構造体及び前記アクセストランジスタを介して書込み電流パルスを印加する段階と、前記磁界導電性ラインに磁界電流パルスを加えて前記磁気トンネル接合構造体に加えられる書込み磁界パルスを生成させる段階とを含み、前記書込み電流パルスは前記磁界電流パルスよりも先に印加されて前記磁界電流パルスは前記書込み電流パルスよりも先にターンオフされることを特徴とする磁気ラム素子の駆動方法である。
前記磁気トンネル接合構造体は磁気抵抗体を備えることができる。従って、前記書込み電流パルスは前記磁気トンネル接合構造体を介して第１方向に流れる電流を供給し、前記磁気抵抗体が相対的に高い抵抗を有するようにプログラムすることができる。また、前記書込み電流パルスは前記磁気トンネル接合構造体を介して第２方向に流れる電流を供給して前記磁気抵抗体が相対的に低い抵抗を有するようにプログラムすることができる。前記アクセストランジスタは前記磁気トンネル接合構造体と共通ソースラインの間に接続され、前記書込み電流パルスは前記アクセストランジスタをターンオンさせ、前記ビットラインと前記共通ソースラインの間に電圧差を印加することで供給されることができる。さらに、前記ビットラインは前記磁界導電性ラインと前記磁気トンネル接合構造体の間に位置することができる。
前記磁気トンネル接合構造体は前記基板の表面に平行な長さと、前記基板の表面に平行であり、前記長さに垂直な幅とを有することができる。前記長さは前記幅よりも大きくでき、前記磁界導電性ラインは前記磁気トンネル接合構造体の前記長さと平行にすることができる。前記磁気トンネル接合構造体の長さ及び前記磁界導電性ラインは前記ビットラインに平行にすることができる。一方、前記磁気トンネル接合構造体の長さ及び前記磁界導電性ラインは前記ビットラインを横切るように配置することもできる。
前記磁気トンネル接合構造体は固定強磁性層、自由強磁性層、及びこれらの間のトンネリング絶縁層を備える磁気抵抗体を含むことができる。また、前記固定強磁性層及び前記自由強磁性層の少なくとも一つは合成反強磁性層を含むことができる。前記書込み電流パルス及び前記書込み磁界パルスの供給の後、前記磁界トンネル接合構造体を横切って読出し信号が供給され、前記読出し信号を基にして前記磁気トンネル接合構造体のプログラムの状態が決められる。前記読出し信号は前記磁気トンネル接合構造体に読出し電圧を印加することで供給されることができる。前記読出し電圧は前記書込み電流パルスが供給される間に前記磁気トンネル接合構造体に誘導される書込み電圧よりも低い。
また、他の本発明は、基板上のアクセストランジスタと、前記基板から離隔されたビットラインと、前記ビットラインと前記アクセストランジスタとの間に接続された磁気トンネル接合構造体と、前記磁気トンネル接合構造体に隣接し、前記ビットラインから隔離された磁界導電性ラインと、前記アクセストランジスタ、前記ビットライン及び前記磁界導電性ラインに接続された制御器と、を含み、前記制御器は、前記ビットライン、前記磁気トンネル接合構造体及び前記アクセストランジスタを介して流れる書込み電流パルスを供給しながら、前記磁界導電性ラインを介して流れる磁界電流パルスを加えて、前記磁気トンネル接合構造体に印加される書込み磁界パルスを生成させるように構成されて、前記制御器は、前記磁界電流パルスを印加する前に前記書込み電流パルスを印加するように構成されて前記書込み電流パルスを終了させる前に前記磁界電流パルスを終了させるように構成されたことを特徴とする磁気ラム素子である。
前記磁気トンネル接合構造体は磁気抵抗体を備えることができる。従って、前記制御器は前記磁気トンネル接合構造体を介して第１方向に流れる前記書込み電流パルスを供給して前記磁気抵抗体が相対的に高い抵抗を有するようにプログラムさせることができる。また、前記制御器は前記磁気トンネル接合構造体を介して第２方向に流れる前記書込み電流パルスを供給して前記磁気抵抗体が相対的に低い抵抗を有するようにプログラムさせることができる。前記アクセストランジスタは前記磁気トンネル接合構造体と共通ソースラインの間に接続されて、前記制御器は前記アクセストランジスタをターンオンさせ、前記ビットラインと前記共通ソースラインの間に電圧差を印加して前記書込み電流パルスを生成させることができる。前記ビットラインは前記磁界導電性ラインと前記磁気トンネル接合構造体との間に位置することができる。
前記磁気トンネル接合構造体は前記基板の表面に平行な長さと、前記基板の表面に平行であり、前記長さに垂直な幅とを有することができる。前記長さは前記幅よりも大きくできる。前記磁界導電性ラインは前記磁気トンネル接合構造体の前記長さと平行できる。前記磁気トンネル接合構造体の長さ及び前記磁界導電性ラインは前記ビットラインに平行とすることができる。一方、前記磁気トンネル接合構造体の長さ及び前記磁界導電性ラインは前記ビットラインを横切るように配置できる。
前記磁気トンネル接合構造体は固定強磁性層、自由強磁性層及びこれらの間のトンネリング絶縁層を備える磁気抵抗体を含むことができる。また、前記固定強磁性層及び前記自由強磁性層の少なくとも一つは合成反強磁性層を含むことができる。前記制御器は前記書込み電流パルス及び前記書込み磁界パルスの供給の後、前記磁界トンネル接合構造体を介して流れる読出し信号を供給し、前記読出し信号を基にして前記磁気トンネル接合構造体のプログラムの状態が決められる。前記読出し信号は前記磁気トンネル接合構造体に読出し電圧を印加することで供給できる。前記読出し電圧は前記書込み電流パルスが供給される間、前記磁気トンネル接合構造体に誘導される書込み電圧よりも低い。
本発明によるまた他の実施形態によると、集積回路基板上の複数の磁気トンネル接合構造体を有する磁気ラム素子のプログラム及び／または読出し方法を供給する。前記磁気ラム素子をプログラムさせる際、前記磁気トンネル接合構造体のどれか一つが選択され、前記選択された磁気トンネル接合構造体を介して流れるメイン書込み電流が供給される。
前記メイン書込み電流は前記選択された磁気トンネル接合構造体の自由層から前記選択された磁気トンネル接合構造体の固定層を向けて流れる正の書込み電流であるか、または前記選択された磁気トンネル接合構造体の固定層から前記選択された磁気トンネル接合構造体の自由層を向けて流れる負の書込み電流とすることができる。前記メイン書込み電流が供給される間、前記選択された磁気トンネル接合構造体に磁化困難磁界が印加される。その結果、前記選択された自由層内の磁気分極は前記選択された固定層内の磁気分極に平行するか、または反平行するように配列される。
本発明のいくつかの実施形態で、前記メイン書込み電流を供給することは前記選択された磁気トンネル接合構造体の一端に電気的に接続されたスイッチング素子をターンオンさせることと、前記選択された磁気トンネル接合構造体の他の端に電気的に接続されたビットラインにメイン書込み信号を印加することを含むことができる。この場合、前記選択された磁気トンネル接合構造体及びそれに接続された前記スイッチング素子を介して前記正の書込み電流または前記負の書込み電流が流れる。
他の実施形態で、前記固定層及び前記自由層のうち少なくとも前記自由層は第１強磁性層、第２強磁性層及びこれらの間の反強磁性カップリングスペーサ層を備える合成反強磁性層とすることができる。
また他の実施形態で、前記磁化困難磁界は前記選択された磁気トンネル接合構造体に隣接した補助配線で補助書込み電流を加えることで発生することができる。前記補助配線は前記選択された磁気トンネル接合構造体の長さ方向に平行するように配置することができる。
本発明のまた他の実施形態によると、前記プログラム方法は集積回路基板上に配列された複数の平行なワードラインの中のいずれか一つに選択的にワードライン信号を印加して前記選択されたワードラインに接続されたアクセスＭＯＳトランジスタをターンオンさせることを含む。前記ワードライン信号を印加する間に前記ワードラインを横切る複数のビットライン中のいずれか一つに選択的にメイン書込み信号を印加する。その結果、前記選択されたビットライン及び前記選択されたワードラインに電気的に接続されて前記ターンオンされたアクセスＭＯＳトランジスタの中のいずれか一つに電気的に直列接続された磁気トンネル接合構造体を介してメイン書込み電流が流れる。前記メイン書込み電流は前記磁気トンネル接合構造体の自由層から前記磁気トンネル接合構造体の固定層を向けて流れる正の書込み電流であるか、または前記選択された固定層から前記選択された自由層を向けて流れる負の書込み電流である。前記メイン書込み信号を印加する間に前記選択されたビットラインに隣接しながら平行なサブビットラインに補助書込み信号を印加して前記磁気トンネル接合構造体の磁化困難磁界を生成させる。前記選択された自由層内の磁気分極は前記正の書込み電流または前記負の書込み電流が流れる間、前記選択された自由層内の磁気分極に平行するか、または反平行するように配列される。
本発明のまた他の実施形態によると、前記プログラム方法は集積回路基板上に配列された複数の平行なワードラインの中のいずれか一つに選択的にワードライン信号を印加して前記選択されたワードラインに接続されたアクセスＭＯＳトランジスタをターンオンさせることを含む。前記ワードライン信号を印加する間、前記ワードラインを横切る複数のビットラインの中からいずれか一つに選択的にメイン書込み信号を印加する。その結果、前記選択されたビットライン及び前記選択されたワードラインに電気的に接続された磁気トンネル接合構造体を介してメイン書込み電流が流れることができる。すなわち、前記ターンオンされたアクセスＭＯＳトランジスタの中のいずれか一つと前記選択されたビットラインとの間に電気的に直列接続されていて選択された磁気トンネル接合構造体を介してメイン書込み電流が流れることができる。
前記メイン書込み電流は前記磁気トンネル接合構造体の自由層から前記磁気トンネル接合構造体の固定層を向けて流れる正の書込み電流であるか、または前記選択された固定層から前記選択された自由層を向けて流れる負の書込み電流とすることができる。前記メイン書込み信号を印加する間、前記選択されたビットラインを横切って前記磁気トンネル接合構造体に隣接したデジットラインに補助書込み信号を印加して前記磁気トンネル接合構造体の磁化困難磁界を生成させる。前記選択された自由層内の磁気分極は前記正の書込み電流または前記負の書込み電流が流れる間、前記選択された自由層内の磁気分極に平行するか、または反平行するように配列される。
本発明の実施形態によると、スピン注入メカニズムを用いて磁気ラムセルを選択的にスイッチングさせるために前記選択された磁気ラムセルの磁化困難磁界を生成させて前記選択された磁気ラムセルのトンネル接合構造体を通るメイン書込み電流を加える。その結果、前記選択された磁気ラムセルの磁化困難磁界の支援によって前記選択された磁気ラムセルをスイッチングさせるのに必要とする前記メイン書込み電流を著しく減少させることができる。
以下、添付した図面を参照して本発明の好ましい実施形態を詳しく説明する。しかし、本発明はここで説明される実施形態に限定されるものでなく他の形態として具体化されることもある。むしろ、ここで紹介される実施形態は開示された発明が完成されていることを示すと共に、当業者に本発明の思想を十分に伝達するために提供されるものである。図面において、層及び領域の厚みは明確性をあたえるために誇張されたものである。明細書全体にかけて同一の参照番号は、同一の構成要素を示す。
図１は本発明の実施形態による書込み方法を適用するのに適した磁気ラムセルアレイ領域の一部を示す平面図であり、図２及び図３はそれぞれ図１のＩ−Ｉ’及びＩＩ−ＩＩ’線の断面図である。また、図４は図１に示す磁気ラムセルアレイ領域の等価回路図である。
図１、図２、図３及び図４を参照すると、集積回路基板１の所定領域に素子分離膜３が供給されて第１ないし第３活性領域３ａ、３ｂ、３ｃを限定する。前記活性領域３ａ、３ｂ、３ｃの両端にそれぞれ第１及び第２ドレイン領域７ｄ’、７ｄ”が供給されて、前記第１ドレイン領域７ｄ’及び第２ドレイン領域７ｄ”の間に共通ソース領域７ｓが供給される。前記第１ドレイン領域７ｄ’と前記共通ソース領域７ｓとの間の第１チャンネル領域の上部に第１ゲート電極５ａが配置されて、前記第２ドレイン領域７ｄ”と前記共通ソース領域７ｓとの間の第２チャンネル領域の上部に第２ゲート電極５ｂが配置される。前記第１及び第２ゲート電極５ａ、５ｂはそれぞれ前記活性領域３ａ、３ｂ、３ｃを横切るように延長されて第１及び第２ワードライン５５ａ、５５ｂの役目ができる。すなわち、前記活性領域３ａ、３ｂ、３ｃのそれぞれに前記共通ソース領域７ｓを共有する一対のスイッチング素子、すなわち第１及び第２アクセスＭＯＳトランジスタＴＡ１、ＴＡ２が供給される。この場合、前記第１アクセスＭＯＳトランジスタＴＡ１は前記第１ドレイン領域７ｄ’、前記共通ソース領域７ｓ及び前記第１ワードライン５５ａを含み、前記第２アクセスＭＯＳトランジスタＴＡ２は前記第２ドレイン領域７ｄ”、前記共通ソース領域７ｓ及び前記第２ワードライン５５ｂを含む。
前記第１及び第２アクセスＭＯＳトランジスタＴＡ１、ＴＡ２を有する基板上に第１下部層間絶縁膜９が供給される。前記共通ソース領域７ｓは前記第１下部層間絶縁膜９を貫通するソースコンタクトホール９ｓによって露出され、前記共通ソースラインコンタクトホール９ｓはソースコンタクトプラグ１１ｓで埋められる。前記ソースコンタクトプラグ１１ｓは前記活性領域３ａ、３ｂ、３ｃを横切る共通ソースライン１３ｓで覆われる。すなわち、前記共通ソースライン１３ｓは前記ソースコンタクトプラグ１１ｓを介して前記共通ソース領域７ｓに電気的に接続される。
前記共通ソースライン１３ｓを有する基板上に第１上部層間絶縁膜１５が供給される。前記第１下部層間絶縁膜９及び第１上部層間絶縁膜１５は第１層間絶縁膜１６を構成する。前記第１ドレイン領域７ｄ’は前記第１層間絶縁膜１６を貫通する第１ドレインコンタクトホール１６ｄ’によって露出されて、前記第２ドレイン領域７ｄ”は前記第１層間絶縁膜１６を貫通する第２ドレインコンタクトホール１６ｄ”によって露出される。前記第１ドレインコンタクトホール１６ｄ’及び第２ドレインコンタクトホール１６ｄ”はそれぞれ第１及び第２ドレインコンタクトプラグ１７ｄ’、１７ｄ”で埋められる。すなわち、前記第１ドレインコンタクトプラグ１７ｄ’はそれぞれ前記第１ドレイン領域７ｄ’に電気的に接続されて、前記第２ドレインコンタクトプラグ１７ｄ”はそれぞれ前記第２ドレイン領域７ｄ”に電気的に接続される。
前記第１層間絶縁膜１６上に前記第１ドレインコンタクトプラグ１７ｄ’及び第２ドレインコンタクトプラグ１７ｄ”をそれぞれ覆う第１磁気抵抗体４５ａ及び第２磁気抵抗体４５ｂが供給される。前記第１磁気抵抗体４５ａのそれぞれは第１下部電極１９ａ、第１上部電極４３ａ及びこれらの間の第１磁気トンネル接合構造体４１ａを含むことができ、前記第１磁気のトンネル接合構造体４１ａは第１固定層２９ａ、第１自由層３９ａ及びこれらの間の第１トンネリング絶縁層３１ａを含むことができる。さらに、前記第１磁気トンネル接合構造体４１ａは前記第１固定層２９ａに接触する第１ピニング層２１ａを含むことができる。前記第１磁気抵抗体４５ａの前記各層１９ａ、２１ａ、２９ａ、３１ａ、３９ａ、４３ａは多様な順に積層できる。例えば、前記第１下部電極１９ａは前記第１ドレインコンタクトプラグ１７ｄ’に接触するように配置されることができ、前記第１ピニング層２１ａ、第１固定層２９ａ、第１トンネリング絶縁層３１ａ及び第１自由層３９ａは前記第１下部電極１９ａ上に順に積層できる。
前記第２磁気抵抗体４５ｂも第２下部電極１９ｂ、第２上部電極４３ｂ及びこれらの間の第２磁気トンネル接合構造体４１ｂを含むことができ、前記第２磁気のトンネル接合構造体４１ｂは第２固定層２９ｂ、第２自由層３９ｂ及びこれらの間の第２トンネリング絶縁層３１ｂを含むことができる。さらに、前記第２磁気トンネル接合構造体４１ｂは前記第２固定層２９ｂに接触する第２ピニング層２１ｂを含むことができる。前記第２磁気抵抗体４５ｂの各層１９ｂ、２１ｂ、２９ｂ、３１ｂ、３９ｂ、４３ｂは前記第１磁気抵抗体４５ａと同一形態を有するように積層されることができる。
前記第１自由層３９ａに含まれる各層は単一強磁性層（ａ ｓｉｎｇｌｅ ｌａｙｅｒ ｏｆ ｆｅｒｒｏｍａｇｎｅｔｉｃ ｍａｔｅｒｉａｌ）とすることができる。一方、前記第１自由層３９ａに含まれる各層は図２及び図３に示されたように順に積層された第１下部強磁性層３３ａ、第１反強磁性カップリングスペーサ層（ａｎｔｉ−ｆｅｒｒｏｍａｇｎｅｔｉｃ ｃｏｕｐｌｉｎｇ ｓｐａｃｅｒ ｌａｙｅｒ）３５ａ及び第１上部強磁性層３７ａを有する合成反強磁性層（ｓｙｎｔｈｅｔｉｃ ａｎｔｉ−ｆｅｒｒｏｍａｇｎｅｔｉｃ ｌａｙｅｒ；ＳＡＦ ｌａｙｅｒ）とすることができる。同様に、前記第２自由層３９ｂに含まれる各層は単一強磁性層であるか、または図２及び図３に示されたように順に積層された第２下部強磁性層３３ｂ、第２反強磁性カップリングスペーサ層３５ｂ及び第２上部強磁性層３７ｂを有する合成反強磁性層とすることができる。
さらに、前記第１固定層２９ａに含まれる各層も単一強磁性層、または図２及び図３に示されたように順に積層された第１下部強磁性層２３ａ、第１反強磁性カップリングスペーサ層２５ａ及び第１上部強磁性層２７ａを有する合成反強磁性層とすることができ、前記第２固定層２９ｂに含まれる各層も単一強磁性層または図２及び図３に示されたように順に積層された第２下部強磁性層２３ｂ、第２反強磁性カップリングスペーサ層２５ｂ及び第２上部強磁性層２７ｂを有する合成反強磁性層とすることができる。
前記第１層間絶縁膜１６上に前記第１及び第２磁気抵抗体４５ａ、４５ｂを覆う第２層間絶縁膜４７が供給される。前記第１磁気抵抗体４５ａ、すなわち前記第１上部電極４３ａは前記第２層間絶縁膜４７を貫通する第１ビットラインコンタクトホール４７ａによって露出することができ、前記第２磁気抵抗体４５ｂ、すなわち前記第２上部電極４３ｂは前記第２層間絶縁膜４７を貫通する第２ビットラインコンタクトホール４７ｂによって露出することができる。前記第２層間絶縁膜４７上に第１ないし第３ビットライン４９ａ、４９ｂ、４９ｃが配置される。前記第１ビットライン４９ａは前記第１活性領域３ａの上部の第１及び第２上部電極４３ａ、４３ｂを露出させる前記第１及び第２ビットラインコンタクトホール４７ａ、４７ｂを介して前記第１活性領域３ａ上の第１及び第２磁気抵抗体４５ａ、４５ｂに電気的に接続され、前記第２ビットライン４９ｂは前記第２活性領域３ｂの上部の第１及び第２上部電極４３ａ、４３ｂを露出させる前記第１及び第２ビットラインコンタクトホール４７ａ、４７ｂを介して前記第２活性領域３ｂ上の第１及び第２磁気抵抗体４５ａ、４５ｂに電気的に接続される。同様に、前記第３ビットライン４９ｃは前記第３活性領域３ｃの上部の第１及び第２上部電極４３ａ、４３ｂを露出させる前記第１及び第２ビットラインコンタクトホール４７ａ、４７ｂを介して前記第３活性領域３ｃ上の第１及び第２磁気抵抗体４５ａ、４５ｂに電気的に接続される。前記ビットライン４９ａ、４９ｂ、４９ｃは前記ワードライン５５ａ、５５ｂの上部を横切るように配置することができる。
一方、前記磁気抵抗体４５ａ、４５ｂのそれぞれは平面で見た場合、長さＬＭ及び前記長さＬＭよりも小さい幅ＷＭを有する長方形状、または楕円形状を有することができる。この場合、前記磁気抵抗体４５ａ、４５ｂは図１に示されたように前記ビットライン４９ａ、４９ｂ、４９ｃに平行するように配列させることが好ましい。
前記ビットライン４９ａ、４９ｂ、４９ｃ及び前記第２層間絶縁膜４７上に第３層間絶縁膜５１が供給されて、前記第３層間絶縁膜５１上に第１ないし第３補助配線（ａｕｘｉｌｉａｒｙ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ ｌｉｎｅｓ）、例えば第１ないし第３サブビットライン５３ａ、５３ｂ、５３ｃが供給できる。前記第１ないし第３サブビットライン５３ａ、５３ｂ、５３ｃはそれぞれ前記第１ないし第３ビットライン４９ａ、４９ｂ、４９ｃの上部に配置することができる。すなわち、前記サブビットライン５３ａ、５３ｂ、５３ｃは前記ビットライン４９ａ、４９ｂ、４９ｃ及び前記磁気抵抗体４５ａ、４５ｂに平行に配置される。
図５は本発明の実施形態による書込み方法、すなわちプログラム方法を説明するためのタイミングダイヤグラムである。
図１ないし図５を参照すると、前記ワードライン５５ａ、５５ｂの中から選択されたいずれか一つと前記ビットライン４９ａ、４９ｂ、４９ｃの中から選択されたいずれか一つにそれぞれ第１及び第２書込み信号、すなわちワードライン信号φＷ及びメイン書込み信号φＢを印加する。前記ワードライン信号φＷは、所定の時間ＴＷ間、前記アクセスＭＯＳトランジスタＴＡ１、ＴＡ２のスレッショルド電圧よりも高いワードライン電圧ＶＷを有する電圧パルス信号とすることができる。従って、前記選択されたワードラインに接続されたアクセスＭＯＳトランジスタは前記ワードライン電圧ＶＷが印加される間にターンオンされる。また、前記メイン書込み信号φＢはワードライン信号φＷが印加される間に前記選択されたビットラインに電流を加える電流パルス信号とすることができる。その結果、前記選択されたワードライン及び前記選択されたビットラインに接続された磁気ラムセルが選択され、前記選択された磁気ラムセルの磁気トンネル接合構造体及びこれに直列接続されたアクセスＭＯＳトランジスタを介して電流が流れる。例えば、前記第１ワードライン５５ａ及び前記第２ビットライン４９ｂにそれぞれ前記ワードライン信号φＷ及びメイン書込み信号φＢを印加すると、前記第１ワードライン５５ａ及び第２ビットライン４９ｂに接続された磁気ラムセルＣが選択され、前記選択された磁気ラムセルＣの磁気トンネル接合構造体４１ａを介してメイン書込み電流が流れる。
前記メイン書込み電流は前記選択された磁気トンネル接合構造体４１ａの自由層３９ａからそれの固定層２９ａに向けて流れる正の書込み電流＋ＩＷ１とするか、または前記選択された固定層２９ａから前記選択された自由層３９ａに向けて流れる負の書込み電流−ＩＷ１とすることができる。すなわち、本実施形態で、前記正の書込み電流＋ＩＷ１は図２及び図３に示すように前記選択された磁気トンネル接合構造体４１ａ内で負のｚ軸方向に向けて流れて、前記負の書込み電流−ＩＷ１は図２及び図３に示すように正のｚ軸方向に向けて流れる。すなわち、前記正の書込み電流＋ＩＷ１が流れる間、電子は前記正のｚ軸方向に向けて流れて、前記負の書込み電流−ＩＷ１の流れる間、電子は前記負のｚ軸方向に向けて流れる。
プログラム動作（書込み動作）の間に前記共通ソースライン１３ｓが接地された場合、前記正の書込み電流＋ＩＷ１は前記選択されたビットライン、すなわち前記第２ビットライン４９ｂに正の第１プログラム電圧＋ＶＰ１を印加することによって発生する。同様に、前記プログラム動作（書込み動作）の間に前記共通ソースライン１３ｓが接地された場合、前記負の書込み電流−ＩＷ１は前記選択されたビットライン、すなわち前記第２ビットライン４９ｂに負の第１プログラム電圧−ＶＰ１を印加することによって発生する。
前記正の書込み電流＋ＩＷ１が前記選択された磁気トンネル接合構造体４１ａを介して流れると、前記選択された固定層２９ａを通過する電子の殆んどは、前記選択された固定層２９ａ内の固定された磁気分極と同一の磁化方向を示すスピンを有するように変化する。例えば、前記選択された固定層２９ａ内の多数の磁気分極がアップスピン（ｕｐ−ｓｐｉｎ）を有する場合、前記選択された固定層２９ａを通る電子の殆んどはアップスピンを有するように変化する。特に、前記選択された固定層２９ａが上述のように合成反強磁性層なら、前記電子の殆んどは前記合成反強磁性固定層の前記上部強磁性層２７ａと同一の磁化方向を示すスピンを有するように変化する。
前記アップスピン電子は前記トンネリング絶縁層３１ａを通って前記選択された自由層３９ａに達する。前記選択された自由層３９ａに達する前記アップスピン電子の数は前記正の書込み電流（＋ＩＷ１）の電流密度と比例する。従って、前記正の書込み電流密度を増やせると、前記選択された自由層３９ａは初期の磁化方向にかかわらず、前記選択された固定層２９ａ内の固定された磁気分極に平行な多数の磁気分極を有することができる。これは前記選択された自由層３９ａ内に注入された前記アップスピン電子に因る。前記選択された自由層３９ａが上述のように合成反強磁性層である場合、前記正の書込み電流＋ＩＷ１は前記合成反強磁性自由層の前記下部強磁性層３３ａ内の磁気分極を前記選択された固定層２９ａ内の固定された磁気分極に平行にする。
前記選択された固定層２９ａ及び前記選択された自由層３９ａのすべてが図２及び図３に示されたように合成反強磁性層の場合、前記正の書込み電流＋ＩＷ１は前記合成反強磁性自由層の前記下部強磁性層３３ａ内の磁気分極を、前記合成反強磁性固定層２９ａの前記上部強磁性層２７ａ内の固定された磁気分極に平行にする。すなわち、前記正の書込み電流密度が特定の電流密度よりも大きければ、前記選択された磁気トンネル接合構造体４１ａは最小抵抗値を有するようにスイッチングすることができる。
前記負の書込み電流−ＩＷ１が前記選択された磁気トンネル接合構造体４１ａを介して流れると、前記選択された自由層３９ａ内に電子が注入される。前記電子はアップスピン電子及びダウンスピン電子を含む。前記選択された固定層２９ａ内の固定された磁気分極の殆んどがアップスピンを有するなら、前記選択された自由層３９ａ内に注入された前記アップスピン電子だけが前記選択されたトンネリング絶縁層３１ａを通って前記選択された固定層２９ａに達し、前記選択された自由層３９ａ内に注入された前記ダウンスピン電子は前記選択された自由層３９ａ内に蓄積される。前記選択された自由層３９ａ内に注入される前記アップスピン電子及び前記ダウンスピン電子の数も前記負の書込み電流−ＩＷ１の電流密度に比例する。従って、前記負の書込み電流密度を増やすと、前記選択された自由層３９ａは初期の磁化方向にかかわらず、前記選択された固定層２９ａの磁化方向に反平行する多数の磁気分極を有することができる。すなわち、前記負の書込み電流密度が特定の電流密度よりも大きい場合、前記選択された磁気トンネル接合構造体４１ａは最大抵抗値を有するようにスイッチングできる。
上述のように前記スピン注入メカニズムを用いて前記選択された磁気ラムセルをスイッチングさせるためには、前記書込み電流密度が前記特定の電流密度よりも大きくなければならない。この場合、前記アクセスＭＯＳトランジスタは前記特定の電流密度よりも大きい書込み電流を生成させることができる電流駆動能力を有しなければならない。すなわち、前記スピン注入メカニズムを用いて前記選択された磁気ラムセルにプログラムさせる場合、前記アクセスＭＯＳトランジスタを縮小させるのには限界もある。すなわち、磁気ラム素子の集積度を改善させるのに限界があると言うことになる。従って、本発明の実施形態は前記選択された磁気ラムセルをうまくスイッチングさせるのに必要とする前記書込み電流密度を低減することができる書込み方法（プログラム方法）を提供するために前記メイン書込み信号に加えて補助信号を印加することを採択した。
図１ないし図５を再び参照すると、本発明の実施形態によるプログラム方法は前記ワードライン信号φＷ及び前記メイン書込み信号φＢの印加に加えて前記選択された磁気トンネル接合構造体４１ａの磁化困難磁界（ｈａｒｄ ｍａｇｎｅｔｉｃ ｆｉｅｌｄ）Ｈｈを生成させるための補助書込み信号（ａｕｘｉｌｉａｒｙ ｗｒｉｔｉｎｇ ｓｉｇｎａｌ）φＨを印加することを含む。前記磁化困難磁界Ｈｈは前記選択された磁気トンネル接合構造体４１ａを横切る方向、すなわち前記選択された磁気トンネル接合構造体４１ａの幅ＷＭ方向に平行な磁界である。従って、前記磁化困難磁界Ｈｈは前記選択された磁気トンネル接合構造体４１ａに隣接しながら平行するように配置された補助配線を介して流れる補助書込み電流ＩＷ２によって誘導できる。
具体的に、前記補助書込み電流ＩＷ２は、図２及び図３に示されたように前記選択された磁気トンネル接合構造体４１ａの上部に配置された前記第２サブビットライン５３ｂに第２プログラム電圧ＶＰ２を印加することによって発生することができる。前記補助書込み電流ＩＷ２は前記メイン書込み電流＋ＩＷ１または−ＩＷ１の方向にかかわらず、正のｘ軸方向または負のｘ軸方向に向けて流れることができる。前記補助書込み電流ＩＷ２が前記正のｘ軸方向に向けて流れる場合、前記選択された磁気トンネル接合構造体４１ａ内で前記磁化困難磁界Ｈｈは正のｙ軸方向に平行である。これとは反対に、前記補助書込み電流ＩＷ２が前記負のｘ軸方向に向けて流れる場合、前記選択された磁気トンネル接合構造体４１ａ内で前記磁化困難磁界Ｈｈは負のｙ軸方向に平行である。
前記メイン書込み電流が流れる間、前記磁化困難磁界Ｈｈが発生すると、前記選択された磁気トンネル接合構造体４１ａは前記磁化困難磁界Ｈｈの存在により簡単にスイッチングされることができる。例えば、前記正の書込み電流＋ＩＷ１が流れる間、前記磁化困難磁界Ｈｈが発生すると、前記選択された自由層３９ａ内の磁気分極は前記正の書込み電流＋ＩＷ１が減少しても前記磁化困難磁界Ｈｈの支援で前記選択された固定層２９ａ内の磁気分極に平行するように配列することができる。同様に、前記負の書込み電流−ＩＷ１が流れる間、前記磁化困難磁界Ｈｈが発生すると、前記選択された自由層３９ａ内の磁気分極は前記正の書込み電流−ＩＷ１が減少しても前記磁化困難磁界Ｈｈの支援で前記選択された固定層２９ａ内の磁気分極に反平行するように配列することができる。すなわち、前記磁化困難磁界Ｈｈは前記選択された磁気トンネル接合構造体４１ａを成功的にスイッチングさせるのに必要とする最小メイン書込み電流を減少する。
前記メイン書込み信号φＢは前記ワードライン電圧ＶＷが印加される前にターンオンできる。また、前記メイン書込み電流＋ＩＷ１または−ＩＷ１は前記ワードライン信号φＷがターンオフされた後にも一定期間、持続的に印加することができる。さらに、前記補助書込み信号φＨは前記メイン書込み電流＋ＩＷ１または−ＩＷ１が加えられた後にターンオンすることができる。さらに、前記補助書込み信号φＨは前記メイン書込み電流＋ＩＷ１または−ＩＷ１の供給が中断される前にターンオフされることが好ましい。これは前記メイン書込み信号φＢがターンオフされた後にも前記補助書込み電流ＩＷ２が持続的に加えられると前記選択された自由層３９ａ内の磁気分極が不安定な状態を有するからである。
一方、前記選択された磁気ラムセルＣにプログラムさせる間、前記選択されなかった（非選択）ワードライン、すなわち前記第２ワードライン５５ｂには前記アクセスＭＯＳトランジスタＴＡ１、ＴＡ２のスレッショルド電圧よりも低い電圧を印加して前記第２ワードライン５５ｂに接続された前記第２アクセスＭＯＳトランジスタＴＡ２をターンオフさせる。例えば、前記第２ワードライン５５ｂは前記プログラム動作の間、接地されることができる。さらに、前記選択されなかったビットライン、すなわち前記第１及び第３ビットライン４９ａ、４９ｃは前記プログラム動作の間にフローティングされるか、または前記共通ソースライン１３ｓと同一の電位を有することができる。
前記複数の磁気ラムセルの中から選択されたいずれか一つに保存されたデータを読み出す方法は前記選択された磁気ラムセルの磁気トンネル接合構造体の両端に読出し電圧ＶＲを印加することで成り立つ。例えば、前記選択された磁気ラムセルＣに保存されたデータを読み出すためには、前記第１ワードライン５５ａに図５に示すワードライン電圧ＶＷを印加して前記第１ワードライン５５ａに接続された第１アクセスＭＯＳトランジスタＴＡ１をターンオンさせ、前記共通ソースライン１３ｓ及び前記第２ビットライン４９ｂにそれぞれの接地電圧及び前記読出し電圧ＶＲを印加する。その結果、前記選択された磁気ラムセルＣの磁気トンネル接合構造体を介して読出し電流が流れ、前記読出し電流の量によって前記選択された磁気ラムセルのデータが論理「０」または論理「１」に判別される。この場合、前記読出し電圧は前記読出し電流がメイン書込み電流よりも小さいように十分低い電圧でなければならない。
前記書込み方法及び読出し方法は、次の表１に記載されたように要約することができる。
上述の実施形態による書込み方法及び読出し方法は、図１ないし図４に示す磁気ラムセルを有する半導体素子に限定されなく、多様な他の形態を有する磁気ラム素子に適用することができる。例えば、前記書込み方法は、図６ないし図９に示された磁気ラムセルアレイ領域を有する半導体素子にも適用することができる。
図６は図５を参照して説明された書込み方法を適用するのに適した他の磁気ラムセルアレイ領域の一部を示す平面図であり、図７及び図８はそれぞれ図６のＩＩＩ−ＩＩＩ’及びＩＶ−ＩＶ’線の断面図である。また、図９は図６で示す磁気ラムセルアレイ領域の等価回路図である。
図６ないし図９で、集積回路基板１から第１層間絶縁膜１６までのすべての構造は図１ないし図４を参照して説明されたものと同様である。また、前記第１層間絶縁膜１６を貫通する第１及び第２ドレインコンタクトプラグ１７ｄ’、１７ｄ”も図１ないし図４を参照して説明されたものと同様な構造を有する。前記第１層間絶縁膜１６上に第１及び第２磁気抵抗体４５ａ’、４５ｂ’が供給される。前記第１磁気抵抗体４５ａ’はそれぞれ前記第１ドレインコンタクトプラグ１７ｄ’を覆うように配置され、前記第２磁気抵抗体４５ｂ’はそれぞれ前記第２ドレインコンタクトプラグ１７ｄ”を覆うように配置される。
前記第１及び第２磁気抵抗体４５ａ’、４５ｂ’は図１ないし図４を参照して説明された前記第１及び第２磁気抵抗体４５ａ、４５ｂのように平面図で示された場合、長方形状または楕円形状を有することができる。すなわち、前記第１及び第２磁気抵抗体４５ａ’、４５ｂ’のそれぞれは幅ＷＭ及び長さＬＭを有することができる。しかしながら、前記第１及び第２磁気抵抗体４５ａ’、４５ｂ’は図６ないし図８に示されたように前記ワードライン５５ａ、５５ｂに平行するように配列される。すなわち、前記第１及び第２磁気抵抗体４５ａ’、４５ｂ’はｙ軸に平行するように配置される。前記第１及び第２磁気抵抗体４５ａ’、４５ｂ’は図１ないし図３を参照して説明された前記第１及び第２磁気抵抗体４５ａ、４５ｂと同一の積層構造を有することができる。
前記第１及び第２磁気抵抗体４５ａ’、４５ｂ’を有する基板上に図１ないし図３を参照して説明された前記第２層間絶縁膜４７、前記第１ないし第３ビットライン４９ａ、４９ｂ、４９ｃ及び前記第３層間絶縁膜５１が供給される。すなわち、前記第１ビットライン４９ａは前記第１活性領域３ａ上に形成された前記第１及び第２磁気抵抗体４５ａ’、４５ｂ’に電気的に接続され、前記第２ビットライン４９ｂは前記第２活性領域３ｂ上に形成された前記第１及び第２磁気抵抗体４５ａ’、４５ｂ’に電気的に接続される。同様に、前記第３ビットライン４９ｃは前記第３活性領域３ｃ上に形成された前記第１及び第２磁気抵抗体４５ａ’、４５ｂ’に電気的に接続される。
前記第３層間絶縁膜５１上に図１ないし図４に示す前記サブビットライン５３ａ、５３ｂ、５３ｃの替わりに第１及び第２デジットライン６１ａ、６１ｂが供給される。前記第１及び第２デジットライン６１ａ、６１ｂは前記ビットライン４９ａ、４９ｂ、４９ｃの上部を横切るように配置される。すなわち、前記第１及び第２デジットライン６１ａ、６１ｂは前記磁気抵抗体４５ａ’、４５ｂ’に平行に配置される。また、前記第１デジットライン６１ａは前記第１磁気抵抗体４５ａ’の上部に位置することができ、前記第２デジットライン６１ｂは前記第２磁気抵抗体４５ｂ’の上部に位置することができる。従って、前記第１デジットライン６１ａを介して流れる電流は前記第１磁気抵抗体４５ａ’の磁化困難磁界Ｈｈを発生させることができ、前記第２デジットライン６１ｂを介して流れる電流は前記第２磁気抵抗体４５ｂ’の磁化困難磁界Ｈｈを発生させることができる。
図５を再び参照して、図６ないし図９に示す磁気ラムセルの中のいずれか一つを選択的にプログラムさせる方法を簡単に説明する。まず、前記ワードライン５５ａ、５５ｂの中から選択されたいずれか一つと前記ビットライン４９ａ、４９ｂ、４９ｃの中から選択されたいずれか一つにそれぞれ前記ワードライン信号φＷ及び前記メイン書込み信号φＢを印加する。その結果、前記選択されたワードライン及び前記選択されたビットラインに接続された磁気ラムセルが選択される。例えば、前記第１ワードライン５５ａ及び前記第２ビットライン４９ｂにそれぞれ前記ワードライン信号φＷ及び前記メイン書込み信号φＢを印加すると、前記第１ワードライン５５ａ及び第２ビットライン４９ｂに接続された磁気ラムセルＣ’が選択され、前記選択された磁気ラムセルＣ’の磁気抵抗体４１ａ’を介して前記正の書込み電流＋ＩＷ１または前記負の書込み電流−ＩＷ１が流れる。
さらに、前記ワードライン信号φＷ及び前記メイン書込み信号φＢが印加される間、前記第１デジットライン６１ａに前記補助書込み信号φＨ、すなわち前記補助書込み電流ＩＷ２を印加すると、前記選択された磁気抵抗体４１ａ’の磁化困難磁界Ｈｈが発生する。この場合、前記磁化困難磁界Ｈｈは、前記選択された磁気抵抗体４１ａ’内で正のｘ軸方向または負のｘ軸方向に平行である。その結果、前記メイン書込み信号φＢが前記正の書込み電流＋ＩＷ１である場合、前記選択された磁気抵抗体４１ａ’は最小抵抗値を有するようにスイッチングでき、前記メイン書込み信号φＢが前記負の書込み電流−ＩＷ１である場合、前記選択された磁気抵抗体４１ａ’は最大抵抗値を有するようにスイッチングできる。
（実験例）
図１０は本発明の実施形態による書込み方法が適用された磁気ラムセルのスイッチングループを示すグラフである。図１０において、横軸は前記磁気ラムセルの磁気抵抗体を通るメイン書込み電流を発生させるために前記磁気ラムセルに電気的に接続されたビットラインに印加されるビットライン電圧ＶＢを示し、縦軸は前記ビットライン電圧ＶＢによる前記磁気抵抗体の電気的な抵抗ＲＭを示す。前記磁気ラムセルは図６ないし図９を参照して説明されたものと同一構造を有するように形成された。すなわち、前記磁気ラムセルは前記ビットラインの上部を横切るデジットラインを有するように形成され、前記磁気抵抗体は前記デジットラインに平行するように形成された。
（実験例）
図１０は本発明の実施形態による書込み方法が適用された磁気ラムセルのスイッチングループを示すグラフである。図１０において、横軸は前記磁気ラムセルの磁気抵抗体を通るメイン書込み電流を発生させるために前記磁気ラムセルに電気的に接続されたビットラインに印加されるビットライン電圧ＶＢを示し、縦軸は前記ビットライン電圧ＶＢによる前記磁気抵抗体の電気的な抵抗ＲＭを示す。前記磁気ラムセルは図６ないし図９を参照して説明されたものと同一構造を有するように形成された。すなわち、前記磁気ラムセルは前記ビットラインの上部を横切るデジットラインを有するように形成され、前記磁気抵抗体は前記デジットラインに平行するように形成された。
前記磁気抵抗体は、平面図から見た場合は、０．３５μｍの幅及び０．８５μｍの長さを有するように形成された。前記ビットライン電圧ＶＢが印加される間、前記デジットラインには常に１２ｍＡのデジットライン電流（すなわち、補助書込み電流）が加えられた。また、前記磁気抵抗体の磁気トンネル接合構造体はピニング層、合成反強磁性固定層、トンネリング絶縁層及び合成反強磁性自由層を順に積層させて形成した。前記ピニング層は１５０Åの厚さを有する白金マンガン層（ＰｔＭｎ ｌａｙｅｒ）で形成してあって、前記合成反強磁性固定層は１５Åの厚さを有する下部コバルト鉄層（ＣｏＦｅ ｌａｙｅｒ）、８Åの厚さを有するルテニウム層及び１５Åの厚さを有する上部コバルト鉄層（ＣｏＦｅ ｌａｙｅ）を順に積層させて形成した。前記トンネリング絶縁層は１２Åの厚さを有するアルミニウム酸化膜で形成してあって、前記合成反強磁性自由層は３０Åの厚さを有する下部ニッケル鉄層（ＮｉＦｅ ｌａｙｅｒ）、８Åの厚さを有するルテニウム層及び１５Åの厚さを有する上部ニッケル鉄層（ＮｉＦｅ ｌａｙｅｒ）を順に積層させて形成した。すなわち、前記合成反強磁性固定層の前記上部コバルト鉄層は前記トンネリング絶縁層（アルミニウム酸化膜）の下部面に接触するように形成してあって、前記合成反強磁性自由層の前記下部ニッケル鉄層は前記トンネリング絶縁層（アルミニウム酸化膜）の上部面に接触するように形成された。
説明の便宜のために、前記自由層（下部ニッケル鉄層）内の磁気分極が前記固定層（上部コバルト鉄層）内の磁気分極に平行の場合、前記磁気抵抗体が論理「０」状態を有すると定義することもできる。また、前記自由層（下部ニッケル鉄層）内の磁気分極が前記固定層（上部コバルト鉄層）内の磁気分極に反平行の場合、前記磁気抵抗体が論理「１」状態を有すると定義することができる。
図１０を参照すると、前記磁気抵抗体が論理「１」の状態を有する際、前記磁気抵抗体は０ボルトに近い低いビットライン電圧ＶＢで約２０００オームのオフ抵抗値（ｏｆｆ−ｒｅｓｉｓｔａｎｃｅ）Ｒｏｆｆを示した。正のメイン書込み電流を生成させるために前記ビットライン電圧ＶＢを正の方向で増加させた際、前記磁気抵抗体の抵抗ＲＭは曲線１０１に沿って減少した。前記ビットライン電圧ＶＢが約＋０．７ボルトに達した時、前記磁気抵抗体は約１２５０オームの抵抗を示した後にスイッチングされた。すなわち、前記磁気抵抗体に１．８８ｍＡ／μｍ２の低い電流密度を有する正のメイン書込み電流が加えられた時、前記磁気抵抗体は論理「０」状態を有するようにスイッチングされた。前記論理「０」状態を有する磁気抵抗体の抵抗ＲＭは正のビットライン電圧＋ＶＢで曲線１０２に沿って変化した。すなわち、前記論理「０」状態を有する磁気抵抗体は０ボルトに近い低いビットライン電圧ＶＢで約１７００オームのオン抵抗値（ｏｎ−ｒｅｓｉｓｔａｎｃｅ）Ｒｏｎを示した。一方、前記論理「０」状態を有する磁気抵抗体に１．８８ｍＡ／μｍ２よりも大きい電流密度を有する正のメイン書込み電流が加えられても、前記磁気抵抗体は論理「０」状態を持続的に保持した。
続いて、前記論理「０」状態を有する磁気抵抗体に負のビットライン電圧−ＶＢを印加した時、前記磁気抵抗体の抵抗ＲＭは曲線１０３に沿って減少した。前記ビットライン電圧ＶＢが約−０．９ボルトに達した際、前記磁気抵抗体は約１２５０オームの抵抗を示した後、論理「１」状態を有するようにスイッチングされた。すなわち、前記磁気抵抗体に約２．４２ｍＡ／μｍ２の低い電流密度を有する負のメイン書込み電流が加えられた際、前記磁気抵抗体は論理「１」状態を有するようにスイッチングされた。前記論理「１」状態を有する磁気抵抗体の抵抗ＲＭは負のビットライン電圧−ＶＢで曲線１０４に沿って変化した。前記論理「１」状態を有する磁気抵抗体は０ボルトに近い低いビットライン電圧ＶＢで前述のように約２０００オームのオフ抵抗値（ｏｆｆ−ｒｅｓｉｓｔａｎｃｅ）Ｒｏｆｆを再び示した。一方、前記論理「１」状態を有する磁気抵抗体に２．４２ｍＡ／μｍ２よりも大きい電流密度を有する負のメイン書込み電流が加えられても、前記磁気抵抗体は論理「１」状態を持続的に維持した。
図１０の測定結果を示す磁気ラムセル内に保存されたデータを読出す方法は表１に記載のように前記磁気ラムセルに電気的に接続されたワードラインにハイレベルを有するワードライン電圧ＶＷを印加して前記磁気ラムセルに電気的に接続されたビットラインに読出し電圧ＶＲを印加することで成り立つ。この場合、前記読出し電圧ＶＲは可能な限り０ボルトに近い低い電圧であることが好ましい。これは、図１０のグラフから分かるように前記読出し電圧（すなわち、ビットライン電圧）が０ボルトに近接するほど前記磁気ラムセル（すなわち、磁気抵抗体）のオフ抵抗Ｒｏｆｆとオン抵抗Ｒｏｎとの差値が増加するからである。すなわち、前記読出し電圧（すなわち、ビットライン電圧）が減少することによって前記磁気ラムセルの感知マージン（ｓｅｎｓｉｎｇ ｍａｒｇｉｎ）を増加できる。例えば、図１０の測定結果を示す磁気ラムセルの場合、前記読出し電圧として約０．１ないし０．２ボルトの低いビットライン電圧が採択されている。この場合、前記磁気抵抗体のオフ抵抗Ｒｏｆｆとオン抵抗Ｒｏｎとの差は少なくとも２５０オームであることもあり、前記磁気ラムセルの感知マージンを極大化させることができる。
図１１は本発明の実施形態による書込み方法において磁気抵抗体の磁化困難磁界の生成に必要とされる補助書込み信号及びスピン注入に必要とされるメイン書込み信号の相関関係を示すグラフである。図１１において、横軸は磁化困難磁界を生成するための補助書込み電流ＩＷ２を示し、左側の縦軸はビットライン電圧ＶＢを示し、右側の縦軸は前記ビットライン電圧ＶＢに相応するメイン書込み電流ＩＷ１を示す。図１１で示されたデータは図１０のスイッチング特性を示す磁気抵抗体を用いて測定された。
図１１を参照すると、前記補助書込み電流ＩＷ２、すなわちデジットライン電流が増えることによって、前記磁気抵抗体をスイッチングさせるための前記ビットライン電圧ＶＢ、すなわち前記メイン書込み電流ＩＷ１は減少された。例えば、前記デジットライン電流が約６ｍＡから１２ｍＡに増えた時、前記磁気抵抗体をスイッチングさせるための前記メイン書込み電流は約１．３ｍＡから０．３ｍＡに減少された。
１：集積回路基板、
３ａ、３ｂ、３ｃ：第１、第２、及び第３活性化領域、
５ａ、５ｂ：第１及び第２ゲート電極、
７ｄ’、７ｄ”：第１及び第２ドレイン領域、
７ｓ：共通ソース領域、
９：第１下部層間絶縁膜、
９ｓ：共通ソースラインコンタクトホール、
１１ｓ：ソースラインコンタクトプラグ、
１３ｓ：共通ソースライン、
１５：第１上部層間絶縁膜、
１６：第１層間絶縁膜、
１６ｄ’、１６ｄ”：第１及び第２ドレインコンタクトホール、
１７ｄ’、１７ｄ”：第１及び第２ドレインコンタクトプラグ、
１９ａ、１９ｂ：第１及び第２下部電極、
２１ａ、２１ｂ：第１及び第２ピニング層、
２３ａ、２３ｂ、３３ａ、３３ｂ：第１及び第２下部強磁性層、
２５ａ、２５ｂ、３５ａ、３５ｂ：第１及び第２反磁性性カップリングスペーサ層、
２７ａ、３７ａ、３７ｂ：第１及び第２上部強磁性層、
２９ａ、２９ｂ：第１及び第２固定層、
３１ａ、３１ｂ：第１及び第２トンネル絶縁層、
３９ａ、３９ｂ：第１及び第２自由層、
４１ａ、４１ｂ：第１及び第２磁気トンネル接合構造体、
４３ａ、４３ｂ：第１及び第２上部電極、
４５ａ、４５ａ’：第１磁気抵抗体、
４５ｂ、４５ｂ’：第２磁気抵抗体、
４７：第２層間絶縁膜、
４７ａ、４７ｂ：第１及び第２ビットラインコンタクトホール、
４９ａ、４９ｂ、４９ｃ：第１、第２、及び第３ビットライン、
５１：第３層間絶縁膜、
５３ａ、５３ｂ、５３ｃ：第１、第２、及び第３サブビットライン、
５５ａ、５５ｂ：第１及び第２ワードライン、
６１ａ、６１ｂ：第１及び第２デジットライン。
３ａ、３ｂ、３ｃ：第１、第２、及び第３活性化領域、
５ａ、５ｂ：第１及び第２ゲート電極、
７ｄ’、７ｄ”：第１及び第２ドレイン領域、
７ｓ：共通ソース領域、
９：第１下部層間絶縁膜、
９ｓ：共通ソースラインコンタクトホール、
１１ｓ：ソースラインコンタクトプラグ、
１３ｓ：共通ソースライン、
１５：第１上部層間絶縁膜、
１６：第１層間絶縁膜、
１６ｄ’、１６ｄ”：第１及び第２ドレインコンタクトホール、
１７ｄ’、１７ｄ”：第１及び第２ドレインコンタクトプラグ、
１９ａ、１９ｂ：第１及び第２下部電極、
２１ａ、２１ｂ：第１及び第２ピニング層、
２３ａ、２３ｂ、３３ａ、３３ｂ：第１及び第２下部強磁性層、
２５ａ、２５ｂ、３５ａ、３５ｂ：第１及び第２反磁性性カップリングスペーサ層、
２７ａ、３７ａ、３７ｂ：第１及び第２上部強磁性層、
２９ａ、２９ｂ：第１及び第２固定層、
３１ａ、３１ｂ：第１及び第２トンネル絶縁層、
３９ａ、３９ｂ：第１及び第２自由層、
４１ａ、４１ｂ：第１及び第２磁気トンネル接合構造体、
４３ａ、４３ｂ：第１及び第２上部電極、
４５ａ、４５ａ’：第１磁気抵抗体、
４５ｂ、４５ｂ’：第２磁気抵抗体、
４７：第２層間絶縁膜、
４７ａ、４７ｂ：第１及び第２ビットラインコンタクトホール、
４９ａ、４９ｂ、４９ｃ：第１、第２、及び第３ビットライン、
５１：第３層間絶縁膜、
５３ａ、５３ｂ、５３ｃ：第１、第２、及び第３サブビットライン、
５５ａ、５５ｂ：第１及び第２ワードライン、
６１ａ、６１ｂ：第１及び第２デジットライン。
Claims (34)
- 基板上に磁気トンネル接合構造体を有するメモリセルを備える磁気ラム素子を駆動させる方法であって、
前記磁気トンネル接合構造体を介して書込み電流パルスを印加する段階と、
前記磁気トンネル接合構造体に書込み磁界パルスを印加する段階と、を含み、
前記書込み電流パルスは前記書込み磁界パルスよりも先に印加されて、前記書込み磁界パルスは前記書込み電流パルスよりも先に終了されることを特徴とする磁気ラム素子の駆動方法。 - 前記磁気トンネル接合構造体は、磁気抵抗体を備えて、前記書込み電流パルスは前記磁気トンネル接合構造体を介して第１方向に流れる電流を供給して前記磁気抵抗体が相対的に高い抵抗を有するようにプログラムするか、または前記磁気トンネル接合構造体を介して第２方向に流れる電流を供給して前記磁気抵抗体が相対的に低い抵抗を有するようにプログラムすることを特徴とする請求項１に記載の磁気ラム素子の駆動方法。
- 前記メモリセルは前記磁気トンネル接合構造体と共通ソースラインとの間に接続されたアクセストランジスタを備え、前記磁気トンネル接合構造体は前記アクセストランジスタとビットラインとの間に接続され、前記書込み電流パルスは前記アクセストランジスタをターンオンさせて前記ビットラインと前記共通ソースラインとの間に電圧差を印加することによって供給されることを特徴とする請求項１または２に記載の磁気ラム素子の駆動方法。
- 前記磁気ラム素子は前記ビットラインから離隔された磁界導電性ラインを含み、前記書込み磁界パルスを供給する段階は、前記磁界導電性ラインに磁界電流パルスを加える段階を含むことを特徴とする請求項３に記載の磁気ラム素子の駆動方法。
- 前記ビットラインは、前記磁界導電性ラインと前記磁気トンネル接合構造体との間に配置されることを特徴とする請求項４に記載の磁気ラム素子の駆動方法。
- 前記磁気トンネル接合構造体は、前記基板の表面に平行な長さと、前記長さに対して垂直であり前記基板の表面に平行な幅とを有し、
前記長さは前記幅よりも大きく前記磁界導電性ラインは前記磁気トンネル接合構造体の前記長さに平行であることを特徴とする請求項４または５に記載の磁気ラム素子の駆動方法。 - 前記磁界導電性ライン及び前記磁気トンネル接合構造体の長さは、前記ビットラインに平行であることを特徴とする請求項６に記載の磁気ラム素子の駆動方法。
- 前記磁界導電性ライン及び前記磁気トンネル接合構造体の長さは、前記ビットラインに垂直であることを特徴とする請求項６に記載の磁気ラム素子の駆動方法。
- 前記磁気トンネル接合構造体は、固定強磁性層、自由強磁性層及びこれらの間のトンネリング絶縁層を有する磁気抵抗体を含むことを特徴とする請求項１〜８のいずれか一項に記載の磁気ラム素子の駆動方法。
- 前記固定強磁性層及び前記自由強磁性層の少なくとも一つは合成強磁性層を含むことを特徴とする請求項９に記載の磁気ラム素子の駆動方法。
- 前記書込み電流パルス及び前記書込み磁界パルスの印加の後に前記磁気トンネル接合構造体に読出し信号を印加する段階と、
前記読出し信号を基にして前記磁気トンネル接合構造体のプログラム状態を決める段階をさらに含むことを特徴とする請求項１〜１０のいずれか一項に記載の磁気ラム素子の駆動方法。 - 前記読出し信号を印加する段階は、前記磁気トンネル接合構造体に読出し電圧を印加する段階を含み、前記読出し電圧は前記書込み電流パルスが供給される間、前記磁気トンネル接合構造体に誘導される書込み電圧よりも低いことを特徴とする請求項１１に記載の磁気ラム素子の駆動方法。
- 基板上のビットラインとアクセストランジスタとの間に接続された磁気トンネル接合構造体を有するメモリセルと共に、前記メモリセルに隣接し前記ビットラインから隔離された磁界導電性ラインを備える磁気ラム素子を駆動させる方法であって、
前記ビットライン、前記磁気トンネル接合構造体及び前記アクセストランジスタを介して書込み電流パルスを印加する段階と、
前記磁界導電性ラインに磁界電流パルスを加えて前記磁気トンネル接合構造体に加えられる書込み磁界パルスを生成させる段階とを含み、
前記書込み電流パルスは前記磁界電流パルスよりも先に印加されて前記磁界電流パルスは前記書込み電流パルスよりも先にターンオフされることを特徴とする磁気ラム素子の駆動方法。 - 前記磁気トンネル接合構造体は、磁気抵抗体を備えて、前記書込み電流パルスは前記磁気トンネル接合構造体を介して第１方向に流れる電流を供給して前記磁気抵抗体が相対的に高い抵抗を有するようにプログラムするか、または前記磁気トンネル接合構造体を介して第２方向に流れる電流を供給して前記磁気抵抗体が相対的に低い抵抗を有するようにプログラムすることを特徴とする請求項１３に記載の磁気ラム素子の駆動方法。
- 前記アクセストランジスタは、前記磁気トンネル接合構造体と共通ソースラインとの間に接続され、
前記書込み電流パルスを印加する段階は、
前記アクセストランジスタをターンオンさせる段階と、
前記ビットラインと前記共通ソースラインとの間に電圧差を印加する段階とを含むことを特徴とする請求項１３または１４に記載の磁気ラム素子の駆動方法。 - 前記ビットラインは前記磁界導電性ラインと前記磁気トンネル接合構造体との間に配置されることを特徴とする請求項１３〜１５のいずれか一項に記載の磁気ラム素子の駆動方法。
- 前記磁気トンネル接合構造体は、前記基板の表面に平行な長さと、前記長さに対して垂直で前記基板の表面に平行な幅とを有し、
前記長さは前記幅よりも大きく、前記磁界導電性ラインは前記磁気トンネル接合構造体の前記長さに平行であることを特徴とする請求項１３〜１６のいずれか一項に記載の磁気ラム素子の駆動方法。 - 前記磁界導電性ライン及び前記磁気トンネル接合構造体の長さは、前記ビットラインに平行であることを特徴とする請求項１７に記載の磁気ラム素子の駆動方法。
- 前記磁界導電性ライン及び前記磁気トンネル接合構造体の長さは、前記ビットラインに垂直であることを特徴とする請求項１７に記載の磁気ラム素子の駆動方法。
- 前記磁気トンネル接合構造体は、固定強磁性層、自由強磁性層及びこれらの間のトンネリング絶縁層を有する磁気抵抗体を含むことを特徴とする請求項１３〜１９のいずれか一項に記載の磁気ラム素子の駆動方法。
- 前記固定強磁性層及び前記自由強磁性層の少なくとも一つは、合成強磁性層を含むことを特徴とする請求項２０に記載の磁気ラム素子の駆動方法。
- 前記書込み電流パルス及び前記書込み磁界パルスの印加の後に前記磁気トンネル接合構造体に読出し信号を印加する段階と、
前記読出し信号を基にして前記磁気トンネル接合構造体のプログラム状態を決める段階とをさらに含むことを特徴とする請求項１３〜２１のいずれか一項に記載の磁気ラム素子の駆動方法。 - 前記読出し信号を印加する段階は、前記磁気トンネル接合構造体に読出し電圧を印加する段階をさらに含み、
前記読出し電圧は、前記書込み電流パルスが供給される間、前記磁気トンネル接合構造体に誘導される書込み電圧よりも低いことを特徴とする請求項２２に記載の磁気ラム素子の駆動方法。 - 基板上のアクセストランジスタと、
前記基板から離隔されたビットラインと、
前記ビットラインと前記アクセストランジスタとの間に接続された磁気トンネル接合構造体と、
前記磁気トンネル接合構造体に隣接し、前記ビットラインから隔離された磁界導電性ラインと、
前記アクセストランジスタ、前記ビットライン及び前記磁界導電性ラインに接続された制御器と、を含み、
前記制御器は、前記ビットライン、前記磁気トンネル接合構造体及び前記アクセストランジスタを介して流れる書込み電流パルスを供給しながら、前記磁界導電性ラインを介して流れる磁界電流パルスを加えて、前記磁気トンネル接合構造体に印加される書込み磁界パルスを生成させるように構成されて、
前記制御器は、前記磁界電流パルスを印加する前に前記書込み電流パルスを印加するように構成されて前記書込み電流パルスを終了させる前に前記磁界電流パルスを終了させるように構成されたことを特徴とする磁気ラム素子。 - 前記磁気トンネル接合構造体は磁気抵抗体を備えて、前記制御器は前記磁気トンネル接合構造体を介して第１方向に流れる前記書込み電流パルスを供給して前記磁気抵抗体が相対的に高い抵抗を有するようにプログラムするか、または前記磁気トンネル接合構造体を介して第２方向に流れる前記書込み電流パルスを供給して前記磁気抵抗体が相対的に低い抵抗を有するようにプログラムすることを特徴とする請求項２４に記載の磁気ラム素子。
- 前記アクセストランジスタは、前記磁気トンネル接合構造体と共通ソースラインとの間に接続されて、前記制御器は前記アクセストランジスタをターンオンさせて前記ビットラインと前記共通ソースラインとの間に電圧差を印加することによって前記書込み電流パルスを供給するように構成されたことを特徴とする請求項２４または２５に記載の磁気ラム素子。
- 前記ビットラインは、前記磁界導電性ラインと前記磁気トンネル接合構造体との間に配置されたことを特徴とする請求項２４〜２６のいずれか一項に記載の磁気ラム素子。
- 前記磁気トンネル接合構造体は、前記基板の表面に平行な長さと、前記基板の表面に平行で、前記長さに垂直な幅とを有し、
前記長さは前記幅よりも大きくて、前記磁界導電性ラインは前記磁気トンネル接合構造体の前記長さと平行であることを特徴とする請求項２４〜２７のいずれか一項に記載の磁気ラム素子。 - 前記磁気トンネル接合構造体の長さ及び前記磁界導電性ラインは、前記ビットラインに平行であることを特徴とする請求項２８に記載の磁気ラム素子。
- 前記磁気トンネル接合構造体の長さ及び前記磁界導電性ラインは、前記ビットラインを横切るように配置されたことを特徴とする請求項２８に記載の磁気ラム素子。
- 前記磁気トンネル接合構造体は、固定強磁性層、自由強磁性層及びこれらの間のトンネリング絶縁層を備える磁気抵抗体を含むことを特徴とする請求項２４〜３０のいずれか一項に記載の磁気ラム素子。
- 前記固定強磁性層及び前記自由強磁性層の少なくとも一つは、合成反強磁性層を含むことを特徴とする請求項３１に記載の磁気ラム素子。
- 前記制御器は、前記書込み電流パルス及び前記書込み磁界パルスの印加の後に前記磁界トンネル接合構造体を介して流れる読出し信号を供給しながら前記読出し信号を基にして前記磁気トンネル接合構造体のプログラム状態を決めるように構成されたことを特徴とする請求項２４〜３２のいずれか一項に記載の磁気ラム素子。
- 前記読出し信号は、前記磁気トンネル接合構造体に読出し電圧を印加することによって供給されて、前記読出し電圧は前記書込み電流パルスが供給される間、前記磁気トンネル接合構造体に誘導される書込み電圧よりも低いことを特徴とする請求項３３に記載の磁気ラム素子。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040063641A KR100835275B1 (ko) | 2004-08-12 | 2004-08-12 | 스핀 주입 메카니즘을 사용하여 자기램 소자를 구동시키는방법들 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006054046A JP2006054046A (ja) | 2006-02-23 |
| JP4580308B2 true JP4580308B2 (ja) | 2010-11-10 |
Family
ID=36166536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005234722A Active JP4580308B2 (ja) | 2004-08-12 | 2005-08-12 | スピン注入を用いて磁気ラム素子を駆動させる方法、及び磁気ラム素子 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7164598B2 (ja) |
| JP (1) | JP4580308B2 (ja) |
| KR (1) | KR100835275B1 (ja) |
| CN (1) | CN1747060B (ja) |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100500456B1 (ko) * | 2003-08-13 | 2005-07-18 | 삼성전자주식회사 | 플래쉬 메모리 소자의 제조방법 및 그에 의해 제조된플래쉬 메모리 소자 |
| KR100615089B1 (ko) * | 2004-07-14 | 2006-08-23 | 삼성전자주식회사 | 낮은 구동 전류를 갖는 자기 램 |
| US7372722B2 (en) * | 2003-09-29 | 2008-05-13 | Samsung Electronics Co., Ltd. | Methods of operating magnetic random access memory devices including heat-generating structures |
| US7369428B2 (en) | 2003-09-29 | 2008-05-06 | Samsung Electronics Co., Ltd. | Methods of operating a magnetic random access memory device and related devices and structures |
| JP4575136B2 (ja) * | 2004-12-20 | 2010-11-04 | 株式会社東芝 | 磁気記録素子、磁気記録装置、および情報の記録方法 |
| TWI292231B (en) * | 2005-09-21 | 2008-01-01 | Ind Tech Res Inst | Simulating circuit for magnetic tunnel junction device |
| US8089803B2 (en) * | 2005-10-03 | 2012-01-03 | Nec Corporation | Magnetic random access memory and operating method of the same |
| US7301801B2 (en) * | 2005-10-28 | 2007-11-27 | International Business Machines Corporation | Tuned pinned layers for magnetic tunnel junctions with multicomponent free layers |
| JP5193419B2 (ja) | 2005-10-28 | 2013-05-08 | 株式会社東芝 | スピン注入磁気ランダムアクセスメモリとその書き込み方法 |
| US7257019B2 (en) * | 2005-11-17 | 2007-08-14 | Macronix International Co., Ltd. | Systems and methods for a magnetic memory device that includes a single word line transistor |
| US7515457B2 (en) * | 2006-02-24 | 2009-04-07 | Grandis, Inc. | Current driven memory cells having enhanced current and enhanced current symmetry |
| JP4799218B2 (ja) * | 2006-03-03 | 2011-10-26 | 株式会社東芝 | スピン注入書き込み型磁気記憶装置 |
| US20080055792A1 (en) * | 2006-03-07 | 2008-03-06 | Agency For Science, Technology And Research | Memory cells and devices having magnetoresistive tunnel junction with guided magnetic moment switching and method |
| US20070246787A1 (en) * | 2006-03-29 | 2007-10-25 | Lien-Chang Wang | On-plug magnetic tunnel junction devices based on spin torque transfer switching |
| EP1863034B1 (en) * | 2006-05-04 | 2011-01-05 | Hitachi, Ltd. | Magnetic memory device |
| KR100885184B1 (ko) | 2007-01-30 | 2009-02-23 | 삼성전자주식회사 | 전기장 및 자기장에 의해 독립적으로 제어될 수 있는 저항특성을 갖는 메모리 장치 및 그 동작 방법 |
| US8058697B2 (en) * | 2007-03-26 | 2011-11-15 | Magic Technologies, Inc. | Spin transfer MRAM device with novel magnetic synthetic free layer |
| JP5157268B2 (ja) * | 2007-06-13 | 2013-03-06 | 株式会社日立製作所 | スピン蓄積磁化反転型のメモリ素子及びスピンｒａｍ |
| KR101258268B1 (ko) | 2007-07-26 | 2013-04-25 | 삼성전자주식회사 | 비휘발성 메모리 소자의 낸드형 저항성 메모리 셀 스트링들및 그 제조방법들 |
| JP5312782B2 (ja) | 2007-12-20 | 2013-10-09 | 株式会社船井電機新応用技術研究所 | ナノギャップスイッチング素子の駆動方法及びナノギャップスイッチング素子を備える記憶装置 |
| US8013406B2 (en) * | 2008-01-02 | 2011-09-06 | The Hong Kong University Of Science And Technology | Method and apparatus for generating giant spin-dependent chemical potential difference in non-magnetic materials |
| US8564079B2 (en) * | 2008-04-21 | 2013-10-22 | Qualcomm Incorporated | STT MRAM magnetic tunnel junction architecture and integration |
| US8085581B2 (en) * | 2008-08-28 | 2011-12-27 | Qualcomm Incorporated | STT-MRAM bit cell having a rectangular bottom electrode plate and improved bottom electrode plate width and interconnect metal widths |
| JP5412640B2 (ja) * | 2008-11-13 | 2014-02-12 | ルネサスエレクトロニクス株式会社 | 磁気メモリ装置 |
| KR101623882B1 (ko) * | 2009-04-29 | 2016-05-25 | 삼성전자주식회사 | 자기 메모리 소자 |
| US8547736B2 (en) * | 2010-08-03 | 2013-10-01 | Qualcomm Incorporated | Generating a non-reversible state at a bitcell having a first magnetic tunnel junction and a second magnetic tunnel junction |
| US8711612B1 (en) * | 2010-12-03 | 2014-04-29 | Magsil Corporation | Memory circuit and method of forming the same using reduced mask steps |
| US8723281B2 (en) | 2011-03-23 | 2014-05-13 | Avalanche Technology Inc. | Access transistor with a buried gate |
| KR101886382B1 (ko) * | 2011-12-14 | 2018-08-09 | 삼성전자주식회사 | 정보 저장 소자 및 그 제조 방법 |
| FR2989832B1 (fr) * | 2012-04-18 | 2014-12-26 | Centre Nat Rech Scient | Source de courant polarisee en spins |
| KR102244098B1 (ko) * | 2014-03-25 | 2021-04-26 | 인텔 코포레이션 | 자벽 로직 디바이스들 및 인터커넥트 |
| CN107564930A (zh) * | 2016-07-06 | 2018-01-09 | 中电海康集团有限公司 | 一种基于源极合金电阻的磁性随机存取存储器及源极合金电阻制造工艺 |
| CN107564931A (zh) * | 2016-07-06 | 2018-01-09 | 中电海康集团有限公司 | 一种基于共源电阻技术的磁性随机存取存储器及其共源结构制造工艺 |
| KR102368428B1 (ko) * | 2017-06-29 | 2022-03-02 | 삼성전자주식회사 | 가변 저항 메모리 소자 및 그 제조방법 |
| CN111293136A (zh) * | 2018-12-07 | 2020-06-16 | 中国科学院上海微系统与信息技术研究所 | 基于二维器件的三维mram存储结构及其制作方法 |
| US11521664B2 (en) * | 2019-08-30 | 2022-12-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory device with tunable probabilistic state |
| CN111406326B (zh) * | 2020-02-19 | 2021-03-23 | 长江存储科技有限责任公司 | 磁性存储结构和器件 |
| CN113534021B (zh) * | 2021-07-09 | 2022-05-10 | 福州大学 | 一种测量三维拓扑绝缘体中电流诱导自旋极化的方法 |
| US12062713B2 (en) * | 2021-11-26 | 2024-08-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory device and forming method thereof |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001156357A (ja) * | 1999-09-16 | 2001-06-08 | Toshiba Corp | 磁気抵抗効果素子および磁気記録素子 |
| JP2002358775A (ja) * | 2001-05-31 | 2002-12-13 | Sony Corp | 磁気メモリ装置 |
| JP2003123464A (ja) * | 2001-10-18 | 2003-04-25 | Canon Inc | 磁気メモリ装置 |
| JP2003151260A (ja) * | 2001-11-13 | 2003-05-23 | Mitsubishi Electric Corp | 薄膜磁性体記憶装置 |
Family Cites Families (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6130814A (en) * | 1998-07-28 | 2000-10-10 | International Business Machines Corporation | Current-induced magnetic switching device and memory including the same |
| US6163477A (en) * | 1999-08-06 | 2000-12-19 | Hewlett Packard Company | MRAM device using magnetic field bias to improve reproducibility of memory cell switching |
| JP2001084758A (ja) | 1999-09-17 | 2001-03-30 | Fujitsu Ltd | 強磁性トンネル接合ランダムアクセスメモリ、スピンバルブランダムアクセスメモリ、単一強磁性膜ランダムアクセスメモリ、およびこれらをつかったメモリセルアレイ |
| JP3593652B2 (ja) * | 2000-03-03 | 2004-11-24 | 富士通株式会社 | 磁気ランダムアクセスメモリ装置 |
| DE10053965A1 (de) | 2000-10-31 | 2002-06-20 | Infineon Technologies Ag | Verfahren zur Verhinderung unerwünschter Programmierungen in einer MRAM-Anordnung |
| US6385082B1 (en) * | 2000-11-08 | 2002-05-07 | International Business Machines Corp. | Thermally-assisted magnetic random access memory (MRAM) |
| US6724674B2 (en) * | 2000-11-08 | 2004-04-20 | International Business Machines Corporation | Memory storage device with heating element |
| FR2817999B1 (fr) * | 2000-12-07 | 2003-01-10 | Commissariat Energie Atomique | Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif |
| KR100520175B1 (ko) | 2000-12-12 | 2005-10-10 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| JP3920564B2 (ja) | 2000-12-25 | 2007-05-30 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
| US6603678B2 (en) * | 2001-01-11 | 2003-08-05 | Hewlett-Packard Development Company, L.P. | Thermally-assisted switching of magnetic memory elements |
| JP2002208682A (ja) * | 2001-01-12 | 2002-07-26 | Hitachi Ltd | 磁気半導体記憶装置及びその製造方法 |
| US6724651B2 (en) * | 2001-04-06 | 2004-04-20 | Canon Kabushiki Kaisha | Nonvolatile solid-state memory and method of driving the same |
| JP4405103B2 (ja) | 2001-04-20 | 2010-01-27 | 株式会社東芝 | 半導体記憶装置 |
| JP2002334972A (ja) * | 2001-05-10 | 2002-11-22 | Sony Corp | 磁気メモリ装置 |
| KR100429199B1 (ko) * | 2001-05-11 | 2004-04-28 | 주식회사 하이닉스반도체 | 자기 저항 메모리 장치 |
| US6385083B1 (en) * | 2001-08-01 | 2002-05-07 | Hewlett-Packard Company | MRAM device including offset conductors |
| US6430085B1 (en) * | 2001-08-27 | 2002-08-06 | Motorola, Inc. | Magnetic random access memory having digit lines and bit lines with shape and induced anisotropy ferromagnetic cladding layer and method of manufacture |
| US6545906B1 (en) * | 2001-10-16 | 2003-04-08 | Motorola, Inc. | Method of writing to scalable magnetoresistance random access memory element |
| US6720597B2 (en) * | 2001-11-13 | 2004-04-13 | Motorola, Inc. | Cladding of a conductive interconnect for programming a MRAM device using multiple magnetic layers |
| FR2832542B1 (fr) * | 2001-11-16 | 2005-05-06 | Commissariat Energie Atomique | Dispositif magnetique a jonction tunnel magnetique, memoire et procedes d'ecriture et de lecture utilisant ce dispositif |
| JP4033690B2 (ja) * | 2002-03-04 | 2008-01-16 | 株式会社ルネサステクノロジ | 半導体装置 |
| US6927072B2 (en) * | 2002-03-08 | 2005-08-09 | Freescale Semiconductor, Inc. | Method of applying cladding material on conductive lines of MRAM devices |
| KR20040003479A (ko) | 2002-07-03 | 2004-01-13 | 삼성전자주식회사 | 자기 랜덤 액세스 메모리 디바이스의 셀 구조 및 그제조방법 |
| JP4016101B2 (ja) | 2002-08-22 | 2007-12-05 | 国立大学法人大阪大学 | 磁性メモリ、磁性メモリアレイ、磁性メモリの記録方法、及び磁性メモリの読み出し方法 |
| JP4219134B2 (ja) * | 2002-09-03 | 2009-02-04 | 株式会社ルネサステクノロジ | 薄膜磁性体記憶装置 |
| US6791865B2 (en) * | 2002-09-03 | 2004-09-14 | Hewlett-Packard Development Company, L.P. | Memory device capable of calibration and calibration methods therefor |
| US6744651B2 (en) * | 2002-09-20 | 2004-06-01 | Taiwan Semiconductor Manufacturing Company | Local thermal enhancement of magnetic memory cell during programming |
| JP3866641B2 (ja) | 2002-09-24 | 2007-01-10 | 株式会社東芝 | 磁気記憶装置およびその製造方法 |
| KR100536592B1 (ko) | 2002-11-01 | 2005-12-14 | 삼성전자주식회사 | 자기 메모리 및 그 제조 방법 |
| JP2004164766A (ja) * | 2002-11-14 | 2004-06-10 | Renesas Technology Corp | 不揮発性記憶装置 |
| US6771534B2 (en) * | 2002-11-15 | 2004-08-03 | International Business Machines Corporation | Thermally-assisted magnetic writing using an oxide layer and current-induced heating |
| JP3866649B2 (ja) * | 2002-11-28 | 2007-01-10 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
| KR20050083986A (ko) | 2002-11-28 | 2005-08-26 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 자기저항 메모리 셀을 갖는 매트릭스와 이를 포함하는비휘발성 메모리 및 자기저항 소자 기록 방법 |
| JP4294307B2 (ja) * | 2002-12-26 | 2009-07-08 | 株式会社ルネサステクノロジ | 不揮発性記憶装置 |
| JP4170108B2 (ja) * | 2003-02-20 | 2008-10-22 | 株式会社ルネサステクノロジ | 磁気記憶装置 |
| KR100568512B1 (ko) * | 2003-09-29 | 2006-04-07 | 삼성전자주식회사 | 열발생층을 갖는 자기열 램셀들 및 이를 구동시키는 방법들 |
-
2004
- 2004-08-12 KR KR1020040063641A patent/KR100835275B1/ko active IP Right Grant
-
2005
- 2005-08-11 US US11/201,495 patent/US7164598B2/en active Active
- 2005-08-12 JP JP2005234722A patent/JP4580308B2/ja active Active
- 2005-08-12 CN CN2005100919962A patent/CN1747060B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001156357A (ja) * | 1999-09-16 | 2001-06-08 | Toshiba Corp | 磁気抵抗効果素子および磁気記録素子 |
| JP2002358775A (ja) * | 2001-05-31 | 2002-12-13 | Sony Corp | 磁気メモリ装置 |
| JP2003123464A (ja) * | 2001-10-18 | 2003-04-25 | Canon Inc | 磁気メモリ装置 |
| JP2003151260A (ja) * | 2001-11-13 | 2003-05-23 | Mitsubishi Electric Corp | 薄膜磁性体記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060034117A1 (en) | 2006-02-16 |
| US7164598B2 (en) | 2007-01-16 |
| JP2006054046A (ja) | 2006-02-23 |
| KR20060014907A (ko) | 2006-02-16 |
| CN1747060B (zh) | 2011-07-13 |
| KR100835275B1 (ko) | 2008-06-05 |
| CN1747060A (zh) | 2006-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4580308B2 (ja) | スピン注入を用いて磁気ラム素子を駆動させる方法、及び磁気ラム素子 | |
| US10923648B2 (en) | Memory cell, memory array, method of forming and operating memory cell | |
| US7369428B2 (en) | Methods of operating a magnetic random access memory device and related devices and structures | |
| US9508923B2 (en) | Magnetic memory using spin orbit interaction | |
| JP5077732B2 (ja) | 磁気メモリセル、磁気ランダムアクセスメモリ、半導体装置及び半導体装置の製造方法 | |
| KR100548997B1 (ko) | 다층박막구조의 자유층을 갖는 자기터널 접합 구조체들 및이를 채택하는 자기 램 셀들 | |
| US6269018B1 (en) | Magnetic random access memory using current through MTJ write mechanism | |
| TWI803724B (zh) | 自旋軌道轉矩ｍｒａｍ中的共用自旋軌道轉矩寫入線 | |
| JP4987616B2 (ja) | 磁気ランダムアクセスメモリ及び抵抗ランダムアクセスメモリ | |
| KR100885184B1 (ko) | 전기장 및 자기장에 의해 독립적으로 제어될 수 있는 저항특성을 갖는 메모리 장치 및 그 동작 방법 | |
| WO2016159017A1 (ja) | 磁気抵抗効果素子、磁気メモリ装置、製造方法、動作方法、及び集積回路 | |
| US7307874B2 (en) | Methods of operating magnetic random access memory devices including magnets adjacent magnetic tunnel junction structures | |
| CN101925960A (zh) | 具有单独读取和写入路径的磁性隧道结装置 | |
| JP2001217398A (ja) | 強磁性トンネル接合素子を用いた記憶装置 | |
| JP2004311942A (ja) | 基準セルを有する磁気ラム素子及びその構造体 | |
| JP2004297049A (ja) | 磁気ランダムアクセスメモリ | |
| KR20060045767A (ko) | 자기 메모리 및 그 기록 방법 | |
| JP5146846B2 (ja) | 磁気メモリセル及び磁気ランダムアクセスメモリ | |
| US7257019B2 (en) | Systems and methods for a magnetic memory device that includes a single word line transistor | |
| KR100678471B1 (ko) | 자기램 소자의 구동 방법 | |
| US7203089B1 (en) | Systems and methods for a magnetic memory device that includes two word line transistors | |
| JP2006134363A (ja) | 磁気ランダムアクセスメモリ | |
| WO2006059641A1 (ja) | 磁気メモリ | |
| US7061795B2 (en) | Magnetic random access memory device | |
| WO2005020327A1 (ja) | 磁気記憶セルおよび磁気メモリデバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060804 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090903 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100607 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100803 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100827 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4580308 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |