CN1930628A - 用于磁隧道结的独立写入和读取访问构造 - Google Patents

用于磁隧道结的独立写入和读取访问构造 Download PDF

Info

Publication number
CN1930628A
CN1930628A CNA2005800070094A CN200580007009A CN1930628A CN 1930628 A CN1930628 A CN 1930628A CN A2005800070094 A CNA2005800070094 A CN A2005800070094A CN 200580007009 A CN200580007009 A CN 200580007009A CN 1930628 A CN1930628 A CN 1930628A
Authority
CN
China
Prior art keywords
line
mtj
row
read
writing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800070094A
Other languages
English (en)
Inventor
R·R·卡蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honeywell International Inc
Original Assignee
Honeywell International Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honeywell International Inc filed Critical Honeywell International Inc
Publication of CN1930628A publication Critical patent/CN1930628A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices

Abstract

一种配备有独立的读取和写入构造的磁阻器件。在一个实施例中，磁隧道结(MTJ)具有一个非磁性、非导电的阻障层，该阻障层夹在两个导电的铁磁层(202)之间。第一读取线(204)与第一铁磁层耦合，第二读取线(206)与第二铁磁层耦合，以使两个读取线之间的电压差产生垂直流过MTJ的每一层的电流。第一绝缘体将第一写入线(208)与第一读取线分开，第二绝缘体将第二写入线(210)与第二读取线分开。

Description

用于磁隧道结的独立写入和读取访问构造
政府权利
合众国政府已经依照DTRA授权的合同号为DTRA01-00-C-0002的合同获得了本发明的某些权利。
背景技术
1.技术领域：
本发明一般地涉及磁性存储器，尤其是涉及一种利用磁阻效应存储二进制数据的存储器件。
2.相关技术描述：
近年来，存储技术领域取得了很多进展。这些进展其中之一就是利用隧道磁阻效应来存储二进制信息的磁隧道结(MTJ)。MTJ受到如此关注原因是它提供了高速数据读取速度、非易失性，而且具有高磁阻率。MTJ的基本结构如图1所示，它是一个三层器件，其具有夹在磁性(铁磁性)层12和14之间的阻障层16。每个磁性层都有相关联的磁化方向。
在典型的布置中，磁性层之一被配置作为固定层14。反铁磁性层(未示出)可以用来固定该固定层的磁化方向。因此，该固定层实质上是如同具有永久磁化方向的永磁体来看待的。层14中的单方向的箭头表示层14是具有固定磁化方向的固定层。第二磁性层称为自由层12。自由层12被配置成可以响应足够大小的所施加的磁场而切换其磁化方向。自由层12中的双箭头表示自由层12的磁化方向可以被所施加的磁场反转。
为了存储二进制数据，该MTJ必须具备两种可能的逻辑状态(即二进制状态)。这些状态经常用“1”和“0”来表示。根据两个磁性层12和14的磁化方向是平行还是反平行来确定MTJ的状态。如果两个磁性层12和14的磁化方向相同，则称之为平行；相反地，如果二者的磁化方向相反，则称之为反平行。
隧道磁阻效应基于以下现象：施加的磁场可以影响材料的电阻率。简单地说，当磁性层的磁化方向反平行时，电流流过MTJ时的电阻就“高”；而当磁性层的磁化方向平行时，MTJ的电阻就“低”。通常，通过测量垂直流过MTJ的每一层的读取电流来确定MTJ的电阻率。所示读取电流(i)垂直通过图1的层。因为读取电流流动的方向，MTJ被称为“垂直于平面的电流”(CPP)器件。
用于衡量MTJ质量的一个量度是磁阻率，其定义为(ΔR/Rmax)。ΔR定义为磁化方向反平行时MTJ的电阻率与磁化方向平行时MTJ的电阻率之间的差值，而Rmax为磁化方向反平行时MTJ的电阻率(最大电阻率)。
当向MTJ写入时，自由层12的磁化方向被施加到MTJ的磁场切换。通常，使用一对相互垂直的导线来对MTJ施加用于写入的外部磁场。这些线可以称为位线和字线。位线还可以用来施加读取电流。
发明内容
本发明提供了一种磁隧道结(MTJ)存储器件，它具有独立的写入和读取访问功能。根据本发明的第一主要方面，磁阻胞提供：具有磁自由层和由阻障层隔开的磁钉扎层的MTJ单元，用于读取MTJ单元的二进制状态的两个读取线，以及用来设置该MTJ单元的二进制状态的两个写入线。第一读取线与该MTJ单元的自由层相耦合，而第二读取线与该MTJ单元的钉扎层相耦合。于是，该第一读取线中的电流在到达该第二读取线之前将垂直通过MTJ单元的每一层。该MTJ单元的二进制状态可以通过外加磁场而切换。在该实施例中，用于写入的磁场由流经该两个写入线的电流产生。该两个写入线与该读取线以及该MTJ单元均绝缘。
与每个MTJ单元相关联的四条线的相对取向可以有几种不同的形式。在一个实施例中，第一写入线和第一读取线垂直于第二写入线和第二读布置。在另外一个实施例中，该第一写入线和该第二读取线垂直于该第二写入线和该第一读取线而布置。
根据本发明的第二主要方面，磁性随机访问存储器(MRAM)提供以行和列布置的MTJ胞的矩阵。每一行被配置成具有两条沿其间距通过的线(第一读取线和第一写入线)。该第一读取线与该行中每个MTJ胞的第一面相耦合，而该第一写入线与该第一读取线以及与该MTJ胞均绝缘。类似地，每一列被配置成具有两条沿其间距通过的线(第二读取线和第二写入线)。该第二读取线与该列中每个MTJ胞的第二面相耦合，而该第二写入线与该第二读取线以及与该MTJ胞均绝缘。另外，该MRAM提供用于执行读取和写入功能的控制电路。
附图说明
图1是现有技术的磁隧道结(MTJ)单元的层的示意图。
图2是一种磁隧道结器件的实施例的等轴视图。
图3是具有较小改动的图2的实施例的示意图。
图4a是存储矩阵的一部分的等轴视图，示出了四个磁隧道结胞和它们的相互连接的一种实施例。
图4b是存储矩阵的一部分的等轴视图，示出了四个磁隧道结胞和它们的相互连接的第二实施例。
图5是存储矩阵的实施例的框图。
具体实施方式
1.概述
参考附图，图2一般地描述了一种具有独立的读取和写入构造的磁隧道结(MTJ)胞。MTJ单元202示出为具有夹在两个导电磁性层之间的阻障层的三层单元。该MTJ单元202的每个磁性层都有一磁化方向。在图2中，顶部磁性层中的带有单方向的箭头表示该顶部磁性层的磁化方向不会在该胞的操作过程中发生改变。所以，该顶部磁性层被称为钉扎层。底部磁性层中的带有双方向的箭头表示该底部磁性层的磁化方向可能在该胞的操作过程中发生反转。所以，该底部磁性层被称为自由层。本领域熟练的技术人员可以认识到，可以不用消除该MTJ单元202的有效性而改变这些层的取向。
第一读取线204与该MTJ单元202的第一面相耦合，并且第二读取线206与该MTJ单元202的第二面相耦合。该两个读取线被布置成以使该第一读取线204和该第二读取线206之间的电压差将产生垂直流过该MTJ单元202的这些层的电流。一般情况下，该第一读取线204被布置成与该第二读取线206垂直。然而，本领域熟练的技术人员可以认识到，这种布置并不是必须的。例如，在另外一个实施例中，该第二读取线206并不与该第一读取线204相垂直，而是在通过选择晶体管后在接地处中止。
第一写入线208示出为位于该第一读取线204的上方。该第一写入线208与该第一读取线204以及与该胞的其余部分通过第一绝缘隔离片(未示出)而被隔开。该第一写入线208被布置成与该MTJ单元202相邻，以使通过该第一写入线208的电流产生作用在该MTJ单元202上的磁场。
第二写入线210示出为位于该第二读取线206的下方。该第二写入线210与该第二读取线206以及与该胞的其余部分通过第二绝缘隔离片(未示出)而被隔开。该第二写入线210被布置成与该MTJ单元202相邻，以使通过该第二写入线210的电流产生作用在该MTJ单元202上的磁场。一般情况下，该第一写入线208被布置成与该第二写入线210相垂直。然而，本领域熟练的技术人员可以理解，这种布置并不是必须的。
该胞的逻辑状态取决于该MTJ单元202的磁化层的磁化方向的相对取向。于是，该胞的逻辑状态就可以通过这些层的取向来设置。通过该第一写入线208的第一电流和通过该第二写入线210的第二电流产生一组合磁场。该组合磁场作用在该MTJ单元202上，从而反转该MTJ单元202的自由层的磁化方向的取向。
为了确定MTJ单元202的逻辑状态，该第一读取线204和该第二读取线206之间产生一个电压差。该电压差导致垂直流过该MTJ单元202的这些层的电流。该电流的值表示该MTJ单元的逻辑状态。
2.MTJ胞的构造
图3示出了一个按照示例性的实施例中的MTJ胞300的框图。MTJ单元302示出为三层单元，其具有非磁性非导电的阻障层312，它夹在导电的磁性自由层310和磁性导电钉扎层314之间。第一读取线308与该自由层310相耦合，以及第二读取线与该钉扎层314相耦合。第一绝缘体306将第一写入线302与第一读取线308相隔开。第二绝缘体318将第二写入线320与第二读取线316相隔开。
该阻障层312优选地是薄膜绝缘体。在一个读取序列中，电流流经该阻障层312。根据经典物理学，该操作是不可能的，因为通过阻障层312的电阻为无穷大。但是，在纳米尺度，隧道电流可以在该结构中流动。该阻障层可以通过例如在其中一个铁磁性层上淀积1-2nm厚的Al或Mg膜来制造。然后，对该膜进行氧化后，就可以得到Al2O3或MgO绝缘层。各种氧化技术都是可用的，例如等离子体氧化、热氧化、氧气辉光放电、或直接淀积Al2O3。外延生长阻障层也可以结合到本发明中。例如，通过分子束外延附生可以精确制得MgO阻障层，该阻障层的厚度大约为0.8nm。在制作阻障层时必须非常小心，以避免针孔或其他杂质的产生，因为它们可能会起到将两个铁磁层310和314电耦合或磁耦合的作用。
在一个示例性的实施例中，与阻障层312的两面结合的两个铁磁层310和314彼此不能磁耦合，并且被设计成显示出类似于自旋阀的切换行为。两个铁磁层可以被设计成具有不同的矫顽力。例如，示出的该钉扎层314比自由层310厚，以表示具有较大的矫顽力。此外，该钉扎层314可以通过MnFe，或通过例如Co/Ru/Co层进行交换偏置。因此，在这种情况下，该钉扎层314变成了多层的磁性层，其具有可磁化参考层和钉扎层。因为该读取序列涉及垂直通过每一层的平面的电流，该交换偏置层(钉扎层)必须是电导体。就像另一个例子，该磁性层可以是NeFe合金。
在一个实施例中，该读取线308和316各直接与该MTJ单元302相耦合。或者，绝缘层沉积在该读取线308和316与该MTJ单元302之间。在这种情况下，该读取线308和316与该MTJ单元302之间的电连接通过每个绝缘层中的通道而维持。
3.胞的制作
下面描述MTJ胞实施例的具体制作步骤。从硅衬底(未示出)开始，第二写入线320被沉积在该衬底上。在第二绝缘体318沉积在该第二写入线320上之后，沉积第二读取线316。MTJ 302或者直接生长在该第二读取线316上，或者生长在绝缘体(未示出)上，该绝缘体通过一通道提供该第二读取线316和该MTJ 302之间的互连接。第一读取线308或者直接沉积在该MTJ 302上，或者沉积在绝缘体(未示出)上，该绝缘体通过一通道将第一读取导体316和该MTJ 302互连接。第一写入线304沉积在第一绝缘体306上，第一绝缘体306处于第一读取线308之上。这些写入和读取线304、308、316和320可以被布置成矩阵的行和列，在该矩阵中制作有接触点，以便对用于控制这些线中的电流的晶体管(未示出)进行访问。
4.MTJ阵列
图4a是按照示例性的实施例布置的MTJ胞阵列的示意图。一个MTJ胞阵列，例如对于磁随机访问存储器(MRAM)应用，可以由大量的MTJ胞构造成。为简化起见，图4a只示出了四个MTJ单元402、404、406和408的阵列。图示的阵列具有两行和两列。本领域熟练的技术人员可以很容易地认识到，可以通过增加行和/或列的数目来增加MTJ单元的数量。图示的有两条行读取线410和412-每行一个。一个行读取线被附加到对应行中的每一个MTJ单元。于是，例如，第一行读取线410被附加到MTJ单元402和406，而第二行读取线412被附加到MTJ单元404和408。示出了两列读取线414和416-每列一个。每个列读取线被附加到其列中的每个MTJ单元。因此，在这种布置中，列读取线414和416垂直对准行读取线410和412。作为例子，请具体观察读取线410和414：行读取线410和列读取线414之间的电压差会引起流过MTJ单元402的电流。这样，MTJ单元402的电阻率可以被确定，从而可以确定它的逻辑状态。在一个实施例中，第一开关与行读取线410耦合，以及第二开关与列读取线414耦合。当第一开关和第二开关同时处于闭合状态时，读取电流流经MTJ单元402，用于确定MTJ单元402的逻辑状态。
图4a中还示出了两组写入线。两条列写入线418和420被布置在两条行读取线410和412附近。该列读取线418和420与行读取线410和412以及与该MTJ单元均绝缘。两条行写入线422和424也在图中示出，并且被布置在列读取线414和416附近。行写入线422和424与列读取线414和416以及与该MTJ单元均绝缘。作为例子，请具体观察写入线418和422：流经列写入线418的第一电流和流经行写入线422的第二电流产生作用在MTJ单元402上的组合磁场。如果该组合磁场的强度足够大，该MTJ单元402的自由层的磁化方向就可以被反转。
在图4a中，沉积在MTJ单元上的写入线被布置成与沉积在该MTJ单元上的读取线相互垂直。类似地，沉积在该MTJ单元下的写入线被布置成与沉积在该MTJ单元下的读取线相互垂直。图4b中示出了另一种布置。在图4b中，写入线与其对应的读取线平行布置。例如，写入线418和420沉积在MTJ单元402-408上，且平行于同样沉积在MTJ单元402-408上的读取线410和412而布置。
5.MTJ阵列和控制电路
图5是根据本发明的一个实施例中的一种应用在存储器件中的MTJ阵列的框图。单元502-518代表图1-2中所示的MTJ单元。这些MTJ单元以一组行和列的形式而被布置。例如，MTJ单元502、504和506被布置在同一行中，而MTJ单元502、608和514被布置在同一列中。在该实施例中，仅有9个MTJ单元以一组三行和三列的形式被示出。该有限的组仅起示例作用。在实际中，可以使用比这大得多的阵列。
在该阵列的每一行中均有两条相关联的线：一读取线和一写入线。行读取线520、522和524被附加到它们相应行中的每一个MTJ单元的第一面。例如，行读取线520被附加到每个MTJ单元502、504和506的第一面。行写入线532、534和536被布置在它们相应行中的每一个MTJ单元附近。例如，行写入线532被布置在MTJ单元502、504和506附近，以使流经行写入线532的电流将产生作用在MTJ单元502、504和506上的磁场。该行写入线并不与该MTJ单元电耦合。行控制电路546和548示出在该行的末端。行控制电路产生流经该行中的线的电流。
在该阵列的每一列中均有两条相关联的线：一读取线和一写入线。列读取线526、528和530被附加到它们相应列中的每一个MTJ单元的第二面。例如，列读取线526被附加到MTJ单元502、508和514的第二面。列写入线538、540和542被布置在它们相应列中的每一个MTJ附近。例如，列写入线538被布置在MTJ单元502、508和514附近，以使流经列写入线538的电流将产生作用在MTJ单元502、508和514上的磁场。该列写入线并不与该MTJ单元电耦合。列控制电路550和552被示出在列的末端。列控制电路550和552产生流经该行中的线的电流。
在一个实施例中，控制电路还包括传感器，它用来确定选则的MTJ单元的逻辑状态。该传感器例如可以是用于测量流经该选则的MTJ单元的电流的安培表，或者是用于测量选择的MTJ单元两端的电压的伏特表。更为普遍的情况是，控制电路具有读和写的功能。
在一个实施例中，该控制电路提供有多个与一行各相关联的行访问门，并且各被配置成能在相应的行读取线和行写入线之间进行切换。例如，第一行访问门可以被配置成在行读取线520和行写入线532之间进行切换。每一个行访问门都与给该行提供电流的行电流源相耦合。类似地，该控制电路也提供有多个与列各相关联的列访问门，并且各被配置成能在相应的列读取线和列写入线之间进行切换。例如，第一列访问门可以被配置成在列读取线526和列写入线538之间进行切换。每个列访问门也都与列电流源相耦合。这样，例如在一个MTJ单元502的写入序列中，切换该第一行访问门，以使该行访问门将行电流源与行写入线532互连，以及切换该第一列访问门，以使该第一列访问门将列电流源与列写入线538互连。
另一个实施例在控制电路546处提供行电流源，以及在控制电路548处提供行漏电(row drain)。第一行开关与该行电流源相耦合，用于选择一个所选则的行和一个所选则的行的选则的行线，以向该选则的行线输送电流。用来选则所选则的线的第二行开关与行漏电相耦合。
同样地，列电流源定位于控制电路550处，以及列漏电定位于控制电路552处。第一列开关与列电流源相耦合，用于选择一个所选则的列和所选则的列的选则的列线，以便向该选则的列线输送电流。用来选则所选则的列线的第二列开关与列漏电相耦合。此外，该实施例还提供一个传感器，用于确定该选则的MTJ胞的逻辑状态。该传感器例如可以是安培表或伏特表。
这样，在该实施例中，选择的MTJ胞(比如MTJ单元502)的读取序列可以通过利用第一行开关选择行读取线520以及利用第二列开关选择列读取线526来执行。电流沿着读取弧(read arc)从行电流源流到列漏电。该读取弧也经过所选择的MTJ胞502。通过检测电流或电压降，该器件可以确定所选择的MTJ单元的逻辑状态。
类似地，该选择的MTJ胞502的写入序列可以通过如下方式完成：同时利用该第一行开关和该第二行开关来选择行写入线532。此外，该列写入线538可以同时利用该第一列开关和该第二列开关来选择。电流同时流经该选择的写入线并产生指向该选择的MTJ胞502的组合磁场。如果该组合磁场足够大，该选择的MTJ胞的磁化方向就会反转-这就切换了该选择的MTJ胞502的逻辑状态。
尽管图5的MTJ单元的形状是正方形的，但是应该认识到，这些单元可以形成为许多形状，包括长方形或椭圆形。在一个优选实施例中，MTJ单元被形成为具有长轴(易轴)和短轴(难轴)。磁化方向一般是沿着MTJ的单元长轴的方向。
在另一个实施例中，在每一个控制电路546-552中均使用多个开关。这样，比如，电流可以在从行电流源到行读取线520的路径中流经两个和多个开关。例如，第一开关可以选择所选择的行，而第二开关或者选择读取线或者选择写入线。在一个实施例中，开关都具有没有选择任何线的打开位置。
本领域熟练的技术人员可以认识到，每个MTJ胞都可以代表被布置成具有作为冗余的互补逻辑状态的一对MTJ单元(互补MTJ单元)。在写入模式中，该互补MTJ单元可以被布置成以使同样的写入线被用来切换该互补MTJ单元的相应的逻辑状态。在另一个实施例中，行写入线同时通过该互补的MTJ单元附近，同时单个列写入线不通过该互补的MTJ单元附近。此外，可以给每个胞提供闩锁电路(例如触发器)，以存储该MTJ单元的逻辑值。
6.结论
以上描述了多种实施方式。更一般地来说，本领域熟练的技术人员将理解，在不偏离由权利要求限定的本发明的真正范围和精神的前提下，可以对这些实施方式进行更改或修改。尽管在这些实施例中，各单元是以行和列的形式排列的，但是这些是任意确定的，并且可以变换而不改变性能。

Claims (9)

1.一种磁阻存储胞，其包括：
具有第一面和第二面的磁隧道结单元；
与所述第一面相耦合的第一读取线；
通过第一绝缘体与所述第一读取线相分开的第一写入线；
与所述第二面相耦合的第二读取线；以及
通过第二绝缘体与所述第二读取线相分开的第二写入线。
2.根据权利要求1所述的磁阻存储胞，其中所述磁隧道结单元包括夹在磁性自由层和磁性钉扎层之间的阻障层。
3.根据权利要求2所述的存储胞，其中所述磁性钉扎层包括：
可磁化参考层；以及
用于钉扎所述可磁化参考层的磁化方向的反铁磁层，其中所述可磁化参考层的磁化方向实质上保持固定。
4.根据权利要求1所述的存储胞，
其中所述第一写入线与所述第二写入线垂直，以及
其中所述第一读取线与所述第一写入线平行，以及
其中所述第二读取线与所述第二写入线平行。
5.根据权利要求1所述的存储胞，
其中所述第一写入线与所述第二写入线垂直，以及
其中所述第一读取线与所述第二写入线平行，以及
其中所述第二读取线与所述第一写入线平行。
6.根据权利要求1所述的存储胞，还包括：
接地；以及
耦合在所述第二读取线和所述接地之间的开关。
7根据权利要求1所述的存储胞，还包括：
与所述第一读取线耦合的第一开关；以及
与所述第二读取线耦合的第二开关，由此当所述第一开关和所述第二开关都闭合时读取电流流经所述胞。
8.根据权利要求7所述的存储胞，还包括测量所述读取电流的安培表。
9.根据权利要求7所述的存储胞，还包括用于测量所述磁隧道结单元两端的电压的伏特表。
CNA2005800070094A 2004-01-10 2005-01-10 用于磁隧道结的独立写入和读取访问构造 Pending CN1930628A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/754,880 US7366009B2 (en) 2004-01-10 2004-01-10 Separate write and read access architecture for a magnetic tunnel junction
US10/754,880 2004-01-10

Publications (1)

Publication Number Publication Date
CN1930628A true CN1930628A (zh) 2007-03-14

Family

ID=34739461

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800070094A Pending CN1930628A (zh) 2004-01-10 2005-01-10 用于磁隧道结的独立写入和读取访问构造

Country Status (5)

Country Link
US (2) US7366009B2 (zh)
EP (1) EP1702336A2 (zh)
JP (1) JP2007518216A (zh)
CN (1) CN1930628A (zh)
WO (1) WO2005096313A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102054524A (zh) * 2009-10-27 2011-05-11 索尼公司 信息存储元件及其驱动方法
CN101925960B (zh) * 2007-12-19 2014-10-01 高通股份有限公司 具有单独读取和写入路径的磁性隧道结装置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4863151B2 (ja) * 2003-06-23 2012-01-25 日本電気株式会社 磁気ランダム・アクセス・メモリとその製造方法
US7366009B2 (en) * 2004-01-10 2008-04-29 Honeywell International Inc. Separate write and read access architecture for a magnetic tunnel junction
US7071009B2 (en) * 2004-04-01 2006-07-04 Headway Technologies, Inc. MRAM arrays with reduced bit line resistance and method to make the same
JP4868198B2 (ja) * 2004-08-19 2012-02-01 日本電気株式会社 磁性メモリ
EP1630881B1 (en) * 2004-08-31 2011-11-16 STMicroelectronics Srl Hosting structure of nanometric elements and corresponding manufacturing method
EP1630882B1 (en) * 2004-08-31 2012-05-02 STMicroelectronics S.r.l. Nanometric structure and corresponding manufacturing method
TWI261912B (en) * 2004-12-01 2006-09-11 Ind Tech Res Inst Magnetic random access memory with reference magnetic resistance and reading method thereof
JP4373938B2 (ja) * 2005-02-17 2009-11-25 株式会社東芝 磁気ランダムアクセスメモリ
US8000127B2 (en) * 2009-08-12 2011-08-16 Nantero, Inc. Method for resetting a resistive change memory element
US7835116B2 (en) * 2005-09-09 2010-11-16 Seagate Technology Llc Magnetoresistive stack with enhanced pinned layer
US20090046502A1 (en) * 2007-08-16 2009-02-19 Northern Lights Semiconductor Corp. Metal Magnetic Memory Cell
US8659852B2 (en) * 2008-04-21 2014-02-25 Seagate Technology Llc Write-once magentic junction memory array
US9263126B1 (en) 2010-09-01 2016-02-16 Nantero Inc. Method for dynamically accessing and programming resistive change element arrays
US7881098B2 (en) * 2008-08-26 2011-02-01 Seagate Technology Llc Memory with separate read and write paths
US7898844B2 (en) * 2008-10-31 2011-03-01 Seagate Technology, Llc Magnetic tunnel junction and memristor apparatus
US8553449B2 (en) 2009-01-09 2013-10-08 Micron Technology, Inc. STT-MRAM cell structures
JP6200471B2 (ja) * 2015-09-14 2017-09-20 株式会社東芝 磁気メモリ
US10224368B2 (en) 2017-06-30 2019-03-05 Qualcomm Incorporated Voltage-switched magneto-resistive random access memory (MRAM) employing separate read operation circuit paths from a shared spin torque write operation circuit path
US10788547B2 (en) 2019-01-17 2020-09-29 Sandisk Technologies Llc Voltage-controlled interlayer exchange coupling magnetoresistive memory device and method of operating thereof
US11049538B2 (en) 2019-01-17 2021-06-29 Western Digital Technologies, Inc. Voltage-controlled interlayer exchange coupling magnetoresistive memory device and method of operating thereof
US11205015B2 (en) * 2019-02-28 2021-12-21 International Business Machines Corporation Magnetic tunnel junction (MTJ) for multi-key encryption

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3429972B2 (ja) * 1997-03-28 2003-07-28 株式会社日立製作所 磁気記録媒体およびそれを用いた磁気記憶装置
US6177175B1 (en) * 1997-10-16 2001-01-23 Canon Kabushiki Kaisha Magneto-optical medium utilizing domain wall displacement
US6052263A (en) * 1998-08-21 2000-04-18 International Business Machines Corporation Low moment/high coercivity pinned layer for magnetic tunnel junction sensors
US6391483B1 (en) 1999-03-30 2002-05-21 Carnegie Mellon University Magnetic device and method of forming same
JP4050446B2 (ja) 2000-06-30 2008-02-20 株式会社東芝 固体磁気メモリ
US6730949B2 (en) * 2001-03-22 2004-05-04 Kabushiki Kaisha Toshiba Magnetoresistance effect device
DE10118197C2 (de) 2001-04-11 2003-04-03 Infineon Technologies Ag Integrierte magnetoresistive Halbleiterspeicheranordnung und Verfahren zum Beschreiben derselben
KR100954970B1 (ko) * 2001-10-12 2010-04-29 소니 주식회사 자기 저항 효과 소자, 자기 메모리 소자, 자기 메모리 장치 및 이들의 제조 방법
US6498747B1 (en) 2002-02-08 2002-12-24 Infineon Technologies Ag Magnetoresistive random access memory (MRAM) cross-point array with reduced parasitic effects
TW594727B (en) 2002-02-22 2004-06-21 Toshiba Corp Magnetic random access memory
JP2004005763A (ja) * 2002-04-10 2004-01-08 Tdk Corp 薄膜磁気ヘッドおよびその製造方法ならびに磁気ディスク装置
US6927073B2 (en) * 2002-05-16 2005-08-09 Nova Research, Inc. Methods of fabricating magnetoresistive memory devices
US6781910B2 (en) * 2002-05-17 2004-08-24 Hewlett-Packard Development Company, L.P. Small area magnetic memory devices
US6885582B2 (en) * 2003-06-12 2005-04-26 Hewlett-Packard Development Company, L.P. Magnetic memory storage device
US6901005B2 (en) * 2003-08-27 2005-05-31 Hewlett-Packard Development Company, L.P. Method and system reading magnetic memory
US7027320B2 (en) * 2003-10-21 2006-04-11 Hewlett-Packard Development Company, L.P. Soft-reference magnetic memory digitized device and method of operation
US20050102720A1 (en) * 2003-10-24 2005-05-12 Heon Lee Magnetic tunnel junction device with etch stop layer and dual-damascene conductor
US7366009B2 (en) 2004-01-10 2008-04-29 Honeywell International Inc. Separate write and read access architecture for a magnetic tunnel junction
US6980466B2 (en) * 2004-01-15 2005-12-27 Hewlett-Packard Development Company, L.P. Soft-reference four conductor magnetic memory storage device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101925960B (zh) * 2007-12-19 2014-10-01 高通股份有限公司 具有单独读取和写入路径的磁性隧道结装置
CN103280235B (zh) * 2007-12-19 2016-12-28 高通股份有限公司 具有单独读取和写入路径的磁性隧道结装置
CN102054524A (zh) * 2009-10-27 2011-05-11 索尼公司 信息存储元件及其驱动方法
CN102054524B (zh) * 2009-10-27 2014-03-12 索尼公司 信息存储元件及其驱动方法

Also Published As

Publication number Publication date
US20050152180A1 (en) 2005-07-14
JP2007518216A (ja) 2007-07-05
US7366009B2 (en) 2008-04-29
US7359235B2 (en) 2008-04-15
WO2005096313A2 (en) 2005-10-13
US20070291530A1 (en) 2007-12-20
EP1702336A2 (en) 2006-09-20
WO2005096313A3 (en) 2005-12-29

Similar Documents

Publication Publication Date Title
CN1930628A (zh) 用于磁隧道结的独立写入和读取访问构造
US6593608B1 (en) Magneto resistive storage device having double tunnel junction
US6590806B1 (en) Multibit magnetic memory element
US6911710B2 (en) Multi-bit magnetic memory cells
US7626857B2 (en) Current induced magnetoresistance device
US20060152973A1 (en) Multi-sensing level MRAM structure with different magneto-resistance ratios
US8659939B2 (en) Spin-torque memory with unidirectional write scheme
US7656700B2 (en) Magnetoresistive sensor memory with multiferroic material
US7957179B2 (en) Magnetic shielding in magnetic multilayer structures
KR20050095914A (ko) 자기 저항 메모리 셀, 자기 저항 메모리 셀의 매트릭스,자기 저항 메모리 셀의 매트릭스에 값을 기록하는 방법 및자기 저항 메모리 셀 제조 방법
US7589994B2 (en) Methods of writing data to magnetic random access memory devices with bit line and/or digit line magnetic layers
US7095648B2 (en) Magnetoresistive memory cell array and MRAM memory comprising such array
CN1516187A (zh) 电阻交叉点阵列中多比特存储单元的读操作
CN1455463A (zh) 具有磁场衰减层的磁控电阻存储器件
US7023724B2 (en) Pseudo tunnel junction
CN1276435C (zh) 磁随机存取存储器及其制造方法
JP2003188359A (ja) 磁気的に軟らかい合成フェリ磁性体基準層を含む磁気抵抗素子
CN113451355B (zh) 基于自旋轨道矩的磁性存储器件
US10388853B2 (en) Magnetic memory having a pinning synthetic antiferromagnetic structure (SAF) with cobalt over platinum (Pt/Co) bilayers
JP2004235641A (ja) 磁気メモリセル
US20100074003A1 (en) Single conductor magnetoresistance random access memory cell
US20050152181A1 (en) Tunneling anisotropic magnetoresistive device and method of operation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication