JP4373938B2 - 磁気ランダムアクセスメモリ - Google Patents

磁気ランダムアクセスメモリ Download PDF

Info

Publication number
JP4373938B2
JP4373938B2 JP2005040891A JP2005040891A JP4373938B2 JP 4373938 B2 JP4373938 B2 JP 4373938B2 JP 2005040891 A JP2005040891 A JP 2005040891A JP 2005040891 A JP2005040891 A JP 2005040891A JP 4373938 B2 JP4373938 B2 JP 4373938B2
Authority
JP
Japan
Prior art keywords
layer
mtj element
random access
access memory
magnetic random
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005040891A
Other languages
English (en)
Other versions
JP2006228968A (ja
Inventor
嘉晃 福住
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005040891A priority Critical patent/JP4373938B2/ja
Priority to US11/224,094 priority patent/US7468541B2/en
Publication of JP2006228968A publication Critical patent/JP2006228968A/ja
Application granted granted Critical
Publication of JP4373938B2 publication Critical patent/JP4373938B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices

Description

本発明は、磁気抵抗素子を有する磁気ランダムアクセスメモリに関する。
近年、半導体メモリの一種として、トンネル磁気抵抗(TMR:Tunnel Magneto-resistance)効果を利用した磁気ランダムアクセスメモリ(MRAM:Magnetic Random Access Memory)が提案されている。
磁気ランダムアクセスメモリのメモリセルには、固定層と記録層とこれら固定層及び記録層に挟まれたトンネルバリア層とを有するMTJ(Magnetic Tunnel Junction)素子が備えられている。このMTJ素子の検討を進めた結果、MTJ素子の平面形状を、容易軸方向及び困難軸方向の両方に太くする、すなわち十字形状にすることで、アステロイド特性を向上できることが分かってきた。
しかしながら、実際に、十字形状のMTJ素子を量産性のあるプロセスで形成することは難しい。例えば、容易軸方向(MTJ素子の長軸方向)に延在するマスクM1と困難軸方向(MTJ素子の短軸方向)に延在するマスクM2との2枚のマスクM1,M2を用いて、2ステップでMTJ素子を加工することも考えられる。しかし、2枚のマスクM1,M2による形状を単に重ね合わせると、困難軸方向の合わせずれに対するマージンが小さく、所望のアステロイド特性を得られない。
本発明は、いわゆる十字形状の磁気記録素子において、短軸方向に突出する部分の合わせずれを抑制し、アステロイド特性の向上を図ることが可能な磁気ランダムアクセスメモリを提供する。
本発明は、前記課題を解決するために以下に示す手段を用いている。
本発明の一視点による磁気ランダムアクセスメモリは、磁化の方向が固定された固定層と、磁化の方向が変化する記録層と、前記固定層及び前記記録層間に設けられた非磁性層とを有し、前記記録層は磁化容易軸方向に延在する第1の延在部とこの第1の延在部の両側面から突出する第1及び第2の突出部とを備えた磁気記録素子と、前記第1の延在部上に配置され、前記第1の延在部の加工のために用いられるマスク層と、前記マスク層の両側面にそれぞれ形成され、前記第1及び第2の突出部上にそれぞれ配置され、前記第1及び第2の突出部の加工のために用いられる第1及び第2の側壁層とを具備する。
本発明によれば、いわゆる十字形状の磁気記録素子において、短軸方向に突出する部分の合わせずれを抑制し、アステロイド特性の向上を図ることが可能な磁気ランダムアクセスメモリを提供できる。
本発明の実施の形態を以下に図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
[第1の実施形態]
第1の実施形態は、磁気記録素子であるMTJ(Magnetic Tunnel Junction)素子がいわゆる十字形状であって、MTJ素子の長軸方向に沿った2本の平行な側壁層を用いて、
短軸方向に突出する突出部分を自己整合的に形成するものである。
図1(a)及び(b)は、本発明の第1の実施形態に係る磁気ランダムアクセスメモリの平面図及び断面図を示す。図2は、本発明の第1の実施形態に係る磁気ランダムアクセスメモリの斜視図を示す。図3は、本発明の第1の実施形態に係る十字形状の記録層の平面図を示す。以下に、第1の実施形態に係る磁気ランダムアクセスメモリについて説明する。
図1(a)及び(b)、図2、図3に示すように、MTJ素子10は、磁化の方向が固定された固定層(ピン層)11と、磁化の方向が反転する記録層(フリー層)13と、固定層11及び記録層13に挟まれた非磁性層(例えばトンネルバリア層)12とを有する。このMTJ素子10上には拡散防止膜14が設けられ、この拡散防止膜14上にはストッパー膜15が設けられている。さらに、ストッパー膜15上に絶縁性のマスク層16が設けられ、このマスク層16のY方向における側面に絶縁性の一対の側壁層17a,17bが設けられている。
記録層13は、いわゆる十字型の平面形状となっている。この十字型の平面形状は、X方向に延在する延在部13aと、この延在部13aのY方向(例えばX方向に対して垂直な方向)における側面からY方向に突出する突出部13b,13cとで構成されている。ここで、延在部13aの延在方向が長軸方向となるため、X方向が磁化容易軸方向となり、突出部13b,13cの突出方向が短軸方向となるため、Y方向が磁化困難軸方向となる。
延在部13aの中心軸(Y方向における幅の中心を通る軸)Lから突出部13bのY方向の端面までの距離P1と、延在部13aの中心軸Lから突出部13cのY方向の端面までの距離P2とは、ほぼ同じである。つまり、MTJ素子10の困難軸方向の突出部13b,13cの合わせずれが抑制できている。
固定層11は、長方形の平面形状となっている。この固定層11の平面形状は、記録層13の平面形状よりも大きい。
マスク層16は、延在部13aの上方に配置されている。このマスク層16の平面形状は、延在部13aの平面形状とほぼ同じになっている。マスク層16及び延在部13aの平面形状は、例えばX方向が長軸方向となる楕円である。
側壁層17a,17bは、突出部13b,13cの上方に配置されている。この側壁層17a,17bの平面形状は、突出部13b,13cの平面形状とほぼ同じになっている。側壁層17a,17b及び突出部13b,13cの平面形状は、例えばX方向が長軸方向となる長方形である。
側壁層17a,17bは、マスク層16のY方向における側面の一部にそれぞれ設けられ、マスク層16を挟んで対向している。側壁層17aのY方向の長さS1は、側壁層17bのY方向の長さS2とほぼ同じである。
拡散防止膜14及びストッパー膜15の平面形状は、記録層13と同じいわゆる十字形状となっている。また、MTJ素子10の非磁性層12の平面形状は、固定層11と同じ長方形となっている。
上部配線28は、MTJ素子10に上方に配置されており、MTJ素子10と電気的に接続されている。つまり、上部配線28にビア19が接続され、このビア19がマスク層16を貫通し、ストッパー膜15及び拡散防止膜14を介して、MTJ素子10に接続されている。また、ビア19の一部が側壁層17a上に乗り上げていてもよい。
尚、MTJ素子10の固定層11の下には、固定層11の磁化向きを固定するための反強磁性層を設けてもよい。
上記のような磁気ランダムアクセスメモリにおいて、各構成要素は、例えば以下のような材料で形成されている。
固定層11及び記録層13の材料には、次のような強磁性材料が用いられる。例えば、Fe,Co,Ni、それらの積層膜、又はそれらの合金、スピン分極率の大きいマグネタイト、CrO,RXMnO3−Y(R;希土類、X;Ca,Ba,Sr)などの酸化物の他、NiMnSb,PtMnSbなどのホイスラー合金などを用いることが好ましい。また、これら磁性体には、強磁性を失わないかぎり、Ag,Cu,Au,Al,Mg,Si,Bi,Ta,B,C,O,N,Pd,Pt,Zr,Ir,W,Mo,Nbなどの非磁性元素が多少含まれていてもよい。
非磁性層12の材料には、例えば、Al,SiO,MgO,AlN,Bi,MgF,CaF,SrTiO,AlLaOなどの様々な誘電体を使用することができる。これらの誘電体には、酸素、窒素、フッ素欠損が存在していてもかまわない。
拡散防止膜14は、記録層13及びマスク層16間の拡散を防止するために設けられた層であり、例えば、Ru,アルミナ,窒化物(ZrN,TiN,TaN)等で形成されている。
ストッパー膜15は、ビア19の開口時のエッチングストッパーの役目を果たすために設けられた膜であり、例えば、TiN等で形成されている。
マスク層16は、例えば、SiN膜,SiO膜等で形成されている。
側壁層17a,17bは、マスク層16とエッチングの選択比がとれる材料で形成することが望ましく、すなわち、マスク層16と異なる材料で形成するとよい。また、側壁層17a,17bは、MTJ素子10の周囲を埋め込む層間絶縁膜とエッチングの選択比がとれる材料で形成することが望ましく、すなわち、層間絶縁膜と異なる材料で形成するとよい。側壁層17a,17bは、例えば、SiN,SiO,AlO等からなる。
MTJ素子10の周囲の層間絶縁膜の材料としては、例えば、SiO膜、SiN膜等があげられる。
図4乃至図9は、本発明の第1の実施形態に係る磁気ランダムアクセスメモリの製造工程の断面図を示す。以下に、第1の実施形態に係る磁気ランダムアクセスメモリの製造方法について説明する。
まず、図4に示すように、固定層11、非磁性層12、記録層13、拡散防止膜14、ストッパー膜15及びマスク層16が順に堆積される。次に、リソグラフィ及びRIE(Reactive Ion Etching)法を用いて、マスク層16が第1の形状に加工される。この第1の形状は、例えば、MTJ素子10の磁化容易軸方向となるX方向を長軸とする楕円形状である。
次に、図5に示すように、例えばSiN膜からなる側壁層17が堆積される。その後、例えばRIE法を用いて、側壁層17がエッチングされる。これにより、マスク層16の側面全体に側壁層17が残る。
次に、図6に示すように、リソグラフィを用いて、第2の形状のフォトレジスト18が形成される。この第2の形状は、例えば、X方向に直交するY方向が長軸方向となる長方形や楕円等である。
次に、図7に示すように、フォトレジスト18をマスクとして、このフォトレジスト18から露出した部分の側壁層17が除去される。これにより、マスク層16のY方向における側面の一部に、一対の側壁層17a,17bが形成される。その後、フォトレジスト18が剥離される。
次に、図8に示すように、側壁層17a,17b及びマスク層16を用いて、記録層13、拡散防止膜14及びストッパー膜15が例えばRIEでエッチングされる。これにより、いわゆる十字型の記録層13の突出部が自己整合的に形成される。
次に、図9に示すように、固定層11及び非磁性層12が例えばRIEでエッチングされ、所定の形状に加工される。
次に、図2に示すように、層間絶縁膜(図示せず)が堆積され、この層間絶縁膜の上面が平坦化される。次に、RIEによってマスク層16が選択的に除去され、導電材が埋め込まれる。これにより、MTJ素子10に電気的に接続するビア19が形成される。最後に、ビア19に接続する上部配線28が形成される。尚、ビア19及び上部配線28は、デュアルダマシンプロセスを用いて形成してもよい。
上記第1の実施形態によれば、MTJ素子10上にマスク層16を形成し、このマスク層16の側面に一対の側壁層17a,17bを形成した後、マスク層16及び側壁層17a,17bを用いてMTJ素子10の加工を行うことで、いわゆる十字形状のMTJ素子10を形成している。このため、突出部13b,13cは、側壁層17a,17bによって、延在部13aに対して自己整合的に形成することができる。従って、短軸方向(困難軸方向)に突出する突出部13b,13cの合わせずれが抑制でき、アステロイド特性の向上を図ることができる。このように、第1の実施形態により、比較的短い工程で、誤書き込み耐性の高い、十字型のMTJ素子10の作成が実現できる。
また、MTJ素子10と上部配線28とを接続するビア19を形成するにあたり、側壁層17a,17bが存在することで、ビア19を開口するためのRIE時に、側壁層17a,17bを超えてMTJ素子10の側面の層間絶縁膜がエッチングされることを防止できる。従って、MTJ素子10とビア19との合わせ余裕の小さい短軸方向(磁化困難軸方向)のリソグラフィの合わせずれを側壁層17a,17bで抑制することができるため、MTJ素子10のショートによる歩留まりを大幅に改善することができる。
[第2の実施形態]
第2の実施形態は、MTJ素子と上部配線との接続にビアを用いずに、導電性のマスク層を上部配線に直接接続する例である。
図10は、本発明の第2の実施形態に係る磁気ランダムアクセスメモリの断面図を示す。以下に、第2の実施形態に係る磁気ランダムアクセスメモリについて説明する。
図10に示すように、第2の実施形態において、上記第1の実施形態と異なる点は、MTJ素子10と上部配線28との接続にビアを用いていない点である。従って、マスク層16を導電性の材料で形成し、このマスク層16に上部配線28を直接接続することで、上部配線28とMTJ素子10とを電気的に接続している。つまり、マスク層16がビアの役目を有している。この導電性のマスク層16の材料としては、例えば、Al,Cu等があげられる。
上記第2の実施形態によれば、第1の実施形態と同様の効果を得ることができる。さらに、第2の実施形態では、ビアを用いないため、ビア形成工程を省略できるという利点がある。
[第3の実施形態]
第3の実施形態は、第2の実施形態と同様にビアを用いずに上部配線とMTJ素子とを接続するものであり、導電性の側壁層を上部配線に直接接続する例である。
図11は、本発明の第3の実施形態に係る磁気ランダムアクセスメモリの断面図を示す。以下に、第3の実施形態に係る磁気ランダムアクセスメモリについて説明する。
図11に示すように、第3の実施形態において、上記第2の実施形態と異なる点は、マスク層16は絶縁性の材料で形成し、側壁層17a,17bは導電性の材料で形成し、この側壁層17a,17bを上部配線28と直接接続している点である。この導電性の側壁層17a,17bの材料としては、例えば、Al,Cu,W,Ta等の非磁性金属があげられる。
上記第3の実施形態によれば、ビアを用いないため、上記第2の実施形態と同様の効果を得ることができる。
さらに、第3の実施形態では、側壁層17a,17bに導電性の材料を用いることで、マスク層16を絶縁性の材料で形成することができる。従って、マスク層16に、RIEで形状の制御をすることが比較的困難なメタルを用いずに済むため、厚いマスク層16の形状が制御し易くなる。
[第4の実施形態]
第4の実施形態は、第2の実施形態と同様にビアを用いずに上部配線とMTJ素子とを接続するものであり、磁性体からなる側壁層と上部配線の周囲に設けたヨーク層とを直接接続する例である。
図12は、本発明の第4の実施形態に係る磁気ランダムアクセスメモリの断面図を示す。以下に、第4の実施形態に係る磁気ランダムアクセスメモリについて説明する。
図12に示すように、第4の実施形態において、上記第1の実施形態と異なる点は、上部配線28の上面及び側面に磁性体からなるヨーク層20を設け、このヨーク層20と磁性体からなる側壁層17a,17bとを直接接続する点である。これにより、上部配線28とMTJ素子10とは、ヨーク層20、側壁層17a,17b及びストッパー膜15及び拡散防止膜14を介して電気的に接続される。ヨーク層20及び側壁層17a,17bの磁性材料としては、上述する記録層13や固定層11と同様の材料を用い、必要に応じてTa,Ti等の非磁性元素を含むバリアメタルと積層してもよい。尚、マスク層16は絶縁性の材料からなるが、導電性の材料で形成することも可能である。
上記第4の実施形態によれば、ビアを用いないため、上記第2の実施形態と同様の効果を得ることができる。
さらに、上部配線28の周囲にヨーク層20を設け、このヨーク層20と側壁層17a,17bとが接している。このため、書き込み動作時、上部配線28に書き込み電流を流して磁場を発生させた場合、この磁場が紙面の縦方向に閉じるため、MTJ素子10の付近に磁場を閉じ込めることができる。従って、磁場をMTJ素子10により強く与えることが可能となるため、書き込みマージンを広げることができ、さらに書き込み電流を低減することができる。
[第5の実施形態]
第5の実施形態は、MTJ素子の記録層の平面形状の例を説明する。尚、本実施形態の記録層の平面形状は、他の実施形態に適用することが可能である。
図13(a)乃至(d)は、本発明の第5の実施形態に係る記録層の平面図を示す。記録層の平面形状は、図1(a)に示す形状に限定されず、例えば以下のように種々変更することが可能である。
図13(a)乃至(d)に示すように、記録層13は、いわゆる十字型の平面形状となっている。この十字形状は、X方向(磁化容易軸方向)に延在する延在部13aと、この延在部13aのY方向(磁化困難軸方向)における側面からY方向に突出する突出部13b,13cとで構成されている。
ここで、図13(a)に示すように、突出部13b,13cのコーナーは、角張っていることに限定されず、丸まっていてもよい。すなわち、2つの楕円が交差するような形状となっていてもよい。
また、図13(b)及び(c)に示すように、突出部13b,13cは延在部13aの側面からY方向よりも傾いて突出してもよい。すなわち、楕円と平行四辺形とが交差するような形状になっていてもよい。
また、図13(d)に示すように、X方向に延在する延在部13aは角が丸まった平行四辺形のような形状とし、この延在部13aのY方向(磁化困難軸方向)における側面からY方向に突出する突出部13b,13cを延在部13aの側面部に自己整合的に形成してもよい。
上記第5の実施形態に係る記録層13の平面形状でも、上記第1の実施形態と同様の効果を得ることができる。
[第6の実施形態]
第6の実施形態は、MTJ素子の固定層の形状の例を説明する。尚、本実施形態の固定層の形状は、他の実施形態に適用することが可能である。
図14(a)、(b)及び図15(a)、(b)は、本発明の第6の実施形態に係る固定層の平面図及び斜視図を示す。固定層の形状は、上記第1乃至第4の実施形態の形状に限定されず、例えば以下のように種々変更することが可能である。
図14(a)、(b)に示すように、固定層11は、記録層13と同じ平面形状でもよい。すなわち、固定層11、非磁性層12及び記録層13が同じ十字形状となっており、これらの側面が全て一致している。
図15(a)、(b)に示すように、固定層11は、記録層13よりも一回り大きな十字型の平面形状でもよい。この場合は、固定層11は、X方向(磁化容易軸方向)に延在する延在部11aと、この延在部11aのY方向(磁化困難軸方向)における側面からY方向に突出する突出部11b,11cとで構成されている。尚、十字型に形成された記録層13の周囲にさらに側壁層を設けることで、固定層11を記録層13に対して自己整合的に十字形状にすることも可能である。この側壁層としては,例えばSiN,AlO等の材料を用いるのがよい。
上記第6の実施形態に係る固定層11の形状でも、上記第1の実施形態と同様の効果を得ることができる。
[第7の実施形態]
第7の実施形態は、MTJ素子の構造例として、(a)トンネル接合構造、(b)層間交換結合構造について説明する。尚、本実施形態のMTJ素子の構造は、他の実施形態に適用することが可能である。
(a)トンネル接合構造
図16(a)及び(b)は、本発明の第7の実施形態に係るMTJ素子のトンネル接合構造の断面図を示す。MTJ素子は、上記第1乃至第4の実施形態のシングルジャンクション構造に限定されず、例えば以下のように種々変更することが可能である。
図16(a)及び(b)に示すように、MTJ素子10は、トンネル接合層として機能する非磁性層12−1,12−2を2層有する2重トンネル接合構造でもよい。すなわち、記録層13の一端には、第1の非磁性層12−1aを介して第1の固定層11−1が設けられ、記録層13の他端には、第2の非磁性層12−2を介して第2の固定層11−2が設けられている。
ここで、図16(a)の構造のように、MTJ素子10を構成する各層が全て同じ十字型の平面形状でもよい。また、図16(b)の構造のように、第1の固定層11−1及び第1の非磁性層12−1の平面形状は、記録層13、第2の非磁性層12−2及び第2の固定層11−2の十字型の平面形状より大きくてもよく、四角形でも十字形状でもよい。
上記第7の実施形態に係るダブルジャンクション構造のMTJ素子10によれば、第1の実施形態と同様の効果を得ることができる。さらに、MTJ素子10がダブルジャンクション構造のため、シングルジャンクション構造と比べて、1つのトンネル接合あたりのバイアス電圧が印加電圧の1/2になるので、バイアス電圧の増大に伴うMR(Magneto Resistive)比の減少を抑制できるという効果が得られる。
(b)層間交換結合構造
図17(a)乃至(h)は、本発明の第7の実施形態に係るMTJ素子の層間交換結合構造の断面図を示す。MTJ素子の固定層及び記録層は、上記第1乃至第4の実施形態の単層構造に限定されず、例えば以下のように種々変更することが可能である。
図17(a)乃至(h)に示すように、MTJ素子10は、固定層11及び記録層13のうち少なくとも一方が、反強磁性結合構造又は強磁性結合構造となっていてもよい。ここで、反強磁性結合構造は、非磁性層を挟む2枚の強磁性層の磁化方向が反平行(逆向き)となるように層間交換結合した構造であり、強磁性結合構造は、非磁性層を挟む2枚の強磁性層の磁化方向が平行(同じ向き)となるように層間交換結合した構造である。
図17(a)に示すMTJ素子10は、記録層13が反強磁性結合構造となっている。すなわち、記録層13は、強磁性層13−f1/非磁性層13−n/強磁性層13−f2の3層からなり、強磁性層13−f1,13−f2の磁化方向が反平行状態となるように磁気結合している。
図17(b)に示すMTJ素子10は、固定層11が反強磁性結合構造となっている。すなわち、固定層11は、強磁性層11−f1/非磁性層11−n/強磁性層11−f2の3層からなり、強磁性層11−f1,11−f2の磁化方向が反平行状態となるように磁気結合している。
図17(c)に示すMTJ素子10は、記録層13が強磁性結合構造となっている。すなわち、記録層13は、強磁性層13−f1/非磁性層13−n/強磁性層13−f2の3層からなり、強磁性層13−f1,13−f2の磁化方向が平行状態となるように磁気結合している。
図17(d)に示すMTJ素子10は、固定層11が強磁性結合構造となっている。すなわち、固定層11は、強磁性層11−f1/非磁性層11−n/強磁性層11−f2の3層からなり、強磁性層11−f1,11−f2の磁化方向が平行状態となるように磁気結合している。
図17(e)に示すMTJ素子10は、記録層13及び固定層11の両方が反強磁性結合構造となっている。すなわち、記録層13は、強磁性層13−f1/非磁性層13−n/強磁性層13−f2の3層からなり、強磁性層13−f1,13−f2の磁化方向が反平行状態となるように磁気結合している。また、固定層11は、強磁性層11−f1/非磁性層11−n/強磁性層11−f2の3層からなり、強磁性層11−f1,11−f2の磁化方向が反平行状態となるように磁気結合している。
図17(f)に示すMTJ素子10は、記録層13及び固定層11の両方が強磁性結合構造となっている。すなわち、記録層13は、強磁性層13−f1/非磁性層13−n/強磁性層13−f2の3層からなり、強磁性層13−f1,13−f2の磁化方向が平行状態となるように磁気結合している。また、固定層11は、強磁性層11−f1/非磁性層11−n/強磁性層11−f2の3層からなり、強磁性層11−f1,11−f2の磁化方向が平行状態となるように磁気結合している。
図17(g)に示すMTJ素子10は、記録層13が反強磁性結合構造となっており、固定層11が強磁性結合構造となっている。すなわち、記録層13は、強磁性層13−f1/非磁性層13−n/強磁性層13−f2の3層からなり、強磁性層13−f1,13−f2の磁化方向が反平行状態となるように磁気結合している。また、固定層11は、強磁性層11−f1/非磁性層11−n/強磁性層11−f2の3層からなり、強磁性層11−f1,11−f2の磁化方向が平行状態となるように磁気結合している。
図17(h)に示すMTJ素子10は、記録層13が強磁性結合構造となっており、固定層11が反強磁性結合構造となっている。すなわち、記録層13は、強磁性層13−f1/非磁性層13−n/強磁性層13−f2の3層からなり、強磁性層13−f1,13−f2の磁化方向が平行状態となるように磁気結合している。また、固定層11は、強磁性層11−f1/非磁性層11−n/強磁性層11−f2の3層からなり、強磁性層11−f1,11−f2の磁化方向が反平行状態となるように磁気結合している。
尚、図17(a)乃至(h)では、シングルジャンクション構造のMTJ素子10を例にあげて説明したが、ダブルジャンクション構造のMTJ素子10にも勿論適用できる。また、固定層11及び記録層13は、強磁性層/非磁性層/強磁性層の3層からなることに限定されず、さらに層数を増やすことも可能である。
上記第7の実施形態に係る層間交換結合構造のMTJ素子10によれば、第1の実施形態と同様の効果を得ることができる。さらに、MTJ素子10が層間交換結合構造であるため、固定層11及び記録層13が単層の場合に比べて、漏れ磁場を低減することができる。
[第8の実施形態]
第8の実施形態では、上記各実施形態におけるMTJ素子10を記憶素子として用い、複数のMTJ素子をアレイ状に配置した磁気ランダムアクセスメモリについて説明する。以下に、メモリセル構造の一例である、(a)選択トランジスタ型、(b)選択ダイオード型、(c)クロスポイント型、(d)トグル(Toggle)型のセルについて述べる。
(a)選択トランジスタ型
図18(a)及び(b)は、本発明の第8の実施形態に係る磁気ランダムアクセスメモリの選択トランジスタ型のメモリセルを示す。以下に、選択トランジスタ型におけるセル構造について説明する。
図18(a)及び(b)に示すように、選択トランジスタ型の1セルMCは、1つのMTJ素子10と、このMTJ素子10につながるトランジスタ(例えばMOSトランジスタ)Trと、ビット線(BL)28と、ワード線(WWL)26とを含んで構成されている。そして、このメモリセルMCをアレイ状に複数個配置することで、メモリセルアレイMCAを構成する。
具体的には、MTJ素子10の一端は、ベース金属層27、コンタクト24a,24b,24c及び配線25a,25bを介して、トランジスタTrの電流経路の一端(ドレイン拡散層)23aに接続されている。一方、MTJ素子10の他端は、マスク層16を介して、ビット線28に接続されている。MTJ素子10の下方には、MTJ素子10と電気的に分離された書き込みワード線26が設けられている。トランジスタTrの電流経路の他端(ソース拡散層)23bは、コンタクト24d及び配線25cを介して、例えばグランドに接続されている。トランジスタTrのゲート電極22は、読み出しワード線(RWL)として機能する。
尚、ベース金属層27側のMTJ素子10の一端は、例えば固定層11であり、ビット線28側のMTJ素子10の他端は、例えば記録層13であるが、その逆の配置でも勿論よい。また、MTJ素子10とビット線28との接続方法は、上記第1,3,4の実施形態のように変更することも可能である。また、MTJ素子10は、MTJ素子10の磁化容易軸方向をビット線28の延在方向に向けて配置することも可能であるし、ワード線26の延在方向に向けて配置することも可能である。
上記のような選択トランジスタ型のメモリセルにおいて、データの書き込み/読み出しは、以下のように行われる。
まず、書き込み動作は、次のように行われる。複数のMTJ素子10のうち選択されたMTJ素子10に対応する書き込みワード線26及びビット線28が選択される。この選択された書き込みワード線26及びビット線28に書き込み電流Iw1,Iw2をそれぞれ流すと、これら書き込み電流Iw1,Iw2による合成磁界HがMTJ素子10に印加される。これにより、MTJ素子10の記録層13の磁化を反転させ、固定層11及び記録層13の磁化方向が平行となる状態又は反平行となる状態をつくる。ここで、例えば、平行状態を“1”状態、反平行状態を“0”状態と規定することで、2値のデータの書き込みが実現する。
次に、読み出し動作は、読み出し用スイッチング素子として機能するトランジスタTrを利用して、次のように行われる。選択されたMTJ素子10に対応するビット線28及び読み出しワード線(RWL)を選択し、MTJ素子10の非磁性絶縁層12をトンネルする読み出し電流Irを流す。ここで、接合抵抗値は固定層11及び記録層13の磁化の相対角の余弦に比例して変化し、MTJ素子10の磁化が平行状態(例えば“1”状態)の場合は低抵抗となり、反平行状態(例えば“0”状態)の場合は高抵抗となる、トンネル磁気抵抗(TMR)効果が得られる。このため、この抵抗値の違いを読み取ることで、MTJ素子10の“1”、“0”状態を判別する。
(b)選択ダイオード型
図19(a)及び(b)は、本発明の第8の実施形態に係る磁気ランダムアクセスメモリの選択ダイオード型のメモリセルを示す。以下に、選択ダイオード型におけるセル構造について説明する。
図19(a)及び(b)に示すように、選択ダイオード型の1セルMCは、1つのMTJ素子10と、このMTJ素子につながるダイオードDと、ビット線(BL)28と、ワード線(WL)26とを含んで構成されている。そして、このメモリセルMCをアレイ状に複数個配置することで、メモリセルアレイMCAを構成する。
ここで、ダイオードDは、例えばPN接合ダイオードであり、P型半導体層とN型半導体層とで構成されている。このダイオードDの一端(例えばP型半導体層)は、MTJ素子10に接続されている。一方、ダイオードDの他端(例えばN型半導体層)は、ワード線26に接続されている。そして、図示する構造では、ビット線28からワード線26へ電流が流れるようになっている。
尚、ダイオードDの配置箇所や向きは、種々に変更することが可能である。例えば、ダイオードDは、ワード線26からビット線28へ電流が流れる向きに配置してもよい。また、ダイオードDは、半導体基板21内に形成することも可能である。また、ダイオードDは、半導体層と金属層とからなるショットキー接合ダイオードにすることも可能である。
上記のような選択ダイオード型のメモリセルにおいて、データの書き込み動作は、上記選択トランジスタ型と同様で、ビット線28及びワード線26に書き込み電流Iw1,Iw2を流して、MTJ素子10の磁化を平行又は反平行状態にする。
一方、データの読み出し動作も、上記選択トランジスタ型とほぼ同じであるが、選択ダイオード型の場合、ダイオードDを読み出し用スイッチング素子として利用する。すなわち、ダイオードDの整流性を利用し、非選択のMTJ素子は逆バイアスとなるようにビット線28及びワード線26のバイアスを制御し、選択したMTJ素子10にのみ読み出し電流Irが流れるようにする。
(c)クロスポイント型
図20(a)及び(b)は、本発明の第8の実施形態に係る磁気ランダムアクセスメモリのクロスポイント型のメモリセルを示す。以下に、クロスポイント型におけるセル構造について説明する。
図20(a)及び(b)に示すように、クロスポイント型の1セルMCは、1つのMTJ素子10と、ビット線28と、ワード線26とを含んで構成されている。そして、このメモリセルMCをアレイ状に複数個配置することで、メモリセルアレイMCAを構成する。
具体的には、MTJ素子10は、ビット線28及びワード線26の交点付近に配置され、MTJ素子10の一端はワード線26に接続され、MTJ素子10の他端はマスク層16を介してビット線28に接続されている。
上記のようなクロスポイント型のメモリセルにおいて、データの書き込み動作は、上記選択トランジスタ型と同様で、ビット線28及びワード線26に書き込み電流Iw1,Iw2を流して、MTJ素子10の磁化を平行又は反平行状態にする。一方、データの読み出し動作は、選択されたMTJ素子10に接続するビット線28及びワード線26に読み出し電流Irを流すことで、MTJ素子10のデータを読み出す。
(d)トグル型
図21は、本発明の第8の実施形態に係る磁気ランダムアクセスメモリのトグル型のメモリセルの平面図を示す。以下に、トグル型におけるセル構造について説明する。
図21に示すように、トグル型のセルでは、MTJ素子10の磁化容易軸が、ビット線28の延在方向(X方向)又はワード線26の延在方向(Y方向)に対して傾くように、換言すると、ビット線28に流す書き込み電流Iw1の方向又はワード線26に流す書き込み電流Iw2の方向に対して傾くように、MTJ素子10を配置する。ここで、MTJ素子10の傾きは、例えば30度乃至60度程度であり、45度程度が望ましい。
上記のようなトグル型のメモリセルにおいて、データの書き込み/読み出しは、以下のように行われる。
まず、書き込み動作は、次のように行われる。トグル書き込みでは、選択セルに任意のデータを書き込む前にその選択セルのデータを読み出す。従って、選択セルのデータを読み出した結果、任意のデータが既に書き込まれていた場合は書き込みを行わず、任意のデータと異なるデータが書き込まれていた場合はデータを書き換えるために書き込みが行われる。
上記のような確認サイクルの後、選択セルにデータを書き込む必要がある場合は、2本の書き込み配線(ビット線28,ワード線26)を順にONし、先にONした書き込み配線を先にOFFしてから、後にONした書き込み配線をOFFする。例えば、ワード線26をONして書き込み電流Iw2を流す→ビット線28をONして書き込み電流Iw1を流す→ワード線26をOFFして書き込み電流Iw2を流すのをやめる→ビット線28をOFFして書き込み電流Iw1を流すのをやめるという4サイクルの手順となる。
一方、データの読み出し動作は、選択されたMTJ素子10に接続するビット線28及びワード線26に読み出し電流Irを流すことで、MTJ素子10のデータを読み出み出せばよい。
その他、本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
図1(a)及び(b)は、本発明の第1の実施形態に係わる磁気ランダムアクセスメモリを示す図であって、図1(a)は平面図、図1(b)は図1(a)のIB−IB線に沿った断面図。 本発明の第1の実施形態に係る磁気ランダムアクセスメモリを示す斜視図。 本発明の第1の実施形態に係る十字形状の記録層を示す平面図。 本発明の第1の実施形態に係わる磁気ランダムアクセスメモリの製造工程を示す断面図。 図4に続く、本発明の第1の実施形態に係わる磁気ランダムアクセスメモリの製造工程を示す断面図。 図5に続く、本発明の第1の実施形態に係わる磁気ランダムアクセスメモリの製造工程を示す断面図。 図6に続く、本発明の第1の実施形態に係わる磁気ランダムアクセスメモリの製造工程を示す断面図。 図7に続く、本発明の第1の実施形態に係わる磁気ランダムアクセスメモリの製造工程を示す断面図。 図8に続く、本発明の第1の実施形態に係わる磁気ランダムアクセスメモリの製造工程を示す断面図。 本発明の第2の実施形態に係わる磁気ランダムアクセスメモリを示す断面図。 本発明の第3の実施形態に係わる磁気ランダムアクセスメモリを示す断面図。 本発明の第4の実施形態に係わる磁気ランダムアクセスメモリを示す断面図。 図13(a)乃至(d)は、本発明の第5の実施形態に係る記録層を示す平面図。 図14(a)及び(b)は、本発明の第6の実施形態に係る固定層を示す図であり、図14(a)は平面図、図14(b)は斜視図。 図15(a)及び(b)は、本発明の第6の実施形態に係る固定層を示す図であり、図15(a)は平面図、図15(b)は斜視図。 図16(a)及び(b)は、本発明の第7の実施形態に係るMTJ素子のダブルジャンクション構造を示す断面図。 図17(a)乃至(h)は、本発明の第7の実施形態に係るMTJ素子の層間交換結合構造を示す断面図。 図18(a)及び(b)は、本発明の第8の実施形態に係る磁気ランダムアクセスメモリの選択トランジスタ型のメモリセルを示す図であり、図18(a)はメモリセルアレイを示す回路図、図18(b)は1セルを示す断面図。 図19(a)及び(b)は、本発明の第8の実施形態に係る磁気ランダムアクセスメモリの選択ダイオード型のメモリセルを示す図であり、図19(a)はメモリセルアレイを示す回路図、図19(b)は1セルを示す断面図。 図20(a)及び(b)は、本発明の第8の実施形態に係る磁気ランダムアクセスメモリのクロスポイント型のメモリセルを示す図であり、図20(a)はメモリセルアレイを示す回路図、図20(b)は1セルを示す断面図。 本発明の第8の実施形態に係る磁気ランダムアクセスメモリのトグル型のメモリセルを示す平面図。
符号の説明
10…MTJ素子、10a,11a,13a…延在部、10b,10c,11b,11c,13b,13c…突出部、11,11−1,11−2…固定層、12,12−1,12−2…非磁性層、13…記録層、14…拡散防止膜、15…ストッパー膜、16…マスク層、17,17a,17b…側壁層、18…フォトレジスト、19…ビア、20…ヨーク層、21…半導体基板、22…ゲート電極、23a…ドレイン拡散層、23b…ソース拡散層、24a,24b,24c,24d…コンタクト、25a,25b,25c…配線、26…ワード線、27…ベース金属層、28…上部配線(ビット線)、MC…メモリセル、MCA…メモリセルアレイ、Tr…トランジスタ、D…ダイオード。

Claims (5)

  1. 磁化の方向が固定された固定層と、磁化の方向が変化する記録層と、前記固定層及び前記記録層間に設けられた非磁性層とを有し、前記記録層は磁化容易軸方向に延在する第1の延在部とこの第1の延在部の両側面から突出する第1及び第2の突出部とを備えた磁気記録素子と、
    前記第1の延在部上に配置され、前記第1の延在部の加工のために用いられるマスク層と、
    前記マスク層の両側面にそれぞれ形成され、前記第1及び第2の突出部上にそれぞれ配置され、前記第1及び第2の突出部の加工のために用いられる第1及び第2の側壁層と
    を具備することを特徴とする磁気ランダムアクセスメモリ。
  2. 前記第1及び第2の側壁層の材料は、前記マスク層の材料と異なることを特徴とする請求項1に記載の磁気ランダムアクセスメモリ。
  3. 前記第1の延在部の平面形状は、前記マスク層の平面形状と同じであることを特徴とする請求項1に記載の磁気ランダムアクセスメモリ。
  4. 前記第1及び第2の突出部は、互いに前記磁化容易軸方向に対して非対称に配置されることを特徴とする請求項1に記載の磁気ランダムアクセスメモリ。
  5. 前記第1の突出部の突出方向の長さは、前記第2の突出部の突出方向の長さとしいことを特徴とする請求項1に記載の磁気ランダムアクセスメモリ。
JP2005040891A 2005-02-17 2005-02-17 磁気ランダムアクセスメモリ Expired - Fee Related JP4373938B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005040891A JP4373938B2 (ja) 2005-02-17 2005-02-17 磁気ランダムアクセスメモリ
US11/224,094 US7468541B2 (en) 2005-02-17 2005-09-13 Magnetic random access memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005040891A JP4373938B2 (ja) 2005-02-17 2005-02-17 磁気ランダムアクセスメモリ

Publications (2)

Publication Number Publication Date
JP2006228968A JP2006228968A (ja) 2006-08-31
JP4373938B2 true JP4373938B2 (ja) 2009-11-25

Family

ID=36815351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005040891A Expired - Fee Related JP4373938B2 (ja) 2005-02-17 2005-02-17 磁気ランダムアクセスメモリ

Country Status (2)

Country Link
US (1) US7468541B2 (ja)
JP (1) JP4373938B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060158790A1 (en) * 2005-01-14 2006-07-20 Hitachi Global Storage Technologies Magnetoresistive sensor having a novel junction structure for improved track width definition and pinned layer stability
JP4373938B2 (ja) 2005-02-17 2009-11-25 株式会社東芝 磁気ランダムアクセスメモリ
JP4468258B2 (ja) * 2005-07-15 2010-05-26 株式会社東芝 磁気抵抗効果素子および磁気メモリ
JP2007027415A (ja) * 2005-07-15 2007-02-01 Toshiba Corp 磁気記憶装置
JP4444241B2 (ja) * 2005-10-19 2010-03-31 株式会社東芝 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
JP4380693B2 (ja) 2006-12-12 2009-12-09 ソニー株式会社 記憶素子、メモリ
JP4703660B2 (ja) 2008-01-11 2011-06-15 株式会社東芝 スピンmos電界効果トランジスタ
CN102201533B (zh) * 2010-03-24 2013-05-29 中芯国际集成电路制造(上海)有限公司 磁性隧道结结构的制作方法
US8698323B2 (en) * 2012-06-18 2014-04-15 Invensas Corporation Microelectronic assembly tolerant to misplacement of microelectronic elements therein
US8835889B1 (en) 2013-03-13 2014-09-16 International Business Machines Corporation Parallel shunt paths in thermally assisted magnetic memory cells
KR102137476B1 (ko) * 2013-06-29 2020-07-24 인텔 코포레이션 메모리 및 로직을 위한 자성 엘리먼트
US10332576B2 (en) * 2017-06-07 2019-06-25 International Business Machines Corporation Magnetic exchange coupled MTJ free layer with double tunnel barriers having low switching current and high data retention
US10510390B2 (en) * 2017-06-07 2019-12-17 International Business Machines Corporation Magnetic exchange coupled MTJ free layer having low switching current and high data retention

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072718A (en) * 1998-02-10 2000-06-06 International Business Machines Corporation Magnetic memory devices having multiple magnetic tunnel junctions therein
JP3891540B2 (ja) * 1999-10-25 2007-03-14 キヤノン株式会社 磁気抵抗効果メモリ、磁気抵抗効果メモリに記録される情報の記録再生方法、およびmram
JP4050446B2 (ja) * 2000-06-30 2008-02-20 株式会社東芝 固体磁気メモリ
JP4405103B2 (ja) * 2001-04-20 2010-01-27 株式会社東芝 半導体記憶装置
US6815248B2 (en) * 2002-04-18 2004-11-09 Infineon Technologies Ag Material combinations for tunnel junction cap layer, tunnel junction hard mask and tunnel junction stack seed layer in MRAM processing
JP3959335B2 (ja) * 2002-07-30 2007-08-15 株式会社東芝 磁気記憶装置及びその製造方法
JP2004128229A (ja) * 2002-10-02 2004-04-22 Nec Corp 磁性メモリ及びその製造方法
US6806127B2 (en) * 2002-12-03 2004-10-19 Freescale Semiconductor, Inc. Method and structure for contacting an overlying electrode for a magnetoelectronics element
JP2005064075A (ja) * 2003-08-20 2005-03-10 Toshiba Corp 磁気記憶装置及びその製造方法
US7366009B2 (en) * 2004-01-10 2008-04-29 Honeywell International Inc. Separate write and read access architecture for a magnetic tunnel junction
US7149105B2 (en) * 2004-02-24 2006-12-12 Infineon Technologies Ag Magnetic tunnel junctions for MRAM devices
JP4373938B2 (ja) 2005-02-17 2009-11-25 株式会社東芝 磁気ランダムアクセスメモリ

Also Published As

Publication number Publication date
JP2006228968A (ja) 2006-08-31
US20060181813A1 (en) 2006-08-17
US7468541B2 (en) 2008-12-23

Similar Documents

Publication Publication Date Title
JP4373938B2 (ja) 磁気ランダムアクセスメモリ
US7091539B2 (en) Magnetic random access memory
US6960815B2 (en) Magnetic memory device having yoke layer, and manufacturing method thereof
JP4560025B2 (ja) 磁気ランダムアクセスメモリ及びその製造方法
US7848136B2 (en) Magnetic memory
KR100537117B1 (ko) 자기 차폐층을 구비하는 자기 메모리 디바이스 및 그 제조방법
JP2002110933A (ja) 半導体記憶装置及びその製造方法
JP2002319664A (ja) 半導体記憶装置及びその製造方法
US20050270828A1 (en) Magnetic memory device and manufacturing method thereof
US20080241598A1 (en) Magnetic random access memory having magnetoresistive element with nonmagnetic metal layer
JP4488645B2 (ja) 磁気記憶装置
KR100542849B1 (ko) 자기 기억 장치, 그 제조 방법 및 자기 기억 장치의 데이터 판독 방법
JP2004071881A (ja) 半導体集積回路装置及びその製造方法
US7333359B2 (en) Magnetic random access memory
US6873023B2 (en) Magnetic random access memory
JP2006173472A (ja) 磁気記憶装置およびその製造方法
JP3896072B2 (ja) 磁気記憶装置及びその製造方法
US20060062075A1 (en) Magnetic memory
JP4630747B2 (ja) 磁気抵抗効果素子及び磁気ランダムアクセスメモリ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090811

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090904

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130911

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees