JP2004128229A - 磁性メモリ及びその製造方法 - Google Patents
磁性メモリ及びその製造方法 Download PDFInfo
- Publication number
- JP2004128229A JP2004128229A JP2002290448A JP2002290448A JP2004128229A JP 2004128229 A JP2004128229 A JP 2004128229A JP 2002290448 A JP2002290448 A JP 2002290448A JP 2002290448 A JP2002290448 A JP 2002290448A JP 2004128229 A JP2004128229 A JP 2004128229A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- magnetic element
- film
- layer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Abstract
【課題】磁性素子をエッチング法を用いて形成する際、ショートを回避し、磁性素子の磁気特性の劣化を抑制することが可能な磁性メモリを提供する。
【解決手段】基板１と、磁性素子下部５２と、磁性素子上部５１と、側壁１９とを具備する磁性メモリを用いる。磁性素子下部５２は、基板１の上面側に設けられた磁性素子５４の一部である。導電体部１２’、１３’と第１磁性体膜１４’を含んでいる。磁性素子上部５１は、磁性素子下部５２の上面側に設けられた磁性素子５４の残部である。絶縁膜１５）と第２磁性体膜１６’を含んでいる。側壁１９は、磁性素子上部５１を囲むように設けられ、絶縁体で形成されている。そして、磁性素子５４が、側壁１９の外周で規定される大きさを備える。
【選択図】 図１
【解決手段】基板１と、磁性素子下部５２と、磁性素子上部５１と、側壁１９とを具備する磁性メモリを用いる。磁性素子下部５２は、基板１の上面側に設けられた磁性素子５４の一部である。導電体部１２’、１３’と第１磁性体膜１４’を含んでいる。磁性素子上部５１は、磁性素子下部５２の上面側に設けられた磁性素子５４の残部である。絶縁膜１５）と第２磁性体膜１６’を含んでいる。側壁１９は、磁性素子上部５１を囲むように設けられ、絶縁体で形成されている。そして、磁性素子５４が、側壁１９の外周で規定される大きさを備える。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、磁性メモリ及びその製造方法に関し、特に、強磁性体が有する自発磁化を利用して、不揮発的にデータを記憶する磁性メモリ及びその製造方法に関する。
【０００２】
【従来の技術】
不揮発的にデータを保持するメモリの一つとして磁性メモリ（Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ：以下、「ＭＲＡＭ」という）が知られている。ＭＲＡＭに用いられる磁性素子は、非磁性層の上下に強磁性層を有する構造である。この磁性素子は、上下の強磁性層の磁化ベクトルが平行か反平行かで、異なる抵抗値を示す。この異なる抵抗値は、“１”又は“０”に対応付けられる。そして、磁性素子の抵抗値を検出することで、磁性素子に書込まれた情報を読み出すことができる。
【０００３】
ＭＲＡＭは、巨大磁気抵抗（以下、「ＧＭＲ」という）効果及びトンネル磁気抵抗（以下、「ＴＭＲ」という）効果を用いたものが知られている。以下では、ＧＭＲ効果を利用するＭＲＡＭのメモリセルをＧＭＲセルと記載し、ＴＭＲ効果を利用するＭＲＡＭのメモリセルをＴＭＲセルと記載する。ＧＭＲセルは、非磁性層にＣｕ、Ｃｒ等の導電膜を用い、ＴＭＲセルは、非磁性層にアルミナ等の絶縁膜を用いている。
【０００４】
ＴＭＲセルでは、磁性素子は、アレイ状に並べられている。そして、磁性素子へのデータの書込みは、磁性素子近傍の配線に流れる電流が作る磁界等により行われる。また、磁性素子からのデータの読出しは、磁性素子の上下に設けられた電極間の抵抗値を検出することにより行われる。
【０００５】
これらの磁性素子の加工は、イオンミリングのような物理的エッチング、又は、反応性イオンエッチング（以下、「ＲＩＥ」という）のような物理的・化学的エッチングによって行われる。
ＴＭＲセルの磁性素子は、非磁性層にアルミナのような絶縁膜を用いている。そして、読み出し電流は、非磁性層を介して膜面に対して垂直方向に流れる。そのため、磁性素子をエッチングする工程で磁性素子の側面に導電性物質が付着した場合、読出し電流は、非磁性層である絶縁膜を通らず、導電性物質を通ることになる。その場合、磁性素子の両端の電極間における抵抗値は大幅に減少する。このことをショートという。ショートが起こると、ＭＲＡＭとして十分な特性を得ることができない。
【０００６】
イオンミリングのような物理的エッチングを用いる場合、最初にエッチングされる強磁性層と非磁性層より深いところまでエッチングをすると、ショートする素子の数が増加する。
また、ＲＩＥを用いる場合、エッチング時間が長くなると、エッチングガスの種類によっては、エッチングガスと強磁性層が化学的に反応して、強磁性層の磁気特性が劣化することが確認されている。
【０００７】
磁性素子をエッチング法を用いて形成する際、磁性素子の側面に導電性物質が付着して起きるショートを回避することが可能な技術が求められている。磁性素子をエッチング法を用いて形成する際、磁性素子の磁気特性の劣化を抑制することが可能な技術が求められている。磁性素子をエッチング法を用いて形成する際、一度のパターニングで磁性素子全体を加工できることが技術が望まれている。
【０００８】
関連する技術として、米国特許第６２９７９８３Ｂ１号明細書（Ｍａｎｏｊ Ｂｈａｔｔａｃｈａｒｙｙａ）に、磁性メモリの技術が開示されている。この技術の磁性メモリは、活性層（自由磁化層）の面積を参照層（固定磁化層）の面積よりも小さくしている。それにより、活性層（自由磁化層）の磁化を安定化させることを目的としている。
【０００９】
図１３は、上記の米国特許第６２９７９８３Ｂ１号明細書に開示されている磁性メモリの構成及び製造方法を示す断面図である。
この技術の磁性メモリの製造方法は、以下のように行なう。
（１）第１工程：基板１００上に各膜（導電体膜１０２’、第３強磁性体膜１０４’、反強磁性体膜１０６’、第１強磁性体膜１５４’、絶縁体膜１５２’、第２強磁性体膜１５０’、キャップ膜１１４’、マスク１２０’）を順次堆積する。その様子は、図１３（ａ）に示す通りである。
（２）第２工程：マスク１２０’を磁性素子の形状にパターンニング（マスク１２０）した後、そのパターン形状となるように各膜（同上）をイオンミリングでエッチングする。これにより、基板１００上に、導電体層１０２、第３強磁性体層１０４（強磁性体種子層）、反強磁性体層１０６、第１強磁性体層１５４（固定磁化層）、絶縁体層１５２、第２強磁性体層１５０（自由磁化層）、キャップ層１１４、マスク１２０が形成される。その様子は、図１３（ｂ）に示す通りである。
（３）第３工程：マスク１２０を破線１２６の形状に合わせてパターンニング（マスク１２０’’）する。その様子は、図１３（ｃ）に示す通りである。その後、第２強磁性体層１５０（自由磁化層）の面積を第１強磁性体層１５４（固定磁化層）よりも小さくするためのエッチング（エッチング予定形状１２６）をイオンミリングで行う。
すなわち、磁性素子の下部のパターン（マスク１２０）でエッチングを行った後、磁性素子の上部を他のパターン（マスク１２０’’）でイオンミリングを用いてエッチングする方法である。
【００１０】
このような磁性素子のエッチングをイオンミリングで行うと、第２工程の結果が、図１３（ｂ）ではなく、図１３（ｄ）に示すような状況になる場合がある。すなわち、磁性素子及びマスク１２０の側面に、スパッタされた各膜の粒子が付着して、側壁付着物１２５を形成している。そのため、第３工程において、第２強磁性体層１５０（自由磁化層）の面積を第１強磁性体層１５４（固定磁化層）よりも小さくするためのエッチングをするとき、マスク１２０’’と磁性素子の下部（反強磁性体層１０６など）の大きさにそれほど差がない場合には、マスク１２０’’と側壁付着物１２５の間隔が狭くなるために、イオンミリング粒子がその隙間に入らず、エッチング予定形状１２６通りに精度良くエッチングすることができなくなる。
【００１１】
特開２００２−１２４７１７号公報に、磁気抵抗効果素子及びその製造方法並びにその磁気抵抗効果素子を用いた磁気薄膜メモリの技術が開示されている。
この技術の磁気抵抗効果素子は、第１磁性層と、トンネル障壁層と、第２磁性層とが順次積層された磁性トンネル接合を具備する。そして、第１磁性層と第２磁性層との間に、トンネル障壁層を介してトンネル電流を流す。ここで、トンネル障壁層は、薄膜の絶縁体で形成されている。
そして、化合物層と絶縁層とが、第２磁性層のトンネル電流が流れる領域を限定するように配置されている。ただし、化合物層は、第２磁性層を構成する材料の酸化物又は窒化物で形成されている。絶縁層は、化合物層上に配置され、絶縁体で形成されている。
また、この技術の磁気薄膜メモリは、上記磁気抵抗効果素子を用いている。
【００１２】
特開平１０−４２２７号公報に、磁気応答が制御可能な磁気トンネル接合の技術が開示されている。
この技術の磁気トンネル接合素子は、基板と、第１の電極と、第２の電極と、絶縁トンネル層とを含む。
ここで、第１の電極は、拘束強磁性体層と反強磁性層とを有する。拘束強磁性体層は、基板上に形成され、平坦である。反強磁性層は、拘束強磁性体層に隣接し、拘束強磁性体層の磁化方向を好適な方向に拘束し、印加磁場の存在下で磁化方向の回転を阻止する。
第２の電極は、印加磁場の存在下で磁化方向を自由に回転することが出来る平坦なフリー強磁性層を有する。
絶縁トンネル層は、拘束強磁性体層とフリー強磁性体層との間に配置され、拘束強磁性体層及びフリー強磁性体層に垂直な方向のトンネル電流を許可する。
そして、絶縁トンネル層は、拘束強磁性体層又はフリー強磁性体層が、絶縁トンネル層の側部周囲を越えて延びることのない側部周囲を有する。また、絶縁トンネル層は、拘束強磁性体層及びフリー強磁性体層が絶縁トンネル層とオーバーラップすることなく、間隔をあけた別の平面内に保持される。
【００１３】
特開平１１−３３０５８５号公報に、磁化制御方法、磁気機能素子、情報記録方法、情報記録素子及び可変抵抗素子の技術が開示されている。
この技術の磁化機能素子は、積層体を備えている。ここで、積層体は、導電性を有する材料を含む導電性層が、磁性層の間に位置するように、導電体層と複数の磁性層とが積層されてなる。そして、上記積層体の導電体層に電流を流すことで、磁性層間の磁気的結合状態を変化させて、磁性層の磁化方向を制御する。
【００１４】
特開２００２−９３６７号公報に、強磁性トンネル効果素子及び該強磁性トンネル効果素子を用いた磁気メモリの技術が開示されている。
この技術の強磁性トンネル効果素子は、トンネル障壁層を介して２つの強磁性体層を対向させた積層構造を有する。そして、トンネル障壁層を介して流れるトンネル電流が、２つの強磁性体層の相対的な磁化の向きに依存して変化する。
ここで、トンネル障壁層が、非晶質材料、多結晶材料、又はペロブスカイト結晶構造を持たない単結晶材料で構成されている。また、２つの強磁性体層の少なくとも一つは、１軸方向にのみ配向したペロブスカイト酸化物磁性体で構成されている。
【００１５】
【特許文献１】米国特許第６２９７９８３Ｂ１号明細書
【特許文献２】特開２００２−１２４７１７号公報
【特許文献３】特開平１０−４２２７号公報
【特許文献４】特開平１１−３３０５８５号公報
【特許文献５】特開２００２−９３６７号公報
【００１６】
【発明が解決しようとする課題】
従って、本発明の目的は、磁性素子をエッチング法を用いて形成する際、所望の性能を有する磁性素子を高い歩留まりで製造することが出来る磁性メモリ及びその製造方法を提供することである。
【００１７】
また、本発明の他の目的は、磁性素子をエッチング法を用いて形成する際、ショートを回避することが可能な磁性メモリ及びその製造方法を提供することである。
【００１８】
本発明の更に他の目的は、磁性素子をエッチング法を用いて形成する際、磁性素子の磁気特性の劣化を抑制することが可能な磁性メモリ及びその製造方法を提供することである。
【００１９】
本発明の別の目的は、ショート及び磁気特性の劣化を抑制された磁性素子をエッチング法を用いて形成する際、少ない工程数で安価に作製することが可能な磁性メモリ及びその製造方法を提供することである。
【００２０】
【課題を解決するための手段】
以下に、［発明の実施の形態］で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明の実施の形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００２１】
従って、上記課題を解決するために、本発明の磁性メモリは、基板（１）と、磁性素子下部（５２）と、磁性素子上部（５１）と、側壁（１９）とを具備する。
ここで、磁性素子下部（５２）は、基板（１）の上面側に設けられた磁性素子（５４）の一部である。磁性素子上部（５１）は、磁性素子下部（５２）の上面側に設けられた磁性素子（５４）の残部である。側壁（１９）は、磁性素子上部（５１）を囲むように設けられ、絶縁体で形成されている。
すなわち、磁性素子下部（５２）は、基板（１）の上面側に設けられた磁性素子（５４）において、磁性素子（５４）を構成する積層された複数の膜の内、基板（１）に近い側の一層又は複数の層である。そして、磁性素子上部（５１）は、磁性素子（５４）を構成する積層された複数の膜の内、磁性素子下部（５２）の上面側に設けられた磁性素子下部（５２）以外の層である。
また、側壁（１９）により磁性素子上部（５１）の側面は、他の部分から電気的に絶縁される。すなわち、ショートを回避できる。
【００２２】
また、本発明の磁性メモリは、磁性素子（５４）が、側壁（１９）の外周で規定される大きさを備える。
すなわち、磁性素子（５４）は、磁性素子上部（５１）＋側壁（１９）の厚みの大きさとなる。磁性素子（５４）の大きさをほとんど大きくすること無く、ショートを回避することが出来る。
【００２３】
また、本発明の磁性メモリは、磁性素子下部（５２）が、導電体部（１２’、１３’）と、導電体部（１２’、１３’）の上面側に設けられた第１磁性体膜（１４’）を含んでいる。そして、磁性素子上部（５１）が、絶縁膜（１５’）と、絶縁膜（１５’）の上面側に設けられた第２磁性体膜（１６’）とを含んでいる。
【００２４】
また、本発明の磁性メモリは、磁性素子下部（５２）が、導電体部（１２’、１３’）を含んでいる。そして、磁性素子上部（５１）は、第１磁性体膜（１４’）と、第１磁性体膜（１４’）の上面側に設けられた絶縁膜（１５’）と、絶縁膜（１５’）の上面側に設けられた第２磁性体膜（１６’）とを含んでいる。
【００２５】
また、本発明の磁性メモリは、磁性素子上部（５１）が、更に、第２磁性体膜（１６’）の上面側に設けられた導電体膜（１７’）を含んでいる。
【００２６】
更に、本発明の磁性メモリは、磁性素子上部（５１）の形状が長円形、サイクロイド、長方形、六角形又は角丸四角形のいずれか一つを含む。
【００２７】
更に、本発明の磁性メモリは、磁性素子下部（５２）の上面の外周と、磁性素子上部（５１）の下面の外周との距離ｄは、０．０１μｍ≦ｄ≦０．２μｍである。
【００２８】
更に、本発明の磁性メモリは、磁性素子下部（５２）、側壁（１９）及び磁性素子上部（５２）を覆うように設けられた層間絶縁膜（２０）を更に具備する。ここで、層間絶縁膜（２０）は、磁性素子上部（５１）の上面側にビアホール（２３）を有している。
そして、側壁（１９）は、ビアホール（２３）を形成する際のエッチングにおける層間絶縁膜（２０）に対する選択比が１より小となる材料で形成されている。
【００２９】
更に、本発明の磁性メモリは、磁性素子下部（５２）及び側壁（１９）を覆うように設けられた層間絶縁膜（２０）を更に具備する。ここで、層間絶縁膜（２０）は、磁性素子下部（５２）、側壁（１９）及び磁性素子上部（５１）を覆うように形成された後、磁性素子上部（５１）の上面側を、化学的機械的研磨又はエッチバックにより平坦化されている。
そして、側壁（１８）は、その化学的機械的研磨又はエッチバックにおける層間絶縁膜（２０）に対する選択比が１より小となる材料で形成されている。
【００３０】
更に、本発明の磁性メモリは、側壁（１９）が、金属の窒化物、金属の酸化物及び金属の炭化物の少なくとも１つを含んでいる。
【００３１】
更に、本発明の磁性メモリは、側壁（１９）が、酸化珪素、窒化珪素、酸化アルミ又は窒化アルミの少なくとも１つを含んでいる。
【００３２】
上記課題を解決するために、本発明の磁性メモリの製造方法は、（ａ）〜（ｃ）ステップを具備する。
（ａ）ステップは、基板（１）の上面側に磁性素子（５４）に含まれる多層膜（５３）を形成する。（ｂ）ステップは、多層膜（５３）を所定の深さまで、所定のパターンでエッチングし、磁性素子（５４）としての磁性素子上部（５１）を形成する。（ｃ）ステップは、磁性素子上部（５１）を囲むように、絶縁体の側壁（１９）を形成する。
【００３３】
また、本発明の磁性メモリの製造方法は、（ｄ）ステップを更に具備する。（ｄ）ステップは、側壁（１９）と磁性素子上部（５１）とをマスクとして、多層膜（５３）をエッチングし、磁性素子（５４）の残部としての磁性素子下部（５２）を形成する。
【００３４】
また、本発明の磁性メモリの製造方法は、磁性素子下部（５２）が、導電体部（１２’、１３’）と、導電体部（１２’、１３’）の上面側に設けられた第１磁性体層（１４’）を含んでいる。磁性素子上部（５１）は、絶縁層（１５’）と、絶縁層（１５’）の上面側に設けられた第２磁性体層（１６’）とを含んでいる。
【００３５】
また、本発明の磁性メモリの製造方法は、（ｃ）ステップが、物理的エッチングを用いて行われる。
【００３６】
また、本発明の磁性メモリの製造方法は、その物理的エッチングが、イオンミリングである。
【００３７】
更に、本発明の磁性メモリの製造方法は、磁性素子下部（５２）が、導電体部（１２’、１３’）を含んでいる。磁性素子上部（５１）は、第１磁性体層（１４’）と、第１磁性体層（１４’）の上面側に設けられた絶縁層（１５’）と、絶縁層（１５’）の上面側に設けられた第２磁性体層（１６’）とを含んでいる。
【００３８】
更に、本発明の磁性メモリの製造方法は、（ｃ）ステップが、物理的・化学的エッチングを用いて行われる。
【００３９】
更に、本発明の磁性メモリの製造方法は、その物理的・化学的エッチングは、反応性イオンエッチングである。
【００４０】
更に、本発明の磁性メモリの製造方法は、（ｆ）〜（ｇ）ステップを更に具備する。（ｆ）ステップは、磁性素子下部（５２）、側壁（１９）及び磁性素子上部（５１）を覆うように層間絶縁膜（２０）を形成する。（ｇ）ステップは、磁性素子上部（５１）の上面側の層間絶縁膜（２０）に、エッチングによりビアホール（２３）を形成する。
そして、側壁（１９）は、ビアホール（２３）を形成する際のエッチングにおける層間絶縁膜（２０）に対する選択比が１より小となる材料で形成されている。
【００４１】
更に、本発明の磁性メモリの製造方法は、（ｈ）〜（ｉ）ステップを更に具備する。（ｈ）ステップは、磁性素子下部（５２）、側壁（１９）及び磁性素子上部（５１）を覆うように層間絶縁膜（２０）を形成する。（ｉ）ステップは、磁性素子上部（５１）の上面側の層間絶縁膜（２０）を、化学的機械的研磨又はエッチバックにより平坦化する。
そして、側壁（１９）は、その化学的機械的研磨又はエッチバックにおける層間絶縁膜（２０）に対する選択比が１より小となる材料で形成されている。
【００４２】
【発明の実施の形態】
以下、本発明である磁性メモリ及びその製造方法の実施の形態に関して、添付図面を参照して説明する。
各実施の形態において同一又は相当部分には同一の符号を付して説明する。
【００４３】
（実施例１）
以下、本発明である磁性メモリ及びその製造方法の第１の実施の形態について説明する。
図１及び図２は、本発明である磁性メモリの製造方法の第１実施の形態を示す断面図である。
本実施の形態の磁性メモリの製造方法は、ＴＭＲセルの製造方法である。ＴＭＲセルとしての磁性素子は、ＣＭＯＳ回路上に作製される銅等の配線上に形成される。図１及び図２は、銅等の下部配線１１上に形成された磁性素子を作製する際の各ステップを示している。
【００４４】
まず、図１（ａ）に示されているように、基板１（例示：シリコン）上に形成された下部絶縁層１０（例示：シリコン酸化膜）中に、書込みおよび読出し用の下部配線１１（例示：銅）をダマシンプロセスを用いて形成する。
そして、その上面側に、ＴＭＲ構造の多層膜５３を成膜する。すなわち、下部配線１１の側から順に、下部導電膜１２、反強磁性膜１３、固定強磁性膜１４、絶縁膜１５、自由強磁性膜１６、上部導電膜１７が、順次形成される。
下部導電膜１２及び上部導電膜１７は、銅、アルミ、タンタル、窒化チタン又はパーマロイ（ＮｉＦｅ）に例示される導電性材料を含む単層膜もしくは多層膜である。本実施例では、下部導電膜１２は、窒化チタン／タンタル／アルミ／タンタル／パーマロイ（ＮｉＦｅ）を順に積層した多層膜である。上部導電膜１７は、窒化チタンである。厚さは、各約５０ｎｍである。
反強磁性膜１３は、白金マンガン（ＰｔＭｎ）、イリジウムマンガン（ＩｒＭｎ）、鉄マンガン（ＦｅＭｎ）又はニッケルマンガン（ＮｉＭｎ）に例示される反強磁性材料で形成される。本実施例では、鉄マンガン（ＦｅＭｎ）である。約３０ｎｍである。
固定強磁性膜１４及び自由強磁性膜１６は、パーマロイ（ＮｉＦｅ）、鉄コバルト（ＣｏＦｅ）、鉄ニッケルコバルト（ＮｉＦｅＣｏ）又はコバルトに例示される強磁性材料で形成される。本実施例では、パーマロイ（ＮｉＦｅ）である。絶縁膜１５は、アルミナ（Ａｌ２Ｏ３）、酸化ハフニウムに例示される絶縁材料で形成される。本実施例では、Ａｌを成膜後にプラズマ酸化を行って作製したアルミナ（Ａｌ２Ｏ３）を用いた。絶縁膜１５の厚さは、約１．５ｎｍであり、トンネル電流が流れる程度に極めて薄い。更に、固定強磁性層１４、絶縁膜１５及び自由強磁性膜１６の厚さの和は、極めて薄く、約３０ｎｍ若しくはそれ以下である。
【００４５】
次に、磁性素子上部５１ａを作製する。
所定の形状にフォトレジストを用いてパターニングを行う。そして、レジストパターンをマスクとして、イオンミリングを用いてエッチングを行う。このとき、エッチングは、絶縁膜１５と固定強磁性膜１４との境界まで行う。その後、フォトレジストを剥離する。この状態を図１（ｂ）に示す。
このエッチングにより、磁性素子の上部導電層１７’、第２磁性層としての自由強磁性層１６’及び絶縁層１５’が形成される。本実施例では、上部導電層１７’、自由強磁性層１６’及び絶縁層１５’を磁性素子上部５１ａともいう。上記の所定の形状は、磁性素子上部５１ａの形状である。
【００４６】
続いて、側壁としてのサイドウォール１９を作製する。
まず、固定強磁性膜１４及び磁性素子上部５１ａを覆うように、保護膜１８を成膜する。この状態を図１（ｃ）に示す。保護膜１８は、金属の酸化膜、窒化膜、炭化膜のような絶縁性の材料を用いる。例えば、シリコン酸化膜、シリコン窒化膜、アルミ酸化膜、アルミ窒化膜である。本実施例では、シリコン窒化膜である。絶縁性なので、自由強磁性層１６’及び絶縁層１５’の電気的特性に影響しない。
次に、所定の条件で、保護膜１８についてドライエッチングを行うことにより、サイドウォール１９が形成される。所定の条件は、磁性素子の構造や保護膜１８の特性により、実験的に決定される。この状態を図２（ａ）に示す。
これにより、上部導電層１７’、自由強磁性層１６’及び絶縁層１５’の側面は、後のエッチング工程において、エッチングの雰囲気に曝されなくなる。従って、自由強磁性層１６’及び絶縁層１５’において、エッチングガスによる膜質の劣化、エッチングされた物質（側面付着物）の側面への付着、それによる電気的特性の異常を回避することが可能となる。
【００４７】
引き続いて、磁性素子下部５２ａを作製する。
サイドウォール１９及び上部導電層１７’をマスクにして、下部導電膜１２下までエッチングを行う。エッチング方法としてはイオンミリングを用いる。このエッチングは、下部配線１１と下部導電膜１２の境界まで行う。この状態を図２（ｂ）に示す。
このエッチングにより、第１磁性層としての固定強磁性層１４’、反強磁性層１３’、下部導電層１２’が形成される。本実施例では、固定強磁性層１４’、反強磁性層１３’、下部導電層１２’を磁性素子下部５２ａともいう。
サイドウォール１９及び上部導電層１７’をマスクにしてエッチングを行っているので、フォトリソグラフィーに関わる工程が不要である。すなわち、磁性素子を形成するのに、磁性素子上部５１ａ用及び磁性素子下部５２ａ用と２回のエッチングを行っているが、１度のフォトリソグラフィーの工程で済み、工程数の増加を抑えることが出来る。
【００４８】
次に、層間絶縁膜２０を作製する。
まず、下部絶縁層１０、磁性素子下部５２ａ及び磁性素子上部５１ａを覆うように、層間絶縁膜２０を成膜する。層間絶縁膜２０は、金属の酸化膜、窒化膜、炭化膜、あるいは層間絶縁膜として従来知られた無機系・有機系の低誘電率絶縁膜のような絶縁性の材料を用いる。例えば、シリコン酸化膜、シリコン窒化膜、アルミ酸化膜、アルミ窒化膜である。本実施例では、シリコン酸化膜である。
次に、化学的機械的研磨（ＣＭＰ）により、層間絶縁膜２０の上面側を、上部導電層１７’上面まで研磨する。また、ＣＭＰの代わりにエッチバック法を用いても良い。その場合、エッチングガスにはＣＦ４を用いる。仕上りは遅いが、精密な平坦化を行うことが出来る。別の方法として、ＣＭＰを途中まで行い、その後エッチバックを用いるという方法でも良い。この場合、速くかつ精密な平坦化を行うことが出来る。
そして、層間絶縁膜２０に、書込みおよび読出し配線として上部配線２１を作製する。この状態を図２（ｃ）に示す。
以上の工程により、ＴＭＲセルの形成が完了する。
【００４９】
本実施の形態の磁性メモリの製造方法では、磁性素子上部５１ａを形成するのに物理的エッチング（例示：イオンミリング）を用いている。この場合、エッチングを絶縁膜１５付近で止め、側面をサイドウォール１９で覆うことで、ショート率を少なくすることができる。また、磁性素子下部５２ａをエッチングで形成する際、サイドウォール１９及び上部導電層１７’をマスクとして用いるので、パターニング回数が１回で、磁性素子（磁性素子上部５１ａ及び磁性素子下部５２ａ）を形成することができる。
【００５０】
また、磁性素子上部５１ａを形成する方法として、ＲＩＥを用いることも可能である。その場合、エッチングを絶縁膜１５付近で止め、側面をサイドウォール１９で覆うことで、絶縁膜１５より深いところまでエッチングする場合に比べて、自由強磁性層１６’のエッチング後の側面がプラズマにさらされる時間を短くすることが出来る。それにより、自由強磁性層１６’の磁気特性の劣化を少なくすることが出来る。また、パターニング回数も、同様に１回で済む。
【００５１】
また、本実施の形態の磁性メモリの製造方法では、磁性素子下部５２ａの大きさを、磁性素子上部５１ａ＋サイドウォール１９（保護膜１８）の厚み程度に制御することが可能となる。
例えば、エッチングによる磁性素子の特性劣化を防ぐために、磁性素子下部５２ａの大きさを磁性素子上部５１ａに比べ大きくする場合がある（非特許文献１参照）。その場合、磁性素子下部５２ａと磁性素子上部５１ａとの大きさの差が大きい方が、磁性素子の劣化の抑制効果が大きくなる。そこで、磁性素子下部５２ａを大きくする。しかし、あまり大きくなりすぎると単位面積あたりの磁性素子数が少なくなる。
一方、本実施の形態の磁性メモリの製造方法では、サイドウォール１９および上部導電層１７’をマスクにしたエッチングにより、磁性素子下部５２ａを形成している。そのため、磁性素子下部５２ａの大きさを、磁性素子上部５１ａ＋サイドウォール１９（保護膜１８）の厚み程度に抑制できる。その様子を示したのが図１４である。
【００５２】
図１４は、磁性素子上部５１、サイドウォール１９及び磁性素子下部５２の関係を示す平面図である。
磁性素子上部５１の形状を（ａ）長方形、（ｂ）楕円形、及び、（ｃ）六角形とした場合について、サイドウォール１９及び上部導電層１７’（磁性素子上部５１）をマスクにして、エッチングにより磁性素子下部５２を形成している。このとき、磁性素子下部５２（上面）の外周と磁性素子上部５１（下面）の外周の距離ｄは、サイドウォール１９（保護膜１８）の膜厚とほぼ等しくなる。保護膜１８の膜厚の制御は容易であることから、磁性素子下部５２ａの大きさの制御も容易で、所望の厚みにすることが出来る。すなわち、磁性素子下部５２ａの大きさを適切な大きさに制御することが出来る。
ここで、距離ｄは、０．０１μｍ≦ｄ≦０．２μｍであることが好ましい。ｄが０．０１μｍより小さい場合、絶縁性の良好なサイドウォール（上部導電層１７’の側面の概ね全体を被覆）を形成することが困難である。また、ｄが０．２μｍより大きい場合、磁性素子５４の基板１上での素子占有率が高くなり、磁性メモリの集積度が下がる。
【００５３】
更に、本実施の形態の磁性メモリの製造方法では、上部配線２１と上部導電層１７’を電気的に接続するために層間絶縁層２０をＣＭＰ、又は／及び、エッチバックを行う。それぞれの場合について、サイドウォール１９の材料を、層間絶縁層２０に比べて選択比を低くすることでＣＭＰ、エッチバックにおける製造歩留まりを高くすることが出来る。それを図１５を用いて説明する。
【００５４】
図１５は、層間絶縁層２０を平坦化する工程を示す断面図である。この図は、図２（ｂ）と図２（ｃ）の間の工程である。
図１５（ａ）は、層間絶縁層２０を下部絶縁膜１０及び磁性素子５４を覆うように成膜した後の断面図である。ここで、層間絶縁層２０及びサイドウォール１９を同じ材料にとすると、ＣＭＰを長く行った場合には、図１５（ｂ）に示すようにサイドウォール１９と上部導電層１７’とが同様に削られてしまう。しかし、サイドウォール１９を層間絶縁層２０に比べ選択比の低い材料にすることにより、図１５（ｃ）に示すように、サイドウォール１９は削られ難くなるため、サイドウォール１９に保護されて上部導電層１７’は削られ難くなる。そして、ＣＭＰを長く行った場合でも、上部導電層１７’を削り過ぎることがない。
【００５５】
サイドウォール１９を層間絶縁層２０に比べ選択比の低い材料にする場合、サイドウォール１９と層間絶縁膜２０の組合せは、例えば、以下のようなものがある。
Ａ．サイドウォール１９：プラズマＣＶＤを用いて３００℃で成膜したシリコン酸化膜／層間絶縁層２０：プラズマＣＶＤを用いて４００℃で成膜したシリコン酸化膜。
この場合、同じ膜（シリコン酸化膜）を用いていても、成膜方法・条件の違いにより、ＣＭＰ、又は／及び、エッチバックの選択比を所望の値にすることが出来る。
Ｂ．サイドウォール１９：シリコン窒化膜とシリコン酸化窒化膜の積層膜／層間絶縁層２０：シリコン酸化膜。
Ｃ．サイドウォール１９：シリコン酸化膜／層間絶縁層２０：低誘電率膜であるポーラス有機シリカ。
ただし、本発明は、上記Ａ〜Ｃの例に制限されるものではない。
【００５６】
更に、本実施の形態の磁性メモリの製造方法では、上部配線２１と上部導電層１７’を電気的に接続するために、層間絶縁層２０をＣＭＰにより平坦化し、上部配線２１の形成を行っている。しかし、層間絶縁層２０の上部にエッチングによりビアホールを形成し、ビアホールを用いて上部配線２１との接続を形成してもよい。
【００５７】
なお、磁性素子５４を形成する本実施の形態の磁性メモリの製造方法において、絶縁膜１５の代わりに、銅のような反磁性体である導電体からなる非磁性膜が形成されることによって、本実施の形態の磁性メモリの製造方法は、ＧＭＲセルの形成に適用可能である。
【００５８】
更に、本実施の形態は、発明の趣旨が維持される限り、変更されることが可能である。
【００５９】
（実施例２）
次に、本発明である磁性メモリ及びその製造方法の第２の実施の形態について説明する。
図３及び図４は、本発明である磁性メモリの製造方法の第２の実施の形態を示す断面図である。
本実施の形態の磁性メモリの製造方法は、ＴＭＲセルの製造方法である。ＴＭＲセルとしての磁性素子は、ＣＭＯＳ回路上に作製される銅等の配線と磁性素子を電気的につなぐタングステン等のビア（タングステンプラグ）上に形成される。図３及び図４は、銅アルミ（銅アルミ（ＡｌＣｕ））等の下部配線１１上のタングステンプラグ２２上に形成された磁性素子を作製する際の各ステップを示している。
【００６０】
まず、図３（ａ）に示されているように、基板１（例示：シリコン）上に形成された下部絶縁層１０（例示：シリコン酸化膜）中に書込みおよび読出し用の下部配線１１を、下部配線１１上の磁性素子５４を設ける場所にタングステンプラグ２２（例示：銅アルミ（ＡｌＣｕ））をダマシンプロセス等を用いて形成する。
そして、その上面側に、ＴＭＲ構造の多層膜５３を成膜する。すなわち、タングステンプラグ２２の側から順に、下部導電膜１２、反強磁性膜１３、固定強磁性膜１４、絶縁膜１５、自由強磁性膜１６、上部導電膜１７が、順次形成される。各膜については、実施例１と同様である。ただし、本実施例では、反強磁性膜１３は、イリジウムマンガン（ＩｒＭｎ）、固定強磁性膜１４は、鉄コバルト（ＣｏＦｅ）を用いている。
【００６１】
次に、磁性素子上部５１ｂを作製する。
所定の形状にフォトレジストを用いてパターニングを行う。そして、レジストパターンをマスクとして、反応性イオンエッチング（ＲＩＥ）を用いてエッチングを行う。このとき、エッチングは、反強磁性膜１３と下部導電膜１２との境界まで行う。その後、フォトレジストを剥離する。この状態を図３（ｂ）に示す。このエッチングにより、磁性素子の上部導電層１７’、第２磁性層としての自由強磁性層１６’、絶縁層１５’、第１磁性層としての固定強磁性層１４’及び反強磁性層１３’が形成される。本実施例では、上部導電層１７’、自由強磁性層１６’、絶縁層１５’、固定強磁性層１４’及び反強磁性層１３’を磁性素子上部５１ｂともいう。上記の所定の形状は、磁性素子上部５１ｂの形状である。
【００６２】
続いて、側壁としてのサイドウォール１９を作製する。
まず、下部導電膜１２及び磁性素子上部５１ｂを覆うように、保護膜１８を成膜する。この状態を図３（ｃ）に示す。保護膜１８は、実施例１と同様である。次に、所定の条件で、保護膜１８についてドライエッチングを行うことにより、サイドウォール１９が形成される。所定の条件は、実験的に決定される。この状態を図４（ａ）に示す。
これにより、上部導電層１７’、自由強磁性層１６’、絶縁層１５’、固定強磁性層１４’及び反強磁性層１３’の側面は、後のエッチング工程において、エッチングの雰囲気に曝されなくなる。従って、自由強磁性層１６’及び絶縁層１５’において、エッチングガスによる膜質の劣化、エッチングされた物質（側面付着物）の側面への付着、それによる電気的特性の異常を回避することが可能となる。
【００６３】
引き続いて、磁性素子下部５２ｂを作製する。
サイドウォール１９及び上部導電層１７’をマスクにして、下部導電層１２下までエッチングを行う。エッチング方法としては反応性イオンエッチング（ＲＩＥ）を用いる。このエッチングは、下部配線１１と下部導電膜１２の境界まで行う。この状態を図４（ｂ）に示す。
このエッチングにより、下部導電層１２’が形成される。本実施例では、下部導電層１２’を磁性素子下部５２ｂともいう。
サイドウォール１９及び上部導電層１７’をマスクにしてエッチングを行っているので、フォトリソグラフィーに関わる工程が不要である。すなわち、磁性素子を形成するのに、磁性素子上部５１ｂ用及び磁性素子下部５２ｂ用と２回のエッチングを行っているが、１度のフォトリソグラフィーの工程で済み、工程数の増加を抑えることが出来る。
【００６４】
次に、層間絶縁膜２０を作製する。
まず、下部絶縁層１０、磁性素子下部５２ｂ及び磁性素子上部５１ｂを覆うように、層間絶縁膜２０を成膜する。層間絶縁膜２０は、実施例１と同様である。次に、フォトレジストを用いてパターニングを行い、その後ドライエッチングによりビアホール２３を形成する。
そして、フォトレジスト除去後、ビアホール２３中及び層間絶縁膜２０上に、書込みおよび読出し配線として上部配線２１を作製する。この状態を図４（ｃ）に示す。
以上の工程により、ＴＭＲセルの形成が完了する。
【００６５】
本実施の形態の磁性メモリの製造方法では、磁性素子上部５１ｂを形成する方法として、ＲＩＥを用いている。この場合、エッチング時間が長くなり過ぎないように、エッチングを下部導電膜１２の手前で止めている。それにより、自由強磁性層１６’や固定強磁性層１４’のエッチングによる膜質（磁気特性を含む）の劣化を抑制することが出来る。
また、側面をサイドウォール１９で覆うことで、その後に、自由強磁性層１６’や固定強磁性層１４’の側面がプラズマに曝されないようにすることで、自由強磁性層１６’や固定強磁性層１４’の磁気特性の劣化を少なくすることが出来る。
更に、磁性素子下部５２ａをエッチングで形成する際、サイドウォール１９及び上部導電層１７’をマスクとして用いるので、パターニング回数が１回で、磁性素子（磁性素子上部５１ａ及び磁性素子下部５２ａ）を形成することができる。
【００６６】
また、本実施の形態の磁性メモリの製造方法では、実施例１と同様に、磁性素子下部５２ａの大きさを、磁性素子上部５１ａ＋サイドウォール１９（保護膜１８）の厚み程度に制御することが可能となる。
【００６７】
更に、本実施の形態の磁性メモリの製造方法では、上部配線２１と上部導電層１７’を電気的に接続するために、層間絶縁層２０の上部にエッチングによりビアホール２３を形成し、ビアホール２３を用いて上部配線２１との接続を形成している。この場合、サイドウォール１９の材料を、層間絶縁層２０に比べて選択比を低くすることで、ショートの発生を抑制し、ビアエッチングにおける製造歩留まりを高くすることが出来る。それを図１６を用いて説明する。
【００６８】
図１６は、層間絶縁層２０にビアホールを形成する工程を示す断面図である。この図は、図４（ｂ）と図４（ｃ）の間の工程である。ここではパターニングが若干ずれた場合について説明する。
図１６（ａ）は、層間絶縁層２０を下部絶縁膜１０及び磁性素子５４を覆うように成膜し、フォトレジスト２６によりパターニングした後の断面図である。ここで、層間絶縁層２０及びサイドウォール１９を同じ材料にとすると、ビアエッチングを長く（深く）行った場合、図１６（ｂ）のように層間絶縁膜２０だけでなくサイドウォール１９も同様に削られ、磁性素子５４の側面が現れる。この後、上部配線２１を成膜すると、磁性素子５４がショートするという問題が生じる。しかし、サイドウォール１９を層間絶縁層２０に比べ選択比の低い材料にすることで、図１６（ｃ）に示すように、サイドウォール１９がエッチングの進行を妨げるため、深くエッチングした場合でもショートは起こらない。
【００６９】
なお、サイドウォール１９を層間絶縁層２０に比べ選択比の低い材料にする場合の例は、実施例１に説明した通りである。
【００７０】
図１６において説明した効果は、実施例１の場合において、上部配線２１と上部導電層１７’を電気的に接続するために、層間絶縁層２０の上部にエッチングによりビアホールを形成し、ビアホールを用いて上部配線２１との接続を形成した場合においても同様に得ることが出来る。
【００７１】
更に、本実施の形態の磁性メモリの製造方法では、上部配線２１と上部導電層１７’を電気的に接続するために、層間絶縁層２０をＣＭＰ、又は／及び、エッチバックにより平坦化し、その上に上部配線２１を形成しても良い。その場合、実施例１の図１５において説明したものと同様の効果を得ることが出来る。
【００７２】
なお、磁性素子５４を形成する本実施の形態の磁性メモリの製造方法において、絶縁膜１５の代わりに、銅のような反磁性体である導電体からなる非磁性膜が形成されることによって、本実施の形態の磁性メモリの製造方法は、ＧＭＲセルの形成に適用可能である。
【００７３】
更に、本実施の形態は、発明の趣旨が維持される限り、変更されることが可能である。
【００７４】
（実施例３）
以下、本発明である磁性メモリ及びその製造方法の第３の実施の形態について説明する。
図５及び図６は、本発明である磁性メモリの製造方法の第３実施の形態を示す断面図である。
本実施の形態の磁性メモリの製造方法は、ＴＭＲセルの製造方法である。ＴＭＲセルとしての磁性素子は、ＣＭＯＳ回路上に作製される銅等の配線上に形成される。図５及び図６は、銅等の下部配線１１上に形成された磁性素子を作製する際の各ステップを示している。
【００７５】
まず、図５（ａ）に示されているように、基板１（例示：シリコン）上に形成された下部絶縁層１０（例示：シリコン酸化膜）中に、書込みおよび読出し用の下部配線１１（例示：銅）をダマシンプロセスを用いて形成する。
そして、その上面側に、ＴＭＲ構造の多層膜５３’を成膜する。すなわち、下部配線１１の側から順に、下部導電膜１２、自由強磁性膜１６、絶縁膜１５、固定強磁性膜１４、反強磁性膜１３、上部導電膜１７が、順次形成される。本実施例では、自由強磁性膜１６、絶縁膜１５、固定強磁性膜１４、反強磁性膜１３の成膜順序が実施例１と逆である。各膜については、実施例１と同様である。ただし、本実施例では、反強磁性膜１３は、イリジウムマンガン（ＩｒＭｎ）を用いている。
【００７６】
次に、磁性素子上部５１ｃを作製する。
所定の形状にフォトレジストを用いてパターニングを行う。そして、レジストパターンをマスクとして、イオンミリングを用いてエッチングを行う。このとき、エッチングは、自由強磁性膜１６と絶縁膜１５との境界まで行う。その後、フォトレジストを剥離する。この状態を図５（ｂ）に示す。
このエッチングにより、磁性素子の上部導電層１７’、反強磁性層１３’、固定強磁性層１４’及び絶縁層１５’が形成される。本実施例では、上部導電層１７’、反強磁性層１３’、固定強磁性層１４’及び絶縁層１５’を磁性素子上部５１ｃともいう。上記の所定の形状は、磁性素子上部５１ａの形状である。
【００７７】
続いて、側壁としてのサイドウォール１９を作製する。
まず、自由強磁性膜１６及び磁性素子上部５１ｃを覆うように、保護膜１８を成膜する。この状態を図５（ｃ）に示す。保護膜１８は、実施例１と同様である。
次に、所定の条件で、保護膜１８についてドライエッチングを行うことにより、サイドウォール１９が形成される。所定の条件は、実験的に決定される。この状態を図６（ａ）に示す。
これにより、上部導電層１７’、反強磁性層１３’、固定強磁性層１４’及び絶縁層１５’の側面は、後のエッチング工程において、エッチングの雰囲気に曝されなくなる。従って、固定強磁性層１４’及び絶縁層１５’において、エッチングガスによる膜質の劣化、エッチングされた物質（側面付着物）の側面への付着、それによる電気的特性の異常を回避することが可能となる。
【００７８】
引き続いて、磁性素子下部５２ｃを作製する。
サイドウォール１９及び上部導電層１７’をマスクにして、下部導電膜１２下までエッチングを行う。エッチング方法としてはイオンミリングを用いる。このエッチングは、下部配線１１と下部導電膜１２の境界まで行う。この状態を図６（ｂ）に示す。
このエッチングにより、自由強磁性層１６’、下部導電層１２’が形成される。本実施例では、自由強磁性層１６’、下部導電層１２’を磁性素子下部５２ｃともいう。
サイドウォール１９及び上部導電層１７’をマスクにしてエッチングを行っているので、フォトリソグラフィーに関わる工程が不要である。すなわち、磁性素子を形成するのに、磁性素子上部５１ａ用及び磁性素子下部５２ｃ用と２回のエッチングを行っているが、１度のフォトリソグラフィーの工程で済み、工程数の増加を抑えることが出来る。
【００７９】
次に、層間絶縁膜２０を作製する。
まず、下部絶縁層１０、磁性素子下部５２ａ及び磁性素子上部５１ａを覆うように、層間絶縁膜２０を成膜する。層間絶縁膜２０は、実施例１と同様である。次に、化学的機械的研磨（ＣＭＰ）により、層間絶縁膜２０の上面側を、上部導電層１７’上面まで研磨する。また、ＣＭＰの代わりにエッチバック法を用いても良い。その場合、エッチングガスにはＣＦ４を用いる。別の方法として、ＣＭＰを途中まで行い、その後エッチバックを用いるという方法でも良い。
そして、層間絶縁膜２０に、書込みおよび読出し配線として上部配線２１を作製する。この状態を図６（ｃ）に示す。
以上の工程により、ＴＭＲセルの形成が完了する。
【００８０】
本実施例では、自由強磁性膜１６、絶縁膜１５、固定強磁性膜１４、反強磁性膜１３の成膜順序が実施例１と逆である。そのため、磁性素子５４’では、実施例１の磁性素子５４と比較して、自由強磁性層１６’、絶縁層１５’、固定強磁性層１４’、反強磁性層１３’の下部配線１１に対する位置関係が逆となっている。
しかし、本実施の形態の磁性メモリの製造方法においても、実施例１において得られるものと同様の効果を得ることが出来る。
【００８１】
なお、磁性素子５４を形成する本実施の形態の磁性メモリの製造方法において、絶縁膜１５の代わりに、銅のような反磁性体である導電体からなる非磁性膜が形成されることによって、本実施の形態の磁性メモリの製造方法は、ＧＭＲセルの形成に適用可能である。
【００８２】
更に、本実施の形態は、発明の趣旨が維持される限り、実施例１中に例示されるように変更されることが可能である。
【００８３】
（実施例４）
次に、本発明である磁性メモリ及びその製造方法の第４の実施の形態について説明する。
図７及び図８は、本発明である磁性メモリの製造方法の第４の実施の形態を示す断面図である。
本実施の形態の磁性メモリの製造方法は、ＴＭＲセルの製造方法である。ＴＭＲセルとしての磁性素子は、ＣＭＯＳ回路上に作製される銅等の配線上に形成される。図７及び図８は、銅等の下部配線１１上に形成された磁性素子を作製する際の各ステップを示している。
【００８４】
まず、図７（ａ）に示されているように、基板１（例示：シリコン）上に形成された下部絶縁層１０（例示：シリコン酸化膜）中に書込みおよび読出し用の下部配線１１をダマシンプロセス等を用いて形成する。
そして、その上面側に、ＴＭＲ構造の多層膜５３を成膜する。すなわち、下部配線１１の側から順に、下部導電膜１２、反強磁性膜１３、固定強磁性膜１４、絶縁膜１５、自由強磁性膜１６、上部導電膜１７が、順次形成される。各膜については、実施例１と同様である。ただし、本実施例では、反強磁性膜１３は、イリジウムマンガン（ＩｒＭｎ）を用いている。
【００８５】
次に、磁性素子５４ｄを作製する。
所定の形状にフォトレジストを用いてパターニングを行う。そして、レジストパターンをマスクとして、反応性イオンエッチング（ＲＩＥ）を用いてエッチングを行う。このとき、エッチングは、下部導電膜１２と下部配線１１との境界まで行う。その後、フォトレジストを剥離する。この状態を図７（ｂ）に示す。
このエッチングにより、磁性素子の上部導電層１７’、自由強磁性層１６’、絶縁層１５’、固定強磁性層１４’、反強磁性層１３’及び下部導電層１２’が形成される。本実施例では、上部導電層１７’、自由強磁性層１６’、絶縁層１５’、固定強磁性層１４’、反強磁性層１３’及び下部導電層１２’を磁性素子５４ｄともいう。上記の所定の形状は、磁性素子５４ｄの形状である。
この場合、各膜の膜厚を薄くすることや、エッチング条件等を変更することにより、ＲＩＥの時間が長くならないようにして行う。
【００８６】
続いて、側壁としてのサイドウォール１９を作製する。
まず、下部配線１１及び磁性素子５４ｄを覆うように、保護膜１８を成膜する。この状態を図７（ｃ）に示す。保護膜１８は、実施例１と同様である。ただし、本実施例では、アルミ窒化膜を用いる。
次に、所定の条件で、保護膜１８についてドライエッチングを行うことにより、サイドウォール１９が形成される。所定の条件は、実験的に決定される。この状態を図８（ａ）に示す。
これにより、磁性素子５４ｄの側面は、後の工程において、その雰囲気に曝されなくなる。従って、自由強磁性層１６’及び絶縁層１５’において、後工程による膜質の劣化、物質（側面付着物）の側面への付着、それによる電気的特性の異常を回避することが可能となる。
【００８７】
次に、層間絶縁膜２０を作製する。
まず、下部絶縁層１０及び磁性素子５４ｄを覆うように、層間絶縁膜２０を成膜する。層間絶縁膜２０は、実施例１と同様である。
次に、化学的機械的研磨（ＣＭＰ）により、層間絶縁膜２０の上面側を、上部導電層１７’上面まで研磨する。また、ＣＭＰの代わりにエッチバック法を用いても良い。別の方法として、ＣＭＰを途中まで行い、その後エッチバックを用いるという方法でも良い。そして、層間絶縁膜２０に、書込みおよび読出し配線として上部配線２１を作製する。この状態を図８（ｂ）に示す。
以上の工程により、ＴＭＲセルの形成が完了する。
【００８８】
本実施の形態の磁性メモリの製造方法においては、ＲＩＥによるエッチングの回数が１回であり、上部配線２１をＣＭＰ（又はエッチバック）で形成している点が、実施例２と異なる。
しかし、本実施の形態の磁性メモリの製造方法においても、実施例２において得られるものと同様の効果を得ることが出来る。
【００８９】
なお、磁性素子５４を形成する本実施の形態の磁性メモリの製造方法において、絶縁膜１５の代わりに、銅のような反磁性体である導電体からなる非磁性膜が形成されることによって、本実施の形態の磁性メモリの製造方法は、ＧＭＲセルの形成に適用可能である。
【００９０】
更に、本実施の形態は、発明の趣旨が維持される限り、実施例２中に例示されるように変更されることが可能である。
【００９１】
（実施例５）
以下、本発明である磁性メモリ及びその製造方法の第５の実施の形態について説明する。
図９及び図１０は、本発明である磁性メモリの製造方法の第５実施の形態を示す断面図である。
本実施の形態の磁性メモリの製造方法は、ＴＭＲセルの製造方法である。ＴＭＲセルとしての磁性素子は、ＣＭＯＳ回路上に作製される銅等の配線上に形成される。図９及び図１０は、銅等の下部配線１１上に形成された磁性素子を、下部配線１１を含めて作製する際の各ステップを示している。
【００９２】
まず、図９（ａ）に示されているように、基板１（例示：シリコン）上に形成された下部絶縁層１０（例示：シリコン酸化膜）の上面側に、書込み及び読出し用の下部配線１１を形成するための下部配線層１１’（例示：銅）と、ＴＭＲ構造の多層膜５３とを成膜する。すなわち、下部絶縁層１０の側から順に、下部配線層１１’、下部導電膜１２、反強磁性膜１３、固定強磁性膜１４、絶縁膜１５、自由強磁性膜１６、上部導電膜１７が、順次形成される。
下部配線層１１’は、銅、アルミ、チタン、銅アルミ（ＡｌＣｕ）、窒化チタンに例示される導電性材料を含む単層膜もしくは多層膜である。本実施例では、窒化チタン／チタン／銅アルミ／チタンを順に積層した多層膜である。
下部導電膜１２、反強磁性膜１３、固定強磁性膜１４、絶縁膜１５、自由強磁性膜１６、上部導電膜１７は、実施例１と同様である。ただし、本実施例では、反強磁性膜１３はイリジウムマンガン（ＩｒＭｎ）、固定強磁性膜１４は鉄コバルト（ＣｏＦｅ）である。
【００９３】
次に、磁性素子上部５１ｅを作製する。
フォトレジストを用いて所定の形状にパターニングを行う。そして、レジストパターンをマスクとして、イオンミリングを用いてエッチングを行う。このとき、エッチングは、絶縁膜１５と固定強磁性膜１４との境界まで行う。その後、フォトレジストを剥離する。この状態を図９（ｂ）に示す。
このエッチングにより、磁性素子の上部導電層１７’、自由強磁性層１６’及び絶縁層１５’が形成される。本実施例では、上部導電層１７’、自由強磁性層１６’及び絶縁層１５’を磁性素子上部５１ｅともいう。上記の所定の形状は、磁性素子上部５１ｅの形状である。
【００９４】
続いて、側壁としてのサイドウォール１９を作製する。
まず、固定強磁性膜１４及び磁性素子上部５１ｅを覆うように、保護膜１８を成膜する。この状態を図９（ｃ）に示す。保護膜１８は、実施例１と同様である。
次に、所定の条件で、保護膜１８についてドライエッチングを行うことにより、サイドウォール１９が形成される。所定の条件は、実験的に決定される。この状態を図９（ｄ）に示す。
これにより、上部導電層１７’、自由強磁性層１６’及び絶縁層１５’の側面は、後のエッチング工程において、エッチングの雰囲気に曝されなくなる。従って、自由強磁性層１６’及び絶縁層１５’において、エッチングガスによる膜質の劣化、エッチングされた物質（側面付着物）の側面への付着、それによる電気的特性の異常を回避することが可能となる。
【００９５】
引き続いて、磁性素子下部５２ｅを作製する。
サイドウォール１９及び上部導電層１７’をマスクにして、反響磁性膜１３下までエッチングを行う。エッチング方法としてはイオンミリングを用いる。このエッチングは、反響磁性膜１３と下部導電膜１２の境界まで行う。この状態を図１０（ａ）に示す。このエッチングにより、固定強磁性層１４’、反強磁性層１３’が形成される。
続いて、フォトレジストを用いて所定の形状にパターニングを行う。そして、レジストパターンをマスクとして、イオンミリングを用いてエッチングを行う。このとき、エッチングは、下部配線膜１１’と下部絶縁層１０との境界まで行う。その後、フォトレジストを剥離する。この状態を図１０（ｂ）に示す。このエッチングにより、下部導電層１２’及び下部配線１１が形成される。
本実施例では、固定強磁性層１４’、反強磁性層１３’、下部導電層１２’を磁性素子下部５２ｅともいう。
サイドウォール１９及び上部導電層１７’をマスクにしてエッチングを行っているので、フォトリソグラフィーに関わる工程が不要である。すなわち、磁性素子を形成するのに、磁性素子上部５１ａ用及び磁性素子下部５２ａ用と２回のエッチングを行っているが、１度のフォトリソグラフィーの工程で済み、工程数の増加を抑えることが出来る。
また、下部配線１１を磁性素子下部５２ｅと同時に形成している。すなわち、ダマシンプロセスを用いた下部配線１１の形成工程を省略することが出来る。
【００９６】
次に、層間絶縁膜２０を作製する。
まず、下部絶縁層１０、磁性素子下部５２ｅ及び磁性素子上部５１ｅを覆うように、層間絶縁膜２０を成膜する。層間絶縁膜２０は、実施例１と同様である。次に、化学的機械的研磨（ＣＭＰ）により、層間絶縁膜２０の上面側を、上部導電層１７’上面まで研磨する。また、ＣＭＰの代わりにエッチバック法を用いても良い。別の方法として、ＣＭＰを途中まで行い、その後エッチバックを用いるという方法でも良い。
そして、層間絶縁膜２０に、書込みおよび読出し配線として上部配線２１を作製する。この状態を図１０（ｃ）に示す。
以上の工程により、ＴＭＲセルの形成が完了する。
【００９７】
本実施の形態の磁性メモリの製造方法においても、実施例１において得られるものと同様の効果を得ることが出来る。
【００９８】
上記実施例では、磁性素子下部５２ｅを作製する際、固定強磁性層１４’及び反強磁性層１３’を形成するのにサイドウォール１９及び上部導電層１７’をマスクにし、下部導電層１２’を形成するのにフォトレジストをマスクにしている。しかし、マスクとして、いずれの場合もフォトレジスト用いることも可能である。それを示しているのが、図１１及び図１２である。
【００９９】
図１１及び図１２は、本発明である磁性メモリの製造方法の他の実施の形態を示す断面図である。図６に示すように、磁性素子上部５１ｆの作製手順（図１１（ａ）〜（ｃ）、図１２（ａ））は、図９の場合（（ａ）〜（ｄ））と同様である。しかし、磁性素子下部５２ｆの作製手順図１２（ｂ）は、図１０の場合（（ａ）〜（ｂ））と異なる。すなわち、磁性素子下部５２ｆは、フォトレジストをマスクにしてエッチングにより作製されている。その他は、実施例５と同様である。
【０１００】
この場合、サイドウォール１９及び上部導電層１７’をマスクにしたセルフアラインのエッチングプロセスを省略することが出来る。
また、実施例５の場合と同様の効果を得ることが出来る。
【０１０１】
なお、磁性素子５４を形成する本実施の形態の磁性メモリの製造方法において、絶縁膜１５の代わりに、銅のような反磁性体である導電体からなる非磁性膜が形成されることによって、本実施の形態の磁性メモリの製造方法は、ＧＭＲセルの形成に適用可能である。
【０１０２】
更に、本実施の形態は、発明の趣旨が維持される限り、実施例１中に例示されるように変更されることが可能である。
【０１０３】
【発明の効果】
本発明により、磁性素子をエッチング法を用いて形成する際、ショートを回避し、磁性素子の磁気特性の劣化を抑制することが可能となる。
【図面の簡単な説明】
【図１】本発明である磁性メモリの製造方法の第１実施の形態を示す断面図である。
【図２】本発明である磁性メモリの製造方法の第１実施の形態を示す断面図である。
【図３】本発明である磁性メモリの製造方法の第２の実施の形態を示す断面図である。
【図４】本発明である磁性メモリの製造方法の第２の実施の形態を示す断面図である。
【図５】本発明である磁性メモリの製造方法の第３実施の形態を示す断面図である。
【図６】本発明である磁性メモリの製造方法の第３実施の形態を示す断面図である。
【図７】本発明である磁性メモリの製造方法の第４の実施の形態を示す断面図である。
【図８】本発明である磁性メモリの製造方法の第４の実施の形態を示す断面図である。
【図９】本発明である磁性メモリの製造方法の第５実施の形態を示す断面図である。
【図１０】本発明である磁性メモリの製造方法の第５実施の形態を示す断面図である。
【図１１】本発明である磁性メモリの製造方法の他の実施の形態を示す断面図である。
【図１２】本発明である磁性メモリの製造方法の他の実施の形態を示す断面図である。
【図１３】従来技術の磁性メモリの構成及び製造方法を示す断面図である。
【図１４】磁性素子上部、サイドウォール及び磁性素子下部の関係を示す平面図である。
【図１５】層間絶縁層を平坦化する工程を示す断面図である。
【図１６】層間絶縁層にビアホールを形成する工程を示す断面図である。
【符号の説明】
１ 基板
１０ 下部絶縁層
１１ 下部配線
１１’ 下部配線膜
１２ 下部導電膜
１２’ 下部導電層
１３ 反強磁性膜
１３’ 反強磁性層
１４ 固定強磁性膜
１４’ 固定強磁性層
１５ 絶縁膜
１５’ 絶縁層
１６ 自由強磁性膜
１６’ 自由強磁性層
１７ 上部導電膜
１７’ 上部導電層
１８ 保護膜
１９ サイドウォール
２０ 層間絶縁膜
２１ 上部配線
２２ タングステンプラグ
２３ ビアホール
２６ フォトレジスト
５１（ａ〜ｆ） 磁性素子上部
５２（ａ〜ｆ） 磁性素子下部
５３（’） 多層膜
５４（ａ〜ｆ） 磁性素子
１００ 基板
１０２ 導電体層
１０２’ 導電体膜
１０４ 第３強磁性体層
１０４’ 第３強磁性体膜
１０６ 反強磁性体層
１０６’ 反強磁性体膜
１１４ キャップ層
１１４’ キャップ膜
１２０（’、’’） マスク
１２５ 側壁付着物
１２６ エッチング予定形状
１５０ 第２強磁性体層
１５０’ 第２強磁性体膜
１５２ 絶縁体層
１５２’ 絶縁体膜
１５４ 第１強磁性体層
１５４’ 第１強磁性体膜
【発明の属する技術分野】
本発明は、磁性メモリ及びその製造方法に関し、特に、強磁性体が有する自発磁化を利用して、不揮発的にデータを記憶する磁性メモリ及びその製造方法に関する。
【０００２】
【従来の技術】
不揮発的にデータを保持するメモリの一つとして磁性メモリ（Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ：以下、「ＭＲＡＭ」という）が知られている。ＭＲＡＭに用いられる磁性素子は、非磁性層の上下に強磁性層を有する構造である。この磁性素子は、上下の強磁性層の磁化ベクトルが平行か反平行かで、異なる抵抗値を示す。この異なる抵抗値は、“１”又は“０”に対応付けられる。そして、磁性素子の抵抗値を検出することで、磁性素子に書込まれた情報を読み出すことができる。
【０００３】
ＭＲＡＭは、巨大磁気抵抗（以下、「ＧＭＲ」という）効果及びトンネル磁気抵抗（以下、「ＴＭＲ」という）効果を用いたものが知られている。以下では、ＧＭＲ効果を利用するＭＲＡＭのメモリセルをＧＭＲセルと記載し、ＴＭＲ効果を利用するＭＲＡＭのメモリセルをＴＭＲセルと記載する。ＧＭＲセルは、非磁性層にＣｕ、Ｃｒ等の導電膜を用い、ＴＭＲセルは、非磁性層にアルミナ等の絶縁膜を用いている。
【０００４】
ＴＭＲセルでは、磁性素子は、アレイ状に並べられている。そして、磁性素子へのデータの書込みは、磁性素子近傍の配線に流れる電流が作る磁界等により行われる。また、磁性素子からのデータの読出しは、磁性素子の上下に設けられた電極間の抵抗値を検出することにより行われる。
【０００５】
これらの磁性素子の加工は、イオンミリングのような物理的エッチング、又は、反応性イオンエッチング（以下、「ＲＩＥ」という）のような物理的・化学的エッチングによって行われる。
ＴＭＲセルの磁性素子は、非磁性層にアルミナのような絶縁膜を用いている。そして、読み出し電流は、非磁性層を介して膜面に対して垂直方向に流れる。そのため、磁性素子をエッチングする工程で磁性素子の側面に導電性物質が付着した場合、読出し電流は、非磁性層である絶縁膜を通らず、導電性物質を通ることになる。その場合、磁性素子の両端の電極間における抵抗値は大幅に減少する。このことをショートという。ショートが起こると、ＭＲＡＭとして十分な特性を得ることができない。
【０００６】
イオンミリングのような物理的エッチングを用いる場合、最初にエッチングされる強磁性層と非磁性層より深いところまでエッチングをすると、ショートする素子の数が増加する。
また、ＲＩＥを用いる場合、エッチング時間が長くなると、エッチングガスの種類によっては、エッチングガスと強磁性層が化学的に反応して、強磁性層の磁気特性が劣化することが確認されている。
【０００７】
磁性素子をエッチング法を用いて形成する際、磁性素子の側面に導電性物質が付着して起きるショートを回避することが可能な技術が求められている。磁性素子をエッチング法を用いて形成する際、磁性素子の磁気特性の劣化を抑制することが可能な技術が求められている。磁性素子をエッチング法を用いて形成する際、一度のパターニングで磁性素子全体を加工できることが技術が望まれている。
【０００８】
関連する技術として、米国特許第６２９７９８３Ｂ１号明細書（Ｍａｎｏｊ Ｂｈａｔｔａｃｈａｒｙｙａ）に、磁性メモリの技術が開示されている。この技術の磁性メモリは、活性層（自由磁化層）の面積を参照層（固定磁化層）の面積よりも小さくしている。それにより、活性層（自由磁化層）の磁化を安定化させることを目的としている。
【０００９】
図１３は、上記の米国特許第６２９７９８３Ｂ１号明細書に開示されている磁性メモリの構成及び製造方法を示す断面図である。
この技術の磁性メモリの製造方法は、以下のように行なう。
（１）第１工程：基板１００上に各膜（導電体膜１０２’、第３強磁性体膜１０４’、反強磁性体膜１０６’、第１強磁性体膜１５４’、絶縁体膜１５２’、第２強磁性体膜１５０’、キャップ膜１１４’、マスク１２０’）を順次堆積する。その様子は、図１３（ａ）に示す通りである。
（２）第２工程：マスク１２０’を磁性素子の形状にパターンニング（マスク１２０）した後、そのパターン形状となるように各膜（同上）をイオンミリングでエッチングする。これにより、基板１００上に、導電体層１０２、第３強磁性体層１０４（強磁性体種子層）、反強磁性体層１０６、第１強磁性体層１５４（固定磁化層）、絶縁体層１５２、第２強磁性体層１５０（自由磁化層）、キャップ層１１４、マスク１２０が形成される。その様子は、図１３（ｂ）に示す通りである。
（３）第３工程：マスク１２０を破線１２６の形状に合わせてパターンニング（マスク１２０’’）する。その様子は、図１３（ｃ）に示す通りである。その後、第２強磁性体層１５０（自由磁化層）の面積を第１強磁性体層１５４（固定磁化層）よりも小さくするためのエッチング（エッチング予定形状１２６）をイオンミリングで行う。
すなわち、磁性素子の下部のパターン（マスク１２０）でエッチングを行った後、磁性素子の上部を他のパターン（マスク１２０’’）でイオンミリングを用いてエッチングする方法である。
【００１０】
このような磁性素子のエッチングをイオンミリングで行うと、第２工程の結果が、図１３（ｂ）ではなく、図１３（ｄ）に示すような状況になる場合がある。すなわち、磁性素子及びマスク１２０の側面に、スパッタされた各膜の粒子が付着して、側壁付着物１２５を形成している。そのため、第３工程において、第２強磁性体層１５０（自由磁化層）の面積を第１強磁性体層１５４（固定磁化層）よりも小さくするためのエッチングをするとき、マスク１２０’’と磁性素子の下部（反強磁性体層１０６など）の大きさにそれほど差がない場合には、マスク１２０’’と側壁付着物１２５の間隔が狭くなるために、イオンミリング粒子がその隙間に入らず、エッチング予定形状１２６通りに精度良くエッチングすることができなくなる。
【００１１】
特開２００２−１２４７１７号公報に、磁気抵抗効果素子及びその製造方法並びにその磁気抵抗効果素子を用いた磁気薄膜メモリの技術が開示されている。
この技術の磁気抵抗効果素子は、第１磁性層と、トンネル障壁層と、第２磁性層とが順次積層された磁性トンネル接合を具備する。そして、第１磁性層と第２磁性層との間に、トンネル障壁層を介してトンネル電流を流す。ここで、トンネル障壁層は、薄膜の絶縁体で形成されている。
そして、化合物層と絶縁層とが、第２磁性層のトンネル電流が流れる領域を限定するように配置されている。ただし、化合物層は、第２磁性層を構成する材料の酸化物又は窒化物で形成されている。絶縁層は、化合物層上に配置され、絶縁体で形成されている。
また、この技術の磁気薄膜メモリは、上記磁気抵抗効果素子を用いている。
【００１２】
特開平１０−４２２７号公報に、磁気応答が制御可能な磁気トンネル接合の技術が開示されている。
この技術の磁気トンネル接合素子は、基板と、第１の電極と、第２の電極と、絶縁トンネル層とを含む。
ここで、第１の電極は、拘束強磁性体層と反強磁性層とを有する。拘束強磁性体層は、基板上に形成され、平坦である。反強磁性層は、拘束強磁性体層に隣接し、拘束強磁性体層の磁化方向を好適な方向に拘束し、印加磁場の存在下で磁化方向の回転を阻止する。
第２の電極は、印加磁場の存在下で磁化方向を自由に回転することが出来る平坦なフリー強磁性層を有する。
絶縁トンネル層は、拘束強磁性体層とフリー強磁性体層との間に配置され、拘束強磁性体層及びフリー強磁性体層に垂直な方向のトンネル電流を許可する。
そして、絶縁トンネル層は、拘束強磁性体層又はフリー強磁性体層が、絶縁トンネル層の側部周囲を越えて延びることのない側部周囲を有する。また、絶縁トンネル層は、拘束強磁性体層及びフリー強磁性体層が絶縁トンネル層とオーバーラップすることなく、間隔をあけた別の平面内に保持される。
【００１３】
特開平１１−３３０５８５号公報に、磁化制御方法、磁気機能素子、情報記録方法、情報記録素子及び可変抵抗素子の技術が開示されている。
この技術の磁化機能素子は、積層体を備えている。ここで、積層体は、導電性を有する材料を含む導電性層が、磁性層の間に位置するように、導電体層と複数の磁性層とが積層されてなる。そして、上記積層体の導電体層に電流を流すことで、磁性層間の磁気的結合状態を変化させて、磁性層の磁化方向を制御する。
【００１４】
特開２００２−９３６７号公報に、強磁性トンネル効果素子及び該強磁性トンネル効果素子を用いた磁気メモリの技術が開示されている。
この技術の強磁性トンネル効果素子は、トンネル障壁層を介して２つの強磁性体層を対向させた積層構造を有する。そして、トンネル障壁層を介して流れるトンネル電流が、２つの強磁性体層の相対的な磁化の向きに依存して変化する。
ここで、トンネル障壁層が、非晶質材料、多結晶材料、又はペロブスカイト結晶構造を持たない単結晶材料で構成されている。また、２つの強磁性体層の少なくとも一つは、１軸方向にのみ配向したペロブスカイト酸化物磁性体で構成されている。
【００１５】
【特許文献１】米国特許第６２９７９８３Ｂ１号明細書
【特許文献２】特開２００２−１２４７１７号公報
【特許文献３】特開平１０−４２２７号公報
【特許文献４】特開平１１−３３０５８５号公報
【特許文献５】特開２００２−９３６７号公報
【００１６】
【発明が解決しようとする課題】
従って、本発明の目的は、磁性素子をエッチング法を用いて形成する際、所望の性能を有する磁性素子を高い歩留まりで製造することが出来る磁性メモリ及びその製造方法を提供することである。
【００１７】
また、本発明の他の目的は、磁性素子をエッチング法を用いて形成する際、ショートを回避することが可能な磁性メモリ及びその製造方法を提供することである。
【００１８】
本発明の更に他の目的は、磁性素子をエッチング法を用いて形成する際、磁性素子の磁気特性の劣化を抑制することが可能な磁性メモリ及びその製造方法を提供することである。
【００１９】
本発明の別の目的は、ショート及び磁気特性の劣化を抑制された磁性素子をエッチング法を用いて形成する際、少ない工程数で安価に作製することが可能な磁性メモリ及びその製造方法を提供することである。
【００２０】
【課題を解決するための手段】
以下に、［発明の実施の形態］で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明の実施の形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００２１】
従って、上記課題を解決するために、本発明の磁性メモリは、基板（１）と、磁性素子下部（５２）と、磁性素子上部（５１）と、側壁（１９）とを具備する。
ここで、磁性素子下部（５２）は、基板（１）の上面側に設けられた磁性素子（５４）の一部である。磁性素子上部（５１）は、磁性素子下部（５２）の上面側に設けられた磁性素子（５４）の残部である。側壁（１９）は、磁性素子上部（５１）を囲むように設けられ、絶縁体で形成されている。
すなわち、磁性素子下部（５２）は、基板（１）の上面側に設けられた磁性素子（５４）において、磁性素子（５４）を構成する積層された複数の膜の内、基板（１）に近い側の一層又は複数の層である。そして、磁性素子上部（５１）は、磁性素子（５４）を構成する積層された複数の膜の内、磁性素子下部（５２）の上面側に設けられた磁性素子下部（５２）以外の層である。
また、側壁（１９）により磁性素子上部（５１）の側面は、他の部分から電気的に絶縁される。すなわち、ショートを回避できる。
【００２２】
また、本発明の磁性メモリは、磁性素子（５４）が、側壁（１９）の外周で規定される大きさを備える。
すなわち、磁性素子（５４）は、磁性素子上部（５１）＋側壁（１９）の厚みの大きさとなる。磁性素子（５４）の大きさをほとんど大きくすること無く、ショートを回避することが出来る。
【００２３】
また、本発明の磁性メモリは、磁性素子下部（５２）が、導電体部（１２’、１３’）と、導電体部（１２’、１３’）の上面側に設けられた第１磁性体膜（１４’）を含んでいる。そして、磁性素子上部（５１）が、絶縁膜（１５’）と、絶縁膜（１５’）の上面側に設けられた第２磁性体膜（１６’）とを含んでいる。
【００２４】
また、本発明の磁性メモリは、磁性素子下部（５２）が、導電体部（１２’、１３’）を含んでいる。そして、磁性素子上部（５１）は、第１磁性体膜（１４’）と、第１磁性体膜（１４’）の上面側に設けられた絶縁膜（１５’）と、絶縁膜（１５’）の上面側に設けられた第２磁性体膜（１６’）とを含んでいる。
【００２５】
また、本発明の磁性メモリは、磁性素子上部（５１）が、更に、第２磁性体膜（１６’）の上面側に設けられた導電体膜（１７’）を含んでいる。
【００２６】
更に、本発明の磁性メモリは、磁性素子上部（５１）の形状が長円形、サイクロイド、長方形、六角形又は角丸四角形のいずれか一つを含む。
【００２７】
更に、本発明の磁性メモリは、磁性素子下部（５２）の上面の外周と、磁性素子上部（５１）の下面の外周との距離ｄは、０．０１μｍ≦ｄ≦０．２μｍである。
【００２８】
更に、本発明の磁性メモリは、磁性素子下部（５２）、側壁（１９）及び磁性素子上部（５２）を覆うように設けられた層間絶縁膜（２０）を更に具備する。ここで、層間絶縁膜（２０）は、磁性素子上部（５１）の上面側にビアホール（２３）を有している。
そして、側壁（１９）は、ビアホール（２３）を形成する際のエッチングにおける層間絶縁膜（２０）に対する選択比が１より小となる材料で形成されている。
【００２９】
更に、本発明の磁性メモリは、磁性素子下部（５２）及び側壁（１９）を覆うように設けられた層間絶縁膜（２０）を更に具備する。ここで、層間絶縁膜（２０）は、磁性素子下部（５２）、側壁（１９）及び磁性素子上部（５１）を覆うように形成された後、磁性素子上部（５１）の上面側を、化学的機械的研磨又はエッチバックにより平坦化されている。
そして、側壁（１８）は、その化学的機械的研磨又はエッチバックにおける層間絶縁膜（２０）に対する選択比が１より小となる材料で形成されている。
【００３０】
更に、本発明の磁性メモリは、側壁（１９）が、金属の窒化物、金属の酸化物及び金属の炭化物の少なくとも１つを含んでいる。
【００３１】
更に、本発明の磁性メモリは、側壁（１９）が、酸化珪素、窒化珪素、酸化アルミ又は窒化アルミの少なくとも１つを含んでいる。
【００３２】
上記課題を解決するために、本発明の磁性メモリの製造方法は、（ａ）〜（ｃ）ステップを具備する。
（ａ）ステップは、基板（１）の上面側に磁性素子（５４）に含まれる多層膜（５３）を形成する。（ｂ）ステップは、多層膜（５３）を所定の深さまで、所定のパターンでエッチングし、磁性素子（５４）としての磁性素子上部（５１）を形成する。（ｃ）ステップは、磁性素子上部（５１）を囲むように、絶縁体の側壁（１９）を形成する。
【００３３】
また、本発明の磁性メモリの製造方法は、（ｄ）ステップを更に具備する。（ｄ）ステップは、側壁（１９）と磁性素子上部（５１）とをマスクとして、多層膜（５３）をエッチングし、磁性素子（５４）の残部としての磁性素子下部（５２）を形成する。
【００３４】
また、本発明の磁性メモリの製造方法は、磁性素子下部（５２）が、導電体部（１２’、１３’）と、導電体部（１２’、１３’）の上面側に設けられた第１磁性体層（１４’）を含んでいる。磁性素子上部（５１）は、絶縁層（１５’）と、絶縁層（１５’）の上面側に設けられた第２磁性体層（１６’）とを含んでいる。
【００３５】
また、本発明の磁性メモリの製造方法は、（ｃ）ステップが、物理的エッチングを用いて行われる。
【００３６】
また、本発明の磁性メモリの製造方法は、その物理的エッチングが、イオンミリングである。
【００３７】
更に、本発明の磁性メモリの製造方法は、磁性素子下部（５２）が、導電体部（１２’、１３’）を含んでいる。磁性素子上部（５１）は、第１磁性体層（１４’）と、第１磁性体層（１４’）の上面側に設けられた絶縁層（１５’）と、絶縁層（１５’）の上面側に設けられた第２磁性体層（１６’）とを含んでいる。
【００３８】
更に、本発明の磁性メモリの製造方法は、（ｃ）ステップが、物理的・化学的エッチングを用いて行われる。
【００３９】
更に、本発明の磁性メモリの製造方法は、その物理的・化学的エッチングは、反応性イオンエッチングである。
【００４０】
更に、本発明の磁性メモリの製造方法は、（ｆ）〜（ｇ）ステップを更に具備する。（ｆ）ステップは、磁性素子下部（５２）、側壁（１９）及び磁性素子上部（５１）を覆うように層間絶縁膜（２０）を形成する。（ｇ）ステップは、磁性素子上部（５１）の上面側の層間絶縁膜（２０）に、エッチングによりビアホール（２３）を形成する。
そして、側壁（１９）は、ビアホール（２３）を形成する際のエッチングにおける層間絶縁膜（２０）に対する選択比が１より小となる材料で形成されている。
【００４１】
更に、本発明の磁性メモリの製造方法は、（ｈ）〜（ｉ）ステップを更に具備する。（ｈ）ステップは、磁性素子下部（５２）、側壁（１９）及び磁性素子上部（５１）を覆うように層間絶縁膜（２０）を形成する。（ｉ）ステップは、磁性素子上部（５１）の上面側の層間絶縁膜（２０）を、化学的機械的研磨又はエッチバックにより平坦化する。
そして、側壁（１９）は、その化学的機械的研磨又はエッチバックにおける層間絶縁膜（２０）に対する選択比が１より小となる材料で形成されている。
【００４２】
【発明の実施の形態】
以下、本発明である磁性メモリ及びその製造方法の実施の形態に関して、添付図面を参照して説明する。
各実施の形態において同一又は相当部分には同一の符号を付して説明する。
【００４３】
（実施例１）
以下、本発明である磁性メモリ及びその製造方法の第１の実施の形態について説明する。
図１及び図２は、本発明である磁性メモリの製造方法の第１実施の形態を示す断面図である。
本実施の形態の磁性メモリの製造方法は、ＴＭＲセルの製造方法である。ＴＭＲセルとしての磁性素子は、ＣＭＯＳ回路上に作製される銅等の配線上に形成される。図１及び図２は、銅等の下部配線１１上に形成された磁性素子を作製する際の各ステップを示している。
【００４４】
まず、図１（ａ）に示されているように、基板１（例示：シリコン）上に形成された下部絶縁層１０（例示：シリコン酸化膜）中に、書込みおよび読出し用の下部配線１１（例示：銅）をダマシンプロセスを用いて形成する。
そして、その上面側に、ＴＭＲ構造の多層膜５３を成膜する。すなわち、下部配線１１の側から順に、下部導電膜１２、反強磁性膜１３、固定強磁性膜１４、絶縁膜１５、自由強磁性膜１６、上部導電膜１７が、順次形成される。
下部導電膜１２及び上部導電膜１７は、銅、アルミ、タンタル、窒化チタン又はパーマロイ（ＮｉＦｅ）に例示される導電性材料を含む単層膜もしくは多層膜である。本実施例では、下部導電膜１２は、窒化チタン／タンタル／アルミ／タンタル／パーマロイ（ＮｉＦｅ）を順に積層した多層膜である。上部導電膜１７は、窒化チタンである。厚さは、各約５０ｎｍである。
反強磁性膜１３は、白金マンガン（ＰｔＭｎ）、イリジウムマンガン（ＩｒＭｎ）、鉄マンガン（ＦｅＭｎ）又はニッケルマンガン（ＮｉＭｎ）に例示される反強磁性材料で形成される。本実施例では、鉄マンガン（ＦｅＭｎ）である。約３０ｎｍである。
固定強磁性膜１４及び自由強磁性膜１６は、パーマロイ（ＮｉＦｅ）、鉄コバルト（ＣｏＦｅ）、鉄ニッケルコバルト（ＮｉＦｅＣｏ）又はコバルトに例示される強磁性材料で形成される。本実施例では、パーマロイ（ＮｉＦｅ）である。絶縁膜１５は、アルミナ（Ａｌ２Ｏ３）、酸化ハフニウムに例示される絶縁材料で形成される。本実施例では、Ａｌを成膜後にプラズマ酸化を行って作製したアルミナ（Ａｌ２Ｏ３）を用いた。絶縁膜１５の厚さは、約１．５ｎｍであり、トンネル電流が流れる程度に極めて薄い。更に、固定強磁性層１４、絶縁膜１５及び自由強磁性膜１６の厚さの和は、極めて薄く、約３０ｎｍ若しくはそれ以下である。
【００４５】
次に、磁性素子上部５１ａを作製する。
所定の形状にフォトレジストを用いてパターニングを行う。そして、レジストパターンをマスクとして、イオンミリングを用いてエッチングを行う。このとき、エッチングは、絶縁膜１５と固定強磁性膜１４との境界まで行う。その後、フォトレジストを剥離する。この状態を図１（ｂ）に示す。
このエッチングにより、磁性素子の上部導電層１７’、第２磁性層としての自由強磁性層１６’及び絶縁層１５’が形成される。本実施例では、上部導電層１７’、自由強磁性層１６’及び絶縁層１５’を磁性素子上部５１ａともいう。上記の所定の形状は、磁性素子上部５１ａの形状である。
【００４６】
続いて、側壁としてのサイドウォール１９を作製する。
まず、固定強磁性膜１４及び磁性素子上部５１ａを覆うように、保護膜１８を成膜する。この状態を図１（ｃ）に示す。保護膜１８は、金属の酸化膜、窒化膜、炭化膜のような絶縁性の材料を用いる。例えば、シリコン酸化膜、シリコン窒化膜、アルミ酸化膜、アルミ窒化膜である。本実施例では、シリコン窒化膜である。絶縁性なので、自由強磁性層１６’及び絶縁層１５’の電気的特性に影響しない。
次に、所定の条件で、保護膜１８についてドライエッチングを行うことにより、サイドウォール１９が形成される。所定の条件は、磁性素子の構造や保護膜１８の特性により、実験的に決定される。この状態を図２（ａ）に示す。
これにより、上部導電層１７’、自由強磁性層１６’及び絶縁層１５’の側面は、後のエッチング工程において、エッチングの雰囲気に曝されなくなる。従って、自由強磁性層１６’及び絶縁層１５’において、エッチングガスによる膜質の劣化、エッチングされた物質（側面付着物）の側面への付着、それによる電気的特性の異常を回避することが可能となる。
【００４７】
引き続いて、磁性素子下部５２ａを作製する。
サイドウォール１９及び上部導電層１７’をマスクにして、下部導電膜１２下までエッチングを行う。エッチング方法としてはイオンミリングを用いる。このエッチングは、下部配線１１と下部導電膜１２の境界まで行う。この状態を図２（ｂ）に示す。
このエッチングにより、第１磁性層としての固定強磁性層１４’、反強磁性層１３’、下部導電層１２’が形成される。本実施例では、固定強磁性層１４’、反強磁性層１３’、下部導電層１２’を磁性素子下部５２ａともいう。
サイドウォール１９及び上部導電層１７’をマスクにしてエッチングを行っているので、フォトリソグラフィーに関わる工程が不要である。すなわち、磁性素子を形成するのに、磁性素子上部５１ａ用及び磁性素子下部５２ａ用と２回のエッチングを行っているが、１度のフォトリソグラフィーの工程で済み、工程数の増加を抑えることが出来る。
【００４８】
次に、層間絶縁膜２０を作製する。
まず、下部絶縁層１０、磁性素子下部５２ａ及び磁性素子上部５１ａを覆うように、層間絶縁膜２０を成膜する。層間絶縁膜２０は、金属の酸化膜、窒化膜、炭化膜、あるいは層間絶縁膜として従来知られた無機系・有機系の低誘電率絶縁膜のような絶縁性の材料を用いる。例えば、シリコン酸化膜、シリコン窒化膜、アルミ酸化膜、アルミ窒化膜である。本実施例では、シリコン酸化膜である。
次に、化学的機械的研磨（ＣＭＰ）により、層間絶縁膜２０の上面側を、上部導電層１７’上面まで研磨する。また、ＣＭＰの代わりにエッチバック法を用いても良い。その場合、エッチングガスにはＣＦ４を用いる。仕上りは遅いが、精密な平坦化を行うことが出来る。別の方法として、ＣＭＰを途中まで行い、その後エッチバックを用いるという方法でも良い。この場合、速くかつ精密な平坦化を行うことが出来る。
そして、層間絶縁膜２０に、書込みおよび読出し配線として上部配線２１を作製する。この状態を図２（ｃ）に示す。
以上の工程により、ＴＭＲセルの形成が完了する。
【００４９】
本実施の形態の磁性メモリの製造方法では、磁性素子上部５１ａを形成するのに物理的エッチング（例示：イオンミリング）を用いている。この場合、エッチングを絶縁膜１５付近で止め、側面をサイドウォール１９で覆うことで、ショート率を少なくすることができる。また、磁性素子下部５２ａをエッチングで形成する際、サイドウォール１９及び上部導電層１７’をマスクとして用いるので、パターニング回数が１回で、磁性素子（磁性素子上部５１ａ及び磁性素子下部５２ａ）を形成することができる。
【００５０】
また、磁性素子上部５１ａを形成する方法として、ＲＩＥを用いることも可能である。その場合、エッチングを絶縁膜１５付近で止め、側面をサイドウォール１９で覆うことで、絶縁膜１５より深いところまでエッチングする場合に比べて、自由強磁性層１６’のエッチング後の側面がプラズマにさらされる時間を短くすることが出来る。それにより、自由強磁性層１６’の磁気特性の劣化を少なくすることが出来る。また、パターニング回数も、同様に１回で済む。
【００５１】
また、本実施の形態の磁性メモリの製造方法では、磁性素子下部５２ａの大きさを、磁性素子上部５１ａ＋サイドウォール１９（保護膜１８）の厚み程度に制御することが可能となる。
例えば、エッチングによる磁性素子の特性劣化を防ぐために、磁性素子下部５２ａの大きさを磁性素子上部５１ａに比べ大きくする場合がある（非特許文献１参照）。その場合、磁性素子下部５２ａと磁性素子上部５１ａとの大きさの差が大きい方が、磁性素子の劣化の抑制効果が大きくなる。そこで、磁性素子下部５２ａを大きくする。しかし、あまり大きくなりすぎると単位面積あたりの磁性素子数が少なくなる。
一方、本実施の形態の磁性メモリの製造方法では、サイドウォール１９および上部導電層１７’をマスクにしたエッチングにより、磁性素子下部５２ａを形成している。そのため、磁性素子下部５２ａの大きさを、磁性素子上部５１ａ＋サイドウォール１９（保護膜１８）の厚み程度に抑制できる。その様子を示したのが図１４である。
【００５２】
図１４は、磁性素子上部５１、サイドウォール１９及び磁性素子下部５２の関係を示す平面図である。
磁性素子上部５１の形状を（ａ）長方形、（ｂ）楕円形、及び、（ｃ）六角形とした場合について、サイドウォール１９及び上部導電層１７’（磁性素子上部５１）をマスクにして、エッチングにより磁性素子下部５２を形成している。このとき、磁性素子下部５２（上面）の外周と磁性素子上部５１（下面）の外周の距離ｄは、サイドウォール１９（保護膜１８）の膜厚とほぼ等しくなる。保護膜１８の膜厚の制御は容易であることから、磁性素子下部５２ａの大きさの制御も容易で、所望の厚みにすることが出来る。すなわち、磁性素子下部５２ａの大きさを適切な大きさに制御することが出来る。
ここで、距離ｄは、０．０１μｍ≦ｄ≦０．２μｍであることが好ましい。ｄが０．０１μｍより小さい場合、絶縁性の良好なサイドウォール（上部導電層１７’の側面の概ね全体を被覆）を形成することが困難である。また、ｄが０．２μｍより大きい場合、磁性素子５４の基板１上での素子占有率が高くなり、磁性メモリの集積度が下がる。
【００５３】
更に、本実施の形態の磁性メモリの製造方法では、上部配線２１と上部導電層１７’を電気的に接続するために層間絶縁層２０をＣＭＰ、又は／及び、エッチバックを行う。それぞれの場合について、サイドウォール１９の材料を、層間絶縁層２０に比べて選択比を低くすることでＣＭＰ、エッチバックにおける製造歩留まりを高くすることが出来る。それを図１５を用いて説明する。
【００５４】
図１５は、層間絶縁層２０を平坦化する工程を示す断面図である。この図は、図２（ｂ）と図２（ｃ）の間の工程である。
図１５（ａ）は、層間絶縁層２０を下部絶縁膜１０及び磁性素子５４を覆うように成膜した後の断面図である。ここで、層間絶縁層２０及びサイドウォール１９を同じ材料にとすると、ＣＭＰを長く行った場合には、図１５（ｂ）に示すようにサイドウォール１９と上部導電層１７’とが同様に削られてしまう。しかし、サイドウォール１９を層間絶縁層２０に比べ選択比の低い材料にすることにより、図１５（ｃ）に示すように、サイドウォール１９は削られ難くなるため、サイドウォール１９に保護されて上部導電層１７’は削られ難くなる。そして、ＣＭＰを長く行った場合でも、上部導電層１７’を削り過ぎることがない。
【００５５】
サイドウォール１９を層間絶縁層２０に比べ選択比の低い材料にする場合、サイドウォール１９と層間絶縁膜２０の組合せは、例えば、以下のようなものがある。
Ａ．サイドウォール１９：プラズマＣＶＤを用いて３００℃で成膜したシリコン酸化膜／層間絶縁層２０：プラズマＣＶＤを用いて４００℃で成膜したシリコン酸化膜。
この場合、同じ膜（シリコン酸化膜）を用いていても、成膜方法・条件の違いにより、ＣＭＰ、又は／及び、エッチバックの選択比を所望の値にすることが出来る。
Ｂ．サイドウォール１９：シリコン窒化膜とシリコン酸化窒化膜の積層膜／層間絶縁層２０：シリコン酸化膜。
Ｃ．サイドウォール１９：シリコン酸化膜／層間絶縁層２０：低誘電率膜であるポーラス有機シリカ。
ただし、本発明は、上記Ａ〜Ｃの例に制限されるものではない。
【００５６】
更に、本実施の形態の磁性メモリの製造方法では、上部配線２１と上部導電層１７’を電気的に接続するために、層間絶縁層２０をＣＭＰにより平坦化し、上部配線２１の形成を行っている。しかし、層間絶縁層２０の上部にエッチングによりビアホールを形成し、ビアホールを用いて上部配線２１との接続を形成してもよい。
【００５７】
なお、磁性素子５４を形成する本実施の形態の磁性メモリの製造方法において、絶縁膜１５の代わりに、銅のような反磁性体である導電体からなる非磁性膜が形成されることによって、本実施の形態の磁性メモリの製造方法は、ＧＭＲセルの形成に適用可能である。
【００５８】
更に、本実施の形態は、発明の趣旨が維持される限り、変更されることが可能である。
【００５９】
（実施例２）
次に、本発明である磁性メモリ及びその製造方法の第２の実施の形態について説明する。
図３及び図４は、本発明である磁性メモリの製造方法の第２の実施の形態を示す断面図である。
本実施の形態の磁性メモリの製造方法は、ＴＭＲセルの製造方法である。ＴＭＲセルとしての磁性素子は、ＣＭＯＳ回路上に作製される銅等の配線と磁性素子を電気的につなぐタングステン等のビア（タングステンプラグ）上に形成される。図３及び図４は、銅アルミ（銅アルミ（ＡｌＣｕ））等の下部配線１１上のタングステンプラグ２２上に形成された磁性素子を作製する際の各ステップを示している。
【００６０】
まず、図３（ａ）に示されているように、基板１（例示：シリコン）上に形成された下部絶縁層１０（例示：シリコン酸化膜）中に書込みおよび読出し用の下部配線１１を、下部配線１１上の磁性素子５４を設ける場所にタングステンプラグ２２（例示：銅アルミ（ＡｌＣｕ））をダマシンプロセス等を用いて形成する。
そして、その上面側に、ＴＭＲ構造の多層膜５３を成膜する。すなわち、タングステンプラグ２２の側から順に、下部導電膜１２、反強磁性膜１３、固定強磁性膜１４、絶縁膜１５、自由強磁性膜１６、上部導電膜１７が、順次形成される。各膜については、実施例１と同様である。ただし、本実施例では、反強磁性膜１３は、イリジウムマンガン（ＩｒＭｎ）、固定強磁性膜１４は、鉄コバルト（ＣｏＦｅ）を用いている。
【００６１】
次に、磁性素子上部５１ｂを作製する。
所定の形状にフォトレジストを用いてパターニングを行う。そして、レジストパターンをマスクとして、反応性イオンエッチング（ＲＩＥ）を用いてエッチングを行う。このとき、エッチングは、反強磁性膜１３と下部導電膜１２との境界まで行う。その後、フォトレジストを剥離する。この状態を図３（ｂ）に示す。このエッチングにより、磁性素子の上部導電層１７’、第２磁性層としての自由強磁性層１６’、絶縁層１５’、第１磁性層としての固定強磁性層１４’及び反強磁性層１３’が形成される。本実施例では、上部導電層１７’、自由強磁性層１６’、絶縁層１５’、固定強磁性層１４’及び反強磁性層１３’を磁性素子上部５１ｂともいう。上記の所定の形状は、磁性素子上部５１ｂの形状である。
【００６２】
続いて、側壁としてのサイドウォール１９を作製する。
まず、下部導電膜１２及び磁性素子上部５１ｂを覆うように、保護膜１８を成膜する。この状態を図３（ｃ）に示す。保護膜１８は、実施例１と同様である。次に、所定の条件で、保護膜１８についてドライエッチングを行うことにより、サイドウォール１９が形成される。所定の条件は、実験的に決定される。この状態を図４（ａ）に示す。
これにより、上部導電層１７’、自由強磁性層１６’、絶縁層１５’、固定強磁性層１４’及び反強磁性層１３’の側面は、後のエッチング工程において、エッチングの雰囲気に曝されなくなる。従って、自由強磁性層１６’及び絶縁層１５’において、エッチングガスによる膜質の劣化、エッチングされた物質（側面付着物）の側面への付着、それによる電気的特性の異常を回避することが可能となる。
【００６３】
引き続いて、磁性素子下部５２ｂを作製する。
サイドウォール１９及び上部導電層１７’をマスクにして、下部導電層１２下までエッチングを行う。エッチング方法としては反応性イオンエッチング（ＲＩＥ）を用いる。このエッチングは、下部配線１１と下部導電膜１２の境界まで行う。この状態を図４（ｂ）に示す。
このエッチングにより、下部導電層１２’が形成される。本実施例では、下部導電層１２’を磁性素子下部５２ｂともいう。
サイドウォール１９及び上部導電層１７’をマスクにしてエッチングを行っているので、フォトリソグラフィーに関わる工程が不要である。すなわち、磁性素子を形成するのに、磁性素子上部５１ｂ用及び磁性素子下部５２ｂ用と２回のエッチングを行っているが、１度のフォトリソグラフィーの工程で済み、工程数の増加を抑えることが出来る。
【００６４】
次に、層間絶縁膜２０を作製する。
まず、下部絶縁層１０、磁性素子下部５２ｂ及び磁性素子上部５１ｂを覆うように、層間絶縁膜２０を成膜する。層間絶縁膜２０は、実施例１と同様である。次に、フォトレジストを用いてパターニングを行い、その後ドライエッチングによりビアホール２３を形成する。
そして、フォトレジスト除去後、ビアホール２３中及び層間絶縁膜２０上に、書込みおよび読出し配線として上部配線２１を作製する。この状態を図４（ｃ）に示す。
以上の工程により、ＴＭＲセルの形成が完了する。
【００６５】
本実施の形態の磁性メモリの製造方法では、磁性素子上部５１ｂを形成する方法として、ＲＩＥを用いている。この場合、エッチング時間が長くなり過ぎないように、エッチングを下部導電膜１２の手前で止めている。それにより、自由強磁性層１６’や固定強磁性層１４’のエッチングによる膜質（磁気特性を含む）の劣化を抑制することが出来る。
また、側面をサイドウォール１９で覆うことで、その後に、自由強磁性層１６’や固定強磁性層１４’の側面がプラズマに曝されないようにすることで、自由強磁性層１６’や固定強磁性層１４’の磁気特性の劣化を少なくすることが出来る。
更に、磁性素子下部５２ａをエッチングで形成する際、サイドウォール１９及び上部導電層１７’をマスクとして用いるので、パターニング回数が１回で、磁性素子（磁性素子上部５１ａ及び磁性素子下部５２ａ）を形成することができる。
【００６６】
また、本実施の形態の磁性メモリの製造方法では、実施例１と同様に、磁性素子下部５２ａの大きさを、磁性素子上部５１ａ＋サイドウォール１９（保護膜１８）の厚み程度に制御することが可能となる。
【００６７】
更に、本実施の形態の磁性メモリの製造方法では、上部配線２１と上部導電層１７’を電気的に接続するために、層間絶縁層２０の上部にエッチングによりビアホール２３を形成し、ビアホール２３を用いて上部配線２１との接続を形成している。この場合、サイドウォール１９の材料を、層間絶縁層２０に比べて選択比を低くすることで、ショートの発生を抑制し、ビアエッチングにおける製造歩留まりを高くすることが出来る。それを図１６を用いて説明する。
【００６８】
図１６は、層間絶縁層２０にビアホールを形成する工程を示す断面図である。この図は、図４（ｂ）と図４（ｃ）の間の工程である。ここではパターニングが若干ずれた場合について説明する。
図１６（ａ）は、層間絶縁層２０を下部絶縁膜１０及び磁性素子５４を覆うように成膜し、フォトレジスト２６によりパターニングした後の断面図である。ここで、層間絶縁層２０及びサイドウォール１９を同じ材料にとすると、ビアエッチングを長く（深く）行った場合、図１６（ｂ）のように層間絶縁膜２０だけでなくサイドウォール１９も同様に削られ、磁性素子５４の側面が現れる。この後、上部配線２１を成膜すると、磁性素子５４がショートするという問題が生じる。しかし、サイドウォール１９を層間絶縁層２０に比べ選択比の低い材料にすることで、図１６（ｃ）に示すように、サイドウォール１９がエッチングの進行を妨げるため、深くエッチングした場合でもショートは起こらない。
【００６９】
なお、サイドウォール１９を層間絶縁層２０に比べ選択比の低い材料にする場合の例は、実施例１に説明した通りである。
【００７０】
図１６において説明した効果は、実施例１の場合において、上部配線２１と上部導電層１７’を電気的に接続するために、層間絶縁層２０の上部にエッチングによりビアホールを形成し、ビアホールを用いて上部配線２１との接続を形成した場合においても同様に得ることが出来る。
【００７１】
更に、本実施の形態の磁性メモリの製造方法では、上部配線２１と上部導電層１７’を電気的に接続するために、層間絶縁層２０をＣＭＰ、又は／及び、エッチバックにより平坦化し、その上に上部配線２１を形成しても良い。その場合、実施例１の図１５において説明したものと同様の効果を得ることが出来る。
【００７２】
なお、磁性素子５４を形成する本実施の形態の磁性メモリの製造方法において、絶縁膜１５の代わりに、銅のような反磁性体である導電体からなる非磁性膜が形成されることによって、本実施の形態の磁性メモリの製造方法は、ＧＭＲセルの形成に適用可能である。
【００７３】
更に、本実施の形態は、発明の趣旨が維持される限り、変更されることが可能である。
【００７４】
（実施例３）
以下、本発明である磁性メモリ及びその製造方法の第３の実施の形態について説明する。
図５及び図６は、本発明である磁性メモリの製造方法の第３実施の形態を示す断面図である。
本実施の形態の磁性メモリの製造方法は、ＴＭＲセルの製造方法である。ＴＭＲセルとしての磁性素子は、ＣＭＯＳ回路上に作製される銅等の配線上に形成される。図５及び図６は、銅等の下部配線１１上に形成された磁性素子を作製する際の各ステップを示している。
【００７５】
まず、図５（ａ）に示されているように、基板１（例示：シリコン）上に形成された下部絶縁層１０（例示：シリコン酸化膜）中に、書込みおよび読出し用の下部配線１１（例示：銅）をダマシンプロセスを用いて形成する。
そして、その上面側に、ＴＭＲ構造の多層膜５３’を成膜する。すなわち、下部配線１１の側から順に、下部導電膜１２、自由強磁性膜１６、絶縁膜１５、固定強磁性膜１４、反強磁性膜１３、上部導電膜１７が、順次形成される。本実施例では、自由強磁性膜１６、絶縁膜１５、固定強磁性膜１４、反強磁性膜１３の成膜順序が実施例１と逆である。各膜については、実施例１と同様である。ただし、本実施例では、反強磁性膜１３は、イリジウムマンガン（ＩｒＭｎ）を用いている。
【００７６】
次に、磁性素子上部５１ｃを作製する。
所定の形状にフォトレジストを用いてパターニングを行う。そして、レジストパターンをマスクとして、イオンミリングを用いてエッチングを行う。このとき、エッチングは、自由強磁性膜１６と絶縁膜１５との境界まで行う。その後、フォトレジストを剥離する。この状態を図５（ｂ）に示す。
このエッチングにより、磁性素子の上部導電層１７’、反強磁性層１３’、固定強磁性層１４’及び絶縁層１５’が形成される。本実施例では、上部導電層１７’、反強磁性層１３’、固定強磁性層１４’及び絶縁層１５’を磁性素子上部５１ｃともいう。上記の所定の形状は、磁性素子上部５１ａの形状である。
【００７７】
続いて、側壁としてのサイドウォール１９を作製する。
まず、自由強磁性膜１６及び磁性素子上部５１ｃを覆うように、保護膜１８を成膜する。この状態を図５（ｃ）に示す。保護膜１８は、実施例１と同様である。
次に、所定の条件で、保護膜１８についてドライエッチングを行うことにより、サイドウォール１９が形成される。所定の条件は、実験的に決定される。この状態を図６（ａ）に示す。
これにより、上部導電層１７’、反強磁性層１３’、固定強磁性層１４’及び絶縁層１５’の側面は、後のエッチング工程において、エッチングの雰囲気に曝されなくなる。従って、固定強磁性層１４’及び絶縁層１５’において、エッチングガスによる膜質の劣化、エッチングされた物質（側面付着物）の側面への付着、それによる電気的特性の異常を回避することが可能となる。
【００７８】
引き続いて、磁性素子下部５２ｃを作製する。
サイドウォール１９及び上部導電層１７’をマスクにして、下部導電膜１２下までエッチングを行う。エッチング方法としてはイオンミリングを用いる。このエッチングは、下部配線１１と下部導電膜１２の境界まで行う。この状態を図６（ｂ）に示す。
このエッチングにより、自由強磁性層１６’、下部導電層１２’が形成される。本実施例では、自由強磁性層１６’、下部導電層１２’を磁性素子下部５２ｃともいう。
サイドウォール１９及び上部導電層１７’をマスクにしてエッチングを行っているので、フォトリソグラフィーに関わる工程が不要である。すなわち、磁性素子を形成するのに、磁性素子上部５１ａ用及び磁性素子下部５２ｃ用と２回のエッチングを行っているが、１度のフォトリソグラフィーの工程で済み、工程数の増加を抑えることが出来る。
【００７９】
次に、層間絶縁膜２０を作製する。
まず、下部絶縁層１０、磁性素子下部５２ａ及び磁性素子上部５１ａを覆うように、層間絶縁膜２０を成膜する。層間絶縁膜２０は、実施例１と同様である。次に、化学的機械的研磨（ＣＭＰ）により、層間絶縁膜２０の上面側を、上部導電層１７’上面まで研磨する。また、ＣＭＰの代わりにエッチバック法を用いても良い。その場合、エッチングガスにはＣＦ４を用いる。別の方法として、ＣＭＰを途中まで行い、その後エッチバックを用いるという方法でも良い。
そして、層間絶縁膜２０に、書込みおよび読出し配線として上部配線２１を作製する。この状態を図６（ｃ）に示す。
以上の工程により、ＴＭＲセルの形成が完了する。
【００８０】
本実施例では、自由強磁性膜１６、絶縁膜１５、固定強磁性膜１４、反強磁性膜１３の成膜順序が実施例１と逆である。そのため、磁性素子５４’では、実施例１の磁性素子５４と比較して、自由強磁性層１６’、絶縁層１５’、固定強磁性層１４’、反強磁性層１３’の下部配線１１に対する位置関係が逆となっている。
しかし、本実施の形態の磁性メモリの製造方法においても、実施例１において得られるものと同様の効果を得ることが出来る。
【００８１】
なお、磁性素子５４を形成する本実施の形態の磁性メモリの製造方法において、絶縁膜１５の代わりに、銅のような反磁性体である導電体からなる非磁性膜が形成されることによって、本実施の形態の磁性メモリの製造方法は、ＧＭＲセルの形成に適用可能である。
【００８２】
更に、本実施の形態は、発明の趣旨が維持される限り、実施例１中に例示されるように変更されることが可能である。
【００８３】
（実施例４）
次に、本発明である磁性メモリ及びその製造方法の第４の実施の形態について説明する。
図７及び図８は、本発明である磁性メモリの製造方法の第４の実施の形態を示す断面図である。
本実施の形態の磁性メモリの製造方法は、ＴＭＲセルの製造方法である。ＴＭＲセルとしての磁性素子は、ＣＭＯＳ回路上に作製される銅等の配線上に形成される。図７及び図８は、銅等の下部配線１１上に形成された磁性素子を作製する際の各ステップを示している。
【００８４】
まず、図７（ａ）に示されているように、基板１（例示：シリコン）上に形成された下部絶縁層１０（例示：シリコン酸化膜）中に書込みおよび読出し用の下部配線１１をダマシンプロセス等を用いて形成する。
そして、その上面側に、ＴＭＲ構造の多層膜５３を成膜する。すなわち、下部配線１１の側から順に、下部導電膜１２、反強磁性膜１３、固定強磁性膜１４、絶縁膜１５、自由強磁性膜１６、上部導電膜１７が、順次形成される。各膜については、実施例１と同様である。ただし、本実施例では、反強磁性膜１３は、イリジウムマンガン（ＩｒＭｎ）を用いている。
【００８５】
次に、磁性素子５４ｄを作製する。
所定の形状にフォトレジストを用いてパターニングを行う。そして、レジストパターンをマスクとして、反応性イオンエッチング（ＲＩＥ）を用いてエッチングを行う。このとき、エッチングは、下部導電膜１２と下部配線１１との境界まで行う。その後、フォトレジストを剥離する。この状態を図７（ｂ）に示す。
このエッチングにより、磁性素子の上部導電層１７’、自由強磁性層１６’、絶縁層１５’、固定強磁性層１４’、反強磁性層１３’及び下部導電層１２’が形成される。本実施例では、上部導電層１７’、自由強磁性層１６’、絶縁層１５’、固定強磁性層１４’、反強磁性層１３’及び下部導電層１２’を磁性素子５４ｄともいう。上記の所定の形状は、磁性素子５４ｄの形状である。
この場合、各膜の膜厚を薄くすることや、エッチング条件等を変更することにより、ＲＩＥの時間が長くならないようにして行う。
【００８６】
続いて、側壁としてのサイドウォール１９を作製する。
まず、下部配線１１及び磁性素子５４ｄを覆うように、保護膜１８を成膜する。この状態を図７（ｃ）に示す。保護膜１８は、実施例１と同様である。ただし、本実施例では、アルミ窒化膜を用いる。
次に、所定の条件で、保護膜１８についてドライエッチングを行うことにより、サイドウォール１９が形成される。所定の条件は、実験的に決定される。この状態を図８（ａ）に示す。
これにより、磁性素子５４ｄの側面は、後の工程において、その雰囲気に曝されなくなる。従って、自由強磁性層１６’及び絶縁層１５’において、後工程による膜質の劣化、物質（側面付着物）の側面への付着、それによる電気的特性の異常を回避することが可能となる。
【００８７】
次に、層間絶縁膜２０を作製する。
まず、下部絶縁層１０及び磁性素子５４ｄを覆うように、層間絶縁膜２０を成膜する。層間絶縁膜２０は、実施例１と同様である。
次に、化学的機械的研磨（ＣＭＰ）により、層間絶縁膜２０の上面側を、上部導電層１７’上面まで研磨する。また、ＣＭＰの代わりにエッチバック法を用いても良い。別の方法として、ＣＭＰを途中まで行い、その後エッチバックを用いるという方法でも良い。そして、層間絶縁膜２０に、書込みおよび読出し配線として上部配線２１を作製する。この状態を図８（ｂ）に示す。
以上の工程により、ＴＭＲセルの形成が完了する。
【００８８】
本実施の形態の磁性メモリの製造方法においては、ＲＩＥによるエッチングの回数が１回であり、上部配線２１をＣＭＰ（又はエッチバック）で形成している点が、実施例２と異なる。
しかし、本実施の形態の磁性メモリの製造方法においても、実施例２において得られるものと同様の効果を得ることが出来る。
【００８９】
なお、磁性素子５４を形成する本実施の形態の磁性メモリの製造方法において、絶縁膜１５の代わりに、銅のような反磁性体である導電体からなる非磁性膜が形成されることによって、本実施の形態の磁性メモリの製造方法は、ＧＭＲセルの形成に適用可能である。
【００９０】
更に、本実施の形態は、発明の趣旨が維持される限り、実施例２中に例示されるように変更されることが可能である。
【００９１】
（実施例５）
以下、本発明である磁性メモリ及びその製造方法の第５の実施の形態について説明する。
図９及び図１０は、本発明である磁性メモリの製造方法の第５実施の形態を示す断面図である。
本実施の形態の磁性メモリの製造方法は、ＴＭＲセルの製造方法である。ＴＭＲセルとしての磁性素子は、ＣＭＯＳ回路上に作製される銅等の配線上に形成される。図９及び図１０は、銅等の下部配線１１上に形成された磁性素子を、下部配線１１を含めて作製する際の各ステップを示している。
【００９２】
まず、図９（ａ）に示されているように、基板１（例示：シリコン）上に形成された下部絶縁層１０（例示：シリコン酸化膜）の上面側に、書込み及び読出し用の下部配線１１を形成するための下部配線層１１’（例示：銅）と、ＴＭＲ構造の多層膜５３とを成膜する。すなわち、下部絶縁層１０の側から順に、下部配線層１１’、下部導電膜１２、反強磁性膜１３、固定強磁性膜１４、絶縁膜１５、自由強磁性膜１６、上部導電膜１７が、順次形成される。
下部配線層１１’は、銅、アルミ、チタン、銅アルミ（ＡｌＣｕ）、窒化チタンに例示される導電性材料を含む単層膜もしくは多層膜である。本実施例では、窒化チタン／チタン／銅アルミ／チタンを順に積層した多層膜である。
下部導電膜１２、反強磁性膜１３、固定強磁性膜１４、絶縁膜１５、自由強磁性膜１６、上部導電膜１７は、実施例１と同様である。ただし、本実施例では、反強磁性膜１３はイリジウムマンガン（ＩｒＭｎ）、固定強磁性膜１４は鉄コバルト（ＣｏＦｅ）である。
【００９３】
次に、磁性素子上部５１ｅを作製する。
フォトレジストを用いて所定の形状にパターニングを行う。そして、レジストパターンをマスクとして、イオンミリングを用いてエッチングを行う。このとき、エッチングは、絶縁膜１５と固定強磁性膜１４との境界まで行う。その後、フォトレジストを剥離する。この状態を図９（ｂ）に示す。
このエッチングにより、磁性素子の上部導電層１７’、自由強磁性層１６’及び絶縁層１５’が形成される。本実施例では、上部導電層１７’、自由強磁性層１６’及び絶縁層１５’を磁性素子上部５１ｅともいう。上記の所定の形状は、磁性素子上部５１ｅの形状である。
【００９４】
続いて、側壁としてのサイドウォール１９を作製する。
まず、固定強磁性膜１４及び磁性素子上部５１ｅを覆うように、保護膜１８を成膜する。この状態を図９（ｃ）に示す。保護膜１８は、実施例１と同様である。
次に、所定の条件で、保護膜１８についてドライエッチングを行うことにより、サイドウォール１９が形成される。所定の条件は、実験的に決定される。この状態を図９（ｄ）に示す。
これにより、上部導電層１７’、自由強磁性層１６’及び絶縁層１５’の側面は、後のエッチング工程において、エッチングの雰囲気に曝されなくなる。従って、自由強磁性層１６’及び絶縁層１５’において、エッチングガスによる膜質の劣化、エッチングされた物質（側面付着物）の側面への付着、それによる電気的特性の異常を回避することが可能となる。
【００９５】
引き続いて、磁性素子下部５２ｅを作製する。
サイドウォール１９及び上部導電層１７’をマスクにして、反響磁性膜１３下までエッチングを行う。エッチング方法としてはイオンミリングを用いる。このエッチングは、反響磁性膜１３と下部導電膜１２の境界まで行う。この状態を図１０（ａ）に示す。このエッチングにより、固定強磁性層１４’、反強磁性層１３’が形成される。
続いて、フォトレジストを用いて所定の形状にパターニングを行う。そして、レジストパターンをマスクとして、イオンミリングを用いてエッチングを行う。このとき、エッチングは、下部配線膜１１’と下部絶縁層１０との境界まで行う。その後、フォトレジストを剥離する。この状態を図１０（ｂ）に示す。このエッチングにより、下部導電層１２’及び下部配線１１が形成される。
本実施例では、固定強磁性層１４’、反強磁性層１３’、下部導電層１２’を磁性素子下部５２ｅともいう。
サイドウォール１９及び上部導電層１７’をマスクにしてエッチングを行っているので、フォトリソグラフィーに関わる工程が不要である。すなわち、磁性素子を形成するのに、磁性素子上部５１ａ用及び磁性素子下部５２ａ用と２回のエッチングを行っているが、１度のフォトリソグラフィーの工程で済み、工程数の増加を抑えることが出来る。
また、下部配線１１を磁性素子下部５２ｅと同時に形成している。すなわち、ダマシンプロセスを用いた下部配線１１の形成工程を省略することが出来る。
【００９６】
次に、層間絶縁膜２０を作製する。
まず、下部絶縁層１０、磁性素子下部５２ｅ及び磁性素子上部５１ｅを覆うように、層間絶縁膜２０を成膜する。層間絶縁膜２０は、実施例１と同様である。次に、化学的機械的研磨（ＣＭＰ）により、層間絶縁膜２０の上面側を、上部導電層１７’上面まで研磨する。また、ＣＭＰの代わりにエッチバック法を用いても良い。別の方法として、ＣＭＰを途中まで行い、その後エッチバックを用いるという方法でも良い。
そして、層間絶縁膜２０に、書込みおよび読出し配線として上部配線２１を作製する。この状態を図１０（ｃ）に示す。
以上の工程により、ＴＭＲセルの形成が完了する。
【００９７】
本実施の形態の磁性メモリの製造方法においても、実施例１において得られるものと同様の効果を得ることが出来る。
【００９８】
上記実施例では、磁性素子下部５２ｅを作製する際、固定強磁性層１４’及び反強磁性層１３’を形成するのにサイドウォール１９及び上部導電層１７’をマスクにし、下部導電層１２’を形成するのにフォトレジストをマスクにしている。しかし、マスクとして、いずれの場合もフォトレジスト用いることも可能である。それを示しているのが、図１１及び図１２である。
【００９９】
図１１及び図１２は、本発明である磁性メモリの製造方法の他の実施の形態を示す断面図である。図６に示すように、磁性素子上部５１ｆの作製手順（図１１（ａ）〜（ｃ）、図１２（ａ））は、図９の場合（（ａ）〜（ｄ））と同様である。しかし、磁性素子下部５２ｆの作製手順図１２（ｂ）は、図１０の場合（（ａ）〜（ｂ））と異なる。すなわち、磁性素子下部５２ｆは、フォトレジストをマスクにしてエッチングにより作製されている。その他は、実施例５と同様である。
【０１００】
この場合、サイドウォール１９及び上部導電層１７’をマスクにしたセルフアラインのエッチングプロセスを省略することが出来る。
また、実施例５の場合と同様の効果を得ることが出来る。
【０１０１】
なお、磁性素子５４を形成する本実施の形態の磁性メモリの製造方法において、絶縁膜１５の代わりに、銅のような反磁性体である導電体からなる非磁性膜が形成されることによって、本実施の形態の磁性メモリの製造方法は、ＧＭＲセルの形成に適用可能である。
【０１０２】
更に、本実施の形態は、発明の趣旨が維持される限り、実施例１中に例示されるように変更されることが可能である。
【０１０３】
【発明の効果】
本発明により、磁性素子をエッチング法を用いて形成する際、ショートを回避し、磁性素子の磁気特性の劣化を抑制することが可能となる。
【図面の簡単な説明】
【図１】本発明である磁性メモリの製造方法の第１実施の形態を示す断面図である。
【図２】本発明である磁性メモリの製造方法の第１実施の形態を示す断面図である。
【図３】本発明である磁性メモリの製造方法の第２の実施の形態を示す断面図である。
【図４】本発明である磁性メモリの製造方法の第２の実施の形態を示す断面図である。
【図５】本発明である磁性メモリの製造方法の第３実施の形態を示す断面図である。
【図６】本発明である磁性メモリの製造方法の第３実施の形態を示す断面図である。
【図７】本発明である磁性メモリの製造方法の第４の実施の形態を示す断面図である。
【図８】本発明である磁性メモリの製造方法の第４の実施の形態を示す断面図である。
【図９】本発明である磁性メモリの製造方法の第５実施の形態を示す断面図である。
【図１０】本発明である磁性メモリの製造方法の第５実施の形態を示す断面図である。
【図１１】本発明である磁性メモリの製造方法の他の実施の形態を示す断面図である。
【図１２】本発明である磁性メモリの製造方法の他の実施の形態を示す断面図である。
【図１３】従来技術の磁性メモリの構成及び製造方法を示す断面図である。
【図１４】磁性素子上部、サイドウォール及び磁性素子下部の関係を示す平面図である。
【図１５】層間絶縁層を平坦化する工程を示す断面図である。
【図１６】層間絶縁層にビアホールを形成する工程を示す断面図である。
【符号の説明】
１ 基板
１０ 下部絶縁層
１１ 下部配線
１１’ 下部配線膜
１２ 下部導電膜
１２’ 下部導電層
１３ 反強磁性膜
１３’ 反強磁性層
１４ 固定強磁性膜
１４’ 固定強磁性層
１５ 絶縁膜
１５’ 絶縁層
１６ 自由強磁性膜
１６’ 自由強磁性層
１７ 上部導電膜
１７’ 上部導電層
１８ 保護膜
１９ サイドウォール
２０ 層間絶縁膜
２１ 上部配線
２２ タングステンプラグ
２３ ビアホール
２６ フォトレジスト
５１（ａ〜ｆ） 磁性素子上部
５２（ａ〜ｆ） 磁性素子下部
５３（’） 多層膜
５４（ａ〜ｆ） 磁性素子
１００ 基板
１０２ 導電体層
１０２’ 導電体膜
１０４ 第３強磁性体層
１０４’ 第３強磁性体膜
１０６ 反強磁性体層
１０６’ 反強磁性体膜
１１４ キャップ層
１１４’ キャップ膜
１２０（’、’’） マスク
１２５ 側壁付着物
１２６ エッチング予定形状
１５０ 第２強磁性体層
１５０’ 第２強磁性体膜
１５２ 絶縁体層
１５２’ 絶縁体膜
１５４ 第１強磁性体層
１５４’ 第１強磁性体膜
Claims (21)
- 基板と、
基板の上面側に設けられた磁性素子の一部としての磁性素子下部と、
前記磁性素子下部の上面側に設けられた前記磁性素子の残部としての磁性素子上部と、
前記磁性素子上部を囲むように設けられ、絶縁体で形成された側壁と、
を具備する、
磁性メモリ。 - 前記磁性素子は、前記側壁の外周で規定される大きさを備える、
請求項１に記載の磁性メモリ。 - 前記磁性素子下部は、導電体部と、前記導電体部の上面側に設けられた第１磁性体膜を含み、
前記磁性素子上部は、絶縁膜と、前記絶縁膜の上面側に設けられた第２磁性体膜とを含む、
請求項１又は２に記載の磁性メモリ。 - 前記磁性素子下部は、導電体部を含み、
前記磁性素子上部は、第１磁性体膜と、前記第１磁性体膜の上面側に設けられた絶縁膜と、前記絶縁膜の上面側に設けられた第２磁性体膜とを含む、
請求項１又は２に記載の磁性メモリ。 - 前記磁性素子上部は、更に、前記第２磁性体膜の上面側に設けられた導電体膜を含む、
請求項３又は４に記載の磁性メモリ。 - 前記磁性素子上部の形状が長円形、サイクロイド、長方形、六角形又は角丸四角形のいずれか一つを含む、
請求項１乃至５のいずれか一項に記載の磁性メモリ。 - 前記磁性素子下部の上面の外周と、前記磁性素子上部の下面の外周との距離ｄは、０．０１μｍ≦ｄ≦０．２μｍである、
請求項１乃至６のいずれか一項に記載の磁性メモリ。 - 前記磁性素子下部、前記側壁及び前記磁性素子上部を覆うように設けられた層間絶縁膜を更に具備し、
ここで、前記層間絶縁膜は、前記磁性素子上部の上面側にビアホールを有し、
前記側壁は、前記ビアホールを形成する際のエッチングにおける前記層間絶縁膜に対する選択比が１より小となる材料で形成されている、
請求項１乃至７のいずれか一項に記載の磁性メモリ。 - 前記磁性素子下部及び前記側壁を覆うように設けられた層間絶縁膜を更に具備し、
ここで、前記層間絶縁膜は、前記磁性素子下部、前記側壁及び前記磁性素子上部を覆うように形成された後、前記磁性素子上部の上面側を、化学的機械的研磨又はエッチバックにより平坦化され、
前記側壁は、前記化学的機械的研磨又はエッチバックにおける前記層間絶縁膜に対する選択比が１より小となる材料で形成されている、
請求項１乃至７のいずれか一項に記載の磁性メモリ。 - 前記側壁は、金属の窒化物、金属の酸化物及び金属の炭化物の少なくとも１つを含む、
請求項１乃至９のいずれか一項に記載の磁性メモリ。 - 前記側壁は、酸化珪素、窒化珪素、酸化アルミ又は窒化アルミの少なくとも１つを含む、
請求項１０に記載の磁性メモリ。 - （ａ）基板の上面側に磁性素子に含まれる多層膜を形成するステップと、
（ｂ）前記多層膜を所定の深さまで、所定のパターンにエッチングし、前記磁性素子の一部としての磁性素子上部を形成するステップと、
（ｃ）前記磁性素子上部を囲むように、絶縁体の側壁を形成するステップと、
を具備する、
磁性メモリの製造方法。 - （ｄ）前記側壁と前記磁性素子上部とをマスクとして、前記多層膜をエッチングし、前記磁性素子の残部としての磁性素子下部を形成するステップと、
を更に具備する、
請求項１２に記載の磁性メモリの製造方法。 - 前記磁性素子下部は、導電体部と、前記導電体部の上面側に設けられた第１磁性体層を含み、
前記磁性素子上部は、絶縁層と、前記絶縁層の上面側に設けられた第２磁性体層とを含む、
請求項１２又は１３に記載の磁性メモリの製造方法。 - 前記（ｂ）ステップは、物理的エッチングを用いて行う、
請求項１４に記載の磁性メモリの製造方法。 - 前記物理的エッチングは、イオンミリングである、
請求項１５に記載の磁性メモリの製造方法。 - 前記磁性素子下部は、導電体部を含み、
前記磁性素子上部は、第１磁性体層と、前記第１磁性体層の上面側に設けられた絶縁層と、前記絶縁層の上面側に設けられた第２磁性体層とを含む、
請求項１２又は１３に記載の磁性メモリの製造方法。 - 前記（ｃ）ステップは、物理的・化学的エッチングを用いて行う、
請求項１７に記載の磁性メモリの製造方法。 - 前記物理的・化学的エッチングは、反応性イオンエッチングである、
請求項１８に記載の磁性メモリの製造方法。 - （ｆ）前記磁性素子下部、前記側壁及び前記磁性素子上部を覆うように層間絶縁膜を形成するステップと、
（ｇ）前記磁性素子上部の上面側の前記層間絶縁膜に、エッチングによりビアホールを形成するステップと、
を更に具備し、
前記側壁は、前記ビアホールを形成する際のエッチングにおける前記層間絶縁膜に対する選択比が１より小となる材料で形成されている、
請求項１２乃至１９のいずれか一項に記載の磁性メモリの製造方法。 - （ｈ）前記磁性素子下部、前記側壁及び前記磁性素子上部を覆うように層間絶縁膜を形成するステップと、
（ｉ）前記磁性素子上部の上面側の前記層間絶縁膜を、化学的機械的研磨又はエッチバックにより平坦化するステップと、
を更に具備し、
前記側壁は、前記化学的機械的研磨又はエッチバックにおける前記層間絶縁膜に対する選択比が１より小となる材料で形成されている、
請求項１２乃至１９のいずれか一項に記載の磁性メモリの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002290448A JP2004128229A (ja) | 2002-10-02 | 2002-10-02 | 磁性メモリ及びその製造方法 |
| PCT/JP2003/011956 WO2004032237A1 (ja) | 2002-10-02 | 2003-09-19 | 磁性メモリ及びその製造方法 |
| US10/529,851 US20060261425A1 (en) | 2002-10-02 | 2003-09-19 | Magnetic memory and method of manufacturing the memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002290448A JP2004128229A (ja) | 2002-10-02 | 2002-10-02 | 磁性メモリ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004128229A true JP2004128229A (ja) | 2004-04-22 |
Family
ID=32063772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002290448A Pending JP2004128229A (ja) | 2002-10-02 | 2002-10-02 | 磁性メモリ及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20060261425A1 (ja) |
| JP (1) | JP2004128229A (ja) |
| WO (1) | WO2004032237A1 (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006086322A (ja) * | 2004-09-16 | 2006-03-30 | Renesas Technology Corp | 磁気抵抗記憶素子およびその製造方法 |
| JP2006165031A (ja) * | 2004-12-02 | 2006-06-22 | Ulvac Japan Ltd | トンネル接合素子の製造方法およびその製造装置 |
| WO2006070803A1 (ja) * | 2004-12-28 | 2006-07-06 | Nec Corporation | 磁気ランダムアクセスメモリ及びその製造方法 |
| JP2006295198A (ja) * | 2005-04-14 | 2006-10-26 | Headway Technologies Inc | 磁気トンネル接合素子およびその形成方法ならびに磁気メモリセルおよびその製造方法 |
| JP2007158301A (ja) * | 2005-11-14 | 2007-06-21 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| JP2007158336A (ja) * | 2005-11-30 | 2007-06-21 | Magic Technologies Inc | Ｍｔｊｍｒａｍ素子およびその製造方法、並びにｍｔｊｍｒａｍアレイ |
| JP2007214229A (ja) * | 2006-02-08 | 2007-08-23 | Sony Corp | 磁気記憶装置、磁気記憶装置の製造方法および半導体集積回路装置 |
| JP2007242663A (ja) * | 2006-03-06 | 2007-09-20 | Fujitsu Ltd | 磁気抵抗効果素子を含む半導体装置及びその製造方法 |
| US7468541B2 (en) * | 2005-02-17 | 2008-12-23 | Kabushiki Kaisha Toshiba | Magnetic random access memory |
| JP2011009485A (ja) * | 2009-06-26 | 2011-01-13 | Nec Corp | 半導体記憶装置及びその製造方法 |
| WO2011087038A1 (ja) * | 2010-01-13 | 2011-07-21 | 株式会社日立製作所 | 磁気メモリ、磁気メモリの製造方法、及び、磁気メモリの駆動方法 |
| JP2015532013A (ja) * | 2012-09-13 | 2015-11-05 | マイクロン テクノロジー， インク． | メモリセルおよび磁気メモリセル構造のアレイの形成方法、ならびに関連するメモリセルおよびメモリセル構造 |
| CN110867512A (zh) * | 2018-08-27 | 2020-03-06 | 台湾积体电路制造股份有限公司 | 磁性穿隧接面结构及其制造方法 |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100867662B1 (ko) | 2004-03-12 | 2008-11-10 | 도쿠리쓰교세이호징 가가쿠 기주쓰 신코 기코 | 자기저항소자, 터널 장벽층 및 자기저항소자의 제조방법 |
| JP4292128B2 (ja) * | 2004-09-07 | 2009-07-08 | キヤノンアネルバ株式会社 | 磁気抵抗効果素子の製造方法 |
| US7169623B2 (en) * | 2004-09-09 | 2007-01-30 | Tegal Corporation | System and method for processing a wafer including stop-on-aluminum processing |
| TWI252559B (en) * | 2004-12-31 | 2006-04-01 | Ind Tech Res Inst | Method for connecting magnetoelectronic element with conductive line |
| JP2006261592A (ja) * | 2005-03-18 | 2006-09-28 | Fujitsu Ltd | 磁気抵抗効果素子及びその製造方法 |
| US8125040B2 (en) * | 2008-04-18 | 2012-02-28 | Qualcomm Incorporated | Two mask MTJ integration for STT MRAM |
| JP2010103224A (ja) * | 2008-10-22 | 2010-05-06 | Toshiba Corp | 磁気抵抗素子、及び磁気メモリ |
| US9175358B2 (en) * | 2009-11-11 | 2015-11-03 | Carbo-UA Limited | Compositions and processes for sugar treatment |
| US9146287B2 (en) | 2010-11-15 | 2015-09-29 | Infineon Technologies Ag | XMR sensors with high shape anisotropy |
| US9082956B2 (en) | 2011-04-04 | 2015-07-14 | Micron Technology, Inc. | Confined cell structures and methods of forming confined cell structures |
| JP2013140891A (ja) * | 2012-01-05 | 2013-07-18 | Toshiba Corp | 磁気抵抗効果素子の製造方法 |
| US9007818B2 (en) | 2012-03-22 | 2015-04-14 | Micron Technology, Inc. | Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication |
| US8923038B2 (en) | 2012-06-19 | 2014-12-30 | Micron Technology, Inc. | Memory cells, semiconductor device structures, memory systems, and methods of fabrication |
| US9054030B2 (en) | 2012-06-19 | 2015-06-09 | Micron Technology, Inc. | Memory cells, semiconductor device structures, memory systems, and methods of fabrication |
| US9379315B2 (en) | 2013-03-12 | 2016-06-28 | Micron Technology, Inc. | Memory cells, methods of fabrication, semiconductor device structures, and memory systems |
| US10490741B2 (en) | 2013-06-05 | 2019-11-26 | SK Hynix Inc. | Electronic device and method for fabricating the same |
| KR20150036985A (ko) | 2013-09-30 | 2015-04-08 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
| US9865806B2 (en) | 2013-06-05 | 2018-01-09 | SK Hynix Inc. | Electronic device and method for fabricating the same |
| KR20160122915A (ko) | 2015-04-14 | 2016-10-25 | 에스케이하이닉스 주식회사 | 전자 장치 |
| KR20140142929A (ko) | 2013-06-05 | 2014-12-15 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템 |
| KR20150102302A (ko) * | 2014-02-28 | 2015-09-07 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
| KR20160073782A (ko) | 2014-12-17 | 2016-06-27 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
| US9368714B2 (en) | 2013-07-01 | 2016-06-14 | Micron Technology, Inc. | Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems |
| US9466787B2 (en) | 2013-07-23 | 2016-10-11 | Micron Technology, Inc. | Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems |
| US9461242B2 (en) | 2013-09-13 | 2016-10-04 | Micron Technology, Inc. | Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems |
| US9608197B2 (en) | 2013-09-18 | 2017-03-28 | Micron Technology, Inc. | Memory cells, methods of fabrication, and semiconductor devices |
| US10454024B2 (en) | 2014-02-28 | 2019-10-22 | Micron Technology, Inc. | Memory cells, methods of fabrication, and memory devices |
| US9281466B2 (en) | 2014-04-09 | 2016-03-08 | Micron Technology, Inc. | Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication |
| US9269888B2 (en) | 2014-04-18 | 2016-02-23 | Micron Technology, Inc. | Memory cells, methods of fabrication, and semiconductor devices |
| US9431602B2 (en) * | 2014-06-05 | 2016-08-30 | Everspin Technologies, Inc. | Top electrode coupling in a magnetoresistive device using an etch stop layer |
| US9349945B2 (en) | 2014-10-16 | 2016-05-24 | Micron Technology, Inc. | Memory cells, semiconductor devices, and methods of fabrication |
| US9768377B2 (en) | 2014-12-02 | 2017-09-19 | Micron Technology, Inc. | Magnetic cell structures, and methods of fabrication |
| US10367137B2 (en) | 2014-12-17 | 2019-07-30 | SK Hynix Inc. | Electronic device including a semiconductor memory having a variable resistance element including two free layers |
| US10439131B2 (en) | 2015-01-15 | 2019-10-08 | Micron Technology, Inc. | Methods of forming semiconductor devices including tunnel barrier materials |
| JP2019047119A (ja) * | 2017-09-04 | 2019-03-22 | Tdk株式会社 | 磁気抵抗効果素子、磁気メモリ、および磁気デバイス |
| JP2021044359A (ja) * | 2019-09-10 | 2021-03-18 | キオクシア株式会社 | 磁気記憶装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4566941A (en) * | 1983-05-10 | 1986-01-28 | Kabushiki Kaisha Toshiba | Reactive ion etching method |
| US5650958A (en) * | 1996-03-18 | 1997-07-22 | International Business Machines Corporation | Magnetic tunnel junctions with controlled magnetic response |
| DE69923386T2 (de) * | 1998-05-13 | 2005-12-22 | Sony Corp. | Bauelement mit magnetischem Material und Adressierverfahren dafür |
| US6114719A (en) * | 1998-05-29 | 2000-09-05 | International Business Machines Corporation | Magnetic tunnel junction memory cell with in-stack biasing of the free ferromagnetic layer and memory array using the cell |
| US6153443A (en) * | 1998-12-21 | 2000-11-28 | Motorola, Inc. | Method of fabricating a magnetic random access memory |
| US6297983B1 (en) * | 2000-02-29 | 2001-10-02 | Hewlett-Packard Company | Reference layer structure in a magnetic storage cell |
| JP3593652B2 (ja) * | 2000-03-03 | 2004-11-24 | 富士通株式会社 | 磁気ランダムアクセスメモリ装置 |
| DE10043947A1 (de) * | 2000-09-06 | 2002-04-04 | Infineon Technologies Ag | Integrierte Schaltungsanordnung |
| JP4693292B2 (ja) * | 2000-09-11 | 2011-06-01 | 株式会社東芝 | 強磁性トンネル接合素子およびその製造方法 |
| JP2002208682A (ja) * | 2001-01-12 | 2002-07-26 | Hitachi Ltd | 磁気半導体記憶装置及びその製造方法 |
| US6413788B1 (en) * | 2001-02-28 | 2002-07-02 | Micron Technology, Inc. | Keepers for MRAM electrodes |
| JP5013494B2 (ja) * | 2001-04-06 | 2012-08-29 | ルネサスエレクトロニクス株式会社 | 磁性メモリの製造方法 |
| JP2003243630A (ja) * | 2002-02-18 | 2003-08-29 | Sony Corp | 磁気メモリ装置およびその製造方法 |
-
2002
- 2002-10-02 JP JP2002290448A patent/JP2004128229A/ja active Pending
-
2003
- 2003-09-19 WO PCT/JP2003/011956 patent/WO2004032237A1/ja active Application Filing
- 2003-09-19 US US10/529,851 patent/US20060261425A1/en not_active Abandoned
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006086322A (ja) * | 2004-09-16 | 2006-03-30 | Renesas Technology Corp | 磁気抵抗記憶素子およびその製造方法 |
| JP2006165031A (ja) * | 2004-12-02 | 2006-06-22 | Ulvac Japan Ltd | トンネル接合素子の製造方法およびその製造装置 |
| WO2006070803A1 (ja) * | 2004-12-28 | 2006-07-06 | Nec Corporation | 磁気ランダムアクセスメモリ及びその製造方法 |
| JPWO2006070803A1 (ja) * | 2004-12-28 | 2008-06-12 | 日本電気株式会社 | 磁気ランダムアクセスメモリ及びその製造方法 |
| US7468541B2 (en) * | 2005-02-17 | 2008-12-23 | Kabushiki Kaisha Toshiba | Magnetic random access memory |
| JP2006295198A (ja) * | 2005-04-14 | 2006-10-26 | Headway Technologies Inc | 磁気トンネル接合素子およびその形成方法ならびに磁気メモリセルおよびその製造方法 |
| JP2007158301A (ja) * | 2005-11-14 | 2007-06-21 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| JP2007158336A (ja) * | 2005-11-30 | 2007-06-21 | Magic Technologies Inc | Ｍｔｊｍｒａｍ素子およびその製造方法、並びにｍｔｊｍｒａｍアレイ |
| JP2007214229A (ja) * | 2006-02-08 | 2007-08-23 | Sony Corp | 磁気記憶装置、磁気記憶装置の製造方法および半導体集積回路装置 |
| JP2007242663A (ja) * | 2006-03-06 | 2007-09-20 | Fujitsu Ltd | 磁気抵抗効果素子を含む半導体装置及びその製造方法 |
| JP2011009485A (ja) * | 2009-06-26 | 2011-01-13 | Nec Corp | 半導体記憶装置及びその製造方法 |
| WO2011087038A1 (ja) * | 2010-01-13 | 2011-07-21 | 株式会社日立製作所 | 磁気メモリ、磁気メモリの製造方法、及び、磁気メモリの駆動方法 |
| JP5756760B2 (ja) * | 2010-01-13 | 2015-07-29 | 株式会社日立製作所 | 磁気メモリ、磁気メモリの製造方法、及び、磁気メモリの駆動方法 |
| US9257483B2 (en) | 2010-01-13 | 2016-02-09 | Hitachi, Ltd. | Magnetic memory, method of manufacturing the same, and method of driving the same |
| JP2015532013A (ja) * | 2012-09-13 | 2015-11-05 | マイクロン テクノロジー， インク． | メモリセルおよび磁気メモリセル構造のアレイの形成方法、ならびに関連するメモリセルおよびメモリセル構造 |
| US9373775B2 (en) | 2012-09-13 | 2016-06-21 | Micron Technology, Inc. | Methods of forming magnetic memory cells |
| US10164168B2 (en) | 2012-09-13 | 2018-12-25 | Micron Technology, Inc. | Magnetic memory cell structures, arrays, and semiconductor devices |
| CN110867512A (zh) * | 2018-08-27 | 2020-03-06 | 台湾积体电路制造股份有限公司 | 磁性穿隧接面结构及其制造方法 |
| KR20200024112A (ko) * | 2018-08-27 | 2020-03-06 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 언더 에칭된 mtj 셀을 물리적으로 분리하여 도전성 재 성막을 감소시키기 위한 자기 정렬 캡슐화 하드 마스크 |
| US10868237B2 (en) | 2018-08-27 | 2020-12-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-aligned encapsulation hard mask to separate physically under-etched MTJ cells to reduce conductive R-deposition |
| KR102353069B1 (ko) * | 2018-08-27 | 2022-01-19 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 언더 에칭된 mtj 셀을 물리적으로 분리하여 도전성 재 성막을 감소시키기 위한 자기 정렬 캡슐화 하드 마스크 |
| US11444241B2 (en) | 2018-08-27 | 2022-09-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-aligned encapsulation hard mask to separate physically under-etched MTJ cells to reduce conductive R-deposition |
| CN110867512B (zh) * | 2018-08-27 | 2023-05-23 | 台湾积体电路制造股份有限公司 | 磁性穿隧接面结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060261425A1 (en) | 2006-11-23 |
| WO2004032237A1 (ja) | 2004-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004128229A (ja) | 磁性メモリ及びその製造方法 | |
| US11189785B2 (en) | Magnetoresistive stack/structure and method of manufacturing same | |
| EP1279176B1 (en) | Magnetic element with insulating veils and fabricating method thereof | |
| JP5153061B2 (ja) | 磁気メモリ構造およびトンネル磁気抵抗効果型再生ヘッドならびにそれらの製造方法 | |
| TWI383526B (zh) | 形成磁隧道接面結構之方法 | |
| JP4815344B2 (ja) | Ｍｒａｍデバイスの磁気エレクトロニクス素子を覆う導電層への接触方法 | |
| JP5642557B2 (ja) | メモリセルおよびメモリセルの磁気トンネル接合（ｍｔｊ）の形成方法 | |
| JP5601181B2 (ja) | 磁気抵抗効果素子及びその製造方法 | |
| US6770491B2 (en) | Magnetoresistive memory and method of manufacturing the same | |
| US20060220084A1 (en) | Magnetoresistive effect element and method for fabricating the same | |
| US7112454B2 (en) | System and method for reducing shorting in memory cells | |
| JP2011249590A (ja) | 磁気トンネル接合素子を用いた磁気ランダムアクセスメモリおよびその製造方法 | |
| US20050020053A1 (en) | Method and structure for contacting an overlying electrode for a magnetoelectronics element | |
| JP2003124445A (ja) | 磁性記憶装置とその製造方法 | |
| KR20030078136A (ko) | 마그네틱 램의 제조방법 | |
| JP2005109201A (ja) | 強磁性トンネル接合素子、磁気メモリセル及び磁気ヘッド | |
| JP2006173166A (ja) | 磁気記憶装置の製造方法 | |
| JP5051411B2 (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050913 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090831 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091222 |