JP2021044359A - 磁気記憶装置 - Google Patents

Abstract

【課題】高性能な磁気記憶装置を提供する。【解決手段】磁気記憶装置において、メモリセルＭＣは、下部電極２１を含み、下部電極２１の上面上に磁気抵抗効果素子ＶＲが設けられる。磁気抵抗効果素子ＶＲは、強磁性体２２、絶縁体２３及び強磁性体２４を含む。絶縁体２３は、強磁性体２２及び強磁性体２４の間に位置する。強磁性体２２は、磁気抵抗効果素子ＶＲの底面を含む部分に位置するとともに下部電極２１の上面上に位置し、強磁性体２４は、磁気抵抗効果素子ＶＲの上面を含む部分に位置する。絶縁体２３は、強磁性体２２の上面上に位置し、強磁性体２４は絶縁体２３の上面上に位置する。【選択図】図３

Description

実施形態は、概して磁気記憶装置に関する。

磁気抵抗効果を用いてデータを記憶可能な磁気記憶装置が知られている。

特開２０１３−０６５７５６号公報

高性能な磁気記憶装置を提供しようとするものである。

一実施形態による磁気記憶装置は、第１面を有する第１導電体を含む。第１強磁性体を含んだ第１構造が、上記第１導電体の上記第１面上に設けられる。第１絶縁体が、上記第１構造上に設けられる。第２強磁性体を含んだ第２構造が上記第１絶縁体上に設けられる。第２導電体は、上記第１導電体の上記第１面及び上記第１構造の側面と接する。第２絶縁体は、上記第２導電体上に位置し、上記第１絶縁体の側面を覆い、上記第１構造の側面及び上記第２構造の側面と接する。第３導電体は、上記第２絶縁体上に位置し、上記第２構造の上記側面と接する。

図１は、第１実施形態の磁気記憶装置の機能ブロックを示す。 図２は、第１実施形態の１つのメモリセルの回路図である。 図３は、第１実施形態のメモリセルの一部の断面構造を示す。 図４は、第１実施形態のメモリセルの一部の構造の製造工程の一状態を示す。 図５は、図４に後続する状態を示す。 図６は、図５に後続する状態を示す。 図７は、図６に後続する状態を示す。 図８は、図７に後続する状態を示す。 図９は、第２実施形態のメモリセルの一部の断面構造を示す。 図１０は、第２実施形態のメモリセルの一部の構造の製造工程の一状態を示す。 図１１は、図１０に後続する状態を示す。 図１２は、図１１に後続する状態を示す。 図１３は、図１２に後続する状態を示す。 図１４は、図１３に後続する状態を示す。 図１５は、図１４に後続する状態を示す。 図１６は、図１５に後続する状態を示す。 図１７は、図１６に後続する状態を示す。

以下に実施形態が図面を参照して記述される。以下の記述において、略同一の機能及び構成を有する構成要素は同一符号を付され、繰り返しの説明は省略される場合がある。図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なり得る。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれ得る。

また、或る実施形態についての記述は全て、明示的に又は自明的に排除されない限り、別の実施形態の記述としても当てはまる。各実施形態は、この実施形態の技術的思想を具体化するための装置や方法を例示するものであって、実施形態の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定しない。

本明細書及び特許請求の範囲において、ある第１要素が別の第２要素に「接続されている」とは、第１要素が直接的又は常時あるいは選択的に導電性となる要素を介して第２要素に接続されていることを含む。

以下、ｘｙｚ直行座標系が用いられて、実施形態が記述される。以下の記述において、「下」との記述及びその派生語並びに関連語は、ｚ軸上のより小さい座標の位置を差し、「上」との記述及びその派生語並びに関連語は、ｚ軸上のより大きい座標の位置を指す。

＜第１実施形態＞
＜１．構造（構成）＞
図１は、第１実施形態の磁気記憶装置の機能ブロックを示す。図１に示されるように、磁気記憶装置１は、メモリセルアレイ１１、入出力回路１２、制御回路１３、ロウ選択回路１４、カラム選択回路１５、書込み回路１６、及び読出し回路１７を含む。

メモリセルアレイ１１は、複数のメモリセルＭＣ、複数のワード線ＷＬ、及び複数のビット線ＢＬ並びに／ＢＬを含む。１つのビット線ＢＬと１つのビット線／ＢＬは１つのビット線対を構成する。

メモリセルＭＣは、データを不揮発に記憶することができる。各メモリセルＭＣは、１つのワード線ＷＬ及び１つのビット線対ＢＬ並びに／ＢＬと接続されている。ワード線ＷＬは、行（ロウ）と関連付けられている。ビット線対ＢＬ及び／ＢＬは、列（カラム）と関連付けられている。１つのロウの選択及び１つ又は複数のカラムの選択により、１つ又は複数のメモリセルＭＣが特定される。

入出力回路１２は、例えばメモリコントローラ２から、種々の制御信号ＣＮＴ、種々のコマンドＣＭＤ、アドレス信号ＡＤＤ、及びデータ（書込みデータ）ＤＡＴを受け取り、例えばメモリコントローラ２にデータ（読出しデータ）ＤＡＴを送信する。

ロウ選択回路１４は、入出力回路１２からアドレス信号ＡＤＤを受け取り、受け取られたアドレス信号ＡＤＤにより特定される行と関連付けられた１つのワード線ＷＬを選択された状態にする。

カラム選択回路１５は、入出力回路１２からアドレス信号ＡＤＤを受け取り、受け取られたアドレス信号ＡＤＤにより特定される列と関連付けられた複数のビット線ＢＬを選択された状態にする。

制御回路１３は、入出力回路１２から制御信号ＣＮＴ及びコマンドＣＭＤを受け取る。制御回路１３は、制御信号ＣＮＴによって指示される制御及びコマンドＣＭＤに基づいて、書込み回路１６及び読出し回路１７を制御する。具体的には、制御回路１３は、メモリセルアレイ１１へのデータの書込みの間に、データ書込みに使用される電圧を書込み回路１６に供給する。また、制御回路１３は、メモリセルアレイ１１からのデータの読出しの間に、データ読出しに使用される電圧を読出し回路１７に供給する。

書込み回路１６は、入出力回路１２から書込みデータＤＡＴを受け取り、制御回路１３の制御及び書込みデータＤＡＴに基づいて、データ書込みに使用される電圧をカラム選択回路１５に供給する。

読出し回路１７は、センスアンプを含み、制御回路１３の制御に基づいて、データ読出しに使用される電圧を使用して、メモリセルＭＣに保持されているデータを割り出す。割り出されたデータは、読出しデータＤＡＴとして、入出力回路１２に供給される。

図２は、第１実施形態の１つのメモリセルＭＣの回路図である。メモリセルＭＣは、磁気抵抗効果素子ＶＲ及び選択トランジスタＳＴを含む。磁気抵抗効果素子ＶＲは、磁気抵抗効果を示し、例えばＭＴＪ（magnetic tunnel junction）素子を含む。ＭＴＪ素子は、ＭＴＪを含む構造を指す。磁気抵抗効果素子ＶＲは、定常状態において、２つの抵抗状態の選択された一方にあり、２つの抵抗状態の一方の抵抗は他方での抵抗より高い。磁気抵抗効果素子ＶＲは、低抵抗の状態と高抵抗の状態との間を切り替わることができ、２つの抵抗状態の違いを利用して、１ビットのデータを保持することができる。

選択トランジスタＳＴは、例えば、ｎ型のＭＯＳＦＥＴ（metal oxide semiconductor field effect transistor）である。

磁気抵抗効果素子ＶＲは、第１端において１つのビット線ＢＬに接続され、第２端において選択トランジスタＳＴの第１端（ソース又はドレイン）に接続される。選択トランジスタＳＴの第２端（ドレイン又はソース）は、ビット線／ＢＬに接続される。選択トランジスタＳＴのゲートは１つのワード線ＷＬに接続され、ソースはビット線／ＢＬに接続される。

＜１．２．構造（構成）＞
図３は、第１実施形態のメモリセルＭＣの一部の断面の構造を示し、特に、磁気抵抗効果素子ＶＲとその周囲の要素の断面構造を示す。

図３に示されるように、メモリセルＭＣは、下部電極２１を含む。下部電極２１は、半導体基板（図示せず）の上方に位置し、底面において選択トランジスタＳＴ（図示せず）と接続されている。下部電極２１は、銅（Ｃｕ）、スカンジウム（Ｓｃ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、及びタングステン（Ｗ）の１つ以上を含む。

下部電極２１の上面上に磁気抵抗効果素子ＶＲが設けられている。磁気抵抗効果素子ＶＲは、例えば、ｘｙ面に沿って実質的な円の形状を有し、上面において底面の面積よりも小さい面積を有する円錐台の形状を有する。磁気抵抗効果素子ＶＲは、強磁性体２２、絶縁体２３、及び強磁性体２４を含む。絶縁体２３は、強磁性体２２及び強磁性体２４の間に位置する。例として、強磁性体２２は、磁気抵抗効果素子ＶＲの底面を含む部分に位置するとともに下部電極２１の上面上に位置し、強磁性体２４は、磁気抵抗効果素子ＶＲの上面を含む部分に位置する。例として、絶縁体２３は強磁性体２２の上面上に位置し、強磁性体２４は絶縁体２３の上面上に位置する。以下の記述及び図は、これらの例に基づく。

強磁性体２２は、１層の強磁性体のみを含む構造を有していてもよいし、複数の強磁性体及び１以上の導電体が積層された構造を有していてもよい。強磁性体２２は、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、Ｔａ、イリジウム（Ｉｒ）、プラチナ（Ｐｔ）、マグネシウム（Ｍｇ）、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、Ｓｃ、イットリウム（Ｙ）、Ｈｆ、Ｔａ、Ｗ、及びネオジム（Ｎｄ）の１つ以上を含む。強磁性体２２は、強磁性体２２、絶縁体２３、及び強磁性体２４の界面を貫く方向に沿った磁化容易軸を有し、例えば界面と直交する方向に沿った磁化容易軸を有する。強磁性体２２の磁化の向きは磁気記憶装置１でのデータの読出し及び書込みによっても不変であることを意図されている。強磁性体２２は、いわゆる参照層として機能することができる。

絶縁体２３は、例えば、酸化マグネシウム（ＭｇＯ）を含むか、ＭｇＯからなる。絶縁体２３は、トンネルバリアとして機能することができる。

強磁性体２４は、１層の強磁性体のみを含む構造を有していてもよいし、複数の強磁性体及び１以上の導電体が積層された構造を有していてもよい。強磁性体２４は、Ｆｅ、Ｃｏ、ニッケル（Ｎｉ）、Ｒｕ、Ｒｈ、Ｐｄ、Ｔａ、Ｉｒ、Ｐｔ、Ｍｇ、Ｓｉ、Ａｌ、Ｓｃ、Ｙ、Ｈｆ、Ｔａ、Ｗ、及びＮｄの１つ以上を含む。強磁性体２４は、強磁性体２２、絶縁体２３、及び強磁性体２４の界面を貫く方向に沿った磁化容易軸を有し、例えば界面と直交する方向に沿った磁化容易軸を有する。強磁性体２４の磁化の向きはデータ書込みによって可変であり、強磁性体２４は、いわゆる記憶層として機能することができる。

強磁性体２４の磁化の向きが強磁性体２２の磁化の向きと平行であると、磁気抵抗効果素子ＶＲは、より低い抵抗を有する状態にある。強磁性体２４の磁化の向きが強磁性体２２の磁化の向きと反平行であると、磁気抵抗効果素子ＶＲは、より高い抵抗を有する状態にある。

データ読出しのために、例えば、データ読出し対象のメモリセルＭＣを流れる読出し電流が使用されて、読出し対象のメモリセルＭＣの磁気抵抗効果素子ＶＲが２つの抵抗の状態のいずれにあるかが判断される。

強磁性体２４から強磁性体２２に向かって或る大きさの書込み電流ＩＷ_Ｐが流れると、強磁性体２４の磁化の向きは強磁性体２２の磁化の向きと平行になる。一方、強磁性体２２から強磁性体２４に向かって書込み電流ＩＷ_ＡＰが流れると、強磁性体２４の磁化の向きは強磁性体２２の磁化の向きと反平行になる。

強磁性体２４の上面上には、上部電極２５が設けられている。

磁気抵抗効果素子ＶＲの側面上には、保護膜３１が設けられている。保護膜３１は、例えば、磁気抵抗効果素子ＶＲの側面を覆う。保護膜３１は、導電体３１１、絶縁体３１２、及び導電体３１３を含む。

導電体３１１は、保護膜３１のうちの保護膜３１の底面を含む最下の部分に位置する。導電体３１１の上面は、強磁性体２２の上面より下方に位置する。すなわち、導電体３１１は、強磁性体２２の側面のうち、底面の位置から上面より若干下の位置までに亘る部分を覆う。導電体３１１は、例えば、強磁性体２２に含まれる種々の元素及び（又は）そのような元素の酸化物を含む。具体的には、導電体３１１は、酸化された形態でも導電性を有する元素を含み、より具体的には、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｒｕ、Ｒｈ、Ｐｄ、Ｔａ、Ｗ、Ｉｒ、及びＰｔの１つ以上を含む。導電体３１１は、例えば、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｒｕ、Ｒｈ、Ｐｄ、Ｔａ、Ｗ、Ｉｒ、及びＰｔ、並びにこれらの元素の酸化物の１つ以上を含む。

絶縁体３１２は、保護膜３１の中間の部分に位置し、例えば、導電体３１１の上面上に位置する。絶縁体３１２は、絶縁体２３の側面を覆う。絶縁体３１２の底面は、絶縁体２３の底面より下方に位置する。すなわち、絶縁体３１２のうちの絶縁体３１２の底面を含む下部は、強磁性体２２の側面と接している。絶縁体３１２の上面は、絶縁体２３の上面より上方に位置する。すなわち、絶縁体３１２のうちの絶縁体３１２の底面を含む上部は、導電体３１３の側面と接している。絶縁体３１２は、例えば、絶縁体３１２より下方の要素に含まれる種々の元素の酸化物を含む。具体的には、絶縁体３１２は、酸化されると絶縁性を有する導電性の元素を含み、より具体的には、絶縁体３１２は、Ｍｇ、Ｓｉ、Ａｌ、Ｓｃ、Ｙ、Ｈｆ、及びＮｄの１つ以上を含む。絶縁体３１２は、例えば、Ｍｇ、Ｓｉ、Ａｌ、Ｓｃ、Ｙ、Ｈｆ、及びＮｄ、並びにこれらの元素の酸化物の１つ以上を含む。

導電体３１３は、保護膜３１のうちの保護膜３１の上面を含む最上の部分に位置し、例えば、絶縁体３１２の上面上に位置する。導電体３１３の上端は、強磁性体２４の上面より上方に位置する。又は、導電体３１３の上端は、上部電極２５の側面の全体を覆っていてもよい。導電体３１３は、強磁性体２４に含まれる種々の元素及び（又は）そのような元素の酸化物を含む。具体的には、導電体３１３は、酸化された形態でも導電性を有する元素を含み、具体的には、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｒｕ、Ｒｈ、Ｐｄ、Ｔａ、Ｗ、Ｉｒ、及びＰｔの１つ以上を含む。導電体３１３は、例えば、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｒｕ、Ｒｈ、Ｐｄ、Ｔａ、Ｗ、Ｉｒ、及びＰｔ、並びにこれらの元素の酸化物の１つ以上を含む。

保護膜３１の外側の側面、すなわち、磁気抵抗効果素子ＶＲと反対側の側面は、絶縁体３３により覆われている。絶縁体３３は、さらに、上部電極２５の側面のうちの導電体３１３により覆われていない部分、及び下部電極２１の上面のうちの磁気抵抗効果素子ＶＲ並びに導電体３１１により覆われていない部分を覆う。絶縁体３３は、例えば、窒化シリコンを含むか、窒化シリコンからなる。

＜１．２．製造方法＞
図３に示される構造は、種々の方法で製造されることが可能である。特に、強磁性体２２及び（又は）２４が積層構造を有する場合に強磁性体２２及び（又は）２４に含まれる層の数や種類（材料）に依存して、種々の方法が使用されることが可能である。以下に、強磁性体２２が或る積層構造、具体的には導電体２２１、導電体２２２、及び強磁性体２２３を含んだ積層構造を有する例に基づく製造方法が記述される。しかしながら、第１実施形態のメモリセルＭＣの製造方法は、以下に記述される例に限られない。

図４から図８は、第１実施形態のメモリセルＭＣの一部の構造の製造工程の一状態を順に示し、図３と同じ部分を示す。図４から図８は、図３の構造のより詳細な一例についての製造工程を示す。

図４に示されるように、下部電極２１の上面上に、導電体２２１Ａ、導電体２２２Ａ、及び強磁性体２２３Ａがこの順に堆積される。導電体２２１Ａ、導電体２２２Ａ、及び強磁性体２２３Ａは、後続の工程でそれぞれ導電体２２１、導電体２２２、及び強磁性体２２３へと成形される層である。導電体２２１Ａ、導電体２２２Ａ、及び強磁性体２２３Ａは、強磁性体２２に含まれる材料と同じ１又は複数の材料を含む。

強磁性体２２３Ａ上に、絶縁体２３Ａ、強磁性体２４Ａ、及び導電体２５Ａがこの順に堆積される。絶縁体２３Ａ、強磁性体２４Ａ、及び導電体２５Ａは、後続の工程でそれぞれ絶縁体２３、強磁性体２４、及び上部電極２５へと成形される層であり、それぞれ絶縁体２３、強磁性体２４、及び上部電極２５と同じ１または複数の材料を含む。

導電体２５Ａの上面上にハードマスク４１が形成される。ハードマスク４１は、上部電極２５が形成される予定の領域の直上において残存するパターンを有し、その他の領域において、上面から底面に達する開口４１ａを有する。ハードマスク４１は、導電性を有し、例えば、窒化チタンを含むか、窒化チタンからなる。

図５に示されるように、ここまでの工程によって得られる構造がイオンビームを用いてエッチングされる。実施形態のイオンビームエッチング（ＩＢＥ）は、例えば、アルゴン（Ａｒ）、キセノン（Ｘｅ）、クリプトン（Ｋｒ）、またはネオン（Ｎｅ）のイオンを使用して行われることが可能である。図５のＩＢＥは、第１ＩＢＥと称される場合がある。第１ＩＢＥのイオンビームは、ｚ軸に対して角度を有する。イオンビームは、ハードマスク４１の開口４１ａを介して進行し、導電体２５Ａ、強磁性体２４Ａ、絶縁体２３Ａ、及び強磁性体２２３Ａを部分的に除去する。第１ＩＢＥにより、導電体２５Ａは、上部電極２５へと成形される。

第１ＩＢＥにより、強磁性体２４Ａ、絶縁体２３Ａ、及び強磁性体２２３Ａからなる構造は、側面においてテーパー状へと成形され、強磁性体２４Ａ、絶縁体２３Ａ、及び強磁性体２２３Ａは、それぞれ強磁性体２４Ｂ、絶縁体２３Ｂ、及び強磁性体２２３Ｂへと加工される。

第１ＩＢＥによって、エッチング対象の材料から除去された材料が周りの要素に再度堆積し得る。そのような材料は、強磁性体２４Ａ、絶縁体２３Ａ、及び強磁性体２２３Ａから削られた材料、並びに図５に示される構造の隣の別のメモリセルＭＣのための構造中のハードマスク４１のパターンから削られた材料を含む。再堆積によって、膜３１３Ａが形成される。膜３１３Ａは、後続の工程で絶縁体３１２へと加工される膜であり、絶縁体３１２に含まれる材料と同じ１又は複数の材料を含む。膜３１３Ａは、ハードマスク４１の側面、上部電極２５の側面、及び強磁性体２４Ｂの側面のうちの上部を覆う。膜３１３Ａは、例えば、ハードマスク４１の側面、上部電極２５の側面、及び強磁性体２４Ｂの側面のうちの強磁性体２４Ｂの一部に亘って連続している。

図６に示されるように、ここまでの工程によって得られる構造がイオンビームを用いてエッチングされる。図６のＩＢＥは、第２ＩＢＥと称される場合がある。第２ＩＢＥのイオンビームは、ｚ軸に対して角度を有する。第２ＩＢＥのイオンビームのｚ軸に対する角度は、第１ＩＢＥのイオンビームのｚ軸に対する角度と異なり得る。イオンビームは、ハードマスク４１の開口４１ａを介して進行し、強磁性体２４Ｂ、絶縁体２３Ｂ、強磁性体２２３Ｂ、及び導電体２２２Ａを部分的に除去する。第２ＩＢＥにより、強磁性体２４Ｂ、絶縁体２３Ｂ、強磁性体２２３Ｂ、及び導電体２２２Ａは、強磁性体２４、絶縁体２３、強磁性体２２３、および導電体２２２Ｂへと成形される。第２ＩＢＥは、膜３１３Ａも部分的に除去し、膜３１３Ａは薄くなる。

第２ＩＢＥによって、エッチング対象の材料から除去された材料が周りの要素に再度堆積し得る。そのような材料は、導電体２２２Ａから削られた材料を含む。再堆積によって、膜３１２Ａが形成される。膜３１２Ａは、後続の工程で絶縁体３１２へと加工される膜であり、絶縁体３１２に含まれる材料と同じ１又は複数の材料を含む。膜３１２Ａは、強磁性体２４の側面のうちの下部かつ膜３１３Ａによって覆われていない部分、絶縁体２３の側面、及び強磁性体２２３の側面を覆う。膜３１２Ａは、例えば、強磁性体２４の側面のうちの下部、絶縁体２３の側面、及び強磁性体２２３の側面に亘って連続している。

第２ＩＢＥによるイオンビームは、膜３１３Ａによって遮られる。このため、膜３１３Ａによって覆われている部分は、イオンビームから保護される。保護される部分は、強磁性体２４の側面のうちの上部を含む。

図７に示されるように、ここまでの工程によって得られる構造がイオンビームを用いてエッチングされる。図７のＩＢＥは、第３ＩＢＥと称される場合がある。第３ＩＢＥのイオンビームは、ｚ軸に対して角度を有する。第３ＩＢＥのイオンビームのｚ軸に対する角度は、第１ＩＢＥイオンビームのｚ軸に対する角度及び（又は）第２ＩＢＥのイオンビームのｚ軸に対する角度と異なり得る。イオンビームは、ハードマスク４１の開口４１ａを介して進行し、導電体２２１Ａを部分的に除去する。第３ＩＢＥにより、導電体２２２Ｂ及び導電体２２１Ａは、それぞれ、導電体２２２及び導電体２２１へと成形される。第３ＩＢＥは、膜３１２Ａ及び膜３１３Ａも部分的に除去し、この結果、膜３１２Ａ及び膜３１３Ａは導電体３１３及び絶縁体３１２へとそれぞれ形成される。

第３ＩＢＥによって、エッチング対象の材料から除去された材料が周りの要素に再度堆積し得る。そのような材料は、導電体２２１Ａから削られた材料を含む。再堆積によって、導電体３１１が形成される。導電体３１１は、導電体２２２の側面および導電体２２１の側面を覆う。導電体３１１は、例えば、導電体２２２の側面及び導電体２２１の側面に亘って連続している。

第３ＩＢＥによるイオンビームは、導電体３１３及び絶縁体３１２によって遮られる。このため、導電体３１３及び絶縁体３１２によって覆われている部分は、イオンビームから保護される。保護される部分は、強磁性体２４の側面のうちの下部、絶縁体２３の側面、強磁性体２２３の側面を含む。

図７までの工程により、強磁性体２４、絶縁体２３、及び強磁性体２２の側面が導電体３１３、絶縁体３１２、及び導電体３１１により覆われる構造が形成される。

図８に示されるように、ここまでの工程によって得られる構造上の全面に絶縁体３３Ａが堆積される。絶縁体３３Ａは、絶縁体３３へと成形される層であり、絶縁体３３に含まれる材料と同じ材料を含む。絶縁体３３Ａは、ハードマスク４１の側面の上部及び上面、並びに導電体３１３、絶縁体３１２、及び導電体３１１を覆う。導電体３１３、絶縁体３１２、及び導電体３１１により、上部電極２５、強磁性体２４、絶縁体２３、強磁性体２２３、導電体２２２、及び導電体２２１の側面は覆われている。このため、絶縁体３３Ａの堆積において生じ得るダメージが、上部電極２５、強磁性体２４、絶縁体２３、強磁性体２２３、導電体２２２、及び導電体２２１に及ぶことは抑制される。そのようなダメージは、例えば、絶縁体３３Ａがプラズ雰囲気でのＣＶＤ（chemical vapor deposition）によって堆積される場合のプラズマによるダメージを含む。

この後、例えば、絶縁体３３Ａのうちのハードマスク４１の上面上の部分が除去される。この結果、図３に示される構造が形成される。

＜１．３．利点（効果）＞
第１実施形態によれば、以下に記述されるように、性能の高いメモリセルＭＣを含んだ磁気記憶装置１が提供されることが可能である。

メモリセルＭＣの性能は、以下の３つの要因によって低下し得る。第１の要因は、意図せぬ導電経路の形成による、磁気抵抗効果の発現の不良である。上で記述されるように、図３に示される構造は、構造に含まれる材料などの種々の理由により、ＩＢＥにより形成される場合があり、ＩＢＥのイオンビームはｚ軸に対して角度を有する場合がある。このようなＩＢＥでは、エッチング対象から除去された材料が、製造途中の構造に再堆積しやすい。再堆積によって絶縁体２３の側面上に強磁性体２４と強磁性体２２とに亘る電流経路をもたらす導電体が形成されると、このような電流経路が付加された磁気抵抗効果素子ＶＲは、意図される磁気抵抗効果を発揮できない。

第１実施形態によれば、絶縁体２３の形成後に、絶縁体２３の側面上に絶縁体３１２が形成される。絶縁体３１２は、強磁性体２４の側面と強磁性体２２の側面に亘るため、絶縁体２３の側面を十分に覆う。よって、絶縁体２３の形成後のＩＢＥによる再堆積が生じたとしても、絶縁体２３を迂回して強磁性体２４と強磁性体２２とを繋ぐ電流経路が形成されることは抑制又は防止されることが可能である。

第２の要因は、磁気抵抗効果素子ＶＲと上部電極２５との界面、及び（又は）磁気抵抗効果素子ＶＲと下部電極２１との界面における寄生抵抗である。これらの寄生抵抗は、磁気抵抗効果素子ＶＲを流れる電流を、寄生抵抗がない場合よりも低下させる。電流の低下は、磁気記憶装置１の性能を低下させ得る。

第１実施形態によれば、導電体３１１及び導電体３１３が設けられる。導電体３１１は、下部電極２１と強磁性体２２とを繋ぐ電流経路として機能し、導電体３１３は、強磁性体２２と上部電極２５とを繋ぐ電流経路として機能する。これらの電流経路の存在により、下部電極２１と強磁性体２２との間の抵抗、及び強磁性体２２と上部電極２５との間の抵抗は、これらの電流経路が無い場合の抵抗よりも低い。よって、磁気抵抗効果素子ＶＲを流れる電流は大きい。

第３の要因は、磁気抵抗効果素子ＶＲへのダメージである。磁気抵抗効果素子ＶＲの形成後に、磁気抵抗効果素子ＶＲがプラズマ雰囲気に晒されることがある。例えば、絶縁体３３の形成が、プラズマ雰囲気中で行われる。プラズマは物体にダメージを与え得る。磁気抵抗効果素子ＶＲの側面上に直接、絶縁体３３が形成されるとすると、磁気抵抗効果素子ＶＲがプラズマ雰囲気に晒されるとき、磁気抵抗効果素子ＶＲの側面は露出している。この露出している部分がプラズマによってダメージを受け得る。このダメージは、磁気抵抗効果素子ＶＲの磁気特性を劣化させ得る。

第１実施形態によれば、絶縁体３３の形成の前に、磁気抵抗効果素子ＶＲの側面は、保護膜３１により覆われる。保護膜３１は、磁気抵抗効果素子ＶＲの形成後に磁気抵抗効果素子ＶＲがプラズマ雰囲気に晒されるときに、磁気抵抗効果素子ＶＲをプラズマから保護する。この保護は、形成済みの磁気抵抗効果素子ＶＲへのプラズマのダメージによる磁気抵抗効果素子ＶＲの磁気特性の劣化を抑制できる。

＜第２実施形態＞
第２実施形態は、メモリセルＭＣの構造、特に保護膜３１の構造の詳細の点で、第１実施形態と異なる。以下、第１実施形態と異なる点が主に記述される。第２実施形態の磁気記憶装置１のその他の特徴については、第１実施形態に磁気記憶装置１のものが当てはまる。

＜２．１．構造（構成）＞
図９は、第２実施形態のメモリセルＭＣの一部の断面構造を示し、特に、磁気抵抗効果素子ＶＲとその周囲の要素の断面構造を示す。第２実施形態のメモリセルＭＣは、第１実施形態のメモリセルＭＣとの区別のために、メモリセルＭＣａと称される場合がある。メモリセルＭＣａは、第１実施形態と同じく、導電体３１１、絶縁体３１２、及び導電体３１３を含むとともに磁気抵抗効果素子ＶＲの側面を覆う保護膜３１を有する。第２実施形態の保護膜３１、絶縁体３１２、及び導電体３１３は、第１実施形態のものと区別のために、それぞれ、保護膜３１ａ、絶縁体３１２ａ、及び導電体３１３ａと称される場合がある。

図９に示されるように、絶縁体３１２ａは、絶縁体３１２と同じく、強磁性体２２の側面のうちの上部、絶縁体２３の側面、及び強磁性体２４の側面のうちの下部を覆う。絶縁体３１２ａは、強磁性体２２の側面のうちの上部、絶縁体２３の側面、及び強磁性体２４の側面のうちの下部を覆う部分に加えて、導電体３１１の側面を覆う部分を有する。

導電体３１３ａは、導電体３１３と同じく、強磁性体２４の側面のうちの上部、及び上部電極２５の側面を覆う。導電体３１１の側面は絶縁体３１２ａにより覆われ、このため、絶縁体３３は、第１実施形態のように導電体３１１、絶縁体３１２ａ、及び導電体３１３ａの側面を覆うのに代えて、絶縁体３１２ａの側面及び導電体３１３ａのみの側面を覆う。

＜２．２．製造方法＞
図１０から図１７は、第２実施形態のメモリセルＭＣの一部の構造の製造工程の一状態を順に示し、図９と同じ部分を示す。

図１０に示されるように、磁気抵抗効果素子ＶＲ、及び導電体２５Ａが形成される。導電体２５Ａは、後の工程で上部電極２５へと成形される層であり、上部電極２５より厚い。図１０の構造は、任意の方法で形成されることが可能である。図１０の構造は、例えば、磁気抵抗効果素子ＶＲへと成形される材料、及び導電体２５Ａへと成形される材料が順に堆積され、これらの材料が、図示せぬマスクを用いたＩＢＥによりエッチングされることにより形成されることが可能である。

図１１に示されるように、ここまでの工程によって得られる構造上の全面に、導電体３１１Ａが堆積される。導電体３１１Ａは、後の工程で導電体３１１へと成形される層であり、導電体３１１に含まれる材料と同じ材料を含む。導電体３１１Ａは、下部電極２１の上面のうちの露出している部分、磁気抵抗効果素子ＶＲの側面、並びに上部電極２５の上面及び側面を覆う。

図１２に示されるように、導電体３１１Ａが、エッチバックされて、導電体３１１へと成形される。すなわち、エッチバックにより、導電体３１１Ａは、強磁性体２２の側面のうちの下部を覆う部分を除いて除去される。エッチバックは、例えば、ＩＢＥにより行われることが可能である。エッチバックにより、導電体２５Ａの上面は低下する。

図１３に示されるように、ここまでの工程によって得られる構造上の全面に、絶縁体３１２ａＡが堆積される。絶縁体３１２ａＡは、後続の工程で絶縁体３１２ａへと成形される層であり、絶縁体３１２ａに含まれる材料と同じ材料を含む。絶縁体３１２ａＡは、下部電極２１の上面のうちの露出している部分、磁気抵抗効果素子ＶＲの側面のうちの露出している部分、並びに導電体２５Ａの上面及び側面を覆う。

図１４に示されるように、絶縁体３１２ａＡが、エッチバックされて、絶縁体３１２ａへと成形される。すなわち、エッチバックにより、絶縁体３１２ａＡは、導電体３１１の側面上、及び強磁性体２２の側面のうちの上部、絶縁体２３の側面、並びに強磁性体２４の側面のうちの下部を覆う部分を除いて除去される。エッチバックは、例えば、ＩＢＥにより行われることが可能である。エッチバックにより、導電体２５Ａの上面は低下する。

図１５に示されるように、ここまでの工程によって得られる構造上の全面に、導電体３１３ａＡが堆積される。導電体３１３ａＡは、後続の工程で導電体３１３ａへと成形される導電体であり、導電体３１３ａに含まれる材料と同じ材料を含む。導電体３１３ａＡは、下部電極２１の上面のうちの露出している部分、絶縁体３１２ａの側面、磁気抵抗効果素子ＶＲの側面のうちの露出している部分、並びに導電体２５Ａの上面及び側面を覆う。

図１６に示されるように、導電体３１３ａＡが、エッチバックされて、導電体３１３ａへと成形される。すなわち、エッチバックにより、強磁性体２４の側面のうちの上部及び導電体２５Ａの側面を覆う部分を除いて除去される。導電体３１３ａＡは、下部電極２１に接していなければ、絶縁体３１２ａの側面上に残存していてもよい。エッチバックは、例えば、ＩＢＥにより行われることが可能である。エッチバックによって導電体２５Ａの上面は低下し、導電体２５Ａは上部電極２５へと成形される。図１６までの工程により、強磁性体２４、絶縁体２３、及び強磁性体２２の側面が、導電体３１３ａ、絶縁体３１２ａ、及び導電体３１１により覆われる構造が形成される。

図１７に示されるように、図８と同じく、ここまでの工程によって得られる構造上の全面に絶縁体３３Ａが堆積される。この後、例えば、絶縁体３３Ａのうちのハードマスク４１の上面上の部分が除去される。この結果、図９に示される構造が形成される。

＜２．３．利点（効果）＞
第２実施形態よれば、第１実施形態と同じく、磁気抵抗効果素子ＶＲの側面上及び上部電極２５の側面上に、導電体３１１、絶縁体３１２ａ、及び３１３ａが形成される。このため、第１実施形態と同じ利点を得られる。

＜３．変形例＞
ここまでの記述は、強磁性体２２が絶縁体２３の下方に位置するとともに強磁性体２４が絶縁体の２３の上方に位置する例に関する。実施形態は、この例に限られない。強磁性体２２が絶縁体２３の上方に位置し、強磁性体２４が絶縁体の２３の下方に位置していてもよい。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

１…磁気記憶装置、１１…メモリセルアレイ、１２…入出力回路、１３…制御回路、１４…ロウ選択回路、１５…カラム選択回路、１６…書込み回路、１７…読出し回路、ＭＣ…メモリセル、ＷＬ…ワード線、ＢＬ、／ＢＬ…ビット線、ＶＲ…磁気抵抗効果素子、ＳＴ…選択トランジスタ、２１…下部電極、２２…強磁性体、２３…絶縁体、２４…強磁性体、２５…上部電極、３１…保護膜、３１１…導電体、３１２…絶縁体、３１３…導電体、３３…絶縁体、４１…ハードマスク。

Claims (9)

1. 第１面を有する第１導電体と、
   前記第１導電体の前記第１面上の、第１強磁性体を含んだ第１構造と、
   前記第１構造上の第１絶縁体と、
   前記第１絶縁体上の、第２強磁性体を含んだ第２構造と、
   前記第１導電体の前記第１面及び前記第１構造の側面と接する第２導電体と、
   前記第２導電体上に位置し、前記第１絶縁体の側面を覆い、前記第１構造の側面及び前記第２構造の側面と接する、第２絶縁体と、
   前記第２絶縁体上に位置し、前記第２構造の前記側面と接する、第３導電体と、
   を備える磁気記憶装置。
2. 前記磁気記憶装置は、前記第２構造上の第４導電体をさらに備え、
   前記第３導電体は、前記第４導電体の側面とさらに接する、
   請求項１に記載の磁気記憶装置。
3. 前記第２導電体、前記第２絶縁体、及び前記第３導電体の組は、前記第１構造の前記側面及び前記第２構造の前記側面の組をさらに覆う、
   請求項１又は請求項２に記載の磁気記憶装置。
4. 前記第２導電体の側面、前記第２絶縁体の側面、及び前記第３導電体の側面を覆う第３絶縁体をさらに備える、
   請求項１乃至請求項３の何れか１項に記載の磁気記憶装置。
5. 前記第２導電体は、酸化された状態で導電性を有する元素を含む、
   請求項１に記載の磁気記憶装置。
6. 前記第２導電体は、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｒｕ、Ｒｈ、Ｐｄ、Ｔａ、Ｗ、Ｉｒ、及びＰｔの１つ以上を含む、
   請求項１に記載の磁気記憶装置。
7. 前記第２絶縁体は、前記第１絶縁体の材料と異なる材料を備える、
   請求項１に記載の磁気記憶装置。
8. 前記第２絶縁体は、酸化されると絶縁性を有する導電性の元素を含む、
   請求項１に記載の磁気記憶装置。
9. 前記第２絶縁体は、Ｍｇ、Ｓｉ、Ａｌ、Ｓｃ、Ｙ、Ｈｆ、及びＮｄの１つ以上を含む、
   請求項１に記載の磁気記憶装置。

Images