TWI758691B - 磁性記憶裝置 - Google Patents

磁性記憶裝置 Download PDF

Info

Publication number
TWI758691B
TWI758691B TW109106678A TW109106678A TWI758691B TW I758691 B TWI758691 B TW I758691B TW 109106678 A TW109106678 A TW 109106678A TW 109106678 A TW109106678 A TW 109106678A TW I758691 B TWI758691 B TW I758691B
Authority
TW
Taiwan
Prior art keywords
conductor
insulator
ferromagnetic body
memory device
magnetic memory
Prior art date
Application number
TW109106678A
Other languages
English (en)
Other versions
TW202111973A (zh
Inventor
津端修一
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202111973A publication Critical patent/TW202111973A/zh
Application granted granted Critical
Publication of TWI758691B publication Critical patent/TWI758691B/zh

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1659Cell access
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

實施形態係提供一種高性能之磁性記憶裝置。  實施形態之磁性記憶裝置包含具有第1面之第1導電體。包含第1強磁性體之第1結構設置於第1導電體之第1面上。第1絕緣體設置於第1結構上。包含第2強磁性體之第2結構設置於第1絕緣體上。第2導電體係與第1導電體之第1面及第1結構之側面相接。第2絕緣體係位於第2導電體上,覆蓋第1絕緣體之側面,且與第1結構之側面及第2結構之側面相接。第3導電體係位於第2絕緣體上,且與第2結構之側面相接。

Description

磁性記憶裝置
實施形態係概括地關於一種磁性記憶裝置。
已知有一種能夠利用磁阻效應記憶資料之磁性記憶裝置。
本發明所要解決之問題係提供一種高性能之磁性記憶裝置。
實施形態之磁性記憶裝置包含具有第1面之第1導電體。包含第1強磁性體之第1結構設置於上述第1導電體之上述第1面上。第1絕緣體設置於上述第1結構上。包含第2強磁性體之第2結構設置於上述第1絕緣體上。第2導電體係與上述第1導電體之上述第1面及上述第1結構之側面相接。第2絕緣體係位於上述第2導電體上,覆蓋上述第1絕緣體之側面,且與上述第1結構之側面及上述第2結構之側面相接。第3導電體係位於上述第2絕緣體上,且與上述第2結構之上述側面相接。
以下,參照圖式,記述實施形態。
於以下之記載中,存在具有大致同一功能及構成之構成要素標註同一符號,且省略重複之說明之情形。圖式係模式性者,且厚度與平面尺寸之關係、各層之厚度比率等可能與實際情形不同。又,於圖式相互間亦可能包含彼此之尺寸關係或比率不同之部分。
又,對某個實施形態之記載只要未明示性或明顯地排除,則亦全部適用於其他實施形態之記載。各實施形態係例示用以將該實施形態之技術思想具體化之裝置或方法者,且實施形態之技術思想未將構成零件之材質、形狀、結構、配置等指定為下述者。
於本說明書及專利申請之範圍中,所謂某個第1要素“連接”於另一第2要素之情形包括第1要素直接、或始終、或選擇性地經由成為導電性之要素連接於第2要素。
以下,使用xyz直角座標系統,記載實施形態。於以下之記載中,所謂“下”之記載及其派生詞以及相關詞係指z軸上更小之座標位置,所謂“上”之記載及其派生詞以及相關詞係指z軸上更大之座標位置。
<第1實施形態> <1.結構(構成)>  圖1表示第1實施形態之磁性記憶裝置之功能區塊。如圖1所示,磁性記憶裝置1包含記憶胞陣列11、輸入輸出電路12、控制電路13、列選擇電路14、行選擇電路15、寫入電路16、及讀出電路17。
記憶胞陣列11包含複數個記憶胞MC、複數條字元線WL、以及複數條位元線BL及/BL。1條位元線BL與1條位元線/BL構成1個位元線對。
記憶胞MC可非揮發地記憶資料。各記憶胞MC係與1條字元線WL以及1個位元線對BL及/BL連接。字元線WL係與列(Row)建立關聯。位元線對BL及/BL係與行(Column)建立關聯。藉由1個行之選擇及1個列或複數個列之選擇,確定1個或複數個記憶胞MC。
輸入輸出電路12例如從記憶體控制器2接收各種控制信號CNT、各種指令CMD、位址信號ADD、及資料(寫入資料)DAT,且例如向記憶體控制器2發送資料(讀出資料)DAT。
列選擇電路14從輸入輸出電路12接收位址信號ADD,將與由收到之位址信號ADD確定之行建立關聯之1條字元線WL設為被選擇之狀態。
行選擇電路15從輸入輸出電路12接收位址信號ADD,將與由收到之位址信號ADD確定之列建立關聯之複數條位元線BL設為被選擇之狀態。
控制電路13從輸入輸出電路12接收控制信號CNT及指令CMD。控制電路13基於由控制信號CNT指示之控制及指令CMD,控制寫入電路16及讀出電路17。具體而言,控制電路13於資料向記憶胞陣列11寫入之期間,對寫入電路16供給用於資料寫入之電壓。又,控制電路13於資料從記憶胞陣列11讀出之期間,對讀出電路17供給用於資料讀出之電壓。
寫入電路16從輸入輸出電路12接收寫入資料DAT,且基於控制電路13之控制及寫入資料DAT,對行選擇電路15供給用於資料寫入之電壓。
讀出電路17包含感測放大器,且基於控制電路13之控制,使用用於資料讀出之電壓,確定記憶胞MC中保存之資料。被確定之資料作為讀出資料DAT供給至輸入輸出電路12。
圖2係第1實施形態之1個記憶胞MC之電路圖。記憶胞MC包含磁阻效應元件VR及選擇電晶體ST。磁阻效應元件VR呈現磁阻效應,且包含例如MTJ(magnetic tunnel junction,磁穿隧接面)元件。MTJ元件係指包含MTJ之結構。磁阻效應元件VR於恆定狀態下,處於2個電阻狀態之被選擇之一者,且2個電阻狀態之一者之電阻高於另一者之電阻。磁阻效應元件VR能夠將低電阻之狀態與高電阻之狀態之間進行切換,從而能夠利用2個電阻狀態之差異,保存1位元之資料。
選擇電晶體ST例如為n型MOSFET(metal oxide semiconductor field effect transistor,金屬氧化物半導體場效應電晶體)。
磁阻效應元件VR係於第1端連接於1條位元線BL,於第2端連接於選擇電晶體ST之第1端(源極或汲極)上。選擇電晶體ST之第2端(汲極或源極)連接於位元線/BL。選擇電晶體ST之閘極連接於1條字元線WL,且源極連接於位元線/BL。
<1.2.結構(構成)> 圖3表示第1實施形態之記憶胞MC之局部剖面結構,尤其表示磁阻效應元件VR及其周圍要素之剖面結構。
如圖3所示,記憶胞MC包含下部電極21。下部電極21位於半導體基板(未圖示)之上方,且於底面上,與選擇電晶體ST(未圖示)連接。下部電極21包含銅(Cu)、鈧(Sc)、鈦(Ti)、鋯(Zr)、鉿(Hf)、鉭(Ta)、及鎢(W)中之1種以上。
於下部電極21之上表面上設置有磁阻效應元件VR。磁阻效應元件VR例如具備圓錐台之形狀,該圓錐台之形狀係沿著xy面具有實質性圓形狀,且於上表面具有小於底面面積之面積。磁阻效應元件VR包含強磁性體22、絕緣體23、及強磁性體24。絕緣體23位於強磁性體22及強磁性體24之間。作為示例,強磁性體22位於磁阻效應元件VR之包含底面之部分,並且位於下部電極21之上表面上,強磁性體24位於磁阻效應元件VR之包含上表面之部分。作為示例,絕緣體23位於強磁性體22之上表面上,強磁性體24位於絕緣體23之上表面上。以下之記載及圖係基於該等示例。
強磁性體22既可具有僅包含1層強磁性體之結構,亦可具有積層複數個強磁性體及1個以上之導電體而成之結構。強磁性體22包含鐵(Fe)、鈷(Co)、鎳(Ni)、釕(Ru)、銠(Rh)、鈀(Pd)、Ta、銥(Ir)、鉑(Pt)、鎂(Mg)、矽(Si)、鋁(Al)、Sc、釔(Y)、Hf、Ta、W、及釹(Nd)中之1種以上。強磁性體22具有沿著將強磁性體22、絕緣體23、及強磁性體24之界面貫通之方向之易磁化軸,例如具有沿著與界面正交之方向之易磁化軸。強磁性體22之磁化之方向係實現不因磁性記憶裝置1中之資料之讀出及寫入而改變。強磁性體22可作為所謂之參照層發揮作用。
絕緣體23例如包含氧化鎂(MgO),或由MgO構成。絕緣體23可作為隧道勢壘發揮作用。
強磁性體24既可具有僅包含1層強磁性體之結構,亦可具有積層複數個強磁性體及1個以上導電體而成之結構。強磁性體24包含Fe、Co、鎳(Ni)、Ru、Rh、Pd、Ta、Ir、Pt、Mg、Si、Al、Sc、Y、Hf、Ta、W、及Nd中之1種以上。強磁性體24具有沿著將強磁性體22、絕緣體23、及強磁性體24之界面貫通之方向之易磁化軸,例如具有沿著與界面正交之方向之易磁化軸。強磁性體24之磁化之方向因資料寫入而可變,強磁性體24可作為所謂之記憶層發揮作用。
若強磁性體24之磁化之方向與強磁性體22之磁化之方向平行,則磁阻效應元件VR處於具有更低電阻之狀態。若強磁性體24之磁化之方向與強磁性體22之磁化之方向反向平行,則磁阻效應元件VR處於具有更高電阻之狀態。
為讀出資料而使用例如資料讀出對象之記憶胞MC中流動之讀出電流,判斷讀出對象之記憶胞MC之磁阻效應元件VR處於2個電阻狀態中之哪一個狀態。
當某種大小之寫入電流IWP 從強磁性體24流向強磁性體22時,強磁性體24之磁化之方向變得與強磁性體22之磁化之方向平行。另一方面,當寫入電流IWAP 從強磁性體22流向強磁性體24時,強磁性體24之磁化之方向變得與強磁性體22之磁化之方向反向平行。
於強磁性體24之上表面上設置有上部電極25。
於磁阻效應元件VR之側面上設置有保護膜31。保護膜31例如覆蓋磁阻效應元件VR之側面。保護膜31包含導電體311、絕緣體312、及導電體313。
導電體311位於保護膜31中包含保護膜31之底面之最下方部分。導電體311之上表面位於較強磁性體22之上表面更靠下方。即,導電體311將強磁性體22之側面中從底面之位置遍及較上表面略微下方之位置為止之部分覆蓋。導電體311例如包含強磁性體22中含有之各種元素及(或)如此之元素之氧化物。具體而言,導電體311包含即便被氧化之形態下仍具有導電性之元素,更具體而言,包含Fe、Co、Ni、Cu、Ru、Rh、Pd、Ta、W、Ir、及Pt中之1種以上。導電體311例如包含Fe、Co、Ni、Cu、Ru、Rh、Pd、Ta、W、Ir、及Pt、以及該等元素之氧化物中之1種以上。
絕緣體312位於保護膜31之中間之部分,例如位於導電體311之上表面上。絕緣體312覆蓋絕緣體23之側面。絕緣體312之底面位於較絕緣體23之底面更靠下方。即,絕緣體312中包含絕緣體312之底面之下部與強磁性體22之側面相接。絕緣體312之上表面位於較絕緣體23之上表面更靠上方。即,絕緣體312中包含絕緣體312之底面之上部與導電體313之側面相接。絕緣體312例如包含較絕緣體312更靠下方之要素中含有之各種元素之氧化物。具體而言,絕緣體312包含被氧化後具有絕緣性之導電性元素,更具體而言,絕緣體312包含Mg、Si、Al、Sc、Y、Hf、及Nd中之1種以上。絕緣體312例如包含Mg、Si、Al、Sc、Y、Hf、及Nd、以及該等元素之氧化物中之1種以上。
導電體313位於保護膜31中包含保護膜31之上表面之最上方之部分,例如位於絕緣體312之上表面上。導電體313之上端位於較強磁性體24之上表面更靠上方。或者,導電體313之上端亦可覆蓋上部電極25之整個側面。導電體313包含強磁性體24中含有之各種元素及(或)如此之元素之氧化物。具體而言,導電體313包含即便被氧化之形態下仍具有導電性之元素,具體而言,包含Fe、Co、Ni、Cu、Ru、Rh、Pd、Ta、W、Ir、及Pt中之1種以上。導電體313例如包含Fe、Co、Ni、Cu、Ru、Rh、Pd、Ta、W、Ir、及Pt、以及該等元素之氧化物中之1種以上。
保護膜31之外側之側面、即與磁阻效應元件VR為相反側之側面由絕緣體33覆蓋。絕緣體33進而覆蓋上部電極25之側面中未被導電體313覆蓋之部分、及下部電極21之上表面中未被磁阻效應元件VR及導電體311覆蓋之部分。絕緣體33例如包含氮化矽,或由氮化矽構成。
<1.2.製造方法> 圖3所示之結構可藉由各種方法製造。尤其於強磁性體22及(或)24具有積層結構之情形時,依存於強磁性體22及(或)24中含有之層數或種類(材料),可使用各種方法。以下,基於強磁性體22具有某種積層結構、具體而言包含導電體221、導電體222、及強磁性體223之積層結構之例,記述製造方法。但,第1實施形態之記憶胞MC之製造方法不限於以下記載之例。
圖4至圖8依次表示第1實施形態之記憶胞MC之局部結構之製造步驟之一狀態,且表示與圖3相同之部分。圖4至圖8表示與圖3之結構之更詳細一例相關之製造步驟。
如圖4所示,於下部電極21之上表面上依次沈積導電體221A、導電體222A、及強磁性體223A。導電體221A、導電體222A、及強磁性體223A係後續步驟中分別成形為導電體221、導電體222、及強磁性體223之層。導電體221A、導電體222A、及強磁性體223A包含與強磁性體22中含有之材料相同之1個或複數個材料。
於強磁性體223A上依次沈積絕緣體23A、強磁性體24A、及導電體25A。絕緣體23A、強磁性體24A、及導電體25A係後續步驟中分別成形為絕緣體23、強磁性體24、及上部電極25之層,且分別包含與絕緣體23、強磁性體24、及上部電極25相同之1個或複數個材料。
於導電體25A之上表面上形成硬質遮罩41。硬質遮罩41於形成上部電極25之預定區域之正上方具有殘留之圖案,於其它區域中具有從上表面到達底面之開口41a。硬質遮罩41具有導電性,且例如包含氮化鈦,或由氮化鈦構成。
如圖5所示,使用離子束,蝕刻利用目前為止之步驟所得之結構。實施形態之離子束蝕刻(IBE, Ion beam etching)例如可使用氬(Ar)、氙(Xe)、氪(Kr)、或氖(Ne)離子而進行。圖5之IBE存在稱為第1 IBE之情形。第1 IBE之離子束相對於z軸具有角度。離子束經由硬質遮罩41之開口41a行進,且將導電體25A、強磁性體24A、絕緣體23A、及強磁性體223A局部地去除。藉由第1 IBE而將導電體25A成形為上部電極25。
藉由第1 IBE而將包含強磁性體24A、絕緣體23A、及強磁性體223A之結構於側面上成形為錐形,將強磁性體24A、絕緣體23A、及強磁性體223A分別加工成強磁性體24B、絕緣體23B、及強磁性體223B。
藉由第1 IBE,可將從蝕刻對象之材料去除之材料再次沈積於周圍之要素。如此之材料包括從強磁性體24A、絕緣體23A、及強磁性體223A削除之材料、及圖5所示之結構之相鄰之用於其他記憶胞MC之結構中從硬質遮罩41之圖案削除之材料。藉由再次沈積,形成膜313A。膜313A係後續之步驟中加工成絕緣體312之膜,且包含與絕緣體312中含有之材料相同之1個或複數個材料。膜313A覆蓋硬質遮罩41之側面、上部電極25之側面、及強磁性體24B之側面中之上部。膜313A遍佈例如硬質遮罩41之側面、上部電極25之側面、及強磁性體24B之側面中之強磁性體24B之一部分而連續存在。
如圖6所示,使用離子束蝕刻藉由目前為止之步驟所得之結構。圖6之IBE存在被稱為第2 IBE之情形。第2 IBE之離子束相對於z軸具有角度。第2 IBE之離子束相對於z軸之角度可與第1 IBE之離子束相對於z軸之角度不同。離子束經由硬質遮罩41之開口41a行進,將強磁性體24B、絕緣體23B、強磁性體223B、及導電體222A局部地去除。藉由第2 IBE,而將強磁性體24B、絕緣體23B、強磁性體223B、及導電體222A成形為強磁性體24、絕緣體23、強磁性體223、及導電體222B。第2 IBE亦將膜313A局部地去除,從而膜313A變薄。
藉由第2 IBE,可將從蝕刻對象之材料去除之材料再次沈積於周圍之要素。如此之材料包括從導電體222A削除之材料。藉由再次沈積,形成膜312A。膜312A係於後續之步驟中加工成絕緣體312之膜,且包含與絕緣體312中含有之材料相同之1個或複數個材料。膜312A將強磁性體24之側面中之下部且未被膜313A覆蓋之部分、絕緣體23之側面、及強磁性體223之側面覆蓋。膜312A遍佈例如強磁性體24之側面中之下部、絕緣體23之側面、及強磁性體223之側面而連續存在。
第2 IBE之離子束被膜313A遮蔽。因此,由膜313A覆蓋之部分受到保護而免遭離子束影響。受保護之部分包含強磁性體24之側面中之上部。
如圖7所示,使用離子束蝕刻藉由目前為止之步驟所得之結構。圖7之IBE存在被稱為第3 IBE之情形。第3 IBE之離子束相對於z軸具有角度。第3 IBE之離子束相對於z軸之角度可與第1 IBE離子束相對於z軸之角度及(或)第2 IBE之離子束相對於z軸之角度不同。離子束經由硬質遮罩41之開口41a行進,將導電體221A局部地去除。藉由第3 IBE,而將導電體222B及導電體221A分別成形為導電體222及導電體221。第3 IBE亦將膜312A及膜313A局部地去除,結果將膜312A及膜313A分別形成為導電體313及絕緣體312。
藉由第3 IBE,可將從蝕刻對象之材料去除之材料再次沈積於周圍要素。如此之材料包括從導電體221A削除之材料。藉由再次沈積,形成導電體311。導電體311覆蓋導電體222之側面及導電體221之側面。導電體311遍佈例如導電體222之側面及導電體221之側面而連續存在。
第3 IBE之離子束被導電體313及絕緣體312遮蔽。因此,由導電體313及絕緣體312覆蓋之部分受到保護而免遭離子束影響。受保護之部分包含強磁性體24之側面中之下部、絕緣體23之側面、及強磁性體223之側面。
藉由至圖7為止之步驟,形成強磁性體24、絕緣體23、及強磁性體22之側面被導電體313、絕緣體312、及導電體311覆蓋之結構。
如圖8所示,將絕緣體33A沈積於藉由目前為止之步驟所得之結構上之整面。絕緣體33A係成形為絕緣體33之層,且包含與絕緣體33中含有之材料相同之材料。絕緣體33A覆蓋硬質遮罩41之側面之上部及上表面、以及導電體313、絕緣體312、及導電體311。上部電極25、強磁性體24、絕緣體23、強磁性體223、導電體222、及導電體221之側面由導電體313、絕緣體312、及導電體311覆蓋。因此,可抑制絕緣體33A之沈積中可能產生之損害影響上部電極25、強磁性體24、絕緣體23、強磁性體223、導電體222、及導電體221。如此之損害例如包含電漿氛圍下利用CVD(chemical vapor deposition,化學氣相沈積)沈積絕緣體33A時因電漿造成之損害。
此後,例如去除絕緣體33A中之硬質遮罩41之上表面上方之部分。最終,形成圖3所示之結構。
<1.3.優點(效果)> 根據第1實施形態,如下所述,可提供包含性能較高之記憶胞MC之磁性記憶裝置1。
記憶胞MC之性能可能因以下3個原因下降。第1個原因係意外地形成導電路徑導致磁阻效應呈現不良。如上所述,圖3所示之結構存在因結構中含有之材料等各種原因而導致由IBE形成之情形,且存在IBE之離子束相對於z軸具有角度之情形。於如此之IBE中,從蝕刻對象去除之材料容易再次沈積於製造過程中之結構上。若因再次沈積而於絕緣體23之側面上形成導致出現遍佈強磁性體24與強磁性體22之電流路徑之導電體,則如此之被附加電流路徑之磁阻效應元件VR無法發揮預期之磁阻效應。
根據第1實施形態,於絕緣體23之形成後,於絕緣體23之側面上形成絕緣體312。絕緣體312因遍佈強磁性體24之側面與強磁性體22之側面而將絕緣體23之側面充分地覆蓋。因此,即便因絕緣體23之形成後之IBE而產生再次沈積,亦能夠抑制或防止繞過絕緣體23形成將強磁性體24與強磁性體22連接之電流路徑。
第2個原因係磁阻效應元件VR與上部電極25之界面、及(或)磁阻效應元件VR與下部電極21之界面中之寄生電阻。該等寄生電阻使磁阻效應元件VR中流動之電流低於不存在寄生電阻之情形。電流之下降可能導致磁性記憶裝置1之性能下降。
根據第1實施形態,設置導電體311及導電體313。導電體311作為連接下部電極21與強磁性體22之電流路徑發揮作用,導電體313作為連接強磁性體22與上部電極25之電流路徑發揮作用。因該等電流路徑之存在,下部電極21與強磁性體22之間之電阻、及強磁性體22與上部電極25之間之電阻低於不存在該等電流路徑之情形時之電阻。因此,磁阻效應元件VR中流動之電流較大。
第3個原因係對於磁阻效應元件VR之損害。有時於磁阻效應元件VR之形成後,磁阻效應元件VR曝露於電漿氛圍下。例如,絕緣體33之形成係於電漿氛圍中進行。電漿可能對物體造成損害。若將絕緣體33直接形成於磁阻效應元件VR之側面上,則當磁阻效應元件VR曝露於電漿氛圍下時,磁阻效應元件VR之側面露出。該露出之部分可能因電漿而受損。該損害可能導致磁阻效應元件VR之磁性特性劣化。
根據第1實施形態,於形成絕緣體33之前,磁阻效應元件VR之側面被保護膜31覆蓋。保護膜31於磁阻效應元件VR之形成後,當磁阻效應元件VR曝露於電漿氛圍下時,保護磁阻效應元件VR免受電漿損害。該保護能夠抑制電漿對已形成之磁阻效應元件VR之損害導致磁阻效應元件VR之磁性特性之劣化。
<第2實施形態> 第2實施形態係與第1實施形態不同之處在於記憶胞MC之結構、尤其保護膜31之結構之詳情。以下,主要記載與第1實施形態不同之處。關於第2實施形態之磁性記憶裝置1之其它特徵,適用第1實施形態中之磁性記憶裝置1所具有者。
<2.1.結構(構成)> 圖9表示第2實施形態之記憶胞MC之局部剖面結構,尤其表示磁阻效應元件VR與其周圍之要素之剖面結構。第2實施形態之記憶胞MC存在為了與第1實施形態之記憶胞MC區別而稱為記憶胞MCa之情形。記憶胞MCa與第1實施形態相同地包含導電體311、絕緣體312、及導電體313,並且具有將磁阻效應元件VR之側面覆蓋之保護膜31。第2實施形態之保護膜31、絕緣體312、及導電體313存在為了與第1實施形態之元件區別而分別稱為保護膜31a、絕緣體312a、及導電體313a之情形。
如圖9所示,絕緣體312a係與絕緣體312相同地覆蓋強磁性體22之側面中之上部、絕緣體23之側面、及強磁性體24之側面中之下部。絕緣體312a除了具有覆蓋強磁性體22之側面中之上部、絕緣體23之側面、及強磁性體24之側面中之下部之部分以外,還具有覆蓋導電體311之側面之部分。
導電體313a係與導電體313相同地覆蓋強磁性體24之側面中之上部、及上部電極25之側面。導電體311之側面被絕緣體312a覆蓋,因此,絕緣體33僅覆蓋絕緣體312a之側面及導電體313a之側面,而取代如第1實施形態所示覆蓋導電體311、絕緣體312a、及導電體313a之側面。
<2.2.製造方法> 圖10至圖17依次表示第2實施形態之記憶胞MC之局部結構之製造步驟之一狀態,且表示與圖9相同之部分。
如圖10所示,形成磁阻效應元件VR、及導電體25A。導電體25A係後續之步驟中成形為上部電極25之層,且厚於上部電極25。圖10之結構可利用任意方法形成。圖10之結構例如可藉由依次沈積成形為磁阻效應元件VR之材料、及成形為導電體25A之材料,且利用使用未圖示之遮罩之IBE蝕刻該等材料而形成。
如圖11所示,將導電體311A沈積於藉由目前為止之步驟所得之結構上之整面。導電體311A係後續之步驟中成形為導電體311之層,且包含與導電體311中含有之材料相同之材料。導電體311A覆蓋下部電極21之上表面中露出之部分、磁阻效應元件VR之側面、及上部電極25之上表面及側面。
如圖12所示,將導電體311A回蝕,成形為導電體311。即,藉由回蝕,將導電體311A除了覆蓋強磁性體22之側面中之下部之部分以外去除。回蝕例如可藉由IBE進行。導電體25A之上表面因回蝕而下降。
如圖13所示,將絕緣體312aA沈積於藉由目前為止之步驟所得之結構上之整面。絕緣體312aA係後續之步驟中成形為絕緣體312a之層,且包含與絕緣體312a中含有之材料相同之材料。絕緣體312aA覆蓋下部電極21之上表面中露出之部分、磁阻效應元件VR之側面中露出之部分、以及導電體25A之上表面及側面。
如圖14所示,將絕緣體312aA回蝕,成形為絕緣體312a。即,藉由回蝕,將絕緣體312aA除了覆蓋導電體311之側面上、及強磁性體22之側面中之上部、絕緣體23之側面、以及強磁性體24之側面中之下部之部分以外去除。回蝕例如可藉由IBE進行。導電體25A之上表面因回蝕而下降。
如圖15所示,將導電體313aA沈積於藉由目前為止之步驟所得之結構上之整面。導電體313aA係後續之步驟中成形為導電體313a之導電體,且包含與導電體313a中含有之材料相同之材料。導電體313aA覆蓋下部電極21之上表面中露出之部分、絕緣體312a之側面、磁阻效應元件VR之側面中露出之部分、以及導電體25A之上表面及側面。
如圖16所示,將導電體313aA回蝕,成形為導電體313a。即,藉由回蝕,將除了覆蓋強磁性體24之側面中之上部及導電體25A之側面之部分以外去除。導電體313aA若未與下部電極21相接,則亦可殘留於絕緣體312a之側面上。回蝕例如可藉由IBE進行。導電體25A之上表面因回蝕而下降,從而將導電體25A成形為上部電極25。藉由至圖16為止之步驟,形成強磁性體24、絕緣體23、及強磁性體22之側面被導電體313a、絕緣體312a、及導電體311覆蓋之結構。
如圖17所示,與圖8相同,將絕緣體33A沈積於藉由目前為止之步驟所得之結構上之整面。此後,例如去除絕緣體33A中之硬質遮罩41之上表面上之部分。最終,形成圖9所示之結構。
<2.3.優點(效果)> 根據第2實施形態,與第1實施形態同樣地,於磁阻效應元件VR之側面上及上部電極25之側面上,形成導電體311、絕緣體312a及313a。因此,可獲得與第1實施形態相同之優點。
<2.變化例> 目前為止之記載係關於強磁性體22位於絕緣體23之下方,並且強磁性體24位於絕緣體23之上方之例。實施形態不限於該例。強磁性體22亦可位於絕緣體23之上方,且強磁性體24亦可位於絕緣體23之下方。
對本發明之若干實施形態進行了說明,但該等實施形態係作為示例而提出,並未意圖限定發明範圍。該等實施形態可以其它各種形態實施,且可於不脫離發明主旨之範圍內進行各種省略、置換、變更。該等實施形態或其變化包含於發明之範圍或主旨中,同樣亦包含於專利申請之範圍中記載之發明及其均等之範圍內。 [相關申請]  本申請享有以日本專利申請2019-164886號(申請日:2019年9月10日)為基礎申請之優先權。本申請藉由參照該基礎申請而包含基礎申請之所有內容。
1:磁性記憶裝置 2:記憶體控制器 11:記憶胞陣列 12:輸入輸出電路 13:控制電路 14:列選擇電路 15:行選擇電路 16:寫入電路 17:讀出電路 21:下部電極 22:強磁性體 23,23A,23B:絕緣體 25:上部電極 31,31a:保護膜 41:硬質遮罩 41a:開口 221,221A,222,222A,222B,25A:導電體 223,223A,223B,24,24A,24B:強磁性體 311,311A,313,313a,313aA:導電體 312,312a,312aA,33,33A:絕緣體 312A,313A:膜 ADD:位址信號 BL,/BL:位元線 CMD:指令 CNT:控制信號 DAT:資料(寫入資料) IWAP :寫入電流 MC,MCa:記憶胞 ST:選擇電晶體 VR:磁阻效應元件 WL:字元線
圖1表示第1實施形態之磁性記憶裝置之功能區塊。 圖2係第1實施形態之1個記憶胞之電路圖。  圖3表示第1實施形態之記憶胞之局部剖面結構。  圖4表示第1實施形態之記憶胞之局部結構之製造步驟之一狀態。  圖5表示圖4之後續狀態。  圖6表示圖5之後續狀態。  圖7表示圖6之後續狀態。  圖8表示圖7之後續狀態。  圖9表示第2實施形態之記憶胞之局部剖面結構。  圖10表示第2實施形態之記憶胞之局部結構之製造步驟之一個狀態。  圖11表示圖10之後續狀態。  圖12表示圖11之後續狀態。  圖13表示圖12之後續狀態。  圖14表示圖13之後續狀態。  圖15表示圖14之後續狀態。  圖16表示圖15之後續狀態。  圖17表示圖16之後續狀態。
21:下部電極
22:強磁性體
23:絕緣體
24:強磁性體
25:上部電極
31:保護膜
33:絕緣體
311:導電體
312:絕緣體
313:導電體
MC:記憶胞
VR:磁阻效應元件

Claims (16)

  1. 一種磁性記憶裝置,其具備:第1導電體,其具有第1面;上述第1導電體之上述第1面上之第1結構,其包含第1強磁性體;上述第1結構上之第1絕緣體;上述第1絕緣體上之第2結構,其包含第2強磁性體;第2導電體,其係與上述第1導電體之上述第1面及上述第1結構之側面相接;第2絕緣體,其係位於上述第2導電體上,覆蓋上述第1絕緣體之側面,且與上述第1結構之側面及上述第2結構之側面相接;及第3導電體,其係位於上述第2絕緣體上,且與上述第2結構之上述側面相接。
  2. 如請求項1之磁性記憶裝置,其中上述磁性記憶裝置更具備上述第2結構上之第4導電體,上述第3導電體進而與上述第4導電體之側面相接。
  3. 如請求項1或2之磁性記憶裝置,其中上述第2導電體、上述第2絕緣體、及上述第3導電體之組進而覆蓋上述第1結構之上述側面及上述第2結構之上述側面之組。
  4. 如請求項1或2之磁性記憶裝置,其更具備將上述第2導電體之側面、 上述第2絕緣體之側面、及上述第3導電體之側面覆蓋之第3絕緣體。
  5. 如請求項1之磁性記憶裝置,其中上述第2導電體包含於被氧化之狀態下具有導電性之元素。
  6. 如請求項1之磁性記憶裝置,其中上述第2導電體包含Fe、Co、Ni、Cu、Ru、Rh、Pd、Ta、W、Ir、及Pt中之1種以上。
  7. 如請求項1之磁性記憶裝置,其中上述第2絕緣體具備與上述第1絕緣體之材料不同之材料。
  8. 如請求項1之磁性記憶裝置,其中上述第2絕緣體包含被氧化後具有絕緣性之導電性元素。
  9. 如請求項1之磁性記憶裝置,其中上述第2絕緣體包含Mg、Si、Al、Sc、Y、Hf、及Nd中之1種以上。
  10. 一種磁性記憶裝置之製造方法,其包含:朝向自基板遠離之方向,依第1導電體、第2導電體、第1強磁性體、第1絕緣體、及第2強磁性體之順序,形成上述第1導電體、上述第2導電體、上述第1強磁性體、上述第1絕緣體、及上述第2強磁性體;對上述第1強磁性體、上述第1絕緣體、及上述第2強磁性體照射第1 離子束,於上述第1離子束照射之期間,第3導電體沉積於上述第2強磁性體之側面上;對上述第2導電體照射第2離子束,於上述第2離子束照射之期間,第2絕緣體沉積於上述第1絕緣體之側面上;及對上述第1導電體照射第3離子束,於上述第3離子束照射之期間,第4導電體沉積於上述第2導電體之側面上。
  11. 如請求項10之磁性記憶裝置之製造方法,其中進而包含:於上述第3導電體、上述第2絕緣體、及上述第4導電體上形成第3絕緣體。
  12. 如請求項10之磁性記憶裝置之製造方法,其中上述第4導電體包含:於被氧化後之狀態下具有導電性之元素。
  13. 如請求項10之磁性記憶裝置之製造方法,其中上述第4導電體包含:Fe、Co、Ni、Cu、Ru、Rh、Pd、Ta、W、Ir、及Pt中之1者以上。
  14. 如請求項10之磁性記憶裝置之製造方法,其中上述第2絕緣體具備:與上述第1絕緣體之材料不同之材料。
  15. 如請求項10之磁性記憶裝置之製造方法,其中上述第2絕緣體包含:被氧化時具有絕緣性之導電性元素。
  16. 如請求項10之磁性記憶裝置之製造方法,其中上述第2絕緣體包含:Mg、Si、Al、Sc、Y、Hf、及Nd中之1種以上。
TW109106678A 2019-09-10 2020-03-02 磁性記憶裝置 TWI758691B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019164886A JP2021044359A (ja) 2019-09-10 2019-09-10 磁気記憶装置
JP2019-164886 2019-09-10

Publications (2)

Publication Number Publication Date
TW202111973A TW202111973A (zh) 2021-03-16
TWI758691B true TWI758691B (zh) 2022-03-21

Family

ID=74851394

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109106678A TWI758691B (zh) 2019-09-10 2020-03-02 磁性記憶裝置

Country Status (4)

Country Link
US (2) US11296146B2 (zh)
JP (1) JP2021044359A (zh)
CN (1) CN112563410B (zh)
TW (1) TWI758691B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020150217A (ja) 2019-03-15 2020-09-17 キオクシア株式会社 磁気記憶装置および磁気記憶装置の製造方法
US11145676B1 (en) * 2020-05-22 2021-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and multi-level memory cell having ferroelectric storage element and magneto-resistive storage element

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200308108A (en) * 2002-03-29 2003-12-16 Toshiba Corp Production method of magnetic memory device
TW201025619A (en) * 2008-09-29 2010-07-01 Sandisk 3D Llc MIIM diodes
TW201230142A (en) * 2010-11-29 2012-07-16 Samsung Electronics Co Ltd Method for forming magnetic tunnel junction structure and method for forming magnetic random access memory using the same
TW201338224A (zh) * 2011-12-07 2013-09-16 Samsung Electronics Co Ltd 磁性裝置及其製造方法
TW201711181A (zh) * 2015-07-14 2017-03-16 應用材料股份有限公司 用於形成供磁阻隨機存取記憶體應用之具期望結晶性之結構之方法
US20180114897A1 (en) * 2016-03-14 2018-04-26 Toshiba Memory Corporation Magnetic memory device
US20190088862A1 (en) * 2017-09-21 2019-03-21 Toshiba Memory Corporation Magnetic memory device
US20190147930A1 (en) * 2017-08-28 2019-05-16 Qualcomm Incorporated VARYING ENERGY BARRIERS OF MAGNETIC TUNNEL JUNCTIONS (MTJs) IN DIFFERENT MAGNETO-RESISTIVE RANDOM ACCESS MEMORY (MRAM) ARRAYS IN A SEMICONDUCTOR DIE TO FACILITATE USE OF MRAM FOR DIFFERENT MEMORY APPLICATIONS
TW201926671A (zh) * 2017-11-22 2019-07-01 台灣積體電路製造股份有限公司 磁阻式隨機存取記憶體裝置
TW201933601A (zh) * 2017-11-22 2019-08-16 台灣積體電路製造股份有限公司 磁性隨機存取記憶體及其製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6985384B2 (en) * 2002-10-01 2006-01-10 International Business Machines Corporation Spacer integration scheme in MRAM technology
JP2004128229A (ja) * 2002-10-02 2004-04-22 Nec Corp 磁性メモリ及びその製造方法
JP4142993B2 (ja) * 2003-07-23 2008-09-03 株式会社東芝 磁気メモリ装置の製造方法
JP2005243764A (ja) * 2004-02-25 2005-09-08 Sony Corp 磁気記憶装置の製造方法
JP2006261592A (ja) * 2005-03-18 2006-09-28 Fujitsu Ltd 磁気抵抗効果素子及びその製造方法
JP5601181B2 (ja) * 2010-12-02 2014-10-08 富士通セミコンダクター株式会社 磁気抵抗効果素子及びその製造方法
JP2013065755A (ja) * 2011-09-20 2013-04-11 Toshiba Corp 半導体記憶装置およびその製造方法
JP2013065756A (ja) * 2011-09-20 2013-04-11 Toshiba Corp 半導体記憶装置およびその製造方法
JP5774568B2 (ja) * 2012-09-21 2015-09-09 株式会社東芝 半導体装置の製造方法
JP5865858B2 (ja) 2013-03-22 2016-02-17 株式会社東芝 磁気抵抗効果素子及び磁気抵抗効果素子の製造方法
US9093632B2 (en) 2013-09-09 2015-07-28 Shuichi TSUBATA Nonvolatile semiconductor memory device and method of manufacturing the same
US9105572B2 (en) * 2013-09-09 2015-08-11 Hiroyuki Kanaya Magnetic memory and manufacturing method thereof
US9385304B2 (en) * 2013-09-10 2016-07-05 Kabushiki Kaisha Toshiba Magnetic memory and method of manufacturing the same
WO2015147855A1 (en) * 2014-03-28 2015-10-01 Intel Corporation Techniques for forming spin-transfer torque memory having a dot-contacted free magnetic layer
JP6345037B2 (ja) * 2014-08-26 2018-06-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20160072055A1 (en) 2014-09-08 2016-03-10 Satoshi Seto Manufacturing method of semiconductor memory device
JP2016174103A (ja) * 2015-03-17 2016-09-29 株式会社東芝 磁気記憶素子及び磁気メモリ
JP2016181598A (ja) * 2015-03-24 2016-10-13 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9847473B2 (en) * 2015-04-16 2017-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. MRAM structure for process damage minimization
JP2017183602A (ja) * 2016-03-31 2017-10-05 ソニー株式会社 不揮発性メモリ素子および不揮発性メモリ素子の製造方法
JP6679455B2 (ja) * 2016-09-20 2020-04-15 キオクシア株式会社 磁気抵抗素子及び磁気メモリ
JP2018078257A (ja) 2016-11-11 2018-05-17 東芝メモリ株式会社 磁気抵抗効果素子、磁気抵抗効果素子製造方法および磁気メモリ
JP2018148158A (ja) * 2017-03-09 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 強磁性トンネル接合素子及びその製造方法
CN108933192A (zh) * 2017-05-23 2018-12-04 上海凯世通半导体股份有限公司 磁存储器件的制作方法
WO2019040504A2 (en) * 2017-08-23 2019-02-28 Everspin Technologies, Inc. METHODS OF MANUFACTURING AN INTEGRATED CIRCUIT USING ENCAPSULATION DURING AN ENGRAVING PROCESS
JP6434103B1 (ja) * 2017-09-20 2018-12-05 株式会社東芝 磁気メモリ
US10644231B2 (en) * 2017-11-30 2020-05-05 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and fabrication method thereof

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200308108A (en) * 2002-03-29 2003-12-16 Toshiba Corp Production method of magnetic memory device
TW201025619A (en) * 2008-09-29 2010-07-01 Sandisk 3D Llc MIIM diodes
TW201230142A (en) * 2010-11-29 2012-07-16 Samsung Electronics Co Ltd Method for forming magnetic tunnel junction structure and method for forming magnetic random access memory using the same
TW201338224A (zh) * 2011-12-07 2013-09-16 Samsung Electronics Co Ltd 磁性裝置及其製造方法
TW201711181A (zh) * 2015-07-14 2017-03-16 應用材料股份有限公司 用於形成供磁阻隨機存取記憶體應用之具期望結晶性之結構之方法
US20180114897A1 (en) * 2016-03-14 2018-04-26 Toshiba Memory Corporation Magnetic memory device
US20190147930A1 (en) * 2017-08-28 2019-05-16 Qualcomm Incorporated VARYING ENERGY BARRIERS OF MAGNETIC TUNNEL JUNCTIONS (MTJs) IN DIFFERENT MAGNETO-RESISTIVE RANDOM ACCESS MEMORY (MRAM) ARRAYS IN A SEMICONDUCTOR DIE TO FACILITATE USE OF MRAM FOR DIFFERENT MEMORY APPLICATIONS
US20190088862A1 (en) * 2017-09-21 2019-03-21 Toshiba Memory Corporation Magnetic memory device
TW201926671A (zh) * 2017-11-22 2019-07-01 台灣積體電路製造股份有限公司 磁阻式隨機存取記憶體裝置
TW201933601A (zh) * 2017-11-22 2019-08-16 台灣積體電路製造股份有限公司 磁性隨機存取記憶體及其製造方法

Also Published As

Publication number Publication date
CN112563410B (zh) 2023-10-03
US20210074762A1 (en) 2021-03-11
US11296146B2 (en) 2022-04-05
CN112563410A (zh) 2021-03-26
US11818898B2 (en) 2023-11-14
TW202111973A (zh) 2021-03-16
JP2021044359A (ja) 2021-03-18
US20220181386A1 (en) 2022-06-09

Similar Documents

Publication Publication Date Title
US9190607B2 (en) Magnetoresistive element and method of manufacturing the same
EP1547148B1 (en) Spacer integration scheme in mram technology
KR102458921B1 (ko) 메모리 소자 제조 방법
JP2012160671A (ja) 磁気ランダムアクセスメモリ及びその製造方法
KR102613512B1 (ko) 반도체 장치 및 이를 포함하는 전자 시스템
US11818898B2 (en) Magnetoresistive memory device and method of manufacturing magnetoresistive memory device
TW201535811A (zh) 磁性記憶體及製造磁性記憶體之方法
US10340311B2 (en) Magnetoresistive effect element with magnetic layers and magnetic memory
TW201939777A (zh) 磁性記憶裝置及其製造方法
JP2021145075A (ja) 磁気記憶装置
JP2005109477A (ja) 均一な厚さのトンネル膜を有するmtj層を含む磁気抵抗メモリ及びその製造方法
CN111697129B (zh) 磁存储装置以及磁存储装置的制造方法
JP2013065755A (ja) 半導体記憶装置およびその製造方法
JP5720681B2 (ja) 薄膜磁気デバイス及びその製造方法
TWI815128B (zh) 磁性記憶裝置及磁性記憶裝置之製造方法
JP2013065756A (ja) 半導体記憶装置およびその製造方法
TWI778510B (zh) 磁性記憶裝置及磁性記憶裝置之製造方法
TWI741340B (zh) 記憶裝置及記憶裝置之製造方法
US20240349615A1 (en) Magnetic memory device and method for fabricating the same
TWI817639B (zh) 磁性記憶裝置及磁性記憶裝置之製造方法
JP2024037540A (ja) 記憶装置及び記憶装置の製造方法
TW202236622A (zh) 磁性記憶裝置及磁性記憶裝置之製造方法
CN118019436A (zh) 磁性存储器器件保护膜及其制造方法
TW202429997A (zh) 磁性記憶裝置及磁性記憶裝置之製造方法