JP2006261592A - 磁気抵抗効果素子及びその製造方法 - Google Patents
磁気抵抗効果素子及びその製造方法 Download PDFInfo
- Publication number
- JP2006261592A JP2006261592A JP2005080311A JP2005080311A JP2006261592A JP 2006261592 A JP2006261592 A JP 2006261592A JP 2005080311 A JP2005080311 A JP 2005080311A JP 2005080311 A JP2005080311 A JP 2005080311A JP 2006261592 A JP2006261592 A JP 2006261592A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating film
- effect element
- film
- cap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Measuring Magnetic Variables (AREA)
- Thin Magnetic Films (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】高集積化が可能であるとともに、固定磁化層からの漏洩磁界のばらつきによる誤書き込みや誤読み出しを抑制しうる磁気抵抗効果素子及びその製造方法を提供する。
【解決手段】第1の強磁性層50と、第1の強磁性層50上に形成された非磁性層52と、非磁性層52上に形成された第2の強磁性層54と、第2の強磁性層54の側壁部分に形成された側壁絶縁膜64とを有し、第1の強磁性層50の端部は、側壁絶縁膜64の端部に整合している。
【選択図】図2
【解決手段】第1の強磁性層50と、第1の強磁性層50上に形成された非磁性層52と、非磁性層52上に形成された第2の強磁性層54と、第2の強磁性層54の側壁部分に形成された側壁絶縁膜64とを有し、第1の強磁性層50の端部は、側壁絶縁膜64の端部に整合している。
【選択図】図2
Description
本発明は、磁気抵抗効果素子に係り、特に、磁性層の磁化方向に基づき抵抗値が変化する磁気抵抗効果素子及びその製造方法に関する。
近年、書き換え可能な不揮発性メモリとして、磁気抵抗効果素子をマトリクス状に配列した磁気ランダムアクセスメモリ(以下、MRAM:Magnetic Random Access Memoryという)が注目されている。MRAMは、2つの磁性層における磁化方向の組み合わせを利用して情報を記憶し、これら磁性層間の磁化方向が平行である場合と反平行である場合とにおける抵抗変化(すなわち電流或いは電圧の変化)を検知することによって記憶情報の読み出しを行うものである。
MRAMを構成する磁気抵抗効果素子の1つとして、磁気トンネル接合(以下、MTJ:Magnetic Tunnel Junctionという)素子が知られている。MTJ素子は、2つの強磁性層がトンネル絶縁膜を介して積層されたものであり、2つの強磁性層の磁化方向の関係に基づいてトンネル絶縁膜を介して磁性層間を流れるトンネル電流が変化する現象を利用したものである。すなわち、MTJ素子は、2つの強磁性層の磁化方向が平行のときに低い素子抵抗を有し、反平行のときには高い素子抵抗を有する。この2つの状態をデータ“0”及びデータ“1”に関連づけることにより、記憶素子として用いることができる。
従来の磁気抵抗効果素子の構造について図10を用いて説明する。
図10(a)に示すように、下部電極層100上には、反磁性材料よりなる反強磁性層102が形成されている。反強磁性層102上には、強磁性材料よりなる固定磁化層104が形成されている。固定磁化層104上には、トンネル絶縁膜106が形成されている。トンネル絶縁膜106上には、強磁性材料よりなる自由磁化層108が形成されている。自由磁化層108上には、非磁性層よりなるキャップ層110が形成されている。キャップ層110、自由磁化層108、トンネル絶縁膜106、固定磁化層104及び反強磁性層102は同一のパターンに加工され、MTJ素子112が形成されている。
図10(b)に示す磁気抵抗効果素子の積層構造は、図10(a)に示す磁気抵抗効果素子と同じである。図10(a)に示す磁気抵抗効果素子と異なる点は、固定磁化層104と自由磁化層108とが別々のパターンに加工されていることである。
松浦正道,「MRAMデバイス量産用スパッタ及びエッチング装置」,FEDレビュー、Vol.1,No.26,2002年3月14日,p.1−6 Kiyokazu Nagahara et al., "Magnetic tunnel junction (MTJ) patterning for magnetic random access memory (MRAM) process application", Jpn. J. Appl. Phys. Vol. 42 (2003), pp. L499-L501
松浦正道,「MRAMデバイス量産用スパッタ及びエッチング装置」,FEDレビュー、Vol.1,No.26,2002年3月14日,p.1−6 Kiyokazu Nagahara et al., "Magnetic tunnel junction (MTJ) patterning for magnetic random access memory (MRAM) process application", Jpn. J. Appl. Phys. Vol. 42 (2003), pp. L499-L501
図10(a)に示す従来の磁気抵抗効果素子は、素子面積を小さくできるため高集積化が可能である。しかしながら、固定磁化層104と自由磁化層108とのエッジが互いに近接しているため、固定磁化層104からの漏洩磁界により磁気バイアスがかかった状態となり、抵抗変化する磁界(Hfc)がシフトして誤書き込みや誤読み出しが発生することがあった。この漏洩磁界は、加工時のエッジ形状によって変化する。特に、微細化を行った場合、漏洩磁界の発生が自由磁化層108へ与える影響度が相対的に大きくなる。また、固定磁化層104を加工する際に発生する再付着物が固定磁化層104と自由磁化層108との間の電気的ショートを引き起こすこともあった。
一方、図10(b)に示す従来の磁気抵抗効果素子では固定磁化層104のエッジが自由磁化層108のエッジから離間しているため、固定磁化層104からの漏洩磁界の影響や再付着物の影響を低減することができる。しかしながら、固定磁化層104の面積が大きくなるため、高集積化には不向きであった。また、固定磁化層104を小さくしようとした場合、固定磁化層104に対する自由磁化層108の位置合わせずれにより固定磁化層104からの漏洩磁界の影響が変化してしまい、誤書き込みや誤読み出しが発生することがあった。
本発明の目的は、高集積化が可能であるとともに、固定磁化層からの漏洩磁界のばらつきによる誤書き込みや誤読み出しを抑制しうる磁気抵抗効果素子及びその製造方法を提供することにある。また、本発明の他の目的は、このような磁気抵抗効果素子を用いて磁気メモリ装置を構成することにより、信頼性の高い磁気メモリ装置を提供することにある。
本発明の一観点によれば、第1の強磁性層と、前記第1の強磁性層上に形成された非磁性層と、前記非磁性層上に形成された第2の強磁性層と、前記第2の強磁性層の側壁部分に形成された側壁絶縁膜とを有し、前記第1の強磁性層の端部は、前記側壁絶縁膜の端部に整合していることを特徴とする磁気抵抗効果素子が提供される。
また、本発明の他の観点によれば、第1の強磁性層を形成する工程と、前記第1の強磁性層上に、非磁性層を形成する工程と、前記非磁性層上に、第2の強磁性層を形成する工程と、前記第2の強磁性層上に、非磁性材料よりなるキャップ層を形成する工程と、前記キャップ層及び前記第2の磁性層を所定の形状にパターニングする工程と、パターニングした前記キャップ層及び前記第2の磁性層の側壁部分に、側壁絶縁膜を形成する工程と、前記キャップ層及び前記側壁絶縁膜をマスクとして、前記非磁性層及び前記第1の強磁性層をパターニングする工程とを有することを特徴とする磁気抵抗効果素子の製造方法が提供される。
本発明によれば、第1の強磁性層と非磁性層と第2の強磁性層とが積層されてなる磁気抵抗効果素子を形成する際に、第2の強磁性層の側壁に形成された側壁絶縁膜をマスクとして非磁性層及び第1の強磁性層をパターニングするので、第1の強磁性層と第2の強磁性層との間の位置ずれを防止することができる。これにより、第1の強磁性層からの漏洩磁界のばらつきによる誤書き込みや誤読み出しを抑制することができる。また、漏洩磁界のばらつきを抑制できるため、第1の強磁性層の端部と第2の強磁性層の端部との間の水平方向の距離を近づけることができ、高集積化を図ることができる。また、このような磁気抵抗効果素子を用いて磁気メモリ装置を構成することにより、製造歩留まりが高く信頼性の高い磁気メモリ装置を提供することができる。
本発明の一実施形態による磁気メモリ装置及びその製造方法について図1乃至図9を用いて説明する。
図1は本実施形態による磁気メモリ装置の構造を示す平面図、図2は本実施形態による磁気メモリ装置の構造を示す概略断面図、図3乃至図9は本実施形態による磁気メモリ装置の製造方法を示す工程断面図である。
はじめに、本実施形態による磁気メモリ装置の構造について図1及び図2を用いて説明する。なお、図2は図1のA−A′線断面図である。
シリコン基板10には、その表面に複数の活性領域を画定する素子分離膜12が形成されている。複数の活性領域はそれぞれがX方向に長い矩形形状を有しており、互いに千鳥格子状に配置されている。
素子分離膜12が形成されたシリコン基板10上には、Y方向に延在する複数のワード線WLが形成されている。ワード線WLは、各活性領域に、それぞれ2本づつが延在している。ワード線WLの両側の活性領域には、ソース/ドレイン領域16,18がそれぞれ形成されている。これにより、各活性領域には、ワード線WLにより構成されるゲート電極14とソース/ドレイン領域16,18とを有する選択トランジスタが、それぞれ2つづつ形成されている。一の活性領域に形成された2つの選択トランジスタは、ソース/ドレイン領域16を共用している。
選択トランジスタが形成されたシリコン基板10上には、層間絶縁膜20が形成されている。層間絶縁膜20には、ソース/ドレイン領域16に接続されたコンタクトプラグ24が埋め込まれている。層間絶縁膜20上には、コンタクトプラグ24を介してソース/ドレイン領域16に電気的に接続されたグラウンド線26が形成されている。
グラウンド線26が形成された層間絶縁膜20上には、層間絶縁膜28が形成されている。層間絶縁膜28には、書き込みワード線38が埋め込まれている。書き込みワード線38は、ゲート電極14上に形成されている。
書き込みワード線38が埋め込まれた層間絶縁膜28上には、層間絶縁膜40が形成されている。層間絶縁膜40,28,20には、ソース/ドレイン領域18に接続されたコンタクトプラグ44が埋め込まれている。コンタクトプラグ44が埋め込まれた層間絶縁膜40上には、コンタクトプラグ44を介してソース/ドレイン領域18に電気的に接続された下部電極層46が形成されている。
下部電極層46上には、反強磁性層48、固定磁化層50(第1の強磁性層)、トンネル絶縁膜52(非磁性層)、自由磁化層54(第2の強磁性層)及びキャップ層56が積層されてなるMTJ素子66が形成されている。キャップ層56及び自由磁化層54の側壁部分には側壁絶縁膜64が形成されており、トンネル絶縁膜52、固定磁化層50及び反強磁性層48は、側壁絶縁膜64に整合するようにパターニングされている。
下部電極層46及びMTJ素子66が形成された層間絶縁膜40上には、絶縁膜68,72,74,76,78が形成されている。絶縁膜68,72,74,76にはビアホール80が形成され、絶縁膜78には配線溝82が形成されている。配線溝82には、X方向に延在して形成され、ビアホール80を介してMTJ素子66に接続されたビット線84が埋め込まれている。
こうして、1つの選択トランジスタと1つのMTJ素子とからなる1T−1MTJ型のメモリセルを有する磁気メモリ装置が構成されている。
ここで、本実施形態による磁気メモリ装置のMTJ素子66は、図2に示すように、自由磁化層54の側壁部分に側壁絶縁膜64を有している。そして、固定磁化層50は、自由磁化層54及び側壁絶縁膜64に整合して形成されている。
したがって、自由磁化層54の端部と固定磁化層50の端部との間の水平方向の距離は、側壁絶縁膜64の膜厚によって適宜制御することができる。これにより、製造ばらつきを大幅に低減することができる。
また、固定磁化層50を自由磁化層54に対して自己整合で形成するため、固定磁化層50と自由磁化層54との間の位置合わせずれに伴う漏洩磁界のばらつきによる誤書き込みや誤読み出しを防止することができる。
また、固定磁化層50のパターニングの際には自由磁化層54の側壁は側壁絶縁膜64によって覆われているため、パターニングの際に発生する側壁付着物によって自由磁化層54と固定磁化層50との間の電気的ショートを防止することができる。これにより、製造歩留まりを向上することができる。
次に、本実施形態による磁気メモリ装置の製造方法について図3乃至図9を用いて説明する。
まず、シリコン基板10に、例えばSTI(Shallow Trench Isolation)法により、素子分離膜12を形成する。
次いで、素子分離膜12により画定された活性領域に、通常のMOSトランジスタの形成方法と同様にして、ゲート電極14及びソース/ドレイン領域16,18を有する選択トランジスタを形成する(図3(a))。
次いで、選択トランジスタが形成されたシリコン基板10上に、例えばCVD法によりシリコン酸化膜を堆積後、CMP法によりこの表面を平坦化し、シリコン酸化膜よりなる層間絶縁膜20を形成する。
次いで、フォトリソグラフィ及びドライエッチングにより、層間絶縁膜20に、ソース/ドレイン領域16に達するコンタクトホール22を形成する。
次いで、例えばCVD法により、バリアメタルとしての窒化チタン膜及びタングステン膜を堆積後、これら導電膜をエッチバック或いはポリッシュバックし、コンタクトホール22に埋め込まれソース/ドレイン領域16に電気的に接続されたコンタクトプラグ24を形成する(図3(b))。
次いで、コンタクトプラグ24が埋め込まれた層間絶縁膜20上に導電膜を堆積してパターニングし、コンタクトプラグ24を介してソース/ドレイン領域16に電気的に接続されたグラウンド線26を形成する。
次いで、グラウンド線26が形成された層間絶縁膜20上に、例えばCVD法によりシリコン酸化膜を堆積後、CMP法によりこの表面を平坦化し、シリコン酸化膜よりなる層間絶縁膜28を形成する。
次いで、フォトリソグラフィ及びエッチングにより、層間絶縁膜28に、書き込みワード線を埋め込むための配線溝30を形成する(図3(c))。配線溝30は、例えば200〜300nm程度の深さとする。
次いで、例えばスパッタ法によりTa膜32及びNiFe膜34を、例えば電解めっき法によりCu膜36を、それぞれ堆積後、これら導電膜をCMP法により平坦化し、配線溝30内に埋め込まれた書き込みワード線38を形成する(図4(a))。なお、書き込みワード線38には、図示するようなヨーク構造のほか、シリコンプロセスに用いられる通常の配線構造を適用してもよい。
次いで、書き込みワード線38が埋め込まれた層間絶縁膜28上に、例えばCVD法により、例えば膜厚10〜20nmのシリコン窒化膜及び例えば膜厚20〜500nmのシリコン酸化膜を堆積後、CMP法によりシリコン酸化膜の表面を平坦化し、シリコン窒化膜とシリコン酸化膜との積層膜よりなる層間絶縁膜40を形成する。層間絶縁膜40の膜厚は、書き込みワード線38に所定の書き込み電流を流したときにMTJ素子に所望の反転磁界(20〜200Oe程度)が印加できる膜厚に設定する。
次いで、フォトリソグラフィ及びドライエッチングにより、層間絶縁膜40,28,20に、ソース/ドレイン領域18に達するコンタクトホール42を形成する。
次いで、例えばCVD法により、バリアメタルとしての窒化チタン膜及びタングステン膜を堆積後、これら導電膜をエッチバック或いはポリッシュバックし、コンタクトホール42に埋め込まれソース/ドレイン領域18に電気的に接続されたコンタクトプラグ44を形成する(図4(b))。
次いで、例えばスパッタ法により、例えば膜厚20〜100nmのTa膜を堆積し、Ta膜よりなる下部電極層46を形成する。
次いで、下部電極層46上に、例えばスパッタ法により、膜厚0〜5nmのNiCr,NiFe等の軟磁性材料、例えば膜厚2nmのNiFe膜と、膜厚8〜30nmのPtMn,IrMn,PdPtMn等の反強磁性材料、例えば膜厚15nmのPtMn膜とを堆積し、下地膜としてのNiFe膜とPtMn膜との積層膜よりなる反強磁性層48を形成する。
次いで、反強磁性層48上に、例えばスパッタ法により、膜厚1〜10nmのCo,CoFe等の強磁性材料、例えば膜厚3nmのCoFe膜と、膜厚0.1〜3nmのRu,Rh等の非磁性材料、例えば膜厚0.8nmのRu膜と、膜厚1〜10nmのCo,CoFe等の強磁性材料、例えば膜厚3nmのCoFe膜とを堆積し、積層フェリ構造の固定磁化層50を形成する。
次いで、固定磁化層50上に、例えばスパッタ法により、膜厚0.1〜10nmのAlO,TiO,MgO,TaO等の絶縁材料、例えば膜厚0.85nmのアルミナ(Al2O3)膜を堆積し、アルミナ膜よりなるトンネル絶縁膜52を形成する。
次いで、トンネル絶縁膜52上に、例えばスパッタ法により、膜厚0.5〜5nmのCoFe,CoFeB等よりなる軟磁性材料、例えば膜厚2nmのCoFe膜と、膜厚1〜10nmのNiFe,Ta/NiFe,Ti/NiFe等の軟磁性材料、例えば膜厚4nmのNiFe膜とを堆積し、CoFe膜とNiFe膜との積層膜よりなる自由磁化層54を形成する。
次いで、自由磁化層54上に、例えばスパッタ法により、膜厚が1〜20nm、例えば10nmのRu膜と、膜厚が10〜200nm、例えば30nmのTa膜とを堆積し、Ru膜とTa膜との積層膜よりなるキャップ層56を形成する。
次いで、キャップ層56上に、例えばCVD法により、SiN,Al2O3,SiON,SiC等の絶縁材料、例えば膜厚0〜100nmのSiN膜を堆積し、SiN膜よりなるキャップ絶縁膜58を形成する(図5(a))。なお、キャップ絶縁膜58は、後のバリア絶縁膜52、固定磁化層50及び反強磁性層48をパターニングする工程でハードマスクとして用いる膜であり、このパターニング工程におけるハードマスクがキャップ層56のみで十分である場合には、必ずしも形成する必要はない。
次いで、キャップ絶縁膜58上に、フォトリソグラフィにより、形成しようとする自由磁化層54のパターンを有するフォトレジスト膜60を形成する。自由磁化層54は、例えば〜100×200nm程度の大きさにパターニングする。
次いで、フォトレジスト膜60をマスクとして、ドライエッチングにより、キャップ絶縁膜58、キャップ層56及び自由磁化層54を異方性エッチングする(図5(b))。キャップ絶縁膜58及びキャップ層56は、例えばCF4/Ar=1:10のエッチングガスを用い、チャンバ内圧力を10Paとしてエッチングする。また、自由磁化層54は、例えばCO/HNF3=1:10のエッチングガスを用い、チャンバ内圧力を10Paとしてエッチングする。このエッチングは、Feなどの発光、プラズマソースのインダクタンスの変化、元素質量分析等に基づき、トンネル絶縁膜52上で停止する。
次いで、例えばアッシングにより、フォトレジスト膜60を除去する。
次いで、例えばCVD法により、SiN,Al2O3,SiON,SiC等の絶縁材料、例えば膜厚100〜200nmのSiN膜を堆積し、SiN膜よりなる絶縁膜62を形成する(図6(a))。この絶縁膜62は、キャップ絶縁膜58と同じ絶縁材料、或いはエッチング特性が近い絶縁材料により構成することが望ましい。絶縁材料と導電材料、例えばAl2O3/ポリSi等の積層膜により形成してもよい。また、絶縁膜62の膜厚は、自由磁化層54に対する固定磁化層50の突き出し設計値(完成時における自由磁化層54の端部と固定磁化層50の端部との間の水平方向の距離)とする。
次いで、ドライエッチングにより、トンネル絶縁膜52が露出するまで絶縁膜62を異方性エッチングする。これにより、自由磁化層54、キャップ層56及びキャップ絶縁膜58の側壁部分には、絶縁膜62よりなる側壁絶縁膜64が形成される(図6(b))。SiN膜62のエッチングは、例えばCF4/O2/Ar,Cl2/BCL3/Ar等のエッチングガスを用いて行い、プラズマ発光やインダクタンスの変化に基づきトンネル絶縁膜52上で停止する。
次いで、キャップ絶縁膜58及び側壁絶縁膜64をハードマスクとして、ドライエッチングによりトンネル絶縁膜52、固定磁化層50及び反強磁性層48を異方性エッチングする(図7(a))。このとき、反強磁性層48までのエッチングが終了した段階でキャップ層56のRu膜の上面或いは側面が露出しないように、キャップ絶縁膜58及びキャップ層56のTa膜の膜厚を調節する。キャップ絶縁膜58は、反強磁性層48までのエッチングが終了した段階で完全に除去されていることが望ましい。
このようにして固定磁化層50及び反強磁性層をパターニングすることにより、固定磁化層50を自由磁化層54に対して自己整合で加工することができる。また、パターニング後における自由磁化層54の端部と固定磁化層50の端部との間の水平方向の距離は側壁絶縁膜64の膜厚によって規定されるため、製造ばらつきを大幅に低減することができる。また、自由磁化層54と固定磁化層50とを別々にパターニングすることにより、パターニングの際に発生する側壁付着物によって自由磁化層54と固定磁化層50とが電気的にショートすることを抑制することができる。これにより、製造歩留まりを向上することができる。
こうして、反強磁性層48、固定磁化層50、トンネル絶縁膜52、自由磁化層54及びキャップ層56の積層体よりなるMTJ素子66を形成する(図7(a))。
次いで、MTJ素子66が形成された下部電極層46上に、例えばCVD法により、SiO,SiN等の絶縁材料、例えば膜厚50〜100nmのシリコン酸化膜を堆積し、シリコン酸化膜よりなる絶縁膜68を形成する(図7(b))。この絶縁膜68は、下部電極層46を加工する際にMTJ素子68をプラズマから保護するための膜である。
次いで、絶縁膜68上に、フォトリソグラフィにより、形成しようとする下部電極層46のパターンを有するフォトレジスト膜70を形成する。
次いで、フォトレジスト膜70をマスクとして、ドライエッチングにより、絶縁膜68及び下部電極層46を異方性エッチングする。これにより、MTJ素子66をコンタクトプラグ44を介してソース/ドレイン拡散層18に電気的に接続する下部電極層46を形成する(図8(a))。
次いで、例えばアッシングにより、フォトレジスト膜70を除去する。
次いで、全面に、例えばCVD法により、例えばSiN膜よりなる絶縁膜72と、例えばシリコン酸化膜よりなる絶縁膜74とを形成する。
次いで、例えばCMP法により、絶縁膜74の表面を平坦化する。
次いで、表面を平坦化した絶縁膜74上に、例えばCVD法により、例えばSiN膜よりなる絶縁膜76と、例えばシリコン酸化膜よりなる絶縁膜78とを形成する(図8(b))。
次いで、通常のデュアルダマシンプロセスと同様にして、絶縁膜68,72,74,76にビアホール80を形成し、絶縁膜78に配線溝82を形成する(図9(a))。この際、キャップ層56及び自由磁化層54の側壁部分には側壁絶縁膜64が形成されているため、位置合わせずれが生じてもビアホール80が固定磁化層50上に開口されることを防止することができる。これにより、位置合わせマージンを拡大することができる。
次いで、全面に、TaN膜等よりなるバリア膜(図示せず)及びCu膜(図示せず)を堆積後、CMP法により絶縁膜78の表面が露出するまでこれら導電膜を研磨し、配線溝82に埋め込まれ、ビアホール80を介してMTJ素子66に電気的に接続されたビット線84を形成する(図9(b))。
この後、必要に応じて更に上層に絶縁層や配線層等を形成し、磁気メモリ装置を完成する。
このように、本実施形態によれば、固定磁化層とトンネル絶縁膜と自由磁化層とが積層されてなる磁気抵抗効果素子を形成する際に、自由磁化層の側壁に形成された側壁絶縁膜をマスクとしてトンネル絶縁膜及び固定磁化層をパターニングするので、固定磁化層と自由磁化層との間の位置ずれを防止することができる。これにより、固定磁化層からの漏洩磁界のばらつきによる誤書き込みや誤読み出しを抑制することができる。また、漏洩磁界のばらつきを抑制できるため、固定磁化層の端部と自由磁化層の端部との間の水平方向の距離を近づけることができ、高集積化を図ることができる。また、このような磁気抵抗効果素子を用いて磁気メモリ装置を構成することにより、製造歩留まりが高く信頼性の高い磁気メモリ装置を提供することができる。
[変形実施形態]
本発明は上記実施形態に限らず種々の変形が可能である。
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、本発明を、信号線に電流を流すことにより発生した磁界によりMTJ素子を駆動する電流駆動型の磁気メモリ装置に適用する場合について示したが、スピンを注入することにより磁気抵抗効果素子を駆動するスピン注入型の磁気メモリ装置においても同様に適用することができる。スピン注入型の磁気メモリ装置では、上記実施形態における書き込みワード線38を形成する必要はない。
また、上記実施形態では、固定磁化層50を、CoFe/Ru/CoFeからなる積層フェリ構造とすることにより、固定磁化層50からの漏洩磁界を低減する構成としたが、例えばCoFeよりなる単層構造の固定磁化層を適用してもよい。製造ばらつきによる漏洩磁界の影響を防止しうるという本発明特有の効果は、固定磁化層50の構造によらず達成することができる。
また、上記実施形態では、自由磁化層54をNiFe/CoFeの積層構造としたが、NiFe等よりなる単層構造としてもよい。また、例えばCoFe/Ru/NiFe,CoFe/Rh/NiFe等よりなる積層フェリ構造としてもよい
また、上記実施形態では、1つの選択トランジスタと1つのMTJ素子によって1つのメモリセルが構成される1T−1MTJ型の磁気メモリ装置に本発明を適用した場合を示したが、メモリセルの構成はこれに限定されるものではない。例えば、2T−2MTJ型の磁気メモリ装置や、1T−2MTJ型の磁気メモリ装置においても、本発明を同様に適用することができる。
また、上記実施形態では、1つの選択トランジスタと1つのMTJ素子によって1つのメモリセルが構成される1T−1MTJ型の磁気メモリ装置に本発明を適用した場合を示したが、メモリセルの構成はこれに限定されるものではない。例えば、2T−2MTJ型の磁気メモリ装置や、1T−2MTJ型の磁気メモリ装置においても、本発明を同様に適用することができる。
また、上記実施形態では、磁気抵抗効果素子としてMTJ素子を例にして説明したが、本発明は、磁性層間のスピンの関係に基づく抵抗変化を利用した磁気抵抗効果素子に広く適用することができる。例えば、2つの磁性層が導電性の非磁性層を介して積層された磁気抵抗効果素子においても適用可能である。
また、上記実施例では、本発明の磁気抵抗効果素子を磁気メモリ装置に適用する場合を示したが、磁気抵抗効果素子を用いる他のデバイス、例えば磁気ヘッド等に適用してもよい。
以上詳述したように、本発明の特徴をまとめると以下の通りとなる。
(付記1) 第1の強磁性層と、
前記第1の強磁性層上に形成された非磁性層と、
前記非磁性層上に形成された第2の強磁性層と、
前記第2の強磁性層の側壁部分に形成された側壁絶縁膜とを有し、
前記第1の強磁性層の端部は、前記側壁絶縁膜の端部に整合している
ことを特徴とする磁気抵抗効果素子。
前記第1の強磁性層上に形成された非磁性層と、
前記非磁性層上に形成された第2の強磁性層と、
前記第2の強磁性層の側壁部分に形成された側壁絶縁膜とを有し、
前記第1の強磁性層の端部は、前記側壁絶縁膜の端部に整合している
ことを特徴とする磁気抵抗効果素子。
(付記2) 付記1記載の磁気抵抗効果素子において、
前記第1の強磁性層の下に形成され、前記第1の強磁性層の磁化方向を固定する反強磁性層を更に有し、
前記反強磁性層の端部は、前記側壁絶縁膜の端部に整合している
ことを特徴とする磁気抵抗効果素子。
前記第1の強磁性層の下に形成され、前記第1の強磁性層の磁化方向を固定する反強磁性層を更に有し、
前記反強磁性層の端部は、前記側壁絶縁膜の端部に整合している
ことを特徴とする磁気抵抗効果素子。
(付記3) 付記1又は2記載の磁気抵抗効果素子において、
前記第2の強磁性層上に形成された非磁性材料よりなるキャップ層を更に有し、
前記側壁絶縁膜は、前記キャップ層の側壁部分にも形成されている
ことを特徴とする磁気抵抗効果素子。
前記第2の強磁性層上に形成された非磁性材料よりなるキャップ層を更に有し、
前記側壁絶縁膜は、前記キャップ層の側壁部分にも形成されている
ことを特徴とする磁気抵抗効果素子。
(付記4) 付記3記載の磁気抵抗効果素子において、
前記キャップ層は、前記第2の強磁性層上に形成された導電材料よりなる第1のキャップ層を有する
ことを特徴とする磁気抵抗効果素子。
前記キャップ層は、前記第2の強磁性層上に形成された導電材料よりなる第1のキャップ層を有する
ことを特徴とする磁気抵抗効果素子。
(付記5) 付記4記載の磁気抵抗効果素子において、
前記キャップ層は、前記第1のキャップ層上に形成された絶縁材料よりなる第2のキャップ層を更に有する
ことを特徴とする磁気抵抗効果素子。
前記キャップ層は、前記第1のキャップ層上に形成された絶縁材料よりなる第2のキャップ層を更に有する
ことを特徴とする磁気抵抗効果素子。
(付記6) 付記5記載の磁気抵抗効果素子において、
前記第2のキャップ層と前記側壁絶縁膜とは、ほぼ等しいエッチング特性を有する
ことを特徴とする磁気抵抗効果素子。
前記第2のキャップ層と前記側壁絶縁膜とは、ほぼ等しいエッチング特性を有する
ことを特徴とする磁気抵抗効果素子。
(付記7) 付記1乃至6のいずれか1項に記載の磁気抵抗効果素子において、
前記非磁性層は、トンネル絶縁膜である
ことを特徴とする磁気抵抗効果素子。
前記非磁性層は、トンネル絶縁膜である
ことを特徴とする磁気抵抗効果素子。
(付記8) 第1の強磁性層を形成する工程と、
前記第1の強磁性層上に、非磁性層を形成する工程と、
前記非磁性層上に、第2の強磁性層を形成する工程と、
前記第2の強磁性層上に、非磁性材料よりなるキャップ層を形成する工程と、
前記キャップ層及び前記第2の磁性層を所定の形状にパターニングする工程と、
パターニングした前記キャップ層及び前記第2の磁性層の側壁部分に、側壁絶縁膜を形成する工程と、
前記キャップ層及び前記側壁絶縁膜をマスクとして、前記非磁性層及び前記第1の強磁性層をパターニングする工程と
を有することを特徴とする磁気抵抗効果素子の製造方法。
前記第1の強磁性層上に、非磁性層を形成する工程と、
前記非磁性層上に、第2の強磁性層を形成する工程と、
前記第2の強磁性層上に、非磁性材料よりなるキャップ層を形成する工程と、
前記キャップ層及び前記第2の磁性層を所定の形状にパターニングする工程と、
パターニングした前記キャップ層及び前記第2の磁性層の側壁部分に、側壁絶縁膜を形成する工程と、
前記キャップ層及び前記側壁絶縁膜をマスクとして、前記非磁性層及び前記第1の強磁性層をパターニングする工程と
を有することを特徴とする磁気抵抗効果素子の製造方法。
(付記9) 付記8記載の磁気抵抗効果素子の製造方法において、
前記キャップ層を形成する工程では、前記第2の強磁性層上に形成された導電材料よりなる第1のキャップ層と、前記第1のキャップ層上に形成された絶縁材料よりなる第2のキャップ層を形成する
ことを特徴とする磁気抵抗効果素子の製造方法。
前記キャップ層を形成する工程では、前記第2の強磁性層上に形成された導電材料よりなる第1のキャップ層と、前記第1のキャップ層上に形成された絶縁材料よりなる第2のキャップ層を形成する
ことを特徴とする磁気抵抗効果素子の製造方法。
(付記10) 付記9記載の磁気抵抗効果素子の製造方法において、
前記非磁性層及び前記第1の強磁性層をパターニングする工程が終了したときに前記第2のキャップ層がなくなるように、前記第2のキャップ層の膜厚を設定する
ことを特徴とする磁気抵抗効果素子の製造方法。
前記非磁性層及び前記第1の強磁性層をパターニングする工程が終了したときに前記第2のキャップ層がなくなるように、前記第2のキャップ層の膜厚を設定する
ことを特徴とする磁気抵抗効果素子の製造方法。
(付記11) 付記9又は10記載の磁気抵抗効果素子の製造方法において、
前記第2のキャップ層と前記側壁絶縁膜とは、ほぼ等しいエッチング特性を有する
ことを特徴とする磁気抵抗効果素子の製造方法。
前記第2のキャップ層と前記側壁絶縁膜とは、ほぼ等しいエッチング特性を有する
ことを特徴とする磁気抵抗効果素子の製造方法。
(付記12) 付記8乃至11のいずれか1項に記載の磁気抵抗効果素子の製造方法において、
前記第1の強磁性層を形成する工程の前に、前記第1の強磁性層の磁化方向を固定する反強磁性層を形成する工程を更に有し、
前記非磁性層及び前記第1の強磁性層をパターニングする工程では、前記反強磁性層をもパターニングする
ことを特徴とする磁気抵抗効果素子の製造方法。
前記第1の強磁性層を形成する工程の前に、前記第1の強磁性層の磁化方向を固定する反強磁性層を形成する工程を更に有し、
前記非磁性層及び前記第1の強磁性層をパターニングする工程では、前記反強磁性層をもパターニングする
ことを特徴とする磁気抵抗効果素子の製造方法。
(付記13) 付記8乃至12のいずれか1項に記載の磁気抵抗効果素子の製造方法において、
前記非磁性層は、絶縁材料よりなるトンネル絶縁膜である
ことを特徴とする磁気抵抗効果素子の製造方法。
前記非磁性層は、絶縁材料よりなるトンネル絶縁膜である
ことを特徴とする磁気抵抗効果素子の製造方法。
(付記14) 第1の配線と、
前記第1の配線に交差する第2の配線と、
前記第1の配線と前記第2の配線との交差領域に設けられた付記1乃至5のいずれか1項に記載の磁気抵抗効果素子と
を有することを特徴とする磁気メモリ装置。
前記第1の配線に交差する第2の配線と、
前記第1の配線と前記第2の配線との交差領域に設けられた付記1乃至5のいずれか1項に記載の磁気抵抗効果素子と
を有することを特徴とする磁気メモリ装置。
10…シリコン基板
12…素子分離膜
14…ゲート電極
16,18…ソース/ドレイン領域
20,28,40,64…層間絶縁膜
22,42…コンタクトホール
24,44…コンタクトプラグ
26…グラウンド線
30…配線溝
32…Ta膜
34…NiFe膜
36…Cu膜
38…書き込みワード線
46…下部電極層
48…反強磁性層
50…固定磁化層
52…トンネル絶縁膜
54…自由磁化層
56…キャップ層
58…キャップ絶縁膜
60,70…フォトレジスト膜
62,68,72,74,76,78…絶縁膜
64…側壁絶縁膜
66…MTJ素子
80…ビアホール
82…配線溝
84…ビット線
100…下部電極層
102…反強磁性層
104…固定磁化層
106…トンネル絶縁膜
108…自由磁化層
110…キャップ層
112…MTJ素子
12…素子分離膜
14…ゲート電極
16,18…ソース/ドレイン領域
20,28,40,64…層間絶縁膜
22,42…コンタクトホール
24,44…コンタクトプラグ
26…グラウンド線
30…配線溝
32…Ta膜
34…NiFe膜
36…Cu膜
38…書き込みワード線
46…下部電極層
48…反強磁性層
50…固定磁化層
52…トンネル絶縁膜
54…自由磁化層
56…キャップ層
58…キャップ絶縁膜
60,70…フォトレジスト膜
62,68,72,74,76,78…絶縁膜
64…側壁絶縁膜
66…MTJ素子
80…ビアホール
82…配線溝
84…ビット線
100…下部電極層
102…反強磁性層
104…固定磁化層
106…トンネル絶縁膜
108…自由磁化層
110…キャップ層
112…MTJ素子
Claims (10)
- 第1の強磁性層と、
前記第1の強磁性層上に形成された非磁性層と、
前記非磁性層上に形成された第2の強磁性層と、
前記第2の強磁性層の側壁部分に形成された側壁絶縁膜とを有し、
前記第1の強磁性層の端部は、前記側壁絶縁膜の端部に整合している
ことを特徴とする磁気抵抗効果素子。 - 請求項1記載の磁気抵抗効果素子において、
前記第1の強磁性層の下に形成され、前記第1の強磁性層の磁化方向を固定する反強磁性層を更に有し、
前記反強磁性層の端部は、前記側壁絶縁膜の端部に整合している
ことを特徴とする磁気抵抗効果素子。 - 請求項1又は2記載の磁気抵抗効果素子において、
前記第2の強磁性層上に形成された非磁性材料よりなるキャップ層を更に有し、
前記側壁絶縁膜は、前記キャップ層の側壁部分にも形成されている
ことを特徴とする磁気抵抗効果素子。 - 請求項3記載の磁気抵抗効果素子において、
前記キャップ層は、前記第2の強磁性層上に形成された導電材料よりなる第1のキャップ層を有する
ことを特徴とする磁気抵抗効果素子。 - 請求項4記載の磁気抵抗効果素子において、
前記キャップ層は、前記第1のキャップ層上に形成された絶縁材料よりなる第2のキャップ層を更に有する
ことを特徴とする磁気抵抗効果素子。 - 第1の強磁性層を形成する工程と、
前記第1の強磁性層上に、非磁性層を形成する工程と、
前記非磁性層上に、第2の強磁性層を形成する工程と、
前記第2の強磁性層上に、非磁性材料よりなるキャップ層を形成する工程と、
前記キャップ層及び前記第2の磁性層を所定の形状にパターニングする工程と、
パターニングした前記キャップ層及び前記第2の磁性層の側壁部分に、側壁絶縁膜を形成する工程と、
前記キャップ層及び前記側壁絶縁膜をマスクとして、前記非磁性層及び前記第1の強磁性層をパターニングする工程と
を有することを特徴とする磁気抵抗効果素子の製造方法。 - 請求項6記載の磁気抵抗効果素子の製造方法において、
前記キャップ層を形成する工程では、前記第2の強磁性層上に形成された導電材料よりなる第1のキャップ層と、前記第1のキャップ層上に形成された絶縁材料よりなる第2のキャップ層を形成する
ことを特徴とする磁気抵抗効果素子の製造方法。 - 請求項7記載の磁気抵抗効果素子の製造方法において、
前記非磁性層及び前記第1の強磁性層をパターニングする工程が終了したときに前記第2のキャップ層がなくなるように、前記第2のキャップ層の膜厚を設定する
ことを特徴とする磁気抵抗効果素子の製造方法。 - 請求項7又は8記載の磁気抵抗効果素子の製造方法において、
前記第2のキャップ層と前記側壁絶縁膜とは、ほぼ等しいエッチング特性を有する
ことを特徴とする磁気抵抗効果素子の製造方法。 - 請求項6乃至9のいずれか1項に記載の磁気抵抗効果素子の製造方法において、
前記第1の強磁性層を形成する工程の前に、前記第1の強磁性層の磁化方向を固定する反強磁性層を形成する工程を更に有し、
前記非磁性層及び前記第1の強磁性層をパターニングする工程では、前記反強磁性層をもパターニングする
ことを特徴とする磁気抵抗効果素子の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005080311A JP2006261592A (ja) | 2005-03-18 | 2005-03-18 | 磁気抵抗効果素子及びその製造方法 |
US11/167,279 US20060220084A1 (en) | 2005-03-18 | 2005-06-28 | Magnetoresistive effect element and method for fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005080311A JP2006261592A (ja) | 2005-03-18 | 2005-03-18 | 磁気抵抗効果素子及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006261592A true JP2006261592A (ja) | 2006-09-28 |
Family
ID=37069272
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005080311A Withdrawn JP2006261592A (ja) | 2005-03-18 | 2005-03-18 | 磁気抵抗効果素子及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20060220084A1 (ja) |
JP (1) | JP2006261592A (ja) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007158301A (ja) * | 2005-11-14 | 2007-06-21 | Renesas Technology Corp | 半導体装置及びその製造方法 |
JP2007173809A (ja) * | 2005-12-16 | 2007-07-05 | Seagate Technology Llc | 感知向上層(senseenhancinglayer)を含む磁気感知デバイス |
WO2009004714A1 (ja) * | 2007-07-03 | 2009-01-08 | Fujitsu Limited | 磁気抵抗効果素子および磁気ヘッドの製造方法 |
JP2009295737A (ja) * | 2008-06-04 | 2009-12-17 | Renesas Technology Corp | 半導体装置及び半導体装置の製造方法 |
WO2011036753A1 (ja) * | 2009-09-24 | 2011-03-31 | 株式会社 東芝 | 磁気メモリ |
JP2011166015A (ja) * | 2010-02-12 | 2011-08-25 | Renesas Electronics Corp | 半導体装置および半導体装置の製造方法 |
US8026112B2 (en) | 2009-12-25 | 2011-09-27 | Fujitsu Semiconductor Limited | Method of manufacturing semiconductor device |
JP2012501547A (ja) * | 2008-08-28 | 2012-01-19 | クゥアルコム・インコーポレイテッド | 対称なstt−mramビットセルデザイン |
JP2013512585A (ja) * | 2009-11-30 | 2013-04-11 | クアルコム,インコーポレイテッド | 磁気トンネル接合を含む上部および下部電極を有するデバイスの製造および統合 |
JP2014039061A (ja) * | 2013-10-24 | 2014-02-27 | Renesas Electronics Corp | 半導体装置の製造方法 |
JP2014530487A (ja) * | 2011-09-12 | 2014-11-17 | クアルコム,インコーポレイテッド | スピントランスファートルクスイッチングデバイスにおける歪みによるスイッチング電流の低減 |
JPWO2012176747A1 (ja) * | 2011-06-24 | 2015-02-23 | キヤノンアネルバ株式会社 | 磁気抵抗効果素子の製造方法 |
US8969983B2 (en) | 2011-07-11 | 2015-03-03 | Kabushiki Kaisha Toshiba | Semiconductor storage device and manufacturing method thereof |
KR20190016420A (ko) * | 2017-08-08 | 2019-02-18 | 가부시키가이샤 히다치 하이테크놀로지즈 | 자기 터널 접합 소자, 그것을 사용한 자기 메모리 및 자기 터널 접합 소자의 제조 방법 |
JP2020013921A (ja) * | 2018-07-19 | 2020-01-23 | 株式会社日立ハイテクノロジーズ | 磁気トンネル接合素子、それを用いた磁気メモリおよび磁気トンネル接合素子の製造方法 |
CN112563410A (zh) * | 2019-09-10 | 2021-03-26 | 铠侠股份有限公司 | 磁性存储装置 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006138727A2 (en) * | 2005-06-17 | 2006-12-28 | The Regents Of The University Of Michigan | Apparatus and method of producing net-shape components from alloy sheets |
US7880249B2 (en) * | 2005-11-30 | 2011-02-01 | Magic Technologies, Inc. | Spacer structure in MRAM cell and method of its fabrication |
TWI276225B (en) * | 2005-12-30 | 2007-03-11 | Ind Tech Res Inst | Spin transistor and manufacture method thereof |
JP2008130995A (ja) * | 2006-11-24 | 2008-06-05 | Toshiba Corp | 半導体記憶装置 |
JP2008192916A (ja) * | 2007-02-06 | 2008-08-21 | Toshiba Corp | 磁気ランダムアクセスメモリ及びその書き込み方法 |
JP5107128B2 (ja) * | 2008-04-23 | 2012-12-26 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US8536669B2 (en) * | 2009-01-13 | 2013-09-17 | Qualcomm Incorporated | Magnetic element with storage layer materials |
US8455267B2 (en) * | 2009-05-14 | 2013-06-04 | Qualcomm Incorporated | Magnetic tunnel junction device and fabrication |
CN102376871B (zh) * | 2010-08-19 | 2013-12-11 | 中芯国际集成电路制造(上海)有限公司 | 磁通道结存储单元及其制造方法 |
US9146287B2 (en) | 2010-11-15 | 2015-09-29 | Infineon Technologies Ag | XMR sensors with high shape anisotropy |
KR20130034261A (ko) * | 2011-09-28 | 2013-04-05 | 에스케이하이닉스 주식회사 | 반도체 장치의 제조방법 |
US9343656B2 (en) * | 2012-03-02 | 2016-05-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Magnetic tunnel junction (MTJ) structure in magnetic random access memory |
KR101919040B1 (ko) * | 2012-08-13 | 2018-11-15 | 삼성전자주식회사 | 반도체 기억 소자 |
JP2014056941A (ja) * | 2012-09-12 | 2014-03-27 | Toshiba Corp | 抵抗変化型メモリ |
CN106062945B (zh) * | 2014-03-11 | 2019-07-26 | 东芝存储器株式会社 | 磁存储器和制造磁存储器的方法 |
KR102245834B1 (ko) * | 2014-09-26 | 2021-04-30 | 삼성전자주식회사 | 자기기억 장치 |
US9806254B2 (en) | 2015-06-15 | 2017-10-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Storage device with composite spacer and method for manufacturing the same |
JP2020155459A (ja) * | 2019-03-18 | 2020-09-24 | キオクシア株式会社 | 磁気記憶装置及びその製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004128229A (ja) * | 2002-10-02 | 2004-04-22 | Nec Corp | 磁性メモリ及びその製造方法 |
-
2005
- 2005-03-18 JP JP2005080311A patent/JP2006261592A/ja not_active Withdrawn
- 2005-06-28 US US11/167,279 patent/US20060220084A1/en not_active Abandoned
Cited By (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007158301A (ja) * | 2005-11-14 | 2007-06-21 | Renesas Technology Corp | 半導体装置及びその製造方法 |
JP2007173809A (ja) * | 2005-12-16 | 2007-07-05 | Seagate Technology Llc | 感知向上層(senseenhancinglayer)を含む磁気感知デバイス |
WO2009004714A1 (ja) * | 2007-07-03 | 2009-01-08 | Fujitsu Limited | 磁気抵抗効果素子および磁気ヘッドの製造方法 |
US8383427B2 (en) | 2008-06-04 | 2013-02-26 | Renesas Electronics Corporation | Semiconductor device including a magnetic tunnel junction device including a laminated structure and manufacturing method therefor |
JP2009295737A (ja) * | 2008-06-04 | 2009-12-17 | Renesas Technology Corp | 半導体装置及び半導体装置の製造方法 |
JP2012501547A (ja) * | 2008-08-28 | 2012-01-19 | クゥアルコム・インコーポレイテッド | 対称なstt−mramビットセルデザイン |
WO2011036753A1 (ja) * | 2009-09-24 | 2011-03-31 | 株式会社 東芝 | 磁気メモリ |
JPWO2011036753A1 (ja) * | 2009-09-24 | 2013-02-14 | 株式会社東芝 | 磁気メモリ |
US8531875B2 (en) | 2009-09-24 | 2013-09-10 | Kabushiki Kaisha Toshiba | Magnetic memory |
JP5542831B2 (ja) * | 2009-09-24 | 2014-07-09 | 株式会社東芝 | 磁気メモリ |
JP2013512585A (ja) * | 2009-11-30 | 2013-04-11 | クアルコム,インコーポレイテッド | 磁気トンネル接合を含む上部および下部電極を有するデバイスの製造および統合 |
US8026112B2 (en) | 2009-12-25 | 2011-09-27 | Fujitsu Semiconductor Limited | Method of manufacturing semiconductor device |
JP2011166015A (ja) * | 2010-02-12 | 2011-08-25 | Renesas Electronics Corp | 半導体装置および半導体装置の製造方法 |
JPWO2012176747A1 (ja) * | 2011-06-24 | 2015-02-23 | キヤノンアネルバ株式会社 | 磁気抵抗効果素子の製造方法 |
US8969983B2 (en) | 2011-07-11 | 2015-03-03 | Kabushiki Kaisha Toshiba | Semiconductor storage device and manufacturing method thereof |
JP2014530487A (ja) * | 2011-09-12 | 2014-11-17 | クアルコム,インコーポレイテッド | スピントランスファートルクスイッチングデバイスにおける歪みによるスイッチング電流の低減 |
US9070870B2 (en) | 2011-09-12 | 2015-06-30 | Qualcomm Incorporated | Method of fabricating a magnetic tunnel junction (MTJ) device with reduced switching current |
KR101679724B1 (ko) | 2011-09-12 | 2016-11-25 | 퀄컴 인코포레이티드 | 스핀전달 토크 스위칭 디바이스들에서 스위칭 전류의 변형 유도 감소 |
JP2014039061A (ja) * | 2013-10-24 | 2014-02-27 | Renesas Electronics Corp | 半導体装置の製造方法 |
US11165015B2 (en) | 2017-08-08 | 2021-11-02 | Hitachi High-Tech Corporation | Magnetic tunnel junction device, magnetoresistive random access memory using same and manufacturing method of magnetic tunnel junction device |
KR102285125B1 (ko) * | 2017-08-08 | 2021-08-04 | 주식회사 히타치하이테크 | 자기 터널 접합 소자, 그것을 사용한 자기 메모리 및 자기 터널 접합 소자의 제조 방법 |
KR20190016420A (ko) * | 2017-08-08 | 2019-02-18 | 가부시키가이샤 히다치 하이테크놀로지즈 | 자기 터널 접합 소자, 그것을 사용한 자기 메모리 및 자기 터널 접합 소자의 제조 방법 |
JP2020013921A (ja) * | 2018-07-19 | 2020-01-23 | 株式会社日立ハイテクノロジーズ | 磁気トンネル接合素子、それを用いた磁気メモリおよび磁気トンネル接合素子の製造方法 |
KR20200009994A (ko) * | 2018-07-19 | 2020-01-30 | 가부시키가이샤 히다치 하이테크놀로지즈 | 자기 터널 접합 소자, 그것을 이용한 자기 메모리 및 자기 터널 접합 소자의 제조 방법 |
KR20210110538A (ko) * | 2018-07-19 | 2021-09-08 | 주식회사 히타치하이테크 | 자기 터널 접합 소자, 그것을 이용한 자기 메모리 및 자기 터널 접합 소자의 제조 방법 |
US11164906B2 (en) | 2018-07-19 | 2021-11-02 | Hitachi High-Tech Corporation | Magnetic tunnel junction element, magnetic memory using the same, and manufacture method of magnetic tunnel junction element |
KR102447763B1 (ko) * | 2018-07-19 | 2022-09-27 | 주식회사 히타치하이테크 | 자기 터널 접합 소자, 그것을 이용한 자기 메모리 및 자기 터널 접합 소자의 제조 방법 |
KR102447760B1 (ko) * | 2018-07-19 | 2022-09-27 | 주식회사 히타치하이테크 | 자기 터널 접합 소자, 그것을 이용한 자기 메모리 및 자기 터널 접합 소자의 제조 방법 |
CN112563410A (zh) * | 2019-09-10 | 2021-03-26 | 铠侠股份有限公司 | 磁性存储装置 |
CN112563410B (zh) * | 2019-09-10 | 2023-10-03 | 铠侠股份有限公司 | 磁性存储装置 |
Also Published As
Publication number | Publication date |
---|---|
US20060220084A1 (en) | 2006-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006261592A (ja) | 磁気抵抗効果素子及びその製造方法 | |
JP5642557B2 (ja) | メモリセルおよびメモリセルの磁気トンネル接合(mtj)の形成方法 | |
JP5585212B2 (ja) | 磁気トンネル接合素子を用いた磁気ランダムアクセスメモリおよびその製造方法 | |
TWI395356B (zh) | 使用保護側壁鈍化之磁性元件 | |
JP5150531B2 (ja) | 磁気抵抗素子、磁気ランダムアクセスメモリ、及びそれらの製造方法 | |
JP5710743B2 (ja) | 磁気トンネル接合記憶素子の製造 | |
US7247506B2 (en) | Method for producing magnetic memory device | |
JP4583997B2 (ja) | 磁気メモリセルアレイおよびその製造方法 | |
JP2007273493A (ja) | 磁気メモリ装置及びその製造方法 | |
US20040127054A1 (en) | Method for manufacturing magnetic random access memory | |
KR20170037716A (ko) | 자기 메모리 장치 및 그 제조 방법 | |
JP2013140891A (ja) | 磁気抵抗効果素子の製造方法 | |
JP2007214229A (ja) | 磁気記憶装置、磁気記憶装置の製造方法および半導体集積回路装置 | |
WO2006092849A1 (ja) | 磁気抵抗効果素子及び磁気メモリ装置 | |
JP5990130B2 (ja) | 半導体記憶装置 | |
JP2011238679A (ja) | 磁気記憶装置の製造方法及び磁気記憶装置 | |
JP5141237B2 (ja) | 半導体記憶装置、その製造方法、書き込み方法及び読み出し方法 | |
US7977756B2 (en) | Semiconductor storage device using magnetoresistive effect element and method of manufacturing the same | |
JP2006278645A (ja) | 磁気メモリ装置 | |
US6958503B2 (en) | Nonvolatile magnetic memory device | |
US7334317B2 (en) | Method of forming magnetoresistive junctions in manufacturing MRAM cells | |
JP2010016148A (ja) | 磁気抵抗効果素子及びその製造方法 | |
JP2009224477A (ja) | 半導体記憶装置及びその製造方法 | |
US20170069683A1 (en) | Magnetoresistive memory device and manufacturing method of the same | |
JP4516004B2 (ja) | 磁気記憶装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080603 |