JP2006261592A - 磁気抵抗効果素子及びその製造方法 - Google Patents

Abstract

【課題】高集積化が可能であるとともに、固定磁化層からの漏洩磁界のばらつきによる誤書き込みや誤読み出しを抑制しうる磁気抵抗効果素子及びその製造方法を提供する。
【解決手段】第１の強磁性層５０と、第１の強磁性層５０上に形成された非磁性層５２と、非磁性層５２上に形成された第２の強磁性層５４と、第２の強磁性層５４の側壁部分に形成された側壁絶縁膜６４とを有し、第１の強磁性層５０の端部は、側壁絶縁膜６４の端部に整合している。
【選択図】図２

Description

本発明は、磁気抵抗効果素子に係り、特に、磁性層の磁化方向に基づき抵抗値が変化する磁気抵抗効果素子及びその製造方法に関する。

近年、書き換え可能な不揮発性メモリとして、磁気抵抗効果素子をマトリクス状に配列した磁気ランダムアクセスメモリ（以下、ＭＲＡＭ：Magnetic Random Access Memoryという）が注目されている。ＭＲＡＭは、２つの磁性層における磁化方向の組み合わせを利用して情報を記憶し、これら磁性層間の磁化方向が平行である場合と反平行である場合とにおける抵抗変化（すなわち電流或いは電圧の変化）を検知することによって記憶情報の読み出しを行うものである。

ＭＲＡＭを構成する磁気抵抗効果素子の１つとして、磁気トンネル接合（以下、ＭＴＪ：Magnetic Tunnel Junctionという）素子が知られている。ＭＴＪ素子は、２つの強磁性層がトンネル絶縁膜を介して積層されたものであり、２つの強磁性層の磁化方向の関係に基づいてトンネル絶縁膜を介して磁性層間を流れるトンネル電流が変化する現象を利用したものである。すなわち、ＭＴＪ素子は、２つの強磁性層の磁化方向が平行のときに低い素子抵抗を有し、反平行のときには高い素子抵抗を有する。この２つの状態をデータ“０”及びデータ“１”に関連づけることにより、記憶素子として用いることができる。

従来の磁気抵抗効果素子の構造について図１０を用いて説明する。

図１０（ａ）に示すように、下部電極層１００上には、反磁性材料よりなる反強磁性層１０２が形成されている。反強磁性層１０２上には、強磁性材料よりなる固定磁化層１０４が形成されている。固定磁化層１０４上には、トンネル絶縁膜１０６が形成されている。トンネル絶縁膜１０６上には、強磁性材料よりなる自由磁化層１０８が形成されている。自由磁化層１０８上には、非磁性層よりなるキャップ層１１０が形成されている。キャップ層１１０、自由磁化層１０８、トンネル絶縁膜１０６、固定磁化層１０４及び反強磁性層１０２は同一のパターンに加工され、ＭＴＪ素子１１２が形成されている。

図１０（ｂ）に示す磁気抵抗効果素子の積層構造は、図１０（ａ）に示す磁気抵抗効果素子と同じである。図１０（ａ）に示す磁気抵抗効果素子と異なる点は、固定磁化層１０４と自由磁化層１０８とが別々のパターンに加工されていることである。
松浦正道，「ＭＲＡＭデバイス量産用スパッタ及びエッチング装置」，ＦＥＤレビュー、Ｖｏｌ．１，Ｎｏ．２６，２００２年３月１４日，ｐ．１−６ Kiyokazu Nagahara et al., "Magnetic tunnel junction (MTJ) patterning for magnetic random access memory (MRAM) process application"， Jpn． J． Appl． Phys. Vol. 42 (2003), pp. L499-L501

図１０（ａ）に示す従来の磁気抵抗効果素子は、素子面積を小さくできるため高集積化が可能である。しかしながら、固定磁化層１０４と自由磁化層１０８とのエッジが互いに近接しているため、固定磁化層１０４からの漏洩磁界により磁気バイアスがかかった状態となり、抵抗変化する磁界（Ｈｆｃ）がシフトして誤書き込みや誤読み出しが発生することがあった。この漏洩磁界は、加工時のエッジ形状によって変化する。特に、微細化を行った場合、漏洩磁界の発生が自由磁化層１０８へ与える影響度が相対的に大きくなる。また、固定磁化層１０４を加工する際に発生する再付着物が固定磁化層１０４と自由磁化層１０８との間の電気的ショートを引き起こすこともあった。

一方、図１０（ｂ）に示す従来の磁気抵抗効果素子では固定磁化層１０４のエッジが自由磁化層１０８のエッジから離間しているため、固定磁化層１０４からの漏洩磁界の影響や再付着物の影響を低減することができる。しかしながら、固定磁化層１０４の面積が大きくなるため、高集積化には不向きであった。また、固定磁化層１０４を小さくしようとした場合、固定磁化層１０４に対する自由磁化層１０８の位置合わせずれにより固定磁化層１０４からの漏洩磁界の影響が変化してしまい、誤書き込みや誤読み出しが発生することがあった。

本発明の目的は、高集積化が可能であるとともに、固定磁化層からの漏洩磁界のばらつきによる誤書き込みや誤読み出しを抑制しうる磁気抵抗効果素子及びその製造方法を提供することにある。また、本発明の他の目的は、このような磁気抵抗効果素子を用いて磁気メモリ装置を構成することにより、信頼性の高い磁気メモリ装置を提供することにある。

本発明の一観点によれば、第１の強磁性層と、前記第１の強磁性層上に形成された非磁性層と、前記非磁性層上に形成された第２の強磁性層と、前記第２の強磁性層の側壁部分に形成された側壁絶縁膜とを有し、前記第１の強磁性層の端部は、前記側壁絶縁膜の端部に整合していることを特徴とする磁気抵抗効果素子が提供される。

また、本発明の他の観点によれば、第１の強磁性層を形成する工程と、前記第１の強磁性層上に、非磁性層を形成する工程と、前記非磁性層上に、第２の強磁性層を形成する工程と、前記第２の強磁性層上に、非磁性材料よりなるキャップ層を形成する工程と、前記キャップ層及び前記第２の磁性層を所定の形状にパターニングする工程と、パターニングした前記キャップ層及び前記第２の磁性層の側壁部分に、側壁絶縁膜を形成する工程と、前記キャップ層及び前記側壁絶縁膜をマスクとして、前記非磁性層及び前記第１の強磁性層をパターニングする工程とを有することを特徴とする磁気抵抗効果素子の製造方法が提供される。

本発明によれば、第１の強磁性層と非磁性層と第２の強磁性層とが積層されてなる磁気抵抗効果素子を形成する際に、第２の強磁性層の側壁に形成された側壁絶縁膜をマスクとして非磁性層及び第１の強磁性層をパターニングするので、第１の強磁性層と第２の強磁性層との間の位置ずれを防止することができる。これにより、第１の強磁性層からの漏洩磁界のばらつきによる誤書き込みや誤読み出しを抑制することができる。また、漏洩磁界のばらつきを抑制できるため、第１の強磁性層の端部と第２の強磁性層の端部との間の水平方向の距離を近づけることができ、高集積化を図ることができる。また、このような磁気抵抗効果素子を用いて磁気メモリ装置を構成することにより、製造歩留まりが高く信頼性の高い磁気メモリ装置を提供することができる。

本発明の一実施形態による磁気メモリ装置及びその製造方法について図１乃至図９を用いて説明する。

図１は本実施形態による磁気メモリ装置の構造を示す平面図、図２は本実施形態による磁気メモリ装置の構造を示す概略断面図、図３乃至図９は本実施形態による磁気メモリ装置の製造方法を示す工程断面図である。

はじめに、本実施形態による磁気メモリ装置の構造について図１及び図２を用いて説明する。なお、図２は図１のＡ−Ａ′線断面図である。

シリコン基板１０には、その表面に複数の活性領域を画定する素子分離膜１２が形成されている。複数の活性領域はそれぞれがＸ方向に長い矩形形状を有しており、互いに千鳥格子状に配置されている。

素子分離膜１２が形成されたシリコン基板１０上には、Ｙ方向に延在する複数のワード線ＷＬが形成されている。ワード線ＷＬは、各活性領域に、それぞれ２本づつが延在している。ワード線ＷＬの両側の活性領域には、ソース／ドレイン領域１６，１８がそれぞれ形成されている。これにより、各活性領域には、ワード線ＷＬにより構成されるゲート電極１４とソース／ドレイン領域１６，１８とを有する選択トランジスタが、それぞれ２つづつ形成されている。一の活性領域に形成された２つの選択トランジスタは、ソース／ドレイン領域１６を共用している。

選択トランジスタが形成されたシリコン基板１０上には、層間絶縁膜２０が形成されている。層間絶縁膜２０には、ソース／ドレイン領域１６に接続されたコンタクトプラグ２４が埋め込まれている。層間絶縁膜２０上には、コンタクトプラグ２４を介してソース／ドレイン領域１６に電気的に接続されたグラウンド線２６が形成されている。

グラウンド線２６が形成された層間絶縁膜２０上には、層間絶縁膜２８が形成されている。層間絶縁膜２８には、書き込みワード線３８が埋め込まれている。書き込みワード線３８は、ゲート電極１４上に形成されている。

書き込みワード線３８が埋め込まれた層間絶縁膜２８上には、層間絶縁膜４０が形成されている。層間絶縁膜４０，２８，２０には、ソース／ドレイン領域１８に接続されたコンタクトプラグ４４が埋め込まれている。コンタクトプラグ４４が埋め込まれた層間絶縁膜４０上には、コンタクトプラグ４４を介してソース／ドレイン領域１８に電気的に接続された下部電極層４６が形成されている。

下部電極層４６上には、反強磁性層４８、固定磁化層５０（第１の強磁性層）、トンネル絶縁膜５２（非磁性層）、自由磁化層５４（第２の強磁性層）及びキャップ層５６が積層されてなるＭＴＪ素子６６が形成されている。キャップ層５６及び自由磁化層５４の側壁部分には側壁絶縁膜６４が形成されており、トンネル絶縁膜５２、固定磁化層５０及び反強磁性層４８は、側壁絶縁膜６４に整合するようにパターニングされている。

下部電極層４６及びＭＴＪ素子６６が形成された層間絶縁膜４０上には、絶縁膜６８，７２，７４，７６，７８が形成されている。絶縁膜６８，７２，７４，７６にはビアホール８０が形成され、絶縁膜７８には配線溝８２が形成されている。配線溝８２には、Ｘ方向に延在して形成され、ビアホール８０を介してＭＴＪ素子６６に接続されたビット線８４が埋め込まれている。

こうして、１つの選択トランジスタと１つのＭＴＪ素子とからなる１Ｔ−１ＭＴＪ型のメモリセルを有する磁気メモリ装置が構成されている。

ここで、本実施形態による磁気メモリ装置のＭＴＪ素子６６は、図２に示すように、自由磁化層５４の側壁部分に側壁絶縁膜６４を有している。そして、固定磁化層５０は、自由磁化層５４及び側壁絶縁膜６４に整合して形成されている。

したがって、自由磁化層５４の端部と固定磁化層５０の端部との間の水平方向の距離は、側壁絶縁膜６４の膜厚によって適宜制御することができる。これにより、製造ばらつきを大幅に低減することができる。

また、固定磁化層５０を自由磁化層５４に対して自己整合で形成するため、固定磁化層５０と自由磁化層５４との間の位置合わせずれに伴う漏洩磁界のばらつきによる誤書き込みや誤読み出しを防止することができる。

また、固定磁化層５０のパターニングの際には自由磁化層５４の側壁は側壁絶縁膜６４によって覆われているため、パターニングの際に発生する側壁付着物によって自由磁化層５４と固定磁化層５０との間の電気的ショートを防止することができる。これにより、製造歩留まりを向上することができる。

次に、本実施形態による磁気メモリ装置の製造方法について図３乃至図９を用いて説明する。

まず、シリコン基板１０に、例えばＳＴＩ（Shallow Trench Isolation）法により、素子分離膜１２を形成する。

次いで、素子分離膜１２により画定された活性領域に、通常のＭＯＳトランジスタの形成方法と同様にして、ゲート電極１４及びソース／ドレイン領域１６，１８を有する選択トランジスタを形成する（図３（ａ））。

次いで、選択トランジスタが形成されたシリコン基板１０上に、例えばＣＶＤ法によりシリコン酸化膜を堆積後、ＣＭＰ法によりこの表面を平坦化し、シリコン酸化膜よりなる層間絶縁膜２０を形成する。

次いで、フォトリソグラフィ及びドライエッチングにより、層間絶縁膜２０に、ソース／ドレイン領域１６に達するコンタクトホール２２を形成する。

次いで、例えばＣＶＤ法により、バリアメタルとしての窒化チタン膜及びタングステン膜を堆積後、これら導電膜をエッチバック或いはポリッシュバックし、コンタクトホール２２に埋め込まれソース／ドレイン領域１６に電気的に接続されたコンタクトプラグ２４を形成する（図３（ｂ））。

次いで、コンタクトプラグ２４が埋め込まれた層間絶縁膜２０上に導電膜を堆積してパターニングし、コンタクトプラグ２４を介してソース／ドレイン領域１６に電気的に接続されたグラウンド線２６を形成する。

次いで、グラウンド線２６が形成された層間絶縁膜２０上に、例えばＣＶＤ法によりシリコン酸化膜を堆積後、ＣＭＰ法によりこの表面を平坦化し、シリコン酸化膜よりなる層間絶縁膜２８を形成する。

次いで、フォトリソグラフィ及びエッチングにより、層間絶縁膜２８に、書き込みワード線を埋め込むための配線溝３０を形成する（図３（ｃ））。配線溝３０は、例えば２００〜３００ｎｍ程度の深さとする。

次いで、例えばスパッタ法によりＴａ膜３２及びＮｉＦｅ膜３４を、例えば電解めっき法によりＣｕ膜３６を、それぞれ堆積後、これら導電膜をＣＭＰ法により平坦化し、配線溝３０内に埋め込まれた書き込みワード線３８を形成する（図４（ａ））。なお、書き込みワード線３８には、図示するようなヨーク構造のほか、シリコンプロセスに用いられる通常の配線構造を適用してもよい。

次いで、書き込みワード線３８が埋め込まれた層間絶縁膜２８上に、例えばＣＶＤ法により、例えば膜厚１０〜２０ｎｍのシリコン窒化膜及び例えば膜厚２０〜５００ｎｍのシリコン酸化膜を堆積後、ＣＭＰ法によりシリコン酸化膜の表面を平坦化し、シリコン窒化膜とシリコン酸化膜との積層膜よりなる層間絶縁膜４０を形成する。層間絶縁膜４０の膜厚は、書き込みワード線３８に所定の書き込み電流を流したときにＭＴＪ素子に所望の反転磁界（２０〜２００Ｏｅ程度）が印加できる膜厚に設定する。

次いで、フォトリソグラフィ及びドライエッチングにより、層間絶縁膜４０，２８，２０に、ソース／ドレイン領域１８に達するコンタクトホール４２を形成する。

次いで、例えばＣＶＤ法により、バリアメタルとしての窒化チタン膜及びタングステン膜を堆積後、これら導電膜をエッチバック或いはポリッシュバックし、コンタクトホール４２に埋め込まれソース／ドレイン領域１８に電気的に接続されたコンタクトプラグ４４を形成する（図４（ｂ））。

次いで、例えばスパッタ法により、例えば膜厚２０〜１００ｎｍのＴａ膜を堆積し、Ｔａ膜よりなる下部電極層４６を形成する。

次いで、下部電極層４６上に、例えばスパッタ法により、膜厚０〜５ｎｍのＮｉＣｒ，ＮｉＦｅ等の軟磁性材料、例えば膜厚２ｎｍのＮｉＦｅ膜と、膜厚８〜３０ｎｍのＰｔＭｎ，ＩｒＭｎ，ＰｄＰｔＭｎ等の反強磁性材料、例えば膜厚１５ｎｍのＰｔＭｎ膜とを堆積し、下地膜としてのＮｉＦｅ膜とＰｔＭｎ膜との積層膜よりなる反強磁性層４８を形成する。

次いで、反強磁性層４８上に、例えばスパッタ法により、膜厚１〜１０ｎｍのＣｏ，ＣｏＦｅ等の強磁性材料、例えば膜厚３ｎｍのＣｏＦｅ膜と、膜厚０．１〜３ｎｍのＲｕ，Ｒｈ等の非磁性材料、例えば膜厚０．８ｎｍのＲｕ膜と、膜厚１〜１０ｎｍのＣｏ，ＣｏＦｅ等の強磁性材料、例えば膜厚３ｎｍのＣｏＦｅ膜とを堆積し、積層フェリ構造の固定磁化層５０を形成する。

次いで、固定磁化層５０上に、例えばスパッタ法により、膜厚０．１〜１０ｎｍのＡｌＯ，ＴｉＯ，ＭｇＯ，ＴａＯ等の絶縁材料、例えば膜厚０．８５ｎｍのアルミナ（Ａｌ_２Ｏ_３）膜を堆積し、アルミナ膜よりなるトンネル絶縁膜５２を形成する。

次いで、トンネル絶縁膜５２上に、例えばスパッタ法により、膜厚０．５〜５ｎｍのＣｏＦｅ，ＣｏＦｅＢ等よりなる軟磁性材料、例えば膜厚２ｎｍのＣｏＦｅ膜と、膜厚１〜１０ｎｍのＮｉＦｅ，Ｔａ／ＮｉＦｅ，Ｔｉ／ＮｉＦｅ等の軟磁性材料、例えば膜厚４ｎｍのＮｉＦｅ膜とを堆積し、ＣｏＦｅ膜とＮｉＦｅ膜との積層膜よりなる自由磁化層５４を形成する。

次いで、自由磁化層５４上に、例えばスパッタ法により、膜厚が１〜２０ｎｍ、例えば１０ｎｍのＲｕ膜と、膜厚が１０〜２００ｎｍ、例えば３０ｎｍのＴａ膜とを堆積し、Ｒｕ膜とＴａ膜との積層膜よりなるキャップ層５６を形成する。

次いで、キャップ層５６上に、例えばＣＶＤ法により、ＳｉＮ，Ａｌ_２Ｏ_３，ＳｉＯＮ，ＳｉＣ等の絶縁材料、例えば膜厚０〜１００ｎｍのＳｉＮ膜を堆積し、ＳｉＮ膜よりなるキャップ絶縁膜５８を形成する（図５（ａ））。なお、キャップ絶縁膜５８は、後のバリア絶縁膜５２、固定磁化層５０及び反強磁性層４８をパターニングする工程でハードマスクとして用いる膜であり、このパターニング工程におけるハードマスクがキャップ層５６のみで十分である場合には、必ずしも形成する必要はない。

次いで、キャップ絶縁膜５８上に、フォトリソグラフィにより、形成しようとする自由磁化層５４のパターンを有するフォトレジスト膜６０を形成する。自由磁化層５４は、例えば〜１００×２００ｎｍ程度の大きさにパターニングする。

次いで、フォトレジスト膜６０をマスクとして、ドライエッチングにより、キャップ絶縁膜５８、キャップ層５６及び自由磁化層５４を異方性エッチングする（図５（ｂ））。キャップ絶縁膜５８及びキャップ層５６は、例えばＣＦ_４／Ａｒ＝１：１０のエッチングガスを用い、チャンバ内圧力を１０Ｐａとしてエッチングする。また、自由磁化層５４は、例えばＣＯ／ＨＮＦ_３＝１：１０のエッチングガスを用い、チャンバ内圧力を１０Ｐａとしてエッチングする。このエッチングは、Ｆｅなどの発光、プラズマソースのインダクタンスの変化、元素質量分析等に基づき、トンネル絶縁膜５２上で停止する。

次いで、例えばアッシングにより、フォトレジスト膜６０を除去する。

次いで、例えばＣＶＤ法により、ＳｉＮ，Ａｌ_２Ｏ_３，ＳｉＯＮ，ＳｉＣ等の絶縁材料、例えば膜厚１００〜２００ｎｍのＳｉＮ膜を堆積し、ＳｉＮ膜よりなる絶縁膜６２を形成する（図６（ａ））。この絶縁膜６２は、キャップ絶縁膜５８と同じ絶縁材料、或いはエッチング特性が近い絶縁材料により構成することが望ましい。絶縁材料と導電材料、例えばＡｌ_２Ｏ_３／ポリＳｉ等の積層膜により形成してもよい。また、絶縁膜６２の膜厚は、自由磁化層５４に対する固定磁化層５０の突き出し設計値（完成時における自由磁化層５４の端部と固定磁化層５０の端部との間の水平方向の距離）とする。

次いで、ドライエッチングにより、トンネル絶縁膜５２が露出するまで絶縁膜６２を異方性エッチングする。これにより、自由磁化層５４、キャップ層５６及びキャップ絶縁膜５８の側壁部分には、絶縁膜６２よりなる側壁絶縁膜６４が形成される（図６（ｂ））。ＳｉＮ膜６２のエッチングは、例えばＣＦ_４／Ｏ_２／Ａｒ，Ｃｌ_２／ＢＣＬ_３／Ａｒ等のエッチングガスを用いて行い、プラズマ発光やインダクタンスの変化に基づきトンネル絶縁膜５２上で停止する。

次いで、キャップ絶縁膜５８及び側壁絶縁膜６４をハードマスクとして、ドライエッチングによりトンネル絶縁膜５２、固定磁化層５０及び反強磁性層４８を異方性エッチングする（図７（ａ））。このとき、反強磁性層４８までのエッチングが終了した段階でキャップ層５６のＲｕ膜の上面或いは側面が露出しないように、キャップ絶縁膜５８及びキャップ層５６のＴａ膜の膜厚を調節する。キャップ絶縁膜５８は、反強磁性層４８までのエッチングが終了した段階で完全に除去されていることが望ましい。

このようにして固定磁化層５０及び反強磁性層をパターニングすることにより、固定磁化層５０を自由磁化層５４に対して自己整合で加工することができる。また、パターニング後における自由磁化層５４の端部と固定磁化層５０の端部との間の水平方向の距離は側壁絶縁膜６４の膜厚によって規定されるため、製造ばらつきを大幅に低減することができる。また、自由磁化層５４と固定磁化層５０とを別々にパターニングすることにより、パターニングの際に発生する側壁付着物によって自由磁化層５４と固定磁化層５０とが電気的にショートすることを抑制することができる。これにより、製造歩留まりを向上することができる。

こうして、反強磁性層４８、固定磁化層５０、トンネル絶縁膜５２、自由磁化層５４及びキャップ層５６の積層体よりなるＭＴＪ素子６６を形成する（図７（ａ））。

次いで、ＭＴＪ素子６６が形成された下部電極層４６上に、例えばＣＶＤ法により、ＳｉＯ，ＳｉＮ等の絶縁材料、例えば膜厚５０〜１００ｎｍのシリコン酸化膜を堆積し、シリコン酸化膜よりなる絶縁膜６８を形成する（図７（ｂ））。この絶縁膜６８は、下部電極層４６を加工する際にＭＴＪ素子６８をプラズマから保護するための膜である。

次いで、絶縁膜６８上に、フォトリソグラフィにより、形成しようとする下部電極層４６のパターンを有するフォトレジスト膜７０を形成する。

次いで、フォトレジスト膜７０をマスクとして、ドライエッチングにより、絶縁膜６８及び下部電極層４６を異方性エッチングする。これにより、ＭＴＪ素子６６をコンタクトプラグ４４を介してソース／ドレイン拡散層１８に電気的に接続する下部電極層４６を形成する（図８（ａ））。

次いで、例えばアッシングにより、フォトレジスト膜７０を除去する。

次いで、全面に、例えばＣＶＤ法により、例えばＳｉＮ膜よりなる絶縁膜７２と、例えばシリコン酸化膜よりなる絶縁膜７４とを形成する。

次いで、例えばＣＭＰ法により、絶縁膜７４の表面を平坦化する。

次いで、表面を平坦化した絶縁膜７４上に、例えばＣＶＤ法により、例えばＳｉＮ膜よりなる絶縁膜７６と、例えばシリコン酸化膜よりなる絶縁膜７８とを形成する（図８（ｂ））。

次いで、通常のデュアルダマシンプロセスと同様にして、絶縁膜６８，７２，７４，７６にビアホール８０を形成し、絶縁膜７８に配線溝８２を形成する（図９（ａ））。この際、キャップ層５６及び自由磁化層５４の側壁部分には側壁絶縁膜６４が形成されているため、位置合わせずれが生じてもビアホール８０が固定磁化層５０上に開口されることを防止することができる。これにより、位置合わせマージンを拡大することができる。

次いで、全面に、ＴａＮ膜等よりなるバリア膜（図示せず）及びＣｕ膜（図示せず）を堆積後、ＣＭＰ法により絶縁膜７８の表面が露出するまでこれら導電膜を研磨し、配線溝８２に埋め込まれ、ビアホール８０を介してＭＴＪ素子６６に電気的に接続されたビット線８４を形成する（図９（ｂ））。

この後、必要に応じて更に上層に絶縁層や配線層等を形成し、磁気メモリ装置を完成する。

このように、本実施形態によれば、固定磁化層とトンネル絶縁膜と自由磁化層とが積層されてなる磁気抵抗効果素子を形成する際に、自由磁化層の側壁に形成された側壁絶縁膜をマスクとしてトンネル絶縁膜及び固定磁化層をパターニングするので、固定磁化層と自由磁化層との間の位置ずれを防止することができる。これにより、固定磁化層からの漏洩磁界のばらつきによる誤書き込みや誤読み出しを抑制することができる。また、漏洩磁界のばらつきを抑制できるため、固定磁化層の端部と自由磁化層の端部との間の水平方向の距離を近づけることができ、高集積化を図ることができる。また、このような磁気抵抗効果素子を用いて磁気メモリ装置を構成することにより、製造歩留まりが高く信頼性の高い磁気メモリ装置を提供することができる。

［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。

例えば、上記実施形態では、本発明を、信号線に電流を流すことにより発生した磁界によりＭＴＪ素子を駆動する電流駆動型の磁気メモリ装置に適用する場合について示したが、スピンを注入することにより磁気抵抗効果素子を駆動するスピン注入型の磁気メモリ装置においても同様に適用することができる。スピン注入型の磁気メモリ装置では、上記実施形態における書き込みワード線３８を形成する必要はない。

また、上記実施形態では、固定磁化層５０を、ＣｏＦｅ／Ｒｕ／ＣｏＦｅからなる積層フェリ構造とすることにより、固定磁化層５０からの漏洩磁界を低減する構成としたが、例えばＣｏＦｅよりなる単層構造の固定磁化層を適用してもよい。製造ばらつきによる漏洩磁界の影響を防止しうるという本発明特有の効果は、固定磁化層５０の構造によらず達成することができる。

また、上記実施形態では、自由磁化層５４をＮｉＦｅ／ＣｏＦｅの積層構造としたが、ＮｉＦｅ等よりなる単層構造としてもよい。また、例えばＣｏＦｅ／Ｒｕ／ＮｉＦｅ，ＣｏＦｅ／Ｒｈ／ＮｉＦｅ等よりなる積層フェリ構造としてもよい
また、上記実施形態では、１つの選択トランジスタと１つのＭＴＪ素子によって１つのメモリセルが構成される１Ｔ−１ＭＴＪ型の磁気メモリ装置に本発明を適用した場合を示したが、メモリセルの構成はこれに限定されるものではない。例えば、２Ｔ−２ＭＴＪ型の磁気メモリ装置や、１Ｔ−２ＭＴＪ型の磁気メモリ装置においても、本発明を同様に適用することができる。

また、上記実施形態では、磁気抵抗効果素子としてＭＴＪ素子を例にして説明したが、本発明は、磁性層間のスピンの関係に基づく抵抗変化を利用した磁気抵抗効果素子に広く適用することができる。例えば、２つの磁性層が導電性の非磁性層を介して積層された磁気抵抗効果素子においても適用可能である。

また、上記実施例では、本発明の磁気抵抗効果素子を磁気メモリ装置に適用する場合を示したが、磁気抵抗効果素子を用いる他のデバイス、例えば磁気ヘッド等に適用してもよい。

以上詳述したように、本発明の特徴をまとめると以下の通りとなる。

（付記１） 第１の強磁性層と、
前記第１の強磁性層上に形成された非磁性層と、
前記非磁性層上に形成された第２の強磁性層と、
前記第２の強磁性層の側壁部分に形成された側壁絶縁膜とを有し、
前記第１の強磁性層の端部は、前記側壁絶縁膜の端部に整合している
ことを特徴とする磁気抵抗効果素子。

（付記２） 付記１記載の磁気抵抗効果素子において、
前記第１の強磁性層の下に形成され、前記第１の強磁性層の磁化方向を固定する反強磁性層を更に有し、
前記反強磁性層の端部は、前記側壁絶縁膜の端部に整合している
ことを特徴とする磁気抵抗効果素子。

（付記３） 付記１又は２記載の磁気抵抗効果素子において、
前記第２の強磁性層上に形成された非磁性材料よりなるキャップ層を更に有し、
前記側壁絶縁膜は、前記キャップ層の側壁部分にも形成されている
ことを特徴とする磁気抵抗効果素子。

（付記４） 付記３記載の磁気抵抗効果素子において、
前記キャップ層は、前記第２の強磁性層上に形成された導電材料よりなる第１のキャップ層を有する
ことを特徴とする磁気抵抗効果素子。

（付記５） 付記４記載の磁気抵抗効果素子において、
前記キャップ層は、前記第１のキャップ層上に形成された絶縁材料よりなる第２のキャップ層を更に有する
ことを特徴とする磁気抵抗効果素子。

（付記６） 付記５記載の磁気抵抗効果素子において、
前記第２のキャップ層と前記側壁絶縁膜とは、ほぼ等しいエッチング特性を有する
ことを特徴とする磁気抵抗効果素子。

（付記７） 付記１乃至６のいずれか１項に記載の磁気抵抗効果素子において、
前記非磁性層は、トンネル絶縁膜である
ことを特徴とする磁気抵抗効果素子。

（付記８） 第１の強磁性層を形成する工程と、
前記第１の強磁性層上に、非磁性層を形成する工程と、
前記非磁性層上に、第２の強磁性層を形成する工程と、
前記第２の強磁性層上に、非磁性材料よりなるキャップ層を形成する工程と、
前記キャップ層及び前記第２の磁性層を所定の形状にパターニングする工程と、
パターニングした前記キャップ層及び前記第２の磁性層の側壁部分に、側壁絶縁膜を形成する工程と、
前記キャップ層及び前記側壁絶縁膜をマスクとして、前記非磁性層及び前記第１の強磁性層をパターニングする工程と
を有することを特徴とする磁気抵抗効果素子の製造方法。

（付記９） 付記８記載の磁気抵抗効果素子の製造方法において、
前記キャップ層を形成する工程では、前記第２の強磁性層上に形成された導電材料よりなる第１のキャップ層と、前記第１のキャップ層上に形成された絶縁材料よりなる第２のキャップ層を形成する
ことを特徴とする磁気抵抗効果素子の製造方法。

（付記１０） 付記９記載の磁気抵抗効果素子の製造方法において、
前記非磁性層及び前記第１の強磁性層をパターニングする工程が終了したときに前記第２のキャップ層がなくなるように、前記第２のキャップ層の膜厚を設定する
ことを特徴とする磁気抵抗効果素子の製造方法。

（付記１１） 付記９又は１０記載の磁気抵抗効果素子の製造方法において、
前記第２のキャップ層と前記側壁絶縁膜とは、ほぼ等しいエッチング特性を有する
ことを特徴とする磁気抵抗効果素子の製造方法。

（付記１２） 付記８乃至１１のいずれか１項に記載の磁気抵抗効果素子の製造方法において、
前記第１の強磁性層を形成する工程の前に、前記第１の強磁性層の磁化方向を固定する反強磁性層を形成する工程を更に有し、
前記非磁性層及び前記第１の強磁性層をパターニングする工程では、前記反強磁性層をもパターニングする
ことを特徴とする磁気抵抗効果素子の製造方法。

（付記１３） 付記８乃至１２のいずれか１項に記載の磁気抵抗効果素子の製造方法において、
前記非磁性層は、絶縁材料よりなるトンネル絶縁膜である
ことを特徴とする磁気抵抗効果素子の製造方法。

（付記１４） 第１の配線と、
前記第１の配線に交差する第２の配線と、
前記第１の配線と前記第２の配線との交差領域に設けられた付記１乃至５のいずれか１項に記載の磁気抵抗効果素子と
を有することを特徴とする磁気メモリ装置。

本発明の一実施形態による磁気メモリ装置の構造を示す平面図である。 本発明の一実施形態による磁気メモリ装置の構造を示す概略断面図である。 本発明の一実施形態による磁気メモリ装置の製造方法を示す工程断面図（その１）である。 本発明の一実施形態による磁気メモリ装置の製造方法を示す工程断面図（その２）である。 本発明の一実施形態による磁気メモリ装置の製造方法を示す工程断面図（その３）である。 本発明の一実施形態による磁気メモリ装置の製造方法を示す工程断面図（その４）である。 本発明の一実施形態による磁気メモリ装置の製造方法を示す工程断面図（その５）である。 本発明の一実施形態による磁気メモリ装置の製造方法を示す工程断面図（その６）である。 本発明の一実施形態による磁気メモリ装置の製造方法を示す工程断面図（その７）である。 従来の磁気抵抗効果素子の構造を示す概略断面図である。

符号の説明

１０…シリコン基板
１２…素子分離膜
１４…ゲート電極
１６，１８…ソース／ドレイン領域
２０，２８，４０，６４…層間絶縁膜
２２，４２…コンタクトホール
２４，４４…コンタクトプラグ
２６…グラウンド線
３０…配線溝
３２…Ｔａ膜
３４…ＮｉＦｅ膜
３６…Ｃｕ膜
３８…書き込みワード線
４６…下部電極層
４８…反強磁性層
５０…固定磁化層
５２…トンネル絶縁膜
５４…自由磁化層
５６…キャップ層
５８…キャップ絶縁膜
６０，７０…フォトレジスト膜
６２，６８，７２，７４，７６，７８…絶縁膜
６４…側壁絶縁膜
６６…ＭＴＪ素子
８０…ビアホール
８２…配線溝
８４…ビット線
１００…下部電極層
１０２…反強磁性層
１０４…固定磁化層
１０６…トンネル絶縁膜
１０８…自由磁化層
１１０…キャップ層
１１２…ＭＴＪ素子

Claims (10)

1. 第１の強磁性層と、
   前記第１の強磁性層上に形成された非磁性層と、
   前記非磁性層上に形成された第２の強磁性層と、
   前記第２の強磁性層の側壁部分に形成された側壁絶縁膜とを有し、
   前記第１の強磁性層の端部は、前記側壁絶縁膜の端部に整合している
   ことを特徴とする磁気抵抗効果素子。
2. 請求項１記載の磁気抵抗効果素子において、
   前記第１の強磁性層の下に形成され、前記第１の強磁性層の磁化方向を固定する反強磁性層を更に有し、
   前記反強磁性層の端部は、前記側壁絶縁膜の端部に整合している
   ことを特徴とする磁気抵抗効果素子。
3. 請求項１又は２記載の磁気抵抗効果素子において、
   前記第２の強磁性層上に形成された非磁性材料よりなるキャップ層を更に有し、
   前記側壁絶縁膜は、前記キャップ層の側壁部分にも形成されている
   ことを特徴とする磁気抵抗効果素子。
4. 請求項３記載の磁気抵抗効果素子において、
   前記キャップ層は、前記第２の強磁性層上に形成された導電材料よりなる第１のキャップ層を有する
   ことを特徴とする磁気抵抗効果素子。
5. 請求項４記載の磁気抵抗効果素子において、
   前記キャップ層は、前記第１のキャップ層上に形成された絶縁材料よりなる第２のキャップ層を更に有する
   ことを特徴とする磁気抵抗効果素子。
6. 第１の強磁性層を形成する工程と、
   前記第１の強磁性層上に、非磁性層を形成する工程と、
   前記非磁性層上に、第２の強磁性層を形成する工程と、
   前記第２の強磁性層上に、非磁性材料よりなるキャップ層を形成する工程と、
   前記キャップ層及び前記第２の磁性層を所定の形状にパターニングする工程と、
   パターニングした前記キャップ層及び前記第２の磁性層の側壁部分に、側壁絶縁膜を形成する工程と、
   前記キャップ層及び前記側壁絶縁膜をマスクとして、前記非磁性層及び前記第１の強磁性層をパターニングする工程と
   を有することを特徴とする磁気抵抗効果素子の製造方法。
7. 請求項６記載の磁気抵抗効果素子の製造方法において、
   前記キャップ層を形成する工程では、前記第２の強磁性層上に形成された導電材料よりなる第１のキャップ層と、前記第１のキャップ層上に形成された絶縁材料よりなる第２のキャップ層を形成する
   ことを特徴とする磁気抵抗効果素子の製造方法。
8. 請求項７記載の磁気抵抗効果素子の製造方法において、
   前記非磁性層及び前記第１の強磁性層をパターニングする工程が終了したときに前記第２のキャップ層がなくなるように、前記第２のキャップ層の膜厚を設定する
   ことを特徴とする磁気抵抗効果素子の製造方法。
9. 請求項７又は８記載の磁気抵抗効果素子の製造方法において、
   前記第２のキャップ層と前記側壁絶縁膜とは、ほぼ等しいエッチング特性を有する
   ことを特徴とする磁気抵抗効果素子の製造方法。
10. 請求項６乃至９のいずれか１項に記載の磁気抵抗効果素子の製造方法において、
    前記第１の強磁性層を形成する工程の前に、前記第１の強磁性層の磁化方向を固定する反強磁性層を形成する工程を更に有し、
    前記非磁性層及び前記第１の強磁性層をパターニングする工程では、前記反強磁性層をもパターニングする
    ことを特徴とする磁気抵抗効果素子の製造方法。

Images