JP4583997B2 - 磁気メモリセルアレイおよびその製造方法 - Google Patents
磁気メモリセルアレイおよびその製造方法 Download PDFInfo
- Publication number
- JP4583997B2 JP4583997B2 JP2005106572A JP2005106572A JP4583997B2 JP 4583997 B2 JP4583997 B2 JP 4583997B2 JP 2005106572 A JP2005106572 A JP 2005106572A JP 2005106572 A JP2005106572 A JP 2005106572A JP 4583997 B2 JP4583997 B2 JP 4583997B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- memory cell
- cell array
- magnetic memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B21—MECHANICAL METAL-WORKING WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
- B21D—WORKING OR PROCESSING OF SHEET METAL OR METAL TUBES, RODS OR PROFILES WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
- B21D28/00—Shaping by press-cutting; Perforating
- B21D28/24—Perforating, i.e. punching holes
- B21D28/34—Perforating tools; Die holders
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B21—MECHANICAL METAL-WORKING WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
- B21D—WORKING OR PROCESSING OF SHEET METAL OR METAL TUBES, RODS OR PROFILES WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
- B21D28/00—Shaping by press-cutting; Perforating
- B21D28/24—Perforating, i.e. punching holes
- B21D28/28—Perforating, i.e. punching holes in tubes or other hollow bodies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Description
(A) 複数の下部電極を基体上に形成する工程。
(B)複数の下部電極の上面とそれぞれ接するように複数の磁気トンネル接合素子を形成する工程。
(C)複数の磁気トンネル接合素子の上面と接すると共に互いに平行をなすように積層面に沿った第1方向へ延在し、かつ、第1方向に沿って区分される、下部金属層からなる薄い部分と下部金属層および付加導電層からなる厚い部分とを有する第1電流線を複数形成する工程。
(D)磁気トンネル接合素子と対応する領域において第1電流線と離間しつつ薄い部分と交差するように延在し、かつ、第1電流線の薄い部分の上に第4絶縁層を介して第2電流線を複数形成する工程。
(E)第2電流線と同一階層において第2電流線を取り囲むように第5絶縁層を形成する工程。
ここで、付加導電層、第2電流線、および第5絶縁層を、それらの上面が共平面を構成するように形成する。
(a)基体を覆う第1絶縁層を厚み方向に貫通する接続層の上に、複数の下部電極と、その複数の下部電極の周囲を取り囲む第2絶縁層とを形成する工程。
(b)複数の下部電極の上面とそれぞれ接するように複数の磁気トンネル接合素子を形成すると共に、複数の磁気トンネル接合素子と共に共平面をなすように下部電極および第2絶縁層の上に第3絶縁層を形成する工程。
(c)複数の磁気トンネル接合素子と第3絶縁層との共平面の上に、複数の磁気トンネル接合素子の上面と接すると共に互いに平行をなすように第1方向へ延在する下部金属層を複数形成する工程。
(d)下部金属層の上に第4絶縁層を形成したのち、磁気トンネル接合素子を覆う領域以外の領域における下部金属層の上に、第4絶縁層を貫通する開口を形成する工程。
(e)第4絶縁層と開口に露出した下部金属層とを覆うように第5絶縁層を形成する工程。
(f)磁気トンネル接合素子と対応する領域を通過するように第1方向と直交する第2方向へ延在すると共に、第4絶縁層の上面からなる底面と第5絶縁層からなる側壁とを有する複数の第1溝パターンを形成する工程。
(g)磁気トンネル接合素子と対応する領域以外の領域に配置され、下部金属層の上面からなる底面と第4および第5絶縁層からなる側壁とを有する複数の第2溝パターンを形成する工程。
(h)第1溝パターンおよび第2溝パターンを少なくとも覆うように拡散バリア層を形成する工程。
(i)拡散バリア層の上に、上部金属層を、少なくとも前記第1溝パターンおよび第2溝パターンの内部を充填するように形成する工程。
(j)拡散バリア層、上部金属層および第5絶縁層が共平面を有するように平坦化することにより、第2溝パターンに充填された上部金属層が下部金属層の上に付加されてなると共に第1方向に延在する第1電流線と、第1溝パターンに埋設されて第2方向へ延在する第2電流線とを各々複数形成する工程。
Claims (49)
- 複数の下部電極を基体上に形成する工程と、
前記複数の下部電極の上面とそれぞれ接するように複数の磁気トンネル接合素子を形成する工程と、
前記複数の磁気トンネル接合素子の上面と接すると共に互いに平行をなすように積層面に沿った第1方向へ延在し、かつ、前記第1方向に沿って区分される、下部金属層からなる薄い部分と前記下部金属層および付加導電層からなる厚い部分とを有する第1電流線を複数形成する工程と、
前記磁気トンネル接合素子と対応する領域において前記第1電流線と離間しつつ前記薄い部分と交差するように延在し、かつ、前記第1電流線の前記薄い部分の上に第4絶縁層を介して第2電流線を複数形成する工程と、
前記第2電流線と同一階層において前記第2電流線を取り囲むように第5絶縁層を形成する工程と
を含み、
前記付加導電層、第2電流線、および第5絶縁層を、それらの上面が共平面を構成するように形成する
ことを特徴とする磁気メモリセルアレイの製造方法。 - 前記基体上に第1絶縁層を形成したのち、この第1絶縁層上に、前記複数の下部電極とその周囲を取り囲む第2絶縁層とを形成する
ことを特徴とする請求項1に記載の磁気メモリセルアレイの製造方法。 - 前記複数の磁気トンネル接合素子を形成する工程では、
前記第2絶縁層および下部電極の上に、前記磁気トンネル接合素子との共平面を形成するように第3絶縁層を形成する
ことを特徴とする請求項2に記載の磁気メモリセルアレイの製造方法。 - ビット線として前記第1電流線を形成することを特徴とする請求項1に記載の磁気メモリセルアレイの製造方法。
- 前記第1電流線のうちの前記磁気トンネル接合素子と対応する部分を0.02μm以上0.3μm以下の厚みをなすように形成することにより前記薄い部分とする
ことを特徴とする請求項4に記載の磁気メモリセルアレイの製造方法。 - 前記第1電流線のうちの前記磁気トンネル接合素子と対応する部分以外の部分を0.08μm以上1.1μm以下の厚みをなすように形成することにより前記厚い部分とする
ことを特徴とする請求項4に記載の磁気メモリセルアレイの製造方法。 - 第1拡散バリア層を形成したのち、銅(Cu)または金(Au)を用いて前記第1拡散バリア層の上に導電膜を積層することにより、前記第1電流線の厚み方向の一部をなす前記下部金属層を形成する
ことを特徴とする請求項4に記載の磁気メモリセルアレイの製造方法。 - 前記下部金属層の上に、さらに第2拡散バリア層と上部金属層とを順に積層して前記付加導電層を形成することにより、前記第1電流線のうちの前記厚い部分を形成する
ことを特徴とする請求項7に記載の磁気メモリセルアレイの製造方法。 - タンタル(Ta)層と窒化タンタル合金(TaN)層との積層構造またはチタン(Ti)層と窒化チタン合金(TiN)層との積層構造を形成することにより、前記第1および第2拡散バリア層をそれぞれ形成し、
前記下部金属層における前記導電膜と同一の材料を用いて前記上部金属層を形成する
ことを特徴とする請求項8に記載の磁気メモリセルアレイの製造方法。 - さらに、前記下部金属層の上に第4絶縁層を形成する工程と、
この第4絶縁層上の、前記複数の磁気トンネル接合素子と対応した領域において、前記第1方向と直交する第2方向に沿って互いに平行に延在するように前記第2電流線を形成する工程と、
前記第2電流線と同一階層において、前記第2電流線の周囲を取り囲むように第5絶縁層を形成する工程と
を含むことを特徴とする請求項7に記載の磁気メモリセルアレイの製造方法。 - 基体を覆う第1絶縁層を厚み方向に貫通するように設けられた接続層の上に、複数の下部電極と、その複数の下部電極の周囲を取り囲む第2絶縁層とを形成する工程と、
前記複数の下部電極の上面とそれぞれ接するように複数の磁気トンネル接合素子を形成すると共に、前記複数の磁気トンネル接合素子と共に共平面をなすように前記下部電極および第2絶縁層の上に第3絶縁層を形成する工程と、
前記複数の磁気トンネル接合素子と前記第3絶縁層との共平面の上に、前記複数の磁気トンネル接合素子の上面と接すると共に互いに平行をなすように第1方向へ延在する下部金属層を複数形成する工程と、
前記下部金属層の上に第4絶縁層を形成したのち、前記磁気トンネル接合素子を覆う領域以外の領域における前記下部金属層の上に、前記第4絶縁層を貫通する開口を形成する工程と、
前記第4絶縁層と前記開口に露出した下部金属層とを覆うように第5絶縁層を形成する工程と、
前記磁気トンネル接合素子と対応する領域を通過するように前記第1方向と直交する第2方向へ延在すると共に、前記第4絶縁層の上面からなる底面と前記第5絶縁層からなる側壁とを有する複数の第1溝パターンを形成する工程と、
前記磁気トンネル接合素子と対応する領域以外の領域に配置され、前記下部金属層の上面からなる底面と前記第4および第5絶縁層からなる側壁とを有する複数の第2溝パターンを形成する工程と、
前記第1溝パターンおよび第2溝パターンを少なくとも覆うように拡散バリア層を形成する工程と、
前記拡散バリア層の上に、上部金属層を、少なくとも前記第1溝パターンおよび第2溝パターンの内部を充填するように形成する工程と、
前記拡散バリア層、上部金属層および第5絶縁層が共平面を有するように平坦化することにより、前記第2溝パターンに充填された上部金属層が前記下部金属層の上に付加されてなると共に前記第1方向に延在する第1電流線と、前記第1溝パターンに埋設されて前記第2方向へ延在する第2電流線とを各々複数形成する工程と
を含むことを特徴とする磁気メモリセルアレイの製造方法。 - ビット線として前記第1電流線を形成し、ワード線として前記第2電流線を形成する
ことを特徴とする請求項11に記載の磁気メモリセルアレイの製造方法。 - 0.02μm以上0.3μm以下の厚みと、0.3μm以上1.2μm以下の第2方向の寸法とを有するように前記下部金属層を形成する
ことを特徴とする請求項11に記載の磁気メモリセルアレイの製造方法。 - 前記複数の下部金属層と前記複数の下部電極との各交差点に前記磁気トンネル接合素子をそれぞれ配置する
ことを特徴とする請求項11に記載の磁気メモリセルアレイの製造方法。 - 前記開口と同じ位置に前記第2溝パターンを形成することを特徴とする請求項11に記載の磁気メモリセルアレイの製造方法。
- 0.01μm以上0.3μm以下の厚みをなすように前記第4絶縁層を形成することを特徴とする請求項11に記載の磁気メモリセルアレイの製造方法。
- 前記第5絶縁層の上にフォトレジストパターンを形成したのち、
前記第4絶縁層の上面に達するまで選択的に前記第5絶縁層をエッチングすることにより前記第1溝パターンを形成し、
前記下部金属層の上面に達するまで選択的に前記第5絶縁層をエッチングすることにより前記第2溝パターンを形成する
ことを特徴とする請求項11に記載の磁気メモリセルアレイの製造方法。 - 前記第4絶縁層の構成材料とは異なるエッチング速度を示す材料を用いて、0.05μm以上0.5μm以下の厚みをなすように前記第5絶縁層を形成する
ことを特徴とする請求項17に記載の磁気メモリセルアレイの製造方法。 - 酸化アルミニウム(Al2 O3 )を用いて前記第4絶縁層を形成すると共に酸化珪素を用いて前記第5絶縁層を形成し、フッ素含有ガスを用いたプラズマエッチング法により前記第5絶縁層を選択的にエッチングする
ことを特徴とする請求項18に記載の磁気メモリセルアレイの製造方法。 - 第1方向の寸法が0.2μm以上0.8μm以下となるように前記第1溝パターンを形成することを特徴とする請求項11に記載の磁気メモリセルアレイの製造方法。
- 第1方向の寸法が0.5μm以上1.5μm以下となるように前記第2溝パターンを形成する
ことを特徴とする請求項11に記載の磁気メモリセルアレイの製造方法。 - 前記第1方向における互いの間隔が0.1μm以上0.2μm以下となるように前記第1溝パターンおよび第2溝パターンを形成する
ことを特徴とする請求項11に記載の磁気メモリセルアレイの製造方法。 - 拡散バリア層と導電膜とを積層することにより前記下部金属層を形成することを特徴とする請求項11に記載の磁気メモリセルアレイの製造方法。
- 前記第2溝パターンに充填された上部金属層と前記下部金属層との合計の厚みが0.08μm以上1.1μm以下の厚みとなるように前記第2電流線を形成する
ことを特徴とする請求項11に記載の磁気メモリセルアレイの製造方法。 - 前記第2方向において、前記下部金属層の寸法と等しくなるように前記上部金属層を形成する
ことを特徴とする請求項11に記載の磁気メモリセルアレイの製造方法。 - タンタル(Ta),ルテニウム(Ru),タングステン(W),アルミニウム(Al)または銅(Cu)を用いて前記下部電極を形成し、
銅(Cu)または金(Au)を用いて前記第2電流線を形成する
ことを特徴とする請求項11に記載の磁気メモリセルアレイの製造方法。 - 基体上に形成された複数の下部電極と、
積層面に沿った第1方向において区分される厚い部分と薄い部分とをそれぞれ有すると共に互いに平行をなすように前記第1方向へ延在する複数の第1電流線と、
前記下部電極と前記第1電流線との各交差点において、それら前記下部電極と前記第1電流線との間に挟まれるように配置された複数の磁気トンネル接合素子と、
前記磁気トンネル接合素子と対応する領域において前記第1電流線と離間しつつ前記薄い部分と交差するように延在し、かつ、前記第1電流線の前記薄い部分の上に第4絶縁層を介して設けられた第2電流線と、
前記第2電流線と同一階層において前記第2電流線を取り囲むように設けられた第5絶縁層と
を備え、
前記厚い部分は下部金属層および付加導電層からなり、
前記薄い部分は前記下部金属層からなり、
前記付加導電層、第2電流線、および第5絶縁層は、それらの上面が共平面を構成するものである
ことを特徴とする磁気メモリセルアレイ。 - 前記下部電極は、自らの周囲が第2絶縁層によって取り囲まれ、かつ、この第2絶縁層と共平面を形成するように接続層および第1絶縁層を介して前記基体上に設けられている
ことを特徴とする請求項27に記載の磁気メモリセルアレイ。 - 前記磁気トンネル接合素子は、自らの周囲が第3絶縁層によって取り囲まれ、かつ、この第3絶縁層と共平面を形成するように前記下部電極および第2絶縁層の上に設けられている
ことを特徴とする請求項27に記載の磁気メモリセルアレイ。 - 前記第1電流線はビット線であることを特徴とする請求項27に記載の磁気メモリセルアレイ。
- 前記第1電流線における前記薄い部分は、0.02μm以上0.3μm以下の厚みを有する
ことを特徴とする請求項30に記載の磁気メモリセルアレイ。 - 前記第1電流線における前記厚い部分は、0.08μm以上1.1μm以下の厚みを有する
ことを特徴とする請求項30に記載の磁気メモリセルアレイ。 - 前記下部金属層は、前記磁気トンネル接合素子の側から第1拡散バリア層と銅(Cu)または金(Au)からなる導電膜とが順に積層されたものである
ことを特徴とする請求項30に記載の磁気メモリセルアレイ。 - 前記第1電流線における前記厚い部分は、前記磁気トンネル接合素子の側から前記下部金属層と前記付加導電層が順に積層されたものであり、
前記付加導電層は、第2拡散バリア層と上部金属層とが順に積層されたものである
ことを特徴とする請求項33に記載の磁気メモリセルアレイ。 - 前記第1および第2拡散バリア層は、それぞれ、タンタル(Ta)層と窒化タンタル合金(TaN)層との積層構造またはチタン(Ti)層と窒化チタン合金(TiN)層との積層構造からなり、
前記上部金属層は、前記下部金属層における導電膜と同一の材料により構成されている
ことを特徴とする請求項34に記載の磁気メモリセルアレイ。 - さらに、
前記複数の磁気トンネル接合素子と対応する領域における前記下部電極層と前記第2電流線との間に設けられた第4絶縁層と、
前記第2電流線と同一階層において、前記第2電流線の周囲を取り囲むように形成された第5絶縁層と
を備えたことを特徴とする請求項29に記載の磁気メモリセルアレイ。 - 基体を覆う第1絶縁層を厚み方向に貫通するように形成された接続層と連結し、かつ、自らの周囲が第2絶縁層によって取り囲まれた複数の下部電極と、
自らの周囲が第3絶縁層によって取り囲まれ、かつ、この第3絶縁層と共平面を形成するように前記複数の下部電極の上にそれぞれ設けられた複数の磁気トンネル接合素子と、
前記複数の磁気トンネル接合素子の上面と接すると共に互いに平行をなすように第1方向へ延在する複数の下部金属層と、
前記下部金属層どうしの間を埋めるように形成され、前記下部金属層と共平面を形成する誘電層と、
前記誘電層および下部金属層の上に第4絶縁層を介して配置され、前記第1方向と直交する第2方向において互いに平行に延在する第2電流線と、
前記第2電流線と同一階層において、前記第2電流線の周囲を取り囲むように形成された第5絶縁層と、
前記下部金属層と共に第1電流線を構成する付加導電層と
を備え、
前記付加導電層は、前記複数の磁気トンネル接合素子と対応する領域以外の領域における前記下部金属層の上に第2拡散バリア層と上部金属層とが順に積層されたものであり、前記第2電流線および第5絶縁層と共に共平面を構成している
ことを特徴とする磁気メモリセルアレイ。 - 前記第1電流線はビット線として機能し、前記第2電流線はワード線として機能するものである
ことを特徴とする請求項37に記載の磁気メモリセルアレイ。 - 前記下部金属層における第2方向の寸法は0.3μm以上1.2μm以下であることを特徴とする請求項37に記載の磁気メモリセルアレイ。
- 前記複数の磁気トンネル接合素子は、前記複数の下部金属層と前記複数の下部電極との各交差点にそれぞれ配置されている
ことを特徴とする請求項37に記載の磁気メモリセルアレイ。 - 前記第4絶縁層は、0.01μm以上0.3μm以下の厚みを有することを特徴とする請求項37に記載の磁気メモリセルアレイ。
- 前記第5絶縁層は、0.05μm以上0.5μm以下の厚みを有し、前記第4絶縁層の構成材料とは異なるエッチング速度を示す材料により構成されている
ことを特徴とする請求項37に記載の磁気メモリセルアレイ。 - 前記下部金属層は、0.02μm以上0.3μm以下の厚みを有することを特徴とする請求項37に記載の磁気メモリセルアレイ。
- 前記下部金属層および付加導電層の合計の厚みは、0.08μm以上1.1μm以下である
ことを特徴とする請求項37に記載の磁気メモリセルアレイ。 - 前記付加導電層の第1方向の寸法は0.5μm以上1.5μm以下であることを特徴とする請求項37に記載の磁気メモリセルアレイ。
- 前記第2電流線の第1方向の寸法は0.2μm以上0.8μm以下であることを特徴とする請求項37に記載の磁気メモリセルアレイ。
- 前記付加導電層と前記第2電流線との第1方向における互いの間隔は、0.1μm以上0.2μm以下である
ことを特徴とする請求項37に記載の磁気メモリセルアレイ。 - 前記下部金属層は、第1拡散バリア層と、前記上部金属層と同一の材料からなる導電膜とが順に積層されたものである
ことを特徴とする請求項37に記載の磁気メモリセルアレイ。 - 前記下部電極は、タンタル(Ta),ルテニウム(Ru),タングステン(W),アルミニウム(Al)または銅(Cu)により構成されたものであり、
前記第2電流線は、銅(Cu)または金(Au)により構成されたものである
ことを特徴とする請求項37に記載の磁気メモリセルアレイ。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/816,041 US7071009B2 (en) | 2004-04-01 | 2004-04-01 | MRAM arrays with reduced bit line resistance and method to make the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005294848A JP2005294848A (ja) | 2005-10-20 |
JP4583997B2 true JP4583997B2 (ja) | 2010-11-17 |
Family
ID=35054894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005106572A Expired - Fee Related JP4583997B2 (ja) | 2004-04-01 | 2005-04-01 | 磁気メモリセルアレイおよびその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7071009B2 (ja) |
JP (1) | JP4583997B2 (ja) |
KR (1) | KR100746021B1 (ja) |
TW (1) | TWI260766B (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006120824A (ja) * | 2004-10-21 | 2006-05-11 | Renesas Technology Corp | 磁気記憶装置 |
US7470630B1 (en) * | 2005-04-14 | 2008-12-30 | Altera Corporation | Approach to reduce parasitic capacitance from dummy fill |
US7776623B2 (en) * | 2008-06-30 | 2010-08-17 | Qualcomm Incorporated | System and method to fabricate magnetic random access memory |
US8273582B2 (en) * | 2009-07-09 | 2012-09-25 | Crocus Technologies | Method for use in making electronic devices having thin-film magnetic components |
US8138562B2 (en) * | 2009-10-20 | 2012-03-20 | Magic Technologies, Inc. | Bit line preparation method in MRAM fabrication |
US8347488B2 (en) * | 2009-12-09 | 2013-01-08 | Hitachi Global Storage Technologies Netherlands B.V. | Magnetic write head manufactured by damascene process producing a tapered write pole with a non-magnetic step and non-magnetic bump |
US8201320B2 (en) * | 2009-12-17 | 2012-06-19 | Hitachi Global Storage Technologies Netherlands B.V. | Method for manufacturing a magnetic write head having a wrap around shield that is magnetically coupled with a leading magnetic shield |
KR101214758B1 (ko) * | 2010-02-26 | 2012-12-21 | 성균관대학교산학협력단 | 식각 방법 |
US8347489B2 (en) * | 2010-09-01 | 2013-01-08 | Hitachi Global Storage Technologies Netherlands B.V. | Method for manufacturing a perpendicular magnetic write head having a leading edge tapered write pole, self aligned side shield and independent trailing shield |
TWI468715B (zh) * | 2012-10-22 | 2015-01-11 | Ind Tech Res Inst | 用於感測外部磁場之磁場感測器 |
KR102113802B1 (ko) | 2013-03-14 | 2020-05-21 | 삼성전자주식회사 | 패턴 형성 방법 및 이를 이용한 반도체 장치의 제조 방법 |
TWI520274B (zh) * | 2013-09-13 | 2016-02-01 | 華亞科技股份有限公司 | 記憶體元件及其製造方法 |
KR102101954B1 (ko) | 2013-11-05 | 2020-05-29 | 삼성전자주식회사 | 자기터널접합을 포함하는 자기 기억 소자 |
US9858111B2 (en) * | 2014-06-18 | 2018-01-02 | Empire Technologies Development Llc | Heterogeneous magnetic memory architecture |
CN108376690B (zh) * | 2018-01-18 | 2020-12-29 | 北京航空航天大学 | 一种用于制造高密度mram的自对准互联方法 |
JP2020150217A (ja) * | 2019-03-15 | 2020-09-17 | キオクシア株式会社 | 磁気記憶装置および磁気記憶装置の製造方法 |
US11121317B2 (en) | 2019-11-14 | 2021-09-14 | Micron Technology, Inc. | Low resistance crosspoint architecture |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003282837A (ja) * | 2002-03-27 | 2003-10-03 | Sony Corp | 磁気メモリ装置およびその製造方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4226679B2 (ja) * | 1998-03-23 | 2009-02-18 | 株式会社東芝 | 磁気記憶装置 |
US6365419B1 (en) * | 2000-08-28 | 2002-04-02 | Motorola, Inc. | High density MRAM cell array |
DE10045042C1 (de) * | 2000-09-12 | 2002-05-23 | Infineon Technologies Ag | MRAM-Modulanordnung |
JP2002170377A (ja) * | 2000-09-22 | 2002-06-14 | Mitsubishi Electric Corp | 薄膜磁性体記憶装置 |
US6682943B2 (en) * | 2001-04-27 | 2004-01-27 | Micron Technology, Inc. | Method for forming minimally spaced MRAM structures |
US6551852B2 (en) | 2001-06-11 | 2003-04-22 | Micron Technology Inc. | Method of forming a recessed magnetic storage element |
US6473328B1 (en) * | 2001-08-30 | 2002-10-29 | Micron Technology, Inc. | Three-dimensional magnetic memory array with a minimal number of access conductors therein |
US6597049B1 (en) | 2002-04-25 | 2003-07-22 | Hewlett-Packard Development Company, L.P. | Conductor structure for a magnetic memory |
KR100434958B1 (ko) * | 2002-05-24 | 2004-06-11 | 주식회사 하이닉스반도체 | 마그네틱 램 |
KR100434956B1 (ko) * | 2002-05-29 | 2004-06-11 | 주식회사 하이닉스반도체 | 마그네틱 램의 제조방법 |
US6873542B2 (en) * | 2002-10-03 | 2005-03-29 | International Business Machines Corporation | Antiferromagnetically coupled bi-layer sensor for magnetic random access memory |
JP4399211B2 (ja) * | 2002-12-21 | 2010-01-13 | 株式会社ハイニックスセミコンダクター | バイオセンサー |
JP2004235443A (ja) * | 2003-01-30 | 2004-08-19 | Renesas Technology Corp | 薄膜磁性体記憶装置およびその製造方法 |
US6940749B2 (en) * | 2003-02-24 | 2005-09-06 | Applied Spintronics Technology, Inc. | MRAM array with segmented word and bit lines |
JP3964818B2 (ja) * | 2003-04-01 | 2007-08-22 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
US20050102720A1 (en) * | 2003-10-24 | 2005-05-12 | Heon Lee | Magnetic tunnel junction device with etch stop layer and dual-damascene conductor |
US7366009B2 (en) * | 2004-01-10 | 2008-04-29 | Honeywell International Inc. | Separate write and read access architecture for a magnetic tunnel junction |
US6984530B2 (en) * | 2004-03-29 | 2006-01-10 | Hewlett-Packard Development Company, L.P. | Method of fabricating a MRAM device |
-
2004
- 2004-04-01 US US10/816,041 patent/US7071009B2/en not_active Expired - Fee Related
-
2005
- 2005-03-31 KR KR1020050027052A patent/KR100746021B1/ko not_active IP Right Cessation
- 2005-04-01 JP JP2005106572A patent/JP4583997B2/ja not_active Expired - Fee Related
- 2005-04-01 TW TW094110447A patent/TWI260766B/zh active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003282837A (ja) * | 2002-03-27 | 2003-10-03 | Sony Corp | 磁気メモリ装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2005294848A (ja) | 2005-10-20 |
TWI260766B (en) | 2006-08-21 |
KR100746021B1 (ko) | 2007-08-06 |
KR20060045353A (ko) | 2006-05-17 |
US20050221511A1 (en) | 2005-10-06 |
TW200603382A (en) | 2006-01-16 |
US7071009B2 (en) | 2006-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4583997B2 (ja) | 磁気メモリセルアレイおよびその製造方法 | |
JP4186046B2 (ja) | Mram電極用保護構造 | |
JP5642557B2 (ja) | メモリセルおよびメモリセルの磁気トンネル接合(mtj)の形成方法 | |
JP6316474B1 (ja) | 磁気メモリ | |
US11031546B2 (en) | Method of integration of a magnetoresistive structure | |
TW546822B (en) | Magnetic semiconductor memory apparatus and method of manufacturing the same | |
US9312476B2 (en) | Magnetic memory | |
US6783999B1 (en) | Subtractive stud formation for MRAM manufacturing | |
US7144744B2 (en) | Magnetoresistive random access memory device structures and methods for fabricating the same | |
JP4555780B2 (ja) | 高密度及び高プログラミング効率のmram設計 | |
US8729648B2 (en) | Magnetic body device and manufacturing method thereof | |
JP2011166015A (ja) | 半導体装置および半導体装置の製造方法 | |
CN112234077A (zh) | 磁性存储单元及其制作方法 | |
CN100426476C (zh) | 具有凹陷的对准标记的平面磁隧道结衬底 | |
KR20060011126A (ko) | 자기 기억 소자 및 그 형성 방법 | |
US7105879B2 (en) | Write line design in MRAM | |
US20040165427A1 (en) | Magnetic memories having magnetic tunnel junctions in recessed bit lines and/or digit lines and methods of fabricating the same | |
CN114447216A (zh) | 一种磁阻式随机存取存储器及其制造方法 | |
KR20020046037A (ko) | 반도체소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090421 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090710 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100805 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100901 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |