JP2008192916A - 磁気ランダムアクセスメモリ及びその書き込み方法 - Google Patents
磁気ランダムアクセスメモリ及びその書き込み方法 Download PDFInfo
- Publication number
- JP2008192916A JP2008192916A JP2007027029A JP2007027029A JP2008192916A JP 2008192916 A JP2008192916 A JP 2008192916A JP 2007027029 A JP2007027029 A JP 2007027029A JP 2007027029 A JP2007027029 A JP 2007027029A JP 2008192916 A JP2008192916 A JP 2008192916A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- recording layer
- fixed layer
- current
- magnetization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
【課題】セルの高集積化を図ることが可能な磁気ランダムアクセスメモリ及びその書き込み方法を提供する。
【解決手段】磁気ランダムアクセスメモリは、第1の方向に延在された第1の配線BLと、第1の方向と交差する第2の方向に延在された第2の配線WLと、第1及び第2の配線間の第1及び第2の配線の交点に配置され、第1の配線に接続された一端を有し、固定層と記録層と固定層及び記録層の間に設けられた非磁性層とを有し、固定層の膜厚は記録層の膜厚よりも厚く、固定層の幅は記録層の幅より広く、固定層及び記録層の間に第1の電流を流すことで記録層の磁化方向が反転する磁気抵抗効果素子MTJと、磁気抵抗効果素子の他端に接続された一端と第2の配線に接続された他端とを有し、第1の電流を一方向のみに流すダイオードDとを具備する。
【選択図】図1
【解決手段】磁気ランダムアクセスメモリは、第1の方向に延在された第1の配線BLと、第1の方向と交差する第2の方向に延在された第2の配線WLと、第1及び第2の配線間の第1及び第2の配線の交点に配置され、第1の配線に接続された一端を有し、固定層と記録層と固定層及び記録層の間に設けられた非磁性層とを有し、固定層の膜厚は記録層の膜厚よりも厚く、固定層の幅は記録層の幅より広く、固定層及び記録層の間に第1の電流を流すことで記録層の磁化方向が反転する磁気抵抗効果素子MTJと、磁気抵抗効果素子の他端に接続された一端と第2の配線に接続された他端とを有し、第1の電流を一方向のみに流すダイオードDとを具備する。
【選択図】図1
Description
本発明は、スピン注入磁化反転型の磁気ランダムアクセスメモリ及びその書き込み方法に関する。
スピン注入磁化反転型の磁気ランダムアクセスメモリ(MRAM:Magnetic Random Access Memory)では、1Tr+1MTJのセル構成が採用されている。スピン注入書き込み時は、記録層から固定層(スピンフィルター層)に電子を印加するか、その反対方向に電子を印加するかを、書き込むデータに応じて制御する。つまり、このスピン注入書き込み方式では、MTJ(Magnetic Tunnel Junction)素子の膜面に対して両方向に電子を印加する必要がある。このため、セルのスイッチング素子として、ダイオード等の片方向の整流素子は使用できずトランジスタが使用されている。従って、トランジスタを用いた場合は、ダイオードを用いた場合と比べてセルの集積度が低下する。
尚、この出願の発明に関連する先行技術文献情報としては、次のようなものがある。
特開2006−156840号公報
特開2006−128579号公報
本発明は、セルの高集積化を図ることが可能な磁気ランダムアクセスメモリ及びその書き込み方法を提供する。
本発明の第1の視点による磁気ランダムアクセスメモリは、第1の方向に延在された第1の配線と、前記第1の方向と交差する第2の方向に延在された第2の配線と、前記第1及び第2の配線間の前記第1及び第2の配線の交点に配置され、前記第1の配線に接続された一端を有し、固定層と記録層と前記固定層及び前記記録層の間に設けられた非磁性層とを有し、前記固定層の膜厚は前記記録層の膜厚よりも厚く、前記固定層の幅は前記記録層の幅より広く、前記固定層及び前記記録層の間に第1の電流を流すことで前記記録層の磁化方向が反転する磁気抵抗効果素子と、前記磁気抵抗効果素子の他端に接続された一端と前記第2の配線に接続された他端とを有し、前記第1の電流を一方向のみに流すダイオードとを具備する。
本発明の第2の視点による磁気ランダムアクセスメモリの書き込み方法は、第1の方向に延在された第1の配線と、前記第1の方向と交差する第2の方向に延在された第2の配線と、前記第1及び第2の配線間の前記第1及び第2の配線の交点に配置され、前記第1の配線に接続された一端を有し、固定層と記録層と前記固定層及び前記記録層の間に設けられた非磁性層とを有し、前記固定層の膜厚は前記記録層の膜厚よりも厚く、前記固定層の幅は前記記録層の幅より広い磁気抵抗効果素子と、前記磁気抵抗効果素子の他端に接続された一端と前記第2の配線に接続された他端とを有するダイオードとを備え、前記磁気抵抗効果素子に第1のデータを書き込む場合、前記固定層及び前記記録層の間に第1の電流を流すことで前記記録層の磁化を反転させるステップとを有し、前記磁気抵抗効果素子に第2のデータを書き込む場合、前記第1及び第2の配線の一方に第2の電流を流すことで第1の磁場を発生させ、前記第1の磁場を前記固定層に印加することで前記固定層の磁化のみを反転させるステップと、前記固定層及び前記記録層の間に第3の電流を前記第1の電流と同方向に流すことで前記記録層の磁化を反転させるステップと、前記第1及び第2の配線の一方に第4の電流を前記第2の電流と反対方向に流すことで第2の磁場を発生させ、前記第2の磁場を前記固定層に印加することで前記固定層の磁化のみを反転させるステップとを具備する。
本発明によれば、セルの高集積化を図ることが可能な磁気ランダムアクセスメモリ及びその書き込み方法を提供できる。
本発明の実施の形態を以下に図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
[1]第1の実施形態
[1−1]回路構成
図1は、本発明の第1の実施形態に係る磁気ランダムアクセスメモリの概略的な回路図を示す。以下に、第1の実施形態に係る磁気ランダムアクセスメモリの概略的な回路構成について説明する。
[1−1]回路構成
図1は、本発明の第1の実施形態に係る磁気ランダムアクセスメモリの概略的な回路図を示す。以下に、第1の実施形態に係る磁気ランダムアクセスメモリの概略的な回路構成について説明する。
図1に示すように、メモリセルMCは、MTJ素子MTJとダイオードDとを含んで構成されている。MTJ素子MTJの一端とダイオードDの一端とが接続され、両者は直列接続されている。MTJ素子MTJの他端はビット線BLに接続され、ダイオードDの他端はワード線WLに接続されている。
メモリセルアレイMCAの紙面上側の端部において、ビット線BLは、選択トランジスタTr1を介して、シンカーとして機能するトランジスタTr−S1に接続されている。このトランジスタTr−S1はグランド端子G1に接続されている。また、ビット線BLは、選択トランジスタTr2を介して、スピン注入書き込み用のドライバとして機能するトランジスタTr−D1に接続されている。このトランジスタTr−D1は電源端子VDD1に接続されている。ここで、選択トランジスタTr1、Tr2のゲート信号は、デコーダ21によって制御されている。
メモリセルアレイMCAの紙面下側の端部において、ビット線BLは、選択トランジスタTr3を介して、読み出し回路20に接続されている。この読み出し回路20は、センスアンプS/Aに接続されている。ここで、選択トランジスタTr3のゲート信号は、デコーダ22によって制御されている。
メモリセルアレイMCAの紙面右側の端部において、ワード線WLは、選択トランジスタTr4を介して、シンカーとして機能するトランジスタTr−S2に接続されている。このトランジスタTr−S2はグランド端子G2に接続されている。また、ワード線WLは、選択トランジスタTr5を介して、磁場書き込み用のドライバとして機能するトランジスタTr−D2に接続されている。このトランジスタTr−D2は電源端子VDD2に接続されている。ここで、選択トランジスタTr4、Tr5のゲート信号は、デコーダ23によって制御されている。
メモリセルアレイMCAの紙面左側の端部において、ワード線WLは、選択トランジスタTr6を介して、シンカーとして機能するトランジスタTr−S3に接続されている。このトランジスタTr−S3はグランド端子G3に接続されている。また、ワード線WLは、選択トランジスタTr7を介して、磁場書き込み用のドライバとして機能するトランジスタTr−D3に接続されている。このトランジスタTr−D3は電源端子VDD3に接続されている。ここで、選択トランジスタTr6、Tr7のゲート信号は、デコーダ24によって制御されている。
読み出し回路20は、読み出し用のドライバとして機能するトランジスタTr−D4と読み出し電圧制御用のトランジスタTr−Cとを含んで構成されている。トランジスタTr−D4の電流経路の一端はノードn1に接続され、トランジスタTr−D4の電流経路の他端は電源端子VDD4に接続されている。トランジスタTr−Cの電流経路の一端はノードn1に接続され、トランジスタTr−Cの電流経路の他端はノードn2に接続されている。ノードn1は、センスアンプS/Aの一方の入力端子に接続されている。センスアンプS/Aの他方の入力端子には、参照信号RSが入力される。
尚、本例では、ビット線BLには一方向に書き込み電流を流すドライバが接続され、ワード線WLには両方向に書き込み電流を流すドライバが接続されているが、これに限定されない。例えば、ビット線BLに両方向に書き込み電流を流すドライバを接続し、ワード線WLに一方向に書き込み電流を流すドライバを接続してもよい。また、ビット線BL及びワード線の両方に、両方向に書き込み電流を流すドライバを接続してもよい。
[1−2]書き込み/読み出し動作の概要
図2は、本発明の第1の実施形態に係る書き込み/読み出し動作の概要を説明するための模式図を示す。以下、書き込み/読み出し動作の概要について説明する。
図2は、本発明の第1の実施形態に係る書き込み/読み出し動作の概要を説明するための模式図を示す。以下、書き込み/読み出し動作の概要について説明する。
図2に示すように、書き込み及び読み出し時を合わせると3種類の電流I1、I2、I3が用いられる。具体的には、書き込み動作時、MTJ素子MTJとダイオードDに書き込み電流I1が流される場合と、ワード線WLに書き込み電流I2が流される場合とがある。一方、読み出し動作時、MTJ素子MTJとダイオードDに読み出し電流I3が流される場合がある。
ここで、書き込み電流I1は、MTJ素子MTJの記録層の磁化を反転させるためのスピン注入用の電流である。書き込み電流I2は、MTJ素子MTJの固定層の磁化を反転させるための磁場書き込み用の電流である。
このように書き込み動作時に2つの電流I1、I2を用いるのは、以下の理由からである。本実施形態では、MTJ素子MTJに一方向にしか電流が流れないダイオードDが接続されている。このため、書き込み電流I2により発生した磁場を用いて固定層の磁化方向を制御することで、スピン注入用の書き込み電流I1を流す方向を単一にさせているのである。この書き込み動作の詳細は後述する。
3種類の電流I1、I2、I3の電流値には、次の式(1)の関係がある。
I3<I1<I2…(1)
すなわち、スピン注入用の書き込み電流I1は読み出し電流I3より電流値が大きく、磁場書き込み用の書き込み電流I2はスピン注入用の書き込み電流I1よりも電流値が大きい。このような関係を満たすことで、ディスターブの可能性を低減でき、信頼性を向上することが可能になる。
すなわち、スピン注入用の書き込み電流I1は読み出し電流I3より電流値が大きく、磁場書き込み用の書き込み電流I2はスピン注入用の書き込み電流I1よりも電流値が大きい。このような関係を満たすことで、ディスターブの可能性を低減でき、信頼性を向上することが可能になる。
[1−3]書き込み動作
(スピン注入磁化反転の原理)
図3(a)及び(b)は、第1の実施形態に係るスピン注入磁化反転の原理を説明するための図を示す。図4は、第1の実施形態に係るスピン注入磁化反転における磁化反転可能な電流値及び電流密度を示す。以下に、スピン注入磁化反転の原理について説明する。
(スピン注入磁化反転の原理)
図3(a)及び(b)は、第1の実施形態に係るスピン注入磁化反転の原理を説明するための図を示す。図4は、第1の実施形態に係るスピン注入磁化反転における磁化反転可能な電流値及び電流密度を示す。以下に、スピン注入磁化反転の原理について説明する。
図3(a)及び(b)に示すように、MTJ素子MTJは、スピンフィルターとして機能する固定層(ピン層)Pと、記録層(フリー層)Fと、これら固定層P及び記録層F間に挟まれた非磁性層Nとを有している。
このようなMTJ素子MTJに対してスピン注入磁化反転を用いたデータ書き込みを行うと、固定層P及び記録層Fの間に流す電流Iの向きに応じて、固定層P及び記録層Fの磁化方向が平行状態又は反平行状態となる。具体的には、以下のようになる。
まず、図3(a)に示すように、反平行状態から平行状態へスイッチングさせる場合、MTJ素子MTJの記録層Fから固定層Pの方向に電流Iを流す。すなわち、電子eを固定層P側から記録層F側へ注入する。これにより、固定層P及び記録層Fの磁化は、同じ方向に向き、平行状態となる。この低抵抗状態Rpを、例えば“0”データと規定する。
一方、図3(b)に示すように、平行状態から反平行状態へスイッチングさせる場合、MTJ素子MTJの固定層Pから記録層Fの方向に電流Iを流す。すなわち、電子eを記録層F側から固定層P側へ注入する。これにより、固定層P及び記録層Fの磁化は、逆方向に向き、反平行状態となる。この高抵抗状態Rapを、例えば“1”データと規定する。
上記のようなスイッチングに必要な書き込み電流は、それぞれ以下の式(2)、(3)のように表される。
IcP→AP=−e(VMs/μB)αγ[Hext+Hani+Ms/2]/g(0)…(2)
IcAP→P=−e(VMs/μB)αγ[Hext−Hani−Ms/2]/g(π)…(3)
上記式(2)、(3)において、IcP→AP、IcAP→Pはそれぞれ平行状態から反平行状態へ変化するときと反平行状態から平行状態へ変化するときの臨界電流、Vは記録層Fの体積、Msは記録層Fの飽和磁化、μBはボーア磁子、αはギルバードのダンピング係数、γは記録層Fの磁気ジャイロ係数(γ<0)、Hextは外部印加磁場、Haniは記録層Fの一軸異方性磁界、Msは膜厚方向の反磁界、g(θ)は効率をそれぞれ表す。
IcAP→P=−e(VMs/μB)αγ[Hext−Hani−Ms/2]/g(π)…(3)
上記式(2)、(3)において、IcP→AP、IcAP→Pはそれぞれ平行状態から反平行状態へ変化するときと反平行状態から平行状態へ変化するときの臨界電流、Vは記録層Fの体積、Msは記録層Fの飽和磁化、μBはボーア磁子、αはギルバードのダンピング係数、γは記録層Fの磁気ジャイロ係数(γ<0)、Hextは外部印加磁場、Haniは記録層Fの一軸異方性磁界、Msは膜厚方向の反磁界、g(θ)は効率をそれぞれ表す。
例えば、図4は、記録層Fの膜厚が2nm、幅が60nmであり、固定層Pの膜厚が6nm、幅が200nmである場合、記録層F及び固定層Pの磁化が反転する電流値Ic(mA)、電流密度Jc(A/cm2)を示している。図4に示すように、記録層Fの磁化を反転させるための電流値Icよりも、固定層Pの磁化を反転させるための電流値Icが非常に高いことが分かる。すなわち、スピン注入書き込み時に数mA程度の電流を流しても、固定層Pの磁化は反転させずに記録層Fの磁化だけを反転させることができる。
このようなスピン注入磁化反転技術を用いることで、2軸の電流磁場によって書き込みを行っていた時に問題となっていた半選択時のディスターブの問題は無縁になり、選択的に書き込みを行うことが可能になる。
(書き込み動作シーケンス)
図5は、本発明の第1の実施形態に係る磁気ランダムアクセスメモリの書き込み動作シーケンスを示す。以下に、第1の実施形態に係る書き込み動作のシーケンスについて説明する。
図5は、本発明の第1の実施形態に係る磁気ランダムアクセスメモリの書き込み動作シーケンスを示す。以下に、第1の実施形態に係る書き込み動作のシーケンスについて説明する。
図5に示すように、第1のデータを書き込む場合と第2のデータを書き込む場合とで書き込み動作が異なる。尚、第1のデータは“0”又は“1”データに相当し、第2のデータは“1”又は“0”データに相当する。
第1のデータを書き込む場合は、スピン注入書き込みを行うステップのみである。具体的には、選択セルの固定層P及び記録層Fの間に書き込み電流I1を流す(電子を注入する)。これにより、選択セルの記録層Fの磁化を反転させる。
第2のデータを書き込む場合、磁場書き込みを行う第1のステップと、スピン注入書き込みを行う第2のステップと、磁場書き込みを再び行う第3のステップとを有している。具体的には、第1のステップとして、選択セルのワード線WLに書き込み電流I2を流し、磁場を発生させる。これにより、選択セルの固定層Pに磁場を印加し、固定層Pの磁化のみを反転させる。第2のステップとして、選択セルの固定層P及び記録層Fの間に書き込み電流I1を流す(電子を注入する)。これにより、選択セルの記録層Fの磁化を反転させる。第3のステップとして、選択セルのワード線WLに書き込み電流I2を流し、磁場を発生させる。これにより、選択セルの固定層Pに磁場を印加し、固定層Pの磁化のみを反転させる。ここで、第1のステップと第3のステップの書き込み電流I2は反対方向に流し、固定層Pへの印加磁場の方向を反対にする。
このような書き込み動作シーケンスに基づき、具体的な書き込み動作例について以下に説明する。
(書き込み動作例1)
書き込み動作例1では、記録層Fから固定層Pの一方向に電流が流れるように、MTJ素子MTJに対してダイオードDを接続している。
書き込み動作例1では、記録層Fから固定層Pの一方向に電流が流れるように、MTJ素子MTJに対してダイオードDを接続している。
図6(a)乃至(c)は、本発明の第1の実施形態に係る磁気ランダムアクセスメモリの書き込み動作例1の“0”書き込みの説明図を示す。図7(a)乃至(e)は、本発明の第1の実施形態に係る磁気ランダムアクセスメモリの書き込み動作例1の“1”書き込みの説明図を示す。以下に、書き込み動作例1の“0”、“1”書き込みシーケンスについて説明する。尚、ここでは、初期状態において、固定層Pの磁化は右向きになるように設定してある。
メモリセルMCに“0”データを書き込む場合は、次のように行われる。図6(a)に示すように、初期状態において、固定層Pの磁化は右向き、記録層Fの磁化は左向きであるため、両者の磁化は反平行状態(“1”状態)である。このような磁化状態のMTJ素子MTJに対して、図6(b)に示すように、書き込み電流I1を記録層Fから固定層Pの方向に流す。すなわち、電子eを固定層Pから記録層Fの方向に流す。その結果、図6(c)に示すように、スピン注入磁化反転技術により、記録層Fの磁化が右向きに反転する。従って、固定層Pと記録層Fの磁化は平行状態となり、MTJ素子MTJに“0”データが書き込まれる。
メモリセルMCに“1”データを書き込む場合は、次のように行われる。図7(a)に示すように、初期状態において、固定層Pの磁化は右向き、記録層Fの磁化は右向きであるため、両者の磁化は平行状態(“0”状態)である。このような磁化状態のMTJ素子MTJに対して、図7(b)に示すように、書き込み電流I2−1をワード線WLの第1の方向(紙面右向き)に流す。その結果、書き込み電流I2−1により発生した反時計回りの磁場Hによって、固定層Pの磁化のみが左向きに反転する。これにより、MTJ素子MTJの磁化が反平行状態になる。次に、図7(c)に示すように、書き込み電流I1を記録層Fから固定層Pの方向に流す。すなわち、電子eを固定層Pから記録層Fの方向に流す。その結果、図7(d)に示すように、スピン注入磁化反転技術により、記録層Fの磁化が左向きに反転する。これにより、MTJ素子MTJの磁化が平行状態になる。最後に、図7(e)に示すように、書き込み電流I2−2をワード線WLの第2の方向(紙面左向き)に流す。その結果、書き込み電流I2−2により発生した時計回りの磁場Hによって、固定層Pの磁化のみが右向きに反転する。従って、固定層Pと記録層Fの磁化は反平行状態となり、MTJ素子MTJに“1”データが書き込まれる。
以上のように、書き込み動作例1によれば、書き込むデータが“0”、“1”データのいずれかによって書き込みシーケンスは異なるが、“0”、“1”データのどちらを書き込む場合もスピン注入書き込みを行う際の書き込み電流I1は記録層Fから固定層Pへの一方向に流せばよいことになる。
(書き込み動作例2)
書き込み動作例2は、書き込み動作例1とMTJ素子MTJに流れる電流方向が異なる。すなわち、書き込み動作例2では、固定層Pから記録層Fの一方向に電流が流れるように、MTJ素子MTJに対してダイオードDを接続している。
書き込み動作例2は、書き込み動作例1とMTJ素子MTJに流れる電流方向が異なる。すなわち、書き込み動作例2では、固定層Pから記録層Fの一方向に電流が流れるように、MTJ素子MTJに対してダイオードDを接続している。
図8(a)乃至(e)は、本発明の第1の実施形態に係る磁気ランダムアクセスメモリの書き込み動作例2の“0”書き込みの説明図を示す。図9(a)乃至(c)は、本発明の第1の実施形態に係る磁気ランダムアクセスメモリの書き込み動作例2の“1”書き込みの説明図を示す。以下に、書き込み動作例2の“0”、“1”シーケンスについて説明する。尚、ここでは、初期状態において、固定層Pの磁化は右向きになるように設定してある。
メモリセルMCに“1”データを書き込む場合は、次のように行われる。図8(a)に示すように、初期状態において、固定層Pの磁化は右向き、記録層Fの磁化は左向きであるため、両者の磁化は反平行状態(“1”状態)である。このような磁化状態のMTJ素子MTJに対して、図8(b)に示すように、書き込み電流I2−1をワード線WLの第1の方向(紙面右向き)に流す。その結果、書き込み電流I2−1により発生した反時計回りの磁場Hによって、固定層Pの磁化のみが左向きに反転する。これにより、MTJ素子MTJの磁化が平行状態になる。次に、図8(c)に示すように、書き込み電流I1を固定層Pから記録層Fの方向に流す。すなわち、電子eを記録層Fから固定層Pの方向に流す。その結果、図8(d)に示すように、スピン注入磁化反転技術により、記録層Fの磁化が右向きに反転する。これにより、MTJ素子MTJの磁化が反平行状態になる。最後に、図8(e)に示すように、書き込み電流I2−2をワード線WLの第2の方向(紙面左向き)に流す。その結果、書き込み電流I2−2により発生した時計回りの磁場Hによって、固定層Pの磁化のみが右向きに反転する。従って、固定層Pと記録層Fの磁化は平行状態となり、MTJ素子MTJに“0”データが書き込まれる。
メモリセルMCに“1”データを書き込む場合は、次のように行われる。図8(a)に示すように、初期状態において、固定層Pの磁化は右向き、記録層Fの磁化は右向きであるため、両者の磁化は平行状態(“0”状態)である。このような磁化状態のMTJ素子MTJに対して、図8(b)に示すように、書き込み電流I1を固定層Pから記録層Fの方向に流す。すなわち、電子eを記録層Fから固定層Pの方向に流す。その結果、図8(c)に示すように、スピン注入磁化反転技術により、記録層Fの磁化が左向きに反転する。従って、固定層Pと記録層Fの磁化は反平行状態となり、MTJ素子MTJに“1”データが書き込まれる。
以上のように、書き込み動作例2によれば、書き込むデータが“0”、“1”データのいずれかによって書き込みシーケンスは異なるが、“0”、“1”データのどちらを書き込む場合もスピン注入書き込みを行う際の書き込み電流I1は固定層Pから記録層Fへの一方向に流せばよいことになる。
また、書き込み動作例1では記録層Fから固定層Pの一方向に電流が流れるようにダイオードDを接続したのに対し、書き込み動作例2では固定層Pから記録層Fの一方向に電流が流れるようにダイオードDを接続している。このため、書き込み動作例1では、“0”書き込み時に図5の第1データ書き込みシーケンスを用い、“1”書き込み時に図5の第2データ書き込みシーケンスを用いる。これに対し、書き込み動作例2では、“0”書き込み時に図5の第2データ書き込みシーケンスを用い、“1”書き込み時に図5の第1データ書き込みシーケンスを用いる。従って、書き込み動作例1と書き込み動作例2とは、“0”、“1”の書き込みシーケンスが逆になる。
尚、書き込み動作例1及び2では、磁場書き込み用の書き込み電流I2は、ワード線WLに流していたが、ビット線BLに流してもよい。
[1−4]読み出し動作
図10は、本発明の第1の実施形態に係る磁気ランダムアクセスメモリの読み出し動作の説明図を示す。以下に、第1の実施形態に係る磁気抵抗(Magneto Resistive)効果を利した読み出し動作について説明する。
図10は、本発明の第1の実施形態に係る磁気ランダムアクセスメモリの読み出し動作の説明図を示す。以下に、第1の実施形態に係る磁気抵抗(Magneto Resistive)効果を利した読み出し動作について説明する。
まず、電源端子VDD4からトランジスタTr−D4、Tr−C、Tr3、ビット線BLを介して、選択セルMCのMTJ素子MTJに読み出し電流I3が流れる。この読み出し電流I3は、ダイオードD、ワード線WL、トランジスタTr4、SW−S2を介して、グランド端子G2へと流れていく。
この際、センスアンプS/Aは、セルから読み出された信号と参照信号RSとを比較して、“1”、“0”データの判別が行われる。
尚、読み出し動作時は、定電圧を印加して電流値を読み出してもよいし、定電流を印加して電圧値を読み出してもよい。
[1−5]MTJ素子
(膜厚と幅)
図11は、本発明の第1の実施形態に係るMTJ素子の膜厚の変化に伴うMTJ素子の幅と保持力との関係を示す。この図11のシミュレーションでは、反磁界係数C(k)は0.3、飽和磁化Msは800とした。図12は、本発明の第1の実施形態に係るMTJ素子の断面図を示す。以下に、MTJ素子について説明する。
(膜厚と幅)
図11は、本発明の第1の実施形態に係るMTJ素子の膜厚の変化に伴うMTJ素子の幅と保持力との関係を示す。この図11のシミュレーションでは、反磁界係数C(k)は0.3、飽和磁化Msは800とした。図12は、本発明の第1の実施形態に係るMTJ素子の断面図を示す。以下に、MTJ素子について説明する。
一般に、保持力HcとMTJ素子の体積との関係は、次の式(4)のようになる。
Hc=4π×C(k)×Ms×T/W…(4)
ここで、Tは厚み、Wは幅、C(k)は反磁界係数、Msは飽和磁化を表す。
ここで、Tは厚み、Wは幅、C(k)は反磁界係数、Msは飽和磁化を表す。
図11に示すように、MTJ素子の磁性層の幅Wが大きくなるにしたがって保持力Hcが小さくなり、スイッチング磁場が小さくなることが分かる。一方、MTJ素子の磁性層の幅Wを一定にした場合、磁性層の膜厚Tを厚くすることにより、保持力Hcが大きくなり、スイッチング磁場が大きくなることが分かる。
ここで、本実施形態の書き込み動作では、スピン注入書き込みでは、固定層Pの磁化は反転させずに記録層Pの磁化のみを反転させる。一方、磁場書き込みでは、記録層Fの磁化は反転させずに固定層Pの磁化のみを反転させる必要がある。従って、固定層Pは、スピン注入書き込みでは磁化が反転せず、磁場書き込みでは磁化が反転し易いことが望ましい。
この両方を満たすために、図12に示すように、固定層Pの膜厚Tpは記録層Fの膜厚Tfよりも厚く、固定層Pの幅Wpは記録層Fの幅Wfよりも大きくすることが望ましい。つまり、固定層Pの膜厚Tpを記録層Fの膜厚Tfよりも厚くすることで、スピン注入書き込み時に固定層Pの磁化が反転しないようにする。一方、固定層Pの幅Wpを記録層Fの幅Wfよりも大きくすることで、固定層Pの保持力Hcを弱め、磁場書き込み時に固定層Pの磁化を反転し易くする。
具体的には、固定層Pの膜厚Tpは6nm、幅Wpは200nmであり(図11のプロットX)、記録層Fの膜厚Tfは2nm、幅Wfは60nmである(図11のプロットY)。この例の場合、固定層PのTp/Wpは記録層FのTf/Wfよりも小さいので、式(4)からも分かるように、固定層Pの保持力Hc(90程度)は記録層Fの保持力Hc(100程度)よりも小さくなっている。
以上のように、本実施形態では、固定層Pの膜厚Tpが記録層Fの膜厚Tfよりも厚く、かつ、固定層Pの幅Wpが記録層Fの幅Wfよりも大きくなるように、MTJ素子MTJを作製する。これにより、上述する書き込み動作において、スピン注入書き込み時の電流I1は記録層Fの磁化のみが反転する値で印加し、磁場書き込み時の電流I2は固定層Pの磁化のみが反転する値で印加するように、ドライバを設定しておく。
尚、固定層P及び記録層Fの幅Wは、磁化困難軸方向の長さを意味するものとする。
(材料)
固定層P及び記録層Fは、強磁性材料からなり、例えば、Fe、Co、Niのいずれかを含む膜、又はFe、Co、Niのいずれかを一つ以上を含む合金膜(例えば、CoFe、NiFe等)を用いることが好ましい。
固定層P及び記録層Fは、強磁性材料からなり、例えば、Fe、Co、Niのいずれかを含む膜、又はFe、Co、Niのいずれかを一つ以上を含む合金膜(例えば、CoFe、NiFe等)を用いることが好ましい。
非磁性層Nが導電性の物質(例えば、Cu、Pt等の金属)からなる場合、磁気抵抗素子は巨大磁気抵抗(GMR:Giant Magneto Resistive)効果を有する。非磁性層Nが絶縁性の物質(例えば、MgO、Al2O3等)からなる場合、磁気抵抗素子はトンネル磁気抵抗効果を有する。
(その他)
MTJ素子MTJは、固定層P及び記録層Fの磁化の安定方向が膜面に対して平行な方向である平行磁化型と、固定層P及び記録層Fの磁化の安定方向が膜面に対して垂直な方向である垂直磁化型とがある。本実施形態の場合、磁場書き込み時に固定層Pの磁化反転のし易さを考慮すると、平行磁化型のMTJ素子MTJが望ましい。
MTJ素子MTJは、固定層P及び記録層Fの磁化の安定方向が膜面に対して平行な方向である平行磁化型と、固定層P及び記録層Fの磁化の安定方向が膜面に対して垂直な方向である垂直磁化型とがある。本実施形態の場合、磁場書き込み時に固定層Pの磁化反転のし易さを考慮すると、平行磁化型のMTJ素子MTJが望ましい。
固定層P及び記録層Fの各層は、図12に示すような単層に限定されない。例えば、固定層P及び記録層Fは、複数の強磁性層からなる積層膜でもよい。固定層P及び記録層Fの少なくとも一方は、第1の強磁性層/非磁性層/第2の強磁性層の3層からなり、第1及び第2の強磁性層の磁化方向が反平行状態となるように磁気結合(層間交換結合)した反強磁性結合構造であってもよいし、第1及び第2の強磁性層の磁化方向が平行状態となるように磁気結合(層間交換結合)した強磁性結合構造であってもよい。
MTJ素子MTJは、図12に示すような1層の非磁性層からなるシングルジャンクション構造に限定されず、非磁性層を2層有するダブルジャンクション構造であってもよい。このダブルジャンクション構造のMTJ素子MTJは、第1の固定層と、第2の固定層と、第1及び第2の固定層間に設けられた記録層と、第1の固定層及び記録層間に設けられた第1の非磁性層と、第2の固定層及び記録層間に設けられた第2の非磁性層とを有する。
MTJ素子MTJの平面形状は、例えば、長方形、楕円、円、六角形、菱型、平行四辺形、十字型、ビーンズ型(凹型)等、種々に変更可能である。
[1−6]メモリセル
(断面構造)
図13(a)及び(b)は、本発明の第1の実施形態に係る磁気ランダムアクセスメモリのメモリセルの断面図を示す。以下に、第1の実施形態に係る磁気ランダムアクセスメモリのメモリセルの断面構造について説明する。
(断面構造)
図13(a)及び(b)は、本発明の第1の実施形態に係る磁気ランダムアクセスメモリのメモリセルの断面図を示す。以下に、第1の実施形態に係る磁気ランダムアクセスメモリのメモリセルの断面構造について説明する。
図13(a)及び(b)に示すように、ビット線BL及びワード線WL間におけるビット線BL及びワード線WLの交点に、MTJ素子MTJとダイオードDとが積層して配置されている。
図13(a)の構造では、MTJ素子MTJとビット線BLとの間にダイオードDが配置されている。すなわち、記録層F上に導電層31を介してダイオードDが配置され、このダイオードD上に導電層32を介してビット線BLが配置されている。固定層P下には導電層33を介してワード線WLが配置されている。
図13(b)の構造では、MTJ素子MTJとワード線WLとの間にダイオードDが配置されている。すなわち、固定層P下に導電層33と導電層32を介してダイオードDが配置され、このダイオードD下に導電層31を介してワード線WLが配置されている。記録層F上にはビット線BLが配置されている。
図13(a)及び(b)の構造において、ワード線WLのMTJ素子MTJと対向する面以外の面、すなわち本図ではワード線WLの側面及び底面を被覆するようにヨーク層YKを形成してもよい。ヨーク層YKは、上述する固定層P及び記録層Fで用いられるような磁性材からなる。ヨーク層YKは、ワード線WLのMTJ素子MTJと対向する面以外の少なくとも一面に設けられていればよい。このようなヨーク層YKにより、書き込み電流I2の磁場HをMTJ素子MTJに効率的に印可できる。
ここで、ワード線WLに流す書き込み電流I2による磁場を固定層Pに効率よく印加させるために、固定層Pを記録層Fよりもワード線WL側に配置することが望ましい。
尚、本実施形態では、固定層Pの磁化を反転させるための磁場を発生させる電流I2は、ワード線WLに流していたがこれに限定されない。例えば、ビット線BLに磁場書き込み用の電流I2を流してもよい。この場合、記録層Fよりも固定層Pをビット線BL側に配置した、いわゆるトップピン構造にするとよい。さらに、この場合、ビット線BLのMTJ素子MTJと対向する面以外の少なくとも一面にヨーク層YKを設けるとよい。
(レイアウト)
図14は、本発明の第1の実施形態に係る磁気ランダムアクセスメモリのメモリセルのレイアウト図を示す。以下に、第1の実施形態に係る磁気ランダムアクセスメモリのメモリセルのレイアウトについて説明する。
図14は、本発明の第1の実施形態に係る磁気ランダムアクセスメモリのメモリセルのレイアウト図を示す。以下に、第1の実施形態に係る磁気ランダムアクセスメモリのメモリセルのレイアウトについて説明する。
図14に示すように、ビット線BLがX方向に延在され、ワード線WLがY方向(X方向と交差する方向)に延在されている。ビット線BL及びワード線WLの交点にはMTJ素子MTJが配置されている。この際、MTJ素子MTJの固定層Pの磁化容易軸10の方向は、ビット線BLの延在方向(X方向)と同じ、すなわちワード線WLの延在方向(Y方向)と交差する。
MTJ素子MTJの上から見た平面形状は、例えば楕円状になっている。固定層Pの平面形状の面積は、記録層Fの平面形状の面積よりも大きいことが望ましい。非磁性層Nの平面形状は、ここでは固定層Pの平面形状と同じであるが、記録層Fの平面形状と同じであってもよい。
[1−7]効果
上記第1の実施形態によれば、スピン注入書き込み動作において、固定層Pの磁化方向を電流磁場により制御することで、スピン注入書き込みのための電子の印加方向を単一にすることができる。このため、MTJ素子MTJのスイッチング素子としてダイオードDを用いることができる。従って、直列接続させて積層化したMTJ素子MTJとダイオードDとをビット線BL及びワード線WL間に配置することにより、集積度の高い磁気ランダムアクセスメモリを実現できる。
上記第1の実施形態によれば、スピン注入書き込み動作において、固定層Pの磁化方向を電流磁場により制御することで、スピン注入書き込みのための電子の印加方向を単一にすることができる。このため、MTJ素子MTJのスイッチング素子としてダイオードDを用いることができる。従って、直列接続させて積層化したMTJ素子MTJとダイオードDとをビット線BL及びワード線WL間に配置することにより、集積度の高い磁気ランダムアクセスメモリを実現できる。
[2]第2の実施形態
第2の実施形態は、MTJ素子MTJとダイオードDは積層できることから、上記第1の実施形態のメモリセルを基板上に多層化させた例である。
第2の実施形態は、MTJ素子MTJとダイオードDは積層できることから、上記第1の実施形態のメモリセルを基板上に多層化させた例である。
[2−1]メモリセルの断面構造
図15は、本発明の第2の実施形態に係る磁気ランダムアクセスメモリのメモリセルの断面図を示す。以下に、第2の実施形態に係る磁気ランダムアクセスメモリのメモリセルの断面構造について説明する。
図15は、本発明の第2の実施形態に係る磁気ランダムアクセスメモリのメモリセルの断面図を示す。以下に、第2の実施形態に係る磁気ランダムアクセスメモリのメモリセルの断面構造について説明する。
図15に示すように、第2の実施形態では、第1の実施形態のメモリセルを基板(図示せず)に対して垂直方向に積み上げている。
具体的には、第1メタル層M1にはワード線WL1a、WL1bが配置され、第2メタル層M2にはビット線BL1が配置されている。そして、ビット線BL1とワード線WL1aとの間にはMTJ素子MTJ1a及びダイオードD1aが配置され、ビット線BL1とワード線WL1bとの間にはMTJ素子MTJ1b及びダイオードD1bが配置されている。
第3メタル層M3にはワード線WL2a、WL2bが配置され、第4メタル層M4にはビット線BL2が配置されている。そして、ビット線BL2とワード線WL2aとの間にはMTJ素子MTJ2a及びダイオードD2aが配置され、ビット線BL2とワード線WL2bとの間にはMTJ素子MTJ2b及びダイオードD2bが配置されている。
このような本実施形態においても、上記第1の実施形態と同様の書き込み及び読み出し動作となる。
尚、本図では、メモリセルを2つ積層した例を示すが、3つ以上積層してもよい。
[2−2]効果
上記第2の実施形態によれば、第1の実施形態と同様の効果を得ることができる。さらに、第2の実施形態では、メモリセルを多層化することにより、さらなる高集積化が可能になる。
上記第2の実施形態によれば、第1の実施形態と同様の効果を得ることができる。さらに、第2の実施形態では、メモリセルを多層化することにより、さらなる高集積化が可能になる。
[3]第3の実施形態
第3の実施形態は、MTJ素子MTJをワード線WLの延在方向に対して傾けて配置した例である。
第3の実施形態は、MTJ素子MTJをワード線WLの延在方向に対して傾けて配置した例である。
[3−1]メモリセルのレイアウト
図16は、本発明の第3の実施形態に係る磁気ランダムアクセスメモリのメモリセルの平面図を示す。図17は、本発明の第3の実施形態に係るMTJ素子のアストロイド曲線を示す。以下に、第3の実施形態に係る磁気ランダムアクセスメモリのメモリセルのレイアウトについて説明する。
図16は、本発明の第3の実施形態に係る磁気ランダムアクセスメモリのメモリセルの平面図を示す。図17は、本発明の第3の実施形態に係るMTJ素子のアストロイド曲線を示す。以下に、第3の実施形態に係る磁気ランダムアクセスメモリのメモリセルのレイアウトについて説明する。
上記第1及び第2の実施形態では、MTJ素子MTJの磁化容易軸10の方向は、ワード線WLの延在方向(Y方向)と交差していた。そして、ワード線WLに流す書き込み電流I2による一軸の電流磁場Hによって固定層Pの磁化を反転させている。このため、図17に示す点A、Bよりも外側の電流値をとる必要があり、一軸書き込みの場合、書き込み電流I2が大きくなってしまう。
そこで、第3の実施形態では、図16に示すように、MTJ素子MTJの固定層Pの磁化容易軸10の方向は、ワード線WLの延在方向(Y方向)に対して傾いている。ここで、固定層Pの磁化容易軸10は、ワード線WLの延在方向(Y方向)に対して、例えば、30度から60度、望ましくは45度傾いている。
従って、第3の実施形態では、図17に示すように、書き込み電流I2の値をアステロイド曲線の窪んだ部分で取ることができ、一軸書き込みの場合であっても書き込み電流I2を低減できる。
[3−2]効果
上記第3の実施形態によれば、第1の実施形態と同様の効果を得ることができる。さらに、第3の実施形態では、MTJ素子MTJをワード線WLの延在方向に対して傾けて配置することで、磁場書き込み用の書き込み電流I2の低減を図ることができる。
上記第3の実施形態によれば、第1の実施形態と同様の効果を得ることができる。さらに、第3の実施形態では、MTJ素子MTJをワード線WLの延在方向に対して傾けて配置することで、磁場書き込み用の書き込み電流I2の低減を図ることができる。
[4]第4の実施形態
第4の実施形態は、ワード線WLに設けたヨーク層YKを固定層Pに近づくように引き伸ばした例である。
第4の実施形態は、ワード線WLに設けたヨーク層YKを固定層Pに近づくように引き伸ばした例である。
[4−1]メモリセルの断面構造
図18及び図19は、本発明の第4の実施形態に係る磁気ランダムアクセスメモリのメモリセルの断面図を示す。以下に、第4の実施形態に係る磁気ランダムアクセスメモリのメモリセルの断面構造について説明する。
図18及び図19は、本発明の第4の実施形態に係る磁気ランダムアクセスメモリのメモリセルの断面図を示す。以下に、第4の実施形態に係る磁気ランダムアクセスメモリのメモリセルの断面構造について説明する。
図18に示すように、第4の実施形態では、ワード線WLの電流磁場Hを固定層Pに効率的に印加するために、ワード線WLの側面及び底面をヨーク層YKで覆い、さらに、固定層Pの側面の横にもヨーク層YKaを設けている。
ここで、ヨーク層YKaは、ヨーク層YK上に接して設けられ、少なくとも固定層Pの側面の一部を囲んでいる。図18では、ヨーク層YKaは固定層Pと絶縁されているが、図19のようにヨーク層YKaが固定層Pと接してもよい。
[4−2]効果
上記第4の実施形態によれば、第1の実施形態と同様の効果を得ることができる。さらに、第4の実施形態では、固定層Pの側面にヨーク層YKaを設けることで、書き込み電流I2による磁場Hをさらに効率よく固定層Pに印加できる。このため、固定層Pの磁化を反転させるための書き込み電流I2を低減することができる。
上記第4の実施形態によれば、第1の実施形態と同様の効果を得ることができる。さらに、第4の実施形態では、固定層Pの側面にヨーク層YKaを設けることで、書き込み電流I2による磁場Hをさらに効率よく固定層Pに印加できる。このため、固定層Pの磁化を反転させるための書き込み電流I2を低減することができる。
[5]第5の実施形態
第5の実施形態は、ページ書き込みの例である。
第5の実施形態は、ページ書き込みの例である。
[5−1]書き込み動作
図20は、本発明の第5の実施形態に係る磁気ランダムアクセスメモリの書き込み動作を説明するための図を示す。以下に、第5の実施形態に係る磁気ランダムアクセスメモリの書き込み動作について説明する。
図20は、本発明の第5の実施形態に係る磁気ランダムアクセスメモリの書き込み動作を説明するための図を示す。以下に、第5の実施形態に係る磁気ランダムアクセスメモリの書き込み動作について説明する。
図20に示すように、例えば同じワード線WLに繋がるMTJ素子MTJ1、MTJ2、MTJ3、MTJ4を同一ページ上の素子とする。そして、ページ単位で書き込むモードを備える。
例えば、MTJ素子MTJ1、MTJ2、MTJ3、MTJ4のうち、MTJ素子MTJ1、MTJ4は“0”、MTJ素子MTJ2、MTJ3は“1”を書き込むとする。この場合、まず、1ページ中のMTJ素子MTJ2、MTJ3に“0”データを書き込み、その後、MTJ素子MTJ1、MTJ2に対して“1”データを書き込む。この際、図5の第2データ書き込みの第1及び第3のステップ(磁場書き込み)において、MTJ素子MTJ2の第3のステップとMTJ素子MTJ3の第1のステップとを省略することも可能である。
[5−2]効果
上記第5の実施形態によれば、第1の実施形態と同様の効果を得ることができる。さらに、第5の実施形態では、ページ毎に書き込みを行うことで、書き込み時間の短縮を図ることができる。
上記第5の実施形態によれば、第1の実施形態と同様の効果を得ることができる。さらに、第5の実施形態では、ページ毎に書き込みを行うことで、書き込み時間の短縮を図ることができる。
その他、本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
MTJ…MTJ素子、P…固定層、F…記録層、N…非磁性層、D…ダイオード、BL…ビット線、WL…ワード線、Tr…選択トランジスタ、Tr−S…シンカーとして機能するトランジスタ、Tr−D…ドライバとして機能するトランジスタ、Tr−C…読み出し電圧制御用のトランジスタ、S/A…センスアンプ、G…グランド端子、VDD…電源端子、MC…メモリセル、MCA…メモリセルアレイ、YK…ヨーク層、10…磁化容易軸、20…読み出し回路、21、22、23、24…デコーダ、31、32、33…導電層。
Claims (5)
- 第1の方向に延在された第1の配線と、
前記第1の方向と交差する第2の方向に延在された第2の配線と、
前記第1及び第2の配線間の前記第1及び第2の配線の交点に配置され、前記第1の配線に接続された一端を有し、固定層と記録層と前記固定層及び前記記録層の間に設けられた非磁性層とを有し、前記固定層の膜厚は前記記録層の膜厚よりも厚く、前記固定層の幅は前記記録層の幅より広く、前記固定層及び前記記録層の間に第1の電流を流すことで前記記録層の磁化方向が反転する磁気抵抗効果素子と、
前記磁気抵抗効果素子の他端に接続された一端と前記第2の配線に接続された他端とを有し、前記第1の電流を一方向のみに流すダイオードと
を具備することを特徴とする磁気ランダムアクセスメモリ。 - 前記固定層及び前記記録層の磁化は、膜面に対して平行方向を向くことを特徴とする請求項1に記載の磁気ランダムアクセスメモリ。
- 第2の電流を印加する前記第1及び第2の配線の少なくとも一方の配線において前記磁気抵抗効果素子と対向する面以外の少なくとも一面に設けられ、磁性材で形成された第1のヨーク層と
をさらに具備することを特徴とする請求項1に記載の磁気ランダムアクセスメモリ。 - 第1の方向に延在された第1の配線と、
前記第1の方向と交差する第2の方向に延在された第2の配線と、
前記第1及び第2の配線間の前記第1及び第2の配線の交点に配置され、前記第1の配線に接続された一端を有し、固定層と記録層と前記固定層及び前記記録層の間に設けられた非磁性層とを有し、前記固定層の膜厚は前記記録層の膜厚よりも厚く、前記固定層の幅は前記記録層の幅より広い磁気抵抗効果素子と、
前記磁気抵抗効果素子の他端に接続された一端と前記第2の配線に接続された他端とを有するダイオードと
を備え、
前記磁気抵抗効果素子に第1のデータを書き込む場合、
前記固定層及び前記記録層の間に第1の電流を流すことで前記記録層の磁化を反転させるステップと
を有し、
前記磁気抵抗効果素子に第2のデータを書き込む場合、
前記第1及び第2の配線の一方に第2の電流を流すことで第1の磁場を発生させ、前記第1の磁場を前記固定層に印加することで前記固定層の磁化のみを反転させるステップと、
前記固定層及び前記記録層の間に第3の電流を前記第1の電流と同方向に流すことで前記記録層の磁化を反転させるステップと、
前記第1及び第2の配線の一方に第4の電流を前記第2の電流と反対方向に流すことで第2の磁場を発生させ、前記第2の磁場を前記固定層に印加することで前記固定層の磁化のみを反転させるステップと
を具備することを特徴とする磁気ランダムアクセスメモリの書き込み方法。 - 前記第1及び第3の電流の値は、前記第2及び第4の電流の値より小さいことを特徴とする請求項4に記載の磁気ランダムアクセスメモリの書き込み方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007027029A JP2008192916A (ja) | 2007-02-06 | 2007-02-06 | 磁気ランダムアクセスメモリ及びその書き込み方法 |
US12/026,077 US7869265B2 (en) | 2007-02-06 | 2008-02-05 | Magnetic random access memory and write method of the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007027029A JP2008192916A (ja) | 2007-02-06 | 2007-02-06 | 磁気ランダムアクセスメモリ及びその書き込み方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008192916A true JP2008192916A (ja) | 2008-08-21 |
Family
ID=39676005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007027029A Pending JP2008192916A (ja) | 2007-02-06 | 2007-02-06 | 磁気ランダムアクセスメモリ及びその書き込み方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7869265B2 (ja) |
JP (1) | JP2008192916A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6093175A (ja) * | 1983-10-27 | 1985-05-24 | Nippon Denso Co Ltd | 燃料噴射時期調整装置の噴射時期検出装置 |
JP2013073972A (ja) * | 2011-09-26 | 2013-04-22 | Toshiba Corp | 磁気抵抗効果素子、ダイオードおよびトランジスタを用いた磁気ランダムアクセスメモリ |
US8456896B2 (en) | 2008-12-22 | 2013-06-04 | Fuji Electric Co., Ltd. | Magnetoresistance element and storage device using the same |
JP2015109480A (ja) * | 2009-04-14 | 2015-06-11 | クアルコム,インコーポレイテッド | 磁気トンネル接合(mtj)および方法、およびこれらを使用する磁気ランダムアクセスメモリ(mram) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4435207B2 (ja) * | 2007-06-13 | 2010-03-17 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
US9070456B2 (en) | 2011-04-07 | 2015-06-30 | Tom A. Agan | High density magnetic random access memory |
US8976577B2 (en) | 2011-04-07 | 2015-03-10 | Tom A. Agan | High density magnetic random access memory |
US9343656B2 (en) * | 2012-03-02 | 2016-05-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Magnetic tunnel junction (MTJ) structure in magnetic random access memory |
US8981503B2 (en) * | 2012-03-16 | 2015-03-17 | Headway Technologies, Inc. | STT-MRAM reference layer having substantially reduced stray field and consisting of a single magnetic domain |
JP5677347B2 (ja) | 2012-03-22 | 2015-02-25 | 株式会社東芝 | 磁気抵抗素子及び磁気メモリの書き込み方法 |
KR20140052760A (ko) * | 2012-10-25 | 2014-05-07 | 삼성전자주식회사 | 자기메모리소자 및 그 동작방법 |
CN107886985B (zh) * | 2013-02-19 | 2021-02-19 | 松下半导体解决方案株式会社 | 非易失性半导体存储装置 |
KR102189684B1 (ko) | 2013-12-05 | 2020-12-11 | 삼성전자주식회사 | 반도체 메모리 장치의 동작 방법 |
US9614002B1 (en) * | 2016-01-21 | 2017-04-04 | Samsung Electronics Co., Ltd. | 0T bi-directional memory cell |
JP6178451B1 (ja) * | 2016-03-16 | 2017-08-09 | 株式会社東芝 | メモリセルおよび磁気メモリ |
US10141499B1 (en) * | 2017-12-30 | 2018-11-27 | Spin Transfer Technologies, Inc. | Perpendicular magnetic tunnel junction device with offset precessional spin current layer |
US10236439B1 (en) * | 2017-12-30 | 2019-03-19 | Spin Memory, Inc. | Switching and stability control for perpendicular magnetic tunnel junction device |
US12020736B2 (en) * | 2021-08-13 | 2024-06-25 | International Business Machines Corporation | Spin-orbit-torque magnetoresistive random-access memory array |
US11915734B2 (en) | 2021-08-13 | 2024-02-27 | International Business Machines Corporation | Spin-orbit-torque magnetoresistive random-access memory with integrated diode |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040017721A1 (en) | 1998-10-30 | 2004-01-29 | Schwabe Nikolai Franz Gregoe | Magnetic storage device |
JP2004193282A (ja) | 2002-12-10 | 2004-07-08 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
JP4682585B2 (ja) | 2004-11-01 | 2011-05-11 | ソニー株式会社 | 記憶素子及びメモリ |
JP4359228B2 (ja) | 2004-11-30 | 2009-11-04 | 株式会社東芝 | 磁気記録素子、磁気記録装置、および磁気記録方法 |
JP2006261592A (ja) * | 2005-03-18 | 2006-09-28 | Fujitsu Ltd | 磁気抵抗効果素子及びその製造方法 |
KR100655438B1 (ko) | 2005-08-25 | 2006-12-08 | 삼성전자주식회사 | 자기 기억 소자 및 그 형성 방법 |
-
2007
- 2007-02-06 JP JP2007027029A patent/JP2008192916A/ja active Pending
-
2008
- 2008-02-05 US US12/026,077 patent/US7869265B2/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6093175A (ja) * | 1983-10-27 | 1985-05-24 | Nippon Denso Co Ltd | 燃料噴射時期調整装置の噴射時期検出装置 |
US8456896B2 (en) | 2008-12-22 | 2013-06-04 | Fuji Electric Co., Ltd. | Magnetoresistance element and storage device using the same |
JP2015109480A (ja) * | 2009-04-14 | 2015-06-11 | クアルコム,インコーポレイテッド | 磁気トンネル接合(mtj)および方法、およびこれらを使用する磁気ランダムアクセスメモリ(mram) |
JP2013073972A (ja) * | 2011-09-26 | 2013-04-22 | Toshiba Corp | 磁気抵抗効果素子、ダイオードおよびトランジスタを用いた磁気ランダムアクセスメモリ |
Also Published As
Publication number | Publication date |
---|---|
US7869265B2 (en) | 2011-01-11 |
US20080186759A1 (en) | 2008-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7869265B2 (en) | Magnetic random access memory and write method of the same | |
JP4987616B2 (ja) | 磁気ランダムアクセスメモリ及び抵抗ランダムアクセスメモリ | |
JP4896341B2 (ja) | 磁気ランダムアクセスメモリ及びその作動方法 | |
JP3863536B2 (ja) | 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法 | |
US6801451B2 (en) | Magnetic memory devices having multiple bits per memory cell | |
US20050237788A1 (en) | Magnetic memory and recording method thereof | |
WO2007020823A1 (ja) | 磁気メモリセル、磁気ランダムアクセスメモリ、及び磁気ランダムアクセスメモリへのデータ読み書き方法 | |
JPWO2008047536A1 (ja) | 磁気メモリセルおよび磁気ランダムアクセスメモリ | |
WO2007119446A1 (ja) | Mram、及びmramのデータ読み書き方法 | |
JP2002270790A (ja) | 半導体記憶装置 | |
KR20100094974A (ko) | 자기 메모리 소자, 그 구동 방법 및 불휘발성 기억장치 | |
JP2006237329A (ja) | 磁気記憶装置及び磁気記憶装置の書き込み方法 | |
JP2002289807A (ja) | 磁気メモリ装置および磁気抵抗効果素子 | |
TWI422083B (zh) | Magnetic memory lattice and magnetic random access memory | |
JP2006332527A (ja) | 磁気記憶素子 | |
JP4419408B2 (ja) | 磁気抵抗効果素子および磁気メモリデバイス | |
US10375698B2 (en) | Memory system | |
JP2007095765A (ja) | 多値記録スピン注入磁化反転素子およびこれを用いた装置 | |
JP4182728B2 (ja) | 磁気記憶素子の記録方法、磁気記憶装置 | |
US7257018B2 (en) | Method and apparatus for a low write current MRAM having a write magnet | |
JP4492052B2 (ja) | 磁気記憶セルおよび磁気メモリデバイス | |
JP2004296858A (ja) | 磁気記憶素子及び磁気記憶装置 | |
JP3977816B2 (ja) | 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法 | |
JP4665382B2 (ja) | 磁気メモリ | |
JP3866110B2 (ja) | 磁気メモリ |