KR20140052760A - 자기메모리소자 및 그 동작방법 - Google Patents

자기메모리소자 및 그 동작방법 Download PDF

Info

Publication number
KR20140052760A
KR20140052760A KR1020120119295A KR20120119295A KR20140052760A KR 20140052760 A KR20140052760 A KR 20140052760A KR 1020120119295 A KR1020120119295 A KR 1020120119295A KR 20120119295 A KR20120119295 A KR 20120119295A KR 20140052760 A KR20140052760 A KR 20140052760A
Authority
KR
South Korea
Prior art keywords
magnetic field
magnetoresistive element
magnetoresistive
conductor
perpendicular magnetic
Prior art date
Application number
KR1020120119295A
Other languages
English (en)
Inventor
이성철
김광석
김기원
장영만
피웅환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120119295A priority Critical patent/KR20140052760A/ko
Priority to US13/938,573 priority patent/US20140119106A1/en
Publication of KR20140052760A publication Critical patent/KR20140052760A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

자기메모리소자 및 그 동작방법에 관해 개시되어 있다. 개시된 자기메모리소자는 자기저항요소, 상기 자기저항요소에 스핀전달토크 스위칭전류를 인가하기 위한 전류 인가요소 및 상기 자기저항요소에 비수직 자기장을 인가하기 위한 자기장 인가요소를 포함할 수 있다. 상기 스핀전달토크 스위칭전류 및 상기 비수직 자기장을 이용해서 상기 자기저항요소에 데이터를 기록할 수 있다. 상기 자기저항요소는 수직 자기이방성을 갖는 자유층 및 고정층을 포함할 수 있다. 상기 비수직 자기장은 수평 자기장(in-plane magnetic field)을 포함할 수 있다. 상기 자기장 인가요소는 상기 자기저항요소와 이격된 적어도 하나의 도선을 포함할 수 있다.

Description

자기메모리소자 및 그 동작방법{Magnetic memory device and method of operating the same}
자기메모리소자 및 그 동작방법에 관한 것이다.
MRAM(Magnetic random access memory)은 MTJ(magnetic tunneling junction) 요소와 같은 자기저항요소(magnetoresistive element)의 저항 변화 현상을 이용해서 데이터를 저장하는 메모리소자이다. MTJ 요소의 저항은 자유층(free layer)의 자화 방향에 따라 달라진다. 즉, 자유층의 자화 방향이 고정층(pinned layer)의 자화 방향과 동일할 때, 상기 MTJ 요소는 낮은 저항값을 갖고, 반대인 경우에 높은 저항값을 갖는다. 상기 MTJ 요소가 낮은 저항값을 가질 때, 데이터 '0'에 대응될 수 있고, 높은 저항값을 가질 때, 데이터 '1'에 대응될 수 있다. 이러한 MRAM은 비휘발성을 갖고, 고속 동작이 가능하며, 높은 내구성(endurance)을 갖는 등의 이점으로 인해 차세대 비휘발성 메모리소자의 하나로 주목받고 있다.
최근에는 기록 밀도 향상에 유리한 STT-MRAM(spin transfer torque magnetic random access memory)이 주목받고 있고, 이에 대한 연구가 활발히 이루어지고 있다. 그런데 STT-MRAM의 경우, 데이터 보유(retention) 특성(즉, 데이터의 열적 안정성)을 확보하면서 기록전류(즉, 스위칭전류)의 세기를 낮추는 것이 용이하지 않다. 또한, 기록전류(즉, 스위칭전류)의 세기를 낮추면서 MTJ 요소의 자기저항비(magnetoresistance ratio)(즉, MR 비)를 높이는 것도 용이하지 않다. 따라서, 기존의 방법으로는 기록의 용이성, 데이터 보유 특성 및 높은 자기저항비(MR 비)를 모두 만족하는 자기메모리소자(STT-MRAM)를 구현하기가 쉽지 않다.
우수한 성능을 갖는 자기메모리소자를 제공한다.
고집적화(고밀도화) 및 고성능화에 유리한 자기메모리소자를 제공한다.
기록이 용이하고, 우수한 데이터 보유 특성 및 높은 자기저항비(MR 비)를 갖는 자기메모리소자를 제공한다.
기록전류의 세기를 낮출 수 있고, 기록시간을 단축할 수 있는 자기메모리소자를 제공한다.
자기장(수평 자기장) 및 스핀전달토크(spin transfer torque)를 이용해서 데이터를 기록하는 자기메모리소자를 제공한다.
상기 자기메모리소자의 동작방법을 제공한다.
본 발명의 일 측면(aspect)에 따르면, 수직 자기이방성을 갖는 자유층 및 고정층을 포함하는 자기저항요소; 상기 자기저항요소에 스핀전달토크(spin transfer torque) 스위칭전류를 인가하기 위한 전류 인가요소; 및 상기 자기저항요소에 비수직 자기장(non-perpendicular magnetic field)을 인가하기 위한 자기장 인가요소;를 포함하고, 상기 스핀전달토크 스위칭전류 및 상기 비수직 자기장을 이용해서 상기 자기저항요소에 데이터를 기록하도록 구성된 자기메모리소자가 제공된다.
상기 비수직 자기장은 수평 자기장(in-plane magnetic field)을 포함할 수 있다.
상기 자기장 인가요소는 상기 자기저항요소와 이격된 적어도 하나의 도선을 포함할 수 있다.
상기 도선은 상기 자기저항요소 위쪽에 구비될 수 있다. 이 경우, 상기 자기저항요소는 상기 고정층이 상기 자유층 아래에 구비되는 바텀-핀드(bottom pinned) 구조를 가질 수 있다.
상기 도선은 상기 자기저항요소 아래쪽에 구비될 수 있다. 이 경우, 상기 자기저항요소는 상기 고정층이 상기 자유층 위에 구비되는 탑-핀드(top-pinned) 구조를 가질 수 있다.
상기 자기장 인가요소는 상기 도선에 연결된 구동소자를 더 포함할 수 있다.
상기 구동소자는 트랜지스터 또는 다이오드를 포함할 수 있다.
상기 전류 인가요소는 상기 자기저항요소의 제1 영역에 연결되고 워드라인을 포함하는 스위칭소자 및 상기 자기저항요소의 제2 영역에 연결된 비트라인을 포함할 수 있다.
상기 자기장 인가요소는 상기 비트라인 위쪽에 구비된 제1 도선을 포함할 수 있다.
상기 제1 도선은 상기 워드라인과 평행한 방향으로 연장될 수 있다.
상기 제1 도선은 상기 워드라인과 수직한 방향으로 연장될 수 있다.
상기 자기장 인가요소는 상기 자기저항요소 아래쪽에 구비된 제2 도선을 포함할 수 있고, 상기 자기저항요소는 상기 비트라인과 상기 제2 도선 사이에 배치될 수 있다.
상기 제2 도선은 상기 워드라인과 평행한 방향으로 연장될 수 있다.
상기 워드라인 자체가 상기 자기장 인가요소로 사용될 수 있다. 이 경우, 상기 자기저항요소는 상기 워드라인 위쪽에 구비될 수 있다. 상기 자기저항요소와 상기 워드라인은 동일 수직선 상에 구비될 수 있다.
상기 자기장 인가요소는 상기 자기저항요소 위쪽에 구비된 제1 도선 및 상기 자기저항요소 아래쪽에 구비된 제2 도선을 포함할 수 있다. 이 경우, 상기 제1 도선 및 상기 제2 도선은 서로 평행하거나 수직할 수 있다.
상기 자기메모리소자는 상기 비수직 자기장을 상기 자기저항요소로 집속시키기 위한 자기장 집속 부재를 더 포함할 수 있다.
상기 자기장 집속 부재는 상기 자기장 인가요소(예컨대, 도선)의 일부를 둘러싸는 클래딩층(cladding layer)을 포함할 수 있다. 상기 클래딩층은 상기 자기저항요소를 향하는 개구 영역을 가질 수 있다.
복수의 상기 자기저항요소가 다수의 열을 이루도록 배열될 수 있다.
상기 자기장 인가요소는 적어도 하나의 도선을 포함할 수 있고, 상기 도선은 상기 복수의 자기저항요소 중 적어도 두 개의 열을 이루는 자기저항요소들을 커버하는 폭을 가질 수 있다.
상기 도선은 상기 복수의 자기저항요소 위쪽에 구비될 수 있다.
상기 도선은 상기 복수의 자기저항요소 아래쪽에 구비될 수 있다.
상기 복수의 자기저항요소는 제1 및 제2 자기저항요소를 포함할 수 있고, 상기 전류 인가요소는 상기 제1 및 제2 자기저항요소에 각각 연결된 제1 및 제2 스위칭소자를 포함할 수 있다. 이 경우, 상기 제1 및 제2 자기저항요소는 상기 제1 스위칭소자와 상기 제2 스위칭소자 사이에 배치될 수 있다. 상기 도선은 상기 제1 및 제2 자기저항요소 아래에서 이들을 커버하는 폭을 가질 수 있다.
상기 자기장 인가요소는 상기 전류 인가요소가 상기 자기저항요소에 상기 스핀전달토크 스위칭전류를 인가하기 전 혹은 그와 동시에 상기 비수직 자기장을 상기 자기저항요소에 인가하도록 구성될 수 있다.
본 발명의 다른 측면에 따르면, 수직 자기이방성을 갖는 자유층 및 고정층을 구비하는 자기저항요소에 데이터를 기록하는 단계를 포함하는 자기메모리소자의 동작방법에 있어서, 상기 자기저항요소에 데이터를 기록하는 단계는 상기 자기저항요소에 비수직 자기장(non-perpendicular magnetic field)을 인가하는 단계; 및 상기 자기저항요소에 상기 비수직 자기장이 인가된 상태에서, 상기 자기저항요소에 스핀전달토크(spin transfer torque) 스위칭전류를 인가하는 단계;를 포함하는 자기메모리소자의 동작방법이 제공된다.
상기 비수직 자기장은 수평 자기장(in-plane magnetic field)을 포함할 수 있다.
상기 비수직 자기장은 상기 스핀전달토크 스위칭전류를 인가하기 전 혹은 그와 동시에 인가될 수 있다.
상기 비수직 자기장과 상기 스핀전달토크 스위칭전류의 인가 시점의 차이는 0∼20ns 정도일 수 있다.
상기 자기메모리소자는 적어도 하나의 도선을 포함할 수 있고, 상기 도선을 이용해서 상기 비수직 자기장을 인가할 수 있다.
상기 적어도 하나의 도선은 상기 자기저항요소 위쪽에 구비된 제1 도선을 포함할 수 있다. 이 경우, 상기 자기저항요소는 상기 고정층이 상기 자유층 아래에 구비되는 바텀-핀드(bottom pinned) 구조를 가질 수 있다.
상기 적어도 하나의 도선은 상기 자기저항요소 아래쪽에 구비된 제2 도선을 포함할 수 있다. 이 경우, 상기 자기저항요소는 상기 고정층이 상기 자유층 위에 구비되는 탑-핀드(top-pinned) 구조를 가질 수 있다.
상기 적어도 하나의 도선은 상기 자기저항요소 위쪽에 구비된 제1 도선 및 상기 자기저항요소 아래쪽에 구비된 제2 도선을 포함할 수 있다.
우수한 성능을 갖는 자기메모리소자를 구현할 수 있다.
고집적화(고밀도화) 및 고성능화에 유리한 자기메모리소자를 구현할 수 있다.
기록이 용이하고, 우수한 데이터 보유 특성 및 높은 자기저항비(MR 비)를 갖는 자기메모리소자를 구현할 수 있다.
기록전류의 세기를 낮출 수 있고, 기록시간을 단축할 수 있는 자기메모리소자를 구현할 수 있다.
도 1 내지 도 4는 본 발명의 실시예에 따른 자기메모리소자를 보여주는 단면도이다.
도 5a 내지 도 5f는 본 발명의 실시예에 따른 자기메모리소자의 동작방법을 설명하기 위한 단면도이다.
도 6은 본 발명의 실시예에 따른 자기메모리소자의 동작방법에서 사용될 수 있는 비수직 자기장과 스핀전달토크 스위칭전류의 시간에 따른 진폭의 변화를 예시적으로 보여주는 그래프이다.
도 7 내지 도 10은 본 발명의 다른 실시예에 따른 자기메모리소자를 보여주는 단면도이다.
도 11은 본 발명의 다른 실시예에 따른 자기메모리소자를 보여주는 평면도이다.
도 12는 본 발명의 다른 실시예에 따른 자기메모리소자를 보여주는 단면도이다.
도 13은 본 발명의 실시예 및 비교예에 따른 자기메모리소자의 스위칭조건 별 스위칭전류 인가시간에 대한 비스위칭 확률(non-switching probability)(Pns)을 보여주는 그래프이다.
이하, 본 발명의 실시예에 따른 자기메모리소자 및 그 동작방법을 첨부된 도면을 참조하여 상세하게 설명한다. 첨부된 도면에 도시된 층이나 영역들의 폭 및 두께는 명세서의 명확성을 위해 다소 과장되게 도시된 것이다. 상세한 설명 전체에 걸쳐 동일한 참조번호는 동일한 구성요소를 나타낸다.
도 1은 본 발명의 실시예에 따른 자기메모리소자(100)를 보여주는 단면도이다.
도 1을 참조하면, 자기메모리소자(100)는 자기저항요소(magnetoresistive element)(M10)를 포함할 수 있다. 자기저항요소(M10)는 자유층(free layer)(FL10) 및 고정층(pinned layer)(PL10)을 포함할 수 있다. 자기저항요소(M10)는 자유층(FL10)과 고정층(PL10) 사이에 분리층(separation layer)(SL10)을 더 포함할 수 있다. 자유층(FL10)은 자화 방향을 변동할 수 있는 자성층으로, 소정의 강자성(ferromagnetic) 물질로 형성될 수 있다. 상기 강자성 물질은 Co, Fe 및 Ni 중 적어도 하나를 포함할 수 있고, 그 밖에 다른 원소, 예컨대, B, Cr, Pt, Pd 등을 더 포함할 수 있다. 자유층(FL10)의 두께는 1∼15nm 정도, 예컨대, 2∼10nm 정도일 수 있다. 고정층(PL10)은 고정된 자화 방향을 갖는 자성층으로, 예컨대, Co, Fe 및 Ni 중 적어도 하나를 포함하는 강자성 물질로 형성될 수 있다. 상기 강자성 물질은 Co, Fe, Ni 이외에 다른 원소, 예컨대, B, Cr, Pt, Pd 등을 더 포함할 수도 있다. 자유층(FL10)과 고정층(PL10)은 서로 다른 물질로 형성될 수 있지만, 동일한 물질로 형성될 수도 있다. 고정층(PL10)의 두께는 약 10nm 이하, 예컨대, 약 5nm 이하일 수 있다.
자유층(FL10) 및 고정층(PL10)은 수직 자기이방성(perpendicular magnetic anisotropy)을 가질 수 있다. 이 경우, 자유층(FL10) 및/또는 고정층(PL10)은 Co 계열의 물질을 포함할 수 있고, 단층 또는 다층 구조를 가질 수 있다. 예컨대, 자유층(FL10) 및/또는 고정층(PL10)은 Co, CoFe, CoFeB, CoCr 및 CoCrPt 중 적어도 하나를 포함하거나, [Co/Pd]n 구조, [Co/Ni]n 구조 또는 [Co/Pt]n 구조 등을 포함할 수 있다. [Co/Pd]n 구조에서 n은 Co와 Pd가 교대로 반복 적층된 횟수를 의미한다. 이는 [Co/Ni]n 및 [Co/Pt]n 에서도 마찬가지이다. 여기서 제시한 자유층(FL10) 및 고정층(PL10)의 구체적인 물질은 예시적인 것이고, 그 밖에 다양한 물질이 자유층(FL10) 및 고정층(PL10) 물질로 적용될 수 있다.
분리층(SL10)은 절연 물질로 형성될 수 있다. 예컨대, 분리층(SL10)은 Mg 산화물 및 Al 산화물과 같은 절연성 산화물을 포함할 수 있다. 분리층(SL10)이 절연 물질로 구성된 경우, 자기저항요소(M10)는 MTJ(magnetic tunneling junction) 요소일 수 있다. 그러나 분리층(SL10)의 물질은 절연 물질로 한정되지 않는다. 경우에 따라서는, 분리층(SL10)을 도전 물질로 형성할 수도 있다. 이 경우, 분리층(SL10)은 Ru, Cu, Al, Au, Ag 및 이들의 혼합물 중 적어도 하나의 도전 물질(금속)을 포함할 수 있다. 분리층(SL10)의 두께는 약 5nm 이하, 예컨대, 약 3nm 이하일 수 있다.
본 실시예에서는 고정층(PL10) 상에 분리층(SL10)과 자유층(FL10)이 순차로 적층될 수 있다. 즉, 본 실시예에서 자기저항요소(M10)는 고정층(PL10)이 자유층(FL10) 아래에 구비되는 바텀-핀드(bottom pinned) 구조를 가질 수 있다.
자기저항요소(M10)의 폭(혹은 지름)은 수십 nm 이하, 예컨대, 약 20nm 이하 또는 약 15nm 이하일 수 있다. 자유층(FL10)과 고정층(PL10)이 수직 자기이방성을 갖는 경우, 자기저항요소(M10)의 폭(혹은 지름)을 용이하게 줄일 수 있기 때문에, 고집적/고밀도 자기메모리소자의 구현에 유리할 수 있다.
도 1에서 자유층(FL10) 및 고정층(PL10)에 도시된 화살표(수직 화살표)는 이들이 가질 수 있는 자화 방향을 나타낸다. 고정층(PL10)의 자화 방향은 고정되어 있고, 자유층(FL10)의 자화 방향은 반전될 수 있다. 예컨대, 고정층(PL10)의 자화 방향은 Z축 방향으로 고정될 수 있다. 자유층(FL10)의 자화 방향은 Z축 방향과 그 역방향 사이에서 반전될 수 있다. 여기서는, 자유층(FL10)이 Z축의 역방향으로 자화된 경우가 도시되어 있다. 도 1에 도시된 화살표의 방향(즉, 자화 방향)은 예시적인 것이고 달라질 수 있다.
자기저항요소(M10)에 연결된 스위칭소자(SW10)가 구비될 수 있다. 스위칭소자(SW10)는, 예컨대, 트랜지스터일 수 있다. 이 경우, 스위칭소자(SW10)는 기판(SUB10) 상에 구비된 워드라인(WL10)과 그 양측의 기판(SUB10) 내에 구비된 소오스영역(S10) 및 드레인영역(D10)을 포함할 수 있다. 워드라인(WL10)은 Y축 방향으로 연장될 수 있다. 워드라인(WL10)은 '게이트라인' 혹은 '게이트전극'이라고 할 수 있다. 워드라인(WL10)과 기판(SUB10) 사이에는 게이트절연층(GI10)이 구비될 수 있다. 소오스영역(S10)에 연결된 소오스라인(SLN10)이 구비될 수 있다. 소오스영역(S10)과 소오스라인(SLN10)은 제1 콘택플러그(CP10)에 의해 연결될 수 있다. 소오스라인(SLN10)은 X축 방향 또는 Y축 방향으로 연장될 수 있다. 드레인영역(D10)은 자기저항요소(M10)의 제1 영역(제1 단부)에 전기적으로 연결될 수 있다. 예컨대, 드레인영역(D10)은 자기저항요소(M10)의 하면에 연결될 수 있다. 드레인영역(D10)은 제2 콘택플러그(CP20) 및 연결배선(CW20)에 의해 자기저항요소(M10)에 연결될 수 있다. 드레인영역(D10)과 자기저항요소(M10)의 연결구조는 다양하게 변형될 수 있다. 예컨대, 연결배선(CW20)을 사용하지 않고, 제2 콘택플러그(CP20) 상에 자기저항요소(M10)를 배치할 수도 있다. 또한, 스위칭소자(SW10)에서 소오스영역(S10)과 드레인영역(D10)의 역할을 뒤바뀔 수 있다.
자기저항요소(M10)에 연결된 비트라인(BL10)이 구비될 수 있다. 비트라인(BL10)은 자기저항요소(M10)의 제2 영역(제2 단부)에 전기적으로 연결될 수 있다. 예컨대, 비트라인(BL10)은 자기저항요소(M10)의 상면에 연결될 수 있다. 비트라인(BL10)은 제3 콘택플러그(CP30)에 의해 자기저항요소(M10)에 연결될 수 있다. 그러나 경우에 따라서는, 제3 콘택플러그(CP30) 없이, 자기저항요소(M10)의 상면에 비트라인(BL10)이 접촉될 수도 있다. 비트라인(BL10)은, 예컨대, 워드라인(WL10)과 수직한 방향으로 연장될 수 있다. 즉, 비트라인(BL10)은 X축 방향으로 연장될 수 있다. 그러나 경우에 따라, 비트라인(BL10)은 워드라인(WL10)과 평행한 방향(즉, Y축 방향)으로 연장될 수도 있다.
스위칭소자(SW10)와 비트라인(BL10)을 통해서 자기저항요소(M10)에 스핀전달토크(spin transfer torque) 스위칭전류(SC10)를 인가할 수 있다. 자기저항요소(M10)에 상기 스핀전달토크 스위칭전류(SC10)를 인가하는 요소를 '전류 인가요소'라고 하면, 상기 전류 인가요소는 스위칭소자(SW10)와 비트라인(BL10)을 포함한다고 할 수 있다. 스핀전달토크 스위칭전류(SC10)에 대해서는 추후에 보다 상세히 설명한다.
자기저항요소(M10)에 비수직 자기장(non-perpendicular magnetic field)(NF10)을 인가하기 위한 자기장 인가요소(FA10)가 더 구비될 수 있다. 자기장 인가요소(FA10)는 비트라인(BL10) 위쪽에 구비된 도선(CL10)을 포함할 수 있다. 도선(CL10)은, 예컨대, 워드라인(WL10)과 평행한 방향(즉, Y축 방향)으로 연장될 수 있다. 따라서, 도선(CL10)은 비트라인(BL10)과 수직한 방향으로 연장될 수 있다. 도선(CL10)에 소정의 전류를 흘려줌으로써, 도선(CL10)으로부터 상기 비수직 자기장(NF10)을 발생시킬 수 있다. 비수직 자기장(NF10)의 방향(즉, 비수직 방향)은 자기저항요소(M10), 특히, 자유층(FL10)에 대한 것이다. 비수직 자기장(NF10)은 수평 자기장(in-plane magnetic field)일 수 있다. 즉, 자기저항요소(M10), 특히, 자유층(FL10)에 수평 방향의 자기장(즉, 비수직 자기장(NF10))이 인가될 수 있다. 비수직 자기장(NF10)의 세기는 20∼2000 Oersted(Oe) 정도, 예컨대, 100∼2000 Oe 정도일 수 있다.
도선(CL10)에 연결된 구동소자(DD10)가 더 구비될 수 있다. 구동소자(DD10)는 트랜지스터 또는 다이오드를 포함할 수 있다. 여기서는, 구동소자(DD10)가 트랜지스터인 경우가 도시되어 있다. 구동소자(DD10)를 통해 도선(CL10)에 소정의 전류를 인가할 수 있고, 그에 따라, 도선(CL10)으로부터 비수직 자기장(NF10)을 발생시킬 수 있다. 도시하지는 않았지만, 구동소자(DD10)에 연결된 소정의 전류원(current source)이 더 구비될 수 있다. 자기장 인가요소(FA10)가 구동소자(DD10) 및 상기 전류원을 포함한다고 할 수 있다.
본 발명의 실시예에서는 비수직 자기장(NF10)(예컨대, 수평 자기장) 및 스핀전달토크 스위칭전류(SC10)를 이용해서 자기저항요소(M10)에 데이터를 기록할 수 있다. 다시 말해, 비수직 자기장(NF10) 및 스핀전달토크 스위칭전류(SC10)를 이용해서 자유층(FL10)의 자화 방향을 반전시킬 수 있다. 자유층(FL10)에 비수직 자기장(NF10)(예컨대, 수평 자기장)을 인가하여 자유층(FL10)의 자화 방향을 요동시킨 후에, 스핀전달토크 스위칭전류(SC10)를 인가함으로써, 자유층(FL10)의 자화 방향을 반전시킬 수 있다. 이와 관련해서, 본 발명의 실시예에 따르면, 데이터의 기록, 즉, 자유층(FL10)의 자화 반전이 용이하게 이루어질 수 있다. 또한, 비수직 자기장(NF10)의 효과는 자유층(FL10)의 두께가 커질수록 증가할 수 있으므로, 자유층(FL10)의 열적 안정성(즉, 데이터 보유 특성) 향상 및 자기저항요소(M10)의 자기저항비(MR 비) 증가에 유리할 수 있다. 따라서, 본 발명의 실시예에 따르면, 기록이 용이하고, 우수한 데이터 보유 특성 및 높은 자기저항비(MR 비)를 갖는 자기메모리소자를 구현할 수 있다. 이러한 효과에 대해서는 추후에 보다 상세히 설명한다.
본 발명의 다른 실시예에 따르면, 자기장 인가요소(FA10)의 위치 및 구성 등은 다양하게 변형될 수 있다. 예컨대, 도 1에서 도선(CL10)의 연장 방향은 달라질 수 있다. 그 일례가 도 2에 도시되어 있다. 도 2는 본 발명의 다른 실시예에 따른 자기메모리소자(101)를 보여준다.
도 2를 참조하면, 자기장 인가요소(FA10')의 도선(CL10')은 X축 방향으로 연장될 수 있다. 즉, 도선(CL10')은 비트라인(BL10)과 평행한 방향, 다시 말해, 워드라인(WL10)과 수직한 방향으로 연장될 수 있다. 이 경우, 비수직 자기장(NF10')은 Y축에 평행한 방향으로 인가될 수 있다. 자유층(FL10)의 자화 방향은 비수직 자기장(NF10')에 의해 Y축 방향으로 요동할 수 있다. 이때, 스핀전달토크 스위칭전류(SC10)를 인가함으로써, 자유층(FL10)의 자화 방향을 반전시킬 수 있다.
도 1 및 도 2의 실시예에서 자기저항요소(M10)는 바텀-핀드(bottom pinned) 구조를 갖기 때문에, 고정층(PL10)보다 자유층(FL10)이 도선(CL10, CL10')에 가까이 배치되어 있다. 따라서, 도선(CL10, CL10')에서 발생된 비수직 자기장(NF10, NF10')이 고정층(PL10)보다 자유층(FL10)에 용이하게 인가될 수 있다. 다시 말해, 비수직 자기장(NF10, NF10')은 고정층(PL10)보다 자유층(FL10)에 보다 강한 강도를 가지고 인가될 수 있다. 이와 관련해서, 도 1 및 도 2의 실시예에서는 자기저항요소(M10)가 바텀-핀드(bottom pinned) 구조를 갖는 것이 유리할 수 있다. 그러나, 경우에 따라, 자기저항요소(M10)는 바텀-핀드(bottom pinned) 구조가 아닌 탑-핀드(top-pinned) 구조를 가질 수도 있다.
본 발명의 다른 실시예에 따르면, 도선(CL10)은 자기저항요소(M10) 아래쪽에 배치될 수 있다. 그 일례가 도 3에 도시되어 있다. 도 3은 본 발명의 다른 실시예에 따른 자기메모리소자(102)를 보여준다.
도 3을 참조하면, 자기장 인가요소(FA20)의 도선(CL20)은 자기저항요소(M11) 아래쪽에 구비될 수 있다. 이 경우, 도선(CL20)은 워드라인(WL10)과 평행한 방향, 즉, Y축 방향으로 연장될 수 있다. 도선(CL20)으로부터 자기저항요소(M11)에 비수직 자기장(NF20)(예컨대, 수평 자기장)이 인가될 수 있다. 자기장 인가요소(FA20)는 도선(CL20)에 연결된 구동소자(DD20)를 더 포함할 수 있다. 구동소자(DD20)는 트랜지스터 또는 다이오드일 수 있다. 여기서는, 구동소자(DD20)로 트랜지스터를 사용한 경우가 도시되어 있다.
도 3의 실시예에서와 같이, 도선(CL20)이 자기저항요소(M11) 아래쪽에 배치된 경우, 자기저항요소(M11)는 탑-핀드(top-pinned) 구조를 가질 수 있다. 즉, 자기저항요소(M11)는 고정층(PL10)이 자유층(FL10) 위에 구비된 구조를 가질 수 있다. 이 경우, 자유층(FL10)이 고정층(PL10)보다 도선(CL20)에 가까이 배치되기 때문에, 도선(CL20)에서 발생된 비수직 자기장(NF20)이 고정층(PL10)보다 자유층(FL10)에 용이하게 인가될 수 있다. 그러나, 경우에 따라, 자기저항요소(M11)는 탑-핀드(top-pinned) 구조가 아닌 바텀-핀드(bottom pinned) 구조를 가질 수도 있다.
본 발명의 다른 실시예에 따르면, 워드라인(WL10) 자체를 자기장 인가를 위한 도선으로 사용할 수 있다. 그 일례가 도 4에 도시되어 있다. 도 4는 본 발명의 다른 실시예에 따른 자기메모리소자(103)를 보여준다.
도 4를 참조하면, 자기저항요소(M11)는 워드라인(WL10) 바로 위쪽에 구비될 수 있다. 워드라인(WL10)과 자기저항요소(M11)는 동일 수직선 상에 배치될 수 있다. 이를 위해, 드레인영역(D10)과 자기저항요소(M11)의 연결구조는 도 1의 그것과 달라질 수 있다. 즉, 제2 콘택플러그(CP20)로부터 연결배선(CW20')이 워드라인(WL10) 위쪽으로 연장될 수 있고, 연결배선(CW20')의 단부에 자기저항요소(M11)가 구비될 수 있다. 이 경우, 워드라인(WL10)은 자기장 인가를 위한 도선(CL30)으로 사용될 수 있다. 즉, 워드라인(WL10) 자체가 자기장 인가요소(FA30)로 사용될 수 있다. 다시 말해, 워드라인(WL10)을 이용해서 자기저항요소(M11)에 소정의 비수직 자기장(NF30)(예컨대, 수평 자기장)을 인가할 수 있다. 이 경우, 자기저항요소(M11)는 고정층(PL10)이 자유층(FL10) 위에 구비되는 탑-핀드(top-pinned) 구조를 가질 수 있다. 또한, 본 실시예에서 자기저항요소(M11)는 제3 콘택플러그(CP30')에 의해 비트라인(BL10)과 연결될 수 있다. 경우에 따라서는, 제3 콘택플러그(CP30') 없이, 자기저항요소(M11)의 상면에 비트라인(BL10)이 접촉될 수도 있다.
도 4의 실시예에서도 비수직 자기장(NF30)(예컨대, 수평 자기장) 및 스핀전달토크 스위칭전류(SC10)를 이용해서 자기저항요소(M11)에 데이터를 기록할 수 있다.
도 1 내지 도 4의 실시예에서 도선(CL10, CL10', CL20, CL30)과 자기저항요소(M10, M11) 사이의 간격은, 예컨대, 수십 nm 내지 수백 nm 정도일 수 있다. 도선(CL10, CL10', CL20, CL30)과 자기저항요소(M10, M11) 사이의 간격은, 예컨대, 약 500nm 이하에서 정해질 수 있다. 또한, 도선(CL10, CL10', CL20, CL30)은 자기저항요소(M10, M11)와 유사한 폭을 가질 수 있지만, 자기저항요소(M10, M11)보다 큰 폭을 가질 수도 있다. 도선(CL10, CL10', CL20, CL30)의 폭이 클수록, 도선(CL10, CL10', CL20, CL30)으로부터 발생되는 자기장(즉, 비수직 자기장(NF10, NF10', NF20, NF30))의 세기가 커질 수 있다.
이하에서는, 도 5a 내지 도 5f를 참조하여 본 발명의 실시예에 따른 자기메모리소자의 동작방법을 설명하도록 한다. 본 실시예는 도 1의 자기메모리소자(100)에 대한 것이다.
도 5a를 참조하면, 자기저항요소(M10)의 고정층(PL10)은 Z축 방향으로 고정된 자화 방향을 가질 수 있고, 자유층(FL10)은 Z축의 역방향으로 자화된 상태일 수 있다. 이때, 자기장 인가요소(FA10)의 도선(CL10)에 소정의 전류(미도시)를 인가하여, 도선(CL10)으로부터 자유층(FL10)에 제1 비수직 자기장(NF11)을 인가할 수 있다. 제1 비수직 자기장(NF11)은, 예컨대, 수평 자기장(in-plane magnetic field)일 수 있다. 이러한 제1 비수직 자기장(NF11)에 의해 자유층(FN10)의 자화(수직 자화)가 수평 방향으로 요동될 수 있다.
도 5b를 참조하면, 자유층(FL10)에 제1 비수직 자기장(NF11)이 인가된 상태에서, 스위칭소자(SW10) 및 비트라인(BL10)을 통해 자기저항요소(M10)에 제1 스핀전달토크 스위칭전류(SC11)를 인가할 수 있다. 제1 스핀전달토크 스위칭전류(SC11)는 비트라인(BL10)에서 스위칭소자(SW10) 쪽으로 흐를 수 있다. 즉, 자기저항요소(M10)에서 제1 스핀전달토크 스위칭전류(SC11)는 Z축의 역방향으로 흐를 수 있다. 따라서, 제1 스핀전달토크 스위칭전류(SC11)에 의해 전자(미도시)는 스위칭소자(SW10)에서 비트라인(BL10) 쪽으로 흐를 수 있다. 즉, 자기저항요소(M10)에서 상기 전자는 Z축 방향으로 흐를 수 있다. 다시 말해, 상기 전자는 고정층(PL10)에서 자유층(FL10)으로 흐를 수 있다. 고정층(PL10)에서 자유층(FL10)으로 흐르는 상기 전자는 고정층(PL10)과 동일한 스핀 방향을 갖고 자유층(FL10)에 스핀 토크(spin torque)를 인가할 수 있다. 이에 따라, 자유층(FL10)의 자화 방향은 고정층(PL10)과 동일한 방향을 갖도록 반전될 수 있다.
도 5b에서 자유층(FL10)의 자화 방향이 반전된 결과물이 도 5c에 도시되어 있다. 이와 같이, 자유층(FL10)이 고정층(PL10)과 동일한 방향으로 자화된 상태는 평행 상태(parallel state)라 할 수 있고, 자기저항요소(M10)는 낮은 저항(제1 저항)을 가질 수 있다. 이 경우, 자기저항요소(M10)에 '제1 데이터'가 기록된 것으로 여길 수 있다.
도 5d를 참조하면, 도 5a의 단계와 유사하게, 도선(CL10)으로부터 자유층(FL10)에 제2 비수직 자기장(NF12)을 인가할 수 있다. 제2 비수직 자기장(NF12)은 수평 자기장(in-plane magnetic field)일 수 있다. 제2 비수직 자기장(NF12)은 도 5a의 제1 비수직 자기장(NF11)과 실질적으로 동일한 자기장일 수 있다. 이러한 제2 비수직 자기장(NF12)에 의해 자유층(FL10)의 자화(수직 자화)가 수평 방향으로 요동될 수 있다.
도 5e를 참조하면, 자유층(FL10)에 제2 비수직 자기장(NF12)이 인가된 상태에서, 스위칭소자(SW10) 및 비트라인(BL10)을 통해 자기저항요소(M10)에 제2 스핀전달토크 스위칭전류(SC12)를 인가할 수 있다. 제2 스핀전달토크 스위칭전류(SC12)는 스위칭소자(SW10)에서 비트라인(BL10) 쪽으로 흐를 수 있다. 즉, 자기저항요소(M10)에서 제2 스핀전달토크 스위칭전류(SC12)는 Z축 방향으로 흐를 수 있다. 따라서, 제2 스핀전달토크 스위칭전류(SC12)에 의해 전자(미도시)는 비트라인(BL10)에서 스위칭소자(SW10) 쪽으로 흐를 수 있다. 즉, 자기저항요소(M10)에서 상기 전자는 Z축의 역방향으로 흐를 수 있다. 다시 말해, 상기 전자는 자유층(FL10)에서 고정층(PL10)으로 흐를 수 있다. 자유층(FL10)에서 고정층(PL10)으로 흐르는 전자에 의해 자유층(FL10)의 자화는 고정층(PL10)과 반대 방향이 되도록 반전될 수 있다. 이는 고정층(PL10)으로 흐르는 전자 중에서 고정층(PL10)과 동일한 스핀을 갖는 전자들은 고정층(PL10)을 통해서 스위칭소자(SW10) 쪽으로 빠져나가지만, 고정층(PL10)과 반대의 스핀을 갖는 전자들은 자유층(FL10)으로 되돌아와 자유층(FL10)에 스핀 토크(spin torque)를 인가하기 때문이다. 즉, 고정층(PL10)과 반대의 스핀을 갖는 전자들이 자유층(FL10)에 스핀 토크(spin torque)를 인가하므로, 자유층(FL10)의 자화는 고정층(PL10)과 반대 방향이 되도록 반전될 수 있다.
도 5e에서 자유층(FL10)의 자화 방향이 반전된 결과물이 도 5f에 도시되어 있다. 이와 같이, 자유층(FL10)이 고정층(PL10)과 반대 방향으로 자화된 상태는 반평행 상태(anti-parallel state)라 할 수 있고, 자기저항요소(M10)는 높은 저항(제2 저항)을 가질 수 있다. 이 경우, 자기저항요소(M10)에 '제2 데이터'가 기록된 것으로 여길 수 있다.
본 발명의 실시예에 따르면, 도 5a 및 도 5d의 단계에서 비수직 자기장(NF11, NF12)을 이용해서 자유층(FL10)의 자화를 비수직 방향(예컨대, 수평 방향)으로 요동시킨 후에, 도 5b 및 도 5e의 단계에서 스핀전달토크 스위칭전류(SC11, SC12)를 이용해서 자유층(FL10)의 자화를 반전시키기 때문에, 자유층(FL10)의 자화 반전이 용이하게 이루어질 수 있다. 이러한 본 발명의 실시예에 따른 자기메모리소자(100)는 자기장에 의해 보조된(assisted) 기록 방식을 갖는 STT-MRAM(spin transfer torque magnetic random access memory)이라고 할 수 있다. 즉, 자기메모리소자(100)는 자기장 보조(magnetic field assisted) STT-MRAM일 수 있다.
본 발명의 실시예에서 비수직 자기장(NF11, NF12)은 그에 대응하는 스핀전달토크 스위칭전류(SC11, SC12)를 인가하기 전에 인가할 수 있다. 즉, 비수직 자기장(NF11, NF12)을 자기저항요소(M10)에 먼저 인가한 상태에서, 그에 대응하는 스핀전달토크 스위칭전류(SC11, SC12)를 인가할 수 있다. 예컨대, 제1 비수직 자기장(NF11)은 제1 스핀전달토크 스위칭전류(SC11)보다 약 20ns 이내에서 빠른 시점에 인가될 수 있고, 이와 유사하게, 제2 비수직 자기장(NF12)은 제2 스핀전달토크 스위칭전류(SC12)보다 약 20ns 이내에서 빠른 시점에 인가될 수 있다. 그러나, 경우에 따라서는, 비수직 자기장(NF11, NF12)과 그에 대응하는 스핀전달토크 스위칭전류(SC11, SC12)를 동시에 인가할 수 있다. 따라서, 제1 비수직 자기장(NF11)과 제1 스핀전달토크 스위칭전류(SC11)의 인가 시점의 차이는 약 0∼20ns 정도일 수 있다. 이와 유사하게, 제2 비수직 자기장(NF12)과 제2 스핀전달토크 스위칭전류(SC12)의 인가 시점의 차이도 약 0∼20ns 정도일 수 있다.
도 6은 본 발명의 실시예에 따른 자기메모리소자의 동작방법에서 사용될 수 있는 비수직 자기장(NF1)과 스핀전달토크 스위칭전류(SC1)의 시간에 따른 진폭(amplitude)의 변화를 예시적으로 보여주는 그래프이다. 도 6은 데이터 기록을 위해 사용되는 비수직 자기장(NF1)과 스핀전달토크 스위칭전류(SC1)의 인가 시점의 차이를 예시적으로 보여준다. 여기서, 비수직 자기장(NF1)과 스핀전달토크 스위칭전류(SC1)는 각각 도 5a의 제1 비수직 자기장(NF11) 및 도 5b의 제1 스핀전달토크 스위칭전류(SC11)에 대응될 수 있다.
도 6을 참조하면, 비수직 자기장(NF1)이 스핀전달토크 스위칭전류(SC1)보다 빠른 시점에 인가될 수 있다. 예컨대, 비수직 자기장(NF1)과 스핀전달토크 스위칭전류(SC1)의 인가 시점의 차이는 약 0∼20ns 정도일 수 있다. 이때, 비수직 자기장(NF1)의 지속 시간(즉, 그래프의 폭)은 약 5∼50ns, 예컨대, 10∼30ns 정도일 수 있다. 스핀전달토크 스위칭전류(SC1)의 지속 시간(즉, 그래프의 폭)은 약 5∼50ns, 예컨대, 10∼30ns 정도일 수 있다. 도 6에 도시된 비수직 자기장(NF1)과 스핀전달토크 스위칭전류(SC1)의 시간에 따른 진폭(amplitude)의 변화는 예시적인 것이고, 다양하게 변화될 수 있다.
본 발명의 다른 실시예에 따르면, 도 1 내지 도 4의 자기장 인가요소(FA10, FA10', FA20, FA30) 중 적어도 두 개를 혼합하여 사용할 수 있다. 그 예들이 도 7 및 도 8에 도시되어 있다. 즉, 도 7 및 도 8은 본 발명의 다른 실시예에 따른 자기메모리소자(110, 111)를 보여준다.
도 7을 참조하면, 자기저항요소(M10) 위쪽에 제1 도선(CL10)이 구비될 수 있고, 자기저항요소(M10) 아래쪽에 제2 도선(CL20)이 구비될 수 있다. 제1 도선(CL10)은 도 1의 도선(CL10)에 대응될 수 있고, 제2 도선(CL20)은 도 3의 도선(CL20)에 대응될 수 있다. 제1 도선(CL10) 및 제2 도선(CL20)은 워드라인(WL10)에 평행하고, 비트라인(BL10)에 수직할 수 있다. 이때, 자기저항요소(M10)는 도시된 바와 같이 고정층(PL10)이 자유층(FL10) 아래에 구비되는 바텀-핀드(bottom-pinned) 구조일 수 있지만, 고정층(PL10)이 자유층(FL10) 위에 구비되는 탑-핀드(top-pinned) 구조일 수도 있다. 제1 도선(CL10)에서 자유층(FL10)으로 인가되는 비수직 자기장(미도시)의 방향과 제2 도선(CL20)에서 자유층(FL10)으로 인가되는 비수직 자기장(미도시)의 방향은 동일할 수 있다. 이와 같이 두 개의 도선(CL10, CL20)을 이용해서 자유층(FL10)에 비수직 자기장(미도시)을 인가하면, 상기 비수직 자기장의 강도를 증가시킬 수 있다.
도 8을 참조하면, 자기저항요소(M10) 위쪽에 제1 도선(CL10')이 구비될 수 있고, 자기저항요소(M10) 아래쪽에 제2 도선(CL20)이 구비될 수 있다. 제1 도선(CL10')은 도 2의 도선(CL10')에 대응될 수 있고, 제2 도선(CL20)은 도 3의 도선(CL20)에 대응될 수 있다. 제1 도선(CL10')은 워드라인(WL10)에 수직할 수 있고, 제2 도선(CL20)은 워드라인(WL10)에 평행할 수 있다. 이때, 자기저항요소(M10)는 바텀-핀드(bottom-pinned) 구조일 수 있지만, 탑-핀드(top-pinned) 구조일 수도 있다. 제1 도선(CL10')에서 자유층(FL10)으로 인가되는 비수직 자기장(미도시)의 방향과 제2 도선(CL20)에서 자유층(FL10)으로 인가되는 비수직 자기장(미도시)의 방향은 서로 수직할 수 있다. 이 경우에도, 상기 비수직 자기장들은 수평 자기장(in-plane magnetic field)일 수 있고, 이들에 의해 자유층(FL10)의 자화가 수평 방향으로 요동될 수 있다.
도 7 및 도 8과 같이 복수의 도선(CL10, CL20 또는 CL10', CL20)을 사용하는 경우, 보다 강한 세기의 비수직 자기장(미도시)을 용이하게 발생시킬 수 있다. 도 7 및 도 8의 구조 이외에도, 도 1 내지 도 4의 자기장 인가요소(FA10, FA10', FA20, FA30) 중 적어도 두 개를 혼합하여 다양한 자기메모리소자를 얻을 수 있다.
도 1 내지 도 4, 도 7 및 도 8의 실시예에서 자기메모리소자(100∼103, 110, 111)는 비수직 자기장(NF10∼NF30)을 자기저항요소(M10, M11)에 집속시키기 위한 자기장 집속 부재를 더 포함할 수 있다. 그 예들이 도 9 및 도 10에 도시되어 있다. 도 9는 도 1의 자기메모리소자(100)에서 변형된 것이고, 도 10은 도 3의 자기메모리소자(102)에서 변형된 것이다.
도 9를 참조하면, 도선(CL10)의 일부를 둘러싸는 클래딩층(cladding layer)(CR10)이 더 구비될 수 있다. 클래딩층(CR10)은 상기 자기장 집속 부재의 일례일 수 있다. 클래딩층(CR10)은 자기저항요소(M10)를 향하는 개구 영역을 가질 수 있다. 다시 말해, 클래딩층(CR10)은 도선(CL10)의 양측면 및 상면을 덮도록 구비될 수 있다. 자기저항요소(M10)를 향하는 도선(CL10)의 하면은 클래딩층(CR10)으로 커버되지 않을 수 있다. 이러한 클래딩층(CR10)에 의해 도선(CL10)으로부터 발생하는 비수직 자기장(예컨대, 수평 자기장)(미도시)이 자기저항요소(M10)로 집속될 수 있다. 클래딩층(CR10)은 Ni, Co, Fe 중 적어도 하나를 포함하는 자성 물질로 형성될 수 있다. 예컨대, 클래딩층(CR10)은 NiFe, Co, Fe 등으로 형성될 수 있다.
도 10을 참조하면, 도선(CL20)의 일부를 둘러싸는 클래딩층(CR20)이 구비될 수 있다. 클래딩층(CR20)은 자기저항요소(M11)를 향하는 개구 영역을 가질 수 있다. 다시 말해, 클래딩층(CR20)은 도선(CL20)의 양측면 및 하면을 덮도록 구비될 수 있다. 자기저항요소(M11)를 향하는 도선(CL20)의 상면은 클래딩층(CR20)으로 커버되지 않을 수 있다. 이러한 클래딩층(CR20)에 의해 도선(CL20)으로부터 발생하는 비수직 자기장(예컨대, 수평 자기장)(미도시)이 자기저항요소(M11)로 집속될 수 있다.
도 9 및 도 10의 클래딩층(CR10, CR20)에 의해 자기저항요소(M10, M11)에 인가되는 비수직 자기장(도 1의 NF10, 도 3의 NF20)의 세기가 증가할 수 있다. 도 9 및 도 10의 클래딩층(CR10, CR20)(즉, 자기장 집속 부재)는 도 2, 도 4, 도 7 및 도 8의 자기메모리소자(101, 103, 110, 111)에도 적용될 수 있다. 특히, 도 4의 도선(CL30)에 클래딩층을 적용할 경우, 도선(CL30)의 양측면에만 클래딩층을 형성할 수 있다.
본 발명의 실시예에 따르면, 복수의 자기저항요소가 다수의 열을 이루도록 배열될 수 있다. 이 경우, 자기장 인가요소의 도선은 상기 복수의 자기저항요소 중 하나의 열을 이루는 자기저항요소들을 커버하는 폭을 가질 수 있다. 또는, 상기 자기장 인가요소의 도선은 상기 복수의 자기저항요소 중 적어도 두 개의 열을 이루는 자기저항요소들을 커버하는 폭을 가질 수 있다. 그 일례가 도 11의 평면도에 도시되어 있다.
도 11을 참조하면, 복수의 자기저항요소(M10)가 다수의 열을 이루도록 배열될 수 있다. 복수의 자기저항요소(M10)는 다수의 열 및 행을 이룰 수 있고, 소정 간격으로 이격하여 배치될 수 있다. 자기장 인가요소의 도선(CL100)은 복수의 자기저항요소(M10) 중 적어도 두 개의 열을 이루는 자기저항요소들(M10)을 커버하는 폭을 가질 수 있다. 이러한 넓은 폭의 도선(CL100)을 사용하면, 도선(CL100)을 통해 흐를 수 있는 전류의 양이 크기 때문에, 도선(CL100)으로부터 강한 자기장(즉, 비수직 자기장)을 발생시킬 수 있다. 따라서, 광폭의 도선(CL100)을 이용하면, 강한 세기를 갖는 비수직 자기장(예컨대, 수평 자기장)을 발생시킬 수 있다. 이와 관련해서, 상기 비수직 자기장의 세기는 수백 Oe 이상으로 강화될 수 있다. 본 실시예에서 도선(CL100)은 복수의 자기저항요소(M10) 위쪽에 구비되거나, 아래쪽에 구비될 수 있다. 또한, 도선(CL100)은 도시된 바와 같이 Y축 방향으로 연장될 수 있지만, X축 방향으로 연장될 수도 있다.
도 11에 도시하지는 않았지만, 복수의 자기저항요소(M10) 각각에 연결된 스위칭소자가 구비될 수 있고, X축 방향으로 연장된 복수의 비트라인이 구비될 수 있다. 상기 스위칭소자와 비트라인의 구성 및 이들과 자기저항요소(M10)의 연결 관계는 도 1 내지 도 3 등을 참조하여 설명한 바와 유사할 수 있다.
도 12는 본 발명의 다른 실시예에 따른 자기메모리소자(1000)를 보여주는 단면도이다. 본 실시예는 광폭의 도선(즉, CL200)을 사용하는 다른 예를 보여준다.
도 12를 참조하면, 복수의 자기저항요소, 예컨대, 제1 및 제2 자기저항요소(M100, M200)가 서로 이격하여 구비될 수 있다. 도시하지는 않았지만, 제1 자기저항요소(M100)와 동일한 열을 이루는 복수의 자기저항요소가 더 구비될 수 있고, 이와 유사하게, 제2 자기저항요소(M200)와 동일한 열을 이루는 복수의 자기저항요소가 더 구비될 수 있다. 제1 자기저항요소(M100)에 연결된 제1 스위칭소자(SW100)가 구비될 수 있고, 제2 자기저항요소(M200)에 연결된 제2 스위칭소자(SW200)가 구비될 수 있다.
제1 및 제2 스위칭소자(SW100, SW200)는 기판(SUB100) 상에 구비될 수 있다. 제1 스위칭소자(SW100)는 제1 워드라인(WL11), 제1 소오스영역(S11) 및 제1 드레인영역(D11)을 포함할 수 있다. 제1 워드라인(WL11)과 기판(SUB100) 사이에 제1 게이트절연층(GI11)이 구비될 수 있다. 제1 소오스영역(S11)은 제1 콘택플러그(CP11)를 통해 제1 소오스라인(SLN11)에 연결될 수 있고, 제1 드레인영역(D11)은 제2 콘택플러그(CP21) 및 제1 연결배선(CW21)에 의해 제1 자기저항요소(M100)에 연결될 수 있다. 제1 자기저항요소(M100)는 제3 콘택플러그(CP31)에 의해 비트라인(BL100)에 연결될 수 있다.
제2 스위칭소자(SW200)는 제2 워드라인(WL12), 제2 소오스영역(S12) 및 제2 드레인영역(D12)을 포함할 수 있다. 제2 워드라인(WL12)과 기판(SUB100) 사이에 제2 게이트절연층(GI12)이 구비될 수 있다. 제2 소오스영역(S12)은 제4 콘택플러그(CP12)를 통해 제2 소오스라인(SLN12)에 연결될 수 있고, 제2 드레인영역(D12)은 제5 콘택플러그(CP22) 및 제2 연결배선(CW22)에 의해 제2 자기저항요소(M200)에 연결될 수 있다. 제2 자기저항요소(M200)는 제6 콘택플러그(CP32)에 의해 비트라인(BL100)에 연결될 수 있다.
제1 소오스영역(S11)과 제2 소오스영역(S12) 사이에 제1 워드라인(WL11), 제1 드레인영역(D11), 제2 드레인영역(D12) 및 제2 워드라인(WL12)이 구비될 수 있다. 제1 및 제2 자기저항요소(M100, M200)는 제1 스위칭소자(SW100)와 제2 스위칭소자(SW200) 사이에 배치될 수 있다. 제1 및 제2 자기저항요소(M100, M200)는 제1 드레인영역(D11)과 제2 드레인영역(D12) 사이에 배치될 수 있다.
제1 및 제2 자기저항요소(M100, M200) 아래에 이들을 커버하는 폭을 갖는 도선(CL200)이 구비될 수 있다. 도선(CL200)은 큰 폭을 갖기 때문에, 이로부터 강한 세기의 비수직 자기장(예컨대, 수평 자기장)을 발생시킬 수 있다.
도 13은 본 발명의 실시예 및 비교예에 따른 자기메모리소자의 스위칭조건 별 스위칭전류 인가시간에 대한 비스위칭 확률(non-switching probability)(Pns)을 보여주는 그래프이다. 도 13에서 제1 및 제3 그래프(G1, G3)는 비교예에 따른 자기메모리소자에 대한 것이고, 제2 및 제4 그래프(G2, G4)는 본 발명의 실시예에 따른 자기메모리소자에 대한 것이다. 제1 내지 제4 그래프(G1, G2, G3, G4)에 해당되는 자기메모리소자의 스위칭조건은 아래의 표 1에 나타낸 바와 같다.
자유층 두께 (nm) 스위칭전류 (MA/㎠) 수평 자기장 (Oe)
G1 (비교예1) 2.4 20 -
G2 (실시예1) 2.4 20 200
G3 (비교예2) 4.8 20 -
G4 (실시예2) 4.8 20 200
제1 그래프(G1) 및 제2 그래프(G2)에 해당되는 자기메모리소자는 자유층의 두께가 2.4nm 이고, 자유층의 자기이방성 에너지(magnetic anisotropy energy)(Ku)가 1.0×107 erg/cc 인 자기저항요소를 사용한다. 제3 그래프(G3) 및 제4 그래프(G4)에 해당되는 자기메모리소자는 자유층의 두께가 4.8nm 이고, 자유층의 자기이방성 에너지(Ku)가 5.1×106 erg/cc 인 자기저항요소를 사용한다. 이때, 제1 내지 제4 그래프(G1, G2, G3, G4)에 해당되는 자기메모리소자의 자기저항요소는 동일한 열적 안정성(thermal stability)(약 49)을 갖는다. 동일한 열적 안정성을 갖는다는 것은 동일한 데이터 보유(retention) 특성을 갖는다는 것을 의미한다. 한편, 제1 내지 제4 그래프(G1, G2, G3, G4)에 해당되는 자기메모리소자의 자기저항요소는 15nm의 폭(지름)을 갖고, 자유층의 포화 자화(saturation magnetization)(Ms)는 1200 emu/cc 이었다.
비교예에 따른 제1 및 제3 그래프(G1, G3)에 대응하는 자기메모리소자는 자기저항요소를 스위칭하는데 20 MA/㎠의 스핀전달토크 스위칭전류를 사용하고, 자기장(수평 자기장)을 사용하지 않았다. 실시예에 따른 제2 및 제4 그래프(G2, G4)에 대응하는 자기메모리소자는 자기저항요소를 스위칭하는데 20 MA/㎠의 스핀전달토크 스위칭전류 및 200 Oersted(Oe)의 수평 자기장을 사용하였다. 이와 같이 동일한 데이터 보유 특성(열적 안정성)을 갖는 자유층을 포함하는 자기저항요소들에 대해 스위칭조건을 달리하면서 비스위칭 확률(non-switching probability)(Pns)을 평가하였다. 상기 비스위칭 확률(Pns)은 포커-플랑크 방정식(Fokker-Planck equation)을 사용해서 평가한 것이다.
도 13을 참조하면, 제1 그래프(G1)보다 제2 그래프(G2)가 아래쪽에 위치하고 큰 경사각을 갖는다. 이는 제2 그래프(G2)에 해당하는 자기메모리소자(실시예1)의 비스위칭 확률(non-switching probability)(Pns)이 제1 그래프(G1)에 해당하는 자기메모리소자(비교예1)보다 작다는 것을 의미한다. 다시 말해, 제2 그래프(G2)에 해당하는 자기메모리소자(실시예1)의 기록시간(writing time)이 제1 그래프(G1)에 해당하는 자기메모리소자(비교예1)의 그것보다 짧다는 것이다. 동일한 기록시간(writing time)을 가정했을 때, 제2 그래프(G2)에 해당하는 자기메모리소자(실시예1)의 기록전류(writing current)가 제1 그래프(G1)에 해당하는 자기메모리소자(비교예1)의 그것보다 작을 수 있다. 이러한 결과로부터, 스핀전달토크 스위칭전류와 수평 자기장을 함께 사용하여 데이터를 기록할 경우(실시예1), 스핀전달토크 스위칭전류만 사용한 경우보다(비교예1), 기록전류는 낮출 수 있고 기록시간은 단축할 수 있음을 알 수 있다.
또한, 제3 그래프(G3)는 제1 그래프(G1) 위쪽에 위치하면서 제1 그래프(G1)보다 작은 경사각을 갖고, 제4 그래프(G4)는 제2 그래프(G2) 아래쪽에 위치하면서 제2 그래프(G2)보다 큰 경사각을 갖는다. 따라서, 제3 그래프(G3)와 제4 그래프(G4)의 차이는 제1 그래프(G1)와 제2 그래프(G2)의 차이보다 크다. 제3 및 제4 그래프(G3, G4)의 자기메모리소자는 제1 및 제2 그래프(G1, G2)의 자기메모리소자보다 두께가 큰 자유층을 사용한 경우이므로, 자유층의 두께가 클수록 본 발명의 실시예에 따른 효과(즉, 수평 자기장을 스핀전달토크 스위칭전류와 함께 사용하는 것에 따른 효과)가 증가하는 것을 알 수 있다. 다시 말해, 자유층의 두께가 두꺼울수록, 스핀전달토크 스위칭전류와 수평 자기장을 함께 사용하여 데이터를 기록하면, 기록시간을 더욱 크게 단축할 수 있고, 기록전류도 더욱 크게 낮출 수 있다. 자유층의 두께가 두꺼울수록 자유층의 열적 안정성(즉, 데이터 보유 특성) 향상 및 자기저항요소의 자기저항비(MR 비) 증가에 유리할 수 있다. 또한, 자유층의 두께가 두꺼울수록 데이터 보유 특성 확보를 위해 필요한 자유층의 자기이방성 에너지(Ku) 값을 낮출 수 있다. 따라서, 본 발명의 실시예에 따르면, 두께가 큰 자유층을 사용함으로써, 기록전류 및 기록시간을 크게 줄일 수 있고, 아울러서, 열적 안정성 및 자기저항비(MR 비)를 증가시킬 수 있다. 이러한 이유로, 본 발명의 실시예에 따르면, 우수한 성능을 갖는 자기메모리소자를 용이하게 구현할 수 있다. 즉, 기록이 용이하고, 우수한 데이터 보유 특성 및 높은 자기저항비(MR 비)를 갖는 자기메모리소자를 구현할 수 있다.
종래의 STT-MRAM에서는 데이터 보유 특성을 확보하면서 기록전류의 세기를 낮추는 것이 용이하지 않고, 또한, 기록전류의 세기를 낮추면서 MTJ 요소의 자기저항비(MR 비)를 높이는 것도 용이하지 않다. 따라서, 기존의 방법으로는 기록의 용이성, 데이터 보유 특성 및 높은 자기저항비(MR 비)를 모두 만족하는 STT-MRAM을 구현하기가 쉽지 않다. 그러나 본 발명의 실시예에 따르면, 앞서 설명한 바와 같이, 기록이 용이하면서도 열적 안정성(데이터 보유 특성) 및 자기저항비(MR 비)가 우수한 자기메모리소자를 구현할 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 구체적인 실시예의 예시로서 해석되어야 한다. 예들 들어, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 도 1 내지 도 4 및 도 7 내지 도 12의 자기메모리소자의 구조는 다양하게 변형될 수 있음을 알 수 있을 것이다. 구체적인 예로, 자기저항요소(M10, M11, M100, M200)는 고정층(PL10, PL11, PL12), 분리층(SL10, SL11, SL12) 및 자유층(FL10, FL11, FL12) 이외에 적어도 하나의 다른 층을 더 포함할 수 있음을 알 수 있을 것이다. 또한, 스위칭소자(SW10, SW100, SW200)의 구성 및 자기장 인가요소(FA10, FA10', FA20, FA30)의 구성도 다양하게 변형될 수 있음을 알 수 있을 것이다. 그리고, 도 5a 내지 도 5f의 동작방법도 다양하게 변화될 수 있음을 알 수 있을 것이다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
<도면의 주요 부분에 대한 부호의 설명>
M10, M11, M100, M200 : 자기저항요소 FL10∼FL12 : 자유층
SL10∼SL12 : 분리층 PL10∼PL12 : 고정층
FA10∼FA30 : 자기장 인가요소 CL10∼CL30, CL100, CL200 : 도선
CR10, CR20 : 클래딩층 DD10, DD20 : 구동소자
SW10, SW100, SW200 : 스위칭소자 NF10∼NF30 : 비수직 자기장
SC10∼SC12 : 스핀전달토크 스위칭전류 WL10∼WL12 : 워드라인
BL10, BL100 : 비트라인 GI10∼GI12 : 게이트절연층
S10∼S12 : 소오스영역 D10∼D12 : 드레인영역
CP10∼CP32 : 콘택플러그 CW20∼CW22 : 연결배선
SLN10∼SLN12 : 소오스라인 SUB10, SUB100 : 기판
100∼103, 110, 111 : 자기메모리소자

Claims (30)

  1. 수직 자기이방성을 갖는 자유층 및 고정층을 포함하는 자기저항요소;
    상기 자기저항요소에 스핀전달토크(spin transfer torque) 스위칭전류를 인가하기 위한 전류 인가요소; 및
    상기 자기저항요소에 비수직 자기장(non-perpendicular magnetic field)을 인가하기 위한 자기장 인가요소;를 포함하고,
    상기 스핀전달토크 스위칭전류 및 상기 비수직 자기장을 이용해서 상기 자기저항요소에 데이터를 기록하도록 구성된 자기메모리소자.
  2. 제 1 항에 있어서,
    상기 비수직 자기장은 수평 자기장(in-plane magnetic field)을 포함하는 자기메모리소자.
  3. 제 1 항에 있어서,
    상기 자기장 인가요소는 상기 자기저항요소와 이격된 적어도 하나의 도선을 포함하는 자기메모리소자.
  4. 제 3 항에 있어서,
    상기 도선은 상기 자기저항요소 위쪽에 구비되고,
    상기 자기저항요소는 상기 고정층이 상기 자유층 아래에 구비되는 바텀-핀드(bottom pinned) 구조를 갖는 자기메모리소자.
  5. 제 3 항에 있어서,
    상기 도선은 상기 자기저항요소 아래쪽에 구비되고,
    상기 자기저항요소는 상기 고정층이 상기 자유층 위에 구비되는 탑-핀드(top-pinned) 구조를 갖는 자기메모리소자.
  6. 제 3 항에 있어서,
    상기 자기장 인가요소는 상기 도선에 연결된 구동소자를 더 포함하고,
    상기 구동소자는 트랜지스터 또는 다이오드를 포함하는 자기메모리소자.
  7. 제 1 항에 있어서, 상기 전류 인가요소는,
    상기 자기저항요소의 제1 영역에 연결된 것으로, 워드라인을 포함하는 스위칭소자; 및
    상기 자기저항요소의 제2 영역에 연결된 비트라인;을 포함하는 자기메모리소자.
  8. 제 7 항에 있어서,
    상기 자기장 인가요소는 상기 비트라인 위쪽에 구비된 제1 도선을 포함하는 자기메모리소자.
  9. 제 8 항에 있어서,
    상기 제1 도선은 상기 워드라인과 평행한 방향으로 연장된 자기메모리소자.
  10. 제 8 항에 있어서,
    상기 제1 도선은 상기 워드라인과 수직한 방향으로 연장된 자기메모리소자.
  11. 제 7 항에 있어서,
    상기 자기장 인가요소는 상기 자기저항요소 아래쪽에 구비된 제2 도선을 포함하고, 상기 자기저항요소는 상기 비트라인과 상기 제2 도선 사이에 배치된 자기메모리소자.
  12. 제 11 항에 있어서,
    상기 제2 도선은 상기 워드라인과 평행한 방향으로 연장된 자기메모리소자.
  13. 제 7 항에 있어서,
    상기 워드라인 자체가 상기 자기장 인가요소로 사용되는 자기메모리소자.
  14. 제 13 항에 있어서,
    상기 자기저항요소는 상기 워드라인 위쪽에 구비된 자기메모리소자.
  15. 제 1 항에 있어서, 상기 자기장 인가요소는,
    상기 자기저항요소 위쪽에 구비된 제1 도선; 및
    상기 자기저항요소 아래쪽에 구비된 제2 도선;을 포함하는 자기메모리소자.
  16. 제 1 항에 있어서,
    상기 비수직 자기장을 상기 자기저항요소로 집속시키기 위한 자기장 집속 부재를 더 포함하는 자기메모리소자.
  17. 제 16 항에 있어서,
    상기 자기장 집속 부재는 상기 자기장 인가요소의 일부를 둘러싸는 클래딩층(cladding layer)을 포함하고, 상기 클래딩층은 상기 자기저항요소를 향하는 개구 영역을 갖는 자기메모리소자.
  18. 제 1 항에 있어서,
    복수의 상기 자기저항요소가 다수의 열을 이루도록 배열된 자기메모리소자.
  19. 제 18 항에 있어서,
    상기 자기장 인가요소는 적어도 하나의 도선을 포함하고,
    상기 도선은 상기 복수의 자기저항요소 중 적어도 두 개의 열을 이루는 자기저항요소들을 커버하는 폭을 갖는 자기메모리소자.
  20. 제 19 항에 있어서,
    상기 도선은 상기 복수의 자기저항요소 위쪽에 구비된 자기메모리소자.
  21. 제 19 항에 있어서,
    상기 도선은 상기 복수의 자기저항요소 아래쪽에 구비된 자기메모리소자.
  22. 제 19 항에 있어서,
    상기 복수의 자기저항요소는 제1 및 제2 자기저항요소를 포함하고,
    상기 전류 인가요소는 상기 제1 및 제2 자기저항요소에 각각 연결된 제1 및 제2 스위칭소자를 포함하며,
    상기 제1 및 제2 자기저항요소는 상기 제1 스위칭소자와 상기 제2 스위칭소자 사이에 배치되고,
    상기 도선은 상기 제1 및 제2 자기저항요소 아래에서 이들을 커버하는 폭을 갖는 자기메모리소자.
  23. 제 1 항에 있어서,
    상기 자기장 인가요소는 상기 전류 인가요소가 상기 자기저항요소에 상기 스핀전달토크 스위칭전류를 인가하기 전 혹은 그와 동시에 상기 비수직 자기장을 상기 자기저항요소에 인가하도록 구성된 자기메모리소자.
  24. 수직 자기이방성을 갖는 자유층 및 고정층을 구비하는 자기저항요소에 데이터를 기록하는 단계를 포함하는 자기메모리소자의 동작방법에 있어서,
    상기 자기저항요소에 데이터를 기록하는 단계는,
    상기 자기저항요소에 비수직 자기장(non-perpendicular magnetic field)을 인가하는 단계; 및
    상기 자기저항요소에 상기 비수직 자기장이 인가된 상태에서, 상기 자기저항요소에 스핀전달토크(spin transfer torque) 스위칭전류를 인가하는 단계;를 포함하는 자기메모리소자의 동작방법.
  25. 제 24 항에 있어서,
    상기 비수직 자기장은 수평 자기장(in-plane magnetic field)을 포함하는 자기메모리소자의 동작방법.
  26. 제 24 항에 있어서,
    상기 비수직 자기장은 상기 스핀전달토크 스위칭전류를 인가하기 전 혹은 그와 동시에 인가하는 자기메모리소자의 동작방법.
  27. 제 26 항에 있어서,
    상기 비수직 자기장과 상기 스핀전달토크 스위칭전류의 인가 시점의 차이는 0∼20ns인 자기메모리소자의 동작방법.
  28. 제 24 항에 있어서,
    상기 자기메모리소자는 적어도 하나의 도선을 포함하고,
    상기 도선을 이용해서 상기 비수직 자기장을 인가하는 자기메모리소자의 동작방법.
  29. 제 28 항에 있어서,
    상기 적어도 하나의 도선은 상기 자기저항요소 위쪽에 구비된 제1 도선을 포함하고,
    상기 자기저항요소는 상기 고정층이 상기 자유층 아래에 구비되는 바텀-핀드(bottom pinned) 구조를 갖는 자기메모리소자의 동작방법.
  30. 제 28 항에 있어서,
    상기 적어도 하나의 도선은 상기 자기저항요소 아래쪽에 구비된 제2 도선을 포함하고,
    상기 자기저항요소는 상기 고정층이 상기 자유층 위에 구비되는 탑-핀드(top-pinned) 구조를 갖는 자기메모리소자의 동작방법.
KR1020120119295A 2012-10-25 2012-10-25 자기메모리소자 및 그 동작방법 KR20140052760A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120119295A KR20140052760A (ko) 2012-10-25 2012-10-25 자기메모리소자 및 그 동작방법
US13/938,573 US20140119106A1 (en) 2012-10-25 2013-07-10 Magnetic memory devices and methods of operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120119295A KR20140052760A (ko) 2012-10-25 2012-10-25 자기메모리소자 및 그 동작방법

Publications (1)

Publication Number Publication Date
KR20140052760A true KR20140052760A (ko) 2014-05-07

Family

ID=50547049

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120119295A KR20140052760A (ko) 2012-10-25 2012-10-25 자기메모리소자 및 그 동작방법

Country Status (2)

Country Link
US (1) US20140119106A1 (ko)
KR (1) KR20140052760A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8941196B2 (en) * 2012-07-10 2015-01-27 New York University Precessional reversal in orthogonal spin transfer magnetic RAM devices
US9105572B2 (en) * 2013-09-09 2015-08-11 Hiroyuki Kanaya Magnetic memory and manufacturing method thereof
US9406321B2 (en) * 2014-02-27 2016-08-02 Seagate Technology Llc Read head with multiple reader stacks
US9401163B2 (en) 2014-07-03 2016-07-26 Seagate Technology Llc Multi-stack reader with split middle shield
US9361910B2 (en) 2014-07-03 2016-06-07 Seagate Technology Llc Leads coupled to top and bottom reader stacks of a reader
US9747967B2 (en) * 2014-09-26 2017-08-29 Intel Corporation Magnetic field-assisted memory operation

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008192916A (ja) * 2007-02-06 2008-08-21 Toshiba Corp 磁気ランダムアクセスメモリ及びその書き込み方法
JP5283922B2 (ja) * 2008-02-14 2013-09-04 株式会社東芝 磁気メモリ
US7746687B2 (en) * 2008-09-30 2010-06-29 Seagate Technology, Llc Thermally assisted multi-bit MRAM
US8411497B2 (en) * 2010-05-05 2013-04-02 Grandis, Inc. Method and system for providing a magnetic field aligned spin transfer torque random access memory

Also Published As

Publication number Publication date
US20140119106A1 (en) 2014-05-01

Similar Documents

Publication Publication Date Title
US11158670B2 (en) Magnetic structures, semiconductor structures, and semiconductor devices
KR101831504B1 (ko) 메모리 셀, 제조 방법, 반도체 디바이스 구조, 및 메모리 시스템
US7965543B2 (en) Method for reducing current density in a magnetoelectronic device
US8283712B2 (en) Semiconductor memory device and manufacturing method for semiconductor memory device
JP4226295B2 (ja) 磁気的に軟らかい基準層を有する磁気抵抗素子
KR20140113174A (ko) 자기 메모리 소자 및 이에 대한 정보 쓰기 방법
WO2016182085A1 (ja) 磁気抵抗効果素子及び磁気メモリ装置
TW201432965A (zh) 磁性接面、磁性記憶體以及提供磁性接面的方法
KR20140052760A (ko) 자기메모리소자 및 그 동작방법
US20100214835A1 (en) Magnetic shielding in magnetic multilayer structures
KR101946457B1 (ko) 열적으로 안정한 자기터널접합 셀 및 이를 포함하는 메모리 소자
JP2015061043A (ja) 抵抗変化メモリ
JP2008187048A (ja) 磁気抵抗効果素子
JP2001273759A (ja) 磁気メモリセルと磁気メモリ装置
US6894919B2 (en) Magnetic random access memory
JP2002299574A (ja) 磁気記憶素子、磁気記憶装置および携帯端末装置
US11854589B2 (en) STT-SOT hybrid magnetoresistive element and manufacture thereof
US20140231941A1 (en) Magnetoresistive structures, memory devices including the same, and methods of manufacturing the magnetoresistive structures and the memory devices
US20220045267A1 (en) Magnetoresistive element having a sidewall-current-channel structure
KR101901323B1 (ko) 자기저항요소 및 이를 포함하는 메모리소자
JP2011171430A (ja) 磁気記憶装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid