JP2011171430A - 磁気記憶装置 - Google Patents

Abstract

【課題】配線に流れる電流によって発生した誘導磁界による磁気記憶素子の誤作動を低減しつつ、大容量化および高集積化を図ることができる磁気記憶装置を提供する。
【解決手段】複数の磁気記憶素子３とビット線４と複数のトランジスタ２と磁気シールド用磁性膜２２とを備えている。磁気記憶素子３は、磁化方向が一定である固着層１９、磁化方向が可変である記憶層２１、および、固着層１９と記憶層２１との間に配置されたトンネル絶縁膜２０を有し、スピン偏極した電子により記憶層２１の磁化方向を反転させる。ビット線４は、複数の磁気記憶素子３のそれぞれが互いに間隔を置いて接続され、複数の磁気記憶素子３に対向して配置されている。トランジスタ２は、複数の磁気記憶素子３の内の対応した磁気記憶素子３を経由してビット線４に電気的に接続されている。磁気シールド用磁性膜２２は、ビット線４と磁気記憶素子３との間に配置されている。
【選択図】図２

Description

本発明は、磁気記憶装置に関し、特に、トンネル磁気抵抗効果を有する磁気記憶素子を用いた磁気記憶装置に関する。

近年、新世代の不揮発性磁気記憶装置として、ＭＲＡＭ（Magnetic Random Access Memory）デバイスが注目されている。ＭＲＡＭデバイスは、半導体集積回路に形成された複数の薄膜磁性体からなるメモリセルを用いて不揮発のデータ記憶を行ない、かつ、メモリセルの各々に対してランダムアクセスが可能な不揮発性磁気記憶装置である。

従来のＭＲＡＭデバイスを開示した先行文献として、特許文献１がある。特許文献１に記載されたＭＲＡＭデバイスにおいては、２種類の書込み線を行列状に配置し、その２種類の書込み線の各交差点と近接する位置にメモリセルがマトリクス状に配置されている。なお、各メモリセルは、２種類の書込み線に流れる電流により、それぞれの磁気容易軸方向および磁化困難軸方向に外部磁界を受けるように配置されている。

メモリセルを構成する磁気記憶素子は、磁化容易軸方向および磁化困難軸方向の外部磁界による合成磁界に応じて、記憶層の磁化方向を制御することができる。さらに、合成磁界による記憶層の磁化方向の制御性を改善するために、磁気記憶素子に対向する面以外の書き込み線の面上に高透磁率層を形成することにより、合成磁界の強度を増大させている。

ＭＲＡＭデバイスとして、スピン偏極した電子を記憶層の磁性体に流すこと（スピン注入）により、磁性体の磁化方向を反転させることができるＳＴＴ−ＭＲＡＭ（Spin-Transfer Torque MRAM）を開示した先行文献として、非特許文献１および２がある。

非特許文献１および２に記載されたＳＴＴ−ＭＲＡＭのスピン注入による磁化反転方式においては、電子の持つスピン角運動量が記憶層の磁性体の角運動量と相互作用することによって、スピンの伝達が行なわれる。スピン注入による磁化反転方式は、メモリセルのサイズが小さくなるほど磁化反転に必要な電流が小さくなる特長を有しているため、ＭＲＡＭデバイスの大容量化かつ高集積化に適している。

スピン注入による磁化反転方式においては、書き込み配線からの誘導磁界を記憶層の書き換えに利用しないため、上記高透磁率層の形成が不要となる。

特開２００５−６４２１１号公報

F.J.Albert et al., 「Spin-polarized current switching of a Co thin film nanomagnet」 APPLIED. PHYSICS. LETTERS. Vol. 77, p.3809-3811 (2000) Y.Huai et al., 「Observation of spin-transfer switching in deep submicron-sized and low-resistance magnetic tunnel junction」 APPLIED. PHYSICS. LETTERS. Vol. 84, p.3118-3120 (2004)

スピン注入による磁化反転方式の磁気記憶装置において、大容量化のためにメモリアレイを高集積化すると、配線と磁気記憶素子との距離が短くなり、その距離の２乗に反比例する誘導磁界の強度が大きくなる。そのため、書き込みまたは読み出し時にビット線に流れる電流によって発生する誘導磁界により記憶層が誤った方向に磁化されることがある。

本発明は上記の問題点に鑑みなされたものであって、配線に流れる電流によって発生した誘導磁界による磁気記憶素子の誤作動を低減しつつ、大容量化および高集積化を図ることができる磁気記憶装置を提供することを目的とする。

本発明に係る磁気記憶装置は、複数の磁気記憶素子と配線と複数のトランジスタと磁気シールド用磁性膜とを備えている。磁気記憶素子は、磁化方向が一定である固着層、磁化方向が可変である記憶層、および、固着層と記憶層との間に配置されたトンネル絶縁膜を有し、スピン偏極した電子により記憶層の磁化方向を反転させる。配線は、複数の磁気記憶素子のそれぞれが互いに間隔を置いて接続され、複数の磁気記憶素子に対向して配置されている。トランジスタは、複数の磁気記憶素子の内の対応した磁気記憶素子を経由して配線に電気的に接続されている。磁気シールド用磁性膜は、配線と磁気記憶素子との間に配置されている。

本発明によれば、配線と磁気記憶素子との間に磁気シールド用磁性膜を設けることにより、配線を流れる電流によって発生した誘導磁界による磁気記憶素子の誤作動を低減しつつ、磁気記憶装置の大容量化および高集積化を図ることができる。

本発明の実施形態１に係る磁気記憶装置のメモリセルの回路を模式的に示す図である。 同実施形態に係る磁気記憶装置のメモリセルの構造を模式的に示す断面図である。 図２のメモリセルのビット線部分を矢印ＩＩＩ方向から見た図である。 図２のメモリセルを矢印ＩＶ方向から見た図である。 同実施形態に係る磁気記憶素子の構成を模式的に示す図である。 同実施形態において、コンタクトプラグを形成する工程を模式的に示す断面図である。 同実施形態において、磁気シールド用磁性膜を形成する工程を模式的に示す断面図である。 (Ａ)は、比較例として磁気シールド用磁性膜を設けていない磁気記憶装置に現れる誘導磁界を模式的に示す図であり、(Ｂ)は、同実施形態に係る磁気記憶装置に現れる誘導磁界を模式的に示す図である。 本発明の実施形態２に係る磁気記憶装置のメモリセルの構造を模式的に示す断面図である。 図９のメモリセルのビット線部分を矢印Ｘ方向から見た図である。 同実施形態に係る磁気シールド用磁性膜を形成する工程を模式的に示す断面図である。 ビット線からの距離と誘導磁界の強度の関係を示すグラフである。 磁気シールド用磁性膜を設けていない磁気記憶装置における誘導磁界の強度を１００％として、実施形態１，２に係る磁気記憶装置における誘導磁界の強度を示したグラフである。 (Ａ)は、磁気シールド用磁性膜を設けていない磁気記憶装置における誘導磁界の２次元的分布を示す図であり、(Ｂ)は、実施形態１に係る磁気記憶装置における誘導磁界の２次元的分布を示す図であり、(Ｃ)は、実施形態２に係る磁気記憶装置における誘導磁界の２次元的分布を示す図である。 本発明の実施形態３に係る磁気記憶装置のメモリセルの構造を模式的に示す断面図である。 図１５のメモリセルのビット線部分を矢印ＸＶＩ方向から見た図である。 同実施形態において、メモリセルの平行化書き込み動作を説明するための、注入される電子のスピンおよび磁気記憶素子の電子のスピンの第１の状態を模式的に示す断面図である。 同実施形態において、図１７に示す状態の後の、注入された電子のスピンおよび磁気記憶素子の電子のスピンの第２の状態を模式的に示す断面図である。 同実施形態において、図１８に示す状態の後の、注入された電子のスピンおよび磁気記憶素子の電子のスピンの第３の状態を模式的に示す断面図である。 同実施形態において、図１９に示す状態の後の、注入された電子のスピンおよび磁気記憶素子の電子のスピンの第４の状態を模式的に示す断面図である。 同実施形態において、メモリセルの反平行化書き込み動作を説明するための、注入される電子のスピンおよび磁気記憶素子の電子のスピンの第１の状態を模式的に示す断面図である。 同実施形態において、図２１に示す状態の後の、注入された電子のスピンおよび磁気記憶素子の電子のスピンの第２の状態を模式的に示す断面図である。 同実施形態において、図２２に示す状態の後の、注入された電子のスピンおよび磁気記憶素子の電子のスピンの第３の状態を模式的に示す断面図である。 同実施形態において、図２３に示す状態の後の、注入された電子のスピンおよび磁気記憶素子の電子のスピンの第４の状態を模式的に示す断面図である。

以下、本発明の実施形態１に係る磁気記憶装置について図面を参照して説明する。なお、以下の説明では、「上」、「下」、「左」、「右」およびこれらの用語を含む名称を適宜使用するが、これらの方向は図面を参照した発明の理解を容易にするために用いるものであり、実施形態を上下反転、あるいは任意の方向に回転した形態も、当然に本願発明の技術的範囲に含まれる。
実施形態１
図１は、本発明の実施形態１に係る磁気記憶装置のメモリセルの回路を模式的に示す図である。図１に示すように、実施形態１に係る磁気記憶装置に含まれる１つのメモリセル１は、アクセストランジスタ２と磁気記憶素子３(磁気抵抗効果素子)とから構成されれている。メモリセル１は、マトリクス状に複数形成されている。

複数のメモリセル１の内、一方向に沿って位置するメモリセル１においては、各磁気記憶素子３の一端側は、一方向に延在する配線であるビット線４に接続され、他端側はアクセストランジスタ２のドレインに接続されている。そのアクセストランジスタ２のソース側は、ビット線４と平行に延在するソース線５に接続されている。一方向と直交する他の方向に沿って位置するメモリセル１においては、各アクセストランジスタ２のゲート電極７が、他の方向に延在するワード線６に接続されている。

図２は、本実施形態に係る磁気記憶装置のメモリセルの構造を模式的に示す断面図である。図３は、図２のメモリセルのビット線部分を矢印ＩＩＩ方向から見た図である。図４は、図２のメモリセルを矢印ＩＶ方向から見た図である。なお、図２においては、簡単のため、層間絶縁膜および後述するコンタクトプラグ２９ａなどは図示されていない。

図２に示すように、シリコン基板などの半導体基板１０には、酸化シリコンなどからなる素子分離絶縁膜１１が設けられている。素子分離絶縁膜１１によって区切られた素子形成領域に、駆動素子選択用のアクセストランジスタ２が形成されている。

半導体基板１０の表面上にゲート絶縁膜１３を介在させてゲート電極７が形成されている。そのゲート電極７を挟んで半導体基板１０の一方の側の領域にドレイン領域１２が形成され、他方の側の領域にソース領域９が形成されている。ゲート電極７、ソース領域９およびドレイン領域１２によりアクセストランジスタ２が構成される。ゲート電極７の両側には、酸化シリコンなどからなるサイドウォール１４が設けられている。

半導体基板１０上には、たとえば酸化シリコンからなる層間絶縁層が設けられている。層間絶縁層には、たとえばタングステンからなるコンタクトプラグ１５が埋め込まれている。コンタクトプラグ１５は、ドレイン領域１２に電気的に接続されている。コンタクトプラグ１５上には、たとえば銅からなるコンタクトプラグ１６が埋め込まれ、さらに、コンタクトプラグ１６上には、たとえば銅からなるコンタクトプラグ１７が埋め込まれている。

コンタクトプラグ１７上には、たとえばＴａからなる引き出し配線１８が設けられ、その上に磁気記憶素子（ＴＭＲ（Tunneling Magneto Resistance）素子）３が設けられている。磁気記憶素子３上には、たとえばＴａからなる上部電極２５が設けられている。上部電極２５上に、後述する磁気シールド用磁性膜２２を介して、たとえば銅からなるビット線４が設けられている。ビット線４は、複数の磁気記憶素子のそれぞれが互いに間隔を置いて接続され、複数の磁気記憶素子３に対向して配置されている。

アクセストランジスタ２の上方には、ソース線５が形成されている。半導体基板１０上の層間絶縁層には、たとえばタングステンからなるコンタクトプラグ４５が埋め込まれている。コンタクトプラグ４５は、ソース領域９に電気的に接続されている。コンタクトプラグ４５上に、たとえば銅からなるコンタクトプラグ４６が埋め込まれ、コンタクトプラグ４６はソース線５に電気的に接続されている。このように、ソース領域９とソース線５とが電気的に接続されている。複数のアクセストランジスタ２はそれぞれ、複数の磁気記憶素子３の内の対応した磁気記憶素子を経由してビット線４に電気的に接続されている。

図３に示すように、ビット線４と磁気記憶素子３との間に、磁気シールド用磁性膜２２が配置されている。本実施形態においては、磁気シールド用磁性膜２２は、高透磁率の磁性層を含んでいる。高透磁率の磁性層としては、たとえば、Ｃｏ、Ｆｅ、Ｎｉ、Ａｌ、Ｂ、Ｓｉ、Ｚｒ、Ｎｂ、Ｃｒ、Ｔａからなる群から選択される１種以上から構成される金属単体または合金の層である。

図４に示すように、ビット線４には所定の間隔を置いてマトリクス状に磁気記憶素子３が接続されている。ビット線４と磁気記憶素子３上に設けられた上部電極２５との間に、コンタクトプラグ２９ａが設けられている。

磁気記憶素子３は、引き出し配線１８上に形成されているが、メモリセル１の積層方向に直交する方向を含む平面の平面視において、コンタクトプラグ１５，１６，１７が形成されている領域とは重ならない領域に磁気記憶素子３が形成されている。なお、メモリセル１の積層方向に直交する方向を含む平面の平面視において、磁気記憶素子３がコンタクトプラグ１５，１６，１７の形成されている領域と重なる領域に形成されていても本発明の効果を得ることができる。

図５は、本実施形態に係る磁気記憶素子の構成を模式的に示す図である。図５に示すように、磁気記憶素子３は、反強磁性層２４、固着層１９(ピン層)、トンネル絶縁膜２０および記憶層２１(フリー層)を含む。反強磁性層２４は引き出し配線１８に接続され、記憶層２１は上部電極２５に接続されている。

本実施形態においては、固着層１９として、たとえば、ＰｔＭｎ、ＩｒＭｎ、ＦｅＭｎ、ＰｔＣｒＭｎ、ＮｉＭｎ、ＮｉＯ、Ｆｅ₂Ｏ₃からなる群から選択される１種以上から構成される反強磁性体と、Ｃｏ、Ｆｅ、Ｎｉ、Ａｌ、Ｂ、Ｓｉ、Ｚｒ、Ｎｂ、Ｃｒ、Ｔａからなる群から選択される１種以上から構成される強磁性体とを交換結合させた構造を有する層を反強磁性層２４上に積層した。なお、固着層１９として、薄い非磁性層を介して強磁性体と強磁性体とを結合させたＳＡＦ（Synthetic AntiFerromagnet）構造を有する層を用いてもよい。固着層１９においては、磁化方向(電子のスピンの向き)が固定されている。

トンネル絶縁膜２０は、非磁性体（誘電体）の材料から形成され、たとえば、Ｍｇ、Ａｌ、Ｓｉなどを含む酸化物もしくは窒化物またはこれらを混合した材料から形成されている。

記憶層２１は、Ｃｏ、Ｆｅ、Ｎｉ、Ａｌ、Ｂ、Ｓｉ、Ｚｒ、Ｎｂ、Ｃｒ、Ｔａからなる群から選択される１種以上から構成される強磁性体の材料で形成されている。固着層１９に含まれる強磁性体の材料と同じ材料により記憶層２１が形成されていることが好ましいが、必ずしも同一の材料で形成されていなくてもよい。記憶層２１の磁化方向は可変であり、スピン偏極した電子の注入により記憶層２１の磁化方向が反転させられる。

以下、磁気シールド用磁性膜２２の形成方法について説明する。上部電極２５までは、従来の製造方法により作製することができるため、上部電極２５が形成された状態から説明する。

図６は、本実施形態において、コンタクトプラグ２９ａを形成する工程を模式的に示す断面図である。図６(Ａ)に示すように、コンタクトプラグ２９ａが形成される前の状態における磁気記憶装置においては、磁気記憶素子３の上面に上部電極２５が設けられ、磁気記憶素子３の周囲には層間絶縁膜２３が設けられている。

次に、図６(Ｂ)に示すように、上部電極２５および層間絶縁膜２３の上面に、シリコン酸化膜などからなる層間絶縁膜２６を形成する。この層間絶縁膜２６にＣＭＰ(Chemical Mechanical Polishing)法を施し、層間絶縁膜２６の膜厚を調整する。層間絶縁膜２６上にレジストを形成した後、エッチングすることにより、図６(Ｃ)に示すように、層間絶縁膜２６にコンタクトホール２７を形成する。

図６(Ｄ)に示すように、スパッタリング法を用いて、層間絶縁膜２６の上面およびコンタクトホール２７の内壁にバリアメタル２８を形成する。このバリアメタル２８は、高透磁率の強磁性材料から構成されていることが好ましい。さらに、図６(Ｅ)に示すように、バリアメタル２８が形成されたコンタクトホール２７内に導電膜２９を充填する。本実施形態においては、コンタクトホール２７内以外のバリアメタル２８上にも導電膜２９を形成している。図６(Ｆ)に示すように、充填された導電膜２９およびバリアメタル２８をＣＭＰ法を用いて平坦化する。

上記の方法により、コンタクトホール２７内に充填されたバリアメタル２８と導電膜２９とからなるコンタクトプラグ２９ａを形成することができる。導電膜２９としては、銅を用いたがタングステンを用いてもよい。導電膜２９として銅を用いた場合は、バリアメタル２８としてＴａまたはＴａＮを用いることが好ましい。一方、導電膜２９としてタングステンを用いた場合には、バリアメタル２８としてＴｉまたはＴｉＮを用いることが好ましい。

その後、図６(Ｇ)に示すように、コンタクトプラグ２９ａの上面を覆うように、シリコン酸化膜などからなる層間絶縁膜３０を形成する。この層間絶縁膜３０にＣＭＰ法を施し、層間絶縁膜３０の膜厚を調整する。層間絶縁膜３０上にレジストを形成した後、エッチングすることにより、層間絶縁膜３０に開口部３１を形成する。

図７は、本実施形態において、磁気シールド用磁性膜を形成する工程を模式的に示す断面図である。なお、図７(Ａ)は、図６(Ｇ)の磁気記憶装置をＶＩＩ（Ａ)方向から見た図である。図７(Ｂ)に示すように、層間絶縁膜３０の上面および開口部３１の内壁に磁気シールド用磁性膜３２を形成する。本実施形態においては、磁気シールド用磁性膜３２は、高透磁率の強磁性材料から構成したが、高透磁率の磁性材料であればよい。

図７(Ｃ)に示すように、磁気シールド用磁性膜３２が形成された開口部３１内に、銅からなる導電膜３３を充填する。本実施形態においては、開口部３１内以外の磁気シールド用磁性膜３２上にも導電膜３３を形成している。図７(Ｄ)に示すように、充填された導電膜３３および磁気シールド用磁性膜３２をＣＭＰ法を用いて平坦化する。導電膜３３は、ビット線４となるものである。

上記の方法により、下面および両側面が磁気シールド用磁性膜３２に覆われた導電膜３３からなるビット線４を形成することができる。

以下、本実施形態に係る磁気記憶装置の磁気シールド用磁性膜３２の作用および効果について説明する。図８(Ａ)は、比較例として磁気シールド用磁性膜を設けていない磁気記憶装置に現れる誘導磁界を模式的に示す図であり、(Ｂ)は、本実施形態に係る磁気記憶装置に現れる誘導磁界を模式的に示す図である。図８(Ａ)，(Ｂ)においては、ビット線４および磁気記憶素子３以外の構成については、記載を省略している。

図８(Ａ)に示すように、磁気記憶素子３の書き込みまたは読み出しを行なう場合にはビット線４に電流が流される。電流は、図の紙面の手前から奥に向かって流れている。磁気記憶素子３の記憶層２１の磁化方向は矢印４２で示す向きになっている。電流が流されることによって、ビット線４の周囲には誘導磁界４１ａが発生する。この誘導磁界４１ａがそのまま磁気記憶素子３に作用する。このように、磁気記憶素子３の記憶層２１の磁化方向と逆方向の磁界がかかった場合に、磁気記憶素子３の誤作動が発生する可能性がある。

図８(Ｂ)に示すように、ビット線４は、磁気記憶素子３に対向する面であるビット線４の底面に磁気シールド用磁性膜２２が設けられている。さらに、ビット線４の両側面にも磁気シールド用磁性膜２２が設けられている。磁気記憶素子３の記憶層２１の磁化方向は矢印４２で示す向きになっている。ビット線４と磁気記憶素子３との間に磁気シールド用磁性膜２２が設けられているため、ビット線４を流れる電流により発生した誘導磁界は、矢印４３に示すように磁気シールド用磁性膜２２内に閉じ込められ、磁気記憶素子３に作用する誘導磁界４１ｂの強度は上記の誘導磁界４１ａの強度に比較して小さくなる。

このように、ビット線４を流れる電流によって発生して磁気記憶素子３に作用する誘導磁界の強度を、磁気シールド用磁性膜２２を設けることにより低減することができる。その結果、磁気記憶素子３の記憶層２１が誘導磁界の影響を受けて誤作動することを低減することができる。特に、磁気記憶装置の大容量化および高集積化に伴ってビット線４と磁気記憶素子３との距離が近くなった際に、上記の誤作動を低減することにより、大容量化および高集積化した磁気記憶装置の性能を安定化させることができる。

なお、本実施形態においては、磁気シールド用磁性膜２２をビット線４の外表面上に設けたが、磁気シールド用磁性膜２２は、ビット線４と磁気記憶素子３との間に設けられていればよく、必ずしも磁気シールド用磁性膜２２がビット線と接触している必要はない。ただし、ビット線４の外表面上に磁気シールド用磁性膜２２を設けた場合には、ビット線４を流れる電流によって発生する誘導磁界の拡散を効果的に抑制することができる。

また、コンタクトプラグ２９ａの周囲を囲んでいるバリアメタル２８を高透磁率の磁性体で形成した場合には、コンタクトプラグ２９ａを流れる電流によって発生する誘導磁界が磁気記憶素子３に作用することを抑制することができるため、さらに磁気記憶装置の性能を安定化させることができる。

以下、本発明の実施形態２に係る磁気記憶装置について説明する。
実施形態２
図９は、本発明の実施形態２に係る磁気記憶装置のメモリセルの構造を模式的に示す断面図である。図１０は、図９のメモリセルのビット線部分を矢印Ｘ方向から見た図である。なお、図９においては、簡単のため、層間絶縁膜および上述したコンタクトプラグ２９ａなどは図示されていない。

図９および図１０に示すように、本実施形態に係るビット線４は、複数の磁気記憶素子３に対向する底面のみ磁気シールド用磁性膜２２に覆われている。その他の構成については、実施形態１と同様であるため説明を繰り返さない。

以下、磁気シールド用磁性膜３４の形成方法について説明する。図１１は、本実施形態に係る磁気シールド用磁性膜を形成する工程を模式的に示す断面図である。図１１(Ａ)は、図６(Ｆ)の磁気記憶装置をＸＩ(Ａ)方向から見た図である。図１１(Ａ)に示すように、層間絶縁膜２３の上面にシリコン酸化膜などからなる層間絶縁膜２６が設けられている。

図１１(Ｂ)に示すように、層間絶縁膜２６の上面にスパッタリング法などにより磁気シールド用磁性膜３４を形成する。磁気シールド用磁性膜３４は、高透磁率の磁性体から構成されていればよい。

図１１(Ｃ)に示すように、磁気シールド用磁性膜３４の上面にレジストパターン３５を形成する。このレジストパターン３５をマスクにしてエッチングすることにより、図１１(Ｄ)に示すように、磁気シールド用磁性膜３４をパターニングする。図１１（Ｅ）に示すように、磁気シールド用磁性膜３４を覆うように層間絶縁膜３６を形成する。

層間絶縁膜３６の上面にレジストパターンを形成してエッチングすることにより、図１１(Ｆ)に示すように、層間絶縁膜３６に開口部３７を形成する。図１１(Ｇ)に示すように、開口部３７の内部に銅からなる導電膜３８を充填する。ＣＭＰ法により、絶縁膜３６上の導電膜３８を取り除くことにより、図１１(Ｈ)に示すように、導電膜３８の下面を磁気シールド用磁性膜３４で覆った磁気記憶装置を形成することができる。本実施形態においては、導電膜３８がビット線４となる。

本実施形態のように、磁気記憶素子３に対向するビット線４の底面の下方に磁気シールド用磁性膜３４を形成することにより、ビット線４を流れる電流によって発生して磁気記憶素子３に作用する誘導磁界を低減することができる。実施形態１に比較して、磁気シールド用磁性膜３４として使用する高透磁率の磁生体材料を削減することができるため、磁気記憶装置のコストの低減を図ることができる。

なお、本実施形態においては、磁気シールド用磁性膜３４をビット線４の底面近傍に設けたが、磁気シールド用磁性膜３４は、ビット線４と磁気記憶素子３との間に設けられていればよく、必ずしも磁気シールド用磁性膜３４がビット線４と接触している必要はない。ただし、ビット線４の外表面上に磁気シールド用磁性膜３４を設けた場合には、ビット線４を流れる電流によって発生する誘導磁界の拡散を効果的に抑制することができる。

本発明の実施形態１，２に係る磁気記憶装置について、電磁界シュミレーションによって磁気シールド用磁性膜２２の磁気シールド効果の検証を行なった。図１２は、ビット線からの距離と誘導磁界の強度の関係を示すグラフである。図１２においては、縦軸に誘導磁界の強度[Ｏｅ]、横軸にビット線からの距離[ｎｍ]を示している。磁気シールド用磁性膜２２を設けていない磁気記憶装置のデータを一点鎖線、実施形態１に係る磁気記憶装置のデータを実線、実施形態２に係る磁気記憶装置のデータを点線で示している。

図１２に示すように、磁気シールド用磁性膜２２を設けていない磁気記憶装置においては、ビット線４に近くなるほど誘導磁界の強度が強くなっている。一方、実施形態１，２に係る磁気記憶装置においては、磁気シールド用磁性膜２２の効果によって誘導磁界の強度が低減され、また、ビット線４に近くなるほど誘導磁界の強度は弱くなっている。

図１３は、磁気シールド用磁性膜２２を設けていない磁気記憶装置における誘導磁界の強度を１００％として、実施形態１，２に係る磁気記憶装置における誘導磁界の強度を示したグラフである。図１３においては、縦軸に磁界減衰率[％]、横軸にビット線からの距離[ｎｍ]を示している。磁気記憶装置の高密度化によって、ビット線４と磁気記憶素子３との距離は１００ｎｍ程度まで縮小される可能性がある。図１３に示すように、ビット線４から１００ｎｍの位置では、実施形態１の磁気記憶装置では約７％、実施形態２の磁気記憶装置では約１４％の磁界減衰率が認められ、高い磁気シールド効果が確認された。

図１４(Ａ)は、磁気シールド用磁性膜２２を設けていない磁気記憶装置における誘導磁界の２次元的分布を示す図であり、(Ｂ)は、実施形態１に係る磁気記憶装置における誘導磁界の２次元的分布を示す図であり、(Ｃ)は、実施形態２に係る磁気記憶装置における誘導磁界の２次元的分布を示す図である。図１４(Ａ)，(Ｂ)，(Ｃ)においては、磁界強度が高くなるにつれてハッチングが荒くなるように示している。なお、ビット線４近傍における磁界強度の等高線が密な箇所には、ハッチングを入れていない。

図１４(Ａ)に示すように、ビット線４の近傍で最も誘導磁界の強度が高く、ビット線４から離れるにつれて誘導磁界の強度が弱くなっている。図１４(Ｂ)に示すように、実施形態１に係る磁気記憶装置においては、ビット線４の近傍において磁気シールド用磁性膜２２を設けていない部分で最も誘導磁界の強度が高くなっている。しかし、ビット線４の近傍において磁気シールド用磁性膜２２を設けた部分、特に、ビット線４の底面側には誘導磁界の強度が低い領域が現れている。

図１４(Ｃ)に示すように、実施形態２に係る磁気記憶装置においても、ビット線４の近傍において磁気シールド用磁性膜２２を設けていない部分で最も誘導磁界の強度が高くなっている。また、磁気シールド用磁性膜２２を設けたビット線４の底面側には誘導磁界の強度が低い領域が現れている。

上記のシュミレーション結果から、ビット線４と磁気記憶素子３との間に磁気シールド用磁性膜２２を設けることにより、ビット線４を流れる電流によって発生して磁気記憶素子３に作用する誘導磁界の強度を効果的に低減できることが認められた。

以下、本発明の実施形態３に係る磁気記憶装置について説明する。
実施形態３
図１５は、本発明の実施形態３に係る磁気記憶装置のメモリセルの構造を模式的に示す断面図である。図１６は、図１５のメモリセルのビット線部分を矢印ＸＶＩ方向から見た図である。なお、図１５においては、簡単のため、層間絶縁膜および上述したコンタクトプラグ２９ａなどは図示されていない。

図１５および図１６に示すように、本実施形態に係るビット線４は、底面のみ磁気シールド用磁性膜４８に覆われている。また、磁気シールド用磁性膜４８は、高透磁率の強磁性層４４および反強磁性層４７を少なくとも含んでいる。その他の構成については、実施形態１と同様であるため説明を繰り返さない。

磁気シールド用磁性膜４８は、高透磁率の強磁性体から構成されている強磁性層４４、および、反強磁性体から構成される反強磁性層４７を含んでいればよく、その他の層を含んでいてもよい。たとえば、磁気シールド用磁性膜４８は、磁気記憶素子３の側から順に、非磁性誘電体層、強磁性層、非磁性層、反強磁性層、金属というようないくつかの層からなる積層構造を有していてもよい。

強磁性層４４と反強磁性層４７とは磁性結合するように設けられている。また、強磁性層４４の磁化方向は、磁気記憶素子３の固着層１９の磁化方向とは逆方向に固定されている。このようにすることにより、磁気記憶素子３へのスピンの注入効率を向上させるとともに、記憶層２１の磁化方向を反転させるための必要電流量を低減することができる。

以下、本実施形態に係る磁気記憶装置の書き込み動作について説明する。磁気記憶装置においては、情報として“０”を書き込む動作は、固着層１９の電子のスピンの向きと記憶層２１の電子のスピンの向きとを同じ向きにする平行化書き込みと称される。一方、情報として、“１”を書き込む動作は、固着層１９のスピンの向きと記憶層２１の電子のスピンの向きとを互いに反対向きにする反平行化書き込みと称される。

はじめに、平行化書き込みについて説明する。まず、特定のメモリセル１に対応するビット線４に所定の電流を流す。対応するアクセストランジスタ２をオンにすることによって、電流はビット線４から対応する磁気記憶素子３、アクセストランジスタ２のドレイン領域１２およびソース領域９を経てソース線５に流れる。

図１７は、本実施形態において、メモリセルの平行化書き込み動作を説明するための、注入される電子のスピンおよび磁気記憶素子の電子のスピンの第１の状態を模式的に示す断面図である。

図１７に示すように、本実施形態においては、磁気記憶素子３の上方に、非磁性体からなるトンネル絶縁膜５２、高透磁率の強磁性体からなる強磁性体層５３および反強磁性体からなる反強磁性層５４を含む磁気シールド用磁性膜４８が設けられている。

固着層１９の磁化方向は矢印５５に示す向きに固定されている。記憶層２１の磁化方向は、固着層１９の磁化方向とは逆方向である矢印５０で示す向きになっている。強磁性体層５３の磁化方向は、固着層１９とは逆方向である矢印５６で示す向きに固定されている。

図１７に示すように、磁気記憶素子３においては、磁気シールド用磁性膜４８から固着層１９へ向かって電流(矢印５１)が流れることで、固着層１９の側には、電子５７が注入される。この電子５７のスピンには２つの向き（矢印５８，５９）が存在する。その固着層１９に注入された電子５７のほとんどは、固着層１９を通過する際に、固着層１９の電子のスピンの向き（矢印５５）と同じ向きを有するように電子のスピンが偏極されることになる。

図１８は、本実施形態において、図１７に示す状態の後の、注入された電子のスピンおよび磁気記憶素子の電子のスピンの第２の状態を模式的に示す断面図である。図１９は、本実施形態において、図１８に示す状態の後の、注入された電子のスピンおよび磁気記憶素子の電子のスピンの第３の状態を模式的に示す断面図である。図２０は、本実施形態において、図１９に示す状態の後の、注入された電子のスピンおよび磁気記憶素子の電子のスピンの第４の状態を模式的に示す断面図である。

図１８に示すように、固着層１９でスピン偏極した電子５７は、トンネル絶縁膜２０を通過して記憶層２１に達する。図１９に示すように、記憶層２１に達した電子５７は、記憶層２１の電子５７にスピントルク６０を及ぼす。このとき、図１８に示すように、記憶層２１を通過した一部の電子５７は、トンネル絶縁膜５２を通過して強磁性層５３に進入する。強磁性層５３の電子のスピンの向きと反対向きのスピンの電子５７は、強磁性層５３で反射される。そのため、電子５７は、トンネル絶縁膜５２を通過して、再度、記憶層２１に達して記憶層２１の電子５７にスピントルク６０を及ぼす。

上記のように、記憶層２１の電子５７にスピントルク６０が効率よく及ぼされるため、少ない電流量で、図２０に示すように、記憶層２１の電子５７のスピンが反平行から平行に反転することになる。こうして、記憶層２１の電子のスピンが反平行から平行（矢印６１）へ反転し、平行化書き込みが完了する。

次に、反平行化書き込みについて説明する。まず、特定のメモリセル１に対応するソース線５に所定の電流を流し、対応するアクセストランジスタ２をオンにする。電流は、ソース線５から対応するアクセストランジスタ２のソース領域９、ドレイン領域１２および磁気記憶素子３を経てビット線４に流れる。

図２１は、本実施形態において、メモリセルの反平行化書き込み動作を説明するための、注入される電子のスピンおよび磁気記憶素子の電子のスピンの第１の状態を模式的に示す断面図である。図２１に示すように、磁気記憶素子３においては、固着層１９から記憶層２１へ向かって電流(矢印６２)が流れることで、磁気シールド用磁性膜４８の側に電子５７が注入される。

図２２は、本実施形態において、図２１に示す状態の後の、注入された電子のスピンおよび磁気記憶素子の電子のスピンの第２の状態を模式的に示す断面図である。図２３は、本実施形態において、図２２に示す状態の後の、注入された電子のスピンおよび磁気記憶素子の電子のスピンの第３の状態を模式的に示す断面図である。図２４は、本実施形態において、図２３に示す状態の後の、注入された電子のスピンおよび磁気記憶素子の電子のスピンの第４の状態を模式的に示す断面図である。

図２２に示すように、強磁性層５３でスピン偏極した電子５７は、トンネル絶縁膜５２を通過して記憶層２１に達する。図２３に示すように、記憶層２１に達した電子５７は、記憶層２１の電子５７にスピントルク６０を及ぼす。このとき、図２２に示すように、記憶層２１を通過した一部の電子５７は、トンネル絶縁膜２０を通過して固着層１９に進入する。固着層１９の電子のスピンの向きと反対向きのスピンの電子５７は、固着層１９で反射される。そのため、電子５７は、トンネル絶縁膜２０を通過して、再度、記憶層２１に達して記憶層２１の電子５７にスピントルク６０を及ぼす。

上記のように、記憶層２１の電子５７にスピントルク６０が効率よく及ぼされるため、少ない電流量で、図２４に示すように、記憶層２１の電子５７のスピンが平行から反平行に反転することになる。こうして、記憶層２１の電子のスピンが平行から反平行（矢印５０）へ反転し、反平行化書き込みが完了する。

次に、磁気記憶装置の読み出し動作について説明する。読み出し動作は、アクセストランジスタ２をオンにし、ビット線４から磁気記憶素子３を流れアクセストランジスタ２のソース領域９を経てソース線５に流れる電流を測定することによって行なわれる。

平行化書き込みが行なわれた磁気記憶素子３においては、磁気記憶素子３の抵抗値は相対的に低くなる。そのため、磁気記憶素子３を経てソース線５を流れる電流の電流値は基準電流値よりも高くなる。一方、反平行化書き込みが行なわれた磁気記憶素子３においては、磁気記憶素子３の抵抗値は相対的に高くなる。そのため、磁気記憶素子３を経てソース線５を流れる電流値は基準電流値よりも低くなる。

これにより、基準電流値よりも高い電流値が検知された磁気記憶素子３には、情報として“０”が書き込まれていると判断される。一方、基準電流値よりも低い電流値が検知された磁気記憶素子３には、情報として“１”が書き込まれていると判断される。こうして、メモリセル１の磁気記憶素子３から、“０”あるいは“１”が読み出されることになる。

本実施形態に係る磁気記憶装置においては、磁気シールド用磁性膜４８に磁化方向を固定した強磁性層５３を設け、その強磁性層５３の磁化方向を磁気記憶素子３の固着層１９の磁化方向と逆方向にすることにより、磁気シールド用磁性膜４８を備えない磁気記憶素子と比べて、より少ない電流によって書き込み動作を行なうことができる。

また、磁気記憶素子に対向するビット線４の底面の下方に磁気シールド用磁性膜４８を形成することにより、ビット線４を流れる電流によって発生して磁気記憶素子３に作用する誘導磁界を低減することができる。

なお、本実施形態においては、磁気シールド用磁性膜４８をビット線４の底面近傍に設けたが、磁気シールド用磁性膜４８は、ビット線４と磁気記憶素子３との間に設けられていればよく、必ずしも磁気シールド用磁性膜４８がビット線４と接触している必要はない。また、本実施形態においては、ビット線４の近傍に磁気シールド用磁性膜４８を設けたが、磁気記憶素子の近傍に他の配線が配置されている場合には、その配線の近傍に磁気シールド用磁性膜４８を設けてもよい。

なお、今回開示した上記実施形態はすべての点で例示であって、限定的な解釈の根拠となるものではない。したがって、本発明の技術的範囲は、上記した実施形態のみによって解釈されるものではなく、特許請求の範囲の記載に基づいて画定される。また、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。

１ メモリセル、２ アクセストランジスタ、３ 磁気記憶素子、４ ビット線、５ ソース線、６ ワード線、７ ゲート電極、９ ソース領域、１０ 半導体基板、１１ 素子分離絶縁膜、１２ ドレイン領域、１３ ゲート絶縁膜、１４ サイドウォール、１５，１６，１７，２９ａ，４５，４６ コンタクトプラグ、１８ 引き出し配線、１９ 固着層、２０，５２ トンネル絶縁膜、２１ 記憶層、２２，３２，３４，３９，４８ 磁気シールド用磁性膜、２３，２６，３０，３６ 層間絶縁膜、２４，４４，５３ 強磁性層、２５ 上部電極、２７ コンタクトホール、２８ バリアメタル、２９，３３，３８ 導電膜、３１，３７ 開口部、３５ レジストパターン、４０ レジスト、４１ａ，４１ｂ 誘導磁界、４７，５４ 反強磁性層、５７ 電子、６０ スピントルク。

Claims (4)

1. 磁化方向が一定である固着層、磁化方向が可変である記憶層、および、前記固着層と前記記憶層との間に配置されたトンネル絶縁膜を有し、スピン偏極した電子により前記記憶層の磁化方向を反転させる複数の磁気記憶素子と、
   前記複数の磁気記憶素子のそれぞれが互いに間隔を置いて接続され、前記複数の磁気記憶素子に対向して配置されている配線と、
   前記複数の磁気記憶素子の内の対応した磁気記憶素子を経由して前記配線に電気的に接続されている複数のトランジスタと、
   前記配線と前記磁気記憶素子との間に配置されている磁気シールド用磁性膜と
   を備えた、磁気記憶装置。
2. 前記磁気シールド用磁性膜は、高透磁率の磁性層を含む、請求項１に記載の磁気記憶装置。
3. 前記磁気シールド用磁性膜は、前記複数の磁気記憶素子に対向する前記配線の外表面上に配置されている、請求項１または２に記載の磁気記憶装置。
4. 前記磁気シールド用磁性膜は、高透磁率の強磁性層および反強磁性層を含み、前記強磁性層と前記反強磁性層とが磁性結合していることにより、前記強磁性層の磁化方向が前記固着層の磁化方向とは逆方向に固定されている、請求項２に記載の磁気記憶装置。

Images