KR20100104497A - 자기터널접합 소자를 포함하는 반도체 메모리 소자 및 그의제조 방법 - Google Patents

자기터널접합 소자를 포함하는 반도체 메모리 소자 및 그의제조 방법 Download PDF

Info

Publication number
KR20100104497A
KR20100104497A KR1020090022945A KR20090022945A KR20100104497A KR 20100104497 A KR20100104497 A KR 20100104497A KR 1020090022945 A KR1020090022945 A KR 1020090022945A KR 20090022945 A KR20090022945 A KR 20090022945A KR 20100104497 A KR20100104497 A KR 20100104497A
Authority
KR
South Korea
Prior art keywords
layer
memory device
semiconductor memory
magnetic
tunnel barrier
Prior art date
Application number
KR1020090022945A
Other languages
English (en)
Inventor
신승아
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090022945A priority Critical patent/KR20100104497A/ko
Priority to US12/707,165 priority patent/US20100237448A1/en
Publication of KR20100104497A publication Critical patent/KR20100104497A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

본 발명에 따른 자기터널접합 소자를 포함하는 반도체 메모리 소자의 제조 방법은, MOS-FET로 구성된 셀 트랜지스터; 및 셀 트랜지스터의 소스 및 드레인에 접속되는 복수의 컨택 플러그들;이 형성된 반도체 기판의 상부에 층간 절연막을 형성하는 제1 단계와, 층간 절연막의 일부를 제거하여 복수의 컨택 플러그 중 어느 하나를 노출시키는 복수개의 개구를 형성하는 제2 단계와, 복수개의 개구를 포함하는 층간 절연막 전면에 고정자화층, 터널장벽층 및 자유자화층을 차례로 적층하는 제3 단계와, 층간 절연막의 표면이 노출될 때까지 평탄화하여 복수개의 개구 각각에 고정자화층, 터널장벽층 및 자유자화층이 매립된 자기터널접합 소자를 형성하는 제4 단계를 포함할 수 있다.
메모리, MRAM

Description

자기터널접합 소자를 포함하는 반도체 메모리 소자 및 그의 제조 방법{SEMICONDUCTOR MEMORY DEVICE INCLUDING A MAGNETIC TUNNEL JUNCTION ELEMENT, AND MANUFACTURING METHOD THEREOF}
본 발명은 MRAM(Magnetic Random Access Memory)에 관한 것으로, 더 자세하게는 자기저항(Magneto-Resistance) 변화를 이용한 비휘발성 메모리 소자에 관한 것이다.
현재 널리 사용되고 있는 대표적인 메모리 소자인 디램(DRAM)의 경우, 고속 동작과 고집적이 가능하다는 장점이 있는 반면에, 휘발성 메모리로서 전원이 꺼지면 데이터를 잃게 될 뿐만 아니라 동작 중에도 계속하여 데이터의 리프레쉬(REFRESH)를 통해 재기록해야 하므로 전력 손실 측면에서 큰 단점이 있다. 또한 비휘발성과 고집적을 특징으로 하는 플래쉬(FLASH) 메모리는 동작 속도가 느린 단점이 있다. 이에 대하여, 자기저항 차이를 이용하여 정보를 저장하는 자기저항 메모리(MRAM)는 비휘발성 및 고속 동작의 특성을 가지면서도 고집적이 가능하다는 장 점이 있다.
한편, MRAM은 강자성체 간의 자화(Magnetization) 방향에 따른 자기저항 변화를 이용한 비휘발성 메모리 소자를 말한다. 현재 MRAM으로 가장 많이 채용되고 있는 셀(Cell) 구조로는, 거대자기저항(Giant Magneto-Resistance; GMR) 효과를 이용한 GMR 소자, 터널자기저항(Tunnel Magneto-Resistance: TMR) 효과를 이용한 자기터널접합(Magnetic Tunnel Junction; MTJ) 소자 등이 있으며, 이외에도 GMR 소자의 단점을 복하기 위해 강자성층을 영구자석으로 보강하고 자유층을 연자성층으로 채용한 스핀 밸브(Spin-Valve) 소자 등이 있다. 특히, MTJ 소자는 빠른 속도, 저전력을 갖으며, 디램(DRAM)의 커패시터 대용으로 사용되어 저전력 및 고속 그래픽, 모바일 소자에 응용될 수 있다.
일반적으로, 자기저항소자는 두 자성층의 스핀 방향(즉, 자기모멘텀의 방향)이 같은 방향이면 저항이 작고 스핀 방향이 반대이면 저항이 크다. 이와 같이 자성층의 자화 상태에 따라 셀의 저항이 달라지는 사실을 이용하여 자기저항 메모리 소자에 비트 데이터를 기록할 수 있다. MTJ 구조의 자기저항 메모리를 예로 하여 설명하면, 강자성층/절연층/강자성층 구조의 MTJ 메모리 셀에서 첫번째 강자성체층을 지나가는 전자가 터널링 장벽(Tunneling Barrier)으로 사용된 절연층을 통과할 때 두번째 강자성체층의 자화 방향에 따라 터널링 확률이 달라진다. 즉, 두 강자성층의 자화방향이 평행일 경우 터널링 전류는 최대가 되고, 반평행할 경우 최소가 되므로, 예를 들면, 저항이 클 때 데이터 '1'(또는 '0')이, 그리고 저항이 작을 때 데이터 '0'(또는 '1')이 기록된 것으로 간주할 수 있다. 여기서, 두 강자성층 중 한 층은 자화 방향이 고정된 고정자화층으로, 그리고 나머지 하나는 외부 자기장 또는 전류에 의해 자화 방향이 반전되는 자유자화층이라 칭한다.
한편, 일반적으로 자기저항 메모리 소자는 정보를 저장하는 하나의 메모리셀이 하나의 자기터널접합 소자와 이 자기터널접합 소자를 선택하여 데이터의 기록 및 판독을 가능하게 하는 선택 트랜지스터로 이루어져 있다. 자기저항 메모리 소자의 셀 집적도를 높이기 위해서는 셀을 포함하는 메모리 소자의 부피를 줄일 필요가 있다. 특히, MRAM이 기존 메모리의 대안으로서 사용되기 위해서는 MTJ 구조의 단위 메모리 셀을 소형화할 수 있어야 한다. 그러나, 자성층은 부피가 줄어듦에 따라 자성 고유의 성질을 잃어 버리고 상자성 물질의 특성을 띠게 되는 이른바 초상자성(Superparamagnetism) 현상을 보이기 때문에 MRAM의 고집적화를 위해 단위 셀을 크기를 줄이는 데에 한계가 있다. 또한, MTJ 구조는 자성층, 절연층 등 서로 다른 물성을 가진 이종의 물질층들이 적층되어 형성되는데, 메모리 소자의 고집적화로 인해 MTJ의 형성 면적이 작아짐에 따라 이종 물질층의 식각 공정이 어렵게 된다.
본 발명은 자기메모리 소자의 고집적화에 유리한 반도체 메모리 소자의 제조 방법을 제공하는 것을 목적으로 한다.
아울러, 본 발명의 다른 목적은, 메모리 소자의 고집적화에 따른 자기터널접합 소자의 초상자성 현상을 방지할 수 있는 새로운 구조의 자기터널접합 소자를 포함하는 반도체 메모리 소자를 제공하는 것을 목적으로 한다.
본 발명에 따른 자기터널접합 소자를 포함하는 반도체 메모리 소자의 제조 방법은, MOS-FET로 구성된 셀 트랜지스터; 및 셀 트랜지스터의 소스 및 드레인에 접속되는 복수의 컨택 플러그들;이 형성된 반도체 기판의 상부에 층간 절연막을 형성하는 제1 단계와, 층간 절연막의 일부를 제거하여 복수의 컨택 플러그 중 어느 하나를 노출시키는 복수개의 개구를 형성하는 제2 단계와, 복수개의 개구를 포함하는 층간 절연막 전면에 고정자화층, 터널장벽층 및 자유자화층을 차례로 적층하는 제3 단계와, 층간 절연막의 표면이 노출될 때까지 평탄화하여 복수개의 개구 각각에 고정자화층, 터널장벽층 및 자유자화층이 매립된 자기터널접합 소자를 형성하는 제4 단계를 포함할 수 있다.
여기서, 제3 단계에서는, 고정자화층이 개구의 측벽 및 바닥을 둘러싸도록 형성되고, 터널장벽층은 고정자화층 위에 적층되되 개구의 중심부에 홈이 형성되게 적층되고, 자유자화층은 터널장벽층 위에 적층되되 홈 내부에 매립되어 형성될 수 있다.
고정자화층 또는 자유자화층은, Co, Fe 및 Ni 중 적어도 하나를 포함하는 합금으로 이루어질 수 있다. 나아가, 고정자화층은 자성층 및 반강자성층의 적층 구조 또는 SAF(Synthetic anti-ferromagnet) 구조로 형성될 수 있다. 그리고, 터널장벽층은 산소를 포함하는 금속계 또는 비금속계 화합물로 형성될 수 있고, AlO, TiO, MgO, HfO, CuO, NiO 및 CoO로 이루어진 그룹에서 선택된 적어도 하나를 포함할 수 있다.
본 발명에 따른 반도체 메모리 소자는, 단위 메모리셀이 MOS-FET인 셀 트랜지스터 및 자기터널접합 소자로 구성되고, 자기터널접합 소자는 층간 절연막 내에 형성된 개구에 매립되어 형성되며, 개구의 측벽 및 바닥을 둘러싸도록 형성된 고정자화층; 고정자화층 위에 적층되며 개구의 중심부에 홈이 형성되게 적층된 터널장벽층; 및 터널장벽층 위에 적층되되 홈 내부에 매립된 자유자화층;을 포함한다.
여기서, 고정자화층은 상기 셀 트랜지스터의 드레인에 접속될 수 있으며, 고정자화층 또는 자유자화층은, Co, Fe 및 Ni 중 적어도 하나를 포함하는 합금으로 형성될 수 있다. 또한, 고정자화층은 자성층 및 반강자성층의 적층 구조 또는 SAF(Synthetic anti-ferromagnet) 구조로 형성될 수 있다. 그리고, 터널장벽층은 산소를 포함하는 금속계 또는 비금속계 화합물로 형성될 수 있고, AlO, TiO, MgO, HfO, CuO, NiO 및 CoO로 이루어진 그룹에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 반도체 메모리 소자.
본 발명에 따르면, 자기터널접합 소자를 최소 면적으로 형성할 수 있으며, 자기터널접합 소자의 형성 면적이 최소화됨에도 불구하고 실린더 구조를 통해 자성층과 터널장벽층의 접촉 면적이 효과적으로 증대될 수 있다. 따라서, 자기메모리 소자의 고집적화에 따른 자기터널접합의 초상자성 문제가 극복될 수 있다.
또한, 자기터널접합 소자의 형성시 식각 공정을 이용하지 않으므로 소자의 고집적에 따른 이종 물질층의 식각상의 어려움을 피할 수 있다.
그 결과, 자기메모리 소자의 동작에 대한 안정성 및 신뢰성을 확보하면서 고집적된 소자를 제조할 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
도 1 내지 도 4를 참조하여 본 발명에 따른 반도체 메모리 소자의 제조 방법을 설명한다. 먼저 도 1을 참조하면, 제1 도전형을 갖는 반도체 기판(100) 내에 MOS-FET(Metal-Oxide-Semiconductor Field-Effect Transistor) 구조의 셀 트랜지스 터를 형성한다. 예컨대, 기판(100)은 소자분리막(102)에 의해 MOSFET이 형성될 활성 영역이 정의되고, 활성 영역 상부에 게이트 절연막(112)을 개재하여 게이트(110)를 형성한다. 여기서, 게이트(110)는 메모리셀의 워드라인으로 기능하도록 형성될 수 있다. 게이트(110)의 상부에는 후속 공정에서 게이트(110)의 손상을 방지하는 캡핑막(113) 및 인접한 컨택 플러그와의 절연을 위한 측벽 스페이서(114)가 추가로 형성될 수 있다.
아울러, 게이트(110) 아래의 기판(100) 영역에는 제1 도전형과 반대 도전형인 제2 도전형의 도펀트를 주입하여 소스 및 드레인을 위한 확산 영역(103s, 103d)을 형성한다. 그 후, 확산 영역(103s, 103d)에 접속되는 컨택 플러그들(120s, 120d)을 형성한다. 컨택 플러그들(120s, 120d)의 형성은 제1 층간 절연막(D1)을 형성한 후 자기 정렬 방식의 랜딩 플러그 컨택(Landing Plug Contact) 공정으로 형성될 수 있다.
다음으로, 금속 증착 공정 및 사진식각공정을 통해 소스(103s) 및 컨택 플러그(120s)로 이루어진 전기적 통로와 접속되는 소스라인(SL)을 형성한다. 그 후, 소스라인(SL), 셀 트랜지스터 등 소정의 소자 구조가 형성된 반도체 기판(100) 위에 제2 층간 절연막(D2)을 형성한다.
다음으로 도 2를 참조하면, 제2 층간 절연막(D2)의 일부를 사진식각공정을 통해 제거함으로써 개구(130)를 형성한다. 이때, 개구(130)는 그 아래에 컨택 플러그(120d)의 상면을 노출하도록 형성된다. 여기서, 개구(130)의 폭 및 단면 형상은 후속 공정에서 형성될 자기터널접합 소자의 디자인에 따라 설정될 수 있으며, 예컨대 개구(130)는 홀 형상으로 형성될 수 있다.
다음으로, 도 3에서 보듯이, 개구(130)가 형성된 제2 층간 절연막(D2)의 전면에 자화층, 절연층 및 자화층을 차례로 적층한다. 이때, 자화층(140p)은 자기터널접합의 고정자화층으로 사용되며, 특히 개구(130)의 측벽 및 바닥을 둘러싸도록 소정의 두께로 형성된다. 다음으로, 절연층(140b)은 자기터널접합의 터널장벽층으로 사용되며, 개구(130)에 이미 형성된 자화층(140p) 위에 소정의 두께로 형성된다. 특히, 절연층(140b)은 개구의 중심부에 형성되는데, 절연층(140b)이 매립된 후에 개구(130)의 입구가 막히지 않아야 하며, 이는 절연층의 증착 공정에서의 공정 변수를 제어함으로써 가능하다. 그 후에, 다시 자화층(140f)을 절연층(140b) 위에 적층하되 절연층(140b)에 의해 형성된 홈 내부를 완전히 매립하도록 형성한다.
한편, 자화층(140p) 또는 자화층(140f)은, Co, Fe 및 Ni 중 적어도 하나를 포함하는 합금으로 형성될 수 있다. 예컨대, 자화층(140p 또는 140f)으로 사용되는 자성층은 CoFeB 화합물일 수 있다. 특히, 고정자화층(140p)은 자성층 및 MnPt, MnIr 등과 같은 반강자성층이 적층된 구조로 형성될 수 있으며, 여기서 반강자성층은 고정자화층은 자화반전되지 않고 자유자화층만 자화반전될 수 있도록 한다. 또한, 고정자화층은 두개의 자성층 사이에 Ru층과 같은 비자성층이 개재된 SAF(Synthetic anti-ferromagnet) 구조로 형성될 수 있다.
또한, 터널장벽층으로는 산소를 포함하는 금속계 또는 비금속계 화합물이 이용될 수 있으며, 예컨대 절연층(140b) 재료는 AlO, TiO, MgO, HfO, CuO, NiO 및 CoO로 이루어진 그룹에서 선택된 적어도 하나를 포함할 수 있다.
다음으로, 도 4에서 보듯이, 제2 층간 절연막(D2) 위로 형성된 자화층(140p), 절연층(140b) 및 자화층(140f)을 층간 절연막(D2)의 표면이 노출될 때까지 평탄화 공정(예컨대, 화학적 기계적 연마 공정; Chemical Mechanical Polishing)을 통해 제거한다. 그 결과, 개구(130)에는 고정자화층(140p), 터널장벽층(140b) 및 자유자화층(140f)이 실린터 형태로 적층되어 매립된 자기터널접합 소자가 형성된다. 그 후에, 제2 층간 절연막(D2) 상부에 하드 마스크막(150)을 형성하고, 그 위로 비트라인(160) 및 비트라인(160)과 자유자화층(140f)을 전기적으로 연결하는 비트라인 컨택(161)을 형성한다. 그리고 나서, 일반적인 반도체 공정을 통해 자기터널접합 소자를 포함하는 자기메모리 소자를 완성한다.
본 발명에 따르면, 자성층 및 절연층 등 이종의 물질층이 적층되어 형성되는 자기터널접합 소자의 형성시, 종래와 달리 패터닝 공정을 이용하지 않으므로 이종 물질층에 대한 식각 공정의 어려움을 피할 수 있다. 특히, 자성층 재료로서 전이금속이 포함된 재료를 이용하는 경우 식각 공정 중 산화로 인해 소자의 특성이 열화되는 문제가 있으나, 본 발명에서는 식각 공정을 이용하지 않고 평탄화 공정을 이용하여 층간 절연막에 형성된 개구 내에 자기터널접합을 매립시켜 형성하므로 전이금속의 산화 문제가 발생하지 않는다.
또한, 본 발명에서는 층간 절연막 내에 개구를 형성하고 이 개구 내에 자성층, 절연층 등을 적층함으로써 실린더 형태의 자기터널접합 소자를 형성할 수 있다. 도 5에는 층간 절연막(D2)에 2개의 개구(130)를 형성하고, 이 개구(130) 내에 실린더 형태로 매립되어 적층된 2개의 자기터널접합 소자를 3차원적으로 예시하였다.
도 5에서 보듯이, 자기터널접합 소자를 최소 면적으로 형성할 수 있으며, 자기터널접합 소자의 형성 면적이 최소화됨에도 불구하고 실린더 구조를 통해 자성층과 터널장벽층의 접촉 면적이 효과적으로 증대될 수 있다. 따라서, 자기메모리 소자의 고집적화에 따른 자기터널접합의 초상자성 문제가 극복될 수 있다. 따라서, 자기메모리 소자의 동작에 대한 안정성 및 신뢰성을 확보하면서 고집적된 소자를 제조할 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
도 1 내지 도 4는 본 발명에 따른 자기메모리 소자의 제조 방법을 설명하는 소자 단면도들이다.
도 5는 본 발명에 따른 자기메모리 소자에서 자기터널접합의 3차원 구조를 설명하는 사시도이다.
< 도면 주요 부분에 대한 부호의 설명 >
100: 반도체 기판 103d, 103s: 드레인, 소스
110: 게이트 전극(워드라인) SL: 소스라인
140f: 자유자화층 140b: 터널장벽층
140p: 고정자화층 160: 비트라인

Claims (12)

  1. 자기터널접합 소자를 포함하는 반도체 메모리 소자의 제조 방법으로서,
    MOS-FET로 구성된 셀 트랜지스터; 및 상기 셀 트랜지스터의 소스 및 드레인에 접속되는 복수의 컨택 플러그들;이 형성된 반도체 기판의 상부에 층간 절연막을 형성하는 제1 단계와,
    상기 층간 절연막의 일부를 제거하여 상기 복수의 컨택 플러그 중 어느 하나를 노출시키는 복수개의 개구를 형성하는 제2 단계와,
    상기 복수개의 개구를 포함하는 상기 층간 절연막 전면에 고정자화층, 터널장벽층 및 자유자화층을 차례로 적층하는 제3 단계와,
    상기 층간 절연막의 표면이 노출될 때까지 평탄화하여 상기 복수개의 개구 각각에 고정자화층, 터널장벽층 및 자유자화층이 매립된 자기터널접합 소자를 형성하는 제4 단계를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 제조 방법.
  2. 제 1 항에 있어서,
    상기 제3 단계에서, 상기 고정자화층은 상기 개구의 측벽 및 바닥을 둘러싸도록 형성되고, 상기 터널장벽층은 상기 고정자화층 위에 적층되되 상기 개구의 중심부에 홈이 형성되게 적층되고, 상기 자유자화층은 상기 터널장벽층 위에 적층되되 상기 홈 내부에 매립되는 것을 특징으로 하는 반도체 메모리 소자의 제조 방법.
  3. 제 1 항에 있어서,
    상기 고정자화층 또는 상기 자유자화층은, Co, Fe 및 Ni 중 적어도 하나를 포함하는 합금으로 이루어진 것을 특징으로 하는 반도체 메모리 소자의 제조 방법.
  4. 제 1 항에 있어서,
    상기 고정자화층은 자성층 및 반강자성층의 적층 구조 또는 SAF(Synthetic anti-ferromagnet) 구조로 형성되는 것을 특징으로 하는 반도체 메모리 소자의 제조 방법.
  5. 제 1 항에 있어서,
    상기 터널장벽층은 산소를 포함하는 금속계 또는 비금속계 화합물로 형성되는 것을 특징으로 하는 반도체 메모리 소자의 제조 방법.
  6. 제 5 항에 있어서,
    상기 터널장벽층은, AlO, TiO, MgO, HfO, CuO, NiO 및 CoO로 이루어진 그룹 에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 제조 방법.
  7. 반도체 메모리 소자로서,
    단위 메모리셀이 MOS-FET인 셀 트랜지스터 및 자기터널접합 소자로 구성되고,
    상기 자기터널접합 소자는 층간 절연막 내에 형성된 개구에 매립되어 형성되며, 상기 개구의 측벽 및 바닥을 둘러싸도록 형성된 고정자화층; 상기 고정자화층 위에 적층되며 상기 개구의 중심부에 홈이 형성되게 적층된 터널장벽층; 및 상기 터널장벽층 위에 적층되되 상기 홈 내부에 매립된 자유자화층;을 포함하는 것을 특징으로 하는 반도체 메모리 소자.
  8. 제 7 항에 있어서,
    상기 고정자화층은 상기 셀 트랜지스터의 드레인에 접속된 것을 특징으로 하는 반도체 메모리 소자.
  9. 제 7 항에 있어서,
    상기 고정자화층 또는 상기 자유자화층은, Co, Fe 및 Ni 중 적어도 하나를 포함하는 합금으로 이루어진 것을 특징으로 하는 반도체 메모리 소자.
  10. 제 7 항에 있어서,
    상기 고정자화층은 자성층 및 반강자성층의 적층 구조 또는 SAF(Synthetic anti-ferromagnet) 구조로 형성되는 것을 특징으로 하는 반도체 메모리 소자.
  11. 제 7 항에 있어서,
    상기 터널장벽층은 산소를 포함하는 금속계 또는 비금속계 화합물로 형성되는 것을 특징으로 하는 반도체 메모리 소자.
  12. 제 11 항에 있어서,
    상기 터널장벽층은, AlO, TiO, MgO, HfO, CuO, NiO 및 CoO로 이루어진 그룹에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 반도체 메모리 소자.
KR1020090022945A 2009-03-18 2009-03-18 자기터널접합 소자를 포함하는 반도체 메모리 소자 및 그의제조 방법 KR20100104497A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090022945A KR20100104497A (ko) 2009-03-18 2009-03-18 자기터널접합 소자를 포함하는 반도체 메모리 소자 및 그의제조 방법
US12/707,165 US20100237448A1 (en) 2009-03-18 2010-02-17 Semiconductor memory device including magnetic tunnel junction element and fabrication method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090022945A KR20100104497A (ko) 2009-03-18 2009-03-18 자기터널접합 소자를 포함하는 반도체 메모리 소자 및 그의제조 방법

Publications (1)

Publication Number Publication Date
KR20100104497A true KR20100104497A (ko) 2010-09-29

Family

ID=42736784

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090022945A KR20100104497A (ko) 2009-03-18 2009-03-18 자기터널접합 소자를 포함하는 반도체 메모리 소자 및 그의제조 방법

Country Status (2)

Country Link
US (1) US20100237448A1 (ko)
KR (1) KR20100104497A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140111508A (ko) * 2013-03-11 2014-09-19 삼성전자주식회사 자기저항 구조체, 이를 포함하는 자기 메모리 소자 및 자기저항 구조체의 제조 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8901687B2 (en) 2012-11-27 2014-12-02 Industrial Technology Research Institute Magnetic device with a substrate, a sensing block and a repair layer
WO2015064663A1 (ja) * 2013-10-31 2015-05-07 独立行政法人科学技術振興機構 スピン制御機構及びスピンデバイス

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140111508A (ko) * 2013-03-11 2014-09-19 삼성전자주식회사 자기저항 구조체, 이를 포함하는 자기 메모리 소자 및 자기저항 구조체의 제조 방법

Also Published As

Publication number Publication date
US20100237448A1 (en) 2010-09-23

Similar Documents

Publication Publication Date Title
CN106575701B (zh) 垂直磁性元件的杂散场的自补偿
US8283712B2 (en) Semiconductor memory device and manufacturing method for semiconductor memory device
US8587043B2 (en) Magnetoresistive random access memory and method of manufacturing the same
US20130157385A1 (en) Method for fabricating semiconductor device
JP2007273493A (ja) 磁気メモリ装置及びその製造方法
JP2007081280A (ja) 磁気抵抗効果素子及び磁気メモリ装置
US8625327B2 (en) Magnetic random access memory and initializing method for the same
JP2008066606A (ja) スピンメモリ及びスピンｆｅｔ
US20140299952A1 (en) Magnetic tunnel junction device and method for fabricating the same
KR101049651B1 (ko) 자기저항 메모리셀, 및 이를 포함하는 메모리 소자의 제조 방법
WO2015033678A1 (en) Magnetoresistive element and magnetic random access memory
KR102354021B1 (ko) 터널 자기 저항 효과 소자, 자기 메모리, 및 내장형 메모리
US8247880B2 (en) Magnetic memory device and method of fabricating the same
US9368717B2 (en) Magnetoresistive element and method for manufacturing the same
US7366010B2 (en) Magnetic memory
KR20020046036A (ko) 반도체소자의 제조방법
US9231196B2 (en) Magnetoresistive element and method of manufacturing the same
KR20100104497A (ko) 자기터널접합 소자를 포함하는 반도체 메모리 소자 및 그의제조 방법
KR20130034261A (ko) 반도체 장치의 제조방법
KR100684893B1 (ko) 자기 메모리 장치 및 그 제조방법
KR20130069099A (ko) 반도체 장치의 제조방법
KR20130016827A (ko) 반도체 장치 및 그를 이용한 제조방법
KR20120085135A (ko) 자기 랜덤 액세스 메모리 및 그의 제조 방법
KR20090005877A (ko) 자속 가이드 구조체를 갖는 자기 메모리 장치
JP5058236B2 (ja) スピンメモリ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application