JP2007273495A - 磁気メモリ装置及びその駆動方法 - Google Patents

磁気メモリ装置及びその駆動方法 Download PDF

Info

Publication number
JP2007273495A
JP2007273495A JP2006093446A JP2006093446A JP2007273495A JP 2007273495 A JP2007273495 A JP 2007273495A JP 2006093446 A JP2006093446 A JP 2006093446A JP 2006093446 A JP2006093446 A JP 2006093446A JP 2007273495 A JP2007273495 A JP 2007273495A
Authority
JP
Japan
Prior art keywords
magnetic
layer
magnetic layer
memory device
domain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006093446A
Other languages
English (en)
Inventor
Takao Ochiai
隆夫 落合
Shinjiro Umehara
慎二郎 梅原
裕 ▲芦▼田
Yutaka Ashida
Masashige Sato
雅重 佐藤
Kazuo Kobayashi
和雄 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006093446A priority Critical patent/JP2007273495A/ja
Priority to US11/446,303 priority patent/US20070242505A1/en
Priority to TW095120238A priority patent/TWI303423B/zh
Priority to DE102006028387A priority patent/DE102006028387A1/de
Priority to CNA2006101031182A priority patent/CN101047023A/zh
Publication of JP2007273495A publication Critical patent/JP2007273495A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
    • G11C19/0833—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation using magnetic domain interaction
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Thin Magnetic Films (AREA)

Abstract

【課題】スピン注入型の磁気抵抗効果素子を有する磁気メモリ装置に関し、バリア層の信頼性及び出力のＳ／Ｎ比を向上しうる磁気メモリ装置及びその駆動方法を提供する。
【解決手段】第１の方向に磁化方向が固定された磁性層４２と、磁性層４２上に形成された非磁性層５０と、非磁性層５０上に形成され、第１の方向に磁化された第１の磁区と、第１の方向とは逆方向の第２の方向に磁化された第２の磁区とを有する磁性層５２とを有する磁気抵抗効果素子５４と、第２の磁性層５２に第１の方向又は第２の方向の書き込み電流を流すことにより、第１の磁区と第２の磁区との間の磁壁を移動し、磁性層４２と対向する部分の磁性層５２の磁化方向を制御する書き込み電流印加手段とを有する。
【選択図】図４

Description

本発明は、磁気メモリ装置及びその駆動方法に係り、特にスピン注入型の磁気抵抗効果素子を用いた磁気メモリ装置及びその駆動方法に関する。
近年、書き換え可能な不揮発性メモリとして、磁気抵抗効果素子をマトリクス状に配列した磁気ランダムアクセスメモリ（以下、ＭＲＡＭ：Magnetic Random Access Memoryという）が注目されている。ＭＲＡＭは、２つの磁性層における磁化方向の組み合わせを利用して情報を記憶し、これら磁性層間の磁化方向が平行である場合と反平行である場合とにおける抵抗変化（すなわち電流或いは電圧の変化）を検知することによって記憶情報の読み出しを行うものである。
ＭＲＡＭを構成する磁気抵抗効果素子としては、ＧＭＲ（Giant Magnetoresistive）素子やＴＭＲ（Tunneling Magnetoresistive）素子が知られている。なかでも、大きな抵抗変化が得られるＴＭＲ素子が、ＭＲＡＭに用いる磁気抵抗効果素子として注目されている。ＴＭＲ素子は、２つの強磁性層がトンネル絶縁膜を介して積層されたものであり、２つの強磁性層の磁化方向の関係に基づいてトンネル絶縁膜を介して磁性層間を流れるトンネル電流が変化する現象を利用したものである。すなわち、ＴＭＲ素子は、２つの強磁性層の磁化方向が平行のときに低い素子抵抗を有し、反平行のときには高い素子抵抗を有する。この２つの状態をデータ“０”及びデータ“１”に関連づけることにより、記憶素子として用いることができる。
磁気抵抗効果素子に書き込む方法としては、直交する２本の信号線（例えばビット線及び書き込みワード線）に電流を流し、これら信号線から発生する磁界の合成磁界をＭＴＪ素子に印加することで、一方の強磁性層（自由磁化層）の磁化方向を印加磁界に応じた向きに変化させる方式（電流磁界書き込み方式）が一般的である。
しかしながら、この方法では、ビット線及び書き込みワード線により生じる合成磁界の発生効率及び自由磁化層の外部磁場反転容易性が、消費電力や信頼性を左右することとなる。特に、記録密度を向上するために磁気抵抗効果素子のサイズを縮小していくと自由磁化層の反磁界が増大するため、自由磁化層の磁化反転磁界Ｈｃが増加する。すなわち、高集積化に伴い、書き込み電流が増加し、消費電力が増加してしまう。
これを解消するために、磁気抵抗効果素子部の対向する面以外の書き込みワード線及びビット線の周囲を磁性材料でシールドして磁束集中させる構造、いわゆるクラッド構造が提案されている。しかしながら、自由磁化層の磁化反転磁界は素子サイズの縮小にほぼ反比例して増加するため、従来の電流磁界書き込み方式では書き込み電流が著しく増加してしまい、ひいては事実上書き込みが困難となることが予測されている。
また、データ書き込みの際には、ビット線と書き込みワード線に電流を印加して重畳した磁界によって所定の選択素子の自由磁化層の磁化反転を行うが、このとき電流を流したビット線及び書き込みワード線に連なっている多数の非選択素子にも電流磁場が作用している。このような状態の素子を半選択状態と定義しており、不安定に磁化反転が生じやすく誤動作の原因となっている。また、選択トランジスタを接続した構造のＭＲＡＭでは、ビット線、ワード線のほかに書き込み用の書き込みワード線が必要であり、デバイス構造及び製造プロセスが複雑になってしまう。
このような観点から、近年、スピン注入磁化反転素子が注目されている。スピン注入磁化反転素子は、ＧＭＲ素子やＴＭＲ素子と同様、２つの強磁性層間に絶縁層又は非磁性金属層を挟んで構成される磁気抵抗効果素子である。
スピン注入磁化反転素子において、膜面に垂直に自由磁化層側から固定磁化層側へ電流を流すと、スピン偏極した伝導電子が固定磁化層から自由磁化層に流れ込み、自由磁化層の電子と交換相互作用をする。この結果、電子間にはトルクが発生し、このトルクが十分に大きいと自由磁化層の磁気モーメントは反平行から平行に反転する。一方、電流印加を逆方向にすると、前述とは逆作用の効果により、平行から反平行に反転することができる。すなわち、スピン注入磁化反転素子は、電流制御（印加方向及び印加電流値）のみによって自由磁化層の磁化反転を誘発し、記憶状態を書き換えることができる記憶素子である。
スピン注入磁化反転素子では、素子サイズが減少して磁化反転磁界Ｈｃが増加しても体積減少効果により反転電流が減少するため、電流磁界書き込み方式の素子と比較して大容量化・低消費電力化に極めて有利である。また、書き込みワード線が不要であり、デバイス構造及び製造方法を簡略化することができる。
特開２０００−１９５２５０号公報 特開２００２−２９９５８４号公報 T. Miyazaki et al., "Giant magnetic tunneling effect in Fe/Al2O3/Fe junction", J. Magn. Magn. Mater., 139, p.L231 (1995) 屋上公二郎等、「スピン注入磁化反転の研究動向」、日本応用磁気学会誌、Vol. 28 No. 9, 2004, pp.937-948 J. A. Katine et al., "Current-driven magnetization reversal and spin-wave excitations in Co/Cu/Co pillars", Phys. Rev. Lett., 84, p.3149 (2000) L. Berger, "Motion of a magnetic domain wall traversed by fast-rising current pulses", J. Appl. Phys., 71 p.2721 (1992) A. Yamaguchi et al., "Real-space observation of current-driven domain wall motion in submicron magnetic wires", Phys. Rev. Lett., 92, p.077205-1 (2004)
しかしながら、スピン注入磁化反転素子では膜面に垂直に書き込み電流を流すため、書き込みのたびに繰り返しバリア層に大電流を流す必要がある。このため、バリア層に絶縁破壊やピンホールが発生したり、エレクトロマイグレーションによって配線が断線したりすることがあり、デバイスとしての信頼性を劣化する原因にもなっていた。
また、一般に、ＴＭＲ素子は素子自体の抵抗が非常に高く、スピン注入書き込みを行うためにはバリア層を１ｎｍ以下にする必要がある。しかしながら、バリア層を薄くすると本質的にＭＲ比（磁化平行状態と反平行状態との間における電気抵抗の変化率）が大幅に低下するため、デバイスの実用上重要であるＳ／Ｎ比が低下してしまうことになる。
本発明の目的は、バリア層の信頼性及び出力のＳ／Ｎ比を向上しうる磁気メモリ装置及びその駆動方法を提供することにある。
本発明の一観点によれば、第１の方向に磁化方向が固定された第１の磁性層と、前記第１の磁性層上に形成された非磁性層と、前記非磁性層上に形成され、第１の方向に磁化された第１の磁区と、前記第１の磁区の前記第１の方向側に隣接して設けられ、前記第１の方向とは逆方向の第２の方向に磁化された第２の磁区とを有する第２の磁性層とを有する磁気抵抗効果素子と、前記第２の磁性層に前記第１の方向又は前記第２の方向の書き込み電流を流すことにより、前記第１の磁区と前記第２の磁区との間の磁壁を移動し、前記第１の磁性層と対向する部分の前記第２の磁性層の磁化方向を制御する書き込み電流印加手段とを有することを特徴とする磁気メモリ装置が提供される。
また、本発明の多の観点によれば、第１の方向に磁化方向が固定された第１の磁性層と、前記第１の磁性層上に形成された非磁性層と、前記非磁性層上に形成され、第１の方向に磁化された第１の磁区と、前記第１の磁区の前記第１の方向側に隣接して設けられ、前記第１の方向とは逆方向の第２の方向に磁化された第２の磁区とを有する第２の磁性層とを有する磁気抵抗効果素子を有する磁気メモリ装置の駆動方法であって、前記第２の磁性層に前記第１の方向又は前記第２の方向の書き込み電流を流すことにより、前記第１の磁区と前記第２の磁区との間の磁壁を移動し、前記第１の磁性層と対向する部分の前記第２の磁性層の磁化方向を制御することを特徴とする磁気メモリ装置の駆動方法が提供される。
本発明によれば、第１の方向に磁化方向が固定された第１の磁性層と、第１の磁性層上に形成された非磁性層と、非磁性層上に形成され、第１の方向に磁化された第１の磁区と、第１の磁区の第１の方向側に隣接して設けられ、第１の方向とは逆方向の第２の方向に磁化された第２の磁区とを有する第２の磁性層とを有する磁気抵抗効果素子を構成し、第２の磁性層に面内方向の書き込み電流を流し、第１の磁区と第２の磁区との間の磁壁を移動して第１の磁性層と対向する部分の第２の磁性層の磁化方向を制御することにより、磁気抵抗効果素子の記憶情報を書き換えるので、非磁性層を介して書き込み電流を流す必要がない。これにより、非磁性層の劣化を防止しひいては寿命を延ばすことができ、磁気メモリ装置の信頼性を向上することができる。
また、非磁性層を介して書き込み電流を流す必要がないことから、従来のスピン注入磁化反転型の磁気抵抗効果素子と比較して非磁性層の膜厚を厚くすることができる。これにより磁気抵抗効果素子のＭＲ比が増加し、出力のＳ／Ｎ比を向上することができる。
本発明の一実施形態による磁気メモリ装置及びその駆動方法について図１乃至図１１を用いて説明する。
図１は本実施形態による磁気メモリ装置の構造を示す平面図、図２は本実施形態による磁気メモリ装置の構造を示す概略断面図、図３は本実施形態による磁気メモリ装置の動作原理を示す平面図、図４は本実施形態による磁気メモリ装置の動作原理を示す断面図、図５は磁気抵抗効果素子のＭＲ比のバリア層膜厚依存性を示すグラフ、図６乃至図１１は本実施形態による磁気メモリ装置の製造方法を示す工程断面図である。
はじめに、本実施形態による磁気メモリ装置の構造について図１及び図２を用いて説明する。なお、図２（ａ）は図１のＡ−Ａ′線断面図、図２（ｂ）は図１のＢ−Ｂ′線断面図である。
シリコン基板１０には、素子領域を画定する素子分離膜１２が形成されている。素子領域はＸ方向（図面横方向）に長い矩形形状を有している。
素子分離膜１２が形成されたシリコン基板１０上には、Ｙ方向（図面縦方向）に延在するワード線ＷＬが形成されている。ワード線ＷＬの両側の素子領域には、ソース／ドレイン領域１６，１８がそれぞれ形成されている。これにより、素子性領域には、ワード線ＷＬにより構成されるゲート電極１４とソース／ドレイン領域１６，１８とを有する選択トランジスタが形成されている。
選択トランジスタが形成されたシリコン基板１０上には、層間絶縁膜２０が形成されている。層間絶縁膜２０には、ソース／ドレイン領域１６に接続されたコンタクトプラグ２４が埋め込まれている。コンタクトプラグ２４が埋め込まれた層間絶縁膜２０上には、Ｙ方向に延在し、コンタクトプラグ２４を介してソース／ドレイン領域１６に電気的に接続されたソース線２６が形成されている。
ソース線２６が形成された層間絶縁膜２０上には、層間絶縁膜２８が形成されている。層間絶縁膜２８上には、Ｘ方向に延在する読み出し用ビット線３０が形成されている。
読み出し用ビット線３０が形成された層間絶縁膜２０上には、層間絶縁膜３２が形成されている。層間絶縁膜３２には、読み出し用ビット線３０に接続されたコンタクトプラグ３６が埋め込まれている。コンタクトプラグ３６が埋め込まれた層間絶縁膜３２上には、コンタクトプラグ３６を介して読み出し用ビット線３０に電気的に接続された下部電極層３８が形成されている。
下部電極層３８上には、反強磁性層４０、固定磁化層（第１の磁性層）４２及びバリア層（非磁性層）５０が形成されている。下部電極層３８、反強磁性層４０、固定磁化層４２及びバリア層５０が形成された層間絶縁膜３２上には、バリア層５０の上面が露出するように層間絶縁膜４４が埋め込まれている。層間絶縁膜４４，３２，２８，２０には、ソース／ドレイン領域１８に接続されたコンタクトプラグ４８が埋め込まれている。
層間絶縁膜４４上には、コンタクトプラグ４８を介してソース／ドレイン領域１８に電気的に接続されるとともに、バリア層５０を介して固定磁化層４２と対向する自由磁化層（第２の磁性層）５２が形成されている。こうして、反強磁性層４０、固定磁化層４２、バリア層５０及び自由磁化層５２よりなる磁気抵抗効果素子５４が構成されている。磁気抵抗効果素子５４は、自由磁化層５２がＸ方向に長い形状を有しており、その中央部分にバリア層５０を介して固定磁化層４２が配置されている。
自由磁化層５２が形成された層間絶縁膜４４上には、層間絶縁膜５６が形成されている。層間絶縁膜５６には、自由磁化層５２に接続されたコンタクトプラグ６０が埋め込まれている。コンタクトプラグ６０が埋め込まれた層間絶縁膜５６上には、Ｘ方向に延在し、コンタクトプラグ６０を介して自由磁化層５２に電気的に接続された書き込み用ビット線６２が形成されている。
こうして、１つのメモリセルが１つの選択トランジスタと１つの磁気抵抗効果素子とにより構成されたスピン注入型の磁気メモリ装置が構成されている。
本実施形態による磁気メモリ装置では、上述の通り、磁気抵抗効果素子５４の自由磁化層５２がＸ方向に長い形状を有しており、自由磁化層５２の長手方向に沿って膜面に書き込み電流を流すことができるようになっている。また、磁気抵抗効果素子５４の自由磁化層５２の中央部分にはバリア層５０を介して固定磁化層４２が設けられており、面直方向に読み出し電流を流すことができるようになっている。
次に、本実施形態による磁気メモリ装置における磁気抵抗効果素子５４の動作原理について図３及び図４を用いて説明する。
図３（ａ）に示すように、自由磁化層５２は、Ｘ方向に長い形状を有している。自由磁化層５２の両端近傍には、自由磁化層５２の幅が狭くなるように台形形状のノッチ７２が設けられている。自由磁化層５２の中央部分には、図示しないバリア層を介して固定磁化層４２が配置されている。
ここで、自由磁化層５２の磁化方向は、磁壁７０を介して反対方向を向いているものとする。すなわち、図において、自由磁化層５２の右側では磁化方向が左向きであり、磁湯磁化層５２の左側では磁化方向が右向きである。また、固定磁化層４２の磁化方向は、図において右向きであるものとする。磁壁を介して磁化方向が反対方向を向くことは、強磁性体の一般的な性質である。
図３（ａ）に示す状態において、自由磁化層５２の長手方向に沿って膜面に電流を流すと、電子スピンの流れる方向に磁壁７０が移動する。例えば、図において右向きに電流Ｉを流すと、電子スピンは左向きに流れ、磁壁７０は左側に移動する（図３（ｂ））。また、図において左向きに電流Ｉを流すと、電子スピンは右向きに流れ、磁壁７０は右側に移動する（図３（ｃ））。
このとき、磁壁７０が固定磁化層４２の形成領域を超えて左側又は右側に移動することにより、バリア層５０を介して固定磁化層４２に対向する部分の自由磁化層５２の磁化方向が変化する。
すなわち、図４に示すように、磁壁７０が固定磁化層４２よりも左側に移動したときには、固定磁化層４２に対向する部分の自由磁化層５２の磁化方向は左向きとなり、固定磁化層４２の磁化方向と自由磁化層５２の磁化方向とは反平行（高抵抗状態）になる（図４（ａ））。この逆に、磁壁７０が固定磁化層４２よりも右側に移動したときには、固定磁化層４２に対向する部分の自由磁化層５２の磁化方向は右向きとなり、固定磁化層４２の磁化方向と自由磁化層５２の磁化方向とは平行（低抵抗状態）になる（図４（ｂ））。
したがって、電子スピン注入による磁壁の移動を利用して、磁気抵抗効果素子の磁化方向が平行である場合と反平行である場合との２値状態を規定することができる。
ただし、自由磁化層５２を単純な細線構造にしただけでは、電子スピンの流れる方向に磁壁７０が移動し続けてしまうため、自由磁化層５２の両端近傍にはノッチ７２が設けられている。一般に、細線構造に割れや欠けなどの欠陥がある場合には、その部分で磁壁移動がピン止めされることが知られている。そこで、自由磁化層５２の両端近傍に、磁壁ピニングサイトと呼ばれるこのようなノッチ７２を設けることにより、磁壁７０が移動する範囲を制御することができ、書き込みの際の動作信頼性を向上することができる。
ノッチ７２は、図示するような台形形状に限らず、くさび形、長方形形状、半円形など様々な形状においても同様の効果を得ることができるので、デバイス構造に合わせて自由に選択可能である。
なお、単一形状の強磁性細線の磁化は細線の長手方向に向き、細線の両端が磁極となるため、一般に磁壁が生じにくい。しかしながら、細線形状に対して不規則なパターンがある場合にはその部分から磁壁が発生しやすくなる。例えば、幅２４０ｎｍの細線の端部に５００ｎｍ四方の菱形パターンを設け、細線の延在方向に対して２６度の方向から外部磁場を印加することで、磁壁が存在しなかった細線に磁壁が導入できることが確認されている（例えば、非特許文献５を参照）。本実施形態においても、このような方法を利用して自由磁化層５２内に磁壁を導入することが可能である。
次に、本実施形態による磁気メモリ装置の書き込み方法について説明する。
図２に示す磁気メモリ装置の書き込みの際には、書き込み用ビット線６２、ソース線２６、ワード線ＷＬ（ゲート電極１４）を用い、読み出し用ビット線３０はフローティング状態にする。
ワード線ＷＬに所定の駆動電圧を印加して選択トランジスタをオン状態にすると、書き込み用ビット線６２とソース線２６との間には、書き込み用ビット線６２−コンタクトプラグ６０−自由磁化層５２−コンタクトプラグ４８−選択トランジスタ−ソース線２６が直列接続されてなる電流経路が形成される。この電流経路では、自由磁化層５２に面内方向に書き込み電流を流すことができる。したがって、この電流経路に流す電流の向きを適宜変更することにより、磁気抵抗効果素子５４に所定の情報を記憶することができる。
例えば、ソース線２６から書き込み用ビット線６２側に向かう書き込み電流を流すことにより、自由磁化層５２では図３（ｂ）に示す方向に磁壁７０が移動し、磁気抵抗効果素子は高抵抗状態となる。また、書き込み用ビット線６２からソース線２６側に向かう書き込み電流を流すことにより、自由磁化層５２では図３（ｃ）に示す方向に磁壁７０が移動し、磁気抵抗効果素子は低抵抗状態となる。
上述のような電子スピン注入による磁壁の移動を利用した磁気抵抗効果素子５４の書き込みでは、書き込み電流を面直方向、すなわちバリア層５０を介して流す必要がない。したがって、書き込みに伴うバリア層５０の劣化が無く、素子寿命等の信頼性向上を図ることができる。
また、複数の磁気抵抗効果素子５４を有する磁気メモリ装置において、磁気抵抗効果素子５４のビット情報を一括して初期化する場合には、一方向に強い外部磁場を印加することが有効である。
次に、本実施形態による磁気メモリ装置の読み出し方法について説明する。
図２に示す磁気メモリ装置の読み出しの際には、読み出し用ビット線３０、ソース線２６、ワード線ＷＬ（ゲート電極１４）を用い、書き込み用ビット線６２はフローティング状態にする。
ワード線ＷＬに所定の駆動電圧を印加して選択トランジスタをオン状態にすると、読み出し用ビット線３０とソース線２６との間には、読み出し用ビット線３０−コンタクトプラグ３６−磁気抵抗効果素子５４−コンタクトプラグ４８−選択トランジスタ−ソース線２６が直列接続されてなる電流経路が形成される。この電流経路では、磁気抵抗効果素子５４に面直方向に読み出し電流を流すことができる。したがって、この電流経路を用いて読み出し電流を流し、読み出し用ビット線３０に出力される電圧を検出することにより、磁気抵抗効果素子５４の抵抗状態を判定することができる。
次に、本実施形態による磁気メモリ装置の特性について検証する。
はじめに、磁気抵抗効果素子の消費電力について検討する。
磁気抵抗効果素子の実抵抗（回路などの規制抵抗は除く）ＲＴＭＲを５ｋΩ、素子面積Ｓを０．０１μｍ２、書き込み電圧ＶＷを５００ｍＶとすると、書き込み電流を面直方向に流す従来のＭＲＡＭ（以下、ＣＰＰ（Current Perpendicular to Plane）型ＭＲＡＭという）では、書き込み電流ＩＷは、
ＩＷ＝ＶＷ／ＲＴＭＲ＝０．１ｍＡ
となる。したがって、書き込み時の消費電力Ｗは、
Ｗ＝ＶＷ×ＩＷ＝５００ｍＶ×０．１ｍＡ＝５０μＷ
となる。
一方、書き込み電流を自由磁化層の面内方向に流す本実施形態のＭＲＡＭ（以下、ＣＩＰ（Current in In Plane）型ＭＲＡＭという）では、ＮｉＦｅよりなる自由磁化層５２の断面積Ｓを２４０ｎｍ×１０ｎｍ、書き込み電流ＩＷをＩＷ＝Ｊｃ×Ｓ＝３．１２ｍＡ、Ｆｅの比抵抗ρＦｅをρＦｅ＝１．０×１０−７Ωｃｍ、磁壁の移動距離Ｌを１．５μｍと仮定すると、自由磁化層の実抵抗Ｒは、
Ｒ＝ρＦｅ×Ｌ／Ｓ
＝１．０×１０−７Ωｃｍ×１．５μｍ／（２４０ｎｍ×１０ｎｍ）
＝０．６２８Ω
となる。したがって、磁壁を１．５μｍ移動するに要する消費電力Ｗは、
Ｗ＝Ｉ２×Ｒ＝（３．１２ｍＡ）２×０．６２８Ω＝６．１μＷ
となり、ＣＰＰ型ＭＲＡＭと比較して消費電力を１桁程度低減できることが判る。これは、ＣＰＰ型ＭＲＡＭではバリア層のトンネル抵抗が非常に高いのに対し、ＣＩＰ型ＭＲＡＭでは基本的に金属中の電気伝導であるため抵抗が非常に小さいことに起因する。
次に、磁気抵抗効果素子の出力について検討する。
図５はバリア層としてＭｇＯを用いた磁気抵抗効果素子のＭＲ比のバリア層膜厚依存性を示すグラフである。ＭＲ比とは、磁気抵抗効果素子の固定磁化層及び自由磁化層の磁化方向が平行の場合と反平行の場合との間における電気抵抗の変化率を示すものであり、ＭＲ比が大きいほどに読み出しマージンが大きくＳ／Ｎ比が向上していることを表す。
図示するように、ＭｇＯ膜厚が１．５ｎｍ程度では１００％に近いＭＲ比を得ることができるが、ＭｇＯ膜厚が０．９ｎｍ迄減少するとＭＲ比は１０％以下にまで減少していることが判る。
従来のＣＰＰ型ＭＲＡＭでは、バリア層の存在により磁気抵抗効果素子自体の素子抵抗が高いため、書き込み時の消費電力を低減するためには、出力特性を犠牲にしてバリア層を薄くする必要があった。一方、本実施形態によるＣＩＰ型ＭＲＡＭでは、書き込み時の消費電力にバリア層の存在は無関係のため、読み出し時の印加電圧さえ注意すれば、高出力側のバリア層厚で磁気抵抗効果素子を設計することができ、ＣＰＰ型ＭＲＡＭと比較してＳ／Ｎ比を大幅に改善することができる。
次に、磁気抵抗効果素子の書き込み速度について検討する。
本実施形態によるＣＩＰ型ＭＲＡＭにおいて、自由磁化層５２の断面積Ｓを２４０ｎｍ×１０ｎｍ、書き込み電流ＩＷをＩＷ＝Ｊｃ×Ｓ＝３．１２ｍＡとしたとき、０．５ｍｓｅｃの書き込み電流パルスを印加すると、磁壁が約１．５μｍ移動した。この結果から見積もられる磁壁の平均速度は、３ｍ／ｓｅｃとなる。
仮に磁気抵抗効果素子の自由磁化層５２の記録部分の長さを２００ｎｍとすると、磁壁がこの距離を移動するのに要する時間は６７ｎｓｅｃとなる。フラッシュメモリの書き込み速度がμｓｅｃオーダーであることを考えると、本実施形態によるＣＩＰ型ＭＲＡＭの書き込み速度は実用上十分に速いものである。
次に、本実施形態による磁気メモリ装置の製造方法について図６乃至図１１を用いて説明する。なお、図６乃至図８は図１のＡ−Ａ′線断面に沿った工程断面図、図９乃至図１１は図１のＢ−Ｂ′線断面に沿った工程断面図である。
まず、シリコン基板１０上に、例えばＳＴＩ（Shallow Trench Isolation）法により、素子領域を画定する素子分離膜１２を形成する。
次いで、素子分離膜１２により画定された素子領域に、通常のＭＯＳトランジスタの形成方法と同様にして、ゲート電極１４及びソース／ドレイン領域１６，１８を有する選択トランジスタを形成する（図６（ａ）、図９（ａ））。
次いで、選択トランジスタが形成されたシリコン基板１０上に、例えばＣＶＤ法によりシリコン酸化膜を堆積後、ＣＭＰ法によりこの表面を平坦化し、シリコン酸化膜よりなる層間絶縁膜２０を形成する。
次いで、フォトリソグラフィ及びドライエッチングにより、層間絶縁膜２０に、ソース／ドレイン領域１６に達するコンタクトホール２２を形成する。
次いで、例えばＣＶＤ法により、バリアメタルとしての窒化チタン膜及びタングステン膜を堆積後、これら導電膜をエッチバック或いはポリッシュバックし、コンタクトホール２２に埋め込まれソース／ドレイン領域１６に電気的に接続されたコンタクトプラグ２４を形成する。
次いで、コンタクトプラグ２４が埋め込まれた層間絶縁膜２０上に導電膜を堆積してパターニングし、コンタクトプラグ２４を介してソース／ドレイン領域１６に電気的に接続されたソース線２６を形成する（図６（ｂ）、図９（ｂ））。
次いで、ソース線２６が形成された層間絶縁膜２０上に、例えばＣＶＤ法によりシリコン酸化膜を堆積後、ＣＭＰ法によりこの表面を平坦化し、シリコン酸化膜よりなる層間絶縁膜２８を形成する。
次いで、層間絶縁膜２８上に導電膜を堆積してパターニングし、読み出し用ビット線３０を形成する（図９（ｃ））。
次いで、読み出し用ビット線３０が形成された層間絶縁膜２８上に、例えばＣＶＤ法によりシリコン酸化膜を堆積後、ＣＭＰ法によりこの表面を平坦化し、シリコン酸化膜よりなる層間絶縁膜３２を形成する。
次いで、フォトリソグラフィ及びドライエッチングにより、層間絶縁膜３２に、読み出し用ビット線３０に達するコンタクトホール３４を形成する。
次いで、例えばＣＶＤ法により、バリアメタルとしての窒化チタン膜及びタングステン膜を堆積後、これら導電膜をエッチバック或いはポリッシュバックし、コンタクトホール３４に埋め込まれ読み出し用ビット線３０に電気的に接続されたコンタクトプラグ３６を形成する（図６（ｃ）、図１０（ａ））。
次いで、コンタクトプラグ３６が埋め込まれた層間絶縁膜３２上に、例えばスパッタ法により、Ｔａ膜と、ＰｔＭｎ膜と、ＣｏＦｅ膜と、Ｒｕ膜と、ＣｏＦｅＢ膜と、ＭｇＯ膜とを順次堆積する。
次いで、フォトリソグラフィ及びドライエッチングにより、ＭｇＯ膜、ＣｏＦｅＢ膜、Ｒｕ膜、ＣｏＦｅ膜及びＰｔＭｎ膜をパターニングし、Ｔａ膜上に形成されたＰｔＭｎ膜よりなる反強磁性層４０と、反強磁性層４０上に形成され、ＣｏＦｅＢ膜４２ｃ／Ｒｕ膜４２ｂ／ＣｏＦｅ膜４２ａの積層膜よりなる積層フェリ構造の固定磁化層４２と、固定磁化層４２上に形成されたＭｇＯ膜よりなるバリア層５０を形成する。
次いで、フォトリソグラフィ及びドライエッチングにより、Ｔａ膜をパターニングし、Ｔａ膜よりなる下部電極層３８を形成する（図７（ａ）、図１０（ｂ））。
次いで、下部電極層３８、反強磁性層４０、固定磁化層４２及びバリア層５０が形成された層間絶縁膜３２上に、例えばＣＶＤ法によりシリコン酸化膜を堆積後、バリア層５０が露出するまでこの表面をＣＭＰ法により研磨し、シリコン酸化膜よりなる層間絶縁膜４４を形成する。
次いで、フォトリソグラフィ及びドライエッチングにより、層間絶縁膜４４に、ソース／ドレイン領域１８に達するコンタクトホール４６を形成する。
次いで、例えばＣＶＤ法により、バリアメタルとしての窒化チタン膜及びタングステン膜を堆積後、これら導電膜をエッチバック或いはポリッシュバックし、コンタクトホール４６に埋め込まれソース／ドレイン領域１８に電気的に接続されたコンタクトプラグ４８を形成する（図７（ｂ））。
次いで、コンタクトプラグ４８が埋め込まれた層間絶縁膜４４上に、例えばスパッタ法により、ＮｉＦｅ膜を堆積する。
次いで、 次いで、フォトリソグラフィ及びドライエッチングによりＮｉＦｅ膜をパターニングし、バリア層５０上に形成されたＮｉＦｅ膜よりなる自由磁化層５２を形成する。
こうして、反強磁性層４０、固定磁化層４２、バリア層５０及び自由磁化層５２を有するＴＭＲ構造の磁気抵抗効果素子５４を形成する（図８（ａ）、図１１（ａ））。
なお、反強磁性層４０は、例えばＲｅ，Ｒｕ，Ｒｈ，Ｐｄ，ＩｒＰｔ，Ｃｒ，Ｆｅ，Ｎｉ，Ｃｕ，Ａｇ，ＡｕのいずれかとＭｎとを含む反強磁性材料、例えばＰｔＭｎ，ＰｄＰｔＭｎ，ＩｒＭｎ，ＲｈＭｎ，ＲｕＭｎ，ＦｅＭｎ等により構成することができる。
また、固定磁化層４２は、Ｃｏ，Ｆｅ，Ｎｉのいずれかを含む強磁性材料、例えばＣｏＦｅ，ＮｉＦｅ等により構成することができる。積層フェリ構造を形成する場合にあっては、カップリング膜としてＲｕ，Ｒｈ，Ｃｒ等の非磁性材料を用いることができる。
また、バリア層５０は、Ｍｇ，Ａｌ，Ｈｆ，Ｔｉ，Ｖ，Ｔａ，Ｓｉのいずれかを含む酸化物材料、酸窒化物材料又は窒化物材料、例えばＭｇＯ，ＡｌＯ，ＡｌＮ，ＨｆＯ，ＴｉＯ，ＶＯ，ＴａＯ，ＳｉＯ等を適用することができる。
また、自由磁化層５２は、Ｃｏ，Ｆｅ，Ｎｉのいずれかを含む強磁性材料、例えばＣｏＦｅＢ，ＣｏＦｅＮｉ，ＣｏＦｅＳｉ，ＣｏＦｅＢＳｉ，ＦｅＢ，ＣｏＦｅ，ＮｉＦｅ等を適用することができる。
次いで、磁気抵抗効果素子５４が形成された層間絶縁膜４４上に、例えばＣＶＤ法によりシリコン酸化膜を堆積後、ＣＭＰ法によりこの表面を平坦化し、シリコン酸化膜よりなる層間絶縁膜５６を形成する。
次いで、フォトリソグラフィ及びドライエッチングにより、層間絶縁膜５６に、磁気抵抗効果素子５４に達するコンタクトホール５８を形成する。
次いで、例えばＣＶＤ法により、バリアメタルとしての窒化チタン膜及びタングステン膜を堆積後、これら導電膜をエッチバック或いはポリッシュバックし、コンタクトホール５８に埋め込まれ読み出し用ビット線３０に電気的に接続されたコンタクトプラグ６０を形成する。
次いで、コンタクトプラグ６０が埋め込まれた層間絶縁膜５６上に導電膜を堆積してパターニングし、書き込み用ビット線６２を形成する（図８（ｂ）、図１１（ｂ））。
この後、必要に応じて更に上層に絶縁層や配線層等を形成し、磁気メモリ装置を完成する。
このように、本実施形態によれば、第１の方向に磁化が固定された固定磁化層と、固定磁化層上に形成されたバリア層と、バリア層上に形成され、第１の方向に磁化された第１の磁区と、第１の方向とは逆方向の第２の方向に磁化された第２の磁区とを有する自由磁化層とを有する磁気抵抗効果素子を構成し、自由磁化層に面内方向の書き込み電流を流し、第１の磁区と第２の磁区との間の磁壁を移動して固定磁化層と対向する部分の自由磁化層の磁化方向を制御することにより、磁気抵抗効果素子に記憶情報を書き込むので、バリア層を介して書き込み電流を流す必要がない。これにより、バリア層の劣化を防止しひいては寿命を延ばすことができ、磁気メモリ装置の信頼性を向上することができる。
また、バリア層を介して書き込み電流を流す必要がないことから、従来のスピン注入磁化反転型の磁気抵抗効果素子と比較してバリア層の膜厚を厚くすることができる。これにより磁気抵抗効果素子のＭＲ比が増加し、出力のＳ／Ｎ比を向上することができる。
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、ＴＭＲ型の磁気抵抗効果素子を有する磁気メモリ装置に本発明を適用した場合を示したが、ＧＭＲ型の磁気抵抗効果素子を有する磁気メモリ装置においても同様に適用することができる。この場合、バリア層５０に変えて、導電性の非磁性層を設ければよい。また、固定磁化層４２と自由磁化層５２の位置関係は、上下逆でもよい。
また、上記実施形態では、固定磁化層４２を、ＣｏＦｅＢ／Ｒｕ／ＣｏＦｅからなる積層フェリ構造とすることにより、固定磁化層４２からの漏洩磁界を低減する構成としたが、例えばＣｏＦｅよりなる単層構造の固定磁化層を適用してもよい。
また、上記実施形態では、１つの選択トランジスタと１つの磁気抵抗効果素子によって１つのメモリセルが構成される磁気メモリ装置に本発明を適用した場合を示したが、メモリセルの構成はこれに限定されるものではない。本発明は磁気抵抗効果素子の構造に主たる特徴を有するものであり、本発明の磁気抵抗効果素子を用いて構成される磁気メモリ装置であれば、メモリセルの構造、信号配線の配置、その他の構造は、上記実施例に限定されるものではない。
本発明の一実施形態による磁気メモリ装置の構造を示す平面図である。 本発明の一実施形態による磁気メモリ装置の構造を示す概略断面図である。 本発明の一実施形態による磁気メモリ装置の動作原理を示す平面図である。 本発明の一実施形態による磁気メモリ装置の動作原理を示す断面図である。 磁気抵抗効果素子のＭＲ比のバリア層膜厚依存性を示すグラフである。 本発明の一実施形態による磁気メモリ装置の製造方法を示す工程断面図（その１）である。 本発明の一実施形態による磁気メモリ装置の製造方法を示す工程断面図（その２）である。 本発明の一実施形態による磁気メモリ装置の製造方法を示す工程断面図（その３）である。 本発明の一実施形態による磁気メモリ装置の製造方法を示す工程断面図（その４）である。 本発明の一実施形態による磁気メモリ装置の製造方法を示す工程断面図（その５）である。 本発明の一実施形態による磁気メモリ装置の製造方法を示す工程断面図（その６）である。
符号の説明
１０…シリコン基板
１２…素子分離膜
１４…ゲート電極
１６，１８…ソース／ドレイン領域
２０，２８，３２，４４，５６，６２…層間絶縁膜
２２，３４，４６，５８…コンタクトホール
２４，３６，４８，６０…コンタクトプラグ
２６…ソース線
３０…読み出し用ビット線
３８…下部電極層
４０…反強磁性層
４２…固定磁化層
５０…バリア層
５２…自由磁化層
５４…磁気抵抗効果素子
６２…書き込み用ビット線
７０…磁壁
７２…ノッチ

Claims (9)

  1. 第１の方向に磁化方向が固定された第１の磁性層と、前記第１の磁性層上に形成された非磁性層と、前記非磁性層上に形成され、第１の方向に磁化された第１の磁区と、前記第１の磁区の前記第１の方向側に隣接して設けられ、前記第１の方向とは逆方向の第２の方向に磁化された第２の磁区とを有する第２の磁性層とを有する磁気抵抗効果素子と、
    前記第２の磁性層に前記第１の方向又は前記第２の方向の書き込み電流を流すことにより、前記第１の磁区と前記第２の磁区との間の磁壁を移動し、前記第１の磁性層と対向する部分の前記第２の磁性層の磁化方向を制御する書き込み電流印加手段と
    を有することを特徴とする磁気メモリ装置。
  2. 請求項１記載の磁気メモリ装置において、
    前記書き込み電流印加手段は、前記磁気抵抗効果素子に高抵抗状態を書き込むときには、前記第１の磁性層と対向する部分に前記第２の磁区が位置するように、前記第１の方向に前記書き込み電流を流して前記磁壁を第２の方向に移動し、前記磁気抵抗効果素子に低抵抗状態を書き込むときには、記第１の磁性層と対向する部分に前記第１の磁区が位置するように、前記第２の方向に前記書き込み電流を流して前記磁壁を第１の方向に移動する
    ことを特徴とする磁気メモリ装置の駆動方法。
  3. 請求項１又は２記載の磁気メモリ装置において、
    前記第１の磁性層、前記非磁性層及び前記第２の磁性層を通して前記第１の方向と交差する方向の読み出し電流を流す読み出し電流印加手段を更に有する
    ことを特徴とする磁気メモリ装置。
  4. 請求項１乃至３のいずれか１項に記載の磁気メモリ装置において、
    前記第２の磁性層は、前記第１の方向に沿った細長い形状を有し、両端部の近傍に前記磁壁の移動を規制するノッチがそれぞれ形成されている
    ことを特徴とする磁気メモリ装置。
  5. 請求項１乃至４のいずれか１項に記載の磁気メモリ装置において、
    前記第１の磁性層は、前記第１の方向に沿った長さが前記第２の磁性層よりも短く、前記第２の磁性層の中央部分に位置するように配置されている
    ことを特徴とする磁気メモリ装置。
  6. 請求項１乃至５のいずれか１項に記載の磁気メモリ装置において、
    前記非磁性層は、絶縁材料により構成されている
    ことを特徴とする磁気メモリ装置。
  7. 第１の方向に磁化方向が固定された第１の磁性層と、前記第１の磁性層上に形成された非磁性層と、前記非磁性層上に形成され、第１の方向に磁化された第１の磁区と、前記第１の磁区の前記第１の方向側に隣接して設けられ、前記第１の方向とは逆方向の第２の方向に磁化された第２の磁区とを有する第２の磁性層とを有する磁気抵抗効果素子を有する磁気メモリ装置の駆動方法であって、
    前記第２の磁性層に前記第１の方向又は前記第２の方向の書き込み電流を流すことにより、前記第１の磁区と前記第２の磁区との間の磁壁を移動し、前記第１の磁性層と対向する部分の前記第２の磁性層の磁化方向を制御する
    ことを特徴とする磁気メモリ装置の駆動方法。
  8. 請求項７記載の磁気メモリ装置の駆動方法において、
    前記磁気抵抗効果素子に高抵抗状態を書き込むときには、前記第１の磁性層と対向する部分に前記第２の磁区が位置するように、前記第１の方向に前記書き込み電流を流して前記磁壁を第２の方向に移動し、
    前記磁気抵抗効果素子に低抵抗状態を書き込むときには、記第１の磁性層と対向する部分に前記第１の磁区が位置するように、前記第２の方向に前記書き込み電流を流して前記磁壁を第１の方向に移動する
    ことを特徴とする磁気メモリ装置の駆動方法。
  9. 請求項７又は８記載の磁気メモリ装置の駆動方法において、
    前記第１の磁性層、前記非磁性層及び前記第２の磁性層を通して、前記第１の方向と交差する方向の読み出し電流を流し、出力された電圧の値に基づいて前記磁気抵抗効果素子の記憶情報を判定する
    ことを特徴とする磁気メモリ装置の駆動方法。
JP2006093446A 2006-03-30 2006-03-30 磁気メモリ装置及びその駆動方法 Pending JP2007273495A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006093446A JP2007273495A (ja) 2006-03-30 2006-03-30 磁気メモリ装置及びその駆動方法
US11/446,303 US20070242505A1 (en) 2006-03-30 2006-06-05 Magnetic memory device and method for driving the same
TW095120238A TWI303423B (en) 2006-03-30 2006-06-07 Magnetic memory device and method for driving the same
DE102006028387A DE102006028387A1 (de) 2006-03-30 2006-06-19 Magnetische Speichervorrichtung und Verfahren zum Ansteuern derselben
CNA2006101031182A CN101047023A (zh) 2006-03-30 2006-07-04 磁存储装置及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006093446A JP2007273495A (ja) 2006-03-30 2006-03-30 磁気メモリ装置及びその駆動方法

Publications (1)

Publication Number Publication Date
JP2007273495A true JP2007273495A (ja) 2007-10-18

Family

ID=38513541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006093446A Pending JP2007273495A (ja) 2006-03-30 2006-03-30 磁気メモリ装置及びその駆動方法

Country Status (5)

Country Link
US (1) US20070242505A1 (ja)
JP (1) JP2007273495A (ja)
CN (1) CN101047023A (ja)
DE (1) DE102006028387A1 (ja)
TW (1) TWI303423B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009253298A (ja) * 2008-04-03 2009-10-29 Samsung Electronics Co Ltd 磁気メモリ素子及びその情報の書き込み及び読み取り方法
JP2010020889A (ja) * 2008-07-14 2010-01-28 Samsung Electronics Co Ltd 磁区壁移動を利用した情報保存装置及びその動作方法
JP2010114261A (ja) * 2008-11-06 2010-05-20 Sharp Corp 磁気メモリ、および磁気メモリへの情報記録方法
JP2010212661A (ja) * 2009-02-13 2010-09-24 Fujitsu Ltd 磁気ランダムアクセスメモリ
JP2012501547A (ja) * 2008-08-28 2012-01-19 クゥアルコム・インコーポレイテッド 対称なｓｔｔ−ｍｒａｍビットセルデザイン
US8514619B2 (en) 2009-12-21 2013-08-20 Samsung Electronics Co., Ltd. Magnetic memory devices and methods of operating the same
WO2016182085A1 (ja) * 2015-05-14 2016-11-17 国立大学法人東北大学 磁気抵抗効果素子及び磁気メモリ装置
WO2017183574A1 (ja) * 2016-04-21 2017-10-26 Tdk株式会社 磁壁利用型スピンｍｏｓｆｅｔおよび磁壁利用型アナログメモリ

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4945721B2 (ja) * 2004-10-27 2012-06-06 国立大学法人東北大学 磁気抵抗効果素子及び磁気メモリ装置
JP2006287081A (ja) * 2005-04-04 2006-10-19 Fuji Electric Holdings Co Ltd スピン注入磁区移動素子およびこれを用いた装置
JP2006303159A (ja) * 2005-04-20 2006-11-02 Fuji Electric Holdings Co Ltd スピン注入磁区移動素子およびこれを用いた装置
JP2007005664A (ja) * 2005-06-27 2007-01-11 Fuji Electric Holdings Co Ltd スピン注入磁化反転素子
KR100763910B1 (ko) * 2006-02-23 2007-10-05 삼성전자주식회사 마그네틱 도메인 드래깅을 이용하는 자성 메모리 소자
GB0701570D0 (en) * 2007-01-27 2007-03-07 Univ Durham Magnetic structure with multiple-bit storage capabilities
US7825445B2 (en) * 2007-11-29 2010-11-02 Seagate Technology Llc Magnetoresistive memory elements with separate read and write current paths
KR101497541B1 (ko) * 2008-04-03 2015-03-03 삼성전자주식회사 자기 메모리 소자 및 정보 기록 방법
KR20100068791A (ko) * 2008-12-15 2010-06-24 삼성전자주식회사 자성트랙, 자성트랙을 포함하는 정보저장장치 및 상기 정보저장장치의 동작방법
KR101535461B1 (ko) * 2009-01-06 2015-07-10 삼성전자주식회사 자성구조체를 포함하는 정보저장장치와 그의 제조 및 동작방법
US8587993B2 (en) 2009-03-02 2013-11-19 Qualcomm Incorporated Reducing source loading effect in spin torque transfer magnetoresisitive random access memory (STT-MRAM)
JP2010225783A (ja) * 2009-03-23 2010-10-07 Toshiba Corp 半導体記憶装置
FR2945147B1 (fr) * 2009-04-30 2012-03-30 Thales Sa Dispositif memristor a resistance ajustable grace au deplacement d'une paroi magnetique par transfert de spin et utilisation dudit memristor dans un reseau de neurones
JP5727908B2 (ja) * 2011-09-26 2015-06-03 株式会社東芝 磁気メモリ素子
JP5615310B2 (ja) * 2012-03-16 2014-10-29 株式会社東芝 磁気メモリ
JP2015050339A (ja) 2013-09-02 2015-03-16 ソニー株式会社 半導体装置およびその製造方法
KR102245834B1 (ko) * 2014-09-26 2021-04-30 삼성전자주식회사 자기기억 장치
KR101844128B1 (ko) * 2016-01-29 2018-04-02 서울대학교산학협력단 스핀궤도 토크 변조에 의한 자구벽 이동 소자
US10056126B1 (en) * 2017-10-27 2018-08-21 Honeywell International Inc. Magnetic tunnel junction based memory device
JP2019160981A (ja) * 2018-03-13 2019-09-19 東芝メモリ株式会社 磁気記憶装置
US11976759B2 (en) 2019-07-10 2024-05-07 Reliance Worldwide Corporation (UK) Limited Tube coupling
CN113614920A (zh) * 2020-03-05 2021-11-05 Tdk株式会社 磁记录阵列
EP4009370A1 (en) * 2020-12-04 2022-06-08 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. Racetrack memory array with integrated magnetic tunnel junction reader/pinning site
CN112599161B (zh) * 2020-12-30 2022-07-05 中国科学院微电子研究所 多阻态自旋电子器件、读写电路及存内布尔逻辑运算器
CN112802515B (zh) * 2021-01-21 2022-07-29 中国科学院微电子研究所 三态自旋电子器件、存储单元、存储阵列及读写电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005150303A (ja) * 2003-11-13 2005-06-09 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP2005191032A (ja) * 2003-12-24 2005-07-14 Toshiba Corp 磁気記憶装置及び磁気情報の書込み方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7242604B2 (en) * 2005-01-13 2007-07-10 International Business Machines Corporation Switchable element
US7154773B2 (en) * 2005-03-31 2006-12-26 Infineon Technologies Ag MRAM cell with domain wall switching and field select

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005150303A (ja) * 2003-11-13 2005-06-09 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP2005191032A (ja) * 2003-12-24 2005-07-14 Toshiba Corp 磁気記憶装置及び磁気情報の書込み方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009253298A (ja) * 2008-04-03 2009-10-29 Samsung Electronics Co Ltd 磁気メモリ素子及びその情報の書き込み及び読み取り方法
JP2010020889A (ja) * 2008-07-14 2010-01-28 Samsung Electronics Co Ltd 磁区壁移動を利用した情報保存装置及びその動作方法
JP2012501547A (ja) * 2008-08-28 2012-01-19 クゥアルコム・インコーポレイテッド 対称なｓｔｔ−ｍｒａｍビットセルデザイン
JP2014195100A (ja) * 2008-08-28 2014-10-09 Qualcomm Incorporated 対称なｓｔｔ−ｍｒａｍビットセルデザイン
JP2010114261A (ja) * 2008-11-06 2010-05-20 Sharp Corp 磁気メモリ、および磁気メモリへの情報記録方法
JP2010212661A (ja) * 2009-02-13 2010-09-24 Fujitsu Ltd 磁気ランダムアクセスメモリ
US8681542B2 (en) 2009-12-21 2014-03-25 Samsung Electronics Co., Ltd. Magnetic memory devices and methods of operating the same
US8514619B2 (en) 2009-12-21 2013-08-20 Samsung Electronics Co., Ltd. Magnetic memory devices and methods of operating the same
WO2016182085A1 (ja) * 2015-05-14 2016-11-17 国立大学法人東北大学 磁気抵抗効果素子及び磁気メモリ装置
JPWO2016182085A1 (ja) * 2015-05-14 2018-04-12 国立大学法人東北大学 磁気抵抗効果素子及び磁気メモリ装置
US10410703B2 (en) 2015-05-14 2019-09-10 Tohoku University Magnetoresistance effect element and magnetic memory device
WO2017183574A1 (ja) * 2016-04-21 2017-10-26 Tdk株式会社 磁壁利用型スピンｍｏｓｆｅｔおよび磁壁利用型アナログメモリ
JPWO2017183574A1 (ja) * 2016-04-21 2018-08-16 Tdk株式会社 磁壁利用型スピンｍｏｓｆｅｔおよび磁壁利用型アナログメモリ

Also Published As

Publication number Publication date
CN101047023A (zh) 2007-10-03
TWI303423B (en) 2008-11-21
TW200737185A (en) 2007-10-01
US20070242505A1 (en) 2007-10-18
DE102006028387A1 (de) 2007-10-11

Similar Documents

Publication Publication Date Title
JP2007273495A (ja) 磁気メモリ装置及びその駆動方法
JP5146836B2 (ja) 磁気ランダムアクセスメモリ及びその製造方法
JP3583102B2 (ja) 磁気スイッチング素子及び磁気メモリ
JP5338666B2 (ja) 磁壁ランダムアクセスメモリ
JP6861996B2 (ja) 磁気抵抗効果素子及び磁気メモリ装置
JP2008211008A (ja) 磁気抵抗効果素子及び磁気メモリ装置
JP5201539B2 (ja) 磁気ランダムアクセスメモリ
US7848137B2 (en) MRAM and data read/write method for MRAM
JP2007273493A (ja) 磁気メモリ装置及びその製造方法
US8625327B2 (en) Magnetic random access memory and initializing method for the same
JP2007317895A (ja) 磁気抵抗メモリ装置
JP2008066606A (ja) スピンメモリ及びスピンｆｅｔ
KR101958420B1 (ko) 자기 메모리소자 및 그 동작방법
JP2008187048A (ja) 磁気抵抗効果素子
JP2008153527A (ja) 記憶素子及びメモリ
JP5146846B2 (ja) 磁気メモリセル及び磁気ランダムアクセスメモリ
JP2007324172A (ja) 磁気メモリ装置及びその製造方法
JP2006278645A (ja) 磁気メモリ装置
JP2007324171A (ja) 磁気メモリ装置及びその製造方法
US7683446B2 (en) Magnetic memory using spin injection flux reversal
JP5103259B2 (ja) 磁気記憶素子及び磁気記憶装置
JP2009130197A (ja) 磁気メモリ及びその製造方法
JP2008218736A (ja) 磁気記憶装置
WO2010071174A1 (ja) 磁気抵抗素子の初期化方法、及び磁気抵抗素子
JP2004158578A (ja) 磁気記憶装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111011