JP2007273495A - 磁気メモリ装置及びその駆動方法 - Google Patents
磁気メモリ装置及びその駆動方法 Download PDFInfo
- Publication number
- JP2007273495A JP2007273495A JP2006093446A JP2006093446A JP2007273495A JP 2007273495 A JP2007273495 A JP 2007273495A JP 2006093446 A JP2006093446 A JP 2006093446A JP 2006093446 A JP2006093446 A JP 2006093446A JP 2007273495 A JP2007273495 A JP 2007273495A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- layer
- magnetic layer
- memory device
- domain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
- G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
- G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
- G11C19/0833—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation using magnetic domain interaction
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Thin Magnetic Films (AREA)
Abstract
【課題】スピン注入型の磁気抵抗効果素子を有する磁気メモリ装置に関し、バリア層の信頼性及び出力のS/N比を向上しうる磁気メモリ装置及びその駆動方法を提供する。
【解決手段】第1の方向に磁化方向が固定された磁性層42と、磁性層42上に形成された非磁性層50と、非磁性層50上に形成され、第1の方向に磁化された第1の磁区と、第1の方向とは逆方向の第2の方向に磁化された第2の磁区とを有する磁性層52とを有する磁気抵抗効果素子54と、第2の磁性層52に第1の方向又は第2の方向の書き込み電流を流すことにより、第1の磁区と第2の磁区との間の磁壁を移動し、磁性層42と対向する部分の磁性層52の磁化方向を制御する書き込み電流印加手段とを有する。
【選択図】図4
【解決手段】第1の方向に磁化方向が固定された磁性層42と、磁性層42上に形成された非磁性層50と、非磁性層50上に形成され、第1の方向に磁化された第1の磁区と、第1の方向とは逆方向の第2の方向に磁化された第2の磁区とを有する磁性層52とを有する磁気抵抗効果素子54と、第2の磁性層52に第1の方向又は第2の方向の書き込み電流を流すことにより、第1の磁区と第2の磁区との間の磁壁を移動し、磁性層42と対向する部分の磁性層52の磁化方向を制御する書き込み電流印加手段とを有する。
【選択図】図4
Description
本発明は、磁気メモリ装置及びその駆動方法に係り、特にスピン注入型の磁気抵抗効果素子を用いた磁気メモリ装置及びその駆動方法に関する。
近年、書き換え可能な不揮発性メモリとして、磁気抵抗効果素子をマトリクス状に配列した磁気ランダムアクセスメモリ(以下、MRAM:Magnetic Random Access Memoryという)が注目されている。MRAMは、2つの磁性層における磁化方向の組み合わせを利用して情報を記憶し、これら磁性層間の磁化方向が平行である場合と反平行である場合とにおける抵抗変化(すなわち電流或いは電圧の変化)を検知することによって記憶情報の読み出しを行うものである。
MRAMを構成する磁気抵抗効果素子としては、GMR(Giant Magnetoresistive)素子やTMR(Tunneling Magnetoresistive)素子が知られている。なかでも、大きな抵抗変化が得られるTMR素子が、MRAMに用いる磁気抵抗効果素子として注目されている。TMR素子は、2つの強磁性層がトンネル絶縁膜を介して積層されたものであり、2つの強磁性層の磁化方向の関係に基づいてトンネル絶縁膜を介して磁性層間を流れるトンネル電流が変化する現象を利用したものである。すなわち、TMR素子は、2つの強磁性層の磁化方向が平行のときに低い素子抵抗を有し、反平行のときには高い素子抵抗を有する。この2つの状態をデータ“0”及びデータ“1”に関連づけることにより、記憶素子として用いることができる。
磁気抵抗効果素子に書き込む方法としては、直交する2本の信号線(例えばビット線及び書き込みワード線)に電流を流し、これら信号線から発生する磁界の合成磁界をMTJ素子に印加することで、一方の強磁性層(自由磁化層)の磁化方向を印加磁界に応じた向きに変化させる方式(電流磁界書き込み方式)が一般的である。
しかしながら、この方法では、ビット線及び書き込みワード線により生じる合成磁界の発生効率及び自由磁化層の外部磁場反転容易性が、消費電力や信頼性を左右することとなる。特に、記録密度を向上するために磁気抵抗効果素子のサイズを縮小していくと自由磁化層の反磁界が増大するため、自由磁化層の磁化反転磁界Hcが増加する。すなわち、高集積化に伴い、書き込み電流が増加し、消費電力が増加してしまう。
これを解消するために、磁気抵抗効果素子部の対向する面以外の書き込みワード線及びビット線の周囲を磁性材料でシールドして磁束集中させる構造、いわゆるクラッド構造が提案されている。しかしながら、自由磁化層の磁化反転磁界は素子サイズの縮小にほぼ反比例して増加するため、従来の電流磁界書き込み方式では書き込み電流が著しく増加してしまい、ひいては事実上書き込みが困難となることが予測されている。
また、データ書き込みの際には、ビット線と書き込みワード線に電流を印加して重畳した磁界によって所定の選択素子の自由磁化層の磁化反転を行うが、このとき電流を流したビット線及び書き込みワード線に連なっている多数の非選択素子にも電流磁場が作用している。このような状態の素子を半選択状態と定義しており、不安定に磁化反転が生じやすく誤動作の原因となっている。また、選択トランジスタを接続した構造のMRAMでは、ビット線、ワード線のほかに書き込み用の書き込みワード線が必要であり、デバイス構造及び製造プロセスが複雑になってしまう。
このような観点から、近年、スピン注入磁化反転素子が注目されている。スピン注入磁化反転素子は、GMR素子やTMR素子と同様、2つの強磁性層間に絶縁層又は非磁性金属層を挟んで構成される磁気抵抗効果素子である。
スピン注入磁化反転素子において、膜面に垂直に自由磁化層側から固定磁化層側へ電流を流すと、スピン偏極した伝導電子が固定磁化層から自由磁化層に流れ込み、自由磁化層の電子と交換相互作用をする。この結果、電子間にはトルクが発生し、このトルクが十分に大きいと自由磁化層の磁気モーメントは反平行から平行に反転する。一方、電流印加を逆方向にすると、前述とは逆作用の効果により、平行から反平行に反転することができる。すなわち、スピン注入磁化反転素子は、電流制御(印加方向及び印加電流値)のみによって自由磁化層の磁化反転を誘発し、記憶状態を書き換えることができる記憶素子である。
スピン注入磁化反転素子では、素子サイズが減少して磁化反転磁界Hcが増加しても体積減少効果により反転電流が減少するため、電流磁界書き込み方式の素子と比較して大容量化・低消費電力化に極めて有利である。また、書き込みワード線が不要であり、デバイス構造及び製造方法を簡略化することができる。
特開2000−195250号公報
特開2002−299584号公報
T. Miyazaki et al., "Giant magnetic tunneling effect in Fe/Al2O3/Fe junction", J. Magn. Magn. Mater., 139, p.L231 (1995)
屋上公二郎等、「スピン注入磁化反転の研究動向」、日本応用磁気学会誌、Vol. 28 No. 9, 2004, pp.937-948
J. A. Katine et al., "Current-driven magnetization reversal and spin-wave excitations in Co/Cu/Co pillars", Phys. Rev. Lett., 84, p.3149 (2000)
L. Berger, "Motion of a magnetic domain wall traversed by fast-rising current pulses", J. Appl. Phys., 71 p.2721 (1992)
A. Yamaguchi et al., "Real-space observation of current-driven domain wall motion in submicron magnetic wires", Phys. Rev. Lett., 92, p.077205-1 (2004)
しかしながら、スピン注入磁化反転素子では膜面に垂直に書き込み電流を流すため、書き込みのたびに繰り返しバリア層に大電流を流す必要がある。このため、バリア層に絶縁破壊やピンホールが発生したり、エレクトロマイグレーションによって配線が断線したりすることがあり、デバイスとしての信頼性を劣化する原因にもなっていた。
また、一般に、TMR素子は素子自体の抵抗が非常に高く、スピン注入書き込みを行うためにはバリア層を1nm以下にする必要がある。しかしながら、バリア層を薄くすると本質的にMR比(磁化平行状態と反平行状態との間における電気抵抗の変化率)が大幅に低下するため、デバイスの実用上重要であるS/N比が低下してしまうことになる。
本発明の目的は、バリア層の信頼性及び出力のS/N比を向上しうる磁気メモリ装置及びその駆動方法を提供することにある。
本発明の一観点によれば、第1の方向に磁化方向が固定された第1の磁性層と、前記第1の磁性層上に形成された非磁性層と、前記非磁性層上に形成され、第1の方向に磁化された第1の磁区と、前記第1の磁区の前記第1の方向側に隣接して設けられ、前記第1の方向とは逆方向の第2の方向に磁化された第2の磁区とを有する第2の磁性層とを有する磁気抵抗効果素子と、前記第2の磁性層に前記第1の方向又は前記第2の方向の書き込み電流を流すことにより、前記第1の磁区と前記第2の磁区との間の磁壁を移動し、前記第1の磁性層と対向する部分の前記第2の磁性層の磁化方向を制御する書き込み電流印加手段とを有することを特徴とする磁気メモリ装置が提供される。
また、本発明の多の観点によれば、第1の方向に磁化方向が固定された第1の磁性層と、前記第1の磁性層上に形成された非磁性層と、前記非磁性層上に形成され、第1の方向に磁化された第1の磁区と、前記第1の磁区の前記第1の方向側に隣接して設けられ、前記第1の方向とは逆方向の第2の方向に磁化された第2の磁区とを有する第2の磁性層とを有する磁気抵抗効果素子を有する磁気メモリ装置の駆動方法であって、前記第2の磁性層に前記第1の方向又は前記第2の方向の書き込み電流を流すことにより、前記第1の磁区と前記第2の磁区との間の磁壁を移動し、前記第1の磁性層と対向する部分の前記第2の磁性層の磁化方向を制御することを特徴とする磁気メモリ装置の駆動方法が提供される。
本発明によれば、第1の方向に磁化方向が固定された第1の磁性層と、第1の磁性層上に形成された非磁性層と、非磁性層上に形成され、第1の方向に磁化された第1の磁区と、第1の磁区の第1の方向側に隣接して設けられ、第1の方向とは逆方向の第2の方向に磁化された第2の磁区とを有する第2の磁性層とを有する磁気抵抗効果素子を構成し、第2の磁性層に面内方向の書き込み電流を流し、第1の磁区と第2の磁区との間の磁壁を移動して第1の磁性層と対向する部分の第2の磁性層の磁化方向を制御することにより、磁気抵抗効果素子の記憶情報を書き換えるので、非磁性層を介して書き込み電流を流す必要がない。これにより、非磁性層の劣化を防止しひいては寿命を延ばすことができ、磁気メモリ装置の信頼性を向上することができる。
また、非磁性層を介して書き込み電流を流す必要がないことから、従来のスピン注入磁化反転型の磁気抵抗効果素子と比較して非磁性層の膜厚を厚くすることができる。これにより磁気抵抗効果素子のMR比が増加し、出力のS/N比を向上することができる。
本発明の一実施形態による磁気メモリ装置及びその駆動方法について図1乃至図11を用いて説明する。
図1は本実施形態による磁気メモリ装置の構造を示す平面図、図2は本実施形態による磁気メモリ装置の構造を示す概略断面図、図3は本実施形態による磁気メモリ装置の動作原理を示す平面図、図4は本実施形態による磁気メモリ装置の動作原理を示す断面図、図5は磁気抵抗効果素子のMR比のバリア層膜厚依存性を示すグラフ、図6乃至図11は本実施形態による磁気メモリ装置の製造方法を示す工程断面図である。
はじめに、本実施形態による磁気メモリ装置の構造について図1及び図2を用いて説明する。なお、図2(a)は図1のA−A′線断面図、図2(b)は図1のB−B′線断面図である。
シリコン基板10には、素子領域を画定する素子分離膜12が形成されている。素子領域はX方向(図面横方向)に長い矩形形状を有している。
素子分離膜12が形成されたシリコン基板10上には、Y方向(図面縦方向)に延在するワード線WLが形成されている。ワード線WLの両側の素子領域には、ソース/ドレイン領域16,18がそれぞれ形成されている。これにより、素子性領域には、ワード線WLにより構成されるゲート電極14とソース/ドレイン領域16,18とを有する選択トランジスタが形成されている。
選択トランジスタが形成されたシリコン基板10上には、層間絶縁膜20が形成されている。層間絶縁膜20には、ソース/ドレイン領域16に接続されたコンタクトプラグ24が埋め込まれている。コンタクトプラグ24が埋め込まれた層間絶縁膜20上には、Y方向に延在し、コンタクトプラグ24を介してソース/ドレイン領域16に電気的に接続されたソース線26が形成されている。
ソース線26が形成された層間絶縁膜20上には、層間絶縁膜28が形成されている。層間絶縁膜28上には、X方向に延在する読み出し用ビット線30が形成されている。
読み出し用ビット線30が形成された層間絶縁膜20上には、層間絶縁膜32が形成されている。層間絶縁膜32には、読み出し用ビット線30に接続されたコンタクトプラグ36が埋め込まれている。コンタクトプラグ36が埋め込まれた層間絶縁膜32上には、コンタクトプラグ36を介して読み出し用ビット線30に電気的に接続された下部電極層38が形成されている。
下部電極層38上には、反強磁性層40、固定磁化層(第1の磁性層)42及びバリア層(非磁性層)50が形成されている。下部電極層38、反強磁性層40、固定磁化層42及びバリア層50が形成された層間絶縁膜32上には、バリア層50の上面が露出するように層間絶縁膜44が埋め込まれている。層間絶縁膜44,32,28,20には、ソース/ドレイン領域18に接続されたコンタクトプラグ48が埋め込まれている。
層間絶縁膜44上には、コンタクトプラグ48を介してソース/ドレイン領域18に電気的に接続されるとともに、バリア層50を介して固定磁化層42と対向する自由磁化層(第2の磁性層)52が形成されている。こうして、反強磁性層40、固定磁化層42、バリア層50及び自由磁化層52よりなる磁気抵抗効果素子54が構成されている。磁気抵抗効果素子54は、自由磁化層52がX方向に長い形状を有しており、その中央部分にバリア層50を介して固定磁化層42が配置されている。
自由磁化層52が形成された層間絶縁膜44上には、層間絶縁膜56が形成されている。層間絶縁膜56には、自由磁化層52に接続されたコンタクトプラグ60が埋め込まれている。コンタクトプラグ60が埋め込まれた層間絶縁膜56上には、X方向に延在し、コンタクトプラグ60を介して自由磁化層52に電気的に接続された書き込み用ビット線62が形成されている。
こうして、1つのメモリセルが1つの選択トランジスタと1つの磁気抵抗効果素子とにより構成されたスピン注入型の磁気メモリ装置が構成されている。
本実施形態による磁気メモリ装置では、上述の通り、磁気抵抗効果素子54の自由磁化層52がX方向に長い形状を有しており、自由磁化層52の長手方向に沿って膜面に書き込み電流を流すことができるようになっている。また、磁気抵抗効果素子54の自由磁化層52の中央部分にはバリア層50を介して固定磁化層42が設けられており、面直方向に読み出し電流を流すことができるようになっている。
次に、本実施形態による磁気メモリ装置における磁気抵抗効果素子54の動作原理について図3及び図4を用いて説明する。
図3(a)に示すように、自由磁化層52は、X方向に長い形状を有している。自由磁化層52の両端近傍には、自由磁化層52の幅が狭くなるように台形形状のノッチ72が設けられている。自由磁化層52の中央部分には、図示しないバリア層を介して固定磁化層42が配置されている。
ここで、自由磁化層52の磁化方向は、磁壁70を介して反対方向を向いているものとする。すなわち、図において、自由磁化層52の右側では磁化方向が左向きであり、磁湯磁化層52の左側では磁化方向が右向きである。また、固定磁化層42の磁化方向は、図において右向きであるものとする。磁壁を介して磁化方向が反対方向を向くことは、強磁性体の一般的な性質である。
図3(a)に示す状態において、自由磁化層52の長手方向に沿って膜面に電流を流すと、電子スピンの流れる方向に磁壁70が移動する。例えば、図において右向きに電流Iを流すと、電子スピンは左向きに流れ、磁壁70は左側に移動する(図3(b))。また、図において左向きに電流Iを流すと、電子スピンは右向きに流れ、磁壁70は右側に移動する(図3(c))。
このとき、磁壁70が固定磁化層42の形成領域を超えて左側又は右側に移動することにより、バリア層50を介して固定磁化層42に対向する部分の自由磁化層52の磁化方向が変化する。
すなわち、図4に示すように、磁壁70が固定磁化層42よりも左側に移動したときには、固定磁化層42に対向する部分の自由磁化層52の磁化方向は左向きとなり、固定磁化層42の磁化方向と自由磁化層52の磁化方向とは反平行(高抵抗状態)になる(図4(a))。この逆に、磁壁70が固定磁化層42よりも右側に移動したときには、固定磁化層42に対向する部分の自由磁化層52の磁化方向は右向きとなり、固定磁化層42の磁化方向と自由磁化層52の磁化方向とは平行(低抵抗状態)になる(図4(b))。
したがって、電子スピン注入による磁壁の移動を利用して、磁気抵抗効果素子の磁化方向が平行である場合と反平行である場合との2値状態を規定することができる。
ただし、自由磁化層52を単純な細線構造にしただけでは、電子スピンの流れる方向に磁壁70が移動し続けてしまうため、自由磁化層52の両端近傍にはノッチ72が設けられている。一般に、細線構造に割れや欠けなどの欠陥がある場合には、その部分で磁壁移動がピン止めされることが知られている。そこで、自由磁化層52の両端近傍に、磁壁ピニングサイトと呼ばれるこのようなノッチ72を設けることにより、磁壁70が移動する範囲を制御することができ、書き込みの際の動作信頼性を向上することができる。
ノッチ72は、図示するような台形形状に限らず、くさび形、長方形形状、半円形など様々な形状においても同様の効果を得ることができるので、デバイス構造に合わせて自由に選択可能である。
なお、単一形状の強磁性細線の磁化は細線の長手方向に向き、細線の両端が磁極となるため、一般に磁壁が生じにくい。しかしながら、細線形状に対して不規則なパターンがある場合にはその部分から磁壁が発生しやすくなる。例えば、幅240nmの細線の端部に500nm四方の菱形パターンを設け、細線の延在方向に対して26度の方向から外部磁場を印加することで、磁壁が存在しなかった細線に磁壁が導入できることが確認されている(例えば、非特許文献5を参照)。本実施形態においても、このような方法を利用して自由磁化層52内に磁壁を導入することが可能である。
次に、本実施形態による磁気メモリ装置の書き込み方法について説明する。
図2に示す磁気メモリ装置の書き込みの際には、書き込み用ビット線62、ソース線26、ワード線WL(ゲート電極14)を用い、読み出し用ビット線30はフローティング状態にする。
ワード線WLに所定の駆動電圧を印加して選択トランジスタをオン状態にすると、書き込み用ビット線62とソース線26との間には、書き込み用ビット線62−コンタクトプラグ60−自由磁化層52−コンタクトプラグ48−選択トランジスタ−ソース線26が直列接続されてなる電流経路が形成される。この電流経路では、自由磁化層52に面内方向に書き込み電流を流すことができる。したがって、この電流経路に流す電流の向きを適宜変更することにより、磁気抵抗効果素子54に所定の情報を記憶することができる。
例えば、ソース線26から書き込み用ビット線62側に向かう書き込み電流を流すことにより、自由磁化層52では図3(b)に示す方向に磁壁70が移動し、磁気抵抗効果素子は高抵抗状態となる。また、書き込み用ビット線62からソース線26側に向かう書き込み電流を流すことにより、自由磁化層52では図3(c)に示す方向に磁壁70が移動し、磁気抵抗効果素子は低抵抗状態となる。
上述のような電子スピン注入による磁壁の移動を利用した磁気抵抗効果素子54の書き込みでは、書き込み電流を面直方向、すなわちバリア層50を介して流す必要がない。したがって、書き込みに伴うバリア層50の劣化が無く、素子寿命等の信頼性向上を図ることができる。
また、複数の磁気抵抗効果素子54を有する磁気メモリ装置において、磁気抵抗効果素子54のビット情報を一括して初期化する場合には、一方向に強い外部磁場を印加することが有効である。
次に、本実施形態による磁気メモリ装置の読み出し方法について説明する。
図2に示す磁気メモリ装置の読み出しの際には、読み出し用ビット線30、ソース線26、ワード線WL(ゲート電極14)を用い、書き込み用ビット線62はフローティング状態にする。
ワード線WLに所定の駆動電圧を印加して選択トランジスタをオン状態にすると、読み出し用ビット線30とソース線26との間には、読み出し用ビット線30−コンタクトプラグ36−磁気抵抗効果素子54−コンタクトプラグ48−選択トランジスタ−ソース線26が直列接続されてなる電流経路が形成される。この電流経路では、磁気抵抗効果素子54に面直方向に読み出し電流を流すことができる。したがって、この電流経路を用いて読み出し電流を流し、読み出し用ビット線30に出力される電圧を検出することにより、磁気抵抗効果素子54の抵抗状態を判定することができる。
次に、本実施形態による磁気メモリ装置の特性について検証する。
はじめに、磁気抵抗効果素子の消費電力について検討する。
磁気抵抗効果素子の実抵抗(回路などの規制抵抗は除く)RTMRを5kΩ、素子面積Sを0.01μm2、書き込み電圧VWを500mVとすると、書き込み電流を面直方向に流す従来のMRAM(以下、CPP(Current Perpendicular to Plane)型MRAMという)では、書き込み電流IWは、
IW=VW/RTMR=0.1mA
となる。したがって、書き込み時の消費電力Wは、
W=VW×IW=500mV×0.1mA=50μW
となる。
IW=VW/RTMR=0.1mA
となる。したがって、書き込み時の消費電力Wは、
W=VW×IW=500mV×0.1mA=50μW
となる。
一方、書き込み電流を自由磁化層の面内方向に流す本実施形態のMRAM(以下、CIP(Current in In Plane)型MRAMという)では、NiFeよりなる自由磁化層52の断面積Sを240nm×10nm、書き込み電流IWをIW=Jc×S=3.12mA、Feの比抵抗ρFeをρFe=1.0×10−7Ωcm、磁壁の移動距離Lを1.5μmと仮定すると、自由磁化層の実抵抗Rは、
R=ρFe×L/S
=1.0×10−7Ωcm×1.5μm/(240nm×10nm)
=0.628Ω
となる。したがって、磁壁を1.5μm移動するに要する消費電力Wは、
W=I2×R=(3.12mA)2×0.628Ω=6.1μW
となり、CPP型MRAMと比較して消費電力を1桁程度低減できることが判る。これは、CPP型MRAMではバリア層のトンネル抵抗が非常に高いのに対し、CIP型MRAMでは基本的に金属中の電気伝導であるため抵抗が非常に小さいことに起因する。
R=ρFe×L/S
=1.0×10−7Ωcm×1.5μm/(240nm×10nm)
=0.628Ω
となる。したがって、磁壁を1.5μm移動するに要する消費電力Wは、
W=I2×R=(3.12mA)2×0.628Ω=6.1μW
となり、CPP型MRAMと比較して消費電力を1桁程度低減できることが判る。これは、CPP型MRAMではバリア層のトンネル抵抗が非常に高いのに対し、CIP型MRAMでは基本的に金属中の電気伝導であるため抵抗が非常に小さいことに起因する。
次に、磁気抵抗効果素子の出力について検討する。
図5はバリア層としてMgOを用いた磁気抵抗効果素子のMR比のバリア層膜厚依存性を示すグラフである。MR比とは、磁気抵抗効果素子の固定磁化層及び自由磁化層の磁化方向が平行の場合と反平行の場合との間における電気抵抗の変化率を示すものであり、MR比が大きいほどに読み出しマージンが大きくS/N比が向上していることを表す。
図示するように、MgO膜厚が1.5nm程度では100%に近いMR比を得ることができるが、MgO膜厚が0.9nm迄減少するとMR比は10%以下にまで減少していることが判る。
従来のCPP型MRAMでは、バリア層の存在により磁気抵抗効果素子自体の素子抵抗が高いため、書き込み時の消費電力を低減するためには、出力特性を犠牲にしてバリア層を薄くする必要があった。一方、本実施形態によるCIP型MRAMでは、書き込み時の消費電力にバリア層の存在は無関係のため、読み出し時の印加電圧さえ注意すれば、高出力側のバリア層厚で磁気抵抗効果素子を設計することができ、CPP型MRAMと比較してS/N比を大幅に改善することができる。
次に、磁気抵抗効果素子の書き込み速度について検討する。
本実施形態によるCIP型MRAMにおいて、自由磁化層52の断面積Sを240nm×10nm、書き込み電流IWをIW=Jc×S=3.12mAとしたとき、0.5msecの書き込み電流パルスを印加すると、磁壁が約1.5μm移動した。この結果から見積もられる磁壁の平均速度は、3m/secとなる。
仮に磁気抵抗効果素子の自由磁化層52の記録部分の長さを200nmとすると、磁壁がこの距離を移動するのに要する時間は67nsecとなる。フラッシュメモリの書き込み速度がμsecオーダーであることを考えると、本実施形態によるCIP型MRAMの書き込み速度は実用上十分に速いものである。
次に、本実施形態による磁気メモリ装置の製造方法について図6乃至図11を用いて説明する。なお、図6乃至図8は図1のA−A′線断面に沿った工程断面図、図9乃至図11は図1のB−B′線断面に沿った工程断面図である。
まず、シリコン基板10上に、例えばSTI(Shallow Trench Isolation)法により、素子領域を画定する素子分離膜12を形成する。
次いで、素子分離膜12により画定された素子領域に、通常のMOSトランジスタの形成方法と同様にして、ゲート電極14及びソース/ドレイン領域16,18を有する選択トランジスタを形成する(図6(a)、図9(a))。
次いで、選択トランジスタが形成されたシリコン基板10上に、例えばCVD法によりシリコン酸化膜を堆積後、CMP法によりこの表面を平坦化し、シリコン酸化膜よりなる層間絶縁膜20を形成する。
次いで、フォトリソグラフィ及びドライエッチングにより、層間絶縁膜20に、ソース/ドレイン領域16に達するコンタクトホール22を形成する。
次いで、例えばCVD法により、バリアメタルとしての窒化チタン膜及びタングステン膜を堆積後、これら導電膜をエッチバック或いはポリッシュバックし、コンタクトホール22に埋め込まれソース/ドレイン領域16に電気的に接続されたコンタクトプラグ24を形成する。
次いで、コンタクトプラグ24が埋め込まれた層間絶縁膜20上に導電膜を堆積してパターニングし、コンタクトプラグ24を介してソース/ドレイン領域16に電気的に接続されたソース線26を形成する(図6(b)、図9(b))。
次いで、ソース線26が形成された層間絶縁膜20上に、例えばCVD法によりシリコン酸化膜を堆積後、CMP法によりこの表面を平坦化し、シリコン酸化膜よりなる層間絶縁膜28を形成する。
次いで、層間絶縁膜28上に導電膜を堆積してパターニングし、読み出し用ビット線30を形成する(図9(c))。
次いで、読み出し用ビット線30が形成された層間絶縁膜28上に、例えばCVD法によりシリコン酸化膜を堆積後、CMP法によりこの表面を平坦化し、シリコン酸化膜よりなる層間絶縁膜32を形成する。
次いで、フォトリソグラフィ及びドライエッチングにより、層間絶縁膜32に、読み出し用ビット線30に達するコンタクトホール34を形成する。
次いで、例えばCVD法により、バリアメタルとしての窒化チタン膜及びタングステン膜を堆積後、これら導電膜をエッチバック或いはポリッシュバックし、コンタクトホール34に埋め込まれ読み出し用ビット線30に電気的に接続されたコンタクトプラグ36を形成する(図6(c)、図10(a))。
次いで、コンタクトプラグ36が埋め込まれた層間絶縁膜32上に、例えばスパッタ法により、Ta膜と、PtMn膜と、CoFe膜と、Ru膜と、CoFeB膜と、MgO膜とを順次堆積する。
次いで、フォトリソグラフィ及びドライエッチングにより、MgO膜、CoFeB膜、Ru膜、CoFe膜及びPtMn膜をパターニングし、Ta膜上に形成されたPtMn膜よりなる反強磁性層40と、反強磁性層40上に形成され、CoFeB膜42c/Ru膜42b/CoFe膜42aの積層膜よりなる積層フェリ構造の固定磁化層42と、固定磁化層42上に形成されたMgO膜よりなるバリア層50を形成する。
次いで、フォトリソグラフィ及びドライエッチングにより、Ta膜をパターニングし、Ta膜よりなる下部電極層38を形成する(図7(a)、図10(b))。
次いで、下部電極層38、反強磁性層40、固定磁化層42及びバリア層50が形成された層間絶縁膜32上に、例えばCVD法によりシリコン酸化膜を堆積後、バリア層50が露出するまでこの表面をCMP法により研磨し、シリコン酸化膜よりなる層間絶縁膜44を形成する。
次いで、フォトリソグラフィ及びドライエッチングにより、層間絶縁膜44に、ソース/ドレイン領域18に達するコンタクトホール46を形成する。
次いで、例えばCVD法により、バリアメタルとしての窒化チタン膜及びタングステン膜を堆積後、これら導電膜をエッチバック或いはポリッシュバックし、コンタクトホール46に埋め込まれソース/ドレイン領域18に電気的に接続されたコンタクトプラグ48を形成する(図7(b))。
次いで、コンタクトプラグ48が埋め込まれた層間絶縁膜44上に、例えばスパッタ法により、NiFe膜を堆積する。
次いで、 次いで、フォトリソグラフィ及びドライエッチングによりNiFe膜をパターニングし、バリア層50上に形成されたNiFe膜よりなる自由磁化層52を形成する。
こうして、反強磁性層40、固定磁化層42、バリア層50及び自由磁化層52を有するTMR構造の磁気抵抗効果素子54を形成する(図8(a)、図11(a))。
なお、反強磁性層40は、例えばRe,Ru,Rh,Pd,IrPt,Cr,Fe,Ni,Cu,Ag,AuのいずれかとMnとを含む反強磁性材料、例えばPtMn,PdPtMn,IrMn,RhMn,RuMn,FeMn等により構成することができる。
また、固定磁化層42は、Co,Fe,Niのいずれかを含む強磁性材料、例えばCoFe,NiFe等により構成することができる。積層フェリ構造を形成する場合にあっては、カップリング膜としてRu,Rh,Cr等の非磁性材料を用いることができる。
また、バリア層50は、Mg,Al,Hf,Ti,V,Ta,Siのいずれかを含む酸化物材料、酸窒化物材料又は窒化物材料、例えばMgO,AlO,AlN,HfO,TiO,VO,TaO,SiO等を適用することができる。
また、自由磁化層52は、Co,Fe,Niのいずれかを含む強磁性材料、例えばCoFeB,CoFeNi,CoFeSi,CoFeBSi,FeB,CoFe,NiFe等を適用することができる。
次いで、磁気抵抗効果素子54が形成された層間絶縁膜44上に、例えばCVD法によりシリコン酸化膜を堆積後、CMP法によりこの表面を平坦化し、シリコン酸化膜よりなる層間絶縁膜56を形成する。
次いで、フォトリソグラフィ及びドライエッチングにより、層間絶縁膜56に、磁気抵抗効果素子54に達するコンタクトホール58を形成する。
次いで、例えばCVD法により、バリアメタルとしての窒化チタン膜及びタングステン膜を堆積後、これら導電膜をエッチバック或いはポリッシュバックし、コンタクトホール58に埋め込まれ読み出し用ビット線30に電気的に接続されたコンタクトプラグ60を形成する。
次いで、コンタクトプラグ60が埋め込まれた層間絶縁膜56上に導電膜を堆積してパターニングし、書き込み用ビット線62を形成する(図8(b)、図11(b))。
この後、必要に応じて更に上層に絶縁層や配線層等を形成し、磁気メモリ装置を完成する。
このように、本実施形態によれば、第1の方向に磁化が固定された固定磁化層と、固定磁化層上に形成されたバリア層と、バリア層上に形成され、第1の方向に磁化された第1の磁区と、第1の方向とは逆方向の第2の方向に磁化された第2の磁区とを有する自由磁化層とを有する磁気抵抗効果素子を構成し、自由磁化層に面内方向の書き込み電流を流し、第1の磁区と第2の磁区との間の磁壁を移動して固定磁化層と対向する部分の自由磁化層の磁化方向を制御することにより、磁気抵抗効果素子に記憶情報を書き込むので、バリア層を介して書き込み電流を流す必要がない。これにより、バリア層の劣化を防止しひいては寿命を延ばすことができ、磁気メモリ装置の信頼性を向上することができる。
また、バリア層を介して書き込み電流を流す必要がないことから、従来のスピン注入磁化反転型の磁気抵抗効果素子と比較してバリア層の膜厚を厚くすることができる。これにより磁気抵抗効果素子のMR比が増加し、出力のS/N比を向上することができる。
[変形実施形態]
本発明は上記実施形態に限らず種々の変形が可能である。
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、TMR型の磁気抵抗効果素子を有する磁気メモリ装置に本発明を適用した場合を示したが、GMR型の磁気抵抗効果素子を有する磁気メモリ装置においても同様に適用することができる。この場合、バリア層50に変えて、導電性の非磁性層を設ければよい。また、固定磁化層42と自由磁化層52の位置関係は、上下逆でもよい。
また、上記実施形態では、固定磁化層42を、CoFeB/Ru/CoFeからなる積層フェリ構造とすることにより、固定磁化層42からの漏洩磁界を低減する構成としたが、例えばCoFeよりなる単層構造の固定磁化層を適用してもよい。
また、上記実施形態では、1つの選択トランジスタと1つの磁気抵抗効果素子によって1つのメモリセルが構成される磁気メモリ装置に本発明を適用した場合を示したが、メモリセルの構成はこれに限定されるものではない。本発明は磁気抵抗効果素子の構造に主たる特徴を有するものであり、本発明の磁気抵抗効果素子を用いて構成される磁気メモリ装置であれば、メモリセルの構造、信号配線の配置、その他の構造は、上記実施例に限定されるものではない。
10…シリコン基板
12…素子分離膜
14…ゲート電極
16,18…ソース/ドレイン領域
20,28,32,44,56,62…層間絶縁膜
22,34,46,58…コンタクトホール
24,36,48,60…コンタクトプラグ
26…ソース線
30…読み出し用ビット線
38…下部電極層
40…反強磁性層
42…固定磁化層
50…バリア層
52…自由磁化層
54…磁気抵抗効果素子
62…書き込み用ビット線
70…磁壁
72…ノッチ
12…素子分離膜
14…ゲート電極
16,18…ソース/ドレイン領域
20,28,32,44,56,62…層間絶縁膜
22,34,46,58…コンタクトホール
24,36,48,60…コンタクトプラグ
26…ソース線
30…読み出し用ビット線
38…下部電極層
40…反強磁性層
42…固定磁化層
50…バリア層
52…自由磁化層
54…磁気抵抗効果素子
62…書き込み用ビット線
70…磁壁
72…ノッチ
Claims (9)
- 第1の方向に磁化方向が固定された第1の磁性層と、前記第1の磁性層上に形成された非磁性層と、前記非磁性層上に形成され、第1の方向に磁化された第1の磁区と、前記第1の磁区の前記第1の方向側に隣接して設けられ、前記第1の方向とは逆方向の第2の方向に磁化された第2の磁区とを有する第2の磁性層とを有する磁気抵抗効果素子と、
前記第2の磁性層に前記第1の方向又は前記第2の方向の書き込み電流を流すことにより、前記第1の磁区と前記第2の磁区との間の磁壁を移動し、前記第1の磁性層と対向する部分の前記第2の磁性層の磁化方向を制御する書き込み電流印加手段と
を有することを特徴とする磁気メモリ装置。 - 請求項1記載の磁気メモリ装置において、
前記書き込み電流印加手段は、前記磁気抵抗効果素子に高抵抗状態を書き込むときには、前記第1の磁性層と対向する部分に前記第2の磁区が位置するように、前記第1の方向に前記書き込み電流を流して前記磁壁を第2の方向に移動し、前記磁気抵抗効果素子に低抵抗状態を書き込むときには、記第1の磁性層と対向する部分に前記第1の磁区が位置するように、前記第2の方向に前記書き込み電流を流して前記磁壁を第1の方向に移動する
ことを特徴とする磁気メモリ装置の駆動方法。 - 請求項1又は2記載の磁気メモリ装置において、
前記第1の磁性層、前記非磁性層及び前記第2の磁性層を通して前記第1の方向と交差する方向の読み出し電流を流す読み出し電流印加手段を更に有する
ことを特徴とする磁気メモリ装置。 - 請求項1乃至3のいずれか1項に記載の磁気メモリ装置において、
前記第2の磁性層は、前記第1の方向に沿った細長い形状を有し、両端部の近傍に前記磁壁の移動を規制するノッチがそれぞれ形成されている
ことを特徴とする磁気メモリ装置。 - 請求項1乃至4のいずれか1項に記載の磁気メモリ装置において、
前記第1の磁性層は、前記第1の方向に沿った長さが前記第2の磁性層よりも短く、前記第2の磁性層の中央部分に位置するように配置されている
ことを特徴とする磁気メモリ装置。 - 請求項1乃至5のいずれか1項に記載の磁気メモリ装置において、
前記非磁性層は、絶縁材料により構成されている
ことを特徴とする磁気メモリ装置。 - 第1の方向に磁化方向が固定された第1の磁性層と、前記第1の磁性層上に形成された非磁性層と、前記非磁性層上に形成され、第1の方向に磁化された第1の磁区と、前記第1の磁区の前記第1の方向側に隣接して設けられ、前記第1の方向とは逆方向の第2の方向に磁化された第2の磁区とを有する第2の磁性層とを有する磁気抵抗効果素子を有する磁気メモリ装置の駆動方法であって、
前記第2の磁性層に前記第1の方向又は前記第2の方向の書き込み電流を流すことにより、前記第1の磁区と前記第2の磁区との間の磁壁を移動し、前記第1の磁性層と対向する部分の前記第2の磁性層の磁化方向を制御する
ことを特徴とする磁気メモリ装置の駆動方法。 - 請求項7記載の磁気メモリ装置の駆動方法において、
前記磁気抵抗効果素子に高抵抗状態を書き込むときには、前記第1の磁性層と対向する部分に前記第2の磁区が位置するように、前記第1の方向に前記書き込み電流を流して前記磁壁を第2の方向に移動し、
前記磁気抵抗効果素子に低抵抗状態を書き込むときには、記第1の磁性層と対向する部分に前記第1の磁区が位置するように、前記第2の方向に前記書き込み電流を流して前記磁壁を第1の方向に移動する
ことを特徴とする磁気メモリ装置の駆動方法。 - 請求項7又は8記載の磁気メモリ装置の駆動方法において、
前記第1の磁性層、前記非磁性層及び前記第2の磁性層を通して、前記第1の方向と交差する方向の読み出し電流を流し、出力された電圧の値に基づいて前記磁気抵抗効果素子の記憶情報を判定する
ことを特徴とする磁気メモリ装置の駆動方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006093446A JP2007273495A (ja) | 2006-03-30 | 2006-03-30 | 磁気メモリ装置及びその駆動方法 |
US11/446,303 US20070242505A1 (en) | 2006-03-30 | 2006-06-05 | Magnetic memory device and method for driving the same |
TW095120238A TWI303423B (en) | 2006-03-30 | 2006-06-07 | Magnetic memory device and method for driving the same |
DE102006028387A DE102006028387A1 (de) | 2006-03-30 | 2006-06-19 | Magnetische Speichervorrichtung und Verfahren zum Ansteuern derselben |
CNA2006101031182A CN101047023A (zh) | 2006-03-30 | 2006-07-04 | 磁存储装置及其驱动方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006093446A JP2007273495A (ja) | 2006-03-30 | 2006-03-30 | 磁気メモリ装置及びその駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007273495A true JP2007273495A (ja) | 2007-10-18 |
Family
ID=38513541
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006093446A Pending JP2007273495A (ja) | 2006-03-30 | 2006-03-30 | 磁気メモリ装置及びその駆動方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20070242505A1 (ja) |
JP (1) | JP2007273495A (ja) |
CN (1) | CN101047023A (ja) |
DE (1) | DE102006028387A1 (ja) |
TW (1) | TWI303423B (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009253298A (ja) * | 2008-04-03 | 2009-10-29 | Samsung Electronics Co Ltd | 磁気メモリ素子及びその情報の書き込み及び読み取り方法 |
JP2010020889A (ja) * | 2008-07-14 | 2010-01-28 | Samsung Electronics Co Ltd | 磁区壁移動を利用した情報保存装置及びその動作方法 |
JP2010114261A (ja) * | 2008-11-06 | 2010-05-20 | Sharp Corp | 磁気メモリ、および磁気メモリへの情報記録方法 |
JP2010212661A (ja) * | 2009-02-13 | 2010-09-24 | Fujitsu Ltd | 磁気ランダムアクセスメモリ |
JP2012501547A (ja) * | 2008-08-28 | 2012-01-19 | クゥアルコム・インコーポレイテッド | 対称なstt−mramビットセルデザイン |
US8514619B2 (en) | 2009-12-21 | 2013-08-20 | Samsung Electronics Co., Ltd. | Magnetic memory devices and methods of operating the same |
WO2016182085A1 (ja) * | 2015-05-14 | 2016-11-17 | 国立大学法人東北大学 | 磁気抵抗効果素子及び磁気メモリ装置 |
WO2017183574A1 (ja) * | 2016-04-21 | 2017-10-26 | Tdk株式会社 | 磁壁利用型スピンmosfetおよび磁壁利用型アナログメモリ |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4945721B2 (ja) * | 2004-10-27 | 2012-06-06 | 国立大学法人東北大学 | 磁気抵抗効果素子及び磁気メモリ装置 |
JP2006287081A (ja) * | 2005-04-04 | 2006-10-19 | Fuji Electric Holdings Co Ltd | スピン注入磁区移動素子およびこれを用いた装置 |
JP2006303159A (ja) * | 2005-04-20 | 2006-11-02 | Fuji Electric Holdings Co Ltd | スピン注入磁区移動素子およびこれを用いた装置 |
JP2007005664A (ja) * | 2005-06-27 | 2007-01-11 | Fuji Electric Holdings Co Ltd | スピン注入磁化反転素子 |
KR100763910B1 (ko) * | 2006-02-23 | 2007-10-05 | 삼성전자주식회사 | 마그네틱 도메인 드래깅을 이용하는 자성 메모리 소자 |
GB0701570D0 (en) * | 2007-01-27 | 2007-03-07 | Univ Durham | Magnetic structure with multiple-bit storage capabilities |
US7825445B2 (en) * | 2007-11-29 | 2010-11-02 | Seagate Technology Llc | Magnetoresistive memory elements with separate read and write current paths |
KR101497541B1 (ko) * | 2008-04-03 | 2015-03-03 | 삼성전자주식회사 | 자기 메모리 소자 및 정보 기록 방법 |
KR20100068791A (ko) * | 2008-12-15 | 2010-06-24 | 삼성전자주식회사 | 자성트랙, 자성트랙을 포함하는 정보저장장치 및 상기 정보저장장치의 동작방법 |
KR101535461B1 (ko) * | 2009-01-06 | 2015-07-10 | 삼성전자주식회사 | 자성구조체를 포함하는 정보저장장치와 그의 제조 및 동작방법 |
US8587993B2 (en) | 2009-03-02 | 2013-11-19 | Qualcomm Incorporated | Reducing source loading effect in spin torque transfer magnetoresisitive random access memory (STT-MRAM) |
JP2010225783A (ja) * | 2009-03-23 | 2010-10-07 | Toshiba Corp | 半導体記憶装置 |
FR2945147B1 (fr) * | 2009-04-30 | 2012-03-30 | Thales Sa | Dispositif memristor a resistance ajustable grace au deplacement d'une paroi magnetique par transfert de spin et utilisation dudit memristor dans un reseau de neurones |
JP5727908B2 (ja) * | 2011-09-26 | 2015-06-03 | 株式会社東芝 | 磁気メモリ素子 |
JP5615310B2 (ja) * | 2012-03-16 | 2014-10-29 | 株式会社東芝 | 磁気メモリ |
JP2015050339A (ja) | 2013-09-02 | 2015-03-16 | ソニー株式会社 | 半導体装置およびその製造方法 |
KR102245834B1 (ko) * | 2014-09-26 | 2021-04-30 | 삼성전자주식회사 | 자기기억 장치 |
KR101844128B1 (ko) * | 2016-01-29 | 2018-04-02 | 서울대학교산학협력단 | 스핀궤도 토크 변조에 의한 자구벽 이동 소자 |
US10056126B1 (en) * | 2017-10-27 | 2018-08-21 | Honeywell International Inc. | Magnetic tunnel junction based memory device |
JP2019160981A (ja) * | 2018-03-13 | 2019-09-19 | 東芝メモリ株式会社 | 磁気記憶装置 |
US11976759B2 (en) | 2019-07-10 | 2024-05-07 | Reliance Worldwide Corporation (UK) Limited | Tube coupling |
CN113614920A (zh) * | 2020-03-05 | 2021-11-05 | Tdk株式会社 | 磁记录阵列 |
EP4009370A1 (en) * | 2020-12-04 | 2022-06-08 | Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. | Racetrack memory array with integrated magnetic tunnel junction reader/pinning site |
CN112599161B (zh) * | 2020-12-30 | 2022-07-05 | 中国科学院微电子研究所 | 多阻态自旋电子器件、读写电路及存内布尔逻辑运算器 |
CN112802515B (zh) * | 2021-01-21 | 2022-07-29 | 中国科学院微电子研究所 | 三态自旋电子器件、存储单元、存储阵列及读写电路 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005150303A (ja) * | 2003-11-13 | 2005-06-09 | Toshiba Corp | 磁気抵抗効果素子および磁気メモリ |
JP2005191032A (ja) * | 2003-12-24 | 2005-07-14 | Toshiba Corp | 磁気記憶装置及び磁気情報の書込み方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7242604B2 (en) * | 2005-01-13 | 2007-07-10 | International Business Machines Corporation | Switchable element |
US7154773B2 (en) * | 2005-03-31 | 2006-12-26 | Infineon Technologies Ag | MRAM cell with domain wall switching and field select |
-
2006
- 2006-03-30 JP JP2006093446A patent/JP2007273495A/ja active Pending
- 2006-06-05 US US11/446,303 patent/US20070242505A1/en not_active Abandoned
- 2006-06-07 TW TW095120238A patent/TWI303423B/zh not_active IP Right Cessation
- 2006-06-19 DE DE102006028387A patent/DE102006028387A1/de not_active Ceased
- 2006-07-04 CN CNA2006101031182A patent/CN101047023A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005150303A (ja) * | 2003-11-13 | 2005-06-09 | Toshiba Corp | 磁気抵抗効果素子および磁気メモリ |
JP2005191032A (ja) * | 2003-12-24 | 2005-07-14 | Toshiba Corp | 磁気記憶装置及び磁気情報の書込み方法 |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009253298A (ja) * | 2008-04-03 | 2009-10-29 | Samsung Electronics Co Ltd | 磁気メモリ素子及びその情報の書き込み及び読み取り方法 |
JP2010020889A (ja) * | 2008-07-14 | 2010-01-28 | Samsung Electronics Co Ltd | 磁区壁移動を利用した情報保存装置及びその動作方法 |
JP2012501547A (ja) * | 2008-08-28 | 2012-01-19 | クゥアルコム・インコーポレイテッド | 対称なstt−mramビットセルデザイン |
JP2014195100A (ja) * | 2008-08-28 | 2014-10-09 | Qualcomm Incorporated | 対称なstt−mramビットセルデザイン |
JP2010114261A (ja) * | 2008-11-06 | 2010-05-20 | Sharp Corp | 磁気メモリ、および磁気メモリへの情報記録方法 |
JP2010212661A (ja) * | 2009-02-13 | 2010-09-24 | Fujitsu Ltd | 磁気ランダムアクセスメモリ |
US8681542B2 (en) | 2009-12-21 | 2014-03-25 | Samsung Electronics Co., Ltd. | Magnetic memory devices and methods of operating the same |
US8514619B2 (en) | 2009-12-21 | 2013-08-20 | Samsung Electronics Co., Ltd. | Magnetic memory devices and methods of operating the same |
WO2016182085A1 (ja) * | 2015-05-14 | 2016-11-17 | 国立大学法人東北大学 | 磁気抵抗効果素子及び磁気メモリ装置 |
JPWO2016182085A1 (ja) * | 2015-05-14 | 2018-04-12 | 国立大学法人東北大学 | 磁気抵抗効果素子及び磁気メモリ装置 |
US10410703B2 (en) | 2015-05-14 | 2019-09-10 | Tohoku University | Magnetoresistance effect element and magnetic memory device |
WO2017183574A1 (ja) * | 2016-04-21 | 2017-10-26 | Tdk株式会社 | 磁壁利用型スピンmosfetおよび磁壁利用型アナログメモリ |
JPWO2017183574A1 (ja) * | 2016-04-21 | 2018-08-16 | Tdk株式会社 | 磁壁利用型スピンmosfetおよび磁壁利用型アナログメモリ |
Also Published As
Publication number | Publication date |
---|---|
CN101047023A (zh) | 2007-10-03 |
TWI303423B (en) | 2008-11-21 |
TW200737185A (en) | 2007-10-01 |
US20070242505A1 (en) | 2007-10-18 |
DE102006028387A1 (de) | 2007-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007273495A (ja) | 磁気メモリ装置及びその駆動方法 | |
JP5146836B2 (ja) | 磁気ランダムアクセスメモリ及びその製造方法 | |
JP3583102B2 (ja) | 磁気スイッチング素子及び磁気メモリ | |
JP5338666B2 (ja) | 磁壁ランダムアクセスメモリ | |
JP6861996B2 (ja) | 磁気抵抗効果素子及び磁気メモリ装置 | |
JP2008211008A (ja) | 磁気抵抗効果素子及び磁気メモリ装置 | |
JP5201539B2 (ja) | 磁気ランダムアクセスメモリ | |
US7848137B2 (en) | MRAM and data read/write method for MRAM | |
JP2007273493A (ja) | 磁気メモリ装置及びその製造方法 | |
US8625327B2 (en) | Magnetic random access memory and initializing method for the same | |
JP2007317895A (ja) | 磁気抵抗メモリ装置 | |
JP2008066606A (ja) | スピンメモリ及びスピンfet | |
KR101958420B1 (ko) | 자기 메모리소자 및 그 동작방법 | |
JP2008187048A (ja) | 磁気抵抗効果素子 | |
JP2008153527A (ja) | 記憶素子及びメモリ | |
JP5146846B2 (ja) | 磁気メモリセル及び磁気ランダムアクセスメモリ | |
JP2007324172A (ja) | 磁気メモリ装置及びその製造方法 | |
JP2006278645A (ja) | 磁気メモリ装置 | |
JP2007324171A (ja) | 磁気メモリ装置及びその製造方法 | |
US7683446B2 (en) | Magnetic memory using spin injection flux reversal | |
JP5103259B2 (ja) | 磁気記憶素子及び磁気記憶装置 | |
JP2009130197A (ja) | 磁気メモリ及びその製造方法 | |
JP2008218736A (ja) | 磁気記憶装置 | |
WO2010071174A1 (ja) | 磁気抵抗素子の初期化方法、及び磁気抵抗素子 | |
JP2004158578A (ja) | 磁気記憶装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110531 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111011 |