JP5615310B2 - 磁気メモリ - Google Patents

磁気メモリ Download PDF

Info

Publication number
JP5615310B2
JP5615310B2 JP2012060414A JP2012060414A JP5615310B2 JP 5615310 B2 JP5615310 B2 JP 5615310B2 JP 2012060414 A JP2012060414 A JP 2012060414A JP 2012060414 A JP2012060414 A JP 2012060414A JP 5615310 B2 JP5615310 B2 JP 5615310B2
Authority
JP
Japan
Prior art keywords
magnetic
layer
pinning
phase
pinning layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012060414A
Other languages
English (en)
Other versions
JP2013197174A (ja
Inventor
中 村 志 保
村 志 保 中
瀬 博 史 森
瀬 博 史 森
藤 剛 近
藤 剛 近
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012060414A priority Critical patent/JP5615310B2/ja
Priority to US13/761,637 priority patent/US8995163B2/en
Publication of JP2013197174A publication Critical patent/JP2013197174A/ja
Application granted granted Critical
Publication of JP5615310B2 publication Critical patent/JP5615310B2/ja
Priority to US14/610,617 priority patent/US9214213B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1653Address circuits or decoders
    • G11C11/1657Word-line or row circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1659Cell access
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1673Reading or sensing circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G11C19/0808Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G11C19/0808Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
    • G11C19/0841Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation using electric current

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Description

本発明の実施形態は、磁壁で区切られた磁区毎に情報が記録された磁性配線を有する磁気メモリに関する。
近年、サブミクロン幅の磁性細線において、磁壁の電流駆動を観察したという報告がある。この効果を活用して磁壁シフトが可能な磁気メモリが提案されている。この磁気メモリでは、複数の磁区に分割された磁性配線を用い、磁区の磁化の向きに「0」または「1」の情報(データ)を対応させて情報を記憶する。電流を流すことで磁壁の移動により磁区が移動するので、この磁区に記憶された情報(データ)も移動し、固定されたセンサで読み出し、固定された書込み部で書き込むことができる。すなわち、磁区がメモリセルに対応する。一般に、磁気メモリでは、セルの高密度化等による磁気メモリの大容量化とともに、消費電力低減への要求が高まりつつある。
上記磁壁移動型の磁気メモリでは、磁壁の位置が熱等の外乱で変化しないよう、磁壁をピン止めするためのピニングサイトが必要である。その具体例として物理的ノッチを磁性細線に形成する方法が提案されている。また、イオンビームを照射することで、磁壁ピニングサイトを形成する方法が提案されている。
米国特許第6,834,005号明細書 米国特許第6,898,132号明細書 特開2007−324269号公報
A.Yamaguchi et al., Phys Rev.Lett92, 077205(2004) Data in the Fast Lanes of Racetrack Memory (Scientific American June 2009)
本実施形態は、磁壁のピニングサイトが導入された一方向に延在する磁性層を有し、かつシフト動作時の電流の増加を抑制することができる磁気メモリを提供する。
本実施形態による磁気メモリは、基板上に設けられ、複数の磁区とそれらを区切る複数の磁壁とを備えている磁性細線と、前記磁性細線に対して前記基板とは反対側に、前記磁性細線に沿って前記磁性細線に隣接して設けられ、非磁性相と磁性相とから構成されたピニング層と、前記ピニング層に対して前記磁性細線とは反対側に設けられた電極層と、前記ピニング層と前記電極層との間に設けられた絶縁層と、前記磁壁をシフトさせるシフト電流を前記磁性細線に流す電流導入部と、前記磁性細線に情報を書き込む書き込み部と、前記磁壁細線の情報を読み出す読み出し部と、前記ピニング層と前記電極層との間に印加する電圧を発生する電圧発生部と、を備えていることを特徴とする。
第1実施形態による磁気メモリを示す断面図。 図2(a)乃至図2(e)は、ピニング層の形態を示す模式図。 図3(a)乃至図3(c)は、磁性細線の磁壁と、ピニング層との関係を説明する図。 ピニング層への電界の印加を説明する図。 図5(a)、5(b)は、ピニングポテンシャルの制御を説明する図。 シフト動作のタイミングチャートの一例を示す図。 図7(a)、7(b)は、スピントルク書き込み方式を説明する図。 図8(a)、8(b)は、電流磁場による書き込み方式を説明する図。 図9(a)乃至図9(c)は、読み出し方式を説明する図。 第1実施形態による磁気メモリを示す上面図。 第2実施形態による磁気メモリを示す断面図。 第3実施形態による磁気メモリを示す断面図。 図13(a)乃至図13(d)は、ピニング層によるピニングポテンシャルを説明する図。 実施例1による磁気メモリを示す上面図。 図15(a)乃至図15(c)は、実施例1による磁気メモリの製造工程を示す断面図。 図16(a)、図16(b)は、実施例1による磁気メモリの製造工程を示す断面図。 実施例2によって製造されるピニング層の上面図。 図18(a)乃至図18(d)は、実施例2のピニング層の製造工程断面図。 スピントルク書き込み方式を用いたタイミングチャートの一例を示す図。 TMR読み出し方式を用いたタイミングチャートの一例を示す図。
以下、図面を参照して実施形態を詳細に説明する。
(第1実施形態)
まず、第1実施形態による磁壁移動型の磁気メモリの構造を図1に示す。この第1実施形態の磁気メモリ1は、集積回路(図示せず)が搭載された基板100の上方に配置された記憶素子として機能する磁性細線10と、この磁性細線10へ磁気情報を書き込むための書き込み部16と、磁気情報を読み出すための読み出し部18と、を備えている。基板100と反対側の、磁性細線10の面に隣接して磁壁をピニングするためのピニング層20が設けられる。なお、磁性細線とは、一方向に延在する磁性層を意味する。このピニング層20に対して磁性細線10と反対側に、磁性細線10の延在する方向(長手方向)に沿って電極層40が設けられ、磁性細線10と電極層40との間に絶縁層30が設けられる。したがって、ピニング層20、絶縁層30、および電極層40は、磁性細線10の延在する方向に沿って設けられる。また、磁性細線10と電極層40との間に電圧を発生させ、ピニング層20に電界を印加する電圧発生部50が設けられる。なお、本実施形態の磁気メモリは集積回路が形成された基板上に設けられているが、基板上に設けられていなくともよい。
磁性細線10の磁化は、磁性細線10の長手方向と直交する断面の長辺方向と、磁性細線10の長手方向とがなす面に垂直な方向に磁化容易軸(垂直磁気異方性)をもつ。なお、磁性細線10の断面が正方形である場合は、長辺方向は、正方形のどの辺に沿った方向でもよい。磁性細線10には複数の磁区10aおよび、それらを仕切る複数の磁壁10bが導入され、磁区10aの磁気モーメントの向きをデータの“1”、“0”に対応させることで情報を記録する。磁性細線10の断面は例えば長方形状、正方形状、楕円形状、円形状である。また、図1に示す磁性細線10は長手方向に沿って太さが一様な形状であるが、太さが周期的に変化してもよい。この磁性細線10へ、図示しな電流導入部を介して電流源からシフト電流Isを流すことで、磁壁10bの位置をシフトさせ、データを磁性細線10上で移動させる。
磁性細線10に隣接して設けられたピニング層20は、ピニング層20の層面に、磁性相領域と非磁性相領域とが存在した2相から成る。ピニング層20の2相構造例を図2(a)乃至図2(e)に示す。図2(a)乃至図2(e)はピニング層20の上面からみた模式図である。
ピニング層20の第1形態は、図2(a)に示すように、非磁性マトリックス22の中に磁性相24がグラニュラー状に析出した構造をもつ。このような構造としては例えばCoCrPt−SiOなどの材料を挙げることができる。CoCrPt−SiOは、同時スパッタ等での形成でも2相分離することが可能な材料である。図2(a)に示す構造はさらに、真空からなる非磁性相にFePt合金などの磁性相がアイランド状に形成されてもよい。あるいはFePtのアイランドの周囲がMgOの非磁性相で囲まれていても良い。グラニュラー形態は、図2(b)に示すように、図2(a)とは逆に磁性相マトリックス24の中に非磁性相22が析出した場合においても、ピニングの効果は得られる。
ピニング層20の第2形態は、図2(c)に示すようなドット状の磁性相24とその周囲を埋める非磁性相22からなる。後述の実施例2で説明するように、ジブロックコポリマーなどの自己組織化(directed self-assembly:DSA)を用いて作製することができる。ドットピッチ(=ドットの直径+ドット間間隔)を1記録ビットの寸法に合致させるように作ると、メモリ動作の制御が容易となるため望ましい。また、ドット直径とドット間との間隔は同等、もしくはドット直径がドット間間隔より大きいことが、安定したビットシフトを得る上で望ましい。
ピニング層20の第3形態は、図2(d)、2(e)に示すように磁性相24と非磁性相22とがストライプ状に並んだ構造である。この構造も、EB描画などのトップダウン手法に加えて、DSA等の手法を用いて形成することができる。ストライプのピッチ(=磁性相24の1ストライプの幅+非磁性相22の1ストライプの幅)は、1ビット(1つの磁区)の寸法に合致させる(図2(d))と、メモリ動作の制御が容易となるため望ましい。あるいは、ストライプのピッチを1ビットの寸法より細かくして複数の磁性相24のストライプで1ビットに対応させる(図2(e))と、ストライプ位置の精密な制御が不要となるため望ましい。ストライプのピッチを1ビットの寸法に合致させる場合には、磁性相24のストライプ幅は非磁性相22のストライプ幅と同等もしくはそれ以下であることが、より安定したビットシフトを得る上で望ましい。
次に、磁性細線10の材料、ピニング層20の磁性相24および非磁性相22の材料について述べる。
磁性細線10の材料およびピニング層20の磁性相24は、例えば(1)不規則合金、(2)規則合金、または(3)フェリ磁性体から形成することができる。
不規則合金
不規則合金としては、Fe、Co、Niの何れか1種類以上の元素を含む金属もしくは合金が挙げられる。例えば、NiFe合金、NiFeCo合金、あるいはCoFeB合金、CoCr合金、CoPt合金、CoCrTa合金、CoCrPt合金、CoCrPtTa合金、CoCrNb合金等が挙げられる。不規則構造やアモルファス構造を有しているので作製が容易であるとともに、元素の割合により磁気異方性エネルギーや飽和磁化を調整することができる。
規則合金
規則合金としては、Fe、Co、Niの何れか1種類以上の元素と、Pt、Pdの何れか一種類以上の元素とからなる合金が挙げられる。例えば、合金の結晶構造がL10型の規則合金として、Co50Pd50、Co50Pt50、Fe50Pt50、Fe50Pd50、Fe30Ni20Pd50、Co30Fe10Ni10Pt50、Co30Ni20Pt50等が挙げられる。これらの規則合金は上記組成比に限定されない。これらの規則合金に、Cu、Cr、Ag等の不純物元素を添加して磁気異方性エネルギーや飽和磁化を調整することができる。容易に大きな磁気異方性エネルギーを得ることができる。
フェリ磁性体
フェリ磁性体としては、希土類金属と遷移金属との合金が挙げられる。例えば、Tb(テルビウム)、Dy(ジスプロシウム)、Gd(ガドリニウム)の何れか一種類以上からなる元素と、Fe、Co、Niなどの遷移金属のうちの1種類以上からなる元素で構成されるアモルファス合金が挙げられる。具体例としては、TbFe、TbCo、TbFeCo、DyTbFeCo、GdTbCo、GdFeCo等がある。これらの合金は、組成を調整することで磁気異方性エネルギー、飽和磁化を調整することができる。なお、アモルファスの中には細結晶が混ざっていてもよい。磁性細線10の材料には、小さな飽和磁化を実現できるフェリ磁性体は好ましい。飽和磁化を小さくすると、磁壁移動に必要な電流を小さくできる。
なお。磁性細線10には、上記(1)から(3)の材料を組み合わせて用いる、例えばTbFeCo/NiFeや、GdFeCo/CoFeBのように組み合わせて用いることで、磁壁特性を調整することができる。また、異なる組成のフェリ磁性層を積層して使用することもできる。希土類リッチな希土類―遷移金属アモルファス合金と、遷移金属リッチな希土類―遷移金属アモルファス合金とを積層することで、見掛けの飽和磁化を小さくすることができるので、そのような積層膜を磁性細線10の材料とすることで、磁壁移動に必要な電流を小さくする効果が得られる。
磁性細線10の材料と、ピニング層20の磁性相24とは必ずしも異なる材料とする必要はない。所望の設計事項に応じて選定すればよい。磁性細線10の材料と、ピニング層20の磁性相24とが同じ材料で構成される場合もある。
なお、ピニング層20の磁性相24には、前述の導電性の磁性相の他に、半導体や絶縁体となる3d遷移金属を含む酸化物を用いることができる。
ピニング層20の非磁性相には、非磁性金属相と非磁性絶縁相とのいずれか、もしくは双方を用いることができる。非磁性金属層には、Pt,Au,Ag,Cu,Al,あるいはこれらの少なくとも1つを含む合金の何れかを用いることができる。非磁性絶縁相には、アルミニウム酸化物(AlOx)、アルミニウム窒化物(AlN)、マグネシウム酸化物(MgO)、マグネシウム窒化物、シリコン酸化物(SiO)、シリコン窒化物(Si−N)、シリコン酸窒化物(Si−O−N)、TiO、Crなどの絶縁材料を用いることができる。その他、チタン酸バリウムBaTiO、SrTiO、PbTiO、あるいはHfOなどの誘電材料を用いることができる。
このようなピニング層20を磁性細線10に隣接して設けると、後述するように、磁壁10bが非磁性相22に架からない場合に比べて、非磁性相22に架かった場合に、磁壁10bのポテンシャルが下がる。このため、図3(a)乃至図3(c)の模式図に示すように磁壁10bが、非磁性相22が存在する領域にピニングされる。
図3(a)は、ピニング層20として図2(a)または2(b)に示す形態のピニング層を用いた例を示し、グラニュラー状の磁性相または非磁性相の微粒子のサイズはサブnm〜数10nmである。複数の磁性相または非磁性相の微粒子で1記録ビットに対応する。ピニング層20の厚さは0より大きく10nm以下である。
図3(b)は、ピニング層20として、図2(e)に示す形態のピニング層を用いた例を示し、ピニング層20の厚さは0より大きく10nm以下である。そして、1ビットの長さ(隣接する磁壁間の長さ)は、ピニング層20における一つの磁性相24を挟んで隣接する非磁性相22間の長さの複数倍の長さが対応する。なお、図3(b)においては、ピニング層20は数nm間隔の磁性相24と非磁性相22のストライプから構成される。
図3(c)は、ピニング層20として、図2(d)に示す形態のピニング層を用いた例を示す。ピニング層20は数10nmの長さの磁性相24と非磁性相22のストライプから構成され、1ビットの長さ(隣接する磁壁間の長さ)は、ピニング層20における一つの磁性相24を挟んで隣接する非磁性相22間の長さに対応する。ピニング層20の厚さは0より大きく10nm以下である。
ピニング層10に隣接して絶縁層30が設けられる。この絶縁層30には、アルミニウム酸化物(AlOx)、アルミニウム窒化物(AlN)、マグネシウム酸化物(MgO)、マグネシウム窒化物、シリコン酸化物(SiO)、シリコン窒化物(Si−N)、シリコン酸窒化物(Si−O−N)、TiO、Crなどの絶縁材料や、チタン酸バリウムBaTiO、SrTiO、PbTiO、あるいはHfOなどの誘電材料を用いることができる。
(磁壁のシフト動作)
次に、磁性細線10の磁壁のシフト動作について説明する。
図4に示すように、絶縁層30を介してピニング層20へ電界を印加すると、ピニング層20を構成する磁性相24の磁気異方性の大きさ、あるいは磁気異方性の方向、あるいは磁化の大きさなどの磁気特性が変化する。それらは、ピニング層20の磁歪効果やピニング層20表面の電界効果に因る。絶縁層30に誘電特性が大きな材料を用いると特に優れた効果を得ることができる。誘電特性が大きな絶縁層30は電界により格子が歪むので、絶縁層30に隣接したピニング層20の磁性相24は磁歪の効果により磁気異方性の大きさあるいは磁気異方性の方向が変化する。また、誘電特性を大きくすると実効的な電界を大きくできるため、ピニング層20表面の電界効果が発現しやすくなる。
電界により例えばピニング層20の磁気異方性が低くなると、非磁性相22に磁性細線10の磁壁10bが架かった場合の磁壁ポテンシャルと、非磁性相以外の箇所に磁壁10bが存在する際の磁壁ポテンシャルとの差が小さくなる。このため、磁壁10bをピン止めする力が小さくなるので磁壁10bが動きやすくなる。図5(a)、5(b)にその原理を模式的に示す。磁性細線10と電極層40との間に印加される印加電圧がゼロである場合にはピニング力が有効に働き、磁壁10bはピニング層20の非磁性相22の部分にピン止めされる(図5(a))。これに対し、磁性細線10と電極層40との間に電圧を印加すると、ピニング層20の磁性相24へ電界が印加され、磁性相24の磁化状態が変化し、ピニング力が弱まる。その結果、磁壁10bの移動を容易にさせる(図5(b)。したがって、磁性細線10と電極層40との間に電圧を印加しつつ磁壁10bのシフト動作を行なうことで、シフト動作に必要な電流を低減することができる。
なお、ピニング層20の厚さは10nm以下が望ましい。これ以上厚いと十分な電界効果を得ることができない。また、電流の流れを妨げる結果シフト動作時の電流値も大きくなるので望ましくない。電界によるピニング層20表面の電子状態変化を利用する場合には、ピニング層20の厚さを5nm以下とすることが望ましい。
次に、磁壁10bをシフト動作させる時のタイミングチャートの一例を図6に示す。磁性細線10に磁壁10bを移動させる電流(シフト電流)Isを流すタイミングは、ピニング層20に電界を印加している時である。すなわち、ピニング層20に電圧Vpを印加すると同時かまたは電圧Vpの印加後にシフト電流Isを流す。そしてシフト電流Isを切ってから電圧Vpを切ることがこのましい。また、磁性細線10に電流を流す時間幅Tsは、ピニング層20に電界を印加する時間幅Tpと同等かそれ以下であることが、磁壁移動電流を下げる上で望ましい。すなわち、Ts≦Tpであることが好ましい。なお、図6のタイミングチャートでは立ち上がりおよび立ち下りが急峻であるが、回路設計に依存してそれらは鈍る。また、引加電圧と引加されたシフト電流は時間に対して一定であるが、それらが時間的に変化しても、Ts≦Tpの条件を満たせばよい。
(書き込み部)
磁性細線10の一部には書き込み部16が配置され、磁性細線10の対応するターゲットセル(書き込みたいアドレスのセル:TC−w)の磁化方向を確定することによりデータを書き込む。この書き込み部16には、例えば図7(a)、7(b)に示すような、スピントルク書き込みを用いることができる。図7(a)、7(b)においては、磁性細線10に接するように、中間層16bを介して磁性電極16aが設けられている。中間層16は、非磁性金属層、非磁性半導体層、もしくはトンネルバリア層からなる。
磁性電極16aの磁化方向は中間層16bの膜面に対して垂直方向である。なお、膜面とは、中間層16bの磁性電極16aとの間の界面を意味し、磁性細線10の延在する方向に平行な面である。書き込み動作時には、磁性細線10と磁性電極16aとの間に電子流(電流と逆向き)を流し、この電子流の向きによりターゲットセルTC−wの磁化方向を確定することによりデータを書き込む。図7(a)は、ターゲットセルTC−wの磁化方向が磁性電極16aの磁化方向と平行となるように書き込む場合を示し、磁性電極16aから中間層16bを介して磁性細線10のターゲットセルTC−wに電子流を流す。また、図7(b)は、ターゲットセルTC−wの磁化方向が磁性電極16aの磁化方向と反平行となるように書き込む場合を示し、磁性細線10のターゲットセルTC−wから中間層16bを介して磁性電極16aに電子流を流す。
スピントルク書き込み部16の中間層16bである非磁性金属層としては、Cu、Ag,Au、Al、あるいはそれらを1種類以上含む合金が挙げられる。また、トンネルバリア層としては、アルミニウム酸化物(AlOx)、アルミニウム窒化物(AlN)、マグネシウム酸化物(MgO)、マグネシウム窒化物、シリコン酸化物(SiO)、シリコン窒化物(Si−N)、シリコン酸窒化物(Si−O−N)、TiO、Crなどの材料を用いることができる。また、中間層16bとしてグラファイトのような非磁性材料を用いることができる。
スピントルク書き込み部16の磁性電極16には、磁性細線10の材料およびピニング層20の磁性相24の材料として挙げた材料を用いることができる。
また、書き込み部16には、図8(a)、(b)に示すように、磁性細線10と離間して設けられ、かつ磁性細線10と直交する、例えば金属配線16cからなる書き込み配線を用いても良い。書き込み動作時には、書き込み配線16cに書き込み電流Iwを流し、この書き込み電流Iwにより発生する磁場(電流磁場)を、磁性配線10の一端部に位置するターゲットセルTC−wに印加する。その結果、ターゲットセルTC−wの磁化方向を確定することによりデータを書き込む。図8(a)は書き込み配線が単線からなる場合を示し、図8(b)は書き込み配線が往復線とすることで、書き込み電流を半減させることができる。図8(b)に示す場合ではさらに、往復線のギャップ寸法でターゲットセルのサイズを規定することができるため、加工寸法でセルサイズを設計することが可能となるため、好ましい。
(読み出し部)
図1に示したように、磁性細線10にはさらに、その一部に、読み出し部18が配置されている。この読み出し部18において、磁性細線10の対応する位置に移動してきたターゲットセルTC−wの磁化方向を読み出す。この読み出し部18には、例えば図9(a)に示すような、磁性細線10に接するようにトンネルバリア層18bを介して磁性電極18aを設けることで、トンネル磁気抵抗効果として信号を読み出す構造を用いることができる。トンネルバリア層18bには、アルミニウム酸化物(AlOx)、アルミニウム窒化物(AlN)、マグネシウム酸化物(MgO)、マグネシウム窒化物、シリコン酸化物(SiO)、シリコン窒化物(Si−N)、シリコン酸窒化物(Si−O−N)、TiO、Crなどの材料を用いることができる。磁性電極18aには、磁性細線10の材料およびピニング層20の磁性相24の材料として挙げた材料を用いることができる。
また、読み出し部18には、例えば図9(b)に示すように、磁性細線10に対して離間して検出線18cを設けることで、磁壁が移動するときに検出線18cに生じる誘導起電力を用いてターゲットセルTC−wの磁化方向を読み出すことができる。また、図9(c)に示すように、磁性細線10に対して、離間してもしくは接してスピン波伝送線18dを設けることで、ターゲットセルTC−wの磁化方向をスピン波信号として検出することができる。
(電流導入部)
図10に示すように、磁性細線10の一部には、さらに、磁性細線10に形成された磁壁10bを移動させるためのシフト電流が導入される2つの電流導入部60a、60bが設けられ、片方の電流導入部(例えば電流導入部60a)には電流源(図示せず)が接続される。なお、図10に示す切断線A−Aで切断した断面が図1に示されている。
電流源から供給される電流Isを、電流導入部60aを介して磁性細線10に流すことで磁壁を移動させる。なお、磁壁のシフト方向は、電流Isの流れる方向と反対である。シフト電流Isにより書き込み部に対応した位置へターゲットセルTC−wを移動させて書き込み動作を行なう。読み出しは、ターゲットセルTC−wおよびその前後に位置する磁壁を、検出ラインを横切るまで移動させ、読み出し部18で読み出す。
以上説明したように、第1実施形態によれば、磁壁のピニングサイト(ピニング層)が導入された磁性細線を有する磁気メモリを提供することができる。さらに、ピニングサイトの導入によりピニング力が増すことで生ずるシフト動作時の電流の増加を、電圧印加によるピニング力の制御により抑制することができる。
(第2実施形態)
第2実施形態による磁壁移動型の磁気メモリを図11に示す。この第2実施形態の磁気メモリ1は、図1に示す第1実施形態の磁気メモリにおいて、書き込み部16および読み出し部18の代わりに書き込み/読み出し部15を設けた構成となっている。この書き込み/読み出し部15は、第1実施形態の書き込み部16と読み出し部18とを同一構造とし、兼用したものである。
書き込み/読み出し部15には、図7(a)、7(b)に示したスピントルク書き込み構造と、図9(a)に示したTMR読み出し構造を適用することで、両者を兼用することができる。また、図8(a)、8(b)に示した電流磁界書き込みと、図9(b)に示した誘導起電力による読み出しとを適用させることで、両者を兼用した構造とすることができる。
第2実施形態においては、書き込み部と読み出し部を兼用としたため、書き込みおよび読み出しに関わる面積を減らすことができるため、チップあたりの記憶容量を増すことができる。
この第2実施形態も第1実施形態と同様に、磁壁のピニングサイト(ピニング層)が導入された磁性細線を有する磁気メモリを提供することができ、さらに、ピニングサイトの導入によりピニング力が増すことで生ずるシフト動作時の電流の増加を、電圧印加によるピニング力の制御により抑制することができる。
(第3実施形態)
次に、第3実施形態による磁壁移動型の磁気メモリを図12に示す。図12は、第3実施形態の磁気メモリの断面図である。この第3実施形態の磁気メモリは、集積回路(図示せず)が搭載された基板100上に設けられた層間絶縁膜200にトレンチ(穴ともいう)210を形成し、このトレンチ210の側面および底面に沿って、第1実施形態に係る磁性細線10、ピニング層20、絶縁層30、および電極層40を、この順序で積層した構造を有している。すなわち、磁性細線10、ピニング層20、および絶縁層30は、トレンチ210内においてU字形状となるように設けられている。そして、絶縁層30に対してピニング層20と反対側のトレンチ内の領域に電極層40が埋め込まれた構成となっている。また、層間絶縁膜200の上面には、磁性細線10、ピニング層20、絶縁層30、および電極層40が、この順序で積層された構造が設けられ、トレンチ内に設けられた磁性細線10、ピニング層20、絶縁層30、および電極層40とそれぞれ接続する。したがって、電極層30は図12に示すように、T字形状となっている。なお、トレンチ210の底面と、基板100との間の層間絶縁膜200中に書き込み/読み出し部15が設けられている。すなわち、第3実施形態の磁気メモリが、第1、2実施形態の磁気メモリと大きく異なる点は、磁性細線10を基板100に対して縦型に配置した点である。
読み込み部、書き出し部は、基板100の集積回路(図示せず)に接続することを考慮すると、基板100側であってかつ磁性細線10側に配置するのが望ましい。なお、図12に示す第3実施形態では書き込み部と読み出し部とを兼用した書き込み/読み出し部15が設けられているが、図1に示した横型の場合のように、縦型においても別々でもよい。読み込み部と書き出し部とを別途に設けると、それぞれの動作マージンを確保しやすくなる。
第3実施形態によれば、第1、2実施形態と同様の効果を得ることができる。さらに、第3実施形態では、磁性配線10をU字型にすることにより、横方向のセル面積を縮小でき、高密度化による大容量化を図ることができる。なお、磁性細線は上部が開いたU字型や、V字型であっても、同様にピニング層の効果を得ることができる。
次に実施例について説明する。
(実施例1)
ピニング層10の機能を調べるために、マイクロマグネティクスを用いてシミュレーションを行った。その結果を図13(a)乃至13(d)を参照して説明する。
まず、幅20nmで厚さ5nmの飽和磁化200emu/cmをもつ磁性細線10に、厚さが1nmのピニング層20を設けた。ピニング層20に非磁性相22が存在する場合(図13(b))の磁壁のエネルギーと、ピニング層20に非磁性相22が存在しない場合(図13c))の磁壁のエネルギーを求め、その差から図13(a)に示す
ピニングポテンシャルエネルギーを求めた。ピニングポテンシャルエネルギーは、ピニング層20の非磁性相22の長さdGapが4nm、6nmの場合について求めた。求めたピニングポテンシャルエネルギーを図13(d)に示す。図13(d)において、横軸がピニング層20の磁性相24の磁気異方性エネルギーKuを示し、縦軸がピニングポテンシャルエネルギーを示す。図13(d)に示すようにピニングポテンシャルエネルギーは磁性相24の磁気異方性エネルギーKuの大きさに依存している。ピニングポテンシャルエネルギーが大きいほど、磁壁10bは強くピニングされる。およそ2.5ピコergが60kT(kはボルツマン定数、Tは室温)に相当するため、ピニング層が1nmと薄いにも係わらず、磁気異方性エネルギーKuの選定によりHDD(Hard Disk Drive)並みの熱揺らぎ耐性を持たせることができることがわかった。また、磁気異方性エネルギーKuの低下でピニング力は減少した。
次に、ピニング層20への電界印加によりKuを1.7×10erg/cmから1.3×10erg/cmへ変化させ、それぞれについて磁壁移動に必要な電流値を求めた。結果として、シフト動作に必要な電流値はおよそ1/2に低減した。これにより、ピニング層20への電界印加は、シフト動作の電流値を下げる効果があることを確認した。
(実施例2)
次に、実施例2として、第2実施形態の磁気メモリの作製方法について図14乃至図18(d)を参照して説明する。図14は本実施例の磁気メモリの上面図である。スピントルク書き込みとTMR読み出しを用い、書き込み部と読み出し部は兼用し書き込み/読み出し部15とした。磁性細線10の幅は20nmとした。図15(a)乃至図16(b)は、本実施例の磁気メモリの製造工程を示す断面図であり、図14に示す切断線A−A線で切断した断面である。なお、ピニング層20は図2(c)に示す形態のピニング層である。その上面図を図17に示す。このピニング層20は、図17に示すように、磁性細線10に記録する1ビットの寸法が20nmとなるように、ドット径が約10nmでドット間隔が10nmとした。また、図18(a)乃至図18(d)は、本実施例に用いられるピニング層の製造工程を示す断面図である。
まず、予め読み出し書き込みのための下電極用配線(図示しない)をパターン形成した基板100を用意し、超高真空スパッタ装置内に配置する。次に、基板100上にバッファ層を介してTMRの固着層に対応する磁性電極15aとしてTbCoFe(30nm)/CoFeB(2nm)を形成する。括弧内の数値は膜厚を示す。さらに、CoFeB層の上にMgO(1nm)からなる絶縁層15bを形成する(図15(a))。
次に、レジスト(図示せず)を塗布してリソグラフィー技術を用いて、レジストからなるレジストマスクを形成する。このレジストマスクを用いてイオンミリングを行うことにより磁性電極15aと絶縁層15bを、約20nm×20nmの形状に加工し、書き込み/読み出し部15を形成する。その後、書き込み/読み出し部15の周辺を絶縁体、例えばSiO膜300で埋め込み、上記レジストマスクを除去する(図15(b))。
次に、基板100を超高真空スパッタ装置内に再度配置し、磁性細線材料としてCoFeB(1nm)/TbFeCo(10nm)を形成し、さらにその上にピニング層を構成する磁性相を形成する。この後、後述するDSAの手法を用いて磁性相を加工してピニング層20を形成する(図15(c))。なお、ここまでの工程では、磁性細線10とピニング層20は細線状に加工せず、ベタ膜のままでもよい。
次に、ピニング層20上にレジスト(図示せず)を塗布し、EB描画装置を用いてレジストを細線状に露光して現像することでレジストの細線状マスクを形成する。続いて、この細線状マスクを用いて、イオンミリングにより磁性細線10とピニング層20を細線状に加工する。そして、ピニング層20上に形成された細線状マスクを除去して、ピニング層20が隣接した磁性細線10を形成する。
次に、HfOからなる絶縁層30を成膜し、そして、レジスト(図示せず)を塗布し、EB描画装置を用いてレジストを露光し現像することで、絶縁層30に対応するマスクを形成する。続いて、このマスクを用いてイオンミリングによって絶縁層30をパターニングする。続いて、絶縁層30上に形成されたマスクを除去する。さらに、Ta/Auからなる電極層用材料を成膜し、この電極層用材料膜上にレジスト(図示せず)を塗布し、EB描画装置を用いてレジストを露光および現像してマスクを形成する。続いて、上記マスクを用いてイオンミリングにより、ピニング層20へ電界を印加するための電極層40形成する。次に、非磁性絶縁層を形成し、電極層40上に形成されたマスクを除去することで、電極層40の周囲を非磁性絶縁層310で埋め込む(図16(a))。
次に、リソグラフィー技術を用いて、電極層40を覆うレジストマスク(図示せず)を形成し、このレジストマスクを用いてイオンミリングにより、非磁性絶縁層310をパターニングし、磁性細線10の上面に達する開口を形成する。その後、上記開口を金属で埋め込み、磁性細線10に接続する電流導入ビア58a、58bを形成する。続いて、金属膜を形成し、この金属膜をパターニングすることにより、電流導入ビア58a、58bにそれぞれ接続する電流導入部60a、60bを形成する。
以上により、ピニング層20を有する磁性細線10を用いた磁気メモリ1を作製することができる。
ここで、図17に示す、20nmピッチのドットからなる磁性相24を有するピニング層20の形成について、図18(a)乃至図18(d)を参照して説明する。このピニング層20は、ポリスチレンーポリジメチルシロキサン(PS−PDMS)を使用したDSA手法により作製した。
まず、磁性細線10に沿って溝を有するレジストからなるガイド(図示せず)を磁性層24上に電子線描画を用いて作成する。続いて、上記溝に、PS−PDMS溶液を塗布する。20nmピッチの球が得られるPSーPDMSとして、PSの分子量12,000、PDMSの分子量3,000程度程度のものを使用した。次に、180℃で熱処理することでPSーPDMSをミクロ相分離させる。これにより、図18(a)に示すように、PSマトリックス410中に球状のPDMS420が周期的に形成され、また、PSマトリクス410の表層にはPDMSの薄層430が形成される。この薄層430をCFプラズマでエッチング除去し、さらにOプラズマエッチング処理で磁性相24が現れるまでエッチングする。すると、PDMS420が凸パターンとして残るマスクが形成される(図18b))。このマスク420を用いて極薄の磁性相24をエッチングし、さらに非磁性相22となるMgO膜を堆積させた(図18(c))。この後、CFプラズマエッチングとウエット処理でマスク部分を除去した(図18(d))。以上によりピニング層20を形成することができる。
(実施例3)
次に、実施例3として、ピニング層を付加した磁性細線へスピントルクでデータを書き込み、TMR読み出し方式でデータを読み出す際のそれぞれのタイミングについて図19および図20を参照して説明する。この動作方法は第1乃至第3実施形態のいずれにも適用可能である。
(書き込み)
図19に、スピントルク書き込み時のタイミングチャートの一例を示す。まず、シフト移動を行なう。ピニング層20に電界Vpを印加することでピニング力を弱め、磁性細線10にシフト電流Isを流すことで磁壁10bを移動させる。シフト電流Isはピニング層へ電圧Vpが印加されている間に流す。磁性細線10に電流を流している時間幅Tsは、電圧Vpを印加する時間幅Tpに対してTs≦Tpとすることが望ましい。
図19に示す例においては、書き込みは電圧Vpをゼロとした時間に行なう。この方法は、記録時に磁性細線10も書き込み電流Iwの経路としてスピントルク書き込みを行う場合に特に効果的である。その場合、TMR読み出し部へ電流を流すための電極の一つは、図7(a)、7(b)に示す磁性電極16aの下に設けられ、もう一つの電極は、磁性細線10へ電流を流すための電極(例えば図10に示す電流導入部60a、60bのいずれか)に設けられる。この構造は、TMR測定に必要な電極数を減らすことに繋がるため、メモリの高密度化の観点からは望ましい。しかし、一方で、書き込み時にも磁性細線10に電流が流れるため、その電流により磁壁が移動することが危惧される。しかしながら書き込み時に、ピニング層20への印加電圧をゼロとしてピニング効果を有効とさせることで、書き込み電流による予期せぬ磁壁移動を阻止する効果がある。言い換えれば、書き込み電流とシフト動作電流とに必要な電流マージンを緩和する効果がある。
もし、磁性細線10がIwのパスにならないならば、ピニング層20に印加される電界は、シフト動作と書き込み動作のシーケンスの間中、印加しておくことができる。
上記説明では、書き込み動作をシフト移動から始めたが、書き込み動作―シフト移動―書き込み動作―シフト動作としても適用できる。
(読み出し)
図20はTMR読み出し時のタイミングチャートである。まず、シフト移動を行なう。ピニング層20に電界Vpを印加することでピニング力を弱め、磁性細線10にシフト電流Isを流すことで磁壁10bを移動させる。シフト電流Isはピニング層20へ電圧Vpが印加されている間に流す。磁性細線10に電流を流している時間幅Tsは、Vpを印加する時間幅Tpに対してTs≦Tpとすることが望ましい。
図20に示す例においては、読み出し動作は電圧Vpをゼロとした時間に行なう。この方法は、読み出し時に磁性細線10も読み出し電流Irの電流路になるようなTMR読み出し構造の場合に特に効果的である。ピニング層20によるピニングにより、読み出し電流による予期せぬ磁壁移動を防ぐことができる。
TMR再生でも磁性細線10がシフト電流Iwの電流路にならない場合、あるいはスピン波再生の場合には、ピニング層20への電界は、シフト動作と書き込みのシーケンスの間中印加しておくことができる。
上記説明では、読み出し動作をシフト移動から始めたが、読み出し動作―シフト移動―読み出し動作としても適用できる。
なお、図19、図20のタイミングチャートは立ち上がりおよび立ち下りは急峻であるが、回路の設計の仕方により鈍る。また、引加電圧および引加される電流は時間に対して一定としたが、それらが変化しても上記の条件を満たせば効果が得られる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
1 磁気メモリ
10 磁性細線
10a 磁区
10b 磁壁
15 書き込み/読み出し部
16 書き込み部
18 読み出し部
20 ピニング層
22 非磁性相
24 磁性相
30 絶縁層
40 電極層
50 電圧発生部
100 基板

Claims (14)

  1. 一方向に延在するように設けられ、複数の磁区とそれらを区切る複数の磁壁とを備えている磁性層と、
    前記磁性層の延在する方向に沿って前記磁性層に隣接して設けられ、非磁性相と磁性相とから構成されたピニング層と、
    前記ピニング層に対して前記磁性層とは反対側に設けられた電極層と、
    前記ピニング層と前記電極層との間に設けられた絶縁層と、
    シフト動作時に前記磁壁をシフトさせるシフト電流を前記磁性層に流す電流導入部と、
    前記磁性層に情報を書き込む書き込み部と、
    前記磁性層から情報を読み出す読み出し部と、
    前記シフト動作時に前記ピニング層と前記電極層との間に印加する電圧を発生する電圧発生部と、
    を備えた磁気メモリ。
  2. 前記磁性層は、集積回路が設けられた基板上に設けられ、前記ピニング層は前記磁性層に対して前記基板とは反対側に設けられることを特徴とする請求項1記載の磁気メモリ。
  3. 基板上に設けられた絶縁膜であって、前記絶縁膜の表面から前記基板に向かって延在し底面が前記基板に達しないトレンチを有する絶縁膜と、
    前記トレンチの側面および前記トレンチの底面に沿って延在するように設けられ、複数の磁区とそれらを区切る複数の磁壁とを備えている磁性層と、
    前記トレンチの側面および前記トレンチの底面に沿って前記磁性層に隣接して設けられ、非磁性相と磁性相とから構成されたピニング層と、
    前記ピニング層に対して前記磁性層とは反対側に設けられた電極層と、
    前記ピニング層と前記電極層との間に設けられた絶縁層と、
    シフト動作時に前記磁壁をシフトさせるシフト電流を前記磁性層に流す電流導入部と、
    前記磁性層に情報を書き込む書き込み部と、
    前記磁性層から情報を読み出す読み出し部と、
    前記シフト動作時に前記ピニング層と前記電極層との間に印加する電圧を発生する電圧発生部と、
    を備えた磁気メモリ。
  4. 前記ピニング層の厚さは、0nmを超え10nm以下であることを特徴とする請求項1乃至3のいずれかに記載の磁気メモリ。
  5. 前記ピニング層は、前記磁性相と前記非磁性相とが前記磁性層の延在する方向に交互に配列された構造を有することを特徴とする請求項1乃至4のいずれかに記載の磁気メモリ。
  6. 前記ピニング層は、前記磁性相と前記非磁性相とが前記磁性層の延在する方向に交互に配列されたストライプ構造であることを特徴とする請求項1乃至5のいずれかに記載の磁気メモリ。
  7. 前記ピニング層は、前記非磁性相中に複数の前記磁性相が前記磁性層の延在する方向に配列された構造を有する請求項1乃至4のいずれかに記載の磁気メモリ。
  8. 前記ピニング層は、前記磁性層の延在する方向に一つの磁性相を挟んで隣接する前記非磁性相間の長さの複数倍の長さがメモリの1ビットの長さに対応することを特徴とする請求項1乃至5のいずれかに記載の磁気メモリ。
  9. 前記ピニング層は、前記磁性層の延在する方向に一つの磁性相を挟んで隣接する前記非磁性相間の長さがメモリの1ビットの長さに対応することを特徴とする請求項1乃至5のいずれかに記載の磁気メモリ。
  10. 前記ピニング層は、前記磁性相および前記非磁性相のうちの一方の相中に、他方の相が析出したグラニュラー構造を有することを特徴とする請求項1乃至5のいずれかに記載の磁気メモリ。
  11. 前記非磁性相は、絶縁体であることを特徴とする請求項1乃至10のいずれかに記載の磁気メモリ。
  12. 前記非磁性相は、導電体であることを特徴とする請求項1乃至10のいずれかに記載の磁気メモリ。
  13. 前記書き込み部と前記読み出し部は、一体であって同じ構造を有する請求項1乃至12のいずれかに記載の磁気メモリ。
  14. 前記ピニング層と前記電極層との間に前記電圧発生部によって電圧が印加されている間に、前記シフト電流を前記電流導入部から前記磁性細線に流す請求項1乃至13のいずれかに記載の磁気メモリ。
JP2012060414A 2012-03-16 2012-03-16 磁気メモリ Expired - Fee Related JP5615310B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012060414A JP5615310B2 (ja) 2012-03-16 2012-03-16 磁気メモリ
US13/761,637 US8995163B2 (en) 2012-03-16 2013-02-07 Magnetic memory
US14/610,617 US9214213B2 (en) 2012-03-16 2015-01-30 Magnetic memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012060414A JP5615310B2 (ja) 2012-03-16 2012-03-16 磁気メモリ

Publications (2)

Publication Number Publication Date
JP2013197174A JP2013197174A (ja) 2013-09-30
JP5615310B2 true JP5615310B2 (ja) 2014-10-29

Family

ID=49157463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012060414A Expired - Fee Related JP5615310B2 (ja) 2012-03-16 2012-03-16 磁気メモリ

Country Status (2)

Country Link
US (2) US8995163B2 (ja)
JP (1) JP5615310B2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5615310B2 (ja) * 2012-03-16 2014-10-29 株式会社東芝 磁気メモリ
US8787062B2 (en) * 2012-07-02 2014-07-22 International Business Machines Corporation Pinning magnetic domain walls in a magnetic domain shift register memory device
JP5571142B2 (ja) * 2012-09-25 2014-08-13 株式会社東芝 磁気メモリ
US9042151B2 (en) * 2013-03-15 2015-05-26 International Business Machines Corporation Racetrack memory with electric-field assisted domain wall injection for low-power write operation
CN103367381B (zh) * 2013-07-15 2016-12-28 格科微电子(上海)有限公司 背照式图像传感器及其制作方法
WO2015112214A2 (en) * 2013-11-01 2015-07-30 Carnegie Mellon University Magnetic shift register
US20160372146A1 (en) 2013-11-01 2016-12-22 Carnegie Mellon University Magnetic Disk of a Data Storage Device with Tempered Growth of Magnetic Recording Layer
JP6397237B2 (ja) * 2014-07-07 2018-09-26 日本放送協会 磁気記録媒体装置および磁気記録再生方法、ならびに空間光変調器およびその画素駆動方法
JP6523666B2 (ja) * 2014-12-02 2019-06-05 東芝メモリ株式会社 磁気記憶素子および磁気メモリ
JP6545493B2 (ja) * 2015-03-19 2019-07-17 東芝メモリ株式会社 磁気メモリ素子および磁気メモリ
CN105070824B (zh) * 2015-07-30 2017-07-28 复旦大学 一种基于磁畴壁的可重构自旋波导线网络
US9691460B2 (en) * 2015-10-07 2017-06-27 Korea University Research And Business Foundation Memory device based on domain wall memory and reading and writing method thereof, and apparatus for digital signal processing using the same
JP6523934B2 (ja) * 2015-12-04 2019-06-05 日本放送協会 磁気記録媒体および磁気記録媒体装置
JP7003991B2 (ja) * 2017-04-14 2022-01-21 Tdk株式会社 磁壁利用型アナログメモリ素子、磁壁利用型アナログメモリ、不揮発性ロジック回路及び磁気ニューロ素子
JP2019021662A (ja) * 2017-07-11 2019-02-07 東芝メモリ株式会社 磁気素子および磁気記憶装置
US11161281B2 (en) * 2017-12-22 2021-11-02 International Business Machines Corporation Structure and method for monitoring directed self-assembly pattern formation
JP7300666B2 (ja) * 2019-01-24 2023-06-30 国立大学法人信州大学 磁気メモリ素子
WO2020230771A1 (ja) * 2019-05-16 2020-11-19 Tdk株式会社 磁壁移動素子及び磁気記録アレイ
JP7481930B2 (ja) 2019-07-31 2024-05-13 日本放送協会 磁壁移動型磁性細線デバイス、および、そのデータ書き込み方法、並びに記録装置
US11610940B2 (en) 2019-08-09 2023-03-21 Samsung Electronics Co., Ltd. Magnetic memory devices having a first magnetic pattern and multiple second magnetic patterns thereon
EP4009370A1 (en) * 2020-12-04 2022-06-08 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. Racetrack memory array with integrated magnetic tunnel junction reader/pinning site

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6834005B1 (en) 2003-06-10 2004-12-21 International Business Machines Corporation Shiftable magnetic shift register and method of using the same
US6898132B2 (en) 2003-06-10 2005-05-24 International Business Machines Corporation System and method for writing to a magnetic shift register
US6920062B2 (en) * 2003-10-14 2005-07-19 International Business Machines Corporation System and method for reading data stored on a magnetic shift register
US7236386B2 (en) * 2004-12-04 2007-06-26 International Business Machines Corporation System and method for transferring data to and from a magnetic shift register with a shiftable data column
US7242604B2 (en) * 2005-01-13 2007-07-10 International Business Machines Corporation Switchable element
US7416905B2 (en) * 2005-10-17 2008-08-26 International Busniess Machines Corporation Method of fabricating a magnetic shift register
KR100718153B1 (ko) * 2006-02-17 2007-05-14 삼성전자주식회사 마그네틱 도메인 이동을 이용한 자기메모리
KR100754397B1 (ko) * 2006-02-22 2007-08-31 삼성전자주식회사 마그네틱 도메인 이동을 이용한 자기메모리
JP2007273495A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 磁気メモリ装置及びその駆動方法
JP2007324269A (ja) 2006-05-31 2007-12-13 Fujitsu Ltd 磁気記憶装置とその製造方法
KR100785026B1 (ko) * 2006-10-27 2007-12-12 삼성전자주식회사 자구벽 이동을 이용한 데이터 저장 장치 및 그의 동작 방법
KR100837411B1 (ko) * 2006-12-06 2008-06-12 삼성전자주식회사 자구벽 이동을 이용한 데이터 저장 장치 및 그의 동작 방법
US7957175B2 (en) * 2006-12-22 2011-06-07 Samsung Electronics Co., Ltd. Information storage devices using movement of magnetic domain walls and methods of manufacturing the same
US7492622B2 (en) * 2007-01-12 2009-02-17 International Business Machines Corporation Sequence of current pulses for depinning magnetic domain walls
US7514271B2 (en) * 2007-03-30 2009-04-07 International Business Machines Corporation Method of forming high density planar magnetic domain wall memory
US7986493B2 (en) * 2007-11-28 2011-07-26 Seagate Technology Llc Discrete track magnetic media with domain wall pinning sites
US7825445B2 (en) * 2007-11-29 2010-11-02 Seagate Technology Llc Magnetoresistive memory elements with separate read and write current paths
KR101435516B1 (ko) * 2008-02-14 2014-08-29 삼성전자주식회사 자구벽 이동을 이용한 정보저장장치 및 그 동작방법
JP2009295607A (ja) * 2008-06-02 2009-12-17 Fujitsu Ltd 磁壁移動型メモリ素子
US8102691B2 (en) * 2008-06-24 2012-01-24 Seagate Technology Llc Magnetic tracks with domain wall storage anchors
US7626844B1 (en) * 2008-08-22 2009-12-01 International Business Machines Corporation Magnetic racetrack with current-controlled motion of domain walls within an undulating energy landscape
US7876595B2 (en) * 2008-09-19 2011-01-25 Seagate Technology Llc Magnetic shift register as counter and data storage device
TWI416529B (zh) * 2008-09-26 2013-11-21 Ind Tech Res Inst 磁性移位暫存記憶體以及操作方法
JP4640486B2 (ja) * 2008-10-16 2011-03-02 ソニー株式会社 情報記憶素子、及び、情報記憶素子における情報書込み・読出し方法
TWI373131B (en) * 2008-12-01 2012-09-21 Ind Tech Res Inst Magnetic memory, driving method thereof, and manufacturing method thereof
JP5155907B2 (ja) 2009-03-04 2013-03-06 株式会社東芝 磁性膜を用いた信号処理デバイスおよび信号処理方法
TWI424433B (zh) * 2009-06-23 2014-01-21 Ind Tech Res Inst 磁性移位暫存記憶體與讀取方法
US8331125B2 (en) * 2009-08-26 2012-12-11 International Business Machines Corporation Array architecture and operation for high density magnetic racetrack memory system
TWI366929B (en) * 2009-10-20 2012-06-21 Ind Tech Res Inst Magnetic memory structure and operation method
US8164940B2 (en) * 2009-12-15 2012-04-24 Hitachi Global Storage Technologies Netherlands, B.V. Read/write structures for a three dimensional memory
TW201308343A (zh) * 2011-08-02 2013-02-16 Ind Tech Res Inst 磁性移位暫存器的讀取器
US9196379B2 (en) * 2011-12-28 2015-11-24 Industrial Technology Research Institute Magnetic shift register with pinning structure
JP5658704B2 (ja) * 2012-03-13 2015-01-28 株式会社東芝 シフトレジスタ型メモリおよびその駆動方法
JP5615310B2 (ja) * 2012-03-16 2014-10-29 株式会社東芝 磁気メモリ
US20140003118A1 (en) * 2012-07-02 2014-01-02 International Business Machines Corporation Magnetic tunnel junction self-alignment in magnetic domain wall shift register memory devices
US8772889B2 (en) * 2012-11-20 2014-07-08 International Business Machines Corporation Magnetic domain wall shift register memory device readout

Also Published As

Publication number Publication date
US20150302910A1 (en) 2015-10-22
US8995163B2 (en) 2015-03-31
US9214213B2 (en) 2015-12-15
JP2013197174A (ja) 2013-09-30
US20130242647A1 (en) 2013-09-19

Similar Documents

Publication Publication Date Title
JP5615310B2 (ja) 磁気メモリ
US9515254B2 (en) Storage element, memory and electronic apparatus
JP6093146B2 (ja) 磁性細線を有する磁気メモリおよびその書き込み方法
JP5283922B2 (ja) 磁気メモリ
JP5003109B2 (ja) 強磁性トンネル接合素子、その製造方法、及びそれを用いた磁気ヘッド、磁気メモリ
JP5104090B2 (ja) 記憶素子及びメモリ
US8830742B2 (en) Magnetic memory
US8436438B2 (en) Memory element and memory device
CN104241286B (zh) 存储元件、存储装置、制造存储元件的方法及磁头
US8238150B2 (en) Information storage element and method of writing/reading information into/from information storage element
JP6104774B2 (ja) 磁壁移動型メモリおよびその書き込み方法
JP2006179891A (ja) 電圧制御磁化反転記録方式のmram素子及びそれを利用した情報の記録及び判読方法
JP2012059906A (ja) 記憶素子、メモリ装置
JP2011129933A (ja) 垂直磁気トンネル接合構造体並びにそれを含む磁性素子、及びその製造方法
JP2012038884A (ja) 磁気メモリ素子、磁気メモリ素子の製造方法
JP2012064623A (ja) 記憶素子、メモリ装置
JP2010062342A (ja) 磁性細線及び記憶装置
JP6523666B2 (ja) 磁気記憶素子および磁気メモリ
JP5742142B2 (ja) 記憶素子、メモリ装置
CN107735874A (zh) 存储器件
JP2007317734A (ja) 記憶素子及びメモリ
JP5724256B2 (ja) 記憶素子、メモリ装置
JP5803079B2 (ja) 記憶素子、メモリ装置
JP6193190B2 (ja) 磁気記憶素子および磁気メモリ
JP2012059809A (ja) 記憶素子、メモリ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140815

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140909

R151 Written notification of patent or utility model registration

Ref document number: 5615310

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees