JP6523666B2 - 磁気記憶素子および磁気メモリ - Google Patents

磁気記憶素子および磁気メモリ Download PDF

Info

Publication number
JP6523666B2
JP6523666B2 JP2014243931A JP2014243931A JP6523666B2 JP 6523666 B2 JP6523666 B2 JP 6523666B2 JP 2014243931 A JP2014243931 A JP 2014243931A JP 2014243931 A JP2014243931 A JP 2014243931A JP 6523666 B2 JP6523666 B2 JP 6523666B2
Authority
JP
Japan
Prior art keywords
magnetic
electrode
insulating
region
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014243931A
Other languages
English (en)
Other versions
JP2016111042A (ja
Inventor
拓哉 島田
拓哉 島田
博史 森瀬
博史 森瀬
中村　志保
志保 中村
剛 近藤
剛 近藤
大寺　泰章
泰章 大寺
ミカエル アルノー カンサ
ミカエル アルノー カンサ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2014243931A priority Critical patent/JP6523666B2/ja
Priority to US14/921,472 priority patent/US9659996B2/en
Publication of JP2016111042A publication Critical patent/JP2016111042A/ja
Priority to US15/491,078 priority patent/US9997565B2/en
Application granted granted Critical
Publication of JP6523666B2 publication Critical patent/JP6523666B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1697—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
    • G11C19/0841—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation using electric current
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Description

本発明の実施形態は、磁気記憶素子および磁気メモリに関する。
近年、メモリを大容量化させる方法として、電流による磁壁の移動を利用した、磁壁移動型の磁気記憶素子が提案されている。この磁気記憶素子には、複数の磁区を有する磁性部が設けられ、この磁性部に電流を流すことで、磁壁の移動が行われる。
磁気記憶素子においては、消費電力の低減が望まれる。
特開２０１３−１９７１７４号公報
本発明の実施形態は、消費電力を低減可能な磁気記憶素子および磁気メモリを提供する。
実施形態に係る磁気記憶素子は、第１磁性部と、第２磁性部と、第１絶縁部と、第１電極と、第２電極と、第３電極と、を含む。前記第１磁性部は、第１部分と、前記第１部分から離れた第２部分と、を含む。第１磁性部は、第１磁性部が延在する方向に並ぶ複数の磁区を含んでいる。第２磁性部は、第１領域と、第２領域と、を含む。第１領域は、導電材料を含んでいる。第２領域は、絶縁材料を含んでいる。第１領域と第２領域の少なくとも一方は磁性を有している。第１絶縁部は、第１磁性部と第２磁性部との間に設けられている。第１電極は、前記第１部分に接続されている。第２電極は、前記第２部分に接続されている。前記第３電極と前記第２電極との間に、前記第１磁性部の一部、前記第２磁性部の一部、及び前記第１絶縁部の一部が設けられている。
第１実施形態に係る磁気記憶素子を表す断面模式図。 第１実施形態に係る磁気記憶素子におけるメモリ動作を説明するための模式図。 第１実施形態に係る磁気記憶素子を表す断面模式図。 第２磁性部における第１領域と第２領域を表す模式図。 第１実施形態に係る磁気記憶素子の製造工程を表す工程断面図。 第１実施形態に係る磁気記憶素子の製造工程を表す工程断面図。 第２実施形態に係る磁気記憶素子を表す断面模式図。 第３実施形態に係る磁気記憶素子を表す断面模式図。 第３実施形態に係る磁気記憶素子の製造工程を表す工程図。 第３実施形態に係る磁気記憶素子の製造工程を表す工程図。 第３実施形態に係る磁気記憶素子の製造工程を表す工程図。 第３実施形態に係る磁気記憶素子の製造工程を表す工程図。 第３実施形態の変形例に係る磁気記憶素子を表す断面模式図。 第３実施形態の変形例に係る磁気記憶素子の製造工程を表す工程図。 第４実施形態に係る磁気記憶素子を表す断面模式図。 第４実施形態に係る磁気記憶素子の製造工程を表す工程図。 第４実施形態に係る磁気記憶素子の製造工程を表す工程図。 第４実施形態の第１変形例に係る磁気記憶素子を表す断面模式図。 第４実施形態の第１変形例に係る磁気記憶素子の製造工程を表す工程図。 第４実施形態の第２変形例に係る磁気記憶素子を表す断面模式図。 第４実施形態の第２変形例に係る磁気記憶素子の製造工程を表す工程図。 第５実施形態に係る磁気メモリを表す模式図。
以下に、本発明の各実施形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
また、本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
一部の図面では、磁性材料を含む構成要素に矢印を付して表し、その磁化方向を例示している。
（第１実施形態）
第１実施形態に係る磁気記憶素子１０を、図１を用いて説明する。
図１は、第１実施形態に係る磁気記憶素子１０を表す断面模式図である。
（磁気記憶素子の構成について）
磁気記憶素子１０は、第１磁性部１００と、絶縁部２００と、第１領域３０１と第２領域３０２を含む第２磁性部３００と、第１電極４０１と、第２電極４０２と、第３電極４０３と、電流源５０１と、電流源５０２と、を備える。
第１磁性部１００は、基板６００上に設けられ、Ｘ方向に延在している。第１磁性部１００は、Ｘ方向に並ぶ複数の磁区を含む。
第１磁性部１００は、第１電極４０１が接続された第１部分１１０と、第２電極４０２が接続された第２部分１２０と、を含む。第１部分１１０は、Ｘ方向において、第２部分１２０と離間している。すなわち、第２電極４０２は、第１磁性部１００の第１電極４０１が接続された部分と異なる部分に接続されている。
絶縁部２００は、第１磁性部１００上の少なくとも一部に設けられている。絶縁部２００は、第１磁性部１００に沿って、Ｘ方向に延在している。絶縁部２００は、例えば、第１磁性部１００に接して設けられる。
第２磁性部３００は、絶縁部２００上の少なくとも一部に設けられている。絶縁部２００は、第１磁性部１００と第２磁性部３００との間に設けられている。第２磁性部３００は、絶縁部２００に沿って、Ｘ方向に延在している。第２磁性部３００は、例えば、絶縁部２００に接して設けられる。
第１磁性部１００の磁化方向は、第２磁性部３００の磁化方向よりも容易に変化する。第２磁性部３００の磁化方向は、第１磁性部１００の磁化方向よりも変化し難く、いわゆる磁化固定層として機能する。
第２磁性部３００は、第１領域３０１と第２領域３０２を含む。
第１領域３０１は、金属などの導電材料を含む。第２領域３０２は、絶縁材料を含む。
このため、第２領域３０２の電気抵抗は、第１領域３０１の電気抵抗よりも高い。
第１領域３０１と第２領域３０２の詳細については後述する。
第３電極４０３は、第２磁性部３００に接続されている。第３電極４０３は、第２磁性部３００上の一部に設けられている。すなわち、第２磁性部３００の一部は、絶縁部２００の一部と第３電極４０３との間に設けられている。
第１電極４０１と第２電極４０２は、第１電流源５０１に接続される。第１電流源５０１は、第１電極４０１と、第２電極４０２と、の間に電流を流すことで、第１磁性部１００に含まれる磁壁（磁区）を移動させる。
第２電極４０２と第３電極４０３は、第２電流源５０２に接続される。第２電流源５０２は、第２電極４０２と第３電極４０３の間に電流を流すことで、第１磁性部１００に対して磁化情報の読み出しや書き込みを行う。
磁気記憶素子１０は、例えば、基板６００上に設けられている。
Ｘ方向は、例えば、基板の主面に対して平行な方向である。
ここで、基板の主面に対して平行であり、かつＸ方向と直交する方向をＹ方向とし、Ｘ方向及びＹ方向に対して直交する方向をＺ方向とする。
（磁壁のシフト動作について）
第１実施形態に係る磁気記憶素子１０における磁壁のシフト動作の例について図２を用いて説明する。
図２は、第１実施形態に係る磁気記憶素子１０におけるメモリ動作を説明するための模式図である。
連続的に延びる第１磁性部１００には、複数の磁区が含まれる。例えば、第１磁性部１００がＺ方向に磁化容易軸を有する場合、第１磁性部１００には、図２に表すように、上方向（Ｚ方向）に磁化した磁区７０１と、下方向（−Ｚ方向）に磁化した磁区７０２と、が存在する。
それぞれの磁区の磁化方向を、”０”または”１”と対応付けることで、第１磁性部１００を記憶部として機能させることができる。
磁壁７０３は、上方向に磁化した磁区７０１と、下方向に磁化した磁区７０２と、の境界に存在する。
第１電流源５０１により、第１電極４０１と第２電極４０２の間に電流を流すと、第１磁性部１００に含まれる複数の磁区が移動する。これを利用して、記録再生したい磁区を、絶縁部２００を介して第３電極４０３に対向する位置に移動させる。
磁区の移動方向は、第１磁性部１００の材料や層構成によって、電流に対して同方向および逆方向のいずれにも調整することができる。
（書き込み動作について）
次に、第１実施形態に係る磁気記憶素子１０における書き込み動作の例について、図２を参照しながら説明する。
まず、第１磁性部１００に対して、第２磁性部３００の磁化方向と同方向の磁気ビットの書き込みを行う場合について説明する。
この場合、第２電極４０２から、第３電極４０３へ電流を流す。電子は電流と逆向きに流れる。従って、電子は、第３電極４０３から第２電極４０２へ、第２磁性部３００、絶縁部２００、および第１磁性部１００を通って流れる。
電子は、第２磁性部３００を通過する際に、スピン偏極される。このスピン偏極された電子は、絶縁部２００を通って第１磁性部１００の書き込みを行うべき領域に流れる。
書き込みを行うべき領域と同じ方向のスピンを有するスピン偏極された電子は、書き込み行うべき領域を通過する。
しかし、書き込みを行うべき領域の磁化方向と異なる方向のスピンを有するスピン偏極された電子は、書き込みを行うべき領域の磁化にスピントルクを与える。
書き込みを行うべき領域の磁化に対して与えられたスピントルクは、書き込みを行うべき領域の磁化方向が、第２磁性部３００の磁化方向と同じ方向を向くように働く。
すなわち、第２磁性部３００の磁化方向と、書き込みを行うべき領域の磁化方向と、が同じ場合は、スピン偏極された電子は、書き込みを行うべき領域にスピントルクを与えずに通過する。一方で、第２磁性部３００の磁化方向と、書き込みを行うべき領域の磁化方向と、が異なる場合は、スピン偏極された電子は、書き込みを行うべき領域にスピントルクを与えて通過する。
このようにして、書き込みを行うべき領域の磁化は第２磁性部３００の磁化と同じ方向を向くように制御される。
次に、第１磁性部１００の磁気ビットに、第２磁性部３００の磁化方向と異なる方向の書き込みを行う場合について説明する。この場合、第１磁性部１００の磁気ビットに第２磁性部３００の磁化方向と同方向の書き込みを行う場合と逆方向の電流を流す。
このとき、電子は、第２電極４０２から第３電極４０３へ、第１磁性部１００、絶縁部２００、および第２磁性部３００を通って流れる。
電子が第２磁性部３００を通過する際に、第２磁性部３００の磁化と同じ方向のスピンを有する電子は第２磁性部３００を通過する。
しかし、第２磁性部３００の磁化と異なる方向のスピンを有する電子は、第２磁性部３００と絶縁部２００の界面で反射され、第１磁性部１００の書き込みを行うべき領域に流入する。
そして、第２磁性部３００の磁化と異なる方向のスピンを有する電子は、第１磁性部１００の書き込みを行うべき領域の磁化にスピントルクを与える。
書き込み行うべき領域の磁化に対して与えられたスピントルクは、書き込みを行うべき領域の磁化方向が、第２磁性部３００の磁化方向と異なる方向を向くように働く。
このようにして、書き込み行うべき領域の磁化は、第２磁性部３００の磁化と異なる方向を向くように制御される。
（メモリ動作：読み出し）
次に、第１実施形態に係る磁気記憶素子１０における読み出し動作の例について、図２を参照しながら説明する。
読み出しを行う場合は、第２電極４０２と、第３電極４０３と、の間に定電流を流す。第２電極４０２と、第３電極４０３と、の間に定電圧を加えてもよい。
このとき、第２電極４０２と、第３電極４０３と、の間の電気抵抗は、第１磁性部１００の読み出しを行うべき領域の磁化方向と、第２磁性部３００の磁化方向と、がなす角度によって変化する。
具体的には、読み出しを行うべき領域の磁化方向と、第２磁性部３００の磁化方向と、が同じときは、上記抵抗値は、相対的に低い値となる。
読み出しを行うべき領域の磁化方向と、第２磁性部３００の磁化方向と、が異なるときは、上記抵抗値は、相対的に高い値となる。
この現象は、磁気抵抗効果と呼ばれる。この現象を用いて抵抗値を検出することで、読み出しを行うべき領域の磁化方向を検出し、情報の読み出しを行う。
（各構成要素の材料）
第１磁性部１００には、種々の磁性材料を用いることができる。例えば、不規則合金、規則合金、またはフェリ磁性体を用いることが可能である。
不規則合金としては、Ｆｅ、Ｃｏ、Ｎｉの何れか１種類以上の元素を含む金属、またはこれらの元素を含む合金が挙げられる。合金の例としては、ＮｉＦｅ合金、ＮｉＦｅＣｏ合金、ＣｏＦｅ合金、ＣｏＦｅＢ合金、ＣｏＣｒ合金、ＣｏＰｔ合金、ＣｏＣｒＴａ合金、ＣｏＣｒＰｔ合金、ＣｏＣｒＰｔＴａ合金、およびＣｏＣｒＮｂ合金等が挙げられる。さらに、上記材料群を用いる場合に、後述する添加元素を加えることもできる。不規則合金は、不規則構造やアモルファス構造を有しているため、その作製が容易である。合金に含まれる各元素の割合を調整することで、磁気異方性エネルギーや飽和磁化を調整することも可能である。
規則合金としては、Ｆｅ、Ｃｏ、Ｎｉの何れか１種類以上の元素と、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｕ、およびＲｈの何れか一種類以上の元素を含む合金が挙げられる。例えば、合金の結晶構造がＬ１０型の規則合金として、Ｃｏ５０Ｐｄ５０、Ｃｏ５０Ｐｔ５０、Ｆｅ５０Ｐｔ５０、Ｆｅ５０Ｐｄ５０、Ｆｅ３０Ｎｉ２０Ｐｄ５０、Ｃｏ３０Ｆｅ１０Ｎｉ１０Ｐｔ５０、およびＣｏ３０Ｎｉ２０Ｐｔ５０等が挙げられる。これらの規則合金は上記組成比に限定されない。（Ｃｏ／Ｎｉ）または（Ｃｏ／Ｐｔ）などの積層膜を用いてもよい。これらの規則合金に、Ｃｕ、Ｃｒ、またはＡｇ等の不純物元素を添加することで、磁気異方性エネルギーや飽和磁化を調整することができる。このため、容易に、大きな磁気異方性エネルギーを有する第１磁性部１００を得ることができる。
フェリ磁性体としては、希土類金属と遷移金属との合金が挙げられる。例えば、Ｔｂ、Ｄｙ、Ｇｄの何れか一種類以上からなる元素と、Ｆｅ、Ｃｏ、Ｎｉなどの遷移金属のうちの１種類以上からなる元素で構成されるアモルファス合金が挙げられる。具体例としては、ＴｂＦｅ、ＴｂＣｏ、ＴｂＦｅＣｏ、ＧｄＦｅ、ＧｄＣｏ、ＧｄＴｂＦｅ、ＧｄＴｂＣｏ、ＧｄＦｅＣｏ、ＤｙＦｅ、ＤｙＣｏ、ＤｙＦｅＣｏ、およびＤｙＴｂＦｅＣｏ等が挙げられる。これらの合金は、組成を調整することで、磁気異方性エネルギーおよび飽和磁化を調整することができる。なお、アモルファスの中には細結晶が混ざっていてもよい。第１磁性部１００の材料として、小さな飽和磁化を実現できるフェリ磁性体を用いることが好ましい。飽和磁化を小さくすると、磁壁移動に必要な電流を小さくできるためである。
第１磁性部１００には、上述した不規則合金、規則合金、およびフェリ磁性体の材料を組み合わせて用いることができる。
上述した各材料を成膜する際の下地層として、Ｐｔ、Ｒｕ、Ｐｄ、Ｔａ、ＴａＮ、ＴｉＮ、またはＷを含む層を用いることで、当該下地層の上に形成される第１磁性部１００の垂直磁気異方性を調整することができる。
第１磁性部１００に用いられるこれらの磁性材料には、Ａｇ、Ｃｕ、Ａｕ、Ａｌ、Ｍｇ、Ｓｉ、Ｂｉ、Ｔａ、Ｂ、Ｃ、Ｏ、Ｎ、Ｐｄ、Ｐｔ、Ｚｒ、Ｉｒ、Ｗ、Ｍｏ、Ｎｂ、Ｈなどの非磁性元素を添加して磁気特性を調整することができる。これらの非磁性元素を添加して結晶性、機械的特性または化学的特性などの各種特性を調節することができる。
絶縁部２００に用いられる絶縁材料としては、ＡｌＯｘ、ＡｌＮ、ＡｌＯＮ、ＭｇＯ、ＭｇＮ、ＭｇＦ２、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ｃｒ２Ｏ３、Ｂｉ２Ｏ３、ＣａＦ２、ＳｒＴｉＯ３、ＡｌＬａＯ３などの絶縁材料を用いることができる。
絶縁部２００の材料として、ＺｎＯ、ＩｎＭｎ、ＧａＮ、ＧａＡｓ、ＴｉＯ２、Ｚｎ、Ｔｅ、またはこれらに遷移金属がドープされたもの、などの非磁性半導体を用いることができる。
絶縁部２００の材料として、ＢａＴｉＯ３、ＳｒＴｉＯ３、ＰｂＴｉＯ３、またはＨｆＯ２などの誘電材料を用いることができる。
上述した化合物は、化学量論的にみて完全に正確な組成である必要はなく、酸素、窒素、またはフッ素などの欠損、またはこれらの元素の過不足が存在していてもよい。
絶縁部２００の厚みは、第２磁性部３００と第１磁性部１００の静磁結合が十分小さく、かつ、絶縁部２００のスピン拡散長より短いことが好ましい。従って、絶縁部２００の厚みは、０．２ｎｍ以上２０ｎｍ以下の範囲内とすることが好ましい。
なお、第１磁性部１００と絶縁部２００の間には、図３に表すように、非磁性部７１０と第３磁性部７２０が設けられていてもよい。第３磁性部７２０の磁化方向は可変である。
この場合、非磁性部７１０を介して第１磁性部１００の磁区が第３磁性部７２０とカップリングし、第３磁性部７２０と第２磁性部３００の間で磁化方向の読出しおよび書き込みが行われる。このような構成を採用することで、読み出し動作を行う際の出力を向上させ、書き込み動作を行う際に、書き込みエラーが生じる可能性を低減することが可能となる。
この場合の非磁性部７１０の材料としては、Ｃｕ、Ｃｒ、Ｚｎ、Ｇａ、Ｎｂ、Ｍｏ、Ｒｕ、Ｔａ、Ｗ、Ｂｉ、Ｖ、Ｒｈ、Ｒｅ、Ｉｒのうちのいずれかの元素、または、これらの元素のいずれか一種以上を含む合金を用いることができる。第３磁性部７２０の材料は、第１磁性部１００と同様の種々の磁性材料を用いることができる。
第１領域３０１の材料と、第２領域３０２の材料は、第２領域３０２が、第１領域３０１の電気抵抗よりも高い電気抵抗を有するように、選択される。
第２磁性部３００の第１領域３０１および第２領域３０２の少なくとも一方は、第１磁性部１００と同様の種々の磁性材料を用いることができる。このとき、第１領域３０１および第２領域３０２の一方の材料が、第１磁性部１００の材料と同じであってもよい。
第２領域３０２の材料は、第１領域３０１の材料と同じであってもよい。第２領域３０２の材料が、第１領域３０１の材料と同じ場合であっても、イオン注入などの方法により一方に添加元素を加えることで、一方の導電性に異方性を生じさせることができる。
または、第２領域３０２の材料は、第２領域３０２の導電性が異方性を有するように選択される。例えば、第２領域３０２の材料は、第２領域３０２のＺ方向における導電性が、第２領域３０２のＸ方向における導電性の１０倍以上となるように、選択される。
同様に、第１領域３０１も、Ｘ方向とＺ方向において、導電性に異方性を有していてもよい。
第２領域３０２の電気抵抗を、第１領域３０１の電気抵抗よりも高くするために、第１領域３０１の材料は導電性を有し、第２領域３０２の材料は絶縁性を有することが好ましい。
このとき、より好ましくは、第１領域３０１の材料は、導電性を有する磁性材料であり、第２領域３０２の材料は、絶縁性を有する非磁性材料である。この場合、第１領域３０１には、第１磁性部１００と同様の材料を用いることができ、第２領域３０２には、絶縁部２００と同様の材料を用いることができる。
しかし、第１領域３０１の材料が、導電性を有する非磁性材料であり、第２領域３０２の材料が絶縁性を有する磁性材料であってもよい。この場合、第１領域３０１には、非磁性部７１０に関する説明で挙げた非磁性材料を用いることができる。第２領域３０２には、コバルトフェライトなどの酸化物磁性体を用いることができる。
第１領域３０１に導電性の磁性材料を用い、第２領域３０２に非磁性の絶縁材料を用いる場合の一例として、第１領域３０１の磁性材料としてＣｏＣｒＰｔを、第２領域３０２の絶縁材料としてＳｉＯ２を選択することができる。この場合、ＣｏＣｒＰｔとＳｉＯ２を同時スパッタ等で形成すると、第２領域３０２に含まれるＳｉＯ２のマトリックス中に、第１領域３０１に含まれるＣｏＣｒＰｔがグラニュラー状に形成される。すなわち、第１領域３０１と第２領域３０２が、２つの相に分離して形成される。
他の例として、エアギャップを第２領域３０２として用い、エアギャップ中にＦｅＰｔ合金などの磁性材料の第１領域３０１がアイランド状に形成されてもよい。
（第２磁性部の詳細について）
次に、第２磁性部３００の詳細について、図４を用いて説明する。
図４は、第２磁性部３００における第１領域３０１と第２領域３０２を表す模式図である。
図４は、第２磁性部３００を上面から見た場合の、第２磁性部３００における第１領域３０１と第２領域３０２を表している。
第１領域３０１の材料としてＣｏＣｒＰｔを、第２領域３０２の材料としてＳｉＯ２を選択した場合、図４（ａ）に表すように、第２領域３０２中に、複数の第１領域３０１が設けられる。このとき、複数の第１領域３０１は、第２領域３０２によって、互いに離間して設けられている。
第２磁性部３００において、図４（ｂ）に表すように、第１領域３０１は、ドット状に設けられ、第２領域３０２は、その周囲を埋める構成を有していてもよい。
この図４（ｂ）に表す第１領域３０１と第２領域３０２の構成は、例えば、後述するジブロックコポリマーなどの自己組織化（ｄｉｒｅｃｔｅｄ ｓｅｌｆ−ａｓｓｅｍｂｌｙ：ＤＳＡ）を用いて作製することができる。ＥＢ描画などの方法を用いて、このような構成を作製することも可能である。
第１領域３０１および第２領域３０２のいずれか一方が磁性材料の場合、ドット状に形成されるほうの領域は、第２磁性部３００中にほぼ均一な間隔で設けられることが好ましい。このような構成を有することで、磁気記憶素子１０の読み出しおよび書き込みを、より安定させることが可能となる。
図４（ｂ）に表す構成は、図４（ａ）に表す構成に比べて、ドット状に設けられた第１領域３０１の間隔がより均一であるため、より好ましい。
第１領域３０１と第２領域３０２は、図４（ｃ）に表すように、第１領域３０１と第２領域３０２とがストライプ状に並んだ構造であってもよい。図４（ｃ）に表す構造も、ＤＳＡを用いた方法、またはＥＢ描画などの方法を用いて形成することができる。
第１領域３０１および第２領域３０２のいずれか一方が磁性材料の場合は、ストライプのピッチを制御することで、磁気記憶素子における読み出しおよび書き込みの出力を制御することができる。
第１領域３０１と第２領域３０２とがストライプ状に並んだ構造は、図４（ｃ）に表すように、第２磁性部３００の延在する方向に並ぶのが好ましい。すなわち、第２磁性部３００は、複数の第１領域３０１と、複数の第２領域３０２と、を含み、第２磁性部３００が延在する方向において、第１領域３０１と第２領域３０２とが交互に設けられていることが好ましい。
このような構成を採用することで、第１磁性部１００の磁壁をシフトさせる際に、第２磁性部３００の延在方向に流れる電流をさらに低減することができる。
この結果、磁気記憶素子の動作時における消費電力を低減することが可能となる。
（製造方法の一例）
第１実施形態に係る磁気記憶素子１０の製造方法の一例について、図５および図６を用いて説明する。
図５および図６は、第１実施形態に係る磁気記憶素子１０の製造工程を表す工程断面図である。
まず、図５（ａ）に表すように、トランジスタや配線などメモリ動作に必要な構造が設けられた基板６００上に、第１電極４０１と第２電極４０２を形成する。
第１電極４０１および第２電極４０２は、基板６００上において、Ｘ方向およびＹ方向に複数配列されていてもよい。
次に、図５（ｂ）に表すように、第１電極４０１と第２電極４０２が形成された基板６００上に、第１磁性部１００ａ、絶縁部２００ａ、および第２磁性部３００ａを形成する。
各層の形成には、成膜速度が速く、膜質の制御が比較的容易であり、真空一貫で連続して形成可能な蒸着法やスパッタ法などの、ＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いることが好ましい。ただし、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、または、めっき（湿式成膜）法を用いることも可能である。
各部の材料は、前述した種々の材料から適宜選択される。
第１磁性部１００ａの成膜に先立って、磁気特性を調整するための下地層を形成してもよい。下地層の材料として、Ｐｔ、Ｐｄ、またはＲｕなどを用いることができる。
第２磁性部３００ａの成膜後に、形成された積層体を保護するためのキャップ層を形成してもよい。キャップ層の材料として、ＰｔやＴａなどを用いることができる。
次に、第２磁性部３００ａ上にフォトレジストを形成し、フォトリソグラフィ法を用いてマスクを形成する。
このマスクを用いて、第１磁性部１００ａ、絶縁部２００ａ、および第２磁性部３００ａを、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法またはイオンミリング法などにより、基板６００の表面が露出するまでエッチングまたはミリングを行う。この工程により、図６（ａ）に表す第１磁性部１００、絶縁部２００、および第２磁性部３００が得られる。
このとき、例えば、基板６００上に設けられた第１電極４０１と第２電極４０２が、第１磁性部１００の両端に位置するように、各部の除去される領域を調整する。
次に、第２磁性部３００上に電極材料を成膜することで、金属層を形成する。
そして、この金属層上にフォトレジストを形成し、マスクを形成する。
その後、当該マスクを用いて、図６（ｂ）に表すように、ＲＩＥ法またはイオンミリング法などにより、第２磁性部３００の表面が露出するまで、金属層を加工する。すなわち、金属層は、第３電極４０３と絶縁部２００の一部との間に、第２磁性部３００の一部が位置するように、加工される。
図６（ｂ）に表す例では、金属層は、第３電極４０３のＸＹ平面における面積が、第２磁性部３００のＸＹ平面における面積よりも小さくなるように、加工されている。
第２磁性部３００上にキャップ層が設けられている場合は、キャップ層が露出するまで金属層をエッチングする。
金属層を加工する際は、例えば、基板６００上に設けられた第２電極４０２の近傍に第３電極４０３が位置するように、金属層の除去される領域を調整する。
以上の工程により、図１に表す、磁気記憶素子１０が得られる。
（製造方法の他の一例）
第１実施形態に係る磁気記憶素子１０の製造方法の他の一例について、図５および図６を参照しながら説明する。
まず、前述した、図５（ａ）に表す工程を実施し、基板６００上に、第１電極４０１と第２電極４０２を形成する。
次に、第１電極４０１と第２電極４０２を設けた基板６００上に、第１磁性部１００ａ、絶縁部２００ａを形成する。
その後、絶縁部２００ａ上に、ジブロックコポリマーなどの自己組織化材料を塗布し、図５（ｂ）に表すように、自己組織化部３０２を形成する。このとき、自己組織化部３０２は、図４（ｂ）に示すような、マトリックスと、そのマトリックス中に設けられた球状のパターンと、を有する。
自己組織化部３０２は、例えば、ポリスチレン（ＰＳ）と、ポリエチレンオキサイド（ＰＥＯ）―ＳＯＧ（シリコンオングラス）と、の混合材料を塗布することで形成される。この層を２００℃で１２時間アニールすると、２０ｎｍ径のＰＳスフィアが、ＰＥＯ−ＳＯＧマトリックス中において、互いに分断されたパターンが形成される。
次に、自己組織化部３０２中の球状の相を除去し、複数の開口を有する自己組織化部を形成する。
上述の例では、ＰＥＯ−ＳＯＧマトリックス中のＰＳを、ＩＣＰエッチング装置において、酸素プラズマを用いて除去する。酸素ガスを用いる際の条件として、例えば、チャンバー圧０．０１５Ｐａ、アンテナ電力１００Ｗ、バイアス電力１００Ｗを用いることができる。この工程により、ＰＥＯ−ＳＯＧマトリックス中においてホール状に形成されていたＰＳが除去され、複数の開口が設けられたＰＥＯ−ＳＯＧ層が形成される。
次に、磁性材料を、自己組織化部に形成されたホールの内部に埋め込むことで、ＳＯＧを含む第２領域３０２のマトリックス中に、磁性材料を含む第１領域３０１が分散した第２磁性部３００ａが得られる。このとき、さらに、第２磁性部３００ａを保護するためのキャップ層を成膜してもよい。
自己組織化部のホールに埋め込まれる磁性材料としては、第１磁性部１００に用いられる材料と同様の材料を用いることができる。
その後は、上述した、図６（ａ）および（ｂ）に表す工程を実施し、第１磁性部１００、絶縁部２００、第２磁性部３００、および第３電極４０３を形成することで、図１に表す磁気記憶素子１０が得られる。
（実施形態の作用および効果）
ここで、実施形態に係る磁気記憶素子による作用および効果と、実施形態に係る磁気記憶素子の製造方法による作用および効果について説明する。
まず、実施形態に対する比較例として、パターニングされた絶縁部上に磁化固定部および金属層を形成し、磁化固定部および金属層を加工する場合を考える。
この場合、加工中において、磁化固定部の膜厚が薄くなったときや、絶縁部の表面が露出したときなどに、加工に用いられるイオンなどによって、磁性部に大きなダメージが生じる可能性ある。
さらに、パターニングされた絶縁部および磁化固定部上に金属層を形成し、金属層のみを加工して磁性部へのダメージを低減した場合であっても、磁化固定部が、絶縁材料を含む第２領域を有していないと、シフト電流を流した際に磁化固定部を流れる電流が大きくなってしまう。
上述した実施形態に係る製造方法では、第２磁性部３００上に形成された金属層を加工する際に、絶縁部２００の少なくとも一部は、第２磁性部３００に覆われている。このため、金属層を加工して第３電極４０３を形成する際に、第１磁性部１００に生じるダメージを低減することが可能となる。
加えて、実施形態に係る製造方法では、第２磁性部３００として、導電材料を含む第１領域と、絶縁材料を含む第２領域と、を含む第２磁性部３００を形成する。このため、第１磁性部１００へのダメージを低減するために、第３電極４０３よりも面積の大きい第２磁性部３００を絶縁部２００上に形成した場合であっても、作製された磁気記憶素子において、シフト電流を流した際の第２磁性部３００を流れる電流を低減できる。この結果、磁気記憶素子における消費電力を低減することが可能となる。
同様に、実施形態に係る磁気記憶素子は、第２磁性部３００が、導電材料を含む第１領域と、絶縁材料を含む第２領域と、を含む。このため、第２磁性部３００が絶縁部２００上に設けられ、第２磁性部３００上の一部に第３電極４０３が設けられている場合であっても、第１磁性部１００の磁壁をシフトさせる際に第２磁性部３００を流れる電流を低減できる。この結果、磁気記憶素子における消費電力を低減することが可能となる。
実施形態に係る磁気記憶素子において、第２電極４０２と第３電極４０３との間の距離は、第１電極４０１と第３電極４０３との間の距離よりも短いことが好ましい。
これは、第１電極４０１と第３電極４０３の距離が離れているほど、第１磁性部１００に連続して多くの磁区を書き込むことができるためである。
このため、例えば、第３電極４０３は、第１磁性部１００、絶縁部２００、および第２磁性部３００を介して、第２電極４０２と対向する位置に設けられていることが好ましい。このとき、第２電極４０２と第３電極４０３との間に、第１磁性部１００の一部、絶縁部２００の一部、および第２磁性部３００の一部が設けられている。
（第２実施形態）
第２実施形態に係る磁気記憶素子２０を、図７を用いて説明する。
図７は、第２実施形態に係る磁気記憶素子２０を表す断面模式図である。
第２実施形態に係る磁気記憶素子２０は、第１実施形態に係る磁気記憶素子１０と比較して、Ｚ方向における各構成要素の順序が異なっている。
磁気記憶素子１０では、基板６００上に第１電極４０１と第２電極４０２が設けられ、これらの電極上に、第１磁性部１００、絶縁部２００、および第２磁性部３００がこの順で設けられていた。
これに対して、磁気記憶素子２０では、図７に表すように、まず、基板６００上に第３電極４０３が設けられている。
Ｚ方向において、第３電極４０３上には、第２磁性部３００が設けられている。
第３電極４０３のＸＹ平面における面積は、第２磁性部３００のＸＹ平面における面積よりも小さい。
第２磁性部３００は、Ｘ方向に延在している。第３電極４０３は、例えば、第２磁性部３００のＸ方向における端部に接続されている。
第２磁性部３００は、磁気記憶素子１０と同様、第１領域３０１と第２領域３０２を有する。
第２磁性部３００上には、絶縁部２００が設けられている。絶縁部２００の一部と、第３電極４０３と、の間に、第２磁性部３００の一部が設けられている。
絶縁部２００上には、第１磁性部１００が設けられている。
第１磁性部１００は、Ｘ方向に延在しており、Ｘ方向において、複数の磁区を有する。
第１磁性部１００の第１部分１１０上には、第１電極４０１が設けられている。
第１磁性部１００の第２部分１２０上には、第２電極４０２が設けられている。
第２電極４０２は、第３電極４０３に近接する位置に設けられている。
第１電極４０１と第２電極４０２は、第１電流源５０１に接続される。第２電極４０２と第３電極４０３は、第２電流源５０２に接続される。
磁気記憶素子２０における、磁区のシフト動作、磁区の磁化方向の読み出し動作、および磁区の書き込み動作については、第１実施形態の磁気記憶素子１０と同様である。
本実施形態に係る磁気記憶素子２０においても、第１実施形態と同様に、絶縁部２００上の少なくとも一部に設けられた第２磁性部３００が第２領域３０２を有するため、シフト電流を流した際の第２磁性部３００を流れる電流を低減することが可能である。
（第３実施形態）
第３実施形態に係る磁気記憶素子３０を、図８を用いて説明する。
図８は、第３実施形態に係る磁気記憶素子３０を表す断面模式図である。
第１磁性部１００は、第１部分１１０、第２部分１２０、および第１延在部分１８０を含む。
第１延在部分１８０は、第１部分１１０と接続された第１接続領域１８１と、第２部分１２０と接続された第２接続領域１８２と、を含む。第２接続領域１８２は、Ｚ方向において、第１接続領域１８１と離間している。
すなわち、第１部分１１０は、第１延在部分１８０のＺ方向の一端と接続され、第２部分１２０は、第１延在部分１８０のＺ方向の他端と接続されている。
第１延在部分１８０は、複数の磁区を含む。第１延在部分１８０に含まれる複数の磁区は、Ｚ方向に並んでいる。
第１部分１１０は、複数の磁区を含みうる。第１部分１１０が複数の磁区を含む場合、これらの複数の磁区は、Ｘ方向に並んでいる。第１部分１１０は、単一の磁区のみを含むものであってもよい。
第２部分１２０も同様に、複数の磁区を含みうる。第２部分１２０が複数の磁区を含む場合、これらの複数の磁区は、Ｘ方向に並んでいる。第２部分１２０は、単一の磁区のみを含むものであってもよい。
第１部分１１０の少なくとも一部は、Ｚ方向において、第１延在部分１８０と重なっていない。同様に、第２部分１２０の少なくとも一部は、Ｚ方向において、第１延在部分１８０と重なっていない。
絶縁部２００は、第１絶縁部分２１０、第２絶縁部分２２０、および第２延在部分２８０を含む。
第１絶縁部分２１０は、第１部分１１０の一部上に設けられている。すなわち、第１絶縁部分２１０は、第１部分１１０の一部と、Ｚ方向において重なっている。
第２絶縁部分２２０の一部は、第２部分１２０上に設けられている。すなわち、第２絶縁部分２２０の一部は、第２部分１２０と、Ｚ方向において重なっている。
第２延在部分２８０の一部は、第１延在部分１８０上に設けられている。すなわち、第２延在部分２８０の一部は、第１延在部分１８０と、Ｘ方向において重なっている。第２延在部分２８０は、Ｚ方向に延在している。
第２延在部分２８０は、第１絶縁部分２１０と接続された第５接続領域２８５と、第２絶縁部分２２０と接続された第６接続領域２８６と、を含む。第５接続領域２８５は、Ｚ方向において、第６接続領域２８６と離間している。
すなわち、第１絶縁部分２１０は、第２延在部分２８０のＺ方向の一端と接続され、第２絶縁部分２２０は、第２延在部分２８０のＺ方向の他端と接続されている。
第２磁性部３００は、第３部分３３０、第４部分３４０、および第３延在部分３８０を含む。
第３部分３３０は、第１絶縁部分２１０の一部上に設けられている。すなわち、第３部分３３０は、第１部分１１０の一部、第１絶縁部分２１０の一部、および第１電極４０１と、Ｚ方向において重なっている。
第４部分３４０の一部は、第２絶縁部分２２０上に設けられている。すなわち、第４部分３４０の一部は、第２部分１２０、第２絶縁部分２２０、および第２電極４０２と、Ｚ方向において重なっている。
第３延在部分３８０の一部は、第２延在部分２８０上に設けられている。すなわち、第３延在部分３８０の一部は、第１延在部分１８０および第２延在部分２８０と、Ｘ方向において重なっている。第３延在部分３８０は、Ｚ方向に延在している。
第３延在部分３８０は、第３部分３３０と接続された第３接続領域３８３と、第４部分３４０と接続された第４接続領域３８４と、を含む。第３接続領域３８３は、Ｚ方向において、第４接続領域３８４と離間している。
すなわち、第３部分３３０は、第３延在部分３８０のＺ方向の一端と接続され、第４部分３４０は、第３延在部分３８０のＺ方向の他端と接続されている。
磁気記憶素子３０は、例えば、基板６００上に設けられている。
基板６００は、第１基板領域６１０、第２基板領域６２０、および第３基板領域６３０を含む。
第２基板領域６２０は、第１基板領域６１０と、Ｘ方向において離間している。
第３基板領域６３０は、第１基板領域６１０と第２基板領域６２０との間に設けられている。
第１部分１１０は、基板６００の表面Ｓ上に設けられている。第１部分１１０は、Ｚ方向において、第１基板領域６１０の少なくとも一部と重なっている。
基板６００の表面Ｓ上には、さらに、絶縁部８００が設けられている。第１部分１１０と絶縁部８００は、基板６００の表面Ｓ上において、互いに異なる位置に設けられている。絶縁部８００は、Ｚ方向において、第２基板領域６２０の少なくとも一部と重なっている。
第２部分１２０は、絶縁部８００上に設けられている。第２部分１２０は、Ｚ方向において、第２基板領域６２０の少なくとも一部と重なっている。従って、第２部分１２０の少なくとも一部は、絶縁部２００と、絶縁部８００と、の間に設けられている。
第１延在部分１８０は、絶縁部８００の側面上に設けられている。第１延在部分１８０は、Ｘ方向において、絶縁部８００と重なっている。第１延在部分１８０は、Ｚ方向において、第３基板領域６３０の少なくとも一部と重なっている。
第１電極４０１は、第１基板領域６１０上に設けられている。
第２電極４０２は、絶縁部８００上に設けられている。すなわち、第２電極４０２は、絶縁部８００と、第２部分１２０と、の間に設けられている。
第３電極４０３は、第２磁性部３００の第４部分３４０上に設けられている。
第１延在部分１８０の磁化容易軸の方向は、Ｘ方向に沿う方向である。または、第１延在部分１８０の磁化容易軸の方向は、Ｚ方向に沿う方向である。
なお、ここで、Ｘ方向に沿う方向とは、Ｘ方向との為す角度が４５度未満である方向である。同様に、Ｚ方向に沿う方向とは、Ｚ方向との為す角度が４５度未満である方向である。
第１部分１１０の磁化容易軸の方向は、Ｘ方向に沿う方向またはＺ方向に沿う方向である。
同様に、第２部分１２０の磁化容易軸の方向は、Ｘ方向に沿う方向またはＺ方向に沿う方向である。
一例として、第１部分１１０の磁化容易軸および第２部分１２０の磁化容易軸の方向は、Ｘ方向に沿う方向であり、第１延在部分１８０の磁化容易軸の方向は、Ｘ方向に沿う方向である。
このような構成を採用することで、第１部分１１０と第１延在部分１８０の接続部分、および第１延在部分１８０と第２部分１２０の接続部分、における磁壁のエネルギーを小さくすることができる。この結果、これらの接続部における磁壁の移動を、より小さいエネルギーで行うことが可能となる。
第２磁性部３００の磁化容易軸の方向は、第２電極４０２と第３電極４０３との間に設けられた第２部分１２０の磁化容易軸の方向に沿う方向であることが好ましい。
より好ましくは、第２磁性部３００の磁化容易軸の方向は、第２部分１２０の磁化容易軸の方向に対して、平行である。
このような構成を採用することで、第１磁性部１００の磁区の読み出し動作、および第１磁性部１００への磁区の書き込み動作をより安定して行うことが可能となる。
磁気記憶素子３０における、磁壁の移動、第１磁性部１００の磁区の読み出し、および第１磁性部１００への磁区の書き込みのそれぞれの動作については、第１実施形態に係る磁気記憶素子１０における動作と同様である。
次に、第３実施形態に係る磁気記憶素子３０の製造方法について、図９〜図１２を用いて説明する。
図９〜図１２は、第３実施形態に係る磁気記憶素子３０の製造工程を表す工程図である。
まず、図９（ａ）に表すように、トランジスタや配線などメモリ動作に必要な構造が設けられた基板６００上に、第１電極４０１を形成する。第１電極４０１は、例えば、基板６００上において、Ｘ方向およびＹ方向に複数形成される。
次に、複数の第１電極４０１上に絶縁部８００ａを形成する。絶縁部８００ａの成膜方法として、成膜速度の速い、蒸着法やスパッタ法などの、ＰＶＤ法を用いることが好ましい。ただし、ＣＶＤ法またはＡＬＤ法を用いることも可能である。絶縁部８００ａの材料として、ＳｉＯ２、ＳｉＮ、またはＡｌ２Ｏ３などを用いることが可能である。
絶縁部８００ａを、互いにエッチングレートの異方性が異なる２つ以上の層を交互に積層することで形成してもよい。こうすることで、後に形成される開口ＯＰ１と開口ＯＰ２のそれぞれの側壁に、Ｚ方向において周期的にくびれ部を形成することが可能となる。
次に、例えば、Ｘ方向にライン＆スペースのパターニングが施されたレジストマスクを用いて、ＲＩＥ法により、絶縁部８００ａの表面を加工してＹ方向に延びる開口を形成する。そして、絶縁部８００ａの表面に金属層を形成し、開口内部以外に堆積された余分な金属材料を、例えば、ＣＭＰ（Ｃｈｅｍｉｃａｌ−Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により除去する。この工程により、絶縁部８００の表面に埋め込まれた第２電極４０２ａが形成される。
このときの様子を図９（ｂ）に表す。
なお、絶縁部８００ａに開口を形成せずに、絶縁部８００ａの表面に金属層を形成し、この金属層をパターニングすることで、第２電極４０２ａを形成してもよい。
次に、絶縁部８００ａのうち、第２電極４０２ａが設けられていない領域に、図９（ｃ）に表すように、Ｙ方向に延びる開口ＯＰ１を形成する。開口ＯＰ１は、例えば、Ｘ方向にライン＆スペースのパターニングが施されたレジストマスクを用いて、ＲＩＥ法により絶縁部８００ａを加工することで形成される。
この工程により、第１電極４０１が露出する。さらに、この工程により、Ｘ方向において互いに分離した複数の絶縁部８００ｂが形成される。
このとき、一例として、平面視において、第２電極４０２ａは、Ｘ方向において互いに隣り合う第１電極４０１の間に位置する。
なお、平面視とは、基板の表面に対して垂直な方向（Ｚ方向）から見た場合を意味している。
次に、第１電極４０１上、絶縁部８００ｂ上、および第２電極４０２ａ上に、第１磁性部１００ａを形成する。
第１磁性部１００ａは、例えば、ＣＶＤ法またはＡＬＤ法を用いて行われる。ＣＶＤ法およびＡＬＤ法では、各層の材料に含まれる元素を一つ以上含むプリカーサ（Ｐｒｅｃｕｒｓｏｒ）を用いる。合金層の成膜を行う場合は、複数のプリカーサを用いる。
第１磁性部１００ａの成膜に先立って、下地層を形成してもよい。例えば、第１磁性部１００ａの成膜を基板全面において均一に行うができる。例えば、第１磁性部１００ａと絶縁部８００ｂとの密着性や、第１磁性部１００ａの磁気特性を調整することができる
第１磁性部１００ａと絶縁部８００ｂとの密着性を改善するための下地層の材料としては、ＷやＴａＮなどの、磁性材料よりも表面エネルギーの高い材料が好ましい。第１磁性部１００ａの磁気特性を調整するための下地層の材料としては、Ｐｔ、Ｐｄ、またはＲｕなどを用いることができる。
次に、第１磁性部１００ａ上に絶縁部２００ａを形成し、絶縁部２００ａ上に第２磁性部３００ａを形成する。このとき、絶縁部２００ａは、平面視において絶縁部２００ａが第２電極４０２ａと重なるように、第１磁性部１００ａ上に形成される。第２磁性部３００ａも、平面視において第２磁性部３００ａが第２電極４０２ａと重なるように、絶縁部２００ａ上に形成される。
第２磁性部３００ａは、第１領域３０１と第２領域３０２を含む。
このときの様子を、図１０（ａ）に表す。
第２磁性部３００ａの成膜後に、さらにキャップ層を成膜してもよい。キャップ層の材料としてはＰｔやＴａなどを用いることができる。
ここで、図５に表すような、第１領域３０１と第２領域３０２の一方がマトリックスであり、他方がマトリックス中に分散された構造を、より容易に形成するために、第２磁性部３００ａは、スパッタ法または蒸着法を用いて形成されることが好ましい。
なお、第１磁性部１００ａの厚さ、絶縁部２００ａの厚さ、および第２磁性部３００ａの厚さは、開口ＯＰ１の幅（Ｘ方向の寸法）および深さ（Ｚ方向の寸法）に比べて十分薄い。このため、第１磁性部１００ａ、絶縁部２００ａ、および第２磁性部３００ａの形成後において、開口ＯＰ１は残存している。
次に、図１０（ｂ）に表すように、絶縁部８０１ａを形成することで、第１開口ＯＰ１を埋め込む。絶縁部８０１ａの形成には、絶縁部８００ａの形成と同様の方法を用いることができる。絶縁部８０１ａの材料には、絶縁部８００ａと同様の材料を用いることができる。
第１開口ＯＰ１を埋め込んだ後に、表面に余分な絶縁材料が存在する場合は、ＣＭＰ法などの方法で余分な絶縁材料を除去し、表面を平坦にしてもよい。
このとき、第１磁性部１００ａ、絶縁部２００ａ、および第２磁性部３００ａは、絶縁部８００ｂと絶縁部８０１ａからなる第１絶縁構造体中８０２に埋め込まれた構造を有する。
次に、図１１（ａ）に表すように、絶縁部８００ｂと絶縁部８０１ａからなる第１絶縁構造体８０２に対して、Ｘ方向に延びる第２開口ＯＰ２を形成する。開口ＯＰ２は、例えば、Ｙ方向にライン＆スペースのパターニングが施されたレジストマスクを用いて、ＲＩＥ法により第１絶縁構造体８０２を加工することで形成される。このとき、第１絶縁構造体８０２は、基板６００が露出するまで、加工される。レジストマスクは、第１絶縁構造体８０２を加工して開口ＯＰ２を形成した際に第１電極４０１が露出しないように、第１絶縁構造体８０２上に形成される。具体的には、レジストマスクは、平面視において、第１電極４０１と重ならない位置に形成される。
この工程により、第１磁性部１００ａは、Ｙ方向において複数に分離され、第１磁性部１００ｂが形成される。同様に、第２電極４０２ａ、絶縁部２００ａ、および第２磁性部３００ａも、Ｙ方向において複数に分離され、第２電極４０２、絶縁部２００ｂ、および第２磁性部３００ｂが形成される。
さらに、この工程により、Ｙ方向において互いに分離した、複数の絶縁部８００と複数の絶縁部８０１が形成される。
次に、図１１（ｂ）に表すように、絶縁部８０３を形成することで、第２開口ＯＰ２を埋め込む。絶縁部８０３の形成には、絶縁部８００ａの形成と同様の方法を用いることができる。絶縁部８０３の材料には、絶縁部８００ａと同様の材料を用いることができる。
第２開口ＯＰ２を埋め込んだ後に、表面に余分な絶縁材料が存在する場合は、ＣＭＰ法などの方法で余分な絶縁材料を除去し、表面を平坦にしてもよい。このとき、第２磁性部３００ｂのうち、第２電極４０２の上に設けられた部分を露出させるように、表面の絶縁材料を除去する。
次に、図１２（ａ）に表すように、第１磁性部１００ｂのうち絶縁部８００の上に形成された部分の一部を除去する。この工程により、第１磁性部１００ｂが、Ｘ方向において複数に分離され、第１磁性部１００が形成される。すなわち、第１磁性部１００ｂのうち絶縁部８００の上面に形成された部分が、第１磁性部１００ｂのうち絶縁部８００の一方の側面上に形成された部分と、分離される。同様に、絶縁部２００ｂおよび第２磁性部３００ｂも、Ｘ方向において複数に分離され、絶縁部２００および第２磁性部３００が形成される。
このとき、第１磁性部１００ｂは、ある第１磁性部１００に接続される第２電極４０２が、Ｘ方向において隣り合う他の第１磁性部１００と接触しないように、Ｘ方向において分離される。
次に、絶縁部８００、８０１、および８０３からなる第２絶縁構造体８０４の上に、金属層を形成する。そして、この金属層を加工し、図１２（ｂ）に表すように、第２磁性部３００上に、第３電極４０３を形成する。第３電極４０３は、第２絶縁構造体８０４の表面に露出した第２磁性部３００上に形成される。
図１２（ｂ）に表す例では、第３電極４０３は、第１磁性部１００、絶縁部２００、および第２磁性部３００を介して第２電極４０２と対向する位置に形成されている。
以上の工程により、図８に表す、磁気記憶素子３０が得られる。
なお、図１２（ａ）に表す工程は、図１２（ｂ）に表す工程の後に行ってもよい。
この場合、まず、第２絶縁構造体８０４上および第２磁性部３００ｂ上に金属層を形成する。
そして、この金属層を加工して第３電極４０３を形成する。
その後に、第１磁性部１００ｂ、絶縁部２００ｂ、および第２磁性部３００ｂを、Ｘ方向において複数に分離し、第１磁性部１００、絶縁部２００、および第２磁性部３００を形成する。
図１２（ａ）に表す工程を、図１２（ｂ）に表す工程と同時に行ってもよい。この場合、まず、第２絶縁構造体８０４の上面および第２磁性部３００ｂの上面に金属層を形成する。
そして、この金属層を加工して第３電極４０３を形成すると同時に、第１磁性部１００ｂ、絶縁部２００ｂ、および第２磁性部３００ｂも加工する。
これにより、Ｘ方向において互いに分離された、第１磁性部１００、絶縁部２００、および第２磁性部３００が形成される。
本実施形態に係る磁気記憶素子によれば、第１磁性部１００が、Ｚ方向に延在する第１延在部分１８０を有することで、ＸＹ平面上における単位面積当たりの記憶容量を向上させることが可能となる。
（第３実施形態の変形例）
第３実施形態の変形例に係る磁気記憶素子３１を、図１３を用いて説明する。
図１３は、第３実施形態の変形例に係る磁気記憶素子３１を表す断面模式図である。
磁気記憶素子３１において、例えば、第２磁性部３００以外の構成は、磁気記憶素子３０の構成と同じである。
第２磁性部３００について、第３部分３３０のＺ方向の厚さは、第４部分３４０のＺ方向の厚さよりも薄い。すなわち、第２磁性部３００では、Ｚ方向において第１部分１１０の少なくとも一部と重なる第３部分３３０のＺ方向の厚さが、Ｚ方向において第２部分１２０の少なくとも一部と重なる第４部分３４０のＺ方向の厚さよりも、薄い。
第３延在部分３８０のＸ方向の厚さは、Ｚ方向において、漸増している。すなわち、第３部分３３０と第３延在部分３８０との接続部分における厚さは、第４部分３４０と第３延在部分３８０との接続部分における厚さよりも薄い。
なお、第２磁性部３００の第３部分３３０における膜厚はゼロであってもよい。第２磁性部３００は、第２部分１２０とはＺ方向において重なるが、第１部分１１０とはＺ方向において重なっていなくてもよい。
この場合において、第３延在部分３８０は、第２延在部分２８０上の一部にのみ設けられていてもよい。すなわち、第３延在部分３８０における膜厚は、第４部分３４０と第３延在部分３８０の接続部分から−Ｚ方向に向かって徐々に減少し、絶縁部２００の第２延在部分２８０上のある点でゼロになっていてもよい。
次に、第３実施形態の変形例に係る磁気記憶素子３１の製造方法について、図１４を用いて説明する。
図１４は、第３実施形態の変形例に係る磁気記憶素子３１の製造工程を表す工程図である。
まず、図９（ａ）〜（ｃ）に表す工程と同様の工程を実施し、図１４（ａ）に表すように、開口ＯＰ１が形成された絶縁部８００ｂを形成する。
次に、第１電極４０１上、絶縁部８００ｂ上、および第２電極４０２ａ上に、第１磁性部１００ａを形成する。そして、第１磁性部１００ａ上に、絶縁部２００ａを形成する。
その後、第２磁性部３００ａを、図１４（ｂ）に表すように、Ｚ方向において第１部分１１０の少なくとも一部と重なる部分のＺ方向の厚さが、Ｚ方向において第２部分１２０の少なくとも一部と重なる部分のＺ方向の厚さよりも薄くなるように、形成する。このとき、第２磁性部３００ａのうちＺ方向に延在する部分におけるＸ方向の厚さは、−Ｚ方向に向かって減少している。
第２磁性部３００ａが、第１電極４０１の少なくとも一部とＺ方向において重なる位置に形成されないように、第２磁性部３００ａを形成してもよい。
このような第２磁性部３００ａは、例えば、開口ＯＰ１の深さ方向に対して斜向かいに設けられたターゲットを用いてスパッタを行うことで、形成することが可能である。
その後は、図１０（ｂ）、図１１、および図１２に表す工程と同様の工程を実施することで、磁気記憶素子３１が得られる。
本変形例に係る磁気記憶素子３１において、第３部分３３０のＺ方向の厚さは、第４部分３４０のＺ方向の厚さよりも薄い。第２磁性部３００は、第２部分１２０とはＺ方向において重なるが、第１部分１１０とはＺ方向において重なっていなくてもよい。
このような構成を採用することで、第１電極４０１と第２電極４０２との間を流れる電流に対する、第２磁性部３００の電気抵抗が高くすることが可能となる。
このため、第１磁性部１００の磁壁をシフトさせる際に、第２磁性部３００を流れる電流をより一層低減することが可能となる。
（第４実施形態）
第４実施形態に係る磁気記憶素子４０を、図１５を用いて説明する。
図１５は、第４実施形態に係る磁気記憶素子４０を表す断面模式図である。
図１５に表すように、磁気記憶素子４０において、第１磁性部１００は、磁気記憶素子３０と同様に、第１部分１１０、第２部分１２０、および第１延在部分１８０を有する。絶縁部２００は、第１絶縁部分２１０、第２絶縁部分２２０、および第２延在部分２８０を有する。第２磁性部３００は、第３部分３３０、第４部分３４０、および第３延在部分３８０を有する。
第１磁性部１００の一部、絶縁部２００の一部、および第２磁性部３００の一部は、絶縁部８００に形成された開口ＯＰ３の中に、管状に設けられている。
このため、第１延在部分１８０は、第２延在部分２８０の周りに設けられている。そして、絶縁部８００は、第１延在部分１８０の周りに設けられている。
このとき、平面視において、第１延在部分１８０は、第２延在部分２８０と、絶縁部８００と、の間に設けられている。
第１部分１１０は、基板６００の表面Ｓ上に設けられ、第２部分１２０は、絶縁部８００上に設けられている。
第２部分１２０の一部は、平面視において、第１延在部分１８０と重なり、他の一部が、第１延在部分１８０の周りに設けられている。
第２電極４０２は、第１延在部分１８０のＺ方向における少なくとも一部の周りに設けられている。
第３電極４０３は、平面視において、第１延在部分１８０と第２延在部分２８０の周りに設けられている。
第１磁性部１００は、例えば、第１部分１１０、第２部分１２０、および第１延在部分１８０がＸＹ面内の方向に磁化容易軸を有している。
第２部分１２０および第１延在部分１８０において、例えば、磁区は環状に形成される。この場合、第２部分１２０および第１延在部分１８０において、ある磁区の磁化方向は、第２延在部分２８０から絶縁部８００（開口ＯＰ３の側壁）に向かう方向であり、別のある磁区の磁化方向は、絶縁部８００から第２延在部分２８０に向かう方向となる。
第２部分１２０は、第１延在部分１８０の周りの一部にのみ設けられていてもよい。
ただし、第１磁性部１００において、第２部分１２０と第１延在部分１８０の間で、より安定して磁区の移動を行うためには、第２部分１２０が第１延在部分１８０の周りに、環状に設けられていることが好ましい。
第１磁性部１００の第２部分１２０が環状に設けられている場合、第１磁性部１００を保護するために、第２絶縁部分２２０および第４部分３４０も、同様に、第２部分１２０上に環状に設けられていることが好ましい。
磁気記憶素子４０における、磁壁の移動、第１磁性部１００の磁区の読み出し、および第１磁性部１００への磁区の書き込みのそれぞれの動作については、第１実施形態に係る磁気記憶素子１０における動作と同様である。
次に、第４実施形態に係る磁気記憶素子４０の製造方法について、図１６および図１７を用いて説明する。
図１６および図１７は、第４実施形態に係る磁気記憶素子４０の製造工程を表す工程図である。
なお、各構成要素の材料や形成方法については、第３実施形態に係る磁気記憶素子３０の製造方法と同様の材料や形成方法を採用可能であるため、説明は適宜省略する。
まず、図９（ａ）に表す工程と同様の工程を実施し、基板６００上に、Ｘ方向およびＹ方向において複数の第１電極４０１を形成する。
そして、図１６（ａ）に表すように、第１電極４０１上に絶縁部８００ａを形成する。
次に、絶縁部８００ａの表面に開口を形成する。そして、絶縁部８００ａ上に金属層を形成し、余剰な金属材料を除去することで、図１６（ｂ）に表すように、Ｘ方向およびＹ方向において、複数の、環状の第２電極４０２を形成する。
なお、第２電極４０２は、絶縁部８００ａの表面に金属層を形成し、この金属層をパターニングすることで形成してもよい。
次に、図１６（ｃ）に表すように、絶縁部８００ａに開口ＯＰ３を形成する。開口ＯＰ３は、第１電極４０１が露出するように、形成される。この工程により、複数の開口ＯＰ３を有する、絶縁部８００が形成される。
このとき、平面視において、第１電極４０１は、第２電極４０２に囲われている。
開口ＯＰ３の平面視における形状は、例えば、四角形や円形など、種々の形状を採用することが可能である。前述した第２電極４０２の形状は、開口ＯＰ３の平面視における形状に合わせて決定される。すなわち、開口ＯＰ３の平面視における形状が四角形である場合、第２電極４０２は、四角を有する環状に形成される。
開口ＯＰ３は、例えば、Ｘ方向およびＹ方向に周期的なパターニングが施されたレジストマスクを用いて、ＲＩＥ法により、形成される。
次に、第１電極４０１上、絶縁部８００上、および第２電極４０２上に、第１磁性部１００ａを形成する。
そして、第１磁性部１００ａ上の少なくとも一部に、絶縁部２００ａを形成し、絶縁部２００ａ上の少なくとも一部に、第２磁性部３００ａを形成する。
このときの様子を、図１７（ａ）に表す。
なお、第１磁性部１００ａの膜厚、絶縁部２００ａの膜厚、および第２磁性部３００ａの膜厚は、開口ＯＰ３の幅（Ｘ方向およびＹ方向の寸法）および深さ（Ｚ方向の寸法）に比べて薄い。このため、第１磁性部１００ａ、絶縁部２００ａ、および第２磁性部３００ａの形成後においても、開口ＯＰ３は残存している。
次に、第２磁性部３００ａ上に金属層を形成し、この金属層を加工することで、第３電極４０３を形成する。第３電極４０３は、例えば、第３電極４０３が第２電極４０２と同様の形状を有するように、加工される。
そして、絶縁部８００上に連続的に設けられていた第１磁性部１００ａを、図１７（ｂ）に表すように、Ｘ方向およびＹ方向において複数に分離し、第１磁性部１００を形成する。このとき、絶縁部２００ａおよび第２磁性部３００ａも、Ｘ方向およびＹ方向において複数に分離され、絶縁部２００および第２磁性部３００が形成される。
なお、第３電極４０３の形成に先立って、第１磁性部１００ａ上に絶縁部を形成して開口ＯＰ３を埋め込んでもよい。この場合、表面の余剰な絶縁材料を除去して第２磁性部３００ａを露出させ、その後に第３電極４０３の形成を行う。
本実施形態に係る磁気記憶素子４０によれば、第３実施形態に係る磁気記憶素子３０と同様に、第１磁性部１００が、Ｚ方向に延在する第１延在部分１８０を有することで、基板６００の単位面積当たりの記憶容量を向上させることが可能となる。
本実施形態に係る磁気記憶素子４０において、第１磁性部１００の第１延在部分１８０の磁化容易軸が、Ｚ方向と交差するＸＹ面内方向であることで、第１延在部分１８０における磁区が環状に形成され、第１延在部分１８０において、磁区をより安定して保持することが可能となる。
本実施形態に係る磁気記憶素子４０の製造方法によれば、第３実施形態に係る磁気記憶素子３０の製造方法に比べて、絶縁部を加工する工程数が少ないため、より容易に磁気記憶素子を作製することが可能である。
（第４実施形態の第１変形例）
第４実施形態の第１変形例に係る磁気記憶素子４１を、図１８を用いて説明する。
図１８は、第４実施形態の第１変形例に係る磁気記憶素子４１を表す断面模式図である。
磁気記憶素子４１は、磁気記憶素子４０と比較して、例えば、絶縁部８００に形成された開口ＯＰ３について差異を有する。
図１８に表すように、絶縁部８００には、開口ＯＰ３が形成されている。絶縁部８００は、開口ＯＰ３において、Ｘ方向の寸法とＹ方向の寸法が小さい部分を、Ｚ方向に周期的に有する。すなわち、絶縁部８００は、開口ＯＰ３において、Ｘ方向の寸法が第１の値である第７部分ＷＰと、Ｘ方向の寸法が第１の値よりも小さい第２の値である第８部分ＮＰと、を交互に、それぞれ複数有している。
第１磁性部１００において、第１延在部分１８０は、複数の第５部分１５０と、複数の第６部分１６０と、を含む。第５部分１５０と第６部分１６０は、Ｚ方向において、交互に設けられている。
第５部分１５０は、第７部分ＷＰ上に設けられており、第６部分１６０は、第８部分ＮＰ上に設けられている。
第６部分１６０の、Ｘ方向の端から−Ｘ方向の端までの距離は、第５部分１５０の、Ｘ方向の端から−Ｘ方向の端までの距離よりも小さい。第６部分１６０の、Ｙ方向の端から−Ｙ方向の端までの距離は、第５部分１５０の、Ｙ方向の端から−Ｙ方向の端までの距離よりも小さい。
さらに、第５部分１５０の、第２延在部分２８０から絶縁部８００に向かう方向の厚さは、第６部分１６０の、第２延在部分２８０から絶縁部８００に向かう方向の厚さよりも厚い。
次に、第４実施形態の第１変形例に係る磁気記憶素子４１の製造方法について、図１９を用いて説明する。
図１９は、第４実施形態の第１変形例に係る磁気記憶素子４１の製造工程を表す工程図である。
まず、図１９（ａ）に表すように、第１電極４０１が形成された基板６００上に、陽極酸化が行われる基材８００ｆを形成する。基材８００ｆの材料としては、ＡｌやＳｉなどを用いることができる。
次に、陽極酸化法を用いて、図１９（ｂ）に表すように、基材８００ｆに開口ＯＰ３を形成する。
基材８００ｆを陽極として電解質溶液（硫酸、シュウ酸、またはリン酸など）の中で通電すると、陽極金属が酸化されて金属イオンとなり融解する。この金属イオンは水の酸素と結合して金属酸化物となり陽極金属表面に残り成長していく。
例えば、基材８００ｆの材料としてＡｌを用いた場合、基材８００ｆ上にＡｌ２Ｏ３が成長する。この際、溶解と成長が同時に進むことで陽極のＡｌ表面にはＡｌ２Ｏ３の微細な開口ＯＰ３が形成される。開口ＯＰ３の寸法は、Ａｌ純度や電圧や電界質溶液や処理時間によって決定される。
この陽極酸化を行う際に、印加する電圧を周期的に変化させることで、Ｚ方向において周期的にくびれ部を有する開口ＯＰ３を形成することが可能である。
高い電圧が印加されている間は、陽極酸化が深さ方向に速く進むため、Ｘ方向およびＹ方向の寸法が小さい部分が形成される。このため、高い電圧が印加されていた部分では、相対的に寸法が小さくなり、低い電圧が印加されていた部分では、相対的に寸法が大きくなる。
例えば、９９．９９５％以上の純度のＡｌ基材に対して、硫酸を用いて、３５℃で、２５Ｖと３０Ｖの電圧を交互に印加し、２２５分間の陽極酸化の処理を行った場合、ピッチ６０ｎｍ、深さ１５μｍの開口ＯＰ３が形成される。そして、このとき形成される開口ＯＰ３の径は、２０ｎｍを平均値として、Ｚ方向において周期的に変化している。
ここで、ピッチは、開口ＯＰ３の径と、隣り合う開口ＯＰ３の間の距離と、の和を意味している。
なお、陽極酸化法を用いる場合、基材８００ｆの底部に絶縁部分が形成される。この絶縁部分は陽極酸化法によって除去することが困難である。このため、第１電極４０１を露出させるために、さらに、リン酸などを用いて、当該絶縁部分を除去することが好ましい。
以上の工程により、開口ＯＰ３を有する絶縁部８００が形成される。
その後は、絶縁部８００上に第２電極４０２を形成し、図１７に表す工程と同様の工程を実施することで、磁気記憶素子４１が得られる。
なお、基材８００ｆとして、例えばＳｉを用いる場合、フッ酸を電解質溶液として用いることが可能である。この場合、径が数百ｎｍの開口ＯＰ３を有する、ＳｉＯ２を含む絶縁部８００が得られる。
本実施形態に係る磁気記憶素子４１は、Ｚ方向に延在する第１延在部分１８０において、第５部分１５０と、第６部分１６０と、を含み、第６部分１６０の、Ｘ方向の端から−Ｘ方向の端までの距離は、第５部分１５０の、Ｘ方向の端から−Ｘ方向の端までの距離よりも小さい。
Ｘ方向の端から−Ｘ方向の端までの距離が小さい部分では、その外周が短い。磁壁は、外周が短い部分において、外周が長い部分に比べて、より低いエネルギーで存在することが出来る。このため、磁壁のシフト量にばらつきが在る場合でも、磁壁は、当該距離が小さい部分に安定してとどまる。磁壁が安定してとどまることで、磁区を保持している領域も安定するため、磁壁のシフトエラーが生じる可能性を低減することが可能となる。
（第４実施形態の第２変形例）
第４実施形態の第２変形例に係る磁気記憶素子４２を、図２０を用いて説明する。
図２０は、第４実施形態の第２変形例に係る磁気記憶素子４２を表す断面模式図である。
磁気記憶素子４２において、例えば、第２磁性部３００以外の構成は、磁気記憶素子４０の構成と同じである。
第２磁性部３００は、第３部分３３０のＺ方向の厚さが、第４部分３４０のＺ方向の厚さよりも薄い。すなわち、第２磁性部３００では、Ｚ方向において第１部分１１０の少なくとも一部と重なる第３部分のＺ方向の厚さが、Ｚ方向において第２部分１２０の少なくとも一部と重なる第４部分のＺ方向の厚さよりも、薄い。
第３延在部分３８０のＸ方向の厚さは、Ｚ方向において、漸増している。すなわち、第３部分３３０と第３延在部分３８０との接続部分における厚さは、第４部分３４０と第３延在部分３８０との接続部分における厚さよりも薄い。
なお、第２磁性部３００は、第２部分１２０とはＺ方向において重なるが、第１部分１１０とはＺ方向において重なっていなくてもよい。
次に、第４実施形態の第２変形例に係る磁気記憶素子４２の製造方法について、図２１を用いて説明する。
図２１は、第４実施形態の第２変形例に係る磁気記憶素子４２の製造工程を表す工程図である。
まず、図１６（ａ）〜（ｃ）に表す工程と同様の工程を実施し、図２１（ａ）に表すように、開口ＯＰ３が形成された絶縁部８００を形成する。
次に、第１電極４０１上、絶縁部８００上、および第２電極４０２上に、第１磁性部１００ａを形成する。そして、第１磁性部１００ａ上に、絶縁部２００ａを形成する。
その後、第２磁性部３００ａを、Ｚ方向において第１部分１１０の少なくとも一部と重なる部分のＺ方向の厚さが、Ｚ方向において第２部分１２０の少なくとも一部と重なる部分のＺ方向の厚さよりも薄くなるように、形成する。
第２磁性部３００ａが第１電極４０１とＺ方向において重なる位置に形成されないように、第２磁性部３００ａを形成してもよい。
最後に、図１７（ｂ）に表す工程と同様の工程を実施することで、磁気記憶素子４２が得られる。
本変形例に係る磁気記憶素子４２によれば、第３実施形態の変形例に係る磁気記憶素子３１と同様に、第２磁性部３００の電気抵抗を高めることができる。
このため、第１磁性部１００の磁壁をシフトさせる際に、第２磁性部３００を流れる電流をより一層低減することが可能となる。
本変形例に係る磁気記憶素子４２の製造方法によれば、第２磁性部３００を、スパッタ法を用いて形成するため、第１領域３０１と第２領域３０２の構成をより容易に制御することが可能である。
（第５実施形態）
第５実施形態に係る磁気メモリ５０を、図２２を用いて説明する。
図２２は、第５実施形態に係る磁気メモリ５０を表す模式図である。
第５実施形態に係る磁気メモリ５０は、前述した各実施形態に係る磁気記憶素子を複数備え、例えば、シフトレジスタ型のメモリを構成している。例えば、磁気メモリ５０は、図２２に表すように、第３実施形態に係る磁気記憶素子３０を複数備えたものである。
磁気メモリ５０は、磁気記憶素子１０と、第１トランジスタ９０１と、第２トランジスタ９０２と、第１セレクタ９１１と、第２セレクタ９１２と、電流源回路９２０と、抵抗値検出部９３０と、を備える。
第１セレクタ９１１は、第１ビット線ＢＬ１、第１ワード線ＷＬ１、および第２ワード線ＷＬ２と接続されている。
第２セレクタ９１２は、第２ビット線ＢＬ２および第３ビット線ＢＬ３と接続されている。
第３電極４０３は、第１ビット線ＢＬ１と接続されている。
第１トランジスタ９０１のゲートは、第１ワード線ＷＬ１に接続されている。第１トランジスタ９０１の第１端子は、第１電極４０１に接続され、第２端子は、第２ビット線ＢＬ２に接続されている。
第２トランジスタ９０２のゲートは、第２ワード線ＷＬ２に接続されている。第２トランジスタ９０２の第１端子は、第２電極４０２に接続され、第２端子は、第３ビット線ＢＬ３に接続されている。
第１セレクタ９１１と第２セレクタ９１２には、第１電流源５０１および第２電流源５０２としての機能を有する電流源回路９２０が接続されている。
第１セレクタ９１１と第２セレクタ９１２には、抵抗値検出部９３０が接続されている。抵抗値検出部９３０は、第１電極４０１に接続された第２ビット線ＢＬ２および第２電極４０２に接続された第３ビット線ＢＬ３と、第３電極４０３に接続された第１ビット線ＢＬ１と、の間の抵抗値の変化を検出可能である。
例えば、電流源回路９２０により、第１電極４０１および第２電極４０２と、第３電極４０３と、の間に定電流を流し、第１電極４０１および第２電極４０２と、第３電極４０３と、の間の電圧の変化を抵抗値検出部９３０で検出することで、抵抗値の変化を検出することが可能である。
電流源回路９２０により、第１電極４０１および第２電極４０２と、第３電極４０３と、の間に定電圧を印加し、第１電極４０１および第２電極４０２と、第３電極４０３と、の間に流れる電流の変化を抵抗値検出部９３０で検出することで、抵抗値の変化を検出することが可能である。
実施形態に係る磁気記憶素子を磁気メモリに用いることで、磁気メモリの磁気記録密度を向上させることが可能となる。
（付記１）
第１磁性部であって、前記第１磁性部が延在する方向に並ぶ複数の磁区を含む第１磁性部と、
導電材料を含む第１領域と、絶縁材料を含む第２領域と、を含み、前記第１領域と前記第２領域の少なくとも一方は磁性を有する第２磁性部と、
前記第１磁性部と前記第２磁性部との間に設けられた第１絶縁部と、
前記第１磁性部に接続された第１電極と、
前記第１磁性部の前記第１電極が接続された部分と異なる部分に接続された第２電極と、
第３電極であって、前記第３電極と前記第１磁性部の一部との間に、前記第２磁性部の一部及び前記第１絶縁部の一部が設けられた前記第３電極と、
を備えた磁気記憶素子の動作方法であって、
前記第１電極と、前記第２電極と、の間に電流を流すことで、前記複数の磁区を移動させる磁気記憶素子の動作方法。
（付記２）
前記複数の磁区を移動させた後に、前記第２電極と前記第３電極の間に電流を流すことで、前記複数の磁区のうち少なくとも１つの磁区の磁化方向を制御する付記１に記載の磁気記憶素子の動作方法。
（付記３）
前記複数の磁区を移動させた後に、前記第２電極と前記第３電極の間に電流を流すことで、前記複数の磁区のうち少なくとも１つの磁区の磁化方向を検出する付記１に記載の磁気記憶素子の動作方法。
（付記４）
第１磁性部であって、前記第１磁性部が延在する方向に並ぶ複数の磁区を含む第１磁性部と、
導電材料を含む第１領域と、絶縁材料を含む第２領域と、を含み、前記第１領域と前記第２領域の少なくとも一方は磁性を有する第２磁性部と、
前記第１磁性部と前記第２磁性部との間に設けられた第１絶縁部と、
前記第１磁性部に接続された第１電極と、
前記第１磁性部の前記第１電極が接続された部分と異なる部分に接続された第２電極と、
第３電極であって、前記第３電極と前記第１磁性部の一部との間に、前記第２磁性部の一部及び前記第１絶縁部の一部が設けられた前記第３電極と、
を備えた磁気記憶素子の動作方法であって、
前記第２電極と前記第３電極の間に電流を流すことで、前記複数の磁区のうち少なくとも１つの磁区の磁化方向を制御する磁気記憶素子の動作方法。
（付記５）
前記複数の磁区のうち少なくとも１つの磁区の磁化方向を制御した後に、前記第１電極と前記第２電極の間に電流を流すことで、前記複数の磁区を移動させる付記４に記載の磁気記憶素子の動作方法。
（付記６）
第１磁性部であって、前記第１磁性部が延在する方向に並ぶ複数の磁区を含む第１磁性部と、
導電材料を含む第１領域と、絶縁材料を含む第２領域と、を含み、前記第１領域と前記第２領域の少なくとも一方は磁性を有する第２磁性部と、
前記第１磁性部と前記第２磁性部との間に設けられた第１絶縁部と、
前記第１磁性部に接続された第１電極と、
前記第１磁性部の前記第１電極が接続された部分と異なる部分に接続された第２電極と、
第３電極であって、前記第３電極と前記第１磁性部の一部との間に、前記第２磁性部の一部及び前記第１絶縁部の一部が設けられた前記第３電極と、
を備えた磁気記憶素子の動作方法であって、
前記第２電極と前記第３電極の間に電流を流すことで、前記複数の磁区のうち少なくとも１つの磁区の磁化方向を検出する磁気記憶素子の動作方法。
（付記７）
前記複数の磁区のうち少なくとも１つの磁区の磁化方向を検出した後に、前記第１電極と前記第２電極の間に電流を流すことで、前記複数の磁区を移動させる付記６に記載の磁気記憶素子の動作方法。
（付記８）
基板上に第１磁性部を形成し、
前記第１磁性部上の少なくとも一部に絶縁部を形成し、
前記絶縁部上の少なくとも一部に、導電材料を含む第１領域と、絶縁材料を含む第２領域と、を含む第２磁性部を形成し、
前記第２磁性部上に金属層を形成し、
前記金属層を加工することで、前記第２磁性部上の一部に第１電極を形成する磁気記憶素子の製造方法。
（付記９）
前記基板上に第２電極および第３電極を形成した後に、
前記第２電極上および前記第３電極上に前記第１磁性部を形成する付記８記載の磁気記憶素子の製造方法。
（付記１０）
前記第１領域および前記第２領域の一方を磁性材料を用いて形成し、他の一方を非磁性材料を用いて形成する付記８または９に記載の磁気記憶素子の製造方法。
（付記１１）
前記第１電極を、前記第１磁性部の一部、前記絶縁部の一部、および前記第２磁性部の一部が、前記第１電極と前記第２電極の間に位置するように、前記金属層を加工する付記９記載の磁気記憶素子の製造方法。
（付記１２）
基板上に複数の第１電極を形成する工程と、
前記複数の第１電極上に第１絶縁部を形成する工程と、
前記第１絶縁部上に複数の第２電極を形成する工程と、
前記第１絶縁部の前記第２電極が設けられていない領域に、前記基板の表面に対して平行な第１方向に延びる第１開口を形成することで、前記複数の第１電極を露出させる工程と、
前記複数の第１電極上、前記第１絶縁部上、および前記複数の第２電極上に第１磁性部を形成し、
前記第１磁性部上の少なくとも一部に第２絶縁部を形成する工程と、
前記第２絶縁部上の少なくとも一部に、導電材料を含む第１領域と、絶縁材料を含む第２領域と、を含む第２磁性部を形成する工程と、
前記第２磁性部を形成した後に、第３絶縁部を形成することで前記第１開口を埋め込む工程と、
前記第１絶縁部および前記第３絶縁部に、前記基板の表面に対して平行であり、かつ前記第１方向と交差する第２方向に延びる第２開口を形成することで、前記第１方向において前記第１磁性部および前記第２磁性部を複数に分離する工程と、
第４絶縁部を形成することで前記第２開口を埋め込む工程と、
前記第１方向において複数に分離された前記第１磁性部および前記第２磁性部を、前記第２方向において、複数に分離する工程と、
前記第２方向において複数に分離された前記第２磁性部のそれぞれの上に第３電極を形成する工程と、
を備えた磁気記憶素子の製造方法。
（付記１３）
基板上に複数の第１電極を形成する工程と、
前記複数の第１電極上に第１絶縁部を形成する工程と、
前記第１絶縁部上に複数の第２電極を形成する工程と、
前記第１絶縁部に、前記基板の表面に平行な第１方向、および前記第１方向と交差する第２方向において複数の開口を形成することで、前記複数の第１電極を露出させる工程と、
前記複数の第１電極上、前記絶縁部上、および前記複数の第２電極上に第１磁性部を形成する工程と、
前記第１磁性部上の少なくとも一部に第２絶縁部を形成する工程と、
前記第２絶縁部上の少なくとも一部に、導電材料を含む第１領域と、絶縁材料を含む第２領域と、を含む第２磁性部を形成する工程と、
前記第２磁性部上に第３絶縁部を形成することで前記開口を埋め込む工程と、
前記第１磁性部および前記第２磁性部を、前記第１方向および前記第２方向において、複数に分離する工程と、
前記複数の第２磁性部のそれぞれの上に第３電極を形成する工程と、
を備えた磁気記憶素子の製造方法。
（付記１４）
基板上に複数の第１電極を形成する工程と、
前記複数の第１電極上に基材を形成する工程と、
前記基材に、陽極酸化法を用いて、前記基材を第１絶縁部に変化させるとともに、前記基板の表面に平行な第１方向と、前記基板の表面に平行であり前記第１方向と交差する第２方向と、において複数の開口を形成することで、前記複数の第１電極を露出させる工程と、
前記第１絶縁部上に複数の第２電極を形成する工程と、
前記複数の第１電極上、前記絶縁部上、および前記複数の第２電極上に第１磁性部を形成する工程と、
前記第１磁性部上の少なくとも一部に第２絶縁部を形成する工程と、
前記第２絶縁部上の少なくとも一部に、導電材料を含む第１領域と、絶縁材料を含む第２領域と、を含む第２磁性部を形成する工程と、
前記第２磁性部上に第３絶縁部を形成することで前記開口を埋め込む工程と、
前記第１磁性部および前記第２磁性部を、前記第１方向および前記第２方向において、複数に分離する工程と、
前記複数の第２磁性部のそれぞれの上に第３電極を形成する工程と、
を備えた磁気記憶素子の製造方法。
（付記１５）
前記複数の第１電極を露出させる工程において、前記陽極酸化を行う際に、前記基材に対して第１の電圧と、第１の電圧よりも高い第２の電圧を交互に印加する付記１４記載の磁気記憶素子の製造方法。
（付記１６）
前記複数の第１電極を露出させる工程において、前記開口が、前記第１方向の寸法が第１の値である部分と、前記第１方向の寸法が第１の値よりも小さな第２の値である部分と、を、前記第１方向および前記第２方向に直交する第３方向において、交互にそれぞれ複数有するように、前記開口を形成する付記１３〜１５のいずれか１つに記載の磁気記憶素子の製造方法。
（付記１７）
前記第２電極を形成する工程において、前記第２電極を、前記開口の周りに形成する付記１３〜１６のいずれか１つに記載の磁気記憶素子の製造方法。
（付記１８）
前記第２磁性部を形成する工程において、前記第１領域および前記第２領域の一方を磁性材料を用いて形成し、他の一方を非磁性材料を用いて形成する付記１２〜１７のいずれか１つに記載の磁気記憶素子の製造方法。
（付記１９）
前記第３電極を形成する工程において、前記第１磁性部の一部、前記絶縁部の一部、および前記第２磁性部の一部が、前記第２電極と前記第３電極の間に位置するように、前記第３電極を形成する付記１２〜１８のいずれか１つに記載の磁気記憶素子の製造方法。
（付記２０）
前記第２磁性部を形成する工程において、前記第１電極の上に位置する部分の膜厚が、前記第２電極の上に位置する部分の膜厚よりも薄くなるように、前記第２磁性部を形成する付記１２〜１９のいずれか１つに記載の磁気記憶素子の製造方法。
（付記２１）
前記第２磁性部を形成する工程において、前記第２磁性部を、前記第１方向および前記第２方向に対して直交する第３方向において前記第２電極と重なる位置に形成し、前記第３方向において前記第１電極の少なくとも一部と重なる位置には形成しない付記１２〜２０のいずれか１つに記載の磁気記憶素子の製造方法。
（付記２２）
前記第２磁性部を形成する工程において、前記第２磁性部が面内方向に磁化容易軸を有するように形成する付記１２〜２１のいずれか１つに記載の磁気記憶素子の製造方法。
実施形態によれば、消費電力を低減可能な磁気記憶素子および磁気メモリが提供できる。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、磁気記憶素子に含まれる磁性部、絶縁部、電極、電流源などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した磁気記憶素子および磁気メモリを基にして、当業者が適宜設計変更して実施し得る全ての磁気記憶素子および磁気メモリも、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０、２０、３０、３１、４０、４１、４２…磁気記憶素子 ５０…磁気メモリ １００…第１磁性部 １１０…第１部分 １２０…第２部分 １５０…第５部分 １６０…第６部分 １８０…第１延在部分 １８１…第１接続領域 １８２…第２接続領域 ２００…絶縁部 ２１０…第１絶縁部分 ２２０…第２絶縁部分 ２８０…第２延在部分 ２８５…第５接続領域 ２８６…第６接続領域 ３００…第２磁性部 ３０１…第１領域 ３０２…第２領域 ３３０…第３部分 ３４０…第４部分 ３８０…第３延在部分 ３８３…第３接続領域 ３８４…第４接続領域 ４０１…第１電極 ４０２…第２電極 ４０３…第３電極 ５０１、５０２…電流源 ６００…基板 ７０１、７０２…磁区 ７１０…非磁性層 ７２０…磁化自由層 ７０３…磁壁 ８００、８０１、８０３…絶縁部 ８０２、８０４…絶縁構造体 ９０１、９０２…トランジスタ ９１１、９１２…セレクタ ９２０…電流源回路 ９３０…抵抗値検出部 ＯＰ１、ＯＰ２、ＯＰ３…開口 Ｓ…表面 ＷＰ…第７部分 ＮＰ…第８部分 ＢＬ１、ＢＬ２、ＢＬ３…ビット線 ＷＬ１、ＷＬ２…ワード線

Claims (19)

  1. 第１部分と、前記第１部分から離れた第２部分と、を含む第１磁性部であって、前記第１磁性部が延在する方向に並ぶ複数の磁区を含む前記第１磁性部と、
    導電材料を含む第１領域と、絶縁材料を含む第２領域と、を含み、前記第１領域と前記第２領域の少なくとも一方は磁性を有する第２磁性部と、
    前記第１磁性部と前記第２磁性部との間に設けられた第１絶縁部と、
    前記第１部分に接続された第１電極と、
    前記第２部分に接続された第２電極と、
    第３電極であって、前記第３電極と前記第２電極との間に、前記第１磁性部の一部、前記第２磁性部の一部、及び前記第１絶縁部の一部が設けられた前記第３電極と、
    を備えた磁気記憶素子。
  2. 第１部分と、前記第１部分から離れた第２部分と、を含む第１磁性部であって、前記第１磁性部が延在する方向に並ぶ複数の磁区を含む前記第１磁性部と、
    導電材料を含む第１領域と、絶縁材料を含む第２領域と、を含み、前記第１領域と前記第２領域の少なくとも一方は磁性を有する第２磁性部と、
    前記第１磁性部と前記第２磁性部との間に設けられた第１絶縁部と、
    前記第１部分に接続された第１電極と、
    前記第２部分に接続された第２電極と、
    第３電極であって、前記第３電極と前記第１磁性部の一部との間に、前記第２磁性部の一部及び前記第１絶縁部の一部が設けられた前記第３電極と、
    前記第２電極及び前記第３電極と接続され、前記第２電極から前記第３電極へ電流を流す動作と、前記第３電極から前記第２電極へ電流を流す動作と、を実行可能な電流源と、
    を備えた磁気記憶素子。
  3. 第１部分と、前記第１部分から離れた第２部分と、を含む第１磁性部であって、前記第１磁性部が延在する方向に並ぶ複数の磁区を含む前記第１磁性部と、
    導電材料を含む第１領域と、絶縁材料を含む第２領域と、を含み、前記第１領域と前記第２領域の少なくとも一方は磁性を有する第２磁性部と、
    前記第１磁性部と前記第２磁性部との間に設けられた第１絶縁部と、
    前記第１部分に接続された第１電極と、
    前記第２部分に接続された第２電極と、
    第３電極であって、前記第３電極と前記第１磁性部の一部との間に、前記第２磁性部の一部及び前記第１絶縁部の一部が設けられた前記第３電極と、
    前記第１電極と前記第３電極との間又は前記第２電極と前記第３電極との間の抵抗値の変化を検出可能な抵抗値検出部と、
    を備えた磁気記憶素子。
  4. 基板と、
    前記基板上に設けられた第２絶縁部と、
    をさらに備え、
    前記第１部分は、前記基板上に設けられ、
    前記第２部分は、前記第２絶縁部上に設けられ、
    前記第１磁性部は、前記基板の表面と交差する第１方向に延びた第１延在部分を含み、
    前記第１延在部分は、前記第１方向に並ぶ前記複数の磁区を含み、
    前記第１延在部分の前記第１方向における一端は、前記第１部分に接続され、
    前記第１延在部分の前記第１方向における他端は、前記第２部分に接続された請求項１〜３のいずれか１つに記載の磁気記憶素子。
  5. 基板と、
    前記基板上に設けられた第２絶縁部と、
    第１磁性部であって、
    前記基板上に設けられた第１部分と、
    前記第２絶縁部上に設けられた第２部分と、
    前記基板の表面と交差する第１方向に延び、前記第１方向に並ぶ複数の磁区を含み、前記第１方向において、一端が前記第１部分に接続され、他端が前記第２部分に接続された第１延在部分と、
    を含む前記第１磁性部と、
    導電材料を含む第１領域と、絶縁材料を含む第２領域と、を含み、前記第１領域と前記第２領域の少なくとも一方は磁性を有する第２磁性部と、
    前記第１磁性部と前記第２磁性部との間に設けられた第１絶縁部と、
    前記第１部分に接続された第１電極と、
    前記第２絶縁部と前記第１磁性部との間に設けられ、前記第２部分に接続された第２電極と、
    第３電極であって、前記第２電極と前記第３電極との間に、前記第１磁性部の一部、前記第１絶縁部の一部、および前記第２磁性部の一部が設けられた前記第３電極と、
    を備えた磁気記憶素子。
  6. 基板と、
    前記基板上に設けられた第２絶縁部と、
    第１磁性部であって、
    前記基板上に設けられた第１部分と、
    前記第２絶縁部上に設けられた第２部分と、
    前記基板の表面と交差する第１方向に延び、前記第１方向に並ぶ複数の磁区を含み、前記第１方向において、一端が前記第１部分に接続され、他端が前記第２部分に接続された第１延在部分と、
    を含む前記第１磁性部と、
    導電材料を含む第１領域と、絶縁材料を含む第２領域と、を含み、前記第１領域と前記第２領域の少なくとも一方は磁性を有する第２磁性部であって、
    前記第１方向において前記第１部分の少なくとも一部と重なる第３部分と、
    前記第１方向において前記第２部分の少なくとも一部と重なる第４部分と、
    を含み、前記第３部分の前記第１方向の厚さは前記第４部分の前記第１方向の厚さよりも薄い前記第２磁性部と、
    前記第１磁性部と前記第２磁性部との間に設けられた第１絶縁部と、
    前記第１部分に接続された第１電極と、
    前記第２部分に接続された第２電極と、
    第３電極であって、前記第３電極と前記第１磁性部の一部との間に、前記第２磁性部の一部及び前記第１絶縁部の一部が設けられた前記第３電極と、
    を備えた磁気記憶素子。
  7. 基板と、
    前記基板上に設けられた第２絶縁部と、
    第１磁性部であって、
    前記基板上に設けられた第１部分と、
    前記第２絶縁部上に設けられた第２部分と、
    前記基板の表面と交差する第１方向に延び、前記第１方向に並ぶ複数の磁区を含み、前記第１方向において、一端が前記第１部分に接続され、他端が前記第２部分に接続された第１延在部分と、
    を含む前記第１磁性部と、
    導電材料を含む第１領域と、絶縁材料を含む第２領域と、を含み、前記第１方向において前記第２部分と重なり、前記第１方向において前記第１部分と重ならず、前記第１領域と前記第２領域の少なくとも一方は磁性を有する第２磁性部と、
    前記第１磁性部と前記第２磁性部との間に設けられた第１絶縁部と、
    前記第１部分に接続された第１電極と、
    前記第２部分に接続された第２電極と、
    第３電極であって、前記第３電極と前記第１磁性部の一部との間に、前記第２磁性部の一部及び前記第１絶縁部の一部が設けられた前記第３電極と、
    を備えた磁気記憶素子。
  8. 基板と、
    前記基板上に設けられた第２絶縁部と、
    第１磁性部であって、
    前記基板上に設けられた第１部分と、
    前記第２絶縁部上に設けられた第２部分と、
    前記基板の表面と交差する第１方向に延び、前記第１方向に並ぶ複数の磁区を含み、前記第１方向において、一端が前記第１部分に接続され、他端が前記第２部分に接続され、前記第２絶縁部に囲まれた第１延在部分と、
    を含む前記第１磁性部と、
    導電材料を含む第１領域と、絶縁材料を含む第２領域と、を含み、前記第１領域と前記第２領域の少なくとも一方は磁性を有する第２磁性部と、
    前記第１方向に延在し且つ前記第１延在部分に囲まれた第２延在部分を有し、前記第１磁性部と前記第２磁性部との間に設けられた第１絶縁部と、
    前記第１部分に接続された第１電極と、
    前記第２部分に接続された第２電極と、
    第３電極であって、前記第３電極と前記第１磁性部の一部との間に、前記第２磁性部の一部及び前記第１絶縁部の一部が設けられた前記第３電極と、
    を備えた磁気記憶素子。
  9. 前記第１延在部分は、
    前記第１方向と交差する第２方向における一端から他端までの距離が第１の値である、複数の第５部分と、
    前記第２方向における一端から他端までの距離が、前記第１の値よりも小さい第２の値である、複数の第６部分と、
    を含み、
    前記第５部分と前記第６部分は、前記第１方向に沿って交互に並んだ請求項８記載の磁気記憶素子。
  10. 前記第１延在部分の磁化容易軸は、前記第１方向と交差する第２方向に沿う請求項４〜９のいずれか１つに記載の磁気記憶素子。
  11. 前記第１部分の磁化容易軸は、前記第２方向に沿い、
    前記第２部分の磁化容易軸は、前記第２方向に沿う請求項１０記載の磁気記憶素子。
  12. 前記第２磁性部は、複数の前記第１領域を含み、
    複数の前記第１領域は、前記第２領域中に、互いに離間して設けられた請求項１〜１１のいずれか１つに記載の磁気記憶素子。
  13. 前記第１領域は、磁性材料を含み、
    前記第２領域は、非磁性材料を含む請求項１〜１２のいずれか１つに記載の磁気記憶素子。
  14. 前記第２磁性部は、前記複数の磁区が並ぶ方向と交差する方向において、前記第１磁性部に含まれる前記複数の磁区と重なる請求項１〜１３のいずれか１つに記載の磁気記憶素子。
  15. 前記第１磁性部の磁化方向は、前記第２磁性部の磁化方向よりも容易に変化する請求項１〜１４のいずれか１つに記載の磁気記憶素子。
  16. 前記第２電極と前記第３電極との間の距離は、前記第１電極と前記第３電極との間の距離よりも短い請求項１〜１５のいずれか１つに記載の磁気記憶素子。
  17. 前記第１磁性部と前記第１絶縁部との間に設けられた非磁性部と、
    前記非磁性部と前記第１絶縁部との間に設けられ、磁化方向が可変である第３磁性部と、
    をさらに備えた請求項１〜１６のいずれか１つに記載の磁気記憶素子。
  18. 前記第１電極と前記第２電極とに接続された第１電流源と、
    前記第２電極と前記第３電極とに接続された第２電流源と、
    をさらに備えた、請求項１及び３〜１７のいずれか１つに記載の磁気記憶素子。
  19. 請求項１〜１８のいずれか１つに記載の複数の前記磁気記憶素子と、
    第１ゲートと、前記複数の磁気記憶素子の１つの前記第１電極に接続された第１端子と、第２端子と、を含む、第１トランジスタと、
    第２ゲートと、前記複数の磁気記憶素子の前記１つの前記第２電極に接続された第３端子と、第４端子と、を含む、第２トランジスタと、
    前記第１ゲートに接続された第１ワード線と、
    前記第２ゲートに接続された第２ワード線と、
    前記複数の磁気記憶素子の前記１つの前記第３電極に接続された第１ビット線と、
    前記第２端子に接続された第２ビット線と、
    前記第４端子に接続された第３ビット線と、
    を備えた磁気メモリ。
JP2014243931A 2014-12-02 2014-12-02 磁気記憶素子および磁気メモリ Active JP6523666B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014243931A JP6523666B2 (ja) 2014-12-02 2014-12-02 磁気記憶素子および磁気メモリ
US14/921,472 US9659996B2 (en) 2014-12-02 2015-10-23 Magnetic memory element and magnetic memory
US15/491,078 US9997565B2 (en) 2014-12-02 2017-04-19 Magnetic memory element and magnetic memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014243931A JP6523666B2 (ja) 2014-12-02 2014-12-02 磁気記憶素子および磁気メモリ

Publications (2)

Publication Number Publication Date
JP2016111042A JP2016111042A (ja) 2016-06-20
JP6523666B2 true JP6523666B2 (ja) 2019-06-05

Family

ID=56079657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014243931A Active JP6523666B2 (ja) 2014-12-02 2014-12-02 磁気記憶素子および磁気メモリ

Country Status (2)

Country Link
US (2) US9659996B2 (ja)
JP (1) JP6523666B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019054165A (ja) * 2017-09-15 2019-04-04 東芝メモリ株式会社 磁気記憶装置
JP7186115B2 (ja) * 2019-03-18 2022-12-08 キオクシア株式会社 磁気メモリ
JP2020155558A (ja) * 2019-03-19 2020-09-24 キオクシア株式会社 磁気メモリ
KR20210052093A (ko) 2019-10-31 2021-05-10 삼성전자주식회사 자기 메모리 장치

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6834005B1 (en) * 2003-06-10 2004-12-21 International Business Machines Corporation Shiftable magnetic shift register and method of using the same
JP4817616B2 (ja) 2004-06-10 2011-11-16 キヤノン株式会社 磁気抵抗効果素子及び該磁気抵抗効果素子を用いた記憶装置
JP2006269885A (ja) * 2005-03-25 2006-10-05 Sony Corp スピン注入型磁気抵抗効果素子
JP2007073103A (ja) 2005-09-05 2007-03-22 Sharp Corp メモリ素子およびメモリ素子のマップアドレス管理方法
JP2007116068A (ja) * 2005-10-24 2007-05-10 Sharp Corp メモリ素子およびその製造方法
KR100829576B1 (ko) * 2006-11-06 2008-05-14 삼성전자주식회사 자구벽 이동을 이용한 데이터 저장 장치 및 그의 동작 방법
JP5146836B2 (ja) * 2006-12-06 2013-02-20 日本電気株式会社 磁気ランダムアクセスメモリ及びその製造方法
JP2009043848A (ja) 2007-08-07 2009-02-26 Fujitsu Ltd 磁気記録装置
WO2009090994A1 (ja) * 2008-01-15 2009-07-23 Ulvac, Inc. 基板ステージ、これを備えたスパッタ装置及び成膜方法
US7781231B2 (en) * 2008-03-07 2010-08-24 Qualcomm Incorporated Method of forming a magnetic tunnel junction device
KR101586271B1 (ko) * 2008-04-03 2016-01-20 삼성전자주식회사 자기 메모리 소자 및 그 정보 쓰기 및 읽기 방법
JP5150531B2 (ja) * 2009-03-03 2013-02-20 ルネサスエレクトロニクス株式会社 磁気抵抗素子、磁気ランダムアクセスメモリ、及びそれらの製造方法
JP5413597B2 (ja) 2010-03-01 2014-02-12 新光電気工業株式会社 配線基板
JP5727908B2 (ja) 2011-09-26 2015-06-03 株式会社東芝 磁気メモリ素子
JP5615310B2 (ja) * 2012-03-16 2014-10-29 株式会社東芝 磁気メモリ
JP5658721B2 (ja) * 2012-09-24 2015-01-28 株式会社東芝 磁気メモリ
JP2014130799A (ja) 2012-11-30 2014-07-10 Auto Network Gijutsu Kenkyusho:Kk 端子接続部品および電池モジュール
JP6271350B2 (ja) 2014-06-25 2018-01-31 東芝メモリ株式会社 磁気メモリ、シフトレジスタメモリ、および磁気メモリの製造方法

Also Published As

Publication number Publication date
US9659996B2 (en) 2017-05-23
US20160155778A1 (en) 2016-06-02
US9997565B2 (en) 2018-06-12
JP2016111042A (ja) 2016-06-20
US20170221964A1 (en) 2017-08-03

Similar Documents

Publication Publication Date Title
US10475564B2 (en) Perpendicularly magnetized ferromagnetic layers having an oxide interface allowing for improved control of oxidation
US9666793B2 (en) Method of manufacturing magnetoresistive element(s)
JP4292128B2 (ja) 磁気抵抗効果素子の製造方法
JP5455313B2 (ja) 磁気記憶素子及び磁気記憶装置
US8830742B2 (en) Magnetic memory
US10622552B2 (en) Magnetoresistive stacks and methods therefor
US9515124B2 (en) Magnetic memory, magnetic memory device, and method for manufacturing magnetic memory
US7344896B2 (en) Ferromagnetic liner for conductive lines of magnetic memory cells and methods of manufacturing thereof
US9153340B2 (en) Magnetic storage element, magnetic storage device, magnetic memory, and driving method
US9515123B2 (en) Magnetic memory device and magnetic memory
US20160163974A1 (en) Electric field assisted perpendicular stt-mram
TW201432965A (zh) 磁性接面、磁性記憶體以及提供磁性接面的方法
JP6434103B1 (ja) 磁気メモリ
US9997565B2 (en) Magnetic memory element and magnetic memory
JP6985220B2 (ja) 磁気トンネル接合素子、それを用いた磁気メモリおよび磁気トンネル接合素子の製造方法
JP2014086640A (ja) 磁性細線を有する磁気メモリおよびその書き込み方法
JP2012038884A (ja) 磁気メモリ素子、磁気メモリ素子の製造方法
US9653678B2 (en) Magnetic memory, magnetic memory device, and operation method of magnetic memory
JP2010080848A (ja) 抵抗変化メモリ及びその製造方法
JP2009049264A (ja) 磁気記憶素子及び磁気記憶装置
JP2004259913A (ja) 環状体の製造方法および磁気記憶装置およびその製造方法
TW202347840A (zh) 磁阻裝置及其方法
US9548093B2 (en) Magnetic memory element and magnetic memory
KR20190120222A (ko) 강자성 터널 접합 소자 및 그 제조 방법
JP2008071903A (ja) 磁気整流素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170906

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20180116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180806

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190426

R150 Certificate of patent or registration of utility model

Ref document number: 6523666

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350