JP2009049264A - 磁気記憶素子及び磁気記憶装置 - Google Patents

磁気記憶素子及び磁気記憶装置 Download PDF

Info

Publication number
JP2009049264A
JP2009049264A JP2007215593A JP2007215593A JP2009049264A JP 2009049264 A JP2009049264 A JP 2009049264A JP 2007215593 A JP2007215593 A JP 2007215593A JP 2007215593 A JP2007215593 A JP 2007215593A JP 2009049264 A JP2009049264 A JP 2009049264A
Authority
JP
Japan
Prior art keywords
layer
electrode
magnetic
pinned layer
magnetic memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007215593A
Other languages
English (en)
Inventor
Hiroshi Morise
博史 森瀬
Shiho Nakamura
志保 中村
Satoshi Yanagi
暁志 柳
Yuichi Osawa
裕一 大沢
Daisuke Saida
大輔 才田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007215593A priority Critical patent/JP2009049264A/ja
Priority to US12/107,127 priority patent/US20090052237A1/en
Publication of JP2009049264A publication Critical patent/JP2009049264A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Abstract

【課題】低消費電力で、安定的な書き込みが可能な磁気記憶素子及び磁気記憶装置を提供する。
【解決手段】第１固着層と、第２固着層と、第１固着層と第２固着層との間に設けられた記憶層と、前記第１固着層と前記記憶層との間に設けられた第１中間層と、前記第２固着層と前記記憶層との間に設けられた第２中間層と、前記第１固着層に接続された第１電極と、前記第２固着層に接続された第２電極と、前記第１中間層に接続され、前記記憶層に直接接続されていない第３電極と、を備え、前記第１固着層、前記第２固着層、および前記記憶層のそれぞれの磁化方向は、互いに平行または反平行であり、前記第１電極と前記第３電極の間で電流を、第１の極性で、第１固着層に流れる電流が第１の閾値以上になるように流した場合に、前記記憶層の磁化方向が、第１の方向となり、前記電流を、第２の極性で、第１固着層に流れる電流が第２の閾値以上になるように流した場合に、前記記憶層の磁化方向が、第２の方向となる、ことを特徴とする磁気記憶素子を提供する。
【選択図】 図１

Description

本発明は、磁気記憶素子及びそれを用いた磁気記憶装置に関する。
近年、広範囲かつ高度に情報化された社会を支え、また、牽引していく存在として、様々な要求を満たす情報処理デバイスが求められている。特に、強磁性体の磁気モーメントを用いた記憶装置として、ハードディスクドライブや磁気ランダムアクセスメモリ（ＭＲＡＭ）がある。このような、電子のスピン自由度を利用するスピンエレクトロニクスデバイスの特徴として、セルの微細化による高集積化に適していること、高速動作が可能なこと、不揮発性を持つことなどが挙げられ、記憶装置やそれ以外の用途において、今後ますます利用が拡大すると考えられる。
スピンエレクトロニクスデバイスにおける、微小な磁性体の磁化方向を制御する方法として、電流を介したスピントランスファ現象を用いる方法がある。「スピントランスファ」とは、伝導電子のスピンから磁性体の局在磁気モーメントへの角運動量の伝達を意味する。スピントランスファ方式は、磁界作用方式に比べて、セルのサイズが小さくなればなるほど、書き込み電流を低減化できるという特徴を有する。
例えば、磁化固着磁性層（以下、「固着層」とも呼ぶ）、中間層、磁化自由磁性層（以下、「記憶層」とも呼ぶ）からなる積層膜を、数十から数百ナノメートル四方のドット形状にパターニングし、この積層膜に、膜面に垂直な方向に電流を流すことにより、磁化方向の制御（書き込み）および検出（読み出し）が行われ、記憶素子として利用することができる。
また、このようなスピントランスファ書き込みの磁気素子の読み出し効率を高めるために、中間層に絶縁性薄膜を用い、トンネル磁気抵抗効果を用いることもできる。
しかし、これらスピントランスファトルクにより磁化反転させることを特徴とする磁気記憶素子において、絶縁体からなる層に電流を流すと消費電力が増大し、また、大電流を流すことにより素子が破壊される可能性がある。
これを回避するために、記憶層に電極や配線を接続して書き込み時と読み出し時の電流経路を分ける構造も考えられる。しかし、記憶層の側面に他の導電層を設けて記憶層に接続する構造は、製造過程で記憶層の形状のばらつき原因になりえるため、ひいては製造コストの増大に繋がるため実用的ではない。
一方、非磁性層を介して固着層と記憶層とを積層し、固着層の磁化方向が層の主面に対して垂直方向で、記憶層の磁化方向が層の面内に平行方向である磁気素子において、非磁性層と固着層とに流れる電流パルスの極性により記憶層の磁化方向を制御する方法が開示されている（特許文献１）。しかしこの場合、電流パルスを高精度に制御する必要がある点で改善の余地がある。
なお、非特許文献１、２には、磁性層、非磁性層からなる積層膜を流れる電子のスピン状態や、スピントルクトランスファによる磁性体の磁化反転の理論モデルが開示されている。
米国特許第６９８０４６９Ｂ２号明細書 A.Brataas et al. Phys. Rev. Lett. 84, 2481 (2000) T.Valet and A.Fert, Phys. Rev. B 48, 7099 (1993)
従来のスピントランスファトルクにより磁化反転させることを特徴とする磁気記憶素子は、消費電力が大きく、また大電流を用いることにより素子が破壊される可能性があった。また、これを回避するために提案された方法は、製造ばらつきを伴い製造コストの増大に繋がるものであった。また、固着層の磁化方向が層の面内に対して垂直方向で、記憶層の磁化方向が層の面内に平行方向である従来の磁気素子では、動作条件を高精度で制御する必要があり、実用的ではなかった。
本発明は、低消費電力で、安定的な書き込みが可能な磁気記憶素子及び磁気記憶装置を提供する。
本発明の一態様によれば、強磁性体を含み、磁化方向が固定された第１固着層と、強磁性体を含み、磁化方向が固定された第２固着層と、前記第１固着層と前記第２固着層との間に設けられ、強磁性体を含み磁化方向が可変の記憶層と、前記第１固着層と前記記憶層との間に設けられ、非磁性体からなる第１中間層と、前記第２固着層と前記記憶層との間に設けられ、非磁性体からなる第２中間層と、前記第１固着層に接続された第１電極と、前記第２固着層に接続された第２電極と、前記第１中間層に接続され、前記記憶層に直接接続されていない第３電極と、を備え、前記第１固着層、前記第２固着層、および前記記憶層のそれぞれの磁化方向は、互いに平行または反平行であり、前記第１電極と前記第３電極の間に電流を双方向に流すことが可能とされ、前記電流を、第１の極性で、第１固着層に流れる電流が第１の閾値以上になるように流した場合に、前記記憶層の磁化方向が、第１の方向となり、前記電流を、第２の極性で、第１固着層に流れる電流が第２の閾値以上になるように流した場合に、前記記憶層の磁化方向が、第２の方向となる、ことを特徴とする磁気記憶素子が提供される。
また、本発明の他の一態様によれば、複数のワード線と、複数の書き込みビット線と、複数の読み出しビット線と、上記の複数の磁気記憶素子と、を備え、前記複数のワード線のいずれかと前記複数の書き込みビット線のいずれかとを選択して前記複数の磁気記憶素子のいずれかの前記第１電極と前記第３電極との間に電流を流すことにより、その記憶層の磁化方向を前記第１の方向と前記第２の方向とのいずれかとすることが可能とされ、前記複数のワード線のいずれかと前記複数の読み出しビット線のいずれかとを選択して前記複数の磁気記憶素子のいずれかの前記第２電極と前記第１電極との間に電流を流す、または、前記第２電極と前記第３電極との間に電流を流すことにより、前記記憶層と前記第２固着層との間の磁気抵抗効果が検出可能とされたことを特徴とする磁気記憶装置が提供される。
本発明によれば、低消費電力で、安定的な書き込みが可能な磁気記憶素子及び磁気記憶装置が提供される。
以下、図面を参照しつつ、本発明の実施の形態について詳細に説明する。
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係わる磁気記憶素子の断面構造を模式的に示す図である。
この磁気記憶素子Ｒは、基板上に非磁性層などを介して、または介さずに、強磁性層ＦＰ１、非磁性層Ｓ１、強磁性層ＦＦ、非磁性層Ｓ２、強磁性層ＦＰ２がこの順に積層された構造を有する。磁気記憶素子Ｒの平面形状は例えば四角形であり、その場合、素子の立体形状は、四角柱、四角錐台の組み合わせとすることができる。なお、強磁性層ＦＰ１、ＦＰ２，ＦＦは、後述するように複数のサブレイヤーからなる積層構造とすることもできる。しかし、まず、強磁性層ＦＰ１、ＦＰ２、ＦＦが単層である場合を例に取り、説明する。
強磁性層ＦＰ１の磁化方向は、固着されている。これは、例えば、図１中には示してはいないが、強磁性層ＦＰ１の非磁性層Ｓ１と反対の面側に反強磁性層ＡＦ１を設けることにより実現できる。別の方法として、強磁性層ＦＰ１に、一軸異方性定数Ｋｕが非常に大きい磁性材料を用いることにより実現できる。以下、強磁性層ＦＰ１を第１固着層ＦＰ１と称する。
強磁性層ＦＰ２の磁化方向も、固着されている。これも、例えば、図１中には示してはいないが、強磁性層ＦＰ２の非磁性層Ｓ２と反対の面側に反強磁性層ＡＦ２を設けることにより実現できる。別の方法として、強磁性層ＦＰ２に、一軸異方性定数Ｋｕが非常に大きい磁性材料を用いることによっても実現できる。以下、強磁性層ＦＰ２を第２固着層ＦＰ２と称する。
強磁性層ＦＦの磁化方向に関しては、このような固着化機構を設けない。よって、強磁性層ＦＦの磁化方向は可変である。以下、強磁性層ＦＦを記憶層ＦＦと称する。
これら、第１固着層ＦＰ１、第２固着層ＦＰ２、および記憶層ＦＦのそれぞれの磁化方向は、同じ平面内である。例えば、それぞれの磁化方向は各層に対して平行な平面内にあってもよく、あるいは各層に対して垂直で所定の平面内にあっても良い。以下、第１固着層ＦＰ１、第２固着層ＦＰ２、および記憶層ＦＦのそれぞれの磁化方向が各層に対して平行な平面内にある場合について説明する。
一方、非磁性層Ｓ１、Ｓ２は、非磁性材料からなり、非磁性層を挟む２つの強磁性層間に働く直接的な相互作用が無視できる程度に両層を隔離するだけの膜厚が必要である。同時に、素子に電流を流した場合に、一方の磁性層を透過した伝導電子が他方の磁性層に至るまでに電子のスピンの方向が反転しないことが要求されるため、非磁性層Ｓ１、Ｓ２の膜厚はスピン拡散長よりも薄いことが望ましい。これらを両立させる条件として、非磁性層Ｓ１、Ｓ２の層厚は、０．２ｎｍ〜２０ｎｍが望ましい。以下、非磁性層Ｓ１を第１中間層Ｓ１と称し、非磁性層Ｓ２を第２中間層Ｓ２と称す。
固着層ＦＰ１、ＦＰ２には、それぞれ電極ＥＬ１、ＥＬ２が接続されており、第１中間層Ｓ１には、電極ＥＬ３が接続されている。以下、電極ＥＬ１、ＥＬ２、ＥＬ３をそれぞれ、第１電極ＥＬ１、第２電極ＥＬ２、第３電極ＥＬ３と称する。
第１中間層Ｓ１と電極ＥＬ３は、同じ材料から構成されていても構わない。ただし、第３電極ＥＬ３は、記憶層ＦＦから離された位置に存在する。
第１電極ＥＬ１と第３電極ＥＬ３の間に電流を流すことができる。これに加えて、第１電極ＥＬ１と第２電極ＥＬ２の間、または、第２電極ＥＬ２と第３電極ＥＬ３の間、の少なくとも一方に電流を流すことができる。
この素子は、例えばスパッタリング技術とリソグラフィー技術によって作製することができる。
次に磁気記憶素子Ｒの記憶層への書き込みについて説明する。
第１電極ＥＬ１から第３電極ＥＬ３に向かって電子が流れる方向に閾値Ic1 より大きな電流を流すと、記憶層ＦＦの磁化方向は、第１固着層ＦＰ１の磁化方向と平行方向を向く。逆に、第３電極ＥＬ３から第１電極ＥＬ１に向かって電子が流れる方向に閾値Ic2 より大きな電流を流すと、記憶層ＦＦの磁化方向は、第１固着層ＦＰ１の磁化方向と反平行方向を向く。つまり、磁気記憶素子Ｒの記憶層ＦＦに、極性の異なる電流を導入することで２つの異なる状態を書き込むことが可能である。
書き込みにおいて、第１電極ＥＬ１と第３電極ＥＬ３の間に電流を流す際に、記憶層ＦＦ、第２中間層Ｓ２を通じて第２電極ＥＬ２に電流を流す必要はない。例えば、書き込み時に第２電極ＥＬ２、または、それに接続された配線の終端を開放状態としても構わない。書き込み時に、第２電極ＥＬ２、または、それに接続された配線の終端を、接地する、または、電源端子に接続する場合、記憶層ＦＦ，第２中間層Ｓ２を通じて第２電極ＥＬ２に流れる電流量は、第２電極ＥＬ２の電位の他、記憶層ＦＦ、第２中間層Ｓ２、第２電極ＥＬ２および配線の持つ電気抵抗と、第２中間層Ｓ１、第３電極ＥＬ３および配線の持つ電気抵抗との比に依存する。したがって、第２中間層Ｓ２の材料として、第１中間層Ｓ１より導電性の低い材料を用いれば、第２電極ＥＬ２の電位に関係なく記憶層ＦＦ、第２中間層Ｓ２を通じて第２電極ＥＬ２に流れる電流を低減でき、消費電力を抑えられるので望ましい。
ただし、後述するように、読み出しの際には、第１電極ＥＬ１と第２電極ＥＬ２の間、または、第３電極ＥＬ３と第２電極ＥＬ２の間に電流を流し、その電気抵抗を検出する必要がある。読み出し速度の高速性を確保するためには、極度に高抵抗にならないように、材料や層厚を調整する必要がある。例えば、第１中間層Ｓ１に非磁性金属を用い、第２中間層Ｓ２に絶縁体や半導体の薄膜を用いることができる。
また、本発明では、第１固着層ＦＰ１および記憶層ＦＦのそれぞれの磁化方向は、同じ平面内である。このため、第１電極ＥＬ１と第３電極ＥＬ３に流れる電流の制御は、特許文献１に記載された磁気記憶素子の場合のように高精度である必要がなく、安定した書き込みを実現できる。
次に、磁気記憶素子Ｒの記憶層ＦＦの磁化方向として格納されたデータビットの読み出しについて説明する。読み出しには、第１電極ＥＬ１と第２電極ＥＬ２の間に電流を流す方法と、第２電極ＥＬ２と第３電極ＥＬ３の間に電流を流す方法がある。
まず、第１電極ＥＬ１と第２電極ＥＬ２の間に電流を流すことによって読み出しを行う方法について説明する。
第１電極ＥＬ１から第２電極ＥＬ２に向かって電子が流れる方向に電流を流す、または、第２電極ＥＬ２から第１電極ＥＬ１に向かって電子が流れる方向に電流を流すときの電気抵抗は、いわゆる磁気抵抗効果により、記憶層ＦＦの磁性層の磁化方向と非磁性層を介してそれに隣接する磁性層の磁化方向との相対角度に依存する。
第１中間層Ｓ１や配線の電気抵抗に比べて、第２中間層Ｓ２の電気抵抗が高ければ、記憶層ＦＦ／第２中間層Ｓ２／第２固着層ＦＰ２からなる磁気抵抗効果部の電気抵抗変化が検出される。すなわち、記憶層ＦＦの磁化方向と第２固着層ＦＰ２の磁化方向とが、平行である場合に、通常、電気抵抗が低くなり、両者が反平行である場合に電気抵抗が高くなる。このことを利用して、記憶層ＦＦの磁化方向として格納されたデータビットが読み出される。
また、第１中間層Ｓ１や配線の電気抵抗に比べて、第２中間層Ｓ２の電気抵抗が低ければ、記憶層ＦＦ／第１中間層Ｓ１／第１固着層ＦＰ１からなる磁気抵抗効果部の電気抵抗変化が検出される。
また、第３電極ＥＬ３と第２電極ＥＬ２の間に電流を流すことによって読み出しを行う場合、記憶層ＦＦ／第２中間層Ｓ２／第２固着層ＦＰ２からなる磁気抵抗効果部の電気抵抗変化が検出される。
また、本発明では、第２固着層ＦＰ１および記憶層ＦＦのそれぞれの磁化方向は、同じ平面内である。この構成によると、上に述べた磁気抵抗効果部の電気抵抗が効率的に検出できる。
本実施形態においては、第１固着層ＦＰ１、第２固着層ＦＰ２、記憶層ＦＦの磁化の安定方向は、互いに平行であるか反平行であるかのいずれかである。第１磁性層ＦＰ１、第２固着層ＦＰ２、記憶層ＦＦの磁化の安定方向は、この条件を満たす任意の方向とすることができる。この時、これらの磁性層の磁化方向が、膜面内の方向であっても膜面に対して垂直な方向であっても構わない。また、第１固着層ＦＰ１と第２固着層ＦＰ２の磁化方向は互いに平行であっても反平行であってもかまわない。
また、第１固着層ＦＰ１、第２固着層ＦＰ２、記憶層ＦＦは、それぞれ、強磁性サブレイヤーを２層以上含み、非磁性サブレイヤーを０層以上含む多層構造とすることもできる。
一般に、非磁性層を介した２つの強磁性層の間の交換結合は、図２に模式的に示すように、非磁性層の膜厚に対して正負に振動する。したがって、図２において、正（負）のピーク位置のいずれかに対応するように、非磁性サブレイヤーの膜厚を設定すれば、その両側に隣接する強磁性サブレイヤーの間の交換結合を、強磁性的（反強磁性的）にそれぞれ設定できる。
第１固着層ＦＰ１が強磁性サブレイヤーを２層以上含むとき、強磁性サブレイヤーの各々の磁化方向は、第１固着層ＦＰ１が単層の場合と同じ条件を満たし、第１固着層ＦＰ１の磁化方向とは、第１固着層ＦＰ１に含まれる強磁性サブレイヤーのうち最も第１中間層Ｓ１に近いものの強磁性サブレイヤーの磁化方向を指すものとする。
また、第２固着層ＦＰ２が強磁性サブレイヤーを２層以上含むとき、強磁性サブレイヤーの各々の磁化方向は、第２固着層ＦＰ２が単層の場合と同じ条件を満たし、第２固着層ＦＰ２の磁化方向とは、第２固着層ＦＰ２に含まれる強磁性サブレイヤーのうち最も第２中間層Ｓ２に近いものの強磁性サブレイヤーの磁化方向を指すものとする。
記憶層ＦＦが強磁性サブレイヤーを２層以上含むとき、強磁性サブレイヤーの各々の磁化方向は、記憶層ＦＦが単層の場合と同じ条件を満たす。また、書き込みのメカニズムにおいて説明した記憶層ＦＦの磁化方向とは、記憶層ＦＦを構成する強磁性サブレイヤーのうち最も第１中間層Ｓ１に近いものの磁化方向のことである。そして、読み出しのメカニズムにおいて説明した記憶層ＦＦの磁化方向とは、記憶層ＦＦを構成する強磁性サブレイヤーのうち最も第２中間層Ｓ２に近いものの磁化方向のことである。
他の強磁性サブレイヤーの磁化方向は、隣接する強磁性サブレイヤー間の交換結合が強磁性的であるか反強磁性的であるかによって決まるので、一意に決まる。
次に、上記の磁気記憶素子Ｒの各層の構成材料について説明する。
第１固着層ＦＰ１、第２固着層ＦＰ２、記憶層ＦＦには、各種の磁性材料を用いることができる。例えば、Ｃｏ、Ｆｅ、Ｎｉ、またはこれらを含む合金を用いることができる。これらの材料を用いた場合、通常は、磁化容易軸は面内方向になる。また、本実施形態の磁気記憶素子において、層毎に異なる磁性材料を用いても構わない。
また別の例として、第１固着層ＦＰ１、第２固着層ＦＰ２、記憶層ＦＦに、一軸異方性定数Ｋｕが大きく、垂直磁気異方性を示すＦｅＰｔ、ＣｏＰｔ、ＦｅＰｄ、ＣｏＰｄなどを用いることができる。また、ｈｃｐ構造（最密六方構造）の結晶構造を持ち、垂直磁気異方性を示す磁性材料を用いることもできる。このような磁性材料としては、Ｃｏを主成分とする金属を含むものが代表的であるが、他のｈｃｐ構造を有する金属を用いることもできる。その他、希土類元素と鉄族遷移元素との合金で、垂直磁気異方性を示す材料を用いることもできる。具体的には、ＧｄＦｅ、ＧｄＣｏ、ＧｄＦｅＣｏ、ＴｂＦｅ、ＴｂＣｏ、ＴｂＦｅＣｏ、ＧｄＴｂＦｅ、ＧｄＴｂＣｏ、ＤｙＦｅ、ＤｙＣｏ、ＤｙＦｅＣｏなどが挙げられる。
また、第１固着層ＦＰ１、第２固着層ＦＰ２、記憶層ＦＦがそれぞれ積層構造を有する場合、それを構成する強磁性サブレイヤーとしてＣｏを、非磁性サブレイヤーとしてＰｔまたはＰｄを用いることができる。
なお、第１固着層ＦＰ１、第２固着層ＦＰ２の厚さは、それぞれ、０．６ｎｍ以上１００ｎｍ以下の範囲内とすることが望ましい。また、記憶層ＦＦの厚さは、０．２ｎｍ 以上２０ｎｍ 以下の範囲内とすることが望ましい。
第１固着層ＦＰ１にスピン分極率が高い材料を用いると、スピントランスファによる磁化反転の効率が高くなり、電流閾値が下がるので好ましい。また、第２固着層ＦＰ２にスピン分極率が高い材料を用いると、磁気抵抗比が大きくなり、読み出しが容易になるので好ましい。したがって、第１固着層ＦＰ１や第２固着層ＦＰ２に用いる材料として、「ハーフメタル」と呼ばれる高スピン分極率材料は、望ましい材料である。ハーフメタルの例として、ホイスラー系合金、ルチル型酸化物、スピネル型酸化物、ペロブスカイト型酸化物、二重ペロブスカイト型酸化物、閃亜鉛鉱型クロム化合物、パイライト型マンガン化合物、センダスト合金が含まれる。
さらに、第１固着層ＦＰ１、第２固着層ＦＰ２、記憶層ＦＦに用いられるこれらの磁性体に、Ａｇ、Ｃｕ、Ａｕ、Ａｌ、Ｍｇ、Ｓｉ、Ｂｉ、Ｔａ、Ｂ、Ｃ、Ｏ、Ｎ、Ｐｄ、Ｐｔ、Ｚｒ、Ｉｒ、Ｗ、Ｍｏ、Ｎｂ、Ｈなどの非磁性元素を添加して、磁気特性を調節したり、その他、結晶性、機械的特性、化学的特性などの各種物性を調節することができる。また、第１固着層ＦＰ１、第２固着層ＦＰ２や記憶層ＦＦが多層膜構造を有する場合、それを構成する非磁性サブレイヤーの材料として、Ｃｕ、Ａｕ、Ａｇ、Ｒｕ、Ｉｒ、Ｏｓまたは、これらのいずれか一種以上を含む合金を用いることができる。
反強磁性層ＡＦ１、ＡＦ２の材料としては、Ｆｅ−Ｍｎ、Ｐｔ−Ｍｎ、Ｐｔ−Ｃｒ−Ｍｎ、Ｎｉ−Ｍｎ、Ｐｄ−Ｍｎ、Ｐｄ−Ｐｔ−Ｍｎ、Ｉｒ−Ｍｎ、Ｐｔ−Ｉｒ−Ｍｎ、ＮｉＯ、Ｆｅ２Ｏ３、磁性半導体などを用いることができる。なお、本願明細書において、例えば「Ｘ−Ｙ」と表したものは、ＸとＹとの合金または化合物を表す。３種類以上の元素を「−」で接続して表した場合も同様とする。
また、第１中間層Ｓ１、第２中間層Ｓ２、電極ＥＬ１，電極ＥＬ２，電極ＥＬ３に非磁性金属を用いる場合には、Ａ ｕ、Ｃｕ、Ｃｒ、Ｚｎ、Ｇａ、Ｎｂ、Ｍｏ、Ｒｕ、Ｐｄ、Ａｇ、Ｈｆ、Ｔａ、Ｗ、Ｐｔ、Ｂｉのうちのいずれか、または、これらのいずれか一種以上を含む合金を用いることができる。また、この非磁性金属からなる第１中間層Ｓ２、第２中間層Ｓ２の層厚は、０．２ｎｍ以上２０ｎｍ以下の範囲内とすることが望ましい。
本実施形態の磁気記憶素子の磁気抵抗効果を大きくするには、第２中間層Ｓ２の材料をトンネルバリア層として機能させることが効果的である。この場合、第２中間層Ｓ２の材料として、Ａｌ２Ｏ３、ＳｉＯ２、ＭｇＯ、ＡｌＮ、Ｂｉ２Ｏ３、ＭｇＦ２、ＣａＦ２、ＳｒＴｉＯ３、ＡｌＬａＯ３、Ａｌ−Ｎ−Ｏ、Ｓｉ−Ｎ−Ｏ、非磁性半導体（ＺｎＯ、ＩｎＭｎ、ＧａＮ、ＧａＡｓ、ＴｉＯ２、Ｚｎ、Ｔｅ、または、それらに遷移金属がドープされたもの）などを用いることができる。これらの化合物は、化学量論的にみて完全に正確な組成である必要はなく、酸素、窒素、フッ素などの欠損、または過不足が存在していてもよい。また、この絶縁材料からなる第２中間層Ｓ２の厚さは、０．２ｎｍ以上５ｎｍ以下とすることが望ましい。
第２中間層Ｓ２が絶縁層である場合、その内部にピンホールＰＨが存在しても良い。この場合、ピンホールＰＨは、その両側の第２固着層ＦＰ２および記憶層ＦＦの少なくともいずれかの材料により埋め込まれている。第２固着層ＦＰ２と記憶層ＦＦとがピンホールＰＨを介して接続されていると、いわゆる「磁性ポイントコンタクト」による「ＢＭＲ効果（ballistic magnetoresistance effect）」が発現し、極めて大きい磁気抵抗効果が得られ、その結果、読み出し時のマージンが大きくなる。ピンホールＰＨの開口径は、概ね２０ｎｍ以下であることが望ましい。また、ピンホールＰＨの形状は、円錐状、円柱状、球状、多角錘状、多角柱状などの各種の形状を取り得る。また、ピンホールＰＨの数は、１個でも複数でもよい。
次に、本発明の別の実施形態、すなわち、第２〜第５の実施形態の例について、それぞれ図３〜図６に表す。これらの実施形態の磁気素子においては、各層の断面積が互いに異なる構成とすることができる。
図３に示すように、上方の層ほど断面積が小さくなるような構成の場合、すべての層を成膜した後に各層のパターニングを行う、という製造方法を用いることができる。また、図４と図５に表したように、第１電極ＥＬ１と第１固着層ＦＰ１が第２電極ＥＬ２と第２固着層ＦＰ２に対して、層に対して水平方向にずれた構造とすることもできる。
この場合、第１電極ＥＬ１と第１固着層ＦＰ１が、第２電極ＥＬ２と第２固着層ＦＰ２より第３電極ＥＬ３から離れた位置に配置された、図４に表した構造の方が、図５に表した構造に比べて、第１中間層Ｓ１内の記憶層ＦＦとの界面近傍の領域におけるスピン蓄積が大きくなるので、記憶層ＦＦにスピン流が流れやすくなり、書き込み効率が増大するので、より有利である。
また、図６に表した第５の実施の形態では、第３電極ＥＬ３を、第１中間層Ｓ１の上面で、かつ、記憶層ＦＦから離された位置に配置することも可能である。また、図には示さないが、同様に、第３電極ＥＬ３を、第１中間層Ｓ１の下面で、かつ、記憶層ＦＦから離された位置に配置することも可能である。
本実施形態の動作および発明の効果を明らかにするために、非特許文献１、２において開示されている理論モデルに基づき、以下のパラメータを用いてシミュレーションを行った。
この際、シミュレーションには、本発明の第１の実施形態の構造、すなわち、以下に示す構造Ａであり、以下に表す構造に関するパラメータを用いた。

構造Ａ（本発明の第１の実施形態）：第２電極ＥＬ２／第２固着層ＦＰ２（磁性体、層厚２０ｎｍ）／第２中間層Ｓ２（絶縁体、層厚０．９ｎｍ）／記憶層ＦＦ（磁性体、層厚２．５ｎｍ）／第１中間層Ｓ１（非磁性金属、層厚をＸｎｍとし変化させた）／第１固着層ＦＰ１（磁性体、層厚２０ｎｍ）／第１電極ＥＬ１であり、中間層Ｓ１の断面積が１００ｎｍ×２００ｎｍで、他の層は断面積５０ｎｍ×１００ｎｍの柱状形状とし、中間層Ｓ１に第３電極ＥＬ３が接続されている構造。

また、比較例として、以下に表す構造Ｂのものを用いた。

構造Ｂ（比較例）：上記中間層Ｓ１も含め、全ての層が５０ｎｍ×１００ｎｍの柱状形状であり、第３電極ＥＬ３を有さない構造。
また、材料に関するパラメータとしては、非磁性金属の電気抵抗率を１．７×１０−８上Ωｍ、磁性体の電気抵抗率を６．７×１０−８Ωｍ、非磁性金属のスピン拡散長を１５０ｎｍ、磁性体のスピン拡散長を２０ｎｍ、磁性体内でのスピン偏極率を０．５とした。
また、磁性体／非磁性体の界面に関するパラメータとして、界面抵抗を５×１０−４Ωｍ２、スピン偏極率０．７５、界面ミキシングコンダクタンスをコンダクタンスの０．８８倍とした。磁性体／絶縁体／磁性体界面に関するパラメータとして、障壁高さを０．４ｅＶ、入射電子のスピン偏極率を０．５とした。
比較例である構造Ｂの計算においては、第１電極ＥＬ１と第２電極ＥＬ２の間に一定電圧を与えたときに記憶層ＦＦの磁化に作用するトルクの大きさを見積もることにより、磁化反転に必要な電流の閾値を求めた。同様に、本発明の一実施形態である構造Ａの計算においては、第１電極ＥＬ１と第３電極ＥＬ３の間に一定電圧を与え、第２電極ＥＬ２を接地したときに記憶層ＦＦの磁化に作用するトルクの大きさから反転に必要な電流の閾値を求めた。ただし、この場合の電流の値とは、第１固着層ＦＰ１と第１中間層Ｓ１の間を流れる電流の値である。
計算結果の一例と示すと、第１中間層Ｓ１の層厚が６ｎｍのとき、正負の反転電流閾値の平均値は、比較例の構造Ｂの場合は０．３ｍＡ、本発明の一実施形態である構造Ａの場合は０．５ｍＡであった。このとき、本実施形態の構造Ａにおいては、第１固着層と中間層Ｓ１の間を流れる電流の値が上記の値のとき、第２中間層Ｓ２を流れるトンネル電流の値は、０．０００３ｍＡであった。このように、本実施形態の構造Ａでは、絶縁体からなる第２中間層Ｓ２を流れる電流が、比較例の構造Ｂと比べて１０００分の１になることから、大幅な低消費電力化が実現される。
次に、第１中間層Ｓ１の層厚を変化させて、構造Ａと構造Ｂのそれぞれに対し、反転電流閾値を計算した。
図７は、反転電流閾値を表すグラフ図である。図７において、横軸は第１中間層Ｓ１の層厚ｔＳ１を、縦軸は、構造Ａの反転電流閾値と構造Ｂの反転電流閾値の比Ｉｔｈ（Ａ）／Ｉｔｈ（Ｂ）を、それぞれ表す。
図７から、構造Ａの場合、構造Ｂの場合より、第１中間層Ｓ１の層厚を厚くすることによる反転電流閾値の増加率が顕著になることがわかる。エレクトロマイグレーションが起こる可能性を抑えるために、構造Ａにおける反転電流閾値を構造Ｂの３倍以内に抑えようとすると、第１中間層Ｓ１の層厚を60nm 以下にしなければならない。また、構造Ｂの２倍以内に抑えようとすると、第１中間層Ｓ１の層厚は15nm 以下にしなければならない。実用上、反転電流閾値は従来例に比べて２．１倍以内に押さえることが必要であり、この時、第１中間層Ｓ１の層厚は20nm 以下にしなければならないことになる。
次に、本発明の一実施形態の磁気記録素子を製造する工程の例を以下に説明する。
ここで説明する素子構造および材料は、以下の如くである。なお、括弧内の数値は層厚を表す。

第２電極ＥＬ２（Ｃｕ）／反強磁性層ＡＦ２（ＰｔＭｎ：２０ｎｍ）／第２固着層ＦＰ２（Ｆｅ：２５ｎｍ）／第２中間層Ｓ２（ＭｇＯ:０．８５ｎｍ）／記憶層ＦＦ（ＣｏＦｅＮｉ：３ｎｍ）／第１中間層Ｓ１（Ｃｕ:７ｎｍ）／第１固着層ＦＰ１（ＣｏＦｅ:１０ｎｍ／ Ｒｕ:１ｎｍ／ ＣｏＦｅ:１０ｎｍ）／反強磁性層ＡＦ１（ＩｒＭｎ：１８ｎｍ）／第１電極ＥＬ１（Ｃｕ）

この構造および材料を持つ磁気記憶素子は、以下の工程により製造することができる。まず、ウェーハの上面に第１電極ＥＬ１を形成し、その上に超高真空スパッタ装置を使って、反強磁性層ＡＦ１、第１固着層ＦＰ１、第１中間層Ｓ１を積層し、さらにその上に保護膜を形成する。次に保護膜上にレジストを塗布してＥＢ（Electron Beam）露光することにより、第１中間層Ｓ１の形状（７０ｎｍ×２００ｎｍ）に応じたマスクが形成される。なお、通常の場合、マスクの開口部は複数設けられ、これにより、この開口部に対応して複数の磁気記憶素子が形成される。以下、この磁気記憶素子の一要素を「セル」と称する。
次にイオンミリングにより、マスクに被覆されない領域をエッチングする。エッチング後、マスクが剥離され、さらに、超高真空スパッタを用いて、セルの相互間にＳｉＯ２を成膜する。その後、表面をイオンミリングによって平滑化し、第１中間層Ｓ１の表面を露出させる。次にその上に、記憶層ＦＦ、第２中間層Ｓ２、第２固着層ＦＰ２、反強磁性層ＡＦ２からなる積層構造を形成し、さらにその上に保護膜を形成する。このウェーハを磁場中真空炉にて、例えば２７０℃で１０時間、磁場中アニールすることにより、第１固着層ＦＰ１、第２固着層ＦＰ２に一方向異方性が付与される。
次に、保護膜上にレジストを塗布してＥＢ露光することにより、第２固着層の形状（５０ｎｍ×１００ｎｍ）に応じたマスクが形成される。次に、イオンミリングにより、マスクに被覆されない領域をエッチングする。エッチング後、マスクを剥離し、さらにセルの相互間にＳｉＯ２を超高真空スパッタを使って成膜する。その後、表面をイオンミリングにより平滑化し、保護膜の表面を露出させる。この保護膜の表面の上に第２電極ＥＬ２が形成される。この結果、図３に表した第２の実施形態の磁気記憶素子Ｒが形成される。ただし、このサンプルにおいて、第１中間層Ｓ１の一部が電極ＥＬ３とみなされている。
次に、本発明の第６〜１１の実施形態の磁気記憶素子について説明する。
図８は、本発明の第６の実施形態の磁気記憶素子の断面構造を表す模式図である。
本実施形態の磁気記憶素子Ｒは、図１に表した第１の実施形態の素子に加えて、第１中間層Ｓ１と第３電極ＥＬ３の間に磁化が固定された第３固着層ＦＰ３が設けられている。第３固着層ＦＰ３の磁化方向は、第１固着層ＦＰ１の磁化方向に対し、反平行である。
第３固着層ＦＰ３の磁化を固定する方法は、第１固着層ＦＰ１、第２固着層ＦＰ２の磁化を固定する方法と同様である。また、第３固着層ＦＰ３の形状や位置は、様々なものを用いてよい。第３固着層ＦＰ３と第１中間層の界面を膜面に垂直方向とする必要はなく、例えば図９に表した第７の実施形態のように傾斜した界面を有していても良い。また、図１０に表した第８実施形態や、図１１に表した第９実施形態のように、第１中間層Ｓ１の下面、または、上面に、第３固着層ＦＰ３と第３電極層ＥＬ３を積層した構造としても良い。
また、すでに説明したように、第１中間層Ｓ１と電極ＥＬ３の間に磁化が固定された第３固着層ＦＰ３が設けた構造において、第１固着層ＦＰ１、第２固着層ＦＰ２、記憶層ＦＦ、第３固着層ＦＰ３のうち少なくとも一つが、複数の強磁性サブレイヤーと非磁性サブレイヤーから構成されていてもよい。この一例として、第１０の実施形態として、図１２に、第１中間層Ｓ１の上面に、第３固着層ＦＰ３と第３電極層ＥＬ３を積層した構造で、第１固着層ＦＰ１が複数の強磁性サブレイヤーＳＦＰ１及びＳＦＰ２並びに非磁性サブレイヤーＳＳ１から構成されている例を表す。
また、図１３に表した第１１の実施形態のように、傾斜した界面を持つ第３固着層ＦＰ３と第３電極層ＥＬ３が設けられた構造で、第３固着層ＦＰ３が複数の強磁性サブレイヤーＳＦＰ１及びＳＦＰ２並びに非磁性サブレイヤーＳＳ１から構成させることもできる。
なお、これら第３固着層が複数の強磁性サブレイヤーから構成される場合、第３固着層ＦＰ３の磁化方向とは、第１中間層Ｓ１に最も近い強磁性サブレイヤーの磁化方向を指す。
また、これらの実施形態における記憶層への書き込み方法および読み出し方法は、第１の実施形態の場合と同様である。
次に、本実施形態の効果を説明するための計算例について説明する。
構造Ｃ（本発明の第９の実施形態）：構造Ｂの構造に加えて、第１中間層Ｓ１の上面に層厚２０ｎｍの第３磁性層ＦＰ３が設けられた、図１１に表した構造の素子。ただし、第３固着層ＦＰ３の断面積は５０ｎｍ×１００ｎｍとし、第３固着層ＦＰ３は記憶層ＦＦから６０ｎｍ離されているとした。また、第３固着層ＦＰ３の磁化方向は第１固着層ＦＰ１の磁化方向に対して反平行とされている。
材料に関するパラメータは、構造Ａ、構造Ｂについての計算で説明した値とした。
構造Ａ、構造Ｂについての計算方法と同じ方法にて、反転電流閾値を計算した。その結果、第１中間層Ｓ１の膜厚を６ｎｍとしたとき、構造Ｃの反転電流閾値は０．３ｍＡとなり、構造Ａの場合の反転電流閾値０．５ｍＡより反転電流閾値が下がった。これは、第１中間層Ｓ１と第３固着層ＦＰ３の界面において反射された電子の作用により、書き込み効率が向上したことによるものと考えられる。また、構造Ｃにおいて、第１固着層ＦＰ１と第１中間層Ｓ１の間を流れる電流の値が上記の値のとき、第２中間層Ｓ２を流れるトンネル電流の値は、０．０００２ｍＡになった。このように、本発明の第９の実施形態である構造Ｃの磁気記憶素子は、先に述べた本発明の第１の実施形態である構造Ａより、さらに消費電力を低減化することができる。
なお、本実施形態の磁気記憶素子においては、すでに述べたように、第１固着ＦＰ１と第２固着層のそれぞれの磁化方向は同じ平面内にあり、互いに平行方向または、反平行方向とすることができるが、平行方向で有る場合は、素子の製造において、磁場中アニールを一括で行うことができるため、より有利である。
以上説明した本実施形態の磁気記憶素子を多数並べて、磁気記憶装置に適用することができる。以下、本実施形態の磁気記録装置の実施形態の例について説明する。
図１４は、本発明の磁気記憶装置の第１の実施形態の概略図である。
すなわち、本実施形態の磁気記憶装置においては、ワード線と呼ばれる配線ＷＬが複数、互いに平行に並べられ、これらと交わる方向に、書き込みビット線と呼ばれる配線ＷＢＬが複数、互いに平行に並べられている。さらに、書き込みビット線に平行に、読み出しビット線と呼ばれる配線ＲＢＬが複数、互いに平行に並べられている。また、トランジスタ等のスイッチング素子Ｔと、すでに例示された本実施形態の磁気記憶素子Ｒを備える記憶要素（以降メモリセルと称する）が複数個、行列状に並べられており、それぞれのメモリセルには、１本のワード線ＷＬ、１本の書き込みビット線ＷＢＬ、１本の読み出しビット線ＲＢＬが接続されている。これら、ワード線ＷＬ、書き込みビット線ＷＢＬ、読み出しビット線ＲＷＬ、スイッチング素子Ｔ、磁気記憶素子ＲからメモリセルアレイＭＣＡが構成される。
また、このメモリセルアレイＭＣＡの外部に各配線を選択するデコーダ、読み出し回路等の周辺回路Ｓが、各配線に接続されている。これらは、公知技術を用いて構成することが出来る。これら、メモリセルアレイＭＣＡと周辺回路により、磁気記録装置が構成されている。
図１５は、本実施形態の磁気記録装置において、各メモリセルにおける磁気記憶素子Ｒ、スイッチング素子Ｔ、各配線の接続関係を表している。この実施形態においては、メモリセルを構成する磁気記憶素子Ｒの第１電極ＥＬ１がスイッチング素子Ｔの一端に接続され、第２電極ＥＬ２が読み出しビット線ＲＢＬに接続され、第３電極ＥＬ３が書き込みビット線ＷＢＬに接続され、スイッチング素子Ｔのゲート部には、ワード線ＷＬが接続されている。
図１６（ａ）、（ｂ）は、本実施形態の磁気記憶装置に含まれる、磁気記憶素子Ｒおよびそれに接続されているワード線ＷＬ、書き込みビット線ＷＢＬ、読み出しビット線ＲＢＬの断面構造を模式的に示す図である。図１６（ａ）と（ｂ）は、互いに平行な、異なる断面を表しており、それぞれの断面図において非磁性層Ｓ１が共通に表されている。この断面図において、書き込みビット線ＷＢＬは磁気記憶素子Ｒの下方に配置されているが、上方に配置しても良い。なお、図には示されていないが、各磁気記憶素子Ｒは絶縁膜Ｉによって相互に電気的に絶縁されている。
磁気記憶素子Ｒの記憶層ＦＦへの書き込みは、まず、外部からのアドレス信号に応じたアドレスを有する配線ＷＬを選択することにより、スイッチング素子ＴをＯＮとする。次いで、書き込みビット線ＷＢＬに電流Ｉｗを流すことにより、書き込みが行われる。Ｉｗの符号、大きさに必要な条件は、本実施形態の磁気記憶素子の第１の実施形態の書き込みについて例示して説明した通りである。
磁気記憶素子Ｒの記憶層ＦＦに保存されたデータの読み出しは、まず、外部からのアドレス信号に応じたアドレスを有する配線ＷＬを選択することにより、スイッチング素子ＴをＯＮとする。次いで、読み出しビット線ＲＢＬに電流Ｉｒを流すことにより行われる。Ｉｒの符号は、正負どちらでも構わない。Ｉｒが正のとき、Ｉｒの大きさは、正の書き込み電流の大きさより小く、また、Ｉｒが負のとき、Ｉｒの大きさは、負の書き込み電流の大きさより小さいものとする。
次に、本発明の磁気記憶装置の別の実施形態について説明する。
図１７は、本発明の磁気記憶装置の第２の実施形態についての、各メモリセルにおける磁気記憶素子Ｒ、スイッチング素子Ｔ、配線の接続関係を表している。
この実施形態においては、メモリセルを構成する磁気記憶素子Ｒの第１電極ＥＬ１が書き込みビット線ＷＢＬに接続され、第２電極ＥＬ２が読み出しビット線ＲＢＬに接続され、第３電極ＥＬ３がスイッチング素子Ｔの一端に接続され、前記スイッチング素子Ｔのゲート部には、ワード線ＷＬが接続されている。
図１８（ａ）、（ｂ）は、本実施形態の磁気記憶装置に含まれる、磁気記憶素子Ｒおよびそれに接続されているワード線ＷＬ、書き込みビット線ＷＢＬ、読み出しビット線ＲＢＬの断面構造の模式図である。図１８（ａ）と（ｂ）は、互いに平行な、異なる断面を表しており、それぞれの断面図の（※）で示される部分は互いに接続されている。この断面図において、書き込みビット線ＷＢＬは磁気記憶素子Ｒの下方に配置されているが、上方に配置しても良い。また、上に述べたのと同様に、各磁気記憶素子Ｒは絶縁膜Ｉによって相互に電気的に絶縁されている。
本実施例における、書き込み、読み出し方法は、上に述べた本発明の磁気記録装置の第１の実施形態の場合と同様である。
なお、図１５と図１７に示した構造を比較すると、図１７に示した構造の場合、図１７中の「ｒｅａｄ」印で示す点線のように読み出し時の電流経路は膜面垂直方向に対して電極ＥＬ３の方向に湾曲した形状になるのに対し、図１５に示した構造の場合は、図１５中の「ｒｅａｄ」印で示す点線のように読み出し時の電流経路は膜面に対してほぼ垂直となる。トンネル伝導には膜面垂直方向に運動する伝導電子が寄与するため、図１５に示す構造の方が図１７に示す構造よりも読み出し時の効率が高いという特徴がある。
さらに、本発明の磁気記憶装置の別の実施形態について、図１９（ａ）、（ｂ）に表す。図１９（ａ）に示す実施形態においては、メモリセルを構成する磁気記憶素子Ｒの第１電極ＥＬ１がスイッチング素子Ｔの一端に接続され、第２電極ＥＬ２が読み出しビット線ＲＢＬに接続され、第３電極ＥＬ３は接地され、前記スイッチング素子Ｔのゲート部にはワード線ＷＬが接続され、前記スイッチング素子Ｔの別の端は書き込みビット線ＷＢＬに接続されている。
また、図１９（ｂ）に示す本発明の磁気記憶装置の第４の実施形態においては、メモリセルを構成する磁気記憶素子Ｒの第１電極ＥＬ１が接地され、第２電極ＥＬ２が読み出しビット線ＲＢＬに接続され、第３電極ＥＬ３は、スイッチング素子Ｔの一端に接続され、前記スイッチング素子Ｔのゲート部にはワード線ＷＬが接続されている。
さらに、本発明の磁気記録装置の別の実施形態の例として、第２書き込みビット線ＷＢＬ２を追加した構成が挙げられる。
図２０（ａ）、（ｂ）は、これらの実施形態について、各メモリセルにおける磁気記憶素子Ｒ、スイッチング素子Ｔ、配線の接続関係を表している。図２０（ａ）に例示する、第５の実施形態磁気記憶装置の場合では、メモリセルを構成する磁気記憶素子Ｒの第１電極ＥＬ１がスイッチング素子Ｔの一端に接続され、第２電極ＥＬ２が読み出しビット線ＲＢＬに接続され、第３電極ＥＬ３は書き込みビット線ＷＢＬに接続され、前記スイッチング素子Ｔのゲート部にはワード線ＷＬが接続され、前記スイッチング素子Ｔの別の端は第２書き込みビット線ＷＢＬ２に接続されている。
また、図２０（ｂ）に例示する、第６の実施形態磁気記憶装置の場合では、メモリセルを構成する磁気記憶素子Ｒの第１電極ＥＬ１が書き込みビット線ＷＢＬに接続され、第２電極ＥＬ２が読み出しビット線ＲＢＬに接続され、第３電極ＥＬ３はスイッチング素子Ｔの一端に接続され、前記スイッチング素子Ｔのゲート部にはワード線ＷＬが接続され、前記スイッチング素子Ｔの別の端は第２書き込みビット線ＷＢＬ２に接続されている。
本実施形態において、書き込みに際し、書き込むデータビットに応じた方向に磁気記憶素子Ｒに電流を流すが、例えば図１５と図１７に関して前述した本発明の第１、第２の実施形態の磁気記憶装置の例では、書き込みビット線ＷＢＬ、磁気記憶素子Ｒ、スイッチング素子Ｔがこの順で接続され、スイッチング素子Ｔの別の一端が、接地、または、電源端子に接続されているため、ＷＢＬの終端に２つの異なる値の電位を与えるか、異なる符号の電流を流す手段を具備している。また、同様に、図１９（ａ）、（ｂ）に関して前述した本発明の第３、第４の実施形態の磁気記憶装置の例では、書き込みビット線ＷＢＬ、スイッチング素子Ｔ、磁気記憶素子Ｒがこの順で接続され、磁気記憶素子Ｒの第３電極ＥＬ３または第１電極ＥＬ１が接地、または、電源端子に接続されているため、ＷＢＬの終端に２つの異なる値の電位を与えるか、異なる符号の電流を流す手段を具備している。
これに対して、図２０（ａ）、（ｂ）に示す構成を有する本発明の第５、第６の実施形態の磁気記憶装置の例においては、書き込み時にＷＢＬとＷＢＬ２の間に電流を流すことにより書き込みを行うことができる。すなわち、ＷＢＬとＷＢＬ２のうち、どちらかを選択して電源に接続し、他方を接地することにより、電流の流れる向きを変える、という使い方が可能になるため、１つの電源を用意すれば済むという利点がある。
以上、第１固着層ＦＰ１、第２固着層ＦＰ２、および記憶層ＦＦのそれぞれの磁化方向が各層に対して平行な平面内にある場合について説明したが、本発明はこの構造にこだわらない。すなわち、第１固着層ＦＰ１、第２固着層ＦＰ２、および記憶層ＦＦのそれぞれの磁化方向が同じ平面内で、互いに平行、または反平行で有れば良く、例えば、第１固着層ＦＰ１、第２固着層ＦＰ２、記憶層ＦＦの磁化方向が層の主面に対して略垂直である、いわゆる垂直磁化膜を用いても良い。この垂直磁化膜を用いた場合は、熱揺らぎ耐性を劣化させることなく素子サイズを小さくできるので好適である。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、磁気記憶素子を構成する各要素の具体的な寸法関係や材料、その他、電極、パッシベーション、絶縁構造などの形状や材質に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
また、本発明の磁気記憶素子において、実施形態の例として図１、図３ないし図６、図８ないし図１３で示された構造を上下反転させた構造とすることができる。
また、磁気記憶素子における反強磁性層、中間層、絶縁層などの構成要素は、それぞれ、単層として形成しても良く、または、２以上の層を積層した構造としても良い。
その他、本発明の実施の形態として上述した磁気記憶素子や磁気記憶装置を基にして、当業者が適宜設計変更して実施しうる全ての磁気素子、記録再生装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
なお、本明細書を通じて「垂直」は、製造工程のばらつき等による厳密な垂直からのずれが含まれるものとする。同様に、本明細書を通じて、「平行」、「水平」、「反平行」は、それぞれ厳密な平行、水平、反平行からのずれが含まれる。
本発明の第１の実施の形態に係る磁気記憶素子の断面構造を表す模式図である。 非磁性層を介した２つの強磁性層の間の交換結合を例示するグラフ図である。 本発明の第２の実施の形態にかかる磁気記憶素子を表す模式図である。 本発明の第３の実施の形態にかかる磁気記憶素子を表す模式図である 本発明の第４の実施の形態にかかる磁気記憶素子を表す模式図である。 本発明の第５の実施の形態にかかる磁気記憶素子を表す模式図である。 本発明の第１の実施形態における反転連流閾値と従来技術による反転連流閾値の比と、第１中間層Ｓ１の層厚の関係を計算した結果を表すグラフ図である。 本発明の第６の実施の形態にかかる磁気記憶素子を表す模式図である。 本発明の第７の実施の形態にかかる磁気記憶素子を表す模式図である。 本発明の第８の実施の形態にかかる磁気記憶素子を表す模式図である。 本発明の第９の実施の形態にかかる磁気記憶素子を表す模式図である。 本発明の第１０の実施形態にかかる磁気記憶素子を表す模式図である。 本発明の第１１の実施形態にかかる磁気記憶素子を表す模式図である。 本発明の第１の実施形態にかかる磁気記憶装置の構成を表す模式図である。 本発明の第１の実施形態にかかる磁気記憶装置における、各メモリセルおよびそれに接続されているスイッチング素子Ｔ、ワード線ＷＬ、書き込みビット線ＷＢＬ、読み出しビット線ＲＢＬを表す模式図である。 （ａ）及び（ｂ）は、本発明の第１の実施形態にかかる磁気記憶装置における、磁気記憶素子Ｒに接続されている読み出しビット線ＲＢＬと書き込みビット線ＷＢＬ、磁気記憶素子Ｒの近傍に配置されたワード線ＷＬの断面構造を例示する、異なる断面を表す模式図である。 本発明の第２の実施形態にかかる磁気記憶装置における、各メモリセルおよびそれに接続されているスイッチング素子Ｔ、ワード線ＷＬ、書き込みビット線ＷＢＬ、読み出しビット線ＲＢＬを表す模式図である。 （ａ）及び（ｂ）は、本発明の第２の実施形態にかかる磁気記憶装置における、磁気記憶素子Ｒに接続されている読み出しビット線ＲＢＬと書き込みビット線ＷＢＬ、磁気記憶素子Ｒの近傍に配置されたワード線ＷＬの断面構造を例示する、異なる断面を表す模式図である。 （ａ）及び（ｂ）は、それぞれ、本発明の第３及び第４の実施形態にかかる磁気記憶装置における、各メモリセルおよびそれに接続されているスイッチング素子Ｔ、ワード線ＷＬ、書き込みビット線ＷＢＬ、読み出しビット線ＲＢＬを表す模式図である。 （ａ）及び（ｂ）は、それぞれ、本発明の第５及び第６の実施形態にかかる磁気記憶装置における、各メモリセルおよびそれに接続されているスイッチング素子Ｔ、ワード線ＷＬ、書き込みビット線ＷＢＬ、第２の書き込みビット線ＷＢＬ２、読み出しビット線ＲＢＬを表す模式図である。
符号の説明
ＡＦ１、ＡＦ２、ＡＦ３ 反強磁性層
ＥＬ１、ＥＬ２、ＥＬ３ 電極
ＦＦ 記憶層
ＦＰ１、ＦＰ２、ＦＰ３ 固着層
ＭＣＡ メモリセルアレイ
ＲＢＬ 読み出しビット線
Ｓ 周辺回路
Ｓ１、Ｓ２ 中間層
ＳＦＰ１、ＳＦＰ２ 強磁性サブレイヤー
ＳＳ１ 非磁性サブレイヤー
Ｔ スイッチング素子
ＲＢＬ 読み込みビット線
ＷＢＬ 書き込みビット線
ＷＢＬ２ 第２の書き込みビット線
ＷＬ ワード線

Claims (13)

  1. 強磁性体を含み、磁化方向が固定された第１固着層と、
    強磁性体を含み、磁化方向が固定された第２固着層と、
    前記第１固着層と前記第２固着層との間に設けられ、強磁性体を含み磁化方向が可変の記憶層と、
    前記第１固着層と前記記憶層との間に設けられ、非磁性体からなる第１中間層と、
    前記第２固着層と前記記憶層との間に設けられ、非磁性体からなる第２中間層と、
    前記第１固着層に接続された第１電極と、
    前記第２固着層に接続された第２電極と、
    前記第１中間層に接続され、前記記憶層に直接接続されていない第３電極と、
    を備え、
    前記第１固着層、前記第２固着層、および前記記憶層のそれぞれの磁化方向は、互いに平行または反平行であり、
    前記第１電極と前記第３電極の間に電流を双方向に流すことが可能とされ、
    前記電流を、第１の極性で、第１固着層に流れる電流が第１の閾値以上になるように流した場合に、前記記憶層の磁化方向が、第１の方向となり、
    前記電流を、第２の極性で、第１固着層に流れる電流が第２の閾値以上になるように流した場合に、前記記憶層の磁化方向が、第２の方向となる、
    ことを特徴とする磁気記憶素子。
  2. 前記第１電極と前記第２電極との間、または、前記第３電極と前記第２電極との間に電流を流すことにより、前記記憶層の磁化方向を検知することが可能であることを特徴とする請求項１記載の磁気記憶素子。
  3. 前記第１中間層の層厚は、０．２ナノメートル以上２０ナノメートル以下であることを特徴とする請求項１または２に記載の磁気記憶素子。
  4. 前記第１中間層と前記第３電極との間に設けられ、強磁性体を含み、磁化方向が前記第１固着層の磁化方向に対して反平行方向に固定された第３固着層をさらに備えたことを特徴とする請求項３記載の磁気記憶素子。
  5. 前記第１固着層の磁化方向と前記第２固着層の磁化方向とは、互いに平行方向であることを特徴とする請求項３記載の磁気記憶素子。
  6. 前記第１固着層、前記第２固着層、及び前記記憶層の磁化方向が、層の主面に対して略垂直であることを特徴とする請求項３記載の磁気記憶素子。
  7. 前記第１固着層、前記第２固着層及び前記記憶層のうちの少なくともいずれかは、複数の強磁性サブレイヤー、または、複数の強磁性サブレイヤーと１つ以上の非磁性サブレイヤーから構成されていることを特徴とする請求項３記載の磁気記憶素子。
  8. 前記第１固着層、前記第２固着層、前記記憶層及び前記第３固着層のうちの少なくともいずれかは、複数の強磁性サブレイヤー、または、複数の強磁性サブレイヤーと１つ以上の非磁性サブレイヤーから構成されていることを特徴とする請求項４記載の磁気記憶素子。
  9. 前記第１電極と前記第１固着層との間、前記第２電極と前記第２固着層との間、前記第３電極と前記第３固着層との間、の少なくともいずれかに設けられた反強磁性層をさらに備えたことを特徴とする請求項１〜８のいずれか１つに記載の磁気記憶素子。
  10. 前記第２中間層はピンホールを有し、前記ピンホールは、前記第２固着層または前記記憶層の少なくともいずれかの材料により埋め込まれていることを特徴とする請求項１〜９のいずれか１つに記載の磁気記憶素子。
  11. 複数のワード線と、
    複数の書き込みビット線と、
    複数の読み出しビット線と、
    請求項１〜１０のいずれか１つに記載の複数の磁気記憶素子と、
    を備え、
    前記複数のワード線のいずれかと前記複数の書き込みビット線のいずれかとを選択して前記複数の磁気記憶素子のいずれかの前記第１電極と前記第３電極との間に電流を流すことにより、その記憶層の磁化方向を前記第１の方向と前記第２の方向とのいずれかとすることが可能とされ、
    前記複数のワード線のいずれかと前記複数の読み出しビット線のいずれかとを選択して前記複数の磁気記憶素子のいずれかの前記第２電極と前記第１電極との間に電流を流す、または、前記第２電極と前記第３電極との間に電流を流すことにより、前記記憶層と前記第２固着層との間の磁気抵抗効果が検出可能とされたことを特徴とする磁気記憶装置。
  12. 前記複数のワード線のいずれかと前記複数の読み出しビット線のいずれかとを選択して前記複数の磁気記憶素子のいずれかの前記第２電極と前記第１電極との間に電流を流すことにより、前記記憶層と前記第２固着層との間の磁気抵抗効果が検出可能とされたことを特徴とする請求項１１記載の磁気記憶装置。
  13. 複数の第２の書き込みビット線をさらに備え、
    前記複数のワード線のいずれかと、前記複数の書き込みビット線と前記複数の第２の書き込みビット線のいずれかとを選択して前記複数の磁気記憶素子のいずれかの前記第１電極と前記第３電極との間に電流を流すことにより、その記憶層の磁化方向を前記第１の方向と前記第２の方向とのいずれかとすることが可能とされていることを特徴とする請求項１１または１２に記載の磁気記憶装置。
JP2007215593A 2007-08-22 2007-08-22 磁気記憶素子及び磁気記憶装置 Pending JP2009049264A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007215593A JP2009049264A (ja) 2007-08-22 2007-08-22 磁気記憶素子及び磁気記憶装置
US12/107,127 US20090052237A1 (en) 2007-08-22 2008-04-22 Magnetic memory device and magnetic memory apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007215593A JP2009049264A (ja) 2007-08-22 2007-08-22 磁気記憶素子及び磁気記憶装置

Publications (1)

Publication Number Publication Date
JP2009049264A true JP2009049264A (ja) 2009-03-05

Family

ID=40381991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007215593A Pending JP2009049264A (ja) 2007-08-22 2007-08-22 磁気記憶素子及び磁気記憶装置

Country Status (2)

Country Link
US (1) US20090052237A1 (ja)
JP (1) JP2009049264A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012253344A (ja) * 2011-05-31 2012-12-20 Hgst Netherlands B V ３端子スピントルク発振素子（ｓｔｏ）

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5339272B2 (ja) * 2008-06-05 2013-11-13 国立大学法人東北大学 スピントロニクスデバイス及び情報伝達方法
US9093163B2 (en) * 2010-01-14 2015-07-28 Hitachi, Ltd. Magnetoresistive device
JP5598975B2 (ja) * 2010-09-02 2014-10-01 独立行政法人理化学研究所 スピン注入源およびその製造方法
JP5695451B2 (ja) * 2011-03-04 2015-04-08 株式会社東芝 磁気メモリ及び磁気メモリ装置
US10953319B2 (en) * 2013-01-28 2021-03-23 Yimin Guo Spin transfer MRAM element having a voltage bias control
US9633678B2 (en) 2015-09-29 2017-04-25 Seagate Technology Llc Data reader with spin filter

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60300157T2 (de) * 2002-03-29 2005-11-10 Kabushiki Kaisha Toshiba Magnetische Speichereinheit und magnetische Speichermatrix
US6958927B1 (en) * 2002-10-09 2005-10-25 Grandis Inc. Magnetic element utilizing spin-transfer and half-metals and an MRAM device using the magnetic element
US7190611B2 (en) * 2003-01-07 2007-03-13 Grandis, Inc. Spin-transfer multilayer stack containing magnetic layers with resettable magnetization
US6980469B2 (en) * 2003-08-19 2005-12-27 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US7009877B1 (en) * 2003-11-14 2006-03-07 Grandis, Inc. Three-terminal magnetostatically coupled spin transfer-based MRAM cell
JP4920881B2 (ja) * 2004-09-27 2012-04-18 株式会社日立製作所 低消費電力磁気メモリ及び磁化情報書き込み装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012253344A (ja) * 2011-05-31 2012-12-20 Hgst Netherlands B V ３端子スピントルク発振素子（ｓｔｏ）

Also Published As

Publication number Publication date
US20090052237A1 (en) 2009-02-26

Similar Documents

Publication Publication Date Title
JP4435189B2 (ja) 磁気記憶素子及び磁気記憶装置
JP6200471B2 (ja) 磁気メモリ
US9666793B2 (en) Method of manufacturing magnetoresistive element(s)
US7119410B2 (en) Magneto-resistive effect element and magnetic memory
JP4575136B2 (ja) 磁気記録素子、磁気記録装置、および情報の記録方法
JP5756760B2 (ja) 磁気メモリ、磁気メモリの製造方法、及び、磁気メモリの駆動方法
JP5623507B2 (ja) スピントルクの切換を補助する層を有する、スピントルクの切換を持つ磁気積層体
JP6290487B1 (ja) 磁気メモリ
JP5455313B2 (ja) 磁気記憶素子及び磁気記憶装置
US9153340B2 (en) Magnetic storage element, magnetic storage device, magnetic memory, and driving method
US9184212B2 (en) Shift-register like magnetic storage memory and method for driving the same
JP2007201059A (ja) 磁気素子、磁気記録装置及び書き込み方法
US10276224B2 (en) Magnetic memory having metal portions and magnetic memory array including same
US20080089118A1 (en) Magnetic random access memory and method of manufacturing the same
JP6434103B1 (ja) 磁気メモリ
JP2005229099A (ja) 積層可能な構造を有する高密度磁気ランダムアクセスメモリ（ｍｒａｍ）のための方法および装置
US20120087185A1 (en) Magnetic latch magnetic random access memory (mram)
JP2009049264A (ja) 磁気記憶素子及び磁気記憶装置
JP6523666B2 (ja) 磁気記憶素子および磁気メモリ
JP2018157033A (ja) 磁気抵抗素子および磁気メモリ
CN112514091A (zh) 磁隧道结磁阻设备
JP2016046442A (ja) 磁気記憶素子および磁気メモリ
JP2008071903A (ja) 磁気整流素子
JP2008300622A (ja) 磁気抵抗効果素子および磁気メモリ装置
JP2008047840A (ja) 磁気抵抗効果素子、磁気ランダムアクセスメモリ、及びそれらの製造方法