JP2008047840A - 磁気抵抗効果素子、磁気ランダムアクセスメモリ、及びそれらの製造方法 - Google Patents

Abstract

【課題】微細化可能で、微細化においても書き込み電流をより小さくすることが可能な磁気抵抗効果素子を提供する。
【解決手段】反強磁性層１ａ、１ｂ、磁化固定層２ａ、２ｂ、磁化自由層３、非磁性層４及び磁化固定層５を具備する磁気抵抗効果素子を用いる。反強磁性層１ａ、１ｂは基板１１の表面に垂直に設けられる。磁化固定層２ａ、２ｂは反強磁性層１ａ、１ｂに略平行に設けられる。磁化自由層３は磁化固定層２ａ、２ｂの一方の上端に一端を、他方の上端に他端を接続され、磁化の向きが可変である。非磁性層４は磁化自由層３に隣接して設けられる。磁化固定層５は非磁性層４に隣接し、磁化自由層３とは反対側に設けられ、磁化が一方向に固定される。磁化固定層２ａ、２ｂと磁化自由層３とは同一磁性膜３２である。同一磁性膜３２の両端部である第１磁化固定層２ａ、２ｂの磁化の向きは、反強磁性層１ａ、１ｂで固定される。
【選択図】図２

Description

本発明は、本発明は磁気抵抗効果素子、磁気ランダムアクセスメモリ、及びそれらの製造方法に関し、特にスピントルクを用いた磁気抵抗効果素子、磁気ランダムアクセスメモリ、及びそれらの製造方法に関する。

磁気抵抗効果素子を記憶素子として用いる磁気ランダムアクセスメモリが知られている。磁気ランダムアクセスメモリは不揮発性であり、書き換え耐性に優れ、また高速動作や高温動作が可能である。このように磁気ランダムアクセスメモリは他のメモリにはない特性を有することから、その実用化に向けた研究が盛んに行われている。この磁気抵抗効果素子は、磁気抵抗効果を発現する磁化固定層／非磁性層／磁化自由層によって構成される。磁気抵抗効果素子においては、二つの強磁性層の磁化の相対角が平行の場合に、上記３層間の抵抗は低抵抗、反平行な場合に高抵抗となる。その抵抗変化率は、数１０〜数１００％になることが知られている。

磁気抵抗効果素子は主に反強磁性層、磁化固定層、非磁性層及び磁化自由層から構成される。磁化固定層は、一般的には隣接して反強磁性層が設けられており、その磁化方向は実質的に固定されている。一方、磁化自由層の磁化は磁化容易軸方向を向き、磁化固定層の磁化方向との相対角度は平行、反平行のいずれかとなる。

データの読出しは磁気抵抗効果素子の垂直方向（磁化自由層−非磁性層−磁化固定層の間）に電圧を印加し、その抵抗を測定することにより行われる。例えば、相対角が平行の場合、その抵抗は低抵抗となり、それを「０」と読み出す。送対角が反平行な場合、その抵抗は高抵抗となり、それを「１」と読み出す。

一方、この磁気抵抗効果素子へのデータの書き込み方法としては以下のような方法が用いられている。まず代表的なものは、磁気抵抗効果素子の近くに配置された書き込み配線に電流を流し、それによって誘起される磁界により磁化自由層の磁化の方向を変化させることにより行うものである（以下、「電流磁界方式」という）。

電流を印加することで発生する磁界は電流１ｍＡあたり数Ｏｅ（エールステッド）〜十数Ｏｅである。一方、磁気抵抗効果素子の記憶情報の熱安定性のためには、磁化自由層の反転に必要な磁界は数十Ｏｅである。これらのことから、１ｍＡ以下の書き込み電流での書き込みは非常に難しい。したがって、電流磁界方式の磁気ランダムアクセスメモリは、この点で他のランダムアクセスメモリと比べて競争力に劣る。さらに、磁気抵抗効果素子のサイズにほぼ反比例して、磁化自由層の磁化を反転させるために必要な磁界は大きくなる。そのため、メモリセルが微細化されるにつれて、書き込み電流が増加してしまうという問題点がある。

この書き込み電流が大きく、微細化に対してさらに増大するという問題を解決する方法として、スピン注入を利用した書き込み方式が提案されている。例えば、Ｍ．Ｈｏｓｏｍｉ ｅｔ ａｌ．，“Ａ Ｎｏｖｅｌ Ｎｏｎｖｏｌａｔｉｌｅ Ｍｅｍｏｒｙ ｗｉｔｈ Ｓｐｉｎ Ｔｏｒｑｕｅ Ｔｒａｎｓｆｅｒ Ｍａｇｎｅｔｉｚａｔｉｏｎ Ｓｗｉｔｃｈｉｎｇ： Ｓｐｉｎ−ＲＡＭ”，Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ，Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ，ｐ．４７３，２００５，に、その書き込み方式が記載されている。この方式では、データの書き込みは磁気抵抗効果素子の磁化自由層−非磁性層−磁化固定層の間に電流を流して行う。この方法によれば、磁化自由層の磁化反転は磁化自由層−非磁性層−磁化固定層の間で流れる電流の電流密度が大きいほど起こりやすくなる。そのため、磁気抵抗効果素子のサイズが小さくなれば磁化反転に必要な電流値は低減していくことがわかる。

また、近年、強磁性体細線中の磁壁が電流によって駆動されることが実証され、理論的、実験的な研究が行われている。例えば、Ａ．Ｙａｍａｇｕｃｈｉ ｅｔ ａｌ．，“Ｒｅａｌ−Ｓｐａｃｅ Ｏｂｓｅｒｖａｔｉｏｎ ｏｆ Ｃｕｒｒｅｎｔ−Ｄｒｉｖｅｎ Ｄｏｍａｉｎ Ｗａｌｌ Ｍｏｔｉｏｎ ｉｎ Ｓｕｂｍｉｃｒｏｎ Ｍａｇｎｅｔｉｃ Ｗｉｒｅｓ”，Ｐｈｙｓｉｃａｌ Ｒｅｖｉｅｗ Ｌｅｔｔｅｒｓ，ｖｏｌ．９２，ｐｐ．０７７２０５−１，２００４，に、磁壁の電流駆動が記載されている。この磁壁の電流駆動は、磁壁を有する幅数十ナノメートル〜数マイクロメートルの磁性細線に磁壁を横切るような電流が流れたとき、伝導電子の持つスピン磁気モーメントによって磁壁が動かされるという現象である。

この磁壁の電流駆動現象を利用した磁気抵抗効果素子も提案されている。例えば、特開２００５−１９１０３２号公報に磁気記憶装置及び磁気情報の書込み方法が記載されている。この磁気記憶装置は、磁化固定層と、トンネル絶縁層と、磁化自由層と、一対の磁気情報書込み用端子とを備える。磁化固定層は、固定磁化が付与され、導電性である。トンネル絶縁層は、前記磁化固定層に積層形成されている。磁化自由層は、前記トンネル絶縁層を介して前記磁化固定層と積層形成された接合部、前記接合部の一対の端部に隣接形成された磁壁ピン止め部、及び、前記磁壁ピン止め部に隣接する互いに反対向きの固定磁化が付与された一対の磁化固定部を具備し、導電性である。一対の磁気情報書込み用端子は、前記一対の磁化固定部に電気接続し、前記磁化自由層の前記接合部、前記一対の磁壁ピン止め部及び前記一対の磁化固定部を貫通する電流を磁化自由層に流す。この磁壁の電流駆動もスピン注入方式と同様に、磁化反転に必要な電流値は素子の微細化とともに小さくなる。

以上のような理由から、スピン注入や磁壁の電流駆動は、スケーリング特性に優れた低電流動作の磁気ランダムアクセスメモリを提供する原理として注目されている。

しかし、磁壁の電流駆動を利用して磁気抵抗効果素子を実現する場合にも以下に挙げるような問題がある。

磁壁の電流駆動を磁気抵抗効果素子に利用する場合、磁化自由層は二方向の磁化を取り得なければならない。そのためには、磁化が可変な領域へのスピン偏極した伝導電子の導入源となる磁化が互いに反平行に固定された二つの領域が必要となる。すなわち、磁気情報の記憶部分が、磁化方向が可変な一つ以上の領域と磁化方向が固定された二つ以上の領域とを、互いに電気的に接続された状態で具備することが必要になる。これらを実現するためには、磁化が固定された領域には保磁力の大きい材料を用い、磁化が可変な領域には保磁力の小さな材料を用いる方法が考えられる。

しかし、この場合、磁化が固定された領域と磁化が可変な領域とを別々に作製する必要があるため、複雑なプロセスを必要とする。さらに磁化が固定された領域が電流導入時も磁化方向が不変であり、かつ磁化が可変な領域も電流が流れていないときは熱的に安定であるためには、これらを具備する層としてはある程度大きな面積を要してしまい、微細化が困難となる。また、磁性膜は表面に酸化膜が形成されやすい材料のため、磁化が固定された領域と磁化が可変な領域との接続部に絶縁膜が形成されることによって電気的な不良が発生するおそれがある。微細化可能で、微細化においても書き込み電流をより小さくすることが可能な磁気抵抗効果素子、磁気ランダムアクセスメモリが望まれる。広い書き込みマージンを有し、大きなセル面積を要さず、かつ設計自由度の高い磁気抵抗効果素子、磁気ランダムアクセスメモリが求められる。

関連する技術として特開２０００−１９５２５０号公報に磁気メモリ装置が開示されている。この磁気メモリ装置は、第一の強磁性層と前記第一の強磁性層に絶縁障壁を介して対向した第二の強磁性層とを有する磁気メモリセルを備え、前記第一の強磁性層の磁化状態を、前記第二の強磁性層の磁化状態を変化させることにより得られるトンネルコンダクタンスの変化として検出する。この磁気メモリ装置において、前記第二の強磁性層は、前記絶縁障壁と接合する自由磁化領域、及び前記自由磁化領域に隣接する周辺部を備える。

関連する技術として特開２００５−１５０３０３号公報に磁気抵抗効果素子および磁気メモリが開示されている。この磁気抵抗効果素子は、第１の強磁性層／トンネル障壁層／第２の強磁性層の３層構造を含む強磁性トンネル接合を有し、前記第１の強磁性層は前記第２の強磁性層よりも保磁力が大きく、前記２つの強磁性層の磁化の相対的角度によりトンネルコンダクタンスが変化する。この磁気抵抗効果素子において、前記第２の強磁性層の端部の磁化が前記第２の強磁性層の磁化容易軸方向と直交する成分を持つ方向に固着されていることを特徴とする。

特開２００５−１９１０３２号公報 特開２０００−１９５２５０号公報 特開２００５−１５０３０３号公報 Ｍ．Ｈｏｓｏｍｉ ｅｔ ａｌ．，"Ａ Ｎｏｖｅｌ Ｎｏｎｖｏｌａｔｉｌｅ Ｍｅｍｏｒｙ ｗｉｔｈ Ｓｐｉｎ Ｔｏｒｑｕｅ Ｔｒａｎｓｆｅｒ Ｍａｇｎｅｔｉｚａｔｉｏｎ Ｓｗｉｔｃｈｉｎｇ： Ｓｐｉｎ−ＲＡＭ"，Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ，Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ，ｐ．４７３，２００５ Ａ．Ｙａｍａｇｕｃｈｉ ｅｔ ａｌ．，"Ｒｅａｌ−Ｓｐａｃｅ Ｏｂｓｅｒｖａｔｉｏｎ ｏｆ Ｃｕｒｒｅｎｔ−Ｄｒｉｖｅｎ Ｄｏｍａｉｎ Ｗａｌｌ Ｍｏｔｉｏｎ ｉｎ Ｓｕｂｍｉｃｒｏｎ Ｍａｇｎｅｔｉｃ Ｗｉｒｅｓ"，Ｐｈｙｓｉｃａｌ Ｒｅｖｉｅｗ Ｌｅｔｔｅｒｓ，ｖｏｌ．９２，ｐｐ．０７７２０５−１，２００４

本発明の目的は、微細化可能で、微細化においても書き込み電流をより小さくすることが可能な磁気抵抗効果素子、磁気ランダムアクセスメモリ及びそれらの製造方法を提供することにある。

本発明の他の目的は、広い書き込みマージンを有し、大きなセル面積を要さず、かつ設計自由度の高い磁気抵抗効果素子、磁気ランダムアクセスメモリ及びそれらの製造方法を提供することにある。

以下に、［発明を実施するための最良の形態］で使用される番号・符号を用いて、［課題を解決するための手段］を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。

本発明の磁気抵抗効果素子は、二つの反強磁性層（１ａ、１ｂ）と、二つの第１磁化固定層（２ａ、２ｂ）と、磁化自由層（３）と、非磁性層（４）と、第２磁化固定層（５）とを具備する。二つの反強磁性層（１ａ、１ｂ）は、基板（１１）の表面に対して略垂直に設けられている。二つの第１磁化固定層（２ａ、２ｂ）は、二つの反強磁性層（１ａ、１ｂ）に略平行に設けられている。磁化自由層（３）は、二つの第１磁化固定層（２ａ、２ｂ）の一方の上端に一端を、他方の上端に他端を、それぞれ接続され、磁化の向きが可変である。非磁性層（４）は、磁化自由層（３）に隣接して設けられている。第２磁化固定層（５）は、非磁性層（４）に隣接し、磁化自由層（３）とは反対側に設けられ、磁化が一方向に固定されている。二つの第１磁化固定層（２ａ、２ｂ）と磁化自由層（３）とは、同一磁性膜（３２）で構成されている。同一磁性膜（３２）の両端部である二つの第１磁化固定層（２ａ、２ｂ）の磁化の向きは、二つの反強磁性層（１ａ、１ｂ）で固定されている。
本発明では、第１磁化固定層（２ａ、２ｂ）の磁化が反強磁性層（１ａ、１ｂ）により固定されているため、磁壁消失による動作不良が発生することはない。また、反強磁性層（１ａ、１ｂ）及び第１磁化固定層（２ａ、２ｂ）が基板（１１）の表面から略垂直に伸びるように形成されているので、磁気抵抗効果素子（２０）の面積、延いては磁気メモリセル（２１）の面積を小さくすることができる。磁化自由層（３）と第１磁化固定層（２ａ、２ｂ）は同一膜（３２）で形成されるため、磁化自由層（３）と第１磁化固定層（２ａ、２ｂ）との接続部に絶縁層が形成されるなどの電気的な不良が発生しない。

上記の磁気抵抗効果素子において、二つの第１磁化固定層（２ａ、２ｂ）の磁化の向きは、基板（１１）の表面に対して同じ向きに固定されている。

上記の磁気抵抗効果素子において、磁化自由層（３）に第１データを書き込むための第１書き込み動作時、二つの第１磁化固定層（２ａ、２ｂ）のいずれか一方、磁化自由層（３）、及び二つの第１磁化固定層（２ａ、２ｂ）の他方を通る書き込み電流経路において、第１書き込み電流（ＩＷ１）が第１の向きに流れる。磁化自由層（３）に第２データを書き込むための第２書き込み動作時、書き込み電流経路において、第２書き込み電流（ＩＷ２）が第１の向きとは逆の第２の向きに流れる。
本発明の磁気抵抗効果素子（２０）への書き込みは、第１磁化固定層（２ａ、２ｂ）から磁化自由（３）層内に流入する電流（ＩＷ１／ＩＷ２）の向きを制御し、第１磁化固定層（２ａ、２ｂ）と磁化自由層（３）の境界付近に形成される磁壁を移動させることにより磁化自由層（３）の磁化方向を変化させることにより、二つの値（“０”／“１”）を書き分ける。

上記の磁気抵抗効果素子において、磁化自由層（３）のデータを読み出すための読み出し動作時に、二つの第１磁化固定層（２ａ、２ｂ）のいずれか一方、磁化自由層（３）、非磁性層（４）、及び第２磁化固定層（５）を通る読み出し電流経路において、読み出し電流が流れる。

本発明の磁気ランダムアクセスメモリは、磁気抵抗効果素子（２０）と、第１ビット線（ＢＬ１）と、第２ビット線（ＢＬ２）と、ワード線（ＷＬ）とを具備する。磁気抵抗効果素子（２０）は、上記いずれか一項に記載されている。第１ビット線（ＢＬ１）は、二つの第１磁化固定層（２ａ、２ｂ）の一方に第１トランジスタ（ＴＲ１）を介して接続されている。第２ビット線（ＢＬ２）は、二つの第１磁化固定層（２ａ、２ｂ）の他方に第２トランジスタ（ＴＲ２）を介して接続されている。ワード線（ＷＬ）は、第１トランジスタ（ＴＲ１）及び第２トランジスタ（ＴＲ２）のゲートに接続されている。

上記の磁気ランダムアクセスメモリにおいて、磁気抵抗効果素子（２０）に第１データを書き込むための第１書き込み動作時、ワード線（ＷＬ）が選択され、第１ビット線（ＢＬ１）、第１トランジスタ（ＴＲ１）、二つの第１磁化固定層（２ａ、２ｂ）のいずれか一方、磁化自由層（３）、二つの第１磁化固定層（２ａ、２ｂ）の他方、第２トランジスタ（ＴＲ２）、及び第２ビット線（ＢＬ２）を通る書き込み電流経路において、第１書き込み電流（ＩＷ１）が第１の向きに流れる。磁気抵抗効果素子（２０）に第２データを書き込むための第２書き込み動作時、ワード線（ＷＬ）が選択され、書き込み電流経路において、第２書き込み電流（ＩＷ２）が第１の向きとは逆の第２の向きに流れる。

上記の磁気ランダムアクセスメモリにおいて、磁気抵抗効果素子（２０）のデータを読み出すための読み出し動作時に、ワード線（ＷＬ）が選択され、第２ビット線（ＢＬ２）から、第２トランジスタ（ＴＲ２）、二つの第１磁化固定層（２ａ、２ｂ）の一方、磁化自由層（３）、非磁性層（４）、及び第２磁化固定層（５）を通る読み出し電流経路において、読み出し電流が流れる。

本発明の磁気抵抗効果素子の製造方法は、（ａ）基板（１１）の表面に対して凸部（３１）を形成する工程と、（ｂ）基板（１１）及び凸部（３１）を覆うように反強磁性膜（１）を形成する工程と、（ｃ）基板（１１）の表面に略垂直な方向に反強磁性膜（１）をエッチングして、凸部（３１）の側面に二つの反強磁性層（１ａ、１ｂ）を形成する工程と、（ｄ）基板（１１）、二つの反強磁性層（１ａ、１ｂ）及び凸部（３１）の上部の各々の表面を覆うように、第１磁性膜（３２）、非磁性膜（３３）、及び第２磁性膜（３４）をこの順に積層する工程と、（ｅ）第２磁性膜（３４）をエッチングして、凸部（３１）の上部の非磁性膜（３３）上に、第２磁化固定層（５）を形成する工程と、（ｆ）非磁性膜（３３）及び第１磁性膜（３２）をエッチングして、二つの反強磁性層（１ａ、１ｂ）の側面を覆うように第１磁性膜（３２）で形成された二つの第１磁化固定層（２ａ、２ｂ）と、凸部（３１）の上部を覆うように第１磁性膜（３２）で形成された磁化自由層（３）とを形成する工程とを具備する。
本発明において、反強磁性層（１ａ、１ｂ）が凸部（３１）の側壁部分に自己整合的に形成されるため、磁気抵抗効果素子（２０）の面積、延いては磁気メモリセル（２１）の面積を小さくすることができる。また、磁化自由層（３）と第１磁化固定層（２ａ、２ｂ）は同一膜（３２）で形成されるため、磁化自由層（３）と第１磁化固定層（２ａ、２ｂ）との接続部に絶縁層が形成されるなどの電気的な不良が発生しない。

上記の磁気抵抗効果素子の製造方法において、（ａ）ステップにおいて、（ａ１）基板（１１）の表面を覆うように絶縁膜を形成する工程と、（ａ２）基板（１１）の表面に対して略垂直な側面を有する凸部（３１）を形成するように絶縁膜をエッチングする工程とを備える。

本発明の磁気ランダムアクセスメモリの製造方法は、（ａ）半導体基板上に半導体回路を形成する工程と、（ｂ）上記各項いずれかに記載の磁気抵抗効果素子の製造方法を実行する工程とを具備する。

微細化可能で、微細化においても書き込み電流をより小さくすることが可能な磁気抵抗効果素子、磁気ランダムアクセスメモリ及びそれらの製造方法を得ることが出来る。広い書き込みマージンを有し、大きなセル面積を要さず、かつ設計自由度の高い磁気抵抗効果素子、磁気ランダムアクセスメモリ及びそれらの製造方法を得ることが出来る。

以下、添付図面を参照して、本発明による磁気抵抗効果素子、磁気ランダムアクセスメモリ（以下、「ＭＲＡＭ」ともいう）、及びそれらの製造方法について説明する。

図１は、本発明の磁気抵抗効果素子を磁気メモリセルに適用したＭＲＡＭの実施の形態の構成を示すブロック図である。ＭＲＡＭ５０は、メモリセルアレイ５１、Ｘセレクタ５２、Ｙセレクタ５３、Ｙ側電流終端回路５４、Ｙ側電流源回路５５、Ｙ側電流源回路５６、読み出し電流負荷回路５７、センスアンプ５８を具備する。

メモリセルアレイ５１は、Ｘ方向へ延在するワード線ＷＬと、Ｙ方向へ延在する第１ビット線ＢＬ１及び第２ビット線ＢＬ２の複数のビット線対と、複数のワード線ＷＬと複数のビット線対との交点の各々に対応して行列状に設けられた複数の磁気メモリセル２１とを備える。ただし、複数の磁気メモリセル２１は、データの記録に用いられる磁気メモリセル２１と共に、データ読み出しの際に参照されるリファレンスセル２１ｒを含んでいる。リファレンスセル２１ｒの基本構造は、磁気メモリセル２１のものと同じである。複数のビット線対は、リファレンスセル用の第１ビット線ＢＬ１ｒ及び第２ビット線ＢＬ２ｒの複数のビット線対を含んでいる。

磁気メモリセル２１は、第１トランジスタＴＲ１、第２トランジスタＴＲ２、及び磁気抵抗効果素子２０を備える。第１トランジスタＴＲ１は、そのゲート電極をワード線ＷＬに、一方のソース・ドレイン電極を第１ビット線ＢＬ１に、他方のソース・ドレイン電極を磁気抵抗効果素子２０に、それぞれ接続されている。第２トランジスタＴＲ２は、そのゲート電極をワード線ＷＬに、一方のソース・ドレイン電極を第２ビット線ＢＬ２に、他方のソース・ドレイン電極を磁気抵抗効果素子２０に、それぞれ接続されている。磁気抵抗効果素子２０は、第１端子を第１トランジスタＴＲ１のソース・ドレイン電極に、第２端子を第２トランジスタＴＲ２のソース・ドレイン電極に、第３端子を配線１４を介して接地にそれぞれ接続されている。磁気抵抗効果素子２０の詳細な構造は後述する。

Ｘセレクタ５２は、書き込み動作時及び読み出し動作時に、複数のワード線ＷＬから選択ワード線ＷＬｓを選択する。それにより、選択ワード線ＷＬｓにゲート電極を接続された第１トランジスタＴＲ１及び第２トランジスタＴＲ２はオンになる。Ｙセレクタ５３は、書き込み動作時及び読み出し動作時に、複数の第２ビット線ＢＬ２から選択第２ビット線ＢＬ２ｓを選択する。それにより、書き込み動作時に選択第２ビット線ＢＬ２ｓへＹ側電流源回路５５から書き込み電流ＩＷ２を供給するか、又は書き込み電流ＩＷ１を終端する。また、読み出し動作時に複数の第２ビット線ＢＬ２へ読み出し電流負荷回路５７から読み出し電流ＩＲを供給する。

Ｙ側電流終端回路５４は、書き込み動作時に、複数の第１ビット線ＢＬ１から選択第１ビット線ＢＬ１ｓを選択する。それにより、書き込み動作時に選択第１ビット線ＢＬ１ｓへＹ側電流源回路５６から書き込み電流ＩＷ１を供給するか、又は書き込み電流ＩＷ２を終端する。Ｙ側電流源回路５５は、書き込み動作時にＹセレクタ５３を介して選択第２ビット線ＢＬ２ｓへ書き込み電流ＩＷ２を供給する。Ｙ側電流源回路５６は、書き込み動作時にＹ側電流終端回路５４を介して選択第１ビット線ＢＬ１ｓへ書き込み電流ＩＷ１を供給する。

読み出し電流負荷回路５７は、読み出し動作時にＹセレクタ５３を介して選択第２ビット線ＢＬ２ｓへ読み出し電流ＩＲを供給する。それと共に、読み出し動作時にリファレンスセル用の第２ビット線ＢＬ２ｒへ同じ読み出し電流ＩＲを供給する。センスアンプ５８は、読み出し動作時に、選択第２ビット線ＢＬ２ｓの電位とリファレンスセル用の第２ビット線ＢＬ２ｒとの電位を比較することで、選択第２ビット線ＢＬ２ｓ、及び選択第１ワード線ＷＬ１ｓとで選択される磁気メモリセル１（以下、「選択セル２１ｓ」ともいう）に格納されたデータ（情報）を読み出す。

これらＸセレクタ５２、Ｙセレクタ５３、Ｙ側電流終端回路５４、Ｙ側電流源回路５５、及びＹ側電源回路５６は、磁気メモリセル２１に書き込み電流ＩＷ１，ＩＷ２を供給するための「書き込み電流回路」を構成している。

これらワード線ＷＬ、第１ビット線ＢＬ１、及び第２ビット線ＢＬ２を制御するための周辺回路は、当業者により適宜設計され得る。また、ＭＲＡＭの構成は、この例に限定されるものではなく、本発明の磁気抵抗効果素子を適用していれば、他の構成を有していても良い。

書き込み・読み出しの双方において、選択セル２１ｓにつながる選択ワード線ＷＬｓが選択され、その電位が“Ｈｉｇｈ”に設定される。これにより、選択セル２１ｓの第１トランジスタＴＲ１及び第２トランジスタＴＲ２がＯＮになる。

選択セル２１ｓにデータ「１」を書き込む場合、選択第１ビット線ＢＬ１ｓ及び選択第２ビット線ＢＬ２ｓの電位は、それぞれ“Ｈｉｇｈ”及び“Ｌｏｗ”に設定される。その結果、第１書き込み電流ＩＷ１が、選択第１ビット線ＢＬ１ｓから、第１トランジスタＴＲ１、磁気抵抗効果素子２０及び第２トランジスタＴＲ２を経由して、選択第２ビット線ＢＬ２ｓに流れる。一方、データ「０」を書き込む場合、選択第１ビット線ＢＬ１ｓ及び選択第２ビット線ＢＬ２ｓの電位は、それぞれ“Ｌｏｗ”及び“Ｈｉｇｈ”に設定される。その結果、第２書き込み電流ＩＷ２が、選択第２ビット線ＢＬ２ｓから、第２トランジスタＴＲ２、磁気抵抗効果素子２０及び第１トランジスタＴＲ１を経由して、選択第１ビット線ＢＬ１ｓに流れる。

データを読み出す場合、例えば、選択第２ビット線ＢＬ２ｓの電位は“Ｈｉｇｈ”に設定され、第１ビット線ＢＬ１は“Ｏｐｅｎ”に設定される。これにより、読み出し電流ＩＲが、選択第２ビット線ＢＬ２ｓから、第２トランジスタＴＲ２、磁気抵抗効果素子２０及び配線１４を経由して、接地に流れる。

次に、本発明の磁気抵抗効果素子の実施の形態の構成について説明する。図２は、本発明の磁気抵抗効果素子の実施の形態の構成を示す断面図である。磁気抵抗効果素子２０は、半導体回路（図示されず）を作製された基板１１上に作製される。半導体回路との電気的な接続は、第１層間絶縁層１８に埋設された二つの金属層１２を介して行われる。磁気抵抗効果素子２０は、二つの反強磁性層１ａ，１ｂと、二つの第１磁化固定層２ａ，２ｂと、磁化自由層３と、非磁性層４と、第２磁化固定層５と、反強磁性層６と、キャップメタル７を備えている。

二つの反強磁性層１ａ，１ｂは、それぞれ二つの金属層１２の一部表面上に、基板１１表面に対して略垂直に形成されている。すなわち、二つの反強磁性層１ａ，１ｂは、絶縁膜（例示：ＳｉＯ_２（酸化シリコン）、ＳｉＮｘ（窒化シリコン））の凸部３１の側面に沿って、金属層１２から略垂直上方に伸びるように設けられている。

二つの第１磁化固定層２ａ，２ｂは、それぞれ二つの金属層１２の一部表面上に、基板１１表面に対して略垂直に形成されている。すなわち、二つの第１磁化固定層２ａ，２ｂは、二つの反強磁性層１ａ，１ｂに沿って、金属層１２から略垂直上方に伸びるように設けられている。二つの第１磁化固定層２ａ，２ｂは、それぞれ二つの反強磁性層１ａ，１ｂに接し、それらによって磁化方向が固定されている。第１磁化固定層２ａは、例えば第１トランジスタＴＲ１に金属層１２を介して接続されている。一方、第１磁化固定層２ｂは、例えば、第２トランジスタＴＲ２に他の金属層１２を介して接続されている。

磁化自由層３は、二つの第１磁化固定層２ａ，２ｂの上部を接続するように、基板１１表面に対して略平行に形成されている。磁化自由層３は、第１磁化固定層２ａ，２ｂと同一膜で形成されている。第１磁化固定層２ａ、磁化自由層３及び第１磁化固定層２ｂは、この順に連続（一体化）している。

非磁性層４は、連続した第１磁化固定層２ａ、磁化自由層３及び第１磁化固定層２ｂに隣接して、それらを覆うように形成されている。第２磁化固定層５は、非磁性層４を挟んで磁化自由層３とは反対側に、基板１１表面に対して略平行に形成されている。反強磁性層６は、第２磁化固定層５上に形成されている。反強磁性層６は、第２磁化固定層の磁化を固定するために設けられている。キャップメタル７は、反強磁性層６を保護すると共に、上部で金属層１３と電気的に接続されている。非磁性層４、第２磁化固定層５、反強磁性層６、キャップメタル７は、保護層１５に覆われている。

磁気抵抗効果素子２０は、磁化自由層３の磁化の向きと第２磁化固定層５の磁化の向きとの相対角度（平行及び反平行のいずれか）により、情報を記憶する。

なお、第２磁化固定層５の磁化方向は、反強磁性層６によって固定しても良いし、第２磁化固定層５自身の磁気異方性を用いて固定しても良い。それを示しているのが図３である。図３は、本発明の磁気抵抗効果素子の実施の形態の他の構成を示す断面図である。第２磁化固定層５の磁化方向が、反強磁性層６を用いずに、第２磁化固定層５自身の磁気異方性で固定されている。この場合、第２磁化固定層５としては保磁力の大きい永久磁石を用いるのが好ましい。

さらに、磁気抵抗効果素子２０は、キャップメタル７の上部に作製される金属層１３を介して配線１４に電気的に接続されている。配線１４は、基板１１に作製された半導体回路（例示：接地線）と接続されている。なお、キャップメタル７は金属層１３を介して配線１４に接続されているが、キャップメタル７と配線１４とを直接接続しても良い。それを示しているのが図４である。図４は、本発明の磁気抵抗効果素子の実施の形態の更に他の構成を示す断面図である。キャップメタル７と配線１４とが、金属層１３を用いずに直接接続されている。

次に、本発明の磁気抵抗効果素子の実施の形態における読み出し動作について、図２を参照して説明する。この磁気抵抗効果素子２０における情報の読み出しは、磁気抵抗効果を利用する。すなわち、配線１４と一方の金属層１２との間に電位差を与えたとき、非磁性層４を介して第２磁化固定層５から磁化自由層３（もしくはその逆）に読み出し電流ＩＲが流れる。このとき、磁化自由層３の磁化の向きが第２磁化固定層５の向きに対して平行か反平行かによって抵抗値が異なる。したがって、この抵抗値の変化を検出することによって情報を読み出すことができる。

次に、本発明の磁気抵抗効果素子の実施の形態における書き込み動作について、図５及び図６を参照して説明する。図５及び図６は、本発明の磁気抵抗効果素子の実施の形態における書き込み動作を示す概略図である。ただし、磁気抵抗効果素子２０への情報の書き込みは、磁化自由層３の磁化の向きの反転に対応する。図５及び図６には図２乃至図４のうちの第１磁化固定層２ａ，２ｂと磁化自由層３のみが示されている。そして、図５には、磁化自由層３が左方向に磁化した状態での磁気モーメントの状態が模式的に示されている。一方、図６には、磁化自由層３が右方向に磁化した状態での磁気モーメントの状態が矢印で模式的に示されている。これら二つの状態はエネルギー的に等しい。

図５のような磁化状態で、第１磁化固定層２ａ，２ｂ間に電位差を与えることにより、図中に点線の矢印で示すような向きに電子が流れる場合を考える。その場合、磁化自由層３の磁気モーメントは、第１磁化固定層２ａ側から流れてくる伝導電子の持つスピン磁気モーメントの影響を受ける。その結果、第１磁化固定層２ａとの境界にあった磁壁（図中には「Ｄ．Ｗ．」と表記）は、第１磁化固定層２ｂとの境界に移動する。それにより、磁化自由層３の磁化は、図６に示されるように第１磁化固定層２ａから連続的に繋がった状態になる。

次に、図６のような磁化状態において、第１磁化固定層２ａ，２ｂ間に電位差を与えることにより、図中に点線で示すような方向に電子が流れる場合を考える。その場合、磁化自由層３の磁気モーメントは、第１磁化固定層２ｂ側から流れてくる伝導電子の持つスピン磁気モーメントの影響を受ける。その結果、第１磁化固定層２ｂとの境界にあった磁壁（図中には「Ｄ．Ｗ．」と表記）は、第１磁化固定層２ａとの境界に移動する。それにより、磁化自由層３の磁化は、図５に示されるように第１磁化固定層２ｂから連続的に繋がった状態になる。

以上のように、第１磁化固定層２ａ，２ｂと磁化自由層３の間を流れる電流（伝導電子）の方向を制御することにより、磁化自由層３の磁化を反転させ、書き込みを行うことができる。

次に、本発明の磁気抵抗効果素子の製造方法の実施の形態について説明する。図７乃至図１８は、本発明の磁気抵抗効果素子の製造方法の実施の形態の製造フローを示す概略斜視図である。

図７は、半導体回路（図示されず）を作製した基板１１を示している。この半導体回路はシリコン基板を用いた電界効果トランジスタ（ＭＯＳＦＥＴ）などの一般的な集積回路素子で形成されている。その半導体回路は、例えば、図１の第１トランジスタＴＲ１、第２トランジスタＴＲ２、Ｘセレクタ５２、Ｙセレクタ５３、Ｙ側電流終端回路５４、Ｙ側電流源回路５５、Ｙ側電流源回路５６、読み出し電流負荷回路５７、センスアンプ５８を含んでいる。

基板１１の表面には、この上に形成される磁気抵抗効果素子２０と半導体回路とを電気的に接続するための金属層１２が露出されている。ここでは、一方の金属層１２は第１トランジスタＴＲ１のソース／ドレイン電極に、他方の金属層１２は第２トランジスタＴＲ２のソース／ドレイン電極に、それぞれ接続されている。それ以外の表面３０は層間絶縁層１８になっている。

ここで、図７は、金属層１２と絶縁層表面３０の上面がＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）のような研磨プロセスを用いてほぼ平坦に処理された場合を示している。しかし、金属層１２と絶縁層表面３０の上面が必ずしも平坦化されている必要はない。金属層１２は、半導体回路の配線と磁気抵抗効果素子２０とが電気的に接続される材料であれば良い。金属層１２としては、例えば、Ｗ（タングステン）、Ｃｕ（銅）、Ａｌ（アルミニウム）、Ｔａ（タンタル）、Ｔｉ（チタン）、などの金属およびＴｉＮ（窒化チタン）、ＴａＮ（窒化タンタル）、などの金属化合物が用いられる。

図７の状態において、その表面にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて絶縁膜（ＳｉＯ_２（酸化シリコン）、ＳｉＮｘ（窒化シリコン）、など）を堆積させる。次に、その絶縁膜が二つの金属層１２の間に残るように、フォトリソグラフィー技術を用いてフォトマスクを形成する。続いて、ドライエッチングなどの比較的基板１１に対して垂直に加工できるエッチング技術を用いて、その絶縁膜のうちフォトマスクで覆われた部分以外の部分を除去する。その後、フォトマスクを除去する。図８は、フォトマスク除去後の状態を示している。この工程により、金属層１２間に絶縁膜の凸部３１が形成される。なお、絶縁膜による凸部３１の端と金属層１２の端は必ずしも完全に一致する必要はなく、多少のズレがあっても構わない。

図８の状態において、その表面に反強磁性膜１をスパッタなどの成膜技術を用いて堆積させる。図９は、反強磁性膜１の成膜後の状態を示している。この反強磁性膜１としては、Ｆｅ（鉄）−Ｍｎ（マンガン）、Ｐｔ（白金）−Ｍｎ（マンガン）、Ｉｒ（イリジウム）−Ｍｎ（マンガン）、Ｎｉ（ニッケル）−Ｍｎ（マンガン）などが例示される。

図９の状態において、ミリングなどの異方性を持ったエッチング技術を用いて、凸部３１の側壁部にのみ反強磁性膜１が残るように、基板１１の表面に略垂直な方向に反強磁性膜１をエッチングする（サイドウォールプロセス）。図１０は、サイドウォールプロセス後の状態を示している。サイドウォールプロセスにより、二つの反強磁性層１ａ、１ｂが形成されている。二つの反強磁性層１ａ、１ｂは、必ずしも金属層１２に接触していなくても良い。すなわち、凸部３１の端と金属層１２の端とは多少のずれ（例示：反強磁性膜１の膜厚分）があっても良い。

図１０の状態において、その表面に、磁性膜３２、非磁性膜３３、磁性膜３４、反強磁性膜３５、金属膜３６を、スパッタなどの成膜技術を用いて、この順番に成膜する。図１１は、これらの膜を成膜後の状態を示している。このとき、磁性膜３２は、金属層１２に接触している。

磁性膜３２および磁性膜３４としては、例えば、Ｆｅ（鉄）、Ｃｏ（コバルト）、Ｎｉ（ニッケル）、またはそれらを主成分とする合金を用いることができる。この中で特にＦｅ（鉄）−Ｎｉ（ニッケル）、Ｆｅ（鉄）−Ｃｏ（コバルト）−Ｎｉ（ニッケル）、Ｆｅ（鉄）−Ｃｏ（コバルト）などが望ましい。またこれらの磁性体には、Ａｇ（銀）、Ｃｕ（銅）、Ａｕ（金）、Ｂ（ボロン）、Ｃ（炭素）、Ｎ（窒素）、Ｏ（酸素）、Ｍｇ（マグネシウム）、Ａｌ（アルミニウム）、Ｓｉ（シリコン）、Ｐ（リン）、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｚｒ（ジルコニウム）、Ｎｂ（ニオブ）、Ｍｏ（モリブテン）、Ｈｆ（ハフニウム）、Ｔａ（タンタル）、Ｗ（タングステン）、Ｐｄ（パラジウム）、Ｐｔ（白金）などの非磁性元素を添加しても良い。それにより、磁気特性を調整したり、その他結晶性、機械的特性、化学的特性などの各種性質を調整したりすることができる。

なお、磁性膜３２と磁性膜３４は同じ材料である必要はなく、磁気特性、プロセス条件など必要に応じて上記材料より個別に任意に選択して良い。

非磁性膜３３としては、例えば、Ａｌ_２Ｏ_３（酸化アルミニウム）、ＳｉＯ_２（酸化シリコン）、ＭｇＯ（酸化マグネシウム）、ＡｌＮ（窒化アルミニウム）、などの絶縁体が好ましい。ただし、他にＣｕ（銅）、Ｃｒ（クロム）、Ａｌ（アルミニウム）、Ｚｎ（亜鉛）などの非磁性金属を用いることもできる。また上記絶縁体は、化学量論的に見て完全に正確な組成である必要はなく、酸素、窒素などの過不足が存在しても良い。

反強磁性膜３５としては、例えば、Ｆｅ（鉄）−Ｍｎ（マンガン）、Ｐｔ−Ｍｎ（マンガン）、Ｉｒ（イリジウム）−Ｍｎ（マンガン）、Ｎｉ（ニッケル）−Ｍｎ（マンガン）などを用いることができる。

金属膜３６としては、例えば、Ｗ（タングステン）、Ｃｕ（銅）、Ａｌ（アルミニウム）、Ｔａ（タンタル）、Ｔｉ（チタン）、などの金属およびＴｉＮ（窒化チタン）、ＴａＮ（窒化タンタル）、などの金属化合物が用いられる。

図１１の状態において、その表面にマスク層３７を形成する。図１２は、マスク層３７を成膜後の状態を示している。このマスク層３７は金属膜３６、反強磁性膜３５、磁性膜３４をエッチングするために十分な耐性を持つ材料で形成されている。マスク層３７としては、例えば、フォトマスクもしくはハードマスク（ＳｉＯ_２（酸化シリコン）、ＳｉＮｘ（窒化シリコン）、などの絶縁膜）が用いられる。

図１２の状態において、マスク層３７をエッチングマスクとして、金属膜３６、反強磁性膜３５、磁性膜３４をエッチングする。これらのエッチングにはドライエッチングなどの、基板１１に対して比較的垂直に加工できるエッチング技術が用いられる。その後、マスク層３７を除去する。図１３は、マスク層３７の除去後の状態を示している。エッチングマスクの形が転写されて、第２磁化固定層５と、第２磁化固定層の磁化を固定するための反強磁性層６と、キャップメタル７とがそれぞれ形成されている。

図１３の状態において、露出した非磁性膜３３の表面、第２磁化固定層５、反強磁性層６及びキャップメタル７を覆うように保護膜３８を成膜する。図１４は、保護膜３８を成膜後の状態を示している。保護膜３８は、第２磁化固定層５及び反強磁性層６の側面を、以後の作製工程によるプロセスダメージから保護する。この保護膜３８としては、例えば、Ａｌ_２Ｏ_３（酸化アルミニウム）、ＳｉＯ_２（酸化シリコン）、ＭｇＯ（酸化マグネシウム）、ＡｌＮ（窒化アルミニウム）などの絶縁体が用いられる。

図１４の状態において、その表面における第２磁化固定層５、反強磁性層６及びキャップメタル７を覆う保護膜３８を覆うようにマスク層３９を形成する。図１５は、マスク層３９を成膜後の状態を示している。このマスク層３９は保護膜３８、非磁性膜３３、磁性層３２をエッチングするために十分な耐性を持つ材料で形成されている。マスク層３９としては、例えば、フォトマスクもしくはハードマスク（ＳｉＯ_２（酸化シリコン）、ＳｉＮｘ（窒化シリコン）、などの絶縁膜）が用いられる。

図１５の状態において、マスク層３９をエッチングマスクとして、保護膜３８、非磁性膜３３、磁性層３２をエッチングする。これらのエッチングにはドライエッチングなどの、基板１１に対して比較的垂直に加工できるエッチング技術が用いられる。その後、マスク層３９を除去する。図１６は、マスク層３９の除去後の状態を示している。エッチングマスクの形が転写されて、保護層１５および非磁性層４が形成されている。さらに、マスク状に形状加工された磁性膜３２のうち、凸部３１の上の部分が磁化自由層３、反強磁性層１ａ、１ｂに隣接して側壁に形成された部分が第１磁化固定層２ａ、２ｂとして形成されている。

図１６の状態において、その表面にＣＶＤ法などの方法を用いて層間絶縁層１９を堆積させる。続いて、ＣＭＰなどの研磨を用いて、層間絶縁層１９の表面を平坦化する。その後、フォトリソグラフィー技術を用いてフォトマスクを形成して、層間絶縁層１９および保護膜１５の上部をエッチングすることにより、ビア１７を形成する。図１７は、ビア１７を形成後の状態を示している。層間絶縁層１９には、プラズマ酸化膜、プラズマ窒化膜などの、一般的な集積回路の配線工程で用いられる層間絶縁膜を使うことができる。なお、図１７の層間絶縁層１９はＣＭＰなどの研磨を用いて表面が平坦化された例を示しているが、必ずしも表面を平坦化する必要はない。

図１７の状態において、その表面に金属膜を形成する。その後、その金属膜上にマスク層を形成する。そして、それをエッチングマスクとしてその金属膜をエッチングし、配線１４を形成する。これらのエッチングにはドライエッチングなどの、基板１１に対して比較的垂直に加工できるエッチング技術が用いられる。図１８は、層間絶縁層１９及びビア１７に配線１４を形成した状態を示している。配線１４としては、例えば、Ａｌ（アルミニウム）、Ｃｕ（銅）、Ｔａ（タンタル）、Ｔｉ（チタン）などの金属の他、ＡｌＣｕなどの金属の合金が用いられる。

以上のようにして、本発明の磁気抵抗効果素子が製造される。

本発明は、磁化自由層３、二つの第１磁化固定層２ａ、２ｂ、第１磁化固定層２ａ、２ｂの磁化方向を固定する役割を持つ二つの反強磁性層１ａ、１ｂ、非磁性層４および第２磁化固定層５を有し、かつ二つの反強磁性層１ａ、１ｂは凸部３１の側壁部分に自己整合的に形成されている。さらに磁化自由層３と第１磁化固定層２ａ、２ｂが同一磁性膜であり、同膜の両端の磁化方向を反強磁性層によって基板に垂直方向に互いに平行に固定することで第１磁化固定層が形成されている。二つの第１磁化固定層２ａ、２ｂの間に存在する磁化自由層３の磁化は、第２磁化固定層５の磁化と平行か反平行の２方向を取り得る。

そのため、第１磁化固定層２ａ、２ｂの磁化が反強磁性層１ａ、１ｂにより固定されているので、磁壁消失による動作不良が発生しない。また、反強磁性層１ａ、１ｂが基板１１の凸部３１の側壁部分に自己整合的に形成されるためセル面積を小さくすることができる。更に、磁化自由層３と第１磁化固定層１ａ，１ｂとは同一膜で形成されるため、磁化自由層３と第１磁化固定層１ａ，１ｂとの接続部に絶縁層が形成されるなどの電気的な不良が発生しない。

図１は、本発明の磁気抵抗効果素子を磁気メモリセルに適用したＭＲＡＭの実施の形態の構成を示すブロック図である。 図２は、本発明の磁気抵抗効果素子の実施の形態の構成を示す断面図である。 図３は、本発明の磁気抵抗効果素子の実施の形態の他の構成を示す断面図である。 図４は、本発明の磁気抵抗効果素子の実施の形態の更に他の構成を示す断面図である。 図５は、本発明の磁気抵抗効果素子の実施の形態における書き込み動作を示す概略図である。 図６は、本発明の磁気抵抗効果素子の実施の形態における書き込み動作を示す概略図である。 図７は、本発明の磁気抵抗効果素子の製造方法の実施の形態の製造フローを示す概略斜視図である。 図８は、本発明の磁気抵抗効果素子の製造方法の実施の形態の製造フローを示す概略斜視図である。 図９は、本発明の磁気抵抗効果素子の製造方法の実施の形態の製造フローを示す概略斜視図である。 図１０は、本発明の磁気抵抗効果素子の製造方法の実施の形態の製造フローを示す概略斜視図である。 図１１は、本発明の磁気抵抗効果素子の製造方法の実施の形態の製造フローを示す概略斜視図である。 図１２は、本発明の磁気抵抗効果素子の製造方法の実施の形態の製造フローを示す概略斜視図である。 図１３は、本発明の磁気抵抗効果素子の製造方法の実施の形態の製造フローを示す概略斜視図である。 図１４は、本発明の磁気抵抗効果素子の製造方法の実施の形態の製造フローを示す概略斜視図である。 図１５は、本発明の磁気抵抗効果素子の製造方法の実施の形態の製造フローを示す概略斜視図である。 図１６は、本発明の磁気抵抗効果素子の製造方法の実施の形態の製造フローを示す概略斜視図である。 図１７は、本発明の磁気抵抗効果素子の製造方法の実施の形態の製造フローを示す概略斜視図である。 図１８は、本発明の磁気抵抗効果素子の製造方法の実施の形態の製造フローを示す概略斜視図である。

符号の説明

１ 反強磁性膜
１ａ，１ｂ 反強磁性層
２ａ，２ｂ 第１磁化固定層
３ 磁化自由層
４ 非磁性層
５ 第２磁化固定層
６ 反強磁性層
７ キャップメタル
１１ 基板金属層
１２ 金属層
１４ 配線
１５ 保護層
１８、１９ 層間絶縁層
２０ 磁気抵抗効果素子
３０ 表面
３１ 凸部
３２ 磁性膜
３３ 非磁性膜
３４ 磁性膜
３５ 反強磁性膜
３６ 金属膜
３７、３９ マスク層
３８ 保護膜
５０ ＭＲＡＭ
５１ メモリセルアレイ
５２ Ｘセレクタ
５３ Ｙセレクタ
５４ Ｙ側電流終端回路
５５ Ｙ側電流源回路
５６ Ｙ側電流源回路
５７ 読み出し電流負荷回路
５８ センスアンプ

Claims (10)

1. 基板の表面に対して略垂直に設けられた二つの反強磁性層と、
   前記二つの反強磁性層に略平行に設けられた二つの第１磁化固定層と、
   前記二つの第１磁化固定層の一方の上端に一端を、他方の上端に他端を、それぞれ接続され、磁化の向きが可変である磁化自由層と、
   前記磁化自由層に隣接して設けられる非磁性層と、
   前記非磁性層に隣接し、前記磁化自由層とは反対側に設けられ、磁化が一方向に固定された第２磁化固定層と
   を具備し、
   前記二つの第１磁化固定層と前記磁化自由層とは、同一磁性膜で構成され、
   前記同一磁性膜の両端部である前記二つの第１磁化固定層の磁化の向きは、前記二つの反強磁性層で固定される
   磁気抵抗効果素子。
2. 請求項１に記載の磁気抵抗効果素子において、
   前記二つの第１磁化固定層の磁化の向きは、前記基板の表面に対して同じ向きに固定される
   磁気抵抗効果素子。
3. 請求項１又は２に記載の磁気抵抗効果素子において、
   前記磁化自由層に第１データを書き込むための第１書き込み動作時、前記二つの第１磁化固定層のいずれか一方、前記磁化自由層、及び前記二つの第１磁化固定層の他方を通る書き込み電流経路において、第１書き込み電流が第１の向きに流れ、
   前記磁化自由層に第２データを書き込むための第２書き込み動作時、前記書き込み電流経路において、第２書き込み電流が前記第１の向きとは逆の第２の向きへ流れる
   磁気抵抗効果素子。
4. 請求項３に記載の磁気抵抗効果素子において、
   前記磁化自由層のデータを読み出すための読み出し動作時に、
   前記二つの第１磁化固定層のいずれか一方、前記磁化自由層、前記非磁性層、及び第２磁化固定層を通る読み出し電流経路において、読み出し電流が流れる
   磁気抵抗効果素子。
5. 請求項１乃至２のいずれか一項に記載の磁気抵抗効果素子と、
   前記前記二つの第１磁化固定層の一方に第１トランジスタを介して接続された第１ビット線と、
   前記前記二つの第１磁化固定層の他方に第２トランジスタを介して接続された第２ビット線と、
   前記第１トランジスタ及び前記第２トランジスタのゲートに接続されたワード線と
   を具備する
   磁気ランダムアクセスメモリ。
6. 請求項５に記載の磁気ランダムアクセスメモリにおいて、
   前記磁気抵抗効果素子に第１データを書き込むための第１書き込み動作時、
   前記ワード線が選択され、前記第１ビット線、前記第１トランジスタ、前記二つの第１磁化固定層のいずれか一方、前記磁化自由層、前記二つの第１磁化固定層の他方、前記第２トランジスタ及び前記第２ビット線を通る書き込み電流経路において、第１書き込み電流が第１の向きに流れ、
   前記磁気抵抗効果素子に第２データを書き込むための第２書き込み動作時、
   前記ワード線が選択され、前記書き込み電流経路において、第２書き込み電流が前記第1の向きとは逆の第２の向きに流れる
   磁気ランダムアクセスメモリ。
7. 請求項６に記載の磁気ランダムアクセスメモリにおいて、
   前記磁気抵抗効果素子のデータを読み出すための読み出し動作時に、前記ワード線が選択され、第２ビット線、第２トランジスタ、前記二つの第１磁化固定層の前記一方、前記磁化自由層、前記非磁性層、及び第２磁化固定層を通る読み出し電流経路において、読み出し電流が流れる
   磁気ランダムアクセスメモリ。
8. （ａ）基板の表面に対して凸部を形成する工程と、
   （ｂ）前記基板及び前記凸部を覆うように反強磁性膜を形成する工程と、
   （ｃ）前記基板の表面に略垂直な方向に前記反強磁性膜をエッチングして、前記凸部の側面に二つの反強磁性層を形成する工程と、
   （ｄ）前記基板、前記二つの反強磁性層及び前記凸部の上部の各々の表面を覆うように、第１磁性膜、非磁性膜、及び第２磁性膜をこの順に積層する工程と、
   （ｅ）前記第２磁性膜をエッチングして、前記凸部の上部の前記非磁性膜上に、第２磁化固定層を形成する工程と、
   （ｆ）前記非磁性膜及び第１磁性膜をエッチングして、前記二つの反強磁性層の側面を覆うように前記第１磁性膜で形成された二つの第１磁化固定層と、前記凸部の上部を覆うように前記第１磁性膜で形成された前記磁化自由層とを形成する工程と
   を具備する
   磁気抵抗効果素子の製造方法。
9. 請求項８に記載の磁気抵抗効果素子の製造方法において、
   前記（ａ）ステップにおいて、
   （ａ１）前記基板の表面を覆うように絶縁膜を形成する工程と、
   （ａ２）前記基板の表面に対して略垂直な前記側面を有する前記凸部を形成するように前記絶縁膜をエッチングする工程と
   を備える
   磁気抵抗効果素子の製造方法。
10. （ａ）半導体基板上に半導体回路を形成する工程と、
    （ｂ）請求項８又は９に記載の磁気抵抗効果素子の製造方法を実行する工程と
    を具備する
    磁気ランダムアクセスメモリの製造方法。

Images