JPWO2016182085A1 - 磁気抵抗効果素子及び磁気メモリ装置 - Google Patents

磁気抵抗効果素子及び磁気メモリ装置 Download PDF

Info

Publication number
JPWO2016182085A1
JPWO2016182085A1 JP2017518016A JP2017518016A JPWO2016182085A1 JP WO2016182085 A1 JPWO2016182085 A1 JP WO2016182085A1 JP 2017518016 A JP2017518016 A JP 2017518016A JP 2017518016 A JP2017518016 A JP 2017518016A JP WO2016182085 A1 JPWO2016182085 A1 JP WO2016182085A1
Authority
JP
Japan
Prior art keywords
magnetization
layer
recording layer
region
fixed region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017518016A
Other languages
English (en)
Other versions
JP6861996B2 (ja
Inventor
俊輔 深見
俊輔 深見
透 岩渕
透 岩渕
大野　英男
英男 大野
哲郎 遠藤
哲郎 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Original Assignee
Tohoku University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC filed Critical Tohoku University NUC
Publication of JPWO2016182085A1 publication Critical patent/JPWO2016182085A1/ja
Application granted granted Critical
Publication of JP6861996B2 publication Critical patent/JP6861996B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/093—Magnetoresistive devices using multilayer structures, e.g. giant magnetoresistance sensors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/098—Magnetoresistive devices comprising tunnel junctions, e.g. tunnel magnetoresistance sensors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F1/00—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties
    • H01F1/0036—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties showing low dimensional magnetism, i.e. spin rearrangements due to a restriction of dimensions, e.g. showing giant magnetoresistivity
    • H01F1/0072—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties showing low dimensional magnetism, i.e. spin rearrangements due to a restriction of dimensions, e.g. showing giant magnetoresistivity one dimensional, i.e. linear or dendritic nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance

Abstract

磁気抵抗効果素子（１００）は、強磁性体を含む記録層（１０）と、記録層（１０）の上に積層された障壁層（２０）と、障壁層（２０）の上に積層され、強磁性体を含む参照層（３０）とを有する。参照層（３０）は、略面内方向に実質固定された磁化成分を有する。記録層（１０）は、略面内方向に実質固定された磁化成分を有する第１磁化固定領域（１１）と、第１磁化固定領域（１１）が有する磁化成分と反対の向きに実質固定された磁化成分を有する第２磁化固定領域（１２）と、第１磁化固定領域（１１）と第２磁化固定領域（１２）との間に位置し、略面内方向において反転可能な磁化成分を有する磁化自由領域（１３）とを含む。記録層（１０）を構成する細線の線幅は４０ｎｍ以下であり、記録層（１０）の膜厚は、４０ｎｍ以下であり、線幅の１／２以上、かつ、２倍以下である。

Description

この発明は、磁気抵抗効果素子及び磁気メモリ装置に関する。
高速性と高書き換え耐性が得られる次世代不揮発メモリとして、磁気トンネル接合素子（Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌｉｎｇ Ｊｕｎｃｔｉｏｎ素子：ＭＴＪ素子）を使用したＳＴＴ−ＭＲＡＭ（Ｓｐｉｎ−Ｔｒａｎｓｆｅｒ Ｔｏｒｑｕｅ Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）が注目されている。ＳＴＴ−ＭＲＡＭにデータを書き込むためには、磁気トンネル接合素子の抵抗状態をスピントランスファートルク（Ｓｐｉｎ Ｔｒａｎｓｆｅｒ Ｔｏｒｑｕｅ：ＳＴＴ）を用いて高抵抗の状態あるいは低抵抗の状態に変化させる。また、磁気トンネル接合素子の抵抗状態を検出することで、記憶されているデータを読み出す。
ＳＴＴ−ＭＲＡＭの書き込み方式には、スピン注入磁化反転方式、電流誘起磁壁移動方式等がある。スピン注入磁化反転方式は、電流を磁気抵抗効果素子に導入し、スピン偏極した電子によるトルクを記録層の磁化に作用させることで磁気抵抗効果素子の抵抗状態を変化させる。電流誘起磁壁移動方式は、電流により磁性体層内に導入された磁壁を移動させることで磁気抵抗効果素子の抵抗状態を変化させる。
電流誘起磁壁移動方式について、特許文献１には、面内磁化を有する磁性体層に磁壁を導入した素子が開示されている。また、特許文献２には、垂直磁化を有する磁性体層に磁壁を導入して、磁壁移動によるデータ書き込みを行うことが開示されている。
特開２００５−１９１０３２号公報 国際公開第２００９／００１７０６号
特許文献１の面内磁化を有する磁性体層を使用した場合、書き込みに要する電流密度（しきい電流密度）が上昇してしまい、ジュール発熱等による金属配線の断線や狭窄化により、素子を安定して動作させることが困難である。
特許文献２に記載の発明は、特許文献１のしきい電流密度の上昇の問題を解消すべくなされたものである。しかしながら、垂直磁化を有する磁性体層を使用した場合でも、細線の線幅を小さくすると、しきい電流密度が増大してしまうことがわかった。具体的には、磁性体層の細線幅が約２０ｎｍ以下においては、しきい電流密度が１０１２Ａ／ｍ２を超える。よって、金属配線の断線や狭窄化等の故障が素子に発生してしまう。
本発明は、上記実情に鑑みてなされたものであり、細線の線幅が小さい場合に、低電流密度で磁壁を駆動することが可能な磁気抵抗効果素子及び磁気メモリ装置を提供することを目的とする。
上記目的を達成するために、本発明の磁気抵抗効果素子は、
強磁性体を含む記録層と、
前記記録層の上に積層された障壁層と、
前記障壁層の上に積層され、強磁性体を含む参照層と、
を有し、
前記参照層は、略面内方向に実質固定された磁化成分を有し、
前記記録層は、略面内方向に実質固定された磁化成分を有する第１磁化固定領域と、前記第１磁化固定領域が有する磁化成分と反対の向きに実質固定された磁化成分を有する第２磁化固定領域と、前記第１磁化固定領域と前記第２磁化固定領域との間に位置し、略面内方向において反転可能な磁化成分を有する磁化自由領域とを含み、
前記記録層を構成する細線の線幅は４０ｎｍ以下であり、
前記記録層の膜厚は、４０ｎｍ以下であり、前記線幅の１／２以上、かつ、２倍以下である。
前記記録層は、ＮｉとＦｅとを含み、
前記線幅は３０ｎｍ以下であり、
前記膜厚は３０ｎｍ以下であり、前記線幅の２／３以上、かつ、１.５倍以下であってもよい。
前記記録層の長手方向に沿って電流を導入することで、前記磁化自由領域が有する磁化成分の向きが反転する。
前記磁化自由領域が有する磁化成分の向きに応じて、前記第１磁化固定領域と前記磁化自由領域との間、又は、前記第２磁化固定領域と前記磁化自由領域との間に、磁壁が形成される。
また、本発明の他の磁気抵抗効果素子は、
強磁性体を含む記録層と、
前記記録層の上に積層された障壁層と、
前記障壁層の上に積層され、強磁性体を含む参照層と、
を有し、
前記参照層は、略面内方向に実質固定された磁化成分を有し、
前記記録層は、略面内方向に実質固定された磁化成分を有する第１磁化固定領域と、前記第１磁化固定領域が有する磁化成分と反対の向きに実質固定された磁化成分を有する第２磁化固定領域と、前記第１磁化固定領域と前記第２磁化固定領域との間に位置し、略面内方向において反転可能な磁化成分を有する磁化自由領域とを含み、
前記第１磁化固定領域と前記第２磁化固定領域との間に磁壁が形成され、
前記磁壁の磁化は、前記記録層の短辺方向、及び、基板垂直方向の両方にＴｒａｎｓｖｅｒｓｅ構造をとることができる。
前記第１磁化固定領域の磁化成分、前記第２磁化固定領域の磁化成分のうち少なくともいずれかを固定するための磁化固定層を、さらに有してもよい。
前記記録層の、前記第１磁化固定領域と前記磁化自由領域との間、前記第２磁化固定領域と前記磁化自由領域との間、のうち少なくともいずれかにピンサイトが設けられていてもよい。
本発明の磁気メモリ装置は、
上記の磁気抵抗効果素子と、
前記磁気抵抗効果素子に、書き込み電流を流すことにより、前記磁気抵抗効果素子にデータを書き込む書き込み手段と、
前記障壁層を貫通する方向に電流を流してトンネル抵抗を求めることにより、前記磁気抵抗効果素子に書き込まれているデータを読み出す読み出し手段と、
を備える。
本発明によれば、細線の線幅が小さい場合に、低電流密度で磁壁を駆動することが可能であり、高集積で高性能な磁気抵抗効果素子及び磁気メモリ装置を提供することができる。
本発明の実施の形態１に係る磁気抵抗効果素子の構造を示す図であり、（ａ）は正面図、（ｂ）は側面図、（ｃ）は平面図（上面図）である。 （ａ）、（ｂ）は、磁気抵抗効果素子の記憶データを読み出す読み出し動作を説明するための図である。 （ａ）〜（ｃ）は、磁気抵抗効果素子にデータ“１”を書き込む動作を説明するための図であり、（ａ）は書き込み前の磁気抵抗効果素子を示す図、（ｂ）は書き込み電流の波形図、（ｃ）は書き込み後の磁気抵抗効果素子を示す図である。 （ａ）〜（ｃ）は、磁気抵抗効果素子にデータ“０”を書き込む動作を説明するための図であり、（ａ）は書き込み前の磁気抵抗効果素子を示す図、（ｂ）は書き込み電流の波形図、（ｃ）は書き込み後の磁気抵抗効果素子を示す図である。 （ａ）は、実施の形態１に係る磁気抵抗効果素子を使用した１ビット分のメモリセル回路の回路構成を示す図である。（ｂ）は、４端子構造を説明するための図である。 図５（ａ）に示すメモリセル回路を複数個配置した磁気メモリ装置のブロック図である。 困難軸異方性磁場を説明するための図である。（ａ−１）、（ａ−２）は、従来の面内磁化方式における、基底状態、高エネルギー状態それぞれ磁壁の磁化の状態を表す。（ｂ−１）、（ｂ−２）は、垂直磁化方式における基底状態、高エネルギー状態それぞれ磁壁の磁化の状態を表す。（ｃ−１）、（ｃ−２）は、実施の形態に係る面内磁化方式における、基底状態、高エネルギー状態それぞれ磁壁の磁化の状態を表す。 マイクロマグネティックシミュレーションの結果を示す図である。（ａ）〜（ｄ）は、従来の垂直磁化方式における細線幅、膜厚依存性を示す。（ｅ）〜（ｈ）は、実施の形態に係る面内磁化方式における細線幅、膜厚依存性を示す。 （ａ）は、細線の線幅が４０ｎｍ以上の場合に形成される磁壁を示す図である。（ｂ）は、細線の線幅が４０ｎｍ以下の場合に形成される磁壁を示す図である。 細線の線幅と膜厚の好適な設計範囲を示す図である。 実施の形態２に係る磁気抵抗効果素子の構造を示す図であり、（ａ）は正面図、（ｂ）は側面図、（ｃ）は上面図である。 （ａ）〜（ｄ）は、変形例２〜５に係る磁気抵抗効果素子の構造を示す図である。 （ａ）、（ｂ）は、変形例６、７に係る磁気抵抗効果素子の構造を示す図である。 （ａ）、（ｂ）は、変形例８、９に係る磁気抵抗効果素子の構造を示す図である。 （ａ）〜（ｄ）、変形例１０〜１３に係る磁気抵抗効果素子の構造を示す図である。 （ａ）、（ｂ）は、変形例１４に係る磁気抵抗効果素子の構造を示す図である。
以下、図面を参照しながら本発明の実施の形態に係る磁気抵抗効果素子及び該磁気抵抗効果素子を用いた磁気メモリ装置を説明する。
（実施の形態１）
以下、図１〜図４を参照して、実施の形態１に係る磁気抵抗効果素子を説明する。
実施の形態１に係る磁気抵抗効果素子１００は、図１（ａ）に正面図、（ｂ）に側面図、（ｃ）に平面図（上面図）で示すように、記録層１０、障壁層２０、参照層３０が積層された構成を有する。ここでは、記録層１０の長手（延伸）方向（図１（ａ）の紙面右方向）をＸ軸方向、記録層１０の短手方向（図１（ａ）の紙面奥行方向）をＹ軸方向、磁気抵抗効果素子１００の各層が積層された高さ方向（図１（ａ）の紙面上方向）をＺ軸方向とする。
記録層１０は、Ｆｅ、Ｃｏ、Ｎｉ等の元素を含む強磁性体からなる。具体的には、記録層１０は、Ｆｅ、Ｃｏ、Ｎｉ等の３ｄ遷移金属、Ｆｅ−Ｃｏ、Ｆｅ−Ｎｉ、Ｃｏ−Ｎｉ、Ｆｅ−Ｃｏ−Ｎｉ、Ｃｏ−Ｆｅ−Ｂ、Ｆｅ−Ｂ、Ｃｏ−Ｂ等の３ｄ遷移金属を含む合金からなる。また、所望の電気特性や構造を得るため、Ｂ、Ｃ、Ｎ、Ｏ、Ａｌ、Ｓｉ、Ｐ、Ｇａ、Ｇｅ等の材料を適宜添加してもよい。
記録層１０の長手方向（Ｘ軸方向）の一方の端部側と他方の端部側とはそれぞれ磁化が固定された領域（磁区）である。図１（ａ）の紙面左側の磁区を第１磁化固定領域１１とし、紙面右側の磁区を第２磁化固定領域１２とする。第１磁化固定領域１１と第２磁化固定領域１２との間は、磁化の方向が反転可能な磁化自由領域１３である。
記録層１０は、面内方向の磁化容易軸を有する層である。第１磁化固定領域１１の磁化Ｍ１１、第２磁化固定領域１２の磁化Ｍ１２は実質的に固定されている。磁化Ｍ１１と磁化Ｍ１２は互い逆向きである。一方、磁化自由領域１３の磁化Ｍ１３は、可変であり、書き込みの際に記録層１０に導入される電流により、＋Ｘ軸方向と−Ｘ軸方向とで反転する。
図示する例では、第１磁化固定領域１１の磁化Ｍ１１の向きは＋Ｘ軸方向であり、第２磁化固定領域１２の磁化Ｍ１２の向きは−Ｘ軸方向であるが、磁化Ｍ１１の向きと磁化Ｍ１２の向きは、それぞれ逆向きであってもよい。すなわち、第１磁化固定領域１１の磁化Ｍ１１の向きが−Ｘ軸方向であり、第２磁化固定領域１２の磁化Ｍ１２の向きが＋Ｘ軸方向であってもよい。また、第１磁化固定領域１１、第２磁化固定領域１２の磁化は厳密に±Ｘ軸方向である必要はなく、最大±２０°程度まではその方向がずれていてもよい。
上記のような構成により、第１磁化固定領域１１と第２磁化固定領域１２との間に磁壁ＤＷが形成される。磁壁ＤＷが形成される位置は、磁化自由領域１３の磁化Ｍ１３により決まる。
記録層１０の線幅（Ｙ軸方向の長さ）は、４０ｎｍ以下とする。好ましくは、記録層１０の線幅は、３０ｎｍ以下である。また、記録層１０の膜厚（Ｚ軸方向の厚さ）は、４０ｎｍ以下であり、線幅の１／２倍以上、かつ、２倍以下である。例えば、細線幅が２０ｎｍである場合、膜厚は、１０ｎｍ以上、４０ｎｍ以下とすることが好ましい。
障壁層２０は、記録層１０の上に形成された、絶縁体から構成された層である。障壁層２０は、ＭｇＯ、Ａｌ２Ｏ３、ＡｌＮ等の絶縁体から構成される。障壁層２０が、例えば、ＭｇＯを使用する場合、その膜厚は０．５ｎｍ〜２．０ｎｍ程度に形成される。好ましくは、その膜厚は０．８ｎｍ〜１．５ｎｍ程度に形成される。また、記録層１０と障壁層２０の材料を適切に選択することによって、大きなトンネル磁気抵抗（Ｔｕｎｎｅｌ Ｍａｇｎｅｔｏ Ｒｅｓｉｓｔａｎｃｅ：ＴＭＲ）比が得られる。この点からは、記録層１０と障壁層２０とを、ＣｏＦｅＢ／ＭｇＯ、ＦｅＢ／ＭｇＯとすることが好適である。あるいは、記録層１０は２つ以上の異なる強磁性体からなる積層構造であり、障壁層２０と隣接する層がＣｏＦｅＢ、ＦｅＢなどであってもよい。
なお、障壁層２０は記録層１０上に形成されるとしたが、ここで「上」とは、重力方向の上下を意味するのではない。ここで、障壁層２０が記録層１０の上に形成されているとは、例えば、障壁層２０に隣接するよう記録層１０が形成されていることをいう。また、隣接に限らず、例えば、近接であってもよい。また、他の層、空間等を介して、障壁層２０と記録層１０とが配置されてもよい。障壁層２０と参照層３０との関係においても、同様とする。
参照層３０は、障壁層２０の上に形成された強磁性体から構成された層である。参照層３０は、その磁化Ｍ３０が実質的に固定された層である。参照層３０は、Ｆｅ、Ｃｏ、Ｎｉ等を含む。また、より強固に磁化を固定するため、参照層３０はＩｒ−Ｍｎ、Ｐｔ−Ｍｎ等からなる反強磁性層を含んでいてもよい。読み出しの際には、参照層３０と記録層１０の磁化方向に基づいて記録された情報が読み出される。ここでは、磁化Ｍ３０は、−Ｘ軸方向に固定されている。
また、図では、Ｘ−Ｙ面内において参照層３０は障壁層２０と同じ形状に形成されるものとして描かれているが、実際には異なる形状であっても構わない。例えば、障壁層２０は記録層１０と同じ形状を有し、参照層３０はそれらよりも小さく形成されていてもよい。参照層３０は、トンネル磁気抵抗効果により情報の読み出しを行うために、記録層１０の磁化自由領域１３と、少なくともＸ−Ｙ面内の一部においてオーバーラップしている必要がある。
記録層１０のＸ軸方向の典型的な長さは５０〜４００ｎｍ程度である。このうち、磁化自由領域１３のＸ軸方向の典型的な長さは４０〜１００ｎｍ程度である。また、第１磁化固定領域１１、第２磁化固定領域１２のＸ軸方向の典型的な長さは４０〜２００ｎｍ程度である。参照層３０のＸ軸方向の典型的な長さは４０〜１００ｎｍである。また、実施の形態１においては、参照層３０はＸ−Ｙ面内において記録層１０に収まるように形成されている。従って、参照層３０のＹ軸方向の長さは４０ｎｍ以下である。
記録層１０、障壁層２０、参照層３０の作製は、まず、図示せぬ基板上に、記録層１０、障壁層２０、参照層３０をそれぞれ超高真空スパッタリング法等により堆積する。その後、堆積された膜を、リソグラフィー技術などにより適当な形状にパターニングすることにより行われる。また、薄膜堆積後、または、素子形成後に磁場中での熱処理を行ってもよい。この場合、典型的な熱処理温度は２５０度から４００度程度であり、磁場は０．２Ｔ以上２Ｔ以下である。
磁気抵抗効果素子１００の各層の構成（膜構成）の一例を示すと、以下のようになる。記録層１０：ＣｏＦｅＢ、厚さ２０ｎｍ、障壁層２０：ＭｇＯ、厚さ１．２ｎｍ、参照層３０（基板側から順に）：ＣоＦｅＢ、厚さ１．５ｎｍ、ＣоＦｅ、厚さ１ｎｍ、Ｒｕ、厚さ０．９ｎｍ、ＣоＦｅ、厚さ２．５ｎｍ、ＰｔＭｎ、厚さ２０ｎｍ。
また、磁気抵抗効果素子１００の膜構成の他の例を示すと、以下のようになる。記録層１０：ＮｉＦｅ、厚さ９ｎｍ、ＣｏＦｅＢ、厚さ１ｎｍ、障壁層２０：ＭｇＯ、厚さ０．９ｎｍ、参照層３０（基板側から順に）：ＣоＦｅＢ、厚さ２ｎｍ、ＣｏＦｅ、厚さ１ｎｍ、Ｒｕ、厚さ０．９ｎｍ、ＣоＦｅ、厚さ３ｎｍ、ＩｒＭｎ、厚さ１２ｎｍ。なお、例示した構成では、参照層として積層フェリ構造を採用しており、積層フェリ構造における結合層としてＲｕを使用している。
さらに、記録層１０の下に下地層（Ｔｉ、Ｖ、Ｃｒ、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ、Ｗ等）、シード層（Ｃｒ、Ｆｅ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｕ、Ｉｒ、Ｐｔ、Ａｕ等）を設けてもよい。また、参照層３０の上にキャップ層（Ｔａ、Ｒｕ、Ｃｕ等）を設けてもよい。下地層、シード層、キャップ層は基板密着性や結晶配向性、電気伝導性、耐腐食性を向上するために適宜設けられる層である。
なお、ここで例示された膜厚や寸法に関する好適な範囲は、現在の半導体集積回路の技術水準に照らし合わせて設定されたものであり、将来の加工技術の進歩に伴い、本発明の効果が得られる膜厚や寸法の範囲は変更されうる。
記録層１０の磁化自由領域１３の磁化Ｍ１３は＋Ｘ軸方向と−Ｘ軸方向とで反転する。これにより、磁気抵抗効果素子１００の記録層１０から参照層３０の抵抗状態が、高抵抗状態あるいは低抵抗状態のいずれかに変化する。抵抗状態に“０”と“１”の１ビットデータを割り当て、その抵抗状態を切り替えることで、磁気抵抗効果素子１００にデータを記憶させることができる。磁気抵抗効果素子１００からデータを読み出す際には、参照層３０上に設けられた電極（図示せず）と記録層１０との間に読み出し電流Ｉｒを流し、磁気抵抗効果素子１００の抵抗状態（高抵抗状態と低抵抗状態の別）を検出する。これにより、磁気抵抗効果素子１００に記録されたデータを読み出す。
以下、読み出し動作と書き込み動作を詳細に説明する。
まず、図２を参照して、読み出し動作を説明する。図２（ａ）の状態においては、記録層１０の磁化自由領域１３の磁化Ｍ１３の向きは−Ｘ軸方向であり、第２磁化固定領域１２の磁化Ｍ１２の向きと同じである。このため、第１磁化固定領域１１と磁化自由領域１３との間の領域Ｐ１に磁壁ＤＷが形成されている。また、磁化自由領域１３の磁化Ｍ１３は、参照層３０の磁化Ｍ３０と向きが揃っている（平行状態）。このとき、磁気抵抗効果素子１００は、記録層１０から参照層３０に至る電流路の抵抗が相対的に小さい低抵抗状態である。なお、磁化Ｍ１３と磁化Ｍ３０とは互いに略平行であればよい。
一方、図２（ｂ）の状態においては、記録層１０の磁化自由領域１３の磁化Ｍ１３の向きは＋Ｘ軸方向であり、第１磁化固定領域の磁化Ｍ１１と向きが同じである。このため、磁化自由領域１３と第２磁化固定領域１２との間の領域Ｐ２に磁壁ＤＷが形成されている。また、磁化自由領域１３の磁化Ｍ１３の向きは、参照層３０の磁化Ｍ３０の向きと反対である（反平行状態）。このとき、磁気抵抗効果素子１００は、記録層１０から参照層３０に至る電流路の抵抗が相対的に大きい高抵抗状態である。なお、磁化Ｍ１３と磁化Ｍ３０とは互いに略反平行であればよい。
磁壁（Ｄｏｍａｉｎ ｗａｌｌ：ＤＷ）は、磁化自由領域１３の磁化Ｍ１３に応じて、領域Ｐ１とＰ２との間を行き来する。言い換えると、磁気抵抗効果素子１００は磁壁ＤＷの位置によってデータを記憶しているとも言える。
本実施の形態では、図２（ａ）に示す低抵抗状態を“０”とし、（ｂ）に示す高抵抗状態を“１”と定義しているが、記憶データの割り当ては逆でもよい。ここでは＋Ｚ軸方向に流れる読み出し電流Ｉｒを図示したが、読み出し電流Ｉｒの向きは逆向きでも構わない。また、図２では読み出し電流Ｉｒが記録層１０から参照層３０に向かって流れる形態を示しているが、本質的には記録層１０、障壁層２０、参照層３０からなる磁気トンネル接合を貫通する方向に電流が流れさえすれば、それ以外の経路はいかようであっても構わない。
次に、図３、図４を参照して、書き込み動作を説明する。ここでは、データ“０”を記憶している磁気抵抗効果素子１００の磁化自由領域１３の磁化Ｍ１３の向きは−Ｘ軸方向である。磁化Ｍ１３の向きと、参照層３０の磁化Ｍ３０の向きとは互いに揃っており、磁壁ＤＷは、第１磁化固定領域１１と磁化自由領域１３の間の領域Ｐ１にある。つまり、磁気抵抗効果素子１００は低抵抗状態にある。
データ“０”を記録している磁気抵抗効果素子１００にデータ“１”を書き込む際には、図３（ａ）に示すように、−Ｘ軸方向に、且つ、図３（ｂ）に示すように、書き込み電流Ｉｗをパルス状に流す。書き込み電流Ｉｗは、第２磁化固定領域１２から磁化自由領域１３を通って第１磁化固定領域１１に流れる。この場合、磁化自由領域１３には、第１磁化固定領域１１から電子（スピン電子）が注入される。注入された電子のスピンは、磁壁ＤＷの磁気モーメントに影響を及ぼす（スピントランスファー効果）。その結果、図３（ｃ）に示すように、磁壁ＤＷは、領域Ｐ１から領域Ｐ２に移動し、磁化自由領域１３の磁化Ｍ１３は、＋Ｘ軸方向に反転する。よって、磁気抵抗効果素子１００は、高抵抗状態に遷移する。このようにして、磁気抵抗効果素子１００の記憶データ“０”が“１”に書き換えられる。書き込み電流Ｉｗが０になっても、磁化自由領域１３の磁化Ｍ１３の向きは維持される。
一方、データ“１”を記憶している磁気抵抗効果素子１００にデータ“０”を書き込む際には、図４（ａ）に示すように、＋Ｘ軸方向に、且つ、図４（ｂ）に示すように、書き込み電流Ｉｗをパルス状に流す。書き込み電流Ｉｗは、第１磁化固定領域１１から磁化自由領域１３を通って第２磁化固定領域１２に流れる。この場合、磁化自由領域１３には、第２磁化固定領域１２からスピン電子が注入される。スピントランスファー効果により、図４（ｃ）に示すように、磁壁ＤＷは、領域Ｐ２から領域Ｐ１に移動し、磁化自由領域１３の磁化Ｍ１３は、−Ｘ軸方向に反転する。よって、磁気抵抗効果素子１００は、低抵抗状態に遷移する。このようにして、磁気抵抗効果素子１００の記憶データ“１”が“０”に書き換えられる。書き込み電流Ｉｗが０になっても、磁化自由領域１３の磁化Ｍ１３の向きは維持される。このようにして、磁気抵抗効果素子１００が保持するデータを書き換えることが可能になる。
また、第１磁化固定領域１１の磁化Ｍ１１、第２磁化固定領域１２の磁化Ｍ１２は、それぞれその向きが固定されている。このため、データ“０”を記憶している磁気抵抗効果素子１００に、＋Ｘ軸方向の書き込み電流Ｉｗを流した場合（データ“０”を書き込んだ場合）であっても、スピントランスファートルクによるデータの書き換えは起こらず、磁壁ＤＷは移動しない。データ“１”を記憶している磁気抵抗効果素子１００に、−Ｘ軸方向の書き込み電流Ｉｗを流した場合も、同様に、磁壁ＤＷの移動は起こらない。
なお、書き込み電流Ｉｗの向きと磁壁ＤＷの移動方向との関係は、記録層１０に使用する材料により変化する。
図３（ｂ）、図４（ｂ）に示す電流パルスの幅ＴＷは０．５〜２０ｎｓの間に設定される。より好ましくは０．８ｎｓ〜５ｎｓの間に設定される。また、図３（ｂ）、図４（ｂ）では電流パルスは矩形であるものとして示されているが、実際には有限の立ち上がり時間（Ｒｉｓｅ ｔｉｍｅ）、立ち下がり時間（Ｆａｌｌ ｔｉｍｅ）を有する台形状のパルスであっても構わない。立ち上がり時間、立ち下がり時間の典型値は０〜２ｎｓである。また、電流パルスは厳密な矩形、台形状の波形を有する必要はなく、三角状の波形であっても構わない。さらに、本発明に係る磁気抵抗効果素子では書き込みに際して大きな動作マージンが得られるため、比較的大きなオーバーシュート、アンダーシュート、リンギングがあっても構わない。
次に、上記構成を有する磁気抵抗効果素子１００を記憶素子として使用するメモリセル回路の構成例を、図５（ａ）を参照して説明する。
図５（ａ）は、１ビット分の磁気メモリセル回路２００の構成を示している。この磁気メモリセル回路２００は、１ビット分のメモリセルを構成する磁気抵抗効果素子１００と、一対のビット線ＢＬ１とＢＬ２、ワード線ＷＬと、グラウンド線ＧＮＤと、第１トランジスタＴｒ１と第２トランジスタＴｒ２とを備える。
磁気抵抗効果素子１００は、記録層１０の一端部に第１端子Ｔ１、他端部に第２端子Ｔ２が接続され、参照層３０に第３端子Ｔ３が接続された３端子構造を有する。さらに具体的には、第１端子Ｔ１は第１磁化固定領域１１の一端部に、第２端子Ｔ２は第２磁化固定領域１２の一端部に接続されている。
第３端子Ｔ３はグラウンド線ＧＮＤに接続されている。第１端子Ｔ１は第１トランジスタＴｒ１のドレインに接続され、第２端子Ｔ２は第２トランジスタＴｒ２のドレインに接続されている。第１トランジスタＴｒ１と第２トランジスタＴｒ２のゲート電極はワード線ＷＬに接続されている。また、第１トランジスタＴｒ１のソースは第１ビット線ＢＬ１に接続され、第２トランジスタＴｒ２のソースは第２ビット線ＢＬ２に接続されている。
ただし、磁気抵抗効果素子１００は必ずしも３端子型構造を有する必要はない。例えば、図５（ｂ）に示すように、４端子構造を有していてもよい。ここでは、障壁層２０の下に新たな磁性層（センサー層５０）を設けている。また、センサー層５０と記録層１０の間には絶縁層６０が設けられ、電気的に絶縁されている。センサー層５０と記録層１０中の磁化自由領域１３は磁気的に結合しており、センサー層５０の磁化Ｍ５０は、記録層１０中の磁化自由領域１３の磁化方向に依存して変化する。センサー層５０、障壁層２０、参照層３０によって磁気トンネル接合が形成される場合、記録層１０の両端部に第１端子Ｔ１、第２端子Ｔ２が接続され、参照層３０に第３端子Ｔ３が接続され、センサー層５０に第４端子が接続された４端子構造を取ることもできる。４端子構造の場合には、書き込みと読み出しで電流経路が電気的に隔たることになり、回路設計に新たな自由度がもたらされる。なお、図５（ｂ）の例では、記録層１０とセンサー層５０との間には絶縁層６０が設けられていたが、記録層１０とセンサー層５０との間に、記録層１０やセンサー層５０の材料と相性のよい材料を使用した導電層を設けてもよい。またその磁気結合の様式も、静磁気的な結合であってもよいし、交換相互作用的な結合であってもよい。
磁気抵抗効果素子１００に情報を書き込む際には、まず、磁気抵抗効果素子１００を選択するため、ワード線ＷＬにトランジスタＴｒ１、Ｔｒ２をオンさせるアクティブレベルの信号を印加する。ここでは、トランジスタＴｒ１とＴｒ２がＮチャネルＭＯＳトランジスタから構成することとする。この場合、ワードラインＷＬはＨｉｇｈレベルに設定される。これにより、第１トランジスタＴｒ１と第２トランジスタＴｒ２はオン状態になる。一方、書き込み対象のデータに応じて、第１ビット線ＢＬ１と第２ビット線ＢＬ２の一方をＨｉｇｈレベルに設定し、他方をグランドレベルに設定する。
具体的には、データ“１”を書き込む場合は、第１ビット線ＢＬ１をＬｏｗレベルとし、第２ビット線ＢＬ２をＨｉｇｈレベルとする。これにより、図３（ａ）に示すように、第２磁化固定領域１２から第１磁化固定領域１１に向かう方向（以下、順方向とする）に書き込み電流Ｉｗが流れ、図３（ｂ）に示すように、データ“１”が書き込まれる。一方、データ“０”を書き込む場合は、第１ビット線ＢＬ１をＨｉｇｈレベルとし、第２ビット線ＢＬ２をＬｏｗレベルとする。これにより、図４（ａ）に示すように、第１磁化固定領域１１から第２磁化固定領域１２に向かう方向（以下、逆方向とする）に書き込み電流Ｉｗが流れ、図４（ｂ）に示すように、データ“０”が書き込まれる。このようにして、磁気抵抗効果素子１００へのビットデータの書き込みが行われる。
一方、磁気抵抗効果素子１００に記憶されている情報を読み出す際には、ワード線ＷＬをアクティブレベルに設定し、第１トランジスタＴｒ１と第２トランジスタＴｒ２とをオン状態とする。また、第１ビット線ＢＬ１と第２ビット線ＢＬ２の両方をＨｉｇｈレベルに設定する、或いは、ビット線ＢＬ１とＢＬ２の一方をＨｉｇｈレベルに、他方を開放状態に設定する。Ｈｉｇｈレベルとなったビット線から記録層１０→障壁層２０→参照層３０→第３端子Ｔ３→グラウンド線ＧＮＤと電流が流れる。この電流の大きさを測定することにより、記録層１０から参照層３０に至る経路の抵抗の大きさ、即ち、記憶データが求められる。
なお、磁気メモリセル回路２００の構成や回路動作は一例であって、適宜変更されうる。例えば、第１端子Ｔ１を第２磁化固定領域１２に、第２端子Ｔ２を第１磁化固定領域１１に接続してもよい。また、グラウンドをグラウンド電圧以外の基準電圧に設定してもよい。また、第３端子Ｔ３をグラウンド線ＧＮＤではなく、第３ビット線（図示せず）に接続するように構成してもよい。この場合読み出しの際は、ワード線ＷＬをＨｉｇｈレベルに設定するとともに、第３ビット線をＨｉｇｈレベルにし、第１ビット線と第２ビット線の一方又は両方をグラウンドレベルとする。この状態で、第３ビット線から第１ビット線ＢＬ１、第２ビット線ＢＬ２に流れる電流を測定する。
次に、図５（ａ）に例示した磁気メモリセル回路２００を複数備える磁気メモリ装置３００の構成を図６を参照して説明する。
磁気メモリ装置３００は、図６に示すように、メモリセルアレイ３１１、Ｘドライバ３１２、Ｙドライバ３１３、コントローラ３１４を備えている。メモリセルアレイ３１１はＮ行Ｍ列のアレイ状に配置された磁気メモリセル回路２００を有している。各列の磁気メモリセル回路２００は対応する列の第１ビット線ＢＬ１と第２ビット線ＢＬ２の対に接続されている。また、各行の磁気メモリセル回路２００は、対応する行のワード線ＷＬとグラウンド線ＧＮＤに接続されている。
Ｘドライバ３１２は、複数のワード線ＷＬに接続されており、ローアドレスを受け、ローアドレスをデコードして、アクセス対象の行のワード線ＷＬをアクティブレベルに駆動する（第１トランジスタＴｒ１、第２トランジスタＴｒ２がＮチャネルＭＯＳトランジスタの場合、Ｈｉｇｈレベルとする）。
Ｙドライバ３１３は、磁気抵抗効果素子１００にデータを書き込む書き込み手段及び磁気抵抗効果素子１００からデータを読み出す読み出し手段として機能するものである。Ｙドライバ３１３は、複数の第１ビット線ＢＬ１と第２ビット線ＢＬ２に接続されている。データの書き込み或いは読み出しの時に、Ｙドライバ３１３は、カラムアドレスを受け、カラムアドレスをデコードして、アクセス対象の磁気メモリセル回路２００に接続されている第１ビット線ＢＬ１と第２ビット線ＢＬ２を所望のデータ書き込み状態或いは読み出し状態に設定する。
即ち、Ｙドライバ３１３は、データ“１”を書き込む場合は、書き込み対象の磁気メモリセル回路２００に接続された第１ビット線ＢＬ１をＬｏｗレベルとし、第２ビット線ＢＬ２をＨｉｇｈレベルとする。また、データ“０”を書き込む場合は、第１ビット線ＢＬ１をＨｉｇｈレベルとし、第２ビット線ＢＬ２をＬｏｗレベルとする。
さらに、磁気メモリセル回路２００に記憶されている情報を読み出す際には、Ｙドライバ３１３は、第１ビット線ＢＬ１と第２ビット線ＢＬ２の両方をＨｉｇｈレベルに設定し、或いは、ビット線ＢＬ１とＢＬ２の一方をＨｉｇｈレベルに、他方を開放状態に設定する。ビット線ＢＬ１、ＢＬ２を流れる電流と基準値とを比較して、各列の磁気メモリセル回路２００の抵抗状態を判別し、これにより、記憶データを読み出す。
コントローラ３１４は、データ書き込み、あるいはデータ読み出しに応じて、Ｘドライバ３１２とＹドライバ３１３のそれぞれを制御する。
なお、磁気抵抗効果素子１００の参照層３０に接続されるグラウンド線ＧＮＤはＸドライバ３１２に接続されているが、これは、前述のように、Ｙドライバ３１３に接続される読み出しビット線によって代用することも可能である。
上記実施の形態においては、磁気抵抗効果素子１００の記録層１０の細線の線幅、膜厚をともに４０ｎｍ以下とし、膜厚を細線の線幅の１／２倍以上、かつ、２倍以下とすることを述べた。以下、記録層１０の細線の設計値を限定することにより、低いしきい電流密度で磁壁移動を実現できる理由を説明する。
まず、電流誘起磁壁移動デバイスを低電流で安定して動作させるためには、低いしきい電流密度を実現することが有効である。電流誘起磁壁移動のしきい電流密度Ｊｃは、次の式で表される。
ｅ、ｈ−（以下、ディラック定数をｈ−と表現する場合がある）は物理定数である。Ｍｓ、Ｐは素子の材料に依存するパラメータである。Δ、ＨＫ⊥は磁壁に関するパラメータである。一般に、飽和磁化Ｍｓが小さい材料はスピン分極率Ｐも小さい。このため、Ｍｓ／Ｐにより、しきい電流密度Ｊｃを小さくすることは難しい。
よって、しきい電流密度Ｊｃを小さくするためには、磁壁幅パラメータΔと困難軸異方性磁場ＨＫ⊥の値を小さくすることができる材料を用いることが有効である。
磁壁幅パラメータΔについては、磁壁幅δｗとの間にδｗ=πΔとなる関係がある。また、磁壁幅パラメータΔは、交換スティフネス定数Ａと容易軸方向の有効磁気異方性定数Ｋｅｆｆとにより次の式のように表される。
困難軸異方性磁場ＨＫ⊥とは、磁化容易軸以外の２つの方向に磁壁の磁化が向いた場合のエネルギーの差を磁場の大きさで表した量である。
電流誘起磁壁移動の初期の研究では、面内方向に磁化容易軸を有するＮｉＦｅ合金が用いられることが多かった。当時の研究では、ＮｉＦｅ細線の線幅は１００ｎｍオーダーであり、膜厚は１０ｎｍオーダーであった。この場合、磁壁幅δｗは１００ｎｍ程度となる。また、困難軸異方性磁場ＨＫ⊥は、図７（ａ−１）に示す磁壁の磁化がＹ軸方向を向いた場合と、図７（ａ−２）に示す磁壁の磁化がＺ軸方向を向いた場合と、のエネルギー差に相当する。言い換えると、困難軸異方性磁場ＨＫ⊥は、磁化がδｗ×ｔ面に現れた状態（図７（ａ−１））と、磁化がδｗ×ｗ面に現れた状態（図７（ａ−２））の差で表される。この場合、理論的なしきい電流密度Ｊｃを計算により求めると、１０１３〜１０１４Ａ／ｍ２のオーダーとなる。しかし、このような大きな電流密度の電流を素子に流すことは事実上不可能である。これよりも小さな電流密度においてジュール発熱により、素子の動作が不安定になり、充分な制御性が得られないことが問題となっていた。
特許文献２では、面内磁化方式ではなく、垂直磁化方式を採用することにより、上述の問題が解決されることが示されている。垂直磁化方式の場合、膜厚は数ｎｍ程度、磁壁幅δｗは１０ｎｍ程度に設計されている。図７（ｂ−１）に示すように困難軸異方性磁場ＨＫ⊥は、磁壁の磁化がＹ軸方向を向いた場合と、図７（ｂ−２）に示すように磁壁の磁化がＸ軸方向をむいた場合のエネルギー差に相当する。言い換えると、困難軸異方性磁場ＨＫ⊥は、磁化がδｗ×ｔ面に現れた状態（図７（ｂ−１））と、磁化がｗ×ｔ面に現れた状態（図７（ｂ−２））との差で表される。この場合、理論的なしきい電流密度Ｊｃを計算により求めると、１０１１Ａ／ｍ２のオーダーとなる。よって、ジュール発熱の問題は深刻ではなくなり、良好な磁壁移動特性が維持されることが確認されている。
しかしながら、垂直磁化方式においても、細線の線幅を更に小さくすると、低い電流密度での磁壁移動が実現されなくなることが見いだされた。これは、線幅ｗが磁壁幅δｗより大きい場合、図７（ｂ−１）に示すようにブロッホ磁壁が形成されるが、線幅ｗが磁壁幅δｗより小さくなると、図７（ｂ−２）に示すようにネール磁壁が形成され、線幅ｗと磁壁幅δｗとの差が大きくなるに従って、困難軸異方性磁場ＨＫ⊥が大きくなるためである。
図８（ａ）〜（ｄ）に、垂直磁化方式を採用した場合において、膜厚ｔが２、４、６ｎｍのそれぞれの場合について、細線幅ｗを変化させた場合のマイクロマグネティックシミュレーションの結果を示す。
具体的には、図８（ａ）は、磁壁幅パラメータΔの、細線の線幅ｗと膜厚ｔとに対する依存性を示す。ここでは、線幅ｗと膜厚ｔに応じた磁壁幅パラメータΔの値を求めた。線幅ｗは、１０ｎｍから１００ｎｍまでの範囲で、所定の間隔で線幅ｗを変え、シミュレーションを行った。以下、図８（ｂ）〜（ｄ）についても同様である。
図８（ｂ）は、困難軸異方性磁場ＨＫ⊥の、細線の線幅ｗと膜厚ｔに対する依存性を示す。ここでは、線幅ｗと膜厚ｔに応じた困難軸異方性磁場を示す値としてμ０ＨＫ⊥を求めた。なお、μ０は真空の透磁率である。
上述したように、しきい電流密度Ｊｃは、磁壁幅パラメータΔと困難軸異方性磁場ＨＫ⊥の積により決まるため、図８（ａ）、（ｂ）で求めた値に基づいて、しきい電流密度Ｊｃを求めた。また、しきい電流密度Ｊｃに細線の断面積を乗算したしきい電流Ｉｔｈを求めた。図８（ｃ）に、しきい電流密度Ｊｃを、図８（ｄ）に、しきい電流Ｉｔｈを示す。なお、数式１におけるＭｓ／Ｐ（素子の材料に依存するパラメータ）は、細線としてＣо／Ｎｉ積層膜を使用した場合の磁化曲線の評価値から決定した値を使用した。また、磁壁幅パラメータΔ、および困難軸異方性磁場Ｈｋ⊥を計算する際にも、Ｃｏ／Ｎｉ積層膜の物理定数を用いてシミュレーションを行った。具体的には、飽和磁化Ｍｓは０．９６Ｔとし、容易軸方向（Ｚ軸方向）の磁気異方性定数は６．１×１０５Ｊ／ｍ３とした。
図８（ａ）に示すように、磁壁幅パラメータΔの値は、線幅ｗ、膜厚ｔの変化に対して、増減がほとんどない。よって、磁壁幅パラメータΔは、垂直磁化方式の場合、線幅ｗ、膜厚ｔに依存しないといえる。
一方で、図８（ｂ）に示すように、μ０ＨＫ⊥は、線幅ｗが小さくなるにつれて減少しているものの、約３０ｎｍ以下では、再び大きくなっている。この傾向は、膜厚ｔが、２ｎｍ、４ｎｍ、６ｎｍのいずれの場合でも同様であった。
このため、図８（ｃ）に示すように、しきい電流密度Ｊｃは、線幅ｗが２０ｎｍ以下において、ジュール発熱の影響を受けることなく安定した動作を実現できる値である１×１０１２Ａ／ｍ２を上回る。つまり、垂直磁化方式を採用した場合、線幅ｗが約２０ｎｍ以下となると安定した動作を実現することができないといえる。
一方、面内磁化方式において、実施の形態１で説明したように細線の線幅と膜厚の設計値を限定することで、しきい電流密度を低くすることが可能である。困難軸異方性磁場は、図７（ｃ−１）に示すようにδｗ×ｔ面に磁壁の磁化が現れた場合と、図７（ｃ−２）に示すようにδｗ×ｗ面に磁壁の磁化が現れた場合の差で与えられる。ここで、線幅ｗと膜厚ｔが等しい場合、つまり、ｔ＝ｗとすると、困難軸異方性磁場がゼロに近くなることが予測される。また、線幅ｗを小さくすると、磁壁の左右（両側）における磁区の部分の形状磁気異方性が大きくなることから、数式２に示した、磁壁幅パラメータΔに影響する有効磁気異方性定数Ｋｅｆｆが大きくなり、磁壁幅パラメータΔが小さくなる。
図８（ｅ）〜（ｈ）に、実施の形態１で説明したように、面内磁化方式において、サイズ（線幅と膜厚）を上述した範囲内とした記録層１０の細線を使用した場合の、マイクロマグネティックシミュレーションの結果を示す。
具体的には、図８（ｅ）は、磁壁幅パラメータΔの、細線の線幅ｗと膜厚ｔとに対する依存性を示す。ここでは、線幅ｗと膜厚ｔに応じた磁壁幅パラメータΔの値を求めた。膜厚ｔは、１０ｎｍ、１４ｎｍ、２０ｎｍ、３０ｎｍの４パターンとし、線幅ｗは、１０ｎｍから１００ｎｍまでの範囲で、所定の間隔で線幅ｗを変えてシミュレーションを行った。以下、図８（ｆ）〜（ｈ）についても同様である。
図８（ｆ）は、困難軸異方性磁場ＨＫ⊥の、細線の線幅ｗと膜厚ｔに対する依存性を示す。ここでは、線幅ｗと膜厚ｔに応じた困難軸異方性磁場を示す値としてμ０ＨＫ⊥を求めた。なお、μ０は真空の透磁率である。
図８（ｇ）にしきい電流密度Ｊｃを、図８（ｈ）にしきい電流Ｉｔｈを示す。なお、数式１におけるＭｓ／Ｐ（素子の材料に依存するパラメータ）は、細線としてＮｉＦｅを使用した場合の磁化曲線の評価値から決定した値を使用した。また、磁壁幅パラメータΔ、および困難軸異方性磁場Ｈｋ⊥を計算する際にも、ＮｉＦｅの物理定数を用いてシミュレーションを行った。具体的には、飽和磁化Ｍｓは１．０Ｔとし、容易軸方向（Ｘ軸方向）の磁気異方性定数は０Ｊ／ｍ３とした。
図８（ｆ）に示すように、線幅ｗの値が所定の値以下（ここでは、２０ｎｍ以下）であり、線幅ｗと膜厚ｔがほぼ等しいときに、困難軸異方性磁場ＨＫ⊥に極小値を取っている。このとき、図８（ｇ）に示すように、しきい電流密度Ｊｃは、１×１０１２Ａ／ｍ２以下となり、素子に導入可能な条件を満たす。
また、面内磁化膜の場合、磁壁幅パラメータΔや困難軸異方性磁場ＨＫ⊥は細線の幅や膜厚により決定され、定性的な傾向として材料定数にはほとんど依存しない。従って、図８には、細線の材料としてＮｉＦｅを使用した場合のシミュレーション結果を示したが、あらゆる面内磁化膜に対してこの計算結果は定性的には普遍である。
なお、シミュレーションの結果、線幅ｗと膜厚ｔとをほぼ等しくすることで、困難軸異方性磁場ＨＫ⊥を極小とできる線幅ｗには上限があることが分かった。線幅ｗが４０ｎｍ以上となると、線幅ｗと膜厚ｔとをほぼ等しくしたとしても、困難軸異方性磁場ＨＫ⊥は極小値をとらない。これは、図９（ａ）に示すように、線幅ｗがある程度大きくなると（細線の材料としてＮｉＦｅを使用した場合、４０ｎｍ以上）、磁壁がＶоｒｔｅｘ型（ヴォルテックス型）の構造を取る。Ｖоｒｔｅｘ型（ヴォルテックス型）の磁壁を電流で駆動（移動）する場合には、磁壁が確率的に振る舞うことが知られている（Physical Review Letters, vol. 95, 026601 (2005)等）。つまり、磁壁移動の制御性が不安定になってしまう。
一方、線幅ｗが４０ｎｍ以下の場合、磁壁は図９（ｂ）に示すようなＴｒａｎｓｖｅｒｓｅ型（トランスヴァース型）の構造を、安定状態においても、磁壁の移動中においてもとることができる。従って、制御性は安定したものとなることが発明者の行ったシミュレーションからわかった。なお、膜厚が線幅よりも薄い場合（ｔ＜ｗ）には、Ｔｒａｎｓｖｅｒｓｅ型（トランスヴァース型）磁壁中の磁化は膜面内で細線短手方向を向く。一方で膜厚が線幅よりも厚い場合（ｔ＞ｗ）には、Ｔｒａｎｓｖｅｒｓｅ型（トランスヴァース型）磁壁中の磁化は膜面垂直方向を向く。
なお、上述の効果（困難軸異方性磁場ＨＫ⊥が最小値を取る）は、理想的には線幅ｗと膜厚ｔとが等しいときに得られるが、実際には、加工時に発生する理想形状からのずれ、磁気特性の場所による揺らぎ等により、線幅ｗと膜厚ｔとを完全に等しくすることは難しい。しかしながら、シミュレーションにより、線幅ｗ、膜厚ｔが４０ｎｍ以下であり、かつ、膜厚が線幅の１／２倍から２倍の範囲内にある場合に、しきい電流密度Ｊｃを１×１０１２Ａ／ｍ２以下にできることが分かった。
また、界面に垂直磁気異方性が発現される場合には、膜厚ｔを線幅ｗより小さく（薄く）することで同様の効果が得られる。例えば、記録層にＣоＦｅＢあるいはＦｅＢを用い、障壁層にＭｇＯを用いると、界面に垂直磁気異方性が発現されるが、この場合、膜厚ｔを線幅の１／４倍〜３／４倍の範囲とすることで、本発明の効果が最大限に得られる。
なお、図８（ｈ）に示すように、膜厚、線幅が１０ｎｍ以下では、しきい電流Ｉｔｈは５．７μＡであり、このような小さなしきい電流は、垂直磁化方式の場合には得ることができない。よって、本発明に係る磁気抵抗効果素子を磁気メモリに適用した場合には、アトジュールレベルの動的消費電力を実現できる。
図１０に、ＮｉＦｅの材料パラメータを仮定して行ったマイクロマグネティックシミュレーションの結果に基づいて求めた線幅ｗと膜厚ｔの好適な設計範囲を示す。ＮｉＦｅの場合、線幅、膜厚が３０ｎｍを超えると安定状態、あるいは磁壁移動過程において磁壁がＶоｒｔｅｘ構造（ヴォルテックス構造）をとることが確認された。前述したように、Ｖоｒｔｅｘ磁壁（ヴォルテックス磁壁）は不安定動作の原因となることから、線幅、膜厚の上限は３０ｎｍである。図８（ｇ）に示すように、膜厚ｔと線幅ｗとが等しいとき（ｔ＝ｗ）に最小のしきい電流密度が得られている。従って、本発明の効果は膜厚ｔと線幅ｗとが等しいときに最も高くなるといえる。
また、ＮｉＦｅ細線に導入できる電流密度の上限値はほぼ３×１０１２Ａ／ｍ２である。図８（ｇ）では、ほぼ膜厚ｔが線幅ｗの２／３倍から１．５倍の範囲にあるとき、この条件を満たしている。従って、ＮｉＦｅ細線の場合、本発明の効果が得られる膜厚ｔの下限値は線幅ｗの２／３、上限値は線幅ｗの１．５倍である（図１０において内側のハッチ領域）。ＮｉＦｅ以外の材料（例えば飽和磁化の小さい材料、スピン分極率の高い材料、交換スティフネス定数の大きい材料、細線長手方向の磁気異方性が大きい材料）で適当なパラメータを仮定した場合では好適な設計範囲は緩和され、図１０において縦横方向に網掛けを施された領域（ｔ＝ｗ／２より上、ｔ＝４０より下、ｔ＝２ｗより右、ｗ＝４０より左）となる。つまり、線幅ｗ、膜厚ｔが４０ｎｍ以下であり、かつ、膜厚が線幅の１／２倍から２倍の範囲内となる。
以上説明したように、本実施の形態に係る磁気抵抗効果素子１００は、細線の線幅が小さい場合に、具体的には、線幅が４０ｎｍ以下である場合に、低いしきい電流密度で磁壁を駆動することが可能である。
また、垂直磁化を有する材料は少ないため、垂直磁化方式においては材料選択の幅が限定されるが、面内磁化方式を採用した場合、選択可能な材料が多岐にわたるという利点もある。
なお、細線の線幅の下限値については物理的な制約はなく、その値は加工技術で決まる。ばらつくことなくスムーズな細線を作る上では、結晶粒のサイズが目安となるため、線幅の下限値は５ｎｍ程度となる。また、１０ｎｍ程度かそれを下回るような超極微細世代においては、リソグラフィー技術等のトップダウン的な手法を用いるのではなく、自己組織化等のボトムアップ的な手法を用いて、細線を形成してもよい。この場合、少なくとも強磁性が発現する線幅があればよい。強磁性が発現する線幅は用いる材料に強く依存するが、交換相互作用が大きい材料を用いる場合、線幅は３ｎｍ程度となる。また、細線の線幅の下限値については、以下の説明においても同様である。
（実施の形態２）
実施の形態１に係る磁気抵抗効果素子１００において、記憶データを安定して書き込み且つ読み出すためには、参照層３０の磁化Ｍ３０の方向を安定的に固定する必要がある。参照層３０の磁化Ｍ３０を安定させるため、参照層３０を積層フェリ結合層から構成することが有効である。
以下、図１１を参照して、参照層３０を積層フェリ結合層から構成した磁気抵抗効果素子１０１の実施の形態を説明する。
実施の形態２において、参照層３０は、強磁性層３１と結合層３２と強磁性層３３とが積層され、積層フェリ結合した積層構造を有する。強磁性層３１と強磁性層３３とは、結合層３２により反強磁的に結合している。強磁性層３１と強磁性層３３は、Ｆｅ、Ｃｏ、Ｎｉを含む強磁性材料を使用することが望ましい。また、結合層３２は、Ｒｕ等を使用することが望ましい。その他の構成については、実施の形態１と同様である。
この構成によれば、記録層１０の磁化自由領域１３の磁化Ｍ１３の向きと、参照層３０を構成する強磁性層３１、３３のうちで、記録層１０に近接する強磁性層３１の磁化Ｍ３１の向きとが一致したときに、磁気抵抗効果素子１０１は、平行状態となり、低抵抗状態となる。一方、記録層１０の磁化自由領域１３の磁化Ｍ１３の向きと、強磁性層３１の磁化Ｍ３１の向きが反対方向となったときに、磁気抵抗効果素子１０１は、反平行状態となり、高抵抗状態となる。
実施の形態２においても、実施の形態１と同様に、低いしきい電流密度で磁壁を駆動することが可能である。
この発明は、上記実施の形態に限定されず、種々の変形が可能である。以下変形例・応用例について説明する。
（変形例１）
磁気抵抗効果素子の抵抗とデータの割り当ては任意であり、低抵抗状態にデータ“１”、高抵抗状態にデータ“０”を割り当てても良い。
（変形例２）
磁気抵抗効果素子１００は、記録層１０の第１磁化固定領域１１、第２磁化固定領域１２の磁化をより強固に固定するための層をさらに有してもよい。図１２（ａ）に示すように、変形例２では、第１磁化固定領域１１の下に第１磁化固定層４１が設けられており、その磁化Ｍ４１は、第１磁化固定領域１１の磁化Ｍ１１と向きが揃っている。第２磁化固定領域１２の下に第２磁化固定層４２が設けられており、その磁化Ｍ４２は、第２磁化固定領域１２の磁化Ｍ１２と向きが揃っている。
（変形例３）
あるいは、図１２（ｂ）に示すように、第１磁化固定層４１、第２磁化固定層４２は、記録層１０の上に設けられてもよい。ここでは、第１磁化固定層４１は第１磁化固定領域１１の上に、第２磁化固定層４２は第２磁化固定領域１２の上に設けられている。変形例２と同様に、第１磁化固定層４１により、第１磁化固定領域１１の磁化Ｍ１１が、第２磁化固定層４２により、第２磁化固定領域１２の磁化Ｍ１２が、それぞれより強固に固定される。
（変形例４）
また、あるいは、第１磁化固定層４１、第２磁化固定層４２の一方のみを設けてもよい。図１２（ｃ）に示す例では、第１磁化固定領域１１の上にだけ、第１磁化固定層４１が設けられている。磁気抵抗効果素子１００は、第２磁化固定領域１２の磁化Ｍ１２の固定のための第２磁化固定層４２を有しない。第１磁化固定層４１の配置位置は、第１磁化固定領域１１の下であってもよい。あるいは、第２磁化固定領域１２の上又は下に、第２磁化固定層４２を設けて、第１磁化固定領域１１の磁化Ｍ１１の固定のための第１磁化固定層４１を設けないようにしてもよい。
第１磁化固定層４１、第２磁化固定層４２にはＦｅ，Ｃｏ，Ｎｉを含む強磁性体や、Ｉｒ−Ｍｎ、Ｐｔ−Ｍｎ、Ｆｅ−Ｍｎなどの反強磁性体を用いることができる。また、第１磁化固定層４１と第１磁化固定領域１１の磁化方向、第２磁化固定層４２と第２磁化固定領域１２の磁化方向は必ずしも平行方向である必要はなく、反平行方向に結合することで磁化を強固に固定してもよい。
（変形例５）
上記の実施の形態１では、図１（ｃ）に示すように、記録層１０は、上から見た場合の形状（Ｘ−Ｙ平面における形状）が四角形であったが、記録層１０の形状はこれに限られない。図１２（ｄ）に示す例では、記録層１０は、Ｘ−Ｙ平面における形状が凹型となるようパターニングされている。このように構成することにより、面内方向の外部磁場を用いて記録層１０に単一の磁壁を導入することが可能である。
（変形例６）
また、実施の形態１では、障壁層２０、参照層３０は、記録層１０の磁化自由領域１３の上面の領域に積層されていた。これは、参照層３０は、少なくとも記録層１０の磁化自由領域１３をオーバーラップする必要があるからである。しかしながら、積層構造はこれに限られず、図１３（ａ）に示すように、記録層１０の上面全体に、障壁層２０、参照層３０を積層してもよい。この場合、積層体の製造が容易である。
（変形例７）
また、必ずしも、記録層１０を一番下に積層する必要はなく、図１３（ｂ）に示すように、下から、つまり、基板側から、参照層３０、障壁層２０、記録層１０の順に積層してもよい。この場合には参照層３０は記録層と同等か、それ以上の面積を有する形状にパターニングされる。
（変形例８）
上述した例では、１つの磁気抵抗効果素子１００は、１つの参照層３０のみを有していたが、図１４（ａ）に示すように、参照層を複数設けてもよい。この場合、各参照層３０に隣接する記録層１０の領域がそれぞれ磁化自由領域となる。このような構成により、磁気抵抗効果素子１００を多値メモリとすることができる。あるいは、磁気抵抗効果素子をアナログメモリとすることができる。
（変形例９）
図１４（ｂ）に示すように、記録層１０が複数の磁化自由領域を含み、これら複数の磁化自由領域を覆うように、参照層３０を長手方向に長く形成してもよい。この場合も、変形例８と同様に、磁気抵抗効果素子１００を多値メモリ、あるいは、アナログメモリとすることができる。
（変形例１０）
図１５（ａ）に、記録層１０に磁壁のピンサイトを形成する例を示す。ここでは、記録層１０の上面（ＸＹ面内）であって、第１磁化固定領域１１と磁化自由領域１３との間（１４）、第２磁化固定領域１２と磁化自由領域１３との間（１５）、それぞれに凹型の切り欠き（ピンサイト）を形成している。ピンサイトにより、磁壁ＤＷの移動を止めることができる。なお、ピンサイトは、何れか一カ所のみに設けられてもよい。
（変形例１１）
ピンサイトの形成位置は，上述の例に限られない。図１５（ｂ）に示す例では、記録層１０の前面（ＸＺ面内）であって、第１磁化固定領域１１と磁化自由領域１３との間（１４）、第２磁化固定領域１２と磁化自由領域１３との間（１５）、それぞれに凹型の切り欠き（ピンサイト）を形成している。この場合も、ピンサイトの位置で磁壁ＤＷの移動を止めることができる。なお、ピンサイトは、何れか一カ所のみに設けられてもよい。
（変形例１２）
あるいは、記録層１０に切り欠きの形成することなく、第１磁化固定領域１１と磁化自由領域１３との間（１４）、第２磁化固定領域１２と磁化自由領域１３との間（１５）、それぞれに材料特性の異なる領域を設けることによっても、ピンサイトを形成することができる。図１５（ｃ）に変形例１２に係る磁気抵抗記録素子１００の形状の例を示す。ここでは、着色部が材料特性の異なる領域である。なお、ピンサイトは、何れか一カ所のみに設けられてもよい。
またピンサイトを有する変形例１０、１１、１２は、多値メモリ、アナログメモリとしての実施が可能な変形例８、９と組み合わせることもできる。この場合には記録層１０の磁化自由領域内、磁化自由領域間にピンサイトを形成することになる。
さらに、情報保持状態において磁壁を安定してピン止めするためにはピンサイトを形成するほかに、第１磁化固定領域１１、第２磁化固定領域１２の平面形状、断面形状を適宜設計することによって磁壁を安定してピン止めすることも可能である。例えば、図８に示したシミュレーション結果から明らかになったように、細線幅と膜厚を４０ｎｍ以下に設計し、かつ膜厚を線幅の１／２以上、２倍以下とすることによって低電流密度での磁壁移動が可能である。これは逆に言えば、この範囲を外すことによって、磁壁移動が起こりにくくすることができるということである。従って、第１磁化固定領域１１、第２磁化固定領域１２の膜厚が線幅の１／２以下、または２倍以上となるように設計すれば、第１磁化固定領域１１、第２磁化固定領域１２においては、磁壁移動は起こらない。また、このような実施の形態においては、磁化自由領域１３と、第１磁化固定領域１１及び第２磁化固定領域１２との間でｙ−ｚ断面において形状の差が生じることになる。一般に磁壁は断面形状の差がある部分において強いピニングが働くことから、実効的な磁壁のピンサイトとして機能することになる。
一例として、磁化自由領域１３の線幅を１５ｎｍ、膜厚を１５ｎｍとし、第１磁化固定領域１１、第２磁化固定領域１２の線幅を３５ｎｍ、膜厚を１５ｎｍとすることにより上述のような磁壁のピン止め機構を実現することができる。他の例として、磁化自由領域１３の線幅を２０ｎｍ、膜厚を２０ｎｍとし、第１磁化固定領域１１、第２磁化固定領域１２の線幅を２０ｎｍ、膜厚を９ｎｍとすることにより上述のような磁壁のピン止め機構を実現することができる。
（変形例１３）
上述の実施の形態、変形例では、記録層１０は長手方向に延伸した形状を有していたが、記録層１０の形状はこれに限られない。図１５（ｄ）に示す例では、記録層１０はアーチ状の形状を有する。記録層１０の成膜前に、成膜面をアーチ状に形成することにより、記録層１０をこのように形成することができる。あるいは、記録層１０の形成工程の前に実施されるＶｉａ作製工程において、ＣＭＰプロセス等を調整して、磁性膜成膜面に凹凸が残るようすることで、記録層１０をアーチ状に形成することができる。記録層１０をアーチ状に形成することにより、基板垂直成分を有する外部磁場によって記録層１０へ容易に磁壁を導入することができる。
（変形例１４）
上述の実施の形態、変形例においては、記録層１０のＹ−Ｚ断面は正方形あるいは長方形である例を説明したが、記録層１０にテーパーを設けてもよい。変形例１４に係る磁気抵抗効果素子１００の形状の例を図１６（ａ）に示す。記録層１０をテーパー状に形成することで、磁壁の移動をスムーズにし、しきい電流密度をより低減することができる。このような形状は、記録層１０のパターニングプロセスの調整（入射イオンビームの角度、ハードマスクの形状の調整等）により実現できる。
また、図１６（ｂ）には、記録層１０にテーパーを設けた他の例を示す。ここでは、基板側の面の面積の方が、上側（障壁層２０側）の面の面積より小さい。このような形状は、成膜面に溝を形成して成膜することで実現できる。成膜には、物理気相堆積（Physical Vapor Deposition）法、メッキ法等のウェットプロセスを使用することができる。
（変形例１５）
また、変形例２〜１４のいずれにおいても、実施の形態２で説明した積層フェリ構造を参照層３０に採用することができる。
また、上記はすべて３（または４）端子型のＳＴＴ−ＭＲＡＭを想定した実施の形態であるが、この他に本発明の技術思想は大容量ストレージとしての応用が可能なレーストラックメモリに適用することもできる。すなわち、強磁性体から構成され、複数の記録磁区を有するトラック（記録層）を有し、該トラックは細線長手方向に磁化容易軸を有し、線幅は４０ｎｍ以下であり、その膜厚は線幅の１／２以上、かつ、２倍以下であるような磁気メモリ装置を提供することもできる。
本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施の形態及び変形が可能とされるものである。上述した実施の形態は、本発明を説明するためのものであり、本発明の範囲を限定するものではない。すなわち、本発明の範囲は、実施の形態ではなく、特許請求の範囲によって示される。そして、特許請求の範囲内およびそれと同等の発明の意義の範囲内で施される様々な変形が、本発明の範囲内とみなされる。
本出願は、２０１５年５月１４日に出願された日本国特許出願２０１５−９８９７６号に基づくものであり、その明細書、特許請求の範囲、図面および要約書を含むものである。上記日本国特許出願における開示は、その全体が本明細書中に参照として含まれる。
１００ 磁気抵抗効果素子
１０１ 磁気抵抗効果素子
１０ 記録層
１１ 第１磁化固定領域
１２ 第２磁化固定領域
１３ 磁化自由領域
１４ 第１磁化固定領域１１と磁化自由領域１３との間
１５ 第２磁化固定領域１２と磁化自由領域１３との間
２０ 障壁層
３０ 参照層
３１ 強磁性層
３２ 結合層
３３ 強磁性層
４１ 第１磁化固定層
４２ 第２磁化固定層
５０ センサー層
６０ 絶縁層
２００ 磁気メモリセル回路
３００ 磁気メモリ装置
３１１ メモリセルアレイ
３１２ Ｘドライバ
３１３ Ｙドライバ
３１４ コントローラ

Claims (8)

  1. 強磁性体を含む記録層と、
    前記記録層の上に積層された障壁層と、
    前記障壁層の上に積層され、強磁性体を含む参照層と、
    を有し、
    前記参照層は、略面内方向に実質固定された磁化成分を有し、
    前記記録層は、略面内方向に実質固定された磁化成分を有する第１磁化固定領域と、前記第１磁化固定領域が有する磁化成分と反対の向きに実質固定された磁化成分を有する第２磁化固定領域と、前記第１磁化固定領域と前記第２磁化固定領域との間に位置し、略面内方向において反転可能な磁化成分を有する磁化自由領域とを含み、
    前記記録層を構成する細線の線幅は４０ｎｍ以下であり、
    前記記録層の膜厚は、４０ｎｍ以下であり、前記線幅の１／２以上、かつ、２倍以下である、
    磁気抵抗効果素子。
  2. 前記記録層は、ＮｉとＦｅとを含み、
    前記線幅は３０ｎｍ以下であり、
    前記膜厚は３０ｎｍ以下であり、前記線幅の２／３以上、かつ、１.５倍以下である、
    請求項１に記載の磁気抵抗効果素子。
  3. 前記記録層の長手方向に沿って電流を導入することで、前記磁化自由領域が有する磁化成分の向きが反転する、
    請求項１又は２に記載の磁気抵抗効果素子。
  4. 前記磁化自由領域が有する磁化成分の向きに応じて、前記第１磁化固定領域と前記磁化自由領域との間、又は、前記第２磁化固定領域と前記磁化自由領域との間に、磁壁が形成される、
    請求項１から３のいずれか１項に記載の磁気抵抗効果素子。
  5. 強磁性体を含む記録層と、
    前記記録層の上に積層された障壁層と、
    前記障壁層の上に積層され、強磁性体を含む参照層と、
    を有し、
    前記参照層は、略面内方向に実質固定された磁化成分を有し、
    前記記録層は、略面内方向に実質固定された磁化成分を有する第１磁化固定領域と、前記第１磁化固定領域が有する磁化成分と反対の向きに実質固定された磁化成分を有する第２磁化固定領域と、前記第１磁化固定領域と前記第２磁化固定領域との間に位置し、略面内方向において反転可能な磁化成分を有する磁化自由領域とを含み、
    前記第１磁化固定領域と前記第２磁化固定領域との間に磁壁が形成され、
    前記磁壁の磁化は、前記記録層の短辺方向、及び、基板垂直方向の両方にＴｒａｎｓｖｅｒｓｅ構造をとることができる、
    磁気抵抗効果素子。
  6. 前記第１磁化固定領域の磁化成分、前記第２磁化固定領域の磁化成分のうち少なくともいずれかを固定するための磁化固定層を、さらに有する、
    請求項１から５のいずれか１項に記載の磁気抵抗効果素子。
  7. 前記記録層の、前記第１磁化固定領域と前記磁化自由領域との間、前記第２磁化固定領域と前記磁化自由領域との間、のうち少なくともいずれかにピンサイトが設けられている、
    請求項１から６のいずれか１項に記載の磁気抵抗効果素子。
  8. 請求項１から７の何れか１項に記載の磁気抵抗効果素子と、
    前記磁気抵抗効果素子に、書き込み電流を流すことにより、前記磁気抵抗効果素子にデータを書き込む書き込み手段と、
    前記障壁層を貫通する方向に電流を流してトンネル抵抗を求めることにより、前記磁気抵抗効果素子に書き込まれているデータを読み出す読み出し手段と、
    を備える、
    磁気メモリ装置。
JP2017518016A 2015-05-14 2016-05-16 磁気抵抗効果素子及び磁気メモリ装置 Active JP6861996B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015098976 2015-05-14
JP2015098976 2015-05-14
PCT/JP2016/064530 WO2016182085A1 (ja) 2015-05-14 2016-05-16 磁気抵抗効果素子及び磁気メモリ装置

Publications (2)

Publication Number Publication Date
JPWO2016182085A1 true JPWO2016182085A1 (ja) 2018-04-12
JP6861996B2 JP6861996B2 (ja) 2021-04-21

Family

ID=57249035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017518016A Active JP6861996B2 (ja) 2015-05-14 2016-05-16 磁気抵抗効果素子及び磁気メモリ装置

Country Status (3)

Country Link
US (1) US10410703B2 (ja)
JP (1) JP6861996B2 (ja)
WO (1) WO2016182085A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108666339B (zh) * 2017-03-28 2020-11-13 中芯国际集成电路制造(上海)有限公司 磁性随机存储器及其存储单元的制造方法
JP7013839B2 (ja) * 2017-04-14 2022-02-01 Tdk株式会社 磁壁利用型アナログメモリ、不揮発性ロジック回路及び磁気ニューロ素子
WO2019082323A1 (ja) * 2017-10-26 2019-05-02 Tdk株式会社 磁壁移動型磁気記録素子及び磁気記録アレイ
JP7098914B2 (ja) * 2017-11-14 2022-07-12 Tdk株式会社 スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
JP6769569B2 (ja) * 2018-01-11 2020-10-14 Tdk株式会社 磁壁移動型磁気記録素子
WO2019150532A1 (ja) * 2018-02-01 2019-08-08 Tdk株式会社 データの書き込み方法、検査方法、スピン素子の製造方法及び磁気抵抗効果素子
US10468432B1 (en) * 2018-05-30 2019-11-05 International Business Machines Corporation BEOL cross-bar array ferroelectric synapse units for domain wall movement
US10614902B1 (en) * 2018-10-04 2020-04-07 Universität Duisburg-Essen Tubular nanosized magnetic wires with 360° magnetic domain walls
US10692927B1 (en) 2019-02-15 2020-06-23 International Business Machines Corporation Double MTJ stack with synthetic anti-ferromagnetic free layer and AlN bottom barrier layer
JP7470599B2 (ja) 2020-08-19 2024-04-18 Tdk株式会社 配線層、磁壁移動素子および磁気アレイ
WO2022185410A1 (ja) * 2021-03-02 2022-09-09 Tdk株式会社 磁壁移動素子、磁気アレイ及び磁壁移動素子の製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191032A (ja) * 2003-12-24 2005-07-14 Toshiba Corp 磁気記憶装置及び磁気情報の書込み方法
JP2006303159A (ja) * 2005-04-20 2006-11-02 Fuji Electric Holdings Co Ltd スピン注入磁区移動素子およびこれを用いた装置
JP2007273495A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 磁気メモリ装置及びその駆動方法
JP2008147488A (ja) * 2006-12-12 2008-06-26 Nec Corp 磁気抵抗効果素子及びｍｒａｍ
WO2009133744A1 (ja) * 2008-04-28 2009-11-05 日本電気株式会社 磁気記憶素子、及び磁気メモリ
JP2010080496A (ja) * 2008-09-24 2010-04-08 Fujitsu Ltd トンネル磁気抵抗素子、磁気メモリ装置及びその製造方法
JP2010141340A (ja) * 2008-12-15 2010-06-24 Samsung Electronics Co Ltd 磁気トラック、磁気トラックを備える情報保存装置及び該情報保存装置の動作方法
WO2010095589A1 (ja) * 2009-02-17 2010-08-26 日本電気株式会社 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ
WO2011152281A1 (ja) * 2010-06-03 2011-12-08 株式会社日立製作所 磁気抵抗効果素子及び磁気メモリ
JP2012028489A (ja) * 2010-07-22 2012-02-09 Nec Corp 磁気記憶装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8416611B2 (en) 2007-06-25 2013-04-09 Nec Corporation Magnetoresistance effect element and magnetic random access memory
US8120127B2 (en) * 2007-08-03 2012-02-21 Nec Corporation Magnetic random access memory and method of manufacturing the same
JP5441005B2 (ja) * 2008-02-13 2014-03-12 日本電気株式会社 磁壁移動素子及び磁気ランダムアクセスメモリ
US9502090B2 (en) * 2013-01-02 2016-11-22 Nanyang Technological University Memory device including a domain wall and ferromagnetic driver nanowire

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191032A (ja) * 2003-12-24 2005-07-14 Toshiba Corp 磁気記憶装置及び磁気情報の書込み方法
JP2006303159A (ja) * 2005-04-20 2006-11-02 Fuji Electric Holdings Co Ltd スピン注入磁区移動素子およびこれを用いた装置
JP2007273495A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 磁気メモリ装置及びその駆動方法
JP2008147488A (ja) * 2006-12-12 2008-06-26 Nec Corp 磁気抵抗効果素子及びｍｒａｍ
WO2009133744A1 (ja) * 2008-04-28 2009-11-05 日本電気株式会社 磁気記憶素子、及び磁気メモリ
JP2010080496A (ja) * 2008-09-24 2010-04-08 Fujitsu Ltd トンネル磁気抵抗素子、磁気メモリ装置及びその製造方法
JP2010141340A (ja) * 2008-12-15 2010-06-24 Samsung Electronics Co Ltd 磁気トラック、磁気トラックを備える情報保存装置及び該情報保存装置の動作方法
WO2010095589A1 (ja) * 2009-02-17 2010-08-26 日本電気株式会社 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ
WO2011152281A1 (ja) * 2010-06-03 2011-12-08 株式会社日立製作所 磁気抵抗効果素子及び磁気メモリ
JP2012028489A (ja) * 2010-07-22 2012-02-09 Nec Corp 磁気記憶装置

Also Published As

Publication number Publication date
JP6861996B2 (ja) 2021-04-21
US10410703B2 (en) 2019-09-10
WO2016182085A1 (ja) 2016-11-17
US20180108390A1 (en) 2018-04-19

Similar Documents

Publication Publication Date Title
JP6861996B2 (ja) 磁気抵抗効果素子及び磁気メモリ装置
CN106875969B (zh) 磁存储器
WO2016159017A1 (ja) 磁気抵抗効果素子、磁気メモリ装置、製造方法、動作方法、及び集積回路
JP4371781B2 (ja) 磁気セル及び磁気メモリ
JP5146836B2 (ja) 磁気ランダムアクセスメモリ及びその製造方法
US7613036B2 (en) Memory element utilizing magnetization switching caused by spin accumulation and spin RAM device using the memory element
JP5505312B2 (ja) 磁気メモリ素子及び磁気ランダムアクセスメモリ
JP2007273495A (ja) 磁気メモリ装置及びその駆動方法
JP5201539B2 (ja) 磁気ランダムアクセスメモリ
JP2006303159A (ja) スピン注入磁区移動素子およびこれを用いた装置
JP2009521807A (ja) スピントランスファー方式により電流書き込みを行ない、かつスピントランスファートルクによる書き込み電流密度を小さくした磁性素子
JP5488465B2 (ja) 磁気ランダムアクセスメモリ、並びに磁気ランダムアクセスメモリの初期化方法及び書き込み方法
JP2006287081A (ja) スピン注入磁区移動素子およびこれを用いた装置
JP2005294376A (ja) 磁気記録素子及び磁気メモリ
JP5664556B2 (ja) 磁気抵抗効果素子及びそれを用いた磁気ランダムアクセスメモリ
JP2008211008A (ja) 磁気抵抗効果素子及び磁気メモリ装置
JP2011210830A (ja) 磁気記憶素子および磁気記憶装置
JPWO2017183574A1 (ja) 磁壁利用型スピンｍｏｓｆｅｔおよび磁壁利用型アナログメモリ
JPWO2007119446A1 (ja) Ｍｒａｍ、及びｍｒａｍのデータ読み書き方法
US20140301135A1 (en) Mram having novelself-referenced read method
JP7267623B2 (ja) 磁気抵抗効果素子及び磁気メモリ
JPWO2010007893A1 (ja) 磁気ランダムアクセスメモリ及びその初期化方法
JP2011003617A (ja) 記憶素子及びメモリ
JP2008187048A (ja) 磁気抵抗効果素子
JP2008153527A (ja) 記憶素子及びメモリ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171109

A529 Written submission of copy of amendment under article 34 pct

Free format text: JAPANESE INTERMEDIATE CODE: A5211

Effective date: 20171109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171129

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200602

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210324

R150 Certificate of patent or registration of utility model

Ref document number: 6861996

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250