JP5664556B2 - 磁気抵抗効果素子及びそれを用いた磁気ランダムアクセスメモリ - Google Patents

磁気抵抗効果素子及びそれを用いた磁気ランダムアクセスメモリ Download PDF

Info

Publication number
JP5664556B2
JP5664556B2 JP2011547488A JP2011547488A JP5664556B2 JP 5664556 B2 JP5664556 B2 JP 5664556B2 JP 2011547488 A JP2011547488 A JP 2011547488A JP 2011547488 A JP2011547488 A JP 2011547488A JP 5664556 B2 JP5664556 B2 JP 5664556B2
Authority
JP
Japan
Prior art keywords
domain wall
film
layer
wall motion
laminated film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011547488A
Other languages
English (en)
Other versions
JPWO2011078018A1 (ja
Inventor
杉林 直彦
直彦 杉林
苅屋田 英嗣
英嗣 苅屋田
森 馨
馨 森
則和 大嶋
則和 大嶋
俊輔 深見
俊輔 深見
鈴木 哲広
哲広 鈴木
博信 谷川
博信 谷川
三浦 貞彦
貞彦 三浦
石綿 延行
延行 石綿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2011547488A priority Critical patent/JP5664556B2/ja
Publication of JPWO2011078018A1 publication Critical patent/JPWO2011078018A1/ja
Application granted granted Critical
Publication of JP5664556B2 publication Critical patent/JP5664556B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1653Address circuits or decoders
    • G11C11/1655Bit-line or column circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1659Cell access
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G11C19/0808Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G11C19/0808Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
    • G11C19/0841Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation using electric current
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/74Array wherein each memory cell has more than one access device
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/79Array wherein the access device being a transistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3295Spin-exchange coupled multilayers wherein the magnetic pinned or free layers are laminated without anti-parallel coupling within the pinned and free layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Thin Magnetic Films (AREA)

Description

本発明は、磁気抵抗効果素子及びそれを用いた磁気ランダムアクセスメモリに関する。
磁気メモリ、特に磁気ランダムアクセスメモリ(Magnetic Random Access Memory; MRAM)は、高速動作および無限回の書き換えが可能な不揮発性メモリである。このことから、MRAMの実用化は一部で始まっており、また、より汎用性を高めるための開発が行われている。MRAMは、記憶素子として磁性体を用い、その磁性体の磁化の向きに対応させてデータを記憶する。記憶素子に所望のデータを書き込むためには、磁性体の磁化をそのデータに対応した向きにスイッチさせる。この磁化方向のスイッチング方法としていくつかの方式が提案されているが、いずれも電流(以下、「書き込み電流」と参照される)を使う点では共通している。MRAMを実用化する上では、この書き込み電流をどれだけ小さくできるかが非常に重要である。
非特許文献1(N.Sakimura et al.,“MRAM Cell Technology for Over 500−MHz SoC”,IEEE JOURNAL OF SOLID−STATE CIRCUITS,VOL.42,NO.4,pp.830−838,2007.)によれば、書き込み電流を0.5mA以下へ低減することでセル面積が既存の混載SRAMと同等になることが示されている。
MRAMへのデータ書き込み方法のうちで最も一般的なのは、磁性記憶素子の周辺に書き込みのための配線を配置し、この配線に書き込み電流を流すことで磁場を発生させ、その磁場によって磁性記憶素子の磁化方向をスイッチングさせる方法である。この方法によれば、原理的には1ナノ秒以下での書き込みが可能であり、高速MRAMを実現する上では好適である。しかしながら、熱安定性及び外乱磁場耐性が確保された磁性体の磁化をスイッチングするための磁場は、一般的には数10Oe(エールステッド)程度であり、このような磁場を発生させるためには数mA程度の書き込み電流が必要となる。この場合、チップ面積が大きくならざるを得ず、また書き込みに要する消費電力も増大するため、他のランダムアクセスメモリと比べて競争力で劣る。これに加えて、素子が微細化されると、書き込み電流はさらに増大してしまい、スケーリング性の点でも好ましくない。
近年、このような問題を解決する手段として、以下の2つの方法が提案されている。
1つ目は、スピン注入磁化反転(Spin Torque Transfer)方式である。スピン注入磁化反転方式によれば、反転可能な磁化を有する第1の磁性層と、それに電気的に接続され、磁化方向が固定された第2の磁性層から構成された積層膜において、第2の磁性層と第1の磁性層の間で書き込み電流が流される。このとき、スピン偏極した伝導電子と第1の磁性層中の局在電子との間の相互作用により、第1の磁性層の磁化を反転させることができる。読み出しの際には、第1の磁性層と第2の磁性層との間で発現する磁気抵抗効果が利用される。従って、スピン注入磁化反転を用いた磁性記憶素子は、2端子の素子となる。スピン注入磁化反転はある電流密度以上のときに起こるため、素子サイズが小さくなれば、書き込みに要する電流は低減される。すなわち、スピン注入磁化反転方式はスケーリング性に優れていると言うことができる。しかしながら、一般的に第1の磁性層と第2の磁性層の間には絶縁層が設けられ、書き込みの際には比較的大きな書き込み電流をこの絶縁層を貫通して流さなければならず、書き換え耐性や信頼性が課題となる。また、書き込み電流経路と読み出し電流経路が同じになることから、読み出しの際の誤書き込みも懸念される。このように、スピン注入磁化反転はスケーリング性には優れるものの、実用化にはいくつかの障壁がある。
2つ目は、電流誘起磁壁移動(Current Driven Domain Wall Motion)方式である。電流誘起磁壁移動を利用したMRAMは、例えば特許文献1(特開2005−191032号公報)に開示されている。一般的な電流誘起磁壁移動型のMRAMでは、反転可能な磁化を有する磁性層(データを記憶する磁壁移動層)が設けられ、その磁壁移動層の両端部の磁化が互いに略反平行となるように固定される。このような磁化配置により、磁壁移動層内に磁壁が導入される。ここで、非特許文献2(A.Yamaguchi et al.,“Real−Space Observation of Current−Driven Domain Wall Motion in Submicron Magnetic Wires”,PHYSICAL REVIEW LETTERS,VOL.92,NO.7,077205,2004.)で報告されているように、磁壁を貫通する方向に電流を流したとき、その磁壁は伝導電子の方向に移動する。従って、磁壁移動層に面内方向の書き込み電流を流すことにより、その電流方向に応じた向きに磁壁を移動させ、所望のデータを書き込むことが可能となる。読み出しの際には、磁壁が移動する領域を含む磁気トンネル接合が用いられ、磁気抵抗効果に基づいて読み出しが行われる。従って、電流誘起磁壁移動を利用した磁性記憶素子は、3端子の素子となる。また、スピン注入磁化反転と同様に、電流誘起磁壁移動もある電流密度以上のときに起こる。従って、電流誘起磁壁移動方式もスケーリング性に優れていると言える。それに加えて、電流誘起磁壁移動方式の場合、書き込み電流が絶縁層を流れることはなく、また、書き込み電流経路と読み出し電流経路とは別となる。従って、スピン注入磁化反転の場合の上述の問題点が解決される。
尚、上述の非特許文献2では、電流誘起磁壁移動に必要な電流密度として1×10[A/cm]程度が報告されている。
非特許文献3(S.Fukami et al.,“Micromagnetic analysis of current driven domain wall motion in nanostrips with perpendicular magnetic anisotropy”,JOURNAL OF APPLIED PHYSICS,VOL.103,07E718,2008.)には、電流誘起磁壁移動方式における垂直磁気異方性材料の有用性が述べられている。具体的には、磁壁移動が起こる磁壁移動層が垂直磁気異方性を有している場合に書き込み電流を十分小さく低減できることが、マイクロマグネティックシミュレーションを通して判明している。
特許文献3(国際公開WO/2009/001706号公報)には、垂直磁気異方性を有する磁性体を用いた磁気抵抗効果素子、及びそれをメモリセルとして備えたMRAMが開示されている。図1は、国際公開WO/2009/001706号公報の磁気抵抗効果素子を模式的に示す断面図である。磁気抵抗効果素子170は、磁壁移動層110と、スペーサ層120と、参照層130とを具備している。
磁壁移動層110は、垂直磁気異方性を有する強磁性体で形成されている。磁壁移動層110は、第1磁化固定領域111a、第2磁化固定領域111b、及び磁化自由領域113を有している。磁化固定領域111a、111bは磁化自由領域113の両側に配置されている。磁化固定領域111a、111bの磁化は互いに逆方向(反平行)に固定されている。例えば図1に示されるように、第1磁化固定領域111aの磁化方向は+z方向に固定され、第2磁化固定領域111bの磁化方向は−z方向に固定されている。一方、磁化自由領域113の磁化方向は、磁化固定領域111a、111bの一方から他方へ流れる書込み電流により反転可能であり、+z方向あるいは−z方向となる。従って、磁化自由領域113の磁化方向に応じて、磁壁移動層110内には磁壁112a又は磁壁112bが形成される。データは、磁化自由領域113の磁化の向きとして記憶される。磁壁112の位置(112a又は112b)として記憶されると見ることもできる。磁化方向が固定された強磁性体である参照層130、非磁性層(絶縁層)のスペーサ層120及び磁化自由領域113は磁気トンネル接合(MTJ)を形成している。データは、MTJの抵抗値の大小として読み出される。
この特許文献3には、磁壁移動層110が垂直磁気異方性を有する場合、書き込み電流を低減することが可能であることが開示されている。
特開2005−191032号公報 米国特許第6,834,005号公報 国際公開WO/2009/001706号公報
N.Sakimura et al.,"MRAM Cell Technology for Over 500−MHz SoC",IEEE JOURNAL OF SOLID−STATE CIRCUITS,VOL.42,NO.4,pp.830−838,(2007). A.Yamaguchi et al.,"Real−Space Observation of Current−Driven Domain Wall Motion in Submicron Magnetic Wires",PHYSICAL REVIEW LETTERS,VOL.92,NO.7,077205,(2004). S.Fukami et al.,"Micromagnetic analysis of current driven domain wall motion in nanostrips with perpendicular magnetic anisotropy",JOURNAL OF APPLIED PHYSICS,VOL.103,07E718,(2008). A. Thiaville et al., "Domain wall motion by spin−polarized current: a micromagnetic study", JOURNAL OF APPLIED PHYSICS, VOL. 95, NO. 11, pp.7049−7051,(2004). G.H.O.Daalderop et al.,"Prediction and Confirmation of Perpendicular Magnetic Anisotropy in Co/Ni Multilayers",PHYSICAL REVIEW LETTERS,VOL.68,NO.5,pp.682−685,(1992). T.Suzuki et al.,"Evaluation of Scalability for Current−Driven Domain Wall Motion in a Co/Ni Multilayer Strip for Memory Applications",IEEE TRANSACTIONS ON MAGNETICS,VOL.45,NO.10,pp.3776−3779,(2009).
上述の非特許文献3や特許文献3などに開示されているように、磁壁移動層(磁壁移動層)が垂直磁気異方性を有している場合、その磁壁移動層において、他の方法と比較してより小さな書き込み電流により磁壁移動を起こすことが可能である。
ここで、発明者は、今回次の点を検討した。すなわち、発明者は、垂直磁気異方性を有する強磁性体で磁壁移動層を形成した場合、磁壁移動層のスピン分極率を更に大きくすることができれば、書き込み電流を更に小さくすることが可能であると考えた。強磁性体におけるスピン分極率と垂直磁気異方性(異方性磁界)との関係を明らかにして、磁壁移動層に最適な垂直磁気異方性(異方性磁界)を持たせることによりスピン分極率を更に大きくすることで、書き込み電流を更により小さくすることができると考えられる。
本発明の1つの目的は、電流誘起磁壁移動を利用した磁気抵抗効果素子及びそれを用いたMRAMにおいて、より低い書き込み電流で動作可能な垂直磁気異方性を有する磁壁移動層を提供することにある。
本発明の磁気抵抗効果素子は、磁壁移動層と、スペーサ層と、参照層とを具備している。磁壁移動層は、垂直磁気異方性を有する強磁性体で形成されている。スペーサ層は、磁壁移動層上に設けられ、非磁性体で形成されている。参照層は、スペーサ層上に設けられ、強磁性体で形成され、磁化が固定されている。前記磁壁移動層は、少なくとも一つの磁壁を有し、前記磁壁の位置に対応して情報を記憶する。前記磁壁移動層の異方性磁界は、前記磁壁移動層が垂直磁気異方性を保ち得る値より大きく、前記磁壁移動層の強磁性体本来の異方性磁界の値より小さい。
本発明の磁気抵抗効果素子は、磁壁移動層と、スペーサ層と、参照層とを具備する。磁壁移動層は、垂直磁気異方性を有するCo膜とNi膜との第1積層膜で形成されている。スペーサ層は、磁壁移動層上に設けられ、非磁性体で形成されている。参照層は、スペーサ層上に設けられ、強磁性体で形成され、磁化が固定されている。前記磁壁移動層は、少なくとも一つの磁壁を有し、前記磁壁の位置に対応して情報を記憶する。前記磁壁移動層の異方性磁界は、8kOeより大きく、15kOeより小さい。
本発明の磁気ランダムアクセスメモリは、上記各段落のいずれか一項に記載の磁気抵抗効果素子を磁気メモリセルとして用いている。
本発明によれば、電流誘起磁壁移動を利用した磁気抵抗効果素子及びそれを用いたMRAMにおいて、より低い書き込み電流で動作可能な垂直磁気異方性を有する磁壁移動層を好適に実現することが可能となる。
図1は、国際公開WO/2009/001706号公報の磁気抵抗効果素子を模式的に示す断面図である。 図2は、本発明の実施の形態に係る磁気抵抗素子の構成を示す概略断面図である。 図3は、本発明の実施の形態に係る1ビット分の磁気メモリセル80の構成例を示す模式回路図である。 図4は、本実施の形態に係る磁気ランダムアクセスメモリ90の構成例を示すブロック図である。 図5は、本実施の形態に係る下地層が適用された磁気抵抗効果素子70の構成を示す側面図である。 図6は、本発明の第1実施例及びその比較例1を示す表である。 図7は、本発明の第2実施例及びその比較例2を示す表である。 図8は、本発明の第3、4実施例及びその比較例3を示す表である。 図9は、第1実施例〜第4実施例及び第1比較例〜第3比較例の結果をまとめたグラフである。
添付図面を参照して、本発明の実施の形態に係る電流誘起磁壁移動型の磁気抵抗効果素子、及びそれを用いた磁気ランダムアクセスメモリについて説明する。
まず、本発明の実施の形態に係る磁気抵抗効果素子の構成について説明する。
図2は、本発明の実施の形態に係る磁気抵抗素子の構成を示す概略断面図である。磁気抵抗効果素子70は、磁壁移動層10と、スペーサ層20と、参照層30とを具備している。
磁壁移動層10は、垂直磁気異方性を有する強磁性体で形成されている。磁壁移動層10は、磁化方向が反転可能な領域を含んでおり、その磁化状態に応じてデータを記憶する。より詳細には、磁壁移動層10は、第1磁化固定領域11a、第2磁化固定領域11b、及び磁化自由領域13を有している。
磁化固定領域11a、11bは磁化自由領域13にそれぞれ隣接して設けられている。磁化固定領域11a、11bの磁化は互いに逆方向(反平行)に固定されている。図2の例では、第1磁化固定領域11aの磁化方向は+z方向に固定され、第2磁化固定領域11bの磁化方向は−z方向に固定されている。磁化固定方法としては、例えば、磁化固定領域11a、11bのそれぞれに隣接して+z/−z方向に磁化が固定されたハード層(図示されず)を設ける方法が考えられる。
磁化自由領域13の磁化方向は反転可能であり、+z方向及び−z方向のいずれかになり得る。従って、磁化自由領域13の磁化方向に応じて、第1磁壁移動層10内には磁壁12(12a又は12b)が形成される。図2の例では、磁化自由領域13の磁化方向が+z方向の場合、磁化自由領域13と第2磁化固定領域11bとの間に磁壁12bが形成される。一方、磁化自由領域13の磁化方向が−z方向の場合、磁化自由領域13と第1磁化固定領域11aとの間に磁壁12aが形成される。すなわち、磁壁移動層10は少なくとも一つの磁壁12(12a又は12b)を有し、その磁壁12の位置は磁化自由領域13の磁化方向に対応している。
スペーサ層20は、磁壁移動層10に隣接して設けられている。特に、スペーサ層20は、少なくとも磁壁移動層10の磁化自由領域13に隣接するように設けられている。このスペーサ層20は非磁性体で形成されている。より好適には絶縁体で形成されている。
参照層30は、スペーサ層20に隣接して、磁壁移動層10とは反対側に設けられている。つまり、参照層30は、スペーサ層20を介して磁壁移動層10(磁化自由領域13)に接続されている。この参照層30は強磁性体で形成され、その磁化方向は一方向に固定されている。好適には、磁壁移動層10と同様に、参照層30も垂直磁気異方性を有する強磁性体で形成される。この場合、参照層30の磁化方向は、+z方向あるいは−z方向に固定される。図2の例では、参照層30の磁化方向は、+z方向に固定されている。
以上に説明された磁壁移動層10(磁化自由領域13)、スペーサ層20、及び参照層30は、磁気トンネル接合(Magnetic Tunnel Junction;MTJ)を形成している。すなわち、磁壁移動層10(磁化自由領域13)、スペーサ層20、及び参照層30は、MTJにおけるフリー層、バリア層、及びピン層に相当する。
なお、電極層(図示されず)が磁壁移動層10の両端にそれぞれ電気的に接続されている。特に、磁化固定領域11a、11bのそれぞれに接続されるように、2つの電極層(図示されず)が設けられている。これら電極層は、磁壁移動層10に書き込み電流を導入するために用いられる。これら電極層は、上述したハード層を介して磁壁移動層10の両端に接続することができる。また、他の電極層(図示されず)が参照層30に電気的に接続されている。
次に、本発明の実施の形態に係る磁気抵抗効果素子のデータの記憶状態について説明する。
ここでは、図2の例を用いて説明する。ただし、磁壁移動層10の磁化固定領域11a、11bの磁化方向はそれぞれ+z方向及び−z方向に固定され、参照層30の磁化方向は+z方向に固定されているとする。
図2の例において、磁壁移動層10の磁化自由領域13の磁化方向が+z方向の場合、磁化自由領域13と第2磁化自由領域11bとの境界に、磁壁12bが形成される。また、磁化自由領域13の磁化方向と参照層30の磁化方向は、互いに平行である。従って、MTJの抵抗値は比較的小さくなる。このような磁化状態は、例えばデータ“0”の記憶状態に対応付けられる。
一方、図2において、磁壁移動層10の磁化自由領域13の磁化方向が−z方向の場合、磁化自由領域13と第1磁化自由領域11aとの境界に、磁壁12aが形成される。また、磁化自由領域13の磁化方向と参照層30の磁化方向は、互いに反平行である。従って、MTJの抵抗値は比較的大きくなる。このような磁化状態は、例えばデータ“1”の記憶状態に対応付けられる。
このように、磁壁移動層10の磁化状態、すなわち、第1磁壁移動層10中の磁壁位置に対応して、2つの記憶状態が実現される。但し、上記の説明で定義された磁化状態と2つの記憶状態との間の対応関係は任意である。
すなわち、磁壁移動層10は少なくとも一つの磁壁12(12a又は12b)を有し、その磁壁12の位置は磁化自由領域13の磁化方向に対応している。従って、磁壁移動層10は、その磁壁12の位置に対応してデータを記憶している。
本発明の実施の形態に係る磁気抵抗効果素子のデータの書き込み方法について図2を参照して説明する。
データ“0”状態(磁化自由領域13の磁化方向と参照層30の磁化方向は互いに平行)において、データ“1”状態(互いに反平行)を書き込む場合について説明する。その場合、第1磁化自由領域11aから磁化自由領域13を経由して第2磁化自由領域11bへ書き込み電流を流す。伝導電子は、第2磁化固定領域11bから磁化自由領域13を経由して第1磁化固定領域11aへと流れる。このとき、第2磁化固定領域11bと磁化自由領域13の境界近傍に位置している磁壁12bにはスピントランスファートルク(Spin Transfer Torque; STT)が働き、磁壁12bは、第1磁化固定領域11aに向けて移動する。すなわち、電流誘起磁壁移動が起こる。書き込み電流(密度)は、第1磁化固定領域11aと磁化自由領域13との境界よりも第1磁化固定領域11a側で減少するため、磁壁12の移動はその境界近傍で停止する。このようにして、磁壁12aが第1磁化固定領域11aと磁化自由領域13の境界近傍に移動し、データ“1”の書き込みが実現される。
次に、データ“1”状態(磁化自由領域13の磁化方向と参照層30の磁化方向は互いに反平行)において、データ“0”状態(互いに平行)を書き込む場合について説明する。その場合、第2磁化固定領域11bから磁化自由領域13を経由して第1磁化固定領域11aへ書き込み電流を流す。伝導電子は、第1磁化固定領域11aから磁化自由領域12を経由して第2磁化固定領域11bへと流れる。このとき、第1磁化固定領域11aと磁化自由領域13の境界近傍に位置している磁壁12aにはスピントランスファートルクが働き、磁壁12aは、第2磁化固定領域11bに向けて移動する。すなわち、電流誘起磁壁移動が起こる。書き込み電流(密度)は、第2磁化固定領域11bと磁化自由領域12との境界よりも第2磁化固定領域11b側で減少するため、磁壁12の移動はその境界近傍で停止する。このようにして、磁壁12bが第2磁化固定領域11bと磁化自由領域13の境界近傍に移動し、データ“0”の書き込みが実現される。
なお、データ“0”状態におけるデータ“0”書き込み、及びデータ“1”状態におけるデータ“1”書き込みを行った場合には状態変化は起こらない。すなわちオーバーライトが可能である。
本発明の実施の形態に係る磁気抵抗効果素子のデータの読み出し方法について図2を参照して説明する。
本実施の形態では、トンネル磁気抵抗効果(Tunneling Magnetoresistive effect; TMR effect)を利用することにより、データ読み出しが行われる。そのために、MTJ(磁壁移動層10の磁化自由領域13、スペーサ層20、参照層30)を貫通する方向に、読み出し電流が流される。なお、読み出し電流方向は任意である。このとき、磁気抵抗効果素子70がデータ“0”状態の場合、MTJの抵抗値は比較的小さくなる。データ”1”状態の場合、MTJの抵抗値は比較的大きくなる。従って、この抵抗値の値を検出することで、データを読み出すことができる。
次に、本実施の形態に係る磁気抵抗効果素子70を有する磁気メモリセルについて説明する。
図3は、本発明の実施の形態に係る1ビット分の磁気メモリセル80の構成例を示す模式回路図である。磁気メモリセル80は、磁気メモリ素子70と2つのトランジスタTRa、TRbを含む2T−1MTJ(2 Transistors−1 Magnetic Tunnel Junction)構成を有している。磁気抵抗効果素子70は、3端子の素子であり、ワード線WL、グラウンド線GL、及びビット線対BLa、BLbに接続されている。例えば、参照層30につながる端子は、グラウンド線GLに接続されている。磁壁移動層10の第1磁化固定領域11aにつながる端子は、トランジスタTRaを介してビット線BLaに接続されている。磁壁移動層10の第2磁化固定領域11bにつながる端子は、トランジスタTRbを介してビット線BLbに接続されている。トランジスタTRa、TRbのゲートは、共通のワード線WLに接続されている。
書き込み動作時、ワード線WLはHighレベルに設定され、トランジスタTRa、TRbがONされる。また、ビット線対BLa、BLbのいずれか一方がHighレベルに設定され、他方がLowレベル(グラウンドレベル)に設定される。その結果、トランジスタTRa、TRb、磁壁移動層10を経由して、ビット線BLaとビット線BLbとの間で書き込み電流が流れる。
読み出し動作時、ワード線WLはHighレベルに設定され、トランジスタTRa、TRbがONされる。また、ビット線BLaはオープン状態に設定され、ビット線BLbはHighレベルに設定される。その結果、読み出し電流Ireadが、ビット線BLbから磁気抵抗効果素子70のMTJを貫通してグラウンド線GLへ流れる。
次に、本発明の実施の形態に係る磁気ランダムアクセスメモリ90の回路構成について説明する。
図4は、本実施の形態に係る磁気ランダムアクセスメモリ90の構成例を示すブロック図である。磁気ランダムアクセスメモリ90は、メモリセルアレイ91、Xドライバ92、Yドライバ93、及びコントローラ94を備えている。メモリセルアレイ91は、アレイ状に配置された複数の磁気メモリセル80から構成されている。既出の図3で示されたように、各磁気メモリセル80は、ワード線WL、グラウンド線GL、及びビット線対BLa、BLbに接続されている。Xドライバ92は、複数のワード線WLに接続されており、それら複数のワード線WLのうちアクセス対象の磁気メモリセル80につながる選択ワード線を駆動する。Yドライバ93は、複数のビット線対BLa、BLbに接続されており、各ビット線を書き込み動作あるいは読み出し動作に応じた状態に設定する。コントローラ94は、書き込み動作あるいは読み出し動作に応じて、Xドライバ92とYドライバ93のそれぞれを制御する。
次に、本発明の実施の形態に係る磁気抵抗効果素子70の磁壁移動層の材料及び構成について説明する。
上述の非特許文献3や特許文献3などに開示されているように、磁壁移動層(磁壁移動層)が垂直磁気異方性を有している場合、その磁壁移動層において、他の方法と比較してより小さな書き込み電流により磁壁移動を起こすことが可能である。非特許文献4(A.Thiaville et al.,“Domain wall motion by spin−polarized current: a micromagnetic study”,JOURNAL OF APPLIED PHYSICS,VOL.95,NO.11,pp.7049−7051,2004.)によれば、電流誘起磁壁移動は、パラメータ:gμP/2eMが大きいほど起こり易い。ここで、gはランデのg因子、μはボーア磁子、Pはスピン分極率、eは電子の素電荷、Mは飽和磁化である。g、μ、eは物理定数であるので、書き込み電流を低減するためには、磁壁移動層10のスピン分極率Pを大きく、飽和磁化Mを小さくすることが有効であることが分かる。
飽和磁化の観点からは、Co/Ni、Co/Pt、Co/Pd、CoFe/Ni、CoFe/Pt、CoFe/Pdなどの遷移金属系の交互積層膜が、磁壁移動層10として有望である。これらの材料の飽和磁化は比較的小さいことが知られている。このような遷移金属系の積層膜をより一般化すると、第1磁壁移動層10は、第1の層と第2の層が積層された積層構造を有する。第1の層は、Fe、Co、Niのいずれか、またはこれらの群から選択される複数の材料からなる合金を含有する。第2の層は、Pt、Pd、Au、Ag、Ni、Cuのいずれか、またはこれらの群から選択される複数の材料からなる合金を含有する。
また、上記積層膜の中でも特にCo/Niはスピン分極率が高い。従って、磁壁移動層10としてはCo/Ni積層膜が特に好適であると言える。実際に、発明者は、Co/Niを用いることにより制御性の高い磁壁移動が実現されることを、実験を通して確認した。
ところで、上述のような磁壁移動層10の磁性材料は、fcc構造を有し、且つ、(111)面が基板垂直方向に積層したfcc(111)配向結晶構造を有する。また、非特許文献5(G.H.O.Daalderop et al.,“Prediction and Confirmation of Perpendicular Magnetic Anisotropy in Co/Ni Multilayers”,PHYSICAL REVIEW LETTERS,VOL.68,NO.5,pp.682−685,1992.)によれば、上述のような積層膜の垂直磁気異方性は、それら膜の界面における界面磁気異方性によって発現する。従って、磁壁移動層10において良好な垂直磁気異方性を実現するためには、上述の磁性材料が良好なfcc(111)配向で成長できるような「下地層」を設けることが好ましい。
本実施の形態によれば、磁壁移動層10が良好なfcc(111)配向で成長でき、良好な垂直磁気異方性が実現されるような「下地層」を有していても良い。以下、主に「下地層」について説明する。
図5は、本実施の形態に係る下地層が適用された磁気抵抗効果素子70の構成を示す側面図である。下地層40は、磁壁移動層10の基板側に設けられている。そして、磁壁移動層10は、下地層40を下地として用いることによって、下地層40上に形成される。
下地層40は、一層又は二層とすることができる。一層の場合、その材料は、Cu、Rh、Pd、Ag、Ir、Pt、Au等のfcc構造を有する第9〜第11族金属のいずれか、またはこれらの群から選択される複数の材料からなる合金を含有する。なお、適当な範囲でこれ以外の材料が含まれていても、本発明を実施することが可能である。適当な材料を添加することによって、より所望の特性が得られるように調整することも可能である。
また、二層の場合、その材料は、第1の下地層(下側)は、第4〜第6族元素を含有する。つまり、第1下地層15Aは、Ti、Zr、Nb、Mo、Hf、Ta、W等の第4〜第6族金属のいずれか、またはこれらの群から選択される複数の材料からなる合金を含有する。一方、第2の下地層(上(磁壁移動層10)側)は、第9〜第11族元素を含有する。つまり、第2の下地層は、Cu、Rh、Pd、Ag、Ir、Pt、Au等のfcc構造を有する第9〜第11族金属のいずれか、またはこれらの群から選択される複数の材料からなる合金を含有する。尚、第1の下地層及び第2の下地層は、上に例示された材料の単体金属から構成される必要はなく、これらの間で形成される合金でも構わない。さらには適当な範囲でこれ以外の材料が含まれていても、本発明を実施することが可能である。適当な材料を添加することによって、より所望の特性が得られるように調整することも可能である。
このような第1の下地層と第2の下地層の組み合わせが好ましい理由は、次の通りである。まず、第1の下地層として用いられる第4〜第6族金属は、膜厚が薄い領域ではアモルファス状に成長し、その表面エネルギーが大きくなる。従って、そのような第1の下地層は、その上に成長する結晶の最稠密面(最低表面エネルギー面)配向を生み出すことができる。すなわち、第1の下地層の上に第2の下地層としてfcc構造を有する第9〜第11族金属が成長するとき、最稠密面である(111)面配向が実現される。そのような第2の下地層が、磁壁移動層10の結晶配向のテンプレートとして働く。結果として、磁壁移動層10においても良好なfcc(111)配向が実現される。
特に、飽和磁化が小さくスピン分極率が高いCo/Ni積層膜に着目した場合、好適な下地層40の構造及び材料を第1の下地層と第2の下地層の積層構造を有するとき、Co/Ni積層膜に関して好適な特性が得られることが見出された。
ここで、発明者は、今回次の点を更に検討した。すなわち、発明者は、垂直磁気異方性を有する強磁性体で磁壁移動層を形成した場合、磁壁移動層のスピン分極率を更に大きくすることができれば、書き込み電流を更に小さくすることが可能である。強磁性体におけるスピン分極率と垂直磁気異方性(異方性磁界)との関係を明らかにして、磁壁移動層に最適な垂直磁気異方性(異方性磁界)を持たせることによりスピン分極率を更に大きくすることで、書き込み電流を更により小さくすることができると考えられる。
その検討の結果、磁壁移動を起こすための書き込み電流(磁壁移動電流)をより低くするためには、垂直磁気異方性を少なくともある範囲にすることが好ましいことが判明した。垂直磁気異方性を磁壁移動層10の異方性磁界で表した場合、その範囲の上限及び下限は次のようになる。上限は、磁壁移動層10の強磁性体本来の異方性磁界の値より小さい異方性磁界である。下限は、磁壁移動層10が垂直磁気異方性を保ち得る異方性磁界である。
上限として、磁壁移動層10の異方性磁界は、磁壁移動層の強磁性体の材料本来の異方性磁界の値より小さい。ここで、材料本来の異方性磁界の値とは、材料の固有の物理的な性質(物性値)から理論的に予測される異方性磁界の値である。例えば、遷移金属系税量の交互積層膜を磁壁移動層10として用いる場合、遷移金属系材料に固有の物理的な性質や積層構造の構成や理想的な垂直磁気異方性などを考慮して行う理論計算(シミュレーション)により理論的に予測される異方性磁界の値である。磁壁移動層10の異方性磁界が材料本来の異方性磁界より小さい値となることは、スピン分極率が相対的に高くなると考えられる。それは、以下の理由による。
垂直磁気異方性の起源としては、結晶磁気異方性や界面磁気異方性などがある。界面磁気異方性では、異方的な電子軌道を持つd電子のスピン起動相互作用が重要な役割を果たしている場合がある。ここで、垂直磁気異方性を強くすることは、このd電子のエネルギー準位を下げることに相当する。一方、磁壁移動電流(書き込み電流)は、伝導に寄与するフェルミエネルギー付近のd電子の正負スピンの数の差、すなわち、スピン分極率に支配される。従って、垂直磁気異方性が強い材料においては、d電子の軌道エネルギーが低下して、フェルミエネルギーを下回り、伝導に寄与するd電子が減少する。そのため、正負スピンの数の差が小さくなり、結果としてスピン分極率が低減してしまうと考えられる。以上のことから、このような場合には垂直磁気異方性を適度に弱くして、d電子のエネルギー準位を上げて、フェルミエネルギー付近のd電子を増加させることにより、より高いスピン分極率を実現することができると考えられる。
一方、磁壁移動層10の垂直磁気異方性における異方性磁界は、磁壁移動層10が垂直磁気異方性を保ち得る最小の値より大きい。すなわち、磁壁移動層10の異方性磁界は後述する反磁界に打ち勝って、磁化を垂直方向に向けるのに十分大きい必要がある。ここで、垂直磁気異方性を保ち得る最小の値とは、磁壁移動層10が垂直磁気異方性を有している状態と有していない状態との境界近傍における、垂直磁気異方性を有している状態側にいるときの異方性磁界の値である。また、垂直磁気異方性を有する状態とは、磁壁移動層10の磁化方向が概ね±z方向に向いていることである。具体的には、磁壁移動層10の磁化方向の±z方向成分が、少なくとも±x方向成分及び±y方向成分(いずれも基板表面に平行な方向の成分)よりも大きいことである。磁壁移動層10の異方性磁界がそのような値を取ることは、電流誘起磁壁移動型の磁壁移動層10が垂直磁気異方性を有することを意味していると考えられる。その場合、特許文献3や非特許文献3に記載されているように、書き込み電流を小さくすることができる。
以上のような検討内容は、以下に示すような実験結果(第1実施例〜第4実施例、第1比較例〜第3比較例)により確認された。以下、実施例及び比較例について説明する。
図6は、本発明の第1実施例及びその比較例1を示す表である。図6の磁気抵抗効果素子70の磁壁移動層は、第1成膜装置で形成されている。この表において、「磁壁移動層」は、実験に用いた磁壁移動層10の構成(材料、膜厚、層数)を示している。「下地層」は、実験に用いた下地層40の構成(材料、膜厚)を示している。「Hk」は、磁壁移動層10の異方性磁界の実測値を示している。異方性磁界Hkの大きさは、実質的に垂直磁気異方性の程度を示している。ただし、その実測値は、反磁界補正後の値であり、VSM(Vibration Sample Magnet meter:振動型磁力計)で測定した面内方向の飽和磁界Hに4πMs(約8kOe、Msは飽和磁化)を足している。H=Hk−4πMsの関係にあるからである。「電流」は、磁壁移動層10で磁壁移動を起こすのに必要な書き込み電流の最小値を示している。磁壁移動は、磁壁移動層10の抵抗変化として読み出している。また、磁気抵抗効果素子70の幅は115nmである。なお、実験方法の詳細については、非特許文献6(T.Suzuki et al.,“Evaluation of Scalability for Current−Driven Domain Wall Motion in a Co/Ni Multilayer Strip for Memory Applications”,IEEE TRANSACTIONS ON MAGNETICS,VOL.45,NO.10,pp.3776−3779,(2009).)に記載されている。以下、図7〜図8において同様である。
実施例1は、磁壁移動層10として、膜厚0.3nmのCo膜と膜厚0.6nmのNi膜を交互に5層積層したCo/Ni積層膜を用いている。下地層40として、膜厚4nmのTa膜と膜厚1.6nmのPt膜をこの順に積層したTa/Pt積層膜を用いている。この場合、磁壁移動層10の異方性磁界Hkは14.3kOeであった。また、この場合、磁壁移動を起こす書き込み電流の最小値は0.4mAであった。
一方、比較例1は、磁壁移動層10として、実施例1と同様に、膜厚0.3nmのCo膜と膜厚0.6nmのNi膜を交互に5層積層したCo/Ni積層膜を用いている。下地層40として、膜厚4nmのTa膜と膜厚2.4nmのPt膜をこの順に積層したTa/Pt積層膜を用いている。この場合、磁壁移動層10の異方性磁界Hkは15.2kOeであった。また、この場合、磁壁移動を起こす書き込み電流の最小値は0.7mAであった。
実施例1と比較例1とを比較すると、まず、比較例1では下地層40のPt膜の膜厚が相対的に厚く(2.4nm)なっている。そのため、Pt膜の(111)配向性が高いと考えられる。その結果、磁壁移動層10の(111)配向性が良好となり、その異方性磁界Hk(垂直磁気異方性)が磁壁移動層10の材料の本来の値(約15.2kOe)となったと考えらえる。それゆえ、上述の理由から、磁壁移動を起こす書き込み電流の最小値は相対的に高く(0.7mA)なったと考えられる。
一方、実施例1では下地層40のPt膜の膜厚が相対的に薄く(1.6nm)なっている。そのため、Pt膜の(111)配向性が相対的に低下していると考えられる。その結果、磁壁移動層10の(111)配向性も相対的に低下して、その異方性磁界Hk(垂直磁気異方性)が磁壁移動層10の材料の本来の値に比較して低い値(約14.3kOe)となったと考えらえる。このとき、上述の理由から、磁壁移動を起こす書き込み電流の最小値は相対的に低く(0.4mA)することができたと考えられる。
磁壁移動層10がCo/Ni積層膜の場合、垂直磁気異方性を持たせるためには、(111)に配向する必要がある。そのためには、下地層40のPt膜を(111)配向させることが有効である。ここで、Ta膜上のPt膜は、膜厚が十分に厚い場合には(111)配向となるが、膜厚が薄い場合には完全には(111)配向とはならない。本実施例では、不完全な(111)配向のCo/Ni積層膜を用いることにより、その垂直磁気異方性を低下させ、磁壁移動電流を低減している。
このように、実施例1の場合では、磁壁移動層10の垂直磁気異方性をその材料の本来の状態から弱めることで、磁壁移動を起こす書き込み電流の値を低減することができる。すなわち、磁壁移動層10の異方性磁界の値をその材料の本来の値から低下させることで、磁壁移動を起こす書き込み電流の値を低減することができる。
図7は、本発明の第2実施例及びその比較例2を示す表である。第2実施例及びその比較例2は、図6の場合と比較して、磁壁移動層が第2成膜装置で形成されている点、及び下地層のPt膜の膜厚がそれぞれ薄くなっている点で、図6の場合と異なる。
すなわち、実施例2は、磁壁移動層10として、膜厚0.3nmのCo膜と膜厚0.6nmのNi膜を交互に5層積層したCo/Ni積層膜を用いている。下地層40として、膜厚4nmのTa膜と膜厚1.0nmのPt膜をこの順に積層したTa/Pt積層膜を用いている。この場合、磁壁移動層10の異方性磁界Hkは11.4kOeであった。また、この場合、磁壁移動を起こす書き込み電流の最小値は0.4mAであった。
一方、比較例2は、磁壁移動層10として、実施例1と同様に、膜厚0.3nmのCo膜と膜厚0.6nmのNi膜を交互に5層積層したCo/Ni積層膜を用いている。下地層40として、膜厚4nmのTa膜と膜厚1.6nmのPt膜をこの順に積層したTa/Pt積層膜を用いている。この場合、磁壁移動層10の異方性磁界Hkは15.4kOeであった。また、この場合、磁壁移動を起こす書き込み電流の最小値は0.8mAであった。
実施例2と比較例2とを比較すると、まず、比較例2では下地層40のPt膜の膜厚が相対的に厚く(1.6nm)なっている。そのため、Pt膜の(111)配向性が高いと考えられる。その結果、磁壁移動層10の(111)配向性が良好となり、その異方性磁界Hk(垂直磁気異方性)が磁壁移動層10の材料の本来の値(約15.4kOe)となったと考えらえる。それゆえ、上述の理由から、磁壁移動を起こす書き込み電流の最小値は相対的に高く(0.8mA)なったと考えられる。
一方、実施例1では下地層40のPt膜の膜厚が相対的に薄く(1.0nm)なっている。そのため、Pt膜の(111)配向性が相対的に低下していると考えられる。その結果、磁壁移動層10の(111)配向性も相対的に低下して、その異方性磁界Hk(垂直磁気異方性)が磁壁移動層10の材料の本来の値に比較して低い値(約11.4kOe)となったと考えらえる。このとき、上述の理由から、磁壁移動を起こす書き込み電流の最小値は相対的に低く(0.4mA)することができたと考えられる。
図6の結果と図7の結果とは、数値の点では一致していない。しかし、これは、装置が異なることによる製造条件の差異によるものと考えられる。そして、本実施例においても、不完全な(111)配向のCo/Ni積層膜を用いることにより、その垂直磁気異方性を低下させ、磁壁移動電流を低減することがでるという実施例1及び比較例1の結果と、その傾向は同じである。
このように、実施例2の場合についても、磁壁移動層10の垂直磁気異方性をその材料の本来の状態から弱めることで、磁壁移動を起こす書き込み電流の値を低減することができる。すなわち、磁壁移動層10の異方性磁界の値をその材料の本来の値から低下させることで、磁壁移動を起こす書き込み電流の値を低減することができる。
図8は、本発明の第3、4実施例及びその比較例3を示す表である。第3、4実施例及びその比較例3は、基本的な構造が図6の実施例1と同じである。ただし、キャップ層を磁壁移動層10における下地層40と反対側の面に積層した構造を有している点で、図6の実施例1の場合と異なる。
すなわち、実施例3は、図6の実施例1の構成に、キャップ層として膜厚2.0nmのRu膜を積層している。この場合、磁壁移動層10の異方性磁界Hkは13.4kOeと、実施例1の場合と比較して低下した。また、この場合、磁壁移動を起こす書き込み電流の最小値は0.3mAと、実施例1の場合と比較して低下した。すなわち、Ru膜をキャップ層として用いることで、更に磁壁移動を起こす書き込み電流を小さくすることができる。Ru膜と磁壁移動層との界面において、界面磁気異方性の影響が変化して、垂直磁気異方性が低下したためと考えられる。
また、実施例4は、図6の実施例1の構成に、キャップ層として膜厚2.0nmのPt膜を積層している。この場合、磁壁移動層10の異方性磁界Hkは14.3kOeと、実施例1の場合と比較して変化しなかった。また、この場合、磁壁移動を起こす書き込み電流の最小値は0.4mAと、実施例1の場合と比較して変化しなかった。すなわち、Pt膜をキャップ層として用いても、磁壁移動を起こす書き込み電流は変化しなかった。これは、Pt膜と磁壁移動層との界面において、界面磁気異方性の影響が特に変化しなかったためと考えられる。
一方、比較例3は、図6の実施例1の構成に、キャップ層として膜厚1.0nmのMgO膜を積層している。この場合、磁壁移動層10の異方性磁界Hkは15.7kOeと、実施例1の場合と比較して増加した。また、この場合、磁壁移動を起こす書き込み電流の最小値は0.8mAと、実施例1の場合と比較して増加した。すなわち、MgO膜をキャップ層として用いることで、磁壁移動を起こす書き込み電流が逆に大きくなった。MgO膜と磁壁移動層との界面において、界面磁気異方性の影響が変化して、垂直磁気異方性が向上したためと考えられる。
このように、実施例3の場合では、キャップ層を積層することで、磁壁移動層10の垂直磁気異方性をその材料の本来の状態から弱めることで、磁壁移動を起こす書き込み電流の値を更に低減することがで
きる。すなわち、磁壁移動層10の異方性磁界の値をその材料の本来の値から低下させることで、磁壁移動を起こす書き込み電流の値を更に低減することができる。
図9は、第1実施例〜第4実施例及び第1比較例〜第3比較例の結果をまとめたグラフである。縦軸は磁壁移動電流(磁壁移動を起こす書き込み電流の最小値)を示し、横軸は異方性磁界Hk(垂直磁気異方性に対応)をそれぞれ示している。ただし、上述のように、Hk=H+4πMs(約8kOe)である。図9では4πMsをHS0で示している。黒丸印は実施例1及び比較例1、白四角印は実施例2及び比較例2、黒三角は実施例3、4及び比較例3をそれぞれ示している。
異方性磁界が本来の値(15kOe〜16kOe)の磁壁移動層と比較して、異方性磁界が小さなものでは、磁壁移動電流が低下している。これは、磁壁移動層10の垂直磁気異方性をその材料の本来の状態から弱めているためと考えられる。その結果、異方性磁界が15kOeよりも小さい領域で、本来の垂直磁気異方性を有する場合と比較して、磁壁移動電流を低減することができる。一方、垂直磁気異方性を維持するためには、異方性磁界が4πMs(約8kOe)よりも大きくする必要があることから、異方性磁界は8kOeより大きくする必要がる。以上のことから、異方性磁界は、8kOeより大きく、15kOeより小さくすることが好ましいと考えられる。
ここで、Co/Ni積層膜において、異方性磁界(垂直磁気異方性)が本来の値の状態では、(111)配向の度合いが100%程度になっていると考えられる。したがって、磁壁移動層10の垂直磁気異方性をその材料の本来の状態から弱めるためには、(111)配向の度合いが100%より小さいことが好ましいことが分かる。その場合、下地層40についても(111)配向の度合いが100%より小さいことが好ましいことが分かる。
一方、Co/Ni積層膜において、垂直磁気異方性を維持するために、(111)配向の度合いは、垂直磁気異方性を保ち得る配向度より大きい必要がある。ここで、垂直磁気異方性を保ち得る配向度は、Co/Ni積層膜中での(111)方向に向いた結晶の割合が、ランダム配向の膜中に含まれる(111)方向に向いた結晶の割合よりも多い配向度である。その場合、下地層40についても(111)配向の度合いは、Co/Ni積層膜が垂直磁気異方性を保ち得る配向度より大きい必要がある。その配向度は、概ねCo/Ni積層膜の配向度と同程度である。
以上のことから、Co/Ni積層膜(磁壁移動層10)における(111)配向の度合いは、Co/Ni積層膜が垂直磁気異方性を保ち得る配向度より大きく、100%の配向度より小さいことが好ましいと考えられる。
上記各実施例では、磁壁移動層10の垂直磁気異方性をその材料の本来の状態から弱める、すなわち、磁壁移動層10の異方性磁界の値をその材料の本来の値から低下させる方法として、結晶の配向性(例示:Co/Niの(111)配向性)に着目している。そして、下地層40の結晶配向性を膜厚で制御して、磁壁移動層10の結晶配向性を制御している。しかし、本発明はこの例に限定されるものではなく、磁壁移動層10の垂直磁気異方性をその材料の本来の状態から弱めることができれば、他の方法を用いることも可能である。
他の方法として、例えば、下地層40を長周期構造を有する材料とすることができる。ここで、長周期構造とは、例えば(664)のように(111)からわずかに傾斜した配向面を持つ構造と定義している。それにより、磁壁移動層10の結晶の配向性が低下するなどして、異方性磁界の値をその材料の本来の値から低下させることができると考えられる。
また、他の方法として、例えば、磁壁移動層10へ別の元素を添加する方法が考えられる。それにより、磁壁移動層10の結晶の配向性が低下するなどして、異方性磁界の値をその材料の本来の値から低下させることができると考えられる。別の元素としては、例えば微量の非磁性体が考えられる。そのような、非磁性体としてはTaやCuが例示される。
また、他の方法として、適度な熱処理を行う方法が考えられる。それにより、磁壁移動層10と下地層40との界面における結晶性の乱れや相互拡散などにより、界面磁気異方性が影響を受けて、垂直磁気異方性が低下することが考えられる。
以上、実施の形態(実施例を含む)を参照して本発明を説明したが、本発明は上記実施の形態や実施例に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。
本発明はいくつかの実施の形態(実施例を含む)と併せて上述されたが、これらの実施の形態(実施例を含む)は本発明を説明するために単に提供されたものであることは当業者にとって明らかであり、意義を限定するように添付のクレームを解釈するために頼ってはならない。
この出願は、2009年12月24日に出願された特許出願番号2009−292171号の日本特許出願に基づいており、その出願による優先権の利益を主張し、その出願の開示は、引用することにより、そっくりそのままここに組み込まれている。

Claims (10)

  1. 垂直磁気異方性を有するCo膜とNi膜との第1積層膜で形成された磁壁移動層と、
    前記磁壁移動層上に設けられ、非磁性体で形成されたスペーサ層と、
    前記スペーサ層上に設けられ、強磁性体で形成され、磁化が固定された参照層と
    を具備し、
    前記磁壁移動層は、少なくとも一つの磁壁を有し、前記磁壁の位置に対応して情報を記憶し、
    前記磁壁移動層の前記第1積層膜において、前記Co膜の厚みは、0.3nmであり、前記Ni膜の厚みは、0.6nmであり、
    前記第1積層膜の(111)配向の度合いは、前記第1積層膜が垂直磁気異方性を保ち得る配向度より大きく、かつ、100%より小さく、
    強磁性体のd電子のエネルギー準位を上げて、フェルミエネルギー付近のd電子を増加させるために、前記磁壁移動層の異方性磁界は、前記磁壁移動層が垂直磁気異方性を保ち得る値より大きく、かつ、前記磁壁移動層の強磁性体本来の異方性磁界の値より小さい
    磁気抵抗効果素子。
  2. 垂直磁気異方性を有するCo膜とNi膜との第1積層膜で形成された磁壁移動層と、
    前記磁壁移動層上に設けられ、非磁性体で形成されたスペーサ層と、
    前記スペーサ層上に設けられ、強磁性体で形成され、磁化が固定された参照層と、
    前記第1積層膜下に設けられた下地層と
    を具備し、
    前記磁壁移動層は、前記第1積層膜の界面において界面磁気異方性が発現する前記磁壁移動層であって、少なくとも一つの磁壁を有し、前記磁壁の位置に対応して情報を記憶し、
    前記下地層は、Ta膜の膜上にPt膜が存在する第2積層膜で形成され、
    前記Pt膜の厚みは、1.6nm以下であり、
    前記磁壁移動層の異方性磁界は、8kOeより大きく、15kOeより小さい
    磁気抵抗効果素子。
  3. 請求項に記載の磁気抵抗効果素子において、
    前記第1積層膜の(111)配向の度合いは、前記第1積層膜が垂直磁気異方性を保ち得る配向度より大きく、100%より小さい
    磁気抵抗効果素子。
  4. 請求項に記載の磁気抵抗効果素子において、
    前記第1積層膜下に設けられ、Pt膜とTa膜との第2積層膜で形成された下地層を更に具備し、
    前記第1積層膜に接する前記Pt膜の(111)配向の度合いは、前記第1積層膜が垂直磁気異方性を保ち得る配向度より大きく、100%より小さい
    磁気抵抗効果素子。
  5. 請求項に記載の磁気抵抗効果素子において、
    前記第1積層膜下に設けられ、Pt膜とTa膜との第2積層膜で形成された下地層を更に具備し、
    前記第1積層膜に接する前記Pt膜は、長周期構造を有する
    磁気抵抗効果素子。
  6. 請求項4または5に記載の磁気抵抗効果素子において、
    前記Pt膜の厚みは、1.6nm以下であり、
    前記Ta膜の厚みは、4nmである
    磁気抵抗効果素子。
  7. 請求項1からのいずれか一に記載の磁気抵抗効果素子において、
    前記磁壁移動層で前記磁壁の移動を起こすために必要な書き込み電流の最小値は、0.4mAである
    磁気抵抗効果素子。
  8. 請求項2に記載の磁気抵抗効果素子において、
    前記第1積層膜に接する前記Pt膜の(111)配向の度合いは、前記第1積層膜が垂直磁気異方性を保ち得る配向度より大きく、100%より小さい
    磁気抵抗効果素子。
  9. 請求項2またはに記載の磁気抵抗効果素子において、
    前記第1積層膜に接する前記Pt膜は、長周期構造を有する
    磁気抵抗効果素子。
  10. 請求項1から9のいずれか一項に記載の磁気抵抗効果素子を磁気メモリセルとして用いた磁気ランダムアクセスメモリ。
JP2011547488A 2009-12-24 2010-12-14 磁気抵抗効果素子及びそれを用いた磁気ランダムアクセスメモリ Active JP5664556B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011547488A JP5664556B2 (ja) 2009-12-24 2010-12-14 磁気抵抗効果素子及びそれを用いた磁気ランダムアクセスメモリ

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009292171 2009-12-24
JP2009292171 2009-12-24
PCT/JP2010/072494 WO2011078018A1 (ja) 2009-12-24 2010-12-14 磁気抵抗効果素子及びそれを用いた磁気ランダムアクセスメモリ
JP2011547488A JP5664556B2 (ja) 2009-12-24 2010-12-14 磁気抵抗効果素子及びそれを用いた磁気ランダムアクセスメモリ

Publications (2)

Publication Number Publication Date
JPWO2011078018A1 JPWO2011078018A1 (ja) 2013-05-02
JP5664556B2 true JP5664556B2 (ja) 2015-02-04

Family

ID=44195547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011547488A Active JP5664556B2 (ja) 2009-12-24 2010-12-14 磁気抵抗効果素子及びそれを用いた磁気ランダムアクセスメモリ

Country Status (3)

Country Link
US (1) US9379312B2 (ja)
JP (1) JP5664556B2 (ja)
WO (1) WO2011078018A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010087389A1 (ja) * 2009-01-30 2010-08-05 日本電気株式会社 磁気メモリ素子、磁気メモリ
KR20130017267A (ko) * 2011-08-10 2013-02-20 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
JP6824504B2 (ja) 2015-03-06 2021-02-03 株式会社BlueSpin 磁気メモリ、磁気メモリへのデータ書き込み方法及び半導体装置
JP2016194964A (ja) * 2015-04-01 2016-11-17 株式会社BlueSpin 磁気メモリ及びその動作方法
CN108666339B (zh) * 2017-03-28 2020-11-13 中芯国际集成电路制造(上海)有限公司 磁性随机存储器及其存储单元的制造方法
US10056126B1 (en) 2017-10-27 2018-08-21 Honeywell International Inc. Magnetic tunnel junction based memory device
US10910435B2 (en) 2019-03-27 2021-02-02 International Business Machines Corporation Stackable symmetrical operation memory bit cell structure with bidirectional selectors
JP7419729B2 (ja) * 2019-10-01 2024-01-23 Tdk株式会社 磁壁移動素子及び磁気記録アレイ
WO2022070378A1 (ja) * 2020-10-01 2022-04-07 Tdk株式会社 磁壁移動素子および磁気アレイ
EP4156275A1 (en) 2021-09-22 2023-03-29 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. 1-bit 3-terminal racetrack array with integrated magnetic tunnel junction (mtj)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142364A (ja) * 2005-10-19 2007-06-07 Toshiba Corp 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
JP2009252909A (ja) * 2008-04-03 2009-10-29 Nec Corp 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3557140B2 (ja) * 1999-12-28 2004-08-25 株式会社東芝 磁気抵抗効果素子及び磁気再生装置
JP2001325704A (ja) * 2000-05-15 2001-11-22 Nec Corp 磁気抵抗効果センサ、磁気抵抗効果センサの製造方法、磁気抵抗検出システム、および磁気記憶システム
CN101114694A (zh) * 2002-11-26 2008-01-30 株式会社东芝 磁单元和磁存储器
US6834005B1 (en) 2003-06-10 2004-12-21 International Business Machines Corporation Shiftable magnetic shift register and method of using the same
US7911832B2 (en) * 2003-08-19 2011-03-22 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
JP4413603B2 (ja) 2003-12-24 2010-02-10 株式会社東芝 磁気記憶装置及び磁気情報の書込み方法
US7242604B2 (en) * 2005-01-13 2007-07-10 International Business Machines Corporation Switchable element
JP2006303159A (ja) * 2005-04-20 2006-11-02 Fuji Electric Holdings Co Ltd スピン注入磁区移動素子およびこれを用いた装置
JP4533807B2 (ja) * 2005-06-23 2010-09-01 株式会社東芝 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
WO2009001706A1 (ja) 2007-06-25 2008-12-31 Nec Corporation 磁気抵抗効果素子、および磁気ランダムアクセスメモリ
JP4874884B2 (ja) * 2007-07-11 2012-02-15 株式会社東芝 磁気記録素子及び磁気記録装置
KR101178767B1 (ko) * 2008-10-30 2012-09-07 한국과학기술연구원 이중 자기 이방성 자유층을 갖는 자기 터널 접합 구조
US8563147B2 (en) * 2009-06-24 2013-10-22 Headway Technologies, Inc. Thin seeded Co/Ni multilayer film with perpendicular anisotropy for read head sensor stabilization
US8194364B2 (en) * 2009-08-31 2012-06-05 Tdk Corporation Magnetoresistive effect element in CPP-type structure including ferromagnetic layer configured with CoFe system alloy and magnetic disk device therewith
JP5072120B2 (ja) * 2009-09-25 2012-11-14 株式会社東芝 磁気抵抗素子及び磁気メモリ
US9093163B2 (en) * 2010-01-14 2015-07-28 Hitachi, Ltd. Magnetoresistive device
US8648401B2 (en) * 2010-09-17 2014-02-11 Taiwan Semiconductor Manufacturing Company, Ltd. Domain wall assisted spin torque transfer magnetresistive random access memory structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142364A (ja) * 2005-10-19 2007-06-07 Toshiba Corp 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
JP2009252909A (ja) * 2008-04-03 2009-10-29 Nec Corp 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ

Also Published As

Publication number Publication date
US9379312B2 (en) 2016-06-28
US20130175645A1 (en) 2013-07-11
JPWO2011078018A1 (ja) 2013-05-02
WO2011078018A1 (ja) 2011-06-30

Similar Documents

Publication Publication Date Title
JP5664556B2 (ja) 磁気抵抗効果素子及びそれを用いた磁気ランダムアクセスメモリ
JP5768498B2 (ja) 記憶素子、記憶装置
JP5321991B2 (ja) 磁気メモリー素子及びその駆動方法
US9147455B2 (en) Storage element having laminated storage layer including magnetic layer and conductive oxide and storage device including the storage element
JP5532436B2 (ja) 磁気メモリ及びその製造方法
JP6029020B2 (ja) 磁気メモリ素子および磁気メモリ
WO2016182085A1 (ja) 磁気抵抗効果素子及び磁気メモリ装置
KR101943651B1 (ko) 저장 소자 및 저장 장치
JP2012235015A (ja) 記憶素子及び記憶装置
JP5987613B2 (ja) 記憶素子、記憶装置、磁気ヘッド
JP2013033881A (ja) 記憶素子及び記憶装置
WO2014050379A1 (ja) 記憶素子、記憶装置、磁気ヘッド
JP5483025B2 (ja) 磁気メモリ素子、磁気メモリ
WO2013080436A1 (ja) 記憶素子、記憶装置
TWI422083B (zh) Magnetic memory lattice and magnetic random access memory
KR20110098899A (ko) 자기 메모리 소자 및 불휘발성 기억장치
JP5545532B2 (ja) 磁気メモリ及びその製造方法
JP2004303801A (ja) 磁気メモリ及びその書き込み方法
JP2012054439A (ja) 記憶素子及び記憶装置
US20160336053A1 (en) Memory apparatus and memory device
WO2013080437A1 (ja) 記憶素子、記憶装置
WO2011118461A1 (ja) 磁気メモリ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140428

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140826

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141124

R150 Certificate of patent or registration of utility model

Ref document number: 5664556

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150