JP2013033881A - 記憶素子及び記憶装置 - Google Patents

記憶素子及び記憶装置 Download PDF

Info

Publication number
JP2013033881A
JP2013033881A JP2011169867A JP2011169867A JP2013033881A JP 2013033881 A JP2013033881 A JP 2013033881A JP 2011169867 A JP2011169867 A JP 2011169867A JP 2011169867 A JP2011169867 A JP 2011169867A JP 2013033881 A JP2013033881 A JP 2013033881A
Authority
JP
Japan
Prior art keywords
layer
magnetization
storage
memory
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011169867A
Other languages
English (en)
Inventor
Kazuaki Yamane
一陽 山根
Masakatsu Hosomi
政功 細見
Hiroyuki Omori
広之 大森
Kazuhiro Bessho
和宏 別所
Yutaka Higo
豊 肥後
Tetsuya Asayama
徹哉 浅山
Hiroyuki Uchida
裕行 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2011169867A priority Critical patent/JP2013033881A/ja
Application filed by Sony Corp filed Critical Sony Corp
Priority to CN201611035933.XA priority patent/CN106953005B/zh
Priority to CN201610997701.6A priority patent/CN106887247B/zh
Priority to CN201210260559.9A priority patent/CN102916126B/zh
Priority to US13/560,708 priority patent/US8879315B2/en
Publication of JP2013033881A publication Critical patent/JP2013033881A/ja
Priority to US14/334,277 priority patent/US9324935B2/en
Priority to US15/049,418 priority patent/US9608196B2/en
Priority to US15/290,408 priority patent/US9634239B2/en
Priority to US15/458,470 priority patent/US10199569B2/en
Priority to US16/251,451 priority patent/US10629805B2/en
Priority to US16/815,448 priority patent/US10873022B2/en
Priority to US17/106,905 priority patent/US11502244B2/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Abstract

【課題】書込電流と熱安定性をバランスさせた記憶素子の提供。
【解決手段】記憶素子は、情報を磁性体の磁化状態により保持する記憶層と、記憶層に記憶された情報の基準となる磁化を有する磁化固定層と、記憶層と磁化固定層の間に設けられる非磁性体による絶縁層とを有する。そして記憶層、絶縁層、磁化固定層を有する層構造の積層方向に流れる電流に伴って発生するスピントルク磁化反転を利用して上記記憶層の磁化を反転させることにより情報の記憶を行うとともに、記憶層のサイズが磁化の向きの変化が一斉に生じる大きさよりも小さくなっている。
【選択図】図４

Description

本開示は、強磁性層の磁化状態を情報として記憶する記憶層と、磁化の向きが固定された磁化固定層とを有し、電流を流すことにより記憶層の磁化の向きを変化させる記憶素子及びこの記憶素子を備えた記憶装置に関する。
特開２００３−１７７８２号公報 米国特許第６２５６２２３号明細書 特開２００８−２２７３８８号公報
PHYs. Rev. B,54.9353(1996) J. Magn. Mat.,159,L1(1996) Nature Materials., 5, 210(2006)
モバイル端末から大容量サーバに至るまで、各種情報機器の飛躍的な発展に伴い、これを構成するメモリやロジックなどの素子においても高集積化、高速化、低消費電力化など、さらなる高性能化が追求されている。特に半導体不揮発性メモリの進歩は著しく、大容量ファイルメモリとしてのフラッシュメモリは、ハードディスクドライブを駆逐する勢いで普及が進んでいる。一方、コードストレージ用さらにはワーキングメモリへの展開を睨み、現在一般に用いられているＮＯＲフラッシュメモリ、ＤＲＡＭなどを置き換えるべくＦｅＲＡＭ（Ferroelectric Random Access Memory）、ＭＲＡＭ（Magnetic Random Access Memory）、ＰＣＲＡＭ（Phase-Change Random Access Memory）などの開発が進められている。これらのうち一部はすでに実用化されている。
なかでもＭＲＡＭは、磁性体の磁化方向によりデータ記憶を行うために高速かつほぼ無限（１０15回以上）の書換えが可能であり、すでに産業オートメーションや航空機などの分野で使用されている。ＭＲＡＭはその高速動作と信頼性から、今後コードストレージやワーキングメモリへの展開が期待されているものの、現実には低消費電力化、大容量化が困難であるという問題を有している。
これはＭＲＡＭの記録原理、ほぼ直交する２種類のアドレス配線（ワード線、ビット線）にそれぞれ電流を流して、各アドレス配線から発生する電流磁場によって、アドレス配線の交点にある磁気記憶素子の磁性層の磁化を反転して情報の記録を行うという、すなわち配線から発生する電流磁界により磁化を反転させるという方式に起因する本質的な問題である。
この問題の一つの解答として、電流磁界によらない記録、すなわち磁化反転方式が検討されている。なかでもスピントルク磁化反転に関する研究は活発である（たとえば、特許文献１、２、３、非特許文献１、２参照）。
スピントルク磁化反転の記憶素子は、ＭＲＡＭと同じくＭＴＪ（Magnetic Tunnel Junction）により構成されている場合が多い。この構成は、ある方向に固定された磁性層を通過するスピン偏極電子が、他の自由な（方向を固定されない）磁性層に進入する際にその磁性層にトルクを与えること（これをスピントランスファトルクとも呼ぶ）を利用したもので、あるしきい値以上の電流を流せば自由磁性層が反転する。０／１の書換えは電流の極性を変えることにより行う。
この反転のための電流の絶対値は０．１μｍ程度のスケールの素子で１ｍＡ以下である。 しかもこの電流値が素子体積に比例して減少するため、スケーリングが可能である。さらに、ＭＲＡＭで必要であった記録用電流磁界発生用のワード線が不要であるため、セル構造が単純になるという利点もある。
以下、スピントルク磁化反転を利用したＭＲＡＭを、ＳＴ−ＭＲＡＭ（Spin Torque-Magnetic Random Access Memory）と呼ぶ。スピントルク磁化反転は、またスピン注入磁化反転と呼ばれることもある。高速かつ書換え回数がほぼ無限大であるというＭＲＡＭの利点を保ったまま、低消費電力化、大容量化を可能とする不揮発メモリとして、ＳＴ−ＭＲＡＭに大きな期待が寄せられている。
ところでＭＲＡＭの場合は、記憶素子とは別に書き込み配線（ワード線やビット線）を設けて、書き込み配線に電流を流して発生する電流磁界により、情報の書き込み（記録）を行っている。そのため、書き込み配線に、書き込みに必要となる電流量を充分に流すことができる。
一方、ＳＴ−ＭＲＡＭにおいては、記憶素子に流す電流によりスピントルク磁化反転を行い、記憶層の磁化の向きを反転させる必要がある。そして、このように記憶素子に直接電流を流して情報の書き込み（記録）を行うことから、書き込みを行う記憶装置を選択するために、記憶素子を選択トランジスタと接続して記憶装置を構成する。この場合、記憶素子に流れる電流は、選択トランジスタに流すことが可能な電流（選択トランジスタの飽和電流）の大きさに制限される。
また一方で、ＳＴ−ＭＲＡＭは不揮発メモリであるから、電流によって書き込まれた情報を安定に記憶する必要がある。つまり、記憶層の磁化の熱揺らぎに対する安定性（熱安定性）を確保する必要がある。
記憶層の熱安定性が確保されていないと、反転した磁化の向きが、熱（動作環境における温度）により再反転する場合があり、書き込みエラーとなってしまう為である。
ＳＴ−ＭＲＡＭにおける記憶素子は、従来のＭＲＡＭと比較して、スケーリングにおいて有利、すなわち記憶層の体積を小さくすることが可能であることは上述した。
しかしながら、体積が小さくなることは、他の特性が同一であるならば、熱安定性を低下させる方向にある。
一般的に、記憶素子の体積が大きくなれば、熱安定性と書き込み電流は共に大きくなり、逆に、記憶素子の体積が小さくなれば、熱安定性と書き込み電流は共に小さくなることが知られている。
そこで本開示においては、書き込み電流を増大させることなく、最大限の熱安定性を確保することができる記憶素子、並びにこの記憶素子を有する記憶装置を提供することを目的とする。
このため本開示では、記憶素子を以下のように構成することとした。
すなわち、本開示の記憶素子は、膜面に垂直な磁化を有し、情報に対して磁化の向きが変化される記憶層を備える。
また、上記記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層を備える。
また、上記記憶層と上記磁化固定層の間に設けられる非磁性体による絶縁層を備える。
また、上記記憶層、上記絶縁層、上記磁化固定層を有する層構造の積層方向に流れる電流に伴って発生するスピントルク磁化反転を利用して上記記憶層の磁化を反転させることにより情報の記憶を行う。
そして、上記記憶層のサイズは磁化の向きの変化が一斉に生じる大きさよりも小さく形成されていることが必要である。
また、本開示の記憶装置は、上記開示の記憶素子と、互いに交差する２種類の配線とを備え、上記２種類の配線の間に上記記憶素子が配置され、上記２種類の配線を通じて、上記記憶素子に上記積層方向の電流が流れ、これに伴ってスピントルク磁化反転が起こる。
本開示の記憶素子によれば、上記記憶層に対して、上記絶縁層（トンネルバリア層）を介して上記磁化固定層が設けられており、上記積層方向に流れる電流に伴って発生するスピントルク磁化反転を利用して上記記憶層の磁化を反転させることにより情報の記録が行われるので、上記積層方向に電流を流すことで情報の記録を行うことができる。このとき、上記記憶層のサイズは磁化の向きの変化が一斉に生じる大きさよりも小さく形成されているので、最大限の熱安定性を確保しながら、低消費電力を実現することができる
また、本開示の記憶装置の構成によれば、上記２種類の配線を通じて、上記記憶素子に上記積層方向の電流が流れ、スピントランスファが起こることにより、上記２種類の配線を通じて上記記憶素子の積層方向に電流を流してスピントルク磁化反転による情報の記録を行うことができる。
また、上記記憶層の熱安定性は十分に保つことができるため、上記記憶素子に記録された情報を安定に保持し、かつ記憶装置の微細化、信頼性の向上、低消費電力化を実現することが可能になる。
本開示によれば、垂直磁気異方性を有するＳＴ−ＭＲＡＭにおいて、書き込み電流に対して効率良く熱安定性を増加させることが出来るため、情報保持能力である熱安定性を充分に確保して、消費電力などの特性バランスに優れた記憶素子を構成することができる。
これにより、動作エラーを防止して、記憶素子の動作マージンを充分に得ることができる。
従って、安定して動作する、信頼性の高いメモリを実現することができる。
また、書き込み電流を低減して、記憶素子に書き込みを行う際の消費電力を低減することが可能になる。従って、記憶装置全体の消費電力を低減することが可能になる。
実施の形態としての記憶装置（メモリ装置）の概略構成図（斜視図）である。 実施の形態の記憶装置の断面図である。 実施の形態としての記憶素子の断面図である。 実験で用いた記憶素子の試料の断面構造を示した図である。 試料１における実験で得られたIｃおよびΔの値の記憶層サイズの依存性を表す図である。 試料１における実験で得られたΔの記憶層サイズ依存性（図中：▲）およびＶＳＭ測定で得られたＭｓ、Ｈｋをもとに計算したΔの記憶層サイズ依存性（図中：◆）を表す図である。 試料２における実験で得られたIｃおよびΔの値の記憶層サイズの依存性を表す図である。 試料２における実験で得られたΔの記憶層サイズ依存性（図中：▲）およびＶＳＭ測定で得られたＭｓ、Ｈｋをもとに計算したΔの記憶層サイズ依存性（図中：◆）を表す図である。
以下、本開示の実施の形態を次の順序で説明する。
＜１．実施の形態の記憶素子＞
＜２．実施の形態の記憶装置の構成＞
＜３．実施の形態の具体的構成＞
＜４．実施の形態に関する実験＞
＜１．実施の形態の記憶素子＞

まず、本開示の実施の形態となる記憶素子について説明する。
本開示の実施の形態は、前述したスピントルク磁化反転により、記憶素子の記憶層の磁化の向きを反転させて、情報の記録を行うものである。
記憶層は、強磁性層を含む磁性体により構成され、情報を磁性体の磁化状態（磁化の向き）により保持するものである。
記憶素子３は、例えば図３に一例を示す層構造とされ、少なくとも２つの強磁性体層としての記憶層１７、磁化固定層１５を備え、またその２つの磁性層の間の中間層として絶縁層１６を備える。
さらに記憶層１７の上層側にはキャップ層１８を備え、磁化固定層１５の下層側には下地層１４を備える。
記憶層１７は、膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される。
磁化固定層１５は、記憶層１７に記憶された情報の基準となる膜面に垂直な磁化を有する。
絶縁層１６は、非磁性体であって、記憶層１７と磁化固定層１５の間に設けられる。
そして記憶層１７、絶縁層１６、磁化固定層１５を有する層構造の積層方向にスピン偏極した電子を注入することにより、記憶層１７の磁化の向きが変化して、記憶層１７に対して情報の記録が行われる。
ここでスピントルク磁化反転について簡単に説明する。
電子は２種類のスピン角運動量をもつ。仮にこれを上向き、下向きと定義する。非磁性体内部では両者が同数であり、強磁性体内部では両者の数に差がある。記憶素子３を構成する２層の強磁性体である磁化固定層１５及び記憶層１７において、互いの磁気モーメントの向きが反方向状態のときに、電子を磁化固定層１５から記憶層１７への移動させた場合について考える。
磁化固定層１５は、高い保磁力のために磁気モーメントの向きが固定された固定磁性層である。
磁化固定層１５を通過した電子はスピン偏極、すなわち上向きと下向きの数に差が生じる。非磁性層である絶縁層１６の厚さが充分に薄く構成されていると、磁化固定層１５の通過によるスピン偏極が緩和して通常の非磁性体における非偏極（上向きと下向きが同数）状態になる前に他方の磁性体、すなわち記憶層１７に電子が達する。
記憶層１７では、スピン偏極度の符号が逆になっていることにより、系のエネルギを下げるために一部の電子は反転、すなわちスピン角運動量の向きをかえさせられる。このとき、系の全角運動量は保存されなくてはならないため、向きを変えた電子による角運動量変化の合計と等価な反作用が記憶層１７の磁気モーメントにも与えられる。
電流すなわち単位時間に通過する電子の数が少ない場合には、向きを変える電子の総数も少ないために記憶層１７の磁気モーメントに発生する角運動量変化も小さいが、電流が増えると多くの角運動量変化を単位時間内に与えることができる。
角運動量の時間変化はトルクであり、トルクがあるしきい値を超えると記憶層１７の磁気モーメントは歳差運動を開始し、その一軸異方性により１８０度回転したところで安定となる。すなわち反方向状態から同方向状態への反転が起こる。
磁化が同方向状態にあるとき、電流を逆に記憶層１７から磁化固定層１５へ電子を送る向きに流すと、今度は磁化固定層１５で反射される際にスピン反転した電子が記憶層１７に進入する際にトルクを与え、反方向状態へと磁気モーメントを反転させることができる。ただしこの際、反転を起こすのに必要な電流量は、反方向状態から同方向状態へと反転させる場合よりも多くなる。
磁気モーメントの同方向状態から反方向状態への反転は直感的な理解が困難であるが、磁化固定層１５が固定されているために磁気モーメントが反転できず、系全体の角運動量を保存するために記憶層１７が反転する、と考えてもよい。このように、０／１の記録は、磁化固定層１５から記憶層１７の方向またはその逆向きに、それぞれの極性に対応する、あるしきい値以上の電流を流すことによって行われる。
情報の読み出しは、従来型のＭＲＡＭと同様、磁気抵抗効果を用いて行われる。すなわち上述の記録の場合と同様に膜面垂直方向に電流を流す。そして、記憶層１７の磁気モーメントが、磁化固定層１５の磁気モーメントに対して同方向であるか反方向であるかに従い、素子の示す電気抵抗が変化する現象を利用する。
磁化固定層１５と記憶層１７の間の絶縁層１６として用いる材料は金属でも絶縁体でも構わないが、より高い読み出し信号（抵抗の変化率）が得られ、かつより低い電流によって記録が可能とされるのは、絶縁層１６として絶縁体を用いた場合である。このときの素子を強磁性トンネル接合（Magnetic Tunnel Junction：ＭＴＪ）と呼ぶ。
スピントルク磁化反転によって、磁性層の磁化の向きを反転させるときに、必要となる電流の閾値Ｉｃは、磁性層の磁化容易軸が面内方向であるか、垂直方向であるかによって異なる。
本実施の形態の記憶素子は垂直磁化型であるが、従前の面内磁化型の記憶素子の場合における磁性層の磁化の向きを反転させる反転電流をＩｃ＿ｐａｒａとすると、
同方向から逆方向（なお、同方向、逆方向とは、磁化固定層の磁化方向を基準としてみた記憶層の磁化方向）に反転させる場合、
Ｉｃ＿ｐａｒａ＝（Ａ・α・Ｍｓ・Ｖ／ｇ（０）／Ｐ）（Ｈｋ＋２πＭｓ）
となり、逆方向から同方向に反転させる場合、
Ｉｃ＿ｐａｒａ＝−（Ａ・α・Ｍｓ・Ｖ／ｇ（π）／Ｐ）（Ｈｋ＋２πＭｓ）
となる。（以上を式（１）とする）
一方、本例のような垂直磁化型の記憶素子の反転電流をＩｃ＿ｐｅｒｐとすると、同方向から逆方向に反転させる場合、
Ｉｃ＿ｐｅｒｐ＝（Ａ・α・Ｍｓ・Ｖ／ｇ（０）／Ｐ）（Ｈｋ−４πＭｓ）
となり、逆方向から同方向に反転させる場合、
Ｉｃ＿ｐｅｒｐ＝−（Ａ・α・Ｍｓ・Ｖ／ｇ（π）／Ｐ）（Ｈｋ−４πＭｓ）
となる。（以上を式（２）とする）
ただし、Ａは定数、αはダンピング定数、Ｍｓは飽和磁化、Ｖは素子体積、Ｐはスピン分極率、ｇ（０）、ｇ（π）はそれぞれ同方向時、逆方向時にスピントルクが相手の磁性層に伝達される効率に対応する係数、Ｈｋは磁気異方性である（非特許文献３参照）。
上記各式において、垂直磁化型の場合の（Ｈｋ−４πＭｓ）と面内磁化型の場合の（Ｈｋ＋２πＭｓ）とを比較すると、垂直磁化型が低記録電流化により適していることが理解できる。
本実施の形態では、磁化状態により情報を保持することができる磁性層（記憶層１７）と、磁化の向きが固定された磁化固定層１５とを有する記憶素子３を構成する。
メモリとして存在し得るためには、書き込まれた情報を保持することができなければならない。情報を保持する能力の指標として、熱安定性の指標Δ（＝ＫＶ／ｋBＴ）の値で判断される。このΔは、下記式（３）により表される。
Δ ＝Ｋ・Ｖ／ｋB・Ｔ＝Ｍｓ・Ｖ・Ｈｋ・（１／２ｋB・Ｔ） 式（３）

ここで、Ｈｋ：実効的な異方性磁界、ｋB：ボルツマン定数、Ｔ：温度、Ｍｓ：飽和磁化量、Ｖ：記憶層１７の体積、Ｋ：異方性エネルギーである。
実効的な異方性磁界Ｈｋには、形状磁気異方性、誘導磁気異方性、結晶磁気異方性等の影響が取り込まれており、単磁区の一斉回転モデルを仮定した場合、これは保磁力と同等となる。
また、閾値Ｉｃは上記Δとの関係で表すと下記式（４）となる。
Figure 2013033881
ここで、ｅ：素電荷、ｋB：ボルツマン定数、Ｔ：温度、Ｍｓ：飽和磁化量、α：ギルバートダンピング定数、「エイチバー」：プランク定数、η：スピン注入効率である。
式（３）、（４）によると、Ｈｋ、Ｍｓ、α、ηといった値が決まってしまえば、ΔおよびＩｃは記録層の体積Ｖに比例する。すなわち、記録層の体積Ｖが大きくなればΔ、Ｉｃ共に大きくなり、逆に、記憶層の体積Ｖが小さくなればΔ、Ｉｃ共に小さくなることが上記の理論式から読み取れる。
しかしながら、実際の記憶層では、記憶層の体積がある程度以上の大きさになるとＩｃとΔで体積に対する増加率が変化することを見出した。
その関係によると、記憶層の体積がある程度以上の大きさになると、それ以上記憶層を大きくしてもΔはほとんど増加せずに、Ｉｃだけ大きく増加してしまう。これは、つまり、ある一定の記憶層サイズを超えると、Δ/Ｉｃの比が低下してしまうことを意味しており、ＳＴ−ＭＲＡＭが不揮発メモリとして有効に存在させるための条件である、低電流情報記録かつ記録情報の高い熱安定性の両立を困難にしてしまう。
したがって、熱安定性の指標Δと閾値Ｉｃの値のバランスが重要となる。
熱安定性の指標Δと電流の閾値Ｉｃとは、トレードオフの関係になることが多い。そのため、メモリ特性を維持するには、これらの両立が課題となることが多い。
記憶層１７の磁化状態を変化させる電流の閾値は、実際には、例えば記憶層１７の厚さが２ｎｍであり、平面パターンが１００ｎｍ×１５０ｎｍの略楕円形のＴＭＲ素子において、＋側の閾値＋Ｉｃ＝＋０．５ｍＡであり、−側の閾値−Ｉｃ＝−０．３ｍＡであり、その際の電流密度は約３．５×１０6Ａ／ｃｍ2である。これらは、上記の式（１）にほぼ一致する。
これに対して、電流磁場により磁化反転を行う通常のＭＲＡＭでは、書き込み電流が数ｍＡ以上必要となる。
従って、ＳＴ−ＭＲＡＭの場合には、上述のように書き込み電流の閾値が充分に小さくなるため、集積回路の消費電力を低減させるために有効であることが分かる。
また、通常のＭＲＡＭで必要とされる、電流磁界発生用の配線が不要となるため、集積度においても通常のＭＲＡＭに比較して有利である。
そして、スピントルク磁化反転を行う場合には、記憶素子３に直接電流を流して情報の書き込み（記録）を行うことから、書き込みを行う記憶素子３を選択するために、記憶素子３を選択トランジスタと接続して記憶装置を構成する。
この場合、記憶素子３に流れる電流は、選択トランジスタで流すことが可能な電流（選択トランジスタの飽和電流）の大きさによって制限される。
記録電流を低減させるためには、上述のように垂直磁化型を採用することが望ましい。また垂直磁化膜は一般に面内磁化膜よりも高い磁気異方性を持たせることが可能であるため、上述の熱安定性の指標Δを大きく保つ点でも好ましい。
垂直異方性を有する磁性材料には希土類−遷移金属合金(ＴｂＣｏＦｅなど)、金属多層膜(Ｃｏ／Ｐｄ多層膜など)、規則合金(ＦｅＰｔなど)、酸化物と磁性金属の間の界面異方性の利用(Ｃｏ／ＭｇＯなど)等いくつかの種類があるが、希土類-遷移金属合金は加熱により拡散、結晶化すると垂直磁気異方性を失うため、ＳＴ−ＭＲＡＭ用材料としては好ましくない。また金属多層膜も加熱により拡散し、垂直磁気異方性が劣化することが知られており、さらに垂直磁気異方性が発現するのは面心立方の（１１１）配向となっている場合であるため、ＭｇＯやそれに隣接して配置するＦｅ、ＣｏＦｅ、ＣｏＦｅＢなどの高分極率層に要求される（００１）配向を実現させることが困難となる。Ｌ１０規則合金は高温でも安定であり、かつ（００１）配向時に垂直磁気異方性を示すことから、上述のような問題は起こらないものの、製造時に５００℃以上の十分に高い温度で加熱する、あるいは製造後に５００℃以上の高温で熱処理を行うことで原子を規則配列させる必要があり、トンネルバリア等積層膜の他の部分における好ましくない拡散や界面粗さの増大を引き起こす可能性がある。
これに対し、界面磁気異方性を利用した材料、すなわちトンネルバリアであるＭｇＯ上にＣｏ系あるいはＦｅ系材料を積層させたものは上記いずれの問題も起こり難く、このためＳＴ−ＭＲＡＭの記憶層材料として有望視されている。
本実施の形態では、記憶層１７には、Ｃｏ−Ｆｅ−Ｂをベースとした材料が用いられる。
Ｃｏ−Ｆｅ−Ｂには、非磁性金属としてＴｉ、Ｖ、Ｎｂ、Ｚｒ、Ｔａ、Ｈｆ、Ｙ等のいずれかの元素を添加しても良い。
さらに、選択トランジスタの飽和電流値を考慮して、記憶層１７と磁化固定層１５との間の非磁性の絶縁層１６として、絶縁体から成るトンネル絶縁層を用いて磁気トンネル接合（ＭＴＪ）素子を構成する。
トンネル絶縁層を用いて磁気トンネル接合（ＭＴＪ）素子を構成することにより、非磁性導電層を用いて巨大磁気抵抗効果（ＧＭＲ）素子を構成した場合と比較して、磁気抵抗変化率（ＭＲ比）を大きくすることができ、読み出し信号強度を大きくすることができるためである。
そして、特に、このトンネル絶縁層としての絶縁層１６の材料として、酸化マグネシウム（ＭｇＯ）を用いることにより、磁気抵抗変化率（ＭＲ比）を大きくすることができる。
また、一般に、スピントランスファの効率はＭＲ比に依存し、ＭＲ比が大きいほど、スピントランスファの効率が向上し、磁化反転電流密度を低減することができる。
従って、トンネル絶縁層の材料として酸化マグネシウムを用い、同時に上記の記憶層１７を用いることにより、スピントルク磁化反転による書き込み閾値電流を低減することができ、少ない電流で情報の書き込み（記録）を行うことができる。また、読み出し信号強度を大きくすることができる。
これにより、ＭＲ比（ＴＭＲ比）を確保して、スピントルク磁化反転による書き込み閾値電流を低減することができ、少ない電流で情報の書き込み（記録）を行うことができる。また、読み出し信号強度を大きくすることができる。
このようにトンネル絶縁層を酸化マグネシウム（ＭｇＯ）膜により形成する場合には、ＭｇＯ膜が結晶化していて、００１方向に結晶配向性を維持していることがより望ましい。
なお、本実施の形態において、記憶層１７と磁化固定層１５との間の絶縁層１６（トンネル絶縁層）は、酸化マグネシウムから成る構成とする他にも、例えば酸化アルミニウム、窒化アルミニウム、ＳｉＯ2、Ｂｉ2Ｏ3、ＭｇＦ2、ＣａＦ、ＳｒＴｉＯ2、ＡｌＬａＯ3、Ａｌ−Ｎ−Ｏ等の各種の絶縁体、誘電体、半導体を用いて構成することもできる。
トンネル絶縁層としての絶縁層１６の面積抵抗値は、スピントルク磁化反転により記憶層１７の磁化の向きを反転させるために必要な電流密度を得る観点から、数十Ωμｍ2程度以下に制御する必要がある。
そして、ＭｇＯ膜から成るトンネル絶縁層では、面積抵抗値を上述の範囲とするために、ＭｇＯ膜の膜厚を１．５ｎｍ以下に設定する必要がある。
ＳＴ−ＭＲＡＭにおいては、記憶層１７の磁化Ｍ１７と磁化固定層１５の磁化Ｍ１５の
相対的な角度によって情報の０、１を規定している。
また、磁化固定層１５の下層側には下地層１４が形成され、記憶層１７の上層側にはキャップ層１８が形成されている。
さらに、本実施の形態においては、絶縁層１６を、酸化マグネシウム層とし、磁気抵抗変化率（ＭＲ比）を高めるものとしている。
このようにＭＲ比を高くすることによって、スピン注入の効率を向上して、記憶層１７の磁化Ｍ１７の向きを反転させるために必要な電流密度を低減することができる。
また、図２に示した記憶素子３を備える図１に示す構成の記憶装置は、メモリを製造
する際に、一般の半導体ＭＯＳ形成プロセスを適用できるという利点を有している。
従って、本実施の形態の記憶装置を、汎用メモリとして適用することが可能になる。
また、記憶層１７のサイズは磁化の向きの変化が一斉に生じる大きさよりも小さく形成されており、これにより消費電力を最低限に抑え、記憶素子３の熱安定性を最大限に活用したＳＴ−ＭＲＡＭが実現可能になる。具体的な記憶素子３を構成する記憶層１７のサイズは直径４５ｎｍ以下とするが望ましい。
これにより、低消費電力で情報保持能力である熱安定性を充分に確保することができる、特性バランスに優れた記憶素子３を実現できる。
また、動作エラーをなくして、記憶素子３の動作マージンを充分に得ることができ、記憶素子３を安定して動作させることができる。従って、安定して動作する、信頼性の高いメモリを実現することができる。
また、書き込み電流を低減して、記憶素子３に書き込みを行う際の消費電力を低減することが可能になる。従って、記憶装置全体の消費電力を低減することが可能になる。
なお、本実施の形態において、記憶層１７に隣接して配置されるキャップ層１８には、例えばＴａなどの金属を用いる。
また、本開示の実施の形態としての記憶層１７には、Ｃｏ、Ｆｅ以外の元素を添加することも可能である。
異種元素の添加により、拡散の防止による耐熱性の向上や磁気抵抗効果の増大、平坦化に伴う絶縁耐圧の増大などの効果が得られる。この場合の添加元素の材料としては、Ｂ、Ｃ、Ｎ、Ｏ、Ｆ、Ｍｇ、Ｓｉ、Ｐ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｎｉ、Ｃｕ、Ｇｅ、Ｎｂ、Ｍｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｔａ、Ｗ、Ｉｒ、Ｐｔ、Ａｕ、Ｚｒ、Ｈｆ、Ｒｅ、Ｏｓまたはそれらの合金を用いることができる。
なお、本開示における記憶層１７は組成の異なる他の強磁性層を直接積層させることも可能である。また、強磁性層と軟磁性層とを積層させたり、複数層の強磁性層を軟磁性層や非磁性層を介して積層させたりすることも可能である。このように積層させた場合でも、本開示でいう効果が得られる。
特に複数層の強磁性層を非磁性層に介して積層させた構成としたときには、強磁性層の層間の相互作用の強さを調整することが可能になるため、記憶素子３の寸法がサブミクロン以下になっても、磁化反転電流が大きくならないように抑制することが可能になるという効果が得られる。この場合の非磁性層の材料としては、Ｒｕ、Ｏｓ、Ｒｅ、Ｉｒ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、Ｂｉ、Ｓｉ、Ｂ、Ｃ、Ｃｒ、Ｔａ、Ｐｄ、Ｐｔ、Ｚｒ、Ｈｆ、Ｗ、Ｍｏ、Ｎｂまたはそれらの合金を用いることができる。
磁化固定層１５は、強磁性層のみにより、或いは反強磁性層と強磁性層の反強磁性結合を利用することにより、その磁化の向きが固定された構成とすることが出来る。
また、磁化固定層１５は、単層の強磁性層から成る構成、或いは複数層の強磁性層を非磁性層を介して積層した積層フェリピン構造とすることが出来る。
積層フェリピン構造の磁化固定層１５を構成する強磁性層の材料としては、Ｃｏ、ＣｏＦｅ、ＣｏＦｅＢ等を用いることができる。また、非磁性層の材料としては、Ｒｕ、Ｒｅ、Ｉｒ、Ｏｓ等を用いることができる。
反強磁性層の材料としては、ＦｅＭｎ合金、ＰｔＭｎ合金、ＰｔＣｒＭｎ合金、ＮｉＭｎ合金、ＩｒＭｎ合金、ＮｉＯ、Ｆｅ2Ｏ3等の磁性体を挙げることができる。
また、これらの磁性体に、Ａｇ、Ｃｕ、Ａｕ、Ａｌ、Ｓｉ、Ｂｉ、Ｔａ、Ｂ、Ｃ、Ｏ、Ｎ、Ｐｄ、Ｐｔ、Ｚｒ、Ｈｆ、Ｉｒ、Ｗ、Ｍｏ、Ｎｂ等の非磁性元素を添加して、磁気特性を調整したり、その他の結晶構造や結晶性や物質の安定性等の各種物性を調整したりすることができる。
記憶素子３の記憶層１７と磁化固定層１５以外の構成は、スピントルク磁化反転により情報を記録する記憶素子３の従来公知の構成と同様とすることができる。
また、記憶素子３の膜構成は、記憶層１７が磁化固定層１５の下側に配置される構成でも問題ない。この場合は、上記導電性酸化物キャップ層が果たす役割は、導電性酸化物下地層により担われることになる。
なお、上記では、記憶素子３の構成として、上層側からキャップ層１８、記憶層１７、絶縁層１６、磁化固定層１５、下地層１４の順で各層が配置された構成を例示したが、本開示の記憶素子３としては、記憶層１７が磁化固定層１５の下側に配置される構成とすることもできる。
具体的には、上層側から順にキャップ層１８、磁化固定層１５、絶縁層１６、記憶層１
７、下地層１４の順で各層が配置された構成である。
＜２．実施の形態の記憶装置の構成＞

次ぎに、本開示の実施の形態となる記憶装置の構成について説明する。
実施の形態の記憶装置の模式図を、図１及び図２に示す。図１は斜視図、図２は断面図である。
図１に示すように、実施の形態の記憶装置は、互いに直交する２種類のアドレス配線（例えばワード線とビット線）の交点付近に、磁化状態で情報を保持することができるＳＴ−ＲＡＭによる記憶素子３が配置されて成る。
即ち、シリコン基板等の半導体基体１０の素子分離層２により分離された部分に、各記憶装置を選択するための選択用トランジスタを構成する、ドレイン領域８、ソース領域７、並びにゲート電極１が、それぞれ形成されている。このうち、ゲート電極１は、図中前後方向に延びる一方のアドレス配線（ワード線）を兼ねている。
ドレイン領域８は、図１中左右の選択用トランジスタに共通して形成されており、このドレイン領域８には、配線９が接続されている。
そして、ソース領域７と、上方に配置された、図１中左右方向に延びるビット線６との間に、スピントルク磁化反転により磁化の向きが反転する記憶層を有する記憶素子３が配置されている。この記憶素子３は、例えば磁気トンネル接合素子（ＭＴＪ素子）により構成される。
図２に示すように、記憶素子３は２つの磁性層１５、１７を有する。この２層の磁性層１５、１７のうち、一方の磁性層を磁化Ｍ１５の向きが固定された磁化固定層１５として、他方の磁性層を磁化Ｍ１７の向きが変化する磁化自由層即ち記憶層１７とする。
また、記憶素子３は、ビット線６と、ソース領域７とに、それぞれ上下のコンタクト層４を介して接続されている。
これにより、２種類のアドレス配線１、６を通じて、記憶素子３に上下方向の電流を流して、スピントルク磁化反転により記憶層１７の磁化Ｍ１７の向きを反転させることができる。
このような記憶装置では、選択トランジスタの飽和電流以下の電流で書き込みを行う必要があり、トランジスタの飽和電流は微細化に伴って低下することが知られているため、記憶装置の微細化のためには、スピントランスファの効率を改善して、記憶素子３に流す電流を低減させる必要がある。
また、読み出し信号を大きくするためには、大きな磁気抵抗変化率を確保する必要があり、そのためには上述のようなＭＴＪ構造を採用すること、すなわち２層の磁性層１５、１７の間に絶縁層をトンネル絶縁層（トンネルバリア層）とした記憶素子３の構成にすることが効果的である。
このように絶縁層としてトンネル絶縁層を用いた場合には、トンネル絶縁層が絶縁破壊することを防ぐために、記憶素子３に流す電流量に制限が生じる。すなわち記憶素子３の繰り返し書き込みに対する信頼性の確保の観点からも、スピントルク磁化反転に必要な電流を抑制しなくてはならない。
スピントルク磁化反転に必要な電流は、また、反転電流、記録電流などと呼ばれることがある。
また一方で、記憶装置は不揮発メモリであるから、電流によって書き込まれた情報を安定に記憶する必要がある。つまり、記憶層の磁化の熱揺らぎに対する安定性（熱安定性）を確保する必要がある。
記憶層の熱安定性が確保されていないと、反転した磁化の向きが、熱（動作環境における温度）により再反転する場合があり、書き込みエラーとなってしまう。
本記憶装置における記憶素子３は、従来のＭＲＡＭと比較して、スケーリングにおいて有利、すなわち体積を小さくすることは可能であるが、体積が小さくなることは、他の特性が同一であるならば、熱安定性を低下させる方向にある。
ＳＴ−ＭＲＡＭの大容量化を進めた場合、記憶素子３の体積は一層小さくなるので、熱安定性の確保は重要な課題となる。
そのため、ＳＴ−ＭＲＡＭにおける記憶素子３において、熱安定性は非常に重要な特性であり、体積を減少させてもこの熱安定性が確保されるように設計する必要がある。
本開示においては、記憶素子３を構成する記憶層１７のサイズは磁化の向きの変化が一斉に生じる大きさよりも小さく形成されている。具体的な記憶素子３を構成する記憶層１７のサイズは直径４５ｎｍ以下とすることが望ましい。これにより消費電力を最低限に抑え、記憶素子３の熱安定性を最大限に活用したＳＴ−ＭＲＡＭが実現可能になる。
記憶素子３への書き込み電流は低減され、その消費電力は低減することから、記憶装置全体の消費電力を低減することが可能になる。
また、図２に示した記憶素子３を備える図１に示す構成の記憶装置は、該記憶層装置を製造する際に、一般の半導体ＭＯＳ形成プロセスを適用できるという利点を有している。 従って、本実施の形態の記憶装置を、汎用メモリとして適用することが可能になる。
＜３．実施の形態の具体的構成＞

続いて、本開示の実施の形態の具体的構成について説明する。
記憶装置の構成は先に図１で述べたとおり、直交する２種類のアドレス配線１、６（例えばワード線とビット線）の交点付近に、磁化状態で情報を保持することができる記憶素子３が配置されるものである。
そして２種類のアドレス配線１、６を通じて、記憶素子３に上下方向の電流を流して、スピントルク磁化反転により記憶層１７の磁化の向きを反転させることができる。
図３は記憶素子３の詳細構造を表している。
図３に示すように、記憶素子３は、スピントルク磁化反転により磁化Ｍ１７の向きが反転する記憶層１７に対して、下層に磁化固定層１５を設けている。
ＳＴ−ＭＲＡＭにおいては、記憶層１７の磁化Ｍ１７と磁化固定層１５の磁化Ｍ１５の相対的な角度によって情報の０、１を規定している。
記憶層１７と磁化固定層１５との間には、トンネルバリア層（トンネル絶縁層）となる絶縁層１６が設けられ、記憶層１７と磁化固定層１５とにより、ＭＴＪ素子が構成されている。
また、磁化固定層１５の下には下地層１４が形成されている。
記憶層１７の上（つまり記憶層１７に隣接し、絶縁層１６と反対側）にはキャップ層１８が形成されている。
本実施の形態では、記憶層１７はＣｏ−Ｆｅ−Ｂで構成された垂直磁化膜である。
また、キャップ層１８は導電性の酸化物からなる。
記憶素子３を構成する記憶層１７のサイズは磁化の向きの変化が一斉に生じる大きさよりも小さく形成されている。具体的な記憶層１７のサイズは直径４５ｎｍ以下とすることが望ましい。
さらに、本実施の形態において、絶縁層１６を、酸化マグネシウム層とした場合には、磁気抵抗変化率（ＭＲ比）を高くすることができる。
このようにＭＲ比を高くすることによって、スピン注入の効率を向上して、記憶層１７の磁化Ｍ１７の向きを反転させるために必要な電流密度を低減することができる。
本実施の形態の記憶素子３は、下地層１４からキャップ層１８までを真空装置内で連続的に形成して、その後エッチング等の加工により記憶素子３のパターンを形成することにより、製造することができる。
上述の本実施の形態によれば、記憶素子３の記憶層１７が垂直磁化膜であるため、記憶層１７の磁化Ｍ１７の向きを反転させるために必要となる、書き込み電流量を低減することができる。
このように、情報保持能力である熱安定性を充分に確保することができるため、特性バランスに優れた記憶素子３を構成することができる。
これにより、動作エラーをなくして、記憶素子３の動作マージンを充分に得ることができ、記憶素子３を安定して動作させることができる。
すなわち、安定して動作する、信頼性の高い記憶装置を実現することができる。
また、書き込み電流を低減して、記憶素子３に書き込みを行う際の消費電力を低減することが可能になる。
その結果、本実施の形態の記憶素子３により構成された記憶装置は、消費電力を低減することが可能になる。
以上より、情報保持特性が優れた、安定して動作する信頼性の高いメモリを実現することができ、記憶素子３を備えた記憶装置において、消費電力を低減することができる。
また、図３に示した記憶素子３を備え、図１に示した構成の記憶装置は、製造する際に、一般の半導体ＭＯＳ形成プロセスを適用できるという利点を有している。
従って、本実施の形態の記憶装置を、汎用メモリとして適用することが可能になる。
＜４．実施の形態に関する実験＞

ここで、図１〜３により説明した記憶素子３の構成において、具体的に記憶層１７のサイズを変えながら、記憶素子３の試料を作製し、その特性を調べた。
実際の記憶装置には、図１に示したように、記憶素子３以外にもスイッチング用の半導体回路等が存在するが、ここでは、キャップ層１８に隣接する記憶層１７の磁化反転特性を調べる目的で、記憶素子３の部分のみを形成したウェハにより検討を行った。
厚さ０．７２５ｍｍのシリコン基板上に、厚さ３００ｎｍの熱酸化膜を形成し、その上に図３、４に示した構成の記憶素子３を形成した。
具体的には、図３に示した構成の記憶素子３において、各層の材料及び膜厚を次のように選定した。
図４に示すように、
・下地層１４・・・・・膜厚１０ｎｍのＴａ膜と膜厚２５ｎｍのＲｕ膜の積層膜
・磁化固定層１５・・・膜厚２．０ｎｍのＣｏＰｔ膜、膜厚０．８ｎｍのＲｕ膜、膜厚２．０ｎｍのＣｏ−Ｆｅ−Ｂ膜
・絶縁層１６・・・・・膜厚０．９ｎｍの酸化マグネシウム膜
・記憶層１７・・・・・膜厚１．５ｎｍのＣｏＦｅＢ（図４Ａ）又はＣｏＦｅＢ／Ｔａ／ＣｏＦｅＢ（図４Ｂ）
・キャップ層１８・・・酸化物０．８ｎｍ、膜厚３ｎｍのＴａ膜、膜厚３ｎｍのＲｕ膜、膜厚３ｎｍのＴａ膜

ここで、図４Ａに記載の記憶素子３は試料１、図４Ｂに記載の記憶素子３は試料２と表記する。
上記の膜構成において、記憶層１７の強磁性層におけるＣｏＦｅＢの組成はＣｏ１６%−Ｆｅ６４%−Ｂ２０%である。
酸化マグネシウム（ＭｇＯ）膜から成る絶縁層１６、及びキャップ層１８における酸化物層は、ＲＦマグネトロンスパッタ法を用いて成膜し、その他の膜はＤＣマグネトロンスパッタ法を用いて成膜した。
さらに、各試料では、各層を成膜した後に、磁場中熱処理炉で、熱処理を行い、その後、直径３０、４０、６５、７５、９０、１２０ｎｍの円筒形の記憶層１７を一般的な電子線リソグラフィ及びイオンミリングプロセスを用いて作製した。
以上、作製した記憶素子３の各試料に対して、以下のようにして、特性の評価を行った。
測定に先立ち、反転電流のプラス方向とマイナス方向の値を対称になるように制御することを可能にするため、記憶素子３に対して、外部から磁界を与えることができるように構成した。
また、記憶素子３に印加される電圧が、絶縁層１６が破壊しない範囲内の１Ｖまでとなるように設定した。
（飽和磁化量、磁気異方性の測定）
飽和磁化量Ｍｓを、試料振動型磁力計（Vibrating Sample Magnetometer）を使用した、
ＶＳＭ測定によって、測定した。また、磁場を試料の面直および面内方向に印可、掃引することにより、異方性磁界Ｈｋを測定した。
（反転電流値及び熱安定性の測定）
本実施の形態による記憶素子３の書き込み特性を評価する目的で、反転電流値の測定を行った。
記憶素子３に１０μｓから１００ｍｓのパルス幅の電流を流して、その後の記憶素子３の抵抗値を測定した。
さらに、記憶素子３に流す電流量を変化させて、この記憶素子３の記憶層１７の磁化Ｍ１７の向きが反転する電流値を求めた。この電流値のパルス幅依存性をパルス幅１ｎｓに外挿した値を、反転電流値とした。
また、反転電流値のパルス幅依存性の傾きは、記憶素子３の前述した熱安定性の指標（Δ）に対応する。反転電流値がパルス幅によって変化しない（傾きが小さい）ほど、熱の擾乱に強いことを意味する。
そして、記憶素子３間のばらつきを考慮するために、同一構成の記憶素子３を２０個程度作製して、上述の測定を行い、反転電流値及び熱安定性の指標Δの平均値を求めた。
さらに、測定により得られた反転電流値の平均値と、記憶素子３の平面パターンの面積とから、反転電流密度Ｊｃ０を算出した。
ここで、図５に試料１における実験で得られたIｃ（図５Ａ）、Δ（図５Ｂ）の記憶素子３を構成する記憶層１７のサイズ依存性を示す。図５Ａに示したＩｃは、Ｉｃ＿ｐｅｒｐの式から予想されるように、記憶層１７サイズの増加とともに、増加していることが確認出来る。これに対して図５Ｂに示したΔは、式３に示した関係とは一致せず、素子サイズが大きくなっても単調にΔが増加することはない。
Δと記憶層１７のサイズとの関係をより詳細に調査する目的で、まず最初にＶＳＭを用いて飽和磁化Ｍｓ（＝７６０ｅｍｕ／ｃｃ）、異方性磁界Ｈｋ(＝２ｋＯｅ)を調べ、それらの値と式３を用いて、物性値から予想されるΔを求めた。図６に試料１における実験で得られたΔの記憶層１７のサイズ依存性（図中：▲）およびＶＳＭ測定で得られたＭｓ、Ｈｋをもとに計算したΔの記憶層１７のサイズ依存性（図中：◆）を示す。図６より、記憶層１７の直径＝４０ｎｍ付近までは計算と実験結果がほぼ一致しており、それ以上の素子サイズにおいて計算と実験結果の乖離が大きくなっていくことが分かる。概ね直径４０ｎｍ以上の素子サイズでは大きくなればなるほど、計算と実験結果の乖離が大きくなり、常に実験のΔが小さくなっている。一般的に、磁性体が小さいときには均一（一斉）な磁化回転が起こり、磁性体が大きい場合には不均一な磁化回転になりやすい。
乖離が起こる原因としては、直径＝４０ｎｍ程度のサイズを境に、記憶層１７の磁化が反転する際の物性状態が変わることが考えられる。すなわち、直径＝４０ｎｍ程度のサイズ以下（小さい素子の場合）だと、記憶層１７の磁化が一斉に回転する状態になると考えられる。
また、直径＝４０ｎｍ程度のサイズを超えると、記憶層１７の中で回転し易い部位の磁化が最初に部分的に反転し、残りの部分は最初の磁化につられて反転するという状態になると考えられる。いいかえると、不均一な磁化回転状態へと変化することになると考えられる。
直径＝４０ｎｍ以上の記憶層１７ではΔがほぼ一定とみなすと、計算から求めたΔがｙ＝１９６９７ｘ＋１７．６３４の式のグラフに乗ることから、計算と実験のΔが一致する素子サイズは、４５ｎｍとなる。この値は、Δを最大化した状態でなるべくＩｃを小さくするための値であるといえる。すなわち記憶層１７のサイズは直径４５ｎｍが好適であることが分かる。体積でいえば、１．５ｎｍ×π×（４５／２）2＝２３９０ｎｍ3となる。
また、直径＝４５ｎｍ以下の記憶素子３の場合、計算から予想される通りにΔ、Ｉｃが減じていくことから、この場合もΔとＩｃのバランスが最も優れた状態を維持しているといえる。
従って、試料１に示したような記憶素子３において、磁化の向きの変化が一斉に起こる臨界サイズ以下、すなわち記憶層１７を４５ｎｍ以下の直径に形成することにより、消費電力を最低限に抑え、記憶素子３の熱安定性を最大限に活用したＳＴ−ＭＲＡＭが実現可能になるといえる。
同様に図７に試料２における実験で得られたIｃ（図７Ａ）、Δ（図７Ｂ）の記憶層１７のサイズ依存性を示す。また、図８に試料２における実験で得られたΔの記憶層１７のサイズ依存性（図中：▲）およびＶＳＭ測定で得られたＭｓ、Ｈｋをもとに計算したΔの記憶層１７のサイズ依存性（図中：◆）を示す。試料２における飽和磁化Ｍｓは６５０ｅｍｕ／ｃｃ、異方性磁界Ｈｋは２．１５ｋＯｅであった。図７、８に示した試料２においても、試料１と同様に直径＝４５ｎｍ以下において、消費電力を最低限に抑え、記憶素子３の熱安定性を最大限に活用したＳＴ−ＭＲＡＭが実現可能になるといえる。
以上示したように、前記記憶層１７がＣｏ−Ｆｅ−Ｂ、もしくはＣｏ−Ｆｅ−Ｂに非磁性材料が添加された材料の場合、磁化の向きの変化が一斉に起こる臨界サイズ以下、すなわち４５ｎｍ以下の直径に形成することにより、消費電力を最低限に抑え、記憶素子３の熱安定性を最大限に活用したＳＴ−ＭＲＡＭが実現可能になる。
以上実施の形態について説明してきたが、本開示では、上述の実施の形態で示した記憶素子３の層構成に限らず、様々な層構成を採用することが可能である。
例えば実施の形態では、記憶層１７と磁化固定層１５のＣｏ−Ｆｅ−Ｂの組成を同一のものとしたが、上述の実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲でその他様々な構成が取り得る。
また、下地層１４やキャップ層１８は、単一材料でも複数材料の積層構造でも良い。
また磁化固定層１５は、単層でも、２層の強磁性層と非磁性層から成る積層フェリピン構造を用いても良い。また積層フェリピン構造膜に反強磁性膜を付与した構造でもよい。
なお、本開示の技術は以下のような構成を採ることもできる。
（１）情報を磁性体の磁化状態により保持する記憶層と、
上記記憶層に記憶された情報の基準となる磁化を有する磁化固定層と、
上記記憶層と上記磁化固定層の間に設けられる非磁性体による絶縁層と、
を有し、
上記記憶層、上記絶縁層、上記磁化固定層を有する層構造の積層方向に流れる電流に伴って発生するスピントルク磁化反転を利用して上記記憶層の磁化を反転させることにより情報の記憶を行うとともに、
上記記憶層のサイズが磁化の向きの変化が一斉に生じる大きさよりも小さい記憶素子。
（２）上記記憶層を構成する強磁性材料がＣｏ−Ｆｅ−Ｂである上記（１）に記載の記憶素子。
（３）上記記憶層を構成する強磁性材料のＣｏ−Ｆｅ−Ｂに非磁性材料が添加されている上記（１）に記載の記憶素子。
（４）上記記憶層及び上記磁化固定層は、膜面に垂直な磁化を有する上記（１）又は上記（２）又は上記（３）に記載の記憶素子。
（５）上記記憶層の直径が４５ｎｍより小さい上記（１）又は上記（２）又は上記（３）に記載の記憶素子。
１ ゲート電極、２ 素子分離層、３ 記憶素子、４ コンタクト層、６ ビット線、７ ソース領域、８ ドレイン領域、９ 配線、１０ 半導体基体、１４ 下地層、１５ 磁化固定層、１６ 絶縁層、１７ 記憶層、１８ キャップ層

Claims (6)

  1. 情報を磁性体の磁化状態により保持する記憶層と、
    上記記憶層に記憶された情報の基準となる磁化を有する磁化固定層と、
    上記記憶層と上記磁化固定層の間に設けられる非磁性体による絶縁層と、
    を有し、
    上記記憶層、上記絶縁層、上記磁化固定層を有する層構造の積層方向に流れる電流に伴って発生するスピントルク磁化反転を利用して上記記憶層の磁化を反転させることにより情報の記憶を行うとともに、
    上記記憶層のサイズが磁化の向きの変化が一斉に生じる大きさよりも小さい記憶素子。
  2. 上記記憶層を構成する強磁性材料がＣｏ−Ｆｅ−Ｂである請求項１に記載の記憶素子。
  3. 上記記憶層を構成する強磁性材料のＣｏ−Ｆｅ−Ｂに非磁性材料が添加されている請求項１に記載の記憶素子。
  4. 上記記憶層及び上記磁化固定層は、膜面に垂直な磁化を有する請求項２に記載の記憶素子。
  5. 上記記憶層の直径が４５ｎｍより小さい請求項４に記載の記憶素子。
  6. 情報を磁性体の磁化状態により保持する記憶素子と、
    互いに交差する２種類の配線とを備え、
    上記記憶素子は、
    情報を磁性体の磁化状態により保持する記憶層と、該記憶層に記憶された情報の基準となる磁化を有する磁化固定層と、上記記憶層と上記磁化固定層の間に設けられる非磁性体による絶縁層とを有し、上記記憶層、上記絶縁層、上記磁化固定層を有する層構造の積層方向に流れる電流に伴って発生するスピントルク磁化反転を利用して上記記憶層の磁化を反転させることにより情報の記憶を行うとともに、上記記憶層のサイズが磁化の向きの変化が一斉に生じる大きさよりも小さく形成されており、
    上記２種類の配線の間に上記記憶素子が配置され、
    上記２種類の配線を通じて、上記記憶素子に上記積層方向の電流が流れ、これに伴ってスピントルク磁化反転が起こる記憶装置。
JP2011169867A 2011-08-03 2011-08-03 記憶素子及び記憶装置 Withdrawn JP2013033881A (ja)

Priority Applications (12)

Application Number Priority Date Filing Date Title
JP2011169867A JP2013033881A (ja) 2011-08-03 2011-08-03 記憶素子及び記憶装置
CN201611035933.XA CN106953005B (zh) 2011-08-03 2012-07-25 磁性元件和存储装置
CN201610997701.6A CN106887247B (zh) 2011-08-03 2012-07-25 信息存储元件和存储装置
CN201210260559.9A CN102916126B (zh) 2011-08-03 2012-07-25 存储元件和存储装置
US13/560,708 US8879315B2 (en) 2011-08-03 2012-07-27 Storage element and storage device
US14/334,277 US9324935B2 (en) 2011-08-03 2014-07-17 Storage element and storage device
US15/049,418 US9608196B2 (en) 2011-08-03 2016-02-22 Storage element and storage device
US15/290,408 US9634239B2 (en) 2011-08-03 2016-10-11 Magnetic element
US15/458,470 US10199569B2 (en) 2011-08-03 2017-03-14 Magnetic element
US16/251,451 US10629805B2 (en) 2011-08-03 2019-01-18 Magnetic element
US16/815,448 US10873022B2 (en) 2011-08-03 2020-03-11 Magnetic element
US17/106,905 US11502244B2 (en) 2011-08-03 2020-11-30 Magnetic element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011169867A JP2013033881A (ja) 2011-08-03 2011-08-03 記憶素子及び記憶装置

Publications (1)

Publication Number Publication Date
JP2013033881A true JP2013033881A (ja) 2013-02-14

Family

ID=47614426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011169867A Withdrawn JP2013033881A (ja) 2011-08-03 2011-08-03 記憶素子及び記憶装置

Country Status (3)

Country Link
US (8) US8879315B2 (ja)
JP (1) JP2013033881A (ja)
CN (3) CN106953005B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015061059A (ja) * 2013-09-20 2015-03-30 株式会社東芝 歪検知素子、圧力センサ、マイクロフォン、血圧センサ及びタッチパネル
JP2015061056A (ja) * 2013-09-20 2015-03-30 株式会社東芝 歪検知素子、圧力センサ、マイクロフォン、血圧センサ及びタッチパネル

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5786341B2 (ja) * 2010-09-06 2015-09-30 ソニー株式会社 記憶素子、メモリ装置
JP2013033881A (ja) 2011-08-03 2013-02-14 Sony Corp 記憶素子及び記憶装置
US8796797B2 (en) 2012-12-21 2014-08-05 Intel Corporation Perpendicular spin transfer torque memory (STTM) device with enhanced stability and method to form same
US10026888B2 (en) * 2014-08-06 2018-07-17 Toshiba Memory Corporation Magnetoresistive effect element and magnetic memory
JP6121961B2 (ja) * 2014-09-17 2017-04-26 株式会社東芝 抵抗変化メモリ
KR102451098B1 (ko) 2015-09-23 2022-10-05 삼성전자주식회사 자기 메모리 장치 및 이의 제조 방법
US9865655B2 (en) * 2015-12-15 2018-01-09 Taiwan Semiconductor Manufacturing Co., Ltd. Memory cell structure with resistance-change material and method for forming the same
US10256399B2 (en) * 2016-05-18 2019-04-09 International Business Machines Corporation Fabricating a cap layer for a magnetic random access memory (MRAM) device
JP2019047119A (ja) * 2017-09-04 2019-03-22 Tdk株式会社 磁気抵抗効果素子、磁気メモリ、および磁気デバイス
CN111613720B (zh) * 2019-02-25 2022-09-09 上海磁宇信息科技有限公司 一种磁性随机存储器存储单元及磁性随机存储器
US11145347B1 (en) * 2020-05-21 2021-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and memory circuit

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5808843A (en) * 1991-05-31 1998-09-15 Hitachi, Ltd. Magnetoresistance effect reproduction head
US6130814A (en) 1998-07-28 2000-10-10 International Business Machines Corporation Current-induced magnetic switching device and memory including the same
JP2003017782A (ja) 2001-07-04 2003-01-17 Rikogaku Shinkokai キャリヤスピン注入磁化反転型磁気抵抗効果膜と該膜を用いた不揮発性メモリー素子及び該素子を用いたメモリー装置
CN100533589C (zh) * 2002-11-26 2009-08-26 株式会社东芝 磁单元和磁存储器
JP2005109242A (ja) * 2003-09-30 2005-04-21 Tdk Corp 磁気抵抗効果素子及び磁気ヘッド
WO2005101375A1 (en) * 2004-04-02 2005-10-27 Tdk Corporation Stabilizer for magnetoresistive head and method of manufacture
JP5096702B2 (ja) * 2005-07-28 2012-12-12 株式会社日立製作所 磁気抵抗効果素子及びそれを搭載した不揮発性磁気メモリ
JP2007096105A (ja) * 2005-09-29 2007-04-12 Toshiba Corp 磁気抵抗効果素子、磁気抵抗効果ヘッド、磁気記憶装置、および磁気メモリ
CN1992105B (zh) * 2005-12-31 2011-05-04 中国科学院物理研究所 一种环状含金属芯的磁性多层膜及其制备方法和用途
JP2007305882A (ja) * 2006-05-12 2007-11-22 Sony Corp 記憶素子及びメモリ
US7480173B2 (en) * 2007-03-13 2009-01-20 Magic Technologies, Inc. Spin transfer MRAM device with novel magnetic free layer
JP4682998B2 (ja) 2007-03-15 2011-05-11 ソニー株式会社 記憶素子及びメモリ
JP4599425B2 (ja) * 2008-03-27 2010-12-15 株式会社東芝 磁気抵抗素子及び磁気メモリ
WO2009133650A1 (ja) * 2008-05-02 2009-11-05 国立大学法人大阪大学 磁化制御方法、情報記憶方法、情報記憶素子及び磁気機能素子
US7834385B2 (en) * 2008-08-08 2010-11-16 Seagate Technology Llc Multi-bit STRAM memory cells
WO2010026705A1 (ja) * 2008-09-08 2010-03-11 キヤノンアネルバ株式会社 磁気抵抗素子とその製造方法、該製造方法に用いる記憶媒体
US8125011B2 (en) * 2008-11-19 2012-02-28 The United States Of America As Represented By The Secretary Of The Navy Vertical cell edge junction magnetoelectronic device family
JP4908540B2 (ja) * 2009-03-25 2012-04-04 株式会社東芝 スピンｍｏｓｆｅｔおよびリコンフィギャラブルロジック回路
JP5504704B2 (ja) * 2009-06-16 2014-05-28 ソニー株式会社 記憶素子及びメモリ
US8445979B2 (en) * 2009-09-11 2013-05-21 Samsung Electronics Co., Ltd. Magnetic memory devices including magnetic layers separated by tunnel barriers
JP2013033881A (ja) * 2011-08-03 2013-02-14 Sony Corp 記憶素子及び記憶装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015061059A (ja) * 2013-09-20 2015-03-30 株式会社東芝 歪検知素子、圧力センサ、マイクロフォン、血圧センサ及びタッチパネル
JP2015061056A (ja) * 2013-09-20 2015-03-30 株式会社東芝 歪検知素子、圧力センサ、マイクロフォン、血圧センサ及びタッチパネル
US9872624B2 (en) 2013-09-20 2018-01-23 Kabushiki Kaisha Toshiba Strain sensing element, pressure sensor, microphone, blood pressure sensor, and touch panel
US9897494B2 (en) 2013-09-20 2018-02-20 Kabushiki Kaisha Toshiba Strain sensing element, pressure sensor, microphone, blood pressure sensor, and touch panel
US10190923B2 (en) 2013-09-20 2019-01-29 Kabushiki Kaisha Toshiba Strain sensing element, pressure sensor, microphone, blood pressure sensor, and touch panel
US10413198B2 (en) 2013-09-20 2019-09-17 Kabushiki Kaisha Toshiba Strain sensing element, pressure sensor, microphone, blood pressure sensor, and touch panel
US10444085B2 (en) 2013-09-20 2019-10-15 Kabushiki Kaisha Toshiba Strain sensing element, pressure sensor, microphone, blood pressure sensor, and touch panel

Also Published As

Publication number Publication date
US20160172583A1 (en) 2016-06-16
CN106953005A (zh) 2017-07-14
CN106887247A (zh) 2017-06-23
US9324935B2 (en) 2016-04-26
US10873022B2 (en) 2020-12-22
US8879315B2 (en) 2014-11-04
US9608196B2 (en) 2017-03-28
US20170033277A1 (en) 2017-02-02
US10199569B2 (en) 2019-02-05
US20140327097A1 (en) 2014-11-06
CN106953005B (zh) 2020-09-01
US10629805B2 (en) 2020-04-21
US20170186945A1 (en) 2017-06-29
CN106887247B (zh) 2023-09-15
US20210083176A1 (en) 2021-03-18
US20190157545A1 (en) 2019-05-23
US11502244B2 (en) 2022-11-15
CN102916126A (zh) 2013-02-06
US9634239B2 (en) 2017-04-25
CN102916126B (zh) 2017-03-01
US20130033931A1 (en) 2013-02-07
US20200220069A1 (en) 2020-07-09

Similar Documents

Publication Publication Date Title
US9147455B2 (en) Storage element having laminated storage layer including magnetic layer and conductive oxide and storage device including the storage element
JP5867030B2 (ja) 記憶素子、記憶装置
JP6244617B2 (ja) 記憶素子、記憶装置、磁気ヘッド
JP5782715B2 (ja) 記憶素子及び記憶装置
JP2013033881A (ja) 記憶素子及び記憶装置
JP2012235015A (ja) 記憶素子及び記憶装置
JP6194752B2 (ja) 記憶素子、記憶装置、磁気ヘッド
JP5768494B2 (ja) 記憶素子、記憶装置
JP2012244031A (ja) 記憶素子、記憶装置
JP2013115413A (ja) 記憶素子、記憶装置
JP5987613B2 (ja) 記憶素子、記憶装置、磁気ヘッド
WO2013080436A1 (ja) 記憶素子、記憶装置
WO2014050379A1 (ja) 記憶素子、記憶装置、磁気ヘッド
TWI473088B (zh) Memory elements and memory devices
JP5786341B2 (ja) 記憶素子、メモリ装置
JP2012238631A (ja) 記憶素子、記憶装置
JP2013115400A (ja) 記憶素子、記憶装置
JP2012160681A (ja) 記憶素子、メモリ装置
JP2013115399A (ja) 記憶素子、記憶装置
JP2013115412A (ja) 記憶素子、記憶装置
JP2012054439A (ja) 記憶素子及び記憶装置
JP6028834B2 (ja) スピントランスファトルク記憶素子、記憶装置
JP2017212464A (ja) 記憶素子、記憶装置、磁気ヘッド
WO2013080437A1 (ja) 記憶素子、記憶装置
JP2012248811A (ja) 記憶素子及び記憶装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20141007