TWI473088B - Memory elements and memory devices - Google Patents

Memory elements and memory devices Download PDF

Info

Publication number
TWI473088B
TWI473088B TW101111174A TW101111174A TWI473088B TW I473088 B TWI473088 B TW I473088B TW 101111174 A TW101111174 A TW 101111174A TW 101111174 A TW101111174 A TW 101111174A TW I473088 B TWI473088 B TW I473088B
Authority
TW
Taiwan
Prior art keywords
layer
memory
magnetization
memory element
memory layer
Prior art date
Application number
TW101111174A
Other languages
English (en)
Other versions
TW201248626A (en
Inventor
Yutaka Higo
Masanori Hosomi
Hiroyuki Ohmori
Kazuhiro Bessho
Tetsuya Asayama
Kazutaka Yamane
Hiroyuki Uchida
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201248626A publication Critical patent/TW201248626A/zh
Application granted granted Critical
Publication of TWI473088B publication Critical patent/TWI473088B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Description

記憶元件及記憶裝置
本揭示係關於具有複數個磁性層，且利用自旋轉矩磁化反轉進行記錄之記憶元件及記憶裝置。
自移動終端至大容量伺服器，隨著各種資訊機器之快速發展，在構成此之記憶體或邏輯等之元件中亦追求高積體化、高速化、低耗電量化等進一步之高性能化。尤其是半導體非揮發性記憶體之進步非常顯著，作為大容量檔案記憶體之快閃記憶體以取代硬磁碟驅動機之態勢逐漸普及。
另一方面，著眼於對代碼儲存用進而暫存器之展開，為了替換當前一般所使用之NOR快閃記憶體、DRAM等，逐步開發有FeRAM(Ferroelectric Random Access Memory：鐵電隨機存取記憶體)、MRAM(Magnetic Random Access Memory：磁性隨機存取記憶體)、PCRAM(Phase-Change Random Access Memory：相變隨機存取記憶體)等。該等中之一部份已經實用化。
其中MRAM由於係根據磁體之磁化方向進行資料記憶，故可進行高速且幾乎無限(1015次以上)之重寫，且已經在工業自動化或飛機等之領域中使用。雖MRAM因其高速動作與可靠性，期待今後對代碼儲存或暫存器之展開，但實際上於低耗電量化、大容量化方面存在問題。其係MRAM之記錄原理，即藉由由配線產生之電流磁場使磁化反轉之方式導致之本質性問題。
作為用以解決該問題之一個方法，正在研究不依賴於電流磁場之記錄，即磁化反轉方式。其中關於自旋轉矩磁化反轉之研究很活躍(例如，參照專利文獻1、2、3，非專利文獻1、2)。
自旋轉矩磁化反轉之記憶元件與MRAM相同，由MTJ(Magnetic Tunnel Junction：磁穿隧接面)構成之情形較多。
該構成為利用在通過固定於某一方向之磁性層之自旋極化電子進入其他之自由之(未固定方向)磁性層時，對該磁性層施以轉矩(亦將其稱為自旋轉移扭矩)者，若流動某臨限值以上之電流，則自由磁性層會反轉。0/1之重寫係藉由改變電流之極性而進行。
用以該反轉之電流之絕對值在0.1 μm左右規模之元件中為1 mA以下。且由於該電流值與元件體積成比例地減少，故可按比例調整。再者，由於無需MRAM中所需之記錄用電流磁場產生用之字元線，故亦有使單元構造簡單化之優點。
以下，將利用自旋轉矩磁化反轉之MRAM稱為「自旋轉矩型MRAM」或「ST-MRAM(Spin Torque-Magnetic Random Access Memory：自旋轉矩磁性隨機存取記憶體)」。自旋轉矩磁化反轉亦有被稱為自旋注入磁化反轉之情形。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2003-17782號公報
[專利文獻2]美國專利第6256223號說明書
[專利文獻3]日本特開2008-227388號公報
[非專利文獻]
[非專利文獻1]Phys.Rev.B,54,9353(1996)
[非專利文獻2]J.Magn.Mat.,159,L1(1996)
然而，MRAM之情形，與記憶元件分開設置寫入配線(字元線或位元線)，藉由在寫入配線流動電流而產生之電流磁場，進行資訊之寫入(記錄)。因此，可在寫入配線充分流動寫入所需之電流量。
另一方面，在ST-MRAM中，藉由於記憶元件流動之電流，進行自旋轉矩磁化反轉，使記憶層之磁化方向反轉。且，由於如此在記憶元件直接流動電流而進行資訊之寫入(記錄)，故將記憶元件與選擇用電晶體連接從而構成記憶單元，以便選擇進行寫入之記憶單元。
該情形，於記憶元件流動之電流受到可在選擇用電晶體流動之電流(選擇用電晶體之飽和電流)之大小之限制。
因此，由於已知必須以選擇用電晶體之飽和電流以下之電流進行寫入，且電晶體之飽和電流隨著微細化而下降，故為了ST-MRAM之微細化，必須改善自旋轉移之效率，減低於記憶元件流動之電流。自旋轉矩磁化反轉所需之電流稱為反轉電流、記錄電流等。
若考慮該反轉電流在每個記憶元件中之偏差，則必須將 選擇用電晶體設計為較大，從而引起容量降低或耗電量增加。
又，另一方面，由於ST-MRAM為非揮發性記憶體，故必須穩定記憶藉由電流寫入之資訊。即，必須確保記憶層之磁化對熱起伏之穩定性(熱穩定性)。
因此，本揭示之目的在於提供作為抑制反轉電流及熱穩定性偏差之ST-MRAM之記憶元件。
本揭示之記憶元件包含藉由磁體之磁化狀態保持資訊之記憶層；具有作為記憶於上述記憶層之資訊之基準之磁化的磁化固定層；及設置於上述記憶層與上述磁化固定層之間，由非磁體構成之中間層。且係利用隨著於具有上述記憶層、上述中間層、上述磁化固定層之層構造之積層方向流動之電流而產生之自旋轉矩磁化反轉，使上述記憶層之磁化反轉，藉此進行資訊之記憶，且在將上述記憶層之飽和磁化設為Ms(emu/cc)，將上述記憶層之膜厚設為t(nm)時，滿足(1489/Ms)-0.593<t<(6820/Ms)-1.55。
本揭示之記憶裝置具備藉由磁體之磁化狀態保持資訊之記憶元件，與相互交叉之2種配線。且上述記憶元件採用之構成為包含藉由磁體之磁化狀態保持資訊之記憶層；具有作為記憶於上述記憶層之資訊之基準之磁化的磁化固定層；及設置於上述記憶層與上述磁化固定層之間，由非磁體構成之中間層；且係利用隨著於具有上述記憶層、上述中間層、上述磁化固定層之層構造之積層方向流動之電流 而產生之自旋轉矩磁化反轉，使上述記憶層之磁化反轉，藉此進行資訊之記憶，且在將上述記憶層之飽和磁化設為Ms(emu/cc)，將上述記憶層之膜厚設為t(nm)時，滿足(1489/Ms)-0.593<t<(6820/Ms)-1.55。且於上述2種配線之間配置有上述記憶元件，通過上述2種配線，於上述記憶元件流動上述積層方向之電流，隨之產生自旋轉矩磁化反轉。
如此之本揭示之技術係使記憶層之飽和磁化Ms與記憶層之膜厚t適當組合，藉此即使在記憶層之形狀偏差之情形，仍可抑制熱穩定性及反轉電流之偏差者。
反轉電流或熱穩定性之偏差係因記憶元件之形狀偏差而產生。因記憶元件製造上之誤差，會導致記憶元件之形狀產生某種程度之偏差。
此處，藉由使記憶層之膜厚t滿足上述條件，可抑制反轉電流或熱穩定性之偏差。
根據本揭示，可在作為ST-MRAM之記憶元件中，抑制熱穩定性及反轉電流之偏差。
藉此，可實現穩定動作，且可靠性高之記憶體。
又，可減低反轉電流，減低對記憶元件進行寫入時之耗電量。
以下，以下述順序說明本發明之實施形態。
<1.實施形態之記憶裝置之構成>
<2.實施形態之記憶元件之概要>
<3.熱穩定性及反轉電流之偏差之說明>
<4.實施形態之構成>
<5.計算>
<6.變化例>
<1.實施形態之記憶裝置之構成>
首先，就本揭示之實施形態之記憶裝置之構成進行說明。
於圖1及圖2顯示實施形態之記憶裝置之模式圖。圖1為立體圖，圖2為剖面圖。
如圖1所示，實施形態之記憶裝置係在相互正交之2種位址配線(例如字元線與位元線)之交點附近，配置利用可在磁化狀態下保持資訊之ST-MRAM之記憶元件3而成。
即，在由矽基板等半導體基體10之元件分離層2所分離之部份，分別形成有構成用以選擇各記憶裝置之選擇用電晶體之汲極區域8、源極區域7、及閘極電極1。其中，閘極電極1兼具於圖中前後方向延伸之一條位址配線(字元線)。
汲極區域8，共通形成於圖1中左右之選擇用電晶體，且於該汲極區域8連接有配線9。
且，於源極區域7與配置於上方之於圖1中左右方向延伸之位元線6之間，配置有具有磁化方向藉由自旋轉矩磁化反轉而反轉之記憶層之記憶元件3。該記憶元件3係由例如磁穿隧接面元件(MTJ元件)構成。
如圖2所示，記憶元件3具有2個磁性層15、17。將該2層之磁性層15、17中，一層之磁性層設為磁化M15之方向固定之磁化固定層15，而另一層之磁性層設為磁化M17之方向會改變之磁化自由層即記憶層17。
又，記憶元件3，經由上下之接觸層4分別連接於位元線6與源極區域7。
藉此，可通過2種位址配線1、6，在記憶元件3流動上下方向之電流，藉由自旋轉矩磁化反轉使記憶層17之磁化M17之方向反轉。
如此之記憶裝置中，由於已知必須以選擇用電晶體之飽和電流以下之電流進行寫入，且電晶體之飽和電流隨著微細化而下降，故為了記憶裝置之微細化，較佳為改善自旋轉移之效率，減低於記憶元件3流動之電流。
又，為增大讀取信號，有必要確保較大之磁性電阻變化率，為此有效的是採用如上所述之MTJ構造，亦即將於2層磁性層15、17之間之中間層作為通道絕緣層(通道障壁層)之記憶元件3之構成。
如此，使用通道絕緣層作為中間層之情形下，為防止通道絕緣層絕緣破壞，而產生對在記憶元件3流動之電流量加以限制。亦即從確保對記憶元件3之重複寫入之可靠性之觀點來看，亦較佳為抑制自旋轉矩磁化反轉所需之反轉電流。
又，由於記憶裝置為非揮發性記憶體裝置，故必須穩定記憶藉由電流寫入之資訊。亦即，必須確保記憶層之磁化 對熱起伏之穩定性(熱穩定性)。
若記憶層之熱穩定性未得到確保，則導致已反轉之磁化方向有因熱(動作環境之溫度)而再次反轉之情形，從而成為保持錯誤。
本記憶裝置之記憶元件3(ST-MRAM)與先前之MRAM相比較，雖在比例上有利，亦即可縮小體積，但若體積變小使其他之特性相同，則熱穩定性會有下降之趨勢。
發展ST-MRAM之大容量化之情形，由於記憶元件3之體積進一步縮小，故熱穩定性之確保成為重要之問題。
因此，在ST-MRAM之記憶元件3中，熱穩定性為非常重要之特性，必須以即使使體積減小仍確保其熱穩定性之方式設計。
<2.實施形態之記憶元件之概要>
就實施形態之記憶元件3之概要進行說明。
如上所述，實施形態之記憶元件3為藉由自旋轉矩磁化反轉使記憶元件之記憶層之磁化方向反轉，而進行資訊之記錄者。
記憶層為由包含強磁性層之磁體構成，且藉由磁體之磁化狀態(磁化方向)保持資訊者。
實施形態之記憶元件3，稍後進行說明，例如作為圖3A中顯示一例之層構造，至少具備作為2個強磁體層之記憶層17、磁化固定層15，又，具備該2個磁性層之間之中間層16。
記憶層17具有垂直於膜面之磁化，對應於資訊，改變磁 化之方向。
磁化固定層15具有作為記憶於記憶層17之資訊之基準，且垂直於膜面之磁化。
中間層16為非磁體，設置於記憶層17與磁化固定層15之間。
且，於具有記憶層17、中間層16、磁化固定層15之層構造之積層方向注入自旋極化之電子，藉此，記憶層17之磁化方向改變，從而對記憶層17進行資訊之記錄。
在進行自旋轉矩磁化反轉之情形下，由於在記憶元件直接流動電流而進行資訊之寫入(記錄)，故為選擇進行寫入之記憶單元，如圖1、圖2中說明所示，將記憶元件3與選擇用電晶體連結而構成記憶單元。
該情形，於記憶元件3流動之電流由可在選擇用電晶體流動之電流(選擇用電晶體之飽和電流)之大小限制。
再者，考慮選擇用電晶體之飽和電流值，使用包含絕緣體之通道絕緣層作為記憶層17與磁化固定層15之間之非磁性中間層16，而構成磁穿隧接面(MTJ)元件。
其原因係藉由使用通道絕緣層構成磁穿隧接面(MTJ)元件，與使用非磁性導電層構成巨磁阻效應(GMR)元件之情形相比較，可增大磁阻變化率(MR比)，從而可增大讀取信號強度。
且，尤其是作為該通道絕緣層之中間層16之材料，藉由使用氧化鎂(MgO)，可增大磁阻變化率(MR比)。
又，一般而言，自旋轉移之效率依存於MR比，MR比越 大，自旋轉移之效率越高，從而可減小磁化反轉電流密度。
因此，藉由使用氧化鎂作為通道絕緣層之材料，同時使用上述之記憶層17，可降低因自旋轉矩磁化反轉產生之寫入臨限值電流，從而可以較少之電流進行資訊之寫入(記錄)。又，可增大讀取信號強度。
藉此，可確保MR比(TMR比)，降低因自旋轉矩磁化反轉產生之寫入電流，從而可以較少之電流進行資訊之寫入(記錄)。又，可增大讀取信號強度。
在如此由氧化鎂(MgO)膜形成通道絕緣層之情形下，更佳的是，使MgO膜結晶化，於001方向維持結晶配向性。
另，本實施形態中，記憶層17與磁化固定層15之間之中間層16(通道絕緣層)採用包含氧化鎂之構成之外，亦可使用例如氧化鋁、氮化鋁、SiO2 、Bi2 O3 、MgF2 、CaF、SrTiO2 、AlLaO3 、Al-N-O等之各種絕緣體、介電質、半導體而構成。
中間層16(通道絕緣層)之面積電阻值，從獲得藉由自旋轉矩磁化反轉使記憶層17之磁化方向反轉所需之電流密度之觀點來看，必須控制在數十Ω μm2 左右以下。
且，包含MgO膜之中間層16為了將面積電阻值設為上述之範圍，必須將MgO膜之膜厚設定為1.5 nm以下。
又，較佳為縮小記憶元件3，以便可以較小之電流容易地反轉記憶層17之磁化方向。
因此，較佳的是將記憶元件之面積設為0.01 μm2 以下。
<3.熱穩定性及反轉電流之偏差之說明>
先前已述，在ST-MRAM中，必須藉由於記憶元件流動之電流進行自旋轉矩磁化反轉，從而使記憶層之磁化方向反轉。由於本實施形態亦是在記憶元件3直接流動電流而進行資訊之寫入(記錄)，故為選擇進行寫入之記憶單元，需將記憶元件與選擇用電晶體連接而構成記憶單元。
該情形，於記憶元件3流動之電流受到可在選擇用電晶體流動之電流(選擇用電晶體之飽和電流)大小之限制。
因此，由於已知必須以選擇用電晶體之飽和電流以下之電流進行寫入，且電晶體之飽和電流隨著微細化而下降，故為了ST-MRAM之微細化，必須改善自旋轉移之效率，減低於記憶元件3流動之電流。
將自旋轉矩磁化反轉所需之電流設為反轉電流Ic0。
又，另一方面，由於ST-MRAM為非揮發性記憶體，故必須穩定記憶藉由電流寫入之資訊。即，必須確保記憶層之磁化對熱起伏之穩定性(熱穩定性)。
若記憶層17之熱穩定性未得到確保，則導致已反轉之磁化方向有因熱(動作環境之溫度)而再次反轉之情形，從而成為保持錯誤。
作為顯示熱穩定性之指標，係使用利用熱反轉所需之能量除以環境之溫度能量之值。以下，將該指標寫作△。
作為ST-MRAM之記憶元件3與先前之MRAM相比較，在比例上有利，即具有可縮小記憶層17體積之優點。
然而，若體積變小使其他之特性相同，則熱穩定性會有 下降之趨勢。
發展如本實施形態之ST-MRAM之大容量化之情形，由於記憶元件3之體積進一步縮小，故熱穩定性之確保成為重要問題。
因此，在記憶元件3中，熱穩定性為非常重要之特性，必須以即使使體積減小仍確保其熱穩定性之方式設計。
即，為了作為ST-MRAM之記憶元件3可作為非揮發性記憶體而存在，需將自旋轉矩磁化反轉所需之反轉電流減少至電晶體之飽和電流以下，且必須確保用以保持已寫入之資訊之熱穩定性。
在兼具減少反轉電流與確保熱穩定性之觀點上受到注目的是將垂直磁化膜用於記憶層之構造。此處，「垂直」是指記憶層表面之法線方向，「垂直磁化膜」是指磁化在平衡狀態下朝向垂直方向之磁化膜。
為使薄膜之記憶層17成為垂直磁化膜，必須使記憶層17具有稱為垂直磁異向性之性質。
具有垂直磁異向性之磁性材料有稀土類-過渡金屬合金(TbCoFe等)、金屬多層膜(Co/Pd多層膜等)、有序合金(FePt等)、氧化物與磁性金屬之間之界面各向異性之利用(Co/MgO等)等若干種。
使用具有垂直磁異向性之磁性材料之MTJ元件(以下，稱為垂直MTJ)中，其熱穩定性之指標△、及反轉電流Ic0可如下書寫。
[數1]
此處，μ0 為真空之磁導率，Ms 為記憶層之飽和磁比，V為記憶層之體積，kB 為波茲曼常數，T為絕對溫度，e為電子之電荷，帶橫槓之h為轉換普朗克常數，α為阻尼常數，η為自旋極化率，(Nx 、Nz )為由元件之形狀決定之反磁係數，Nx 為平面方向成份，Nz為膜厚方向成份。
又，hk 為無因次標準化之垂直磁異向性，使用垂直磁異向性能量K，以 導出。
再稍微詳細地觀察上述各式。首先，可知熱穩定性指標△與反轉電流Ic0為成比例關係，且在容易反轉之元件中熱穩定性較小。
又，可知熱穩定性指標△及反轉電流Ic0並非僅由垂直磁異向性能量決定，亦取決於源自元件之形狀之反磁係數(Nx 、Nz )。
垂直磁化MTJ中，使磁化朝向垂直方向之主要原因為垂直磁異向性能量。
另一方面，由於記憶層17之形狀，膜厚方向之長度規格 (數nm)相對於平面方向之長度規格(數十nm)小，故膜厚方向之反磁強烈地起作用，作為結果，朝削弱垂直磁異向性之方向作用。
例如，在記憶層17具有無限面積之情形，Nx 為0，Nz 為1。
因此，藉由反磁效果，無因次之垂直磁異向性為hk -1。
另一方面，記憶層17在膜面為直徑70 nm之圓形形狀，且膜厚為2 nm之情形，Nx 為0.0404，Nz 為0.9192。此時之無因次垂直磁異向性為hk -0.8788。
如此，可知係藉由以有限之大小加工記憶層17而使垂直磁異向性變大，其結果，使熱穩定性指標△與反轉電流Ic0增大。
如上所述，可知熱穩定性指標△及反轉電流Ic0不僅依存於垂直磁異向性能量K，亦依存於元件之形狀。
然而，記憶層17之加工，係藉由在以光微影技術將抗蝕劑圖案化之後，以離子銑削或反應性離子蝕刻等進行蝕刻而完成。
此時，由於圖案化形狀中存在偏差，故完成之記憶層17之形狀中於每個MTJ元件亦產生偏差。如上所述，由於記憶層17之形狀與熱穩定性指標△及反轉電流Ic0密切相關，故有導致該等之特性亦產生偏差之問題。
例如，反轉電流Ic0在每個元件偏差之情形，即使在最大之反轉電流Ic0中仍必須可寫入。因此，偏差越大，越需要更大之選擇用電晶體。其會引起記憶體之容量減小， 或耗電量增大之問題。
又，熱穩定性指標△在每個元件偏差之情形下，由於具有較小之熱穩定性指標△之元件之熱穩定性降低，故會導致損害記憶體之可靠性。
本實施形態中，在假定記憶元件3製造上之形狀誤差後，抑制反轉電流Ic0及熱穩定性指標△偏差。
<4.實施形態之構成>
接著，就實施形態之具體構成進行說明。
實施形態之記憶裝置之構成如先前圖1中所述，為在正交之2種位址配線1、6(例如字元線與位元線)之交點附近，配置有可在磁化狀態下保持資訊之記憶元件3者。
且可通過2種位址配線1、6，在記憶元件3流動上下方向之電流，藉由自旋轉矩磁化反轉使記憶層17之磁化方向反轉。
圖3表示實施形態之記憶元件3(ST-MRAM)之層構造之例。
記憶元件3具有基底層14、磁化固定層15、中間層16、記憶層17、及覆蓋層18。
如圖所示，該記憶元件3，相對於藉由自旋轉矩磁化反轉，使磁化M17之方向反轉之記憶層17，於下層側設置磁化固定層15。
且根據記憶層17之磁化M17與磁化固定層15之磁化M15之相對之角度規定資訊之0、1。
在記憶層17與磁化固定層15之間，設置有成為通道障壁 層(通道絕緣層)之中間層16，且由記憶層17與磁化固定層15，構成MTJ元件。
又，於磁化固定層15下形成有基底層14，於記憶層17上形成有覆蓋層18。
基底層14係使用Ta、Ru等。又，覆蓋層18亦使用Ta、Ru等。
記憶層17及磁化固定層15具有垂直磁化。因此記憶層17及磁化固定層15較佳為將Fe、Co、Ni中之至少一種作為主要成份，且包含B、C中至少一種之合金。
例如作為記憶層17及磁化固定層15，宜為CoFeB或FeNiC等之包含Fe之合金。
又，記憶層17可設為具有包含Co與Fe中至少一者之磁性層與導電性之氧化物層交替積層之構造之垂直磁化膜。
具體而言，為圖3B之剖面圖所示之構造。即作為形成記憶層17之磁性層之例，交替積層含有Co、Fe之任意者之層與導電性氧化物之層。
根據該構成，可增加有助於垂直磁異向性之界面，有利於垂直磁化。
作為導電性之氧化物，可使用例如ReO3 、RuO2 、SnO2 、TiO2 、LiTi2 O4 、LiV2 O4 、Fe3 O4 等，或通常藉由氧缺陷或異種元素之摻雜等，使成為絕緣材料之氧化物具有導電性者。
作為中間層16，係使用例如MgO(氧化鎂)。在將中間層16設為MgO層之情形下，可提高磁阻變化率(MR比)。
藉由提高MR比，可提高自旋注入之效率，降低為使記憶層17之磁化M17之方向反轉所需之電流密度。
在如此之構造中，在將記憶層17之飽和磁化設為Ms(emu/cc)，將記憶層17之膜厚設為t(nm)時，記憶層17之膜厚t採用滿足(1489/Ms)-0.593<t<(6820/Ms)-1.55之膜厚。
本實施形態之記憶元件3可藉由在真空裝置內連續形成基底層14至覆蓋層18，其後藉由蝕刻等之加工形成記憶元件3之圖案而進行製造。
根據本實施形態，由於記憶元件3之記憶層17為垂直磁化膜，故可減少為使記憶層17之磁化M17之方向反轉所需之寫入電流量。
如此，由於可充分確保作為資訊保持能力即熱穩定性，故可構成特性平衡優異之記憶元件3。
藉此，可消除動作錯誤，充分得到記憶元件3之動作容限，從而可使記憶元件3穩定動作。
因此，可實現穩定動作，且可靠性高之記憶體。
又，可減少寫入電流，減少對記憶元件3進行寫入時之耗電量。
因此，可減少由本實施形態之記憶元件3構成記憶單元之記憶體整體之耗電量。
藉此，可實現資訊保持特性優異，且穩定動作之可靠性高之記憶體，且可在具備記憶元件3之記憶體中，減少耗電量。
再者，根據上述之本實施形態，由於構成記憶層17之一 部份之氧化物層為導電體，故可使與產生通道磁阻效應之通道障壁部份之電阻重疊處之無助於通道磁阻效應之串聯電阻減小，從而可防止通道磁阻效應之下降。
由於磁阻效應反映於讀取信號強度，故不會導致伴隨著信號下降之電路之複雜化或讀取之低速化。
又，具備圖2所示之記憶元件3，圖1所示之構成之記憶體具有在製造記憶體時，可適用一般之半導體MOS形成製程此類優點。
因此，可將本實施形態之記憶體作為通用記憶體應用。
且，可藉由以(1489/Ms)-0.593<t<(6820/Ms)-1.55之條件設定記憶層17之膜厚t，抑制熱穩定性及反轉電流之偏差。藉此，可實現穩定動作，且可靠性高之記憶體。又，此點亦可減少反轉電流，減少對記憶元件進行寫入時之耗電量。
另，亦可對作為實施形態之記憶層17之一部份所使用之磁性層，添加Co、Fe以外之元素。
又，磁化固定層15可設為僅藉由強磁性層，或藉由利用反鐵磁性層與強磁性層之反鐵磁性耦合，固定其磁化之方向之構成。
又，磁化固定層15可設為包含單層之強磁性層之構成，或介隔非磁性層積層複數層強磁性層之積層鐵氧體銷構造。
作為構成積層鐵氧體銷構造之磁化固定層15之強磁性層之材料，可使用Co、CoFe、CoFeB等。又，作為非磁性層 之材料，可使用Ru、Re、Ir、Os等。
或可藉由利用反鐵磁性層與強磁性層之反鐵磁性耦合，成為其磁化方向固定之構成。
作為反鐵磁性層之材料，可舉出FeMn合金、PtMn合金、PtCrMn合金、NiMn合金、IrMn合金、NiO、Fe2 O3 等之磁體。
又，可於該等磁體中添加Ag、Cu、Au、Al、Si、Bi、Ta、B、C、O、N、Pd、Pt、Zr、Hf、Ir、W、Mo、Nb等之非磁性元素而調整磁特性，或調整其他之結晶構造、結晶性或物質之穩定性等之各種物性。
又，記憶元件之膜構成即使為記憶層17配置於磁化固定層15之下方之構成亦無問題。
<5.計算>
此處，在本實施形態之記憶元件3之構成中，使用巨觀自旋模型，具體調查記憶層17之諸特性參數對熱穩定性指標△或反轉電流Ic0帶來之影響。
熱穩定性指標△、反轉電流Ic0係如上述之(數1)(數2)所示。
由於係用作非揮發性記憶體，故雖亦取決於記憶體之容量或資訊之保持時間，但熱穩定性指標△必須設為60~70之值。
從上述之(數1)可知，由於熱穩定性指標△於分母中包含溫度(T)，故若例如動作保證溫度為85度，則室溫中之熱穩定性指標△必須設為更大之值。
因此，在圖4顯示例如，在記憶層17之飽和磁化為800 emu/cc，記憶層17之膜面形狀為直徑70 nm之圓形之情形下，△=100般之記憶層17之膜厚與無因次之垂直磁異向性能量之關係。
從該圖4可知，膜厚變大，且反磁係數Nx 變大，而Nz 變小。因此，膜厚變大，且所需之無因次之垂直磁異向性能量逐漸變小。
如此，已知各個膜厚中所需之垂直磁異向性能量，但此次係在使記憶層17之形狀偏差時，進行熱穩定性指標△之計算。
其假定記憶層17之圖案化形狀偏差。此處，將形狀之偏差設為±5 nm。
另，熱穩定性指標△與反轉電流Ic0如上所述為成比例之關係。以下對熱穩定性指標△之說明，亦可與反轉電流Ic0同樣考慮。
於圖5顯示結果。作為記憶層17之膜厚在1 nm~7 nm之範圍內調查。
在各個膜厚中，垂直磁異向性能量係使用圖4中求得之值。且，記憶層17之形狀，係將直徑70 nm之圓形作為基準，此外，以65 nm×65 nm、65 nm×70 nm、65 nm×75 nm、70 nm×75 nm、75 nm×75 nm的方式改變。
此處，寫作x×y時，是指若x=y則直徑為x=(y)之圓形，若x≠y則為短軸係x、長軸係y之橢圓形。
圖5中，若首先觀察70 nm×70 nm者，則由於將其作為基 準，故顯然全部之膜厚為△=100。
另一方面，若觀察其他形狀之情形，則可知以下內容。
即，面積較小，65 nm×65 nm者係若膜厚增加則熱穩定性指標△增加，相反地面積較大，65 nm×75 nm、70 nm×75 nm、75 nm×75 nm者係隨著膜厚之增加熱穩定性指標△減小。
作為結果，可知在膜厚為3.7 nm附近，即使在形狀偏差時熱穩定性指標△之變動仍變小。
於圖6顯示記憶層17之膜厚與熱穩定性指標△之變動之關係。
此處，熱穩定性指標△之變動是指△之最大值與最小值之差除以原來之△(此處為100)之值。
若求得熱穩定性指標△之變動為20%之膜厚，則圖中A點所示之膜厚為1.82 nm，B點所示之膜厚為4.96 nm。
綜上所述，可知在熱穩定性指標△為100，記憶元件之直徑為70 nm，飽和磁化為800 emu/cc之情形下，藉由將記憶層17之膜厚設為1.82 nm以上4.96 nm以下之範圍，可將△之變動抑制在20%以下。
其次，熱穩定性指標△與記憶元件3之直徑保持不變，改變飽和磁化，求得熱穩定性指標△之變動為20%之膜厚。
將其結果在圖7中以點表示。圖中A點、B點所示之點為飽和磁化為800 emu/cc之時，與圖6之A點、B點相同。
藉由改變飽和磁化，而使熱穩定性指標△之變動為20%之膜厚亦產生變化。 由於若增大飽和磁化Ms則該膜厚減小，故以t=a+b/Ms之公式近似該等之關係。係數a、b係以使該公式與圖7之各點最符合之方式擬合求得。
其結果為圖7之曲線C、D。包含A點之下限之膜厚為曲線C，包含B點之上限之膜厚為曲線D。相當於曲線C、D內之斜線部之部份為熱穩定性指標△之變動為20%以內之範圍。
若具體以數式表示膜厚之範圍，則為
該(數4)之左側項為圖7之曲線C，右側項成為圖7之曲線D。
如此，在固定熱穩定性指標△與記憶層17之直徑之情形下，獲得可減小熱穩定性指標△及反轉電流Ic0之變動之記憶層17之飽和磁化Ms(emu/cc)與記憶層17之膜厚t(nm)之關係。
熱穩定性指標△及記憶層17之直徑，可根據記憶裝置之用途或半導體之設計規則等採取各種之值。
典型而言，熱穩定性指標△為60至100之範圍，記憶層17之直徑為40 nm至70 nm之範圍。
因此，一面使熱穩定性指標△與記憶層17之直徑在該範圍內變化，一面調查熱穩定性指標△之變動為20%之記憶層17之飽和磁化Ms(emu/cc)與記憶層之膜厚t(nm)之關係。
於圖8顯示記憶層17之飽和磁化Ms(emu/cc)與記憶層之膜厚t(nm)之關係的上限之邊界(曲線F)與下限之邊界(曲線E)。斜線部之區域為可將熱穩定性指標△之變動抑制在20%以下之區域。
若將該區域具體以數式表示，則為
若進行總結，則記憶層17之飽和磁化Ms與記憶層17之膜厚t之關係滿足(數5)時，即使在記憶層17之形狀偏差時，仍可減小熱穩定性指標△及反轉電流Ic0之變動。
<6.變化例>
以上雖就實施形態進行說明，但本揭示之技術，不受限於上述實施形態中所示之記憶元件3之膜構成，可採用各種之膜構成。
例如實施形態中，雖將磁化固定層15設為CoFeB，但並不限定於實施形態，可採用其他各種之構成。
又，實施形態中，雖示例有單一之基底層14、覆蓋層18，但該等亦可為積層構造。又，基底層14、覆蓋層18之材料亦可多樣化考慮。
記憶元件3之膜面形狀除圓形以外，可採用橢圓形、多角形等各種之形狀。
另，本揭示之技術亦可採用以下所示之構成。
(1)一種記憶元件，其包含： 藉由磁體之磁化狀態保持資訊之記憶層；具有成為記憶於上述記憶層之資訊之基準之磁化的磁化固定層；及設置於上述記憶層與上述磁化固定層之間，由非磁體構成之中間層；且係利用隨著於具有上述記憶層、上述中間層、上述磁化固定層之層構造之積層方向流動之電流而產生之自旋轉矩磁化反轉，使記憶體之磁化反轉，藉此進行資訊之記憶；且在將上述記憶層之飽和磁化設為Ms(emu/cc)，將上述記憶層之膜厚設為t(nm)時，滿足(1489/Ms)-0.593<t<(6820/Ms)-1.55。
(2)如上述(1)之記憶元件，其中上述記憶層及上述磁化固定層具有相對於膜面垂直之磁化。
(3)如上述(1)或(2)之記憶元件，其在與上述中間層相反側，具有鄰接於上述記憶層之覆蓋層。
(4)如上述(1)至(3)中任一項之記憶元件，其中上述記憶層之膜厚t(nm)為40(nm)~70(nm)之範圍內。
(5)如上述(1)至(4)中任一項之記憶元件，其中上述記憶層為具有包含Co與Fe中至少一者之磁性層與導電性之氧化物層交替積層之構造之垂直磁化膜。
1‧‧‧閘極電極
2‧‧‧元件分離層
3‧‧‧記憶元件
4‧‧‧接觸層
6‧‧‧位元線
7‧‧‧源極區域
8‧‧‧汲極區域
9‧‧‧配線
10‧‧‧半導體基體
14‧‧‧基底層
15‧‧‧磁化固定層
16‧‧‧中間層
17‧‧‧記憶層
18‧‧‧覆蓋層
圖1係實施形態之記憶裝置之概略構成之說明圖。
圖2係實施形態之記憶裝置之剖面圖。
圖3A、B係實施形態之記憶元件之層構造之說明圖。
圖4係顯示記憶層之膜厚與垂直磁異向性能量之關係之圖。
圖5係顯示記憶層之膜厚與熱穩定性之指標之關係的圖。
圖6係顯示記憶層之膜厚與熱穩定性之指標之變動的關係之圖。
圖7係顯示偏差最小化之記憶層之飽和磁化與膜厚之區域的圖之一例。
圖8係顯示偏差最小化之記憶層之飽和磁化與膜厚之區域的圖。

Claims (6)

  1. 一種記憶元件，其包含：藉由磁體之磁化狀態保持資訊之記憶層；具有成為記憶於上述記憶層之資訊之基準之磁化的磁化固定層；及設置於上述記憶層與上述磁化固定層之間，由非磁體構成之中間層；且係利用隨著於具有上述記憶層、上述中間層、上述磁化固定層之層構造之積層方向流動之電流而產生之自旋轉矩磁化反轉，使上述記憶層之磁化反轉，藉此進行資訊之記憶；且在將上述記憶層之飽和磁化設為Ms(emu/cc)，將上述記憶層之膜厚設為t(nm)時，滿足(1489/Ms)-0.593<t<(6820/Ms)-1.55。
  2. 如請求項1之記憶元件，其中上述記憶層及上述磁化固定層具有相對於膜面垂直之磁化。
  3. 如請求項1之記憶元件，其於與上述中間層相反之側，具有鄰接於上述記憶層之覆蓋層。
  4. 如請求項1之記憶元件，其中上述記憶層之膜厚t(nm)為40(nm)~70(nm)之範圍內。
  5. 如請求項1之記憶元件，其中上述記憶層為具有包含Co與Fe中至少一者之磁性層與導電性之氧化物層交替積層之構造之垂直磁化膜。
  6. 一種記憶裝置，其包含： 藉由磁體之磁化狀態保持資訊之記憶元件；與相互交叉之2種配線；且上述記憶元件之構成為：包含藉由磁體之磁化狀態保持資訊之記憶層、具有成為記憶於上述記憶層之資訊之基準之磁化的磁化固定層、及設置於上述記憶層與上述磁化固定層之間，由非磁體構成之中間層；且係利用隨著於具有上述記憶層、上述中間層、上述磁化固定層之層構造之積層方向流動之電流而產生之自旋轉矩磁化反轉，使上述記憶層之磁化反轉，藉此進行資訊之記憶，且在將上述記憶層之飽和磁化設為Ms(emu/cc)，將上述記憶層之膜厚設為t(nm)時，滿足(1489/Ms)-0.593<t<(6820/Ms)-1.55；且於上述2種配線之間配置上述記憶元件；通過上述2種配線，於上述記憶元件流動上述積層方向之電流，隨之產生自旋轉矩磁化反轉。
TW101111174A 2011-05-23 2012-03-29 Memory elements and memory devices TWI473088B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011114439A JP5796349B2 (ja) 2011-05-23 2011-05-23 記憶素子の製造方法

Publications (2)

Publication Number Publication Date
TW201248626A TW201248626A (en) 2012-12-01
TWI473088B true TWI473088B (zh) 2015-02-11

Family

ID=47199844

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101111174A TWI473088B (zh) 2011-05-23 2012-03-29 Memory elements and memory devices

Country Status (5)

Country Link
US (1) US8625342B2 (zh)
JP (1) JP5796349B2 (zh)
KR (1) KR101983077B1 (zh)
CN (1) CN102800804B (zh)
TW (1) TWI473088B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5600344B2 (ja) 2010-03-10 2014-10-01 株式会社日立製作所 磁気抵抗効果素子及び磁気メモリ
JP5725735B2 (ja) 2010-06-04 2015-05-27 株式会社日立製作所 磁気抵抗効果素子及び磁気メモリ
JP5786341B2 (ja) * 2010-09-06 2015-09-30 ソニー株式会社 記憶素子、メモリ装置
US8796797B2 (en) 2012-12-21 2014-08-05 Intel Corporation Perpendicular spin transfer torque memory (STTM) device with enhanced stability and method to form same
CN103794224B (zh) * 2014-01-27 2017-01-11 华中科技大学 一种基于相变磁性材料的非易失性逻辑器件及逻辑操作方法
WO2015147807A1 (en) * 2014-03-25 2015-10-01 Intel Corporation Magnetic domain wall logic devices and interconnect
KR20170037707A (ko) * 2015-09-25 2017-04-05 삼성전자주식회사 자기 기억 소자 및 이의 제조 방법
US10439130B2 (en) * 2016-10-27 2019-10-08 Tdk Corporation Spin-orbit torque type magnetoresistance effect element, and method for producing spin-orbit torque type magnetoresistance effect element
JP6832818B2 (ja) * 2017-09-21 2021-02-24 キオクシア株式会社 磁気記憶装置
US20240196755A1 (en) * 2022-12-10 2024-06-13 International Business Machines Corporation Reactive serial resistance reduction for magnetoresistive random-access memory devices

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060262594A1 (en) * 2005-05-19 2006-11-23 Nec Corporation Magnetoresistive device and magnetic memory using the same
US20070030724A1 (en) * 2005-08-05 2007-02-08 Masanori Hosomi Memory element and memory
US7193890B2 (en) * 2004-11-02 2007-03-20 Kabushiki Kaisha Toshiba Magnetoresistive effect device, magnetic random access memory, and magnetoresistive effect device manufacturing method
US20070076469A1 (en) * 2005-09-16 2007-04-05 Fujitsu Limited Magnetoresistive effect element and magnetic memory device
US7224601B2 (en) * 2005-08-25 2007-05-29 Grandis Inc. Oscillating-field assisted spin torque switching of a magnetic tunnel junction memory element
US20070263429A1 (en) * 2006-05-12 2007-11-15 Sony Corporation Memory element and memory
US7596015B2 (en) * 2006-10-13 2009-09-29 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory
US20090285017A1 (en) * 2007-03-15 2009-11-19 Sony Corporation Memory device and memory

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130814A (en) 1998-07-28 2000-10-10 International Business Machines Corporation Current-induced magnetic switching device and memory including the same
JP3667244B2 (ja) * 2001-03-19 2005-07-06 キヤノン株式会社 磁気抵抗素子、それを用いたメモリ素子、磁気ランダムアクセスメモリ及び磁気ランダムアクセスメモリの記録再生方法
JP2003017782A (ja) 2001-07-04 2003-01-17 Rikogaku Shinkokai キャリヤスピン注入磁化反転型磁気抵抗効果膜と該膜を用いた不揮発性メモリー素子及び該素子を用いたメモリー装置
KR100468861B1 (ko) * 2003-01-07 2005-01-29 삼성전자주식회사 고선택성을 가지는 자기저항 메모리
US7242045B2 (en) * 2004-02-19 2007-07-10 Grandis, Inc. Spin transfer magnetic element having low saturation magnetization free layers
JP2008283207A (ja) * 2005-10-19 2008-11-20 Toshiba Corp 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
JP4444241B2 (ja) * 2005-10-19 2010-03-31 株式会社東芝 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
JP2007266498A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 磁気記録素子及び磁気メモリ
FR2910716B1 (fr) * 2006-12-26 2010-03-26 Commissariat Energie Atomique Dispositif magnetique multicouches, procede pour sa realisation, capteur de champ magnetique, memoire magnetique et porte logique mettant en oeuvre un tel dispositif
FR2931011B1 (fr) * 2008-05-06 2010-05-28 Commissariat Energie Atomique Element magnetique a ecriture assistee thermiquement

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7193890B2 (en) * 2004-11-02 2007-03-20 Kabushiki Kaisha Toshiba Magnetoresistive effect device, magnetic random access memory, and magnetoresistive effect device manufacturing method
US20060262594A1 (en) * 2005-05-19 2006-11-23 Nec Corporation Magnetoresistive device and magnetic memory using the same
US20090219754A1 (en) * 2005-05-19 2009-09-03 Nec Corporation Magnetoresistive device and magnetic memory using the same
US20070030724A1 (en) * 2005-08-05 2007-02-08 Masanori Hosomi Memory element and memory
US7224601B2 (en) * 2005-08-25 2007-05-29 Grandis Inc. Oscillating-field assisted spin torque switching of a magnetic tunnel junction memory element
US20070076469A1 (en) * 2005-09-16 2007-04-05 Fujitsu Limited Magnetoresistive effect element and magnetic memory device
US7382643B2 (en) * 2005-09-16 2008-06-03 Fujitsu Limited Magnetoresistive effect element and magnetic memory device
US20070263429A1 (en) * 2006-05-12 2007-11-15 Sony Corporation Memory element and memory
US7596015B2 (en) * 2006-10-13 2009-09-29 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory
US20090285017A1 (en) * 2007-03-15 2009-11-19 Sony Corporation Memory device and memory

Also Published As

Publication number Publication date
CN102800804B (zh) 2017-01-18
KR101983077B1 (ko) 2019-05-29
JP5796349B2 (ja) 2015-10-21
US20120300541A1 (en) 2012-11-29
JP2012244030A (ja) 2012-12-10
TW201248626A (en) 2012-12-01
US8625342B2 (en) 2014-01-07
KR20120130702A (ko) 2012-12-03
CN102800804A (zh) 2012-11-28

Similar Documents

Publication Publication Date Title
US10217501B2 (en) Memory element and memory apparatus
TWI473088B (zh) Memory elements and memory devices
JP5867030B2 (ja) 記憶素子、記憶装置
TWI530945B (zh) Memory elements and memory devices
CN106887247B (zh) 信息存储元件和存储装置
JP6194752B2 (ja) 記憶素子、記憶装置、磁気ヘッド
JP6244617B2 (ja) 記憶素子、記憶装置、磁気ヘッド
JP5782715B2 (ja) 記憶素子及び記憶装置
JP5987613B2 (ja) 記憶素子、記憶装置、磁気ヘッド
WO2014050379A1 (ja) 記憶素子、記憶装置、磁気ヘッド
WO2013080436A1 (ja) 記憶素子、記憶装置
JP2012235015A (ja) 記憶素子及び記憶装置
KR101891829B1 (ko) 기억 소자 및 메모리 장치
JP2013115400A (ja) 記憶素子、記憶装置
JP2013115399A (ja) 記憶素子、記憶装置
JP2011003617A (ja) 記憶素子及びメモリ
US20130163315A1 (en) Memory element and memory apparatus
US8750035B2 (en) Memory element and memory device
WO2013080437A1 (ja) 記憶素子、記憶装置
JP2017212464A (ja) 記憶素子、記憶装置、磁気ヘッド
JP2012248811A (ja) 記憶素子及び記憶装置