KR20120130702A - 기억 소자, 기억 장치 - Google Patents

기억 소자, 기억 장치 Download PDF

Info

Publication number
KR20120130702A
KR20120130702A KR1020120051402A KR20120051402A KR20120130702A KR 20120130702 A KR20120130702 A KR 20120130702A KR 1020120051402 A KR1020120051402 A KR 1020120051402A KR 20120051402 A KR20120051402 A KR 20120051402A KR 20120130702 A KR20120130702 A KR 20120130702A
Authority
KR
South Korea
Prior art keywords
layer
memory
magnetization
current
memory layer
Prior art date
Application number
KR1020120051402A
Other languages
English (en)
Other versions
KR101983077B1 (ko
Inventor
유타카 히고
마사노리 호소미
히로유키 오모리
카즈히로 벳쇼
테츠야 아사야마
카즈타카 야마네
히로유키 우치다
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Priority to KR1020120051402A priority Critical patent/KR101983077B1/ko
Publication of KR20120130702A publication Critical patent/KR20120130702A/ko
Application granted granted Critical
Publication of KR101983077B1 publication Critical patent/KR101983077B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

본 발명은 스핀 토크형 자기 메모리에 있어서, 열 안정성 및 반전 전류의 편차를 억제하는 것을 목적으로 한다.
이를 해결하기 위해서, 상기 기억 소자는 정보를 자성체의 자화 상태에 의해 보유하는 기억층과, 상기 기억층에 기억된 정보의 기준이 되는 자화를 갖는 자화 고정층과, 상기 기억층과 상기 자화 고정층의 사이에 형성되는 비자성체에 의한 중간층을 갖는다. 그리고 적층 방향으로 흐르는 전류에 수반하여 발생하는 스핀 토크 자화 반전을 이용해서 기억층의 자화를 반전시킴으로써 정보의 기억을 행한다. 이 구성에 있어서, 기억층의 포화 자화를 Ms(emu/cc), 상기 기억층의 막 두께를 t(nm)라 했을 때에, 기억층의 막 두께 t는 (1489/Ms)-0.593<t<(6820/Ms)-1.55를 만족하도록 한다.

Description

기억 소자, 기억 장치{STORAGE ELEMENT AND STORAGE DEVICE}
본 발명은 복수의 자성층을 가지며, 스핀 토크 자화 반전을 이용해서 기록을 행하는 기억 소자 및 기억 장치에 관한 것이다.
모바일 단말기로부터 대용량 서버에 이르기까지, 각종 정보 기기의 비약적인 발전에 수반하여, 이를 구성하는 메모리나 로직 등의 소자에 있어서도 고집적화, 고속화, 저소비 전력화 등, 새로운 고성능화가 추구되고 있다. 특히 반도체 불휘발성 메모리의 진보는 현저하여, 대용량 파일 메모리로서의 플래시 메모리는 하드디스크 드라이브를 구축하는 기세로 보급이 진행되고 있다.
한편, 코드 스토리지용 나아가 워킹 메모리에 대한 전개를 노려, 현재 일반적으로 사용되고 있는 NOR 플래시 메모리, DRAM 등을 치환하기 위해 FeRAM(Ferroelectric Random Access Memory), MRAM(Magnetic Random Access Memory), PCRAM(Phase-Change Random Access Memory) 등의 개발이 진행되고 있다. 이들 중 일부는 이미 실용화되고 있다.
그 중에서도 MRAM은 자성체의 자화 방향에 의해 데이터 기억을 행하기 때문에 고속이면서 거의 무한한(1015회 이상) 재기록이 가능하여, 이미 산업 오토메이션이나 항공기 등의 분야에서 사용되고 있다. MRAM은 그의 고속 동작과 신뢰성으로부터 앞으로 코드 스토리지나 워킹 메모리에 대한 전개가 기대되고 있지만, 현실적으로는 저소비 전력화, 대용량화에 과제를 갖고 있다. 이것은 MRAM의 기록 원리, 즉 배선으로부터 발생하는 전류 자계에 의해 자화를 반전시킨다는 방식에 기인하는 본질적인 과제이다.
이 문제를 해결하기 위한 하나의 방법으로서, 전류 자계에 의하지 않는 기록, 즉 자화 반전 방식이 검토되고 있다. 그 중에서도 스핀 토크 자화 반전에 관한 연구는 활발하다(예를 들어, 특허문헌 1, 2, 3, 비특허문헌 1, 2 참조).
스핀 토크 자화 반전의 기억 소자는 MRAM과 동일하게 MTJ(Magnetic Tunnel Junction)에 의해 구성되어 있는 경우가 많다.
이 구성은 어떤 한 방향으로 고정된 자성층을 통과하는 스핀 편극 전자가, 다른 자유로운(방향이 고정되지 않음) 자성층으로 진입할 때에 그 자성층에 토크를 부여하는 것(이것을 스핀 트랜스퍼 토크라고도 칭함)을 이용한 것으로, 어느 한 임계값 이상의 전류를 흘리면 자유 자성층이 반전된다. 0/1의 재기록은 전류의 극성을 바꿈으로써 행한다.
이 반전을 위한 전류의 절대값은 0.1㎛ 정도 스케일의 소자에서 1mA 이하이다. 게다가 이 전류값이 소자 체적에 비례해서 감소하기 때문에, 스케일링이 가능하다. 또한, MRAM에서 필요했던 기록용 전류 자계 발생용의 워드선이 불필요하기 때문에, 셀 구조가 단순해진다는 이점도 있다.
이하, 스핀 토크 자화 반전을 이용한 MRAM을 「스핀 토크형 MRAM」 또는 「ST-MRAM(Spin Torque-Magnetic Random Access Memory)」이라고 칭한다. 스핀 토크 자화 반전은 또한 스핀 주입 자화 반전이라고 불리는 경우도 있다.
일본 특허 공개 제2003-17782호 공보 미국 특허 제6256223호 명세서 일본 특허 공개 제2008-227388호 공보
Phys. Rev. B, 54, 9353(1996) J. Magn. Mat., 159, L1(1996)
그런데 MRAM의 경우에는 기억 소자와는 별도로 기입 배선(워드선이나 비트선)을 형성하고, 기입 배선에 전류를 흘려서 발생하는 전류 자계에 의해, 정보의 기입(기록)을 행하고 있다. 그로 인해, 기입 배선에 기입에 필요로 하는 전류량을 충분히 흘릴 수 있다.
한편, ST-MRAM에 있어서는 기억 소자에 흘리는 전류에 의해 스핀 토크 자화 반전을 행하여, 기억층의 자화의 방향을 반전시킨다. 그리고, 이렇게 기억 소자에 직접 전류를 흘려서 정보의 기입(기록)을 행하는 점에서, 기입을 행하는 메모리 셀을 선택하기 위해서, 기억 소자를 선택용 트랜지스터와 접속해서 메모리 셀을 구성한다.
이 경우, 기억 소자에 흐르는 전류는 선택용 트랜지스터에 흘리는 것이 가능한 전류(선택용 트랜지스터의 포화 전류)의 크기로 제한된다.
이로 인해, 선택용 트랜지스터의 포화 전류 이하의 전류로 기입을 행할 필요가 있고, 트랜지스터의 포화 전류는 미세화에 수반하여 저하되는 것이 알려져 있기 때문에, ST-MRAM의 미세화를 위해서는 스핀 트랜스퍼의 효율을 개선하여, 기억 소자에 흘리는 전류를 저감시킬 필요가 있다. 스핀 토크 자화 반전에 필요한 전류는 반전 전류, 기록 전류 등이라고 불린다.
이 반전 전류가 기억 소자마다 변동되는 것을 고려하면, 선택용 트랜지스터를 크게 설계하지 않으면 안되어, 용량의 저하나 소비 전력의 증대를 일으킨다.
또한 한편으로 ST-MRAM은 불휘발 메모리이기 때문에, 전류에 의해 기입된 정보를 안정적으로 기억할 필요가 있다. 즉, 기억층의 자화의 열 요동에 대한 안정성(열 안정성)을 확보할 필요가 있다.
여기서 본 발명에서는 반전 전류 및 열 안정성의 편차를 억제한 ST-MRAM으로서의 기억 소자를 제공하는 것을 목적으로 한다.
본 발명의 기억 소자는 정보를 자성체의 자화 상태에 의해 보유하는 기억층과, 상기 기억층에 기억된 정보의 기준이 되는 자화를 갖는 자화 고정층과, 상기 기억층과 상기 자화 고정층의 사이에 형성되는 비자성체에 의한 중간층을 갖는다. 그리고 상기 기억층, 상기 중간층, 상기 자화 고정층을 갖는 층 구조의 적층 방향으로 흐르는 전류에 수반하여 발생하는 스핀 토크 자화 반전을 이용해서 상기 기억층의 자화를 반전시킴으로써 정보의 기억을 행함과 함께, 상기 기억층의 포화 자화를 Ms(emu/cc), 상기 기억층의 막 두께를 t(nm)라 했을 때에, (1489/Ms)-0.593<t<(6820/Ms)-1.55를 만족한다.
본 발명의 기억 장치는 정보를 자성체의 자화 상태에 의해 보유하는 기억 소자와, 서로 교차하는 2종류의 배선을 구비한다. 그리고 상기 기억 소자는 정보를 자성체의 자화 상태에 의해 보유하는 기억층과, 상기 기억층에 기억된 정보의 기준이 되는 자화를 갖는 자화 고정층과, 상기 기억층과 상기 자화 고정층의 사이에 형성되는 비자성체에 의한 중간층을 갖고, 상기 기억층, 상기 중간층, 상기 자화 고정층을 갖는 층 구조의 적층 방향으로 흐르는 전류에 수반하여 발생하는 스핀 토크 자화 반전을 이용해서 상기 기억층의 자화를 반전시킴으로써 정보의 기억을 행함과 함께, 상기 기억층의 포화 자화를 Ms(emu/cc), 상기 기억층의 막 두께를 t(nm)라 했을 때에, (1489/Ms)-0.593<t<(6820/Ms)-1.55를 만족하는 구성으로 된다. 그리고 상기 2종류의 배선 사이에 상기 기억 소자가 배치되고, 상기 2종류의 배선을 통해서, 상기 기억 소자에 상기 적층 방향의 전류가 흐르고, 이에 수반하여 스핀 토크 자화 반전이 일어난다.
이러한 본 발명의 기술은 기억층의 포화 자화 Ms와 기억층의 막 두께 t를 적절하게 조합함으로써, 기억층의 형상이 변동된 경우에도, 열 안정성 및 반전 전류의 편차를 억제하는 것이다.
반전 전류나 열 안정성의 편차는 기억 소자의 형상 편차에 의해 발생한다. 기억 소자의 제조 상의 오차에 의해, 기억 소자의 형상 편차는 어느 정도 발생한다.
여기서 기억층의 막 두께 t를 상기의 조건을 만족하도록 함으로써, 반전 전류나 열 안정성의 편차를 억제할 수 있다.
본 발명에 의하면, ST-MRAM으로서의 기억 소자에 있어서, 열 안정성 및 반전 전류의 편차를 억제할 수 있다.
이에 의해, 안정적으로 동작하는 신뢰성이 높은 메모리를 실현할 수 있다.
또한, 반전 전류를 저감하고, 기억 소자에 기입을 행할 때의 소비 전력을 저감하는 것이 가능하게 된다.
도 1은 실시 형태의 기억 장치의 개략 구성의 설명도이다.
도 2는 실시 형태의 기억 장치의 단면도이다.
도 3은 실시 형태의 기억 소자의 층 구조의 설명도이다.
도 4는 기억층의 막 두께와 수직 자기 이방성 에너지의 관계를 나타낸 도면이다.
도 5는 기억층의 막 두께와 열 안정성 지표의 관계를 나타낸 도면이다.
도 6은 기억층의 막 두께와 열 안정성 지표의 변동의 관계를 나타낸 도면이다.
도 7은 편차를 최소화하는 기억층의 포화 자화와 막 두께의 영역을 나타낸 도면의 일례이다.
도 8은 편차를 최소화하는 기억층의 포화 자화와 막 두께의 영역을 나타낸 도면이다.
이하, 본 발명의 실시 형태를 다음의 순서로 설명한다.
<1. 실시 형태의 기억 장치의 구성>
<2. 실시 형태의 기억 소자의 개요>
<3. 열 안정성 및 반전 전류의 편차의 설명>
<4. 실시 형태의 구성>
<5. 계산>
<6. 변형예>
<1. 실시 형태의 기억 장치의 구성>
우선, 본 발명의 실시 형태가 되는 기억 장치의 구성에 대해서 설명한다.
실시 형태의 기억 장치의 모식도를 도 1 및 도 2에 나타내었다. 도 1은 사시도, 도 2는 단면도이다.
도 1에 나타낸 바와 같이, 실시 형태의 기억 장치는 서로 직교하는 2종류의 어드레스 배선(예를 들어 워드선과 비트선)의 교점 부근에, 자화 상태에서 정보를 보유할 수 있는 ST-MRAM에 의한 기억 소자(3)가 배치되어 이루어진다.
즉, 실리콘 기판 등의 반도체 기체(10)의 소자 분리층(2)에 의해 분리된 부분에, 각 기억 장치를 선택하기 위한 선택용 트랜지스터를 구성하는 드레인 영역(8), 소스 영역(7), 및 게이트 전극(1)이, 각각 형성되어 있다. 이 중, 게이트 전극(1)은 도면 중 전후 방향으로 연장될 뿐인 어드레스 배선(워드선)을 겸하고 있다.
드레인 영역(8)은 도 1 중 좌우의 선택용 트랜지스터에 공통되어 형성되어 있고, 이 드레인 영역(8)에는 배선(9)이 접속되어 있다.
그리고, 소스 영역(7)과, 상방에 배치된, 도 1 중 좌우 방향으로 연장되는 비트선(6)과의 사이에, 스핀 토크 자화 반전에 의해 자화의 방향이 반전되는 기억층을 갖는 기억 소자(3)가 배치되어 있다. 이 기억 소자(3)는, 예를 들어 자기 터널 접합 소자(MTJ 소자)에 의해 구성된다.
도 2에 나타낸 바와 같이, 기억 소자(3)는 2개의 자성층(15, 17)을 갖는다. 이 2층의 자성층(15, 17) 중, 한쪽의 자성층을 자화(M15)의 방향이 고정된 자화 고정층(15)으로 하고, 다른 쪽의 자성층을 자화(M17)의 방향이 변화하는 자화 자유층 즉 기억층(17)으로 한다.
또한, 기억 소자(3)는 비트선(6)과, 소스 영역(7)에, 각각 상하의 콘택트층(4)을 개재해서 접속되어 있다.
이에 의해, 2종류의 어드레스 배선(1, 6)을 통해서, 기억 소자(3)에 상하 방향의 전류를 흘려, 스핀 토크 자화 반전에 의해 기억층(17)의 자화(M17)의 방향을 반전시킬 수 있다.
이러한 기억 장치에서는 선택용 트랜지스터의 포화 전류 이하의 전류로 기입을 행할 필요가 있고, 트랜지스터의 포화 전류는 미세화에 수반하여 저하되는 것이 알려져 있기 때문에, 기억 장치의 미세화를 위해서는 스핀 트랜스퍼의 효율을 개선하여, 기억 소자(3)에 흘리는 전류를 저감시키는 것이 적합하다.
또한, 판독 신호를 크게 하기 위해서는 큰 자기 저항 변화율을 확보할 필요가 있고, 그를 위해서는 상술한 바와 같은 MTJ 구조를 채용하는 것, 즉 2층의 자성층(15, 17)의 사이에 중간층을 터널 절연층(터널 배리어층)으로 한 기억 소자(3)의 구성으로 하는 것이 효과적이다.
이렇게 중간층으로서 터널 절연층을 사용한 경우에는 터널 절연층이 절연 파괴되는 것을 방지하기 위해서, 기억 소자(3)에 흘리는 전류량에 제한이 발생한다. 즉 기억 소자(3)의 반복 기입에 대한 신뢰성 확보의 관점에서도, 스핀 토크 자화 반전에 필요한 반전 전류를 억제하는 것이 바람직하다.
또한 기억 장치는 불휘발 메모리 장치이기 때문에, 전류에 의해 기입된 정보를 안정적으로 기억할 필요가 있다. 즉, 기억층의 자화의 열 요동에 대한 안정성(열 안정성)을 확보할 필요가 있다.
기억층의 열 안정성이 확보되어 있지 않으면, 반전된 자화의 방향이, 열(동작 환경에 있어서의 온도)에 의해 재반전되는 경우가 있어, 보유 에러가 되어버린다.
본 기억 장치에 있어서의 기억 소자(3)(ST-MRAM)는 종래의 MRAM과 비교하여, 스케일링에 있어서 유리하게, 즉 체적을 작게 하는 것은 가능하지만, 체적이 작아지는 것은 다른 특성이 동일하면, 열 안정성을 저하시키는 경향이 있다.
ST-MRAM의 대용량화를 진행시킨 경우, 기억 소자(3)의 체적은 한층 작아지므로, 열 안정성의 확보는 중요한 과제가 된다.
그로 인해, ST-MRAM에 있어서의 기억 소자(3)에 있어서, 열 안정성은 매우 중요한 특성이며, 체적을 감소시켜도 이 열 안정성이 확보되도록 설계할 필요가 있다.
<2. 실시 형태의 기억 소자의 개요>
실시 형태의 기억 소자(3)의 개요에 대해서 설명한다.
상기한 바와 같이, 실시 형태의 기억 소자(3)는 스핀 토크 자화 반전에 의해, 기억 소자의 기억층의 자화의 방향을 반전시켜서, 정보의 기록을 행하는 것이다.
기억층은 강자성층을 포함하는 자성체에 의해 구성되어, 정보를 자성체의 자화 상태(자화의 방향)에 의해 보유하는 것이다.
실시 형태의 기억 소자(3)는 뒤에서 설명하지만, 예를 들어 도 3의 A에 일례를 나타내는 층 구조로 되어, 적어도 2개의 강자성체층으로서의 기억층(17), 자화 고정층(15)을 구비하고, 또한 그 2개의 자성층의 사이의 중간층(16)을 구비한다.
기억층(17)은 막면에 수직인 자화를 가지며, 정보에 대응해서 자화의 방향이 변화된다.
자화 고정층(15)은 기억층(17)에 기억된 정보의 기준이 되는 막면에 수직인 자화를 갖는다.
중간층(16)은 비자성체이며, 기억층(17)과 자화 고정층(15)의 사이에 형성된다.
그리고 기억층(17), 중간층(16), 자화 고정층(15)을 갖는 층 구조의 적층 방향으로 스핀 편극한 전자를 주입함으로써, 기억층(17)의 자화의 방향이 변화되어, 기억층(17)에 대하여 정보의 기록이 행해진다.
스핀 토크 자화 반전을 행하는 경우에는 기억 소자에 직접 전류를 흘려서 정보의 기입(기록)을 행하는 점에서, 기입을 행하는 메모리 셀을 선택하기 위해서, 도 1, 도 2에서 설명한 바와 같이, 기억 소자(3)를 선택용 트랜지스터와 접속해서 메모리 셀을 구성한다.
이 경우, 기억 소자(3)에 흐르는 전류는 선택용 트랜지스터에서 흘리는 것이 가능한 전류(선택용 트랜지스터의 포화 전류)의 크기에 의해 제한된다.
또한, 선택용 트랜지스터의 포화 전류값을 고려하여, 기억층(17)과 자화 고정층(15)의 사이의 비자성의 중간층(16)으로서, 절연체로 이루어지는 터널 절연층을 사용해서 자기 터널 접합(MTJ) 소자를 구성한다.
터널 절연층을 사용해서 자기 터널 접합(MTJ) 소자를 구성함으로써, 비자성 도전층을 사용해서 거대 자기 저항 효과(GMR) 소자를 구성한 경우와 비교하여, 자기 저항 변화율(MR비)을 크게 할 수 있어, 판독 신호 강도를 크게 할 수 있기 때문이다.
그리고, 특히 이 터널 절연층으로서의 중간층(16)의 재료로서, 산화마그네슘(MgO)을 사용함으로써, 자기 저항 변화율(MR비)을 크게 할 수 있다.
또한, 일반적으로, 스핀 트랜스퍼의 효율은 MR비에 의존하고, MR비가 클수록, 스핀 트랜스퍼의 효율이 향상되어, 자화 반전 전류 밀도를 저감할 수 있다.
따라서, 터널 절연층의 재료로서 산화마그네슘을 사용하고, 동시에 상기한 기억층(17)을 사용함으로써, 스핀 토크 자화 반전에 의한 기입 임계값 전류를 저감할 수 있어, 적은 전류로 정보의 기입(기록)을 행할 수 있다. 또한, 판독 신호 강도를 크게 할 수 있다.
이에 의해, MR비(TMR비)를 확보하고, 스핀 토크 자화 반전에 의한 기입 전류를 저감할 수 있어, 적은 전류로 정보의 기입(기록)을 행할 수 있다. 또한, 판독 신호 강도를 크게 할 수 있다.
이렇게 터널 절연층을 산화마그네슘(MgO)막에 의해 형성하는 경우에는 MgO막이 결정화되어 있어, 001 방향으로 결정 배향성을 보유하고 있는 것이 보다 바람직하다.
또한, 본 실시 형태에 있어서, 기억층(17)과 자화 고정층(15) 사이의 중간층(16)(터널 절연층)은 산화마그네슘으로 이루어지는 구성으로 하는 것 외에도, 예를 들어 산화알루미늄, 질화알루미늄, SiO2, Bi2O3, MgF2, CaF, SrTiO2, AlLaO3, Al-N-O 등의 각종 절연체, 유전체, 반도체를 사용해서 구성할 수도 있다.
중간층(16)(터널 절연층)의 면적 저항값은 스핀 토크 자화 반전에 의해 기억층(17)의 자화의 방향을 반전시키기 위해서 필요한 전류 밀도를 얻는 관점에서, 수십Ω㎛2 정도 이하로 제어할 필요가 있다.
그리고, MgO막으로 이루어지는 중간층(16)에서는 면적 저항값을 상술한 범위로 하기 위해서, MgO막의 막 두께를 1.5nm 이하로 설정할 필요가 있다.
또한, 기억층(17)의 자화의 방향을 작은 전류로 용이하게 반전시킬 수 있도록, 기억 소자(3)를 작게 하는 것이 바람직하다.
따라서, 바람직하게는 기억 소자의 면적을 0.01㎛2 이하로 한다.
<3. 열 안정성 및 반전 전류의 편차의 설명>
앞서 설명했지만, ST-MRAM에 있어서는 기억 소자에 흘리는 전류에 의해 스핀 토크 자화 반전을 행하여, 기억층의 자화의 방향을 반전시킬 필요가 있다. 본 실시 형태에서도 기억 소자(3)에 직접 전류를 흘려서 정보의 기입(기록)을 행하는 점에서, 기입을 행하는 메모리 셀을 선택하기 위해서, 기억 소자를 선택용 트랜지스터와 접속해서 메모리 셀을 구성한다.
이 경우, 기억 소자(3)에 흐르는 전류는 선택용 트랜지스터에 흘리는 것이 가능한 전류(선택용 트랜지스터의 포화 전류)의 크기로 제한된다.
이로 인해, 선택용 트랜지스터의 포화 전류 이하의 전류로 기입을 행할 필요가 있고, 트랜지스터의 포화 전류는 미세화에 수반하여 저하되는 것이 알려져 있기 때문에, ST-MRAM의 미세화를 위해서는 스핀 트랜스퍼의 효율을 개선하여, 기억 소자(3)에 흘리는 전류를 저감시킬 필요가 있다.
스핀 토크 자화 반전에 필요한 전류를 반전 전류 Ic0이라 한다.
또한 한편, ST-MRAM은 불휘발 메모리이기 때문에, 전류에 의해 기입된 정보를 안정적으로 기억할 필요가 있다. 즉, 기억층(17)의 자화의 열 요동에 대한 안정성(열 안정성)을 확보할 필요가 있다.
기억층(17)의 열 안정성이 확보되어 있지 않으면 반전된 자화의 방향이 열(동작 환경에 있어서의 온도)에 의해 재반전되는 경우가 있어, 보유 에러가 되어버린다.
열 안정성을 나타내는 지표로는 열에 의한 반전에 필요한 에너지를 환경의 온도 에너지로 나눈 값을 사용한다. 이하, 이 지표를 Δ라고 쓰기로 한다.
ST-MRAM으로서의 기억 소자(3)는 종래의 MRAM과 비교하여, 스케일링에 있어서 유리하게, 즉 기억층(17)의 체적을 작게 하는 것이 가능하다는 이점이 있다.
그러나, 체적이 작아지는 것은 다른 특성이 동일하면, 열 안정성을 저하시키는 경향이 있다.
본 실시 형태와 같은 ST-MRAM 기억 장치의 대용량화를 진행시킨 경우, 기억 소자(3)의 체적은 한층 작아지므로, 열 안정성의 확보는 중요한 과제가 된다.
그로 인해, 기억 소자(3)에 있어서, 열 안정성은 매우 중요한 특성이며, 체적을 감소시켜도 이 열 안정성이 확보되도록 설계할 필요가 있다.
즉, ST-MRAM으로서의 기억 소자(3)가 불휘발 메모리로서 존재할 수 있기 위해서는 스핀 토크 자화 반전에 필요한 반전 전류를 트랜지스터의 포화 전류 이하로 저감시키고, 또한 기입된 정보를 보유하기 위한 열 안정성을 확보할 필요가 있다.
반전 전류의 저감과 열 안정성의 확보를 양립시키는 관점에서 주목받고 있는 것이 수직 자화막을 기억층에 사용한 구조이다. 여기서, 「수직」이란, 기억층 표면의 법선 방향이며, 「수직 자화막」이란, 자화가 평형 상태에 있어서 수직 방향을 향하는 자화막이다.
박막인 기억층(17)이 수직 자화막이 되기 위해서는 수직 자기 이방성이라고 불리는 성질을 기억층(17)이 갖는 것을 필요로 한다.
수직 자기 이방성을 갖는 자성 재료에는 희토류-전이 금속 합금(TbCoFe 등), 금속 다층막(Co/Pd 다층막 등), 규칙 합금(FePt 등), 산화물과 자성 금속 사이의 계면 이방성의 이용(Co/MgO 등) 등 몇 종류가 있다.
수직 자기 이방성을 갖는 자성 재료를 사용한 MTJ 소자(이하, 수직 MTJ라 함)에 있어서, 그의 열 안정성의 지표 Δ 및 반전 전류 Ic0은 이하와 같이 쓸 수 있다.
Figure pat00001
Figure pat00002
여기서, μ0은 진공의 투자율, Ms는 기억층의 포화 자화, V는 기억층의 체적, kB는 볼츠만 상수, T는 절대 온도, e는 전자의 전하, 바 첨부의 h는 환산 프랑크 정수, α는 덤핑 정수, η은 스핀 편극율, (Nx, Nz)는 소자의 형상에 의해 정해지는 반자계 계수이며, Nx가 면 내 방향 성분, Nz는 막 두께 방향 성분이다.
또한, hk는 무차원으로 규격화된 수직 자기 이방성이며, 수직 자기 이방성 에너지 K를 사용하여,
Figure pat00003
으로 부여된다.
상기 각 식을 좀더 상세하게 살펴본다. 우선, 열 안정성 지표 Δ와 반전 전류 Ic0은 비례의 관계에 있고, 반전하기 쉬운 소자에 있어서는 열 안정성도 작은 것을 알 수 있다.
또한, 열 안정성 지표 Δ 및 반전 전류 Ic0은 수직 자기 이방성 에너지만으로 정해지는 것이 아니고, 소자의 형상에서 유래하는 반자계 계수 (Nx, Nz)도 기여하는 것을 알 수 있다.
수직 자화 MTJ에 있어서, 자화를 수직 방향으로 향하게 하는 주요인이 되는 것이 수직 자기 이방성 에너지다.
한편, 기억층(17)의 형상은 면 내 방향의 길이 스케일(수십 nm)에 비하여, 막 두께 방향의 길이 스케일(수 nm)이 작기 때문에, 막 두께 방향의 반자계가 강하게 작용하여, 결과적으로, 수직 자기 이방성을 약화시키는 방향으로 작용한다.
예를 들어, 기억층(17)이 무한한 면적을 갖는 경우에는 Nx는 0, Nz는 1이 된다.
따라서, 반자계의 효과에 의해, 무차원화한 수직 자기 이방성은 hk-1이 된다.
한편, 기억층(17)이 막면이 직경 70nm인 원형 형상이고, 막 두께가 2nm였을 경우, Nx는 0.0404, Nz는 0.9192가 된다. 이때의 무차원화한 수직 자기 이방성은 hk-0.8788이 된다.
이와 같이, 기억층(17)을 유한한 크기로 가공함으로써 수직 자기 이방성이 커져, 결과적으로, 열 안정성 지표 Δ와 반전 전류 Ic0을 크게 하고 있는 것을 알 수 있다.
이상과 같이, 열 안정성 지표 Δ 및 반전 전류 Ic0은 수직 자기 이방성 에너지 K뿐만 아니라, 소자의 형상에도 의존하는 것을 알 수 있다.
그런데, 기억층(17)의 가공은 포토리소그래피 기술로 레지스트를 패터닝한 후, 이온 밀링이나 반응성 이온 에칭 등으로 에칭을 행함으로써 이루어진다.
이때, 패터닝 형상에 편차 등이 있기 때문에, 완성되는 기억층(17)의 형상에도, MTJ 소자마다 편차가 발생한다. 상술한 바와 같이, 기억층(17)의 형상은 열 안정성 지표 Δ 및 반전 전류 Ic0에 밀접하게 영향을 미치기 때문에, 이들 특성에도 편차가 발생한다는 문제가 있다.
예를 들어, 반전 전류 Ic0이 소자마다 변동되었을 경우, 최대의 반전 전류 Ic0에 있어서도 기입을 할 수 없으면 안된다. 그로 인해, 편차가 커질수록, 보다 큰 선택용 트랜지스터가 필요하게 된다. 이것은 메모리의 용량을 작게 하거나, 혹은 소비 전력이 증대된다는 문제를 일으킨다.
또한, 열 안정성 지표 Δ가 소자마다 변동되었을 경우에는 작은 열 안정성 지표 Δ를 가진 소자의 열 안정성이 저하되는 점에서, 메모리의 신뢰성을 손상시키는 것으로 연결된다.
본 실시 형태에서는 기억 소자(3)의 제조 상의 형상 오차를 상정한 후에, 반전 전류 Ic0 및 열 안정성 지표 Δ의 편차를 억제한다.
<4. 실시 형태의 구성>
이어서, 실시 형태의 구체적 구성에 대해서 설명한다.
실시 형태의 기억 장치의 구성은 앞서 도 1에서 설명한 대로, 직교하는 2종류의 어드레스 배선(1, 6)(예를 들어 워드선과 비트선)의 교점 부근에, 자화 상태에서 정보를 보유할 수 있는 기억 소자(3)가 배치되는 것이다.
그리고 2종류의 어드레스 배선(1, 6)을 통해서, 기억 소자(3)에 상하 방향의 전류를 흘려, 스핀 토크 자화 반전에 의해 기억층(17)의 자화의 방향을 반전시킬 수 있다.
도 3은 실시 형태의 기억 소자(3)(ST-MRAM)의 층 구조의 예를 나타내고 있다.
기억 소자(3)는 하지층(14), 자화 고정층(15), 중간층(16), 기억층(17), 캡층(18)을 갖는다.
도시와 같이, 이 기억 소자(3)는 스핀 토크 자화 반전에 의해 자화(M17)의 방향이 반전되는 기억층(17)에 대하여, 하층측에 자화 고정층(15)을 형성하고 있다.
그리고 기억층(17)의 자화(M17)와 자화 고정층(15)의 자화(M15)가 상대적인 각도에 의해 정보의 0, 1을 규정하고 있다.
기억층(17)과 자화 고정층(15)의 사이에는 터널 배리어층(터널 절연층)이 되는 중간층(16)이 형성되고, 기억층(17)과 자화 고정층(15)에 의해, MTJ 소자가 구성되어 있다.
또한, 자화 고정층(15)의 아래에는 하지층(14)이 형성되고, 기억층(17)의 위에는 캡층(18)이 형성되어 있다.
하지층(14)에는 Ta, Ru 등이 사용된다. 또한 캡층(18)에도 Ta, Ru 등이 사용된다.
기억층(17) 및 자화 고정층(15)은 수직 자화를 갖는다. 이로 인해 기억층(17) 및 자화 고정층(15)은 Fe, Co, Ni 중 적어도 하나를 주성분으로 하고, 또한B, C 중 적어도 하나를 포함하는 합금이 바람직하다.
예를 들어 기억층(17) 및 자화 고정층(15)으로는 CoFeB이나 FeNiC 등의 Fe를 포함하는 합금이 적합하다.
또한 기억층(17)은 Co와 Fe 중 적어도 한쪽을 포함하는 자성층과 도전성의 산화물층이 교대로 적층된 구조를 갖는 수직 자화막이어도 된다.
구체적으로는 도 3의 B의 단면도에 나타낸 바와 같은 구조이다. 즉 기억층(17)을 형성하는 자성층의 예로서 Co, Fe 중 어느 하나를 함유하는 층과, 도전성 산화물의 층을 교대로 적층한다.
이 구성에 의하면, 수직 자기 이방성에 기여하는 계면을 증가시킬 수 있어, 수직 자화에 유리하다.
도전성의 산화물로는, 예를 들어 Re03, RuO2, SnO2, TiO2, LiTi2O4, LiV204, Fe3O4 등, 혹은 통상으로는 절연체가 되는 산화물에 산소 결함이나 이종 원소의 도프 등에 의해 도전성을 갖게 한 것을 사용할 수 있다.
중간층(16)으로는, 예를 들어 MgO(산화마그네슘)을 사용한다. 중간층(16)을 MgO층으로 한 경우에는 자기 저항 변화율(MR비)을 높게 할 수 있다.
MR비를 높게 함으로써, 스핀 주입의 효율을 향상시켜, 기억층(17)의 자화(M17)의 방향을 반전시키기 위해서 필요한 전류 밀도를 저감할 수 있다.
이러한 구조에 있어서, 기억층(17)의 포화 자화를 Ms(emu/cc), 기억층(17)의 막 두께를 t(nm)라 했을 때에, 기억층(17)의 막 두께 t는
(1489/Ms)-0.593<t<(6820/Ms)-1.55
를 만족하는 막 두께로 되어 있다.
본 실시 형태의 기억 소자(3)는 하지층(14)으로부터 캡층(18)까지를 진공 장치 내에서 연속적으로 형성하고, 그 후 에칭 등의 가공에 의해 기억 소자(3)의 패턴을 형성함으로써, 제조할 수 있다.
본 실시 형태에 의하면, 기억 소자(3)의 기억층(17)이 수직 자화막이기 때문에, 기억층(17)의 자화(M17)의 방향을 반전시키기 위해서 필요한 기입 전류량을 저감할 수 있다.
이와 같이, 정보 보유 능력인 열 안정성을 충분히 확보할 수 있기 때문에, 특성 밸런스가 우수한 기억 소자(3)를 구성할 수 있다.
이에 의해, 동작 에러를 없애, 기억 소자(3)의 동작 마진을 충분히 얻을 수 있어, 기억 소자(3)를 안정적으로 동작시킬 수 있다.
따라서, 안정적으로 동작하는 신뢰성이 높은 메모리를 실현할 수 있다.
또한, 기입 전류를 저감하여, 기억 소자(3)에 기입을 행할 때의 소비 전력을 저감하는 것이 가능하게 된다.
따라서, 본 실시 형태의 기억 소자(3)에 의해 메모리 셀을 구성한, 메모리 전체의 소비 전력을 저감하는 것이 가능하게 된다.
이에 의해, 정보 보유 특성이 우수한, 안정적으로 동작하는 신뢰성이 높은 메모리를 실현할 수 있고, 기억 소자(3)를 구비한 메모리에 있어서, 소비 전력을 저감할 수 있다.
또한 상술한 본 실시 형태에 의하면, 기억층(17)의 일부를 구성하는 산화물층은 도전체이기 때문에, 터널 자기 저항 효과를 발생시키는 터널 배리어 부분의 저항으로 중첩되는 곳의, 터널 자기 저항 효과에 기여하지 않는 직렬 저항을 저감시킬 수 있어, 터널 자기 저항 효과의 저하를 방지할 수 있다.
자기 저항 효과는 판독 신호 강도에 반영되기 때문에, 신호 저하에 수반하는 회로의 복잡화나 판독의 저속화를 초래하지 않는다.
또한, 도 2에 나타낸 기억 소자(3)를 구비하는, 도 1에 나타낸 구성의 메모리는, 메모리를 제조할 때에, 일반적인 반도체 MOS 형성 프로세스를 적용할 수 있다는 이점을 갖고 있다. 따라서, 본 실시 형태의 메모리를 범용 메모리로서 적용하는 것이 가능하게 된다.
게다가, 기억층(17)의 막 두께 t를 (1489/Ms)-0.593<t<(6820/Ms)-1.55의 조건으로 설정하고 있음으로써, 열 안정성 및 반전 전류의 편차를 억제할 수 있다. 이에 의해, 안정적으로 동작하는 신뢰성이 높은 메모리를 실현할 수 있다. 또한 이 점에서도 반전 전류를 저감하여, 기억 소자에 기입을 행할 때의 소비 전력을 저감하는 것이 가능하게 된다.
또한, 실시 형태로서의 기억층(17)의 일부에 사용되는 자성층에는 Co, Fe 이외의 원소를 첨가하는 것도 가능하다.
또한, 자화 고정층(15)은 강자성층만에 의해서, 혹은 반강자성층과 강자성층의 반강자성 결합을 이용함으로써, 그의 자화의 방향이 고정된 구성으로 할 수 있다.
또한, 자화 고정층(15)은 단층의 강자성층으로 이루어지는 구성, 혹은 복수층의 강자성층을 비자성층을 개재해서 적층한, 적층 페리핀 구조로 할 수 있다.
적층 페리핀 구조의 자화 고정층(15)을 구성하는 강자성층의 재료로는 Co, CoFe, CoFeB 등을 사용할 수 있다. 또한, 비자성층의 재료로는 Ru, Re, Ir, Os 등을 사용할 수 있다.
혹은 반강자성층과 강자성층의 반강자성 결합을 이용함으로써, 그의 자화의 방향이 고정된 구성으로 할 수 있다.
반강자성층의 재료로는 FeMn 합금, PtMn 합금, PtCrMn 합금, NiMn 합금, IrMn 합금, NiO, Fe2O3 등의 자성체를 들 수 있다.
또한, 이들 자성체에, Ag, Cu, Au, Al, Si, Bi, Ta, B, C, O, N, Pd, Pt, Zr, Hf, Ir, W, Mo, Nb 등의 비자성 원소를 첨가하여, 자기 특성을 조정하거나, 그 밖의 결정 구조나 결정성이나 물질의 안정성 등의 각종 물성을 조정하거나 할 수 있다.
또한, 기억 소자의 막 구성은 기억층(17)이 자화 고정층(15)의 하측에 배치되는 구성이어도 문제 없다.
<5. 계산>
여기서, 본 실시 형태의 기억 소자(3)의 구성에 있어서, 매크로 스핀 모델을 사용하여, 구체적으로 기억층(17)의 여러 특성 파라미터가 열 안정성 지표 Δ나 반전 전류 Ic0에 미치는 영향을 조사하였다.
열 안정성 지표 Δ, 반전 전류 Ic0은 상술한 수학식 1, 수학식 2 대로이다.
불휘발 메모리로서 사용하기 위해서는 메모리의 용량이나 정보의 보유 시간에도 의존하지만, 열 안정성 지표 Δ는 60 내지 70의 값을 필요로 한다.
상술한 수학식 1에서 알 수 있는 바와 같이, 열 안정성 지표 Δ는 분모에 온도(T)를 포함하기 때문에, 예를 들어 동작 보증 온도가 85도이면, 실온에서의 열 안정성 지표 Δ는 더욱 큰 값을 필요로 한다.
따라서, 예를 들어 기억층(17)의 포화 자화가 800emu/cc, 기억층(17)의 막면 형상이 직경 70nm인 원형의 경우에, Δ=100이 되는 기억층(17)의 막 두께와 무차원화한 수직 자기 이방성 에너지의 관계를 도 4에 나타내었다.
이 도 4에서 알 수 있는 바와 같이, 막 두께가 커짐과 함께, 반자계 계수 Nx는 커지고, Nz는 작아진다. 그로 인해, 막 두께가 커짐과 함께 필요한 무차원화한 수직 자기 이방성 에너지는 작아져 간다.
이와 같이, 각각의 막 두께에서의 필요한 수직 자기 이방성 에너지를 알게 된 바, 이번에는 기억층(17)의 형상을 변동시킨 후에, 열 안정성 지표 Δ의 계산을 행하였다.
이것은 기억층(17)의 패터닝으로 형상이 변동되는 것을 상정하고 있다. 여기에서는 형상의 편차를 ±5nm로 하였다.
또한, 열 안정성 지표 Δ와 반전 전류 Ic0은 상술한 바와 같이 비례 관계에 있다. 이하에서 열 안정성 지표 Δ에 대해서 설명하는 것은 반전 전류 Ic0에 대해서도 마찬가지로 생각할 수 있다.
도 5에 결과를 나타내었다. 기억층(17)의 막 두께로서 1nm 내지 7nm의 범위에서 조사하였다.
각각의 막 두께에 있어서, 수직 자기 이방성 에너지는 도 4에서 구한 값을 사용하고 있다. 그리고, 기억층(17)의 형상은 직경 70nm인 원형을 기준으로 하고, 그 외에, 65nm×65nm, 65nm×70nm, 65nm×75nm, 70nm×75nm, 75nm×75nm와 같이 변화시켰다.
여기서, x×y라고 썼을 때에, x=y이면 직경이 x(=y)인 원형, x≠y이면, 단축이 x, 장축이 y인 타원형인 것을 의미한다.
도 5에 있어서, 우선 70nm×70nm인 것을 보면, 이것을 기준으로 했기 때문에 당연하지만, 모든 막 두께에서 Δ=100이다.
한편, 기타 형상인 경우를 보면, 다음을 알 수 있다.
즉, 면적이 작은 65nm×65nm인 것은 막 두께가 증가하면 열 안정성 지표 Δ가 증가하지만, 반대로 면적이 큰 65nm×75nm, 70nm×75nm, 75nm×75nm인 것은 막 두께의 증가에 수반해 열 안정성 지표 Δ는 감소한다.
결과로서, 막 두께가 3.7nm 부근에서는 형상이 변동되었을 때라도 열 안정성 지표 Δ의 변동이 작아져 있는 것을 알 수 있다.
도 6에 기억층(17)의 막 두께와 열 안정성 지표 Δ의 변동의 관계를 나타내었다.
여기서 열 안정성 지표 Δ의 변동이란, Δ의 최대값과 최소값의 차를 원래의Δ(여기서는 100)로 나눈 값이다.
열 안정성 지표 Δ의 변동이 20％가 되는 막 두께를 구하면, 도면 중 A점으로서 나타낸 막 두께가 1.82nm, B점으로 나타낸 막 두께가 4.96nm가 된다.
이상을 정리하면, 열 안정성 지표 Δ가 100, 기억 소자의 직경이 70nm, 포화 자화가 800emu/cc인 경우에는 기억층(17)의 막 두께를 1.82nm 이상 4.96nm 이하의 범위로 함으로써, Δ의 변동이 20％ 이하로 억제되는 것을 알 수 있다.
이어서, 열 안정성 지표 Δ와 기억 소자(3)의 직경은 그대로 하고, 포화 자화를 변화시켜서 열 안정성 지표 Δ의 변동이 20％가 되는 막 두께를 구하였다.
그 결과를 도 7에 점으로 나타내었다. 도면 중 A점, B점으로 나타낸 점은 포화 자화가 800emu/cc인 경우이며, 도 6의 A점, B점과 동일하다.
포화 자화를 변화시킴으로써 열 안정성 지표 Δ의 변동이 20％가 되는 막 두께도 변화한다.
포화 자화 Ms를 증가시키면 이 막 두께가 줄어드는 점에서, 이들의 관계를 t=a+b/Ms라고 하는 식으로 근사하였다. 계수 a, b는 이 식이 도 7의 각 점에 가장 잘 맞도록 피팅해서 구하였다.
그 결과가 도 7의 곡선 C, D이다. A점을 포함하는 하한의 막 두께가 곡선 C, B점을 포함하는 상한의 막 두께가 곡선 D이다. 곡선 C, D 내의 사선부에 상당하는 부분이 열 안정성 지표 Δ의 변동이 20％ 이내가 되는 범위이다.
구체적으로 막 두께의 범위를 수학식으로 나타내면,
Figure pat00004
이 된다.
이 수학식 4의 좌측의 항이 도 7의 곡선 C, 우측의 항이 도 7의 곡선 D가 된다.
이와 같이 하여, 열 안정성 지표 Δ와 기억층(17)의 직경을 고정했을 경우에, 열 안정성 지표 Δ 및 반전 전류 Ic0의 변동을 작게 할 수 있는, 기억층(17)의 포화 자화 Ms(emu/cc)와 기억층(17)의 막 두께 t(nm)의 관계가 얻어졌다.
열 안정성 지표 Δ 및 기억층(17)의 직경은 기억 장치의 용도나 반도체의 디자인 룰 등으로 여러 가지 값을 취할 수 있다.
전형적으로는, 열 안정성 지표 Δ는 60에서 100, 기억층(17)의 직경은 40nm에서 70nm의 범위이다.
따라서, 열 안정성 지표 Δ 및 기억층(17)의 직경을 이 범위에서 변화시키면서, 열 안정성 지표 Δ의 변동이 20％가 되는 기억층(17)의 포화 자화 Ms(emu/cc)와 기억층의 막 두께 t(nm)의 관계를 조사하였다.
도 8에 기억층(17)의 포화 자화 Ms(emu/cc)와 기억층(17)의 막 두께 t(nm)의 관계의 상한의 경계(곡선F)와 하한의 경계(곡선E)를 나타내었다. 사선부의 영역이 열 안정성 지표 Δ의 변동을 20％ 이하로 억제할 수 있는 영역이다.
이 영역을 구체적으로 수학식으로 나타내면,
Figure pat00005
이 된다.
정리하면, 기억층(17)의 포화 자화 Ms와 기억층(17)의 막 두께 t의 관계가 수학식 5를 만족할 때, 기억층(17)의 형상이 변동되었을 때에도, 열 안정성 지표 Δ 및 반전 전류 Ic0의 변동을 작게 할 수 있다.
<6. 변형예>
이상 실시 형태에 대해서 설명했지만, 본 발명의 기술은 상술한 실시 형태에서 나타낸 기억 소자(3)의 막 구성에 한정되지 않고, 여러 가지 막 구성을 채용하는 것이 가능하다.
예를 들어 실시 형태에서는 자화 고정층(15)을 CoFeB로 했지만, 실시 형태에 한정되지 않고, 기타 여러 가지 구성을 취할 수 있다.
또한, 실시 형태에서는 단일의 하지층(14), 캡층(18)을 예시했지만, 이들은 적층 구조여도 된다. 또한 하지층(14), 캡층(18)의 재료도 다양하게 고려할 수 있다.
기억 소자(3)의 막면 형상은 원형 이외에, 타원형, 다각형 등, 여러 가지 형상을 취할 수 있다.
또한 본 발명의 기술은 이하와 같은 구성도 채용할 수 있다.
(1) 정보를 자성체의 자화 상태에 의해 보유하는 기억층과,
상기 기억층에 기억된 정보의 기준이 되는 자화를 갖는 자화 고정층과,
상기 기억층과 상기 자화 고정층의 사이에 형성되는 비자성체에 의한 중간층
을 갖고,
상기 기억층, 상기 중간층, 상기 자화 고정층을 갖는 층 구조의 적층 방향으로 흐르는 전류에 수반하여 발생하는 스핀 토크 자화 반전을 이용해서 상기 기억층의 자화를 반전시킴으로써 정보의 기억을 행함과 함께,
상기 기억층의 포화 자화를 Ms(emu/cc), 상기 기억층의 막 두께를 t(nm)라 했을 때에,
(1489/Ms)-0.593<t<(6820/Ms)-1.55
를 만족하는 기억 소자.
(2) 상기 기억층 및 상기 자화 고정층은 막면에 대하여 수직인 자화를 갖는 상기 (1)에 기재된 기억 소자.
(3) 상기 중간층과 반대측에 있어서 상기 기억층에 인접하는 캡층을 갖는 상기 (1) 또는 (2)에 기재된 기억 소자.
(4) 상기 기억층의 막 두께 t(nm)는 40(nm) 내지 70(nm)의 범위 내인 상기 (1) 내지 (3) 중 어느 하나에 기재된 기억 소자.
(5) 상기 기억층은 Co와 Fe 중 적어도 한쪽을 포함하는 자성층과, 도전성의 산화물층이 교대로 적층된 구조를 갖는 수직 자화막인 상기 (1) 내지 (4) 중 어느 하나에 기재된 기억 소자.
1: 게이트 전극
2: 소자 분리층
3: 기억 소자
4: 콘택트층
6: 비트선
7: 소스 영역
8: 드레인 영역
9: 배선
10: 반도체 기체
14: 하지층
15: 자화 고정층
16: 중간층
17: 기억층
18: 캡층

Claims (6)

  1. 정보를 자성체의 자화 상태에 의해 보유하는 기억층과,
    상기 기억층에 기억된 정보의 기준이 되는 자화를 갖는 자화 고정층과,
    상기 기억층과 상기 자화 고정층의 사이에 형성되는 비자성체에 의한 중간층을 갖고,
    상기 기억층, 상기 중간층, 상기 자화 고정층을 갖는 층 구조의 적층 방향으로 흐르는 전류에 수반하여 발생하는 스핀 토크 자화 반전을 이용해서 상기 기억층의 자화를 반전시킴으로써 정보의 기억을 행함과 함께,
    상기 기억층의 포화 자화를 Ms(emu/cc), 상기 기억층의 막 두께를 t(nm)라 했을 때에,
    (1489/Ms)-0.593<t<(6820/Ms)-1.55
    를 만족하는 기억 소자.
  2. 제1항에 있어서, 상기 기억층 및 상기 자화 고정층은 막면에 대하여 수직인 자화를 갖는 기억 소자.
  3. 제1항에 있어서, 상기 중간층과 반대측에 있어서 상기 기억층에 인접하는 캡층을 갖는 기억 소자.
  4. 제1항에 있어서, 상기 기억층의 막 두께 t(nm)는 40(nm) 내지 70(nm)의 범위 내인 기억 소자.
  5. 제1항에 있어서, 상기 기억층은 Co와 Fe 중 적어도 한쪽을 포함하는 자성층과, 도전성의 산화물층이 교대로 적층된 구조를 갖는 수직 자화막인 기억 소자.
  6. 정보를 자성체의 자화 상태에 의해 보유하는 기억 소자와,
    서로 교차하는 2종류의 배선을 구비하고,
    상기 기억 소자는
    정보를 자성체의 자화 상태에 의해 보유하는 기억층과, 상기 기억층에 기억된 정보의 기준이 되는 자화를 갖는 자화 고정층과, 상기 기억층과 상기 자화 고정층의 사이에 형성되는 비자성체에 의한 중간층을 갖고, 상기 기억층, 상기 중간층, 상기 자화 고정층을 갖는 층 구조의 적층 방향으로 흐르는 전류에 수반하여 발생하는 스핀 토크 자화 반전을 이용해서 상기 기억층의 자화를 반전시킴으로써 정보의 기억을 행함과 함께, 상기 기억층의 포화 자화를 Ms(emu/cc), 상기 기억층의 막 두께를 t(nm)라 했을 때에,
    (1489/Ms)-0.593<t<(6820/Ms)-1.55
    를 만족하는 구성이 되고,
    상기 2종류의 배선 사이에 상기 기억 소자가 배치되고,
    상기 2종류의 배선을 통해서, 상기 기억 소자에 상기 적층 방향의 전류가 흐르고, 이에 수반하여 스핀 토크 자화 반전이 일어나는 기억 장치.
KR1020120051402A 2011-05-23 2012-05-15 기억 소자의 제조 방법 KR101983077B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120051402A KR101983077B1 (ko) 2011-05-23 2012-05-15 기억 소자의 제조 방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2011-114439 2011-05-23
JP2011114439A JP5796349B2 (ja) 2011-05-23 2011-05-23 記憶素子の製造方法
KR1020120051402A KR101983077B1 (ko) 2011-05-23 2012-05-15 기억 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20120130702A true KR20120130702A (ko) 2012-12-03
KR101983077B1 KR101983077B1 (ko) 2019-05-29

Family

ID=47199844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120051402A KR101983077B1 (ko) 2011-05-23 2012-05-15 기억 소자의 제조 방법

Country Status (5)

Country Link
US (1) US8625342B2 (ko)
JP (1) JP5796349B2 (ko)
KR (1) KR101983077B1 (ko)
CN (1) CN102800804B (ko)
TW (1) TWI473088B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9450177B2 (en) 2010-03-10 2016-09-20 Tohoku University Magnetoresistive element and magnetic memory
JP5725735B2 (ja) * 2010-06-04 2015-05-27 株式会社日立製作所 磁気抵抗効果素子及び磁気メモリ
JP5786341B2 (ja) * 2010-09-06 2015-09-30 ソニー株式会社 記憶素子、メモリ装置
US8796797B2 (en) 2012-12-21 2014-08-05 Intel Corporation Perpendicular spin transfer torque memory (STTM) device with enhanced stability and method to form same
CN103794224B (zh) * 2014-01-27 2017-01-11 华中科技大学 一种基于相变磁性材料的非易失性逻辑器件及逻辑操作方法
EP3123537A4 (en) * 2014-03-25 2018-02-14 Intel Corporation Magnetic domain wall logic devices and interconnect
KR20170037707A (ko) * 2015-09-25 2017-04-05 삼성전자주식회사 자기 기억 소자 및 이의 제조 방법
US10439130B2 (en) * 2016-10-27 2019-10-08 Tdk Corporation Spin-orbit torque type magnetoresistance effect element, and method for producing spin-orbit torque type magnetoresistance effect element
JP6832818B2 (ja) * 2017-09-21 2021-02-24 キオクシア株式会社 磁気記憶装置
US20240196755A1 (en) * 2022-12-10 2024-06-13 International Business Machines Corporation Reactive serial resistance reduction for magnetoresistive random-access memory devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6256223B1 (en) 1998-07-28 2001-07-03 International Business Machines Corporation Current-induced magnetic switching device and memory including the same
JP2003017782A (ja) 2001-07-04 2003-01-17 Rikogaku Shinkokai キャリヤスピン注入磁化反転型磁気抵抗効果膜と該膜を用いた不揮発性メモリー素子及び該素子を用いたメモリー装置
JP2008227388A (ja) 2007-03-15 2008-09-25 Sony Corp 記憶素子及びメモリ
WO2009136313A1 (en) * 2008-05-06 2009-11-12 Commissariat A L'energie Atomique Heat assisted magnetic write element
JP2010021580A (ja) * 2005-10-19 2010-01-28 Toshiba Corp 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード、電子装置、磁気抵抗効果素子の製造方法、及び、磁気ランダムアクセスメモリの製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3667244B2 (ja) * 2001-03-19 2005-07-06 キヤノン株式会社 磁気抵抗素子、それを用いたメモリ素子、磁気ランダムアクセスメモリ及び磁気ランダムアクセスメモリの記録再生方法
KR100468861B1 (ko) * 2003-01-07 2005-01-29 삼성전자주식회사 고선택성을 가지는 자기저항 메모리
US7242045B2 (en) * 2004-02-19 2007-07-10 Grandis, Inc. Spin transfer magnetic element having low saturation magnetization free layers
JP4550552B2 (ja) * 2004-11-02 2010-09-22 株式会社東芝 磁気抵抗効果素子、磁気ランダムアクセスメモリ、磁気抵抗効果素子の製造方法
JP4877575B2 (ja) * 2005-05-19 2012-02-15 日本電気株式会社 磁気ランダムアクセスメモリ
JP2007048790A (ja) * 2005-08-05 2007-02-22 Sony Corp 記憶素子及びメモリ
US7224601B2 (en) * 2005-08-25 2007-05-29 Grandis Inc. Oscillating-field assisted spin torque switching of a magnetic tunnel junction memory element
JP2007081280A (ja) * 2005-09-16 2007-03-29 Fujitsu Ltd 磁気抵抗効果素子及び磁気メモリ装置
JP4444241B2 (ja) * 2005-10-19 2010-03-31 株式会社東芝 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
JP2007266498A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 磁気記録素子及び磁気メモリ
JP2007305882A (ja) * 2006-05-12 2007-11-22 Sony Corp 記憶素子及びメモリ
JP2008098523A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
FR2910716B1 (fr) * 2006-12-26 2010-03-26 Commissariat Energie Atomique Dispositif magnetique multicouches, procede pour sa realisation, capteur de champ magnetique, memoire magnetique et porte logique mettant en oeuvre un tel dispositif

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6256223B1 (en) 1998-07-28 2001-07-03 International Business Machines Corporation Current-induced magnetic switching device and memory including the same
JP2003017782A (ja) 2001-07-04 2003-01-17 Rikogaku Shinkokai キャリヤスピン注入磁化反転型磁気抵抗効果膜と該膜を用いた不揮発性メモリー素子及び該素子を用いたメモリー装置
JP2010021580A (ja) * 2005-10-19 2010-01-28 Toshiba Corp 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード、電子装置、磁気抵抗効果素子の製造方法、及び、磁気ランダムアクセスメモリの製造方法
JP2008227388A (ja) 2007-03-15 2008-09-25 Sony Corp 記憶素子及びメモリ
WO2009136313A1 (en) * 2008-05-06 2009-11-12 Commissariat A L'energie Atomique Heat assisted magnetic write element

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
J. Magn. Mat., 159, L1(1996)
Phys. Rev. B, 54, 9353(1996)

Also Published As

Publication number Publication date
JP2012244030A (ja) 2012-12-10
CN102800804A (zh) 2012-11-28
US20120300541A1 (en) 2012-11-29
TWI473088B (zh) 2015-02-11
JP5796349B2 (ja) 2015-10-21
CN102800804B (zh) 2017-01-18
US8625342B2 (en) 2014-01-07
TW201248626A (en) 2012-12-01
KR101983077B1 (ko) 2019-05-29

Similar Documents

Publication Publication Date Title
US9515254B2 (en) Storage element, memory and electronic apparatus
JP5768498B2 (ja) 記憶素子、記憶装置
JP5867030B2 (ja) 記憶素子、記憶装置
KR101983077B1 (ko) 기억 소자의 제조 방법
JP4380693B2 (ja) 記憶素子、メモリ
TWI530945B (zh) Memory elements and memory devices
US10483459B2 (en) Magnetic memory
JP6194752B2 (ja) 記憶素子、記憶装置、磁気ヘッド
JP2007157840A (ja) 記憶素子、メモリ
JP5782715B2 (ja) 記憶素子及び記憶装置
US10128435B2 (en) Memory element and memory device
JP5987613B2 (ja) 記憶素子、記憶装置、磁気ヘッド
WO2014050379A1 (ja) 記憶素子、記憶装置、磁気ヘッド
JP2012235015A (ja) 記憶素子及び記憶装置
JP2013033881A (ja) 記憶素子及び記憶装置
WO2013080436A1 (ja) 記憶素子、記憶装置
JP2013115400A (ja) 記憶素子、記憶装置
JP2013115399A (ja) 記憶素子、記憶装置
JP2008153527A (ja) 記憶素子及びメモリ
KR20120023560A (ko) 기억 소자 및 기억 장치
JP2017212464A (ja) 記憶素子、記憶装置、磁気ヘッド
WO2013080437A1 (ja) 記憶素子、記憶装置
KR20120126014A (ko) 기억 소자, 기억 장치
JP2012248811A (ja) 記憶素子及び記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant