JP4550552B2 - 磁気抵抗効果素子、磁気ランダムアクセスメモリ、磁気抵抗効果素子の製造方法 - Google Patents

磁気抵抗効果素子、磁気ランダムアクセスメモリ、磁気抵抗効果素子の製造方法 Download PDF

Info

Publication number
JP4550552B2
JP4550552B2 JP2004319604A JP2004319604A JP4550552B2 JP 4550552 B2 JP4550552 B2 JP 4550552B2 JP 2004319604 A JP2004319604 A JP 2004319604A JP 2004319604 A JP2004319604 A JP 2004319604A JP 4550552 B2 JP4550552 B2 JP 4550552B2
Authority
JP
Japan
Prior art keywords
layer
ferromagnetic layer
roughness
ferromagnetic
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004319604A
Other languages
English (en)
Other versions
JP2006134950A (ja
Inventor
俊彦 永瀬
純夫 池川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004319604A priority Critical patent/JP4550552B2/ja
Priority to US11/262,791 priority patent/US7193890B2/en
Publication of JP2006134950A publication Critical patent/JP2006134950A/ja
Application granted granted Critical
Publication of JP4550552B2 publication Critical patent/JP4550552B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Thin Magnetic Films (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、磁気ランダムアクセスメモリ（MRAM: Magnetic Random Access Memory）と、それを用いた電子カードおよび電子装置に係り、特にトンネル型磁気抵抗効果により“１”／“０”情報の記憶を行う素子を利用して構成した磁気メモリセルの構造に関する。
近年、新たな原理により情報を記憶するメモリが数多く提案されている。そのうちの１つに、トンネル型磁気抵抗(Tunneling Magneto Resistive)効果を用いて“１”／“０”情報の記憶を行う強磁性トンネル接合（Magnetic Tunnel Junction : MTJ）素子を利用して構成した磁気メモリセルを行列状に配置したＭＲＡＭが提案されている（非特許文献１）。ＭＲＡＭは、不揮発性、高速性の特徴を併せ持つ。
ＭＴＪ素子は、バリア層と２つの磁性層から構成され、一方の磁性層が反強磁性層によって、その磁化方向が固着された形態が良く利用される。他方の磁性層は外部磁界により磁化方向を変えることができる。磁化の向きが可変な磁性層は例えば記録層、磁化の向きが固定された磁性層は例えば固定層などと呼ばれる。
磁性層の磁化反転は、他の磁性層からの漏れ磁界、および磁性層の表面のラフネス（粗さ）等に応じてシフト（変化）する。すなわち、磁界（Ｈ）と磁化（Ｍ）とからなる平面上で表される、磁性体の磁化曲線のヒステリシスループが本来の位置よりずれる。従来は、記録層の磁化反転シフトは固定層からの漏れ磁界に起因するシフトと積層構造のラフネスに起因するシフトが同時に存在したため、素子間の反転磁界のばらつきが、非常に大きい。記録層の磁化反転シフトの大きさは、１Ｏｅ以下にすることが好ましく、概略０にすることがより好ましい。ラフネスを０とすることは、本来的に困難であるため、固定層からの漏れ磁界に起因する記録層の磁化反転シフトとラフネスに起因するものとを、それぞれ同時に概略０にすることはできない。このため、従来は、ラフネスに起因するシフトと漏れ磁界に起因するシフトが互いに相殺するように固定層の膜厚を調整して、磁化反転のシフトが概略０になるように調整されている。しかしながら、この調整方法では膜厚ばらつき、加工ばらつきが発生することにより、記録層の磁化反転およびシフトがばらついてしまう。
特開2004-128237（特許文献１）は、“Effect of finite magnetic film thickness on Neel coupling in spin valves”, J. C. S. Kools et. al., J. Appl. Phys. 85 (1999) p.4466-68を元にして、第１の強磁性層２３ｃの飽和磁化を第２の強磁性層２３ａの飽和磁化よりも小さくする技術を開示する。すなわち、特許文献１では、第１の強磁性層と第２の強磁性層の単位面積あたりの磁気モーメントの差を大きくして、ラフネスに起因する記録層の磁化反転のシフトのみを概略０にしている。しかしながら、第１の強磁性層と第２の強磁性層の単位面積あたりの磁気モーメントの差が大きいため、漏れ磁界に起因するシフトは概略０とはならない。また、固定層端部と記録層の距離を離すことにより、膜厚差が大きい場合に、漏れ磁界に起因するシフトを比較的小さくすることができたとしても、微細化には不向きなため、大容量のMRAMを考えた場合、現実的な手法とはいえない。
特開2004-128237号公報 Roy Scheuerlein et.al. "A 10ns Read and Write Non-Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in each Cell", ISSCC2000 Technical Digest pp.128〜pp.129 J. C. S. Kools et. al. "Effect of finite magnetic film thickness on Neel coupling in spin valves", J. Appl. Phys. 85 (1999) p.4466-68
本発明は、磁化反転のシフトを低減することが可能な磁気抵抗効果素子およびその製造方法を提供しようとするものである。
本発明の第１の視点による磁気抵抗効果素子は、磁化方向が固定され、単位面積当たりの磁気モーメントの値がｍ１である第１強磁性層と、前記第１強磁性層と接し、前記第１強磁性層との間の界面のラフネスの振幅の値がｈ１である非磁性層と、前記非磁性層の前記第１強磁性層と反対の面と接し、磁化方向が固定され、単位面積当たりの磁気モーメントの値がｍ１より小さいｍ２であり、前記非磁性層との間の界面のラフネスの振幅の値がｈ２である第２強磁性層と、前記第２強磁性層の前記非磁性層と反対の面と接し、前記第２強磁性層との間の界面のラフネスの振幅がｈ１およびｈ２より小さいｈ３であるバリア層と、前記バリア層の前記第２強磁性層と反対の面と面し、磁化方向が可変な第３強磁性層と、を具備することを特徴とする。
本発明の第２の視点による磁気抵抗効果素子の製造方法は、磁化方向が固定され、単位面積当たりの磁気モーメントがｍ１である第１強磁性層を形成する工程と、前記第１強磁性層上に非磁性層を形成する工程と、前記非磁性層上に、磁化方向が固定され、単位面積当たりの磁気モーメントがｍ１より小さいｍ２である第２強磁性層を形成する工程と、前記第２強磁性層の前記非磁性層と反対の面を平滑化する工程と、前記第２強磁性層上にバリア層を形成する工程と、前記バリア層上に、磁化方向が可変な第３強磁性層を形成する工程と、を具備することを特徴とする。
本発明によれば、磁化反転のばらつきを低減することが可能な磁気抵抗効果素子およびその製造方法を提供できる。
以下に本発明の実施の形態について図面を参照して説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
（１）実施形態
図１（ａ）は、本発明の実施形態に係る磁気ランダムアクセスメモリのＭＴＪ素子を模式的に示す図である。図１（ａ）に示されるように、ＭＴＪ素子１は、磁性層からなる記録層（自由層、フリー層）１１と固定層（固定磁化層、固着層、ピン層）１２との間にトンネルバリア層１３が挟まれた積層構造を有する。このような構造とすることにより、ＴＭＲ効果を利用することができる。固定層１２は、非磁性層２２を介して反強磁性的に結合した第１強磁性層２１と第２強磁性層２３とからなる、いわゆるシンセティック構造になっている。トンネルバリア層１３は、第２強磁性層２３の上に位置する。固定層１２の下方には、反強磁性層１４が設けられ、これにより固定層１２の磁化の向きは固定されている。一方、記録層（第３強磁性層）１１には、このような磁化の向きを固定する機構は設けられておらず、磁化の向きが自由に変化する。ＭＴＪ素子１の構造は、これに限らず、例えば図１（ｂ）に示すように、固定層１２が、順に積層された第１強磁性層２１、第１非磁性層３１、第２強磁性層２３、第２非磁性層３２、第３強磁性層３３から構成されていても良い。また、例えば図１（ｃ）に示すように、第２強磁性層２３が複数の層２３ａ乃至２３ｃから構成されていても良い。
第１強磁性層２１および第２強磁性層２３の材料として、Ｃｏ、Ｆｅ、Ｎｉの少なくともいずれか１つの元素を含む合金を用いることができる。Ｃｏ、Ｆｅ、Ｎｉおよびこれらを含んだ合金の飽和磁化はスレーターポーリング曲線により知る事ができる。また、これらの層をアモルファス材料および微結晶材料により構成することができる。この場合、Ｃｏ、Ｆｅ、Ｎｉの少なくともいずれか１つの元素を含む合金に、Ｂ、Ｃ、Ｎ、Ｓｉ、Ｔａ、Ｚｒ、Ｎｂ等を添加して形成することができる。また、これらの材料からなる磁性層を２層以上、積層した構成としてもよい。この場合、積層した磁性層はそれぞれ強磁性的に結合しており、磁化方向がほぼ同じ方向を向いている。
非磁性層２２の材料として、Ｒｕ、Ｒｈ、Ｒｅ、Ｏｓ、Ｉｒ、Ｖ、Ｃｒ、Ｃｕ、Ｎｂ、Ｍｏ、Ｔａ、Ｗ、あるいは少なくともいずれか１元素を含む合金を用いることができる。
反強磁性層１４の材料として、Ｐｔ、Ｉｒ、Ｐｄ、Ｒｈ、Ｒｕ、Ｃｒの中の少なくとも１つの元素とＭｎとの合金を用いることができる。また、反強磁性層１４の面方位を（１１１）に配向させて用いることができる。この場合の下地として、４Ａ程度の格子定数を持つＦＣＣ構造、２．８Ａ程度の格子定数を持つＢＣＣ構造をもつ材料、例えば、Ｐｔ、Ｒｈ、Ｐｄ、Ｉｒ、Ｃｕ、Ａｌ等を用いることができる。また、Ｒｕ、ＮｉＦｅ、ＮｉＣｒ、ＮｉＦｅＣｒ等を用いても良い。
トンネルバリア層１２の材料として、Ａｌ−Ｏ、Ｍｇ−Ｏ、Ｓｉ−Ｏ、Ａｌ−Ｎ、Ｓｉ−Ｎ、ＣｅーＯ、Ｈｆ−Ｏ、あるいはそれらの混合物等を用いることができる。その他、トンネル磁気抵抗効果を示す材料であれば何でも良い。
図２、図３は、固定層１２と記録層１１の磁化の向きの２つの状態を模式的に示している。図２に示すように、固定層１２、記録層１１の磁化の向き（図中の矢印の向き）が平行（同じ）である場合は、トンネルバリア層１３のトンネル抵抗は最も低くなる（トンネル電流が最も大きくなる）。一方、図３に示すように、固定層１２、記録層１１の磁化の向きが反平行である（異なる）場合は、トンネルバリア層１３のトンネル抵抗は最も高くなる（トンネル電流が最も小さくなる）。これら２つの状態を、例えば、“１”情報の記憶状態（“１”状態）および“０”情報の記憶状態（“０”状態）に対応させることにより、ＭＴＪ素子１は、２値の情報を記憶できる。
次に、記録層１１の反転磁界のシフトを０に近づけるための条件について説明する。上記のように、通常、固定層の磁気的膜厚を調整することにより、界面のラフネスに起因する記録層の磁化反転のシフトと、固定層の漏れ磁界に起因するシフトとを相殺させる。このようにして、記録層の磁化反転のシフトを概略０に調整することが図られる。ところが、固定層からの漏れ磁界はＭＴＪ素子のサイズおよび膜厚により変化するため、加工ばらつきや膜厚ばらつきに対して敏感となり、結果として反転磁界をばらつかせる原因となる。このため、漏れ磁界を概略０にするように固定層の磁気的膜厚を設定したまま、界面のラフネスに起因するシフトを概略０にすることが望ましい。
シンセティックピン構造の場合、以下の条件を満たすことにより、漏れ磁界に起因する記録層の反転磁界のシフトを概略０にすることができる。すなわち、第１強磁性層２１の磁気的膜厚（単位面積辺りの磁気モーメント）ｍ１と、第２強磁性層２３の磁気的膜厚ｍ２との比（ｍ２／ｍ１）を０．５以上とすることが求められる。好ましくは０．８以上１．０以下程度に調整することが望ましい。
また、漏れ磁界に起因する反転磁界のシフトはＭＴＪ素子の加工方法に依存するが、シンセティックピン構造の場合には第１強磁性層２１と第２強磁性層２３の膜厚を適切に調整することにより、加工方法の影響を極めて小さくできる。つまり、ＭＴＪ素子１を加工した際に、第１強磁性層２１と第２強磁性層２３から発生する漏れ磁界が記録層１１の位置でほぼ０になるような膜厚に調整すれば良い。
図１７および図１８に示すように、例えば、ＭＴＪ素子１の加工方法は記録層１１とピン層のサイズが違う２段階のエッチング方法（図１７）とそれらのサイズがほぼ同じになる１段階のエッチング方法（図１８）がある。このように、加工方法が大きく異なる場合でも、固定層１２を構成する第１強磁性層と第２強磁性層の膜厚を調整することにより、固定層１２からの漏れ磁界に起因するシフトが概略０になる膜厚が存在する。なお、図１７および図１８では、図１（ａ）の構造の記録層１１上にキャップ層５２、上部電極５１が設けられ、反強磁性層１４の下に下地層５３、下部電極５４が設けられた状態が示されている。
一例として、図１７および図１８の形状を仮定してＬＬＧシミュレーションを行った。記録層１１の膜厚、飽和磁化、異方性エネルギー密度はそれぞれ３ｎｍ、８５０ｅｍｕ／ｃｃ、１×１０3ｅｒｇ／ｃｃとした。第１強磁性層２１の膜厚、飽和磁化、異方性エネルギー密度はそれぞれ１．５ｎｍ、１４００ｅｍｕ／ｃｃ、８×１０4ｅｒｇ／ｃｃとし、反強磁性層１４との交換結合磁界が７５０Ｏｅとなるように一方向異方性を付与した。第２強磁性層２３の飽和磁化、異方性エネルギー密度はそれぞれ１４００ｅｍｕ／ｃｃ、１×１０4ｅｒｇ／ｃｃとした。非磁性層２２の膜厚は１ｎｍとし、層間の反強磁性結合エネルギー密度の大きさを０．７ｅｒｇ／ｃｍ 2 に設定した。バリア層１３の膜厚は１ｎｍとした。
これらの条件で記録層１１の磁化反転過程を計算したところ、記録層１１の磁化反転にシフトが見られた。計算では、各界面はフラットであると仮定しており、ラフネスに起因する記録層１１の磁化反転のシフトは現れないため、ここで見られたシフトは漏れ磁界に起因する記録層１１の磁化反転のシフトである。
シフト量を第２強磁性層２３の膜厚を変えて計算したところ、図１７および図１８の加工形状でそれぞれ図１９のようになった。図１９より分かるように、漏れ磁界に起因する記録層１１の磁化反転のシフトが０になる第２強磁性層膜厚は、図１７および図１８の加工形状でそれぞれ１．３５ｎｍ、１．４ｎｍと見積もることができ、加工形状によらずにほとんど同じ膜厚であることが分かる。ここで、第１強磁性層２１と第２強磁性層２３の磁気的膜厚（飽和磁化と膜厚の積）ｍ１、ｍ２の比ｍ２／ｍ１は図１７および図１８の加工形状でそれぞれ０．９、０．９３である。実際のＭＴＪ素子の加工では、素子の断面形状がテーパーを引く、ＭＴＪ素子相互間での膜厚がばらつく、等の理由により、ｍ２／ｍ１は０．８以上１．０未満、好ましくは、セルの製造ばらつきを考慮すると、０．９８以下、さらに好ましくは０．９５以下程度にすることがより望ましい。
界面ラフネスに起因するシフトに関しては、" Effect of finite magnetic film thickness on Neel coupling in spin valves", J. C. S. Kools et. al., J. Appl. Phys. 85 (1999) p.4466-68（非特許文献２）に解析式が報告されている。発明者らは、解析式をシンセティックピン構造に拡張し、さらに反転磁界がばらつくというＭＲＡＭ特有の問題点を考慮して本発明に至った。
シンセティックピン構造では、界面ラフネスと記録層の反転磁界がシフトする方向および大きさは、以下のような関係がある。すなわち、トンネルバリア層１３と第２強磁性層２３との界面、および第１強磁性層２１と反強磁性層１４との界面は、第２強磁性層２３と非磁性層２２との界面、および第１強磁性層２１と非磁性層２２との界面、と逆方向に記録層１１の反転磁界をシフトさせる。より詳しくは、トンネルバリア層１３と第２強磁性層２３との界面および第１強磁性層２１と反強磁性層１４との界面は、その界面ラフネスが小さくなるに連れ、記録層１１の反転磁界のシフトの大きさが小さくなる。一方、第２強磁性層２３と非磁性層２２との界面および第１強磁性層２１と非磁性層２２との界面は、その界面ラフネスが大きくなるに連れ、記録層１１の反転磁界のシフトの大きさが小さくなる。
また、記録層１１に近い界面の方が、記録層１１の反転磁界のシフトに与える影響が大きくなる。第１強磁性層２１と反強磁性層１４との界面は他の界面に比べて記録層１１からの距離が離れているため、記録層１１の反転磁界のシフトに対する寄与が最も小さい。この界面が現実的な範囲、例えばラフネスが０．１ｎｍ以上１ｎｍ以下の範囲で変化したとしても、後述のように、他の界面のラフネスを調整することにより、界面ラフネスおよび漏れ磁界に起因する記録層１１のシフトをそれぞれ同時に概略０にすることができる。
また、反強磁性層１４はピン特性を向上させるため、結晶成長させることが望ましい。この場合、粒成長に伴ってラフネスは増加する。このため、第１強磁性層２１と反強磁性層１４の界面は通常、平滑性はあまり良くない。
以上より、トンネルバリア層１３により近い界面、すなわちトンネルバリア層１３と第２強磁性層２３との界面が、第２強磁性層２３と非磁性層２２との界面および第１強磁性層２１と非磁性層２２との界面よりも平滑化されることが好ましい。従来は、各界面のラフネスは同じ、または上層の界面のラフネスの方が下層の界面のラフネスより大きい。これに対して、本実施形態では、各界面のラフネスを人為的に調整して各界面から記録層１１のシフトへの寄与が全体として相殺されるように個別に調整される。その際、同時に、第１強磁性層２１の磁気的膜厚ｍ１と、第２強磁性層２３の磁気的膜厚ｍ２との比（ｍ２／ｍ１）が０．５以上であることが好ましい。
以下、界面ラフネスの振幅ｈおよび周期λとして、図４のように定義されたものが用いられる。すなわち、振幅ｈは、各層の表面が略一定の振幅で振動していると仮定した場合の、最も隆起している部分と、最も陥没している部分との高さの差により定義される。周期λは、最大（最小）に振幅する位置の間の距離である。
次に、ＭＴＪ素子１の各層の界面ラフネスに起因する記録層１１の反転磁界のシフトを０に近づける方法をより具体的に説明する。図５は、本発明の実施形態に係る、界面ラフネスに起因する記録層の磁化反転のシフトの第２強磁性層膜厚依存性の、種々の界面ラフネスにおけるシミュレーション結果を示している。ここで、各層が以下に示す特性を有する場合におけるシミュレーションが行われた。まず、第１強磁性層２１の膜厚は２．５ｎｍ、非磁性２２の膜厚は０．９ｎｍ、第１強磁性層２１の飽和磁化は１５００ｅｍｕ／ｃｃであり、第２強磁性層２３の飽和磁化は１０００ｅｍｕ／ｃｃである。また、記録層１１の膜厚は５ｎｍ、飽和磁化は８００ｅｍｕ／ｃｃである。トンネルバリア層１３の膜厚は１．３ｎｍである。また、界面ラフネスの周期は１５ｎｍである。
上記した特性を有するサンプルにおいて、まず、ＭＴＪ素子１の各層の界面ラフネスの振幅が０．２ｎｍまたは０．７ｎｍと全て一定である場合の結果を一点鎖線、破線によりそれぞれ示す。図５に示すように、界面ラフネスに起因する記録層１１の反転磁界のシフトが概略０となる第２強磁性層２３の膜厚は０．９ｎｍ程度となる。しかしながら、この場合、第１強磁性層２１の磁気膜厚ｍ１と、第２強磁性層２３の磁気膜厚ｍ２の比（ｍ２／ｍ１）が０．５以上とならない。このため、固定層１２からの漏れ磁界による記録層１１の反転磁界のシフトは概略０にならない。
そこで、発明者らは、反強磁性層１４から、非磁性層２２と第２強磁性層２３との界面までの各界面のラフネスの振幅と、第２強磁性層２３とトンネルバリア層１３との界面のラフネスの振幅と、を異なる値とした。この結果を実線により示す。この場合、第２強磁性層２３とトンネルバリア層１３との界面のラフネスの振幅を０．２ｎｍ、反強磁性層１４から、非磁性層２２と第２強磁性層２３との界面までの各界面のラフネスの振幅を０．７ｎｍとしている。図５に示されるように、界面ラフネスに起因する記録層１１の反転磁界のシフトが概略０となる第２強磁性層２３の膜厚は３ｎｍ程度となる。この場合、第１強磁性層２１の磁気膜厚ｍ１と、第２強磁性層２３の磁気膜厚ｍ２の比（ｍ２／ｍ１）が０．８６程度となり、０．５以上の条件を満たしている。したがって、界面ラフネスおよび固定層１２からの漏れ磁界に起因する記録層１１の反転磁界のシフトを、ともに概略０とすることができる。
図６は、本発明の実施形態に係る、界面ラフネスに起因する記録層の磁化反転のシフトの第２強磁性層膜厚依存性の実験結果を示している。図６の関係を得るにあたり、まず、以下に示すサンプルを用いて測定されたデータがプロットされている。そのサンプルは、まず、ＭＴＪ素子はシード層としての膜厚５０ｎｍのＴａ膜の上に、反強磁性層としての１５ｎｍのＰｔＭｎ膜が設けられている。反強磁性層の上には、第１強磁性層としての膜厚２．４ｎｍのＣｏＦｅ、非磁性層としての膜厚０．８ｎｍのＲｕ膜が設けられる。非磁性層上には、第２強磁性層、トンネルバリア層としての膜厚１．５ｎｍのＡｌ−Ｏ膜、記録層としての膜厚４ｎｍのＮｉＦｅ膜、キャップ層としての膜厚１ｎｍのＲｕ膜が順次形成されている。
ここで、実験例は第２強磁性層を形成後、逆スパッタによる平滑化処理を行っており、比較例は平滑化処理を行わずに全層を形成した。つまり、実験例は第２強磁性層とトンネルバリア層との界面が、非磁性層と第２強磁性層の界面よりも平滑になっていることが期待できる。第２強磁性層の表面のラフネスを原子間力顕微鏡(Atomic Force Microscopy ; ＡＦＭ）で測定したところ、平均ラフネスは比較例および実験例でそれぞれ０．３５ｎｍ、０．２２ｎｍであった。
次に、上記の実験により得られた値をフィッティングした。図６中の破線は、実験例および比較例の測定データをそれぞれフィッティングしたものである。フィッティングに際し、各層の膜厚は記録層の膜厚を３．７ｎｍに設定した以外はすべて上述した設定値とした。また、記録層の飽和磁化は７４０ｅｍｕ／ｃｃとし、固定層の飽和磁化は第１強磁性および第２強磁性層ともに１４００ｅｍｕ／ｃｃとした。また、ラフネスの周期は１８ｎｍに設定した。このとき、実験例は、反強磁性層から、非磁性層と第２強磁性層との界面までに位置する界面のラフネスの振幅を０．５２ｎｍ、第２強磁性層とトンネルバリア層との界面のラフネスの振幅を０．３９ｎｍとしている。一方、比較例は全界面のラフネスの振幅を０．５２ｎｍとした。
フィッティングの際に用いられた、界面のラフネスの振幅が、実際に測定された平均ラフネスと概ね一致していることを以下に説明する。原子間力顕微鏡で測定された平均ラフネスＲａは、以下のように表される。
Figure 0004550552
但し、Ｚｉはラフネスの各測定ポイント、Ｚｃｐは全測定ポイントにおけるラフネスの基準値、Ｎは測定ポイントの数、ｈはラフネスの振幅である。ここで、ラフネスＺは周期的であると仮定して、
Ｚ＝ｈ×ｓｉｎ（２πｘ／λ）とした。但し、λは振幅の周期である。ここで、ｘは測定表面の面内方向（任意の方向）の距離（座標）である。
上記のように、実験例および比較例で測定された表面の平均ラフネスＲａはそれぞれ０．２２ｎｍ、０．３５ｎｍである。これらを、上の式を用いて、表面ラフネスの振幅に換算すると、それぞれ０．３５ｎｍ、０．５５ｎｍとなる。これらの値は、フィッティング時に用いられた条件、０．３９ｎｍ、０．５２ｎｍとほぼ一致している。すなわち、フィッティングにより得られた結果は、測定データが正しく反映していると言える。
なお、ラフネスの振幅はＭＴＪ素子の断面ＴＥＭ像から解析しても良い。この場合、各界面を周期関数でフィッティングして周期および振幅を決定すれば良い。
図６から分かるように、ラフネスに起因する磁化反転のシフトが概略０となる第２強磁性層の膜厚が実験例で１．４ｎｍ、比較例で０．８ｎｍであることが分かる。これは図４に示した計算結果と同様に、界面のラフネスを制御することにより、漏れ磁界に起因する磁化反転のシフトを概略０に保ったまま、ラフネスに起因するシフトを概略０にすることができることを示している。
図２０乃至図２４は、本発明の実施形態に係る、第１、第２強磁性の磁気的膜厚の比ｍ２／ｍ１とラフネス差との関係を示す図である。比ｍ２／ｍ１とラフネス差との関係は図５と同様のシミュレーションを行った結果によるものである。ラフネスに起因する記録層１１の反転磁界のシフトが０になる第２強磁性層２３の膜厚を計算し、磁気的膜厚ｍ２から比ｍ２／ｍ１を見積もった。図２０乃至図２３において、第１強磁性層２１の膜厚は２．５ｎｍ、第１強磁性層２１の飽和磁化Ｍｓ１は１５００ｅｍｕ／ｃｃ（図２３のみ１０００ｅｍｕ／ｃｃ）であり、第２強磁性層２３の飽和磁化Ｍｓ２は５００ｅｍｕ／ｃｃ乃至２０００ｅｍｕ／ｃｃである。また、記録層１１の膜厚は５ｎｍ、飽和磁化は８００ｅｍｕ／ｃｃである。バリア層１３の膜厚は１．３ｎｍである。また、界面ラフネスの周期は１５ｎｍである。
ここで、反強磁性層１４から、非磁性層２２と第２強磁性層２３との界面までの各界面のラフネスの振幅が等しいと仮定し、ｈａとする。第２強磁性層２３とトンネルバリア層１３との界面から記録層１１の上側の界面（図１７、図１８のキャップ層５２との界面）までの各界面のラフネスの振幅を等しいと仮定し、ｈｂとする。ここで、ラフネス差とは、ｈａ−ｈｂで表される。図２０はｈａ＝０．７ｎｍとした場合の計算結果である。ラフネス差が大きくなるにつれて、比ｍ２／ｍ１が大きくなることが分かる。ラフネス差が同じ場合は、第２強磁性層２３の飽和磁化Ｍｓ２が大きいほど、比ｍ２／ｍ１が大きくなることが分かる。図２０から分かるように、ラフネス差が０．２ｎｍ以上０．５ｎｍ以下の範囲であれば、多くの場合において比ｍ２／ｍ１が０．５以上１．０未満、好ましくは、セルの製造ばらつきを考慮すると、０．９８以下、さらに好ましくは０．９５以下の範囲に収まる。すなわち、ラフネス差０．２ｎｍ以上０．５ｎｍ以下の範囲とすることにより、比ｍ２／ｍ１を０．５以上１．０以下の範囲に設定しやすくなる。
図２１、図２２はｈａをそれぞれ０．６ｎｍ、０．４ｎｍにした場合の計算結果であり、図２０と同様の傾向にあることが分かる。図２３はｈａを０．６ｎｍとし、第１強磁性層２１の飽和磁化Ｍｓ１を１０００ｅｍｕ／ｃｃとしたときの計算結果である。第１強磁性層２１の飽和磁化Ｍｓ１が１５００ｅｍｕ／ｃｃである図２１と比較すると、ラフネス差および第２強磁性層２３の飽和磁化Ｍｓ２が同じ場合では、比ｍ２／ｍ１が大きくなる傾向があることが分かる。これは、主に第１強磁性の磁気的膜厚ｍ１が小さくなることに起因している。
図２４に図２０乃至図２２のデータをまとめてプロットした図を示した。比ｍ２／ｍ１を０．８以上１．０未満、好ましくは、セルの製造ばらつきを考慮すると、０．９８以下、さらに好ましくは０．９５以下に保ちつつ、ラフネスに起因する記録層１１の磁化反転のシフトが０となる条件は、第１強磁性層２１の飽和磁化Ｍｓ１を１５００ｅｍｕ／ｃｃとした場合、ラフネス差が０．２ｎｍ以上０．５ｎｍ以下程度で、且つ第２強磁性層２３の飽和磁化Ｍｓ２が１０００ｅｍｕ／ｃｃ以上２０００ｅｍｕ／ｃｃ以下程度の範囲で実現しやすい事が分かる。ラフネス差が小さい場合は、第２強磁性層２３の磁気的膜厚を大きく設定すればよい事がわかる。
界面ラフネスの調整は、非常に弱いパワーでの逆スパッタ、低い酸素ガス圧に暴露するサーファクタント等による平滑化処理により行うことができる。逆スパッタとは、例えば、基板に電圧を印加して基板近傍にプラズマ放電を起こし、Ａｒイオンを基板面に引き込むことにより行うことができる。その一例として、逆スパッタは、“Over 60% TMR at room temperature in MTJ films prepared with surface modification process”, K. Tsunekawa et. al., Digests of 9th joint MMM/Intermag conference, BD-03 (2004)に示されている。サーファクタントは“Low resistance magnetic tunnel junctions and their interface structures”, J. Fujikita et. al., J. Appl. Phys. 89 (2001) p.7558-60、“Improvement of MR ratio and reduction of interlayer coupling field in Current-In-Plane spin valve prepared with oxygen surfactant layer”, M. Nagai et. al., Digests of 9th joint MMM/Intermag conference, FR-07 (2004) に示されている。
以上、述べたように、第１強磁性層２１、第２強磁性層２３の磁気的膜厚を調整した状態のまま、第２強磁性層２３とトンネルバリア層１３との界面のラフネスを、反強磁性層１４から、非磁性層２２と第２強磁性層２３との界面までの各界面のラフネスより小さくすることによって、固定層１２からの漏れ磁界に起因する記録層１１の反転磁界のシフトと、界面ラフネスに起因する反転磁界のシフトとを概略０にすることができる。
（２）第１実施例
次に、各種の実施例について、以下に説明する。第１実施例として、以下のＭＴＪ素子を作製した。まず、シード層としての膜厚５ｎｍのＴａ膜の上に、下地層としての膜厚４ｎｍのＮｉＦｅＣｒ膜、反強磁性層１４としての膜厚１５ｎｍのＰｔＭｎ膜が形成される。次に、第１強磁性層２１としての膜厚２．５ｎｍのＣｏ0.9Ｆｅ0.1膜、非磁性層２２としての膜厚０．９ｎｍのＲｕ膜、第２強磁性層２３としての膜厚２ｎｍのＣｏ0.75Ｆｅ0.25膜が形成される。次に、トンネルバリア層としての膜厚１．２ｎｍのＡｌ−Ｏ膜、記録層１１としての膜厚５ｎｍのＮｉＦｅ膜、キャップ層としての５ｎｍのＴａ膜が形成される。なお、逆スパッタ工程を加えられた層の膜厚は、０．２乃至０．４ｎｍ減少する。このため、逆スパッタ工程の対象となる層の膜厚は、上記の目的の膜厚（例えば、第２強磁性層２３の場合、２ｎｍ）に、逆スパッタ工程の前の段階で、０．２乃至０．４ｎｍ上乗せした厚さを有している必要がある。以下の他の実施例に関しても同じである。
このような構造により、第１強磁性層２１、第２強磁性層２３の飽和磁化はそれぞれ１５００ｅｍｕ／ｃｃ、１７００ｅｍｕ／ｃｃとなる。非磁性層２２まで形成された段階と第２強磁性層２３まで形成された段階でのそれぞれの表面のラフネスを原子間力顕微鏡で測定したところ、表面のラフネスの平均値は、それぞれ０．３５ｎｍ、０．４ｎｍであった。なお、反強磁性層１４と第１強磁性層２１との界面、および第１強磁性層２１と非磁性層２２との界面のラフネスの平均値は、非磁性層２２と第２強磁性層２３との界面のラフネスとほぼ同じ０．３５ｎｍである。第２強磁性層２３が形成された後、連続して（成膜装置から出すことなく）逆スパッタの工程を加えた。この結果、表面のラフネスの平均値が０．４ｎｍから０．２ｎｍに低減した。
確認のため、第２強磁性層２３の膜厚を１ｎｍから５ｎｍの範囲で１ｎｍ刻みに成膜し、ラフネスに起因する反転磁界のシフトを測定した。その結果、逆スパッタ後の膜厚が２ｎｍでほぼ反転磁界のシフトが０になることが確認できた。このとき、比ｍ２／ｍ１は０．８５であった。この際、漏れ磁界による反転磁界のシフトも概略０である。
逆スパッタ後の第２強磁性層２３の膜厚を２ｎｍに設定し、０．３μｍ×０．７５μｍの楕円形状の素子を作製し、反転磁界を測定した。１０００個の素子を測定し、そのばらつきを評価した。また、比較例として、逆スパッタ工程を含まないこと、第２強磁性層２３の膜厚を３ｎｍに設定したこと以外は同様の方法で素子を作製した。比較例は、ラフネスに起因するシフトが１０Ｏｅあるため、第２強磁性層２３を厚くすることにより、漏れ磁界に起因するシフトによってラフネスに起因するシフトを相殺してほぼ０に設定してある。本実施例と比較例を比較した結果、本実施例における反転磁界ばらつきが５％であったのに対し、比較例では１０％であった。以上より、ラフネスに起因するシフトと漏れ磁界に起因するシフトを同時に０にすることにより、反転磁界のばらつきを低減できる事が確認できた。
（３）第２実施例
第２実施例として、以下のＭＴＪ素子を作製した。まず、シード層としての膜厚５ｎｍのＴａ膜上に、下地層としての膜厚１．５ｎｍのＮｉＦｅ膜、反強磁性層１４としての膜厚１０ｎｍのＩｒＭｎが形成される。次に、第１強磁性層２１としての膜厚２．５ｎｍのＣｏ0.6Ｎｉ0.3Ｆｅ0.1膜、非磁性層２２としての膜厚０．９ｎｍのＲｕ膜、第２強磁性層２３としての膜厚１．８ｎｍのＣｏ0.9Ｆｅ0.1膜が形成される。次に、トンネルバリア層１３としての膜厚１．３ｎｍのＡｌ−Ｏ膜、記録層１１としての膜厚５ｎｍのＮｉＦｅ膜、キャップ層としての膜厚５ｎｍのＴａ膜が形成されている。
このような構造により、第１強磁性層２１、第２強磁性層２３の飽和磁化はそれぞれ１２００ｅｍｕ／ｃｃ、１５００ｅｍｕ／ｃｃとなる。非磁性層２２まで形成された段階と第２強磁性層２３まで形成された段階でのそれぞれの表面のラフネスを原子間力顕微鏡で測定したところ、表面のラフネスの平均値は、それぞれ０．３５ｎｍ、０．４ｎｍであった。なお、反強磁性層１４と第１強磁性層２１との界面、および第１強磁性層２１と非磁性層２２との界面のラフネスの平均値は、非磁性層２２と第２強磁性層２３との界面のラフネスとほぼ同じ０．３５ｎｍである。第２強磁性層２３が形成された後、低圧の酸素ガスに暴露してサーファクタント効果を利用したところ、表面のラフネスの平均値が０．４ｎｍから０．２ｎｍに低減した。
本実施例においても、第１実施例と同様の方法によって、反転磁界のばらつきの低減効果を確認できた。
（４）第３実施例
第３実施例として、以下のＭＴＪ素子を作製した。まず、シード層としての膜厚５ｎｍのＴａ膜の上に、下地層としての膜厚４ｎｍのＲｕ膜、反強磁性層１４としての膜厚１５ｎｍのＰｔＭｎ膜が形成される。次に、第１強磁性層２１としての膜厚２．５ｎｍのＣｏ0.6Ｎｉ0.3Ｆｅ0.1膜、非磁性層２２としての膜厚０．９ｎｍのＲｕ膜、アモルファス材料からなる第２強磁性層２３としての膜厚２．５ｎｍのＣｏ0.6Ｆｅ0.2Ｂ0.2膜が形成される。次に、トンネルバリア層１３としての膜厚１．３ｎｍのＡｌ−Ｏ膜、記録層１１としての膜厚５ｎｍのＮｉＦｅ膜、キャップ層としての膜厚５ｎｍのＴａ膜が形成される。アモルファス材料を用いることにより、非アモルファス材料より平滑な表面の膜を形成できる。
このような構造により、第１強磁性層２１、第２強磁性層２３の飽和磁化はそれぞれ１０００ｅｍｕ／ｃｃ、９００ｅｍｕ／ｃｃとなる。非磁性層２２まで形成された段階と第２強磁性層２３まで形成された段階でのそれぞれの表面のラフネスを原子間力顕微鏡で測定したところ、表面のラフネスの平均値はそれぞれ０．４ｎｍ、０．１５ｎｍに低減した。なお、反強磁性層１４と第１強磁性層２１との界面、および第１強磁性層２１と非磁性層２２との界面のラフネスの平均値は、非磁性層２２と第２強磁性層２３との界面のラフネスとほぼ同じ０．４ｎｍである。
本実施例においても、第１実施例と同様の方法によって、反転磁界のばらつきの低減効果を確認できた。
（５）第４実施例
第４実施例として、以下のＭＴＪ素子を作製した。まず、シード層としての膜厚５ｎｍのＴａ膜の上に、下地層としての膜厚４ｎｍのＲｕ膜、反強磁性層１４としての膜厚１５ｎｍのＰｔＭｎ膜が形成される。次に、第１強磁性層２１としての膜厚２．５ｎｍのＣｏ0.9Ｆｅ0.1膜、非磁性層２２としての膜厚０．９ｎｍのＲｕ膜、第２強磁性層２３としての膜厚１ｎｍのＣｏ0.8Ｆｅ0.2膜／膜厚１ｎｍのＮｉ0.8Ｆｅ0.2膜の積層構造が形成される。次に、トンネルバリア層１３としての膜厚１．３ｎｍのＡｌ−Ｏ膜、記録層１１としての膜厚５ｎｍのＮｉＦｅ膜、キャップ層としての膜厚５ｎｍのＴａ膜が順次形成される。
このような構造により、第１強磁性層２１、第２強磁性層２３の飽和磁化はそれぞれ１５００ｅｍｕ／ｃｃ、１３００ｅｍｕ／ｃｃとなる。ただし、第２強磁性層２３は２層を積層しているが、１層として飽和磁化を計算した。非磁性層２２まで形成された段階と第２強磁性層２３まで形成された段階でのそれぞれの表面のラフネスを原子間力顕微鏡で測定したところ、表面のラフネスの平均値はそれぞれ０．３５ｎｍ、０．４ｎｍであった。なお、反強磁性層１４と第１強磁性層２１との界面、および第１強磁性層２１と非磁性層２２との界面のラフネスの平均値は、非磁性層２２と第２強磁性層２３との界面のラフネスとほぼ同じ０．３５ｎｍである。第２強磁性層を形成後、連続して逆スパッタの工程を加えたところ、表面のラフネスが０．４ｎｍから０．２ｎｍに低減した。
本実施例においても、第１実施例と同様の方法によって、反転磁界のばらつきの低減効果を確認できた。
（６）第５実施例
第５実施例として、以下のＭＴＪ素子を作製した。本実施例では、固定層１２が、第１乃至第３強磁性層と、第１、第２非磁性層とから構成される。すなわち、図１（ｂ）に示すように、固定層１２において、反強磁性層１４側から順に、第１強磁性層２１、第１非磁性層３１、第２強磁性層２３、第２非磁性層３２、第３強磁性層３３が順次積層されている。第３強磁性層３３上にトンネルバリア層１３が設けられる。この場合、第３強磁性層３３とトンネルバリア層１３との界面のラフネスの振幅が、これより下に位置する界面のラフネスの振幅より小さくなるように調整される。
まず、シード層としての膜厚５ｎｍのＴａ膜の上に、下地層としての膜厚の４ｎｍのＮｉＦｅＣｒ膜、反強磁性層１４としての膜厚１５ｎｍのＰｔＭｎ膜が形成される。次に、第１強磁性層２１としての膜厚２ｎｍのＣｏ0.9Ｆｅ0.1膜、第１非磁性層３１としての膜厚０．９ｎｍのＲｕ膜、第２強磁性層２３としての膜厚２ｎｍのＣｏ0.9Ｆｅ0.1膜、第２非磁性層３２としての膜厚０．９ｎｍのＲｕ膜、第３強磁性層３３としての膜厚２ｎｍのＣｏ0.5Ｆｅ0.3Ｎｉ0.2膜が形成される。次に、トンネルバリア層１３としての膜厚の１．２ｎｍＡｌ−Ｏ膜、記録層１１としての膜厚５ｎｍのＮｉＦｅ膜、キャップ層としての膜厚５ｎｍのＴａ膜が順次形成される。第２強磁性層２３と第３強磁性層３３とは、第２非磁性層３２を介して反強磁性的に結合しており、第１強磁性層２１と第２強磁性層２３とは第１非磁性層３１を介して反強磁性的に結合している。
このような構造により、第１強磁性層２１、第２強磁性層２３、第３強磁性層３３の飽和磁化はそれぞれ１５００ｅｍｕ／ｃｃ、１５００ｅｍｕ／ｃｃ、１３００ｅｍｕ／ｃｃである。第２強磁性層２３まで形成された段階と第３強磁性層３３まで形成された段階でのそれぞれの表面ラフネスを原子間力顕微鏡で測定したところ、表面ラフネスの平均値はそれぞれ０．４ｎｍ、０．５ｎｍであった。第３強磁性層３３が形成された後、連続して逆スパッタの工程を加えたところ、表面ラフネスが０．５ｎｍから０．２ｎｍに低減した。なお、反強磁性層１４と第１強磁性層２１との界面から第１非磁性層３１と第２強磁性層２３との界面までの各界面のラフネスの平均値は、第２強磁性層２３と第２非磁性層３２との界面のラフネスとほぼ同じ０．４ｎｍである。本実施例のように、反強磁的に結合した強磁性層を２層から３層にすることにより、界面ラフネスに起因するシフトを０に保ったまま、漏れ磁界に起因するシフトを微調整することができる。
本実施例においても、第１実施例と同様の方法によって、反転磁界のばらつきの低減効果を確認できた。
（７）第６実施例
第６実施例として、以下のＭＴＪ素子を作製した。図１（ｃ）に示すように、第２強磁性層２３が膜厚０．７５ｎｍのＣｏ0.9Ｆｅ0.1膜２３ａ、膜厚１ｎｍのＣｏ0.56Ｆｅ0.24Ｔａ0.2膜２３ｂ、膜厚０．７５ｎｍのＣｏ0.9Ｆｅ0.1膜２３ｃが積層されて形成されていること以外は、第１実施例と同様のＭＴＪ素子を作製した。磁性層が３層積層されてなる第２強磁性層２３は１つの磁性層として振る舞い、各磁性層２３ａ乃至２３ｃの飽和磁化および膜厚から第２強磁性層２３を１つの磁性層として見た場合、膜厚５ｎｍ、飽和磁化１２００ｅｍｕ／ｃｃとなる。なお、Ｃｏ0.9Ｆｅ0.1膜２３ａ、２３ｃ、Ｃｏ0.56Ｆｅ0.24Ｔａ0.2膜２３ｂの飽和磁化はそれぞれ１５００ｅｍｕ／ｃｃ、５５０ｅｍｕ／ｃｃである。
非磁性層２２まで形成された段階とＣｏ0.56Ｆｅ0.24Ｔａ0.2膜２３ｂおよびＣｏ0.9Ｆｅ0.1膜２３ｃまで形成された段階でのそれぞれの表面のラフネスを原子間力顕微鏡で測定したところ、表面のラフネスの平均値は、それぞれ０．３５ｎｍ、０．４ｎｍ、０．４２ｍであった。なお、反強磁性層１４と第１強磁性層２１との界面からＣｏ0.9Ｆｅ0.1膜２３ａとＣｏ0.56Ｆｅ0.24Ｔａ0.2膜２３ｂとの界面までの各界面のラフネスの平均値は、非磁性層２２とＣｏ0.9Ｆｅ0.1膜２３ａとの界面のラフネスとほぼ同じ０．３５ｎｍである。
Ｃｏ0.56Ｆｅ0.24Ｔａ0.2膜２３ｂが形成された後、連続して（成膜装置から出すことなく）逆スパッタの工程を加えた。さらに、Ｃｏ0.9Ｆｅ0.1膜２３ｃが形成された後、連続して逆スパッタの工程を加えた。この結果、Ｃｏ0.56Ｆｅ0.24Ｔａ0.2膜２３ｂの表面のラフネスの平均値が０．４ｎｍから０．２ｎｍに低減し、Ｃｏ0.9Ｆｅ0.1膜２３ｃの表面のラフネスの平均値が０．４２ｎｍから０．２２ｎｍに低減した。
本実施例においても、第１実施例と同様の方法によって、反転磁界のばらつきの低減効果を確認できた。
（８）適用例
本発明の一実施形態に係る磁気ランダムアクセスメモリにおいて、メモリセルの構造は種々のタイプに適用できる。
（適用例１）
適用例１は、本実施形態に係るＭＴＪ素子１が磁気ランダムアクセスメモリのメモリセルに適用された場合に関する。図７は、ＭＲＡＭのセルアレイの平面レイアウトの一例を模式的に示す。複数の書き込み／読み出し用のビット線ＢＬと、複数のワード線ＷＬ（書き込みワード線ＷＷＬ）と、が相互に異なる方向、典型的には、相互に直交する方向に延びている。ビット線ＢＬとワード線ＷＬの各交点には、ＭＴＪ素子１を含んだメモリセルＭＣが設けられる。ＭＴＪ素子１は、長方形の長辺がワード線ＷＬに沿い、短辺がビット線ＢＬに沿い、長辺方向に沿うように磁化の向きが付与されている。各ビット線ＢＬは、同一行（または列）の複数のＭＴＪ素子１の一端と電気的に接続されており、各ワード線ＷＬは同一列（または行）の複数のＭＴＪ素子１の他端に近接して対向するように配置されている。各メモリセルＭＣは、以下に示すように、例えばいわゆるクロスポイント構造 、またはいわゆる１Ｔｒ＋１ＭＴＪ構造とすることができる。
ビット線ＢＬに、紙面の右から左へ向かう方向に書き込み電流が流れることにより、このビット線ＢＬが通るメモリセルＭＣに紙面の上から下に向かう磁界Ｈｘが印加される。また、ワード線ＷＬに、紙面の上から下に向かう方向に書き込み電流が流れることにより、このワード線ＷＬが通るメモリセルＭＣに紙面の右から左へ向かう磁界Ｈｙが印加される。ビット線ＢＬとワード線ＷＬの交点のメモリセルＭＣのＭＴＪ素子１には２つの磁界が印加されることにより、このＭＴＪ素子１の記録層１１の磁化方向が反転する。このようにして、所定のメモリセルＭＣに情報が書き込まれる。
情報の読み出しは、例えば選択されたメモリセルＭＣの記録層１１および固定層１２に電圧を印加し、これを流れる電流から抵抗値を読み取ることにより行われる。または、定電流を選択メモリセルのＭＴＪ素子１に流し、記録層１１と固定層１２との間の電圧を読み出すことによっても可能である。
図８は、本発明の実施形態に係るＭＴＪ素子１が、いわゆるクロスポイント構造のメモリセルに適用された場合を示している。図８に示すように、メモリセルＭＣは、ＭＴＪ素子１のみから構成される。ＭＴＪ素子１の一端は、ビット線４１に電気的に接続され、ＭＴＪ素子１の他端はワード線４２に電気的に接続されている。ビット線４１、ワード線４２は、ビット線４１、ワード線４２の所定の方向に電流を流すためのドライバ回路、シンカ回路と接続されている。シンカ回路、ドライバ回路は、デコーダ回路と接続されている。デコーダ回路は、外部から供給されるアドレス信号に応じたＭＴＪ素子に電流が流れるように、シンカ回路およびドライバ回路を制御する。ビット線ＢＬは、また、センスアンプ等の読み出し系の回路と接続される。
図９は、本発明の実施形態に係るＭＴＪ素子１が、いわゆる１Ｔｒ＋１ＭＴＪ構造のメモリセルに適用された場合を示している。図９に示すように、メモリセルＭＣは、ＭＴＪ素子１と、読み出し用のスイッチング素子（例えばＭＯＳ（Metal Oxide Semiconductor）トランジスタ）４５と、から構成される。ＭＴＪ素子１の一端はビット線４１に電気的に接続される。ＭＴＪ素子１の他端は、導電層４３およびコンタクト４４を介してスイッチング素子４５の一端に電気的に接続され、スイッチング素子４５の他端は接地される。ワード線（書き込みワード線）ＷＬは、書き込み時に電流を流すために用いられ、導電層４３の下方に、導電層４３と離れて位置する。ワード線ＷＬは、ドライバ回路およびシンク回路と接続され、ドライバ回路およびシンク回路はデコーダと接続される。ビット線は、ドライバ回路、シンク回路、センスアンプ等の読み出し系の回路と接続される。
（適用例２）
図１０は、本発明の実施形態に係る磁気ランダムアクセスメモリがモデムに適用された例を示しており、デジタル加入者線用モデムのデータパス部分を示すブロック図である。図１０に示すように、このモデムは、プログラマブルデジタルシグナルプロセッサ（ＤＳＰ：Digital Signal Processor）１００、アナログ−デジタル（Ａ／Ｄ）コンバータ１１０、デジタル−アナログ（Ｄ／Ａ）コンバータ１２０、送信ドライバ１３０、および受信機増幅器１４０などを含んでいる。
図１０では、バンドパスフィルタが省略されている。その代わりに回線コードプログラム（ＤＳＰで実行される、コード化された加入者回線情報、伝送条件等（回線コード；ＱＡＭ、ＣＡＰ、ＲＳＫ、ＦＭ、ＡＭ、ＰＡＭ、ＤＷＭＴ等）に応じてモデムを選択、動作させるためのプログラム）を保持するための種々のタイプのオプションのメモリが設けられる。このメモリとして、上記実施形態および適用例１の磁気ランダムアクセスメモリ（ＭＲＡＭ）１７０を示している。
なお、本適用例では、回線コードプログラムを保持するためのメモリとして磁気ランダムアクセスメモリ１７０とＥＥＰＲＯＭ（Electrically Erasable Programmable ROM）１８０の２種類のメモリが用いられているが、ＥＥＰＲＯＭ１８０がＭＲＡＭに置き換えられていてもよい。すなわち、２種類のメモリを用いず、ＭＲＡＭのみを用いるように構成してもよい。
（適用例３）
図１１は、本発明の実施形態に係る磁気ランダムアクセスメモリが携帯電話端末に適用された例を示している。図１１に示すように、通信機能を実現する通信部２００は、送受信アンテナ２０１、アンテナ共用器２０２、受信部２０３、ベースバンド処理部２０４、音声コーデックとして用いられるＤＳＰ２０５、スピーカ（受話器）２０６、マイクロホン（送話器）２０７、送信部２０８、および周波数シンセサイザ２０９等を備えている。
また、この携帯電話端末３００は、当該携帯電話端末の各部を制御する制御部２２０を有する。制御部２２０は、ＣＰＵ（Central Processing Unit）２２１、ＲＯＭ２２２、上記実施形態および適用例１の磁気ランダムアクセスメモリ（ＭＲＡＭ）２２３、フラッシュメモリ２２４がＣＰＵバス２２５を介して接続されて形成されたマイクロコンピュータである。ＲＯＭ２２２には、ＣＰＵ２２１において実行されるプログラムや表示用のフォント等に関して必要なデータが予め記憶されている。
ＭＲＡＭ２２３は、主に作業領域として用いられるものであり、ＣＰＵ２２１がプログラムの実行中において計算途中のデータなどを必要に応じて記憶したり、制御部２２０と各部との間でやり取りするデータを一時記憶したりする場合などに用いられる。また、フラッシュメモリ２２４は、携帯電話端末３００の電源がオフされても、例えば直前の設定条件などを記憶しておき、次の電源オン時に同じ設定にするような使用方法をする場合に、それらの設定パラメータを記憶しておくものである。これによって、携帯電話端末の電源がオフにされても、記憶されている設定パラメータを消失してしまうことがない。
また、携帯電話端末３００は、音声データ再生処理部２１１、外部出力端子２１２、ＬＣＤ（Liquid Crystal Display）コントローラ２１３、表示用のＬＣＤ２１４、呼び出し音を発生するリンガ２１５を有する。音声データ再生処理部２１１は、携帯電話端末３００に入力された音声データ（あるいは後述する外部メモリ２４０に記憶された音声データ）を再生する。再生された音声データは、外部出力端子２１２を介してヘッドフォンや携帯型スピーカ等に伝えることにより、外部に取り出される。ＬＣＤコントローラ２１３は、例えばＣＰＵ２２１からの表示情報をＣＰＵバス２２５を介して受け取り、ＬＣＤ２１４を制御するためのＬＣＤ制御情報に変換する。この制御情報によって、ＬＣＤ２１４が駆動され、情報が表示される。
また、携帯電話端末３００は、インターフェース回路（Ｉ／Ｆ）２３１、２３３、２３５、外部メモリ２４０、外部メモリスロット２３２、キー操作部２３４、外部入出力端子２３６を有する。外部メモリスロット２３２にはメモリカード等の外部メモリ２４０が挿入される。外部メモリスロット２３２は、インターフェース回路２３１を介してＣＰＵバス２２５に接続される。このように、携帯電話端末３００にスロット２３２を設けることにより、帯電話端末３００の内部の情報を外部メモリ２４０に書き込んだり、あるいは外部メモリ２４０に記憶された情報（例えば音声データ）を携帯電話端末３００に入力したりすることが可能となる。キー操作部２３４は、インターフェース回路２３３を介してＣＰＵバス２２５に接続される。キー操作部２３４から入力されたキー入力情報は、例えばＣＰＵ２２１に伝えられる。外部入出力端子２３６は、インターフェース回路２３５を介してＣＰＵバス２２５に接続され、携帯電話端末３００に外部から種々の情報を入力したり、あるいは携帯電話端末３００から外部へ情報を出力したりする際の端子として機能する。
なお、本適用例では、ＲＯＭ２２２、ＭＲＡＭ２２３、フラッシュメモリ２２４が用いられているが、フラッシュメモリ２２４、ＲＯＭ２２２の両方またはいずれか一方をＭＲＡＭに置き換えることもできる。
（適用例４）
図１２乃至図１６は、本発明の実施形態に係る磁気ランダムアクセスメモリがスマートメディア等のメディアコンテンツを収納するカード（ＭＲＡＭカード）に適用された例を示す。
図１２に示すように、ＭＲＡＭカード本体４００には、ＭＲＡＭチップ４０１が内蔵されている。カード本体４００には、ＭＲＡＭチップ４０１に対応する位置に開口部４０２が形成され、ＭＲＡＭチップ４０１が露出されている。この開口部４０２にはシャッター４０３が設けられており、当該ＭＲＡＭカードの携帯時にＭＲＡＭチップ４０１がシャッター４０３で保護されるようになっている。このシャッター４０３は、外部磁界を遮蔽する効果のある材料、例えばセラミックからなっている。データを転写する場合には、シャッター４０３を開放してＭＲＡＭチップ４０１を露出させて行う。外部端子４０４はＭＲＡＭカードに記憶されたコンテンツデータを外部に取り出すためのものである。
図１３及び図１４は、上記ＭＲＡＭカードにデータを転写するための、カード挿入型の転写装置の上面図及び断面図を示している。エンドユーザの使用する第２ＭＲＡＭカード４５０を、矢印で示すように転写装置５００の挿入部５１０より挿入し、ストッパ５２０で止まるまで押し込む。このストッパ５２０は第１ＭＲＡＭ５５０と第２ＭＲＡＭカード４５０を位置合わせするための部材としても働く。第２ＭＲＡＭカード４５０が所定位置に配置されると、第１ＭＲＡＭデータ書き換え制御部から外部端子５３０に制御信号が供給され、第１ＭＲＡＭ５５０に記憶されたデータが第２ＭＲＡＭカード４５０に転写される。
図１５には、はめ込み型の転写装置を示す。この転写装置は、矢印で示すように、ストッパ５２０を目標に、第１ＭＲＡＭ５５０上に第２ＭＲＡＭカード４５０をはめ込むように載置するタイプである。転写方法についてはカード挿入型と同一であるので、説明を省略する。
図１６には、スライド型の転写装置を示す。この転写装置は、ＣＤ−ＲＯＭドライブやＤＶＤドライブと同様に、転写装置５００に受け皿スライド５６０が設けられており、この受け皿スライド５６０が矢印で示すように移動する。受け皿スライド５６０が破線の位置に移動したときに第２ＭＲＡＭカード４５０を受け皿スライド５６０に載置し、第２ＭＲＡＭカード４５０を転写装置５００の内部へ搬送する。ストッパ５２０に第２ＭＲＡＭカード４５０の先端部が当接するように搬送される点、および転写方法についてはカード挿入型と同一であるので、説明を省略する。
本発明の実施形態に係る磁気ランダムアクセスメモリによれば、上記したように、第１強磁性層２１および第２強磁性層２３の磁気的膜厚を調整した状態のまま、第２強磁性層２３とトンネルバリア層１３との界面のラフネスを、反強磁性層１４から、非磁性層２２と第２強磁性層２３との界面までの各界面のラフネスより小さくする。こうすることによって、シンセティックピン構造において、固定層１２からの漏れ磁界に起因する記録層１１の反転磁界のシフトと、界面ラフネスに起因する反転磁界のシフトをそれぞれ同時に概略０にすることができる。よって、加工ばらつき、膜厚ばらつきに対して強い積層構造となり、反転磁界ばらつきを低減できる。
その他、本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
本発明の実施形態に係る磁気ランダムアクセスメモリのＭＴＪ素子を模式的に示す図。 固定層と記録層の磁化の向きの状態の１つを模式的に示す図。 固定層と記録層の磁化の向きの状態の１つを模式的に示す図。 界面ラフネスの定義を説明するための図。 本発明の実施形態に係る、界面ラフネスに起因する記録層の磁化反転のシフトの第２強磁性層膜厚依存性の、種々の界面ラフネスにおけるシミュレーション結果を示す図。 本発明の実施形態に係る、界面ラフネスに起因する記録層の磁化反転のシフトの第２強磁性層膜厚依存性の実験結果を示す図。 ＭＲＡＭのセルアレイの平面レイアウトの一例を模式的に示す図。 クロスポイント構造のメモリセルを示す図。 １Ｔｒ＋１ＭＴＪ構造のメモリセルを示す図。 本発明の実施形態に係る磁気ランダムアクセスメモリがモデムに適用された例を示す図。 本発明の実施形態に係る磁気ランダムアクセスメモリが携帯電話端末に適用された例を示す図。 本発明の実施形態に係る磁気ランダムアクセスメモリをスマートメディア等のメディアコンテンツを収納するカード（ＭＲＡＭカード）に適用した例を示す上面図。 ＭＲＡＭカードにデータを転写するための転写装置を示す平面図。 ＭＲＡＭカードにデータを転写するための転写装置を示す断面図。 ＭＲＡＭカードにデータを転写するための、はめ込み型の転写装置を示す断面図。 ＭＲＡＭカードにデータを転写するための、スライド型の転写装置を示す断面図。 ＭＴＪ素子の加工例の１つを示す図。 ＭＴＪ素子の加工例の１つを示す図。 第２強磁性層膜厚と、漏れ磁界に起因するフリー層の磁化反転のシフト量との関係を示す図。 第１、第２強磁性の磁気的膜厚の比ｍ２／ｍ１とラフネス差との関係を示す図。 第１、第２強磁性の磁気的膜厚の比ｍ２／ｍ１とラフネス差との関係を示す図。 第１、第２強磁性の磁気的膜厚の比ｍ２／ｍ１とラフネス差との関係を示す図。 第１、第２強磁性の磁気的膜厚の比ｍ２／ｍ１とラフネス差との関係を示す図。 第１、第２強磁性の磁気的膜厚の比ｍ２／ｍ１とラフネス差との関係を示す図。
符号の説明
１…ＭＴＪ素子、１１…記録層、１２…固定層、１３…バリア層、１４…反強磁性層、２１…第１強磁性層、２２…非磁性層、２３…第２強磁性層、３１…第１非磁性層、３２…第２非磁性層、３３…第３非磁性層、４１、ＢＬ…ビット線、４２、ＷＬ…ワード線、４３…導電層、４４…コンタクト、４５…読み出し用スイッチング素子、５１…上部電極、５２…キャップ層、５３…下地層、５４…下部電極、１００…プログラマブルデジタルシグナルプロセッサ、１１０…アナログーデジタルコンバータ、１２０…デジタルーアナログコンバータ、１３０…送信ドライバ、１４０…受信機増幅器、１７０、２２３…ＭＲＡＭ、１８０…ＥＥＰＲＯＭ、２００…通信部、２０１…送受信アンテナ、２０２…アンテナ共用器、２０３…受信部、２０４…ベースバンド処理部、２０５…ＤＳＰ、２０６…スピーカ、２０７…マイクロホン、２０８…送信部、２０９…周波数シンセサイザ、２１１…音声データ再生処理部、２１２…外部出力端子、２１３…ＬＣＤコントローラ、２１４…ＬＣＤ、２１５…リンガ、２２０…制御部、２２１…ＣＰＵ、２２２…ＲＯＭ、２２４…フラッシュメモリ、２３１、２３３、２３５…インターフェース回路、２３２…外部メモリスロット、２３４…キー操作部、２３６…外部出力端子、２４０…外部メモリ、３００…携帯電話端末、４００…メモリカード、４０１…ＭＲＡＭチップ、４０２…開口部、４０３…シャッター、４０４…外部端子、４５０…第２ＭＲＡＭカード、５００…転写装置、５１０…挿入部、５２０…ストッパ、５３０…外部端子、５５０…第１ＭＲＡＭ、５６０…受け皿スライド５６０。

Claims (7)

  1. 磁化方向が固定され、単位面積当たりの磁気モーメントの値がｍ１である第１強磁性層と、
    前記第１強磁性層と接し、前記第１強磁性層との間の界面のラフネスの振幅の値がｈ１である非磁性層と、
    前記非磁性層の前記第１強磁性層と反対の面と接し、磁化方向が固定され、単位面積当たりの磁気モーメントの値がｍ１より小さいｍ２であり、前記非磁性層との間の界面のラフネスの振幅の値がｈ２である第２強磁性層と、
    前記第２強磁性層の前記非磁性層と反対の面と接し、前記第２強磁性層との間の界面のラフネスの振幅がｈ１およびｈ２より小さいｈ３であるバリア層と、
    前記バリア層の前記第２強磁性層と反対の面と面し、磁化方向が可変な第３強磁性層と、
    を具備し、
    ｈ１とｈ３との差、およびｈ２とｈ３との差が０．２ｎｍ以上０．５ｎｍ以下の範囲内であり、
    比ｍ２／ｍ１は、０．５以上１．０未満の範囲内にあり、
    前記第３強磁性層の反転磁界のシフトは０である、ことを特徴とする磁気抵抗効果素子。
  2. 前記第１強磁性層の前記非磁性層と反対の面と接し、Ｍｎを含む合金により構成され、結晶面が（１１１）面に優先的に配向している反強磁性層をさらに具備することを特徴とする請求項１に記載の磁気抵抗効果素子。
  3. 前記第１強磁性層の前記非磁性層と反対の面と接し、前記第１強磁性層との間の界面のラフネスの振幅の値がｈ３より大きいｈ４である反強磁性層をさらに具備することを特徴とする請求項１に記載の磁気抵抗効果素子。
  4. 前記第２強磁性層がアモルファス材料により実質的に構成されることを特徴とする請求項１に記載の磁気抵抗効果素子。
  5. 前記第１強磁性層および第２強磁性層の少なくとも一方が２層以上の磁性層を積層した構造であり、前記積層された磁性層はそれぞれ強磁性結合により磁化方向が概略同じ方向を向いていることを特徴とする請求項１に記載の磁気抵抗効果素子。
  6. 請求項１乃至５のいずれか１項に記載の磁気抵抗効果素子を含んだことを特徴とする磁気ランダムアクセスメモリ。
  7. 磁化方向が固定され、単位面積当たりの磁気モーメントがｍ１である第１強磁性層を形成する工程と、
    前記第１強磁性層上に非磁性層を形成する工程と、
    前記非磁性層上に、磁化方向が固定され、単位面積当たりの磁気モーメントがｍ１より小さいｍ２である第２強磁性層を形成する工程と、
    前記第２強磁性層の前記非磁性層と反対の面を平滑化する工程と、
    前記第２強磁性層上にバリア層を形成する工程と、
    前記バリア層上に、磁化方向が可変な第３強磁性層を形成する工程と、
    を具備し、
    前記平滑化する工程は、前記第２強磁性層の前記バリア層と面する面のラフネスの振幅ｈ３が前記第１強磁性層の前記非磁性層と面する面のラフネスの振幅ｈ１および前記非磁性層の前記第２強磁性層と面する面のラフネスの振幅ｈ２より小さいことによって前記第３強磁性層の反転磁界のシフトを０にする値を有するように前記第２強磁性層の前記バリア層と接する面を平滑化する工程を含み、
    ｈ１とｈ３との差、およびｈ２とｈ３との差が、０．２ｎｍ以上０．５ｎｍ以下の範囲内であり、
    比ｍ２／ｍ１は、０．５以上１．０未満の範囲内にある、ことを特徴とする磁気抵抗効果素子の製造方法。
JP2004319604A 2004-11-02 2004-11-02 磁気抵抗効果素子、磁気ランダムアクセスメモリ、磁気抵抗効果素子の製造方法 Expired - Fee Related JP4550552B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004319604A JP4550552B2 (ja) 2004-11-02 2004-11-02 磁気抵抗効果素子、磁気ランダムアクセスメモリ、磁気抵抗効果素子の製造方法
US11/262,791 US7193890B2 (en) 2004-11-02 2005-11-01 Magnetoresistive effect device, magnetic random access memory, and magnetoresistive effect device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004319604A JP4550552B2 (ja) 2004-11-02 2004-11-02 磁気抵抗効果素子、磁気ランダムアクセスメモリ、磁気抵抗効果素子の製造方法

Publications (2)

Publication Number Publication Date
JP2006134950A JP2006134950A (ja) 2006-05-25
JP4550552B2 true JP4550552B2 (ja) 2010-09-22

Family

ID=36583600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004319604A Expired - Fee Related JP4550552B2 (ja) 2004-11-02 2004-11-02 磁気抵抗効果素子、磁気ランダムアクセスメモリ、磁気抵抗効果素子の製造方法

Country Status (2)

Country Link
US (1) US7193890B2 (ja)
JP (1) JP4550552B2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7129098B2 (en) * 2004-11-24 2006-10-31 Freescale Semiconductor, Inc. Reduced power magnetoresistive random access memory elements
JP2006332527A (ja) * 2005-05-30 2006-12-07 Renesas Technology Corp 磁気記憶素子
JP2007194327A (ja) * 2006-01-18 2007-08-02 Alps Electric Co Ltd トンネル型磁気検出素子
KR101176543B1 (ko) * 2006-03-10 2012-08-28 삼성전자주식회사 저항성 메모리소자
KR20080085569A (ko) * 2007-03-20 2008-09-24 삼성전자주식회사 터널링 자기저항 소자 및 그를 포함하는 자기 헤드
US7602033B2 (en) * 2007-05-29 2009-10-13 Headway Technologies, Inc. Low resistance tunneling magnetoresistive sensor with composite inner pinned layer
US7715225B2 (en) * 2008-02-25 2010-05-11 Qimonda Ag Memory cell using spin induced switching effects
KR101298817B1 (ko) * 2008-03-07 2013-08-23 캐논 아네르바 가부시키가이샤 자기 저항 소자의 제조 방법 및 자기 저항 소자의 제조 장치
JP2010192053A (ja) * 2009-02-19 2010-09-02 Toshiba Corp 半導体記憶装置
JP5645443B2 (ja) 2009-03-31 2014-12-24 ダブリュディ・メディア・シンガポール・プライベートリミテッド 垂直磁気記録媒体
JP2011123923A (ja) 2009-12-08 2011-06-23 Hitachi Global Storage Technologies Netherlands Bv 磁気抵抗効果ヘッド、磁気記録再生装置
KR101676824B1 (ko) * 2010-06-15 2016-11-18 삼성전자주식회사 자기 메모리 소자
JP2012015213A (ja) * 2010-06-29 2012-01-19 Sony Corp 記憶素子、記憶素子の製造方法、及び、メモリ
US8711612B1 (en) 2010-12-03 2014-04-29 Magsil Corporation Memory circuit and method of forming the same using reduced mask steps
JP5796349B2 (ja) * 2011-05-23 2015-10-21 ソニー株式会社 記憶素子の製造方法
JP5475819B2 (ja) * 2012-03-20 2014-04-16 株式会社東芝 不揮発性記憶装置
US9082888B2 (en) * 2012-10-17 2015-07-14 New York University Inverted orthogonal spin transfer layer stack
WO2016018503A1 (en) * 2014-07-30 2016-02-04 University Of South Florida Magnetic memory physically unclonable functions
US10211256B2 (en) * 2015-09-10 2019-02-19 Toshiba Memory Corporation Magnetic memory device with stack structure including first and second magnetic layers and nonmagnetic layer between the first and second magnetic layers
US20180130943A1 (en) * 2016-11-04 2018-05-10 Globalfoundries Singapore Pte. Ltd. Magnetic tunnel junction element with reduced temperature sensitivity
EP3588591A1 (en) * 2018-06-25 2020-01-01 Deutsches Elektronen-Synchrotron DESY A multilayer device having an improved antiferromagnetic pinning layer and a corresponding manufacturing method thereof
EP3736812A1 (en) * 2019-05-06 2020-11-11 Antaios Magnetic memory cell having deterministic switching and high data retention

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801984A (en) * 1996-11-27 1998-09-01 International Business Machines Corporation Magnetic tunnel junction device with ferromagnetic multilayer having fixed magnetic moment
US5936293A (en) * 1998-01-23 1999-08-10 International Business Machines Corporation Hard/soft magnetic tunnel junction device with stable hard ferromagnetic layer
US6205052B1 (en) * 1999-10-21 2001-03-20 Motorola, Inc. Magnetic element with improved field response and fabricating method thereof
JP2003324225A (ja) * 2002-04-26 2003-11-14 Nec Corp 積層フェリ型磁性薄膜並びにそれを使用した磁気抵抗効果素子及び強磁性トンネル素子
JP2004128237A (ja) 2002-10-03 2004-04-22 Sony Corp 磁気抵抗効果素子および磁気メモリ装置

Also Published As

Publication number Publication date
US20060126371A1 (en) 2006-06-15
US7193890B2 (en) 2007-03-20
JP2006134950A (ja) 2006-05-25

Similar Documents

Publication Publication Date Title
JP4550552B2 (ja) 磁気抵抗効果素子、磁気ランダムアクセスメモリ、磁気抵抗効果素子の製造方法
JP5479487B2 (ja) 磁気抵抗素子及び磁気メモリ
JP4649457B2 (ja) 磁気抵抗素子及び磁気メモリ
JP5072120B2 (ja) 磁気抵抗素子及び磁気メモリ
US8098514B2 (en) Magnetoresistive element and magnetic memory
JP4444241B2 (ja) 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
US7973349B2 (en) Magnetic device having multilayered free ferromagnetic layer
JP5722140B2 (ja) 磁気抵抗素子及び磁気メモリ
US20150194598A1 (en) Perpendicular sttmram device with balanced reference layer
JP5429480B2 (ja) 磁気抵抗素子、ｍｒａｍ、及び磁気センサー
JP4661230B2 (ja) 記憶素子及びメモリ
JP5728311B2 (ja) 磁気抵抗素子及び磁気メモリ
JP2008283207A (ja) 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
JP5558425B2 (ja) 磁気抵抗素子、磁気メモリ及び磁気抵抗素子の製造方法
JP2010016408A (ja) 磁気抵抗素子及び磁気メモリ
JP2007305882A (ja) 記憶素子及びメモリ
JP2006253637A (ja) 非晶質ＣｏＦｅＳｉＢ又は非晶質ＮｉＦｅＳｉＢ自由層を備える磁気トンネル接合
JP6567272B2 (ja) 磁性多層スタック
JP4940176B2 (ja) 磁気抵抗素子および磁気メモリ
JP4187021B2 (ja) 記憶素子及びメモリ
KR100586265B1 (ko) 비정질 코발트-철-실리콘-보론 자유층을 구비하는 자기 터널 접합
KR100586267B1 (ko) 비정질 니켈-철-실리콘-보론 자유층을 구비하는 자기 터널접합
JP6094194B2 (ja) 磁気抵抗メモリ素子および磁気抵抗メモリ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070723

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080121

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080218

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100512

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100708

R151 Written notification of patent or utility model registration

Ref document number: 4550552

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees