KR100586265B1

KR100586265B1 - 비정질 코발트-철-실리콘-보론 자유층을 구비하는 자기 터널 접합

Info

Publication number: KR100586265B1
Application number: KR1020050019395A
Authority: KR
Inventors: 김영근; 전병선; 이장로; 황재연
Original assignee: 학교법인고려중앙학원
Priority date: 2005-03-09
Filing date: 2005-03-09
Publication date: 2006-06-08

Abstract

본 발명은 자기 랜덤 액세스 메모리(자기 메모리)(magnetic random access memory)에 사용하는 자기 터널 접합에 관한 것으로, 구체적으로는 비정질 CoFeSiB 층을 포함하는 자유층을 구비하는 자기 터널 접합에 관한 것이다. 이러한 자유층은 CoFeSiB 단일층 이거나 CoFeSiB/Ru/CoFeSiB 구조의 합성 반강자성체(SAF: synthetic antiferromagnet)이다.

자기터널접합, 자기 메모리, 자기 저항비, 스위칭 자기장

Description

비정질 코발트-철-실리콘-보론 자유층을 구비하는 자기 터널 접합{Magnetic Tunnel Junctions Employing Amorphous CoFeSiB Free Layer}

도 1은 비정질 CoFeSiB 박막의 자화 특성을 나타내는 M-H 곡선.

도 2 (a) 및 (b)는 각각 CoFeSiB, CoFe 및 NiFe 터널 접합의 터널링 자기저항비를 비교하는 자기 저항 곡선, CoFeSiB 및 CoFeSiB/Ru/CoFeSiB 합성 반강자성체 자기 터널 접합의 터널링 자기저항비를 비교하는 자기 저항 곡선을 나타내는 도면.

도 3은 CoFeSiB, CoFe 및 NiFe 터널 접합의 셀 크기에 따른 스위칭 자기장의 변화를 나타내는 도면.

도 4는 CoFeSiB 단일층과 CoFeSiB/Ru/CoFeSiB 합성 반강자성체 구조의 자유층을 가지는 자기 터널 접합의 셀 크기에 따른 터널링 자기 저항비와 스위칭 자기장의 변화를 나타내는 도면.

본 발명은 자기 랜덤 액세스 메모리(자기 메모리)(magnetic random access memory)에 사용하는 자기 터널 접합에 관한 것으로, 구체적으로는 비정질 CoFeSiB 층을 포함하는 자유층을 구비하는 자기 터널 접합에 관한 것이다.

자기 랜덤 액세스 메모리(이하 '자기 메모리'로 약칭한다)는 미사일, 우주선과 같은 군수용 제품에 사용되고 있으며, 향후 휴대 전화기, 컴퓨터의 기존의 메모리의 대체수단으로 적용 가능성이 제기되고 있다. 이러한 자기 메모리는 터널링 자기 저항(tunneling magnetoresistance: TMR)에 기초한 자기 터널 접합(Magnetic Tunnel Junctions) 구조를 갖는 자기 기억 소자이다.

자기터널접합(MTJs: Magnetic Tunnel Junctions)의 구조는 터널링 장벽(tunneling barrier)으로서 절연층 (일반적으로 Al₂O₃)을 사이에 둔 두 강자성층 (ferromagnetic layer)의 샌드위치 형태로 되어 있으며, 전류가 각 층에 수직하게 흐르는 현상을 나타낸다. 여기서 두 강자성층은 기준층으로 작용하는 핀드층(pinned layer)과 저장이나 감지의 기능을 하는 자유층(free layer)이다. 전류가 흐를 때, 두 강자성층의 스핀 방향이 같으면 (parallel) 저항이 작으며 전류의 터널링 확률이 크게 된다. 반면에 두 강자성층의 스핀 방향이 정반대이면 (antiparallel), 저항이 크며 전류의 터널링 확률이 작게 된다. 즉, 자기 터널링 접합(MTJs)에서 터널링 전류는 두 강자성층의 상대적 자화방향에 의존하는 현상을 나타낸다. 이 현상은 1975년 줄리에르(Julliere)에 의해 실험적으로 처음 발견되었으며, 이를 터널자기저항(TMR : Tunneling Mangetoresistance) 이라고 한다.

자기터널접합(MTJ: Magnetic Tunnel Junctions)은 큰 터널자기저항 (TMR: Tunneling Magnetoresistence)비를 가지기 때문에 고밀도헤드와 자기메모리(MRAM: magnetic Random Access Memory)에 사용하기에 매우 좋은 특성을 가지고 있다(J. S. Moodera, L. R. Kinder, T. M. Wong, and R. Meservey, Phys. Rev. Lett. 74, 3273 (1995), W. J. Gallagher, S. S. P. Parkin, Yu Lu, X. P. Bian, A. Marley, K. P. Roche, R. A. Altman, S. A. Rishton, C. Jahnes, T. M. Shaw, and Gang Xiao, J. Appl. Phys. 81, 3741 (1997). 참조).

자기메모리(MRAM) 소자의 경우에, 그 소자의 구현에 있어 핵심 기술은 우수하고 안정적인 자기저항 특성을 나타내는 박막 소재를 개발하는 기술과 기존의 반도체 회로와 공정을 이용한 집적 공정 기술이라 할 수 있다. 이 점에서 터널자기저항(TMR) 현상을 나타내는 자기저항 박막, 즉 자기 터널링 접합 (Magnetic Tunneling Junction)은 우수한 특성의 비휘발성 자기메모리 소자 개발에 있어 가장 적합한 박막 소재로 인정되고 있다.

그런데 메모리의 초고집적화를 위해서는 서브마이크로 미터 단위의 메모리 셀 형성이 필요하다. 이러한 서브마이크로 미터 크기의 자기 터널 접합 메모리 셀을 가지는 고집적 자기메모리에서는 두 개의 강지성층, 즉 핀드층과 자유층의 작용이 스위칭 특성에 매우 중요하다. 셀의 크기가 작아지면 더 큰 스위칭 자기장(H_sw)이 요구된다. 이는 큰 탈자장(demagnetizing) 서브마이크로 미터 크기의 셀 에지로부터 발생하여 큰 쓰기 전류를 야기하기 때문이다. 즉, 이러한 단위의 메모리 셀 형성에 있어서는 쓰기마진(writing margin)의 확보가 필수적이다. 쓰기마진은 셀의 크기가 마이크로미터 이하로 되면 반자장이 형성되어 작아진다. 이러한 쓰기마진은 자기 터널 접합에 사용되는 강자성체의 재료 물성 자체에 큰 영향을 받으며 쓰기 마진을 확보하기 위해서는 낮은 스위칭 자기장을 갖는 것이 필요하다.

또한, 이러한 서브 마이크로 미터 크기의 셀 형성에서는 읽기마진(reading margin)의 확보가 필요하다. 이러한 읽기마진은 자기저항비에 큰 영향을 받으며, 필요한 읽기마진을 확보하기 위해서는 큰 자기저항비를 가지는 것이 필요하다.

따라서 셀 크기 감소에 따라 낮은 스위칭 자기장과 큰 자기저항비를 가지는 자기터널 접합이 필요하며, 이러한 자기터널 접합을 실현하는 자유층의 확보가 요구된다.

위와 같은 기술적 과제를 해결하기 위하여,

본 발명의 목적은 낮은 스위칭 자기장과 큰 자기저항비를 가지는 자기 터널 접합 구조를 제공하고자 함에 있다.

본 발명의 다른 목적은 낮은 스위칭 자기장과 큰 자기저항비를 제공하며 다수의 도메인을 가지지 않는 자유층을 구비하는 자기 터널 접합을 제공하고자 함에 있다.

본 발명의 다른 목적은 비정질 CoFeSiB 층을 포함하는 자유층을 구비하는 자기 터널 접합을 제공함으로써 낮은 스위칭 자기장과 큰 자기저항비를 가지는 자기 터널 접합을 제공하고자 함에 있다.

이러한 본 발명의 목적을 달성하기 위하여, 본 발명은 비정질 CoFeSiB 강자성층을 포함하는 자유층, 상기 자유층 상부에 형성된 비자성 재료로 이루어진 사이층 및 상기 사이층 상부에 형성된 고정층을 포함하는 비자성 사이층으로 분리되어 있는 자유층과 고정층을 포함하는 자기 터널 접합 구조를 제공한다.

또한, 이외에 이러한 자기 터널 접합 구조와 다른 실시예, 또는 구성요소의 변경, 추가 등에 의한 다른 실시예의 제공이 가능하다.

위와 같은 목적을 달성하기 위하여 본 발명은 비정질 CoFeSiB 층을 포함하는 자유층을 구비하는 자기 터널 접합을 제공한다.

본 발명에 따른 자기 터널 접합의 구조는

Si/SiO₂/Ta (45nm) / Ru (9.5nm) / IrMn (10nm) / CoFe (7nm) / AlOx / {CoFeSiB(7nm) 단일층 또는 CoFeSiB(t nm)/Ru(1.0nm)/CoFeSiB(7-tnm) 합성층}(8.0nm)/Ru(60nm)이다. 즉, 본 발명에서는 자기터널 접합의 자유층으로 기존에 사용되던 CoFe 및/또는 NiFe층을 CoFeSiB층을 포함하는 자유층으로 대체한다.

본 발명의 자기 터널 접합 구조를 형성하기 위하여 박막(thin film)을 적층하는 때에 사용된 것은 직류 마그네트론 스퍼터링(sputtering) 방법이며, 기준 압력(base pressure)은 5×10^-8Torr미만이다. 박막 형성 도중에 기판에는 외부에서 100 Oe 자기장(성장자기장)을 인가하여 강자성층의 일축(uniaxial) 자기(magnetic) 이방성(anisotropy)을 유도한다. 터널층(AlOx)은 챔버내의 rf 플라즈마 환경에서 Al층을 1.0nm 산화시켜 형성한다. 접합을 형성하기 위해 포토 리소그라피 패턴형성 공정과 이온 빔 에칭 공정을 사용한다. 사용한 샘플의 크기는 10 ~ 100마이크로미터 크기이며, 애스펙트 비(aspect ratio)는 1이다. 증착후(postdeposition) 어닐링은 5×10^-4Torr, 300 Oe, 200℃에서 2시간동안 이루어졌다.

이하 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.

도 1은 비정질 CoFeSiB 박막의 자화 특성을 나타내는 M-H 곡선이다. 여기서 사용한 CoFeSiB 박막의 조성은 구체적으로는 Co_70.5Fe_4.5Si₁₅B₁₀이다. 이 곡선은 CoFeSiB의 자기적 특성을 VSM(vibrating sample magnetometer)으로 측정한 결과이다. 즉, CoFeSiB의 포화자화(M_s: saturation magnetization)는 560 emu/cm³이고 이방성상수(K_u: anisotropy constant)는 2800erg/cm³이다. 포화자화값은 CoFe의 값보다 작으며, 이방성상수는 NiFe 보다 높은 수치이다. 도 1내의 작은 도면은 CoFeSiB 박막을 증착한 경우와 어닐링한 경우 모두 비정질임을 나타내는 X선 패턴을 나타내는 도면이다.

도 2 (a) 및 (b)는 각각 CoFeSiB, CoFe 및 NiFe 터널 접합의 터널링 자기저항비를 비교하는 자기 저항 곡선, CoFeSiB 및 CoFeSiB/Ru/CoFeSiB 합성 반강자성체 자기 터널 접합의 터널링 자기저항비를 비교하는 자기 저항 곡선을 나타내는 도면 이다. 도 2(a)에서 알 수 있듯이 자유층으로 CoFeSiB층을 사용한 자기 터널 접합의 자기저항비가 CoFe층을 사용한 경우보다 낮고, NiFe층을 사용한 경우보다 높다. 그러나 CoFe층을 사용하는 경우에는 스위칭 자기장이 높은 것이 문제이고, NiFe층을 사용하는 경우에는 스위칭 자기장이 낮은 점이 장점이나 자기저항비가 높아 사용하기에 문제가 있다. 도2(b)에서는 CoFeSiB 단일층을 사용한 경우가 CoFeSiB(1.5nm) / Ru (1.0nm) / CoFeSiB(5.5nm)인 경우와 CoFeSiB(2.5 nm) / Ru(1.0nm) / CoFeSiB( 4.5 nm)인 경우보다 스위칭 자기장이 높은 사실을 알 수 있다.

도 3은 CoFeSiB, CoFe 및 NiFe 터널 접합의 셀 크기에 따른 스위칭 자기장의 변화를 나타내는 도면이다. 도면에 나타난 바와 같이 0.04 ~ 0.08 마이크로 미터의 셀 크기에 대해서는 CoFeSiB의 스위칭 자기장이 CoFe보다 절반이하의 값을 가지며, NiFe보다 낮은 값을 갖는다.

도 4는 CoFeSiB 단일층과 CoFeSiB/Ru/CoFeSiB 합성 반강자성체 구조의 자유층을 가지는 자기 터널 접합의 셀 크기에 따른 터널링 자기 저항비와 스위칭 자기장의 변화를 나타내는 도면이다. 합성 반강자성체(SAF: synthetic antiferromagnet) 구조는 CoFeSiB/Ru/CoFeSiB의 자유층을 가지는 자기 터널 접합의 2종류는 두께의 차이가 있으며, CoFeSiB(2.5nm) / Ru (1.0nm) / CoFeSiB(4.5nm)인 경우와 CoFeSiB(1.5 nm) / Ru(1.0nm) / CoFeSiB(5.5 nm)인 경우이다. CoFeSiB 단일층을 자유층으로 가지는 경우, CoFeSiB(2.5nm) / Ru (1.0nm) / CoFeSiB(4.5nm) 합성층을 자유층으로 가지는 경우 및 CoFeSiB(1.5 nm) / Ru(1.0nm) / CoFeSiB(5.5 nm) 합성층을 자유층으로 가지는 경우의 자기저항비(TMR ratio)는 각각 28%, 20%, 18%이며, 스위칭자기장(Hsw)은 6 Oe, 5 Oe, 4 Oe이다. 전체 대역에서 CoFeSiB(2.5nm) / Ru (1.0nm) / CoFeSiB(4.5nm) 합성층을 자유층으로 가지는 경우와 CoFeSiB(1.5 nm) / Ru(1.0nm) / CoFeSiB(5.5 nm) 합성층을 자유층으로 가지는 접합이 CoFeSiB 단일층을 자유층으로 가지는 경우보다 더 낮은 자기저항비와 스위칭 자기장을 가진다.

한편, 본 발명의 상세한 설명에서 바람직한 실시 예 등을 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게는 자명할 것이다.

본 발명에 따라 비정질 CoFeSiB 단일층 또는 비정질CoFeSiB/Ru/비정질CoFeSiB 구조의 합성 반강자성(SAF: synthetic antiferromagnet)층의 자유층을 가지는 자기 터널 접합을 제공하여 서브 마이크로 미터 크기의 셀을 가지는 자기 터널 접합의 형성에서 낮은 스위칭 자기장(4~6 Oe)과 큰 자기저항비(18~28%)를 제공할 수 있다.

Claims

비자성 사이층으로 분리되어 있는 자유층과 고정층을 포함하는 자기 터널 접합 구조에 있어서,

비정질 CoFeSiB 강자성층을 포함하는 자유층,

상기 자유층 상부에 형성된 비자성 재료로 이루어진 사이층; 및

상기 사이층 상부에 형성된 강자성층인 고정층을 포함하는 자기 터널 접합 구조.
제1항에 있어서,

상기 사이층은 AlO_x층임을 특징으로 하는 자기 터널 접합 구조.
제1항에 있어서,

상기 자유층은 비정질CoFeSiB/Ru/비정질CoFeSiB 층으로 구성됨을 특징으로 하는 자기 터널 접합 구조.
제1항 또는 제3항에 있어서,

상기 비정질 CoFeSiB층은 Co_70.5Fe_4.5Si₁₅B₁₀의 조성으로 구성됨을 특징으로 하는 자기 터널 접합 구조.
제3항에 있어서,

상기 비정질CoFeSiB/Ru/비정질CoFeSiB층으로 구성되는 자유층에서 상기 비정질CoFeSiB층, Ru층, 비정질CoFeSiB층의 각각의 두께의 비는 2.0:1.0:5.0 또는 2.5:1.0:4.5임을 특징으로 하는 터널 접합 자기 저항 구조.
자기 메모리를 구성하는 단위 셀에 있어서,

반도체 기판;

상기 반도체 기판의 표면에 위치하는 소스영역;

상기 소스 영역과 일정한 거리 이격되어 위치하는 드레인 영역;

상기 소스 영역과 상기 드레인 영역 사이 영역의 상부에 형성되어 있는 게이트 전극;

상기 소스 영역과 상기 드레인 영역중 어느 한 영역과 연결되어 자기 데이터를 기억하고 있는 자기 기억 소자;

상기 자기 기억 소자는

비정질 CoFeSiB 층을 포함하는 자유층,

상기 자유층 상부에 형성된 비자성 전도성 재료로 이루어진 사이층; 및

상기 사이층 상부에 형성된 고정층을 포함하는 터널링 자기 저항 구조를 포함함을 특징으로 하는 자기 메모리 단위 셀.
제6항에 있어서,

상기 자유층은 비정질CoFeSiB/Ru/비정질CoFeSiB층으로 구성됨을 특징으로 하는 자기 랜덤 메모리 단위 셀.